【目的】 半導体装置の静電気保護回路に用いた場合でも、その占有平面積が小さく高集積化が可能なショットキーダイオードを提供する。
【構成】 シリコン基板１にトレンチを形成し、このトレンチの内面を含む基板表面に拡散層３を形成し、Ａｌ電極４をこのトレンチの内面で拡散層３に接触させる。 （もっと読む）

【目的】 電極および薄膜をＩＣＢ法（イオンクラスタビーム法）を利用して形成する場合に蒸発源としてのるつぼの数を減らすことができる薄膜装置を提供する。誘電体薄膜の誘電率の低下を招くことなく電極を形成できる薄膜装置の形成方法を提供する。
【構成】 ４はシリコンウェハからなる基板であり、４１は基板４上に形成された白金よりなる下部電極、５はＰＺＴの強誘電体薄膜、５１はＴｉ／ＴｉＮ層で形成される上部電極である。薄膜５及び上部電極５１は同一真空槽内でＩＣＢ法でもって形成する。上部電極５１の構成材料がＴｉ及びＴｉＮであり、ＴｉはＰＺＴの構成材料の１つであるので、電極５１及び薄膜５をＩＣＢ法を利用して形成する場合に蒸発源としてのるつぼを兼用し得る。薄膜５に続いて電極５１を同一真空槽内で形成でき、薄膜５の表面が大気に触れることによる酸化を防止でき、誘電率の低下を防止し得る。 （もっと読む）

【目的】 電子回路が高密度に実装された電子回路装置において、電子回路の動作時の電流ノイズに起因して電源配線系に生じる電圧ノイズを低減するとともに、その電圧ノイズの伝播を阻止する電源配線系のノイズ低減構造を提供する。
【構成】 電源配線１０１は、電子回路装置を構成する個々の電子回路に電源を供給する。電源配線１０１には、電子回路動作時のノイズ電流のパルス幅の約半分の時間で電源配線に生じた電圧ノイズが到達する範囲内に負荷回路１０５、１０６、１０７が接続される。これらの負荷回路１０５、１０６、１０７は、抵抗と容量の直列回路で構成される。
【効果】 負荷回路の接続点において発生する反射波により、発生する電圧ノイズを低減するとともに、電源配線を伝播する電圧ノイズを減衰させることができる。 （もっと読む）

【目的】 半導体集積回路のトリミング装置を簡略化し、またプリント基板の設計の自由度を増大させる。
【構成】 Ｄ／Ａコンバータ２０の複数の入力端子２１〜２４と接地電位間にそれぞれトリミング用ダイオードＤ２１〜Ｄ２４を接続し、Ｄ／Ａコンバータ２０の出力電流を出力端子２５を介してカレントミラー回路１９の入力端１９１に調整電流として入力する。 （もっと読む）

【目的】ＬＳＩレイアウト設計段階において、より効果的な配置配線を行うため、配置・配線の前段階として、接続の強い素子同士を近くに集める処理を行うが、この処理中に回路図を表示するという処理を加えることによって、処理の容易化を可能にすること。
【構成】接続の強い素子同士をグループとして近くに置くために、素子の判別を行う方法として、従来表示している素子名称と、これにつながる信号線名、制限の記述一覧表示に加え、回路図も表示することにより、両方を参照しての素子のグループ化を行う。 （もっと読む）

【目的】 過電流による素子破壊を防止するための電流制限回路を有する半導体装置において、制限動作時に発生する電流値の振動を防止し、安定的に電流を制限することが可能な半導体装置を実現する。
【構成】 スイッチング素子であるＩＧＢＴ１０のセンス用エミッタ１４の下流に接続されたセンス用抵抗２１の降下電圧で駆動されるＭＯＳＦＥＴ３０によりバイパス制御されるゲート電圧を、ＩＧＢＴ１０のゲート電極１３の直前に挿入された緩和抵抗４１を介してＩＧＢＴ１０に印加する。そして、ＩＧＢＴ１０の応答速度を低下させることにより、センス用抵抗２１における電圧の急増を防止し、安定的に電流を制限することができる。 （もっと読む）

【構成】 ウェーハ１０上にポリシリコン含有構成要素に対して電気接続される面積１５ｂ及び選択的にエッチングすることができる第一材料層１８を提供し；所定の開口横寸法を有する接触開口部２０提供し；ポリシリコンの層２２を蒸着させて、上記面積と接触させるがこのとき該選択された厚さは開口寸法の１／２未満でありかつポリシリコンによって接触開口部が完全に充填されなくその結果として外側に開口しているポリシリコン・ラインド・キャビィティ２４が画定されるようにし；選択エッチング可能なネガ型フォトレジスト材料で被覆してキャビィティ２４を完全に充填し；レジストとポリシリコンをレジストが溶解でき且つｐＨが１０以上である現像成分を含むスラリーを用いて、第一材料層の上面まで化学的機械的に研磨し；キャビィティ２４からレジストを選択的にエッチングする。
【効果】 キャビィティ中にスラリー残留物を残さない。 （もっと読む）

【目的】スタックトキャパシタ構造のＤＲＡＭにおいて、全面に半球面状の凹凸を有する蓄積電極を形成して、表面積を増大させてキャパシタ容量を増やす。
【構成】Ｐ型シリコン基板１にフィールド酸化膜２を形成したのち、ゲート酸化膜３およびゲート電極４を形成する。つぎにソース５ａおよびドレイン５ｂを形成する。つぎに層間絶縁膜６を形成したのち、ドレイン５ｂに接続する蓄積電極７を形成する。つぎにＬＰＣＶＤ法によりアモルファスシリコン８を成長したのち、エッチバックして各蓄積電極７間を分離する。つぎに５００〜６００℃で弗化水素処理を行なったのち、窒素雰囲気でアニールしてＨＳＧ−Ｓｉ膜８ａを形成する。 （もっと読む）

【目的】 スタンダードセル方式の半導体集積回路装置およびそのチャネル型レイアウトにおけるレイアウト方法に関し，論理変更に伴うレイアウト変更時の配線チャネルの確保を容易にして，改版のコストを低減すると共に，ＴＡＴの短縮を実現する。
【構成】 各種の単位論理機能を有するセルが複数個配置されるセル配置領域１１，１２，１３が複数列設けられている。隣接するセル配置領域の間，およびセル配置領域の周囲に配線チャネル１４が設けられている。配線チャネル１４の全ての領域に電源配線１７が挿入されている。配線のレイアウト変更が生じた場合には，信号配線の追加が必要な個所の電源配線１７を電源から遮断して，追加の信号配線１８として使用する。 （もっと読む）