【課題】窒化物半導体層とオーミック電極とのコンタクト抵抗を低減できる窒化物半導体装置を提供する。
【解決手段】Ｓi基板１０上に形成されたアンドープＧaＮ層１,アンドープＡlＧaＮ層２と、アンドープＧaＮ層１,アンドープＡlＧaＮ層２上に形成されたＴi/Ａl/ＴiＮからなるオーミック電極(ソース電極１１,ドレイン電極１２)とを備える。上記オーミック電極中の酸素濃度を１×１０^１６ｃｍ^−３以上かつ１×１０^２０ｃｍ^−３以下とする。 （もっと読む）

【課題】 電流コラプスを抑制するとともに、高耐圧動作が可能な化合物半導体装置及びその製造方法を提供する。
【解決手段】 ＳｉＣ基板１０上に形成されたｉ−ＧａＮバッファ層１２と、ｉ−ＧａＮバッファ層１２上に形成されたｎ−ＡｌＧａＮ電子供給層１６と、ｎ−ＡｌＧａＮ電子供給層１６上に形成されたｎ−ＧａＮキャップ層１８と、ｎ−ＧａＮキャップ層１８上に形成されたソース電極２０及ドレイン電極２２と、ソース電極２０とドレイン電極２２との間のｎ−ＧａＮキャップ層１８上に形成されたゲート電極２６と、ソース電極２０とドレイン電極２２との間のｎ−ＧａＮキャップ層１８上に形成された第１の保護層２４と、ゲート電極２６とドレイン電極２２との間の第１の保護層２４に形成されたｎ−ＧａＮキャップ層１８に達する開口部２８に埋め込まれ、第１の保護層２４とは異なる絶縁層よりなる第２の保護層３０とを有する。 （もっと読む）

【課題】ゲート電極とコンタクトとの間の短絡の発生を抑制する。
【解決手段】基板（２）に設けられた第１拡散領域（３）と、基板（２）に設けられた第２拡散領域（３）と、第１拡散領域（３）に接続された第１コンタクト（１１）と、第２拡散領域（３）に接続された第２コンタクト（１１）と、第１拡散領域（３）と第２拡散領域（３）の間に設けられたチャネル領域と、ゲート絶縁膜（６）を介してチャネル領域の上に設けられたゲート電極（５）とを具備する半導体装置を構成する。ゲート電極（５）は、第１コンタクト（１１）と第２コンタクト（１１）とに挟まれた第１領域（Ａ−Ａ’）と、第１領域と異なる第２領域（Ｂ−Ｂ’）とを備える。第１領域（Ａ−Ａ’）は、第１コンタクト側の第１側面と、第２コンタクト側の第２側面とを含む。第１側面は、第１コンタクトから離れる方向に傾斜する。第２側面は、第２コンタクトから離れる方向に傾斜する。 （もっと読む）

【課題】ＦＥＴデバイスにおける閾値電圧をより良く制御できるデバイスの提供。
【解決手段】基板１０１と、基板１０１の上のＳｉＧｅ層１０３と、ＳｉＧｅ層上の半導体層１０５と、基板、ＳｉＧｅ層及び半導体層に隣接した絶縁層１０９ａと、絶縁層に隣接した一対の第１のゲート構造体１１１と、絶縁層上の第２のゲート構造体１１３とを含む電界効果トランジスタ（ＦＥＴ）と、ＦＥＴを形成する方法である。絶縁層は、ＳｉＧｅ層の側面、並びに半導体層の上面、半導体層の下面及び導体層の側面に隣接していることが好ましい。ＳｉＧｅ層は、炭素を含むことが好ましい。一対の第１のゲート構造体が、第２のゲート構造体に対して実質的に横断方向にあることが好ましい。さらに、第１のゲート構造体の対は、絶縁層によりカプセル封入されることが好ましい。 （もっと読む）

【課題】縦型トランジスタの特性にばらつきが生じることを抑制する。
【解決手段】半導体基板１００には縦型ＭＯＳトランジスタ２０が形成されている。半導体基板１００の表面上には、第１層間絶縁膜３００及び第１ソース配線３１２が形成されている。第１ソース配線３１２は、第１層間絶縁膜３００上に形成されており、平面視で縦型ＭＯＳトランジスタ２０と重なっている。第１層間絶縁膜３００にはコンタクト３０２が埋め込まれている。コンタクト３０２は、縦型ＭＯＳトランジスタ２０のｎ型ソース層１４０と第１ソース配線３１２とを接続している。そして第１ソース配線３１２には、複数の開口３１６が形成されている。 （もっと読む）

【課題】ソース・ドレイン間容量の低下と、電流コラプスの抑制とを両立することが可能な半導体装置を提供すること。
【解決手段】基板１０と、基板１０上に形成された窒化物半導体層１１と、窒化物半導体層１１上に設けられたソース電極２４、ゲート電極２８、及びドレイン電極２６と、ゲート電極２８、及びゲート電極２８とドレイン電極２６との間の窒化物半導体層１１の表面を覆う絶縁膜２０と、窒化物半導体層１１上であって、ゲート電極２８とドレイン電極２６との間に設けられたフィールドプレート３０と、を具備し、ゲート電極２８とドレイン電極２６との間の領域の絶縁膜２０上におけるフィールドプレート３０の幅Ｗは０．１μｍ以上であり、フィールドプレート３０のドレイン電極２６側の端部と、ドレイン電極２６のゲート電極２８側の端部との距離Ｌ１は、３．５μｍ以上であり、動作周波数が４ＧＨｚ以下である半導体装置である。 （もっと読む）

【課題】短チャネル効果を抑制しつつ微細化を達成した半導体装置およびその作製方法を提供することを目的の一とする。
【解決手段】絶縁層にトレンチを形成し、トレンチの上端コーナー部と接する酸化物半導体膜に不純物を添加し、ソース領域およびドレイン領域を形成する。上記構造にすることで微細化することが可能である。また、トレンチを有することで、ソース電極層とドレイン電極層との距離を狭くしても該トレンチの深さを適宜設定することで、短チャネル効果を抑制することができる。 （もっと読む）

【課題】冷却効率を向上させることができる半導体装置を提供すること。
【解決手段】実施形態に係る半導体装置１０は、裏面に複数の凹部１６を有するシリコン基板１１と、この基板１１の表面上に形成された半導体層１２と、半導体層１２の表面上に、互いに離間して形成されたドレイン電極１３およびソース電極１４と、ドレイン電極１３とソース電極１４との間の半導体層１２上に形成されたゲート電極１５と、複数の凹部１６の内部を含むシリコン基板１１の裏面全体に形成された裏面金属１７と、を具備する。 （もっと読む）

【課題】微細化されても高耐圧トランジスタのドレイン耐圧を向上させることができる半導体装置を提供する。
【解決手段】ゲート電極１０４Ａの側面の側方下に位置する領域の半導体基板（活性領域）１０１の表面部が除去されて掘り下げ部１２１が形成されている。掘り下げ部１２１の側壁面及び底面の近傍に位置する部分の半導体基板１０１中に低濃度ドレイン領域１０５Ａ２が形成されている。ゲート電極１０４Ａの側面並びに掘り下げ部１２１の側壁面及び底面の一部を覆うように絶縁性サイドウォールスペーサ１０８Ａが形成されている。絶縁性サイドウォールスペーサ１０８Ａの外側で且つ掘り下げ部１２１の底面の近傍に位置する部分の半導体基板１０１中に、低濃度ドレイン領域１０５Ａ２に囲まれるように高濃度ドレイン領域１０９Ａ２が形成されている。 （もっと読む）

【課題】トレンチの対向する側面上に互いに離間されたゲート電極を有する半導体装置において、微細化に対応することができる半導体装置の製造方法を提供する。
【解決手段】トレンチ４を形成する工程およびゲート絶縁膜６を形成する工程では、トレンチ４のうち第２導電型層３と接する部分を中間部したとき、トレンチ４の対向する側面に形成されたゲート絶縁膜６の間隔において、トレンチ４の開口部に形成されている部分の間隔Ｗ１がトレンチ４の中間部に形成されている部分の間隔Ｗ２より狭くなるトレンチ４およびゲート絶縁膜６を形成する。そして、導電膜７ａを形成する工程では、トレンチ４に導電膜７ａで囲まれる空隙１４を形成しつつ、導電膜７ａを形成する。その後、ゲート電極７を形成する工程では、導電膜７ａを異方性エッチングし、空隙１４を介してトレンチ４の底面に形成された導電膜７ａを除去してゲート電極７を形成する。 （もっと読む）