【課題】電子装置の製造工程を効率的に実施し、製造コストを低減する。
【解決手段】本発明の電子装置１００は、基板１と、基板１上に形成された機能構造体（ＭＥＭＳ構造体）３Ｘと、機能構造体３Ｘが配置された空洞部Ｓを画成する被覆構造とが備えられる電子装置であって、前記被覆構造が、基板１上に設けられ、且つ空洞部Ｓを囲む層間絶縁層４，６と、下部包囲壁３Ｙ及び配線層５，７とからなる側壁１０Ｙと、空洞部Ｓの上方を覆うと共に、空洞部Ｓに貫通する開口７ａを有し耐食性層を含む積層構造からなる第１被覆層７Ｙと、開口７ａを閉鎖する第２被覆層９と、を備えている。耐食性層は、ＴｉＮ、Ｔｉ、Ｗ、Ａｕ、Ｐｔまたはそれぞれの合金より構成される。 （もっと読む）

【課題】 本発明は、小型化・低背化に対応させながらベースの機械的強度を低下させることがないより信頼性の高い表面実装型圧電発振器およびその特性測定方法を提供する。
【解決手段】 圧電振動素子３と集積回路素子２を収納するセラミック多層基板からなる絶縁性のベース１と気密封止する蓋４とを有し、前記ベースは側壁部と収納部を有しており各素子と接続されるメタライズ配線と端子電極が形成された表面実装型圧電発振器であって、前記圧電振動素子の励振電極に接続された少なくとも一対の圧電振動素子測定用メタライズ配線１５ａ，１５ｂと圧電振動素子測定用端子１６ａ，１６ｂを具備しており、前記圧電振動素子測定端子は、前記圧電振動素子測定用メタライズ配線の一部の厚肉部分が前記ベースの側壁部の上下中央部分でキャスタレーションを介在しない状態で露出している。 （もっと読む）

【課題】シリコンまたは多の単結晶材料のエピタキシャル成長と両立し、かつ厚さに限定されず化学エッチングに対して良好な選択性をもつ犠牲層を有する基板を提供する。
【解決手段】少なくとも１種の単結晶材料の第１および第２の部分と、２つの単結晶ＳｉＧｅ層間に位置する少なくとも１つの単結晶Ｓｉ層からなるスタックによって構成された犠牲層とを含む不均質基板からコンポーネントを製造する方法であって、前記単結晶材料の前記第１の部分と前記第２の部分の間に配置されたスタックに対して、前記第１および／または第２の部分ならびに前記第１および／または第２のＳｉＧｅ層に、少なくとも１つの開口２０を、前記Ｓｉ層に到達するように形成するステップと、該開口を通じて前記Ｓｉ層の全部または一部を除去するステップからなる。 （もっと読む）

【課題】温度が上昇する際における共振器の周波数の著しい低下を克服する共振器及び共振器を形成するための方法を提供する。
【解決手段】共振器は、バルク２１と柱状部２４とを含む共振素子２０を備えたバルクモード共振器である。柱状部２４は、バルクの材料の温度係数の符号と反対の符号の温度係数を有するヤング率の材料から形成されている。また、柱状部２４は、バルク波の振動方向に対して垂直方向に長く、共振素子２０の膨張／圧縮方向に共振素子２０と交差してバルク２１の連続部分を有する様に分散されている。 （もっと読む）

【課題】ベース基板の素子上に密封キャップが配置されてなる半導体装置およびその製造方法であって、小型で安価に製造することができ、フェースダウンボンディングも可能で実装面での制約が少ない半導体装置およびその製造方法を提供する。
【解決手段】絶縁分離された複数個のベース半導体領域Ｂｓが表層部に形成されてなるベース基板Ｂ１と、ベース基板Ｂ１に貼り合わされる導電性を有したキャップ基板Ｃ１であって、当該キャップ基板Ｃ１を貫通する絶縁分離トレンチ３１により、複数個のキャップ導電領域Ｃｅが形成されてなるキャップ基板とを有してなり、ベース基板Ｂ１における所定領域Ｒ１とキャップ基板Ｃ１における凹部３２とで構成される空間２３，３２が密封されると共に、所定のキャップ導電領域Ｃｅ１，Ｃｅ２が、所定のベース半導体領域Ｂｓ１，Ｂｓ２に電気的に接続されてなる半導体装置１００とする。 （もっと読む）

【課題】加工が容易で、かつ、消費電力を低減でき、従来に比べその共振周波数を容易に調整可能なＭＥＭＳ振動子を提供する。
【解決手段】基板１１１上に１或いは複数の点で固定され、表面に１或いは複数の櫛歯状の突起群が形成された振動体１２１と、振動体１２１の櫛歯状の突起群との間で櫛歯型キャパシタを構成する、表面に櫛歯状の突起群が形成された１或いは複数の静電電極１６１，１６２，１６３，１６４と、駆動電極１４１と、検出電極１５１と、を備え、櫛歯型キャパシタに直流電圧を印加することで振動体１２１の振動の周波数が変化するＭＥＭＳ振動子。 （もっと読む）

【課題】振動子の構造寸法のばらつきに起因する共振周波数の変動を抑制することのできる共振回路及びその製造方法を実現する。
【解決手段】本発明の共振回路３０は、基板と、該基板上に形成された固定電極１２、及び、該固定電極の少なくとも一部に対向する可動部を備えた可動電極１３を有するＭＥＭＳレゾネータ１０と、該ＭＥＭＳレゾネータにバイアス電圧を印加するための電圧印加手段２０と、を具備し、前記電圧印加手段は、前記可動部を構成する層と同じ層で構成され、該層の厚みで抵抗値が変化する補償用抵抗Ｒ１１と、該補償用抵抗に接続され、前記可動部を構成する層と異なる構造で構成される基準抵抗Ｒ１２とを分圧抵抗とし、前記補償用抵抗と前記基準抵抗の接続点電位を前記ＭＥＭＳレゾネータの少なくとも一方の端子１０ｂに出力し、前記抵抗値の変化により前記層の厚みと正の相関を有する前記バイアス電圧を前記振動子に与える分圧回路を有する。 （もっと読む）

【課題】機械共振器の共振周波数をより高くし、加えて、Ｑ値をより高くできるようにする。
【解決手段】ＧａＡｓの結晶からなる基板１０１の上に、Ｉｎ_0.1Ｇａ_0.9Ａｓからなる膜厚３μｍのバッファ層１０２が形成され、バッファ層１０２の上にＩｎ_0.1Ａｌ_0.9Ａｓからなる膜厚２μｍの歪み印加層１０３が形成され、歪み印加層１０３の上にＧａＡｓからなる膜厚２００ｎｍの振動部形成層１０４が形成された状態とする。次に、振動部形成層１０４および歪み印加層１０３を選択的に除去し、基板１０１の上に細線構造１０５が形成された状態とする。この後、細線構造１０５の下部の歪み印加層１０３を除去し、２箇所の支持部１０６により支持された梁構造１０７が、基板１０１の上に離間して振動可能に形成された状態とする。 （もっと読む）

【課題】ギャップを更に狭小化することが可能なマイクロエレクトロメカニカルデバイスの構造及びその製造方法を提供する。
【解決手段】本発明に係るマイクロエレクトロメカニカルデバイスにおいては、共振子２２と電極２１が互いに対向し、その対向面には一対の熱酸化膜５、５が形成されて、両熱酸化膜間に狭小化されたギャップを有している。本発明に係るマイクロエレクトロメカニカルデバイスの製造工程においては、共振子２２と電極２１となるＳｉ層に対し、フォトリソグラフィとエッチングを用いた加工を施して、ギャップとなる溝２０を形成した後、該Ｓｉ層に対し、熱酸化処理を施して、溝２０の対向面に一対のＳｉ熱酸化膜５、５を形成する。 （もっと読む）

【課題】電子装置の製造工程を効率的に実施し、製造コストを低減する。
【解決手段】本発明の電子装置１００は、基板１と、基板１上に形成された機能構造体（ＭＥＭＳ構造体）３Ｘと、機能構造体３Ｘが配置された空洞部Ｓを画成する被覆構造とが備えられる電子装置であって、前記被覆構造が、基板１上に設けられ、且つ空洞部Ｓを囲む層間絶縁層４，６と、下部包囲壁３Ｙ及び配線層５，７とからなる側壁１０Ｙと、空洞部Ｓの上方を覆うと共に、空洞部Ｓに貫通する開口７ａを有し耐食性層を含む積層構造からなる第１被覆層７Ｙと、開口７ａを閉鎖する第２被覆層９と、を備えている。耐食性層は、ＴｉＮ、Ｔｉ、Ｗ、Ａｕ、Ｐｔまたはそれぞれの合金より構成される。 （もっと読む）