【課題】並列に駆動される複数の半導体素子の特性差によって生じる、ターンオンやターンオフ時のスイッチングにおける電流の偏りを緩和すること。
【解決手段】電圧変換器１４は、ＩＧＢＴ１３−１乃至１３−３の各々のエミッタセンス電流を電圧信号に変換する。平均値演算器１７や誤差演算器１８等の演算器は、ＬＰＦ１５から出力される、ＩＧＢＴ１３−１乃至１３−３の各々に対応する電圧信号の平均値を求め、それぞれの電圧信号についての平均値に対する誤差を演算する。ＰＷＭ波形生成部１１は、ＩＧＢＴ１３−１乃至１３−３の各々を駆動するための駆動信号（パルス信号）を出力する。差動増幅器１２の各々の駆動信号を、当該ＩＧＢＴ１３−１乃至１３−３の各々に対応する誤差に基づいて調整して、当該ＩＧＢＴ１３−１乃至１３−３の各々に供給する。 （もっと読む）

【課題】電流変動が大きな箇所の半導体スイッチにおいて耐電流と損失を最適化する。
【解決手段】電気的特性及び種類が互いに異なるＦＥＴ１１とＩＧＢＴ１２を並列接続することで半導体スイッチ１ａを形成する。端子５及び６間を接続するとき、ＦＥＴ１１及びＩＧＢＴ１２は同時にオンされる。端子５及び６間の電流が小電流であるときには、ＦＥＴ１１の内部抵抗がＩＧＢＴ１２よりも小さいため、ＦＥＴ１１側に優先的に電流が流れて低損失が実現される。端子５及び６間の電流が増大するにつれて、ＦＥＴ１１では発熱が内部抵抗増大を招くがＩＧＢＴ１２では内部抵抗が殆ど変化しないため、或る電流値以上では、ＩＧＢＴ１２側に優先的に電流が流れる。結果、大電流がＦＥＴ１１側に流れることによるＦＥＴ１１の劣化又は破損が回避される。 （もっと読む）

【課題】半導体スイッチの寄生容量の充放電時間を短縮する回路を提供する。
【解決手段】スイッチング回路１０の入力端子２１と出力端子２２との間、入力端子２１と共通端子２３との間及び出力端子２２と共通端子２３との間の少なくとも一つに接続される容量抑制素子部５０を備え、容量抑制素子部５０は、容量抑制素子部が接続される半導体スイッチ素子２０の端子間の寄生容量を、パルス状信号のクロック周波数のＮ倍（Ｎは１以上の整数）の周波数において、容量抑制素子部が接続されていない場合より低減する。 （もっと読む）

【課題】半導体スイッチの寄生容量の充放電時間を短縮し、オーバドライブによらず速度の向上と電力効率の向上を図り得るスイッチング回路を提供する。
【解決手段】半導体スイッチ素子２０ａ、２０ｄがＯＮ（ＯＦＦ）のとき残りの半導体スイッチ素子がＯＦＦ（ＯＮ）となるように、各半導体スイッチ素子の入力端子にパルス状信号が印加される。スイッチング回路は、半導体スイッチ素子２０ｂの出力端子と半導体スイッチ素子２０ｄの入力端子の間に接続されるキャパシタンス素子６０と、半導体スイッチ素子２０ｂの入力端子と半導体スイッチ素子の出力端子２０ｄの間に接続されるキャパシタンス素子６１とを備える。キャパシタンス素子６０，６１は、半導体スイッチ素子２０ｂ、２０ｄの各々の入力端子と出力端子間の寄生容量を、半導体スイッチ素子２０ｂ、２０ｄに供給されるパルス状信号のクロック周波数のＮ倍の周波数において低減する容量を有する。 （もっと読む）

【課題】 簡便な回路構成で、高速に動作するゲート駆動回路を提供することである。
【解決手段】 パワー半導体素子のゲート端子に正電圧を印加するためのＮＰＮトランジスタと、パワー半導体素子のゲート端子に負電圧を印加するためのＰＮＰトランジスタと、ＮＰＮトランジスタと、ＰＮＰトランジスタとに直列に接続された遮断用抵抗器と、遮断用抵抗器に、正極がパワー半導体素子のゲート端子側となるように並列に接続された遮断用抵抗器切換え半導体スイッチとを備えたゲート駆動回路である。 （もっと読む）

【課題】オフ保持用スイッチング素子４６をオフ状態とすべき期間において、この素子が誤ってオフ状態とされることに起因するスイッチング素子Ｓ＊＃の信頼性の低下を抑制することのできるスイッチング素子の駆動回路を提供する。
【解決手段】オフ保持回路４８は、信号生成部２６の操作信号ＩＮを入力としてゲートの充電処理の実行中であると判断された場合、オフ保持用スイッチング素子４６をオフし、操作信号ＩＮを入力としてゲートの放電処理の実行中であると判断されて且つゲート電圧検出部５０の出力信号ＧＰＲを入力としてゲート電圧Ｖｇｅが低いと判断された場合、オフ保持用スイッチング素子４６をオンする。ここで、上記駆動回路は、ゲート電圧Ｖｇｅが閾値電圧を跨いでから出力信号ＧＰＲの論理が反転するまでの時間を、操作信号ＩＮを入力としてオフ保持回路４８によって把握される充電処理指示時間の最小値以下とするように構成される。 （もっと読む）

【課題】本発明は、サージ電圧の低減及び発生ノイズの低減を可能とするスイッチング装置、スイッチングモジュールを提供することを目的とする。
【解決手段】本発明にかかるスイッチング装置は、スイッチング素子１と、エミッタ電極１００と、エミッタ電極１００を外部の主配線に接続するための主配線用エミッタ端子４と、エミッタ電極１００と主配線用エミッタ端子４との間の主電流経路に介在する、複数の制御用エミッタ端子５、制御用エミッタ端子６、制御用エミッタ端子７と、隣接する制御用エミッタ端子間の主電流経路に介挿されたインダクタンス８、インダクタンス９とを備えることを特徴とする。 （もっと読む）

【課題】クランプ回路が未使用状態なのか断線状態なのかを判別する。
【解決手段】温度センサ１ｈの出力が入力される温度検出端子１４ａ〜１４ｃを利用し、クランプ回路５ａ〜５ｃや温度検出回路７ａ〜７ｃの一部がパワーモジュール１に接続されないときには温度検出端子１４ａ〜１４ｃの電位に基づいて温度センサ１ｈが接続されていない断線無効状態を検出する。例えば、温度検出端子１４ａ〜１４ｃのうち温度センサ１ｈに接続されない端子に断線検出無効化閾値Ｖｔｈ３以上の電圧を印加することで、温度検出端子１４ａ〜１４ｃが温度センサ１ｈに接続されていないことを検出する。これにより、クランプ回路５ａ〜５ｃに接続されるクランプ端子１１ａ〜１１ｃの電位に基づいて断線検出を行う際に、断線状態なのか断線無効状態なのかを温度検出端子１４ａ〜１４ｃの電位に応じて判定できる。 （もっと読む）

【課題】寄生容量の影響を最少化させることのできる、パワー半導体スイッチの改良された制御方法及び制御装置を提供する。
【解決手段】パワー半導体スイッチの制御接続端信号を生成するための信号処理ユニットを備えた、パワー半導体スイッチを制御する制御回路において、少なくとも一つの半導体素子が、定められたパワー半導体スイッチのコレクタ・エミッタ電圧を越えた時に、導通作動され、半導体素子の出力端が導電性の接続線を通じて抵抗直列回路の抵抗の間の接続点と、或いは信号処理ユニットと接続されている抵抗直列回路の出力端と接続されており、半導体素子のブレークダウン電圧が、半導体素子の出力端の電位が、パワー半導体スイッチがスイッチオン状態にある時のパワー半導体スイッチの制御接続端の電位よりも高くなるように選ばれている。 （もっと読む）

【課題】 スイッチング素子を誤動作させずに高速低損失動作が可能なゲート駆動回路を部品点数の少ない簡易な回路構成で実現する。
【解決手段】 トランス15の1次側をローサイドゲート駆動回路2の出力端子に接続し、トランス15の2次側をハイサイドスイッチング素子5のゲート入力側に接続する。ローサイド駆動回路2から正極性のゲート駆動電圧が出力されるとハイサイドスイッチング素子5のゲート‐ソース間には負極性の電圧が印加されてゲート電圧は閾値以下に抑えられるため、ローサイドスイッチング素子がターンオンする際にハイサイドスイッチング素子はオフ状態を維持する。 （もっと読む）