【課題】ゲート端子の入力容量の充放電に伴うスイッチングの遅れを防止して電力用半導体スイッチング素子を高速にスイッチングする。
【解決手段】ＩＧＢＴ１がオフしているときに第１の充放電コンデンサＣ１を充電し、ＩＧＢＴ１がオフからオンにスイッチングするときに、正端子Ｐを介した電源電圧と第１の充放電コンデンサＣ１の充電電圧とを直列に合成した順方向の高電圧によりＩＧＢＴ１のゲート端子１ｇの入力容量Ｃｉを瞬時に初期充電して迅速にオンする。また、ＩＧＢＴ１がオフしているときに第２の充放電コンデンサＣ２を充電し、ＩＧＢＴ１がオンからオフにスイッチングするときに、負端子Ｎを介した電源電圧と第２の充放電コンデンサＣ２の充電電圧とを直列に合成した逆方向の高電圧により入力容量Ｃｉを瞬時に初期放電して迅速にオフする。 （もっと読む）

【課題】電圧駆動型半導体素子の特性のばらつきによりターンオフ時にコレクタ電圧差が生じる場合であっても、電圧分担をほぼ均一にすることである。
【解決手段】直列接続された３個以上の電圧駆動型半導体素子のコレクタとゲート駆動回路との接続線を互いにコモンモードリアクトルで磁気結合させ、リアクトルの磁気結合巻線にコンデンサ及び抵抗を直列接続して一方が各々の電圧駆動型半導体素子のコレクタに接続され他方が各々のゲート抵抗に接続される電圧均一化回路２２を設け、少なくともいずれか一つの電圧均一化回路２２のリアクトルを自己以外の二つ以上の他の電圧均一化回路２２のリアクトル１６と磁気結合させたときは、自己の電圧均一化回路２２は、磁気結合した各々のリアクトル１６の磁気結合巻線にコンデンサ１７をそれぞれ直列接続して並列接続し、その並列接続された磁気結合巻線に一つにまとめた抵抗１８を直列接続する。 （もっと読む）

【課題】要求仕様に応じて電気的特性を適切に切り替えることが可能な半導体装置を提供する。
【解決手段】半導体装置１０１は、スイッチング損失および飽和電圧損失が互いに異なる複数の半導体スイッチ素子１１，１２と、複数の半導体スイッチ素子１１，１２のいずれかを選択し、選択した半導体スイッチ素子を駆動する選択駆動部５１と、複数の半導体スイッチ素子１１，１２および選択駆動部５１を収容するケースＫとを備える。 （もっと読む）

【課題】 ラッチ回路がノイズによって誤動作することがある。
【解決手段】
信号処理装置は、セットパルス発生回路３と、リセットパルス発生回路５と、ラッチ回路４との他に補正セットパルス形成回路３０を有する。補正セット信号形成回路３０は、セットパルスからリセットパルスまでの時間幅にほぼ対応する補正セット信号を形成してラッチ回路４に送る。ラッチ回路４はノイズによってリセットされても補正セット信号によって再びセットされる。 （もっと読む）

【課題】逆方向電流を阻止する機能を有するIGFETの逆方向耐圧の向上が要求されている。
【解決手段】スイッチング装置（１０）は、逆方向電流を阻止するショットキダイオードＤ３を内蔵する主IGFET（１１）と、保護スイッチ手段（１２）と、保護スイッチ制御手段（１３）とを有する。保護スイッチ手段（１２）は主IGFET（１１）のドレイン電極Ｄとゲート電極Ｇとの間に接続されている。保護スイッチ制御手段（１３）は、主IGFET（１１）に逆方向電圧が印加された時に保護スイッチ手段（１２）をオンにする。これにより、主IGFET（１１）が逆方向電圧から保護される。 （もっと読む）

【課題】電力変換回路の備えるパワースイッチング素子Ｓのゲート及びエミッタ間を短絡させる機能を搭載する場合、ドライブＩＣ２０が大型化するおそれがあること。
【解決手段】パワースイッチング素子Ｓのゲート及びエミッタ間は、オフ保持用スイッチング素子６２によって短絡される。オフ保持用スイッチング素子６２は、ドライブＩＣ２０内のオフ保持回路６０によってオン操作される。オフ保持回路６０は、パワースイッチング素子Ｓを充電するための充電用スイッチング素子２４に接続される端子Ｔ１の印加電圧を利用してパワースイッチング素子Ｓのゲート電圧を把握することで、オフ保持用スイッチング素子６２のオン操作を行う。 （もっと読む）

【課題】レベルシフト回路のｄｖ／ｄｔ等に起因するコモンモードノイズによる誤判定を抑制し、ロバスト性の高いスイッチング素子駆動回路及びインバータ装置を提供する。
【解決手段】レベルシフト回路のオフセットが設けられたセット用負荷の信号レベルとリセット用負荷との信号レベルとを比較し、セット用負荷のレベルがリセット用負荷のレベルに比べ前記オフセットより低くなったことを判定して前記セットパルスを検出する （もっと読む）

【課題】パワースイッチング素子Ｓを流れる電流が規定値以上となることで、この電流を制限すべくパワースイッチング素子Ｓのゲートに印加される電圧をツェナーダイオード５８のブレークダウン電圧程度に規制するに際し、ツェナーダイオード５８に過度の電流が流れるおそれがあること。
【解決手段】パワースイッチング素子Ｓを流れる電流が規定値以上となることで、コンパレータ５４からフェール信号ＦＬが出力される。パワースイッチング素子Ｓをオンすべくそのゲートに正の電荷を供給するための電源２６とゲートとの間のスイッチング素子２４ａ，２４ｂのうち、スイッチング素子２４ｂは、フェール信号ＦＬの出力時には、強制的にオフされる。 （もっと読む）

【課題】パルストランスを用いた信号伝達回路に接続される回路要素の誤動作を回避する。
【解決手段】パルストランスＴの２次側において、スイッチ素子Ｑ２は、ＩＧＢＴのゲート・エミッタ間に設けられる。コンデンサＣは、スイッチ素子Ｑ２の制御端子に接続される。スイッチ素子Ｑ３は、コンデンサＣに接続される。パルストランスＴの１次側に設けられているスイッチ素子Ｑ１をターンオフすると、２次側において負電圧が発生し、コンデンサＣがチャージされる。スイッチ素子Ｑ１がオフ状態である期間は、パルストランスＴの励磁エネルギーが放出された後であっても、コンデンサＣの負電圧は保持され、スイッチ素子Ｑ２はオン状態に保持されるので、ＩＧＢＴのゲート・エミッタ間のインピーダンスは低い状態に維持される。 （もっと読む）

【課題】 電力変換装置の各アームを構成する半導体素子に対して設けられるフリーホイーリングダイオードのサージ電圧を抑制し、半導体素子のターンオン損失を低減する。
【解決手段】従来のゲート駆動装置に対し、抵抗Ｒ，コンデンサＣからなる遅延回路、抵抗Rg（on）１およびトランジスタTR10を接続することにより、フリーホイーリングダイオード逆回復時の低電流域では、半導体素子IGBTを抵抗Rg（on）により、また高電流域では抵抗Rg（on）と抵抗Rg（on）１との並列抵抗により、それぞれターンオンさせることで掲記課題の解決を図る。 （もっと読む）