半導体スイッチ回路
【課題】電圧駆動型半導体素子の特性のばらつきによりターンオフ時にコレクタ電圧差が生じる場合であっても、電圧分担をほぼ均一にすることである。
【解決手段】直列接続された3個以上の電圧駆動型半導体素子のコレクタとゲート駆動回路との接続線を互いにコモンモードリアクトルで磁気結合させ、リアクトルの磁気結合巻線にコンデンサ及び抵抗を直列接続して一方が各々の電圧駆動型半導体素子のコレクタに接続され他方が各々のゲート抵抗に接続される電圧均一化回路22を設け、少なくともいずれか一つの電圧均一化回路22のリアクトルを自己以外の二つ以上の他の電圧均一化回路22のリアクトル16と磁気結合させたときは、自己の電圧均一化回路22は、磁気結合した各々のリアクトル16の磁気結合巻線にコンデンサ17をそれぞれ直列接続して並列接続し、その並列接続された磁気結合巻線に一つにまとめた抵抗18を直列接続する。
【解決手段】直列接続された3個以上の電圧駆動型半導体素子のコレクタとゲート駆動回路との接続線を互いにコモンモードリアクトルで磁気結合させ、リアクトルの磁気結合巻線にコンデンサ及び抵抗を直列接続して一方が各々の電圧駆動型半導体素子のコレクタに接続され他方が各々のゲート抵抗に接続される電圧均一化回路22を設け、少なくともいずれか一つの電圧均一化回路22のリアクトルを自己以外の二つ以上の他の電圧均一化回路22のリアクトル16と磁気結合させたときは、自己の電圧均一化回路22は、磁気結合した各々のリアクトル16の磁気結合巻線にコンデンサ17をそれぞれ直列接続して並列接続し、その並列接続された磁気結合巻線に一つにまとめた抵抗18を直列接続する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、直列接続された複数個の電圧駆動型半導体素子のターンオフ時の電圧分担を均一化する半導体スイッチ回路に関する。
【背景技術】
【0002】
例えば、電圧駆動型半導体素子である絶縁ゲートバイポーラトランジスタ(IGBT)はゲートに電圧を印加することにより容易にスイッチングすることが可能であるので、電力変換器に幅広く用いられている。特に、産業用では連系電圧が低いため、IGBTの1直列で変換器容量を確保できるケースが多い。
【0003】
一方、電力用の電力変換器では連系電圧が高いため、IGBTを直列接続しなければならないケースが多い。直列接続の場合は1直列とは異なり、IGBTの特性のばらつきの影響で直列接続したIGBTの一部が破損することがある。これは、IGBTを直列構成にするとターンオフ時に発生する電圧変化(dv/dt)やスイッチング時間のばらつきにより、IGBTの電圧分担に差が生じてくるからである。
【0004】
例えば、2直列のIGBTに400Vの電圧を印加している場合、各IGBTは200Vずつ電圧を分担することが理想であるが、IGBTの特性のばらつきの影響により過渡的にはどちらか一方が先にオフすると、そのIGBTに最大で400Vの電圧が印加されてしまうことがある。
【0005】
図11は、2直列のIGBT11a、11bを備えた従来の半導体スイッチ回路の回路図である。直列接続されたIGBT11a、11bは、それぞれゲート駆動回路12a、12bからゲート抵抗13a、13bを介してゲート信号Iga、Igbが供給される。そして、IGBT11a、11bのオンオフにより直流電源14から負荷15に供給される電力が制御される。
【0006】
図12は図11に示した従来の半導体スイッチ回路のターンオフ時のゲート電圧及びコレクタ電圧の一例を示す波形図であり、図13は図12の期間T1部分の時間スパンを拡大した拡大図である。図12及び図13では、IGBT11a、11bの特性のばらつきにより、IGBT11aがIGBT11bより先にターンオフする場合を示している。
【0007】
いま、時点t1でターンオフ指令があったとするとゲート電圧Vgがマイナスとなり、IGBT11a、11bはターンオフし始める。IGBT11a、11bの特性のばらつきにより、IGBT11aがIGBT11bより先にターンオフするので、時点t2では、IGBT11aが直流電源14の電圧(例えば、400V)を負担し、IGBT11bは導通状態を保っており負担する電圧は0Vである。すなわち、IGBT11aのコレクタ電圧がHigh側に偏り、IGBT11bのコレクタ電圧がLow側に偏ることになる。
【0008】
従って、先にターンオフしたIGBT11aのコレクタ電圧Vaが直流電源14の電圧(例えば、400V)となり、まだターンオフしていないIGBT11bのコレクタ電圧Vbはほぼ0Vのままである。期間T1を経過した時点t3になって、IGBT11bもターンオフし始めるので、時点t3以降においては、IGBT11aのコレクタ電圧Vaが徐々に下がり、IGBT11bのコレクタ電圧Vbが徐々に上がり、最終的にはIGBT11a、11bのコレクタ電圧Va、Vbが等しくなって均等に直流電源14の電圧を1/2の200Vずつ負担することになる。このように、最終的には2直列のIGBT11a、11bのコレクタ電圧Va、Vbは等しくなるが、ターンオフする過程では先にターンオフするIGBT11aの負担が大きくなる。
【0009】
この対策として、デバイスであるIGBTを冗長設計にすることも考えられるが、そうすると、装置が大型になってしまう欠点がある。また、コレクタとゲートとの間にコンデンサ及びコモンモードリアクトルを直列接続したバランス回路を接続し、ターンオフ時のIGBTの特性のばらつきによるコレクタ電圧のばらつきを抑制するようにしたものがある(例えば、特許文献1参照)。
【先行技術文献】
【特許文献】
【0010】
【特許文献1】特開2006−42512号公報
【発明の概要】
【発明が解決しようとする課題】
【0011】
しかし、特許文献1のものでは、IGBTの直列間の電圧差がある程度以上となると、バランス回路に短絡電流が流れIGBTを破壊する可能性がある。
【0012】
図14は特許文献1のものの回路図であり、IGBTの直列間の電圧差により形成されるバランス回路に流れる電流Itを矢印で示している。バランス回路は、IGBT11aのコレクタとゲートとの間にコンデンサCa及びコモンモードリアクトルTrを直列接続し、また、IGBT11bのコレクタとゲートとの間にコンデンサCb及びコモンモードリアクトルTrを直列接続して形成される。このバランス回路に流れる電流Itは、バランス回路の線路の抵抗分をRlineとすると、(1)式で示される。
【0013】
It=(Va−Vb)/Rline …(1)
すなわち、IGBT11a、11bのコレクタ電圧Va、Vbの差電圧が大きいと、バランス回路の線路抵抗Rlineは微少であるため、電流Itが過大となる。
【0014】
図15は図14に示した回路のIGBT11a、11bのコレクタ電圧Va、Vbの差電圧が大きい場合のターンオフ時のゲート電圧、ゲート電流及びコレクタ電圧の一例を示す波形図である。時点t1でターンオフ指令があったとするとゲート電圧Vgがマイナスとなり、IGBT11a、11bはターンオフし始める。IGBT11a、11bのコレクタ電圧Va、Vbに差電圧が生じても、バランス回路により差電圧がなくなるように電流Itが流れる。IGBT11a、11bのコレクタ電圧Va、Vbの差電圧が大きくなる時点t2では、バランス回路の線路抵抗Rlineは微少であるため、電流Itが過大となり、大きなゲート電流Igが流れる。
【0015】
つまり、ある程度、電圧の分担が均一になった後やIGBT11a、11bの特性がかなり近い場合などには効果を発揮するが、ターンオフ時の過渡応答でのスイッチングのdv/dtの大きなばらつきがあると、過渡的には電圧分担に大きな差が生じてしまい、ターンオフ時の過渡応答中に非常に大きな短絡電流Itが流れる。大きな短絡電流Itが流れるとゲートに悪影響を及ぼすおそれがある。
【0016】
本発明の目的は、電圧駆動型半導体素子の特性のばらつきによりターンオフ時にコレクタ電圧差が生じる場合であっても、直列接続された電圧駆動型半導体素子の電圧分担をほぼ均一にできる半導体スイッチ回路を提供することである。
【課題を解決するための手段】
【0017】
請求項1の発明に係わる半導体スイッチ回路は、直列接続された3個以上の電圧駆動型半導体素子と、各々の前記電圧駆動型半導体素子のゲートにゲート抵抗を介してゲート信号を供給するゲート駆動回路と、各々の前記電圧駆動型半導体素子のコレクタと前記ゲート駆動回路との接続線を互いに磁気結合させるコモンモードリアクトルと、前記リアクトルの磁気結合巻線にコンデンサ及び抵抗を直列接続して一方が各々の前記電圧駆動型半導体素子のコレクタに接続され他方が各々の前記ゲート抵抗に接続される電圧均一化回路とを備え、少なくともいずれか一つの電圧均一化回路のリアクトルを自己以外の二つ以上の他の電圧均一化回路のリアクトルと磁気結合させたときは、自己の電圧均一化回路は、磁気結合した各々のリアクトルの磁気結合巻線にコンデンサをそれぞれ直列接続したものを並列接続し、その並列接続された磁気結合巻線に一つにまとめた抵抗を直列接続して、一方が各々の前記電圧駆動型半導体素子のコレクタに接続され他方が各々の前記ゲート抵抗に接続されることを特徴とする。
【0018】
請求項2の発明に係わる半導体スイッチ回路は、請求項1の発明において、各々の前記電圧均一化回路が同一の等価回路となるように、前記リアクトルの巻数比、コンデンサの容量または抵抗の抵抗値を選定することを特徴とする。
【0019】
請求項3の発明に係わる半導体スイッチ回路は、請求項1または2の発明において、直列接続された複数個の前記電圧駆動型半導体素子がn(nは3以上)個であり、各々の前記電圧均一化回路は自己以外の他のn−1個の電圧均一化回路とそれぞれ磁気結合するn−1個のリアクトルを有したことを特徴とする。
【0020】
請求項4の発明に係わる半導体スイッチ回路は、請求項1の発明において、直列接続された複数個の電圧駆動型半導体素子がn(nは3以上)個であり、第1段の電圧均一化回路は第2段の電圧均一化回路と1対1の巻数比で互いに磁気結合するリアクトルの磁気結合巻線にコンデンサと抵抗とが直列接続されて形成され、第n段の電圧均一化回路は第n−1段の電圧均一化回路と1対1の巻数比で互いに磁気結合するリアクトルの磁気結合巻線に前記第1段の電圧均一化回路と同じ容量のコンデンサと同じ抵抗値の抵抗とが直列接続されて形成され、第i段(i=2〜n−1)の電圧均一化回路は、第i−1段の電圧均一化回路と1対1の巻数比で互いに磁気結合するリアクトルの磁気結合巻線と第i+1段の電圧均一化回路と1対1の巻数比で互いに磁気結合するリアクトルの磁気結合巻線とを並列接続し、並列接続された各々の磁気結合巻線に第1段の電圧均一化回路のコンデンサの1/2容量のコンデンサをそれぞれ直列接続し、並列接続された磁気結合巻線に前記第1段の電圧均一化回路の抵抗と同じ抵抗値の抵抗を直列接続したことを特徴とする。
【発明の効果】
【0021】
本発明によれば、電圧均一化回路のリアクトルを自己以外の二つ以上の他の電圧均一化回路のリアクトルと磁気結合させたときは、磁気結合した各々のリアクトルの磁気結合巻線にコンデンサをそれぞれ直列接続したものを並列接続し、その並列接続された磁気結合巻線に一つにまとめた抵抗を直列接続するので、並列接続された各々のリアクトルの磁気結合巻線の電圧が均一化される。従って、電圧駆動型半導体素子のターンオフ時に、電圧駆動型半導体素子の特性にばらつきがあったとしても、過渡的にも電圧分担をほぼ均一にすることができ、直列接続された複数個の電圧駆動型半導体素子間での動作責務が等しくなり寿命の延伸につながる。
【図面の簡単な説明】
【0022】
【図1】図1は本発明の半導体スイッチ回路の基本構成の一例を示す回路図。
【図2】図1に示した本発明の基本構成の半導体スイッチ回路のターンオフ時のゲート電圧、コレクタ電圧及びリアクトルの電圧の一例を示す波形図。
【図3】図1に示した本発明の基本構成の半導体スイッチ回路のターンオフ時のゲート電圧、コレクタ電圧及びリアクトルの電圧の他の一例を示す波形図。
【図4】図1に示した本発明の基本構成の半導体スイッチ回路のIGBT11a〜11cのターンオフ直前の電圧均一化回路の状態を示す回路図。
【図5】図1に示した本発明の基本構成の半導体スイッチ回路のIGBT11a〜11cのターンオフ直後の電圧均一化回路の状態を示す回路図。
【図6】本発明の実施の形態に係わる半導体スイッチ回路の一例を示す回路図。
【図7】図6に示した本発明の実施の形態に係わる半導体スイッチ回路のIGBT11a〜11cのターンオフ直後の電圧均一化回路の状態を示す回路図。
【図8】図6に示した本発明の実施の形態に係わる半導体スイッチ回路のターンオフ時のゲート電圧、コレクタ電圧及びリアクトルの電圧の一例を示す波形図。
【図9】本発明の実施の形態に係わる半導体スイッチ回路の他の一例を示す回路図。
【図10】本発明の実施の形態に係わる半導体スイッチ回路の別の他の一例の回路図。
【図11】2直列のIGBT11a、11bを備えた従来の半導体スイッチ回路の回路図。
【図12】図11に示した従来の半導体スイッチ回路のターンオフ時のゲート電圧及びコレクタ電圧の一例を示す波形図。
【図13】図12の期間T1部分の時間スパンを拡大した拡大図。
【図14】特許文献1のものの回路図。
【図15】図14に示した回路のIGBT11a、11bのコレクタ電圧Va、Vbの差電圧が大きい場合のターンオフ時のゲート電圧、ゲート電流及びコレクタ電圧の一例を示す波形図。
【発明を実施するための形態】
【0023】
以下、本発明の実施の形態を説明する。まず、本発明の半導体スイッチ回路の基本構成について説明する。図1は本発明の半導体スイッチ回路の基本構成の一例を示す回路図である。
【0024】
図1に示すように、本発明は、直列接続された各々の電圧駆動型半導体素子11a〜11cのコレクタとゲート駆動回路12a〜12cとの接続線を互いに磁気結合させるコモンモードリアクトル(以下、単にリアクトルという)20a、20bを設け、リアクトル16ab、16bcの磁気結合巻線に電圧均一化回路22a〜22cを設けたことを基本構成とする。直列接続されたIGBT11a〜11cは、それぞれゲート駆動回路12a〜12cからゲート抵抗13a〜13cを介してゲート信号Iga〜Igcが供給され、IGBT11a〜11cのオンオフにより直流電源14から負荷15に供給される電力が制御される。
【0025】
電圧均一化回路22a〜22cは、コンデンサ17a〜17c及び抵抗18a〜18cを直列接続して、一方が各々の電圧駆動型半導体素子11a〜11cのコレクタに接続され、他方が各々のゲート抵抗13a〜13cに接続されて形成されている。そして、リアクトル16abは1次巻線20aと2次巻線21bとからなる磁気結合巻線を有し、リアクトル16bcは1次巻線20bと2次巻線21cとからなる磁気結合巻線を有している。
【0026】
第1段の電圧均一化回路22aは、第1のリアクトル16abの1次巻線20aにコンデンサ17a及び抵抗18aが直列接続されて形成され、コンデンサ17aの容量が2Cで抵抗18aの値がRである場合を示している。同様に、第3段の電圧均一化回路22cは、第2のリアクトル16bcの2次巻線21cにコンデンサ17c及び抵抗18cが直列接続されて形成され、コンデンサ17cの容量が2Cで抵抗18aの値がRである場合を示している。
【0027】
一方、真ん中の第2段の電圧均一化回路22bには、第1のリアクトル16abの2次巻線21bにはコンデンサ17b1及び抵抗18b1が直列接続されて第1の電圧均一化直列回路23b1を形成し、第2のリアクトル16bcの一次巻線20bにはコンデンサ17b2及び抵抗18b2が直列接続されて第2の電圧均一化直列回路23b2を形成し、これらが並列接続されて電圧均一化回路22bを構成している。
【0028】
並列接続された第1、第2の電圧均一化直列回路23b1、23b2のコンデンサ17b1、17b2の容量は、第1段、第3段の電圧均一化回路22a、22cのコンデンサ17a、17cの容量2Cの1/2のCとし、抵抗18b1、18b2の値は第1段、第3段の電圧均一化回路22a、22cの抵抗18a、18cの値Rの2倍の2Rとする。これは、各段の電圧均一化回路22a〜22cのリアクトル16ab、16bcのインダクタンス、コンデンサの容量、抵抗値が等価回路で同じになるようにするためである。
【0029】
なお、第2段の電圧均一化回路22bの第1、第2の電圧均一化直列回路23b1、23b2のコンデンサ17b1、17b2の容量や抵抗18b1、18b2の抵抗値を、第1段、第3段の電圧均一化回路22a、22cのコンデンサ17a、17cの容量や抵抗18a、18cの抵抗値と同じとした場合には、リアクトル16abの磁気結合巻線の巻数比を2対1、リアクトル16bcの磁気結合巻線の巻数比を1対2とする。このように、各々の電圧均一化回路22a〜22cが同一の等価回路となるように、リアクトル16abの巻数比、コンデンサ17の容量または抵抗18の抵抗値を選定する
ここで、電圧均一化回路22に抵抗18を設けたのは、IGBT11a〜11cのコレクタ電圧Va〜Vcの差電圧が抵抗18に印加されるため、コレクタ電圧Va〜Vcの差電圧が大きくなった場合でも短絡電流Itを抑制することができるためである。また、電圧均一化回路の22の他方をゲート抵抗13に接続しゲート抵抗13を介してゲートに接続するのは、ゲート抵抗13を通さずに直接的にゲートに接続すると過大なゲート電流が一時的に流れることがあるので、それを防止するためである。
【0030】
このように、本発明の基本構成の電圧均一化回路は、リアクトル16の磁気結合巻線(一次巻線20、二次巻線21)にコンデンサ17及び抵抗18を直列接続した点、及び電圧均一化回路の22の一方をIGBT11のコレクタに接続し、電圧均一化回路の22の他方をゲート抵抗13に接続した点を特徴としている。
【0031】
図2は、図1に示した本発明の基本構成の半導体スイッチ回路のターンオフ時のゲート電圧、コレクタ電圧及びリアクトルの電圧の一例を示す波形図であり、第1段のIGBT11aと第3段のIGBT11cとの特性がほぼ等しいときの波形を示している。
【0032】
図2において、いま、時点t1でターンオフ指令があったとすると、ゲート電圧Vgがマイナスとなり、IGBT11a〜11cはターンオフし始め、IGBT11a〜11cのコレクタ電圧Va〜Vcは上昇し始める。電圧均一化回路22aと電圧均一化回路22bの第1の電圧均一化直列回路23b1とは、IGBT11aのコレクタ電圧VaとIGBT11bのコレクタ電圧Vbとの差電圧をなくすように、リアクトル16abの一次巻線20a及び二次巻線21bに巻線電圧VL1を発生させ、同様に、電圧均一化回路22cと電圧均一化回路22bの第2の電圧均一化直列回路23b2とは、IGBT11bのコレクタ電圧VbとIGBT11cのコレクタ電圧Vcとの差電圧をなくすように、リアクトル16bcの一次巻線20b及び二次巻線21cに巻線電圧VL2を発生させる。
【0033】
時点t2において、IGBT11aのコレクタ電圧VaとIGBT11bのコレクタ電圧Vbとの差電圧、及びIGBT11bのコレクタ電圧VbとIGBT11cのコレクタ電圧Vcとの差電圧がほぼ零になると、リアクトル16abの巻線電圧VL1及びリアクトル16bcの巻線電圧VL2は零となる。
【0034】
第1段のIGBT11aと第3段のIGBT11cとの特性がほぼ等しいので、リアクトル16abの巻線電圧VL1及びリアクトル16bcの巻線電圧VL2は、ほぼ等しい特性となり、巻線電圧VL1と巻線電圧VL2との差電圧(VL1−VL2)は、ほぼ零で推移する。
【0035】
このように、電圧均一化回路22bが第1の電圧均一化直列回路23b1と第2の電圧均一化直列回路23b2との並列接続で構成されている場合、第1の電圧均一化直列回路23b1が磁気結合している他の電圧均一化回路22aの第1段のIGBT11aと、第2の電圧均一化直列回路23b2が磁気結合している他の電圧均一化回路22cの第3段のIGBT11cとの特性がほぼ等しいときは、電圧均一化回路22a〜22cの動作により、IGBT11a〜11cのコレクタ電圧Va〜Vcは、過渡時においてもほぼ均一化して同電位となる。
【0036】
図3は、図1に示した本発明の基本構成の半導体スイッチ回路のターンオフ時のゲート電圧、コレクタ電圧及びリアクトルの電圧の他の一例を示す波形図であり、第1段のIGBT11aと第3段のIGBT11cとの特性にばらつきがある場合の波形を示している。
【0037】
図3において、いま、時点t1でターンオフ指令があったとすると、ゲート電圧Vgがマイナスとなり、IGBT11a〜11cはターンオフし始め、IGBT11a〜11cのコレクタ電圧Va〜Vcは上昇し始める。電圧均一化回路22aと電圧均一化回路22bの第1の電圧均一化直列回路23b1とは、IGBT11aのコレクタ電圧VaとIGBT11bのコレクタ電圧Vbとの差電圧をなくすように、リアクトル16abの一次巻線20a及び二次巻線21bに巻線電圧VL1を発生させ、同様に、電圧均一化回路22cと電圧均一化回路22bの第2の電圧均一化直列回路23b2とは、IGBT11bのコレクタ電圧VbとIGBT11cのコレクタ電圧Vcとの差電圧をなくすように、リアクトル16bcの一次巻線20b及び二次巻線21cに巻線電圧VL2を発生させる。
【0038】
第1段のIGBT11aと第3段のIGBT11cとの特性にばらつきがあるので、リアクトル16abの巻線電圧VL1及びリアクトル16bcの巻線電圧VL2は、異なった電圧波形となり、巻線電圧VL1と巻線電圧VL2との差電圧(VL1−VL2)もほぼ零ではなく時点t1〜t2の間で変動する。この差電圧(VL1−VL2)の変動がIGBT11aのコレクタ電圧VaやIGBT11cのコレクタ電圧Vcに影響を与えて、コレクタ電圧Va及びコレクタ電圧Vcは時点t1〜t3の間で異なる波形となり、時点t3以降においてほぼ同電位となる。
【0039】
このように、電圧均一化回路22bが第1の電圧均一化直列回路23b1と第2の電圧均一化直列回路23b2との並列接続で構成されている場合、第1の電圧均一化直列回路23b1が磁気結合している他の電圧均一化回路22aの第1段のIGBT11aと、第2の電圧均一化直列回路23b2が磁気結合している他の電圧均一化回路22cの第3段のIGBT11cとの特性にばらつきがあると、IGBT11aのコレクタ電圧VaとIGBT11cのコレクタ電圧Vcとは、過渡時に異なる電圧波形となり、半導体スイッチ回路のターンオフ時の過渡状態でIGBT11a、11cへの電圧分担に差が生じる。
【0040】
図4は、図1に示した本発明の基本構成の半導体スイッチ回路のIGBT11a〜11cのターンオフ直前の電圧均一化回路の状態を示す回路図である。IGBT11a〜11cがターンオン中(ターンオフ直前)はIGBT11a〜11cは導通状態であることから、IGBT11aのコレクタ電圧Va、IGBT11bのコレクタ電圧Vb、IGBT11cのコレクタ電圧Vcは0である。また、その差電圧が0であることから電圧均一化回路22a〜22cを流れる電流Itは0である。
【0041】
すなわち、第1段の電圧均一化回路22aにおいては、リアクトル16abの1次巻線20aの電圧VL1及び抵抗18aの電圧VRH1は0であり、ゲート電圧Vga(例えば15V)とコンデンサ電圧CVa(例えば15V)とが等しく均衡を保っている。また、第2段の電圧均一化回路22bの第1の電圧均一化直列回路23b1においては、リアクトル16abの2次巻線21bの電圧VL1及び抵抗18b1の電圧VRH2は0であり、ゲート電圧Vgb(例えば15V)とコンデンサ電圧CVb1(例えば15V)とが等しく均衡を保っている。同様に、第2段の電圧均一化回路22bの第2の電圧均一化直列回路23b2においては、リアクトル16bcの1次巻線20bの電圧VL2及び抵抗18b2の電圧VRL2は0であり、ゲート電圧Vgb(例えば15V)とコンデンサ電圧CVb2(例えば15V)とが等しく均衡を保っている。さらに、第3段の電圧均一化回路22cにおいては、リアクトル16bcの2次巻線21cの電圧VL2及び抵抗18cの電圧VRL1は0であり、ゲート電圧Vgc(例えば15V)とコンデンサ電圧CVc(例えば15V)とが等しく均衡を保っている。
【0042】
次に、図5は、図1に示した本発明の基本構成の半導体スイッチ回路のIGBT11a〜11cのターンオフ直後の電圧均一化回路の状態を示す回路図である。IGBT11a〜11cがターンオフしたことからゲート電圧Vga〜Vgcの極性が反転する。そして、第1段のIGBT11aと第2段のIGBT11bとの特性にばらつきがあると、電圧均一化回路22aと電圧均一化回路22bの第1の電圧均一化直列回路23b1とにより、IGBT11aのコレクタ電圧VaとIGBT11bのコレクタ電圧Vbとの差電圧をなくすように電流Itを流し、リアクトル16abの一次巻線20a及び二次巻線21bに巻線電圧VL1を発生させる。同様に、第2段のIGBT11bと第3段のIGBT11cとの特性にばらつきがあると、電圧均一化回路22cと電圧均一化回路22bの第2の電圧均一化直列回路23b2とは、IGBT11bのコレクタ電圧VbとIGBT11cのコレクタ電圧Vcとの差電圧をなくすように電流Itを流し、リアクトル16bcの一次巻線20b及び二次巻線21cに巻線電圧VL2を発生させる。
【0043】
このときの電圧均一化回路22aの電圧の方程式は(1)式で示され、電圧均一化回路22bの第1の電圧均一化直列回路23b1の電圧の方程式は(2)式で示され、電圧均一化回路22bの第2の電圧均一化直列回路23b2の電圧の方程式は(3)式で示され、電圧均一化回路22cの電圧の方程式は(4)式で示される。
【0044】
Va+Vga=VL1−CVa+VRH1 …(1)
Vb+Vgb=VL1−CVb1+VRH2 …(2)
Vb+Vgb=VL2−CVb2+VRL2 …(3)
Vc+Vgc=VL2−CVc+VRL1 …(4)
ゲート電圧Vga〜Vgcは−15Vであり、コンデンサ電圧CVa、CVb1、CVb2、CVcはターンオフ直後は15Vであるので、(1)式〜(4)式から(5)式〜(8)式が得られる。
【0045】
VRH1=Va−VL1+30 …(5)
VRH2=Vb−VL1+30 …(6)
VRL2=Vb−VL2+30 …(7)
VRL1=Vc−VL2+30 …(8)
第1段のIGBT11aのコレクタ電圧Vaと第2段のIGBT11bのコレクタ電圧Vbとの関係は(5)式及び(6)式より(9)式で示され、第2段のIGBT11bのコレクタ電圧Vbと第3段のIGBT11cのコレクタ電圧Vcとの関係は(6)式及び(7)式より(10)式で示され、第3段のIGBT11cのコレクタ電圧Vcと第1段のIGBT11aのコレクタ電圧Vaとの関係は(8)式及び(5)式より(11)式で示される。
【0046】
Va−Vb=VRH1−VRH2 …(9)
Vb−Vc=VRL2−VRL1 …(10)
Vc−Va=(VL2−VL1)+(VRL1−VRH1) …(11)
(11)式から分かるように、第3段のIGBT11cのコレクタ電圧Vcと第1段のIGBT11aのコレクタ電圧Vaとの差分(Vc−Va)には、リアクトル16bcの巻線電圧VL2とリアクトル16abの巻線電圧VL1との差分(VL2−VL1)が含まれるので、第1段のIGBT11aと第3段のIGBT11cとの特性にばらつきがあると、半導体スイッチ回路がターンオフしてからIGBT11a〜11cのコレクタ電圧Va〜Vcが同電位になるまでの過渡状態において、この差電圧(VL1−VL2)の変動によりIGBT11aのコレクタ電圧VaやIGBT11cのコレクタ電圧Vcに影響を与える。従って、半導体スイッチ回路のターンオフ時の過渡状態でIGBT11a、11cへの電圧分担に差が生じる。
【0047】
そこで、本発明の実施の形態では、半導体スイッチ回路のターンオフ時の過渡状態でIGBT11a、11cへの電圧分担に差が生じないようにする。すなわち、電圧均一化回路22bにおいてリアクトルを自己以外の二つ以上の他の電圧均一化回路のリアクトルと磁気結合させ、電圧均一化回路内でリアクトルの磁気結合巻線を並列接続した場合に、自己以外の二つ以上の他の電圧均一化回路の電圧駆動型半導体素子の特性のばらつきがあっても、ターンオフ時の過渡状態及び定常状態の双方において、直列接続された電圧駆動型半導体素子の電圧分担をほぼ均一にできるようにする。
【0048】
図6は本発明の実施の形態に係わる半導体スイッチ回路の一例を示す回路図である。この本発明の実施の形態の一例は、図1に示した本発明の基本構成の半導体スイッチ回路に対し、真ん中の第2段の電圧均一化回路22bの抵抗18b1、18b2を抵抗18bにまとめてIGBT11bのコレクタに接続したものである。図1と同一要素には同一符号を付し重複する説明は省略する。
【0049】
図6において、真ん中の第2段の電圧均一化回路22bには、第1のリアクトル16abの2次巻線21bにはコンデンサ17b1が接続され、第2のリアクトル16bcの1次巻線20bにはコンデンサ17b2が接続されたものが並列接続されている。そして、コンデンサ17b1、17b2は抵抗18bを介してIGBT11bのコレクタに接続されている。抵抗18bは、他の電圧均一化回路22a、22cの抵抗18a、18cの値Rと同じ値とする。これにより、第1の電圧均一化直列回路23b1は、リアクトル16abの2次巻線21bとコンデンサ17b1との直列回路となり、第2の電圧均一化直列回路23b2は、リアクトル16acの1次巻線20bとコンデンサ17b2との直列回路となる。そして、抵抗18bは、第1、第2の電圧均一化直列回路23b1、23b2で共用することになる。
【0050】
図7は、図6に示した本発明の実施の形態に係わる半導体スイッチ回路のIGBT11a〜11cのターンオフ直後の電圧均一化回路の状態を示す回路図である。
【0051】
図7において、第1段のIGBT11aと第2段のIGBT11bとの特性にばらつきがあると、図5に示した場合と同様に、電圧均一化回路22aと電圧均一化回路22bの第1の電圧均一化直列回路23b1とにより、IGBT11aのコレクタ電圧VaとIGBT11bのコレクタ電圧Vbとの差電圧をなくすように電流Itを流し、リアクトル16abの一次巻線20a及び二次巻線21bに巻線電圧VL1を発生させる。同様に、第2段のIGBT11bと第3段のIGBT11cとの特性にばらつきがあると、電圧均一化回路22cと電圧均一化回路22bの第2の電圧均一化直列回路23b2とは、IGBT11bのコレクタ電圧VbとIGBT11cのコレクタ電圧Vcとの差電圧をなくすように電流Itを流し、リアクトル16bcの一次巻線20b及び二次巻線21cに巻線電圧VL2を発生させる。
【0052】
このときの電圧均一化回路22aの電圧の方程式は(12)式で示され、電圧均一化回路22bの第1の電圧均一化直列回路23b1の電圧の方程式は(13)式で示され、電圧均一化回路22bの第2の電圧均一化直列回路23b2の電圧の方程式は(14)式で示され、電圧均一化回路22cの電圧の方程式は(15)式で示される。
【0053】
Va+Vga=VL1−CVa+VRH …(12)
Vb+Vgb=VL1−CVb1+VR …(13)
Vb+Vgb=VL2−CVb2+VR …(14)
Vc+Vgc=VL2−CVc+VRL …(15)
ここで、VL1−CVb1=VL2−CVb2であり、コンデンサ電圧CVa、CVb1、CVb2、CVcはターンオフ直後は15Vであるので、CVb1=CVb2である。従って、VL1=VL2となり、いま、VL1=VLとおくと、VL2もVLとなる。一方、ゲート電圧Vga〜Vgcは−15Vであるので、(12)式〜(15)式から(16)式〜(18)式が得られる。
【0054】
VRH=−Va+VL−30 …(16)
VR=−Vb+VL−30 …(17)
VRL=−Vc+VL−30 …(18)
第1段のIGBT11aのコレクタ電圧Vaと第2段のIGBT11bのコレクタ電圧Vbとの関係は(16)式及び(17)式より(19)式で示され、
第2段のIGBT11bのコレクタ電圧Vbと第3段のIGBT11cのコレクタ電圧Vcとの関係は(17)式及び(18)式より(20)式で示され、第3段のIGBT11cのコレクタ電圧Vcと第1段のIGBT11aのコレクタ電圧Vaとの関係は(17)式及び(18)式より(21)式で示される。
【0055】
Va−Vb=VR−VRH …(19)
Vb−Vc=VRL−VR …(20)
Vc−Va=VRH−VRL …(21)
(21)式から分かるように、第3段のIGBT11cのコレクタ電圧Vcと第1段のIGBT11aのコレクタ電圧Vaとの差分(Vc−Va)には、リアクトル16bcの巻線電圧VL2とリアクトル16abの巻線電圧VL1との差分(VL2−VL1)が含まれないので、第1段のIGBT11aと第3段のIGBT11cとの特性にばらつきがあったとしても、半導体スイッチ回路がターンオフしてからIGBT11a〜11cのコレクタ電圧Va〜Vcが同電位になるまでの過渡状態において、この差電圧(VL1−VL2)の変動によりIGBT11aのコレクタ電圧VaやIGBT11cのコレクタ電圧Vcに影響を与えることがない。従って、半導体スイッチ回路のターンオフ時の過渡状態でIGBT11a、11cへの電圧分担に差が生じることを防止できる。
【0056】
図8は、図6に示した本発明の実施の形態に係わる半導体スイッチ回路のターンオフ時のゲート電圧、コレクタ電圧及びリアクトルの電圧の一例を示す波形図である。
【0057】
図8において、いま、時点t1でターンオフ指令があったとすると、ゲート電圧Vgがマイナスとなり、IGBT11a〜11cはターンオフし始め、IGBT11a〜11cのコレクタ電圧Va〜Vcは上昇し始める。電圧均一化回路22aと電圧均一化回路22bの第1の電圧均一化直列回路23b1とは、IGBT11aのコレクタ電圧VaとIGBT11bのコレクタ電圧Vbとの差電圧をなくすように、リアクトル16abの一次巻線20a及び二次巻線21bに巻線電圧VL1を発生させ、同様に、電圧均一化回路22cと電圧均一化回路22bの第2の電圧均一化直列回路23b2とは、IGBT11bのコレクタ電圧VbとIGBT11cのコレクタ電圧Vcとの差電圧をなくすように、リアクトル16bcの一次巻線20b及び二次巻線21cに巻線電圧VL2を発生させる。
【0058】
第1段のIGBT11aと第3段のIGBT11cとの特性にばらつきがあったとしても、リアクトル16abの巻線電圧VL1及びリアクトル16bcの巻線電圧VL2は、電圧均一化回路22bの第1の電圧均一化直列回路23b1と第2の電圧均一化直列回路23b2と抵抗18bが共通であるので、巻線電圧VL1と巻線電圧VL2とが等しくなる。従って、巻線電圧VL1と巻線電圧VL2との差電圧(VL1−VL2)がIGBT11aのコレクタ電圧VaやIGBT11cのコレクタ電圧Vcに影響を与えることがない。時点t1〜t2において、IGBT11aのコレクタ電圧VaとIGBT11cのコレクタ電圧Vcとが異なる特性を有しているのは、第1段のIGBT11aと第3段のIGBT11cとの特性のばらつきによるものである。
【0059】
このように、電圧均一化回路22bが第1の電圧均一化直列回路23b1と第2の電圧均一化直列回路23b2との並列接続で構成されている場合、第1の電圧均一化直列回路23b1が磁気結合している他の電圧均一化回路22aの第1段のIGBT11aと、第2の電圧均一化直列回路23b2が磁気結合している他の電圧均一化回路22cの第3段のIGBT11cとの特性にばらつきがあったとしても、IGBT11aのコレクタ電圧VaとIGBT11cのコレクタ電圧Vcとは、過渡時に巻線電圧VL1と巻線電圧VL2との差電圧(VL1−VL2)による影響を受けないので、半導体スイッチ回路のターンオフ時の過渡状態においてもIGBT11a、11cへの電圧分担をほぼ均等にすることができる。
【0060】
図9は本発明の実施の形態に係わる半導体スイッチ回路の他の一例を示す回路図である。この一例は、図6に示した一例に対し、直列接続の電圧駆動型半導体素子の個数をn個にしたものである。
【0061】
図9に示すように、第1段の電圧均一化回路22aは第2段の電圧均一化回路22bと1対1の巻数比で互いに磁気結合するリアクトル16abの1次巻線20aにコンデンサ17aと抵抗18bとが直列接続されて形成され、第n段の電圧均一化回路22nは第n−1段の電圧均一化回路22n−1と1対1の巻数比で互いに磁気結合するリアクトル16(n−1)nの2次巻線21nに第1段の電圧均一化回路22aと同じ容量のコンデンサ17nと同じ抵抗値の抵抗18nとが直列接続されて形成されている。
【0062】
一方、第2段の電圧均一化回路22bから第n−1段の電圧均一化回路22n−1は、自己の電圧均一化回路22b〜22n−1より1段上の電圧均一化回路22a〜22n−2とリアクトル16ab〜16(n−2)(n−1)により1対1の巻数比で互いに磁気結合するとともに、自己の電圧均一化回路22b〜22n−1より1段下の電圧均一化回路22c〜22nとリアクトル16bc〜16(n−1)nにより1対1の巻数比で互いに磁気結合する。
【0063】
そして、リアクトル16ab〜16(n−2)(n−1)の2次巻線21b〜21n−1とコンデンサ17b1〜17(n−1)1とが直列接続された第1の電圧均一化直列回路23b1〜23(n−1)1と、リアクトル16bc〜16(n−1)nの1次巻線20b〜20n−1とコンデンサ17b2〜17(n−1)2とが直列接続された第2の電圧均一化直列回路23b2〜23(n−1)2とを形成し、この第1の電圧均一化直列回路23b1〜23(n−1)1と第2の電圧均一化直列回路23b2〜23(n−1)2とを並列接続する。
【0064】
この一例の場合も、中間段の並列接続されたリアクトルとコンデンサとの並列回路を共通の抵抗にまとめてIGBTのコレクタに接続するので、図6に示した一例の場合と同様の効果が得られる。
【0065】
図10は本発明の実施の形態に係わる半導体スイッチ回路の別の他の一例の回路図である。この一例は、電圧均一化回路22が3個の電圧均一化直列回路23を有した場合を示している。すなわち、半導体スイッチ回路は、4個のIGBT11a〜11dが直列接続され、各々の電圧均一化回路22a〜22dは自己以外の他の3個の電圧均一化回路22と互いにそれぞれ磁気結合する6個のリアクトルを有している。
【0066】
そして、各々の電圧均一化回路22a〜22dは、それぞれ3個の電圧均一化直列回路23a1〜23a3、23b1〜23b3、23c1〜23c3、23d1〜23d3を有し、これら3個の電圧均一化直列回路23a1〜23a3、23b1〜23b3、23c1〜23c3、23d1〜23d3は、それぞれ抵抗18a〜18dを共用している。
【0067】
図10では、4個のIGBT11a〜11dが直列接続された場合を示したが、n個のIGBT11a〜11nが直列接続された場合にも同様に適用できる。この場合は、各々の電圧均一化回路22a〜22dはそれぞれn−1個の電圧均一化直列回路23を有することになる。この場合も、図6に示した一例の場合と同様の効果が得られる。
【符号の説明】
【0068】
11…IGBT、12…ゲート駆動回路、13…ゲート抵抗、14…直流電源、15…負荷、16…リアクトル、17…コンデンサ、18…抵抗、19…分圧回路、20…1次巻線、21…2次巻線、22…電圧均一化回路、23…電圧均一化直列回路
【技術分野】
【0001】
本発明は、直列接続された複数個の電圧駆動型半導体素子のターンオフ時の電圧分担を均一化する半導体スイッチ回路に関する。
【背景技術】
【0002】
例えば、電圧駆動型半導体素子である絶縁ゲートバイポーラトランジスタ(IGBT)はゲートに電圧を印加することにより容易にスイッチングすることが可能であるので、電力変換器に幅広く用いられている。特に、産業用では連系電圧が低いため、IGBTの1直列で変換器容量を確保できるケースが多い。
【0003】
一方、電力用の電力変換器では連系電圧が高いため、IGBTを直列接続しなければならないケースが多い。直列接続の場合は1直列とは異なり、IGBTの特性のばらつきの影響で直列接続したIGBTの一部が破損することがある。これは、IGBTを直列構成にするとターンオフ時に発生する電圧変化(dv/dt)やスイッチング時間のばらつきにより、IGBTの電圧分担に差が生じてくるからである。
【0004】
例えば、2直列のIGBTに400Vの電圧を印加している場合、各IGBTは200Vずつ電圧を分担することが理想であるが、IGBTの特性のばらつきの影響により過渡的にはどちらか一方が先にオフすると、そのIGBTに最大で400Vの電圧が印加されてしまうことがある。
【0005】
図11は、2直列のIGBT11a、11bを備えた従来の半導体スイッチ回路の回路図である。直列接続されたIGBT11a、11bは、それぞれゲート駆動回路12a、12bからゲート抵抗13a、13bを介してゲート信号Iga、Igbが供給される。そして、IGBT11a、11bのオンオフにより直流電源14から負荷15に供給される電力が制御される。
【0006】
図12は図11に示した従来の半導体スイッチ回路のターンオフ時のゲート電圧及びコレクタ電圧の一例を示す波形図であり、図13は図12の期間T1部分の時間スパンを拡大した拡大図である。図12及び図13では、IGBT11a、11bの特性のばらつきにより、IGBT11aがIGBT11bより先にターンオフする場合を示している。
【0007】
いま、時点t1でターンオフ指令があったとするとゲート電圧Vgがマイナスとなり、IGBT11a、11bはターンオフし始める。IGBT11a、11bの特性のばらつきにより、IGBT11aがIGBT11bより先にターンオフするので、時点t2では、IGBT11aが直流電源14の電圧(例えば、400V)を負担し、IGBT11bは導通状態を保っており負担する電圧は0Vである。すなわち、IGBT11aのコレクタ電圧がHigh側に偏り、IGBT11bのコレクタ電圧がLow側に偏ることになる。
【0008】
従って、先にターンオフしたIGBT11aのコレクタ電圧Vaが直流電源14の電圧(例えば、400V)となり、まだターンオフしていないIGBT11bのコレクタ電圧Vbはほぼ0Vのままである。期間T1を経過した時点t3になって、IGBT11bもターンオフし始めるので、時点t3以降においては、IGBT11aのコレクタ電圧Vaが徐々に下がり、IGBT11bのコレクタ電圧Vbが徐々に上がり、最終的にはIGBT11a、11bのコレクタ電圧Va、Vbが等しくなって均等に直流電源14の電圧を1/2の200Vずつ負担することになる。このように、最終的には2直列のIGBT11a、11bのコレクタ電圧Va、Vbは等しくなるが、ターンオフする過程では先にターンオフするIGBT11aの負担が大きくなる。
【0009】
この対策として、デバイスであるIGBTを冗長設計にすることも考えられるが、そうすると、装置が大型になってしまう欠点がある。また、コレクタとゲートとの間にコンデンサ及びコモンモードリアクトルを直列接続したバランス回路を接続し、ターンオフ時のIGBTの特性のばらつきによるコレクタ電圧のばらつきを抑制するようにしたものがある(例えば、特許文献1参照)。
【先行技術文献】
【特許文献】
【0010】
【特許文献1】特開2006−42512号公報
【発明の概要】
【発明が解決しようとする課題】
【0011】
しかし、特許文献1のものでは、IGBTの直列間の電圧差がある程度以上となると、バランス回路に短絡電流が流れIGBTを破壊する可能性がある。
【0012】
図14は特許文献1のものの回路図であり、IGBTの直列間の電圧差により形成されるバランス回路に流れる電流Itを矢印で示している。バランス回路は、IGBT11aのコレクタとゲートとの間にコンデンサCa及びコモンモードリアクトルTrを直列接続し、また、IGBT11bのコレクタとゲートとの間にコンデンサCb及びコモンモードリアクトルTrを直列接続して形成される。このバランス回路に流れる電流Itは、バランス回路の線路の抵抗分をRlineとすると、(1)式で示される。
【0013】
It=(Va−Vb)/Rline …(1)
すなわち、IGBT11a、11bのコレクタ電圧Va、Vbの差電圧が大きいと、バランス回路の線路抵抗Rlineは微少であるため、電流Itが過大となる。
【0014】
図15は図14に示した回路のIGBT11a、11bのコレクタ電圧Va、Vbの差電圧が大きい場合のターンオフ時のゲート電圧、ゲート電流及びコレクタ電圧の一例を示す波形図である。時点t1でターンオフ指令があったとするとゲート電圧Vgがマイナスとなり、IGBT11a、11bはターンオフし始める。IGBT11a、11bのコレクタ電圧Va、Vbに差電圧が生じても、バランス回路により差電圧がなくなるように電流Itが流れる。IGBT11a、11bのコレクタ電圧Va、Vbの差電圧が大きくなる時点t2では、バランス回路の線路抵抗Rlineは微少であるため、電流Itが過大となり、大きなゲート電流Igが流れる。
【0015】
つまり、ある程度、電圧の分担が均一になった後やIGBT11a、11bの特性がかなり近い場合などには効果を発揮するが、ターンオフ時の過渡応答でのスイッチングのdv/dtの大きなばらつきがあると、過渡的には電圧分担に大きな差が生じてしまい、ターンオフ時の過渡応答中に非常に大きな短絡電流Itが流れる。大きな短絡電流Itが流れるとゲートに悪影響を及ぼすおそれがある。
【0016】
本発明の目的は、電圧駆動型半導体素子の特性のばらつきによりターンオフ時にコレクタ電圧差が生じる場合であっても、直列接続された電圧駆動型半導体素子の電圧分担をほぼ均一にできる半導体スイッチ回路を提供することである。
【課題を解決するための手段】
【0017】
請求項1の発明に係わる半導体スイッチ回路は、直列接続された3個以上の電圧駆動型半導体素子と、各々の前記電圧駆動型半導体素子のゲートにゲート抵抗を介してゲート信号を供給するゲート駆動回路と、各々の前記電圧駆動型半導体素子のコレクタと前記ゲート駆動回路との接続線を互いに磁気結合させるコモンモードリアクトルと、前記リアクトルの磁気結合巻線にコンデンサ及び抵抗を直列接続して一方が各々の前記電圧駆動型半導体素子のコレクタに接続され他方が各々の前記ゲート抵抗に接続される電圧均一化回路とを備え、少なくともいずれか一つの電圧均一化回路のリアクトルを自己以外の二つ以上の他の電圧均一化回路のリアクトルと磁気結合させたときは、自己の電圧均一化回路は、磁気結合した各々のリアクトルの磁気結合巻線にコンデンサをそれぞれ直列接続したものを並列接続し、その並列接続された磁気結合巻線に一つにまとめた抵抗を直列接続して、一方が各々の前記電圧駆動型半導体素子のコレクタに接続され他方が各々の前記ゲート抵抗に接続されることを特徴とする。
【0018】
請求項2の発明に係わる半導体スイッチ回路は、請求項1の発明において、各々の前記電圧均一化回路が同一の等価回路となるように、前記リアクトルの巻数比、コンデンサの容量または抵抗の抵抗値を選定することを特徴とする。
【0019】
請求項3の発明に係わる半導体スイッチ回路は、請求項1または2の発明において、直列接続された複数個の前記電圧駆動型半導体素子がn(nは3以上)個であり、各々の前記電圧均一化回路は自己以外の他のn−1個の電圧均一化回路とそれぞれ磁気結合するn−1個のリアクトルを有したことを特徴とする。
【0020】
請求項4の発明に係わる半導体スイッチ回路は、請求項1の発明において、直列接続された複数個の電圧駆動型半導体素子がn(nは3以上)個であり、第1段の電圧均一化回路は第2段の電圧均一化回路と1対1の巻数比で互いに磁気結合するリアクトルの磁気結合巻線にコンデンサと抵抗とが直列接続されて形成され、第n段の電圧均一化回路は第n−1段の電圧均一化回路と1対1の巻数比で互いに磁気結合するリアクトルの磁気結合巻線に前記第1段の電圧均一化回路と同じ容量のコンデンサと同じ抵抗値の抵抗とが直列接続されて形成され、第i段(i=2〜n−1)の電圧均一化回路は、第i−1段の電圧均一化回路と1対1の巻数比で互いに磁気結合するリアクトルの磁気結合巻線と第i+1段の電圧均一化回路と1対1の巻数比で互いに磁気結合するリアクトルの磁気結合巻線とを並列接続し、並列接続された各々の磁気結合巻線に第1段の電圧均一化回路のコンデンサの1/2容量のコンデンサをそれぞれ直列接続し、並列接続された磁気結合巻線に前記第1段の電圧均一化回路の抵抗と同じ抵抗値の抵抗を直列接続したことを特徴とする。
【発明の効果】
【0021】
本発明によれば、電圧均一化回路のリアクトルを自己以外の二つ以上の他の電圧均一化回路のリアクトルと磁気結合させたときは、磁気結合した各々のリアクトルの磁気結合巻線にコンデンサをそれぞれ直列接続したものを並列接続し、その並列接続された磁気結合巻線に一つにまとめた抵抗を直列接続するので、並列接続された各々のリアクトルの磁気結合巻線の電圧が均一化される。従って、電圧駆動型半導体素子のターンオフ時に、電圧駆動型半導体素子の特性にばらつきがあったとしても、過渡的にも電圧分担をほぼ均一にすることができ、直列接続された複数個の電圧駆動型半導体素子間での動作責務が等しくなり寿命の延伸につながる。
【図面の簡単な説明】
【0022】
【図1】図1は本発明の半導体スイッチ回路の基本構成の一例を示す回路図。
【図2】図1に示した本発明の基本構成の半導体スイッチ回路のターンオフ時のゲート電圧、コレクタ電圧及びリアクトルの電圧の一例を示す波形図。
【図3】図1に示した本発明の基本構成の半導体スイッチ回路のターンオフ時のゲート電圧、コレクタ電圧及びリアクトルの電圧の他の一例を示す波形図。
【図4】図1に示した本発明の基本構成の半導体スイッチ回路のIGBT11a〜11cのターンオフ直前の電圧均一化回路の状態を示す回路図。
【図5】図1に示した本発明の基本構成の半導体スイッチ回路のIGBT11a〜11cのターンオフ直後の電圧均一化回路の状態を示す回路図。
【図6】本発明の実施の形態に係わる半導体スイッチ回路の一例を示す回路図。
【図7】図6に示した本発明の実施の形態に係わる半導体スイッチ回路のIGBT11a〜11cのターンオフ直後の電圧均一化回路の状態を示す回路図。
【図8】図6に示した本発明の実施の形態に係わる半導体スイッチ回路のターンオフ時のゲート電圧、コレクタ電圧及びリアクトルの電圧の一例を示す波形図。
【図9】本発明の実施の形態に係わる半導体スイッチ回路の他の一例を示す回路図。
【図10】本発明の実施の形態に係わる半導体スイッチ回路の別の他の一例の回路図。
【図11】2直列のIGBT11a、11bを備えた従来の半導体スイッチ回路の回路図。
【図12】図11に示した従来の半導体スイッチ回路のターンオフ時のゲート電圧及びコレクタ電圧の一例を示す波形図。
【図13】図12の期間T1部分の時間スパンを拡大した拡大図。
【図14】特許文献1のものの回路図。
【図15】図14に示した回路のIGBT11a、11bのコレクタ電圧Va、Vbの差電圧が大きい場合のターンオフ時のゲート電圧、ゲート電流及びコレクタ電圧の一例を示す波形図。
【発明を実施するための形態】
【0023】
以下、本発明の実施の形態を説明する。まず、本発明の半導体スイッチ回路の基本構成について説明する。図1は本発明の半導体スイッチ回路の基本構成の一例を示す回路図である。
【0024】
図1に示すように、本発明は、直列接続された各々の電圧駆動型半導体素子11a〜11cのコレクタとゲート駆動回路12a〜12cとの接続線を互いに磁気結合させるコモンモードリアクトル(以下、単にリアクトルという)20a、20bを設け、リアクトル16ab、16bcの磁気結合巻線に電圧均一化回路22a〜22cを設けたことを基本構成とする。直列接続されたIGBT11a〜11cは、それぞれゲート駆動回路12a〜12cからゲート抵抗13a〜13cを介してゲート信号Iga〜Igcが供給され、IGBT11a〜11cのオンオフにより直流電源14から負荷15に供給される電力が制御される。
【0025】
電圧均一化回路22a〜22cは、コンデンサ17a〜17c及び抵抗18a〜18cを直列接続して、一方が各々の電圧駆動型半導体素子11a〜11cのコレクタに接続され、他方が各々のゲート抵抗13a〜13cに接続されて形成されている。そして、リアクトル16abは1次巻線20aと2次巻線21bとからなる磁気結合巻線を有し、リアクトル16bcは1次巻線20bと2次巻線21cとからなる磁気結合巻線を有している。
【0026】
第1段の電圧均一化回路22aは、第1のリアクトル16abの1次巻線20aにコンデンサ17a及び抵抗18aが直列接続されて形成され、コンデンサ17aの容量が2Cで抵抗18aの値がRである場合を示している。同様に、第3段の電圧均一化回路22cは、第2のリアクトル16bcの2次巻線21cにコンデンサ17c及び抵抗18cが直列接続されて形成され、コンデンサ17cの容量が2Cで抵抗18aの値がRである場合を示している。
【0027】
一方、真ん中の第2段の電圧均一化回路22bには、第1のリアクトル16abの2次巻線21bにはコンデンサ17b1及び抵抗18b1が直列接続されて第1の電圧均一化直列回路23b1を形成し、第2のリアクトル16bcの一次巻線20bにはコンデンサ17b2及び抵抗18b2が直列接続されて第2の電圧均一化直列回路23b2を形成し、これらが並列接続されて電圧均一化回路22bを構成している。
【0028】
並列接続された第1、第2の電圧均一化直列回路23b1、23b2のコンデンサ17b1、17b2の容量は、第1段、第3段の電圧均一化回路22a、22cのコンデンサ17a、17cの容量2Cの1/2のCとし、抵抗18b1、18b2の値は第1段、第3段の電圧均一化回路22a、22cの抵抗18a、18cの値Rの2倍の2Rとする。これは、各段の電圧均一化回路22a〜22cのリアクトル16ab、16bcのインダクタンス、コンデンサの容量、抵抗値が等価回路で同じになるようにするためである。
【0029】
なお、第2段の電圧均一化回路22bの第1、第2の電圧均一化直列回路23b1、23b2のコンデンサ17b1、17b2の容量や抵抗18b1、18b2の抵抗値を、第1段、第3段の電圧均一化回路22a、22cのコンデンサ17a、17cの容量や抵抗18a、18cの抵抗値と同じとした場合には、リアクトル16abの磁気結合巻線の巻数比を2対1、リアクトル16bcの磁気結合巻線の巻数比を1対2とする。このように、各々の電圧均一化回路22a〜22cが同一の等価回路となるように、リアクトル16abの巻数比、コンデンサ17の容量または抵抗18の抵抗値を選定する
ここで、電圧均一化回路22に抵抗18を設けたのは、IGBT11a〜11cのコレクタ電圧Va〜Vcの差電圧が抵抗18に印加されるため、コレクタ電圧Va〜Vcの差電圧が大きくなった場合でも短絡電流Itを抑制することができるためである。また、電圧均一化回路の22の他方をゲート抵抗13に接続しゲート抵抗13を介してゲートに接続するのは、ゲート抵抗13を通さずに直接的にゲートに接続すると過大なゲート電流が一時的に流れることがあるので、それを防止するためである。
【0030】
このように、本発明の基本構成の電圧均一化回路は、リアクトル16の磁気結合巻線(一次巻線20、二次巻線21)にコンデンサ17及び抵抗18を直列接続した点、及び電圧均一化回路の22の一方をIGBT11のコレクタに接続し、電圧均一化回路の22の他方をゲート抵抗13に接続した点を特徴としている。
【0031】
図2は、図1に示した本発明の基本構成の半導体スイッチ回路のターンオフ時のゲート電圧、コレクタ電圧及びリアクトルの電圧の一例を示す波形図であり、第1段のIGBT11aと第3段のIGBT11cとの特性がほぼ等しいときの波形を示している。
【0032】
図2において、いま、時点t1でターンオフ指令があったとすると、ゲート電圧Vgがマイナスとなり、IGBT11a〜11cはターンオフし始め、IGBT11a〜11cのコレクタ電圧Va〜Vcは上昇し始める。電圧均一化回路22aと電圧均一化回路22bの第1の電圧均一化直列回路23b1とは、IGBT11aのコレクタ電圧VaとIGBT11bのコレクタ電圧Vbとの差電圧をなくすように、リアクトル16abの一次巻線20a及び二次巻線21bに巻線電圧VL1を発生させ、同様に、電圧均一化回路22cと電圧均一化回路22bの第2の電圧均一化直列回路23b2とは、IGBT11bのコレクタ電圧VbとIGBT11cのコレクタ電圧Vcとの差電圧をなくすように、リアクトル16bcの一次巻線20b及び二次巻線21cに巻線電圧VL2を発生させる。
【0033】
時点t2において、IGBT11aのコレクタ電圧VaとIGBT11bのコレクタ電圧Vbとの差電圧、及びIGBT11bのコレクタ電圧VbとIGBT11cのコレクタ電圧Vcとの差電圧がほぼ零になると、リアクトル16abの巻線電圧VL1及びリアクトル16bcの巻線電圧VL2は零となる。
【0034】
第1段のIGBT11aと第3段のIGBT11cとの特性がほぼ等しいので、リアクトル16abの巻線電圧VL1及びリアクトル16bcの巻線電圧VL2は、ほぼ等しい特性となり、巻線電圧VL1と巻線電圧VL2との差電圧(VL1−VL2)は、ほぼ零で推移する。
【0035】
このように、電圧均一化回路22bが第1の電圧均一化直列回路23b1と第2の電圧均一化直列回路23b2との並列接続で構成されている場合、第1の電圧均一化直列回路23b1が磁気結合している他の電圧均一化回路22aの第1段のIGBT11aと、第2の電圧均一化直列回路23b2が磁気結合している他の電圧均一化回路22cの第3段のIGBT11cとの特性がほぼ等しいときは、電圧均一化回路22a〜22cの動作により、IGBT11a〜11cのコレクタ電圧Va〜Vcは、過渡時においてもほぼ均一化して同電位となる。
【0036】
図3は、図1に示した本発明の基本構成の半導体スイッチ回路のターンオフ時のゲート電圧、コレクタ電圧及びリアクトルの電圧の他の一例を示す波形図であり、第1段のIGBT11aと第3段のIGBT11cとの特性にばらつきがある場合の波形を示している。
【0037】
図3において、いま、時点t1でターンオフ指令があったとすると、ゲート電圧Vgがマイナスとなり、IGBT11a〜11cはターンオフし始め、IGBT11a〜11cのコレクタ電圧Va〜Vcは上昇し始める。電圧均一化回路22aと電圧均一化回路22bの第1の電圧均一化直列回路23b1とは、IGBT11aのコレクタ電圧VaとIGBT11bのコレクタ電圧Vbとの差電圧をなくすように、リアクトル16abの一次巻線20a及び二次巻線21bに巻線電圧VL1を発生させ、同様に、電圧均一化回路22cと電圧均一化回路22bの第2の電圧均一化直列回路23b2とは、IGBT11bのコレクタ電圧VbとIGBT11cのコレクタ電圧Vcとの差電圧をなくすように、リアクトル16bcの一次巻線20b及び二次巻線21cに巻線電圧VL2を発生させる。
【0038】
第1段のIGBT11aと第3段のIGBT11cとの特性にばらつきがあるので、リアクトル16abの巻線電圧VL1及びリアクトル16bcの巻線電圧VL2は、異なった電圧波形となり、巻線電圧VL1と巻線電圧VL2との差電圧(VL1−VL2)もほぼ零ではなく時点t1〜t2の間で変動する。この差電圧(VL1−VL2)の変動がIGBT11aのコレクタ電圧VaやIGBT11cのコレクタ電圧Vcに影響を与えて、コレクタ電圧Va及びコレクタ電圧Vcは時点t1〜t3の間で異なる波形となり、時点t3以降においてほぼ同電位となる。
【0039】
このように、電圧均一化回路22bが第1の電圧均一化直列回路23b1と第2の電圧均一化直列回路23b2との並列接続で構成されている場合、第1の電圧均一化直列回路23b1が磁気結合している他の電圧均一化回路22aの第1段のIGBT11aと、第2の電圧均一化直列回路23b2が磁気結合している他の電圧均一化回路22cの第3段のIGBT11cとの特性にばらつきがあると、IGBT11aのコレクタ電圧VaとIGBT11cのコレクタ電圧Vcとは、過渡時に異なる電圧波形となり、半導体スイッチ回路のターンオフ時の過渡状態でIGBT11a、11cへの電圧分担に差が生じる。
【0040】
図4は、図1に示した本発明の基本構成の半導体スイッチ回路のIGBT11a〜11cのターンオフ直前の電圧均一化回路の状態を示す回路図である。IGBT11a〜11cがターンオン中(ターンオフ直前)はIGBT11a〜11cは導通状態であることから、IGBT11aのコレクタ電圧Va、IGBT11bのコレクタ電圧Vb、IGBT11cのコレクタ電圧Vcは0である。また、その差電圧が0であることから電圧均一化回路22a〜22cを流れる電流Itは0である。
【0041】
すなわち、第1段の電圧均一化回路22aにおいては、リアクトル16abの1次巻線20aの電圧VL1及び抵抗18aの電圧VRH1は0であり、ゲート電圧Vga(例えば15V)とコンデンサ電圧CVa(例えば15V)とが等しく均衡を保っている。また、第2段の電圧均一化回路22bの第1の電圧均一化直列回路23b1においては、リアクトル16abの2次巻線21bの電圧VL1及び抵抗18b1の電圧VRH2は0であり、ゲート電圧Vgb(例えば15V)とコンデンサ電圧CVb1(例えば15V)とが等しく均衡を保っている。同様に、第2段の電圧均一化回路22bの第2の電圧均一化直列回路23b2においては、リアクトル16bcの1次巻線20bの電圧VL2及び抵抗18b2の電圧VRL2は0であり、ゲート電圧Vgb(例えば15V)とコンデンサ電圧CVb2(例えば15V)とが等しく均衡を保っている。さらに、第3段の電圧均一化回路22cにおいては、リアクトル16bcの2次巻線21cの電圧VL2及び抵抗18cの電圧VRL1は0であり、ゲート電圧Vgc(例えば15V)とコンデンサ電圧CVc(例えば15V)とが等しく均衡を保っている。
【0042】
次に、図5は、図1に示した本発明の基本構成の半導体スイッチ回路のIGBT11a〜11cのターンオフ直後の電圧均一化回路の状態を示す回路図である。IGBT11a〜11cがターンオフしたことからゲート電圧Vga〜Vgcの極性が反転する。そして、第1段のIGBT11aと第2段のIGBT11bとの特性にばらつきがあると、電圧均一化回路22aと電圧均一化回路22bの第1の電圧均一化直列回路23b1とにより、IGBT11aのコレクタ電圧VaとIGBT11bのコレクタ電圧Vbとの差電圧をなくすように電流Itを流し、リアクトル16abの一次巻線20a及び二次巻線21bに巻線電圧VL1を発生させる。同様に、第2段のIGBT11bと第3段のIGBT11cとの特性にばらつきがあると、電圧均一化回路22cと電圧均一化回路22bの第2の電圧均一化直列回路23b2とは、IGBT11bのコレクタ電圧VbとIGBT11cのコレクタ電圧Vcとの差電圧をなくすように電流Itを流し、リアクトル16bcの一次巻線20b及び二次巻線21cに巻線電圧VL2を発生させる。
【0043】
このときの電圧均一化回路22aの電圧の方程式は(1)式で示され、電圧均一化回路22bの第1の電圧均一化直列回路23b1の電圧の方程式は(2)式で示され、電圧均一化回路22bの第2の電圧均一化直列回路23b2の電圧の方程式は(3)式で示され、電圧均一化回路22cの電圧の方程式は(4)式で示される。
【0044】
Va+Vga=VL1−CVa+VRH1 …(1)
Vb+Vgb=VL1−CVb1+VRH2 …(2)
Vb+Vgb=VL2−CVb2+VRL2 …(3)
Vc+Vgc=VL2−CVc+VRL1 …(4)
ゲート電圧Vga〜Vgcは−15Vであり、コンデンサ電圧CVa、CVb1、CVb2、CVcはターンオフ直後は15Vであるので、(1)式〜(4)式から(5)式〜(8)式が得られる。
【0045】
VRH1=Va−VL1+30 …(5)
VRH2=Vb−VL1+30 …(6)
VRL2=Vb−VL2+30 …(7)
VRL1=Vc−VL2+30 …(8)
第1段のIGBT11aのコレクタ電圧Vaと第2段のIGBT11bのコレクタ電圧Vbとの関係は(5)式及び(6)式より(9)式で示され、第2段のIGBT11bのコレクタ電圧Vbと第3段のIGBT11cのコレクタ電圧Vcとの関係は(6)式及び(7)式より(10)式で示され、第3段のIGBT11cのコレクタ電圧Vcと第1段のIGBT11aのコレクタ電圧Vaとの関係は(8)式及び(5)式より(11)式で示される。
【0046】
Va−Vb=VRH1−VRH2 …(9)
Vb−Vc=VRL2−VRL1 …(10)
Vc−Va=(VL2−VL1)+(VRL1−VRH1) …(11)
(11)式から分かるように、第3段のIGBT11cのコレクタ電圧Vcと第1段のIGBT11aのコレクタ電圧Vaとの差分(Vc−Va)には、リアクトル16bcの巻線電圧VL2とリアクトル16abの巻線電圧VL1との差分(VL2−VL1)が含まれるので、第1段のIGBT11aと第3段のIGBT11cとの特性にばらつきがあると、半導体スイッチ回路がターンオフしてからIGBT11a〜11cのコレクタ電圧Va〜Vcが同電位になるまでの過渡状態において、この差電圧(VL1−VL2)の変動によりIGBT11aのコレクタ電圧VaやIGBT11cのコレクタ電圧Vcに影響を与える。従って、半導体スイッチ回路のターンオフ時の過渡状態でIGBT11a、11cへの電圧分担に差が生じる。
【0047】
そこで、本発明の実施の形態では、半導体スイッチ回路のターンオフ時の過渡状態でIGBT11a、11cへの電圧分担に差が生じないようにする。すなわち、電圧均一化回路22bにおいてリアクトルを自己以外の二つ以上の他の電圧均一化回路のリアクトルと磁気結合させ、電圧均一化回路内でリアクトルの磁気結合巻線を並列接続した場合に、自己以外の二つ以上の他の電圧均一化回路の電圧駆動型半導体素子の特性のばらつきがあっても、ターンオフ時の過渡状態及び定常状態の双方において、直列接続された電圧駆動型半導体素子の電圧分担をほぼ均一にできるようにする。
【0048】
図6は本発明の実施の形態に係わる半導体スイッチ回路の一例を示す回路図である。この本発明の実施の形態の一例は、図1に示した本発明の基本構成の半導体スイッチ回路に対し、真ん中の第2段の電圧均一化回路22bの抵抗18b1、18b2を抵抗18bにまとめてIGBT11bのコレクタに接続したものである。図1と同一要素には同一符号を付し重複する説明は省略する。
【0049】
図6において、真ん中の第2段の電圧均一化回路22bには、第1のリアクトル16abの2次巻線21bにはコンデンサ17b1が接続され、第2のリアクトル16bcの1次巻線20bにはコンデンサ17b2が接続されたものが並列接続されている。そして、コンデンサ17b1、17b2は抵抗18bを介してIGBT11bのコレクタに接続されている。抵抗18bは、他の電圧均一化回路22a、22cの抵抗18a、18cの値Rと同じ値とする。これにより、第1の電圧均一化直列回路23b1は、リアクトル16abの2次巻線21bとコンデンサ17b1との直列回路となり、第2の電圧均一化直列回路23b2は、リアクトル16acの1次巻線20bとコンデンサ17b2との直列回路となる。そして、抵抗18bは、第1、第2の電圧均一化直列回路23b1、23b2で共用することになる。
【0050】
図7は、図6に示した本発明の実施の形態に係わる半導体スイッチ回路のIGBT11a〜11cのターンオフ直後の電圧均一化回路の状態を示す回路図である。
【0051】
図7において、第1段のIGBT11aと第2段のIGBT11bとの特性にばらつきがあると、図5に示した場合と同様に、電圧均一化回路22aと電圧均一化回路22bの第1の電圧均一化直列回路23b1とにより、IGBT11aのコレクタ電圧VaとIGBT11bのコレクタ電圧Vbとの差電圧をなくすように電流Itを流し、リアクトル16abの一次巻線20a及び二次巻線21bに巻線電圧VL1を発生させる。同様に、第2段のIGBT11bと第3段のIGBT11cとの特性にばらつきがあると、電圧均一化回路22cと電圧均一化回路22bの第2の電圧均一化直列回路23b2とは、IGBT11bのコレクタ電圧VbとIGBT11cのコレクタ電圧Vcとの差電圧をなくすように電流Itを流し、リアクトル16bcの一次巻線20b及び二次巻線21cに巻線電圧VL2を発生させる。
【0052】
このときの電圧均一化回路22aの電圧の方程式は(12)式で示され、電圧均一化回路22bの第1の電圧均一化直列回路23b1の電圧の方程式は(13)式で示され、電圧均一化回路22bの第2の電圧均一化直列回路23b2の電圧の方程式は(14)式で示され、電圧均一化回路22cの電圧の方程式は(15)式で示される。
【0053】
Va+Vga=VL1−CVa+VRH …(12)
Vb+Vgb=VL1−CVb1+VR …(13)
Vb+Vgb=VL2−CVb2+VR …(14)
Vc+Vgc=VL2−CVc+VRL …(15)
ここで、VL1−CVb1=VL2−CVb2であり、コンデンサ電圧CVa、CVb1、CVb2、CVcはターンオフ直後は15Vであるので、CVb1=CVb2である。従って、VL1=VL2となり、いま、VL1=VLとおくと、VL2もVLとなる。一方、ゲート電圧Vga〜Vgcは−15Vであるので、(12)式〜(15)式から(16)式〜(18)式が得られる。
【0054】
VRH=−Va+VL−30 …(16)
VR=−Vb+VL−30 …(17)
VRL=−Vc+VL−30 …(18)
第1段のIGBT11aのコレクタ電圧Vaと第2段のIGBT11bのコレクタ電圧Vbとの関係は(16)式及び(17)式より(19)式で示され、
第2段のIGBT11bのコレクタ電圧Vbと第3段のIGBT11cのコレクタ電圧Vcとの関係は(17)式及び(18)式より(20)式で示され、第3段のIGBT11cのコレクタ電圧Vcと第1段のIGBT11aのコレクタ電圧Vaとの関係は(17)式及び(18)式より(21)式で示される。
【0055】
Va−Vb=VR−VRH …(19)
Vb−Vc=VRL−VR …(20)
Vc−Va=VRH−VRL …(21)
(21)式から分かるように、第3段のIGBT11cのコレクタ電圧Vcと第1段のIGBT11aのコレクタ電圧Vaとの差分(Vc−Va)には、リアクトル16bcの巻線電圧VL2とリアクトル16abの巻線電圧VL1との差分(VL2−VL1)が含まれないので、第1段のIGBT11aと第3段のIGBT11cとの特性にばらつきがあったとしても、半導体スイッチ回路がターンオフしてからIGBT11a〜11cのコレクタ電圧Va〜Vcが同電位になるまでの過渡状態において、この差電圧(VL1−VL2)の変動によりIGBT11aのコレクタ電圧VaやIGBT11cのコレクタ電圧Vcに影響を与えることがない。従って、半導体スイッチ回路のターンオフ時の過渡状態でIGBT11a、11cへの電圧分担に差が生じることを防止できる。
【0056】
図8は、図6に示した本発明の実施の形態に係わる半導体スイッチ回路のターンオフ時のゲート電圧、コレクタ電圧及びリアクトルの電圧の一例を示す波形図である。
【0057】
図8において、いま、時点t1でターンオフ指令があったとすると、ゲート電圧Vgがマイナスとなり、IGBT11a〜11cはターンオフし始め、IGBT11a〜11cのコレクタ電圧Va〜Vcは上昇し始める。電圧均一化回路22aと電圧均一化回路22bの第1の電圧均一化直列回路23b1とは、IGBT11aのコレクタ電圧VaとIGBT11bのコレクタ電圧Vbとの差電圧をなくすように、リアクトル16abの一次巻線20a及び二次巻線21bに巻線電圧VL1を発生させ、同様に、電圧均一化回路22cと電圧均一化回路22bの第2の電圧均一化直列回路23b2とは、IGBT11bのコレクタ電圧VbとIGBT11cのコレクタ電圧Vcとの差電圧をなくすように、リアクトル16bcの一次巻線20b及び二次巻線21cに巻線電圧VL2を発生させる。
【0058】
第1段のIGBT11aと第3段のIGBT11cとの特性にばらつきがあったとしても、リアクトル16abの巻線電圧VL1及びリアクトル16bcの巻線電圧VL2は、電圧均一化回路22bの第1の電圧均一化直列回路23b1と第2の電圧均一化直列回路23b2と抵抗18bが共通であるので、巻線電圧VL1と巻線電圧VL2とが等しくなる。従って、巻線電圧VL1と巻線電圧VL2との差電圧(VL1−VL2)がIGBT11aのコレクタ電圧VaやIGBT11cのコレクタ電圧Vcに影響を与えることがない。時点t1〜t2において、IGBT11aのコレクタ電圧VaとIGBT11cのコレクタ電圧Vcとが異なる特性を有しているのは、第1段のIGBT11aと第3段のIGBT11cとの特性のばらつきによるものである。
【0059】
このように、電圧均一化回路22bが第1の電圧均一化直列回路23b1と第2の電圧均一化直列回路23b2との並列接続で構成されている場合、第1の電圧均一化直列回路23b1が磁気結合している他の電圧均一化回路22aの第1段のIGBT11aと、第2の電圧均一化直列回路23b2が磁気結合している他の電圧均一化回路22cの第3段のIGBT11cとの特性にばらつきがあったとしても、IGBT11aのコレクタ電圧VaとIGBT11cのコレクタ電圧Vcとは、過渡時に巻線電圧VL1と巻線電圧VL2との差電圧(VL1−VL2)による影響を受けないので、半導体スイッチ回路のターンオフ時の過渡状態においてもIGBT11a、11cへの電圧分担をほぼ均等にすることができる。
【0060】
図9は本発明の実施の形態に係わる半導体スイッチ回路の他の一例を示す回路図である。この一例は、図6に示した一例に対し、直列接続の電圧駆動型半導体素子の個数をn個にしたものである。
【0061】
図9に示すように、第1段の電圧均一化回路22aは第2段の電圧均一化回路22bと1対1の巻数比で互いに磁気結合するリアクトル16abの1次巻線20aにコンデンサ17aと抵抗18bとが直列接続されて形成され、第n段の電圧均一化回路22nは第n−1段の電圧均一化回路22n−1と1対1の巻数比で互いに磁気結合するリアクトル16(n−1)nの2次巻線21nに第1段の電圧均一化回路22aと同じ容量のコンデンサ17nと同じ抵抗値の抵抗18nとが直列接続されて形成されている。
【0062】
一方、第2段の電圧均一化回路22bから第n−1段の電圧均一化回路22n−1は、自己の電圧均一化回路22b〜22n−1より1段上の電圧均一化回路22a〜22n−2とリアクトル16ab〜16(n−2)(n−1)により1対1の巻数比で互いに磁気結合するとともに、自己の電圧均一化回路22b〜22n−1より1段下の電圧均一化回路22c〜22nとリアクトル16bc〜16(n−1)nにより1対1の巻数比で互いに磁気結合する。
【0063】
そして、リアクトル16ab〜16(n−2)(n−1)の2次巻線21b〜21n−1とコンデンサ17b1〜17(n−1)1とが直列接続された第1の電圧均一化直列回路23b1〜23(n−1)1と、リアクトル16bc〜16(n−1)nの1次巻線20b〜20n−1とコンデンサ17b2〜17(n−1)2とが直列接続された第2の電圧均一化直列回路23b2〜23(n−1)2とを形成し、この第1の電圧均一化直列回路23b1〜23(n−1)1と第2の電圧均一化直列回路23b2〜23(n−1)2とを並列接続する。
【0064】
この一例の場合も、中間段の並列接続されたリアクトルとコンデンサとの並列回路を共通の抵抗にまとめてIGBTのコレクタに接続するので、図6に示した一例の場合と同様の効果が得られる。
【0065】
図10は本発明の実施の形態に係わる半導体スイッチ回路の別の他の一例の回路図である。この一例は、電圧均一化回路22が3個の電圧均一化直列回路23を有した場合を示している。すなわち、半導体スイッチ回路は、4個のIGBT11a〜11dが直列接続され、各々の電圧均一化回路22a〜22dは自己以外の他の3個の電圧均一化回路22と互いにそれぞれ磁気結合する6個のリアクトルを有している。
【0066】
そして、各々の電圧均一化回路22a〜22dは、それぞれ3個の電圧均一化直列回路23a1〜23a3、23b1〜23b3、23c1〜23c3、23d1〜23d3を有し、これら3個の電圧均一化直列回路23a1〜23a3、23b1〜23b3、23c1〜23c3、23d1〜23d3は、それぞれ抵抗18a〜18dを共用している。
【0067】
図10では、4個のIGBT11a〜11dが直列接続された場合を示したが、n個のIGBT11a〜11nが直列接続された場合にも同様に適用できる。この場合は、各々の電圧均一化回路22a〜22dはそれぞれn−1個の電圧均一化直列回路23を有することになる。この場合も、図6に示した一例の場合と同様の効果が得られる。
【符号の説明】
【0068】
11…IGBT、12…ゲート駆動回路、13…ゲート抵抗、14…直流電源、15…負荷、16…リアクトル、17…コンデンサ、18…抵抗、19…分圧回路、20…1次巻線、21…2次巻線、22…電圧均一化回路、23…電圧均一化直列回路
【特許請求の範囲】
【請求項1】
直列接続された3個以上の電圧駆動型半導体素子と、各々の前記電圧駆動型半導体素子のゲートにゲート抵抗を介してゲート信号を供給するゲート駆動回路と、各々の前記電圧駆動型半導体素子のコレクタと前記ゲート駆動回路との接続線を互いに磁気結合させるコモンモードリアクトルと、前記リアクトルの磁気結合巻線にコンデンサ及び抵抗を直列接続して一方が各々の前記電圧駆動型半導体素子のコレクタに接続され他方が各々の前記ゲート抵抗に接続される電圧均一化回路とを備え、少なくともいずれか一つの電圧均一化回路のリアクトルを自己以外の二つ以上の他の電圧均一化回路のリアクトルと磁気結合させたときは、自己の電圧均一化回路は、磁気結合した各々のリアクトルの磁気結合巻線にコンデンサをそれぞれ直列接続したものを並列接続し、その並列接続された磁気結合巻線に一つにまとめた抵抗を直列接続して、一方が各々の前記電圧駆動型半導体素子のコレクタに接続され他方が各々の前記ゲート抵抗に接続されることを特徴とする半導体スイッチ回路。
【請求項2】
各々の前記電圧均一化回路が同一の等価回路となるように、前記リアクトルの巻数比、コンデンサの容量または抵抗の抵抗値を選定することを特徴とする請求項1に記載の半導体スイッチ回路。
【請求項3】
直列接続された複数個の前記電圧駆動型半導体素子がn(nは3以上)個であり、各々の前記電圧均一化回路は自己以外の他のn−1個の電圧均一化回路とそれぞれ磁気結合するn−1個のリアクトルを有したことを特徴とする請求項1または2に記載の半導体スイッチ回路。
【請求項4】
直列接続された複数個の電圧駆動型半導体素子がn(nは3以上)個であり、第1段の電圧均一化回路は第2段の電圧均一化回路と1対1の巻数比で互いに磁気結合するリアクトルの磁気結合巻線にコンデンサと抵抗とが直列接続されて形成され、第n段の電圧均一化回路は第n−1段の電圧均一化回路と1対1の巻数比で互いに磁気結合するリアクトルの磁気結合巻線に前記第1段の電圧均一化回路と同じ容量のコンデンサと同じ抵抗値の抵抗とが直列接続されて形成され、第i段(i=2〜n−1)の電圧均一化回路は、第i−1段の電圧均一化回路と1対1の巻数比で互いに磁気結合するリアクトルの磁気結合巻線と第i+1段の電圧均一化回路と1対1の巻数比で互いに磁気結合するリアクトルの磁気結合巻線とを並列接続し、並列接続された各々の磁気結合巻線に第1段の電圧均一化回路のコンデンサの1/2容量のコンデンサをそれぞれ直列接続し、並列接続された磁気結合巻線に前記第1段の電圧均一化回路の抵抗と同じ抵抗値の抵抗を直列接続したことを特徴とする請求項1に記載の半導体スイッチ回路。
【請求項1】
直列接続された3個以上の電圧駆動型半導体素子と、各々の前記電圧駆動型半導体素子のゲートにゲート抵抗を介してゲート信号を供給するゲート駆動回路と、各々の前記電圧駆動型半導体素子のコレクタと前記ゲート駆動回路との接続線を互いに磁気結合させるコモンモードリアクトルと、前記リアクトルの磁気結合巻線にコンデンサ及び抵抗を直列接続して一方が各々の前記電圧駆動型半導体素子のコレクタに接続され他方が各々の前記ゲート抵抗に接続される電圧均一化回路とを備え、少なくともいずれか一つの電圧均一化回路のリアクトルを自己以外の二つ以上の他の電圧均一化回路のリアクトルと磁気結合させたときは、自己の電圧均一化回路は、磁気結合した各々のリアクトルの磁気結合巻線にコンデンサをそれぞれ直列接続したものを並列接続し、その並列接続された磁気結合巻線に一つにまとめた抵抗を直列接続して、一方が各々の前記電圧駆動型半導体素子のコレクタに接続され他方が各々の前記ゲート抵抗に接続されることを特徴とする半導体スイッチ回路。
【請求項2】
各々の前記電圧均一化回路が同一の等価回路となるように、前記リアクトルの巻数比、コンデンサの容量または抵抗の抵抗値を選定することを特徴とする請求項1に記載の半導体スイッチ回路。
【請求項3】
直列接続された複数個の前記電圧駆動型半導体素子がn(nは3以上)個であり、各々の前記電圧均一化回路は自己以外の他のn−1個の電圧均一化回路とそれぞれ磁気結合するn−1個のリアクトルを有したことを特徴とする請求項1または2に記載の半導体スイッチ回路。
【請求項4】
直列接続された複数個の電圧駆動型半導体素子がn(nは3以上)個であり、第1段の電圧均一化回路は第2段の電圧均一化回路と1対1の巻数比で互いに磁気結合するリアクトルの磁気結合巻線にコンデンサと抵抗とが直列接続されて形成され、第n段の電圧均一化回路は第n−1段の電圧均一化回路と1対1の巻数比で互いに磁気結合するリアクトルの磁気結合巻線に前記第1段の電圧均一化回路と同じ容量のコンデンサと同じ抵抗値の抵抗とが直列接続されて形成され、第i段(i=2〜n−1)の電圧均一化回路は、第i−1段の電圧均一化回路と1対1の巻数比で互いに磁気結合するリアクトルの磁気結合巻線と第i+1段の電圧均一化回路と1対1の巻数比で互いに磁気結合するリアクトルの磁気結合巻線とを並列接続し、並列接続された各々の磁気結合巻線に第1段の電圧均一化回路のコンデンサの1/2容量のコンデンサをそれぞれ直列接続し、並列接続された磁気結合巻線に前記第1段の電圧均一化回路の抵抗と同じ抵抗値の抵抗を直列接続したことを特徴とする請求項1に記載の半導体スイッチ回路。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【公開番号】特開2010−193564(P2010−193564A)
【公開日】平成22年9月2日(2010.9.2)
【国際特許分類】
【出願番号】特願2009−33124(P2009−33124)
【出願日】平成21年2月16日(2009.2.16)
【出願人】(000003687)東京電力株式会社 (2,580)
【Fターム(参考)】
【公開日】平成22年9月2日(2010.9.2)
【国際特許分類】
【出願日】平成21年2月16日(2009.2.16)
【出願人】(000003687)東京電力株式会社 (2,580)
【Fターム(参考)】
[ Back to top ]