【課題】Ｐ型電界効果トランジスタとＮ型電界効果トランジスタとが同時にオン状態になる期間内で発生する短絡電流に起因する消費電力の増大を抑制するともに、パワー素子を高速スイッチングさせることが可能なゲート駆動回路を提供する。
【解決手段】このゲート駆動回路１１は、ＰｃｈＦＥＴ１２と、ＮｃｈＦＥＴ１３と、駆動信号が入力される入力側とＰｃｈＦＥＴ１２のゲート（Ｇ）およびＮｃｈＦＥＴ１３との間に設けられ、電源電位ＶＣＣに接続されているツェナーダイオード１４およびツェナーダイオード１５とを備え、ツェナーダイオード１４および１５は、ＰｃｈＦＥＴ１２およびＮｃｈＦＥＴ１３のゲート（Ｇ）に印加される電圧を、ＰｃｈＦＥＴ１２およびＮｃｈＦＥＴ１３のゲート（Ｇ）の閾値電圧側にシフトさせるように構成されている。 （もっと読む）

【課題】フォトカプラの一次側に流れる電流を制限するため抵抗を回路基板上に実装することなく、フォトカプラの一次側に流れる電流を制限できるようにする。
【解決手段】制御ＩＣ１１ａ〜１１ｃには、フォトカプラ２１ａ〜２１ｃの一次側に流れる電流を制限する抵抗１７ａ〜１７ｃをそれぞれ内蔵し、トランジスタ１６ａ〜１６ｃがそれぞれ導通した時に流れる電流を抵抗１７ａ〜１７ｃをそれぞれ介して発光素子２２ａ〜２２ｃに導くことにより、フォトカプラ２１ａ〜２１ｃの一次側に流れる電流を制限する。 （もっと読む）

【課題】トランジスタのゲートへの電流を防ぐ。
【解決手段】ノーマリーオン型の第１トランジスタと、ドレインが、第１トランジスタのソースと接続され、第１トランジスタとカスコード接続されたノーマリーオフ型の第２トランジスタと、第２トランジスタのソースと第１トランジスタのゲートとの間に設けられた、第２トランジスタのソースから第１トランジスタのゲートへと流れる電流を抑制する第１電流抑制部とを備えるトランジスタ回路を提供する。 （もっと読む）

【課題】２線式交流スイッチの低消費電力化を実現する。
【解決手段】
交流電源と負荷とを結ぶ電路に挿入される２線式交流スイッチであって、スイッチ端子Ｓ１、Ｓ２と、スイッチ端子間のオンオフを制御するためのゲート端子Ｇ１、Ｇ２と、基板端子Ｓｕｂとを有し、スイッチ端子間に双方向に電流を流すことができ、スイッチ端子Ｓ１が交流電源１に接続され、スイッチ端子Ｓ２が負荷２に接続される半導体スイッチからなるメインスイッチ３と、メインスイッチの基板端子Ｓｕｂを接地するかフローティングにするかを切り替えるサブスイッチ９と、を備える。 （もっと読む）

【課題】内部ダイオード又は外部ダイオードを使用せずに、逆方向へ導通可能なＭＯＳ−ＦＥＴ回路を提供すること。
【解決手段】ＭＯＳ−ＦＥＴ（１０）と、このＭＯＳ−ＦＥＴ（１０）のドレインをマイナス入力に接続し、ソースをプラス入力に接続したオペアンプ（１５）と、このオペアンプ（１５）の出力を一方の入力とし、ゲート端子（１４）を他方の入力とした第一ＯＲ回路（１７）とからなり、前記第一ＯＲ回路（１７）の出力を前記ＭＯＳ−ＦＥＴ（１０）のゲートに接続した。 （もっと読む）

【課題】 安定性と即応性を備えたＰＬＬを提供すること。
【解決手段】 本発明の実施形態によるＰＬＬは、位相検出器と、前記位相検出器の検出結果に基づいて電流を発生するチャージポンプと、前記チャージポンプに接続され、第１の抵抗変化素子を有するループフィルタと、前記ループフィルタから入力される信号に応じて出力周波数を制御するＶＣＯと、前記ＶＣＯの出力信号を分周して、前記位相検出器に入力するフィードバック信号を生成する周波数分周器と、前記ループフィルタを制御するシーケンサとを有するＰＬＬであって、前記シーケンサは、前記ＰＬＬの電源がＯＦＦされることを示す信号が入力された時または前記ＰＬＬの電源がＯＮされることを示す信号が入力された時に前記第１の抵抗変化素子の抵抗値が第１の抵抗値となるよう制御し、前記ＰＬＬが安定化後には、前記第１の抵抗値よりも高い第２の抵抗値となるよう制御する。 （もっと読む）

【課題】半導体スイッチの低周波数領域での歪み特性を改善する。
【解決手段】制御ポートＰ３には、制御電圧Ｖ_Ｃが入力される。伝送路１０は、入力ポートＰ１と出力ポートＰ２の間を接続する。シャントスイッチ２０は、伝送路１０と接地端子の間に設けられる。シャントスイッチ２０は、そのドレイン、ソースの一方が伝送路１０と接続され、そのドレイン、ソースの他方が接地端子に接続されるＦＥＴ２２を備える。第１抵抗Ｒ１は、ＦＥＴ２２のゲートと制御ポートＰ３の間に設けられる。第２抵抗Ｒ２は、ＦＥＴ２２のゲートと伝送路１０の間に設けられる。 （もっと読む）

【課題】ターンオン時のスイッチング特性が変動せず、電力損失を発生せずにスイッチング素子を安定してターンオンさせることができるゲートドライブ回路。
【解決手段】ワイドバンドギャップ半導体かなるスイッチング素子Ｑ１のゲートに制御回路からの制御信号を印加することによりスイッチング素子をオンオフ駆動させるゲートドライブ回路であって、制御回路とスイッチング素子のゲートとの間に接続されたコンデンサＣ１と抵抗Ｒ１とからなる並列回路と、並列回路にコンデンサＣ２とスイッチング素子Ｑ２と抵抗Ｒ２からなる直列回路がさらに並列接続され、コンデンサＣ２とスイッチング素子Ｑ２との接続点にダイオードＤ１のアノードが接続され、ダイオードＤ１のカソードとスイッチング素子Ｑ２のゲートはスイッチング素子Ｑ１のソースに接続され、制御信号のオフ信号に対してスイッチング素子Ｑ１ゲートを負電位にバイアスする。 （もっと読む）

【課題】ゲインａ、およびオフセットｂの変動を動的に補正することで、１チップのＩＣ内で高精度な電流検出が可能な電流制御用半導体素子、およびそれを用いた制御装置を提供することにある。
【解決手段】
同一半導体チップ上に、トランジスタ４と、電流−電圧変換回路２２とＡＤコンバータ２３とを有する。参照電流生成回路６，６’は、負荷２の電流に電流パルスＩｃを重畳して、ＡＤコンバータが出力する電圧デジタル値を変動させる。ゲインオフセット補正部８は、参照電流生成回路６，６’による電圧デジタル値の変動を信号処理して、ＡＤコンバータ２３が出力する電圧デジタル値と負荷の電流デジタル値の線形関係式におけるゲインａ，ａ’及びオフセットｂ，ｂ’を動的に取得する。電流デジタル値演算部１２は、ゲインオフセット補正部８により取得されたゲイン及びオフセットを用いて、ＡＤコンバータが出力する電圧値を補正する。 （もっと読む）

【課題】 外部端子の雑音の影響を抑制しつつ、リーク電流を低減する。
【解決手段】 アナログスイッチ回路は、第１ノードと第２ノードとの間に配置された第１スイッチと、第２ノードと第３ノードとの間に配置された第２スイッチと、所定の電圧が供給される第４ノードと第２ノードとの間に配置された第３スイッチと、少なくとも２種類の制御信号を受け、第１スイッチおよび第２スイッチをオンし、かつ、第３スイッチをオフする第１制御と、第１スイッチ、第２スイッチおよび第３スイッチをオフする第２制御と、第１スイッチおよび第２スイッチをオフし、かつ、第３スイッチをオンする第３制御とのいずれかを、制御信号の組み合わせに基づいて実施する制御部とを有している。 （もっと読む）