【課題】電圧変動の少ない電源切り換えを確実に行うことができる電源切換装置を提供する。
【解決手段】第２電源が接続される第２電源接続部、第２電源の電圧よりも高い電圧の第１電源が接続される第１電源接続部、負荷回路が接続される電源出力部、定電圧回路の出力端子と電源出力部とを接続するダイオード、第１電源接続部とダイオードとの間に挿入され第１電源の電圧を第２電源の電圧よりもダイオードの順方向電圧降下分高い電圧まで降圧する定電圧回路、第２電源接続部と電源出力部との接続をオン／オフするＭＯＳスイッチと、第１電源接続部から電源が供給され、第２電源接続部または電源出力部の電圧と定電圧回路の出力電圧とを比較し、定電圧回路の出力電圧が第２電源接続部または電源出力部の電圧よりも高いとき、第１電源の電圧をＭＯＳスイッチに導通することによってＭＯＳスイッチをオフする比較回路と、を備える。 （もっと読む）

【課題】電源ユニットの出力ラインにおける地絡などの故障に対し、電源の保護及び故障の検知を行う。
【解決手段】サブ電源供給ラインＬＳに、サブ電源１０１側をソースとして第１ＭＯＳＦＥＴ１０２を直列に接続し、第１ＭＯＳＦＥＴ１０２のドレインにドレインを接続させて第２ＭＯＳＦＥＴ１０３を直列に接続する。制御ユニット２００内のサブ電源供給ラインＬＳにも、サブ電源１０１側をソースとして第３ＭＯＳＦＥＴ２０２を直列に接続し、第３ＭＯＳＦＥＴ２０２のドレインにドレインを接続させて第４ＭＯＳＦＥＴ２０３を直列に接続し、第１〜第４ＭＯＳＦＥＴを制御することで、サブ電源１０１の電力を負荷２０１に対して供給する。各ＭＯＳＦＥＴのドレイン電圧、及び、第２ＭＯＳＦＥＴ１０３と第３ＭＯＳＦＥＴ２０２との間の電圧をモニタし、ＭＯＳＦＥＴの故障及びサブ電源供給ラインＬＳの故障を診断する。 （もっと読む）

【課題】 印加されるＲＦ電圧Ｖｓｗに制御可能に耐えるＲＦスイッチ、又はこのようなスイッチの製造方法を提供する。
【解決手段】 スイッチは直列接続された構成ＦＥＴのストリングを有し、このストリングのノードは隣接するＦＥＴの各対の間にある。方法は、各構成ＦＥＴにわたって分布するＲＦスイッチ電圧の不一致を減らすよう、容量的にストリングを有効に調整すべくストリングの異なるノードの間のキャパシタンスを制御し、それによって、スイッチ・ブレイクダウン電圧を高める。キャパシタンスは、例えば、ストリングのノードの間に容量特性配置することによって、及び／又は異なる構成ＦＥＴの設計パラメータを変化させることによって、制御される。各ノードについて、ノードに現れるＶｓｗの比率による各有意なキャパシタの積の和は、おおよそ零になるよう制御され得る。 （もっと読む）

【課題】電流回生ルートから電流還流ルートへの切替時におけるホールドコンデンサの電荷抜けを抑制して電流検出精度の向上を実現可能な誘導性負荷駆動装置を提供する。
【解決手段】第１のスイッチング素子と、第２のスイッチング素子と、還流回路と、逆起電流回生回路と、第２のスイッチング素子とアースとの間に介挿されたシャント抵抗とを備えた誘導性負荷駆動回路から誘導性負荷に供給される駆動電流を検出する誘導性負荷駆動装置であって、シャント抵抗の両端に接続された差動増幅器と、第１及び第２のスイッチング素子を制御するプロセッサと差動増幅器の出力端子とを結ぶ配線に介挿されたサンプルスイッチと、プロセッサから第２のスイッチング素子に出力される制御信号がオンレベルに遷移してから所定の遅延時間の経過後にサンプルスイッチをオンにさせる遅延回路とを備える。 （もっと読む）

【課題】低濃度ドープのＰＭＯＳトランジスタを用いて、高電圧ストレスに耐える電圧スイッチ回路を提供する。
【解決手段】該電圧スイッチ回路は、出力回路２１０、第１の電圧降下制御回路２２０、第２の電圧降下制御回路２３０、第３の電圧降下制御回路２４０、および入力回路２５０を備えている。また、高電圧源ＨＶの電圧振幅は、基準電圧源Ｖｒｅｆの電圧振幅よりも高く、基準電圧源Ｖｒｅｆの電圧振幅は、論理電圧源ＶＤＤの電圧振幅よりも高い。 （もっと読む）

【課題】ＦＥＴのゲートドライブ回路に正負の電源を必要とせず、簡単な受動素子のみの回路で、ゲート電位に正極／負極電位を印加しＦＥＴの高速スイッチングドライブを可能とする。
【解決手段】電流路が導通する電位を超える電位１を、電流路の一端を基準電位として、制御端に容量素子を介して断続的に印加されるべく構成され、電位１が印加されたとき、電位１が前記定電圧素子１に対して、電流路が導通に要す定電圧素子１の有する降伏電圧１を発生すべく、かつ電位１が定電圧素子２に対して順方向に、電位１が印加された後、電位１が低下されたとき、電位１により容量素子に充電された電位２が電流路の一端を基準電位とし定電圧素子２に対して、電位１と逆極性の、定電圧素子２の有する降伏電圧２を発生すべく、かつ電位２が定電圧素子１に対して順方向に、定電圧素子１と定電圧素子２の直列接続回路を、制御端と電流路の一端との間に介在させた。 （もっと読む）

【課題】ｎＭＯＳトランジスタＭ２のゲート−ソース間に加わる電圧を耐圧電圧未満に制限する際に消費電流の増加を抑制する。
【解決手段】ｐＭＯＳトランジスタＭ１がオフし、かつｎＭＯＳトランジスタＭ２がオンしたとき、ツェナーダイオードＺＤ２により、ｎＭＯＳトランジスタＭ２のゲート端子とソース端子との間の電圧を一定電圧に制限する。ｎＭＯＳトランジスタＭ２のゲート端子とソース端子との間に耐圧電圧よりも高い電圧が加わることを避けることが可能になる。このとき、定電流電源２０ｂが電源からツェナーダイオードＺＤ２を通してグランドに流れる電流を制限する。電源からトランジスタＭ３、Ｍ５ｂ、Ｍ６ｂを通してｎＭＯＳトランジスタＭ２のゲート端子に流れる電流をｎＭＯＳトランジスタＭ６ｂが制限する。 （もっと読む）

【課題】安定動作させながら、ＲＦパルス信号の波形を高速に立ち下げることができるＲＦパルス信号生成用スイッチング回路を提供することにある。
【解決手段】ドレインスイッチング回路２１は、ｎ型からなる第１、第２、第３のＦＥＴ２１１，２１２，２１３を備える。第１、第３のＦＥＴ２１１，２１３のゲートには、制御パルスが印加され、ソースは接地されている。第１のＦＥＴ２１１のドレインは、第２のＦＥＴ２１２のゲートに接続し、第２のＦＥＴ２１２のドレインには、駆動電圧Ｖｄｓが印加される。第２のＦＥＴ２１２のソースと第３のＦＥＴ２１３のドレインは接続され、接続点がパワーＦＥＴ３１のドレインに接続されている。第２のＦＥＴ２１２のゲートソース間には、第２のＦＥＴ２１２がオフ状態からオン状態へ遷移する際のゲート電圧を補償するための電荷を供給するコンデンサ２１５が接続されている。 （もっと読む）

【課題】高デューティ領域においてデューティ比が不正確になるのを防止することにより、デューティ比の精度を向上させた負荷制御装置を提供する。
【解決手段】三角波生成回路５が、負荷２に供給される電源電圧ＶＩから三角波ＶＣ１を生成する。パルス駆動回路６が、三角波生成回路５により生成される三角波ＶＣ１と基準電圧Ｖｋとの比較に応じたデューティ比の駆動パルスを負荷２に供給する。基準電圧生成回路７が、電源電圧ＶＩが増加するに従って基準電圧Ｖｋを増加または減少させて駆動パルスのデューティ比を減少させる。周波数調整回路８が、電源電圧ＶＩが所定電圧以下のときに、三角波生成回路５により生成される三角波ＶＣ１の周波数を低くして駆動パルスの周波数を低くする。 （もっと読む）

【課題】高い電圧を有する入力信号に対して適切に動作するアナログスイッチを有する半導体装置を提供する。
【解決手段】入力端子と出力端子との間にＰチャネルトランジスタとＮチャネルトランジスタとを並列に接続したアナログスイッチと，入力端子に印加される入力電圧に応じて，Ｐチャネルトランジスタの第１ゲート電圧及び第１バックゲート電圧と，Ｎチャネルトランジスタの第２ゲート電圧及び第２バックゲート電圧とのそれぞれの電位を可変生成する可変電圧回路と，アナログスイッチを導通または非導通に制御する制御信号を可変電圧回路に供給する制御回路とを有する。可変電圧回路は，導通に制御する制御信号に応答して，可変生成される第１ゲート電圧と第２ゲート電圧とをＰチャネルトランジスタとＮチャネルトランジスタのゲートにそれぞれ出力する。 （もっと読む）