負荷制御装置
【課題】高デューティ領域においてデューティ比が不正確になるのを防止することにより、デューティ比の精度を向上させた負荷制御装置を提供する。
【解決手段】三角波生成回路５が、負荷２に供給される電源電圧ＶＩから三角波ＶＣ１を生成する。パルス駆動回路６が、三角波生成回路５により生成される三角波ＶＣ１と基準電圧Ｖｋとの比較に応じたデューティ比の駆動パルスを負荷２に供給する。基準電圧生成回路７が、電源電圧ＶＩが増加するに従って基準電圧Ｖｋを増加または減少させて駆動パルスのデューティ比を減少させる。周波数調整回路８が、電源電圧ＶＩが所定電圧以下のときに、三角波生成回路５により生成される三角波ＶＣ１の周波数を低くして駆動パルスの周波数を低くする。
【解決手段】三角波生成回路５が、負荷２に供給される電源電圧ＶＩから三角波ＶＣ１を生成する。パルス駆動回路６が、三角波生成回路５により生成される三角波ＶＣ１と基準電圧Ｖｋとの比較に応じたデューティ比の駆動パルスを負荷２に供給する。基準電圧生成回路７が、電源電圧ＶＩが増加するに従って基準電圧Ｖｋを増加または減少させて駆動パルスのデューティ比を減少させる。周波数調整回路８が、電源電圧ＶＩが所定電圧以下のときに、三角波生成回路５により生成される三角波ＶＣ１の周波数を低くして駆動パルスの周波数を低くする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、負荷制御装置に係り、特に、負荷に供給される電源電圧から三角波を生成する三角波生成回路と、前記三角波生成回路により生成される三角波と基準電圧との比較に応じたデューティ比の駆動パルスを前記負荷に供給するパルス駆動回路と、前記電源電圧が増加するに従って前記基準電圧を増加または減少させて前記駆動パルスのデューティ比を減少させる基準電圧生成回路と、を備えた負荷制御装置に関するものである。
【背景技術】
【０００２】
従来より、自動車に搭載されたモータやランプなどの負荷をパルス幅変調（以下、単に「ＰＷＭ変調」という）と呼ばれる技術により制御する負荷制御装置が知られている。ＰＷＭ変調制御を行う負荷制御装置は、バッテリの電源電圧の入力に対して、電源電圧と同じ高さの駆動パルスを負荷に対して出力する。上記駆動パルスのデューティ比は、所望の電力を負荷に供給できるような値に設定されている。
【０００３】
ところで、自動車の発電装置の故障等により異常が発生すると、一般に１２Ｖ〜１４．５Ｖの範囲にあるバッテリの電源電圧が、１６Ｖ以上まで上昇してしまうことがある。このとき、負荷に供給される駆動パルスの高さも上昇するため、デューティ比を一定にすると、負荷に対する実効電力が上昇して負荷への電力供給が必要以上に行われてしまう、という問題があった。例えば、負荷としてのランプに供給する実効電力が上昇すると、ランプの寿命が短くなったり、必要以上の照度となったランプにより照射された場合、照射された人は非常にまぶしく感じてしまう。
【０００４】
そこで、バッテリの電源電圧が増加するに従ってパルスのデューティ比を引き下げる負荷制御装置が考えられている（特許文献１）。この負荷制御装置においては、例えば、電源電圧が１２Ｖ以下のときはデューティ比１００％のパルスを負荷に供給し、電源電圧が１２Ｖを越えるとデューティ比を徐々に小さくしている。
【０００５】
ところで、ＰＷＭ制御においては、負荷電流のスイッチングをあまり急激に行うと電磁ノイズが放射されてしまい周辺の機器に悪影響を及ぼすことがあるので、負荷電流がある程度ゆっくり変化するようにスイッチングさせるのが一般的である。しかしながら、上述した従来のように、電源電圧が１２Ｖ以下のときはデューティ比１００％でパルスを負荷に供給し、電源電圧１２Ｖを越えるとデューティ比を１００％から徐々に小さくする負荷制御装置においても、電磁ノイズが発生しないようにゆっくりとスイッチングを行うと、例えば９０％といった高デューティ領域では、図４（Ａ）に示すように、駆動パルスの立ち下がりと立ち上がりが重なってしまって、デューティ比が不正確になる、という問題があった。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００９−６５２４６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
そこで、本発明は、高デューティ領域においてデューティ比が不正確になるのを防止することにより、デューティ比の精度を向上させた負荷制御装置を提供することを課題とする。
【課題を解決するための手段】
【０００８】
上述した課題を解決するための請求項１記載の発明は、負荷に供給される電源電圧から三角波を生成する三角波生成回路と、前記三角波生成回路により生成される三角波と基準電圧との比較に応じたデューティ比の駆動パルスを前記負荷に供給するパルス駆動回路と、前記電源電圧が増加するに従って前記基準電圧を増加または減少させて前記駆動パルスのデューティ比を減少させる基準電圧生成回路と、を備えた負荷制御装置において、前記電源電圧が所定電圧以下のときに、前記三角波生成回路により生成される三角波の周波数を低くして前記駆動パルスの周波数を低くする周波数調整回路をさらに備えたことを特徴とする負荷制御装置に存する。
【０００９】
請求項２記載の発明は、前記三角波生成回路が、容量と、前記電源電圧に接続された第１入力トランジスタ、前記第１入力トランジスタにカレントミラー接続された第１出力トランジスタ、及び、前記第１入力トランジスタにカレントミラー接続されると共に前記容量に直列接続された第２出力トランジスタ、から構成され、前記第２出力トランジスタに流れる一定の充電電流を前記容量に供給する第１カレントミラー回路と、前記第１出力トランジスタに直列接続された第２入力トランジスタと、前記第２入力トランジスタにカレントミラー接続されると共に前記容量の両端に接続された第３出力トランジスタと、から構成され、前記容量を前記第３出力トランジスタに流れる一定の放電電流で放電させる第２カレントミラー回路と、を有し、前記周波数調整回路が、前記第１入力トランジスタに直列接続された抵抗値が可変な抵抗値可変回路と、前記電源電圧が前記所定電圧以下のときに前記抵抗値可変回路の抵抗値を増加させて前記充電電流及び前記放電電流を減少させ、前記電源電圧が前記所定電圧を超えたときに前記抵抗値可変回路の抵抗値を減少させて前記充電電流及び前記放電電流を増加させる制御回路と、を有することを特徴とする請求項１に記載の負荷制御装置に存する。
【００１０】
請求項３記載の発明は、前記制御回路が、前記電源電圧を分圧する分圧回路と、前記基準電圧生成回路が生成した基準電圧と前記分圧回路により分圧された前記電源電圧の分圧電圧とを比較する比較器と、を有し、前記分圧電圧が前記基準電圧以上のときに前記電源電圧が所定電圧以下であると判断することを特徴とする請求項２に記載の負荷制御装置に存する。
【発明の効果】
【００１１】
以上説明したように請求項１記載の発明によれば、周波数調整回路が、電源電圧が所定電圧以下のときに、三角波生成回路により生成される三角波の周波数を低くして駆動パルスの周波数を低くする。従って、電源電圧が高くデューティ比が高い高デューティ領域において、駆動パルスのデューティ比を変えずに周波数だけを低くすることができるため、駆動パルスのロー期間が長くなり、立下りと立ち上がりとがつながることがなくなる。結果、高デューティ領域においてデューティ比が不正確になるのを防止することができ、デューティ比の精度を向上させることができる。
【００１２】
請求項２記載の発明によれば、制御回路が、電源電圧が所定電圧以下のとき抵抗値可変回路の抵抗値を増加させて充電電流及び放電電流を引き下げ、電源電圧が所定電圧を超えたときに抵抗値可変回路の抵抗値を減少させて充電電流及び放電電流を引き上げるので、第１入力トランジスタに流れる電流を制御するだけで充電電流及び放電電流の双方を制御することができるので、簡単な回路構成で駆動パルスの周波数を低くすることができる。
【００１３】
請求項３記載の発明によれば、制御回路が、基準電圧と分圧電圧との比較する比較器を有し、分圧電圧が基準電圧以下のときに電源電圧が所定電圧以下と判断するので、基準電圧を流用することにより簡単な構成で電源電圧が所定電圧以下と判断できる。
【図面の簡単な説明】
【００１４】
【図１】本発明の負荷制御装置を組み込んだ電源供給回路の一実施形態を示す回路図である。
【図２】（Ａ）〜（Ｄ）はそれぞれ、三角波、パルスＶｏ、制御信号、駆動パルスのタイムチャートである。
【図３】電源電圧ＶＩに対する三角波の下限値Ｖａ、上限値Ｖｂ、基準電圧Ｖｋ及び分圧電圧Ｖｒを示すグラフである。
【図４】（Ａ）は従来の負荷制御装置から出力されるパルスＶｏと高デューティ比の駆動パルスとを示すタイムチャートであり、（Ｂ）は図１に示す本発明の負荷制御装置から出力されるパルスＶｏと高デューティ比の駆動パルスとを示すタイムチャートである。
【図５】他の実施形態における電源電圧ＶＩに対する三角波の下限値Ｖａ、上限値Ｖｂ、基準電圧Ｖｋ及び分圧電圧Ｖｒを示すグラフである。
【図６】他の実施形態における負荷制御装置を組み込んだ電源供給回路を示す回路図である。
【図７】他の実施形態における負荷制御装置を組み込んだ電源供給回路を示す回路図である。
【図８】他の実施形態における周波数調整回路を示す回路図である。
【発明を実施するための形態】
【００１５】
以下、本発明の負荷制御装置を組み込んだ電源供給回路について図１〜図４を参照して説明する。本実施形態では、ＰＷＭ変調制御により所定の負荷を駆動する負荷制御装置に関して説明する。この負荷制御装置では、電源電圧が増加するに従って負荷に供給する駆動パルスのデューティ比を減少させ、負荷の実行電力が大きく変動しないようにしつつ、電源電圧が所定電圧以下であり高デューティ比の駆動パルスが供給されている間は駆動パルスの周波数を低くして、パルス波形が崩れてデューティ比が不正確になるのを防止する。
【００１６】
図１に示すように、電源供給回路１は、ランプなどの負荷２と、この負荷２に電源を供給するためのバッテリ３と、負荷２に対するバッテリ３からの電源電圧の供給を制御する負荷制御装置４と、を備えている。上記負荷制御装置４は、ＩＣ化され、電源入力端子ＴＰと、出力端子ＴＯと、グランド端子ＴＧと、制御端子ＴＣと、を備えている。本実施形態では、負荷制御装置４の全部をＩＣ化した例について説明するが、本発明はこれに限ったものではなく、負荷制御装置４の一部のみをＩＣ化してもよい。
【００１７】
電源入力端子ＴＰは、バッテリ３のプラス側に接続されている。このバッテリ３のプラス側には、負荷２の一端が接続されている。出力端子ＴＯは、負荷２の他端に接続されている。グランド端子ＴＧは、バッテリ３のマイナス側に接続され、内部ではグランドに接地されている。なお、バッテリ３のマイナス側はグランドに接地されている。制御端子ＴＣには、ＥＣＵ６０からの制御信号が供給される。
【００１８】
上記負荷制御装置４は、負荷２に供給される電源電圧ＶＩから三角波を生成する三角波生成回路５と、三角波生成回路５により生成される三角波と基準電圧Ｖｋとの比較に応じたデューティ比の駆動パルスを負荷２に供給するパルス駆動回路６と、電源電圧ＶＩが増加するに従って基準電圧Ｖｋを増加させて駆動パルスのデューティ比を減少させる基準電圧生成回路７と、電源電圧ＶＩが所定電圧ＶＬ３以下であり高デューティ比の駆動パルスが出力されているときに、三角波生成回路５により生成される三角波の周波数を低くして駆動パルスの周波数を低くする周波数調整回路８と、を備えている。
【００１９】
上記三角波生成回路５は、容量としてのコンデンサＣ１と、コンデンサＣ１に一定の充電電流Ｉｃを供給する第１カレントミラー回路５１と、コンデンサＣ１を一定の放電電流Ｉｄで放電させる第２カレントミラー回路５２と、第２カレントミラー回路５２による放電時にコンデンサＣ１の両端電圧ＶＣ１が下限値Ｖａを下回ると第２カレントミラー回路５２による放電を停止させ、放電停止中に第１カレントミラー回路５１により充電されてコンデンサＣ１の両端電圧ＶＣ１が上限値Ｖｂを上回ると第２カレントミラー回路５２による放電を再開させてコンデンサＣ１を放電させる充放電制御回路５３と、を有している。
【００２０】
上記コンデンサＣ１は、その両端電圧ＶＣ１が三角波となるように充放電される。このコンデンサＣ１の一端は、後述する第１、第２カレントミラー回路５１、５２に接続され、他端はグランドに接続されている。上記第１カレントミラー回路５１は、電源電圧ＶＩに接続された第１入力トランジスタＱ３と、第１入力トランジスタＱ３にカレントミラー接続された第１出力トランジスタＱ４と、第１入力トランジスタＱ３にカレントミラー接続されると共にコンデンサＣ１に直列接続された第２出力トランジスタＱ５と、から構成されている。
【００２１】
上記第１入力トランジスタＱ３は、エミッタが電源電圧ＶＩに接続され、コレクタが後述する抵抗Ｒ１、Ｒ１００を介してグランドに接続され、ベース−コレクタ間が接続されている。上記第１、第２出力トランジスタＱ４、Ｑ５は、エミッタが第１入力トランジスタＱ３のエミッタに接続され、ベースが第１入力トランジスタＱ３のベースに接続されている。即ち、トランジスタＱ３〜Ｑ５は、エミッタ−ベース間電圧が互いに等しくなるように接続されている。これにより、電源電圧ＶＩが供給されて第１入力トランジスタＱ３のエミッタ−コレクタ間に電流Ｉ３が流れると、第１出力、第２出力トランジスタＱ４、Ｑ５のエミッタ−コレクタ間にも電流Ｉ３と等しい電流Ｉ４、Ｉ５が流れる（即ち、Ｉ３＝Ｉ４＝Ｉ５）。第２出力トランジスタＱ５のコレクタは、コンデンサＣ１の一端に接続される。これにより、コンデンサＣ１は、第２出力トランジスタＱ５に流れる電流Ｉ５である充電電流Ｉｃにより充電される。
【００２２】
上記第２カレントミラー回路５２は、第１出力トランジスタＱ４に直列接続された第２入力トランジスタＱ６と、第２入力トランジスタＱ６にカレントミラー接続された２つの第３出力トランジスタＱ８、Ｑ９と、から構成されている。第２入力トランジスタＱ６は、コレクタが第１出力トランジスタＱ４のコレクタに接続され、エミッタがグランドに接続され、ベース−コレクタ間が抵抗Ｒ３を介して接続されている。上記第３出力トランジスタＱ８、Ｑ９はそれぞれ、エミッタが第２入力トランジスタＱ６のエミッタに接続され、ベースが抵抗Ｒ３を介して第２入力トランジスタＱ６のベースに接続されている。
【００２３】
即ち、トランジスタＱ６、Ｑ８及びＱ９は、エミッタ−ベース間電圧が互いに等しくなるように接続されている。これにより、第１出力トランジスタＱ４からの電流Ｉ４が第２入力トランジスタＱ６に流れると（即ちＩ４＝Ｉ６）、第３出力トランジスタＱ８、Ｑ９にもそれぞれ電流Ｉ６と等しい電流Ｉ８、Ｉ９が流れる（即ち、Ｉ６＝Ｉ８＝Ｉ９）。第３出力トランジスタＱ８、Ｑ９の双方のコレクタは、コンデンサＣ１の一端に接続され、双方のエミッタは、コンデンサＣ１の他端に接続される。これにより、第２カレントミラー回路５２は、第３出力トランジスタＱ８、Ｑ９にそれぞれ流れる電流Ｉ８、Ｉ９の合計値（＝Ｉ８＋Ｉ９）である放電電流ＩｄでコンデンサＣ１を放電する。以上のことから明らかなように、放電電流Ｉｄ＝２×Ｉ３、充電電流Ｉｃ＝Ｉ３となる。
【００２４】
充放電制御回路５３は、抵抗Ｒ３を介して第２入力トランジスタＱ６のベースとエミッタとの間に接続されたトランジスタＱ７と、電源電圧ＶＩ−グランド間に直列接続された抵抗Ｒ１０及びトランジスタＱ１１と、を有している。トランジスタＱ７のベースは、抵抗Ｒ１０及びトランジスタＱ１１間に接続されている。また、充放電制御回路５３は、コンデンサＣ１の両端電圧ＶＣ１（三角波）が＋端子に入力され、基準電圧Ｖｔ１が−端子に入力されたコンパレータＣＰ１と、電源電圧ＶＩを分圧して基準電圧Ｖｔ１としてコンパレータＣＰ１に供給するための抵抗Ｒ４及びＲ５と、抵抗Ｒ５に並列接続された抵抗Ｒ６及びトランジスタＱ１０と、を有している。上記抵抗Ｒ６及びトランジスタＱ１０は、互いに直列接続されている。また、上記トランジスタＱ１０及びＱ１１のベースはそれぞれ、抵抗Ｒ７及びＲ９を介してコンパレータＣＰ１の出力に接続されている。
【００２５】
次に、上記充放電制御回路５３の動作について説明する。例えば、コンデンサＣ１があまり充電されておらず両端電圧ＶＣ１がほぼ０のときから考えてみる。当然、両端電圧ＶＣ１が基準電圧Ｖｔ１よりも小さくなり、コンパレータＣＰ１からロー（Ｌｏｗ）が出力される。コンパレータＣＰ１からローが出力されると、トランジスタＱ１０及びＱ１１がオフして、トランジスタＱ７がオンする。トランジスタＱ７がオンすると、第２入力トランジスタＱ６がオフして、電流Ｉ６は０となる。
【００２６】
これにより、第３出力トランジスタＱ８及びＱ９に流れる電流Ｉ８及びＩ９も０となって、第２カレントミラー回路５２による放電が停止され、コンデンサＣ１は、第１カレントミラー回路５１からの充電電流Ｉｃにより充電される。一方、トランジスタＱ１０がオフすると、抵抗Ｒ５と抵抗Ｒ６との接続が切り離され、基準電圧Ｖｔ１は下記の式（１）に示す値と成る。この式（１）に示す基準電圧Ｖｔ１が三角波の上限値Ｖｂとなる。
Ｖｔ１＝ＶＩ×Ｒ５／（Ｒ５＋Ｒ４）＝Ｖｂ …（１）
【００２７】
そして、コンデンサＣ１が第１カレントミラー回路５１からの充電電流Ｉｃにより充電された結果、コンデンサＣ１の両端電圧ＶＣ１が上限値Ｖｂを超えると、コンパレータＣＰ１の出力がローからハイ（ｈｉｇｈ）に切り替わる。コンパレータＣＰ１の出力がローからハイに切り替わると、トランジスタＱ１０及びＱ１１がオフからオンに切り替わる。トランジスタＱ１１がオンすると、トランジスタＱ７がオフして、第２入力トランジスタＱ６がオンして、電流Ｉ６は電流Ｉ３と等しくなる。これにより、第３出力トランジスタＱ８及びＱ９に流れる電流Ｉ８及びＩ９も電流Ｉ３と等しくなって、コンデンサＣ１は第２カレントミラー回路５２により放電電流Ｉｄ（＝２×Ｉ３）で放電される。このとき、コンデンサＣ１は、第１カレントミラー回路５１による充電が継続されているため、差し引いて充電電流Ｉｃと等しい電流で放電される。一方、トランジスタＱ１０がオフすると、抵抗Ｒ６が抵抗Ｒ５に並列接続されるため、基準電圧Ｖｔ１は下記の式（２）に示す値に引き下げられる。この式（２）に示す基準電圧Ｖｔ１が三角波の下限値Ｖａとなる。
Ｖｔ１＝ＶＩ×（Ｒ５//Ｒ６）／｛（Ｒ５//Ｒ６）＋Ｒ４｝＝Ｖａ＜Ｖｂ …（２）
なお、Ｒ５//Ｒ６は、抵抗Ｒ５と抵抗Ｒ６との並列合成抵抗である。
【００２８】
その後、コンデンサＣ１が第２カレントミラー回路５２により放電された結果、コンデンサＣ１の両端電圧ＶＣ１が下限値Ｖａを下回ると、コンパレータＣＰ１からハイからローに切り替わり、第２カレントミラー回路５２による放電が停止され、コンデンサＣ１が充電される。従って、図２（Ａ）に示すように、コンデンサＣ１が充電されているときは上限値Ｖｂが基準電圧Ｖｔ１としてコンパレータＣＰ１に供給され、コンデンサＣ１が放電されているときは下限値Ｖａ（＜Ｖｂ）が基準電圧Ｖｔ１としてコンパレータＣＰ１に供給されるため、コンデンサＣ１の両端電圧ＶＣ１は、下限値Ｖａと上限値Ｖｂとの間で増減する三角波となる。
【００２９】
上記パルス駆動回路６は、図１に示すように、負荷２に対するバッテリ３からの電源電圧ＶＩをオンオフして、負荷２に対して電源電圧ＶＩと同じ高さの駆動パルスを供給するＭＯＳＦＥＴ６１と、三角波生成回路５により生成される三角波と基準電圧Ｖｋとの比較に応じたデューティ比のパルスＶｏを出力するコンパレータ６２と、コンパレータ６２からのパルスＶｏ及びＥＣＵ６０からの制御信号が入力されるＯＲゲート６３と、ＯＲゲート３６から出力されるパルスＶｏを反転増幅して、ＭＯＳＦＥＴ６１のゲートに供給するドライブＤＲと、を備えている。
【００３０】
上記ＭＯＳＦＥＴ６１は、Ｎチャンネルの電界効果トランジスタであり、そのドレインが出力端子ＴＯを介して負荷２に接続され、ソースがグランドに接続されている。上記コンパレータ６２は、その−端子に三角波生成回路５により生成された三角波（即ちコンデンサＣ１の両端電圧ＶＣ１）が入力され、＋端子に基準電圧生成回路７により生成される基準電圧Ｖｋが入力される。コンパレータ６２は、図２（Ｂ）に示すように、三角波が基準電圧Ｖｋより小さい間はハイとなり、三角波が基準電圧Ｖｋより大きい間はローとなる、パルスＶｏを出力する。
【００３１】
上記ＯＲゲート６３には、コンパレータ６２からのパルスＶｏと、ＥＣＵ６０からの制御信号と、がそれぞれ入力される。ＯＲゲート６３は、制御信号がハイの間はパルスＶｏの出力を停止し、制御信号がローになるとその出力からパルスＶｏを出力する。ＯＲゲート６３からパルスＶｏが出力されると、そのパルスＶｏはドライブＤＲにより反転増幅されてＭＯＳＦＥＴ６１のゲートに接続される。よって、図２（Ｃ）及び（Ｄ）に示すように、制御信号がローのとき、パルスＶｏに対して反転した駆動パルスが負荷２に対して供給される。上記駆動パルスは、基準電圧Ｖｋが増幅するに従って駆動パルスのデューティ比が減少する。
【００３２】
上記基準電圧生成回路７は、図１に示すように、電源電圧ＶＩ−グランド間に互いに直列接続された抵抗Ｒ１１及びＲ１２と、上記抵抗Ｒ１１に並列接続された抵抗Ｒ１４及びツェナーダイオードＺＤ１と、を備えている。上記抵抗Ｒ１４及びツェナーダイオードＺＤ１は、互いに直列接続されている。また、上記ツェナーダイオードＺＤ１は、電源電圧ＶＩが予め設定された電圧ＶＬ１を超えると電流が流れるようなツェナー電圧Ｖｚのものを用いている。即ち、ツェナー電圧Ｖｚは下記の式（３）で表される。
Ｖｚ＝ＶＬ×｛１−Ｒ１２／（Ｒ１１＋Ｒ１２）｝ …（３）
【００３３】
よって、電源電圧ＶＩが電圧ＶＬ１より低くツェナーダイオードＺＤ１にツェナー電流が流れない間は、基準電圧Ｖｋは下記の式（４）に示す値となる。
Ｖｋ＝ＶＩ×Ｒ１２／（Ｒ１１＋Ｒ１２） …（４）
【００３４】
一方、電源電圧ＶＩが高くなり電圧ＶＬ１を超えてツェナー電流が流れて、抵抗Ｒ１４が抵抗Ｒ１１に並列接続されるため、基準電圧Ｖｋが増加する。このときの基準電圧Ｖｋについて詳しく説明すると、下記の式（５）の連立式が成り立つことになる。
Ｒ１１×Ｉ１１＝ＶＩ−Ｖｋ
Ｒ１２×（Ｉ１１＋Ｉ１４）＝Ｖｋ
Ｒ１４×Ｉ１４＝ＶＩ−Ｖｋ−Ｖｚ …（５）
この式（５）を解くと、基準電圧Ｖｋが式（６）で表される。
Ｖｋ＝［Ｒ１２×｛ＶＩ×（Ｒ１１＋Ｒ１４）−Ｖｚ×Ｒ１１｝］／［Ｒ１１×Ｒ１２＋Ｒ１１×Ｒ１４＋Ｒ１２×Ｒ１４］ …（６）
【００３５】
この基準電圧Ｖｋについて図３を用いて説明する。この例では、ツェナー電圧Ｖｚが９ＶのツェナーダイオードＺＤ１を用いているので、電源電圧ＶＩが１０．５Ｖ（＝電圧ＶＬ１）まではツェナーダイオードＺＤ１にかかる電圧が９Ｖよりも低く、基準電圧Ｖｋは抵抗Ｒ１１と抵抗Ｒ１２との分圧値になっている。この電源電圧ＶＩが電圧ＶＬ１以下のときの基準電圧Ｖｋを生成する抵抗Ｒ１１と抵抗Ｒ１２との分圧比は、下限値Ｖａを生成する抵抗Ｒ４と抵抗Ｒ５//Ｒ６との分圧比よりも低く設定されている。これにより、電源電圧ＶＩが電圧ＶＬ１より低くく、ツェナー電流が流れていない間、基準電圧Ｖｋは、三角波の下限値Ｖａを超えることがない。
【００３６】
一方、電源電圧ＶＩが電圧ＶＬ１を超えたときの基準電圧Ｖｋを生成する抵抗Ｒ１１//Ｒ１４（抵抗Ｒ１１と抵抗Ｒ１４との並列合成抵抗）と抵抗Ｒ１２との分圧比は、下限値Ｖａを生成する抵抗Ｒ４と抵抗Ｒ５//Ｒ６との分圧比よりも高く設定されている。これにより、電源電圧ＶＩが電圧ＶＬ１を超えてツェナー電流が流れると、電源電圧ＶＩに対する基準電圧Ｖｋの傾きが三角波の下限値Ｖａの傾きよりも大きくなるため、電源電圧ＶＩが電圧ＶＬ２＝１２Ｖを超えると基準電圧Ｖｋが三角波の下限値Ｖａより大きくなる。その後、電源電圧ＶＩが増加するに従って基準電圧Ｖｋは、三角波の下限値Ｖａから離れて上限値Ｖｂに近づく。
【００３７】
従って、電源電圧ＶＩが電圧ＶＬ２以下のとき、コンパレータ６２からのパルスＶｏは常時ローとなり、負荷２にはデューティ比１００％の駆動パルスが供給される。電源電圧ＶＩが電圧ＶＬ２を超えると、コンパレータ６２からパルスＶｏが出力され、電源電圧ＶＩが増加するに従ってパルスＶｏのデューティ比が徐々に増加して、駆動パルスのデューティ比が徐々に減少する。
【００３８】
また、周波数調整回路８は、図１に示すように、第１入力トランジスタＱ３に直列接続された抵抗値が可変な抵抗値可変回路８１と、電源電圧ＶＩが所定電圧ＶＬ３以下のとき抵抗値可変回路８１の抵抗値を増加させて充電電流Ｉｃ及び放電電流Ｉｄを引き下げ、電源電圧ＶＩが所定電圧ＶＬ３を超えたとき抵抗値可変回路８１の抵抗値を減少させて充電電流Ｉｃ及び放電電流Ｉｄを引き上げる制御回路８２と、を有している。上記抵抗値可変回路８１は、第１入力トランジスタＱ３のコレクタ−グランド間に直列接続された抵抗Ｒ１及び抵抗Ｒ１００と、抵抗Ｒ１００に並列接続されたトランジスタＱ１００と、から構成されている。
【００３９】
制御回路８２は、電源電圧ＶＩを分圧する抵抗Ｒ１０１及びＲ１０２と、基準電圧生成回路７が生成した基準電圧Ｖｋと抵抗Ｒ１０１及びＲ１０２により分圧された電源電圧ＶＩの分圧電圧Ｖｒとを比較する比較器としてのコンパレータＣＰ１０と、を有している。上記抵抗Ｒ１０１及びＲ１０２は、請求項中の分圧回路を構成し、電源電圧ＶＩ−グランド間に互いに直列接続されている。コンパレータＣＰ１０は、その−端子に分圧電圧Ｖｒが入力され、＋端子に基準電圧Ｖｋが入力され、その出力が抵抗Ｒ１０３を介してトランジスタＱ１００のベースに接続されている。
【００４０】
上記分圧電圧Ｖｒを生成する抵抗Ｒ１０１と抵抗Ｒ１０２による分圧比は、上限値Ｖｂを生成する抵抗Ｒ４及び抵抗Ｒ５の分圧比と、下限値Ｖａを生成する抵抗Ｒ４及び抵抗Ｒ５//Ｒ６の分圧比と、の間に設定される。これにより、図３に示すように、分圧電圧Ｖｒは、三角波の上限値Ｖｂ、下限値Ｖａの間に位置する。さらに、抵抗Ｒ１０１と抵抗Ｒ１０２との分圧比は、電源電圧ＶＩが電圧ＶＬ１以下のときの基準電圧Ｖｋを生成している抵抗Ｒ１１と抵抗Ｒ１２の分圧比よりも高くなるように設定される。従って、電源電圧ＶＩが低く基準電圧Ｖｋが分圧電圧Ｖｒよりも小さいとコンパレータＣＰ１０からはローが出力されて、トランジスタＱ１００がオフとなり、第１入力トランジスタＱ３に流れる電流Ｉ３LOは、下記の式（７）で表される。
Ｉ３LO＝（ＶＩ−Ｖｆ）／（Ｒ１＋Ｒ１００） …（７）
Ｖｆ：第１入力トランジスタＱ３のエミッタ−コレクタ間電圧
【００４１】
一方、電源電圧ＶＩが上昇して基準電圧Ｖｋが分圧電圧Ｖｒよりも高くなるとコンパレータＣＰ１０からはハイ（Ｈｉｇｈ）が出力されて、トランジスタＱ１００がオンとなり、第１入力トランジスタＱ３に流れる電流Ｉ３HIは、下記の式（８）で表される。
Ｉ３HI＝（ＶＩ−Ｖｆ）／Ｒ１ …（８）
【００４２】
上記式（７）及び（８）から明らかなようにＩ３LO＜Ｉ３HIなので、基準電圧Ｖｋが分圧電圧Ｖｒよりも低いときは基準電圧Ｖｋが分圧電圧Ｖｒよりも高いときに比べてコンデンサＣ１を充放電する充電電流Ｉｃ（＝Ｉ３）、放電電流Ｉｄ（＝２×Ｉ３）が小さくなって三角波の周波数が低くなる。
【００４３】
上記周波数調整回路８の動作について図３に基づいて説明する。上述したように電源電圧ＶＩが電圧ＶＬ２＝１２Ｖよりも低いときは基準電圧Ｖｋが三角波の下限値Ｖａを下回っており、デューティ比１００％の駆動パルスが出力される。電源電圧ＶＩが上がって電圧ＶＬ２＝１２Ｖを超えると基準電圧Ｖｋが三角波の下限値Ｖａを上回ってデューティ比１００％未満の駆動パルスが出力される。電源電圧ＶＩが上がれば上がるほど基準電圧Ｖｋは三角波の上限値Ｖｂに近づいていくので駆動パルスのデューティ比が低くなる。
【００４４】
そして、基準電圧Ｖｋが分圧電圧Ｖｒよりも低く、電源電圧ＶＩが所定電圧ＶＬ３（＝１４Ｖ）よりも低い間は、コンパレータＣＰ１０からはローが出力され、放電電流Ｉｄ及び充電電流Ｉｃが減少し、三角波の周波数が減少するため、駆動パルスの周波数も減少する。一方、基準電圧Ｖｋが分圧電圧Ｖｒ以上であり、電源電圧ＶＩが所定電圧ＶＬ３以上の間は、コンパレータＣＰ１０からはハイが出力され、放電電流Ｉｄ及び充電電流Ｉｃが増加し、三角波の周波数が増加するため、駆動パルスの周波数も減少する。
【００４５】
上述した実施形態によれば、周波数調整回路８が、電源電圧ＶＩが所定電圧ＶＬ３以下のときに、三角波生成回路５により生成される三角波の周波数を低くして駆動パルスの周波数を低くする。従って、電源電圧ＶＩが高くデューティ比が高い高デューティ領域において、駆動パルスのデューティ比を変えずに周波数だけを低くすることができるため、駆動パルスのロー期間を長くなり、立下りと立ち上がりとがつながることがなくなる。結果、高デューティ領域においてデューティ比が不正確になるのを防止することができ、デューティ比の精度を向上させることができる。
【００４６】
上記効果を図４を用いて詳しく説明する。図４は、従来の周波数調整回路８がない負荷制御装置と本発明の周波数調整回路８を備えた負荷制御装置４とにおいて、電源電圧ＶＩ＝１３Ｖで高デューティ比での駆動パルスの出力波形を示すタイムチャートである。同図（Ａ）に示すように、従来は駆動パルスが下がりきっておらず、パルスＶｏで定めているロー期間が消失しているが、同図（Ｂ）に示すように、本発明は駆動パルスが０Ｖまで下がってロー期間が確保されている。周波数が低くなってもデューティ比が同じならば負荷２の電力は同じである。同じデューティ比で周波数が例えば半分になるとロー期間は２倍になるので、ＭＯＳＦＥＴ６１のスイッチングをゆっくり行っても、従来のように立ち下がりと立ち上がりとがつながることはなくなり、デューティ比の精度が確保されているのが分かる。
【００４７】
単純に周波数を下げてしまうと低デューティ比領域ではロー期間が長くなりすぎて負荷２が例えばランプであった場合にはちらつきといった不快な現象が出てしまう。しかしながら、本実施形態によれば高デューティ領域のみ周波数を下げているので、高デューティ領域ではロー期間が短いので周波数を下げてもちらつきが感じにくい。
【００４８】
また、上述した実施形態によれば、制御回路８２が、電源電圧ＶＩが所定電圧ＶＬ３以下のとき抵抗値可変回路８１の抵抗値を増加させて充電電流Ｉｃ及び放電電流Ｉｄを引き下げ、電源電圧ＶＩが所定電圧ＶＬ３を超えたときに抵抗値可変回路８１の抵抗値を減少させて充電電流Ｉｃ及び放電電流Ｉｄを引き上げるので、第１入力トランジスタＱ３に流れる電流Ｉ３を制御するだけで充電電流Ｉｃ及び放電電流Ｉｄの双方を制御することができるので、簡単な回路構成で駆動パルスの周波数を低くすることができる。
【００４９】
上述した実施形態によれば、制御回路８２が、基準電圧Ｖｋと分圧電圧Ｖｒとの比較するコンパレータＣＰ１０を有し、分圧電圧Ｖｒが基準電圧Ｖｋ以下のときに電源電圧ＶＩが所定電圧ＶＬ３以下と判断するので、基準電圧ＶＩを流用することにより簡単な構成で電源電圧ＶＩが所定電圧ＶＬ３以下と判断できる。
【００５０】
なお、上述した実施形態によれば、コンパレータＣＰ１０は分圧電圧Ｖｒと基準電圧生成回路７により生成された基準電圧Ｖｋとを比較していたが、本発明はこれに限ったものではない。例えば、コスト的に問題がなければ定電圧源を設け、この定電圧源により生成された定電圧と電源電圧ＶＩの増加に伴って増加する分圧電圧ＶｒとをコンパレータＣＰ１０で比較して、充電電流Ｉｃ及び放電電流Ｉｄを調整するようにしてもよい。
【００５１】
また、上述した実施形態によれば、抵抗値可変回路８１は、互いに直列接続された抵抗Ｒ１及びＲ１００と、抵抗Ｒ１００に並列接続されたトランジスタＱ１００と、で構成していたが、本発明はこれに限ったものではない。抵抗値可変回路８１としては、抵抗値を変えることができる他の公知の構成であってもよい。
【００５２】
また、上述した実施形態によれば、三角波生成回路５においては第１、第２カレントミラー回路５１、５２を用いてコンデンサＣ１を充電していたが、本発明はこれに限ったものではない。例えば、一般的な定電流源を用いて充電してもよいし、放電抵抗を用いて放電してもよい。ただし、この場合、定電流源から出力される定電流と放電抵抗の抵抗値とをそれぞれ別々に制御して放電電流Ｉｄと充電電流Ｉｃとを変える必要があるため、実施形態のものが好ましい。
【００５３】
また、上述した実施形態によれば、電源電圧ＶＩが電圧ＶＬ１以下のときの基準電圧Ｖｋを生成する抵抗Ｒ１１と抵抗Ｒ１２との分圧比を、下限値Ｖａを生成する抵抗Ｒ４と抵抗Ｒ５//Ｒ６との分圧比よりも低くして、図３に示すように、電源電圧ＶＩが電圧ＶＬ１以下のときは基準電圧Ｖｋが三角波の下限値Ｖａを超えないようにしてデューティ比１００％の駆動パルスを出力していたが、本発明はこれに限ったものではない。例えば、電源電圧ＶＩが電圧ＶＬ１以下のときの基準電圧Ｖｋを生成する抵抗Ｒ１１と抵抗Ｒ１２との分圧比を、下限値Ｖａを生成する抵抗Ｒ４と抵抗Ｒ５//Ｒ６との分圧比よりも高くして、図５に示すように、電源電圧ＶＩが電圧ＶＬ１以下であっても基準電圧Ｖｋが三角波の下限値Ｖａを超えるようにしてもよい。この場合、駆動パルスは、電源電圧ＶＩが電圧ＶＬ１以下のときは１００％未満の高デューティ比で一定となり、電源電圧ＶＩが電圧ＶＬ１を超えると電源電圧ＶＩの増加に伴ってデューティ比が減少し始める。
【００５４】
また、上述した実施形態によれば、ＭＯＳＦＥＴ６１は、負荷２とグランドとの間に接続されていたが、本発明はこれに限ったものではない。例えば、図６に示すように、ＰチャンネルのＭＯＳＦＥＴ６１を用いて、負荷２と電源電圧ＶＩとの間に接続させるようにしてもよい。ＰチャンネルのＭＯＳＦＥＴ６１を用いる場合、ＯＲゲート６３の代わりにＮＯＲゲート６４を用いれば、図２（Ｂ）に示すパルスＶｏに対して図２（Ｄ）と同様の駆動パルスを負荷２に供給することができる。
【００５５】
また、図７に示すように、ツェナーダイオードＺＤ１と抵抗Ｒ１４をグランド側に接続させて、コンパレータ６２の入力を入れ換えるようにしてもよい。
【００５６】
上述した実施形態によれば、コンパレータＣＰ３及びＣＰ１０にヒステリシスを設けなかったが、ヒステリシスを設けてもよい。
【００５７】
また、上述した実施形態によれば、１２Ｖのバッテリ３を例に挙げて説明していたが、２４Ｖや３６Ｖのバッテリ３のシステムにも適用しても良い。
【００５８】
また、上述した実施形態によれば、周波数の切り替えが２段階であったが、本発明はこれに限ったものではない。周波数の切り替えとしては３段以上あってもよい。例えば、３段階に周波数を切り替える周波数調整回路８の一例を図８に示す。同図に示すように、図１と同様の構成の周波数調整回路８を複数設ければ周波数の切替を簡単に３段以上にすることができる。
【００５９】
また、上述した実施形態によれば、ドライブＤＲによりパルスＶｏを反転増幅しているため、図２に示すように、負荷２に対する駆動パルスはコンパレータ６２からのパルスＶｏに対して反転している。このため、基準電圧Ｖｋを増加させて駆動パルスのデューティ比を減少させていたが、本発明はこれに限ったものではない。例えば、ドライブＤＲにより反転させずにコンパレータ６２からのパルスＶｏと負荷２に対する駆動パルスとのハイ・ローが同じであれば、基準電圧Ｖｋを減少させて駆動パルスのデューティ比を減少させる。
【００６０】
また、前述した実施形態は本発明の代表的な形態を示したに過ぎず、本発明は、実施形態に限定されるものではない。即ち、本発明の骨子を逸脱しない範囲で種々変形して実施することができる。
【符号の説明】
【００６１】
２ 負荷
４ 負荷制御装置
５ 三角波生成回路
６ パルス駆動回路
７ 基準電圧生成回路
８ 周波数調整回路
５１ 第１カレントミラー回路
５２ 第２カレントミラー回路
８１ 抵抗値可変回路
８２ 制御回路
Ｃ１ コンデンサ（容量）
ＣＰ１０ コンパレータ（比較器）
Ｑ３ 第１入力トランジスタ
Ｑ４ 第１出力トランジスタ
Ｑ５ 第２出力トランジスタ
Ｑ６ 第２入力トランジスタ
Ｑ８ 第３出力トランジスタ
Ｑ９ 第３出力トランジスタ
Ｖｋ 基準電圧
ＶＩ 電源電圧
【技術分野】
【０００１】
本発明は、負荷制御装置に係り、特に、負荷に供給される電源電圧から三角波を生成する三角波生成回路と、前記三角波生成回路により生成される三角波と基準電圧との比較に応じたデューティ比の駆動パルスを前記負荷に供給するパルス駆動回路と、前記電源電圧が増加するに従って前記基準電圧を増加または減少させて前記駆動パルスのデューティ比を減少させる基準電圧生成回路と、を備えた負荷制御装置に関するものである。
【背景技術】
【０００２】
従来より、自動車に搭載されたモータやランプなどの負荷をパルス幅変調（以下、単に「ＰＷＭ変調」という）と呼ばれる技術により制御する負荷制御装置が知られている。ＰＷＭ変調制御を行う負荷制御装置は、バッテリの電源電圧の入力に対して、電源電圧と同じ高さの駆動パルスを負荷に対して出力する。上記駆動パルスのデューティ比は、所望の電力を負荷に供給できるような値に設定されている。
【０００３】
ところで、自動車の発電装置の故障等により異常が発生すると、一般に１２Ｖ〜１４．５Ｖの範囲にあるバッテリの電源電圧が、１６Ｖ以上まで上昇してしまうことがある。このとき、負荷に供給される駆動パルスの高さも上昇するため、デューティ比を一定にすると、負荷に対する実効電力が上昇して負荷への電力供給が必要以上に行われてしまう、という問題があった。例えば、負荷としてのランプに供給する実効電力が上昇すると、ランプの寿命が短くなったり、必要以上の照度となったランプにより照射された場合、照射された人は非常にまぶしく感じてしまう。
【０００４】
そこで、バッテリの電源電圧が増加するに従ってパルスのデューティ比を引き下げる負荷制御装置が考えられている（特許文献１）。この負荷制御装置においては、例えば、電源電圧が１２Ｖ以下のときはデューティ比１００％のパルスを負荷に供給し、電源電圧が１２Ｖを越えるとデューティ比を徐々に小さくしている。
【０００５】
ところで、ＰＷＭ制御においては、負荷電流のスイッチングをあまり急激に行うと電磁ノイズが放射されてしまい周辺の機器に悪影響を及ぼすことがあるので、負荷電流がある程度ゆっくり変化するようにスイッチングさせるのが一般的である。しかしながら、上述した従来のように、電源電圧が１２Ｖ以下のときはデューティ比１００％でパルスを負荷に供給し、電源電圧１２Ｖを越えるとデューティ比を１００％から徐々に小さくする負荷制御装置においても、電磁ノイズが発生しないようにゆっくりとスイッチングを行うと、例えば９０％といった高デューティ領域では、図４（Ａ）に示すように、駆動パルスの立ち下がりと立ち上がりが重なってしまって、デューティ比が不正確になる、という問題があった。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００９−６５２４６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
そこで、本発明は、高デューティ領域においてデューティ比が不正確になるのを防止することにより、デューティ比の精度を向上させた負荷制御装置を提供することを課題とする。
【課題を解決するための手段】
【０００８】
上述した課題を解決するための請求項１記載の発明は、負荷に供給される電源電圧から三角波を生成する三角波生成回路と、前記三角波生成回路により生成される三角波と基準電圧との比較に応じたデューティ比の駆動パルスを前記負荷に供給するパルス駆動回路と、前記電源電圧が増加するに従って前記基準電圧を増加または減少させて前記駆動パルスのデューティ比を減少させる基準電圧生成回路と、を備えた負荷制御装置において、前記電源電圧が所定電圧以下のときに、前記三角波生成回路により生成される三角波の周波数を低くして前記駆動パルスの周波数を低くする周波数調整回路をさらに備えたことを特徴とする負荷制御装置に存する。
【０００９】
請求項２記載の発明は、前記三角波生成回路が、容量と、前記電源電圧に接続された第１入力トランジスタ、前記第１入力トランジスタにカレントミラー接続された第１出力トランジスタ、及び、前記第１入力トランジスタにカレントミラー接続されると共に前記容量に直列接続された第２出力トランジスタ、から構成され、前記第２出力トランジスタに流れる一定の充電電流を前記容量に供給する第１カレントミラー回路と、前記第１出力トランジスタに直列接続された第２入力トランジスタと、前記第２入力トランジスタにカレントミラー接続されると共に前記容量の両端に接続された第３出力トランジスタと、から構成され、前記容量を前記第３出力トランジスタに流れる一定の放電電流で放電させる第２カレントミラー回路と、を有し、前記周波数調整回路が、前記第１入力トランジスタに直列接続された抵抗値が可変な抵抗値可変回路と、前記電源電圧が前記所定電圧以下のときに前記抵抗値可変回路の抵抗値を増加させて前記充電電流及び前記放電電流を減少させ、前記電源電圧が前記所定電圧を超えたときに前記抵抗値可変回路の抵抗値を減少させて前記充電電流及び前記放電電流を増加させる制御回路と、を有することを特徴とする請求項１に記載の負荷制御装置に存する。
【００１０】
請求項３記載の発明は、前記制御回路が、前記電源電圧を分圧する分圧回路と、前記基準電圧生成回路が生成した基準電圧と前記分圧回路により分圧された前記電源電圧の分圧電圧とを比較する比較器と、を有し、前記分圧電圧が前記基準電圧以上のときに前記電源電圧が所定電圧以下であると判断することを特徴とする請求項２に記載の負荷制御装置に存する。
【発明の効果】
【００１１】
以上説明したように請求項１記載の発明によれば、周波数調整回路が、電源電圧が所定電圧以下のときに、三角波生成回路により生成される三角波の周波数を低くして駆動パルスの周波数を低くする。従って、電源電圧が高くデューティ比が高い高デューティ領域において、駆動パルスのデューティ比を変えずに周波数だけを低くすることができるため、駆動パルスのロー期間が長くなり、立下りと立ち上がりとがつながることがなくなる。結果、高デューティ領域においてデューティ比が不正確になるのを防止することができ、デューティ比の精度を向上させることができる。
【００１２】
請求項２記載の発明によれば、制御回路が、電源電圧が所定電圧以下のとき抵抗値可変回路の抵抗値を増加させて充電電流及び放電電流を引き下げ、電源電圧が所定電圧を超えたときに抵抗値可変回路の抵抗値を減少させて充電電流及び放電電流を引き上げるので、第１入力トランジスタに流れる電流を制御するだけで充電電流及び放電電流の双方を制御することができるので、簡単な回路構成で駆動パルスの周波数を低くすることができる。
【００１３】
請求項３記載の発明によれば、制御回路が、基準電圧と分圧電圧との比較する比較器を有し、分圧電圧が基準電圧以下のときに電源電圧が所定電圧以下と判断するので、基準電圧を流用することにより簡単な構成で電源電圧が所定電圧以下と判断できる。
【図面の簡単な説明】
【００１４】
【図１】本発明の負荷制御装置を組み込んだ電源供給回路の一実施形態を示す回路図である。
【図２】（Ａ）〜（Ｄ）はそれぞれ、三角波、パルスＶｏ、制御信号、駆動パルスのタイムチャートである。
【図３】電源電圧ＶＩに対する三角波の下限値Ｖａ、上限値Ｖｂ、基準電圧Ｖｋ及び分圧電圧Ｖｒを示すグラフである。
【図４】（Ａ）は従来の負荷制御装置から出力されるパルスＶｏと高デューティ比の駆動パルスとを示すタイムチャートであり、（Ｂ）は図１に示す本発明の負荷制御装置から出力されるパルスＶｏと高デューティ比の駆動パルスとを示すタイムチャートである。
【図５】他の実施形態における電源電圧ＶＩに対する三角波の下限値Ｖａ、上限値Ｖｂ、基準電圧Ｖｋ及び分圧電圧Ｖｒを示すグラフである。
【図６】他の実施形態における負荷制御装置を組み込んだ電源供給回路を示す回路図である。
【図７】他の実施形態における負荷制御装置を組み込んだ電源供給回路を示す回路図である。
【図８】他の実施形態における周波数調整回路を示す回路図である。
【発明を実施するための形態】
【００１５】
以下、本発明の負荷制御装置を組み込んだ電源供給回路について図１〜図４を参照して説明する。本実施形態では、ＰＷＭ変調制御により所定の負荷を駆動する負荷制御装置に関して説明する。この負荷制御装置では、電源電圧が増加するに従って負荷に供給する駆動パルスのデューティ比を減少させ、負荷の実行電力が大きく変動しないようにしつつ、電源電圧が所定電圧以下であり高デューティ比の駆動パルスが供給されている間は駆動パルスの周波数を低くして、パルス波形が崩れてデューティ比が不正確になるのを防止する。
【００１６】
図１に示すように、電源供給回路１は、ランプなどの負荷２と、この負荷２に電源を供給するためのバッテリ３と、負荷２に対するバッテリ３からの電源電圧の供給を制御する負荷制御装置４と、を備えている。上記負荷制御装置４は、ＩＣ化され、電源入力端子ＴＰと、出力端子ＴＯと、グランド端子ＴＧと、制御端子ＴＣと、を備えている。本実施形態では、負荷制御装置４の全部をＩＣ化した例について説明するが、本発明はこれに限ったものではなく、負荷制御装置４の一部のみをＩＣ化してもよい。
【００１７】
電源入力端子ＴＰは、バッテリ３のプラス側に接続されている。このバッテリ３のプラス側には、負荷２の一端が接続されている。出力端子ＴＯは、負荷２の他端に接続されている。グランド端子ＴＧは、バッテリ３のマイナス側に接続され、内部ではグランドに接地されている。なお、バッテリ３のマイナス側はグランドに接地されている。制御端子ＴＣには、ＥＣＵ６０からの制御信号が供給される。
【００１８】
上記負荷制御装置４は、負荷２に供給される電源電圧ＶＩから三角波を生成する三角波生成回路５と、三角波生成回路５により生成される三角波と基準電圧Ｖｋとの比較に応じたデューティ比の駆動パルスを負荷２に供給するパルス駆動回路６と、電源電圧ＶＩが増加するに従って基準電圧Ｖｋを増加させて駆動パルスのデューティ比を減少させる基準電圧生成回路７と、電源電圧ＶＩが所定電圧ＶＬ３以下であり高デューティ比の駆動パルスが出力されているときに、三角波生成回路５により生成される三角波の周波数を低くして駆動パルスの周波数を低くする周波数調整回路８と、を備えている。
【００１９】
上記三角波生成回路５は、容量としてのコンデンサＣ１と、コンデンサＣ１に一定の充電電流Ｉｃを供給する第１カレントミラー回路５１と、コンデンサＣ１を一定の放電電流Ｉｄで放電させる第２カレントミラー回路５２と、第２カレントミラー回路５２による放電時にコンデンサＣ１の両端電圧ＶＣ１が下限値Ｖａを下回ると第２カレントミラー回路５２による放電を停止させ、放電停止中に第１カレントミラー回路５１により充電されてコンデンサＣ１の両端電圧ＶＣ１が上限値Ｖｂを上回ると第２カレントミラー回路５２による放電を再開させてコンデンサＣ１を放電させる充放電制御回路５３と、を有している。
【００２０】
上記コンデンサＣ１は、その両端電圧ＶＣ１が三角波となるように充放電される。このコンデンサＣ１の一端は、後述する第１、第２カレントミラー回路５１、５２に接続され、他端はグランドに接続されている。上記第１カレントミラー回路５１は、電源電圧ＶＩに接続された第１入力トランジスタＱ３と、第１入力トランジスタＱ３にカレントミラー接続された第１出力トランジスタＱ４と、第１入力トランジスタＱ３にカレントミラー接続されると共にコンデンサＣ１に直列接続された第２出力トランジスタＱ５と、から構成されている。
【００２１】
上記第１入力トランジスタＱ３は、エミッタが電源電圧ＶＩに接続され、コレクタが後述する抵抗Ｒ１、Ｒ１００を介してグランドに接続され、ベース−コレクタ間が接続されている。上記第１、第２出力トランジスタＱ４、Ｑ５は、エミッタが第１入力トランジスタＱ３のエミッタに接続され、ベースが第１入力トランジスタＱ３のベースに接続されている。即ち、トランジスタＱ３〜Ｑ５は、エミッタ−ベース間電圧が互いに等しくなるように接続されている。これにより、電源電圧ＶＩが供給されて第１入力トランジスタＱ３のエミッタ−コレクタ間に電流Ｉ３が流れると、第１出力、第２出力トランジスタＱ４、Ｑ５のエミッタ−コレクタ間にも電流Ｉ３と等しい電流Ｉ４、Ｉ５が流れる（即ち、Ｉ３＝Ｉ４＝Ｉ５）。第２出力トランジスタＱ５のコレクタは、コンデンサＣ１の一端に接続される。これにより、コンデンサＣ１は、第２出力トランジスタＱ５に流れる電流Ｉ５である充電電流Ｉｃにより充電される。
【００２２】
上記第２カレントミラー回路５２は、第１出力トランジスタＱ４に直列接続された第２入力トランジスタＱ６と、第２入力トランジスタＱ６にカレントミラー接続された２つの第３出力トランジスタＱ８、Ｑ９と、から構成されている。第２入力トランジスタＱ６は、コレクタが第１出力トランジスタＱ４のコレクタに接続され、エミッタがグランドに接続され、ベース−コレクタ間が抵抗Ｒ３を介して接続されている。上記第３出力トランジスタＱ８、Ｑ９はそれぞれ、エミッタが第２入力トランジスタＱ６のエミッタに接続され、ベースが抵抗Ｒ３を介して第２入力トランジスタＱ６のベースに接続されている。
【００２３】
即ち、トランジスタＱ６、Ｑ８及びＱ９は、エミッタ−ベース間電圧が互いに等しくなるように接続されている。これにより、第１出力トランジスタＱ４からの電流Ｉ４が第２入力トランジスタＱ６に流れると（即ちＩ４＝Ｉ６）、第３出力トランジスタＱ８、Ｑ９にもそれぞれ電流Ｉ６と等しい電流Ｉ８、Ｉ９が流れる（即ち、Ｉ６＝Ｉ８＝Ｉ９）。第３出力トランジスタＱ８、Ｑ９の双方のコレクタは、コンデンサＣ１の一端に接続され、双方のエミッタは、コンデンサＣ１の他端に接続される。これにより、第２カレントミラー回路５２は、第３出力トランジスタＱ８、Ｑ９にそれぞれ流れる電流Ｉ８、Ｉ９の合計値（＝Ｉ８＋Ｉ９）である放電電流ＩｄでコンデンサＣ１を放電する。以上のことから明らかなように、放電電流Ｉｄ＝２×Ｉ３、充電電流Ｉｃ＝Ｉ３となる。
【００２４】
充放電制御回路５３は、抵抗Ｒ３を介して第２入力トランジスタＱ６のベースとエミッタとの間に接続されたトランジスタＱ７と、電源電圧ＶＩ−グランド間に直列接続された抵抗Ｒ１０及びトランジスタＱ１１と、を有している。トランジスタＱ７のベースは、抵抗Ｒ１０及びトランジスタＱ１１間に接続されている。また、充放電制御回路５３は、コンデンサＣ１の両端電圧ＶＣ１（三角波）が＋端子に入力され、基準電圧Ｖｔ１が−端子に入力されたコンパレータＣＰ１と、電源電圧ＶＩを分圧して基準電圧Ｖｔ１としてコンパレータＣＰ１に供給するための抵抗Ｒ４及びＲ５と、抵抗Ｒ５に並列接続された抵抗Ｒ６及びトランジスタＱ１０と、を有している。上記抵抗Ｒ６及びトランジスタＱ１０は、互いに直列接続されている。また、上記トランジスタＱ１０及びＱ１１のベースはそれぞれ、抵抗Ｒ７及びＲ９を介してコンパレータＣＰ１の出力に接続されている。
【００２５】
次に、上記充放電制御回路５３の動作について説明する。例えば、コンデンサＣ１があまり充電されておらず両端電圧ＶＣ１がほぼ０のときから考えてみる。当然、両端電圧ＶＣ１が基準電圧Ｖｔ１よりも小さくなり、コンパレータＣＰ１からロー（Ｌｏｗ）が出力される。コンパレータＣＰ１からローが出力されると、トランジスタＱ１０及びＱ１１がオフして、トランジスタＱ７がオンする。トランジスタＱ７がオンすると、第２入力トランジスタＱ６がオフして、電流Ｉ６は０となる。
【００２６】
これにより、第３出力トランジスタＱ８及びＱ９に流れる電流Ｉ８及びＩ９も０となって、第２カレントミラー回路５２による放電が停止され、コンデンサＣ１は、第１カレントミラー回路５１からの充電電流Ｉｃにより充電される。一方、トランジスタＱ１０がオフすると、抵抗Ｒ５と抵抗Ｒ６との接続が切り離され、基準電圧Ｖｔ１は下記の式（１）に示す値と成る。この式（１）に示す基準電圧Ｖｔ１が三角波の上限値Ｖｂとなる。
Ｖｔ１＝ＶＩ×Ｒ５／（Ｒ５＋Ｒ４）＝Ｖｂ …（１）
【００２７】
そして、コンデンサＣ１が第１カレントミラー回路５１からの充電電流Ｉｃにより充電された結果、コンデンサＣ１の両端電圧ＶＣ１が上限値Ｖｂを超えると、コンパレータＣＰ１の出力がローからハイ（ｈｉｇｈ）に切り替わる。コンパレータＣＰ１の出力がローからハイに切り替わると、トランジスタＱ１０及びＱ１１がオフからオンに切り替わる。トランジスタＱ１１がオンすると、トランジスタＱ７がオフして、第２入力トランジスタＱ６がオンして、電流Ｉ６は電流Ｉ３と等しくなる。これにより、第３出力トランジスタＱ８及びＱ９に流れる電流Ｉ８及びＩ９も電流Ｉ３と等しくなって、コンデンサＣ１は第２カレントミラー回路５２により放電電流Ｉｄ（＝２×Ｉ３）で放電される。このとき、コンデンサＣ１は、第１カレントミラー回路５１による充電が継続されているため、差し引いて充電電流Ｉｃと等しい電流で放電される。一方、トランジスタＱ１０がオフすると、抵抗Ｒ６が抵抗Ｒ５に並列接続されるため、基準電圧Ｖｔ１は下記の式（２）に示す値に引き下げられる。この式（２）に示す基準電圧Ｖｔ１が三角波の下限値Ｖａとなる。
Ｖｔ１＝ＶＩ×（Ｒ５//Ｒ６）／｛（Ｒ５//Ｒ６）＋Ｒ４｝＝Ｖａ＜Ｖｂ …（２）
なお、Ｒ５//Ｒ６は、抵抗Ｒ５と抵抗Ｒ６との並列合成抵抗である。
【００２８】
その後、コンデンサＣ１が第２カレントミラー回路５２により放電された結果、コンデンサＣ１の両端電圧ＶＣ１が下限値Ｖａを下回ると、コンパレータＣＰ１からハイからローに切り替わり、第２カレントミラー回路５２による放電が停止され、コンデンサＣ１が充電される。従って、図２（Ａ）に示すように、コンデンサＣ１が充電されているときは上限値Ｖｂが基準電圧Ｖｔ１としてコンパレータＣＰ１に供給され、コンデンサＣ１が放電されているときは下限値Ｖａ（＜Ｖｂ）が基準電圧Ｖｔ１としてコンパレータＣＰ１に供給されるため、コンデンサＣ１の両端電圧ＶＣ１は、下限値Ｖａと上限値Ｖｂとの間で増減する三角波となる。
【００２９】
上記パルス駆動回路６は、図１に示すように、負荷２に対するバッテリ３からの電源電圧ＶＩをオンオフして、負荷２に対して電源電圧ＶＩと同じ高さの駆動パルスを供給するＭＯＳＦＥＴ６１と、三角波生成回路５により生成される三角波と基準電圧Ｖｋとの比較に応じたデューティ比のパルスＶｏを出力するコンパレータ６２と、コンパレータ６２からのパルスＶｏ及びＥＣＵ６０からの制御信号が入力されるＯＲゲート６３と、ＯＲゲート３６から出力されるパルスＶｏを反転増幅して、ＭＯＳＦＥＴ６１のゲートに供給するドライブＤＲと、を備えている。
【００３０】
上記ＭＯＳＦＥＴ６１は、Ｎチャンネルの電界効果トランジスタであり、そのドレインが出力端子ＴＯを介して負荷２に接続され、ソースがグランドに接続されている。上記コンパレータ６２は、その−端子に三角波生成回路５により生成された三角波（即ちコンデンサＣ１の両端電圧ＶＣ１）が入力され、＋端子に基準電圧生成回路７により生成される基準電圧Ｖｋが入力される。コンパレータ６２は、図２（Ｂ）に示すように、三角波が基準電圧Ｖｋより小さい間はハイとなり、三角波が基準電圧Ｖｋより大きい間はローとなる、パルスＶｏを出力する。
【００３１】
上記ＯＲゲート６３には、コンパレータ６２からのパルスＶｏと、ＥＣＵ６０からの制御信号と、がそれぞれ入力される。ＯＲゲート６３は、制御信号がハイの間はパルスＶｏの出力を停止し、制御信号がローになるとその出力からパルスＶｏを出力する。ＯＲゲート６３からパルスＶｏが出力されると、そのパルスＶｏはドライブＤＲにより反転増幅されてＭＯＳＦＥＴ６１のゲートに接続される。よって、図２（Ｃ）及び（Ｄ）に示すように、制御信号がローのとき、パルスＶｏに対して反転した駆動パルスが負荷２に対して供給される。上記駆動パルスは、基準電圧Ｖｋが増幅するに従って駆動パルスのデューティ比が減少する。
【００３２】
上記基準電圧生成回路７は、図１に示すように、電源電圧ＶＩ−グランド間に互いに直列接続された抵抗Ｒ１１及びＲ１２と、上記抵抗Ｒ１１に並列接続された抵抗Ｒ１４及びツェナーダイオードＺＤ１と、を備えている。上記抵抗Ｒ１４及びツェナーダイオードＺＤ１は、互いに直列接続されている。また、上記ツェナーダイオードＺＤ１は、電源電圧ＶＩが予め設定された電圧ＶＬ１を超えると電流が流れるようなツェナー電圧Ｖｚのものを用いている。即ち、ツェナー電圧Ｖｚは下記の式（３）で表される。
Ｖｚ＝ＶＬ×｛１−Ｒ１２／（Ｒ１１＋Ｒ１２）｝ …（３）
【００３３】
よって、電源電圧ＶＩが電圧ＶＬ１より低くツェナーダイオードＺＤ１にツェナー電流が流れない間は、基準電圧Ｖｋは下記の式（４）に示す値となる。
Ｖｋ＝ＶＩ×Ｒ１２／（Ｒ１１＋Ｒ１２） …（４）
【００３４】
一方、電源電圧ＶＩが高くなり電圧ＶＬ１を超えてツェナー電流が流れて、抵抗Ｒ１４が抵抗Ｒ１１に並列接続されるため、基準電圧Ｖｋが増加する。このときの基準電圧Ｖｋについて詳しく説明すると、下記の式（５）の連立式が成り立つことになる。
Ｒ１１×Ｉ１１＝ＶＩ−Ｖｋ
Ｒ１２×（Ｉ１１＋Ｉ１４）＝Ｖｋ
Ｒ１４×Ｉ１４＝ＶＩ−Ｖｋ−Ｖｚ …（５）
この式（５）を解くと、基準電圧Ｖｋが式（６）で表される。
Ｖｋ＝［Ｒ１２×｛ＶＩ×（Ｒ１１＋Ｒ１４）−Ｖｚ×Ｒ１１｝］／［Ｒ１１×Ｒ１２＋Ｒ１１×Ｒ１４＋Ｒ１２×Ｒ１４］ …（６）
【００３５】
この基準電圧Ｖｋについて図３を用いて説明する。この例では、ツェナー電圧Ｖｚが９ＶのツェナーダイオードＺＤ１を用いているので、電源電圧ＶＩが１０．５Ｖ（＝電圧ＶＬ１）まではツェナーダイオードＺＤ１にかかる電圧が９Ｖよりも低く、基準電圧Ｖｋは抵抗Ｒ１１と抵抗Ｒ１２との分圧値になっている。この電源電圧ＶＩが電圧ＶＬ１以下のときの基準電圧Ｖｋを生成する抵抗Ｒ１１と抵抗Ｒ１２との分圧比は、下限値Ｖａを生成する抵抗Ｒ４と抵抗Ｒ５//Ｒ６との分圧比よりも低く設定されている。これにより、電源電圧ＶＩが電圧ＶＬ１より低くく、ツェナー電流が流れていない間、基準電圧Ｖｋは、三角波の下限値Ｖａを超えることがない。
【００３６】
一方、電源電圧ＶＩが電圧ＶＬ１を超えたときの基準電圧Ｖｋを生成する抵抗Ｒ１１//Ｒ１４（抵抗Ｒ１１と抵抗Ｒ１４との並列合成抵抗）と抵抗Ｒ１２との分圧比は、下限値Ｖａを生成する抵抗Ｒ４と抵抗Ｒ５//Ｒ６との分圧比よりも高く設定されている。これにより、電源電圧ＶＩが電圧ＶＬ１を超えてツェナー電流が流れると、電源電圧ＶＩに対する基準電圧Ｖｋの傾きが三角波の下限値Ｖａの傾きよりも大きくなるため、電源電圧ＶＩが電圧ＶＬ２＝１２Ｖを超えると基準電圧Ｖｋが三角波の下限値Ｖａより大きくなる。その後、電源電圧ＶＩが増加するに従って基準電圧Ｖｋは、三角波の下限値Ｖａから離れて上限値Ｖｂに近づく。
【００３７】
従って、電源電圧ＶＩが電圧ＶＬ２以下のとき、コンパレータ６２からのパルスＶｏは常時ローとなり、負荷２にはデューティ比１００％の駆動パルスが供給される。電源電圧ＶＩが電圧ＶＬ２を超えると、コンパレータ６２からパルスＶｏが出力され、電源電圧ＶＩが増加するに従ってパルスＶｏのデューティ比が徐々に増加して、駆動パルスのデューティ比が徐々に減少する。
【００３８】
また、周波数調整回路８は、図１に示すように、第１入力トランジスタＱ３に直列接続された抵抗値が可変な抵抗値可変回路８１と、電源電圧ＶＩが所定電圧ＶＬ３以下のとき抵抗値可変回路８１の抵抗値を増加させて充電電流Ｉｃ及び放電電流Ｉｄを引き下げ、電源電圧ＶＩが所定電圧ＶＬ３を超えたとき抵抗値可変回路８１の抵抗値を減少させて充電電流Ｉｃ及び放電電流Ｉｄを引き上げる制御回路８２と、を有している。上記抵抗値可変回路８１は、第１入力トランジスタＱ３のコレクタ−グランド間に直列接続された抵抗Ｒ１及び抵抗Ｒ１００と、抵抗Ｒ１００に並列接続されたトランジスタＱ１００と、から構成されている。
【００３９】
制御回路８２は、電源電圧ＶＩを分圧する抵抗Ｒ１０１及びＲ１０２と、基準電圧生成回路７が生成した基準電圧Ｖｋと抵抗Ｒ１０１及びＲ１０２により分圧された電源電圧ＶＩの分圧電圧Ｖｒとを比較する比較器としてのコンパレータＣＰ１０と、を有している。上記抵抗Ｒ１０１及びＲ１０２は、請求項中の分圧回路を構成し、電源電圧ＶＩ−グランド間に互いに直列接続されている。コンパレータＣＰ１０は、その−端子に分圧電圧Ｖｒが入力され、＋端子に基準電圧Ｖｋが入力され、その出力が抵抗Ｒ１０３を介してトランジスタＱ１００のベースに接続されている。
【００４０】
上記分圧電圧Ｖｒを生成する抵抗Ｒ１０１と抵抗Ｒ１０２による分圧比は、上限値Ｖｂを生成する抵抗Ｒ４及び抵抗Ｒ５の分圧比と、下限値Ｖａを生成する抵抗Ｒ４及び抵抗Ｒ５//Ｒ６の分圧比と、の間に設定される。これにより、図３に示すように、分圧電圧Ｖｒは、三角波の上限値Ｖｂ、下限値Ｖａの間に位置する。さらに、抵抗Ｒ１０１と抵抗Ｒ１０２との分圧比は、電源電圧ＶＩが電圧ＶＬ１以下のときの基準電圧Ｖｋを生成している抵抗Ｒ１１と抵抗Ｒ１２の分圧比よりも高くなるように設定される。従って、電源電圧ＶＩが低く基準電圧Ｖｋが分圧電圧Ｖｒよりも小さいとコンパレータＣＰ１０からはローが出力されて、トランジスタＱ１００がオフとなり、第１入力トランジスタＱ３に流れる電流Ｉ３LOは、下記の式（７）で表される。
Ｉ３LO＝（ＶＩ−Ｖｆ）／（Ｒ１＋Ｒ１００） …（７）
Ｖｆ：第１入力トランジスタＱ３のエミッタ−コレクタ間電圧
【００４１】
一方、電源電圧ＶＩが上昇して基準電圧Ｖｋが分圧電圧Ｖｒよりも高くなるとコンパレータＣＰ１０からはハイ（Ｈｉｇｈ）が出力されて、トランジスタＱ１００がオンとなり、第１入力トランジスタＱ３に流れる電流Ｉ３HIは、下記の式（８）で表される。
Ｉ３HI＝（ＶＩ−Ｖｆ）／Ｒ１ …（８）
【００４２】
上記式（７）及び（８）から明らかなようにＩ３LO＜Ｉ３HIなので、基準電圧Ｖｋが分圧電圧Ｖｒよりも低いときは基準電圧Ｖｋが分圧電圧Ｖｒよりも高いときに比べてコンデンサＣ１を充放電する充電電流Ｉｃ（＝Ｉ３）、放電電流Ｉｄ（＝２×Ｉ３）が小さくなって三角波の周波数が低くなる。
【００４３】
上記周波数調整回路８の動作について図３に基づいて説明する。上述したように電源電圧ＶＩが電圧ＶＬ２＝１２Ｖよりも低いときは基準電圧Ｖｋが三角波の下限値Ｖａを下回っており、デューティ比１００％の駆動パルスが出力される。電源電圧ＶＩが上がって電圧ＶＬ２＝１２Ｖを超えると基準電圧Ｖｋが三角波の下限値Ｖａを上回ってデューティ比１００％未満の駆動パルスが出力される。電源電圧ＶＩが上がれば上がるほど基準電圧Ｖｋは三角波の上限値Ｖｂに近づいていくので駆動パルスのデューティ比が低くなる。
【００４４】
そして、基準電圧Ｖｋが分圧電圧Ｖｒよりも低く、電源電圧ＶＩが所定電圧ＶＬ３（＝１４Ｖ）よりも低い間は、コンパレータＣＰ１０からはローが出力され、放電電流Ｉｄ及び充電電流Ｉｃが減少し、三角波の周波数が減少するため、駆動パルスの周波数も減少する。一方、基準電圧Ｖｋが分圧電圧Ｖｒ以上であり、電源電圧ＶＩが所定電圧ＶＬ３以上の間は、コンパレータＣＰ１０からはハイが出力され、放電電流Ｉｄ及び充電電流Ｉｃが増加し、三角波の周波数が増加するため、駆動パルスの周波数も減少する。
【００４５】
上述した実施形態によれば、周波数調整回路８が、電源電圧ＶＩが所定電圧ＶＬ３以下のときに、三角波生成回路５により生成される三角波の周波数を低くして駆動パルスの周波数を低くする。従って、電源電圧ＶＩが高くデューティ比が高い高デューティ領域において、駆動パルスのデューティ比を変えずに周波数だけを低くすることができるため、駆動パルスのロー期間を長くなり、立下りと立ち上がりとがつながることがなくなる。結果、高デューティ領域においてデューティ比が不正確になるのを防止することができ、デューティ比の精度を向上させることができる。
【００４６】
上記効果を図４を用いて詳しく説明する。図４は、従来の周波数調整回路８がない負荷制御装置と本発明の周波数調整回路８を備えた負荷制御装置４とにおいて、電源電圧ＶＩ＝１３Ｖで高デューティ比での駆動パルスの出力波形を示すタイムチャートである。同図（Ａ）に示すように、従来は駆動パルスが下がりきっておらず、パルスＶｏで定めているロー期間が消失しているが、同図（Ｂ）に示すように、本発明は駆動パルスが０Ｖまで下がってロー期間が確保されている。周波数が低くなってもデューティ比が同じならば負荷２の電力は同じである。同じデューティ比で周波数が例えば半分になるとロー期間は２倍になるので、ＭＯＳＦＥＴ６１のスイッチングをゆっくり行っても、従来のように立ち下がりと立ち上がりとがつながることはなくなり、デューティ比の精度が確保されているのが分かる。
【００４７】
単純に周波数を下げてしまうと低デューティ比領域ではロー期間が長くなりすぎて負荷２が例えばランプであった場合にはちらつきといった不快な現象が出てしまう。しかしながら、本実施形態によれば高デューティ領域のみ周波数を下げているので、高デューティ領域ではロー期間が短いので周波数を下げてもちらつきが感じにくい。
【００４８】
また、上述した実施形態によれば、制御回路８２が、電源電圧ＶＩが所定電圧ＶＬ３以下のとき抵抗値可変回路８１の抵抗値を増加させて充電電流Ｉｃ及び放電電流Ｉｄを引き下げ、電源電圧ＶＩが所定電圧ＶＬ３を超えたときに抵抗値可変回路８１の抵抗値を減少させて充電電流Ｉｃ及び放電電流Ｉｄを引き上げるので、第１入力トランジスタＱ３に流れる電流Ｉ３を制御するだけで充電電流Ｉｃ及び放電電流Ｉｄの双方を制御することができるので、簡単な回路構成で駆動パルスの周波数を低くすることができる。
【００４９】
上述した実施形態によれば、制御回路８２が、基準電圧Ｖｋと分圧電圧Ｖｒとの比較するコンパレータＣＰ１０を有し、分圧電圧Ｖｒが基準電圧Ｖｋ以下のときに電源電圧ＶＩが所定電圧ＶＬ３以下と判断するので、基準電圧ＶＩを流用することにより簡単な構成で電源電圧ＶＩが所定電圧ＶＬ３以下と判断できる。
【００５０】
なお、上述した実施形態によれば、コンパレータＣＰ１０は分圧電圧Ｖｒと基準電圧生成回路７により生成された基準電圧Ｖｋとを比較していたが、本発明はこれに限ったものではない。例えば、コスト的に問題がなければ定電圧源を設け、この定電圧源により生成された定電圧と電源電圧ＶＩの増加に伴って増加する分圧電圧ＶｒとをコンパレータＣＰ１０で比較して、充電電流Ｉｃ及び放電電流Ｉｄを調整するようにしてもよい。
【００５１】
また、上述した実施形態によれば、抵抗値可変回路８１は、互いに直列接続された抵抗Ｒ１及びＲ１００と、抵抗Ｒ１００に並列接続されたトランジスタＱ１００と、で構成していたが、本発明はこれに限ったものではない。抵抗値可変回路８１としては、抵抗値を変えることができる他の公知の構成であってもよい。
【００５２】
また、上述した実施形態によれば、三角波生成回路５においては第１、第２カレントミラー回路５１、５２を用いてコンデンサＣ１を充電していたが、本発明はこれに限ったものではない。例えば、一般的な定電流源を用いて充電してもよいし、放電抵抗を用いて放電してもよい。ただし、この場合、定電流源から出力される定電流と放電抵抗の抵抗値とをそれぞれ別々に制御して放電電流Ｉｄと充電電流Ｉｃとを変える必要があるため、実施形態のものが好ましい。
【００５３】
また、上述した実施形態によれば、電源電圧ＶＩが電圧ＶＬ１以下のときの基準電圧Ｖｋを生成する抵抗Ｒ１１と抵抗Ｒ１２との分圧比を、下限値Ｖａを生成する抵抗Ｒ４と抵抗Ｒ５//Ｒ６との分圧比よりも低くして、図３に示すように、電源電圧ＶＩが電圧ＶＬ１以下のときは基準電圧Ｖｋが三角波の下限値Ｖａを超えないようにしてデューティ比１００％の駆動パルスを出力していたが、本発明はこれに限ったものではない。例えば、電源電圧ＶＩが電圧ＶＬ１以下のときの基準電圧Ｖｋを生成する抵抗Ｒ１１と抵抗Ｒ１２との分圧比を、下限値Ｖａを生成する抵抗Ｒ４と抵抗Ｒ５//Ｒ６との分圧比よりも高くして、図５に示すように、電源電圧ＶＩが電圧ＶＬ１以下であっても基準電圧Ｖｋが三角波の下限値Ｖａを超えるようにしてもよい。この場合、駆動パルスは、電源電圧ＶＩが電圧ＶＬ１以下のときは１００％未満の高デューティ比で一定となり、電源電圧ＶＩが電圧ＶＬ１を超えると電源電圧ＶＩの増加に伴ってデューティ比が減少し始める。
【００５４】
また、上述した実施形態によれば、ＭＯＳＦＥＴ６１は、負荷２とグランドとの間に接続されていたが、本発明はこれに限ったものではない。例えば、図６に示すように、ＰチャンネルのＭＯＳＦＥＴ６１を用いて、負荷２と電源電圧ＶＩとの間に接続させるようにしてもよい。ＰチャンネルのＭＯＳＦＥＴ６１を用いる場合、ＯＲゲート６３の代わりにＮＯＲゲート６４を用いれば、図２（Ｂ）に示すパルスＶｏに対して図２（Ｄ）と同様の駆動パルスを負荷２に供給することができる。
【００５５】
また、図７に示すように、ツェナーダイオードＺＤ１と抵抗Ｒ１４をグランド側に接続させて、コンパレータ６２の入力を入れ換えるようにしてもよい。
【００５６】
上述した実施形態によれば、コンパレータＣＰ３及びＣＰ１０にヒステリシスを設けなかったが、ヒステリシスを設けてもよい。
【００５７】
また、上述した実施形態によれば、１２Ｖのバッテリ３を例に挙げて説明していたが、２４Ｖや３６Ｖのバッテリ３のシステムにも適用しても良い。
【００５８】
また、上述した実施形態によれば、周波数の切り替えが２段階であったが、本発明はこれに限ったものではない。周波数の切り替えとしては３段以上あってもよい。例えば、３段階に周波数を切り替える周波数調整回路８の一例を図８に示す。同図に示すように、図１と同様の構成の周波数調整回路８を複数設ければ周波数の切替を簡単に３段以上にすることができる。
【００５９】
また、上述した実施形態によれば、ドライブＤＲによりパルスＶｏを反転増幅しているため、図２に示すように、負荷２に対する駆動パルスはコンパレータ６２からのパルスＶｏに対して反転している。このため、基準電圧Ｖｋを増加させて駆動パルスのデューティ比を減少させていたが、本発明はこれに限ったものではない。例えば、ドライブＤＲにより反転させずにコンパレータ６２からのパルスＶｏと負荷２に対する駆動パルスとのハイ・ローが同じであれば、基準電圧Ｖｋを減少させて駆動パルスのデューティ比を減少させる。
【００６０】
また、前述した実施形態は本発明の代表的な形態を示したに過ぎず、本発明は、実施形態に限定されるものではない。即ち、本発明の骨子を逸脱しない範囲で種々変形して実施することができる。
【符号の説明】
【００６１】
２ 負荷
４ 負荷制御装置
５ 三角波生成回路
６ パルス駆動回路
７ 基準電圧生成回路
８ 周波数調整回路
５１ 第１カレントミラー回路
５２ 第２カレントミラー回路
８１ 抵抗値可変回路
８２ 制御回路
Ｃ１ コンデンサ（容量）
ＣＰ１０ コンパレータ（比較器）
Ｑ３ 第１入力トランジスタ
Ｑ４ 第１出力トランジスタ
Ｑ５ 第２出力トランジスタ
Ｑ６ 第２入力トランジスタ
Ｑ８ 第３出力トランジスタ
Ｑ９ 第３出力トランジスタ
Ｖｋ 基準電圧
ＶＩ 電源電圧
【特許請求の範囲】
【請求項１】
負荷に供給される電源電圧から三角波を生成する三角波生成回路と、前記三角波生成回路により生成される三角波と基準電圧との比較に応じたデューティ比の駆動パルスを前記負荷に供給するパルス駆動回路と、前記電源電圧が増加するに従って前記基準電圧を増加または減少させて前記駆動パルスのデューティ比を減少させる基準電圧生成回路と、を備えた負荷制御装置において、
前記電源電圧が所定電圧以下のときに、前記三角波生成回路により生成される三角波の周波数を低くして前記駆動パルスの周波数を低くする周波数調整回路をさらに備えたことを特徴とする負荷制御装置。
【請求項２】
前記三角波生成回路が、
容量と、
前記電源電圧に接続された第１入力トランジスタ、前記第１入力トランジスタにカレントミラー接続された第１出力トランジスタ、及び、前記第１入力トランジスタにカレントミラー接続されると共に前記容量に直列接続された第２出力トランジスタ、から構成され、前記第２出力トランジスタに流れる一定の充電電流を前記容量に供給する第１カレントミラー回路と、
前記第１出力トランジスタに直列接続された第２入力トランジスタと、前記第２入力トランジスタにカレントミラー接続されると共に前記容量の両端に接続された第３出力トランジスタと、から構成され、前記容量を前記第３出力トランジスタに流れる一定の放電電流で放電させる第２カレントミラー回路と、を有し、
前記周波数調整回路が、
前記第１入力トランジスタに直列接続された抵抗値が可変な抵抗値可変回路と、
前記電源電圧が前記所定電圧以下のときに前記抵抗値可変回路の抵抗値を増加させて前記充電電流及び前記放電電流を減少させ、前記電源電圧が前記所定電圧を超えたときに前記抵抗値可変回路の抵抗値を減少させて前記充電電流及び前記放電電流を増加させる制御回路と、を有する
ことを特徴とする請求項１に記載の負荷制御装置。
【請求項３】
前記制御回路が、前記電源電圧を分圧する分圧回路と、前記基準電圧生成回路が生成した基準電圧と前記分圧回路により分圧された前記電源電圧の分圧電圧とを比較する比較器と、を有し、前記分圧電圧が前記基準電圧以上のときに前記電源電圧が所定電圧以下であると判断する
ことを特徴とする請求項２に記載の負荷制御装置。
【請求項１】
負荷に供給される電源電圧から三角波を生成する三角波生成回路と、前記三角波生成回路により生成される三角波と基準電圧との比較に応じたデューティ比の駆動パルスを前記負荷に供給するパルス駆動回路と、前記電源電圧が増加するに従って前記基準電圧を増加または減少させて前記駆動パルスのデューティ比を減少させる基準電圧生成回路と、を備えた負荷制御装置において、
前記電源電圧が所定電圧以下のときに、前記三角波生成回路により生成される三角波の周波数を低くして前記駆動パルスの周波数を低くする周波数調整回路をさらに備えたことを特徴とする負荷制御装置。
【請求項２】
前記三角波生成回路が、
容量と、
前記電源電圧に接続された第１入力トランジスタ、前記第１入力トランジスタにカレントミラー接続された第１出力トランジスタ、及び、前記第１入力トランジスタにカレントミラー接続されると共に前記容量に直列接続された第２出力トランジスタ、から構成され、前記第２出力トランジスタに流れる一定の充電電流を前記容量に供給する第１カレントミラー回路と、
前記第１出力トランジスタに直列接続された第２入力トランジスタと、前記第２入力トランジスタにカレントミラー接続されると共に前記容量の両端に接続された第３出力トランジスタと、から構成され、前記容量を前記第３出力トランジスタに流れる一定の放電電流で放電させる第２カレントミラー回路と、を有し、
前記周波数調整回路が、
前記第１入力トランジスタに直列接続された抵抗値が可変な抵抗値可変回路と、
前記電源電圧が前記所定電圧以下のときに前記抵抗値可変回路の抵抗値を増加させて前記充電電流及び前記放電電流を減少させ、前記電源電圧が前記所定電圧を超えたときに前記抵抗値可変回路の抵抗値を減少させて前記充電電流及び前記放電電流を増加させる制御回路と、を有する
ことを特徴とする請求項１に記載の負荷制御装置。
【請求項３】
前記制御回路が、前記電源電圧を分圧する分圧回路と、前記基準電圧生成回路が生成した基準電圧と前記分圧回路により分圧された前記電源電圧の分圧電圧とを比較する比較器と、を有し、前記分圧電圧が前記基準電圧以上のときに前記電源電圧が所定電圧以下であると判断する
ことを特徴とする請求項２に記載の負荷制御装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公開番号】特開２０１３−８５１６９（Ｐ２０１３−８５１６９Ａ）
【公開日】平成２５年５月９日（２０１３．５．９）
【国際特許分類】
【出願番号】特願２０１１−２２４７０３（Ｐ２０１１−２２４７０３）
【出願日】平成２３年１０月１２日（２０１１．１０．１２）
【出願人】（０００００６８９５）矢崎総業株式会社 (7,019)
【Ｆターム（参考）】
【公開日】平成２５年５月９日（２０１３．５．９）
【国際特許分類】
【出願日】平成２３年１０月１２日（２０１１．１０．１２）
【出願人】（０００００６８９５）矢崎総業株式会社 (7,019)
【Ｆターム（参考）】
[ Back to top ]