アクティブマトリクス型表示装置
【課題】有機ＥＬ表示装置の画素内に配置されたトランジスタは、照明下の光によってリーク電流が増加し、有機ＥＬ素子に流れる階調電流を変化させ、黒レベルが上昇してコントラストが低下する。
【解決手段】有機ＥＬ素子２０１を駆動する駆動トランジスタ２０２のゲート端子とドレイン端子をダイオード２２３を介して接続し、リーク電流を低減する。
【解決手段】有機ＥＬ素子２０１を駆動する駆動トランジスタ２０２のゲート端子とドレイン端子をダイオード２２３を介して接続し、リーク電流を低減する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はアクティブマトリクス型表示装置に関し、特に表示素子として自己発光型のエレクトロルミネセンス素子（有機ＥＬ素子）を有する表示装置に関する。
【背景技術】
【０００２】
近年、情報化が進展し、携帯情報端末にもかつてのパーソナルコンピュータに匹敵する処理能力を要求されるようになってきている。これに伴い、映像表示装置にも高精細化、高品質化が要求され、薄型、軽量、高視野角、低消費電力が望まれている。この要求に応えるべく、ガラス基盤上にマトリクス状に薄膜能動素子（薄膜トランジスタ、Thin Film Transistor、または単にTFT）を形成し、その上に電気光学素子を形成した表示装置（ディスプレイ）の開発が行われている。
【０００３】
能動素子を形成する基盤はアモルファスシリコンやポリシリコン等の半導体膜を成膜後、これをパターニングし、さらにメタルで配線接続した形態が主流である。能動素子の電気的特性の違いから、前者のアモルファスシリコンでは駆動用のＩＣ（Integrated Circuit）を必要とし、後者のポリシリコンでは駆動用の回路を基盤上に形成できるという特徴がある。現在、広く用いられている液晶ディスプレイ（Liquid Crystal Display、または単にLCD）では、大型なものに関しては、前者のアモルファスシリコンタイプが普及しているが、中・小型では後者の高精細化に向くポリシリコンタイプが主流になりつつある。自己発光型で、薄型、軽量、高視野角といった特長を有するエレクトロルミネセンス型（有機ＥＬ）ディスプレイでは、ポリシリコンタイプのみが量産されている。一般に、有機ＥＬ素子では、ＴＦＴと組み合わせることによってその電圧電流制御作用を用いて電流が制御される。「電流電圧制御作用」とは、ＴＦＴのゲート端子に電圧を印加して、ソース・ドレイン間の電流を制御する作用のことを言う。これにより、発光強度を調整して所望の階調を表示することが可能となる。
【０００４】
しかしながら、このような構成を採用しているため、有機ＥＬ素子の発光強度はＴＦＴの特性に非常に敏感に影響を受ける。特に、ポリシリコンＴＦＴ、中でも低温ポリシリコンと呼ばれる低温プロセスで形成されるポリシリコンＴＦＴは、隣接画素間においても比較的大きな電気的特性の違いが生じることが確認されており、有機ＥＬディスプレイの表示品質、特に画面内の表示均一性を劣化させる大きな要因の一つとなっている。それを改善する従来技術が下記の特許文献に開示されている。この従来技術では、図１２に示すように、有機ＥＬ素子２９０を電流駆動するＴＦＴ２６０が、データライン２２０に流す階調電流を流すように制御する手段を開示している。
【０００５】
図１２に示す従来技術の手段を用いると、データライン２２０に流す階調電流は、所定の手続きにより駆動ＴＦＴ２６０に流されることで、駆動ＴＦＴ２６０がデータライン２２０に流れた階調電流を流すことのできる電圧が生成されて保持容量２８０に電荷が蓄積される（電流を書き込む）。駆動ＴＦＴ２６０は、次にアクセスされるまで有機ＥＬ素子２９０に前記階調電流を流し続けるため、所望の階調を得ることができる。
【０００６】
【特許文献１】特開２００２−５１４３２０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ところで、図１２においてＴＦＴ２４０に着目すると、電流書き込みが終了し、有機ＥＬ素子２６０に電流が流れている期間、ＴＦＴ２４０はオフ状態であるが、ＴＦＴ２４０のソース・ドレイン間には比較的大きな電圧Ｖｄｓが印加されている。一般に、オフ状態のＴＦＴは、ソース・ドレイン間の印加電圧Ｖｄｓが大きいと、リーク電流も大きくなり、さらにソース・ゲート間の逆バイアス電圧Ｖｇｓが大きいと、リーク電流もさらに増加する傾向にある。通常、トップゲート型ポリシリコンＴＦＴはポリシリコン層が遮光層で遮光されていないため外光によりＴＦＴが活性化され、さらにリーク電流が増加する。そのため、保持容量２８０に蓄積された電荷が流出し、所望の階調を維持することが困難になる。特に黒に近い階調の場合、ＴＦＴ２４０からのリーク電流が以下に示すように増加する傾向にあり、黒レベルが上昇する問題がある。
【０００８】
有機ＥＬ素子２９０の閾値電圧をＶｔｈ＿ＯＬＥＤ、ＴＦＴの閾値電圧をＶｔｈ＿ＴＦＴとすると、黒の階調表示時には、ＴＦＴ２４０のＶｄｓは概ねＶｄｄ−Ｖｔｈ＿ＴＦＴ−Ｖｔｈ＿ＯＬＥＤと表せる。ただしここでは簡単のため、ＴＦＴ２７０のオン抵抗は無視している。Ｖｄｄ＝１５Ｖ、Ｖｔｈ＿ＴＦＴ＝２Ｖ、Ｖｔｈ＿ＯＬＥＤ＝３Ｖとすると、ＴＦＴ２６０のＶｄｓは１０Ｖとなり、十分に大きな値である。さらに、ＴＦＴ２４０のゲートを制御するセレクトライン２１０に１８Ｖを印加してＴＦＴ２４０をオフしているものとすると、Ｖｇｓは１８−（Ｖｄｄ―Ｖｔｈ＿ＴＦＴ）＝５Ｖの逆バイアスが印加されていることになる。これに加え、外光によるＴＦＴの活性化が伴うため、ＴＦＴ２４０のリーク電流は無視できなくなる。
【０００９】
この対策として、ＴＦＴ２４０のチャネル長を長くする、あるいはダブルゲート（等価的には直列に２つのＴＦＴ２４０を配置する）にする、またはＬＤＤ（Lightly Doped Drain）構造にするなどＴＦＴデバイスの設計を改善することでＶｄｓに起因するリーク電流を低減することは可能である。また、保持容量２８０を比較的大きく設計し、リーク電流による電位変動を抑制することも可能である。ただし、上記解決手段は開口率を低下させる、あるいはプロセスの変更、マスク数の増加といった課題が残る。
【００１０】
また、上記手段では外光によるＴＦＴの活性化に起因するリーク電流を前記Ｖｄｓ＝１０Ｖ、Ｖｇｓ＝５Ｖのバイアスで、許容レベルまで低減することは困難であろう。もちろん、ＴＦＴに外光を遮光する遮光層を設けてることも考えられるが、この手段もプロセスの変更とマスク数の増加が伴い、同様な課題として残る。
【００１１】
本発明の目的は、各画素に配置されたトランジスタのリーク電流を抑制することができる表示装置を提供することにある。
【課題を解決するための手段】
【００１２】
本発明は、電流駆動されるダイオード型発光素子と前記ダイオード型発光素子を制御する薄膜トランジスタとを１つの画素回路として、前記画素回路をマトリクス状に配置したアクティブマトリクス型表示アレイと、前記マトリクスの各列に対応して設けられ、対応する列の画素回路にデータ信号を供給するデータラインと、前記データラインへの前記データ信号の供給を制御するデータドライバと、前記マトリクスの各行に対応して設けられ、対応する行の画素回路に選択信号を供給するゲートラインと、前記画素回路に点灯信号を供給する点灯ラインと、前記ゲートラインに選択信号を供給するとともに前記点灯ラインに点灯信号を供給するゲートドライバと、前記データドライバ及びゲートドライバを制御する制御回路とを有するアクティブマトリクス型表示装置であって、前記画素回路は、一端の電位が所定電位に固定された保持容量と、前記保持容量の非固定電位端子に一方の非制御端子が接続され、他方の非制御端子が前記データラインに接続され、制御端子が前記ゲートラインに接続されたゲートトランジスタと、制御端子が前記保持容量の非固定電位端子に接続され、一方の非制御端子が電源ラインに接続されて前記ダイオード型発光素子への駆動電流を制御する駆動トランジスタと、前記駆動トランジスタの他方の非制御端子と前記制御端子を接続する整流素子と、制御端子が前記点灯ラインに接続され、一方の非制御端子が前記駆動トランジスタの非制御端子に接続され、他方の非制御端子が前記ダイオード型発光素子に接続されて前記ダイオード型発光素子の駆動電流のオンオフを制御する点灯制御トランジスタとを有することを特徴とする。
【００１３】
本発明において、点灯制御トランジスタをオフ動作し、ゲートトランジスタをオン動作してデータラインにデータ信号（階調電流）を供給すると、電源ラインから駆動トランジスタ、整流素子を経由し、ゲートトランジスタを通ってデータラインに流れる。これにより、駆動トランジスタの制御端子にはデータラインに供給したデータ信号（階調電流）を駆動トランジスタが流すための制御電位が生成される。その後、点灯制御トランジスタをオン動作すると、整流素子に逆バイアスが印加されることとなり、階調電流が駆動トランジスタを経由して流れなくなる。その後、ゲートトランジスタをオフ動作することで、保持容量にはデータラインに流された階調電流を駆動トランジスタが流すために必要な制御電位分だけの電荷が蓄積されるようになる。整流素子の逆バイアス時においては、リーク電流は整流素子の端子間電圧のみに影響を受けることとなり、整流素子の代わりにスイッチング素子を設ける場合に比べてリーク電流が抑制される。
【００１４】
本発明における整流素子は、トランジスタあるいはダイオードで構成することができる。トランジスタで構成する場合、その制御端子（ゲート端子）と非制御端子（例えばドレイン端子）を接続して構成される。
【発明の効果】
【００１５】
本発明によれば、駆動トランジスタの非制御端子（例えばドレイン端子）と制御端子（ゲート端子）を整流素子で接続することで、逆バイアス時のリーク電流を例えば三端子を有するスイッチング素子を用いた場合と比較して低減することが可能となる。
【発明を実施するための最良の形態】
【００１６】
以下、図面を用いて本発明の実施の形態を詳細に説明する。
【００１７】
（１）第１実施形態
＜全体構成＞
図１には、本実施形態における有機ＥＬディスプレイの全体構成図が示されている。有機ＥＬディスプレイ１は、画素に有機ＥＬ素子とＴＦＴを配置したアクティブマトリクス型表示アレイ１０１、データドライバ１０２、ゲートドライバ１０３、プリチャージ回路１０４、データ制御バス１１２を介してデータドライバ１０２にビデオ信号と制御信号を供給するとともにゲート制御バス１１３を介してゲートドライバ１０３に制御信号を供給する制御回路１０６、データドライバ１０２からの階調データ電流もしくはプリチャージ回路１０４からのプリチャージ電圧を画素に供給するデータライン１０７、ゲートドライバ１０３からのゲート選択電位を供給するゲートライン１０８、ゲートドライバ１０３から有機ＥＬ素子を点灯制御する制御電圧を供給する点灯ライン１０９、及びＲＧＢの映像データ及びクロック等が入力される入力バス１１１を有して構成される。表示アレイ１０１、データドライバ１０２、ゲートドライバ１０３、プリチャージ回路１０４で表示デバイスが構成され、低温ポリシリコンプロセスを適用すれば、これらの回路はガラス基板上に形成できる。
【００１８】
＜画素回路構成＞
次に、図２を用いて、アクティブマトリクス型表示アレイ１０１内にマトリクス状に配置されている本実施形態の画素回路の回路構成を説明する。
【００１９】
画素回路は、有機ＥＬ素子２０１、有機ＥＬ素子２０１を電流駆動する駆動ＴＦＴ２０２、駆動ＴＦＴ２０２のゲート端子とドレイン端子を接続するダイオードＴＦＴ２０３、有機ＥＬ素子２０１を点灯するか否か（電流を流すか流さないか）を制御する点灯制御ＴＦＴ２０４、データライン１０７からの階調電流を画素内へ供給制御するゲートＴＦＴ２０５、保持容量２０６、有機ＥＬ素子２０１に電流を供給する電流供給ライン２１１、保持容量２０６の一方の端子電位を所定値に固定する固定電位ライン２１２を有して構成される。固定電位ライン２１２は電流供給ライン２１１に接続されていてもよい。
【００２０】
駆動ＴＦＴ２０２のソース端子は電流供給ライン２１１に、ドレイン端子は点灯制御ＴＦＴ２０４のソース端子とダイオードＴＦＴ２０３のソース端子に、ゲート端子は保持容量２０６の固定電位ライン２１２に接続されていない片方の端子とゲートＴＦＴ２０５のソース端子、ダイオードＴＦＴ２０３のドレイン端子にそれぞれ接続される。点灯制御ＴＦＴ２０４のゲート端子は点灯ライン１０９に接続され、点灯制御ＴＦＴ２０４のドレイン端子は有機ＥＬ素子２０１のアノードに接続される。ゲートＴＦＴ２０５のゲート端子はゲートライン１０８に、ドレイン端子はデータライン１０７に接続される。電流供給ライン２１１、固定電位ライン２１２、有機ＥＬ素子２０１のカソード電極はすべての画素で共有されている。
【００２１】
データドライバ１０２、ゲートドライバ１０３、プリチャージ回路１０４を用いて図２の画素回路を制御する方法に関しては後述するが、以下に図２の画素を用いて有機ＥＬ素子を駆動する方法を説明する。
【００２２】
＜駆動方法＞
Ａ．プリチャージ
まず、ゲートＴＦＴ２０５をオンし、保持容量２０６にプリチャージ電位を書き込む。このプリチャージ電位は有機ＥＬ素子２０１が消灯するレベル、つまり電流が流れないレベルとする。そうすると、有機ＥＬ素子２０１に流れていた電流は徐々に減少し、やがて流れなくなる。図２の画素回路は階調電流を書き込む直前は常にこの初期状態となるように制御する。つまり、有機ＥＬ素子２０１は消灯、駆動ＴＦＴ２０２のゲート電位とデータライン１０７の電位はプリチャージ電位となるようにする。
【００２３】
Ｂ．駆動
次に、点灯制御ＴＦＴ２０４をオフし、駆動ＴＦＴ２０２のドレイン端子をハイインピーダンスにする。そして、ゲートＴＦＴ２０５をオンし、データライン１０７に階調電流を流すと、その電流は、電流供給ライン２１１から駆動ＴＦＴ２０２のソース端子からドレイン端子を通り、ダイオードＴＦＴ２０３の順方向を経由し、ゲートＴＦＴ２０５を通ってデータライン１０７に流れる。これにより、駆動ＴＦＴ２０２のゲート端子には、データライン１０７に流した階調電流を駆動ＴＦＴ２０２が流すためのゲート電位が生成される。この電位が安定した後、点灯制御ＴＦＴ２０４をオンすると、ダイオードＴＦＴ２０３に逆バイアスが印加され、データライン１０７からの階調電流が駆動ＴＦＴ２０２を経由して流れなくなる。その後、ゲートＴＦＴ２０５をオフすることで、保持容量２０６には、データライン１０７に流された階調電流を駆動ＴＦＴ２０２が流すための電位が書き込まれ、次にアクセスされるまで保持される。ここで、ダイオードＴＦＴ２０３に逆バイアスが印加される理由について説明する。駆動ＴＦＴ２０２は通常飽和領域で用いられるため、駆動ＴＦＴ２０２のドレイン・ソース間電圧Ｖｄｓは、点灯制御ＴＦＴ２０４がオンする、すなわち有機ＥＬ素子２０１と接続されると、駆動ＴＦＴ２０２のゲート・ソース間電圧Ｖｇｓに対して、十分大きく、｜Ｖｄｓ｜＞｜Ｖｇｓ｜が成立する。そのため、ダイオードＴＦＴ２０３には逆バイアスが印加され、データライン１０７への電流経路が絶たれることになる。以降、図２の画素回路は再び前記初期状態に戻され、階調電流が書き込まれるという上記動作を繰り返す。
【００２４】
＜データドライバ及びプリチャージ回路＞
次に、図２の画素回路がマトリクス状に配置された表示アレイ１０１を前述のように駆動するために用いるデータドライバ１０２、プリチャージ回路１０４について、図３を用いてその内部構成を説明する。
【００２５】
データドライバ１０２は、シフトレジスタ３０１、イネーブル回路３０２、ビデオスイッチ３０３、電圧電流変換回路３０４、データスイッチ３０５はＲＧＢのビデオ信号ライン３１１、ドライバセレクトライン３１２（ＥＡ、ＥＢ）、アウトプットイネーブルライン３１３（ＯＡ、ＯＢ）を有して構成される。また、プリチャージ回路１０４は、プリチャージスイッチ３０６、プリチャージイネーブルライン３１４（ＰＲＥ）、プリチャージ電位供給ライン３１５を有して構成される。図３はＲＧＢそれぞれ１系統の入力を有するデータドライバ構成、プリチャージ回路構成を示している。
【００２６】
シフトレジスタ３０１は入力パルスをクロックに同期して順次シフトレジスタ１からｎまでシフトする。出力端子Ｈｉ（ｉ＝１〜ｎ）には入力パルスをシフトしたパルスが出力され、それぞれのパルスイネーブル回路３０２に入力される。
【００２７】
パルスイネーブル回路３０２はドライバセレクトライン３１２のＥＡ、ＥＢによってシフトレジスタ出力をイネーブルする。
【００２８】
ビデオスイッチ３０３、電圧電流変換回路３０４、データスイッチ３０５は、ＲＧＢそれぞれ系統Ａ及び系統Ｂの２系統用意されている。まず、ドライバセレクト信号ラインＥＡ、ＥＢにより、パルスイネーブル回路３０２を介してイネーブルされたシフトレジスタのシフトパルスによって、系統Ａ、系統Ｂいずれかのビデオスイッチ３０３がオンし、ビデオ信号ライン３１１がＡ、Ｂいずれかの電圧電流変換回路３０４に接続される。例えば、シフトレジスタ１の出力Ｈ１が“Ｈｉｇｈ”、ＥＡを“Ｈｉｇｈ”、ＥＢを“Ｌｏｗ”とすると、シフトレジスタ１のパルスイネーブル回路３０２はシフトレジスタのシフトパルスを系統Ａのビデオスイッチ３０３へ伝播し、その系統Ａのビデオスイッチは、系統Ａの電圧電流変換回路ＲＡ１、ＧＡ１、ＢＡ１の入力を、ビデオ信号ラインＲ、Ｇ、Ｂと接続し、ビデオデータをそれぞれの電圧電流変換回路内へ取り込む。シフトパルスが最後のシフトレジスタｎまで行き渡り、水平ラインのデータが系統Ａ及び系統Ｂいずれかの電圧電流変換回路３０４にサンプルされると、サンプルした系統のＯＡもしくはＯＢのアウトプットイネーブルラインをアクティブにし、データライン１０７とアクティブにされた系統の電圧電流変換回路３０４の出力を接続し、データライン１０７を駆動する。ＥＡを“Ｈｉｇｈ”とした上記の例に従えば、シフトレジスタｎまでシフトパルスが行き渡ったのち、ＯＡをアクティブとすることで、データライン１０７を系統Ａの電圧電流変換回路３０４で駆動することになる。
【００２９】
ビデオ信号ライン３１１に着目すると、その接続先はビデオスイッチ３０３を介して電圧電流変換回路３０４である。したがって、ビデオ信号ライン３１１の配線負荷は、ビデオスイッチ３０３によって接続された電圧電流変換回路３０４の入力インピーダンスに等しく、非常に小さい。これはビデオ信号ライン３１１上の信号をより高速に電圧電流変換回路３０４に転送できることを意味し、より高解像度なパネルを駆動するのに適している。
【００３０】
電圧電流変換回路３０４は、図２のように駆動ＴＦＴ２０２をＰチャネル型ＴＦＴで構成した場合、例えば図１５に示すＮチャネル型ＴＦＴで構成するのが望ましい。最も簡単な回路は図１５（ａ）に示す例である。Ｎチャネル型の電圧電流変換ＴＦＴ１５０１、及び保持容量１５０２で構成される。
【００３１】
再び図３に戻り、電圧電流変換ＴＦＴ１５０１は、シフトレジスタ３０１のシフトパルスと、ドライバセレクトラインＥＡ、ＥＢで制御されるビデオスイッチ３０３により順次データバス３１１上のデータをサンプルし、サンプルした電圧レベルに応じて電流値を決定する。一ライン分のデータをサンプルし終えると、アウトプットイネーブルラインＯＡ、ＯＢにより制御されるデータスイッチ３０５により、データライン１０７に接続され、保持容量１５０２に保持されている階調電圧に対応する階調電流でデータライン１０７を駆動する。
【００３２】
電圧電流変換回路１５０１は例えば低温ポリシリコンＴＦＴプロセスで形成されると、均一な電圧電流変換特性を得ることが困難であるため、図１５（ｂ）に示すように、リセットＴＦＴ１５０３、１５０４及びリセット容量１５０５を追加し、電圧電流変換ＴＦＴ１５０１の閾値電圧Ｖｔｈ補正を行うことでより電圧電流変換特性の均一性を向上できる。
【００３３】
＜閾値電圧Ｖｔｈの補正＞
リセットＴＦＴ１５０３、１５０４及びリセット容量１５０５を用いて電圧電流変換ＴＦＴ１５０１のＶｔｈを補正する手順について説明する。
【００３４】
まず、シフトレジスタに入力パルスを入力する前、すなわちビデオスイッチ３０３をオフとし、データスイッチ３０５をオフして、リセットＴＦＴ１５０３、１５０４をオンすると、ＴＦＴ１５０１に流れていた電流はやがてゼロに近づく。すなわち、リセット容量１５０５に電圧電流変換ＴＦＴ１５０１のＶｔｈが書き込まれる。
【００３５】
次いで、リセットＴＦＴ１５０３、１５０４をオフし、シフトレジスタに入力パルスを入力し、順次データバス３１１上の階調電圧データを保持容量１５０２に取り込むことで電圧電流変換ＴＦＴ１５０１のゲート電位Ｖｇｓは、階調電圧をＶｄとすると、Ｖｇｓ＝Ｖｔｈ＋Ｖｄに設定される。
【００３６】
このように電圧電流変換回路３０４に補正回路を付加することで電圧電流変換のばらつきを低減できる。なお電圧電流変換ＴＦＴ１５０１は変換特性の均一性を向上させるため、リセットＴＦＴ１５０３、１５０４などと比較してより大きく設計することが望ましい。
【００３７】
一方、プリチャージ回路１０４は、プリチャージスイッチ３０６を含み、プリチャージイネーブルライン３１４であるＰＲＥをアクティブにすることでデータライン１０７をプリチャージ電位供給ライン３１５に接続し、所定のプリチャージ電位ＶＰＲＥにデータライン１０７をプリチャージする。
【００３８】
データライン１０７はデータドライバ１０２とプリチャージ回路１０４によって駆動されるため、データライン１０７がプリチャージを行っている間、電圧電流変換回路のＶｔｈリセットを行えばよい。
【００３９】
このデータドライバ１０２は以上の説明で述べた機能、もしくはそれに準ずる機能を有するデータドライバＩＣを代わりに用いることもできる。
【００４０】
＜ゲートドライバ＞
次に図４を用いてゲートドライバ１０３の内部構成を説明する。ゲートドライバ１０３は、シフトレジスタ４０１、ゲートイネーブル回路４０２、点灯イネーブル回路４０３、ゲートバッファ４０４、点灯バッファ４０５を有して構成される。図において、Ｅ１、Ｅ２はそれぞれ奇数ライン、偶数ラインのゲートイネーブル制御ライン、ＬＥは点灯イネーブル制御ラインである。
【００４１】
奇数ラインのゲートイネーブル回路４０２の１入力はゲートイネーブル制御ラインＥ１に接続され、偶数ラインのゲートイネーブル回路４０２の１入力はゲートイネーブル制御ラインＥ２に接続されている。全ラインの点灯イネーブル回路４０３の１入力は点灯イネーブル制御ラインＬＥに接続されている。
【００４２】
また各ラインのイネーブル回路４０２、４０３のもう１入力は各シフトレジスタ出力Ｖｉ（ｉ＝０〜ｎ）に接続され、シフトレジスタ出力ＶｉとＥ１、Ｅ２、ＬＥにより、各ゲートライン１０８、点灯ライン１０９の状態を制御する。
【００４３】
＜フレーム期間の表示状態＞
図５には、横軸に時間、縦軸に表示ラインをとり、本実施形態のフレーム期間の表示状態が示されている。各ラインは、１フレーム期間を、映像データを表示する表示期間と、有機ＥＬ素子２０１及び駆動ＴＦＴ２０２をリセットするリセット期間に分割される。ここで「リセットする」とは、駆動ＴＦＴ２０２のゲート端子に、電流が流れない電位（プリチャージ電位ＶＰＲＥ）を設定して有機ＥＬ素子２０１を消灯する動作を言う。また、「リセット期間」とは、その電位が保持容量２０６に書き込まれることで、次に表示データのためのアクセスが行われるまで、前記リセット状態が維持される期間を言う。
【００４４】
このように表示期間を分割した理由は、表示期間を短縮することで書き込み電圧の保持期間も同様に短縮でき、ＴＦＴのリーク電流の影響が低減されること、さらにブラウン管のような発光特性を擬似的に行うことができ、動画視認性を向上させられるためである。
【００４５】
まず第１ラインから映像データを順次書き込み、ある期間を置いて、全ラインの映像データの書き込みを終える前に、すでに映像データに応じた電流を流している駆動ＴＦＴ２０２のリセットを複数回に分けて第１ラインから順次行う。図５において、Ｘ−Ｘ’区間に着目すると、第ｋ０ラインは映像データの書き込みが行われ、第ｋ１ラインは第１のリセット動作、第ｋ２ラインは第２のリセット動作が行われている。
【００４６】
図６、図７を用いて、データドライバ１０２、ゲートドライバ１０３、プリチャージ回路１０４を制御して図５の表示を行う方法についてさらに説明する。
【００４７】
図６において、ゲートドライバ１０３のシフトレジスタ４０１に入力する入力パルス６０１、入力パルス６０１をシフトするためのクロック６０２、シフトレジスタ出力Ｖ１のシフトパルス６０３が示されており、このパルスが順次シフトされ、Ｖｉに出力されていく。また、第ｋ０ラインのシフトレジスタ出力パルス６０４、第ｋ１ラインのシフトレジスタ出力パルス６０５、第ｋ２ラインのシフトレジスタ出力パルス６０６が示され、Ｘ−Ｘ’区間ではいずれもアクティブである。
【００４８】
図７において、Ｘ−Ｘ’区間におけるシフトレジスタ出力Ｖｋ０、Ｖｋ１、Ｖｋ２の出力パルス７０１、同区間におけるシフトレジスタ出力Ｖｋ０＋１、Ｖｋ１＋１、Ｖｋ２＋１の出力パルス７０２、イネーブル制御ラインＥ１のパルス７０３、イネーブル制御ラインＥ２のパルス７０４、点灯イネーブル制御ラインＬＥのパルス７０５、プリチャージ制御ラインＰＲＥのパルス７０６、データドライバ１０２のシフトレジスタに入力する入力パルス７０７、系統Ａドライバセレクトラインのパルス７０８、系統Ｂドライバセレクトラインのパルス７０９、系統ＡアウトプットイネーブルＯＡのパルス７１０、系統ＢアウトプットイネーブルＯＢのパルス７１１、データライン１０７のデータ電位７１２がそれぞれ示されている。
【００４９】
図７ではｋ０は奇数、ｋ１、ｋ２は偶数となるように、入力パルス６０１を入力しているものとすると、Ｘ−Ｘ’区間の前半であるＸ−Ｙ区間は、Ｅ１が“Ｈ”、ＬＥが“Ｈ”、プリチャージがイネーブルされていることから、ｋ０ラインはプリチャージされる。同時にＥ２も“Ｈ”であるから、ｋ１、ｋ２ラインもプリチャージされる。この間、データライン１０７はプリチャージ電位ＶＰＲＥにプリチャージされ、ゲートＴＦＴ２０５がオンすることから、保持容量２０６にはプリチャージ電位ＶＰＲＥが書き込まれる。このプリチャージ電位ＶＰＲＥは駆動ＴＦＴ２０２をオフするレベル、つまり電流供給ライン２１１の電位レベルに近い電位である。
【００５０】
Ｘ−Ｘ’区間の後半であるＹ−Ｘ’区間は、ＬＥが“Ｈ”、Ｅ１が“Ｈ”、Ｅ２が“Ｌ”、プリチャージがディスエーブル、ＯＡが“Ｈ”であるから、ｋ０のみデータドライバ１０２の系統Ａの電圧電流変換回路により電流データ書き込みを行う。
【００５１】
このように、Ｘ−Ｘ’区間ではｋ０ラインはリセット後データを書き込み、ｋ１、ｋ２ラインはリセットのみ行われている。ここで、データライン１０７に供給される階調電流データは、各水平期間に入力される入力パルス７０７がシフトレジスタ３０１により順次シフトされ、データバス３１１上のデータをセレクトラインＥＡ、ＥＢが選択する系統の電圧電流変換回路３０４に取り込まれた後、データを取り込んだ系統を選択するアウトプットイネーブルＯＡ、ＯＢで選択される電圧電流変換回路３０４で出力された電流データである。つまり、ＹＸ’区間にデータライン１０７に出力される電流データは、この場合、一水平期間前に系統Ａに順次取り込まれたデータに対応する。ＹＸ’区間のデータ書き込み区間にデータライン１０７に階調電流が供給されると、第ｋ０ラインの画素内の駆動ＴＦＴ２０２には、ゲートＴＦＴ２０５がオン、点灯制御ＴＦＴ２０４がオフであるため、電流供給ライン２１１から駆動ＴＦＴ２０２のソース、ドレインを通り、ダイオードＴＦＴ２０３を経由し、ゲートＴＦＴ２０５を通ってデータドライバへ階調電流が流れる。
【００５２】
保持容量２０６にはあらかじめプリチャージ電位ＶＰＲＥが書き込まれているため、駆動ＴＦＴ２０２に階調電流が流れ始めると、徐々に駆動ＴＦＴ２０２のゲート電位はプリチャージ電位からデータライン１０７に流れる階調電流を駆動ＴＦＴ２０２が流すことのできる電位へ変化する。その後、点灯制御ＴＦＴ２０４をオンすると、前記理由により、ダイオードＴＦＴ２０３には逆バイアスが印加されるため、データライン１０７に流れていた電流の経路が遮断され、その後、ゲートＴＦＴ２０５をオフすることで、保持容量２０６にデータライン１０７に流れていた階調電流を駆動ＴＦＴ２０２が流す電圧が保持される。
【００５３】
次に、Ｘ’−Ｙ’区間に入ると、第ｋ０ラインはＶｋ０が”Ｌ”となるため、書き込まれたデータの表示を維持し、次のシフトパルスが入力されるまで、書き込まれた階調電流で有機ＥＬ素子２０１に電流を流し続ける。第ｋ１ラインは点灯が終了し、消灯期間に入る。この際、有機ＥＬ素子２０１に流れていた電流は徐々に減少し、ある時間を経てゼロになる。第ｋ２ラインはすでに消灯期間に入っており、引き続き有機ＥＬ素子２０１の消灯を続ける。ここで、第ｋ２ラインのように複数回リセットする理由は、プリチャージ期間ＸＹ、あるいはＸ’−Ｙ’期間が十分に確保できない場合、より確実にリセット可能とするためである。したがって、さらに何度もリセット書き込みを行ってもよい。
【００５４】
Ｘ’−Ｘ’’区間では、偶数ラインのｋ０＋１ライン、奇数ラインのｋ１＋１、ｋ２＋１は、その前半Ｘ’−Ｙ’で、両者ともリセット期間となり、後半Ｙ’−Ｘ’’でｋ０＋１ラインのみ電流データを書き込む。ここで、データライン１０７上の電流データは、Ｘ’−Ｘ’’区間の１水平期間前、つまりＸ−Ｘ’区間で系統Ｂの電圧電流変換回路にサンプルした電圧データが電流データに変換されたデータであり、アウトプットイネーブルＯＢをアクティブにすることで系統Ｂ電流電圧変換回路がデータライン１０７を駆動したものである。
【００５５】
このように電流電圧変換回路３０４は、系統Ａと系統Ｂで交互にデータライン１０７を駆動する。しかし、系統Ａと系統Ｂの電圧電流変換回路には図１５のようなＶｔｈ補正を施しても、系統間で電流出力に違いが生じる可能性がある。
【００５６】
そこで、系統の切り替えをフレーム毎に変化させる。例えば、奇数フレームで奇数ラインを系統Ａが駆動することに決めると、偶数ラインは系統Ｂで駆動することになる。次の偶数フレームでは偶数ラインを系統Ａで駆動し、奇数ラインを系統Ｂで駆動するように制御すれば、すべての画素がフレーム毎にどちらの電圧電流変換回路でも駆動されるため電流出力ばらつきの表示に対する影響を低減できる。あるいは、系統Ａ、Ｂいずれかの系統のみ、つまり１系統の電圧電流変換回路３０４で駆動することも可能である。前述したように、データドライバ１０２は、ビデオ信号ライン３１１上のビデオデータを高速に電圧電流変換回路３０４にデータ転送可能である。そのため、図７におけるＸＹ区間のプリチャージ期間に１ライン分のデータを電圧電流変換回路３０４へ転送し、残りのＹＸ’区間で出力をイネーブルして電流データを書き込むという駆動が可能である。このような駆動をする場合、複数の系統を設けることは、冗長な構成となるが、回路不良や、電圧電流変換特性の不均一等に起因するドライバ不良による歩留まり低下を抑制することができる。
【００５７】
さらに、入力パルス６０１のパルス間隔を制御することで、表示期間とリセット期間の割合を可変とすることが可能である。図１３には、リセット期間を２５％、５０％、７５％と変化させた場合のドライバ入力データ電圧Ｖｄと輝度との関係が示されている。リセット期間の割合を増加すると表示期間が短くなるため、同じ入力データ電圧Ｖｄ（Ｖｄに対応する電流Ｉｄ）でより暗く制御することができる。同じ輝度を維持するためには駆動ＴＦＴ２０２により多くの電流を流すため、ドライバ入力データのダイナミックレンジを大きくするか、もしくは電圧電流変換ＴＦＴのコンダクタンスを増加させればよい。一般に、このような電流プログラム方式では、微小電流の書き込み不足が指摘されているが、これは上記本発明の駆動方法で以下のようにその改善が期待できる。
【００５８】
まず、電流プログラムする前にデータライン１０７を常にプリチャージ電圧にプリチャージしているため、データラインに以前のデータ電位が残らず、書き込み不足が表示に現れにくい。
【００５９】
また、表示期間とリセット期間の割合を可変することができるため、リセット期間を増加することで、プログラム電流を増加させ、微小電流プログラムを回避することができる。
【００６０】
しかしながら、将来、有機ＥＬ素子の発光効率の向上により、所望の輝度を生じさせる電流値が少なくて済むようになると、上記手段でも微小電流をプログラムする必要が生じてくる。
【００６１】
そこで、有機ＥＬ素子のカソード電極を図１８のように構成する。図１８は有機ＥＬ素子のカソード電極の構成例であり、図１８（ａ）はカソード電極１８０１の例、図１８（ｂ）はカソード電極１８０３の例である。
【００６２】
図１８（ａ）のカソード電極１８０１は平面構成であり、有機ＥＬ素子２０１からの電流は２次元的に流れ、共通端子ＣＯＭに流れ出ることができる。一方、図１８（ｂ）のカソード電極１８０３は、有機ＥＬ素子２０１が配列されている領域（表示領域）では、データライン１０７に垂直な方向、つまり１次元的にしか電流が流れない点で異なる。データライン１０７とカソード電極１８０１、１８０３は、異なるメタルレイヤーで積層され、例えば誘電率εの絶縁層を介して絶縁されている。そのため、一般に交差容量Ｃ＝ε＊Ｓ／ｄの静電容量を持っている。ここでＳは交差面積、ｄは絶縁層の厚さである。
【００６３】
電圧電流変換回路３０４からの微小電流は、データライン１０７を経由して、駆動ＴＦＴ２０２に流されるが、電流が微小であるため、その経路であるデータライン１０７とカソード電極の交差容量に流れる電流が無視できず、限られた水平期間内に十分に駆動ＴＦＴ２０２に流すことができない。
【００６４】
そこで、図１８（ａ）では、抵抗素子１８０２を平面カソード電極１８０１と外部の共通端子ＣＯＭとの間に配置し、データライン１０７からの微小電流の外部への流出を抑制し、駆動ＴＦＴ２０２へ効果的に流れるようにした。この電極構成は、従来同様、カソードを低精細度のマスクで形成することができるため、安価である。
【００６５】
図１８（ｂ）は、より精細度の高いマスクで形成した例で、データライン１０７とカソードの交差面積が低減されている。すなわち交差容量が小さいため、交差容量を介しての微小電流の流出も少なく、駆動ＴＦＴ２０２に電圧電流変換回路からの微小電流をより効果的に流すことができる。図１８（ｂ）においてもカソード端子１８０３と外部共通端子ＣＯＭの間に抵抗素子を配置してもよい。図１８（ｂ）は精細度の高いマスクを使用するため、コストを要するが、微小電流の流出抑制効果は図１８（ａ）よりも高い。
【００６６】
さらに、本実施形態では、スイッチＴＦＴの逆バイアスリーク電流、外光によるリーク電流の対策も施されている。
【００６７】
つまり、ゲートＴＦＴ２０５の逆バイアス及び外光リークに関しては、保持容量２０６に保持される電位が、リセット期間を挿入することで、１フレーム期間必要とせず、リーク電流の影響は表示に現れにくい。また、複数回リセット動作を行うため、プリチャージ電位がリークにより不十分でも補うことができる。
【００６８】
またダイオードＴＦＴ２０３は逆バイアス時、ドレイン端子とゲート端子は常に同電位であるため、リーク電流はソース・ゲート（ドレイン）電圧のみに影響する。これはダイオードＴＦＴ２０３が３端子を有するスイッチＴＦＴである場合と比較するとリーク電流が低減されることを意味する。
【００６９】
このように、本実施形態の画素回路、駆動回路、駆動方法を用いれば、リーク電流の影響が少なく、より良好な表示が可能となる。
【００７０】
（２）第２実施形態
＜画素回路＞
図１６には、本実施形態の画素回路が示されている。図１６の画素回路は図２のダイオードＴＦＴ２０３をダイオード２２３としている以外、図２の画素回路と同じである。ダイオード２２３のアノードは駆動ＴＦＴ２０２のドレイン端子、点灯制御ＴＦＴ２０４のソース端子に、カソードは駆動ＴＦＴ２０２のゲート端子、保持容量２０６の電位固定されてない側の端子、ゲートＴＦＴ２０５のソース端子に接続されている。駆動方法は第１実施形態と同一であるため説明は省略する。
【００７１】
図１７には、通常のポリシリコンプロセスでダイオード２２３を作成した例が示されている。ポリシリコンパターンにＰ＋ドープする端子がダイオードのアノード、Ｎ＋ドープする端子がカソードである。Ｘはイントリンシック（何もドープしない）でもよいし、Ｐ−ドープ、Ｎ−ドープ状態としてもよい。図中、ダイオードの幅Ｗ、Ｘ領域の長さＬはダイオードの特性、例えば逆バイアス時のリーク電流、順方向電圧等を考慮して決定される。
【００７２】
図１６の画素回路は、機能に関しては第１実施形態と同様であるが、ＴＦＴによるダイオードではなく、図１７のダイオードを用いるため、回路の面積を縮小でき、画素回路の開口率を向上させることができる。
【００７３】
図２０には、ゲートＴＦＴ２０５をＮ型とし、そのゲート端子が点灯制御ＴＦＴ２０４のゲート端子とともにゲートライン１０８へ接続することにより、点灯制御ライン１０９を略した例である。但し、ダイオード２２３はダイオードＴＦＴ２０３でもよい。図２０のように構成することで、制御配線の数を低減でき、開口率を向上することができる。また、ゲートドライバ１０３を構成する回路を略することができるため、回路の故障率も低減できる。
【００７４】
（３）第３実施形態
＜画素回路＞
図１９には、本実施形態の画素回路が示されている。図１９の画素回路はアモルファスシリコンＴＦＴでも構成可能なようにＮ型ＴＦＴのみで構成している。有機ＥＬ素子１９０１、駆動ＴＦＴ１９０２、ダイオードＴＦＴ１９０３、点灯制御ＴＦＴ１９０４、ゲートＴＦＴ１９０５が設けられる。それぞれの機能は第１実施形態１のＰ型ＴＦＴと同じである。簡単に説明すると、ゲートＴＦＴ１９０５のソース端子が保持容量１９０６の一端に接続され、ドレイン端子がデータライン１０７に接続され、ゲート端子がゲートライン１０８に接続される。また、駆動ＴＦＴ１９０２のゲート端子が保持容量１９０６の一端及びゲートＴＦＴ１９０５のソース端子に接続され、ソース端子が有機ＥＬ素子１９０１のアノード及び保持容量１９０６の他端に接続される。駆動ＴＦＴ１９０２のゲート端子とドレイン端子間にはダイオードＴＦＴ１９０３が接続される。ダイオードＴＦＴ１９０３のゲート端子とドレイン端子が接続（短絡）される。また、点灯制御ＴＦＴ１９０４のゲート端子が点灯ライン１０９に接続され、ソース端子が駆動ＴＦＴ１９０２のドレイン端子に接続され、ドレイン端子が電源ライン１９１１に接続されて有機ＥＬ素子１９０１のオンオフを制御する。
【００７５】
データドライバ１０２、プリチャージ回路１０４、ゲートドライバ１０３を用いた駆動方法は第１実施形態と同じであるが、電流を流す経路、及び方向が異なるため、以下この点について説明する。
【００７６】
第１実施形態と同様な手順を経ると、電流プログラム開始時点では、有機ＥＬ素子１９０１は図５のリセット期間にリセットされ、点灯制御ＴＦＴ１９０４がオフ、ゲートＴＦＴ１９０５がオンとなっており、データライン１０７、及び駆動ＴＦＴ１９０２のゲート電位はプリチャージ電位（有機ＥＬ素子１９０１が消灯する電圧レベル）である。データライン１０７のプリチャージが解除され、データドライバから階調電流が流されると、電流はゲートＴＦＴ１９０５を通り、ダイオードＴＦＴ１９０３を経由した後、駆動ＴＦＴ１９０２のドレイン端子からソース端子を通り、有機ＥＬ素子１９０１に流れる。駆動ＴＦＴ１９０２のゲート・ソース間には駆動ＴＦＴ１９０２がデータライン１０７から供給される電流を流す電圧が生成される。その後、点灯制御ＴＦＴ１９０４をオンすると、ダイオードＴＦＴ１９０３は逆バイアスされるため、駆動ＴＦＴ１９０２への電流経路が遮断され、電流供給ライン１９１１からの電流経路に切り替わる。その後、ゲートＴＦＴ１９０５をオフすることで、保持容量１９０６に前記電位が保持され、次にアクセスされるまで、有機ＥＬ素子１９０１にその電流が流れ続ける。
【００７７】
図１９（ａ）のダイオードＴＦＴ１９０３をダイオード１９２３とすると図１９（ｂ）に示す画素回路となる。ダイオード１９２３のアノードは駆動ＴＦＴ１９０２のゲート端子と、保持容量１９０６の、駆動ＴＦＴ１９０２のソース端子に接続されていない端子と、ゲートＴＦＴ１９０５のソース端子に接続され、ダイオード１９２３のカソードは、駆動ＴＦＴ１９０２のドレイン端子と点灯制御ＴＦＴ１９０４のソース端子に接続されている。駆動方法、電流経路は図１９（ａ）と同じである。
【００７８】
本実施形態のようにＮ型ＴＦＴで画素回路を構成することで、ポリシリコンＴＦＴだけではなく、より安価なアモルファスシリコン基盤を用いることができるため、より低価格な大型有機ＥＬパネルを作ることができる。
【００７９】
（４）第４実施形態
＜基本構成＞
図９には、本実施形態における有機ＥＬディスプレイ２の全体構成図が示されている。有機ＥＬディスプレイ２は、画素に有機ＥＬ素子とＴＦＴを配置したアクティブマトリクス型表示アレイ９０１、データドライバ９０２、ゲートドライバ９０３、プリチャージ回路９０４、データドライバ９０２からの階調電圧、もしくはプリチャージ回路９０４からのプリチャージ電圧を画素に供給するデータライン９０７、ゲートドライバからのゲート選択電位を供給するゲートライン９０８、ゲートドライバ９０３からリセットパルスを供給するリセットライン９０９、ゲートドライバ９０３から有機ＥＬ素子を点灯制御する制御電圧を供給する点灯ライン９１０、データ制御バス９１２を介してデータドライバ９０２にビデオ信号と制御信号を供給するとともにゲート制御バス９１３を介してゲートドライバ９０３に制御信号を供給する制御回路９０６、入力バス９１１を有して構成される。
【００８０】
低温ポリシリコンプロセスを適用すれば、これらの回路はガラス基板上に構成でき、表示デバイス９０５を形成することが可能である。
【００８１】
＜画素回路＞
図１０には、アクティブマトリクス表示アレイ９０１に配置されるＶｔｈ補正回路を含む画素回路が示されており、図１０（ａ）と図１０（ｂ）の補正動作の基本はほとんど同じである。
【００８２】
図１０（ａ）において、有機ＥＬ素子１００１、１００２は有機ＥＬ素子１００１に流す電流を制御する駆動ＴＦＴ１００２、駆動ＴＦＴ１００２をリセットするための第１リセットダイオード１００３、有機ＥＬ素子１００１に電流を流すか否かを制御する点灯制御ＴＦＴ１００４、データライン９０７上の階調電圧を取り込む制御を行うゲートＴＦＴ１００５、前記階調電圧を保持する保持容量１００６、駆動ＴＦＴ１００２のＶｔｈを書き込むリセット容量１００７、駆動ＴＦＴ１００２をリセットするための第２リセットダイオード１００８、有機ＥＬ素子１００１に電流を供給する電流供給ライン１０１１、保持容量の一端を固定電位とする固定電位ライン１０１２である。図１０（ｂ）はリセットＴＦＴ１００９で、図１０（ａ）の第２リセットダイオード１００８の代わりに用いられる。
【００８３】
＜データドライバ及びプリチャージ回路＞
図１１には、図９のデータドライバ９０２とプリチャージ回路９０４の内部構成が示されている。データドライバ９０２は、シフトレジスタ１１０１、ビデオスイッチ１１０２、ＲＧＢのビデオ信号バス１１１１を有する。プリチャージ回路９０４は、プリチャージスイッチ１１０３、プリチャージ制御ライン１１１２、プリチャージ電位ライン１１１３を有する。
【００８４】
シフトレジスタ１１０１は外部からの入力パルスをクロックに応じてシフトし、ビデオスイッチ１１０２がビデオ信号バス１１１１上の階調電位をデータライン９０７に取り込むパルスを順に生成する。
【００８５】
プリチャージスイッチ１１０３はプリチャージ信号ライン１１１２のプリチャージを行うか否かを制御する信号に応じて、データライン９０７をプリチャージ電位ライン１１１３に接続し、データライン９０７をプリチャージ電位ＶＰＲＥにプリチャージする。
このデータドライバ９０２は以上の説明で述べた機能、もしくはそれに準ずる機能を有するデータドライバＩＣを代わりに用いることもできる。
【００８６】
＜ゲートドライバ＞
図１４には、図９のゲートドライバ９０３の内部構成が示されている。ゲートドライバ９０３は、シフトレジスタ１４０１、ゲートライン９０８をアクティブにするためのゲートイネーブル回路１４０２、リセットライン９０９をアクティブにするためのリセットイネーブル回路１４０３、点灯ライン９１０をアクティブにする点灯イネーブル回路１４０４、ゲートイネーブル回路１４０２の出力をバッファするゲートバッファ１４０５、リセットイネーブル回路１４０３の出力をバッファするリセットバッファ１４０６、点灯イネーブル回路１４０４の出力をバッファする点灯バッファ１４０７を有する。
【００８７】
奇数ラインのゲートイネーブル回路１４０２の１入力はイネーブル制御ラインＥ１に、偶数ラインのゲートイネーブル回路１４０２はイネーブル制御ラインＥ２に接続されている。またすべてのラインのリセットイネーブル回路１４０３と点灯イネーブル回路１４０４の１入力はそれぞれリセットイネーブル制御ラインＲＥ、点灯イネーブル制御ラインＬＥに接続されている。そして、これらゲートイネーブル回路１４０２、リセットイネーブル回路１４０３、点灯イネーブル回路１４０４のもう１入力は各ラインのシフトレジスタ出力Ｖｉに接続されている。
【００８８】
＜駆動方法＞
図８を用いて図１０のＶｔｈ補正回路動作及び有機ＥＬ素子の駆動方法について説明する。
【００８９】
本実施形態の有機ＥＬ素子の点灯制御は図５に示すように、１フレーム期間を表示期間とリセット期間に分割する。これは、表示期間を短縮することでデータ電圧保持期間も同様に短縮でき、ＴＦＴのリーク電流の影響が低減されること、さらにブラウン管のような発光特性を擬似的に行うことができ、動画視認性を向上させることを意図している。
【００９０】
また、ゲートドライバ９０３に入力される入力パルス及びシフトレジスタ１４０１の出力Ｖｉ（ただしｉは自然数）の出力パルスのタイミングチャートは図６に示すものと同じである。
【００９１】
図８は、図６に示す区間ＸＸ’の部分拡大期間におけるタイミングチャートである。第ｋ０、ｋ１、ｋ２ラインを選択する信号を保持するシフトレジスタ出力Ｖｋ０、Ｖｋ１、Ｖｋ２のパルス８０１、シフトレジスタ出力Ｖｋ０＋１、Ｖｋ１＋１、Ｖｋ＋２のパルス８０２、イネーブル信号ラインＥ１、Ｅ２のパルス８０３、８０４、リセットイネーブル制御ラインＲＥのパルス８０５、点灯イネーブル制御ラインＬＥのパルス８０６、データドライバ９０２に入力する入力パルス８０７、プリチャージ制御ラインＰＲＥのパルス８０８、データライン上のデータ電位８０９が示されている。
【００９２】
ｋ０を奇数、ｋ１、ｋ２を偶数となるように入力パルス６０１をゲートドライバ９０３に入力しているものとすると、図８のＸＹ区間では、データライン９０７にはプリチャージ電位ＶＰＲＥが供給され、図１０の画素回路において、点灯制御ＴＦＴ１００４がオフ、ゲートＴＦＴ１００５がオンしているため、保持容量１００６にプリチャージ電位ＶＰＲＥがプリチャージされる。
【００９３】
図８によると、この期間にリセットイネーブル制御ラインＲＥが“Ｈｉｇｈ”となる期間が存在する。つまり、ゲートバッファ１４０６によりリセットライン９０９は“Ｌｏｗ”となるため、図１０（ａ）の画素回路において、この“Ｌｏｗ”レベルが第２リセットダイオード１００８を順方向にオンする、すなわち第２リセットダイオード１００８のアノードよりも十分低い電位であると、この期間に電流供給ライン１０１１から駆動ＴＦＴ１００２のソース・ドレインを通り、第１リセットダイオード１００３、第２リセットダイオード１００８の経路で電流が流れる。
【００９４】
図１０（ｂ）の画素回路では、リセットＴＦＴ１００９がオンするため、固定電位ライン１０１２が第１リセットダイオード１００３のアノードより十分低い電位であると、この期間に電流供給ライン１０１１から駆動ＴＦＴ１００２のソース・ドレインを通り、第１リセットダイオード１００３、リセットＴＦＴ１００９、固定電位ライン１０１２という経路で電流が流れる。
【００９５】
リセットイネーブル制御ラインＲＥはすぐに“Ｌｏｗ”、すなわちリセットライン９０９は“Ｈｉｇｈ”となるため、この“Ｈｉｇｈ”レベルが図１０（ａ）の場合、第２リセットダイオードに逆バイアスを与える、すなわち第２リセットダイオード１００８のアノードよりも高い電位の場合、一度駆動ＴＦＴ１００２に流れた電流は経路を失い、ある電位に収束する。この収束電位は駆動ＴＦＴ１００２が流していた電流がゼロになる電位であり、すなわちそれは駆動ＴＦＴ１００２のＶｔｈである。
【００９６】
図１０（ｂ）の場合も同様に電流経路が絶たれるため、駆動ＴＦＴ１００２のゲート電位はＶｔｈとなる。
【００９７】
区間ＸＹが終わる頃に点灯制御ラインを“Ｌｏｗ”とする、すなわち点灯制御ＴＦＴ１００４をオンすると、リセット容量１００７にはＶＰＲＥ−Ｖｔｈの電圧が保持される。なぜなら、駆動ＴＦＴ１００２は飽和領域で動作するため、駆動ＴＦＴ１００２のソース・ドレイン電圧Ｖｄｓは十分大きく、そのゲート・ソース電圧Ｖｇｓに対し、｜Ｖｄｓ｜＞｜Ｖｇｓ｜が成立し、第１リセットダイオードに逆バイアスが印加されるためである。したがって、駆動ＴＦＴ１００２のゲート・ソース電位ＶｇｓはＶｔｈに維持される。
【００９８】
区間ＹＸ’に入ると、Ｅ２が“Ｌｏｗ”となり、奇数ラインのみデータ書き込みが行われる。保持容量１００６に階調電圧Ｖｄを書き込んだとすると、駆動ＴＦＴ１００２のゲート・ソース電圧Ｖｇｓ＝Ｖｄ−（ＶＰＲＥ−Ｖｔｈ）となり、Ｖｔｈのオフセットが常に印加され、駆動ＴＦＴ１００２のＶｔｈが補正される。
【００９９】
区間Ｘ’Ｙ’では、ｋ０＋１、ｋ１＋１、ｋ２＋１がリセット状態であり、リセットイネーブル制御ラインＲＥにパルス８０５を与えることにより、前述した同じ経路で駆動ＴＦＴ１００２に電流が短い期間流れた後、駆動ＴＦＴ１００２のゲート・ソース電位ＶｇｓがＶｔｈに収束し、点灯制御ライン９１０を“Ｈｉｇｈ”として、ＶＰＲＥ−Ｖｔｈの電圧をリセット容量１００７に書き込む。
【０１００】
区間Ｙ’Ｘ’’で第ｋ０＋１ラインの保持容量１００６にデータライン９０７のデータ電位Ｖｄを書き込み、Ｖｔｈが補正された電位が駆動ＴＦＴのゲート端子に与えられる。第１リセットダイオード、第２リセットダイオードは図２や図１９に示されるようなＰ型、もしくはＮ型のＭＯＳダイオードで構成してもよいし、図１７に示すダイオードでもよい。図１７に示すダイオードを用いると、回路面積を比較的消費しないため、本実施形態のＶｔｈ補正回路を含む画素回路は、有機ＥＬ素子の開口率を大きくできる利点がある。
【０１０１】
また、図１０のダイオード素子を用いたＶｔｈ補正回路は第１実施形態で用いたデータドライバ１０２内の図１５（ｂ）に示す電圧電流変換回路としても用いることができる。
【図面の簡単な説明】
【０１０２】
【図１】第１実施形態の全体構成図である。
【図２】第１実施形態のＴＦＴ画素回路である。
【図３】第１実施形態のデータドライバ及びプリチャージ回路の内部構成図である。
【図４】ゲートドライバの内部構成図である。
【図５】駆動シーケンス説明図である。
【図６】パネル駆動タイミングチャートである。
【図７】第１実施形態のパネル駆動タイミングチャート拡大図である。
【図８】第４実施形態のパネル駆動タイミングチャート拡大図である。
【図９】第４実施形態の全体構成図である。
【図１０】第４実施形態のＴＦＴ画素回路である。
【図１１】第４実施形態のデータドライバ及びプリチャージ回路の内部構成図である。
【図１２】従来例説明図である。
【図１３】リセット期間と階調特性の関係を示す図である。
【図１４】第４実施形態のゲートドライバ内部構成図である。
【図１５】第１実施形態の電圧電流変換回路の内部構成図である。
【図１６】第２実施形態の画素回路である。
【図１７】ダイオードの構成図である。
【図１８】カソード電極構成図である。
【図１９】第３実施形態のＴＦＴ画素回路である。
【図２０】第２実施形態の変形例を示すＴＦＴ画素回路図である。
【符号の説明】
【０１０３】
１０１，９０１ アクティブマトリクスアレイ、１０２，９０２ データドライバ、１０３，９０３ ゲートドライバ、１０４，９０４ プリチャージ回路、１０５，９０５ 表示デバイス、１０６，９０６ 制御回路、１０７，９０７ データライン、１０８，９０８ ゲートライン、１０９，９１０ 点灯ライン、１１１，９１１ 入力バス、１１２，９１２ データ制御バス、１１３，９１３ ゲート制御バス、２０１，１００１，１９０１ 有機ＥＬ素子、２０２，１００２，１９０２ 駆動ＴＦＴ、２０３，１９０３ ダイオードＴＦＴ、２０４，１００４，１９０４ 点灯制御ＴＦＴ、２０５，１００５，１９０５ ゲートＴＦＴ、２０６，１００６，１９０６ 保持容量、２１１，１０１１，１９１１ 電流供給ライン、２１２，１０１２ 固定電位ライン、２２３，１９２３ ダイオード、３０１，４０１，１１０１，１４０１ シフトレジスタ、３０２ イネーブル回路、３０３，１１０２ ビデオスイッチ、３０４ 電圧電流変換回路、３０５ データスイッチ、３０６，１１０３ プリチャージスイッチ、３１１ ビデオ信号バス、３１２ セレクトライン、３１３ アウトプットイネーブルライン、３１４，１１１２ プリチャージイネーブルライン、３１５，１１１３ プリチャージ電位ライン、４０２，１４０２ ゲートイネーブル回路、４０３，１４０４ 点灯イネーブル回路、４０４，１４０５ ゲートバッファ、４０５，１４０７ 点灯バッファ、９０９ リセットライン、１００３ 第１リセットダイオード、１００７ リセット容量、１００８ 第２リセットダイオード、１００９ リセットＴＦＴ、１４０３ リセットイネーブル回路、１４０６ リセットバッファ、１５０１ 電圧電流変換ＴＦＴ、１５０２ 保持容量、１５０３，１５０４ リセットＴＦＴ、１５０５ リセット容量。
【技術分野】
【０００１】
本発明はアクティブマトリクス型表示装置に関し、特に表示素子として自己発光型のエレクトロルミネセンス素子（有機ＥＬ素子）を有する表示装置に関する。
【背景技術】
【０００２】
近年、情報化が進展し、携帯情報端末にもかつてのパーソナルコンピュータに匹敵する処理能力を要求されるようになってきている。これに伴い、映像表示装置にも高精細化、高品質化が要求され、薄型、軽量、高視野角、低消費電力が望まれている。この要求に応えるべく、ガラス基盤上にマトリクス状に薄膜能動素子（薄膜トランジスタ、Thin Film Transistor、または単にTFT）を形成し、その上に電気光学素子を形成した表示装置（ディスプレイ）の開発が行われている。
【０００３】
能動素子を形成する基盤はアモルファスシリコンやポリシリコン等の半導体膜を成膜後、これをパターニングし、さらにメタルで配線接続した形態が主流である。能動素子の電気的特性の違いから、前者のアモルファスシリコンでは駆動用のＩＣ（Integrated Circuit）を必要とし、後者のポリシリコンでは駆動用の回路を基盤上に形成できるという特徴がある。現在、広く用いられている液晶ディスプレイ（Liquid Crystal Display、または単にLCD）では、大型なものに関しては、前者のアモルファスシリコンタイプが普及しているが、中・小型では後者の高精細化に向くポリシリコンタイプが主流になりつつある。自己発光型で、薄型、軽量、高視野角といった特長を有するエレクトロルミネセンス型（有機ＥＬ）ディスプレイでは、ポリシリコンタイプのみが量産されている。一般に、有機ＥＬ素子では、ＴＦＴと組み合わせることによってその電圧電流制御作用を用いて電流が制御される。「電流電圧制御作用」とは、ＴＦＴのゲート端子に電圧を印加して、ソース・ドレイン間の電流を制御する作用のことを言う。これにより、発光強度を調整して所望の階調を表示することが可能となる。
【０００４】
しかしながら、このような構成を採用しているため、有機ＥＬ素子の発光強度はＴＦＴの特性に非常に敏感に影響を受ける。特に、ポリシリコンＴＦＴ、中でも低温ポリシリコンと呼ばれる低温プロセスで形成されるポリシリコンＴＦＴは、隣接画素間においても比較的大きな電気的特性の違いが生じることが確認されており、有機ＥＬディスプレイの表示品質、特に画面内の表示均一性を劣化させる大きな要因の一つとなっている。それを改善する従来技術が下記の特許文献に開示されている。この従来技術では、図１２に示すように、有機ＥＬ素子２９０を電流駆動するＴＦＴ２６０が、データライン２２０に流す階調電流を流すように制御する手段を開示している。
【０００５】
図１２に示す従来技術の手段を用いると、データライン２２０に流す階調電流は、所定の手続きにより駆動ＴＦＴ２６０に流されることで、駆動ＴＦＴ２６０がデータライン２２０に流れた階調電流を流すことのできる電圧が生成されて保持容量２８０に電荷が蓄積される（電流を書き込む）。駆動ＴＦＴ２６０は、次にアクセスされるまで有機ＥＬ素子２９０に前記階調電流を流し続けるため、所望の階調を得ることができる。
【０００６】
【特許文献１】特開２００２−５１４３２０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ところで、図１２においてＴＦＴ２４０に着目すると、電流書き込みが終了し、有機ＥＬ素子２６０に電流が流れている期間、ＴＦＴ２４０はオフ状態であるが、ＴＦＴ２４０のソース・ドレイン間には比較的大きな電圧Ｖｄｓが印加されている。一般に、オフ状態のＴＦＴは、ソース・ドレイン間の印加電圧Ｖｄｓが大きいと、リーク電流も大きくなり、さらにソース・ゲート間の逆バイアス電圧Ｖｇｓが大きいと、リーク電流もさらに増加する傾向にある。通常、トップゲート型ポリシリコンＴＦＴはポリシリコン層が遮光層で遮光されていないため外光によりＴＦＴが活性化され、さらにリーク電流が増加する。そのため、保持容量２８０に蓄積された電荷が流出し、所望の階調を維持することが困難になる。特に黒に近い階調の場合、ＴＦＴ２４０からのリーク電流が以下に示すように増加する傾向にあり、黒レベルが上昇する問題がある。
【０００８】
有機ＥＬ素子２９０の閾値電圧をＶｔｈ＿ＯＬＥＤ、ＴＦＴの閾値電圧をＶｔｈ＿ＴＦＴとすると、黒の階調表示時には、ＴＦＴ２４０のＶｄｓは概ねＶｄｄ−Ｖｔｈ＿ＴＦＴ−Ｖｔｈ＿ＯＬＥＤと表せる。ただしここでは簡単のため、ＴＦＴ２７０のオン抵抗は無視している。Ｖｄｄ＝１５Ｖ、Ｖｔｈ＿ＴＦＴ＝２Ｖ、Ｖｔｈ＿ＯＬＥＤ＝３Ｖとすると、ＴＦＴ２６０のＶｄｓは１０Ｖとなり、十分に大きな値である。さらに、ＴＦＴ２４０のゲートを制御するセレクトライン２１０に１８Ｖを印加してＴＦＴ２４０をオフしているものとすると、Ｖｇｓは１８−（Ｖｄｄ―Ｖｔｈ＿ＴＦＴ）＝５Ｖの逆バイアスが印加されていることになる。これに加え、外光によるＴＦＴの活性化が伴うため、ＴＦＴ２４０のリーク電流は無視できなくなる。
【０００９】
この対策として、ＴＦＴ２４０のチャネル長を長くする、あるいはダブルゲート（等価的には直列に２つのＴＦＴ２４０を配置する）にする、またはＬＤＤ（Lightly Doped Drain）構造にするなどＴＦＴデバイスの設計を改善することでＶｄｓに起因するリーク電流を低減することは可能である。また、保持容量２８０を比較的大きく設計し、リーク電流による電位変動を抑制することも可能である。ただし、上記解決手段は開口率を低下させる、あるいはプロセスの変更、マスク数の増加といった課題が残る。
【００１０】
また、上記手段では外光によるＴＦＴの活性化に起因するリーク電流を前記Ｖｄｓ＝１０Ｖ、Ｖｇｓ＝５Ｖのバイアスで、許容レベルまで低減することは困難であろう。もちろん、ＴＦＴに外光を遮光する遮光層を設けてることも考えられるが、この手段もプロセスの変更とマスク数の増加が伴い、同様な課題として残る。
【００１１】
本発明の目的は、各画素に配置されたトランジスタのリーク電流を抑制することができる表示装置を提供することにある。
【課題を解決するための手段】
【００１２】
本発明は、電流駆動されるダイオード型発光素子と前記ダイオード型発光素子を制御する薄膜トランジスタとを１つの画素回路として、前記画素回路をマトリクス状に配置したアクティブマトリクス型表示アレイと、前記マトリクスの各列に対応して設けられ、対応する列の画素回路にデータ信号を供給するデータラインと、前記データラインへの前記データ信号の供給を制御するデータドライバと、前記マトリクスの各行に対応して設けられ、対応する行の画素回路に選択信号を供給するゲートラインと、前記画素回路に点灯信号を供給する点灯ラインと、前記ゲートラインに選択信号を供給するとともに前記点灯ラインに点灯信号を供給するゲートドライバと、前記データドライバ及びゲートドライバを制御する制御回路とを有するアクティブマトリクス型表示装置であって、前記画素回路は、一端の電位が所定電位に固定された保持容量と、前記保持容量の非固定電位端子に一方の非制御端子が接続され、他方の非制御端子が前記データラインに接続され、制御端子が前記ゲートラインに接続されたゲートトランジスタと、制御端子が前記保持容量の非固定電位端子に接続され、一方の非制御端子が電源ラインに接続されて前記ダイオード型発光素子への駆動電流を制御する駆動トランジスタと、前記駆動トランジスタの他方の非制御端子と前記制御端子を接続する整流素子と、制御端子が前記点灯ラインに接続され、一方の非制御端子が前記駆動トランジスタの非制御端子に接続され、他方の非制御端子が前記ダイオード型発光素子に接続されて前記ダイオード型発光素子の駆動電流のオンオフを制御する点灯制御トランジスタとを有することを特徴とする。
【００１３】
本発明において、点灯制御トランジスタをオフ動作し、ゲートトランジスタをオン動作してデータラインにデータ信号（階調電流）を供給すると、電源ラインから駆動トランジスタ、整流素子を経由し、ゲートトランジスタを通ってデータラインに流れる。これにより、駆動トランジスタの制御端子にはデータラインに供給したデータ信号（階調電流）を駆動トランジスタが流すための制御電位が生成される。その後、点灯制御トランジスタをオン動作すると、整流素子に逆バイアスが印加されることとなり、階調電流が駆動トランジスタを経由して流れなくなる。その後、ゲートトランジスタをオフ動作することで、保持容量にはデータラインに流された階調電流を駆動トランジスタが流すために必要な制御電位分だけの電荷が蓄積されるようになる。整流素子の逆バイアス時においては、リーク電流は整流素子の端子間電圧のみに影響を受けることとなり、整流素子の代わりにスイッチング素子を設ける場合に比べてリーク電流が抑制される。
【００１４】
本発明における整流素子は、トランジスタあるいはダイオードで構成することができる。トランジスタで構成する場合、その制御端子（ゲート端子）と非制御端子（例えばドレイン端子）を接続して構成される。
【発明の効果】
【００１５】
本発明によれば、駆動トランジスタの非制御端子（例えばドレイン端子）と制御端子（ゲート端子）を整流素子で接続することで、逆バイアス時のリーク電流を例えば三端子を有するスイッチング素子を用いた場合と比較して低減することが可能となる。
【発明を実施するための最良の形態】
【００１６】
以下、図面を用いて本発明の実施の形態を詳細に説明する。
【００１７】
（１）第１実施形態
＜全体構成＞
図１には、本実施形態における有機ＥＬディスプレイの全体構成図が示されている。有機ＥＬディスプレイ１は、画素に有機ＥＬ素子とＴＦＴを配置したアクティブマトリクス型表示アレイ１０１、データドライバ１０２、ゲートドライバ１０３、プリチャージ回路１０４、データ制御バス１１２を介してデータドライバ１０２にビデオ信号と制御信号を供給するとともにゲート制御バス１１３を介してゲートドライバ１０３に制御信号を供給する制御回路１０６、データドライバ１０２からの階調データ電流もしくはプリチャージ回路１０４からのプリチャージ電圧を画素に供給するデータライン１０７、ゲートドライバ１０３からのゲート選択電位を供給するゲートライン１０８、ゲートドライバ１０３から有機ＥＬ素子を点灯制御する制御電圧を供給する点灯ライン１０９、及びＲＧＢの映像データ及びクロック等が入力される入力バス１１１を有して構成される。表示アレイ１０１、データドライバ１０２、ゲートドライバ１０３、プリチャージ回路１０４で表示デバイスが構成され、低温ポリシリコンプロセスを適用すれば、これらの回路はガラス基板上に形成できる。
【００１８】
＜画素回路構成＞
次に、図２を用いて、アクティブマトリクス型表示アレイ１０１内にマトリクス状に配置されている本実施形態の画素回路の回路構成を説明する。
【００１９】
画素回路は、有機ＥＬ素子２０１、有機ＥＬ素子２０１を電流駆動する駆動ＴＦＴ２０２、駆動ＴＦＴ２０２のゲート端子とドレイン端子を接続するダイオードＴＦＴ２０３、有機ＥＬ素子２０１を点灯するか否か（電流を流すか流さないか）を制御する点灯制御ＴＦＴ２０４、データライン１０７からの階調電流を画素内へ供給制御するゲートＴＦＴ２０５、保持容量２０６、有機ＥＬ素子２０１に電流を供給する電流供給ライン２１１、保持容量２０６の一方の端子電位を所定値に固定する固定電位ライン２１２を有して構成される。固定電位ライン２１２は電流供給ライン２１１に接続されていてもよい。
【００２０】
駆動ＴＦＴ２０２のソース端子は電流供給ライン２１１に、ドレイン端子は点灯制御ＴＦＴ２０４のソース端子とダイオードＴＦＴ２０３のソース端子に、ゲート端子は保持容量２０６の固定電位ライン２１２に接続されていない片方の端子とゲートＴＦＴ２０５のソース端子、ダイオードＴＦＴ２０３のドレイン端子にそれぞれ接続される。点灯制御ＴＦＴ２０４のゲート端子は点灯ライン１０９に接続され、点灯制御ＴＦＴ２０４のドレイン端子は有機ＥＬ素子２０１のアノードに接続される。ゲートＴＦＴ２０５のゲート端子はゲートライン１０８に、ドレイン端子はデータライン１０７に接続される。電流供給ライン２１１、固定電位ライン２１２、有機ＥＬ素子２０１のカソード電極はすべての画素で共有されている。
【００２１】
データドライバ１０２、ゲートドライバ１０３、プリチャージ回路１０４を用いて図２の画素回路を制御する方法に関しては後述するが、以下に図２の画素を用いて有機ＥＬ素子を駆動する方法を説明する。
【００２２】
＜駆動方法＞
Ａ．プリチャージ
まず、ゲートＴＦＴ２０５をオンし、保持容量２０６にプリチャージ電位を書き込む。このプリチャージ電位は有機ＥＬ素子２０１が消灯するレベル、つまり電流が流れないレベルとする。そうすると、有機ＥＬ素子２０１に流れていた電流は徐々に減少し、やがて流れなくなる。図２の画素回路は階調電流を書き込む直前は常にこの初期状態となるように制御する。つまり、有機ＥＬ素子２０１は消灯、駆動ＴＦＴ２０２のゲート電位とデータライン１０７の電位はプリチャージ電位となるようにする。
【００２３】
Ｂ．駆動
次に、点灯制御ＴＦＴ２０４をオフし、駆動ＴＦＴ２０２のドレイン端子をハイインピーダンスにする。そして、ゲートＴＦＴ２０５をオンし、データライン１０７に階調電流を流すと、その電流は、電流供給ライン２１１から駆動ＴＦＴ２０２のソース端子からドレイン端子を通り、ダイオードＴＦＴ２０３の順方向を経由し、ゲートＴＦＴ２０５を通ってデータライン１０７に流れる。これにより、駆動ＴＦＴ２０２のゲート端子には、データライン１０７に流した階調電流を駆動ＴＦＴ２０２が流すためのゲート電位が生成される。この電位が安定した後、点灯制御ＴＦＴ２０４をオンすると、ダイオードＴＦＴ２０３に逆バイアスが印加され、データライン１０７からの階調電流が駆動ＴＦＴ２０２を経由して流れなくなる。その後、ゲートＴＦＴ２０５をオフすることで、保持容量２０６には、データライン１０７に流された階調電流を駆動ＴＦＴ２０２が流すための電位が書き込まれ、次にアクセスされるまで保持される。ここで、ダイオードＴＦＴ２０３に逆バイアスが印加される理由について説明する。駆動ＴＦＴ２０２は通常飽和領域で用いられるため、駆動ＴＦＴ２０２のドレイン・ソース間電圧Ｖｄｓは、点灯制御ＴＦＴ２０４がオンする、すなわち有機ＥＬ素子２０１と接続されると、駆動ＴＦＴ２０２のゲート・ソース間電圧Ｖｇｓに対して、十分大きく、｜Ｖｄｓ｜＞｜Ｖｇｓ｜が成立する。そのため、ダイオードＴＦＴ２０３には逆バイアスが印加され、データライン１０７への電流経路が絶たれることになる。以降、図２の画素回路は再び前記初期状態に戻され、階調電流が書き込まれるという上記動作を繰り返す。
【００２４】
＜データドライバ及びプリチャージ回路＞
次に、図２の画素回路がマトリクス状に配置された表示アレイ１０１を前述のように駆動するために用いるデータドライバ１０２、プリチャージ回路１０４について、図３を用いてその内部構成を説明する。
【００２５】
データドライバ１０２は、シフトレジスタ３０１、イネーブル回路３０２、ビデオスイッチ３０３、電圧電流変換回路３０４、データスイッチ３０５はＲＧＢのビデオ信号ライン３１１、ドライバセレクトライン３１２（ＥＡ、ＥＢ）、アウトプットイネーブルライン３１３（ＯＡ、ＯＢ）を有して構成される。また、プリチャージ回路１０４は、プリチャージスイッチ３０６、プリチャージイネーブルライン３１４（ＰＲＥ）、プリチャージ電位供給ライン３１５を有して構成される。図３はＲＧＢそれぞれ１系統の入力を有するデータドライバ構成、プリチャージ回路構成を示している。
【００２６】
シフトレジスタ３０１は入力パルスをクロックに同期して順次シフトレジスタ１からｎまでシフトする。出力端子Ｈｉ（ｉ＝１〜ｎ）には入力パルスをシフトしたパルスが出力され、それぞれのパルスイネーブル回路３０２に入力される。
【００２７】
パルスイネーブル回路３０２はドライバセレクトライン３１２のＥＡ、ＥＢによってシフトレジスタ出力をイネーブルする。
【００２８】
ビデオスイッチ３０３、電圧電流変換回路３０４、データスイッチ３０５は、ＲＧＢそれぞれ系統Ａ及び系統Ｂの２系統用意されている。まず、ドライバセレクト信号ラインＥＡ、ＥＢにより、パルスイネーブル回路３０２を介してイネーブルされたシフトレジスタのシフトパルスによって、系統Ａ、系統Ｂいずれかのビデオスイッチ３０３がオンし、ビデオ信号ライン３１１がＡ、Ｂいずれかの電圧電流変換回路３０４に接続される。例えば、シフトレジスタ１の出力Ｈ１が“Ｈｉｇｈ”、ＥＡを“Ｈｉｇｈ”、ＥＢを“Ｌｏｗ”とすると、シフトレジスタ１のパルスイネーブル回路３０２はシフトレジスタのシフトパルスを系統Ａのビデオスイッチ３０３へ伝播し、その系統Ａのビデオスイッチは、系統Ａの電圧電流変換回路ＲＡ１、ＧＡ１、ＢＡ１の入力を、ビデオ信号ラインＲ、Ｇ、Ｂと接続し、ビデオデータをそれぞれの電圧電流変換回路内へ取り込む。シフトパルスが最後のシフトレジスタｎまで行き渡り、水平ラインのデータが系統Ａ及び系統Ｂいずれかの電圧電流変換回路３０４にサンプルされると、サンプルした系統のＯＡもしくはＯＢのアウトプットイネーブルラインをアクティブにし、データライン１０７とアクティブにされた系統の電圧電流変換回路３０４の出力を接続し、データライン１０７を駆動する。ＥＡを“Ｈｉｇｈ”とした上記の例に従えば、シフトレジスタｎまでシフトパルスが行き渡ったのち、ＯＡをアクティブとすることで、データライン１０７を系統Ａの電圧電流変換回路３０４で駆動することになる。
【００２９】
ビデオ信号ライン３１１に着目すると、その接続先はビデオスイッチ３０３を介して電圧電流変換回路３０４である。したがって、ビデオ信号ライン３１１の配線負荷は、ビデオスイッチ３０３によって接続された電圧電流変換回路３０４の入力インピーダンスに等しく、非常に小さい。これはビデオ信号ライン３１１上の信号をより高速に電圧電流変換回路３０４に転送できることを意味し、より高解像度なパネルを駆動するのに適している。
【００３０】
電圧電流変換回路３０４は、図２のように駆動ＴＦＴ２０２をＰチャネル型ＴＦＴで構成した場合、例えば図１５に示すＮチャネル型ＴＦＴで構成するのが望ましい。最も簡単な回路は図１５（ａ）に示す例である。Ｎチャネル型の電圧電流変換ＴＦＴ１５０１、及び保持容量１５０２で構成される。
【００３１】
再び図３に戻り、電圧電流変換ＴＦＴ１５０１は、シフトレジスタ３０１のシフトパルスと、ドライバセレクトラインＥＡ、ＥＢで制御されるビデオスイッチ３０３により順次データバス３１１上のデータをサンプルし、サンプルした電圧レベルに応じて電流値を決定する。一ライン分のデータをサンプルし終えると、アウトプットイネーブルラインＯＡ、ＯＢにより制御されるデータスイッチ３０５により、データライン１０７に接続され、保持容量１５０２に保持されている階調電圧に対応する階調電流でデータライン１０７を駆動する。
【００３２】
電圧電流変換回路１５０１は例えば低温ポリシリコンＴＦＴプロセスで形成されると、均一な電圧電流変換特性を得ることが困難であるため、図１５（ｂ）に示すように、リセットＴＦＴ１５０３、１５０４及びリセット容量１５０５を追加し、電圧電流変換ＴＦＴ１５０１の閾値電圧Ｖｔｈ補正を行うことでより電圧電流変換特性の均一性を向上できる。
【００３３】
＜閾値電圧Ｖｔｈの補正＞
リセットＴＦＴ１５０３、１５０４及びリセット容量１５０５を用いて電圧電流変換ＴＦＴ１５０１のＶｔｈを補正する手順について説明する。
【００３４】
まず、シフトレジスタに入力パルスを入力する前、すなわちビデオスイッチ３０３をオフとし、データスイッチ３０５をオフして、リセットＴＦＴ１５０３、１５０４をオンすると、ＴＦＴ１５０１に流れていた電流はやがてゼロに近づく。すなわち、リセット容量１５０５に電圧電流変換ＴＦＴ１５０１のＶｔｈが書き込まれる。
【００３５】
次いで、リセットＴＦＴ１５０３、１５０４をオフし、シフトレジスタに入力パルスを入力し、順次データバス３１１上の階調電圧データを保持容量１５０２に取り込むことで電圧電流変換ＴＦＴ１５０１のゲート電位Ｖｇｓは、階調電圧をＶｄとすると、Ｖｇｓ＝Ｖｔｈ＋Ｖｄに設定される。
【００３６】
このように電圧電流変換回路３０４に補正回路を付加することで電圧電流変換のばらつきを低減できる。なお電圧電流変換ＴＦＴ１５０１は変換特性の均一性を向上させるため、リセットＴＦＴ１５０３、１５０４などと比較してより大きく設計することが望ましい。
【００３７】
一方、プリチャージ回路１０４は、プリチャージスイッチ３０６を含み、プリチャージイネーブルライン３１４であるＰＲＥをアクティブにすることでデータライン１０７をプリチャージ電位供給ライン３１５に接続し、所定のプリチャージ電位ＶＰＲＥにデータライン１０７をプリチャージする。
【００３８】
データライン１０７はデータドライバ１０２とプリチャージ回路１０４によって駆動されるため、データライン１０７がプリチャージを行っている間、電圧電流変換回路のＶｔｈリセットを行えばよい。
【００３９】
このデータドライバ１０２は以上の説明で述べた機能、もしくはそれに準ずる機能を有するデータドライバＩＣを代わりに用いることもできる。
【００４０】
＜ゲートドライバ＞
次に図４を用いてゲートドライバ１０３の内部構成を説明する。ゲートドライバ１０３は、シフトレジスタ４０１、ゲートイネーブル回路４０２、点灯イネーブル回路４０３、ゲートバッファ４０４、点灯バッファ４０５を有して構成される。図において、Ｅ１、Ｅ２はそれぞれ奇数ライン、偶数ラインのゲートイネーブル制御ライン、ＬＥは点灯イネーブル制御ラインである。
【００４１】
奇数ラインのゲートイネーブル回路４０２の１入力はゲートイネーブル制御ラインＥ１に接続され、偶数ラインのゲートイネーブル回路４０２の１入力はゲートイネーブル制御ラインＥ２に接続されている。全ラインの点灯イネーブル回路４０３の１入力は点灯イネーブル制御ラインＬＥに接続されている。
【００４２】
また各ラインのイネーブル回路４０２、４０３のもう１入力は各シフトレジスタ出力Ｖｉ（ｉ＝０〜ｎ）に接続され、シフトレジスタ出力ＶｉとＥ１、Ｅ２、ＬＥにより、各ゲートライン１０８、点灯ライン１０９の状態を制御する。
【００４３】
＜フレーム期間の表示状態＞
図５には、横軸に時間、縦軸に表示ラインをとり、本実施形態のフレーム期間の表示状態が示されている。各ラインは、１フレーム期間を、映像データを表示する表示期間と、有機ＥＬ素子２０１及び駆動ＴＦＴ２０２をリセットするリセット期間に分割される。ここで「リセットする」とは、駆動ＴＦＴ２０２のゲート端子に、電流が流れない電位（プリチャージ電位ＶＰＲＥ）を設定して有機ＥＬ素子２０１を消灯する動作を言う。また、「リセット期間」とは、その電位が保持容量２０６に書き込まれることで、次に表示データのためのアクセスが行われるまで、前記リセット状態が維持される期間を言う。
【００４４】
このように表示期間を分割した理由は、表示期間を短縮することで書き込み電圧の保持期間も同様に短縮でき、ＴＦＴのリーク電流の影響が低減されること、さらにブラウン管のような発光特性を擬似的に行うことができ、動画視認性を向上させられるためである。
【００４５】
まず第１ラインから映像データを順次書き込み、ある期間を置いて、全ラインの映像データの書き込みを終える前に、すでに映像データに応じた電流を流している駆動ＴＦＴ２０２のリセットを複数回に分けて第１ラインから順次行う。図５において、Ｘ−Ｘ’区間に着目すると、第ｋ０ラインは映像データの書き込みが行われ、第ｋ１ラインは第１のリセット動作、第ｋ２ラインは第２のリセット動作が行われている。
【００４６】
図６、図７を用いて、データドライバ１０２、ゲートドライバ１０３、プリチャージ回路１０４を制御して図５の表示を行う方法についてさらに説明する。
【００４７】
図６において、ゲートドライバ１０３のシフトレジスタ４０１に入力する入力パルス６０１、入力パルス６０１をシフトするためのクロック６０２、シフトレジスタ出力Ｖ１のシフトパルス６０３が示されており、このパルスが順次シフトされ、Ｖｉに出力されていく。また、第ｋ０ラインのシフトレジスタ出力パルス６０４、第ｋ１ラインのシフトレジスタ出力パルス６０５、第ｋ２ラインのシフトレジスタ出力パルス６０６が示され、Ｘ−Ｘ’区間ではいずれもアクティブである。
【００４８】
図７において、Ｘ−Ｘ’区間におけるシフトレジスタ出力Ｖｋ０、Ｖｋ１、Ｖｋ２の出力パルス７０１、同区間におけるシフトレジスタ出力Ｖｋ０＋１、Ｖｋ１＋１、Ｖｋ２＋１の出力パルス７０２、イネーブル制御ラインＥ１のパルス７０３、イネーブル制御ラインＥ２のパルス７０４、点灯イネーブル制御ラインＬＥのパルス７０５、プリチャージ制御ラインＰＲＥのパルス７０６、データドライバ１０２のシフトレジスタに入力する入力パルス７０７、系統Ａドライバセレクトラインのパルス７０８、系統Ｂドライバセレクトラインのパルス７０９、系統ＡアウトプットイネーブルＯＡのパルス７１０、系統ＢアウトプットイネーブルＯＢのパルス７１１、データライン１０７のデータ電位７１２がそれぞれ示されている。
【００４９】
図７ではｋ０は奇数、ｋ１、ｋ２は偶数となるように、入力パルス６０１を入力しているものとすると、Ｘ−Ｘ’区間の前半であるＸ−Ｙ区間は、Ｅ１が“Ｈ”、ＬＥが“Ｈ”、プリチャージがイネーブルされていることから、ｋ０ラインはプリチャージされる。同時にＥ２も“Ｈ”であるから、ｋ１、ｋ２ラインもプリチャージされる。この間、データライン１０７はプリチャージ電位ＶＰＲＥにプリチャージされ、ゲートＴＦＴ２０５がオンすることから、保持容量２０６にはプリチャージ電位ＶＰＲＥが書き込まれる。このプリチャージ電位ＶＰＲＥは駆動ＴＦＴ２０２をオフするレベル、つまり電流供給ライン２１１の電位レベルに近い電位である。
【００５０】
Ｘ−Ｘ’区間の後半であるＹ−Ｘ’区間は、ＬＥが“Ｈ”、Ｅ１が“Ｈ”、Ｅ２が“Ｌ”、プリチャージがディスエーブル、ＯＡが“Ｈ”であるから、ｋ０のみデータドライバ１０２の系統Ａの電圧電流変換回路により電流データ書き込みを行う。
【００５１】
このように、Ｘ−Ｘ’区間ではｋ０ラインはリセット後データを書き込み、ｋ１、ｋ２ラインはリセットのみ行われている。ここで、データライン１０７に供給される階調電流データは、各水平期間に入力される入力パルス７０７がシフトレジスタ３０１により順次シフトされ、データバス３１１上のデータをセレクトラインＥＡ、ＥＢが選択する系統の電圧電流変換回路３０４に取り込まれた後、データを取り込んだ系統を選択するアウトプットイネーブルＯＡ、ＯＢで選択される電圧電流変換回路３０４で出力された電流データである。つまり、ＹＸ’区間にデータライン１０７に出力される電流データは、この場合、一水平期間前に系統Ａに順次取り込まれたデータに対応する。ＹＸ’区間のデータ書き込み区間にデータライン１０７に階調電流が供給されると、第ｋ０ラインの画素内の駆動ＴＦＴ２０２には、ゲートＴＦＴ２０５がオン、点灯制御ＴＦＴ２０４がオフであるため、電流供給ライン２１１から駆動ＴＦＴ２０２のソース、ドレインを通り、ダイオードＴＦＴ２０３を経由し、ゲートＴＦＴ２０５を通ってデータドライバへ階調電流が流れる。
【００５２】
保持容量２０６にはあらかじめプリチャージ電位ＶＰＲＥが書き込まれているため、駆動ＴＦＴ２０２に階調電流が流れ始めると、徐々に駆動ＴＦＴ２０２のゲート電位はプリチャージ電位からデータライン１０７に流れる階調電流を駆動ＴＦＴ２０２が流すことのできる電位へ変化する。その後、点灯制御ＴＦＴ２０４をオンすると、前記理由により、ダイオードＴＦＴ２０３には逆バイアスが印加されるため、データライン１０７に流れていた電流の経路が遮断され、その後、ゲートＴＦＴ２０５をオフすることで、保持容量２０６にデータライン１０７に流れていた階調電流を駆動ＴＦＴ２０２が流す電圧が保持される。
【００５３】
次に、Ｘ’−Ｙ’区間に入ると、第ｋ０ラインはＶｋ０が”Ｌ”となるため、書き込まれたデータの表示を維持し、次のシフトパルスが入力されるまで、書き込まれた階調電流で有機ＥＬ素子２０１に電流を流し続ける。第ｋ１ラインは点灯が終了し、消灯期間に入る。この際、有機ＥＬ素子２０１に流れていた電流は徐々に減少し、ある時間を経てゼロになる。第ｋ２ラインはすでに消灯期間に入っており、引き続き有機ＥＬ素子２０１の消灯を続ける。ここで、第ｋ２ラインのように複数回リセットする理由は、プリチャージ期間ＸＹ、あるいはＸ’−Ｙ’期間が十分に確保できない場合、より確実にリセット可能とするためである。したがって、さらに何度もリセット書き込みを行ってもよい。
【００５４】
Ｘ’−Ｘ’’区間では、偶数ラインのｋ０＋１ライン、奇数ラインのｋ１＋１、ｋ２＋１は、その前半Ｘ’−Ｙ’で、両者ともリセット期間となり、後半Ｙ’−Ｘ’’でｋ０＋１ラインのみ電流データを書き込む。ここで、データライン１０７上の電流データは、Ｘ’−Ｘ’’区間の１水平期間前、つまりＸ−Ｘ’区間で系統Ｂの電圧電流変換回路にサンプルした電圧データが電流データに変換されたデータであり、アウトプットイネーブルＯＢをアクティブにすることで系統Ｂ電流電圧変換回路がデータライン１０７を駆動したものである。
【００５５】
このように電流電圧変換回路３０４は、系統Ａと系統Ｂで交互にデータライン１０７を駆動する。しかし、系統Ａと系統Ｂの電圧電流変換回路には図１５のようなＶｔｈ補正を施しても、系統間で電流出力に違いが生じる可能性がある。
【００５６】
そこで、系統の切り替えをフレーム毎に変化させる。例えば、奇数フレームで奇数ラインを系統Ａが駆動することに決めると、偶数ラインは系統Ｂで駆動することになる。次の偶数フレームでは偶数ラインを系統Ａで駆動し、奇数ラインを系統Ｂで駆動するように制御すれば、すべての画素がフレーム毎にどちらの電圧電流変換回路でも駆動されるため電流出力ばらつきの表示に対する影響を低減できる。あるいは、系統Ａ、Ｂいずれかの系統のみ、つまり１系統の電圧電流変換回路３０４で駆動することも可能である。前述したように、データドライバ１０２は、ビデオ信号ライン３１１上のビデオデータを高速に電圧電流変換回路３０４にデータ転送可能である。そのため、図７におけるＸＹ区間のプリチャージ期間に１ライン分のデータを電圧電流変換回路３０４へ転送し、残りのＹＸ’区間で出力をイネーブルして電流データを書き込むという駆動が可能である。このような駆動をする場合、複数の系統を設けることは、冗長な構成となるが、回路不良や、電圧電流変換特性の不均一等に起因するドライバ不良による歩留まり低下を抑制することができる。
【００５７】
さらに、入力パルス６０１のパルス間隔を制御することで、表示期間とリセット期間の割合を可変とすることが可能である。図１３には、リセット期間を２５％、５０％、７５％と変化させた場合のドライバ入力データ電圧Ｖｄと輝度との関係が示されている。リセット期間の割合を増加すると表示期間が短くなるため、同じ入力データ電圧Ｖｄ（Ｖｄに対応する電流Ｉｄ）でより暗く制御することができる。同じ輝度を維持するためには駆動ＴＦＴ２０２により多くの電流を流すため、ドライバ入力データのダイナミックレンジを大きくするか、もしくは電圧電流変換ＴＦＴのコンダクタンスを増加させればよい。一般に、このような電流プログラム方式では、微小電流の書き込み不足が指摘されているが、これは上記本発明の駆動方法で以下のようにその改善が期待できる。
【００５８】
まず、電流プログラムする前にデータライン１０７を常にプリチャージ電圧にプリチャージしているため、データラインに以前のデータ電位が残らず、書き込み不足が表示に現れにくい。
【００５９】
また、表示期間とリセット期間の割合を可変することができるため、リセット期間を増加することで、プログラム電流を増加させ、微小電流プログラムを回避することができる。
【００６０】
しかしながら、将来、有機ＥＬ素子の発光効率の向上により、所望の輝度を生じさせる電流値が少なくて済むようになると、上記手段でも微小電流をプログラムする必要が生じてくる。
【００６１】
そこで、有機ＥＬ素子のカソード電極を図１８のように構成する。図１８は有機ＥＬ素子のカソード電極の構成例であり、図１８（ａ）はカソード電極１８０１の例、図１８（ｂ）はカソード電極１８０３の例である。
【００６２】
図１８（ａ）のカソード電極１８０１は平面構成であり、有機ＥＬ素子２０１からの電流は２次元的に流れ、共通端子ＣＯＭに流れ出ることができる。一方、図１８（ｂ）のカソード電極１８０３は、有機ＥＬ素子２０１が配列されている領域（表示領域）では、データライン１０７に垂直な方向、つまり１次元的にしか電流が流れない点で異なる。データライン１０７とカソード電極１８０１、１８０３は、異なるメタルレイヤーで積層され、例えば誘電率εの絶縁層を介して絶縁されている。そのため、一般に交差容量Ｃ＝ε＊Ｓ／ｄの静電容量を持っている。ここでＳは交差面積、ｄは絶縁層の厚さである。
【００６３】
電圧電流変換回路３０４からの微小電流は、データライン１０７を経由して、駆動ＴＦＴ２０２に流されるが、電流が微小であるため、その経路であるデータライン１０７とカソード電極の交差容量に流れる電流が無視できず、限られた水平期間内に十分に駆動ＴＦＴ２０２に流すことができない。
【００６４】
そこで、図１８（ａ）では、抵抗素子１８０２を平面カソード電極１８０１と外部の共通端子ＣＯＭとの間に配置し、データライン１０７からの微小電流の外部への流出を抑制し、駆動ＴＦＴ２０２へ効果的に流れるようにした。この電極構成は、従来同様、カソードを低精細度のマスクで形成することができるため、安価である。
【００６５】
図１８（ｂ）は、より精細度の高いマスクで形成した例で、データライン１０７とカソードの交差面積が低減されている。すなわち交差容量が小さいため、交差容量を介しての微小電流の流出も少なく、駆動ＴＦＴ２０２に電圧電流変換回路からの微小電流をより効果的に流すことができる。図１８（ｂ）においてもカソード端子１８０３と外部共通端子ＣＯＭの間に抵抗素子を配置してもよい。図１８（ｂ）は精細度の高いマスクを使用するため、コストを要するが、微小電流の流出抑制効果は図１８（ａ）よりも高い。
【００６６】
さらに、本実施形態では、スイッチＴＦＴの逆バイアスリーク電流、外光によるリーク電流の対策も施されている。
【００６７】
つまり、ゲートＴＦＴ２０５の逆バイアス及び外光リークに関しては、保持容量２０６に保持される電位が、リセット期間を挿入することで、１フレーム期間必要とせず、リーク電流の影響は表示に現れにくい。また、複数回リセット動作を行うため、プリチャージ電位がリークにより不十分でも補うことができる。
【００６８】
またダイオードＴＦＴ２０３は逆バイアス時、ドレイン端子とゲート端子は常に同電位であるため、リーク電流はソース・ゲート（ドレイン）電圧のみに影響する。これはダイオードＴＦＴ２０３が３端子を有するスイッチＴＦＴである場合と比較するとリーク電流が低減されることを意味する。
【００６９】
このように、本実施形態の画素回路、駆動回路、駆動方法を用いれば、リーク電流の影響が少なく、より良好な表示が可能となる。
【００７０】
（２）第２実施形態
＜画素回路＞
図１６には、本実施形態の画素回路が示されている。図１６の画素回路は図２のダイオードＴＦＴ２０３をダイオード２２３としている以外、図２の画素回路と同じである。ダイオード２２３のアノードは駆動ＴＦＴ２０２のドレイン端子、点灯制御ＴＦＴ２０４のソース端子に、カソードは駆動ＴＦＴ２０２のゲート端子、保持容量２０６の電位固定されてない側の端子、ゲートＴＦＴ２０５のソース端子に接続されている。駆動方法は第１実施形態と同一であるため説明は省略する。
【００７１】
図１７には、通常のポリシリコンプロセスでダイオード２２３を作成した例が示されている。ポリシリコンパターンにＰ＋ドープする端子がダイオードのアノード、Ｎ＋ドープする端子がカソードである。Ｘはイントリンシック（何もドープしない）でもよいし、Ｐ−ドープ、Ｎ−ドープ状態としてもよい。図中、ダイオードの幅Ｗ、Ｘ領域の長さＬはダイオードの特性、例えば逆バイアス時のリーク電流、順方向電圧等を考慮して決定される。
【００７２】
図１６の画素回路は、機能に関しては第１実施形態と同様であるが、ＴＦＴによるダイオードではなく、図１７のダイオードを用いるため、回路の面積を縮小でき、画素回路の開口率を向上させることができる。
【００７３】
図２０には、ゲートＴＦＴ２０５をＮ型とし、そのゲート端子が点灯制御ＴＦＴ２０４のゲート端子とともにゲートライン１０８へ接続することにより、点灯制御ライン１０９を略した例である。但し、ダイオード２２３はダイオードＴＦＴ２０３でもよい。図２０のように構成することで、制御配線の数を低減でき、開口率を向上することができる。また、ゲートドライバ１０３を構成する回路を略することができるため、回路の故障率も低減できる。
【００７４】
（３）第３実施形態
＜画素回路＞
図１９には、本実施形態の画素回路が示されている。図１９の画素回路はアモルファスシリコンＴＦＴでも構成可能なようにＮ型ＴＦＴのみで構成している。有機ＥＬ素子１９０１、駆動ＴＦＴ１９０２、ダイオードＴＦＴ１９０３、点灯制御ＴＦＴ１９０４、ゲートＴＦＴ１９０５が設けられる。それぞれの機能は第１実施形態１のＰ型ＴＦＴと同じである。簡単に説明すると、ゲートＴＦＴ１９０５のソース端子が保持容量１９０６の一端に接続され、ドレイン端子がデータライン１０７に接続され、ゲート端子がゲートライン１０８に接続される。また、駆動ＴＦＴ１９０２のゲート端子が保持容量１９０６の一端及びゲートＴＦＴ１９０５のソース端子に接続され、ソース端子が有機ＥＬ素子１９０１のアノード及び保持容量１９０６の他端に接続される。駆動ＴＦＴ１９０２のゲート端子とドレイン端子間にはダイオードＴＦＴ１９０３が接続される。ダイオードＴＦＴ１９０３のゲート端子とドレイン端子が接続（短絡）される。また、点灯制御ＴＦＴ１９０４のゲート端子が点灯ライン１０９に接続され、ソース端子が駆動ＴＦＴ１９０２のドレイン端子に接続され、ドレイン端子が電源ライン１９１１に接続されて有機ＥＬ素子１９０１のオンオフを制御する。
【００７５】
データドライバ１０２、プリチャージ回路１０４、ゲートドライバ１０３を用いた駆動方法は第１実施形態と同じであるが、電流を流す経路、及び方向が異なるため、以下この点について説明する。
【００７６】
第１実施形態と同様な手順を経ると、電流プログラム開始時点では、有機ＥＬ素子１９０１は図５のリセット期間にリセットされ、点灯制御ＴＦＴ１９０４がオフ、ゲートＴＦＴ１９０５がオンとなっており、データライン１０７、及び駆動ＴＦＴ１９０２のゲート電位はプリチャージ電位（有機ＥＬ素子１９０１が消灯する電圧レベル）である。データライン１０７のプリチャージが解除され、データドライバから階調電流が流されると、電流はゲートＴＦＴ１９０５を通り、ダイオードＴＦＴ１９０３を経由した後、駆動ＴＦＴ１９０２のドレイン端子からソース端子を通り、有機ＥＬ素子１９０１に流れる。駆動ＴＦＴ１９０２のゲート・ソース間には駆動ＴＦＴ１９０２がデータライン１０７から供給される電流を流す電圧が生成される。その後、点灯制御ＴＦＴ１９０４をオンすると、ダイオードＴＦＴ１９０３は逆バイアスされるため、駆動ＴＦＴ１９０２への電流経路が遮断され、電流供給ライン１９１１からの電流経路に切り替わる。その後、ゲートＴＦＴ１９０５をオフすることで、保持容量１９０６に前記電位が保持され、次にアクセスされるまで、有機ＥＬ素子１９０１にその電流が流れ続ける。
【００７７】
図１９（ａ）のダイオードＴＦＴ１９０３をダイオード１９２３とすると図１９（ｂ）に示す画素回路となる。ダイオード１９２３のアノードは駆動ＴＦＴ１９０２のゲート端子と、保持容量１９０６の、駆動ＴＦＴ１９０２のソース端子に接続されていない端子と、ゲートＴＦＴ１９０５のソース端子に接続され、ダイオード１９２３のカソードは、駆動ＴＦＴ１９０２のドレイン端子と点灯制御ＴＦＴ１９０４のソース端子に接続されている。駆動方法、電流経路は図１９（ａ）と同じである。
【００７８】
本実施形態のようにＮ型ＴＦＴで画素回路を構成することで、ポリシリコンＴＦＴだけではなく、より安価なアモルファスシリコン基盤を用いることができるため、より低価格な大型有機ＥＬパネルを作ることができる。
【００７９】
（４）第４実施形態
＜基本構成＞
図９には、本実施形態における有機ＥＬディスプレイ２の全体構成図が示されている。有機ＥＬディスプレイ２は、画素に有機ＥＬ素子とＴＦＴを配置したアクティブマトリクス型表示アレイ９０１、データドライバ９０２、ゲートドライバ９０３、プリチャージ回路９０４、データドライバ９０２からの階調電圧、もしくはプリチャージ回路９０４からのプリチャージ電圧を画素に供給するデータライン９０７、ゲートドライバからのゲート選択電位を供給するゲートライン９０８、ゲートドライバ９０３からリセットパルスを供給するリセットライン９０９、ゲートドライバ９０３から有機ＥＬ素子を点灯制御する制御電圧を供給する点灯ライン９１０、データ制御バス９１２を介してデータドライバ９０２にビデオ信号と制御信号を供給するとともにゲート制御バス９１３を介してゲートドライバ９０３に制御信号を供給する制御回路９０６、入力バス９１１を有して構成される。
【００８０】
低温ポリシリコンプロセスを適用すれば、これらの回路はガラス基板上に構成でき、表示デバイス９０５を形成することが可能である。
【００８１】
＜画素回路＞
図１０には、アクティブマトリクス表示アレイ９０１に配置されるＶｔｈ補正回路を含む画素回路が示されており、図１０（ａ）と図１０（ｂ）の補正動作の基本はほとんど同じである。
【００８２】
図１０（ａ）において、有機ＥＬ素子１００１、１００２は有機ＥＬ素子１００１に流す電流を制御する駆動ＴＦＴ１００２、駆動ＴＦＴ１００２をリセットするための第１リセットダイオード１００３、有機ＥＬ素子１００１に電流を流すか否かを制御する点灯制御ＴＦＴ１００４、データライン９０７上の階調電圧を取り込む制御を行うゲートＴＦＴ１００５、前記階調電圧を保持する保持容量１００６、駆動ＴＦＴ１００２のＶｔｈを書き込むリセット容量１００７、駆動ＴＦＴ１００２をリセットするための第２リセットダイオード１００８、有機ＥＬ素子１００１に電流を供給する電流供給ライン１０１１、保持容量の一端を固定電位とする固定電位ライン１０１２である。図１０（ｂ）はリセットＴＦＴ１００９で、図１０（ａ）の第２リセットダイオード１００８の代わりに用いられる。
【００８３】
＜データドライバ及びプリチャージ回路＞
図１１には、図９のデータドライバ９０２とプリチャージ回路９０４の内部構成が示されている。データドライバ９０２は、シフトレジスタ１１０１、ビデオスイッチ１１０２、ＲＧＢのビデオ信号バス１１１１を有する。プリチャージ回路９０４は、プリチャージスイッチ１１０３、プリチャージ制御ライン１１１２、プリチャージ電位ライン１１１３を有する。
【００８４】
シフトレジスタ１１０１は外部からの入力パルスをクロックに応じてシフトし、ビデオスイッチ１１０２がビデオ信号バス１１１１上の階調電位をデータライン９０７に取り込むパルスを順に生成する。
【００８５】
プリチャージスイッチ１１０３はプリチャージ信号ライン１１１２のプリチャージを行うか否かを制御する信号に応じて、データライン９０７をプリチャージ電位ライン１１１３に接続し、データライン９０７をプリチャージ電位ＶＰＲＥにプリチャージする。
このデータドライバ９０２は以上の説明で述べた機能、もしくはそれに準ずる機能を有するデータドライバＩＣを代わりに用いることもできる。
【００８６】
＜ゲートドライバ＞
図１４には、図９のゲートドライバ９０３の内部構成が示されている。ゲートドライバ９０３は、シフトレジスタ１４０１、ゲートライン９０８をアクティブにするためのゲートイネーブル回路１４０２、リセットライン９０９をアクティブにするためのリセットイネーブル回路１４０３、点灯ライン９１０をアクティブにする点灯イネーブル回路１４０４、ゲートイネーブル回路１４０２の出力をバッファするゲートバッファ１４０５、リセットイネーブル回路１４０３の出力をバッファするリセットバッファ１４０６、点灯イネーブル回路１４０４の出力をバッファする点灯バッファ１４０７を有する。
【００８７】
奇数ラインのゲートイネーブル回路１４０２の１入力はイネーブル制御ラインＥ１に、偶数ラインのゲートイネーブル回路１４０２はイネーブル制御ラインＥ２に接続されている。またすべてのラインのリセットイネーブル回路１４０３と点灯イネーブル回路１４０４の１入力はそれぞれリセットイネーブル制御ラインＲＥ、点灯イネーブル制御ラインＬＥに接続されている。そして、これらゲートイネーブル回路１４０２、リセットイネーブル回路１４０３、点灯イネーブル回路１４０４のもう１入力は各ラインのシフトレジスタ出力Ｖｉに接続されている。
【００８８】
＜駆動方法＞
図８を用いて図１０のＶｔｈ補正回路動作及び有機ＥＬ素子の駆動方法について説明する。
【００８９】
本実施形態の有機ＥＬ素子の点灯制御は図５に示すように、１フレーム期間を表示期間とリセット期間に分割する。これは、表示期間を短縮することでデータ電圧保持期間も同様に短縮でき、ＴＦＴのリーク電流の影響が低減されること、さらにブラウン管のような発光特性を擬似的に行うことができ、動画視認性を向上させることを意図している。
【００９０】
また、ゲートドライバ９０３に入力される入力パルス及びシフトレジスタ１４０１の出力Ｖｉ（ただしｉは自然数）の出力パルスのタイミングチャートは図６に示すものと同じである。
【００９１】
図８は、図６に示す区間ＸＸ’の部分拡大期間におけるタイミングチャートである。第ｋ０、ｋ１、ｋ２ラインを選択する信号を保持するシフトレジスタ出力Ｖｋ０、Ｖｋ１、Ｖｋ２のパルス８０１、シフトレジスタ出力Ｖｋ０＋１、Ｖｋ１＋１、Ｖｋ＋２のパルス８０２、イネーブル信号ラインＥ１、Ｅ２のパルス８０３、８０４、リセットイネーブル制御ラインＲＥのパルス８０５、点灯イネーブル制御ラインＬＥのパルス８０６、データドライバ９０２に入力する入力パルス８０７、プリチャージ制御ラインＰＲＥのパルス８０８、データライン上のデータ電位８０９が示されている。
【００９２】
ｋ０を奇数、ｋ１、ｋ２を偶数となるように入力パルス６０１をゲートドライバ９０３に入力しているものとすると、図８のＸＹ区間では、データライン９０７にはプリチャージ電位ＶＰＲＥが供給され、図１０の画素回路において、点灯制御ＴＦＴ１００４がオフ、ゲートＴＦＴ１００５がオンしているため、保持容量１００６にプリチャージ電位ＶＰＲＥがプリチャージされる。
【００９３】
図８によると、この期間にリセットイネーブル制御ラインＲＥが“Ｈｉｇｈ”となる期間が存在する。つまり、ゲートバッファ１４０６によりリセットライン９０９は“Ｌｏｗ”となるため、図１０（ａ）の画素回路において、この“Ｌｏｗ”レベルが第２リセットダイオード１００８を順方向にオンする、すなわち第２リセットダイオード１００８のアノードよりも十分低い電位であると、この期間に電流供給ライン１０１１から駆動ＴＦＴ１００２のソース・ドレインを通り、第１リセットダイオード１００３、第２リセットダイオード１００８の経路で電流が流れる。
【００９４】
図１０（ｂ）の画素回路では、リセットＴＦＴ１００９がオンするため、固定電位ライン１０１２が第１リセットダイオード１００３のアノードより十分低い電位であると、この期間に電流供給ライン１０１１から駆動ＴＦＴ１００２のソース・ドレインを通り、第１リセットダイオード１００３、リセットＴＦＴ１００９、固定電位ライン１０１２という経路で電流が流れる。
【００９５】
リセットイネーブル制御ラインＲＥはすぐに“Ｌｏｗ”、すなわちリセットライン９０９は“Ｈｉｇｈ”となるため、この“Ｈｉｇｈ”レベルが図１０（ａ）の場合、第２リセットダイオードに逆バイアスを与える、すなわち第２リセットダイオード１００８のアノードよりも高い電位の場合、一度駆動ＴＦＴ１００２に流れた電流は経路を失い、ある電位に収束する。この収束電位は駆動ＴＦＴ１００２が流していた電流がゼロになる電位であり、すなわちそれは駆動ＴＦＴ１００２のＶｔｈである。
【００９６】
図１０（ｂ）の場合も同様に電流経路が絶たれるため、駆動ＴＦＴ１００２のゲート電位はＶｔｈとなる。
【００９７】
区間ＸＹが終わる頃に点灯制御ラインを“Ｌｏｗ”とする、すなわち点灯制御ＴＦＴ１００４をオンすると、リセット容量１００７にはＶＰＲＥ−Ｖｔｈの電圧が保持される。なぜなら、駆動ＴＦＴ１００２は飽和領域で動作するため、駆動ＴＦＴ１００２のソース・ドレイン電圧Ｖｄｓは十分大きく、そのゲート・ソース電圧Ｖｇｓに対し、｜Ｖｄｓ｜＞｜Ｖｇｓ｜が成立し、第１リセットダイオードに逆バイアスが印加されるためである。したがって、駆動ＴＦＴ１００２のゲート・ソース電位ＶｇｓはＶｔｈに維持される。
【００９８】
区間ＹＸ’に入ると、Ｅ２が“Ｌｏｗ”となり、奇数ラインのみデータ書き込みが行われる。保持容量１００６に階調電圧Ｖｄを書き込んだとすると、駆動ＴＦＴ１００２のゲート・ソース電圧Ｖｇｓ＝Ｖｄ−（ＶＰＲＥ−Ｖｔｈ）となり、Ｖｔｈのオフセットが常に印加され、駆動ＴＦＴ１００２のＶｔｈが補正される。
【００９９】
区間Ｘ’Ｙ’では、ｋ０＋１、ｋ１＋１、ｋ２＋１がリセット状態であり、リセットイネーブル制御ラインＲＥにパルス８０５を与えることにより、前述した同じ経路で駆動ＴＦＴ１００２に電流が短い期間流れた後、駆動ＴＦＴ１００２のゲート・ソース電位ＶｇｓがＶｔｈに収束し、点灯制御ライン９１０を“Ｈｉｇｈ”として、ＶＰＲＥ−Ｖｔｈの電圧をリセット容量１００７に書き込む。
【０１００】
区間Ｙ’Ｘ’’で第ｋ０＋１ラインの保持容量１００６にデータライン９０７のデータ電位Ｖｄを書き込み、Ｖｔｈが補正された電位が駆動ＴＦＴのゲート端子に与えられる。第１リセットダイオード、第２リセットダイオードは図２や図１９に示されるようなＰ型、もしくはＮ型のＭＯＳダイオードで構成してもよいし、図１７に示すダイオードでもよい。図１７に示すダイオードを用いると、回路面積を比較的消費しないため、本実施形態のＶｔｈ補正回路を含む画素回路は、有機ＥＬ素子の開口率を大きくできる利点がある。
【０１０１】
また、図１０のダイオード素子を用いたＶｔｈ補正回路は第１実施形態で用いたデータドライバ１０２内の図１５（ｂ）に示す電圧電流変換回路としても用いることができる。
【図面の簡単な説明】
【０１０２】
【図１】第１実施形態の全体構成図である。
【図２】第１実施形態のＴＦＴ画素回路である。
【図３】第１実施形態のデータドライバ及びプリチャージ回路の内部構成図である。
【図４】ゲートドライバの内部構成図である。
【図５】駆動シーケンス説明図である。
【図６】パネル駆動タイミングチャートである。
【図７】第１実施形態のパネル駆動タイミングチャート拡大図である。
【図８】第４実施形態のパネル駆動タイミングチャート拡大図である。
【図９】第４実施形態の全体構成図である。
【図１０】第４実施形態のＴＦＴ画素回路である。
【図１１】第４実施形態のデータドライバ及びプリチャージ回路の内部構成図である。
【図１２】従来例説明図である。
【図１３】リセット期間と階調特性の関係を示す図である。
【図１４】第４実施形態のゲートドライバ内部構成図である。
【図１５】第１実施形態の電圧電流変換回路の内部構成図である。
【図１６】第２実施形態の画素回路である。
【図１７】ダイオードの構成図である。
【図１８】カソード電極構成図である。
【図１９】第３実施形態のＴＦＴ画素回路である。
【図２０】第２実施形態の変形例を示すＴＦＴ画素回路図である。
【符号の説明】
【０１０３】
１０１，９０１ アクティブマトリクスアレイ、１０２，９０２ データドライバ、１０３，９０３ ゲートドライバ、１０４，９０４ プリチャージ回路、１０５，９０５ 表示デバイス、１０６，９０６ 制御回路、１０７，９０７ データライン、１０８，９０８ ゲートライン、１０９，９１０ 点灯ライン、１１１，９１１ 入力バス、１１２，９１２ データ制御バス、１１３，９１３ ゲート制御バス、２０１，１００１，１９０１ 有機ＥＬ素子、２０２，１００２，１９０２ 駆動ＴＦＴ、２０３，１９０３ ダイオードＴＦＴ、２０４，１００４，１９０４ 点灯制御ＴＦＴ、２０５，１００５，１９０５ ゲートＴＦＴ、２０６，１００６，１９０６ 保持容量、２１１，１０１１，１９１１ 電流供給ライン、２１２，１０１２ 固定電位ライン、２２３，１９２３ ダイオード、３０１，４０１，１１０１，１４０１ シフトレジスタ、３０２ イネーブル回路、３０３，１１０２ ビデオスイッチ、３０４ 電圧電流変換回路、３０５ データスイッチ、３０６，１１０３ プリチャージスイッチ、３１１ ビデオ信号バス、３１２ セレクトライン、３１３ アウトプットイネーブルライン、３１４，１１１２ プリチャージイネーブルライン、３１５，１１１３ プリチャージ電位ライン、４０２，１４０２ ゲートイネーブル回路、４０３，１４０４ 点灯イネーブル回路、４０４，１４０５ ゲートバッファ、４０５，１４０７ 点灯バッファ、９０９ リセットライン、１００３ 第１リセットダイオード、１００７ リセット容量、１００８ 第２リセットダイオード、１００９ リセットＴＦＴ、１４０３ リセットイネーブル回路、１４０６ リセットバッファ、１５０１ 電圧電流変換ＴＦＴ、１５０２ 保持容量、１５０３，１５０４ リセットＴＦＴ、１５０５ リセット容量。
【特許請求の範囲】
【請求項１】
電流駆動されるダイオード型発光素子と前記ダイオード型発光素子を制御する薄膜トランジスタとを１つの画素回路として、前記画素回路をマトリクス状に配置したアクティブマトリクス型表示アレイと、
前記マトリクスの各列に対応して設けられ、対応する列の画素回路にデータ信号を供給するデータラインと、
前記データラインへの前記データ信号の供給を制御するデータドライバと、
前記マトリクスの各行に対応して設けられ、対応する行の画素回路に選択信号を供給するゲートラインと、
前記画素回路に点灯信号を供給する点灯ラインと、
前記ゲートラインに選択信号を供給するとともに前記点灯ラインに点灯信号を供給するゲートドライバと、
前記データドライバ及びゲートドライバを制御する制御回路と、
を有するアクティブマトリクス型表示装置であって、
前記画素回路は、
一端の電位が所定電位に固定された保持容量と、
前記保持容量の非固定電位端子に一方の非制御端子が接続され、他方の非制御端子が前記データラインに接続され、制御端子が前記ゲートラインに接続されたゲートトランジスタと、
制御端子が前記保持容量の非固定電位端子に接続され、一方の非制御端子が電源ラインに接続されて前記ダイオード型発光素子への駆動電流を制御する駆動トランジスタと、
前記駆動トランジスタの他方の非制御端子と前記制御端子を接続する整流素子と、
制御端子が前記点灯ラインに接続され、一方の非制御端子が前記駆動トランジスタの非制御端子に接続され、他方の非制御端子が前記ダイオード型発光素子に接続されて前記ダイオード型発光素子の駆動電流のオンオフを制御する点灯制御トランジスタと、
を有することを特徴とするアクティブマトリクス型表示装置。
【請求項２】
請求項１に記載の装置において、
前記整流素子は、トランジスタの制御端子と非制御端子を接続して構成されることを特徴とするアクティブマトリクス型表示装置。
【請求項３】
電流駆動されるダイオード型発光素子と前記ダイオード型発光素子を制御する薄膜トランジスタとを１つの画素回路として、前記画素回路をマトリクス状に配置したアクティブマトリクス型表示アレイと、
前記マトリクスの各列に対応して設けられ、対応する列の画素回路にデータ信号を供給するデータラインと、
前記データラインへの前記データ信号の供給を制御するデータドライバと、
前記マトリクスの各行に対応して設けられ、対応する行の画素回路に選択信号を供給するゲートラインと、
前記画素回路に点灯信号を供給する点灯ラインと、
前記ゲートラインに選択信号を供給するとともに前記点灯ラインに点灯信号を供給するゲートドライバと、
前記データドライバ及びゲートドライバを制御する制御回路と、
を有するアクティブマトリクス型表示装置であって、
前記画素回路は、
一端の電位が所定電位に固定された保持容量と、
ソース端子が前記保持容量の非固定電位端子に接続され、ドレイン端子が前記データラインに接続され、ゲート端子が前記ゲートラインに接続されたＰ型ゲートＴＦＴと、
ゲート端子が前記保持容量の非固定電位端子及び前記ゲートＴＦＴのソース端子に接続され、ソース端子が電源ラインに接続されて前記ダイオード型発光素子への駆動電流を制御するＰ型駆動ＴＦＴと、
前記駆動ＴＦＴの前記ゲート端子とドレイン端子を接続する整流素子と、
ゲート端子が前記点灯ラインに接続され、ソース端子が前記駆動ＴＦＴのドレイン端子に接続され、ドレイン端子が前記ダイオード型発光素子に接続されて前記ダイオード型発光素子の駆動電流のオンオフを制御するＰ型点灯制御ＴＦＴと、
を有することを特徴とするアクティブマトリクス型表示装置。
【請求項４】
請求項３記載の装置において、
前記整流素子は、Ｐ型ＴＦＴのゲート端子とドレイン端子を接続して構成され、前記整流素子としての前記Ｐ型ＴＦＴのソース端子が前記駆動ＴＦＴのドレイン端子に接続され、前記Ｐ型ＴＦＴのドレイン端子が前記駆動ＴＦＴのゲート端子に接続されることを特徴とするアクティブマトリクス型表示装置。
【請求項５】
電流駆動されるダイオード型発光素子と前記ダイオード型発光素子を制御する薄膜トランジスタとを１つの画素回路として、前記画素回路をマトリクス状に配置したアクティブマトリクス型表示アレイと、
前記マトリクスの各列に対応して設けられ、対応する列の画素回路にデータ信号を供給するデータラインと、
前記データラインへの前記データ信号の供給を制御するデータドライバと、
前記マトリクスの各行に対応して設けられ、対応する行の画素回路に選択信号を供給するゲートラインと、
前記画素回路に点灯信号を供給する点灯ラインと、
前記ゲートラインに選択信号を供給するとともに前記点灯ラインに点灯信号を供給するゲートドライバと、
前記データドライバ及びゲートドライバを制御する制御回路と、
を有するアクティブマトリクス型表示装置であって、
前記画素回路は、
保持容量と、
ソース端子が前記保持容量の一端に接続され、ドレイン端子が前記データラインに接続され、ゲート端子が前記ゲートラインに接続されたＮ型ゲートＴＦＴと、
ゲート端子が前記保持容量の前記一端及び前記ゲートＴＦＴのソース端子に接続され、ソース端子が前記ダイオード型発光素子及び前記保持容量の他端に接続されて前記ダイオード型発光素子の駆動電流を制御するＮ型駆動ＴＦＴと、
前記駆動ＴＦＴの前記ゲート端子とドレイン端子を接続する整流素子と、
ゲート端子が前記点灯ラインに接続され、ソース端子が前記駆動ＴＦＴのドレイン端子に接続され、ドレイン端子が電源ラインに接続されて前記ダイオード型発光素子の駆動電流のオンオフを制御するＮ型点灯制御ＴＦＴと、
を有することを特徴とするアクティブマトリクス型表示装置。
【請求項６】
請求項５記載の装置において、
前記整流素子は、Ｎ型ＴＦＴのゲート端子とドレイン端子を接続して構成され、前記整流素子としての前記Ｎ型ＴＦＴのソース端子が前記駆動ＴＦＴのドレイン端子に接続され、前記Ｎ型ＴＦＴのドレイン端子が前記駆動ＴＦＴのゲート端子に接続されることを特徴とするアクティブマトリクス型表示装置。
【請求項７】
電流駆動されるダイオード型発光素子と前記ダイオード型発光素子を制御する薄膜トランジスタとを１つの画素回路として、前記画素回路をマトリクス状に配置したアクティブマトリクス型表示アレイと、
前記マトリクスの各列に対応して設けられ、対応する列の画素回路にデータ信号を供給するデータラインと、
前記データラインへの前記データ信号の供給を制御するデータドライバと、
前記マトリクスの各行に対応して設けられ、対応する行の画素回路に選択信号を供給するゲートラインと、
前記ゲートラインに選択信号を供給するゲートドライバと、
前記データドライバ及びゲートドライバを制御する制御回路と、
を有するアクティブマトリクス型表示装置であって、
前記画素回路は、
一端の電位が所定電位に固定された保持容量と、
ソース端子が前記保持容量の非固定電位端子に接続され、ドレイン端子が前記データラインに接続され、ゲート端子が前記ゲートラインに接続されたＮ型ゲートＴＦＴと、
ゲート端子が前記保持容量の非固定電位端子及び前記ゲートＴＦＴのソース端子に接続され、ソース端子が電源ラインに接続されて前記ダイオード型発光素子への駆動電流を制御するＰ型駆動ＴＦＴと、
前記駆動ＴＦＴの前記ゲート端子とドレイン端子を接続する整流素子と、
ゲート端子が前記ゲートラインに接続され、ソース端子が前記駆動ＴＦＴのドレイン端子に接続され、ドレイン端子が前記ダイオード型発光素子に接続されて前記ダイオード型発光素子の駆動電流のオンオフを制御するＰ型点灯制御ＴＦＴと、
を有することを特徴とするアクティブマトリクス型表示装置。
【請求項８】
請求項１〜７のいずれかに記載の装置において、
前記整流素子は、ダイオードであることを特徴とするアクティブマトリクス型表示装置。
【請求項９】
請求項１に記載の装置において、さらに、
前記データ信号の供給前に前記データラインを所定の電位レベルに設定することで、前記保持容量に前記駆動トランジスタをオフ動作する電荷を蓄積するプリチャージ回路と、
を有することを特徴とするアクティブマトリクス型表示装置。
【請求項１０】
請求項１〜９のいずれかに記載の装置において、
前記ダイオード型発光素子は有機ＥＬ素子であることを特徴とするアクティブマトリクス型表示装置。
【請求項１】
電流駆動されるダイオード型発光素子と前記ダイオード型発光素子を制御する薄膜トランジスタとを１つの画素回路として、前記画素回路をマトリクス状に配置したアクティブマトリクス型表示アレイと、
前記マトリクスの各列に対応して設けられ、対応する列の画素回路にデータ信号を供給するデータラインと、
前記データラインへの前記データ信号の供給を制御するデータドライバと、
前記マトリクスの各行に対応して設けられ、対応する行の画素回路に選択信号を供給するゲートラインと、
前記画素回路に点灯信号を供給する点灯ラインと、
前記ゲートラインに選択信号を供給するとともに前記点灯ラインに点灯信号を供給するゲートドライバと、
前記データドライバ及びゲートドライバを制御する制御回路と、
を有するアクティブマトリクス型表示装置であって、
前記画素回路は、
一端の電位が所定電位に固定された保持容量と、
前記保持容量の非固定電位端子に一方の非制御端子が接続され、他方の非制御端子が前記データラインに接続され、制御端子が前記ゲートラインに接続されたゲートトランジスタと、
制御端子が前記保持容量の非固定電位端子に接続され、一方の非制御端子が電源ラインに接続されて前記ダイオード型発光素子への駆動電流を制御する駆動トランジスタと、
前記駆動トランジスタの他方の非制御端子と前記制御端子を接続する整流素子と、
制御端子が前記点灯ラインに接続され、一方の非制御端子が前記駆動トランジスタの非制御端子に接続され、他方の非制御端子が前記ダイオード型発光素子に接続されて前記ダイオード型発光素子の駆動電流のオンオフを制御する点灯制御トランジスタと、
を有することを特徴とするアクティブマトリクス型表示装置。
【請求項２】
請求項１に記載の装置において、
前記整流素子は、トランジスタの制御端子と非制御端子を接続して構成されることを特徴とするアクティブマトリクス型表示装置。
【請求項３】
電流駆動されるダイオード型発光素子と前記ダイオード型発光素子を制御する薄膜トランジスタとを１つの画素回路として、前記画素回路をマトリクス状に配置したアクティブマトリクス型表示アレイと、
前記マトリクスの各列に対応して設けられ、対応する列の画素回路にデータ信号を供給するデータラインと、
前記データラインへの前記データ信号の供給を制御するデータドライバと、
前記マトリクスの各行に対応して設けられ、対応する行の画素回路に選択信号を供給するゲートラインと、
前記画素回路に点灯信号を供給する点灯ラインと、
前記ゲートラインに選択信号を供給するとともに前記点灯ラインに点灯信号を供給するゲートドライバと、
前記データドライバ及びゲートドライバを制御する制御回路と、
を有するアクティブマトリクス型表示装置であって、
前記画素回路は、
一端の電位が所定電位に固定された保持容量と、
ソース端子が前記保持容量の非固定電位端子に接続され、ドレイン端子が前記データラインに接続され、ゲート端子が前記ゲートラインに接続されたＰ型ゲートＴＦＴと、
ゲート端子が前記保持容量の非固定電位端子及び前記ゲートＴＦＴのソース端子に接続され、ソース端子が電源ラインに接続されて前記ダイオード型発光素子への駆動電流を制御するＰ型駆動ＴＦＴと、
前記駆動ＴＦＴの前記ゲート端子とドレイン端子を接続する整流素子と、
ゲート端子が前記点灯ラインに接続され、ソース端子が前記駆動ＴＦＴのドレイン端子に接続され、ドレイン端子が前記ダイオード型発光素子に接続されて前記ダイオード型発光素子の駆動電流のオンオフを制御するＰ型点灯制御ＴＦＴと、
を有することを特徴とするアクティブマトリクス型表示装置。
【請求項４】
請求項３記載の装置において、
前記整流素子は、Ｐ型ＴＦＴのゲート端子とドレイン端子を接続して構成され、前記整流素子としての前記Ｐ型ＴＦＴのソース端子が前記駆動ＴＦＴのドレイン端子に接続され、前記Ｐ型ＴＦＴのドレイン端子が前記駆動ＴＦＴのゲート端子に接続されることを特徴とするアクティブマトリクス型表示装置。
【請求項５】
電流駆動されるダイオード型発光素子と前記ダイオード型発光素子を制御する薄膜トランジスタとを１つの画素回路として、前記画素回路をマトリクス状に配置したアクティブマトリクス型表示アレイと、
前記マトリクスの各列に対応して設けられ、対応する列の画素回路にデータ信号を供給するデータラインと、
前記データラインへの前記データ信号の供給を制御するデータドライバと、
前記マトリクスの各行に対応して設けられ、対応する行の画素回路に選択信号を供給するゲートラインと、
前記画素回路に点灯信号を供給する点灯ラインと、
前記ゲートラインに選択信号を供給するとともに前記点灯ラインに点灯信号を供給するゲートドライバと、
前記データドライバ及びゲートドライバを制御する制御回路と、
を有するアクティブマトリクス型表示装置であって、
前記画素回路は、
保持容量と、
ソース端子が前記保持容量の一端に接続され、ドレイン端子が前記データラインに接続され、ゲート端子が前記ゲートラインに接続されたＮ型ゲートＴＦＴと、
ゲート端子が前記保持容量の前記一端及び前記ゲートＴＦＴのソース端子に接続され、ソース端子が前記ダイオード型発光素子及び前記保持容量の他端に接続されて前記ダイオード型発光素子の駆動電流を制御するＮ型駆動ＴＦＴと、
前記駆動ＴＦＴの前記ゲート端子とドレイン端子を接続する整流素子と、
ゲート端子が前記点灯ラインに接続され、ソース端子が前記駆動ＴＦＴのドレイン端子に接続され、ドレイン端子が電源ラインに接続されて前記ダイオード型発光素子の駆動電流のオンオフを制御するＮ型点灯制御ＴＦＴと、
を有することを特徴とするアクティブマトリクス型表示装置。
【請求項６】
請求項５記載の装置において、
前記整流素子は、Ｎ型ＴＦＴのゲート端子とドレイン端子を接続して構成され、前記整流素子としての前記Ｎ型ＴＦＴのソース端子が前記駆動ＴＦＴのドレイン端子に接続され、前記Ｎ型ＴＦＴのドレイン端子が前記駆動ＴＦＴのゲート端子に接続されることを特徴とするアクティブマトリクス型表示装置。
【請求項７】
電流駆動されるダイオード型発光素子と前記ダイオード型発光素子を制御する薄膜トランジスタとを１つの画素回路として、前記画素回路をマトリクス状に配置したアクティブマトリクス型表示アレイと、
前記マトリクスの各列に対応して設けられ、対応する列の画素回路にデータ信号を供給するデータラインと、
前記データラインへの前記データ信号の供給を制御するデータドライバと、
前記マトリクスの各行に対応して設けられ、対応する行の画素回路に選択信号を供給するゲートラインと、
前記ゲートラインに選択信号を供給するゲートドライバと、
前記データドライバ及びゲートドライバを制御する制御回路と、
を有するアクティブマトリクス型表示装置であって、
前記画素回路は、
一端の電位が所定電位に固定された保持容量と、
ソース端子が前記保持容量の非固定電位端子に接続され、ドレイン端子が前記データラインに接続され、ゲート端子が前記ゲートラインに接続されたＮ型ゲートＴＦＴと、
ゲート端子が前記保持容量の非固定電位端子及び前記ゲートＴＦＴのソース端子に接続され、ソース端子が電源ラインに接続されて前記ダイオード型発光素子への駆動電流を制御するＰ型駆動ＴＦＴと、
前記駆動ＴＦＴの前記ゲート端子とドレイン端子を接続する整流素子と、
ゲート端子が前記ゲートラインに接続され、ソース端子が前記駆動ＴＦＴのドレイン端子に接続され、ドレイン端子が前記ダイオード型発光素子に接続されて前記ダイオード型発光素子の駆動電流のオンオフを制御するＰ型点灯制御ＴＦＴと、
を有することを特徴とするアクティブマトリクス型表示装置。
【請求項８】
請求項１〜７のいずれかに記載の装置において、
前記整流素子は、ダイオードであることを特徴とするアクティブマトリクス型表示装置。
【請求項９】
請求項１に記載の装置において、さらに、
前記データ信号の供給前に前記データラインを所定の電位レベルに設定することで、前記保持容量に前記駆動トランジスタをオフ動作する電荷を蓄積するプリチャージ回路と、
を有することを特徴とするアクティブマトリクス型表示装置。
【請求項１０】
請求項１〜９のいずれかに記載の装置において、
前記ダイオード型発光素子は有機ＥＬ素子であることを特徴とするアクティブマトリクス型表示装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【公開番号】特開２００６−１７９６６（Ｐ２００６−１７９６６Ａ）
【公開日】平成１８年１月１９日（２００６．１．１９）
【国際特許分類】
【出願番号】特願２００４−１９５０２６（Ｐ２００４−１９５０２６）
【出願日】平成１６年６月３０日（２００４．６．３０）
【出願人】（５９００００８４６）イーストマン コダック カンパニー (1,594)
【Ｆターム（参考）】
【公開日】平成１８年１月１９日（２００６．１．１９）
【国際特許分類】
【出願日】平成１６年６月３０日（２００４．６．３０）
【出願人】（５９００００８４６）イーストマン コダック カンパニー (1,594)
【Ｆターム（参考）】
[ Back to top ]