アナログ信号処理回路、及び、それを用いた距離・強度計測システム
【課題】送信波を用いたレーダシステムの信号処理回路において、反射もしくは散乱信号の複数のピークを検出し、複数のピークに関する距離情報および強度情報を高速に得るアナログ信号処理回路を得る。
【解決手段】入力信号の振幅のピークを検出したときにトリガを出力するとともに、ピーク値を出力するピーク検出保持部１００と、外部入力信号が端子１に入力された時刻からトリガが出力される時刻までの経過時間を示すアナログ信号を出力するアナログ信号発生部１９と、ピーク検出保持部１００とアナログ信号発生部１９からの複数の出力を保持するホールド部１０１と、ピーク検出保持部１００から出力されるトリガの出力の経路の切り替えを制御する制御部１８とを備えている。
【解決手段】入力信号の振幅のピークを検出したときにトリガを出力するとともに、ピーク値を出力するピーク検出保持部１００と、外部入力信号が端子１に入力された時刻からトリガが出力される時刻までの経過時間を示すアナログ信号を出力するアナログ信号発生部１９と、ピーク検出保持部１００とアナログ信号発生部１９からの複数の出力を保持するホールド部１０１と、ピーク検出保持部１００から出力されるトリガの出力の経路の切り替えを制御する制御部１８とを備えている。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、アナログ信号処理回路、及び、それを用いた距離・強度計測システムに関し、特に、レーダシステム等で用いられるアナログ信号処理回路、及び、それを用いた距離・強度計測システムに関する。
【背景技術】
【０００２】
図８は、従来のアナログ信号処理回路の構成を示したブロック図である。図８において、５１は検出器、５２は増幅器、５３はピーク検出器、５４はコンパレータ、５５は時間−振幅変換器（ＴＡＣ）、４７は演算装置である。当該構成において、従来、パルスレーダ等のレーダシステムで、目標物（ターゲット）までの距離計測及び強度計測を行う場合、アナログ信号処理回路は、図８に示すように、送信されたパルス信号の目標物（ターゲット）による反射信号を検出器５１で検出し、パルスを送信した時刻から目標物（ターゲット）によって反射もしくは散乱されて受信される時刻までの回帰時間をＴＡＣ（Time to Amplitude Converter）５５を用いて求めて距離計測を行うとともに、その受信信号の強度をピーク検出器５３を用いて取得することで強度計測を行っていた（例えば、特許文献１参照）。
【０００３】
また、別の従来技術として、受信信号を順次ＡＤ（Analog to Digital）変換して、時系列データをメモリに保存し、その後、ディジタルデータを信号処理することで複数のピークを検出するという技術がある。当該従来技術の構成の一例を図９に示す。図９において、４４は受信系、４６はＡＤ変換器、６１はメモリ、４７は演算装置、５４はコンパレータである。当該従来技術においては、図９に示すように、受信系４４で受信した受信信号レベルをコンパレータ５４によってモニタし、受信信号レベルがしきい値を超えた時刻からＡＤ変換器４６によるＡＤ変換を開始することで、メモリ６１に保存するディジタル信号の時系列データおよび演算時間を減らすことができるという技術が提案されている（例えば、特許文献２参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特表２００２−５１５１１６号公報
【特許文献２】米国特許第６４１４７４６号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１に記載のような従来のシステムにおいては、アナログ信号処理回路で目標物（ターゲット）までの距離計測及び強度計測を行う場合、目標物（ターゲット）からの反射もしくは散乱パルスが複数ある計測条件が多々ある計測においては、受信ピークのうち一つのみに関しての距離情報及び強度情報しか得られないため、所望の目標物（ターゲット）の前に、目標物（ターゲット）より反射強度の高い媒体等で目標物（ターゲット）が遮られている場合、所望の目標物（ターゲット）に関する信号が得られないという問題点があった。
【０００６】
また、特許文献２の方法によって、複数のピーク値に関する検出を行う場合、計測時間内の時系列データを全てＡＤ変換するため、複数のピークに関して距離情報及び強度情報を取得可能であるが、高精度かつ高速な計測を行う場合、高分解能で高速なＡＤＣ（Analog to Digital Converter）が必要となり、コストが増加するといった問題点や、ＡＤ変換された時系列データが膨大となり、信号処理に時間がかかるといった問題点があった。
【０００７】
この発明は、かかる問題点を解決するためになされたものであり、複数のホールド手段を備え、入力信号の複数のピークを検出して当該ホールド手段に保持することで、複数のピークの距離情報および強度情報を高速に得ることが可能なアナログ信号処理回路、及び、それを用いた距離・強度計測システムを得ることを目的とする。
【課題を解決するための手段】
【０００８】
この発明は、入力信号の振幅のピークを検出し、前記ピークを検出した時刻にトリガ信号を出力するとともに、前記ピークのピーク値を保持し出力するピーク検出保持部と、外部から入力される外部入力信号が入力された時刻から前記トリガ信号が出力される時刻までの経過時間を示すアナログ信号を出力するアナログ信号発生部と、前記ピーク検出保持部と前記アナログ信号発生部それぞれからの複数の出力を保持するホールド部と、前記ピーク検出保持部から出力される前記トリガの出力の経路の切り替えを制御する制御部とを備えたアナログ信号処理回路である。
【発明の効果】
【０００９】
この発明は、入力信号の振幅のピークを検出し、前記ピークを検出した時刻にトリガ信号を出力するとともに、前記ピークのピーク値を保持し出力するピーク検出保持部と、外部から入力される外部入力信号が入力された時刻から前記トリガ信号が出力される時刻までの経過時間を示すアナログ信号を出力するアナログ信号発生部と、前記ピーク検出保持部と前記アナログ信号発生部それぞれからの複数の出力を保持するホールド部と、前記ピーク検出保持部から出力される前記トリガの出力の経路の切り替えを制御する制御部とを備えたアナログ信号処理回路であるので、入力信号の複数のピークを検出して当該ホールド手段に保持することで、複数のピークの距離情報および強度情報を高速に得ることができる。
【図面の簡単な説明】
【００１０】
【図１】この発明の実施の形態１で示すアナログ信号処理回路のブロック図である。
【図２】この発明の実施の形態１で示すアナログ信号処理回路の主要な各部の信号のタイミングチャートである。
【図３】この発明の実施の形態１で示すアナログ信号処理回路のブロック図である。
【図４】この発明の実施の形態２で示すアナログ信号処理回路のブロック図である。
【図５】この発明の実施の形態２で示すアナログ信号処理回路の主要な各部の信号のタイミングチャートである。
【図６】この発明の実施の形態２で示す時間計測回路のブロック図である。
【図７】この発明の実施の形態３で示す距離・強度計測システムのブロック図である。
【図８】この発明の従来技術で示す距離・強度計測システムのブロック図である。
【図９】この発明の従来技術で示す距離・強度計測システムのブロック図である。
【発明を実施するための形態】
【００１１】
実施の形態１．
図１は、この発明の実施の形態１に係るアナログ信号処理回路の構成を示すブロック図である。図１に示すように、本実施の形態１に係るアナログ信号処理回路は、端子１、２、４、５、６、７と、ピーク検出保持部１００と、制御部１８と、アナログ信号発生部１９と、ホールド部１０１とからなる。
【００１２】
ここで、ピーク検出保持部１００は、比較器１１と、電流源１２と、スイッチ１３と、容量１４と、リセットスイッチ１５と、トリガ生成回路１７とからなり、端子２から入力される入力信号の振幅のピークを検出し、検出した時刻にピークを検出したことを示すピーク検出トリガ（以下、単に、トリガとする。）を出力するとともに、当該ピーク値を保持し出力するものである。
【００１３】
比較器１１は、非反転入力側には端子２から信号が入力され、反転入力側には容量１４から信号が入力され、非反転入力側と反転入力側に入力される、それぞれの入力電圧を比較し、非反転入力側の入力レベル（入力振幅）が反転入力側より高い場合のみ、ＨＩＧＨレベル信号を出力し、後段のスイッチ１３をＯＮにする。スイッチ１３がＯＮされた場合、電流源１２と容量１４とが接続され、電流源１２は容量１４に対して電荷を供給し、容量１４の電極間電圧が上昇する。比較器１１は、反転入力側の入力レベルと非反転入力側の入力レベルとが等しくなるまでスイッチ１３をＯＮに維持するため、容量１４の電極間電圧は端子２より入力される入力信号のピークに追従する。また、トリガ生成回路１７は、比較器１１の出力に基づいて、比較器１１が最初にＨＩＧＨレベルを出力した時刻から端子２からの入力信号のピークを検出する時刻までの間、ＨＩＧＨレベルの信号を維持し出力し、端子２からの入力信号のピークを比較器１１が検出したら、その瞬間に、ＨＩＧＨからＬＯＷに立ち下がる。
【００１４】
比較器１１とアナログ信号発生部１９とは、端子１から入力される外部入力信号によって制御され、外部入力信号がＨＩＧＨのときのみ動作するものとする。なお、外部入力信号は、パルスレーダからパルスが送信されると同時にＬＯＷからＨＩＧＨになり、あらかじめ決めた時間幅の間、ＨＩＧＨが継続され、当該時間幅の分の時間が経過したら、再びＬＯＷに切り替わる。
【００１５】
アナログ信号発生部１９は、端子１から入力される外部入力信号に従って、当該入力が開始された時刻からの経過時間を示すアナログ信号を出力する。
【００１６】
また、制御部１８は、３−ａ、３−ｂ、３−ｃの３つの出力端子を備え、トリガ生成回路１７から出力されるトリガを予め決められたパターンで端子３−ａまたは端子３−ｂのどちらか一方から出力するように、当該トリガの出力の経路の切り替えを制御するものとする。なお、当該端子３−ａまたは端子３−ｂとの間の切り替えの“パターン”については後述する。また、端子３−ｃからは、トリガ生成回路１７のトリガの立下り（ＨＩＧＨ→ＬＯＷへ）を検出し、当該検出の瞬間にインパルストリガが出力されるものとする。
【００１７】
また、ホールド部１０１は、複数のサンプルアンドホールド回路（以下、Ｓ／Ｈ回路とする）２０，２１，２２，２３からなり、ピーク検出保持部１００とアナログ信号発生部１９のそれぞれからの複数の出力を予め決めた一定時間保持するものである。Ｓ／Ｈ回路２０，２１，２２，２３は、制御部１８の端子３−ａおよび端子３−ｂから出力されるトリガがＨＩＧＨレベルの場合、端子２からの入力信号をサンプルするとともに、トリガがＨＩＧＨからＬＯＷに立ち下がる瞬間の入力信号レベルをホールドする。なお、制御部１８の端子３−ａからのトリガはＳ／Ｈ回路２０，２２に入力され、制御部１８の端子３−ｂからのトリガはＳ／Ｈ回路２１，２３に入力されるため、制御部１８の端子３−ａからトリガが出力されている間は、Ｓ／Ｈ回路２０，２２が動作し、制御部１８の端子３−ｂからトリガが出力されている間は、Ｓ／Ｈ回路２１，２３が動作する。
【００１８】
次に、図１に示すアナログ信号処理回路における時間計測動作について説明する。ここでは、パルスレーダの強度計測及び距離計測の信号処理回路として使用される状況を想定し、レーダから送信したパルスが、距離の異なる２つの目標物（ターゲッ）によって反射され、目標物（ターゲット）からの反射パルスが２つある場合を想定する。本アナログ信号処理回路の各信号のタイミングチャートを図２に示す。パルスレーダからパルスが送信されると同時に端子１から入力される外部入力信号がＬＯＷからＨＩＧＨへと変化し、その後、あらかじめ決めた時間幅でＨＩＧＨを継続するものとする。なお、この時間幅が、目標物（ターゲット）の強度や距離の測定時間となる。また、アナログ信号発生部１９からの出力は、端子１に外部入力信号がＨＩＧＨで入力した時刻から出力が開始され始め、当該出力は、傾きａで時間に比例して電圧が高くなるランプ電圧とする。従って、アナログ信号発生部１９から出力されるある時刻の電圧値をａの値で除算することにより、端子１に外部入力信号がＨＩＧＨで入力した時刻からその時刻までの経過時間を求めることができる。
【００１９】
また、制御部１８は、端子１から入力される外部入力信号がＨＩＧＨとなった時刻から数えて、トリガ生成回路１７が出力するパルスが奇数番目の時は、３−ａ端子からパルスを出力し、偶数番目のときは、３−ｂ端子からパルスを出力するものとする。これが、上述した切り替えの“パターン”である。また、トリガ生成回路１７が出力するパルス幅と、制御部１８が出力するパルス幅とは、図２に示すように、同じ時間幅である。
【００２０】
パルスレーダからパルスが送信されると同時に、端子１より外部入力信号がＨＩＧＨで入力され、比較器１１が動作を開始するとともに、アナログ信号発生部１９は時間に対し一定の傾きａで上昇する電圧信号を出力し始める。今、端子１から入力される外部入力信号がＨＩＧＨとなった時間からＴ１時間過ぎた時刻に、目標物（ターゲット）から反射された１番目のパルスがパルスレーダに帰還し、端子２に入力されたとする。ピーク検出保持部１００内の容量１４は、当該パルスのその時点でのピーク値（ピーク電圧）を保持する。一方、ピーク検出保持部１００内の比較器１１が入力信号の比較処理を開始するとともに、トリガ生成回路１７はトリガをＨＩＧＨで出力する。今、入力されたパルスは１番目（奇数番目）であるため、トリガ生成回路１７からのトリガは、制御部１８の端子３−ａより出力される。制御部１８の端子３−ａより出力されたトリガは、Ｓ／Ｈ回路２０，２２を駆動し、Ｓ／Ｈ回路２０，２２は端子２からの入力信号のサンプルを行う。比較器１１により、端子２からの入力信号のピークが最大値となったことが検出された瞬間に、すなわち、比較器１１の反転入力側の入力レベルと非反転入力側の入力レベルとが等しくなったときに、トリガ生成回路１７はＨＩＧＨからＬＯＷに切り替えて出力するため、その瞬間に、Ｓ／Ｈ回路２０は、その時刻における容量１４の電極間電圧をホールドし、端子４より出力する。また、Ｓ／Ｈ回路２２は、その時刻のアナログ信号発生部１９の出力信号Ｖ１＝ａＴ１をホールドし、端子６より出力する。また、トリガ生成回路１７がＬＯＷを出力した瞬間に制御部１８の端子３−ｃより、インパルストリガが出力され、それにより、リセットスイッチ１５がＯＮされ、容量１４の電極間電圧は初期状態の電圧へとリセットされる。
【００２１】
次に、端子１からの外部入力信号がＨＩＧＨとなった時刻からＴ２時間過ぎた時刻に、目標物（ターゲット）から反射された２つ目のパルスがパルスレーダに帰還し、端子２に入力されたとする。１番目に入力されたパルスを処理した後に容量１４の電極間電圧は初期状態に戻っているため、ピーク検出保持部１００は、１番目のパルスと同様の動作を行い、容量１４は２番目に入力されたパルスのピーク値を保持する。一方、比較器１１が入力信号の比較処理を開始し始めるとともに、トリガ生成回路１７はＨＩＧＨを出力する。入力されたパルスは２番目（偶数番目）であるため、制御部１８からのトリガは、制御部１８の端子３−ｂより出力される。制御部１８の端子３−ｂより出力されたトリガは、Ｓ／Ｈ回路２１，２３を駆動し、Ｓ／Ｈ回路２１，２３は入力信号をサンプルする。入力信号のピークが最大値となった瞬間に、トリガ生成回路１７はＬＯＷを出力し、これにより、Ｓ／Ｈ回路２１は、容量１４の電極間電圧をホールドし、端子５より出力する。また、Ｓ／Ｈ回路２３は、その時刻のアナログ信号発生部１９の出力信号Ｖ２＝ａＴ２をホールドし、端子７より出力する。また、この瞬間に制御部１８の端子３−ｃより、インパルストリガが出力され、これにより、リセットスイッチ１５がＯＮされ、容量１４の電極間電圧は初期状態の電圧へとリセットされる。
【００２２】
ここで、測定を終えたとすると、端子４及び端子５からは、測定時間内に検出された２つのパルスのピークの最大値（強度情報）が出力される。一方、端子６及び端子７からは、それぞれのピークの最大値が検出された時刻のアナログ信号発生部１９の出力電圧Ｖ１，Ｖ２（距離情報）が出力される。
【００２３】
ここで、１番目に測定されたパルスに対応する目標物（ターゲット）までの距離Ｌ１と２番目に測定されたパルスに対応する別の目標物（ターゲット）までの距離Ｌ２は、端子６と端子７のそれぞれの出力電圧Ｖ１，Ｖ２を用いて、以下の式で算出することができる。
【００２４】
Ｌ１＝Ｖ１・Ｃ／２ａ
Ｌ２＝Ｖ２・Ｃ／２ａ
【００２５】
ここで、Ｃは光速である。このように本回路では、ホールド手段であるＳ／Ｈ回路をホールド部１０１内に複数個用意し、入力信号のピークが検出されるたびに、その検出値を異なるホールド手段であるＳ／Ｈ回路でホールドすることで、複数のピーク値を保持することが可能となる。また、入力信号のピークが検出されるたびに、ピーク検出保持部１００を初期状態に戻すことで、測定時間内の複数のピーク値に対して処理することが可能となる。これらを組み合わせることで、入力信号の複数のピーク値をアナログ的に取得することが可能となる。
【００２６】
以上のように、本実施の形態によれば、特許文献１に記載された従来技術では不可能であった２つのピークに対応する距離情報および強度情報の取得が可能となる。また、例えば２つの入力信号のピーク値に対しては、それぞれ距離情報と強度情報に対応する４つの出力信号のみが出力となる。これにより、高速なＡＤ変換器は不要となり、信号処理は上記に示す式を解くだけでよいため、信号処理の負担を減らすことが可能となる。
【００２７】
なお、実施の形態１での説明では、ホールド部１０１が、ホールド手段としてのＳ／Ｌ回路を２つ有し、２つの信号のピーク値を取得するものとしたが、その場合に限らず、ホールド手段を３つ以上設けることで、３つ以上の信号のピーク値を取得することが可能である。
【００２８】
また、本回路のホールド部１０１には、ホールド手段としてＳ／Ｈ回路を用いたが、その場合に限らず、信号を保持できるものであれば他の構成で代替可能である。
【００２９】
また、図３に示すように、ホールド部１０１の複数の出力にアナログＭＵＸ１０２を接続することで、アナログ信号処理回路の出力端子を端子８だけの１つにすることができ、小面積化が可能である。
【００３０】
実施の形態２．
図４は、この発明の実施の形態２に係るアナログ信号処理回路の構成を示すブロック図である。本実施の形態２においては、上述の実施の形態１で示した図１のピーク検出保持部１００を２つ設け、それぞれ、ピーク検出保持部１００−ａ，１００−ｂとし、端子２とこれらのピーク検出保持部１００−ａ，１００−ｂとの間に新たにＳＰＤＴスイッチ９を設ける構成とした。ピーク検出保持部１００−ａ，１００−ｂは、実施の形態１におけるピーク検出保持部１００と基本的に同じ構成である。なお、ピーク検出保持部１００−ａ，１００−ｂと実施の形態１におけるピーク検出保持部１００との唯一の構成の違いは、ピーク検出保持部１００−ａ，１００−ｂにおいては、図１に示されるリセットスイッチ１５が設けられていない点だけである。以下の説明においては、ピーク検出保持部１００−ａ，１００−ｂを構成する各構成要素の符号は、ピーク検出保持部１００の各構成要素の符号にそれぞれ対応して同じとしているが、但し、ピーク検出保持部１００−ａおよび１００−ｂ間で区別できるように、それらの符号の後ろに、それぞれ、−ａおよび−ｂを付して示している（例えば、比較器１１であれば、比較器１１−ａおよび比較器１１−ｂとしている）。
【００３１】
ピーク検出保持部１００−ａの出力はＳ／Ｈ回路２０に接続され，ピーク検出保持部１００−ｂの出力はＳ／Ｈ回路２１に接続される。また、ピーク検出保持部１００−ａ内のトリガ生成回路１７−ａは、Ｓ／Ｈ回路２０，２２に接続され、ピーク検出保持部１００−ｂ内のトリガ生成回路１７−ｂは、Ｓ／Ｈ回路２１，２３に接続されている。また、トリガ生成回路１７−ａ，１７−ｂの出力は、制御部１８にも接続され、制御部１８は双方のＨＩＧＨからＬＯＷへの立下りをカウントし、最下位ビット信号を出力するものとする。ＳＰＤＴスイッチ９は、制御部１８の出力信号がＬＯＷの時に端子３１すなわちピーク検出保持部１００−ａ側へ接続し、ＨＩＧＨの時に端子３２すなわちピーク検出保持部１００−ｂ側へ接続されるものとする。その他の構成は、図１と同一であるため、同一の構成部分については重複する説明を省略する。
【００３２】
次に、図４に示すアナログ信号処理回路における時間計測動作を説明する。ここでは、実施の形態１と同様に、パルスレーダの強度計測及び距離計測の信号処理回路として使用される状況を想定し、目標物（ターゲット）からの反射が２つある場合を想定する。本アナログ信号処理回路の各信号のタイミングチャートを図５に示す。パルスレーダからパルスが送信されると同時に、端子１から入力される外部入力信号がＬｏｗからＨｉｇｈへ変化し、あらかじめ決めた時間幅でＨｉｇｈを継続するものとする。また、アナログ信号発生部１９の出力は傾きａで時間に比例して電圧が高くなるランプ電圧とする。また、制御部１８の初期状態での出力はＬＯＷとする。
【００３３】
パルスレーダからパルスが送信されると同時に、端子１より外部入力信号がＨＩＧＨで入力され、比較器１１−ａ，１１−ｂが動作を開始するとともに、アナログ信号発生部１９は時間に対し一定の傾きａで上昇する電圧信号を出力する。今、外部入力信号がＨＩＧＨとなった時刻からＴ１時間過ぎた時刻に、目標物（ターゲット）から反射された１番目（奇数番目）のパルスがパルスレーダに帰還し、端子２に入力されたとする。ＳＰＤＴスイッチ９は端子３１側に接続されているため、１番目のパルスはピーク検出保持部１００−ａにて処理される。ピーク検出保持部１００−ａは、実施の形態１のピーク検出保持部１００と同様に動作して、Ｓ／Ｈ回路２０に、ピーク検出保持部１００−ａ内の容量１４−ａの電極間電圧が保持され、Ｓ／Ｈ回路２２に、ピークが検出された時刻のアナログ信号発生部１９の出力が保持され、それぞれ、端子４及び端子６より出力される。ピーク検出保持部１００−ａがピークを検出した瞬間に、制御部１８は、トリガ生成回路１７−ａ出力の立下りをカウントし、ＨＩＧＨを出力するため、ＳＰＤＴスイッチ９は端子３１から端子３２に切り替わる。
【００３４】
次に、端子１に入力される外部入力信号がＨＩＧＨとなった時刻からＴ２時間過ぎた時刻に、目標物（ターゲット）から反射された２番目のパルスがパルスレーダに帰還し、端子２に入力されたとする。ＳＰＤＴスイッチ９は端子３２に接続されているため、２番目（偶数番目）のパルスはピーク検出保持部１００−ｂに入力され処理される。ピーク検出保持部１００−ｂは、実施の形態１のピーク検出保持部１００と同様に動作して、Ｓ／Ｈ回路２１に、ピーク検出保持部１００−ｂ内の容量１４−ｂの電極間電圧が保持され、Ｓ／Ｈ回路２３に、ピークが検出された時刻のアナログ信号発生部１９の出力が保持され、それぞれ、端子５及び端子７より出力される。制御部１８はトリガ生成回路１７−ｂの立下りをカウントし、ＬＯＷを出力するため、ＳＰＤＴスイッチ９の接続先は、端子３２から端子３１に切り替わる。
【００３５】
ここで、測定を終えたとすると、端子４及び端子５からは、測定時間内に検出された２つのパルスのピーク値が出力される。また、端子６及び端子７からは、それぞれのピークが検出された時刻のアナログ信号発生部１９の出力電圧が出力される。ここで、１番目に測定されたパルスに対応する目標物（ターゲット）までの距離Ｌ１と２番目に測定されたパルスに対応する目標物（ターゲット）までの距離Ｌ２は、端子６と端子７の出力電圧を用いて、実施の形態１で示した式で算出することができる。
【００３６】
このように、本実施の形態では、ピーク検出保持部１００を２つ設け、入力信号のピークが検出された瞬間にＳＰＤＴスイッチ９を、制御部１８によって、端子３１側から端子３２側へと切り替えることにより、２つのパルスのピークに対応する強度情報および距離情報を得ることができる。本実施の形態によれば、実施の形態１において必要であったピークが検出される時に行うピーク検出保持部１００を初期状態へ戻す動作が不要となる。ピーク検出保持部１００を初期状態に戻すには容量の放電が必要となる。現実の容量において、容量に蓄えられた電荷を放電するにはある時間幅が必要となり、その時間は本信号処理回路において、デッドタイム（測定できない時間）となる。そのため、本実施の形態では、ピーク検出保持部１００を複数設け、交互に切り替えるようにした。この場合、ＳＰＤＴスイッチ９の切り替え時間のみがデッドタイムとなるため、その時間は、一般的なＩＣのトランジスタスイッチを使用する場合、寄生容量と充電経路の寄生抵抗で決まる時定数となる。一方、容量１４−ａ，１４−ｂを放電する時間は、容量値と放電パスの寄生抵抗によってきまる時定数で決まり、容量は一般的に寄生容量と比較して十分に大きい容量値を使用するため、ＳＰＤＴスイッチ９の切り替え時間は、容量１４−ａ，１４−ｂの放電時間と比較し、短いデッドタイムとすることが可能となり、入力信号の複数のピークを高速に検出することが可能となる。
【００３７】
ここでは、ホールド部１０１のホールド手段であるＳ／Ｈ回路は２つの信号のピーク値を取得するものとしたが、ピーク検出保持部１００を３つ以上、または、Ｓ／Ｈ手段を３つ以上設けることで、３つ以上の信号のピークを得ることが可能である。
【００３８】
また、ここではピーク検出保持部１００を２つ設けた例を説明したが、図６に示すように、ピーク検出保持部１００内の容量１４を、容量１４−ａ，１４−ｂの複数個に分けて設け、端子２より入力される信号を容量１４−ａ，１４−ｂ間で切り替え、処理するようにしてもよく、その場合においても、図４と同様の効果を得ることが可能である。この場合、制御部１８は、実施の形態１で述べた動作が必要となる。図６に示す構成の場合、比較器１１およびトリガ生成回路１７が１つずつで済むため、図４と比較して、小面積化と低消費電力化が可能である。
【００３９】
なお、図６の構成は、基本的に、図１の構成と同じであり、ピーク検出保持部１００内の容量１４を、容量１４−ａ，１４−ｂの複数個に分けて設けた点が異なる。また、当該構成に伴い、リセットスイッチ１５も、容量１４−ａ，１４−ｂのそれぞれに対して、リセットスイッチ１５ａ，１５ｂというように１つずつ設けられている。他の構成については、図１と同じであるため、同一符号を付して示し、ここでは説明を省略する。
【００４０】
実施の形態３．
図７は、この発明に係る距離・移動速度計測システムの構成を示したブロック図である。この発明に係る距離・移動速度計測システムは、上記の実施の形態１または２で説明したアナログ信号処理回路を含んでいる。図７において、４１は制御回路、４２はタイミング回路、４３は送信系、４４は受信系、４５はアナログ信号処理回路、４６はＡＤ変換器、４７は演算装置である。この発明に係る距離・移動速度計測システムでは、図７に示すように、システム全体の制御を行う制御回路４１には、タイミング回路４２と、送信系４３と、実施の形態１または２で示したアナログ信号処理回路４５とが接続されている。タイミング回路４２は、パルスの送信周期で、送信系４３を駆動する。タイミング回路４２は、同じタイミングでアナログ信号処理回路４５内のＴＡＣも駆動する。
【００４１】
送信系４３は、光または電磁波からなる送信波（パルス）を目標物（ターゲット）に向けて空中に放射する。送信系４３から出力された送信波（パルス）は、目標物（ターゲット）によって反射され、受信系４４によって受信されて電気信号に変換され、アナログ信号処理回路４５に入力される。アナログ信号処理回路４５での動作は、実施の形態１または２で説明したものと同じである。すなわち、アナログ信号処理回路４５は、ピーク検出保持部１００で検出された入力信号の振幅のピーク値と、アナログ信号発生部１９で得られた当該ピークが検出された時刻の容量１４の電極間電圧とを出力する。アナログ信号処理回路４５からのこれらの出力は、ＡＤ変換器４６でディジタルデータに変換され、演算装置４７に入力される。演算装置４７では、ＡＤ変換器４６の出力に基づいて演算処理を行い、距離情報・強度情報を得る。実施の形態１および２で説明したように、アナログ信号処理回路４５内で、複数のパルスのピークに対応する出力を保持しているため、ＡＤ変換器４６は、パルスの送信周期程度の速度で、アナログ信号処理回路４５の出力をＡＤ変換すればよいため、低速なＡＤ変換器で処理することが可能となる。また、強度情報および距離情報は、アナログ信号処理回路４５から出力されるため、複雑な演算処理が不要となる。
【００４２】
このように、本システムでは、実施の形態１もしくは２記載のアナログ信号処理回路４５を用いることにより、複数のピークに対応した出力を高速に得ることが可能となる。また、ＡＤ変換器４６は、比較的低速のもので構成可能であり、メモリ等の記憶装置が不要となるため、コスト削減が可能となる。
【００４３】
実施の形態３の説明では、パルスレーダに組み込んで利用する場合を例にとって本発明の距離計測・速度計測回路を説明した。しかしながら、本発明の時間測定回路は、パルスレーダに限らず他の測定装置などの任意の電子装置内に組み込んで利用することができる。
【符号の説明】
【００４４】
１，２，３，４，５，６，７，８ 端子、９ ＳＰＤＴスイッチ、１１，１１−ａ，１１−ｂ 比較器、１２ 電流源、１３ スイッチ、１４ 容量、１５ リセットスイッチ、１７，１７−ａ，１７−ｂ トリガ生成回路、１８ 制御部、１９ アナログ信号発生部、２０，２１，２２，２３ Ｓ／Ｈ回路、３１，３２ 端子、４１ 制御回路、４２ タイミング回路、４３ 送信系、４４ 受信系、４５ アナログ信号処理回路、４６ ＡＤ変換器、４７ 演算装置、５１ 検出器、５２ 増幅器、５３ ピーク検出回路、５４ コンパレータ、５５ 時間−振幅変換器（ＴＡＣ）、６１ メモリ、１００ ピーク検出保持部、１０１ ホールド部、１０２ アナログＭＵＸ。
【技術分野】
【０００１】
この発明は、アナログ信号処理回路、及び、それを用いた距離・強度計測システムに関し、特に、レーダシステム等で用いられるアナログ信号処理回路、及び、それを用いた距離・強度計測システムに関する。
【背景技術】
【０００２】
図８は、従来のアナログ信号処理回路の構成を示したブロック図である。図８において、５１は検出器、５２は増幅器、５３はピーク検出器、５４はコンパレータ、５５は時間−振幅変換器（ＴＡＣ）、４７は演算装置である。当該構成において、従来、パルスレーダ等のレーダシステムで、目標物（ターゲット）までの距離計測及び強度計測を行う場合、アナログ信号処理回路は、図８に示すように、送信されたパルス信号の目標物（ターゲット）による反射信号を検出器５１で検出し、パルスを送信した時刻から目標物（ターゲット）によって反射もしくは散乱されて受信される時刻までの回帰時間をＴＡＣ（Time to Amplitude Converter）５５を用いて求めて距離計測を行うとともに、その受信信号の強度をピーク検出器５３を用いて取得することで強度計測を行っていた（例えば、特許文献１参照）。
【０００３】
また、別の従来技術として、受信信号を順次ＡＤ（Analog to Digital）変換して、時系列データをメモリに保存し、その後、ディジタルデータを信号処理することで複数のピークを検出するという技術がある。当該従来技術の構成の一例を図９に示す。図９において、４４は受信系、４６はＡＤ変換器、６１はメモリ、４７は演算装置、５４はコンパレータである。当該従来技術においては、図９に示すように、受信系４４で受信した受信信号レベルをコンパレータ５４によってモニタし、受信信号レベルがしきい値を超えた時刻からＡＤ変換器４６によるＡＤ変換を開始することで、メモリ６１に保存するディジタル信号の時系列データおよび演算時間を減らすことができるという技術が提案されている（例えば、特許文献２参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特表２００２−５１５１１６号公報
【特許文献２】米国特許第６４１４７４６号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１に記載のような従来のシステムにおいては、アナログ信号処理回路で目標物（ターゲット）までの距離計測及び強度計測を行う場合、目標物（ターゲット）からの反射もしくは散乱パルスが複数ある計測条件が多々ある計測においては、受信ピークのうち一つのみに関しての距離情報及び強度情報しか得られないため、所望の目標物（ターゲット）の前に、目標物（ターゲット）より反射強度の高い媒体等で目標物（ターゲット）が遮られている場合、所望の目標物（ターゲット）に関する信号が得られないという問題点があった。
【０００６】
また、特許文献２の方法によって、複数のピーク値に関する検出を行う場合、計測時間内の時系列データを全てＡＤ変換するため、複数のピークに関して距離情報及び強度情報を取得可能であるが、高精度かつ高速な計測を行う場合、高分解能で高速なＡＤＣ（Analog to Digital Converter）が必要となり、コストが増加するといった問題点や、ＡＤ変換された時系列データが膨大となり、信号処理に時間がかかるといった問題点があった。
【０００７】
この発明は、かかる問題点を解決するためになされたものであり、複数のホールド手段を備え、入力信号の複数のピークを検出して当該ホールド手段に保持することで、複数のピークの距離情報および強度情報を高速に得ることが可能なアナログ信号処理回路、及び、それを用いた距離・強度計測システムを得ることを目的とする。
【課題を解決するための手段】
【０００８】
この発明は、入力信号の振幅のピークを検出し、前記ピークを検出した時刻にトリガ信号を出力するとともに、前記ピークのピーク値を保持し出力するピーク検出保持部と、外部から入力される外部入力信号が入力された時刻から前記トリガ信号が出力される時刻までの経過時間を示すアナログ信号を出力するアナログ信号発生部と、前記ピーク検出保持部と前記アナログ信号発生部それぞれからの複数の出力を保持するホールド部と、前記ピーク検出保持部から出力される前記トリガの出力の経路の切り替えを制御する制御部とを備えたアナログ信号処理回路である。
【発明の効果】
【０００９】
この発明は、入力信号の振幅のピークを検出し、前記ピークを検出した時刻にトリガ信号を出力するとともに、前記ピークのピーク値を保持し出力するピーク検出保持部と、外部から入力される外部入力信号が入力された時刻から前記トリガ信号が出力される時刻までの経過時間を示すアナログ信号を出力するアナログ信号発生部と、前記ピーク検出保持部と前記アナログ信号発生部それぞれからの複数の出力を保持するホールド部と、前記ピーク検出保持部から出力される前記トリガの出力の経路の切り替えを制御する制御部とを備えたアナログ信号処理回路であるので、入力信号の複数のピークを検出して当該ホールド手段に保持することで、複数のピークの距離情報および強度情報を高速に得ることができる。
【図面の簡単な説明】
【００１０】
【図１】この発明の実施の形態１で示すアナログ信号処理回路のブロック図である。
【図２】この発明の実施の形態１で示すアナログ信号処理回路の主要な各部の信号のタイミングチャートである。
【図３】この発明の実施の形態１で示すアナログ信号処理回路のブロック図である。
【図４】この発明の実施の形態２で示すアナログ信号処理回路のブロック図である。
【図５】この発明の実施の形態２で示すアナログ信号処理回路の主要な各部の信号のタイミングチャートである。
【図６】この発明の実施の形態２で示す時間計測回路のブロック図である。
【図７】この発明の実施の形態３で示す距離・強度計測システムのブロック図である。
【図８】この発明の従来技術で示す距離・強度計測システムのブロック図である。
【図９】この発明の従来技術で示す距離・強度計測システムのブロック図である。
【発明を実施するための形態】
【００１１】
実施の形態１．
図１は、この発明の実施の形態１に係るアナログ信号処理回路の構成を示すブロック図である。図１に示すように、本実施の形態１に係るアナログ信号処理回路は、端子１、２、４、５、６、７と、ピーク検出保持部１００と、制御部１８と、アナログ信号発生部１９と、ホールド部１０１とからなる。
【００１２】
ここで、ピーク検出保持部１００は、比較器１１と、電流源１２と、スイッチ１３と、容量１４と、リセットスイッチ１５と、トリガ生成回路１７とからなり、端子２から入力される入力信号の振幅のピークを検出し、検出した時刻にピークを検出したことを示すピーク検出トリガ（以下、単に、トリガとする。）を出力するとともに、当該ピーク値を保持し出力するものである。
【００１３】
比較器１１は、非反転入力側には端子２から信号が入力され、反転入力側には容量１４から信号が入力され、非反転入力側と反転入力側に入力される、それぞれの入力電圧を比較し、非反転入力側の入力レベル（入力振幅）が反転入力側より高い場合のみ、ＨＩＧＨレベル信号を出力し、後段のスイッチ１３をＯＮにする。スイッチ１３がＯＮされた場合、電流源１２と容量１４とが接続され、電流源１２は容量１４に対して電荷を供給し、容量１４の電極間電圧が上昇する。比較器１１は、反転入力側の入力レベルと非反転入力側の入力レベルとが等しくなるまでスイッチ１３をＯＮに維持するため、容量１４の電極間電圧は端子２より入力される入力信号のピークに追従する。また、トリガ生成回路１７は、比較器１１の出力に基づいて、比較器１１が最初にＨＩＧＨレベルを出力した時刻から端子２からの入力信号のピークを検出する時刻までの間、ＨＩＧＨレベルの信号を維持し出力し、端子２からの入力信号のピークを比較器１１が検出したら、その瞬間に、ＨＩＧＨからＬＯＷに立ち下がる。
【００１４】
比較器１１とアナログ信号発生部１９とは、端子１から入力される外部入力信号によって制御され、外部入力信号がＨＩＧＨのときのみ動作するものとする。なお、外部入力信号は、パルスレーダからパルスが送信されると同時にＬＯＷからＨＩＧＨになり、あらかじめ決めた時間幅の間、ＨＩＧＨが継続され、当該時間幅の分の時間が経過したら、再びＬＯＷに切り替わる。
【００１５】
アナログ信号発生部１９は、端子１から入力される外部入力信号に従って、当該入力が開始された時刻からの経過時間を示すアナログ信号を出力する。
【００１６】
また、制御部１８は、３−ａ、３−ｂ、３−ｃの３つの出力端子を備え、トリガ生成回路１７から出力されるトリガを予め決められたパターンで端子３−ａまたは端子３−ｂのどちらか一方から出力するように、当該トリガの出力の経路の切り替えを制御するものとする。なお、当該端子３−ａまたは端子３−ｂとの間の切り替えの“パターン”については後述する。また、端子３−ｃからは、トリガ生成回路１７のトリガの立下り（ＨＩＧＨ→ＬＯＷへ）を検出し、当該検出の瞬間にインパルストリガが出力されるものとする。
【００１７】
また、ホールド部１０１は、複数のサンプルアンドホールド回路（以下、Ｓ／Ｈ回路とする）２０，２１，２２，２３からなり、ピーク検出保持部１００とアナログ信号発生部１９のそれぞれからの複数の出力を予め決めた一定時間保持するものである。Ｓ／Ｈ回路２０，２１，２２，２３は、制御部１８の端子３−ａおよび端子３−ｂから出力されるトリガがＨＩＧＨレベルの場合、端子２からの入力信号をサンプルするとともに、トリガがＨＩＧＨからＬＯＷに立ち下がる瞬間の入力信号レベルをホールドする。なお、制御部１８の端子３−ａからのトリガはＳ／Ｈ回路２０，２２に入力され、制御部１８の端子３−ｂからのトリガはＳ／Ｈ回路２１，２３に入力されるため、制御部１８の端子３−ａからトリガが出力されている間は、Ｓ／Ｈ回路２０，２２が動作し、制御部１８の端子３−ｂからトリガが出力されている間は、Ｓ／Ｈ回路２１，２３が動作する。
【００１８】
次に、図１に示すアナログ信号処理回路における時間計測動作について説明する。ここでは、パルスレーダの強度計測及び距離計測の信号処理回路として使用される状況を想定し、レーダから送信したパルスが、距離の異なる２つの目標物（ターゲッ）によって反射され、目標物（ターゲット）からの反射パルスが２つある場合を想定する。本アナログ信号処理回路の各信号のタイミングチャートを図２に示す。パルスレーダからパルスが送信されると同時に端子１から入力される外部入力信号がＬＯＷからＨＩＧＨへと変化し、その後、あらかじめ決めた時間幅でＨＩＧＨを継続するものとする。なお、この時間幅が、目標物（ターゲット）の強度や距離の測定時間となる。また、アナログ信号発生部１９からの出力は、端子１に外部入力信号がＨＩＧＨで入力した時刻から出力が開始され始め、当該出力は、傾きａで時間に比例して電圧が高くなるランプ電圧とする。従って、アナログ信号発生部１９から出力されるある時刻の電圧値をａの値で除算することにより、端子１に外部入力信号がＨＩＧＨで入力した時刻からその時刻までの経過時間を求めることができる。
【００１９】
また、制御部１８は、端子１から入力される外部入力信号がＨＩＧＨとなった時刻から数えて、トリガ生成回路１７が出力するパルスが奇数番目の時は、３−ａ端子からパルスを出力し、偶数番目のときは、３−ｂ端子からパルスを出力するものとする。これが、上述した切り替えの“パターン”である。また、トリガ生成回路１７が出力するパルス幅と、制御部１８が出力するパルス幅とは、図２に示すように、同じ時間幅である。
【００２０】
パルスレーダからパルスが送信されると同時に、端子１より外部入力信号がＨＩＧＨで入力され、比較器１１が動作を開始するとともに、アナログ信号発生部１９は時間に対し一定の傾きａで上昇する電圧信号を出力し始める。今、端子１から入力される外部入力信号がＨＩＧＨとなった時間からＴ１時間過ぎた時刻に、目標物（ターゲット）から反射された１番目のパルスがパルスレーダに帰還し、端子２に入力されたとする。ピーク検出保持部１００内の容量１４は、当該パルスのその時点でのピーク値（ピーク電圧）を保持する。一方、ピーク検出保持部１００内の比較器１１が入力信号の比較処理を開始するとともに、トリガ生成回路１７はトリガをＨＩＧＨで出力する。今、入力されたパルスは１番目（奇数番目）であるため、トリガ生成回路１７からのトリガは、制御部１８の端子３−ａより出力される。制御部１８の端子３−ａより出力されたトリガは、Ｓ／Ｈ回路２０，２２を駆動し、Ｓ／Ｈ回路２０，２２は端子２からの入力信号のサンプルを行う。比較器１１により、端子２からの入力信号のピークが最大値となったことが検出された瞬間に、すなわち、比較器１１の反転入力側の入力レベルと非反転入力側の入力レベルとが等しくなったときに、トリガ生成回路１７はＨＩＧＨからＬＯＷに切り替えて出力するため、その瞬間に、Ｓ／Ｈ回路２０は、その時刻における容量１４の電極間電圧をホールドし、端子４より出力する。また、Ｓ／Ｈ回路２２は、その時刻のアナログ信号発生部１９の出力信号Ｖ１＝ａＴ１をホールドし、端子６より出力する。また、トリガ生成回路１７がＬＯＷを出力した瞬間に制御部１８の端子３−ｃより、インパルストリガが出力され、それにより、リセットスイッチ１５がＯＮされ、容量１４の電極間電圧は初期状態の電圧へとリセットされる。
【００２１】
次に、端子１からの外部入力信号がＨＩＧＨとなった時刻からＴ２時間過ぎた時刻に、目標物（ターゲット）から反射された２つ目のパルスがパルスレーダに帰還し、端子２に入力されたとする。１番目に入力されたパルスを処理した後に容量１４の電極間電圧は初期状態に戻っているため、ピーク検出保持部１００は、１番目のパルスと同様の動作を行い、容量１４は２番目に入力されたパルスのピーク値を保持する。一方、比較器１１が入力信号の比較処理を開始し始めるとともに、トリガ生成回路１７はＨＩＧＨを出力する。入力されたパルスは２番目（偶数番目）であるため、制御部１８からのトリガは、制御部１８の端子３−ｂより出力される。制御部１８の端子３−ｂより出力されたトリガは、Ｓ／Ｈ回路２１，２３を駆動し、Ｓ／Ｈ回路２１，２３は入力信号をサンプルする。入力信号のピークが最大値となった瞬間に、トリガ生成回路１７はＬＯＷを出力し、これにより、Ｓ／Ｈ回路２１は、容量１４の電極間電圧をホールドし、端子５より出力する。また、Ｓ／Ｈ回路２３は、その時刻のアナログ信号発生部１９の出力信号Ｖ２＝ａＴ２をホールドし、端子７より出力する。また、この瞬間に制御部１８の端子３−ｃより、インパルストリガが出力され、これにより、リセットスイッチ１５がＯＮされ、容量１４の電極間電圧は初期状態の電圧へとリセットされる。
【００２２】
ここで、測定を終えたとすると、端子４及び端子５からは、測定時間内に検出された２つのパルスのピークの最大値（強度情報）が出力される。一方、端子６及び端子７からは、それぞれのピークの最大値が検出された時刻のアナログ信号発生部１９の出力電圧Ｖ１，Ｖ２（距離情報）が出力される。
【００２３】
ここで、１番目に測定されたパルスに対応する目標物（ターゲット）までの距離Ｌ１と２番目に測定されたパルスに対応する別の目標物（ターゲット）までの距離Ｌ２は、端子６と端子７のそれぞれの出力電圧Ｖ１，Ｖ２を用いて、以下の式で算出することができる。
【００２４】
Ｌ１＝Ｖ１・Ｃ／２ａ
Ｌ２＝Ｖ２・Ｃ／２ａ
【００２５】
ここで、Ｃは光速である。このように本回路では、ホールド手段であるＳ／Ｈ回路をホールド部１０１内に複数個用意し、入力信号のピークが検出されるたびに、その検出値を異なるホールド手段であるＳ／Ｈ回路でホールドすることで、複数のピーク値を保持することが可能となる。また、入力信号のピークが検出されるたびに、ピーク検出保持部１００を初期状態に戻すことで、測定時間内の複数のピーク値に対して処理することが可能となる。これらを組み合わせることで、入力信号の複数のピーク値をアナログ的に取得することが可能となる。
【００２６】
以上のように、本実施の形態によれば、特許文献１に記載された従来技術では不可能であった２つのピークに対応する距離情報および強度情報の取得が可能となる。また、例えば２つの入力信号のピーク値に対しては、それぞれ距離情報と強度情報に対応する４つの出力信号のみが出力となる。これにより、高速なＡＤ変換器は不要となり、信号処理は上記に示す式を解くだけでよいため、信号処理の負担を減らすことが可能となる。
【００２７】
なお、実施の形態１での説明では、ホールド部１０１が、ホールド手段としてのＳ／Ｌ回路を２つ有し、２つの信号のピーク値を取得するものとしたが、その場合に限らず、ホールド手段を３つ以上設けることで、３つ以上の信号のピーク値を取得することが可能である。
【００２８】
また、本回路のホールド部１０１には、ホールド手段としてＳ／Ｈ回路を用いたが、その場合に限らず、信号を保持できるものであれば他の構成で代替可能である。
【００２９】
また、図３に示すように、ホールド部１０１の複数の出力にアナログＭＵＸ１０２を接続することで、アナログ信号処理回路の出力端子を端子８だけの１つにすることができ、小面積化が可能である。
【００３０】
実施の形態２．
図４は、この発明の実施の形態２に係るアナログ信号処理回路の構成を示すブロック図である。本実施の形態２においては、上述の実施の形態１で示した図１のピーク検出保持部１００を２つ設け、それぞれ、ピーク検出保持部１００−ａ，１００−ｂとし、端子２とこれらのピーク検出保持部１００−ａ，１００−ｂとの間に新たにＳＰＤＴスイッチ９を設ける構成とした。ピーク検出保持部１００−ａ，１００−ｂは、実施の形態１におけるピーク検出保持部１００と基本的に同じ構成である。なお、ピーク検出保持部１００−ａ，１００−ｂと実施の形態１におけるピーク検出保持部１００との唯一の構成の違いは、ピーク検出保持部１００−ａ，１００−ｂにおいては、図１に示されるリセットスイッチ１５が設けられていない点だけである。以下の説明においては、ピーク検出保持部１００−ａ，１００−ｂを構成する各構成要素の符号は、ピーク検出保持部１００の各構成要素の符号にそれぞれ対応して同じとしているが、但し、ピーク検出保持部１００−ａおよび１００−ｂ間で区別できるように、それらの符号の後ろに、それぞれ、−ａおよび−ｂを付して示している（例えば、比較器１１であれば、比較器１１−ａおよび比較器１１−ｂとしている）。
【００３１】
ピーク検出保持部１００−ａの出力はＳ／Ｈ回路２０に接続され，ピーク検出保持部１００−ｂの出力はＳ／Ｈ回路２１に接続される。また、ピーク検出保持部１００−ａ内のトリガ生成回路１７−ａは、Ｓ／Ｈ回路２０，２２に接続され、ピーク検出保持部１００−ｂ内のトリガ生成回路１７−ｂは、Ｓ／Ｈ回路２１，２３に接続されている。また、トリガ生成回路１７−ａ，１７−ｂの出力は、制御部１８にも接続され、制御部１８は双方のＨＩＧＨからＬＯＷへの立下りをカウントし、最下位ビット信号を出力するものとする。ＳＰＤＴスイッチ９は、制御部１８の出力信号がＬＯＷの時に端子３１すなわちピーク検出保持部１００−ａ側へ接続し、ＨＩＧＨの時に端子３２すなわちピーク検出保持部１００−ｂ側へ接続されるものとする。その他の構成は、図１と同一であるため、同一の構成部分については重複する説明を省略する。
【００３２】
次に、図４に示すアナログ信号処理回路における時間計測動作を説明する。ここでは、実施の形態１と同様に、パルスレーダの強度計測及び距離計測の信号処理回路として使用される状況を想定し、目標物（ターゲット）からの反射が２つある場合を想定する。本アナログ信号処理回路の各信号のタイミングチャートを図５に示す。パルスレーダからパルスが送信されると同時に、端子１から入力される外部入力信号がＬｏｗからＨｉｇｈへ変化し、あらかじめ決めた時間幅でＨｉｇｈを継続するものとする。また、アナログ信号発生部１９の出力は傾きａで時間に比例して電圧が高くなるランプ電圧とする。また、制御部１８の初期状態での出力はＬＯＷとする。
【００３３】
パルスレーダからパルスが送信されると同時に、端子１より外部入力信号がＨＩＧＨで入力され、比較器１１−ａ，１１−ｂが動作を開始するとともに、アナログ信号発生部１９は時間に対し一定の傾きａで上昇する電圧信号を出力する。今、外部入力信号がＨＩＧＨとなった時刻からＴ１時間過ぎた時刻に、目標物（ターゲット）から反射された１番目（奇数番目）のパルスがパルスレーダに帰還し、端子２に入力されたとする。ＳＰＤＴスイッチ９は端子３１側に接続されているため、１番目のパルスはピーク検出保持部１００−ａにて処理される。ピーク検出保持部１００−ａは、実施の形態１のピーク検出保持部１００と同様に動作して、Ｓ／Ｈ回路２０に、ピーク検出保持部１００−ａ内の容量１４−ａの電極間電圧が保持され、Ｓ／Ｈ回路２２に、ピークが検出された時刻のアナログ信号発生部１９の出力が保持され、それぞれ、端子４及び端子６より出力される。ピーク検出保持部１００−ａがピークを検出した瞬間に、制御部１８は、トリガ生成回路１７−ａ出力の立下りをカウントし、ＨＩＧＨを出力するため、ＳＰＤＴスイッチ９は端子３１から端子３２に切り替わる。
【００３４】
次に、端子１に入力される外部入力信号がＨＩＧＨとなった時刻からＴ２時間過ぎた時刻に、目標物（ターゲット）から反射された２番目のパルスがパルスレーダに帰還し、端子２に入力されたとする。ＳＰＤＴスイッチ９は端子３２に接続されているため、２番目（偶数番目）のパルスはピーク検出保持部１００−ｂに入力され処理される。ピーク検出保持部１００−ｂは、実施の形態１のピーク検出保持部１００と同様に動作して、Ｓ／Ｈ回路２１に、ピーク検出保持部１００−ｂ内の容量１４−ｂの電極間電圧が保持され、Ｓ／Ｈ回路２３に、ピークが検出された時刻のアナログ信号発生部１９の出力が保持され、それぞれ、端子５及び端子７より出力される。制御部１８はトリガ生成回路１７−ｂの立下りをカウントし、ＬＯＷを出力するため、ＳＰＤＴスイッチ９の接続先は、端子３２から端子３１に切り替わる。
【００３５】
ここで、測定を終えたとすると、端子４及び端子５からは、測定時間内に検出された２つのパルスのピーク値が出力される。また、端子６及び端子７からは、それぞれのピークが検出された時刻のアナログ信号発生部１９の出力電圧が出力される。ここで、１番目に測定されたパルスに対応する目標物（ターゲット）までの距離Ｌ１と２番目に測定されたパルスに対応する目標物（ターゲット）までの距離Ｌ２は、端子６と端子７の出力電圧を用いて、実施の形態１で示した式で算出することができる。
【００３６】
このように、本実施の形態では、ピーク検出保持部１００を２つ設け、入力信号のピークが検出された瞬間にＳＰＤＴスイッチ９を、制御部１８によって、端子３１側から端子３２側へと切り替えることにより、２つのパルスのピークに対応する強度情報および距離情報を得ることができる。本実施の形態によれば、実施の形態１において必要であったピークが検出される時に行うピーク検出保持部１００を初期状態へ戻す動作が不要となる。ピーク検出保持部１００を初期状態に戻すには容量の放電が必要となる。現実の容量において、容量に蓄えられた電荷を放電するにはある時間幅が必要となり、その時間は本信号処理回路において、デッドタイム（測定できない時間）となる。そのため、本実施の形態では、ピーク検出保持部１００を複数設け、交互に切り替えるようにした。この場合、ＳＰＤＴスイッチ９の切り替え時間のみがデッドタイムとなるため、その時間は、一般的なＩＣのトランジスタスイッチを使用する場合、寄生容量と充電経路の寄生抵抗で決まる時定数となる。一方、容量１４−ａ，１４−ｂを放電する時間は、容量値と放電パスの寄生抵抗によってきまる時定数で決まり、容量は一般的に寄生容量と比較して十分に大きい容量値を使用するため、ＳＰＤＴスイッチ９の切り替え時間は、容量１４−ａ，１４−ｂの放電時間と比較し、短いデッドタイムとすることが可能となり、入力信号の複数のピークを高速に検出することが可能となる。
【００３７】
ここでは、ホールド部１０１のホールド手段であるＳ／Ｈ回路は２つの信号のピーク値を取得するものとしたが、ピーク検出保持部１００を３つ以上、または、Ｓ／Ｈ手段を３つ以上設けることで、３つ以上の信号のピークを得ることが可能である。
【００３８】
また、ここではピーク検出保持部１００を２つ設けた例を説明したが、図６に示すように、ピーク検出保持部１００内の容量１４を、容量１４−ａ，１４−ｂの複数個に分けて設け、端子２より入力される信号を容量１４−ａ，１４−ｂ間で切り替え、処理するようにしてもよく、その場合においても、図４と同様の効果を得ることが可能である。この場合、制御部１８は、実施の形態１で述べた動作が必要となる。図６に示す構成の場合、比較器１１およびトリガ生成回路１７が１つずつで済むため、図４と比較して、小面積化と低消費電力化が可能である。
【００３９】
なお、図６の構成は、基本的に、図１の構成と同じであり、ピーク検出保持部１００内の容量１４を、容量１４−ａ，１４−ｂの複数個に分けて設けた点が異なる。また、当該構成に伴い、リセットスイッチ１５も、容量１４−ａ，１４−ｂのそれぞれに対して、リセットスイッチ１５ａ，１５ｂというように１つずつ設けられている。他の構成については、図１と同じであるため、同一符号を付して示し、ここでは説明を省略する。
【００４０】
実施の形態３．
図７は、この発明に係る距離・移動速度計測システムの構成を示したブロック図である。この発明に係る距離・移動速度計測システムは、上記の実施の形態１または２で説明したアナログ信号処理回路を含んでいる。図７において、４１は制御回路、４２はタイミング回路、４３は送信系、４４は受信系、４５はアナログ信号処理回路、４６はＡＤ変換器、４７は演算装置である。この発明に係る距離・移動速度計測システムでは、図７に示すように、システム全体の制御を行う制御回路４１には、タイミング回路４２と、送信系４３と、実施の形態１または２で示したアナログ信号処理回路４５とが接続されている。タイミング回路４２は、パルスの送信周期で、送信系４３を駆動する。タイミング回路４２は、同じタイミングでアナログ信号処理回路４５内のＴＡＣも駆動する。
【００４１】
送信系４３は、光または電磁波からなる送信波（パルス）を目標物（ターゲット）に向けて空中に放射する。送信系４３から出力された送信波（パルス）は、目標物（ターゲット）によって反射され、受信系４４によって受信されて電気信号に変換され、アナログ信号処理回路４５に入力される。アナログ信号処理回路４５での動作は、実施の形態１または２で説明したものと同じである。すなわち、アナログ信号処理回路４５は、ピーク検出保持部１００で検出された入力信号の振幅のピーク値と、アナログ信号発生部１９で得られた当該ピークが検出された時刻の容量１４の電極間電圧とを出力する。アナログ信号処理回路４５からのこれらの出力は、ＡＤ変換器４６でディジタルデータに変換され、演算装置４７に入力される。演算装置４７では、ＡＤ変換器４６の出力に基づいて演算処理を行い、距離情報・強度情報を得る。実施の形態１および２で説明したように、アナログ信号処理回路４５内で、複数のパルスのピークに対応する出力を保持しているため、ＡＤ変換器４６は、パルスの送信周期程度の速度で、アナログ信号処理回路４５の出力をＡＤ変換すればよいため、低速なＡＤ変換器で処理することが可能となる。また、強度情報および距離情報は、アナログ信号処理回路４５から出力されるため、複雑な演算処理が不要となる。
【００４２】
このように、本システムでは、実施の形態１もしくは２記載のアナログ信号処理回路４５を用いることにより、複数のピークに対応した出力を高速に得ることが可能となる。また、ＡＤ変換器４６は、比較的低速のもので構成可能であり、メモリ等の記憶装置が不要となるため、コスト削減が可能となる。
【００４３】
実施の形態３の説明では、パルスレーダに組み込んで利用する場合を例にとって本発明の距離計測・速度計測回路を説明した。しかしながら、本発明の時間測定回路は、パルスレーダに限らず他の測定装置などの任意の電子装置内に組み込んで利用することができる。
【符号の説明】
【００４４】
１，２，３，４，５，６，７，８ 端子、９ ＳＰＤＴスイッチ、１１，１１−ａ，１１−ｂ 比較器、１２ 電流源、１３ スイッチ、１４ 容量、１５ リセットスイッチ、１７，１７−ａ，１７−ｂ トリガ生成回路、１８ 制御部、１９ アナログ信号発生部、２０，２１，２２，２３ Ｓ／Ｈ回路、３１，３２ 端子、４１ 制御回路、４２ タイミング回路、４３ 送信系、４４ 受信系、４５ アナログ信号処理回路、４６ ＡＤ変換器、４７ 演算装置、５１ 検出器、５２ 増幅器、５３ ピーク検出回路、５４ コンパレータ、５５ 時間−振幅変換器（ＴＡＣ）、６１ メモリ、１００ ピーク検出保持部、１０１ ホールド部、１０２ アナログＭＵＸ。
【特許請求の範囲】
【請求項１】
入力信号の振幅のピークを検出し、前記ピークを検出した時刻にトリガ信号を出力するとともに、前記ピークのピーク値を保持し出力するピーク検出保持部と、
外部から入力される外部入力信号が入力された時刻から前記トリガ信号が出力される時刻までの経過時間を示すアナログ信号を出力するアナログ信号発生部と、
前記ピーク検出保持部と前記アナログ信号発生部それぞれからの複数の出力を保持するホールド部と、
前記ピーク検出保持部から出力される前記トリガの出力の経路の切り替えを制御する制御部と
を備えたことを特徴とするアナログ信号処理回路。
【請求項２】
前記ピーク検出保持部を２つ以上備えたことを特徴とする請求項１記載のアナログ信号処理回路。
【請求項３】
ターゲットに向けて送信波を送信する送信手段と、
前記ターゲットによって反射されて戻ってきた前記送信波を受信する受信手段と、
前記受信手段によって受信された前記送信波の処理を行う請求項１または２に記載のアナログ信号処理回路と、
前記アナログ信号処理回路の出力に基づいて前記ターゲットまでの距離計測および強度計測を行う演算部と
を備えたことを特徴とする距離・強度計測システム。
【請求項１】
入力信号の振幅のピークを検出し、前記ピークを検出した時刻にトリガ信号を出力するとともに、前記ピークのピーク値を保持し出力するピーク検出保持部と、
外部から入力される外部入力信号が入力された時刻から前記トリガ信号が出力される時刻までの経過時間を示すアナログ信号を出力するアナログ信号発生部と、
前記ピーク検出保持部と前記アナログ信号発生部それぞれからの複数の出力を保持するホールド部と、
前記ピーク検出保持部から出力される前記トリガの出力の経路の切り替えを制御する制御部と
を備えたことを特徴とするアナログ信号処理回路。
【請求項２】
前記ピーク検出保持部を２つ以上備えたことを特徴とする請求項１記載のアナログ信号処理回路。
【請求項３】
ターゲットに向けて送信波を送信する送信手段と、
前記ターゲットによって反射されて戻ってきた前記送信波を受信する受信手段と、
前記受信手段によって受信された前記送信波の処理を行う請求項１または２に記載のアナログ信号処理回路と、
前記アナログ信号処理回路の出力に基づいて前記ターゲットまでの距離計測および強度計測を行う演算部と
を備えたことを特徴とする距離・強度計測システム。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２０１１−１２２８４０（Ｐ２０１１−１２２８４０Ａ）
【公開日】平成２３年６月２３日（２０１１．６．２３）
【国際特許分類】
【出願番号】特願２００９−２７８４３７（Ｐ２００９−２７８４３７）
【出願日】平成２１年１２月８日（２００９．１２．８）
【出願人】（０００００６０１３）三菱電機株式会社 (33,312)
【Ｆターム（参考）】
【公開日】平成２３年６月２３日（２０１１．６．２３）
【国際特許分類】
【出願日】平成２１年１２月８日（２００９．１２．８）
【出願人】（０００００６０１３）三菱電機株式会社 (33,312)
【Ｆターム（参考）】
[ Back to top ]