イメージセンサ及びその製造方法
【課題】イメージセンサ及びその製造方法を提供すること。
【解決手段】イメージセンサは、単位ピクセル別にリードアウト回路１２０の形成された半導体基板１００と、前記半導体基板１００上に形成された層間絶縁層１６０と、前記リードアウト回路１２０にそれぞれ接続されるように、前記層間絶縁層１６０を貫通して形成された配線１５０と、前記配線１５０にそれぞれ接続されるように、前記層間絶縁層１６０上に形成された第１金属パターンと、前記第１金属パターン上に形成された第２金属パターンと、前記第２金属パターン上に形成されたフォトダイオードパターンとを含む。
【解決手段】イメージセンサは、単位ピクセル別にリードアウト回路１２０の形成された半導体基板１００と、前記半導体基板１００上に形成された層間絶縁層１６０と、前記リードアウト回路１２０にそれぞれ接続されるように、前記層間絶縁層１６０を貫通して形成された配線１５０と、前記配線１５０にそれぞれ接続されるように、前記層間絶縁層１６０上に形成された第１金属パターンと、前記第１金属パターン上に形成された第２金属パターンと、前記第２金属パターン上に形成されたフォトダイオードパターンとを含む。
【発明の詳細な説明】
【技術分野】
【０００１】
実施の形態は、イメージセンサに関する。
【背景技術】
【０００２】
イメージセンサは、光学的映像（Ｏｐｔｉｃａｌ Ｉｍａｇｅ）を電気信号に変換させる半導体素子であって、大きく電荷結合素子（ｃｈａｒｇｅ ｃｏｕｐｌｅｄ ｄｅｖｉｃｅ；ＣＣＤ）イメージセンサとＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｉｌｉｃｏｎ）イメージセンサ（ＣＩＳ）とに大別される。
【０００３】
ＣＭＯＳイメージセンサは、光信号を受けて電気信号に変えるフォトダイオード（Ｐｈｏｔｏ ｄｉｏｄｅ）領域とこの電気信号を処理するトランジスタ領域とが水平に配置される構造である。
【０００４】
前記のような水平型イメージセンサは、フォトダイオード領域とトランジスタ領域とが半導体基板に水平に配置されて、制限された面積下で光感知部分（これを通常「Ｆｉｌｌ Ｆａｃｔｏｒ」とする）を拡張させるのに限界がある。
【０００５】
これを克服するための代案の一つとして、フォトダイオードを非晶質シリコン（ａｍｏｒｐｈｏｕｓ Ｓｉ）で蒸着するか、又はウエハに対してウエハボンディング（Ｗａｆｅｒ−ｔｏ−Ｗａｆｅｒ Ｂｏｎｄｉｎｇ）などの方法により、回路領域は、シリコン基板に形成させ、フォトダイオードは、リードアウトサーキットの上部に形成させる試み（以下、３次元イメージセンサとする）が行われている。フォトダイオードと回路領域とは、配線を介して接続される。
【０００６】
しかしながら、ウエハに対してウエハボンディングの場合、ウエハのボンディング面が均一でないから、ボンディング力が低下しうる。これは、回路と配線とが形成されたウエハの場合、半導体工程を繰り返しつつウエハの表面上に位置別に微細な段差が現れるためである。すなわち、回路と配線とが形成されているウエハとフォトダイオードの形成されたウエハとをボンディングすると、 相互ボンディング力が低下してピーリング（ｐｅｅｌｉｎｇ）現象が発生するという問題がある。
【発明の概要】
【発明が解決しようとする課題】
【０００７】
実施の形態では、垂直型イメージ感知部を採用しつつ、前記イメージ感知部と層間絶縁層とのボンディング面に金属層を形成してボンディング力を向上させることのできるイメージセンサ及びその製造方法を提供する。
【課題を解決するための手段】
【０００８】
実施の形態によるイメージセンサは、単位ピクセル別にリードアウト回路の形成された半導体基板と、前記半導体基板上に形成された層間絶縁層と、前記リードアウト回路にそれぞれ接続されるように、前記層間絶縁層を貫通して形成された配線と、前記配線にそれぞれ接続されるように、前記層間絶縁層上に形成された第１金属パターンと、前記第１金属パターン上に形成された第２金属パターンと、前記第２金属パターン上に形成されたフォトダイオードパターンとを含む。
【０００９】
実施の形態によるイメージセンサの製造方法は、半導体基板に単位ピクセル別にリードアウト回路を形成するステップと、前記半導体基板上に層間絶縁層を形成するステップと、前記リードアウト回路にそれぞれ接続されるように、前記層間絶縁層を貫通する配線を形成するステップと、前記層間絶縁層上に第１金属層を形成するステップと、キャリアウエハにイオン注入工程を行って、イメージ感知部を形成するステップと、前記イメージ感知部の表面に第２金属層を形成するステップと、前記第１金属層と第２金属層に対するボンディング工程を行って、前記半導体基板と前記イメージ感知部とをボンディングするステップと、前記イメージ感知部の表面が露出するように、前記イメージ感知部と前記キャリアウエハとを分離するステップと、前記イメージ感知部がピクセル別に分離されるように、前記イメージ感知部、第２金属層及び第１金属層を貫通するピクセル分離膜を形成するステップとを含む。
【図面の簡単な説明】
【００１０】
【図１】実施の形態によるイメージセンサの製造工程を示す断面図である。
【図２】実施の形態によるイメージセンサの製造工程を説明する図である。
【図３】実施の形態によるイメージセンサの製造工程を示す断面図である。
【図４】実施の形態によるイメージセンサの製造工程を示す断面図である。
【図５】実施の形態によるイメージセンサの製造工程を示す断面図である。
【図６】実施の形態によるイメージセンサの製造工程を示す断面図である。
【図７】実施の形態によるイメージセンサの製造工程を示す断面図である。
【図８】実施の形態によるイメージセンサの製造工程を示す断面図である。
【図９】実施の形態によるイメージセンサの製造工程を示す断面図である。
【発明を実施するための形態】
【００１１】
実施の形態によるイメージセンサ及びその製造方法を、添付された図面を参照して詳細に説明する。
【００１２】
実施の形態は、ＣＭＯＳイメージセンサに限定されるものでなく、ＣＣＤイメージセンサなどフォトダイオードが必要なすべてのイメージセンサに適用可能である。
【００１３】
図９は、実施の形態によるイメージセンサを示した断面図である。
【００１４】
実施の形態によるイメージセンサは、単位ピクセル別にリードアウト回路１２０の形成された半導体基板１００と、前記半導体基板１００上に形成された層間絶縁層１６０と、リードアウト回路１２０にそれぞれ接続されるように前記層間絶縁層１６０を貫通して形成された配線１５０と、前記配線１５０にそれぞれ接続されるように前記層間絶縁層１６０上に形成された第１金属パターン１７５と、前記第１金属パターン１７５上に形成された第２金属パターン２４５と、前記第２金属パターン２４５上に形成されたフォトダイオードパターン２０５とを備える。
【００１５】
例えば、前記第１金属パターン１７５及び第２金属パターン２４５は、Ｔｉ、Ｔａ、Ｃｏ、Ａｌ、Ｓｎ、Ｃｕ、Ｐｂ及びＡｇのうちの何れか一つからなることができる。又は前記第１及び第２金属パターン１７５、２４５は、前記材料のうちの少なくとも２つ以上が結合された化合物から形成されることができる。
【００１６】
前記第１及び第２金属パターン１７５、２４５は、前記層間絶縁層１６０と前記フォトダイオードパターン２０５とのボンディング層として用いられて、前記層間絶縁層１６０とフォトダイオードパターン２０５との物理的、電気的結合力を向上させることができる。
【００１７】
また、前記第１及び第２金属パターン１７５、２４５がフォトダイオードパターン２０５によって単位ピクセル別に分離されて、光電荷伝達効率を向上させることができる。
【００１８】
前記フォトダイオードパターン２０５は、ｎ型不純物の第１ドーピング層２１０とｐ型不純物の第２ドーピング層２２０とが接合された構造からなることができる。
【００１９】
前記フォトダイオードパターン２０５がピクセル別に分離されるように、前記第１金属パターン１７５及びフォトダイオードパターン２０５の側壁に形成されたピクセル分離膜２６０が形成されている。したがって、前記フォトダイオードパターン２０５、第１及び第２金属パターン１７５、２４５は、単位ピクセル別に分離されうる。
【００２０】
図９の図面符号のうち、説明していない符号は、以下の製造方法で説明する。
【００２１】
以下、図１〜図９を参照して、実施の形態によるイメージセンサの製造方法を説明する。
【００２２】
図１に示すように、リードアウト回路１２０を含む半導体基板１００上に配線１５０及び層間絶縁層１６０が形成される。
【００２３】
前記半導体基板１００は、単結晶又は多結晶のシリコン基板であり、ｐ型不純物又はｎ型不純物のドーピングされた基板でありうる。前記半導体基板１００に素子分離膜１１０が形成されて、アクティブ領域が画定され、前記アクティブ領域にトランジスタを含むリードアウト回路１２０が形成される。例えば、リードアウト回路１２０は、トランスファートランジスタＴｘ１２１、リセットトランジスタＲｘ１２３、ドライブトランジスタＤｘ１２５、セレクトトランジスタＳｘ１２７を含んで形成できる。以後、フローティングディフュージョン領域ＦＤ１３１、前記各トランジスタに対するソース／ドレン領域１３３、１３５、１３７を含むイオン注入領域１３０を形成することができる。一方、前記リードアウト回路１２０は、３Ｔｒ又は５Ｔｒ構造にも適用可能である。
【００２４】
前記半導体基板１００にリードアウト回路１２０を形成するステップは、前記半導体基板１００に電気接合領域１４０を形成するステップ、及び前記電気接合領域１４０の上部に前記配線１５０に接続する第１導電型接続領域１４７を形成するステップを含むことができる。
【００２５】
例えば、前記電気接合領域１４０は、ＰＮジャンクション（ｊｕｎｃｔｉｏｎ）１４０でありうるが、これに限定されるものではない。例えば、前記電気接合領域１４０は、第２導電型ウェル１４１又は第２導電型エピタキシャル層上に形成された第１導電型イオン注入層１４３、前記第１導電型イオン注入層１４３上に形成された第２導電型イオン注入層１４５を含むことができる。例えば、前記ＰＮジャンクション１４０は、図１のようにＰ０１４５／Ｎ−１４３／Ｐ−１４１ジャンクションでありうるが、これに限定されるものではない。また、前記半導体基板１００は、第２導電型に導電されうるが、これに限定されるものではない。
【００２６】
実施の形態によれば、トランスファートランジスタＴｘ１２１の両端のソース／ドレン間に電圧差があるように素子設計して、フォトチャージ（Ｐｈｏｔｏ Ｃｈａｒｇｅ）の完全なダンピング（Ｆｕｌｌｙ Ｄｕｍｐｉｎｇ）が可能になることができる。これにより、フォトダイオードから発生したフォトチャージがフローティングディフュージョン領域にダンピングされることによって、出力イメージの感度を高めることができる。
【００２７】
すなわち、前記リードアウト回路１２０の形成された前記半導体基板１００に電気接合領域１４０を形成させることによって、トランスファートランジスタＴｘ１２１の両端のソース／ドレン間に電圧差があるようにして、フォトチャージの完全なダンピングが可能になりうる（図２参照）。
【００２８】
したがって、一般的な技術において単純にフォトダイオードがＮ＋ジャンクションに接続された場合とは異なり、実施の形態によれば、サチュレイション（Ｓａｔｕｒａｔｉｏｎ）の低下及び感度の下落などの問題を避けることができる。
【００２９】
次に、実施の形態によれば、フォトダイオードとリードアウト回路１２０との間に第１導電型接続領域１４７を形成して、フォトチャージの円滑な移動通路を作ることによって、暗電流ソースを最小化し、サチュレイションの低下及び感度の下落が防止できる。
【００３０】
このために、実施の形態は、Ｐ０／Ｎ−／Ｐ−ジャンクション１４０の表面にオームコンタクト（Ｏｈｍｉｃ Ｃｏｎｔａｃｔ）のための第１導電型接続領域１４７としてＮ＋ドーピング領域を形成することができる。前記Ｎ＋接続領域１４７は、前記Ｐ０１４５を貫通してＮ−１４３に接触するよう形成できる。
【００３１】
一方、このような第１導電型接続領域１４７が漏れソース（Ｌｅａｋａｇｅ Ｓｏｕｒｃｅ）になるのを最小化するために、第１導電型接続領域１４７の幅を最小化できる。
【００３２】
このために、実施の形態は、第１メタルコンタクト１５１ａをエッチした後プラグインプラント（Ｐｌｕｇ Ｉｍｐｌａｎｔ）を行うことができるが、これに限定されるものではない。例えば、イオン注入パターン（図示せず）を形成し、これをイオン注入マスクとして第１導電型接続領域１４７を形成することもできる。
【００３３】
すなわち、実施の形態のように、コンタクト形成部にのみ局部的にＮ＋ドーピングをした理由は、ダークシグナル（Ｄａｒｋ Ｓｉｇｎａｌ）を最小化しつつオームコンタクトの形成を円滑にするためである。従来の技術のように、全Ｔｘソース部をＮ＋ドーピングする場合、基板の表面ダングリングボンド（Ｓｉ Ｓｕｒｆａｃｅ Ｄａｎｇｌｉｎｇ Ｂｏｎｄ）によりダークシグナルが増加できる。
【００３４】
図３は、リードアウト回路に対する他の構造を示したものである。図３に示すように、前記電気接合領域１４０の一側に第１導電型接続領域１４８が形成されることができる。
【００３５】
図３に示すように、Ｐ０／Ｎ−／Ｐ−ジャンクション１４０にオームコンタクトのためのＮ＋接続領域１４８を形成することができるが、このとき、Ｎ＋接続領域１４８及び第１メタルコンタクト１５１ａの形成工程は、漏れソースになることができる。それは、Ｐ０／Ｎ−／Ｐ−ジャンクション１４０に逆バイアスが印加されたままで動作するので、基板の表面（Ｓｉ Ｓｕｒｆａｃｅ）に電場（ＥＦ）が発生できるためである。このような電場の内部においてコンタクト形成工程中に発生する結晶欠陥は、漏れソースとなる。
【００３６】
また、Ｎ＋接続領域１４８をＰ０／Ｎ−／Ｐ−ジャンクション１４０の表面に形成させる場合、Ｎ＋／Ｐ０ジャンクション１４８／１４５による電場が追加されるので、これも漏れソースになりうる。
【００３７】
すなわち、Ｐ０層にドーピングされずにＮ＋接続領域１４８からなる活性（Ａｃｔｉｖｅ）領域に第１メタルコンタクト１５１ａを形成し、これをＮ−ジャンクション１４３に接続させるレイアウトを提示する。
【００３８】
すると、前記半導体基板１００の表面の電場が発生しなくなり、これは３次元集積（３−Ｄ Ｉｎｔｅｇｒａｔｅｄ）ＣＩＳの暗電流の減少に寄与できる。
【００３９】
再度、図１を参照して、前記半導体基板１００上に層間絶縁層１６０及び配線１５０を形成することができる。前記配線１５０は、第１メタルコンタクト１５１ａ、第１メタル１５１、第２メタル１５２、第３メタル１５３を含むことができるが、これに限定されるものではない。 実施の形態では、前記配線１５０は、単位ピクセル別に形成されて、リードアウト回路１２０とそれぞれ電気的に接続されることができる。
【００４０】
前記配線１５０のうち、最終配線である第４メタルコンタクト１５４ａを形成した後ＣＭＰ工程を行って、前記層間絶縁層１６０と配線１５０とを平坦化させることができる。このとき、前記第４メタルコンタクト１５４ａと前記層間絶縁層１６０との選択比によって、ディッシング現象が発生できる。
【００４１】
図４に示すように、前記層間絶縁層１６０上に第１金属層１７０が形成される。前記第１金属層１７０は、フォトダイオードを前記層間絶縁層１６０上にボンディングする時に接合層として機能する。一方、説明の便宜のために、前記半導体基板１００及びリードアウト回路１２０は、図から省略した。
【００４２】
例えば、前記第１金属層１７０は、Ｔｉ、Ｔａ、Ｃｏ、Ａｌ、Ｓｎ、Ａｕ、Ｃｕ、Ｐｂ、Ａｇのうちの何れか一つからなることができる。又は前記第１金属層１７０は、前記材料のうち、少なくとも２種類以上が結合された化合物から形成されることができる。また、前記第１金属層１７０は、ＰＶＤ、ＣＶＤ、電解メッキ及び無電解メッキ法によって蒸着されうる。また、前記第１金属層１７０は、０．１μｍ〜２．０μｍの厚さに形成されることができる。
【００４３】
前記第１金属層１７０が前記配線１５０を含む層間絶縁層１６０上に形成されるので、前記第１金属層１７０と前記第４メタルコンタクト１５４ａとは、電気的に接続されることができる。すなわち、前記第４メタルコンタクト１５４ａにディッシング現象が発生しても、前記第１金属層１７０が蒸着される際、前記第４メタルコンタクト１５４ａの上部を満たしつつ形成されるので、前記第４メタルコンタクト１５４ａのディッシング現象を復旧できるようになる。
【００４４】
図５に示すように、キャリア基板２０にフォトダイオード２００が形成される。前記キャリア基板２０は、単結晶又は多結晶のシリコン基板であると、ｐ型不純物又はｎ型不純物がドーピングされた基板でありうる。
【００４５】
前記フォトダイオード２００は、第１ドーピング層２１０及び第２ドーピング層２２０からなって、ｐｎ接合を有することができる。前記フォトダイオード２００は、前記キャリア基板２０の深い領域にｐ型不純物をイオン注入して第２ドーピング層２２０を形成し、前記第２ドーピング層２２０と接するように前記キャリア基板２０の内部にｎ型不純物をイオン注入して、第１ドーピング層２１０を形成することができる。一方、図示していないが、前記第１ドーピング層２１０と接するように、前記キャリア基板２０の浅い領域に高濃度のｎ型不純物をイオン注入して、オームコンタクト層を形成することもできる。
【００４６】
実施の形態において、前記第１ドーピング層２１０は、前記第２ドーピング層２２０より広い領域を有するように形成されることができる。すると、空乏領域が拡張されて光電子の生成を増加させることができる。
【００４７】
次に、前記フォトダイオード２００上に第２金属層２４０が形成される。前記第２金属層２４０は、前記第１金属層１７０と同じ材料及び同じ方法によって形成されることができる。一方、前記第２金属層２４０は形成されなくても良い。
【００４８】
次に、前記キャリア基板２０と前記フォトダイオード２００との境界面に水素イオンを注入して、水素層２３０が形成される。一方、前記水素層２３０は、前記フォトダイオード２００が形成される前に、前記キャリア基板２０に水素イオンを注入してフォトダイオード領域を画定することもできる。
【００４９】
例えば、前記水素層２３０は、前記キャリア基板２０に２×１０１６〜１×１０１７ａｔｏｍ／ｃｍ２でイオン注入して形成されることができる。又は、前記水素層２３０は形成されなくても良い。
【００５０】
図６に示すように、前記フォトダイオード２００の形成されたキャリア基板２０と前記半導体基板１００とをボンディングする。前記半導体基板１００と前記キャリア基板２０とのボンディングは、前記第１金属層１７０と前記第２金属層２４０とが対向するように位置させた後、ボンディングを行うことができる。すなわち、前記第２金属層２４０が下部に位置するように前記キャリア基板２０を１８０゜回転させた後、前記半導体基板１００の第１金属層１７０とボンディング工程を行うことができる。特に、前記第１金属層１７０と前記第２金属層２４０とは同じ物質から形成されて、前記半導体基板１００とキャリア基板２０とのボンディング力は向上することができる。
【００５１】
前記半導体基板１００と前記キャリア基板２０とは、サーマル−コンプレッションボンディング（Ｔｈｅｒｍａｌ−ｃｏｍｐｒｅｓｓｉｏｎ Ｂｏｎｄｉｎｇ）で結合されることができる。例えば、前記半導体基板１００と前記キャリア基板２０とのボンディングは、１〜１００ｋＮのボンディング圧力の真空雰囲気で行われることができる。
【００５２】
前記半導体基板１００とキャリア基板２０とは、前記第１及び第２金属層１７０、２４０を接着層として使用してボンディングされるので、ボンディング面の電気的、物理的結合力が向上してボンディング不良及びボンディング以後のピーリング（Ｐｅｅｌｉｎｇ）現象を防止することができる。
【００５３】
図７に示すように、前記フォトダイオード２００が露出するように前記キャリア基板２０が除去される。前記キャリア基板２０は、前記水素層２３０を基準に熱処理工程又は機械的工程によって前記フォトダイオード２００から分離されうる。
【００５４】
例えば、前記キャリア基板２０は、前記水素層２３０を基準に３００〜６００℃の熱処理工程によって前記フォトダイオード２００から分離されうる。又は前記キャリア基板２０は、前記水素層２３０を基準にブレードを利用したクリーブ工程（ｃｌｅａｖｉｎｇ）によって、前記フォトダイオード２００から分離されうる。
【００５５】
したがって、前記フォトダイオード２００から前記キャリア基板２０が除去されて、前記半導体基板１００上には、フォトダイオード２００が残っているようになる。
【００５６】
図８に示すように、前記フォトダイオード２００がピクセル別に分離されるように、前記フォトダイオード２００及び第１、第２金属層１７０、２４０を貫通するピクセル分離トレンチ２５０が形成される。前記ピクセル分離トレンチ２５０は、前記配線１５０と隣接する配線１５０の間に該当する前記層間絶縁層１６０の表面を露出させることができる。
【００５７】
例えば、前記ピクセル分離トレンチ２５０は、前記層間絶縁層１６０に対応する前記フォトダイオード２００の表面が選択的に露出するように、酸化膜からなるハードマスク（図示せず）を形成し、前記ハードマスク（図示せず）をエッチングマスクとして使用して、前記フォトダイオード２００、第１及び第２金属層１７０、２４０を乾式又は湿式エッチング工程によって選択的にエッチングする。すると、前記フォトダイオード２００、第１及び第２金属層１７０、２４０を貫通して、前記層間絶縁層１６０の表面を選択的に露出させるピクセル分離トレンチ２５０が形成される。そして、前記ピクセル分離トレンチ２５０によって前記フォトダイオードパターン２０５、第１金属パターン１７５及び第２金属パターン２４５が単位ピクセル別に形成される。したがって、前記フォトダイオードパターン２０５、第１金属パターン１７５及び第２金属パターン２４５は、ピクセル別に形成された配線１５０にそれぞれ接続されて、単位ピクセル別に分離されうる。
【００５８】
また、前記フォトダイオードパターン２０５が第１及び第２金属パターン１７５、２４５を媒介として前記配線１５０に接続されるので、電子送信効率が向上することができる。すなわち、前記フォトダイオードパターン２０５並びに前記第１及び第２金属パターン１７５、２４５が同じ面積で形成されて、前記フォトダイオードパターン２０５から発生した光電荷収集が効果的に行われて、電荷送信効率を向上させることができる。
【００５９】
図９に示すように、前記ピクセル分離トレンチ２５０に絶縁膜をギャップフィルしてピクセル分離膜２６０を形成する。前記ピクセル分離膜２６０は、酸化膜又は窒化膜から形成されることができる。前記ピクセル分離トレンチ２５０に前記ピクセル分離膜２６０が形成されて、前記フォトダイオードパターン２０５は、単位ピクセル別に絶縁されうる。
【００６０】
図示していないが、前記フォトダイオードパターン２０５上に上部電極、カラーフィルター及びマイクロレンズがさらに形成されることができる。
【符号の説明】
【００６１】
２０ キャリア基板
１００ 半導体基板
１１０ 素子分離膜
１２０ リードアウト回路
１２１ トランスファートランジスタ（Ｔｘ）
１２３ リセットトランジスタ（Ｒｘ）
１２５ ドライブトランジスタ（Ｄｘ）
１２７ セレクトトランジスタ（Ｓｘ）
１３０ イオン注入領域
１３３、１３５、１３７ ソース／ドレン領域
１４０ 電気接合領域（ＰＮジャンクション）
１４１ 第２導電型ウェル（Ｐ−ジャンクション）
１４３ 第１導電型イオン注入層（Ｎ−ジャンクション）
１４５ 第２導電型イオン注入層（Ｐ０ジャンクション）
１４７ 第１導電型接続領域（Ｎ＋接続領域、Ｎ＋ドーピング領域）
１４８ 第１導電型接続領域（Ｎ＋接続領域）
１５０ 配線
１５１ 第１メタル（Ｍ１）
１５１ａ 第１メタルコンタクト
１５２ 第２メタル（Ｍ２）
１５３ 第３メタル（Ｍ３）
１５４ａ 第４メタルコンタクト
１６０ 層間絶縁層
１７０ 第１金属層
１７５ 第１金属パターン
２００ フォトダイオード
２０５ フォトダイオードパターン
２１０ 第１ドーピング層
２２０ 第２ドーピング層
２３０ 水素層
２４０ 第２金属層
２４５ 第２金属パターン
２５０ ピクセル分離トレンチ
２６０ ピクセル分離膜
【技術分野】
【０００１】
実施の形態は、イメージセンサに関する。
【背景技術】
【０００２】
イメージセンサは、光学的映像（Ｏｐｔｉｃａｌ Ｉｍａｇｅ）を電気信号に変換させる半導体素子であって、大きく電荷結合素子（ｃｈａｒｇｅ ｃｏｕｐｌｅｄ ｄｅｖｉｃｅ；ＣＣＤ）イメージセンサとＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｉｌｉｃｏｎ）イメージセンサ（ＣＩＳ）とに大別される。
【０００３】
ＣＭＯＳイメージセンサは、光信号を受けて電気信号に変えるフォトダイオード（Ｐｈｏｔｏ ｄｉｏｄｅ）領域とこの電気信号を処理するトランジスタ領域とが水平に配置される構造である。
【０００４】
前記のような水平型イメージセンサは、フォトダイオード領域とトランジスタ領域とが半導体基板に水平に配置されて、制限された面積下で光感知部分（これを通常「Ｆｉｌｌ Ｆａｃｔｏｒ」とする）を拡張させるのに限界がある。
【０００５】
これを克服するための代案の一つとして、フォトダイオードを非晶質シリコン（ａｍｏｒｐｈｏｕｓ Ｓｉ）で蒸着するか、又はウエハに対してウエハボンディング（Ｗａｆｅｒ−ｔｏ−Ｗａｆｅｒ Ｂｏｎｄｉｎｇ）などの方法により、回路領域は、シリコン基板に形成させ、フォトダイオードは、リードアウトサーキットの上部に形成させる試み（以下、３次元イメージセンサとする）が行われている。フォトダイオードと回路領域とは、配線を介して接続される。
【０００６】
しかしながら、ウエハに対してウエハボンディングの場合、ウエハのボンディング面が均一でないから、ボンディング力が低下しうる。これは、回路と配線とが形成されたウエハの場合、半導体工程を繰り返しつつウエハの表面上に位置別に微細な段差が現れるためである。すなわち、回路と配線とが形成されているウエハとフォトダイオードの形成されたウエハとをボンディングすると、 相互ボンディング力が低下してピーリング（ｐｅｅｌｉｎｇ）現象が発生するという問題がある。
【発明の概要】
【発明が解決しようとする課題】
【０００７】
実施の形態では、垂直型イメージ感知部を採用しつつ、前記イメージ感知部と層間絶縁層とのボンディング面に金属層を形成してボンディング力を向上させることのできるイメージセンサ及びその製造方法を提供する。
【課題を解決するための手段】
【０００８】
実施の形態によるイメージセンサは、単位ピクセル別にリードアウト回路の形成された半導体基板と、前記半導体基板上に形成された層間絶縁層と、前記リードアウト回路にそれぞれ接続されるように、前記層間絶縁層を貫通して形成された配線と、前記配線にそれぞれ接続されるように、前記層間絶縁層上に形成された第１金属パターンと、前記第１金属パターン上に形成された第２金属パターンと、前記第２金属パターン上に形成されたフォトダイオードパターンとを含む。
【０００９】
実施の形態によるイメージセンサの製造方法は、半導体基板に単位ピクセル別にリードアウト回路を形成するステップと、前記半導体基板上に層間絶縁層を形成するステップと、前記リードアウト回路にそれぞれ接続されるように、前記層間絶縁層を貫通する配線を形成するステップと、前記層間絶縁層上に第１金属層を形成するステップと、キャリアウエハにイオン注入工程を行って、イメージ感知部を形成するステップと、前記イメージ感知部の表面に第２金属層を形成するステップと、前記第１金属層と第２金属層に対するボンディング工程を行って、前記半導体基板と前記イメージ感知部とをボンディングするステップと、前記イメージ感知部の表面が露出するように、前記イメージ感知部と前記キャリアウエハとを分離するステップと、前記イメージ感知部がピクセル別に分離されるように、前記イメージ感知部、第２金属層及び第１金属層を貫通するピクセル分離膜を形成するステップとを含む。
【図面の簡単な説明】
【００１０】
【図１】実施の形態によるイメージセンサの製造工程を示す断面図である。
【図２】実施の形態によるイメージセンサの製造工程を説明する図である。
【図３】実施の形態によるイメージセンサの製造工程を示す断面図である。
【図４】実施の形態によるイメージセンサの製造工程を示す断面図である。
【図５】実施の形態によるイメージセンサの製造工程を示す断面図である。
【図６】実施の形態によるイメージセンサの製造工程を示す断面図である。
【図７】実施の形態によるイメージセンサの製造工程を示す断面図である。
【図８】実施の形態によるイメージセンサの製造工程を示す断面図である。
【図９】実施の形態によるイメージセンサの製造工程を示す断面図である。
【発明を実施するための形態】
【００１１】
実施の形態によるイメージセンサ及びその製造方法を、添付された図面を参照して詳細に説明する。
【００１２】
実施の形態は、ＣＭＯＳイメージセンサに限定されるものでなく、ＣＣＤイメージセンサなどフォトダイオードが必要なすべてのイメージセンサに適用可能である。
【００１３】
図９は、実施の形態によるイメージセンサを示した断面図である。
【００１４】
実施の形態によるイメージセンサは、単位ピクセル別にリードアウト回路１２０の形成された半導体基板１００と、前記半導体基板１００上に形成された層間絶縁層１６０と、リードアウト回路１２０にそれぞれ接続されるように前記層間絶縁層１６０を貫通して形成された配線１５０と、前記配線１５０にそれぞれ接続されるように前記層間絶縁層１６０上に形成された第１金属パターン１７５と、前記第１金属パターン１７５上に形成された第２金属パターン２４５と、前記第２金属パターン２４５上に形成されたフォトダイオードパターン２０５とを備える。
【００１５】
例えば、前記第１金属パターン１７５及び第２金属パターン２４５は、Ｔｉ、Ｔａ、Ｃｏ、Ａｌ、Ｓｎ、Ｃｕ、Ｐｂ及びＡｇのうちの何れか一つからなることができる。又は前記第１及び第２金属パターン１７５、２４５は、前記材料のうちの少なくとも２つ以上が結合された化合物から形成されることができる。
【００１６】
前記第１及び第２金属パターン１７５、２４５は、前記層間絶縁層１６０と前記フォトダイオードパターン２０５とのボンディング層として用いられて、前記層間絶縁層１６０とフォトダイオードパターン２０５との物理的、電気的結合力を向上させることができる。
【００１７】
また、前記第１及び第２金属パターン１７５、２４５がフォトダイオードパターン２０５によって単位ピクセル別に分離されて、光電荷伝達効率を向上させることができる。
【００１８】
前記フォトダイオードパターン２０５は、ｎ型不純物の第１ドーピング層２１０とｐ型不純物の第２ドーピング層２２０とが接合された構造からなることができる。
【００１９】
前記フォトダイオードパターン２０５がピクセル別に分離されるように、前記第１金属パターン１７５及びフォトダイオードパターン２０５の側壁に形成されたピクセル分離膜２６０が形成されている。したがって、前記フォトダイオードパターン２０５、第１及び第２金属パターン１７５、２４５は、単位ピクセル別に分離されうる。
【００２０】
図９の図面符号のうち、説明していない符号は、以下の製造方法で説明する。
【００２１】
以下、図１〜図９を参照して、実施の形態によるイメージセンサの製造方法を説明する。
【００２２】
図１に示すように、リードアウト回路１２０を含む半導体基板１００上に配線１５０及び層間絶縁層１６０が形成される。
【００２３】
前記半導体基板１００は、単結晶又は多結晶のシリコン基板であり、ｐ型不純物又はｎ型不純物のドーピングされた基板でありうる。前記半導体基板１００に素子分離膜１１０が形成されて、アクティブ領域が画定され、前記アクティブ領域にトランジスタを含むリードアウト回路１２０が形成される。例えば、リードアウト回路１２０は、トランスファートランジスタＴｘ１２１、リセットトランジスタＲｘ１２３、ドライブトランジスタＤｘ１２５、セレクトトランジスタＳｘ１２７を含んで形成できる。以後、フローティングディフュージョン領域ＦＤ１３１、前記各トランジスタに対するソース／ドレン領域１３３、１３５、１３７を含むイオン注入領域１３０を形成することができる。一方、前記リードアウト回路１２０は、３Ｔｒ又は５Ｔｒ構造にも適用可能である。
【００２４】
前記半導体基板１００にリードアウト回路１２０を形成するステップは、前記半導体基板１００に電気接合領域１４０を形成するステップ、及び前記電気接合領域１４０の上部に前記配線１５０に接続する第１導電型接続領域１４７を形成するステップを含むことができる。
【００２５】
例えば、前記電気接合領域１４０は、ＰＮジャンクション（ｊｕｎｃｔｉｏｎ）１４０でありうるが、これに限定されるものではない。例えば、前記電気接合領域１４０は、第２導電型ウェル１４１又は第２導電型エピタキシャル層上に形成された第１導電型イオン注入層１４３、前記第１導電型イオン注入層１４３上に形成された第２導電型イオン注入層１４５を含むことができる。例えば、前記ＰＮジャンクション１４０は、図１のようにＰ０１４５／Ｎ−１４３／Ｐ−１４１ジャンクションでありうるが、これに限定されるものではない。また、前記半導体基板１００は、第２導電型に導電されうるが、これに限定されるものではない。
【００２６】
実施の形態によれば、トランスファートランジスタＴｘ１２１の両端のソース／ドレン間に電圧差があるように素子設計して、フォトチャージ（Ｐｈｏｔｏ Ｃｈａｒｇｅ）の完全なダンピング（Ｆｕｌｌｙ Ｄｕｍｐｉｎｇ）が可能になることができる。これにより、フォトダイオードから発生したフォトチャージがフローティングディフュージョン領域にダンピングされることによって、出力イメージの感度を高めることができる。
【００２７】
すなわち、前記リードアウト回路１２０の形成された前記半導体基板１００に電気接合領域１４０を形成させることによって、トランスファートランジスタＴｘ１２１の両端のソース／ドレン間に電圧差があるようにして、フォトチャージの完全なダンピングが可能になりうる（図２参照）。
【００２８】
したがって、一般的な技術において単純にフォトダイオードがＮ＋ジャンクションに接続された場合とは異なり、実施の形態によれば、サチュレイション（Ｓａｔｕｒａｔｉｏｎ）の低下及び感度の下落などの問題を避けることができる。
【００２９】
次に、実施の形態によれば、フォトダイオードとリードアウト回路１２０との間に第１導電型接続領域１４７を形成して、フォトチャージの円滑な移動通路を作ることによって、暗電流ソースを最小化し、サチュレイションの低下及び感度の下落が防止できる。
【００３０】
このために、実施の形態は、Ｐ０／Ｎ−／Ｐ−ジャンクション１４０の表面にオームコンタクト（Ｏｈｍｉｃ Ｃｏｎｔａｃｔ）のための第１導電型接続領域１４７としてＮ＋ドーピング領域を形成することができる。前記Ｎ＋接続領域１４７は、前記Ｐ０１４５を貫通してＮ−１４３に接触するよう形成できる。
【００３１】
一方、このような第１導電型接続領域１４７が漏れソース（Ｌｅａｋａｇｅ Ｓｏｕｒｃｅ）になるのを最小化するために、第１導電型接続領域１４７の幅を最小化できる。
【００３２】
このために、実施の形態は、第１メタルコンタクト１５１ａをエッチした後プラグインプラント（Ｐｌｕｇ Ｉｍｐｌａｎｔ）を行うことができるが、これに限定されるものではない。例えば、イオン注入パターン（図示せず）を形成し、これをイオン注入マスクとして第１導電型接続領域１４７を形成することもできる。
【００３３】
すなわち、実施の形態のように、コンタクト形成部にのみ局部的にＮ＋ドーピングをした理由は、ダークシグナル（Ｄａｒｋ Ｓｉｇｎａｌ）を最小化しつつオームコンタクトの形成を円滑にするためである。従来の技術のように、全Ｔｘソース部をＮ＋ドーピングする場合、基板の表面ダングリングボンド（Ｓｉ Ｓｕｒｆａｃｅ Ｄａｎｇｌｉｎｇ Ｂｏｎｄ）によりダークシグナルが増加できる。
【００３４】
図３は、リードアウト回路に対する他の構造を示したものである。図３に示すように、前記電気接合領域１４０の一側に第１導電型接続領域１４８が形成されることができる。
【００３５】
図３に示すように、Ｐ０／Ｎ−／Ｐ−ジャンクション１４０にオームコンタクトのためのＮ＋接続領域１４８を形成することができるが、このとき、Ｎ＋接続領域１４８及び第１メタルコンタクト１５１ａの形成工程は、漏れソースになることができる。それは、Ｐ０／Ｎ−／Ｐ−ジャンクション１４０に逆バイアスが印加されたままで動作するので、基板の表面（Ｓｉ Ｓｕｒｆａｃｅ）に電場（ＥＦ）が発生できるためである。このような電場の内部においてコンタクト形成工程中に発生する結晶欠陥は、漏れソースとなる。
【００３６】
また、Ｎ＋接続領域１４８をＰ０／Ｎ−／Ｐ−ジャンクション１４０の表面に形成させる場合、Ｎ＋／Ｐ０ジャンクション１４８／１４５による電場が追加されるので、これも漏れソースになりうる。
【００３７】
すなわち、Ｐ０層にドーピングされずにＮ＋接続領域１４８からなる活性（Ａｃｔｉｖｅ）領域に第１メタルコンタクト１５１ａを形成し、これをＮ−ジャンクション１４３に接続させるレイアウトを提示する。
【００３８】
すると、前記半導体基板１００の表面の電場が発生しなくなり、これは３次元集積（３−Ｄ Ｉｎｔｅｇｒａｔｅｄ）ＣＩＳの暗電流の減少に寄与できる。
【００３９】
再度、図１を参照して、前記半導体基板１００上に層間絶縁層１６０及び配線１５０を形成することができる。前記配線１５０は、第１メタルコンタクト１５１ａ、第１メタル１５１、第２メタル１５２、第３メタル１５３を含むことができるが、これに限定されるものではない。 実施の形態では、前記配線１５０は、単位ピクセル別に形成されて、リードアウト回路１２０とそれぞれ電気的に接続されることができる。
【００４０】
前記配線１５０のうち、最終配線である第４メタルコンタクト１５４ａを形成した後ＣＭＰ工程を行って、前記層間絶縁層１６０と配線１５０とを平坦化させることができる。このとき、前記第４メタルコンタクト１５４ａと前記層間絶縁層１６０との選択比によって、ディッシング現象が発生できる。
【００４１】
図４に示すように、前記層間絶縁層１６０上に第１金属層１７０が形成される。前記第１金属層１７０は、フォトダイオードを前記層間絶縁層１６０上にボンディングする時に接合層として機能する。一方、説明の便宜のために、前記半導体基板１００及びリードアウト回路１２０は、図から省略した。
【００４２】
例えば、前記第１金属層１７０は、Ｔｉ、Ｔａ、Ｃｏ、Ａｌ、Ｓｎ、Ａｕ、Ｃｕ、Ｐｂ、Ａｇのうちの何れか一つからなることができる。又は前記第１金属層１７０は、前記材料のうち、少なくとも２種類以上が結合された化合物から形成されることができる。また、前記第１金属層１７０は、ＰＶＤ、ＣＶＤ、電解メッキ及び無電解メッキ法によって蒸着されうる。また、前記第１金属層１７０は、０．１μｍ〜２．０μｍの厚さに形成されることができる。
【００４３】
前記第１金属層１７０が前記配線１５０を含む層間絶縁層１６０上に形成されるので、前記第１金属層１７０と前記第４メタルコンタクト１５４ａとは、電気的に接続されることができる。すなわち、前記第４メタルコンタクト１５４ａにディッシング現象が発生しても、前記第１金属層１７０が蒸着される際、前記第４メタルコンタクト１５４ａの上部を満たしつつ形成されるので、前記第４メタルコンタクト１５４ａのディッシング現象を復旧できるようになる。
【００４４】
図５に示すように、キャリア基板２０にフォトダイオード２００が形成される。前記キャリア基板２０は、単結晶又は多結晶のシリコン基板であると、ｐ型不純物又はｎ型不純物がドーピングされた基板でありうる。
【００４５】
前記フォトダイオード２００は、第１ドーピング層２１０及び第２ドーピング層２２０からなって、ｐｎ接合を有することができる。前記フォトダイオード２００は、前記キャリア基板２０の深い領域にｐ型不純物をイオン注入して第２ドーピング層２２０を形成し、前記第２ドーピング層２２０と接するように前記キャリア基板２０の内部にｎ型不純物をイオン注入して、第１ドーピング層２１０を形成することができる。一方、図示していないが、前記第１ドーピング層２１０と接するように、前記キャリア基板２０の浅い領域に高濃度のｎ型不純物をイオン注入して、オームコンタクト層を形成することもできる。
【００４６】
実施の形態において、前記第１ドーピング層２１０は、前記第２ドーピング層２２０より広い領域を有するように形成されることができる。すると、空乏領域が拡張されて光電子の生成を増加させることができる。
【００４７】
次に、前記フォトダイオード２００上に第２金属層２４０が形成される。前記第２金属層２４０は、前記第１金属層１７０と同じ材料及び同じ方法によって形成されることができる。一方、前記第２金属層２４０は形成されなくても良い。
【００４８】
次に、前記キャリア基板２０と前記フォトダイオード２００との境界面に水素イオンを注入して、水素層２３０が形成される。一方、前記水素層２３０は、前記フォトダイオード２００が形成される前に、前記キャリア基板２０に水素イオンを注入してフォトダイオード領域を画定することもできる。
【００４９】
例えば、前記水素層２３０は、前記キャリア基板２０に２×１０１６〜１×１０１７ａｔｏｍ／ｃｍ２でイオン注入して形成されることができる。又は、前記水素層２３０は形成されなくても良い。
【００５０】
図６に示すように、前記フォトダイオード２００の形成されたキャリア基板２０と前記半導体基板１００とをボンディングする。前記半導体基板１００と前記キャリア基板２０とのボンディングは、前記第１金属層１７０と前記第２金属層２４０とが対向するように位置させた後、ボンディングを行うことができる。すなわち、前記第２金属層２４０が下部に位置するように前記キャリア基板２０を１８０゜回転させた後、前記半導体基板１００の第１金属層１７０とボンディング工程を行うことができる。特に、前記第１金属層１７０と前記第２金属層２４０とは同じ物質から形成されて、前記半導体基板１００とキャリア基板２０とのボンディング力は向上することができる。
【００５１】
前記半導体基板１００と前記キャリア基板２０とは、サーマル−コンプレッションボンディング（Ｔｈｅｒｍａｌ−ｃｏｍｐｒｅｓｓｉｏｎ Ｂｏｎｄｉｎｇ）で結合されることができる。例えば、前記半導体基板１００と前記キャリア基板２０とのボンディングは、１〜１００ｋＮのボンディング圧力の真空雰囲気で行われることができる。
【００５２】
前記半導体基板１００とキャリア基板２０とは、前記第１及び第２金属層１７０、２４０を接着層として使用してボンディングされるので、ボンディング面の電気的、物理的結合力が向上してボンディング不良及びボンディング以後のピーリング（Ｐｅｅｌｉｎｇ）現象を防止することができる。
【００５３】
図７に示すように、前記フォトダイオード２００が露出するように前記キャリア基板２０が除去される。前記キャリア基板２０は、前記水素層２３０を基準に熱処理工程又は機械的工程によって前記フォトダイオード２００から分離されうる。
【００５４】
例えば、前記キャリア基板２０は、前記水素層２３０を基準に３００〜６００℃の熱処理工程によって前記フォトダイオード２００から分離されうる。又は前記キャリア基板２０は、前記水素層２３０を基準にブレードを利用したクリーブ工程（ｃｌｅａｖｉｎｇ）によって、前記フォトダイオード２００から分離されうる。
【００５５】
したがって、前記フォトダイオード２００から前記キャリア基板２０が除去されて、前記半導体基板１００上には、フォトダイオード２００が残っているようになる。
【００５６】
図８に示すように、前記フォトダイオード２００がピクセル別に分離されるように、前記フォトダイオード２００及び第１、第２金属層１７０、２４０を貫通するピクセル分離トレンチ２５０が形成される。前記ピクセル分離トレンチ２５０は、前記配線１５０と隣接する配線１５０の間に該当する前記層間絶縁層１６０の表面を露出させることができる。
【００５７】
例えば、前記ピクセル分離トレンチ２５０は、前記層間絶縁層１６０に対応する前記フォトダイオード２００の表面が選択的に露出するように、酸化膜からなるハードマスク（図示せず）を形成し、前記ハードマスク（図示せず）をエッチングマスクとして使用して、前記フォトダイオード２００、第１及び第２金属層１７０、２４０を乾式又は湿式エッチング工程によって選択的にエッチングする。すると、前記フォトダイオード２００、第１及び第２金属層１７０、２４０を貫通して、前記層間絶縁層１６０の表面を選択的に露出させるピクセル分離トレンチ２５０が形成される。そして、前記ピクセル分離トレンチ２５０によって前記フォトダイオードパターン２０５、第１金属パターン１７５及び第２金属パターン２４５が単位ピクセル別に形成される。したがって、前記フォトダイオードパターン２０５、第１金属パターン１７５及び第２金属パターン２４５は、ピクセル別に形成された配線１５０にそれぞれ接続されて、単位ピクセル別に分離されうる。
【００５８】
また、前記フォトダイオードパターン２０５が第１及び第２金属パターン１７５、２４５を媒介として前記配線１５０に接続されるので、電子送信効率が向上することができる。すなわち、前記フォトダイオードパターン２０５並びに前記第１及び第２金属パターン１７５、２４５が同じ面積で形成されて、前記フォトダイオードパターン２０５から発生した光電荷収集が効果的に行われて、電荷送信効率を向上させることができる。
【００５９】
図９に示すように、前記ピクセル分離トレンチ２５０に絶縁膜をギャップフィルしてピクセル分離膜２６０を形成する。前記ピクセル分離膜２６０は、酸化膜又は窒化膜から形成されることができる。前記ピクセル分離トレンチ２５０に前記ピクセル分離膜２６０が形成されて、前記フォトダイオードパターン２０５は、単位ピクセル別に絶縁されうる。
【００６０】
図示していないが、前記フォトダイオードパターン２０５上に上部電極、カラーフィルター及びマイクロレンズがさらに形成されることができる。
【符号の説明】
【００６１】
２０ キャリア基板
１００ 半導体基板
１１０ 素子分離膜
１２０ リードアウト回路
１２１ トランスファートランジスタ（Ｔｘ）
１２３ リセットトランジスタ（Ｒｘ）
１２５ ドライブトランジスタ（Ｄｘ）
１２７ セレクトトランジスタ（Ｓｘ）
１３０ イオン注入領域
１３３、１３５、１３７ ソース／ドレン領域
１４０ 電気接合領域（ＰＮジャンクション）
１４１ 第２導電型ウェル（Ｐ−ジャンクション）
１４３ 第１導電型イオン注入層（Ｎ−ジャンクション）
１４５ 第２導電型イオン注入層（Ｐ０ジャンクション）
１４７ 第１導電型接続領域（Ｎ＋接続領域、Ｎ＋ドーピング領域）
１４８ 第１導電型接続領域（Ｎ＋接続領域）
１５０ 配線
１５１ 第１メタル（Ｍ１）
１５１ａ 第１メタルコンタクト
１５２ 第２メタル（Ｍ２）
１５３ 第３メタル（Ｍ３）
１５４ａ 第４メタルコンタクト
１６０ 層間絶縁層
１７０ 第１金属層
１７５ 第１金属パターン
２００ フォトダイオード
２０５ フォトダイオードパターン
２１０ 第１ドーピング層
２２０ 第２ドーピング層
２３０ 水素層
２４０ 第２金属層
２４５ 第２金属パターン
２５０ ピクセル分離トレンチ
２６０ ピクセル分離膜
【特許請求の範囲】
【請求項１】
単位ピクセル別にリードアウト回路の形成された半導体基板と、
前記半導体基板上に形成された層間絶縁層と、
前記リードアウト回路にそれぞれ接続されるように、前記層間絶縁層を貫通して形成された配線と、
前記配線にそれぞれ接続されるように、前記層間絶縁層上に形成された第１金属パターンと、
前記第１金属パターン上に形成された第２金属パターンと、
前記第２金属パターン上に形成されたフォトダイオードパターンとを含むイメージセンサ。
【請求項２】
前記フォトダイオードパターンがピクセル別に分離されるように、前記第１金属パターン及びフォトダイオードパターンの側壁に形成されたピクセル分離膜を含む請求項１に記載のイメージセンサ。
【請求項３】
前記第１金属パターン及び第２金属パターンは、Ｔｉ、Ｔａ、Ｃｏ、Ａｌ、Ｓｎ、Ｃｕ、Ｐｂ及びＡｇのうちの何れか一つからなるか、又は前記材料のうち少なくとも２つ以上が結合された化合物から形成されたことを特徴とする請求項１に記載のイメージセンサ。
【請求項４】
前記第１金属パターン及び第２金属パターンは、ボンディング層であることを特徴とする請求項１に記載のイメージセンサ。
【請求項５】
前記フォトダイオードパターンは、第１ドーピング層及び第２ドーピング層が積層された構造であることを含む請求項１に記載のイメージセンサ。
【請求項６】
半導体基板に単位ピクセル別にリードアウト回路を形成するステップと、
前記半導体基板上に層間絶縁層を形成するステップと、
前記リードアウト回路にそれぞれ接続されるように、前記層間絶縁層を貫通する配線を形成するステップと、
前記層間絶縁層上に第１金属層を形成するステップと、
キャリアウエハにイオン注入工程を行って、イメージ感知部を形成するステップと、
前記イメージ感知部の表面に第２金属層を形成するステップと、
前記第１金属層と第２金属層に対するボンディング工程を行って、前記半導体基板と前記イメージ感知部とをボンディングするステップと、
前記イメージ感知部の表面が露出するように、前記イメージ感知部と前記キャリアウエハとを分離するステップと、
前記イメージ感知部がピクセル別に分離されるように、前記イメージ感知部、第２金属層及び第１金属層を貫通するピクセル分離膜を形成するステップとを含むイメージセンサの製造方法。
【請求項７】
前記第１金属層と第２金属層とのボンディングは、サーマル−コンプレッション（Ｔｈｅｒｍａｌ−ｃｏｍｐｒｅｓｓｉｏｎ）ボンディング工程であることを特徴とする請求項６に記載のイメージセンサの製造方法。
【請求項８】
前記第１金属層及び第２金属層は、同じ導電性物質から形成される請求項６に記載のイメージセンサの製造方法。
【請求項９】
前記第１金属層及び第２金属層は、Ｔｉ、Ｔａ、Ｃｏ、Ａｌ、Ｓｎ、Ａｕ、Ｃｕ、Ｐｂ及びＡｇのうちの何れか一つからなるか、又は前記材料のうち、少なくとも２つ以上が結合された化合物から形成されたことを特徴とする請求項６に記載のイメージセンサの製造方法。
【請求項１０】
前記第１及び第２金属層は、ＰＶＤ、ＣＶＤ、電解メッキ（Ｅｌｅｃｔｒｏｐｌａｔｉｎｇ）及び無電解メッキ（Ｅｌｅｃｔｒｏｌｅｓｓ ｐｌａｔｉｎｇ）で形成されることを特徴とする請求項６に記載のイメージセンサの製造方法。
【請求項１】
単位ピクセル別にリードアウト回路の形成された半導体基板と、
前記半導体基板上に形成された層間絶縁層と、
前記リードアウト回路にそれぞれ接続されるように、前記層間絶縁層を貫通して形成された配線と、
前記配線にそれぞれ接続されるように、前記層間絶縁層上に形成された第１金属パターンと、
前記第１金属パターン上に形成された第２金属パターンと、
前記第２金属パターン上に形成されたフォトダイオードパターンとを含むイメージセンサ。
【請求項２】
前記フォトダイオードパターンがピクセル別に分離されるように、前記第１金属パターン及びフォトダイオードパターンの側壁に形成されたピクセル分離膜を含む請求項１に記載のイメージセンサ。
【請求項３】
前記第１金属パターン及び第２金属パターンは、Ｔｉ、Ｔａ、Ｃｏ、Ａｌ、Ｓｎ、Ｃｕ、Ｐｂ及びＡｇのうちの何れか一つからなるか、又は前記材料のうち少なくとも２つ以上が結合された化合物から形成されたことを特徴とする請求項１に記載のイメージセンサ。
【請求項４】
前記第１金属パターン及び第２金属パターンは、ボンディング層であることを特徴とする請求項１に記載のイメージセンサ。
【請求項５】
前記フォトダイオードパターンは、第１ドーピング層及び第２ドーピング層が積層された構造であることを含む請求項１に記載のイメージセンサ。
【請求項６】
半導体基板に単位ピクセル別にリードアウト回路を形成するステップと、
前記半導体基板上に層間絶縁層を形成するステップと、
前記リードアウト回路にそれぞれ接続されるように、前記層間絶縁層を貫通する配線を形成するステップと、
前記層間絶縁層上に第１金属層を形成するステップと、
キャリアウエハにイオン注入工程を行って、イメージ感知部を形成するステップと、
前記イメージ感知部の表面に第２金属層を形成するステップと、
前記第１金属層と第２金属層に対するボンディング工程を行って、前記半導体基板と前記イメージ感知部とをボンディングするステップと、
前記イメージ感知部の表面が露出するように、前記イメージ感知部と前記キャリアウエハとを分離するステップと、
前記イメージ感知部がピクセル別に分離されるように、前記イメージ感知部、第２金属層及び第１金属層を貫通するピクセル分離膜を形成するステップとを含むイメージセンサの製造方法。
【請求項７】
前記第１金属層と第２金属層とのボンディングは、サーマル−コンプレッション（Ｔｈｅｒｍａｌ−ｃｏｍｐｒｅｓｓｉｏｎ）ボンディング工程であることを特徴とする請求項６に記載のイメージセンサの製造方法。
【請求項８】
前記第１金属層及び第２金属層は、同じ導電性物質から形成される請求項６に記載のイメージセンサの製造方法。
【請求項９】
前記第１金属層及び第２金属層は、Ｔｉ、Ｔａ、Ｃｏ、Ａｌ、Ｓｎ、Ａｕ、Ｃｕ、Ｐｂ及びＡｇのうちの何れか一つからなるか、又は前記材料のうち、少なくとも２つ以上が結合された化合物から形成されたことを特徴とする請求項６に記載のイメージセンサの製造方法。
【請求項１０】
前記第１及び第２金属層は、ＰＶＤ、ＣＶＤ、電解メッキ（Ｅｌｅｃｔｒｏｐｌａｔｉｎｇ）及び無電解メッキ（Ｅｌｅｃｔｒｏｌｅｓｓ ｐｌａｔｉｎｇ）で形成されることを特徴とする請求項６に記載のイメージセンサの製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２０１０−１５７７１３（Ｐ２０１０−１５７７１３Ａ）
【公開日】平成２２年７月１５日（２０１０．７．１５）
【国際特許分類】
【出願番号】特願２００９−２８２７８０（Ｐ２００９−２８２７８０）
【出願日】平成２１年１２月１４日（２００９．１２．１４）
【出願人】（５０７２４６７９６）ドンブ ハイテック カンパニー リミテッド (189)
【氏名又は名称原語表記】Ｄｏｎｇｂｕ ＨｉＴｅＫ Ｃｏ．，Ｌｔｄ
【住所又は居所原語表記】Ｄｏｎｇｂｕ Ｆｉｎａｎｃｅ Ｃｅｎｔｅｒ，８９１−１０，Ｄａｅｃｈｉ−ｄｏｎｇ，Ｇａｎｇｎａｍ−ｇｕ，Ｓｅｏｕｌ，Ｒｅｐｕｂｌｉｃ ｏｆ Ｋｏｒｅａ
【Ｆターム（参考）】
【公開日】平成２２年７月１５日（２０１０．７．１５）
【国際特許分類】
【出願日】平成２１年１２月１４日（２００９．１２．１４）
【出願人】（５０７２４６７９６）ドンブ ハイテック カンパニー リミテッド (189)
【氏名又は名称原語表記】Ｄｏｎｇｂｕ ＨｉＴｅＫ Ｃｏ．，Ｌｔｄ
【住所又は居所原語表記】Ｄｏｎｇｂｕ Ｆｉｎａｎｃｅ Ｃｅｎｔｅｒ，８９１−１０，Ｄａｅｃｈｉ−ｄｏｎｇ，Ｇａｎｇｎａｍ−ｇｕ，Ｓｅｏｕｌ，Ｒｅｐｕｂｌｉｃ ｏｆ Ｋｏｒｅａ
【Ｆターム（参考）】
[ Back to top ]