エレクトロルミネッセンス表示パネル
【課題】アクティブマトリクス型ＥＬ表示パネルの輝度ムラを抑制する。
【解決手段】複数の画素を備えるアクティブマトリクス型エレクトロルミネッセンス表示パネルの構成画素は、一端が駆動トランジスタ１４のゲートに接続され、他端が電源に接続され、ゲートが容量電源に接続された受光ＴＦＴ１８を備える。受光ＴＦＴ１８は、ＥＬ素子１６の発光光強度に応じて電源から保持容量１２の一端に電流を流し、保持容量１２に蓄積する電荷量を変化させ、駆動トランジスタ１４のゲート電位をデータ信号に応じた電位から補正制御する。
【解決手段】複数の画素を備えるアクティブマトリクス型エレクトロルミネッセンス表示パネルの構成画素は、一端が駆動トランジスタ１４のゲートに接続され、他端が電源に接続され、ゲートが容量電源に接続された受光ＴＦＴ１８を備える。受光ＴＦＴ１８は、ＥＬ素子１６の発光光強度に応じて電源から保持容量１２の一端に電流を流し、保持容量１２に蓄積する電荷量を変化させ、駆動トランジスタ１４のゲート電位をデータ信号に応じた電位から補正制御する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アクティブマトリクス型エレクトロルミネッセンス表示パネルに関する。
【背景技術】
【０００２】
自発光素子であるエレクトロルミネッセンス（Electroluminescence：以下ＥＬという）素子を各画素に発光素子として用いたＥＬ表示パネルは、自発光型であると共に、薄く、消費電力が小さい等の有利な点があり、液晶表示パネル（ＬＣＤ）やＣＲＴなどに代わる表示パネルとして注目されている。
【０００３】
なかでも、ＥＬ素子を個別に制御する薄膜トランジスタ（ＴＦＴ）などのスイッチ素子を各画素に設け、画素毎にＥＬ素子を制御するアクティブマトリクス型ＥＬ表示パネルは、高精細な画像を表示することができる。
【０００４】
アクティブマトリクス型ＥＬ表示パネルは、マトリクス状に配置された画素の各列に対応してその列の各画素に輝度データを供給するデータラインＤＬおよび各画素のＥＬ素子の駆動電流を供給する電源ラインの２本が配置され、各行（水平）の画素に対応してその行の画素を選択するための選択ライン（ゲートライン）が配置される。
【０００５】
選択ＴＦＴは、ゲートがゲートラインに、一端がデータラインとに接続されており、ゲート信号（選択信号）を受けてオンする。選択ＴＦＴの他端は、補助容量の一端が接続されているＥＬ素子駆動用ＴＦＴのゲートに接続されている。このため、選択ＴＦＴがオンしたとき、データラインに供給されているデータ信号は補助容量の一端に供給される。従って、ＥＬ素子駆動用ＴＦＴのゲート電極には、選択ＴＦＴを介して供給されたデータ信号に応じた電圧が保持され、ＥＬ素子駆動用ＴＦＴは、その電圧値に応じた電流を電源ラインからＥＬ素子に供給する。
【０００６】
１つのゲートラインによって、その行の選択トランジスタがオンになり、その状態でデータラインに順次データ信号を供給することで、各画素の補助容量にデータ信号に応じた電圧が保持され、ＥＬ素子駆動用ＴＦＴが保持された電圧に応じた電流を対応するＥＬ素子に供給する。このような動作を各行について繰り返すことによって、各画素ごとにデータ信号に応じた輝度でＥＬ素子を発光させることができ、ＥＬ表示パネルにおいて、データ信号に応じたイメージが表示される。
【０００７】
【特許文献１】特開２００２−６２８５６
【発明の開示】
【発明が解決しようとする課題】
【０００８】
このようなＥＬ表示パネルにおいて、発光輝度ムラを抑制するためには、各画素のＴＦＴ特性のばらつきを小さくすることが必要である。特に、電源ラインＶＬからＥＬ素子に供給する電流量を制御するＥＬ素子駆動用ＴＦＴの特性ばらつき（ゲート電圧に対するドレイン電流量のばらつき）は直接発光輝度にばらつきを発生させるので、そのばらつきを小さくすることが要求されている。
【０００９】
しかしながら、デバイス作製プロセス上、不可避的に表示パネル内のＴＦＴ特性のばらつきが発生してしまい、輝度ムラが発生してしまう場合がある。
【００１０】
そこで、本発明では、複数の画素を備えるアクティブマトリクス型エレクトロルミネッセンス表示パネルにおいて、ＥＬ素子の発光光輝度をフィードバック制御し、表示パネル内の輝度ムラを抑制する。
【課題を解決するための手段】
【００１１】
本発明は、複数の画素を備えるアクティブマトリクス型エレクトロルミネッセンス表示パネルにおいて、前記画素は、エレクトロルミネッセンス素子と、電源から前記エレクトロルミネッセンス素子に供給する電流をゲート電圧に応じて制御する駆動トランジスタと、一端が前記駆動トランジスタのゲートに接続され、データ信号ラインから供給されたデータ電圧を保持する保持容量と、前記エレクトロルミネッセンス素子が発光する光を含む入射光を受光し受光量に応じた出力電流を出力する受光トランジスタと、有し、前記保持容量に保持されたデータ電圧を、前記受光トランジスタの出力電流に応じて変化させ、前記エレクトロルミネッセンス素子の輝度を補正することを特徴とする。
【００１２】
また、本発明は、前記受光トランジスタは、一端が、前記駆動トランジスタのゲートに接続され、他端が前記電源に接続され、ゲートが低電圧電源に接続されたｎチャネル薄膜トランジスタであって、前記エレクトロルミネッセンス素子の発光光強度に応じて前記電源から前記保持容量の前記一端に電流を流し、前記保持容量に蓄積する電荷量を変化させ、前記駆動トランジスタのゲート電圧を補正することを特徴とする。
【００１３】
また、前記受光トランジスタは、前記エレクトロルミネッセンス素子の下側に配置したボトムゲート型薄膜トランジスタであることが好適である。
【００１４】
また、前記駆動トランジスタと前記受光トランジスタとの能動層は、同一プロセスで形成された半導体膜であることが好適である。
【００１５】
また、前記駆動トランジスタの下方に外光を遮蔽する遮蔽板を備え、前記遮蔽板と前記受光トランジスタとのゲート電極は、同一プロセスで形成された金属膜であることが好適である。
【発明の効果】
【００１６】
このように、本発明によれば、各画素に設けられた受光トランジスタがエレクトロルミネッセンス素子の発光量に応じて駆動トランジスタのゲート電圧を補正する。そこで、アクティブマトリクス型ＥＬ表示パネルの輝度ムラを抑制することができる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明を実施するための最良の形態（以下、実施形態という）について、図面に基づいて説明する。
【００１８】
図１を参照して、実施形態に係るＥＬ表示パネル１００の１つの画素の回路構成とその動作を説明する。
【００１９】
列方向に伸び、発光強度についてのデータ信号が供給されるデータラインには、ｐチャネルの選択ＴＦＴ１０のソースが接続され、そのドレインはｐチャネルの駆動ＴＦＴ１４のゲートに接続されている。また、選択ＴＦＴのゲートは、行方向に伸びる選択ライン（ゲートライン）に接続されている。また、駆動ＴＦＴ１４のゲートには、他端が所定の電源（低電圧の容量電源ライン）に接続され、駆動ＴＦＴ１４のゲート電圧を保持する保持容量１２の一端が接続されている。保持容量１２の他端は、電源ラインに接続してもよい。
【００２０】
駆動ＴＦＴ１４のソースは電源ラインＰＬに接続され、そのドレインはＥＬ素子１６のアノードに接続されている。ＥＬ素子１６のカソードは、カソード電源に接続されている。
【００２１】
ゲートラインをＬレベルにセットすることで、選択ＴＦＴ１０がオンし、データラインＤＬのデータ信号（データ電圧）が駆動ＴＦＴ１４のゲートに供給されるとともに、この電圧が保持容量１２に保持される。すなわち、駆動ＴＦＴ１４のゲート電圧は、データ電圧にセットされる。従って、駆動ＴＦＴ１４からデータ電圧に応じた電流がＥＬ素子１６に供給され、ＥＬ素子１６がデータ電圧に応じて発光する。
【００２２】
そして、本実施形態の画素回路においては、受光ＴＦＴ１８を有している。この受光ＴＦＴ１８は、ドレインが駆動ＴＦＴ１４のゲートに接続され、ソースが電源ラインＰＬに接続され、ゲートが容量電源ラインに接続されたｎチャネルＴＦＴである。このように、受光ＴＦＴ１８のゲートは低電圧の容量電源ラインに接続されているため、逆バイアスが係っておりオフとなっている。この状態で、受光ＴＦＴ１８が、ＥＬ素子１６の発光光の一部を受光すると、受光ＴＦＴ１８のチャネル領域において、正孔と、電子のペアが発生し、これによって光電流が流れる。
【００２３】
選択ＴＦＴ１０がオフであって、駆動ＴＦＴ１４のゲート電圧が保持容量１２に保持されている場合、受光ＴＦＴ１８に光電流が流れると、この光電流によって保持容量１２の保持電圧はより高くなる。従って、駆動ＴＦＴ１４のゲート電圧は、データ電圧より高く補正された電圧が印加され、電源ラインＰＬからＥＬ素子１６に供給される駆動電流が減少し、ＥＬ素子１６の発光輝度が、光電流による補正がない場合に比べ、低下する。
【００２４】
光電流の大きさは、受光ＴＦＴ１８が受光する光量によって決まるため、ＥＬ素子１６からの発光光量に依存する。すなわち、強く発光している画素のＥＬ素子１６ほど、駆動電流が大きく減少し、弱く発光している画素のＥＬ素子１６では駆動電流の減少は小さい。したがって、表示パネル内の画素の発光光強度のばらつきを抑制することができる。
【００２５】
ここで、受光ＴＦＴ１８のソース−ドレインに流れる電流量と、駆動ＴＦＴ１４のゲート電圧の変化量との関係は、保持容量１２の容量に依存する。すなわち、受光ＴＦＴ１８のソース−ドレインに流れる電流量が一定であった場合、保持容量１２の容量が小さければ、ゲート電圧のデータラインＤＬから供給されたデータ電圧から比較的大きく上昇し、保持容量１２の容量が大きければ、ゲート電圧のデータラインＤＬから供給されたデータ電圧からの上昇は小さくなる。また、受光ＴＦＴ１８のサイズ（チャネル幅）に応じて光電流の大きさが変化する。従って、受光ＴＦＴ１８のサイズによって、ＥＬ素子１６の発光量の調整感度を制御できる。そこで、レイアウト上の制約や、データ電圧を保持するための必要な保持容量値などを考慮の上、保持容量１２の容量値、受光ＴＦＴ１８のサイズが決定される。
【００２６】
図２は、実施形態に係るＥＬ表示パネル１００における受光ＴＦＴ１８のゲート電圧（Ｖｇ）とドレイン電流（Ｉｄ）との関係をＥＬ素子１６の発光をオン／オフしたときについてそれぞれプロットした図である。ここで、測定は、受光ＴＦＴ１８のドレイン−ソース間に１０Ｖ印加した条件で行ったものである。
【００２７】
ＥＬ素子１６が発光しない場合、受光ＴＦＴ１８には光が入射しないため、Ｖｇがマイナス電位の領域のオフ電流は、Ｉｄ＝４×１０-13（Ａ）程度の低い電流値となる。一方、ＥＬ素子１６の発光をオンとした場合、受光ＴＦＴ１８に光が入射するため、Ｖｇがマイナス電位の領域のときのオフ電流が、Ｉｄ＝１×１０-11（Ａ）程度となる。したがって、受光ＴＦＴ１８のドレイン−ソース間に流れるオフ電流は、ＥＬ素子１６の発光のオン／オフにより１００倍以上変化し、受光ＴＦＴ１８のドレイン−ソース間に流れるオフ電流によりＥＬ素子１６の発光光強度を検知することができる。
【００２８】
図３は、実施形態に係るＥＬ表示パネル１００における受光ＴＦＴ１８のオフ電流とＥＬ素子１６の発光輝度との関係をゲート領域のチャネル幅（Ｗ）を３種類変えて形成した受光ＴＦＴ１８についてそれぞれプロットした図である。３種類の受光ＴＦＴ１８のチャネル幅（Ｗ）は、それぞれ６μｍ、６０μｍ、６００μｍである。ここで、チャネル幅を３種類変えた受光ＴＦＴ１８においてチャネル長さ（Ｌ）：２０μｍ、ゲート領域両端のＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域の幅：１．４μｍは共通とした。
【００２９】
チャネル幅（Ｗ）を３種類変えて形成した受光ＴＦＴ１８は、それぞれＥＬ素子１６の発光輝度にほぼ比例して、オフ電流が上昇する。したがって、受光ＴＦＴ１８のオフ電流により、ＥＬ素子１６の発光輝度を検知できる。また、ＥＬ素子１６の発光輝度が一定の場合、チャネル幅Ｗすなわち、受光ＴＦＴ１８のチャネル領域の面積にほぼ比例してオフ電流が増えている。したがって、受光ＴＦＴ１８の受光感度は、チャネル領域の面積により設定することができる。
【００３０】
ここで、受光ＴＦＴ１８は１画素に対して１素子設けるものとして説明したが、２つ以上のＴＦＴを並列に設け、互いに並列接続してもよい。２つ以上のＴＦＴを並列接続する受光ＴＦＴの構成とすれば、チャネル領域面積を広く取ることができるので、受光感度を高めることができる。
【００３１】
図４は、実施形態に係るＥＬ表示パネル１００におけるＥＬ素子１６と駆動ＴＦＴ１４および受光ＴＦＴ１８の断面構造の一例を示す図である。なお、図示しない選択ＴＦＴ１０は、駆動ＴＦＴ１４と同様の断面構造を備える。
【００３２】
まず、ガラス基板２０上に、例えばＣｒ等の金属膜を所定の領域に形成し、受光ＴＦＴ１８のゲート電極２２および、駆動ＴＦＴ１４の能動層への外光の入射を防止する遮光膜２４とする。すなわち、受光ＴＦＴ１８のゲート電極１８と、外光の入射を防止する遮光膜２４を同一プロセスで形成する。この遮光膜２４は、各画素の境界部分にブラックマトリクスとして形成するとともに、周辺回路のＴＦＴへの遮光のためにその領域にも形成する。
【００３３】
次に、ＳｉＮバッファ層２６およびＳｉＯ2バッファ層２８を全面に形成する。さらに、受光ＴＦＴ１８および駆動ＴＦＴ１４のエリアに半導体層（能動層）である例えばポリシリコン（ｐ−Ｓｉ）層３０を形成する。引き続き、ｐ−Ｓｉ層３０を覆って全面にゲート絶縁膜３２を形成する。さらに、ゲート絶縁膜３２上の駆動ＴＦＴ１４のチャネル領域上にゲート電極３４を形成する。
【００３４】
駆動ＴＦＴ１４のｐ−Ｓｉ層３０の中央部分のゲート電極３４の下方に不純物がドープされていないチャネル領域３０ｃ、その両側に不純物のドープされたソース領域３０ｓおよびドレイン領域３０ｄを形成する。また、受光ＴＦＴ１８においても、チャネル領域３０ｃ、その両側に不純物のドープされたソース領域３０ｓおよびドレイン領域３０ｄを形成する。ここで、駆動ＴＦＴ１４は、トップゲートタイプであり、ゲート電極３４をマスクとして、不純物のドープができるが、受光ＴＦＴ１８はボトムゲートであり、不純物を止めるチャネルストッパなどを設けて、チャネル領域への不純物ドープを阻止する。
【００３５】
さらに、ゲート電極３４を覆って全面に層間絶縁膜３６を形成する。この層間絶縁膜３６は、例えばＳｉＯ2およびＳｉＮを積層して形成される。この層間絶縁膜３６を貫通してソース領域３０ｓ、ドレイン領域３０ｄの上部にコンタクトホールが形成され、このコンタクトホールを介し、層間絶縁膜３６の上面に例えばＡｌなどのソース電極３８，４２、およびドレイン電極４０，４４を形成する。なお、ソース電極３８，４２には、電源ライン（図示せず）が接続される。さらに、層間絶縁膜３６を覆って、全面に平坦化絶縁膜４６を形成する。以上が、受光ＴＦＴ１８および駆動ＴＦＴ１４の層構造である。ここで、このようにして形成された駆動ＴＦＴ１４は、この例ではｎチャネルＴＦＴであるが、ｐチャネルとすることもできる。また、受光ＴＦＴは、この例ではｎチャネルＴＦＴであるが、ｐチャネルとすることもできる。
【００３６】
受光ＴＦＴ１８の上方のエリアの平坦化絶縁膜４６上にさらにＥＬ素子１６の構造が設けられる。まず、ドレイン電極４０の上方の平坦化絶縁膜４６を貫通するコンタクトホールが形成され、このコンタクトホールを介し、ドレイン電極４０と接続するように透明電極５０が形成される。透明電極５０は、例えば、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、ＩＺＯなどで各画素で個別パターンに構成され、ＥＬ素子１６の陽極として機能する。
【００３７】
平坦化絶縁膜４６上のＥＬ素子１６のエリア以外の領域に平坦化膜５２を形成する。平坦化絶縁膜４６および平坦化膜５２には、通常アクリル樹脂などの有機膜が利用されるが、ＴＥＯＳ（テトラエトキシシラン）などを利用することも可能である。
【００３８】
次に、透明電極５０上のＥＬ素子１６のエリアに有機層４８を形成する。有機層４８は、少なくとも１層の有機発光層を有し、図４の例では、全面に形成されたホール輸送層５４と、発光領域より若干大きめに形成された有機発光層５６と、全面に形成された電子輸送層５８とを備える。陰極として機能するＡｌなどからなる対向電極６０は、全画素について共通して設けられる。そして、この対向電極６０と、上記透明電極５０との間に有機層４８が挟まれ、有機ＥＬ素子が形成される。
【００３９】
ホール輸送層５４、有機発光層５６、電子輸送層５８には、有機ＥＬ素子に通常利用される材料が使用され、有機発光層５６の材料によって、有機ＥＬ素子の発光色が決定される。
【００４０】
このような構成によれば、駆動ＴＦＴ１４を構成する層構造と共通して受光ＴＦＴ１８を形成することができるので、新たに製造プロセスを追加することなく、受光ＴＦＴ１８を備えた表示パネルを製造することができる。
【００４１】
このような構成において、ゲート電極３４の設定電圧に応じて、駆動ＴＦＴ１４がオンすると、電源ラインＰＬからの電流が透明電極５０から有機ＥＬ素子を介し対向電極６０に流れる。この電流によって有機発光層５６が発光し、発光光は、透明電極５０、平坦化絶縁膜４６、層間絶縁膜３６、ゲート絶縁膜３２、ＳｉＯ2バッファ層２８、ＳｉＮバファ層２６およびガラス基板２０を通過し、図４における下方（観察側）に射出される。
【００４２】
受光ＴＦＴ１８は、ＥＬ素子１６の下面に配置されたボトムゲート型ＴＦＴであるので、有機発光層５６の発光光の一部は、透明電極５０、平坦化絶縁膜４６、層間絶縁膜３６およびゲート絶縁膜３２を通過し、受光ＴＦＴ１８の能動層であるｐ−Ｓｉ層３０に効率よく入射する。この能動層にて光起電力効果を生じ、受光ＴＦＴ１８のソース−ドレイン間にＥＬ素子１６の発光輝度に応じた光電流が流れる。
【００４３】
以上説明した実施形態において、駆動ＴＦＴ１４は、ゲート電極３４を１つとしたシングルゲート構造としたが、ゲート電極３４をチャネル領域に対して２つ直列に設け、オフ電流を抑制できるダブルゲート構造であってもよい。また、駆動ＴＦＴ１４は、ｐ−Ｓｉ３０の上方にゲート電極３４を備えるトップゲート型としたが、受光ＴＦＴ１８と同様にｐ−Ｓｉ３０の下方にゲート電極３４を備えるボトムゲート型とすることもできる。
【００４４】
実施形態に係るＥＬ表示パネル１００の構成において、駆動ＴＦＴ１４の特性ばらつきを抑制するものとして説明したが、この特性ばらつきは、デバイス作製プロセスのばらつきに起因するものだけでなく、使用状況により、画素毎の温度等のばらつきに起因するものも含む。例えば、一定温度下では、所定のゲート電圧においてドレイン電流が揃った駆動ＴＦＴ１４であっても、温度が上昇した駆動ＴＦＴ１４では、ドレイン電流は増加してしまう。したがって、表示パネル内で局所的に温度分布が生じた場合、温度の高い領域の画素ほどＥＬ素子１６に大きく電流が流れて発光輝度が高くなり、輝度ムラとなる。このような場合であっても、本発明の構成によれば、輝度ムラを抑制するように輝度の光フィードバックを行うことができる。
【図面の簡単な説明】
【００４５】
【図１】本発明の実施形態に係るＥＬ表示パネル１００の１つの画素の回路構成を示す図である。
【図２】実施形態に係るＥＬ表示パネル１００において、ＥＬ素子１６のオン／オフ時の受光ＴＦＴ１８のゲート電圧（Ｖｇ）とドレイン電流（Ｉｄ）との関係を示す図である。
【図３】実施形態に係るＥＬ表示パネル１００における受光ＴＦＴ１８のオフ電流とＥＬ素子１６の発光輝度との関係を示す図である。
【図４】実施形態に係るＥＬ表示パネル１００におけるＥＬ素子１６と駆動ＴＦＴ１４および受光ＴＦＴ１８の断面構造の一例を示す図である。
【符号の説明】
【００４６】
１０ 選択ＴＦＴ、１２ 保持容量、１４ 駆動ＴＦＴ、１６ ＥＬ素子、１８ 受光ＴＦＴ、２０ ガラス基板、２２，３４ ゲート電極、２４ 遮光膜、２６，２８ バッファ層、３０ ｐ−Ｓｉ層、３２ ゲート絶縁膜、３６ 層間絶縁膜、３８，４０，４２，４４ 電極、４６ 平坦化絶縁膜、４８ 発光素子層、５０ 透明電極、５２ 平坦化膜、５４ ホール輸送層、５６ 有機発光層、５８ 電子輸送層、６０ 金属電極、１００ 表示パネル。
【技術分野】
【０００１】
本発明は、アクティブマトリクス型エレクトロルミネッセンス表示パネルに関する。
【背景技術】
【０００２】
自発光素子であるエレクトロルミネッセンス（Electroluminescence：以下ＥＬという）素子を各画素に発光素子として用いたＥＬ表示パネルは、自発光型であると共に、薄く、消費電力が小さい等の有利な点があり、液晶表示パネル（ＬＣＤ）やＣＲＴなどに代わる表示パネルとして注目されている。
【０００３】
なかでも、ＥＬ素子を個別に制御する薄膜トランジスタ（ＴＦＴ）などのスイッチ素子を各画素に設け、画素毎にＥＬ素子を制御するアクティブマトリクス型ＥＬ表示パネルは、高精細な画像を表示することができる。
【０００４】
アクティブマトリクス型ＥＬ表示パネルは、マトリクス状に配置された画素の各列に対応してその列の各画素に輝度データを供給するデータラインＤＬおよび各画素のＥＬ素子の駆動電流を供給する電源ラインの２本が配置され、各行（水平）の画素に対応してその行の画素を選択するための選択ライン（ゲートライン）が配置される。
【０００５】
選択ＴＦＴは、ゲートがゲートラインに、一端がデータラインとに接続されており、ゲート信号（選択信号）を受けてオンする。選択ＴＦＴの他端は、補助容量の一端が接続されているＥＬ素子駆動用ＴＦＴのゲートに接続されている。このため、選択ＴＦＴがオンしたとき、データラインに供給されているデータ信号は補助容量の一端に供給される。従って、ＥＬ素子駆動用ＴＦＴのゲート電極には、選択ＴＦＴを介して供給されたデータ信号に応じた電圧が保持され、ＥＬ素子駆動用ＴＦＴは、その電圧値に応じた電流を電源ラインからＥＬ素子に供給する。
【０００６】
１つのゲートラインによって、その行の選択トランジスタがオンになり、その状態でデータラインに順次データ信号を供給することで、各画素の補助容量にデータ信号に応じた電圧が保持され、ＥＬ素子駆動用ＴＦＴが保持された電圧に応じた電流を対応するＥＬ素子に供給する。このような動作を各行について繰り返すことによって、各画素ごとにデータ信号に応じた輝度でＥＬ素子を発光させることができ、ＥＬ表示パネルにおいて、データ信号に応じたイメージが表示される。
【０００７】
【特許文献１】特開２００２−６２８５６
【発明の開示】
【発明が解決しようとする課題】
【０００８】
このようなＥＬ表示パネルにおいて、発光輝度ムラを抑制するためには、各画素のＴＦＴ特性のばらつきを小さくすることが必要である。特に、電源ラインＶＬからＥＬ素子に供給する電流量を制御するＥＬ素子駆動用ＴＦＴの特性ばらつき（ゲート電圧に対するドレイン電流量のばらつき）は直接発光輝度にばらつきを発生させるので、そのばらつきを小さくすることが要求されている。
【０００９】
しかしながら、デバイス作製プロセス上、不可避的に表示パネル内のＴＦＴ特性のばらつきが発生してしまい、輝度ムラが発生してしまう場合がある。
【００１０】
そこで、本発明では、複数の画素を備えるアクティブマトリクス型エレクトロルミネッセンス表示パネルにおいて、ＥＬ素子の発光光輝度をフィードバック制御し、表示パネル内の輝度ムラを抑制する。
【課題を解決するための手段】
【００１１】
本発明は、複数の画素を備えるアクティブマトリクス型エレクトロルミネッセンス表示パネルにおいて、前記画素は、エレクトロルミネッセンス素子と、電源から前記エレクトロルミネッセンス素子に供給する電流をゲート電圧に応じて制御する駆動トランジスタと、一端が前記駆動トランジスタのゲートに接続され、データ信号ラインから供給されたデータ電圧を保持する保持容量と、前記エレクトロルミネッセンス素子が発光する光を含む入射光を受光し受光量に応じた出力電流を出力する受光トランジスタと、有し、前記保持容量に保持されたデータ電圧を、前記受光トランジスタの出力電流に応じて変化させ、前記エレクトロルミネッセンス素子の輝度を補正することを特徴とする。
【００１２】
また、本発明は、前記受光トランジスタは、一端が、前記駆動トランジスタのゲートに接続され、他端が前記電源に接続され、ゲートが低電圧電源に接続されたｎチャネル薄膜トランジスタであって、前記エレクトロルミネッセンス素子の発光光強度に応じて前記電源から前記保持容量の前記一端に電流を流し、前記保持容量に蓄積する電荷量を変化させ、前記駆動トランジスタのゲート電圧を補正することを特徴とする。
【００１３】
また、前記受光トランジスタは、前記エレクトロルミネッセンス素子の下側に配置したボトムゲート型薄膜トランジスタであることが好適である。
【００１４】
また、前記駆動トランジスタと前記受光トランジスタとの能動層は、同一プロセスで形成された半導体膜であることが好適である。
【００１５】
また、前記駆動トランジスタの下方に外光を遮蔽する遮蔽板を備え、前記遮蔽板と前記受光トランジスタとのゲート電極は、同一プロセスで形成された金属膜であることが好適である。
【発明の効果】
【００１６】
このように、本発明によれば、各画素に設けられた受光トランジスタがエレクトロルミネッセンス素子の発光量に応じて駆動トランジスタのゲート電圧を補正する。そこで、アクティブマトリクス型ＥＬ表示パネルの輝度ムラを抑制することができる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明を実施するための最良の形態（以下、実施形態という）について、図面に基づいて説明する。
【００１８】
図１を参照して、実施形態に係るＥＬ表示パネル１００の１つの画素の回路構成とその動作を説明する。
【００１９】
列方向に伸び、発光強度についてのデータ信号が供給されるデータラインには、ｐチャネルの選択ＴＦＴ１０のソースが接続され、そのドレインはｐチャネルの駆動ＴＦＴ１４のゲートに接続されている。また、選択ＴＦＴのゲートは、行方向に伸びる選択ライン（ゲートライン）に接続されている。また、駆動ＴＦＴ１４のゲートには、他端が所定の電源（低電圧の容量電源ライン）に接続され、駆動ＴＦＴ１４のゲート電圧を保持する保持容量１２の一端が接続されている。保持容量１２の他端は、電源ラインに接続してもよい。
【００２０】
駆動ＴＦＴ１４のソースは電源ラインＰＬに接続され、そのドレインはＥＬ素子１６のアノードに接続されている。ＥＬ素子１６のカソードは、カソード電源に接続されている。
【００２１】
ゲートラインをＬレベルにセットすることで、選択ＴＦＴ１０がオンし、データラインＤＬのデータ信号（データ電圧）が駆動ＴＦＴ１４のゲートに供給されるとともに、この電圧が保持容量１２に保持される。すなわち、駆動ＴＦＴ１４のゲート電圧は、データ電圧にセットされる。従って、駆動ＴＦＴ１４からデータ電圧に応じた電流がＥＬ素子１６に供給され、ＥＬ素子１６がデータ電圧に応じて発光する。
【００２２】
そして、本実施形態の画素回路においては、受光ＴＦＴ１８を有している。この受光ＴＦＴ１８は、ドレインが駆動ＴＦＴ１４のゲートに接続され、ソースが電源ラインＰＬに接続され、ゲートが容量電源ラインに接続されたｎチャネルＴＦＴである。このように、受光ＴＦＴ１８のゲートは低電圧の容量電源ラインに接続されているため、逆バイアスが係っておりオフとなっている。この状態で、受光ＴＦＴ１８が、ＥＬ素子１６の発光光の一部を受光すると、受光ＴＦＴ１８のチャネル領域において、正孔と、電子のペアが発生し、これによって光電流が流れる。
【００２３】
選択ＴＦＴ１０がオフであって、駆動ＴＦＴ１４のゲート電圧が保持容量１２に保持されている場合、受光ＴＦＴ１８に光電流が流れると、この光電流によって保持容量１２の保持電圧はより高くなる。従って、駆動ＴＦＴ１４のゲート電圧は、データ電圧より高く補正された電圧が印加され、電源ラインＰＬからＥＬ素子１６に供給される駆動電流が減少し、ＥＬ素子１６の発光輝度が、光電流による補正がない場合に比べ、低下する。
【００２４】
光電流の大きさは、受光ＴＦＴ１８が受光する光量によって決まるため、ＥＬ素子１６からの発光光量に依存する。すなわち、強く発光している画素のＥＬ素子１６ほど、駆動電流が大きく減少し、弱く発光している画素のＥＬ素子１６では駆動電流の減少は小さい。したがって、表示パネル内の画素の発光光強度のばらつきを抑制することができる。
【００２５】
ここで、受光ＴＦＴ１８のソース−ドレインに流れる電流量と、駆動ＴＦＴ１４のゲート電圧の変化量との関係は、保持容量１２の容量に依存する。すなわち、受光ＴＦＴ１８のソース−ドレインに流れる電流量が一定であった場合、保持容量１２の容量が小さければ、ゲート電圧のデータラインＤＬから供給されたデータ電圧から比較的大きく上昇し、保持容量１２の容量が大きければ、ゲート電圧のデータラインＤＬから供給されたデータ電圧からの上昇は小さくなる。また、受光ＴＦＴ１８のサイズ（チャネル幅）に応じて光電流の大きさが変化する。従って、受光ＴＦＴ１８のサイズによって、ＥＬ素子１６の発光量の調整感度を制御できる。そこで、レイアウト上の制約や、データ電圧を保持するための必要な保持容量値などを考慮の上、保持容量１２の容量値、受光ＴＦＴ１８のサイズが決定される。
【００２６】
図２は、実施形態に係るＥＬ表示パネル１００における受光ＴＦＴ１８のゲート電圧（Ｖｇ）とドレイン電流（Ｉｄ）との関係をＥＬ素子１６の発光をオン／オフしたときについてそれぞれプロットした図である。ここで、測定は、受光ＴＦＴ１８のドレイン−ソース間に１０Ｖ印加した条件で行ったものである。
【００２７】
ＥＬ素子１６が発光しない場合、受光ＴＦＴ１８には光が入射しないため、Ｖｇがマイナス電位の領域のオフ電流は、Ｉｄ＝４×１０-13（Ａ）程度の低い電流値となる。一方、ＥＬ素子１６の発光をオンとした場合、受光ＴＦＴ１８に光が入射するため、Ｖｇがマイナス電位の領域のときのオフ電流が、Ｉｄ＝１×１０-11（Ａ）程度となる。したがって、受光ＴＦＴ１８のドレイン−ソース間に流れるオフ電流は、ＥＬ素子１６の発光のオン／オフにより１００倍以上変化し、受光ＴＦＴ１８のドレイン−ソース間に流れるオフ電流によりＥＬ素子１６の発光光強度を検知することができる。
【００２８】
図３は、実施形態に係るＥＬ表示パネル１００における受光ＴＦＴ１８のオフ電流とＥＬ素子１６の発光輝度との関係をゲート領域のチャネル幅（Ｗ）を３種類変えて形成した受光ＴＦＴ１８についてそれぞれプロットした図である。３種類の受光ＴＦＴ１８のチャネル幅（Ｗ）は、それぞれ６μｍ、６０μｍ、６００μｍである。ここで、チャネル幅を３種類変えた受光ＴＦＴ１８においてチャネル長さ（Ｌ）：２０μｍ、ゲート領域両端のＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域の幅：１．４μｍは共通とした。
【００２９】
チャネル幅（Ｗ）を３種類変えて形成した受光ＴＦＴ１８は、それぞれＥＬ素子１６の発光輝度にほぼ比例して、オフ電流が上昇する。したがって、受光ＴＦＴ１８のオフ電流により、ＥＬ素子１６の発光輝度を検知できる。また、ＥＬ素子１６の発光輝度が一定の場合、チャネル幅Ｗすなわち、受光ＴＦＴ１８のチャネル領域の面積にほぼ比例してオフ電流が増えている。したがって、受光ＴＦＴ１８の受光感度は、チャネル領域の面積により設定することができる。
【００３０】
ここで、受光ＴＦＴ１８は１画素に対して１素子設けるものとして説明したが、２つ以上のＴＦＴを並列に設け、互いに並列接続してもよい。２つ以上のＴＦＴを並列接続する受光ＴＦＴの構成とすれば、チャネル領域面積を広く取ることができるので、受光感度を高めることができる。
【００３１】
図４は、実施形態に係るＥＬ表示パネル１００におけるＥＬ素子１６と駆動ＴＦＴ１４および受光ＴＦＴ１８の断面構造の一例を示す図である。なお、図示しない選択ＴＦＴ１０は、駆動ＴＦＴ１４と同様の断面構造を備える。
【００３２】
まず、ガラス基板２０上に、例えばＣｒ等の金属膜を所定の領域に形成し、受光ＴＦＴ１８のゲート電極２２および、駆動ＴＦＴ１４の能動層への外光の入射を防止する遮光膜２４とする。すなわち、受光ＴＦＴ１８のゲート電極１８と、外光の入射を防止する遮光膜２４を同一プロセスで形成する。この遮光膜２４は、各画素の境界部分にブラックマトリクスとして形成するとともに、周辺回路のＴＦＴへの遮光のためにその領域にも形成する。
【００３３】
次に、ＳｉＮバッファ層２６およびＳｉＯ2バッファ層２８を全面に形成する。さらに、受光ＴＦＴ１８および駆動ＴＦＴ１４のエリアに半導体層（能動層）である例えばポリシリコン（ｐ−Ｓｉ）層３０を形成する。引き続き、ｐ−Ｓｉ層３０を覆って全面にゲート絶縁膜３２を形成する。さらに、ゲート絶縁膜３２上の駆動ＴＦＴ１４のチャネル領域上にゲート電極３４を形成する。
【００３４】
駆動ＴＦＴ１４のｐ−Ｓｉ層３０の中央部分のゲート電極３４の下方に不純物がドープされていないチャネル領域３０ｃ、その両側に不純物のドープされたソース領域３０ｓおよびドレイン領域３０ｄを形成する。また、受光ＴＦＴ１８においても、チャネル領域３０ｃ、その両側に不純物のドープされたソース領域３０ｓおよびドレイン領域３０ｄを形成する。ここで、駆動ＴＦＴ１４は、トップゲートタイプであり、ゲート電極３４をマスクとして、不純物のドープができるが、受光ＴＦＴ１８はボトムゲートであり、不純物を止めるチャネルストッパなどを設けて、チャネル領域への不純物ドープを阻止する。
【００３５】
さらに、ゲート電極３４を覆って全面に層間絶縁膜３６を形成する。この層間絶縁膜３６は、例えばＳｉＯ2およびＳｉＮを積層して形成される。この層間絶縁膜３６を貫通してソース領域３０ｓ、ドレイン領域３０ｄの上部にコンタクトホールが形成され、このコンタクトホールを介し、層間絶縁膜３６の上面に例えばＡｌなどのソース電極３８，４２、およびドレイン電極４０，４４を形成する。なお、ソース電極３８，４２には、電源ライン（図示せず）が接続される。さらに、層間絶縁膜３６を覆って、全面に平坦化絶縁膜４６を形成する。以上が、受光ＴＦＴ１８および駆動ＴＦＴ１４の層構造である。ここで、このようにして形成された駆動ＴＦＴ１４は、この例ではｎチャネルＴＦＴであるが、ｐチャネルとすることもできる。また、受光ＴＦＴは、この例ではｎチャネルＴＦＴであるが、ｐチャネルとすることもできる。
【００３６】
受光ＴＦＴ１８の上方のエリアの平坦化絶縁膜４６上にさらにＥＬ素子１６の構造が設けられる。まず、ドレイン電極４０の上方の平坦化絶縁膜４６を貫通するコンタクトホールが形成され、このコンタクトホールを介し、ドレイン電極４０と接続するように透明電極５０が形成される。透明電極５０は、例えば、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、ＩＺＯなどで各画素で個別パターンに構成され、ＥＬ素子１６の陽極として機能する。
【００３７】
平坦化絶縁膜４６上のＥＬ素子１６のエリア以外の領域に平坦化膜５２を形成する。平坦化絶縁膜４６および平坦化膜５２には、通常アクリル樹脂などの有機膜が利用されるが、ＴＥＯＳ（テトラエトキシシラン）などを利用することも可能である。
【００３８】
次に、透明電極５０上のＥＬ素子１６のエリアに有機層４８を形成する。有機層４８は、少なくとも１層の有機発光層を有し、図４の例では、全面に形成されたホール輸送層５４と、発光領域より若干大きめに形成された有機発光層５６と、全面に形成された電子輸送層５８とを備える。陰極として機能するＡｌなどからなる対向電極６０は、全画素について共通して設けられる。そして、この対向電極６０と、上記透明電極５０との間に有機層４８が挟まれ、有機ＥＬ素子が形成される。
【００３９】
ホール輸送層５４、有機発光層５６、電子輸送層５８には、有機ＥＬ素子に通常利用される材料が使用され、有機発光層５６の材料によって、有機ＥＬ素子の発光色が決定される。
【００４０】
このような構成によれば、駆動ＴＦＴ１４を構成する層構造と共通して受光ＴＦＴ１８を形成することができるので、新たに製造プロセスを追加することなく、受光ＴＦＴ１８を備えた表示パネルを製造することができる。
【００４１】
このような構成において、ゲート電極３４の設定電圧に応じて、駆動ＴＦＴ１４がオンすると、電源ラインＰＬからの電流が透明電極５０から有機ＥＬ素子を介し対向電極６０に流れる。この電流によって有機発光層５６が発光し、発光光は、透明電極５０、平坦化絶縁膜４６、層間絶縁膜３６、ゲート絶縁膜３２、ＳｉＯ2バッファ層２８、ＳｉＮバファ層２６およびガラス基板２０を通過し、図４における下方（観察側）に射出される。
【００４２】
受光ＴＦＴ１８は、ＥＬ素子１６の下面に配置されたボトムゲート型ＴＦＴであるので、有機発光層５６の発光光の一部は、透明電極５０、平坦化絶縁膜４６、層間絶縁膜３６およびゲート絶縁膜３２を通過し、受光ＴＦＴ１８の能動層であるｐ−Ｓｉ層３０に効率よく入射する。この能動層にて光起電力効果を生じ、受光ＴＦＴ１８のソース−ドレイン間にＥＬ素子１６の発光輝度に応じた光電流が流れる。
【００４３】
以上説明した実施形態において、駆動ＴＦＴ１４は、ゲート電極３４を１つとしたシングルゲート構造としたが、ゲート電極３４をチャネル領域に対して２つ直列に設け、オフ電流を抑制できるダブルゲート構造であってもよい。また、駆動ＴＦＴ１４は、ｐ−Ｓｉ３０の上方にゲート電極３４を備えるトップゲート型としたが、受光ＴＦＴ１８と同様にｐ−Ｓｉ３０の下方にゲート電極３４を備えるボトムゲート型とすることもできる。
【００４４】
実施形態に係るＥＬ表示パネル１００の構成において、駆動ＴＦＴ１４の特性ばらつきを抑制するものとして説明したが、この特性ばらつきは、デバイス作製プロセスのばらつきに起因するものだけでなく、使用状況により、画素毎の温度等のばらつきに起因するものも含む。例えば、一定温度下では、所定のゲート電圧においてドレイン電流が揃った駆動ＴＦＴ１４であっても、温度が上昇した駆動ＴＦＴ１４では、ドレイン電流は増加してしまう。したがって、表示パネル内で局所的に温度分布が生じた場合、温度の高い領域の画素ほどＥＬ素子１６に大きく電流が流れて発光輝度が高くなり、輝度ムラとなる。このような場合であっても、本発明の構成によれば、輝度ムラを抑制するように輝度の光フィードバックを行うことができる。
【図面の簡単な説明】
【００４５】
【図１】本発明の実施形態に係るＥＬ表示パネル１００の１つの画素の回路構成を示す図である。
【図２】実施形態に係るＥＬ表示パネル１００において、ＥＬ素子１６のオン／オフ時の受光ＴＦＴ１８のゲート電圧（Ｖｇ）とドレイン電流（Ｉｄ）との関係を示す図である。
【図３】実施形態に係るＥＬ表示パネル１００における受光ＴＦＴ１８のオフ電流とＥＬ素子１６の発光輝度との関係を示す図である。
【図４】実施形態に係るＥＬ表示パネル１００におけるＥＬ素子１６と駆動ＴＦＴ１４および受光ＴＦＴ１８の断面構造の一例を示す図である。
【符号の説明】
【００４６】
１０ 選択ＴＦＴ、１２ 保持容量、１４ 駆動ＴＦＴ、１６ ＥＬ素子、１８ 受光ＴＦＴ、２０ ガラス基板、２２，３４ ゲート電極、２４ 遮光膜、２６，２８ バッファ層、３０ ｐ−Ｓｉ層、３２ ゲート絶縁膜、３６ 層間絶縁膜、３８，４０，４２，４４ 電極、４６ 平坦化絶縁膜、４８ 発光素子層、５０ 透明電極、５２ 平坦化膜、５４ ホール輸送層、５６ 有機発光層、５８ 電子輸送層、６０ 金属電極、１００ 表示パネル。
【特許請求の範囲】
【請求項１】
複数の画素を備えるアクティブマトリクス型エレクトロルミネッセンス表示パネルにおいて、
前記画素は、
エレクトロルミネッセンス素子と、
電源から前記エレクトロルミネッセンス素子に供給する電流をゲート電圧に応じて制御する駆動トランジスタと、
一端が前記駆動トランジスタのゲートに接続され、データ信号ラインから供給されたデータ電圧を保持する保持容量と、
前記エレクトロルミネッセンス素子が発光する光を含む入射光を受光しその受光量に応じた出力電流を出力する受光トランジスタと、
を有し、
前記保持容量に保持されたデータ電圧を、前記受光トランジスタの出力電流に応じて変化させ、前記エレクトロルミネッセンス素子の輝度を補正することを特徴とするエレクトロルミネッセンス表示パネル。
【請求項２】
請求項１に記載のエレクトロルミネッセンス表示パネルにおいて、
前記受光トランジスタは、一端が、前記駆動トランジスタのゲートに接続され、他端が前記電源に接続され、ゲートが低電圧電源に接続されたｎチャネル薄膜トランジスタであって、
前記エレクトロルミネッセンス素子の発光光強度に応じて前記電源から前記保持容量の前記一端に電流を流し、前記保持容量に蓄積する電荷量を変化させ、前記駆動トランジスタのゲート電圧を補正することを特徴とするエレクトロルミネッセンス表示パネル。
【請求項３】
請求項１または２に記載のエレクトロルミネッセンス表示パネルにおいて、
前記受光トランジスタは、前記エレクトロルミネッセンス素子の下側に配置したボトムゲート型薄膜トランジスタであることを特徴とするエレクトロルミネッセンス表示パネル。
【請求項４】
請求項１から３のいずれか１項に記載のエレクトロルミネッセンス表示パネルにおいて、
前記駆動トランジスタと前記受光トランジスタとの能動層は、同一プロセスで形成された半導体膜であることを特徴とするエレクトロルミネッセンス表示パネル。
【請求項５】
請求項１から４のいずれか１項に記載のエレクトロルミネッセンス表示パネルにおいて、
前記駆動トランジスタの下方に外光を遮蔽する遮蔽板を備え、
前記遮蔽板と前記受光トランジスタとのゲート電極は、同一プロセスで形成された金属膜であることを特徴とするエレクトロルミネッセンス表示パネル。
【請求項１】
複数の画素を備えるアクティブマトリクス型エレクトロルミネッセンス表示パネルにおいて、
前記画素は、
エレクトロルミネッセンス素子と、
電源から前記エレクトロルミネッセンス素子に供給する電流をゲート電圧に応じて制御する駆動トランジスタと、
一端が前記駆動トランジスタのゲートに接続され、データ信号ラインから供給されたデータ電圧を保持する保持容量と、
前記エレクトロルミネッセンス素子が発光する光を含む入射光を受光しその受光量に応じた出力電流を出力する受光トランジスタと、
を有し、
前記保持容量に保持されたデータ電圧を、前記受光トランジスタの出力電流に応じて変化させ、前記エレクトロルミネッセンス素子の輝度を補正することを特徴とするエレクトロルミネッセンス表示パネル。
【請求項２】
請求項１に記載のエレクトロルミネッセンス表示パネルにおいて、
前記受光トランジスタは、一端が、前記駆動トランジスタのゲートに接続され、他端が前記電源に接続され、ゲートが低電圧電源に接続されたｎチャネル薄膜トランジスタであって、
前記エレクトロルミネッセンス素子の発光光強度に応じて前記電源から前記保持容量の前記一端に電流を流し、前記保持容量に蓄積する電荷量を変化させ、前記駆動トランジスタのゲート電圧を補正することを特徴とするエレクトロルミネッセンス表示パネル。
【請求項３】
請求項１または２に記載のエレクトロルミネッセンス表示パネルにおいて、
前記受光トランジスタは、前記エレクトロルミネッセンス素子の下側に配置したボトムゲート型薄膜トランジスタであることを特徴とするエレクトロルミネッセンス表示パネル。
【請求項４】
請求項１から３のいずれか１項に記載のエレクトロルミネッセンス表示パネルにおいて、
前記駆動トランジスタと前記受光トランジスタとの能動層は、同一プロセスで形成された半導体膜であることを特徴とするエレクトロルミネッセンス表示パネル。
【請求項５】
請求項１から４のいずれか１項に記載のエレクトロルミネッセンス表示パネルにおいて、
前記駆動トランジスタの下方に外光を遮蔽する遮蔽板を備え、
前記遮蔽板と前記受光トランジスタとのゲート電極は、同一プロセスで形成された金属膜であることを特徴とするエレクトロルミネッセンス表示パネル。
【図１】
【図２】
【図３】
【図４】
【図２】
【図３】
【図４】
【公開番号】特開２００６−２５１０９１（Ｐ２００６−２５１０９１Ａ）
【公開日】平成１８年９月２１日（２００６．９．２１）
【国際特許分類】
【出願番号】特願２００５−６４５６１（Ｐ２００５−６４５６１）
【出願日】平成１７年３月８日（２００５．３．８）
【出願人】（０００００１８８９）三洋電機株式会社 (18,308)
【Ｆターム（参考）】
【公開日】平成１８年９月２１日（２００６．９．２１）
【国際特許分類】
【出願日】平成１７年３月８日（２００５．３．８）
【出願人】（０００００１８８９）三洋電機株式会社 (18,308)
【Ｆターム（参考）】
[ Back to top ]