シリコン単結晶ウェーハの製造方法並びにシリコン単結晶ウェーハの評価方法
【課題】ゲート酸化膜の厚さが数ｎｍと薄い場合であってもＧＯＩの劣化がないシリコン単結晶ウェーハとその製造方法、並びにＧＯＩ劣化がないことをＴＤＤＢ法などに比べて容易に評価することのできる評価方法を提供する。
【解決手段】少なくとも、シリコン単結晶インゴットを準備する工程と、該シリコン単結晶インゴットをスライスしてスライス基板を複数枚作製する工程と、該複数枚のスライス基板に、ラッピング・エッチング・研磨のうち少なくとも１つを行って複数枚の基板に加工する加工工程と、該複数枚の基板から少なくとも１枚を抜き取る工程と、該抜き取り工程で抜き取った基板の表面粗さをＡＦＭで測定し、波長２０ｎｍ〜５０ｎｍに対応する周波数帯の振幅（強度）を求めて合否を判定する工程と、前記判定が合格の場合は次工程へ送り、不合格の場合は再加工を行う工程と、を含むことを特徴とするシリコン単結晶ウェーハの製造方法。
【解決手段】少なくとも、シリコン単結晶インゴットを準備する工程と、該シリコン単結晶インゴットをスライスしてスライス基板を複数枚作製する工程と、該複数枚のスライス基板に、ラッピング・エッチング・研磨のうち少なくとも１つを行って複数枚の基板に加工する加工工程と、該複数枚の基板から少なくとも１枚を抜き取る工程と、該抜き取り工程で抜き取った基板の表面粗さをＡＦＭで測定し、波長２０ｎｍ〜５０ｎｍに対応する周波数帯の振幅（強度）を求めて合否を判定する工程と、前記判定が合格の場合は次工程へ送り、不合格の場合は再加工を行う工程と、を含むことを特徴とするシリコン単結晶ウェーハの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、シリコン単結晶ウェーハとその製造方法並びにその評価方法に関し、具体的には、ゲート酸化膜の膜厚が５ｎｍ程度と薄膜であっても、酸化膜耐圧（ＧＯＩ）の劣化がないシリコン単結晶ウェーハとその製造方法並びにその評価方法に関する。
【背景技術】
【０００２】
最近のＣＭＯＳ等では、ゲート酸化膜の厚さが数ｎｍと酸化膜の厚さを極めて薄くすることが求められている。このような薄い酸化膜では、ウェーハ表面の凹凸が酸化膜形成後にも酸化膜の凹凸として相似的に伝達される。
【０００３】
このため、従来の２５ｎｍの酸化膜厚さ（ＳＥＭＩ規格）のウェーハでＧＯＩ評価の測定を行った場合では検出されなかったＧＯＩの劣化が、上記のような薄いゲート酸化膜では検出される。ＧＯＩはウェーハ表面の平坦性が高いほど均一性が向上するため、ウェーハ表面はできるだけ平坦にしなければならない（特許文献１参照）。
例えば、１０ｎｍ以下の酸化膜で測定されるウェーハのＧＯＩは表面ラフネスに依存し、ＡＦＭ（原子間力顕微鏡）で測定されるＲａ値が０．１ｎｍ以下であると、ＧＯＩの劣化のないウェーハであると見なせた。
【０００４】
【特許文献１】特開平６−１４０３７７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
そして、評価技術の向上によって、酸化膜厚が数ｎｍの場合のＧＯＩの評価技術も近年確立された。しかし、この新たな評価技術で薄い酸化膜のシリコン単結晶ウェーハのＧＯＩを評価する場合、ウェーハによってはＲａ値が小さい場合であってもＧＯＩの劣化が発生することが見受けられる。
【０００６】
例えば、Ｒａがほとんど同じ全面Ｎ領域の無欠陥シリコン単結晶ウェーハと窒素ドープシリコン単結晶アニールウェーハでは、ゲート酸化膜の厚さが２５ｎｍの時には、ＴＤＤＢ法で評価を行うと、絶縁破壊に至る電荷量（Ｑｂｄ）に違いはほとんど見られないが、ゲート酸化膜の厚さが５ｎｍの場合、ウェーハの真性領域でＱｂｄ値が大きく異なり、窒素ドープシリコン単結晶アニールウェーハは、無欠陥シリコン単結晶ウェーハに比べてＱｂｄ値が小さいことがわかった。また、Ｒａが０．１以上のウェーハであってもＱｂｄ値が劣化しないこともあった。
ここで、ＴＤＤＢ（Ｔｉｍｅ Ｄｅｐｅｎｄｅｎｔ Ｄｉｅｌｅｃｔｒｉｃ Ｂｒｅａｋｄｏｗｎ）法とは、絶縁膜に一定の電圧または電流を連続的に印加し続け、所定の時間間隔で電流または電圧を検出して経時的な変化を求め、絶縁破壊に至るまでの時間、その経過等を詳細に評価する方法である。
【０００７】
このように、Ｒａ値が小さいウェーハであっても、ゲート酸化膜の厚さが薄い場合ＧＯＩの劣化が見受けられる。つまり、ゲート酸化膜の厚さが薄い場合は、Ｒａ値とＧＯＩの劣化には完全な相関が無さそうであることがわかってきた。こうなると、表面に実際にＭＯＳ構造を形成して評価を行わないとＧＯＩの劣化を完全に評価することができないこととなるが、この方法では手間が掛かり、また破壊検査であるため、コストが高い。
【０００８】
本発明は上記問題に鑑みなされたものであって、ゲート酸化膜の厚さが数ｎｍと薄い場合であってもＧＯＩの劣化がないシリコン単結晶ウェーハとその製造方法、並びにゲート酸化膜が薄い場合にＧＯＩの劣化がないことをＴＤＤＢ法などに比べて容易に評価することのできる評価方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記課題を解決するため、本発明では、シリコン単結晶ウェーハであって、該シリコン単結晶ウェーハの表面をＡＦＭで表面粗さを測定した時、波長２０ｎｍ〜５０ｎｍに対応する周波数帯の振幅（強度）が、前記表面粗さをＡＦＭで測定した時の測定値の波形をフーリエ変換して、周波数をＸ、前記振幅（強度）をｙとしたとき、ｙ＜０．０００９６ｅ−１５Ｘの関係を満たすものであることを特徴とするシリコン単結晶ウェーハを提供する。
【００１０】
詳しくは後述するが、ゲート酸化膜の厚さが数ｎｍの場合のＧＯＩは表面ラフネスに依存するが、単にＲａ値で示されるのではなく、波長２０ｎｍ〜５０ｎｍに対応する周波数帯の振幅（強度）に依存することがわかった。そして、ＡＦＭで表面粗さを測定したときの波形をフーリエ変換して、周波数をＸ、振幅をｙとしたときに、ｙ＜０．０００９６ｅ−１５Ｘの関係を満たすようなシリコン単結晶ウェーハであれば、ゲート酸化膜が数ｎｍと薄い場合であっても、ＧＯＩの劣化が強く抑制されたシリコン単結晶ウェーハとすることができる。
【００１１】
また、前記シリコン単結晶ウェーハは、縦型熱処理炉でアニールされたものとすることができる。
縦型熱処理炉でアニールされたウェーハは、熱処理炉から取り出される際に表面に形成される酸化膜の厚さが薄く、また不均一となることが多い。そしてこのような不均一な酸化膜を有するウェーハは、アニール後洗浄において酸化膜がエッチングされる際に部分的に薄いところがシリコンまでエッチングされるため表面ラフネスが悪化してしまう。そしてこの表面ラフネスの悪化がゲート酸化膜が薄くなった場合に大きな影響を与える。しかし本発明のシリコン単結晶ウェーハは、ゲート酸化膜が薄くなった場合であってもＧＯＩの劣化が強く抑制されたものであり、縦型熱処理炉で表面に不均一な酸化膜が形成され易いものであっても、ＧＯＩの劣化を抑制することができるものとなっている。
【００１２】
また、本発明では、シリコン単結晶ウェーハの製造方法であって、少なくとも、シリコン単結晶インゴットを準備する工程と、該シリコン単結晶インゴットをスライスしてスライス基板を複数枚作製する工程と、該複数枚のスライス基板に、ラッピング・エッチング・研磨のうち少なくとも１つを行って複数枚の基板に加工する加工工程と、該複数枚の基板から少なくとも１枚を抜き取る工程と、該抜き取り工程で抜き取った基板の表面粗さをＡＦＭで測定し、波長２０ｎｍ〜５０ｎｍに対応する周波数帯の振幅（強度）を求めて合否を判定する工程と、前記判定が合格の場合は次工程へ送り、不合格の場合は再加工を行う工程と、を含むことを特徴とするシリコン単結晶ウェーハの製造方法を提供する。
【００１３】
前述のように、ゲート酸化膜の厚さが数ｎｍの場合のＧＯＩは表面ラフネスに依存するが、単にＲａ値で示されるのではなく、波長２０ｎｍ〜５０ｎｍに対応する周波数帯の振幅（強度）に依存する。そしてシリコン単結晶ウェーハを製造する際に、複数枚から少なくとも一枚抜き取り、抜き取った基板の表面粗さをＡＦＭで測定し、波長２０ｎｍ〜５０ｎｍに対応する周波数帯の振幅（強度）を求め、判定を行う。そして判定が合格ならば抜き取り時に残った基板を次工程に送り、不合格ならば残りの基板に再加工を行うことによって、ゲート酸化膜が薄くてもＧＯＩの劣化のないシリコン単結晶ウェーハを確実に製造することができる。
【００１４】
このとき、前記合否の判定を、前記表面粗さをＡＦＭで測定した時の測定値の波形をフーリエ変換して、周波数をＸ、前記振幅（強度）をｙとしたとき、ｙ＜０．０００９６ｅ−１５Ｘの関係を満たす場合を合格、満たさない場合を不合格と判定することが好ましい。
表面粗さをＡＦＭで測定した時の測定値の波形をフーリエ変換して、周波数をＸ、振幅（強度）をｙとしたとき、振幅ｙがｙ＜０．０００９６ｅ−１５Ｘの関係を満たすようなシリコン単結晶ウェーハは、ゲート酸化膜が数ｎｍと薄くてもＧＯＩの劣化のないものであるため、この関係式を満たすか満たさないかで合否の判定を行うことによって、製造されたシリコン単結晶ウェーハがＧＯＩの劣化がないものであるかどうかを工程中により容易に判断することができる。そのため製造されたシリコン単結晶ウェーハはＧＯＩ劣化が抑制されたものとすることができる。
【００１５】
また、前記再加工は、前記複数枚の加工基板に犠牲酸化膜を形成した後に、該犠牲酸化膜をＨＦ溶液にて除去する処理とすることが好ましい。
このように、犠牲酸化膜を形成してＨＦ溶液で除去することによって、例えばアニールされた加工基板表面の不均一な酸化膜を完全かつ容易に除去することができる。また犠牲酸化膜を形成することによって、表面形状を緩和させることができる。このため、波長２０ｎｍ〜５０ｎｍに対応する周波数帯の振幅（強度）を改善することができ、１回目の判定で不合格であっても破棄することなく、再加工によってＧＯＩ劣化を抑制されたシリコン単結晶ウェーハとすることができる。
【００１６】
そして、本発明は、前記加工工程と、前記抜き取り工程の間に、アニール熱処理を縦型熱処理炉で行う場合に適用することが好ましい。
通常、縦型熱処理炉でアニールされた基板は、熱処理炉から取り出される際に表面に形成される酸化膜の厚さが薄く、また不均一になりやすい。そしてこのような不均一な酸化膜を有する基板をアニール後に洗浄すると、この不均一な酸化膜がエッチングされる際に部分的に薄いところがシリコンまでエッチングされるため表面ラフネスが悪化して、ＧＯＩに影響する。
しかし、このように縦型熱処理炉でアニールされたシリコン単結晶ウェーハであっても、本発明の製造方法によれば、ＧＯＩの劣化が抑制されたものだけを次工程送りとすることができる。また縦型熱処理炉でのアニールによって、近年の大口径ウェーハに対応することができるとともに表層近傍の結晶欠陥を消滅させることができる。
【００１７】
更に、本発明では、シリコン単結晶ウェーハの評価方法であって、該シリコン単結晶ウェーハの表面粗さをＡＦＭで測定し、波長２０ｎｍ〜５０ｎｍに対応する周波数帯の振幅（強度）を計算し、酸化膜耐圧の劣化の有無を評価することを特徴とするシリコン単結晶ウェーハの評価方法を提供する。
【００１８】
表面粗さをＡＦＭで測定した時の波長２０〜５０ｎｍに対応する周波数帯の振幅にゲート酸化膜の厚さが数ｎｍの時のＧＯＩが依存するため、これを用いてＧＯＩの劣化の有無を評価することによって、現実に表面にＭＯＳ構造を形成しなくてもＡＦＭでシリコン単結晶ウェーハ表面を測定することでＧＯＩの劣化の評価の代替とできるため、非常に簡単にＧＯＩの劣化の有無を評価することができる。
【００１９】
このとき、前記評価を、前記表面粗さをＡＦＭで測定した時の測定値の波形をフーリエ変換して、周波数をＸ、前記振幅（強度）をｙとしたとき、ｙ＜０．０００９６ｅ−１５Ｘの関係を満たす時を劣化無し、満たさない時を劣化有りとすることが好ましい。
表面粗さをＡＦＭで測定して波形をフーリエ変換した時の波長２０〜５０ｎｍに対応する周波数帯の振幅ｙが、周波数をＸとした場合に、ｙ＜０．０００９６ｅ−１５Ｘの関係を満たす場合、そのシリコン単結晶ウェーハは、ゲート酸化膜が薄い場合でもＧＯＩの劣化が抑制されたものである。逆に先の関係を満たさないシリコン単結晶ウェーハは、ＧＯＩの劣化が発生してしまう。従って、この関係式を満たすか満たさないかでシリコン単結晶ウェーハのＧＯＩの劣化の有無をより容易に評価できる。
【発明の効果】
【００２０】
以上説明したように、本発明によれば、ゲート酸化膜の厚さが数ｎｍと薄い場合であってもＧＯＩの劣化がないシリコン単結晶ウェーハとその製造方法、並びにＧＯＩ劣化がないことをＴＤＤＢ法などに比べて容易且つ高精度に評価することのできる評価方法が提供される。
【図面の簡単な説明】
【００２１】
【図１】条件Ａ〜Ｃのシリコン単結晶ウェーハの表面ラフネスをＡＦＭで測定し、波形をフーリエ変換した場合に、波長１０ｎｍに対応する周波数の振幅強度と、Ｑｂｄ値を示すグラフである。
【図２】条件Ａ〜Ｃのシリコン単結晶ウェーハの表面ラフネスをＡＦＭで測定し、波形をフーリエ変換した場合に、波長２０ｎｍに対応する周波数の振幅強度と、Ｑｂｄ値を示すグラフである。
【図３】条件Ａ〜Ｃのシリコン単結晶ウェーハの表面ラフネスをＡＦＭで測定し、波形をフーリエ変換した場合に、波長３０ｎｍに対応する周波数の振幅強度と、Ｑｂｄ値を示すグラフである。
【図４】条件Ａ〜Ｃのシリコン単結晶ウェーハの表面ラフネスをＡＦＭで測定し、波形をフーリエ変換した場合に、波長５０ｎｍに対応する周波数の振幅強度と、Ｑｂｄ値を示すグラフである。
【図５】条件Ａ〜Ｃのシリコン単結晶ウェーハの表面ラフネスをＡＦＭで測定し、波形をフーリエ変換した場合に、波長１００ｎｍに対応する周波数の振幅強度と、Ｑｂｄ値を示すグラフである。
【図６】条件Ａ〜Ｃのシリコン単結晶ウェーハの表面ラフネスをＡＦＭで測定し、波形をフーリエ変換した場合に、波長５００ｎｍに対応する周波数の振幅強度と、Ｑｂｄ値を示すグラフである。
【図７】表面粗さをＡＦＭで評価した時の波形をフーリエ変換した時の、周波数と振幅の関係、及びそれらとＧＯＩの劣化の有無の関係を示すグラフである。
【発明を実施するための形態】
【００２２】
以下、本発明についてより具体的に説明する。
前述のように、近年、Ｒａ値が小さいウェーハであっても、ゲート酸化膜の厚さが薄い場合ＧＯＩの劣化が見受けられるようになり、この問題の解決策が待たれていた。
【００２３】
そこで、本発明者らは、ゲート酸化膜の厚さが数ｎｍと薄い場合のＧＯＩの劣化の原因について以下のような検討を行った。
【００２４】
まず、縦型熱処理炉でＡｒアニールを行った表面ラフネスが良好（Ｒａ＝０．１０）な窒素ドープシリコン単結晶アニールウェーハＡ（以下条件Ａウェーハとも記載）４枚と、表面ラフネスが良好（Ｒａ＝０．０８）な無欠陥シリコン単結晶ウェーハＢ（以下条件Ｂウェーハとも記載）３枚と、縦型熱処理炉でＡｒアニールを行った後に犠牲酸化・ＨＦ溶液洗浄を行った表面ラフネスが通常水準（Ｒａ＝０．１２）の窒素ドープシリコン単結晶アニールウェーハＣ（以下条件Ｃウェーハとも記載）３枚について、ＧＯＩ評価を行ってＱｂｄ値を測定し、ＧＯＩの劣化の原因と、劣化とリンクするパラメータについて調査を行った。
【００２５】
前述のように、Ｒａ値が０．１ｎｍ以下であれば、ゲート酸化膜が薄い場合でもＧＯＩの劣化のないウェーハとすることができると考えられてきた。
しかし、本発明者らは、縦型熱処理炉でＡｒアニールを行った条件Ａのウェーハを５ｎｍのゲート酸化膜の条件でＧＯＩを評価したところ、Ｒａ値が０．１と良好であるにもかかわらず劣化が発生することを発見した。また、同じように縦型熱処理炉でＡｒアニール処理を行った条件Ｃのウェーハは、Ｒａ値が０．１以下ではないにもかかわらず、ＧＯＩの劣化が発生しないことも発見した。なお、条件Ｂウェーハは、従来通り、Ｒａが良好で、且つＧＯＩの劣化が抑制されたものであることも判った。
【００２６】
そこで、本発明者らは、Ｒａ値とは異なるパラメータがＧＯＩの劣化と関連すると考え、様々な検討を行ったところ、表面ラフネスのうち、ある周波数帯の振幅強度とＱｂｄ値に関連があることを発見した。
【００２７】
具体的には図１〜６を参照して説明する。図１は、条件Ａ〜Ｃのシリコン単結晶ウェーハの表面ラフネスをＡＦＭで測定し、波形をフーリエ変換した場合に、波長１０ｎｍに対応する周波数の振幅強度と、Ｑｂｄ値を示すグラフである。図２は波長２０ｎｍ、図３は波長３０ｎｍ、図４は波長５０ｎｍ、図５は波長１００ｎｍ、図６は波長５００ｎｍの場合の周波数の振幅強度と、Ｑｂｄ値を示すグラフである。
【００２８】
図１に示すように、条件Ａ〜Ｃのウェーハの波長１０ｎｍに対応する周波数の振幅強度は、どのウェーハもほとんど同じであるが、条件ＡウェーハのＱｂｄ値は小さく、ＧＯＩの劣化が激しいことが判った。これに対し条件Ｂ、ＣのウェーハはＱｂｄ値が大きく、劣化がさほどないことが判る。
そして、図２に示すように、Ｑｂｄ値が小さい条件Ａウェーハは、波長２０ｎｍに対応する振幅が条件Ｂ、Ｃのウェーハに比べて大きいことが判った。同様に図３、図４に示すように、波長３０ｎｍ、波長５０ｎｍに対応する周波数の振幅強度が条件Ｂ、ＣのウェーハはＱｂｄが小さくならず、ＧＯＩの劣化が抑制されたものと見なせることが判った。
【００２９】
更に波長が長くなった１００ｎｍに対応する周波数の振幅強度は条件Ｃのウェーハは大きいにもかかわらずＱｂｄ値が小さくなく、関連がないと考えられる。そして条件Ｃのウェーハは、波長５００ｎｍに対応する周波数の振幅強度はＱｂｄ値が小さい条件Ａのウェーハとほぼ同様であるにもかかわらずＧＯＩの劣化は発生しない。
【００３０】
以上のことから、Ｑｂｄ値が小さくなる、つまりＧＯＩの劣化の発生に関係があるのはＲａ値ではなく、表面粗さをＡＦＭで評価した際に波長２０ｎｍ〜５０ｎｍに対応する周波数の振幅であって、この周波数帯の振幅が小さければ、ゲート酸化膜が薄い場合であってもＧＯＩの劣化はないシリコン単結晶ウェーハと見なせることを発見した。
【００３１】
そして、波長２０ｎｍ〜５０ｎｍに対応する周波数（周波数は０．０２〜０．０５［ｎｍ−１］）の振幅が、どのような関係を満たす程度に小さければＧＯＩの劣化がないものとなるか、本発明者らは更なる詳細な検討を行った。このとき、ＧＯＩの評価は１００℃で１ｍＡ／ｃｍ２の電流を加えた時のＴＤＤＢ特性評価を行い、累積故障率９０％でのＱｂｄ値が０．１８Ｃ／ｃｍ２以上を合格とした。
【００３２】
その結果、図７に示すように、横軸を周波数Ｘ（単位ｎｍ−１）、縦軸を振幅（強度）ｙ（単位ｎｍ２）とし、ＧＯＩの劣化のないウェーハを□、ＧＯＩの劣化のあるウェーハを×でプロットした時に、ＧＯＩの劣化のないウェーハの強度はｙ＜０．０００９６ｅ−１５Ｘの関係をかなりの精度で満たすことを発見した。
【００３３】
そして、以上の知見を基に、本発明者らは、表面粗さをＡＦＭで測定し、波長２０ｎｍ〜５０ｎｍに対応する周波数帯の振幅（強度）を求めて合否の判定を行うことで、ＧＯＩの劣化の有無を表面ＭＯＳ構造を形成せずとも容易に評価することができること、また製造過程において、上述のような判定を行う工程を製造工程に組み込むことで、ＧＯＩ劣化の抑制されたシリコン単結晶ウェーハを製造することができることを発想し、本発明を完成させた。
【００３４】
以下、本発明について詳細に説明するが、本発明はこれらに限定されるものではない。
本発明のシリコン単結晶ウェーハは、シリコン単結晶ウェーハの表面をＡＦＭで表面粗さを測定した時、波長２０ｎｍ〜５０ｎｍに対応する周波数帯の振幅（強度）が、波形をフーリエ変換して、周波数をＸ、振幅（強度）をｙとしたとき、ｙ＜０．０００９６ｅ−１５Ｘの関係を満たすものである。
【００３５】
上述のように、ＡＦＭで表面粗さを測定した時、波長２０ｎｍ〜５０ｎｍに対応する周波数帯の振幅（強度）が、波形をフーリエ変換して、周波数をＸ、振幅をｙとしたときｙ＜０．０００９６ｅ−１５Ｘの関係を満たす本発明のシリコン単結晶ウェーハは、ゲート酸化膜が薄い場合であっても、表面粗さに依存するＧＯＩの劣化がほとんどないものである。
【００３６】
ここで、本発明のシリコン単結晶ウェーハは、縦型熱処理炉でアニールされたものとすることができる。
このように、熱処理炉から取り出される際に表面に薄く不均一な酸化膜が形成されやすい縦型熱処理炉によってアニールしたものは、洗浄で表面ラフネスが悪化しやすいアニールウェーハであるが、本発明で規定する先の関係を満たすようなものであれば、ゲート酸化膜が薄い場合であっても、ＧＯＩの劣化のないシリコン単結晶ウェーハとすることができる。
【００３７】
そして、このような本発明のシリコン単結晶ウェーハは以下に示すような製造方法によって製造することができる。しかし、もちろんこれに限定されるものではない。
【００３８】
まずシリコン単結晶インゴットを準備する。このシリコン単結晶インゴットには、一般的なものを準備すれば良く、例えばチョクラルスキー法によって育成されたものとすることができる。
次に、準備したシリコン単結晶インゴットをスライスして、複数枚のスライス基板とする。このスライスも、一般的なものとすれば良く、例えば内周刃スライサあるいはワイヤソー等の切断装置によってスライスすることができる。
【００３９】
そして、得られた複数枚のスライス基板に対して、ラッピング・エッチング・研磨のうち少なくとも１つを行って、基板とする。このラッピング・エッチング・研磨も一般的な条件で行えば良く、製造するシリコン単結晶ウェーハの仕様に応じて、適宜選択することができる。
【００４０】
ここで、作製した複数枚の基板に対して、縦型熱処理炉でアニール熱処理することができる。このアニール熱処理はアルゴン１００％雰囲気が望ましい。
縦型熱処理炉でアニール熱処理を行うことによって、熱処理炉から取り出す際に基板表面に膜厚が不均一で薄い酸化膜が形成されやすい。このようなアニール後の基板に対してＲＣＡ洗浄を行うと、酸化膜のエッチングのみならず基板のシリコンまでエッチングされ、表面ラフネスが悪化してしまう。従来はゲート酸化膜が２５ｎｍ前後と厚かったのでこの表面ラフネスは問題とならなかったが、数ｎｍと薄くなった場合にこの表面ラフネスの悪化によってＧＯＩの劣化が発生する。しかしアニールを行っても、本発明の製造方法ではＧＯＩの劣化についての判定を行うため、ＧＯＩの劣化が抑制されたシリコン単結晶ウェーハを製造することができる。なお、シリコンウェーハをアルゴン雰囲気下で熱処理することによって、ウェーハ表面の結晶欠陥の除去等の改質をすることができる。
【００４１】
その後、複数枚の加工後の基板から、ＡＦＭで表面粗さを評価するために、少なくとも１枚を抜き取る。この時の抜き取る基板はインゴットの任意の位置から切り出された基板を選べばよく、特に位置を特定する必要はない。
【００４２】
その後、抜き取った基板の表面粗さをＡＦＭにて評価する。
そしてその評価値から波長２０ｎｍ〜５０ｎｍに対応する周波数帯の振幅（強度）を求め、基板の合否の判定を行う。
【００４３】
この時、合否の判定に、表面粗さをＡＦＭで測定した時の測定値の波形をフーリエ変換して、周波数をＸ、前記振幅（強度）をｙとしたとき、ｙ＜０．０００９６ｅ−１５Ｘの関係を満たす場合を合格、満たさない場合を不合格と判定することができる。
ゲート酸化膜が数ｎｍと薄い場合のＧＯＩの劣化は、表面粗さをＡＦＭで測定した時の測定値の波形をフーリエ変換して、周波数をＸ、前記振幅（強度）をｙとしたとき、ｙ＜０．０００９６ｅ−１５Ｘの関係を満たすかどうかで評価することができる。このため、シリコン単結晶ウェーハが完成した際にＧＯＩの劣化があるものかどうかを製造過程で容易に且つ短時間で評価することができる。また、製造されたシリコン単結晶ウェーハは、ゲート酸化膜が数ｎｍと薄い場合でもＧＯＩの劣化が抑制されたものとすることができる。
【００４４】
そして、判定が合格の場合は次工程へ、不合格の場合は再加工を行う。この再加工としては、表面粗さを改善するための処理を行うことが望ましい。そしてこれによってシリコン単結晶ウェーハが製造される。
ここで、再加工を行った後に、少なくとも１枚以上抜き取って表面粗さを評価し、合格と判断した後に次工程に送ることが望ましい。
【００４５】
また、再加工は、複数枚の加工後の基板に犠牲酸化膜を形成した後に、該犠牲酸化膜をＨＦ溶液にて除去する処理とすることができる。
このように、犠牲酸化膜を形成し、ＨＦ溶液によって除去することによって、表面形状を緩和させることができ、ゲート酸化膜が薄い場合のＧＯＩの劣化に影響する表面粗さを低減することができる。
【００４６】
このように、本発明のシリコン単結晶ウェーハの製造方法によれば、ゲート酸化膜が数ｎｍと薄い場合であってもＧＯＩの劣化が発生しないシリコン単結晶ウェーハを製造することができる。
【００４７】
また、本発明のシリコン単結晶ウェーハの評価方法について以下に説明するが、もちろんこれに限定されるものではない。
【００４８】
まず、評価を行うシリコン単結晶ウェーハを準備する。
そして、準備したシリコン単結晶ウェーハの表面粗さをＡＦＭを用いて測定する。そして、波長２０ｎｍ〜５０ｎｍに対応する周波数帯の振幅（強度）を計算し、酸化膜耐圧の劣化の有無を評価する。
【００４９】
ここで、劣化の有無の判定に、波形をフーリエ変換して、周波数をＸ、振幅をｙとしたとき、ｙ＜０．０００９６ｅ−１５Ｘの関係を満たす時を劣化無し、満たさない時を劣化有りとすることができる。
前述のように、表面粗さをＡＦＭで測定して波形をフーリエ変換した時の波長２０〜５０ｎｍに対応する周波数帯の振幅ｙが、周波数をＸとした場合に、ｙ＜０．０００９６ｅ−１５Ｘの関係を満たすシリコン単結晶ウェーハは、ゲート酸化膜が薄くてもＧＯＩの劣化のないシリコン単結晶ウェーハである。このため、この関係式を用いてＧＯＩの劣化の有無を評価することで、容易に、且つ高精度にＧＯＩの劣化の有無を評価することができる。
【００５０】
このような本発明のシリコン単結晶ウェーハの評価方法によれば、表面にＭＯＳ構造を形成する必要があるＧＯＩ法と比較して、ＡＦＭで評価することでＧＯＩの劣化を評価することができる。このため、容易に且つ短時間でＧＯＩの劣化を高精度に評価することができる。
【実施例】
【００５１】
以下、実施例を示して本発明をより具体的に説明するが、もちろん本発明はこれらに限定されるものではない。
（実施例）
まず、チョクラルスキー法によって、直径２００ｍｍの窒素ドープシリコン単結晶インゴットと、引上げ速度を調整して全面Ｎ領域の無欠陥シリコン単結晶インゴットを準備した。そして各々のインゴットをワイヤソーを用いて切断し、スライス基板を複数枚作製した。その後、スライス基板に対してエッチング及び研磨を行った。
次に窒素ドープシリコン単結晶インゴットから作製した基板のみに対してＡｒ雰囲気下１２００℃で１時間縦型炉で熱処理を行った。
【００５２】
その後、アニールした基板と無欠陥シリコン単結晶基板を１枚抜き取り、ＡＦＭにて表面粗さの測定を行った。そして波形をフーリエ変換して、各周波数毎の振幅（強度）を計算した。その結果を表１に示す。
【００５３】
【表１】
【００５４】
その結果、無欠陥シリコン単結晶基板は、波長２０〜５０ｎｍの周波数帯の振幅はすべてｙ＜０．０００９６ｅ−１５Ｘの関係を満たしていることが判った。これに対し、アニールした基板は今回の製造では波長２０〜５０ｎｍの周波数帯の振幅はすべてｙ＜０．０００９６ｅ−１５Ｘの関係を満たしていないことが判った。
【００５５】
そこで、抜き取り時に抜き取らなかったアニール基板の一部に対して、パイロジェニック雰囲気下、９５０℃のパイロジェニック酸化によって１５０ｎｍの犠牲酸化膜を形成し、その後濃度５％のＨＦ溶液に犠牲酸化膜形成を行った基板を浸漬させて犠牲酸化膜を除去した。
そして再び基板を１枚抜き取り、ＡＦＭにて表面粗さの測定を行い同様の計算を行った結果を表１に示す。
その結果、犠牲酸化膜除去後の基板は、波長２０〜５０ｎｍの周波数帯の振幅はすべてｙ＜０．０００９６ｅ−１５Ｘの関係を満たしていることが判った。
【００５６】
そして、製造した基板に対して最終仕上げを行い、シリコン単結晶ウェーハとした。
この作製したシリコン単結晶ウェーハが、ＧＯＩの劣化があるかどうか判断するため、アニールウェーハ（犠牲酸化なし）、無欠陥シリコン単結晶ウェーハ、犠牲酸化膜除去ウェーハに対して、５ｎｍの厚さのゲート酸化膜を形成し、その酸化膜耐圧を評価するためにＴＤＤＢ特性の評価を行った。このとき、ＧＯＩの評価は１００℃で１ｍＡ／ｃｍ２の電流を加えた時のＴＤＤＢ特性評価を行い、累積故障率９０％でのＱｂｄ値が０．１８Ｃ／ｃｍ２以上を合格とした。
【００５７】
その結果、アニールウェーハはＧＯＩが劣化したが、無欠陥シリコン単結晶ウェーハと犠牲酸化膜除去ウェーハはＧＯＩの劣化がなく、良好な酸化膜耐圧であった。
【００５８】
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
【技術分野】
【０００１】
本発明は、シリコン単結晶ウェーハとその製造方法並びにその評価方法に関し、具体的には、ゲート酸化膜の膜厚が５ｎｍ程度と薄膜であっても、酸化膜耐圧（ＧＯＩ）の劣化がないシリコン単結晶ウェーハとその製造方法並びにその評価方法に関する。
【背景技術】
【０００２】
最近のＣＭＯＳ等では、ゲート酸化膜の厚さが数ｎｍと酸化膜の厚さを極めて薄くすることが求められている。このような薄い酸化膜では、ウェーハ表面の凹凸が酸化膜形成後にも酸化膜の凹凸として相似的に伝達される。
【０００３】
このため、従来の２５ｎｍの酸化膜厚さ（ＳＥＭＩ規格）のウェーハでＧＯＩ評価の測定を行った場合では検出されなかったＧＯＩの劣化が、上記のような薄いゲート酸化膜では検出される。ＧＯＩはウェーハ表面の平坦性が高いほど均一性が向上するため、ウェーハ表面はできるだけ平坦にしなければならない（特許文献１参照）。
例えば、１０ｎｍ以下の酸化膜で測定されるウェーハのＧＯＩは表面ラフネスに依存し、ＡＦＭ（原子間力顕微鏡）で測定されるＲａ値が０．１ｎｍ以下であると、ＧＯＩの劣化のないウェーハであると見なせた。
【０００４】
【特許文献１】特開平６−１４０３７７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
そして、評価技術の向上によって、酸化膜厚が数ｎｍの場合のＧＯＩの評価技術も近年確立された。しかし、この新たな評価技術で薄い酸化膜のシリコン単結晶ウェーハのＧＯＩを評価する場合、ウェーハによってはＲａ値が小さい場合であってもＧＯＩの劣化が発生することが見受けられる。
【０００６】
例えば、Ｒａがほとんど同じ全面Ｎ領域の無欠陥シリコン単結晶ウェーハと窒素ドープシリコン単結晶アニールウェーハでは、ゲート酸化膜の厚さが２５ｎｍの時には、ＴＤＤＢ法で評価を行うと、絶縁破壊に至る電荷量（Ｑｂｄ）に違いはほとんど見られないが、ゲート酸化膜の厚さが５ｎｍの場合、ウェーハの真性領域でＱｂｄ値が大きく異なり、窒素ドープシリコン単結晶アニールウェーハは、無欠陥シリコン単結晶ウェーハに比べてＱｂｄ値が小さいことがわかった。また、Ｒａが０．１以上のウェーハであってもＱｂｄ値が劣化しないこともあった。
ここで、ＴＤＤＢ（Ｔｉｍｅ Ｄｅｐｅｎｄｅｎｔ Ｄｉｅｌｅｃｔｒｉｃ Ｂｒｅａｋｄｏｗｎ）法とは、絶縁膜に一定の電圧または電流を連続的に印加し続け、所定の時間間隔で電流または電圧を検出して経時的な変化を求め、絶縁破壊に至るまでの時間、その経過等を詳細に評価する方法である。
【０００７】
このように、Ｒａ値が小さいウェーハであっても、ゲート酸化膜の厚さが薄い場合ＧＯＩの劣化が見受けられる。つまり、ゲート酸化膜の厚さが薄い場合は、Ｒａ値とＧＯＩの劣化には完全な相関が無さそうであることがわかってきた。こうなると、表面に実際にＭＯＳ構造を形成して評価を行わないとＧＯＩの劣化を完全に評価することができないこととなるが、この方法では手間が掛かり、また破壊検査であるため、コストが高い。
【０００８】
本発明は上記問題に鑑みなされたものであって、ゲート酸化膜の厚さが数ｎｍと薄い場合であってもＧＯＩの劣化がないシリコン単結晶ウェーハとその製造方法、並びにゲート酸化膜が薄い場合にＧＯＩの劣化がないことをＴＤＤＢ法などに比べて容易に評価することのできる評価方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記課題を解決するため、本発明では、シリコン単結晶ウェーハであって、該シリコン単結晶ウェーハの表面をＡＦＭで表面粗さを測定した時、波長２０ｎｍ〜５０ｎｍに対応する周波数帯の振幅（強度）が、前記表面粗さをＡＦＭで測定した時の測定値の波形をフーリエ変換して、周波数をＸ、前記振幅（強度）をｙとしたとき、ｙ＜０．０００９６ｅ−１５Ｘの関係を満たすものであることを特徴とするシリコン単結晶ウェーハを提供する。
【００１０】
詳しくは後述するが、ゲート酸化膜の厚さが数ｎｍの場合のＧＯＩは表面ラフネスに依存するが、単にＲａ値で示されるのではなく、波長２０ｎｍ〜５０ｎｍに対応する周波数帯の振幅（強度）に依存することがわかった。そして、ＡＦＭで表面粗さを測定したときの波形をフーリエ変換して、周波数をＸ、振幅をｙとしたときに、ｙ＜０．０００９６ｅ−１５Ｘの関係を満たすようなシリコン単結晶ウェーハであれば、ゲート酸化膜が数ｎｍと薄い場合であっても、ＧＯＩの劣化が強く抑制されたシリコン単結晶ウェーハとすることができる。
【００１１】
また、前記シリコン単結晶ウェーハは、縦型熱処理炉でアニールされたものとすることができる。
縦型熱処理炉でアニールされたウェーハは、熱処理炉から取り出される際に表面に形成される酸化膜の厚さが薄く、また不均一となることが多い。そしてこのような不均一な酸化膜を有するウェーハは、アニール後洗浄において酸化膜がエッチングされる際に部分的に薄いところがシリコンまでエッチングされるため表面ラフネスが悪化してしまう。そしてこの表面ラフネスの悪化がゲート酸化膜が薄くなった場合に大きな影響を与える。しかし本発明のシリコン単結晶ウェーハは、ゲート酸化膜が薄くなった場合であってもＧＯＩの劣化が強く抑制されたものであり、縦型熱処理炉で表面に不均一な酸化膜が形成され易いものであっても、ＧＯＩの劣化を抑制することができるものとなっている。
【００１２】
また、本発明では、シリコン単結晶ウェーハの製造方法であって、少なくとも、シリコン単結晶インゴットを準備する工程と、該シリコン単結晶インゴットをスライスしてスライス基板を複数枚作製する工程と、該複数枚のスライス基板に、ラッピング・エッチング・研磨のうち少なくとも１つを行って複数枚の基板に加工する加工工程と、該複数枚の基板から少なくとも１枚を抜き取る工程と、該抜き取り工程で抜き取った基板の表面粗さをＡＦＭで測定し、波長２０ｎｍ〜５０ｎｍに対応する周波数帯の振幅（強度）を求めて合否を判定する工程と、前記判定が合格の場合は次工程へ送り、不合格の場合は再加工を行う工程と、を含むことを特徴とするシリコン単結晶ウェーハの製造方法を提供する。
【００１３】
前述のように、ゲート酸化膜の厚さが数ｎｍの場合のＧＯＩは表面ラフネスに依存するが、単にＲａ値で示されるのではなく、波長２０ｎｍ〜５０ｎｍに対応する周波数帯の振幅（強度）に依存する。そしてシリコン単結晶ウェーハを製造する際に、複数枚から少なくとも一枚抜き取り、抜き取った基板の表面粗さをＡＦＭで測定し、波長２０ｎｍ〜５０ｎｍに対応する周波数帯の振幅（強度）を求め、判定を行う。そして判定が合格ならば抜き取り時に残った基板を次工程に送り、不合格ならば残りの基板に再加工を行うことによって、ゲート酸化膜が薄くてもＧＯＩの劣化のないシリコン単結晶ウェーハを確実に製造することができる。
【００１４】
このとき、前記合否の判定を、前記表面粗さをＡＦＭで測定した時の測定値の波形をフーリエ変換して、周波数をＸ、前記振幅（強度）をｙとしたとき、ｙ＜０．０００９６ｅ−１５Ｘの関係を満たす場合を合格、満たさない場合を不合格と判定することが好ましい。
表面粗さをＡＦＭで測定した時の測定値の波形をフーリエ変換して、周波数をＸ、振幅（強度）をｙとしたとき、振幅ｙがｙ＜０．０００９６ｅ−１５Ｘの関係を満たすようなシリコン単結晶ウェーハは、ゲート酸化膜が数ｎｍと薄くてもＧＯＩの劣化のないものであるため、この関係式を満たすか満たさないかで合否の判定を行うことによって、製造されたシリコン単結晶ウェーハがＧＯＩの劣化がないものであるかどうかを工程中により容易に判断することができる。そのため製造されたシリコン単結晶ウェーハはＧＯＩ劣化が抑制されたものとすることができる。
【００１５】
また、前記再加工は、前記複数枚の加工基板に犠牲酸化膜を形成した後に、該犠牲酸化膜をＨＦ溶液にて除去する処理とすることが好ましい。
このように、犠牲酸化膜を形成してＨＦ溶液で除去することによって、例えばアニールされた加工基板表面の不均一な酸化膜を完全かつ容易に除去することができる。また犠牲酸化膜を形成することによって、表面形状を緩和させることができる。このため、波長２０ｎｍ〜５０ｎｍに対応する周波数帯の振幅（強度）を改善することができ、１回目の判定で不合格であっても破棄することなく、再加工によってＧＯＩ劣化を抑制されたシリコン単結晶ウェーハとすることができる。
【００１６】
そして、本発明は、前記加工工程と、前記抜き取り工程の間に、アニール熱処理を縦型熱処理炉で行う場合に適用することが好ましい。
通常、縦型熱処理炉でアニールされた基板は、熱処理炉から取り出される際に表面に形成される酸化膜の厚さが薄く、また不均一になりやすい。そしてこのような不均一な酸化膜を有する基板をアニール後に洗浄すると、この不均一な酸化膜がエッチングされる際に部分的に薄いところがシリコンまでエッチングされるため表面ラフネスが悪化して、ＧＯＩに影響する。
しかし、このように縦型熱処理炉でアニールされたシリコン単結晶ウェーハであっても、本発明の製造方法によれば、ＧＯＩの劣化が抑制されたものだけを次工程送りとすることができる。また縦型熱処理炉でのアニールによって、近年の大口径ウェーハに対応することができるとともに表層近傍の結晶欠陥を消滅させることができる。
【００１７】
更に、本発明では、シリコン単結晶ウェーハの評価方法であって、該シリコン単結晶ウェーハの表面粗さをＡＦＭで測定し、波長２０ｎｍ〜５０ｎｍに対応する周波数帯の振幅（強度）を計算し、酸化膜耐圧の劣化の有無を評価することを特徴とするシリコン単結晶ウェーハの評価方法を提供する。
【００１８】
表面粗さをＡＦＭで測定した時の波長２０〜５０ｎｍに対応する周波数帯の振幅にゲート酸化膜の厚さが数ｎｍの時のＧＯＩが依存するため、これを用いてＧＯＩの劣化の有無を評価することによって、現実に表面にＭＯＳ構造を形成しなくてもＡＦＭでシリコン単結晶ウェーハ表面を測定することでＧＯＩの劣化の評価の代替とできるため、非常に簡単にＧＯＩの劣化の有無を評価することができる。
【００１９】
このとき、前記評価を、前記表面粗さをＡＦＭで測定した時の測定値の波形をフーリエ変換して、周波数をＸ、前記振幅（強度）をｙとしたとき、ｙ＜０．０００９６ｅ−１５Ｘの関係を満たす時を劣化無し、満たさない時を劣化有りとすることが好ましい。
表面粗さをＡＦＭで測定して波形をフーリエ変換した時の波長２０〜５０ｎｍに対応する周波数帯の振幅ｙが、周波数をＸとした場合に、ｙ＜０．０００９６ｅ−１５Ｘの関係を満たす場合、そのシリコン単結晶ウェーハは、ゲート酸化膜が薄い場合でもＧＯＩの劣化が抑制されたものである。逆に先の関係を満たさないシリコン単結晶ウェーハは、ＧＯＩの劣化が発生してしまう。従って、この関係式を満たすか満たさないかでシリコン単結晶ウェーハのＧＯＩの劣化の有無をより容易に評価できる。
【発明の効果】
【００２０】
以上説明したように、本発明によれば、ゲート酸化膜の厚さが数ｎｍと薄い場合であってもＧＯＩの劣化がないシリコン単結晶ウェーハとその製造方法、並びにＧＯＩ劣化がないことをＴＤＤＢ法などに比べて容易且つ高精度に評価することのできる評価方法が提供される。
【図面の簡単な説明】
【００２１】
【図１】条件Ａ〜Ｃのシリコン単結晶ウェーハの表面ラフネスをＡＦＭで測定し、波形をフーリエ変換した場合に、波長１０ｎｍに対応する周波数の振幅強度と、Ｑｂｄ値を示すグラフである。
【図２】条件Ａ〜Ｃのシリコン単結晶ウェーハの表面ラフネスをＡＦＭで測定し、波形をフーリエ変換した場合に、波長２０ｎｍに対応する周波数の振幅強度と、Ｑｂｄ値を示すグラフである。
【図３】条件Ａ〜Ｃのシリコン単結晶ウェーハの表面ラフネスをＡＦＭで測定し、波形をフーリエ変換した場合に、波長３０ｎｍに対応する周波数の振幅強度と、Ｑｂｄ値を示すグラフである。
【図４】条件Ａ〜Ｃのシリコン単結晶ウェーハの表面ラフネスをＡＦＭで測定し、波形をフーリエ変換した場合に、波長５０ｎｍに対応する周波数の振幅強度と、Ｑｂｄ値を示すグラフである。
【図５】条件Ａ〜Ｃのシリコン単結晶ウェーハの表面ラフネスをＡＦＭで測定し、波形をフーリエ変換した場合に、波長１００ｎｍに対応する周波数の振幅強度と、Ｑｂｄ値を示すグラフである。
【図６】条件Ａ〜Ｃのシリコン単結晶ウェーハの表面ラフネスをＡＦＭで測定し、波形をフーリエ変換した場合に、波長５００ｎｍに対応する周波数の振幅強度と、Ｑｂｄ値を示すグラフである。
【図７】表面粗さをＡＦＭで評価した時の波形をフーリエ変換した時の、周波数と振幅の関係、及びそれらとＧＯＩの劣化の有無の関係を示すグラフである。
【発明を実施するための形態】
【００２２】
以下、本発明についてより具体的に説明する。
前述のように、近年、Ｒａ値が小さいウェーハであっても、ゲート酸化膜の厚さが薄い場合ＧＯＩの劣化が見受けられるようになり、この問題の解決策が待たれていた。
【００２３】
そこで、本発明者らは、ゲート酸化膜の厚さが数ｎｍと薄い場合のＧＯＩの劣化の原因について以下のような検討を行った。
【００２４】
まず、縦型熱処理炉でＡｒアニールを行った表面ラフネスが良好（Ｒａ＝０．１０）な窒素ドープシリコン単結晶アニールウェーハＡ（以下条件Ａウェーハとも記載）４枚と、表面ラフネスが良好（Ｒａ＝０．０８）な無欠陥シリコン単結晶ウェーハＢ（以下条件Ｂウェーハとも記載）３枚と、縦型熱処理炉でＡｒアニールを行った後に犠牲酸化・ＨＦ溶液洗浄を行った表面ラフネスが通常水準（Ｒａ＝０．１２）の窒素ドープシリコン単結晶アニールウェーハＣ（以下条件Ｃウェーハとも記載）３枚について、ＧＯＩ評価を行ってＱｂｄ値を測定し、ＧＯＩの劣化の原因と、劣化とリンクするパラメータについて調査を行った。
【００２５】
前述のように、Ｒａ値が０．１ｎｍ以下であれば、ゲート酸化膜が薄い場合でもＧＯＩの劣化のないウェーハとすることができると考えられてきた。
しかし、本発明者らは、縦型熱処理炉でＡｒアニールを行った条件Ａのウェーハを５ｎｍのゲート酸化膜の条件でＧＯＩを評価したところ、Ｒａ値が０．１と良好であるにもかかわらず劣化が発生することを発見した。また、同じように縦型熱処理炉でＡｒアニール処理を行った条件Ｃのウェーハは、Ｒａ値が０．１以下ではないにもかかわらず、ＧＯＩの劣化が発生しないことも発見した。なお、条件Ｂウェーハは、従来通り、Ｒａが良好で、且つＧＯＩの劣化が抑制されたものであることも判った。
【００２６】
そこで、本発明者らは、Ｒａ値とは異なるパラメータがＧＯＩの劣化と関連すると考え、様々な検討を行ったところ、表面ラフネスのうち、ある周波数帯の振幅強度とＱｂｄ値に関連があることを発見した。
【００２７】
具体的には図１〜６を参照して説明する。図１は、条件Ａ〜Ｃのシリコン単結晶ウェーハの表面ラフネスをＡＦＭで測定し、波形をフーリエ変換した場合に、波長１０ｎｍに対応する周波数の振幅強度と、Ｑｂｄ値を示すグラフである。図２は波長２０ｎｍ、図３は波長３０ｎｍ、図４は波長５０ｎｍ、図５は波長１００ｎｍ、図６は波長５００ｎｍの場合の周波数の振幅強度と、Ｑｂｄ値を示すグラフである。
【００２８】
図１に示すように、条件Ａ〜Ｃのウェーハの波長１０ｎｍに対応する周波数の振幅強度は、どのウェーハもほとんど同じであるが、条件ＡウェーハのＱｂｄ値は小さく、ＧＯＩの劣化が激しいことが判った。これに対し条件Ｂ、ＣのウェーハはＱｂｄ値が大きく、劣化がさほどないことが判る。
そして、図２に示すように、Ｑｂｄ値が小さい条件Ａウェーハは、波長２０ｎｍに対応する振幅が条件Ｂ、Ｃのウェーハに比べて大きいことが判った。同様に図３、図４に示すように、波長３０ｎｍ、波長５０ｎｍに対応する周波数の振幅強度が条件Ｂ、ＣのウェーハはＱｂｄが小さくならず、ＧＯＩの劣化が抑制されたものと見なせることが判った。
【００２９】
更に波長が長くなった１００ｎｍに対応する周波数の振幅強度は条件Ｃのウェーハは大きいにもかかわらずＱｂｄ値が小さくなく、関連がないと考えられる。そして条件Ｃのウェーハは、波長５００ｎｍに対応する周波数の振幅強度はＱｂｄ値が小さい条件Ａのウェーハとほぼ同様であるにもかかわらずＧＯＩの劣化は発生しない。
【００３０】
以上のことから、Ｑｂｄ値が小さくなる、つまりＧＯＩの劣化の発生に関係があるのはＲａ値ではなく、表面粗さをＡＦＭで評価した際に波長２０ｎｍ〜５０ｎｍに対応する周波数の振幅であって、この周波数帯の振幅が小さければ、ゲート酸化膜が薄い場合であってもＧＯＩの劣化はないシリコン単結晶ウェーハと見なせることを発見した。
【００３１】
そして、波長２０ｎｍ〜５０ｎｍに対応する周波数（周波数は０．０２〜０．０５［ｎｍ−１］）の振幅が、どのような関係を満たす程度に小さければＧＯＩの劣化がないものとなるか、本発明者らは更なる詳細な検討を行った。このとき、ＧＯＩの評価は１００℃で１ｍＡ／ｃｍ２の電流を加えた時のＴＤＤＢ特性評価を行い、累積故障率９０％でのＱｂｄ値が０．１８Ｃ／ｃｍ２以上を合格とした。
【００３２】
その結果、図７に示すように、横軸を周波数Ｘ（単位ｎｍ−１）、縦軸を振幅（強度）ｙ（単位ｎｍ２）とし、ＧＯＩの劣化のないウェーハを□、ＧＯＩの劣化のあるウェーハを×でプロットした時に、ＧＯＩの劣化のないウェーハの強度はｙ＜０．０００９６ｅ−１５Ｘの関係をかなりの精度で満たすことを発見した。
【００３３】
そして、以上の知見を基に、本発明者らは、表面粗さをＡＦＭで測定し、波長２０ｎｍ〜５０ｎｍに対応する周波数帯の振幅（強度）を求めて合否の判定を行うことで、ＧＯＩの劣化の有無を表面ＭＯＳ構造を形成せずとも容易に評価することができること、また製造過程において、上述のような判定を行う工程を製造工程に組み込むことで、ＧＯＩ劣化の抑制されたシリコン単結晶ウェーハを製造することができることを発想し、本発明を完成させた。
【００３４】
以下、本発明について詳細に説明するが、本発明はこれらに限定されるものではない。
本発明のシリコン単結晶ウェーハは、シリコン単結晶ウェーハの表面をＡＦＭで表面粗さを測定した時、波長２０ｎｍ〜５０ｎｍに対応する周波数帯の振幅（強度）が、波形をフーリエ変換して、周波数をＸ、振幅（強度）をｙとしたとき、ｙ＜０．０００９６ｅ−１５Ｘの関係を満たすものである。
【００３５】
上述のように、ＡＦＭで表面粗さを測定した時、波長２０ｎｍ〜５０ｎｍに対応する周波数帯の振幅（強度）が、波形をフーリエ変換して、周波数をＸ、振幅をｙとしたときｙ＜０．０００９６ｅ−１５Ｘの関係を満たす本発明のシリコン単結晶ウェーハは、ゲート酸化膜が薄い場合であっても、表面粗さに依存するＧＯＩの劣化がほとんどないものである。
【００３６】
ここで、本発明のシリコン単結晶ウェーハは、縦型熱処理炉でアニールされたものとすることができる。
このように、熱処理炉から取り出される際に表面に薄く不均一な酸化膜が形成されやすい縦型熱処理炉によってアニールしたものは、洗浄で表面ラフネスが悪化しやすいアニールウェーハであるが、本発明で規定する先の関係を満たすようなものであれば、ゲート酸化膜が薄い場合であっても、ＧＯＩの劣化のないシリコン単結晶ウェーハとすることができる。
【００３７】
そして、このような本発明のシリコン単結晶ウェーハは以下に示すような製造方法によって製造することができる。しかし、もちろんこれに限定されるものではない。
【００３８】
まずシリコン単結晶インゴットを準備する。このシリコン単結晶インゴットには、一般的なものを準備すれば良く、例えばチョクラルスキー法によって育成されたものとすることができる。
次に、準備したシリコン単結晶インゴットをスライスして、複数枚のスライス基板とする。このスライスも、一般的なものとすれば良く、例えば内周刃スライサあるいはワイヤソー等の切断装置によってスライスすることができる。
【００３９】
そして、得られた複数枚のスライス基板に対して、ラッピング・エッチング・研磨のうち少なくとも１つを行って、基板とする。このラッピング・エッチング・研磨も一般的な条件で行えば良く、製造するシリコン単結晶ウェーハの仕様に応じて、適宜選択することができる。
【００４０】
ここで、作製した複数枚の基板に対して、縦型熱処理炉でアニール熱処理することができる。このアニール熱処理はアルゴン１００％雰囲気が望ましい。
縦型熱処理炉でアニール熱処理を行うことによって、熱処理炉から取り出す際に基板表面に膜厚が不均一で薄い酸化膜が形成されやすい。このようなアニール後の基板に対してＲＣＡ洗浄を行うと、酸化膜のエッチングのみならず基板のシリコンまでエッチングされ、表面ラフネスが悪化してしまう。従来はゲート酸化膜が２５ｎｍ前後と厚かったのでこの表面ラフネスは問題とならなかったが、数ｎｍと薄くなった場合にこの表面ラフネスの悪化によってＧＯＩの劣化が発生する。しかしアニールを行っても、本発明の製造方法ではＧＯＩの劣化についての判定を行うため、ＧＯＩの劣化が抑制されたシリコン単結晶ウェーハを製造することができる。なお、シリコンウェーハをアルゴン雰囲気下で熱処理することによって、ウェーハ表面の結晶欠陥の除去等の改質をすることができる。
【００４１】
その後、複数枚の加工後の基板から、ＡＦＭで表面粗さを評価するために、少なくとも１枚を抜き取る。この時の抜き取る基板はインゴットの任意の位置から切り出された基板を選べばよく、特に位置を特定する必要はない。
【００４２】
その後、抜き取った基板の表面粗さをＡＦＭにて評価する。
そしてその評価値から波長２０ｎｍ〜５０ｎｍに対応する周波数帯の振幅（強度）を求め、基板の合否の判定を行う。
【００４３】
この時、合否の判定に、表面粗さをＡＦＭで測定した時の測定値の波形をフーリエ変換して、周波数をＸ、前記振幅（強度）をｙとしたとき、ｙ＜０．０００９６ｅ−１５Ｘの関係を満たす場合を合格、満たさない場合を不合格と判定することができる。
ゲート酸化膜が数ｎｍと薄い場合のＧＯＩの劣化は、表面粗さをＡＦＭで測定した時の測定値の波形をフーリエ変換して、周波数をＸ、前記振幅（強度）をｙとしたとき、ｙ＜０．０００９６ｅ−１５Ｘの関係を満たすかどうかで評価することができる。このため、シリコン単結晶ウェーハが完成した際にＧＯＩの劣化があるものかどうかを製造過程で容易に且つ短時間で評価することができる。また、製造されたシリコン単結晶ウェーハは、ゲート酸化膜が数ｎｍと薄い場合でもＧＯＩの劣化が抑制されたものとすることができる。
【００４４】
そして、判定が合格の場合は次工程へ、不合格の場合は再加工を行う。この再加工としては、表面粗さを改善するための処理を行うことが望ましい。そしてこれによってシリコン単結晶ウェーハが製造される。
ここで、再加工を行った後に、少なくとも１枚以上抜き取って表面粗さを評価し、合格と判断した後に次工程に送ることが望ましい。
【００４５】
また、再加工は、複数枚の加工後の基板に犠牲酸化膜を形成した後に、該犠牲酸化膜をＨＦ溶液にて除去する処理とすることができる。
このように、犠牲酸化膜を形成し、ＨＦ溶液によって除去することによって、表面形状を緩和させることができ、ゲート酸化膜が薄い場合のＧＯＩの劣化に影響する表面粗さを低減することができる。
【００４６】
このように、本発明のシリコン単結晶ウェーハの製造方法によれば、ゲート酸化膜が数ｎｍと薄い場合であってもＧＯＩの劣化が発生しないシリコン単結晶ウェーハを製造することができる。
【００４７】
また、本発明のシリコン単結晶ウェーハの評価方法について以下に説明するが、もちろんこれに限定されるものではない。
【００４８】
まず、評価を行うシリコン単結晶ウェーハを準備する。
そして、準備したシリコン単結晶ウェーハの表面粗さをＡＦＭを用いて測定する。そして、波長２０ｎｍ〜５０ｎｍに対応する周波数帯の振幅（強度）を計算し、酸化膜耐圧の劣化の有無を評価する。
【００４９】
ここで、劣化の有無の判定に、波形をフーリエ変換して、周波数をＸ、振幅をｙとしたとき、ｙ＜０．０００９６ｅ−１５Ｘの関係を満たす時を劣化無し、満たさない時を劣化有りとすることができる。
前述のように、表面粗さをＡＦＭで測定して波形をフーリエ変換した時の波長２０〜５０ｎｍに対応する周波数帯の振幅ｙが、周波数をＸとした場合に、ｙ＜０．０００９６ｅ−１５Ｘの関係を満たすシリコン単結晶ウェーハは、ゲート酸化膜が薄くてもＧＯＩの劣化のないシリコン単結晶ウェーハである。このため、この関係式を用いてＧＯＩの劣化の有無を評価することで、容易に、且つ高精度にＧＯＩの劣化の有無を評価することができる。
【００５０】
このような本発明のシリコン単結晶ウェーハの評価方法によれば、表面にＭＯＳ構造を形成する必要があるＧＯＩ法と比較して、ＡＦＭで評価することでＧＯＩの劣化を評価することができる。このため、容易に且つ短時間でＧＯＩの劣化を高精度に評価することができる。
【実施例】
【００５１】
以下、実施例を示して本発明をより具体的に説明するが、もちろん本発明はこれらに限定されるものではない。
（実施例）
まず、チョクラルスキー法によって、直径２００ｍｍの窒素ドープシリコン単結晶インゴットと、引上げ速度を調整して全面Ｎ領域の無欠陥シリコン単結晶インゴットを準備した。そして各々のインゴットをワイヤソーを用いて切断し、スライス基板を複数枚作製した。その後、スライス基板に対してエッチング及び研磨を行った。
次に窒素ドープシリコン単結晶インゴットから作製した基板のみに対してＡｒ雰囲気下１２００℃で１時間縦型炉で熱処理を行った。
【００５２】
その後、アニールした基板と無欠陥シリコン単結晶基板を１枚抜き取り、ＡＦＭにて表面粗さの測定を行った。そして波形をフーリエ変換して、各周波数毎の振幅（強度）を計算した。その結果を表１に示す。
【００５３】
【表１】
【００５４】
その結果、無欠陥シリコン単結晶基板は、波長２０〜５０ｎｍの周波数帯の振幅はすべてｙ＜０．０００９６ｅ−１５Ｘの関係を満たしていることが判った。これに対し、アニールした基板は今回の製造では波長２０〜５０ｎｍの周波数帯の振幅はすべてｙ＜０．０００９６ｅ−１５Ｘの関係を満たしていないことが判った。
【００５５】
そこで、抜き取り時に抜き取らなかったアニール基板の一部に対して、パイロジェニック雰囲気下、９５０℃のパイロジェニック酸化によって１５０ｎｍの犠牲酸化膜を形成し、その後濃度５％のＨＦ溶液に犠牲酸化膜形成を行った基板を浸漬させて犠牲酸化膜を除去した。
そして再び基板を１枚抜き取り、ＡＦＭにて表面粗さの測定を行い同様の計算を行った結果を表１に示す。
その結果、犠牲酸化膜除去後の基板は、波長２０〜５０ｎｍの周波数帯の振幅はすべてｙ＜０．０００９６ｅ−１５Ｘの関係を満たしていることが判った。
【００５６】
そして、製造した基板に対して最終仕上げを行い、シリコン単結晶ウェーハとした。
この作製したシリコン単結晶ウェーハが、ＧＯＩの劣化があるかどうか判断するため、アニールウェーハ（犠牲酸化なし）、無欠陥シリコン単結晶ウェーハ、犠牲酸化膜除去ウェーハに対して、５ｎｍの厚さのゲート酸化膜を形成し、その酸化膜耐圧を評価するためにＴＤＤＢ特性の評価を行った。このとき、ＧＯＩの評価は１００℃で１ｍＡ／ｃｍ２の電流を加えた時のＴＤＤＢ特性評価を行い、累積故障率９０％でのＱｂｄ値が０．１８Ｃ／ｃｍ２以上を合格とした。
【００５７】
その結果、アニールウェーハはＧＯＩが劣化したが、無欠陥シリコン単結晶ウェーハと犠牲酸化膜除去ウェーハはＧＯＩの劣化がなく、良好な酸化膜耐圧であった。
【００５８】
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
【特許請求の範囲】
【請求項１】
シリコン単結晶ウェーハの製造方法であって、少なくとも、
シリコン単結晶インゴットを準備する工程と、
該シリコン単結晶インゴットをスライスしてスライス基板を複数枚作製する工程と、
該複数枚のスライス基板に、ラッピング・エッチング・研磨のうち少なくとも１つを行って複数枚の基板に加工する加工工程と、
該複数枚の基板から少なくとも１枚を抜き取る工程と、
該抜き取り工程で抜き取った基板の表面粗さをＡＦＭで測定し、波長２０ｎｍ〜５０ｎｍに対応する周波数帯の振幅（強度）を求めて合否を判定する工程と、
前記判定が合格の場合は次工程へ送り、不合格の場合は再加工を行う工程と、を含むことを特徴とするシリコン単結晶ウェーハの製造方法。
【請求項２】
前記合否の判定を、前記表面粗さをＡＦＭで測定した時の測定値の波形をフーリエ変換して、周波数をＸ、前記振幅（強度）をｙとしたとき、ｙ＜０．０００９６ｅ−１５Ｘの関係を満たす場合を合格、満たさない場合を不合格と判定することを特徴とする請求項１に記載のシリコン単結晶ウェーハの製造方法。
【請求項３】
前記再加工は、前記複数枚の加工基板に犠牲酸化膜を形成した後に、該犠牲酸化膜をＨＦ溶液にて除去する処理とすることを特徴とする請求項１または請求項２に記載のシリコン単結晶ウェーハの製造方法。
【請求項４】
前記加工工程と、前記抜き取り工程の間に、アニール熱処理を縦型熱処理炉で行うことを特徴とする請求項１ないし請求項３のいずれか１項に記載のシリコン単結晶ウェーハの製造方法。
【請求項５】
シリコン単結晶ウェーハの評価方法であって、
該シリコン単結晶ウェーハの表面粗さをＡＦＭで測定し、波長２０ｎｍ〜５０ｎｍに対応する周波数帯の振幅（強度）を計算し、酸化膜耐圧の劣化の有無を評価することを特徴とするシリコン単結晶ウェーハの評価方法。
【請求項６】
前記評価を、前記表面粗さをＡＦＭで測定した時の測定値の波形をフーリエ変換して、周波数をＸ、前記振幅（強度）をｙとしたとき、ｙ＜０．０００９６ｅ−１５Ｘの関係を満たす時を劣化無し、満たさない時を劣化有りとすることを特徴とする請求項５に記載のシリコン単結晶ウェーハの評価方法。
【請求項１】
シリコン単結晶ウェーハの製造方法であって、少なくとも、
シリコン単結晶インゴットを準備する工程と、
該シリコン単結晶インゴットをスライスしてスライス基板を複数枚作製する工程と、
該複数枚のスライス基板に、ラッピング・エッチング・研磨のうち少なくとも１つを行って複数枚の基板に加工する加工工程と、
該複数枚の基板から少なくとも１枚を抜き取る工程と、
該抜き取り工程で抜き取った基板の表面粗さをＡＦＭで測定し、波長２０ｎｍ〜５０ｎｍに対応する周波数帯の振幅（強度）を求めて合否を判定する工程と、
前記判定が合格の場合は次工程へ送り、不合格の場合は再加工を行う工程と、を含むことを特徴とするシリコン単結晶ウェーハの製造方法。
【請求項２】
前記合否の判定を、前記表面粗さをＡＦＭで測定した時の測定値の波形をフーリエ変換して、周波数をＸ、前記振幅（強度）をｙとしたとき、ｙ＜０．０００９６ｅ−１５Ｘの関係を満たす場合を合格、満たさない場合を不合格と判定することを特徴とする請求項１に記載のシリコン単結晶ウェーハの製造方法。
【請求項３】
前記再加工は、前記複数枚の加工基板に犠牲酸化膜を形成した後に、該犠牲酸化膜をＨＦ溶液にて除去する処理とすることを特徴とする請求項１または請求項２に記載のシリコン単結晶ウェーハの製造方法。
【請求項４】
前記加工工程と、前記抜き取り工程の間に、アニール熱処理を縦型熱処理炉で行うことを特徴とする請求項１ないし請求項３のいずれか１項に記載のシリコン単結晶ウェーハの製造方法。
【請求項５】
シリコン単結晶ウェーハの評価方法であって、
該シリコン単結晶ウェーハの表面粗さをＡＦＭで測定し、波長２０ｎｍ〜５０ｎｍに対応する周波数帯の振幅（強度）を計算し、酸化膜耐圧の劣化の有無を評価することを特徴とするシリコン単結晶ウェーハの評価方法。
【請求項６】
前記評価を、前記表面粗さをＡＦＭで測定した時の測定値の波形をフーリエ変換して、周波数をＸ、前記振幅（強度）をｙとしたとき、ｙ＜０．０００９６ｅ−１５Ｘの関係を満たす時を劣化無し、満たさない時を劣化有りとすることを特徴とする請求項５に記載のシリコン単結晶ウェーハの評価方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２０１３−３８４３５（Ｐ２０１３−３８４３５Ａ）
【公開日】平成２５年２月２１日（２０１３．２．２１）
【国際特許分類】
【出願番号】特願２０１２−２０１８１３（Ｐ２０１２−２０１８１３）
【出願日】平成２４年９月１３日（２０１２．９．１３）
【分割の表示】特願２００８−１７３１４２（Ｐ２００８−１７３１４２）の分割
【原出願日】平成２０年７月２日（２００８．７．２）
【出願人】（０００１９０１４９）信越半導体株式会社 (867)
【Ｆターム（参考）】
【公開日】平成２５年２月２１日（２０１３．２．２１）
【国際特許分類】
【出願日】平成２４年９月１３日（２０１２．９．１３）
【分割の表示】特願２００８−１７３１４２（Ｐ２００８−１７３１４２）の分割
【原出願日】平成２０年７月２日（２００８．７．２）
【出願人】（０００１９０１４９）信越半導体株式会社 (867)
【Ｆターム（参考）】
[ Back to top ]