スイッチング電源装置、スイッチング電源制御回路およびスイッチング電源装置の制御方法
【課題】いずれの動作モードでも電流の逆流を防止し、安定した同期整流機能が実現できる。
【解決手段】最大オン幅制御回路4では、一次側のMOSFETのオンタイミングに同期して同期整流素子であるMOSFETQsに対する最大オン幅の開始を指示するとともに、その所定時間後に最大オン幅の終了を指示する最大オン幅終了信号Tmot2を生成する。同期制御回路5では、Qsの同期駆動信号Vgsを生成する際に、Qsをターンオンさせるタイミングが、最大オン幅の開始を指示するタイミング、あるいはQsのドレイン・ソース間電圧Vdsにより検出される内蔵ダイオードDsの導通タイミングのいずれか遅いものに同期して決められ、Qsをターンオフさせるタイミングが、一次側のMOSFETのオフタイミング、あるいは最大オン幅の終了を指示するタイミングのいずれか早いものに同期して決められる。
【解決手段】最大オン幅制御回路4では、一次側のMOSFETのオンタイミングに同期して同期整流素子であるMOSFETQsに対する最大オン幅の開始を指示するとともに、その所定時間後に最大オン幅の終了を指示する最大オン幅終了信号Tmot2を生成する。同期制御回路5では、Qsの同期駆動信号Vgsを生成する際に、Qsをターンオンさせるタイミングが、最大オン幅の開始を指示するタイミング、あるいはQsのドレイン・ソース間電圧Vdsにより検出される内蔵ダイオードDsの導通タイミングのいずれか遅いものに同期して決められ、Qsをターンオフさせるタイミングが、一次側のMOSFETのオフタイミング、あるいは最大オン幅の終了を指示するタイミングのいずれか早いものに同期して決められる。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、電流共振インダクタと電流共振コンデンサを有する直列共振回路を備えたスイッチング電源装置、スイッチング電源制御回路およびスイッチング電源装置の制御方法に関し、とくに軽負荷時での電流の逆流を解消するスイッチング電源装置、スイッチング電源制御回路およびスイッチング電源装置の制御方法に関する。
【背景技術】
【0002】
従来のスイッチング電源装置としては、図5に示すような電流共振型コンバータを備えたものが知られている。この電流共振型コンバータには、入力直流電圧Viが共振インダクタLrと共振コンデンサCrを有する直列共振回路に印加され、MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)等からなる2つの主スイッチ素子Qa,Qbをオンオフして電力変換用のトランスTの第1巻線L1を流れる一次側電流の経路を制御することによって、トランスTの第1巻線L1に正弦波状の電流が流れる。また、トランスTの第2巻線L2、第3巻線L3(L1:L2:L3の巻線比をn:1:1とする。)には、それぞれ誘起した二次電流I1,I2を整流する整流ダイオードD1,D2と、負荷LDへの出力電圧VOを平滑する出力コンデンサCOとが接続されている。さらに、負荷LDへの出力電圧VOは、誤差増幅器1とVCO(電圧制御発振回路)2を介して主スイッチ素子Qa,Qbの駆動回路3に帰還され、トランスTの第1巻線L1に流れる電流と電圧を制御して、出力電圧VOを一定電圧に制御している。なお、VCO2は、誤差増幅器1の出力により出力電圧VOが設定電圧より高い、もしくは軽負荷であると判断するとその出力周波数を高くし、出力電圧VOが設定電圧より低い、もしくは重負荷であると判断するとその出力周波数を低くするよう機能している。
【0003】
ところで、こうしたスイッチング電源装置を低電圧・大電流の電源として使用する場合に、二次電流I1,I2がトランスTの二次側に設けられた整流ダイオードD1,D2に流れるとき、整流ダイオードD1,D2の順方向下降電圧VFによって、大きな電力損失VF×IOが発生する。IOは二次電流I1,I2のいずれかである。そこで、図6に示すように、これらの整流ダイオードD1,D2に替えて、それぞれオン抵抗が低いMOSFETQs1,Qs2を同期整流用のスイッチ素子として接続して同期整流を行い、こうした電力損失を低減する他励駆動方式の電流共振回路が用いられている。図6のMOSFETQs1,Qs2は、駆動回路3によりそれぞれ一次側の主スイッチ素子Qa,Qbをオンオフする動作周波数fopに同期させてオンオフ制御されることで、二次電流I1,I2が交互にコンデンサCOに蓄積される。
【0004】
さて、こうした従来のスイッチング電源装置は、主スイッチ素子Qa,Qbをスイッチング動作させて、電圧変換用のトランスTを介して任意の直流出力を得るように構成されていることから、二次側に接続される負荷LDの大きさ等によってはコンデンサCOに蓄積された電荷が放電されてトランスT側へ逆流する電流(逆電流)が発生して、逆流領域での電力損失が問題になる。
【0005】
図7は、二次側ダイオード整流の電流共振型コンバータの一例を示す回路図である。この図7には、図5の電流共振型コンバータのトランスTを励磁インダクタンス成分Lmと理想トランスTiとに分けて図示し、その動作原理を分りやすく示してある。ここで、上述した逆流領域の電力損失の説明に先立って、電流共振型コンバータの動作原理について説明する。
【0006】
図7に示すような電流共振型コンバータでは、以下の二種類の基本的な電流共振周波数を定義することができる。ここでLr,LmおよびCrを、それぞれ共振インダクタLrのインダクタンス、トランスTの励磁インダクタンス成分および共振コンデンサCrキャパシタンスとしている。
【0007】
【数1】
【0008】
【数2】
【0009】
図5,7のスイッチング電源装置では、負荷LDに電力の供給がある場合、トランスTの励磁インダクタンス成分Lmの電圧が出力電圧VOに応じてn×(VO+VF)にクランプされ、励磁インダクタンス成分Lmは電流共振に関与せず、共振コンデンサCrと共振インダクタLrで決まる第1の共振周波数fr1(上記(1)式参照)で動作することによって、二次側回路に電力が供給される。この場合、励磁インダクタンス成分Lmに流れる電流Imと共振電流Irとの和が、共振コンデンサCrへの充放電電流として流れる。このとき、主スイッチ素子Qa,Qbの動作周波数fopについては、出力電圧VOを安定させるようにVCO2で制御している。
【0010】
第2の共振周波数fr2は、トランスTの二次側に接続された負荷LDに電力供給が行われない場合の共振周波数であって、理想トランスTiがトランスとして機能せずトランスTの励磁インダクタンス成分Lmの電圧がクランプされないので、主に共振コンデンサCrのキャパシタンスCrと共振インダクタLrの共振インダクタンスLrと励磁インダクタンス成分Lmによって共振動作が行われる。
【0011】
図7の電流共振型コンバータの具体的な共振動作については、その動作周波数fopと第1の共振周波数fr1(以下、単に共振周波数という。)の関係、およびトランスTの二次側に接続される負荷LDの大きさによって、図8に示すように6つの動作モード(Mode1〜Mode6)に分けて考えることができる。
【0012】
すなわち、図8においてMode1〜Mode3は、動作周波数fopが共振周波数fr1より低い場合であり、Mode4〜Mode6は、動作周波数fopが共振周波数fr1と等しいか、それより高い場合である。また、スイッチング電源装置の定格負荷(最大負荷)に対して接続される負荷LDの大きさが50%以上であれば重負荷状態(HL:Heavy Load)、50〜20%であれば軽負荷状態(LL:Light Load)、20%以下であれば超軽負荷状態(VLL:Very Light Load)であるとする。
【0013】
最初に、図5の電流共振型コンバータの動作モードについて、図9に示す動作波形により説明する。
図9には、動作周波数fop(スイッチング動作の1周期をTopとする。)が共振周波数fr1(そのときの共振周期をTrとする。)より低く、かつ負荷LDが重負荷状態である第1の動作モード(Mode1)の動作波形を示している。ここでは、一方の主スイッチ素子Qaがオンした直後のタイミングs1(以下、タイミングsj(j=1〜16)という用語を、瞬間ではなく幅をもった領域という意味で使用する。)から順に、一動作周期Top内を10個の動作状態(タイミングs1〜s10)に区分して説明する。
【0014】
図9において、(A),(B)は駆動回路3の出力である主スイッチ素子Qa,Qbのゲート電圧Vga,Vgb、(C),(D)は主スイッチ素子Qa,Qbを流れる電流Ia,Ib、(E)は共振コンデンサCrの端子間電圧Vc、(F),(G)は整流ダイオードD1,D2を流れる電流I1,I2である。
【0015】
図10は、第1の動作モードのタイミングs1における動作状態を示す回路図である。ここでは、主スイッチ素子Qaがオンした直後であって、それに先行するタイミングs10での動作結果を引き継いで、そこには電流Iaが矢印に示す方向に流れている。また、他方の主スイッチ素子Qbはオフしている。このとき、励磁インダクタンス成分Lmには共振電流Irとは逆方向の励磁電流Imが流れ、それが共振電流Irより大きいため、共振コンデンサCrの電荷を放電する方向に放電電流として流れる。一次側の共振回路の共振電流Irに基づき理想トランスTiによって第2巻線L2に誘起される電流は、整流ダイオードD1から負荷LDに供給される。
【0016】
図11に示すタイミングs2における動作状態では、引き続き主スイッチ素子Qaがオン、Qbがオフである。しかし、共振電流Irとは逆方向に流れていた励磁電流Imが共振電流Irと同一方向に流れて、共振コンデンサCrを充電し始める。そして、先行するタイミングs1と同様に、一次側の共振回路の共振電流Irに基づき理想トランスTiによって二次側の整流ダイオードD1に正弦波電流I1が流れ(図9(F)参照)、負荷LDに電力が供給される。
【0017】
図12に示すタイミングs3では、引き続き主スイッチ素子Qaがオン、Qbがオフの状態であるが、共振インダクタLrと共振コンデンサCrの大きさで決まる共振周期Trの半周期(Tr/2)が経過して、理想トランスTiの一次側から二次側には電力供給されなくなる。しかし、動作周波数fopが共振周波数fr1より低く、主スイッチ素子Qaがオン状態であるため、一次側の共振回路は上述した第2の共振周波数fr2で共振して、共振コンデンサCrが励磁電流Imによって充電される。第2の共振周波数fr2の周期は第1の共振周波数fr1の周期に比べて非常に長いので、タイミングs3における共振波形はほぼ直線となる。
【0018】
図13に示すタイミングs4は、2つの主スイッチ素子Qa,Qbがいずれもオフとなるデッドタイムに相当する。ここでは、オフ状態の主スイッチ素子Qaの分布容量C_Qaおよび他方のオフ状態にある主スイッチ素子Qbの分布容量C_Qbに対し、それぞれ図13の矢印が示す方向に電流IaおよびIbが流れて、2つの分布容量C_Qa,C_Qbの両端電圧を変化させる。このとき、共振コンデンサCrおよび2つの分布容量C_Qa,C_Qbが共振インダクタンスLrと励磁インダクタンス成分Lmとの共振回路を構成して、共振コンデンサCrを充電するように共振動作しているが、電力は一次側から二次側に供給されない。なお、共振コンデンサCrのキャパシタンスは分布容量C_Qa,C_Qbのキャパシタンスより非常に大きいので、タイミングs4においては、共振コンデンサCrを定電圧源とみなすこともできる。
【0019】
図14に示すタイミングs5では、引き続き2つの主スイッチ素子Qa,Qbはオフ状態にあるが、タイミングs4で分布容量C_Qbの両端電圧が大きくなって、図13において、分布容量C_Qbの共振コンデンサCrに接続されている側を基準電位とすると、負電圧で絶対値が大きくなる。その結果、主スイッチ素子Qbではそのボディダイオード(Body-diode)D_Qbが導通状態になる。このとき、一次側で共振回路が共振することによって、理想トランスTiの一次側から第3巻線L3を介して電流I2が流れ始めて、負荷LDへの電力供給が始まる。すなわち、励磁インダクタンス成分Lmに流れる励磁電流Imが共振電流Irと逆方向に、かつ共振電流Irより大きい電流として流れるから、共振コンデンサCrが継続して充電される。なお、電流IbがボディダイオードD_Qbに流れていて(電流の向きは矢印に示す方向)、他方の主スイッチ素子Qaはオフしているため、トランスTの第1巻線L1は共振コンデンサCrに接続されている側の端子が高電圧側となり、反対側の端子が低電圧側となっている。
【0020】
図15に示すタイミングs6では、主スイッチ素子Qbがオンした直後の状態となって、そこには電流Ibは依然として矢印に示す方向に流れている。また、他方の主スイッチ素子Qaはオフしている。したがって、トランスTの第1巻線L1は共振コンデンサCrに接続されている側の端子が高電圧側となり(反対側の端子が低電圧側となる。)、一次側の共振回路から理想トランスTiによって二次側の第3巻線L3に誘起される電力が、整流ダイオードD2から負荷LDに供給される。このとき、励磁インダクタンス成分Lmには共振電流Irとは逆方向の励磁電流Imが流れ、それが共振電流Irより大きいので、共振コンデンサCrが差電流(Im−Ir)によって充電される。
【0021】
図16に示すタイミングs7では、引き続き主スイッチ素子Qaがオフ、Qbがオンの状態である。しかし、励磁電流Imが共振電流Irより小さくなり、そして共振電流Irとは逆方向に流れていた励磁電流Imが共振電流Irと同一方向(図16の矢印で示す方向)に流れるようになり、共振コンデンサCrに蓄積されていた電荷は放電され始める。そこで、一次側の共振回路からは、理想トランスTiによって二次側の整流ダイオードD2に正弦波電流が流れ(図9(G)参照)、負荷LDに電力が供給される。
【0022】
図17に示すタイミングs8では、引き続き主スイッチ素子Qaがオフ、Qbがオンの状態であるが、共振インダクタLrと共振コンデンサCrにおける半周期の共振動作が終わって、一次側から二次側には電力供給されなくなる。また、共振コンデンサCrは放電を続けながら、一次側の共振回路が上述した第2の共振周波数fr2で共振動作している。
【0023】
図18に示すタイミングs9は、2つの主スイッチ素子Qa,Qbがいずれもオフとなるデッドタイムに相当する。ここでは、主スイッチ素子Qaの分布容量C_Qaおよび他方の主スイッチ素子Qbの分布容量C_Qbに対し、それぞれ図18の矢印が示す方向に電流IaおよびIbが流れて、2つの分布容量C_Qa,C_Qbの両端電圧を変化させる。このとき、共振コンデンサCrおよび2つの分布容量C_Qa,C_Qbが共振インダクタンスLrと励磁インダクタンス成分Lmとの共振回路を構成して、共振コンデンサCrを放電するように共振動作しているが、電力は一次側から二次側に供給されない。なお、共振コンデンサCrのキャパシタンスは分布容量C_Qa,C_Qbのキャパシタンスより非常に大きいので、タイミングs9においては、共振コンデンサCrを定電圧源とみなすこともできる。
【0024】
図19に示すタイミングs10では、引き続き2つの主スイッチ素子Qa,Qbはオフ状態にあるが、タイミングs9で分布容量C_Qaの両端電圧が大きくなった結果、主スイッチ素子QaではそのボディダイオードD_Qaが導通する。このとき、一次側で共振回路が共振することによって、理想トランスTiの一次側から第2巻線L2を介して電流I1が流れ始めて、負荷LDへの電力供給が始まる。また、励磁インダクタンス成分Lmに流れる励磁電流Imは共振電流Irと逆方向に、かつ共振電流Irより大きい電流として流れ、共振コンデンサCrがさらに放電される。
【0025】
図20は、電流共振型コンバータの第2の動作モードにおける各部の電流、電圧波形を示す動作波形図である。ここでは、動作周波数fopが共振周波数fr1より低く、かつ負荷LDが軽負荷状態である第2の動作モード(Mode2)について説明する。
【0026】
図20(A),(B)に示すように、主スイッチ素子Qa,Qbのゲート電圧Vga,Vgbには、所定のデッドタイムが設けられている。また、軽負荷状態であることから、主スイッチ素子Qa,Qbを流れる電流Ia,Ibは小さくなって、同図(E)に示す共振コンデンサCrの端子間電圧Vcも変動幅が小さくなる。また、励磁電流Imは重負荷時とさほど変わらないため、励磁電流Imの影響が相対的に大きくなって、重負荷時より位相が進む。以下では、図9に示す重負荷時の回路動作とは異なる動作状態についてだけを説明する。
【0027】
図21には、主スイッチ素子Qaがオンした直後のタイミングs11における動作状態を示している。この状態は、主スイッチ素子Qaがオン、Qbがオフの状態であり、共振コンデンサCrは共振インダクタンスLrと励磁インダクタンス成分Lmとの共振回路を構成しているが、図9に示すMode1におけるタイミングs1(図10参照)とは異なり、励磁インダクタンス成分Lmの両端電圧(図21の+側が高電位側となる。)が低いため、主スイッチ素子Qaがオンしても直ぐには一次側から二次側に電力を供給できない。
【0028】
その後、共振コンデンサCrが放電してその端子間電圧Vcが低下し、タイミングs11の最後で下記の式(3)を満たすと、前述したタイミングs1における一次側の共振回路での共振動作が開始し、一次側から二次側に電力供給される。ここで、Vfは二次側の整流ダイオードD1,D2のフォワード電圧である。
【0029】
(Vi−Vc)*Lm/(Lr+Lm)=n*(VO+Vf)…(3)
図22には、スイッチング動作の半周期(Top/2)が経過して、2つの主スイッチ素子Qa,Qbがともにオフしているデッドタイムのタイミングs12の動作状態を示している。この場合、主スイッチ素子QbのボディダイオードD_Qbは導通して、先行するタイミングs4から継続して励磁電流Im(正確にいえば、共振コンデンサCr、共振インダクタLrおよび励磁インダクタンス成分Lmからなる共振回路の共振電流である。)が共振コンデンサCrに流れ込んでいる。しかし、励磁インダクタンス成分Lmの両端電圧(図22の+側が高電位側となる。)が足りないため、図14に示す動作状態(タイミングs5)とは異なり、二次側に電力を供給することができない。
【0030】
図23は、つぎのタイミングs13の動作状態を示している。ここに示すように、主スイッチ素子Qbがオンしていて、共振コンデンサCrが共振インダクタンスLrと励磁インダクタンス成分Lmとの共振回路を構成する。しかし、図9に示す第1の動作モード(Mode1)のタイミングs6の場合とは異なり、励磁インダクタンス成分Lmの両端電圧(図23の+側が高電位側となる。)が低いため、主スイッチ素子Qbがオンしても直ぐには一次側から二次側に電力を供給できない。
【0031】
その後、共振コンデンサCrが充電されて、その端子間電圧Vcが下記の式(4)を満たす動作状態(図15のタイミングs6の状態)になると、共振インダクタンスLrと共振コンデンサCrとの共振動作によって、一次側から二次側に電力供給される。
【0032】
Vc*Lm/(Lr+Lm)=n*(VO+Vf)…(4)
その後、タイミングs6から順次タイミングs7,s8に進んで、2つの主スイッチ素子Qa,Qbがともにオフするタイミングs9になると、主スイッチ素子Qaの分布容量C_Qaおよび他方の主スイッチ素子Qbの分布容量C_Qbに対し、それぞれ図18の矢印が示す方向に電流IaおよびIbが流れて、2つの分布容量C_Qa,C_Qbの両端電圧を変化させる。このとき、負荷LDが軽負荷状態であることから、図24に示すように主スイッチ素子QaのボディダイオードD_Qaが導通するタイミングs14では、励磁インダクタンス成分Lmの両端電圧(図24の+側が高電位側となる。)が足りないため、図19に示す動作状態(タイミングs10)とは異なり、二次側に電力を供給することができない。
【0033】
つぎに、動作周波数fopが共振周波数fr1より低く、かつ負荷LDがさらに小さな超軽負荷(VLL)状態の第3の動作モード(Mode3)について説明する。図25は、電流共振型コンバータの第3の動作モードにおける各部の電流、電圧波形を示す動作波形図である。この場合、共振電流Irはさらに小さくなり、共振コンデンサCrの端子間電圧Vcの変動幅もさらに小さくなる。共振コンデンサCrの電圧Vcは励磁電流Im(もしくは、共振コンデンサCr、共振インダクタLr、励磁インダクタンス成分Lmからなる共振回路の共振電流)によって支配され、その位相はさらに進む。
【0034】
タイミングs2では、前述した図11に示すような共振電流Irと励磁電流Imが流れるが、共振電流Irは励磁電流Imより遥かに小さくなって、共振コンデンサCrの端子間電圧Vcは励磁電流Imに支配されてしまう。そのため、共振インダクタLrからの共振電流Irによる充放電時間が短くなる。したがって、超軽負荷となる第3の動作モード(Mode3)では、第1の動作モード(重負荷のMode1)や第2の動作モード(軽負荷のMode2)より短い時間でタイミングs3の状態に移行する。
【0035】
同様に、タイミングs7では、前述した図16に示すような共振電流Irは励磁電流Imより遥かに小さくなって、共振コンデンサCrの端子間電圧Vcは励磁電流Imに支配される。そのため、共振インダクタLrからの共振電流Irによる充放電時間は短くなり、超軽負荷の動作モード(Mode3)では、重負荷時や軽負荷時より早くタイミングs8の動作状態に移行する。
【0036】
さらに、動作周波数fopが共振周波数fr1より高いか等しい場合の第4ないし第6の動作モード(Mode4〜6)について、図26、図29および図30にそれぞれ動作波形を示す。
【0037】
図26は、電流共振型コンバータの第4の動作モードにおける各部の電流、電圧波形を示す動作波形図である。第4の動作モード(Mode4)は、動作周波数fopが共振周波数fr1以上であり、かつ負荷LDが重負荷の状態である。
【0038】
図27は、図26において2つの主スイッチ素子Qa,Qbが同時にオフするタイミングs15における動作状態を示している。第4の動作モード(Mode4)の場合、タイミングs15で主スイッチ素子Qaがオフしても、主スイッチ素子QbのボディダイオードD_Qbが導通して、共振インダクタLrに蓄積されたエネルギーの放電を続けるが、励磁インダクタンス成分Lmの+側電位は維持される。そのため、共振電流Irが理想トランスTiに流れて電力は一次側から二次側に供給される。この場合、共振インダクタLrは電圧(n×(VO+VF)+Vc+VF)が印加されて定電圧放電に近い形になるので整流ダイオードD1にほぼ直線的に減少する電流I1が流れる。つぎのタイミングs5には、共振電流Irが逆方向に流れて二次側の整流ダイオードD2に正弦波電流I2が流れ始める。したがって、第4の動作モードでは二次側の正弦波電流I1,I2が連続して流れることになる。
【0039】
図28では、同様に2つの主スイッチ素子Qa,Qbが同時にオフするタイミングs16における動作状態を示している。この場合、主スイッチ素子Qbがオフしても、主スイッチ素子QaのボディダイオードD_Qaが導通になる。また、共振インダクタLrの放電により、励磁インダクタンス成分Lmの+側電位が維持され、電力は二次側に供給される。
【0040】
図29は、電流共振型コンバータの第5の動作モードにおける各部の電流、電圧波形を示す動作波形図である。ここでは、動作周波数fopが共振周波数fr1以上で、かつ負荷LDが軽負荷状態である第5の動作モード(Mode5)について説明する。
【0041】
2つの主スイッチ素子Qa,Qbが同時にオフした直後のタイミングs15,s16では、それぞれ電力を二次側に供給できる。しかし、負荷LDが軽負荷状態であることから、その後のタイミングs11とs12、およびs13とs14では、第2の動作モード(図20参照)と同様、それぞれ二次側に電力が供給されない状態となる。
【0042】
図30は、電流共振型コンバータの第6の動作モードにおける各部の電流、電圧波形を示す動作波形図である。動作周波数fopが共振周波数fr1以上で、かつ超軽負荷(VLL)状態のMode6では、2つの主スイッチ素子Qa,Qbがそれぞれオンしている期間に、二次側に電力供給されないタイミングs11とs3、およびs13とs8が現れる。
【0043】
以上、図7に示す電流共振型コンバータの6つの動作モードにおける共振動作について説明したが、さらに、二次側の整流ダイオードD1,D2をオン抵抗が低いMOSFETQs1,Qs2に置き換えた図6の電流共振型コンバータにおける他励駆動同期整流について考察する。
【0044】
同期整流方式には、自励駆動方式と他励駆動方式がある。他励駆動方式については、ロジック回路で駆動信号を出すため、ロジック回路を電源ICに内蔵すると、電源メーカにとって容易に同期整流機能を実現できる。したがって、ICメーカ各社は様々な他励駆動方式を考案している(後述する特許文献1〜5参照。)。
【0045】
他励駆動同期整流について単純に考えると、MOSFETQs1,Qs2の同期駆動信号が主スイッチ素子Qa,Qbをスイッチング制御するゲート信号に同期していればよいように思われる。しかし、実際には、各動作モードでそれぞれ逆流領域を検出してそれぞれに同期した駆動信号に変換しないと、出力コンデンサCOに蓄積された電荷が放電されてトランスT側へ逆流する電流(逆電流)が発生して効率低下が生じ、さらには一次側に電力が逆流することによって回路破壊のおそれも生じてしまう。
【0046】
ここで、各動作モードでの逆流領域は、電流共振型コンバータの動作周波数fopと共振周波数fr1の関係、および負荷LDによって決まるものであって、そのうち動作周波数fopは回路パラメータと負荷状態によって変わるが、共振周波数fr1は共振コンデンサCrと共振インダクタLrの大きさにより決まる。したがって、同期駆動信号をパワースイッチング信号に同期させる同期整流はシンプルな方法であるが、その場合には下記の5つの逆流領域を解消するための対策が必要になる。
【0047】
すなわち、2つの主スイッチ素子Qa,Qbをそれぞれゲート信号Vga,Vgbによってオンオフして二次電流I1,I2を供給するスイッチング電源装置は、図31に示す第1の動作モード(Mode1)では、図9に示すスイッチング動作の半周期(Top/2)後半のタイミングs3およびs8において、それぞれ同期制御用のMOSFETQs1,Qs2を確実にオフすることで、二次電流I1,I2が逆流することを阻止できる。したがって、同図(A),(B)に示すようなゲート信号Vga,Vgbがそのまま同期制御用のMOSFETQs1,Qs2に同期駆動信号Vgs1,Vgs2として出力されると、このタイミングs3およびs8の領域(RangeA)で逆流電流が流れる。
【0048】
また、第2の動作モード(Mode2)の場合、逆流が起こるRangeAとは別に、図32に示すRangeBの領域(図20に示すタイミングs11およびs13に相当する。)でも逆流が起こるおそれがあった。
【0049】
同様に、第3の動作モード(Mode3)の場合、図33に示すように、RangeAとRangeBで逆流が起こる上に、RangeC(これは、共振周期Trの半周期内であるが共振が終わってしまっている領域に相当する。)でも逆流が起こる。
【0050】
図34に示す第4の動作モード(Mode4)の場合は、二次電流I1,I2が連続しているために逆流が起こるおそれはない。
図35に示す第5の動作モード(Mode5)では、RangeDの領域(図29に示すタイミングs11およびs13に相当する。)で逆流が起こる。
【0051】
第6の動作モード(Mode6)の場合、図36に示すように、RangeDで逆流が起こる上に、RangeEの領域(図30に示すタイミングs3およびs8に相当する。)にも逆流が起こる。したがって、同期制御用のMOSFETQs1,Qs2に対する同期駆動信号Vgs1,Vgs2として、ゲート信号Vga,Vgbと同期する信号(同じ信号)を適用した場合は、各動作モード1〜3および5,6で逆流が発生するため、それらに対応する領域(RangeA〜E)でのVgs1,Vgs2の信号波形をそれぞれ成形する必要があった。
【0052】
そこで、従来のスイッチング電源装置では、ゲート信号Vga,Vgbのオン期間より少しだけ狭いパルス幅で一定パルス幅信号(CWP:Constant Width Pulse)を出力するCWP生成回路を設けて、同期駆動信号Vgs1,Vgs2を波形成形するようにしている。すなわち、動作周波数fopが共振周波数fr1と同じか、それより高い場合は、同期駆動信号Vgs1,Vgs2がゲート信号Vga,Vgbに同期するようにし、動作周波数fopが共振周波数fr1より小さいときに、同期駆動信号Vgs1,Vgs2は一定パルス幅信号CWPに同期して終了させるようにしている(たとえば、特許文献1参照。)。これにより、二次側の整流ダイオードD1,D2をオン抵抗が低いMOSFETQs1,Qs2に置き換えた場合でも、二次側からの逆流電流を防止することができるというものである。
【0053】
ところが、特許文献1に記載された発明では、同期駆動信号Vgs1,Vgs2の立ち上がりのタイミングは常にゲート信号Vga,Vgbに同期しているため、第2の動作モード(Mode2)における逆流領域(RangeB)のように、二次電流が流れ始める直前での逆流を防ぐことが困難である。また、動作周波数fopが共振周波数fr1と同じか、それより高いMode4〜Mode6の場合に、同期駆動信号Vgs1,Vgs2がゲート信号Vga,Vgbと同期していれば、軽負荷状態(LL)や超軽負荷状態(VLL)での逆流を阻止することができない。
【0054】
別のスイッチング電源装置としては、図37(A)に示すような同期整流用MOSFETの制御回路を構成する方法が考えられている(たとえば、特許文献2参照。)。また、その各部の動作波形を図37(B)に示す。これは、同期整流用のスイッチ素子(MOSFET)のドレイン・ソース間電圧(Vds(on))を基準電圧REFとコンパレータ510で比較して同期整流用MOSFETまたはそのボディダイオードが導通したことを検出し、この導通を検出しかつゲート信号VgpがH(High)である期間だけ同期整流用MOSFETをオンさせる信号を同期整流用MOSFETに与えるものである。すなわち、アンド(AND:論理積)回路430でコンパレータ510の出力である比較信号Vdscと一次側の主スイッチ素子Qa,Qbのゲート信号Vgpのアンド信号を生成し、これを波形成形された同期駆動信号Vgs(すなわち、Vgs1,Vgs2)としてスイッチ素子であるMOSFETQs1,Qs2に出力するようにしたものである。
【0055】
一般にMOSFETのドレイン・ソース間電圧Vdsは、MOSFETがオフしていてボディダイオードに電流が流れている状態では、ボディダイオード順方向下降電圧VFとなる(ソース電位を基準電位とすると、正確には−VF)。一方、MOSFETがオンしている状態では、そのオン抵抗と流れる電流の積となり、その値(絶対値)は通常VFより小さい。上記の基準電圧REFは、最初ボディダイオードに電流が流れていることを検出してMOSFETのオンを許可し、その後MOSFETがオンしてドレイン・ソース間電圧Vdsが小さくなってもMOSFETをオンさせ続けることができるように、その絶対値をかなり小さいものとしている(実際は、ノイズ等を考慮して、誤りなくMOSFETまたはそのボディダイオードが導通していることを検知できる程度には大きくする必要がある。)。しかしながら、図37(B)に示すように、二次電流Isが減少してゼロとなるときは、基準電圧REFの値がいかに小さくとも、いつかはMOSFETのオン抵抗と流れる電流の積の方が小さくなる。すると、比較信号Vdscが反転してMOSFETがオフし、ボディダイオードに電流が流れる状態となり、ドレイン・ソース間電圧Vdsは−VFとなる。これにより、比較信号Vdscが再び反転して再びMOSFETがオンし、その結果として比較信号Vdscがさらに反転する。以後、図37(B)のエラー領域に示すように、二次電流Isが完全にゼロになるまで、MOSFETのオンオフを高周波で繰り返す。この発振現象は負荷が軽くなって二次電流Isが低下するほど顕著になる。このように、特許文献1に記載された発明は、二次電流Isが減少してゼロとなる度に必ず高周波の発振を繰り返すので、ノイズおよび電力変換効率の観点から課題のある方式となっている。
【0056】
内蔵ダイオードの導通電圧を考慮してターンオンしきい値(VTH2)を設定した発明としては、特許文献3に記載のものがある。ここでは、同期駆動信号のターンオンタイミングを内蔵ダイオードの導通電圧だけで決めるようにしているため、一次側のゲート信号Vga,Vgbに設定されたデッドタイムで誤動作を起こしやすいという問題があった。また、ターンオフタイミングを決めるしきい値(VTH1)が−20mV程度の微小電圧値かつマイナスの値であるため、ノイズの影響を受けやすく、オフ動作のタイミングが不安定になるという問題があった。
【0057】
また別のスイッチング電源装置では、一次側の共振電流をカレントトランスで検出し、励磁電流は二次側補助巻線で検出し、共振電流検出信号を励磁電流検出信号と比較する。その比較結果信号とパワースイッチング信号と共振電流検出信号が0Aを超えたかどうかを検出する信号に基づいて同期整流信号を生成するようにしている(たとえば、特許文献4参照。)。
【0058】
この特許文献4の技術では、各不連続モードにおける逆流問題を解決できるが、重負荷状態での動作モード(Mode1,4)で同期整流用MOSFETのオンタイミングが遅くなるために電力効率が低下する。しかも、検出回路にはカレントトランスと補助巻線を利用しているため回路構成が複雑化する等、最適な調整値に設計することが困難であって、コストの観点からしても好ましくなかった。
【0059】
さらに、逆方向に電流が流れることを阻止し得る同期整流回路、および電力変換損失の低減を図った電力変換器としては、特許文献5に記載された発明がある。これは、同期整流トランジスタのソース・ドレイン間電圧をコンパレータ回路で比較して、逆方向電流を検知したときスイッチング手段によって阻止しようとするものである。ここでは、同期整流トランジスタをターンオフさせるタイミングが決められているが、ターンオンさせるタイミングについての記載はない。したがって、上述した第2の動作モード(Mode2)、第3の動作モード(Mode3)、第5の動作モード(Mode5)および第6の動作モード(Mode6)で電流の逆流(RangeB,D)を防止する対策としては有効でなかった。
【先行技術文献】
【特許文献】
【0060】
【特許文献1】米国特許第7184280号明細書
【特許文献2】米国特許出願公開2008/0055942号明細書
【特許文献3】米国特許出願公開2005/0122753号明細書
【特許文献4】特開2005−198438号公報
【特許文献5】特開2005−198375号公報
【発明の概要】
【発明が解決しようとする課題】
【0061】
このように従来のスイッチング電源装置では、前述した6つの動作モード(図8参照)の全てにおいて、確実に二次電流の一次側への逆流を防止するようにした駆動回路を備えたものがなかった。とくに、軽負荷状態での電流逆流を防止し、かつ同期整流用MOSFETのドレイン・ソース間電圧(Vds)を安定して検出することで誤動作を防止できるシンプルな同期整流を実行する必要があった。
【0062】
本発明はこのような点に鑑みてなされたものであり、いずれの動作モードでも電流の逆流を防止し、安定した同期整流機能が実現できるスイッチング電源装置、スイッチング電源制御回路およびスイッチング電源装置の制御方法を提供することを目的とする。
【課題を解決するための手段】
【0063】
本発明では、上記問題を解決するために、入力直流電圧が直列共振回路に印加され、トランスを介して所定の出力電圧を発生し、負荷に電力供給するスイッチング電源装置が提供される。
【0064】
このスイッチング電源装置では、直列共振回路は電流共振インダクタと電流共振コンデンサを有している。また、複数の主スイッチ素子もしくは主スイッチ素子群は、たとえばMOSFETから構成され、交互にオンオフして直列共振回路の電流経路を切り換える。トランスは、主スイッチ素子もしくは主スイッチ素子群を一次側でオンオフ制御することにより直列共振回路から二次側に電流を誘起させる。複数の同期整流用スイッチ素子は、内蔵ダイオードが並列に接続され、それぞれ複数の主スイッチ素子もしくは主スイッチ素子群のいずれかに対応してオンオフしてトランスの二次電流を整流する。最大オン幅制御回路は、主スイッチ素子もしくは主スイッチ素子群のオンタイミングに同期して同期整流用スイッチ素子に対する最大オン幅の開始を指示するとともに、所定時間後に最大オン幅の終了を指示する。同期制御回路は、最大オン幅制御回路が最大オン幅の開始を指示するタイミング、あるいは同期整流用スイッチ素子の端子間電圧信号により検出される内蔵ダイオードの導通タイミングのいずれか遅いタイミングに同期して同期整流用スイッチ素子をターンオンさせるとともに、主スイッチ素子もしくは主スイッチ素子群のオフタイミング、あるいは最大オン幅制御回路が最大オン幅の終了を指示するタイミングのいずれか早いタイミングに同期して同期整流用スイッチ素子をターンオフさせるように、同期整流用スイッチ素子のオン期間を制御する。
【発明の効果】
【0065】
本発明のスイッチング電源装置、スイッチング電源制御回路およびスイッチング電源装置の制御方法によれば、主スイッチ素子もしくは主スイッチ素子群のゲートに印加されるゲートオンオフ信号と最大オン幅信号を利用して、同期整流用スイッチ素子のオン期間を制御しているため、主スイッチ素子もしくは主スイッチ素子群がオンとなる時間以外で全てのノイズを排除することができる。
【0066】
また、同期整流用スイッチ素子に並列接続されたダイオードの導通電圧を、同期整流用スイッチ素子の端子間電圧レベルから検出して、それを同期整流用スイッチ素子のターンオンのタイミング制御だけに用いていることと、最大オン幅信号を有効に適用していることから、端子間電圧レベルの検出ノイズに強く、誤動作もなく、逆流も起こらない電流共振型コンバータの同期整流機能を実現したスイッチング電源装置の制御方法、スイッチング電源制御回路およびスイッチング電源装置を提供することができる。
【図面の簡単な説明】
【0067】
【図1】実施の形態に係るスイッチング電源装置の全体構成を示す回路図である。
【図2】スイッチング電源装置の最大オン幅制御回路および同期制御回路を示す回路図である。
【図3】図2の同期制御回路による二次側電流の制御動作を説明するタイミング図である。
【図4】フルブリッジ型のスイッチング電源装置の全体構成を示す回路図である。
【図5】従来の電流共振型コンバータの一例を示す回路図である。
【図6】図5の整流ダイオードをMOSFETに置き換えた電流共振型コンバータを示す図である。
【図7】二次側ダイオード整流の電流共振型コンバータの一例を示す回路図である。
【図8】6つの動作モードの動作周波数fsと共振周波数frの関係、および負荷状態について示す図である。
【図9】電流共振型コンバータの第1の動作モードにおける各部の電流、電圧波形を示す動作波形図である。
【図10】第1の動作モードのタイミングs1における動作状態を示す回路図である。
【図11】第1の動作モードのタイミングs2における動作状態を示す回路図である。
【図12】第1の動作モードのタイミングs3における動作状態を示す回路図である。
【図13】第1の動作モードのタイミングs4における動作状態を示す回路図である。
【図14】第1の動作モードのタイミングs5における動作状態を示す回路図である。
【図15】第1の動作モードのタイミングs6における動作状態を示す回路図である。
【図16】第1の動作モードのタイミングs7における動作状態を示す回路図である。
【図17】第1の動作モードのタイミングs8における動作状態を示す回路図である。
【図18】第1の動作モードのタイミングs9における動作状態を示す回路図である。
【図19】第1の動作モードのタイミングs10における動作状態を示す回路図である。
【図20】電流共振型コンバータの第2の動作モードにおける各部の電流、電圧波形を示す動作波形図である。
【図21】第2の動作モードのタイミングs11における動作状態を示す回路図である。
【図22】第2の動作モードのタイミングs12における動作状態を示す回路図である。
【図23】第2の動作モードのタイミングs13における動作状態を示す回路図である。
【図24】第2の動作モードのタイミングs14における動作状態を示す回路図である。
【図25】電流共振型コンバータの第3の動作モードにおける各部の電流、電圧波形を示す動作波形図である。
【図26】電流共振型コンバータの第4の動作モードにおける各部の電流、電圧波形を示す動作波形図である。
【図27】第4の動作モードのタイミングs15における動作状態を示す回路図である。
【図28】第4の動作モードのタイミングs16における動作状態を示す回路図である。
【図29】電流共振型コンバータの第5の動作モードにおける各部の電流、電圧波形を示す動作波形図である。
【図30】電流共振型コンバータの第6の動作モードにおける各部の電流、電圧波形を示す動作波形図である。
【図31】第1の動作モード時にトランスを介して誘導される二次側の電流波形を示す図である。
【図32】第2の動作モード時にトランスを介して誘導される二次側の電流波形を示す図である。
【図33】第3の動作モード時にトランスを介して誘導される二次側の電流波形を示す図である。
【図34】第4の動作モード時にトランスを介して誘導される二次側の電流波形を示す図である。
【図35】第5の動作モード時にトランスを介して誘導される二次側の電流波形を示す図である。
【図36】第6の動作モード時にトランスを介して誘導される二次側の電流波形を示す図である。
【図37】従来技術の問題点を説明するための図であって、(A)は同期整流用MOSFETの制御回路を示す図、(B)は制御回路の各部の動作波形図である。
【発明を実施するための形態】
【0068】
以下、図面を参照してこの発明の実施の形態について説明する。図1は、実施の形態に係るスイッチング電源装置の全体構成を示す回路図である。
このスイッチング電源装置は、入力直流電圧Viが共振インダクタLrと共振コンデンサCrを有する直列共振回路に印加され、トランスTを介して負荷LDに所定の出力電圧VOを発生するように構成されたものである。なお、トランスT以外にインダクタンスを設けず、リーケージインダクタンスを電流共振インダクタLrとするようにしてもよい。あるいはトランスT以外に外付けインダクタンスを設け、当該外付けインダクタンスとリーケージインダクタンスの合成で電流共振インダクタLrを構成するようにしてもよい。MOSFETQa,Qbは、トランスTの一次側で交互にスイッチングすることにより直列共振回路への電流経路を切り換える主スイッチ素子である。共振インダクタLrの一端はトランスTの第1巻線L1の一端に接続され、第1巻線L1の他端は共振コンデンサCrの一端に接続される。
【0069】
トランスTの二次側には、第2巻線L2と第3巻線L3が互いに直列に接続され、その接続点が出力コンデンサCOと負荷LDの一端に接続されている。また、第2巻線L2と第3巻線L3の他端は、それぞれMOSFETQs1,Qs2を介して出力コンデンサCOと負荷LDの接地側の他端と接続されている。MOSFETQs1,Qs2は、トランスTから誘導される二次電流I1,I2をMOSFETQa,Qbの動作に対応してオンオフすることにより、負荷LDに所定の出力電圧VOを供給する同期整流用スイッチ素子であって、そこにはそれぞれ後述するような内蔵ダイオード(ボディダイオード、もしくはボディダイオードと外付けダイオード)Dsが並列に接続されている。
【0070】
負荷LDへ供給される出力電圧VOは、誤差増幅器1とVCO(電圧制御発振回路)2を介してMOSFETQa,Qbの駆動回路3に帰還される。このとき、駆動回路3では所定のタイミングで交互にオンオフするゲート信号Vga,Vgbを生成して、MOSFETQa,Qbの電流Ia,Ibを所定のタイミングで矢印方向に流すように制御することによって、トランスTの第1巻線L1に流れる電流と電圧を制御して、二次側の出力電圧VOを一定電圧に制御している。なお、VCO2は、誤差増幅器1の出力により出力電圧VOが設定電圧より高い、もしくは軽負荷であると判断するとその出力周波数を高くし、出力電圧VOが設定電圧より低い、もしくは重負荷であると判断するとその出力周波数を低くするよう機能している。
【0071】
最大オン幅制御回路41,42では、MOSFETQa,Qbのオンタイミングに同期して、同期整流用のMOSFETQs1,Qs2に対し、この期間を外れるとMOSFETQs1,Qs2を強制的にオフする所定時間の最大オン幅を指示するために、最大オン幅の期間H(それ以外の期間はL(Low))となる最大オン幅信号Tmot、もしくは最大オン幅の終了を指示する信号である最大オン幅終了信号Tmot2を生成・出力している。なお、最大オン幅の開始は、MOSFETQa,Qbに対するゲート信号Vga,Vgbにより指示され、ゲート信号Vga,VgbがHとなってMOSFETQa,Qbがターンオンするタイミングと同じである。そして、実際に同期整流用のMOSFETQs1,Qs2の同期駆動信号Vgs1,Vgs2を生成する同期制御回路51,52では、MOSFETQs1,Qs2をターンオンさせるタイミングが、最大オン幅の開始を指示するタイミング(すなわち最大オン幅信号TmotがLからHになるタイミング)、あるいはMOSFETQs1,Qs2のドレイン・ソース間電圧Vds1,Vds2により検出される内蔵ダイオードDsの導通タイミングのいずれか遅いタイミングに同期して決められており、さらにMOSFETQs1,Qs2をターンオフさせるタイミングが、MOSFETQa,Qbのオフタイミング、あるいは最大オン幅の終了を指示するタイミングのいずれか早いタイミングに同期して決められている。
【0072】
つぎに、図1に示すスイッチング電源装置の制御回路(スイッチング電源制御回路)について説明する。
図2は、スイッチング電源装置の最大オン幅制御回路および同期制御回路を示す回路図である。ここで、同期制御回路5は、同期制御回路51または52のいずれかを代表して示している。また、最大オン幅制御回路41,42については、これをMOT端子に接続される外付け部品によりそのパルス幅を調整するワンショットマルチバイブレータで構成することにより、最大オン幅制御回路41,42が最大オン幅信号Tmotを出力する実施の形態を実現でき、これを第1の実施例とする。但し、ワンショットマルチバイブレータ自体は周知なので、第1の実施例に関するこれ以上の説明は省略する。ここでは、それに準じた動作をする最大オン幅制御回路4で実現される第2の実施例について説明する。なお、図2に示す最大オン幅制御回路4は、最大オン幅制御回路41または42のいずれかを代表して示している。また、最大オン幅制御回路41,42をワンショットマルチバイブレータで実現する場合も、同じ同期制御回路5を用いることができる。また、トランスTの二次側の第2巻線L2あるいは第3巻線L3のいずれか(図2では、Lsとして記している。)の二次電流Isを制御する同期整流用のMOSFETQsには、そのドレイン・ソース間に内蔵ダイオードDsが並列に接続されている。
【0073】
最大オン幅制御回路4は、図1に示す駆動回路3からのゲート信号Vga,Vgbのいずれか(以下では、単にゲート信号Vgpと記す。)が供給されるゲート信号入力端子4aと、最大オン幅(ワンショットマルチバイブレータを用いる場合の、ワンショットマルチバイブレータの出力である最大オン幅信号Tmotのパルス幅に相当)の大きさを調整するための外付け部品が接続されるMOT端子4bを備えている。この最大オン幅制御回路4は、最大オン幅信号Tmot自体を出力するのではなく、最大オン幅の終了タイミングを示す最大オン幅終了信号Tmot2を出力する回路である。この最大オン幅制御回路4は、ゲート信号入力端子4aと接続されたインバータ43、電源電圧VDDと接続された定電流源44、一端が定電流源44に接続され他端が接地されたコンデンサC1、このコンデンサC1の充放電を制御するようにインバータ43によってオンオフ制御されるスイッチS1、コンデンサC1への充電電圧を基準電圧REF1と比較するコンパレータ45から構成されている。
【0074】
この最大オン幅制御回路4では、ゲート信号入力端子4aのゲート信号VgpによってスイッチS1がオフすると、定電流源44からの電流がコンデンサC1を充電し始める。そして、コンパレータ45の反転入力端子(−)の電圧が、非反転入力端子(+)への基準電圧REF1を超えるタイミングでコンパレータ45の出力である最大オン幅終了信号Tmot2がH(High)からL(Low)に反転し、最大オン幅の終了を同期制御回路5に伝達する。最大オン幅終了信号Tmot2がLになると、同期制御回路5のナンド(NAND:否定論理積)回路54の出力がHになってフリップフロップ回路55をリセットする。その後、ゲート信号VgpによってスイッチS1がオンすると、コンデンサC1は放電されて最大オン幅終了信号Tmot2はHとなる。なお、上記のとおり最大オン幅信号Tmotの開始はゲート信号VgpがHになるタイミングであり、ゲート信号Vgpがフリップフロップ回路55のリセット端子に接続されるナンド回路54に入力されていて、これにより実施例2の最大オン幅制御回路4は最大オン幅の開始(フリップフロップ回路55のリセットの終了)を指示できる。したがって、実施例2においても、最大オン幅の開始と終了について、実施例1のワンショットマルチバイブレータを用いる場合の最大オン幅信号Tmotと同じタイミングを指示でき、これにより最適なオン幅を有する最大オン幅を設定することができる。
【0075】
コンパレータ45から出力される最大オン幅終了信号Tmot2の出力タイミングを共振周波数fr1に合わせて調整するためのMOT端子4bには、抵抗やコンデンサ等を接続する。抵抗を接続した場合、定電流源44からの電流がその抵抗に分流されて、抵抗の抵抗値に応じて最大オン幅終了信号Tmot2の出力タイミングを遅くすることができる。また、コンデンサを接続した場合は、コンデンサC1の容量値が大きくなるのと同等であり、これにより最大オン幅終了信号Tmot2の出力タイミングを遅くすることができる。
【0076】
ここでは、ゲート信号Vgpと最大オン幅終了信号Tmot2がナンド回路54で論理積(の否定)をとられているので、最大オン幅終了信号Tmot2がLとなるタイミングとゲート信号Vgpのオン期間が終了してLとなるタイミングの、いずれか早い方がフリップフロップ回路55をリセットする。
【0077】
同期制御回路5は、図示しない回路により超軽負荷が検出されるとHとなる超軽負荷状態信号VLLが供給される信号入力端子5aを備え、さらに同期整流用のMOSFETQsからそのドレイン・ソース間電圧Vds、最大オン幅制御回路4から出力された最大オン幅信号Tmotもしくは最大オン幅終了信号Tmot2、およびMOSFETQa,Qbをオンオフ制御するゲート信号Vgpが供給され、同期駆動信号Vgsを出力することによりMOSFETQsのオン期間を制御する回路である。この同期制御回路5は、基準電圧REF2に基づいてドレイン・ソース間電圧Vdsからレベル検出信号Vdscを出力するコンパレータ53、最大オン幅信号Tmotとゲート信号Vgpのナンド信号を演算するナンド回路54、セット端子Sにコンパレータ53のレベル検出信号Vdscが、リセット端子Rにナンド回路54のナンド信号がそれぞれ供給されるフリップフロップ回路55、およびこのフリップフロップ回路55のQ出力信号と、信号入力端子5aへの超軽負荷状態信号VLLをインバータ56で反転した信号が入力されるアンド回路57から構成されている。
【0078】
この同期制御回路5では、コンパレータ53の反転入力端子(−)はツェナーダイオードZDを介して接地されるとともに抵抗R1を介して電源電圧VDDと接続され、さらに抵抗R2を介して同期整流用のMOSFETQsのドレイン端子と接続されている。コンパレータ53の基準電圧REF2は非反転入力端子(+)に与えられている。
【0079】
いま、電源電圧VDDをA、コンパレータ53の出力であるレベル検出信号Vdscが反転するときのMOSFETQsのドレイン・ソース間電圧Vdsであるしきい値電圧(Vds_th)をXとすると、Vds=Xであるときはコンパレータ53の2入力が等しくなるから、次式が成り立つ。なお、上記しきい値電圧(Vds_th)はMOSFETQsのオンオフに関するしきい値とは別のものである。
【0080】
(A−X)*(R2/(R1+R2))+X=REF2
∴ (A−X)+X*(1+R1/R2)=REF2*(1+R1/R2)
∴ X*(R1/R2)=(1+R1/R2)*REF2−A
したがって、レベル検出信号Vdscが反転するときのMOSFETQsのドレイン・ソース間電圧しきい値電圧(Vds_th)は、
【0081】
【数3】
【0082】
となる。
ドレイン・ソース間電圧Vdsが(Vds_th)を超えると(厳密に言えば、両者が負の値で、Vdsの絶対値が(Vds_th)の絶対値より大きくなると)、コンパレータ53の出力であるレベル検出信号VdscはLからHに反転する。ちなみに、ドレイン・ソース間に電流が流れていない状態では、ドレイン・ソース間電圧Vdsの値は正であり、レベル検出信号VdscはLとなっている。このドレイン・ソース間電圧Vdsのレベル検出信号Vdscはフリップフロップ回路55のセット信号として供給される一方、ゲート信号Vgpと最大オン幅信号Tmotもしくは最大オン幅終了信号Tmot2が入力されるナンド回路54の出力信号がフリップフロップ回路55のリセット信号とされる。また、フリップフロップ回路55のQ出力信号はインバータ56から出力された超軽負荷状態信号VLLの反転信号とともにアンド回路57に供給され、その出力信号が同期整流用のMOSFETQsのゲート駆動信号Vgsとされている。なお、フリップフロップ回路55はリセット優先の回路である。すなわち、ドレイン・ソース間電圧Vdsが(Vds_th)を超えても、ゲート信号Vgpが最大オン幅の開始を指示する前のLの状態であると、フリップフロップ回路55をセットすることができない。これにより、一次側のゲート信号Vga,Vgbに設定されたデッドタイムで生じる可能性のある誤動作を防止することができる。
【0083】
つぎに、スイッチング電源装置の制御方法について説明する。
図3は、図2の同期制御回路による二次側電流の制御動作を説明するタイミング図である。ここでは、最大オン幅制御回路41,42をワンショットマルチバイブレータで実現した場合について説明する。図3(A)には、図1に示す駆動回路3からのゲート信号Vgpを、6つの動作モードMode1〜6について同一時間軸に沿って並べて示している。同図(B)は、同期整流用のMOSFETQsに流れる二次電流Isを、レベル検出信号Vdscが反転するときのMOSFETQsのドレイン・ソース間電圧の絶対値(|Vds_th|)をMOSFETQsのオン抵抗Ronで除して電流に換算したものと比較して示している。また、しきい値電圧Vds_thについては、上述した式(5)によって計算できる。もしくは、電圧Vds_thを先に決め、他のパラメータを式(5)によって調整することができる。
【0084】
図3(C)にはレベル検出信号Vdscの波形を示している。図3(B)に示す|Vds_th|/Ronは、コンパレータ53から出力されるレベル検出信号VdscがHになる二次電流Isのレベルを示している。また、同図(D)は最大オン幅信号Tmot、同図(E)は超軽負荷状態信号VLL、同図(F)は同期制御回路5から出力される同期駆動信号Vgsである。
【0085】
第1の動作モード(Mode1)においては、ゲート信号Vgpのターンオフするタイミングと最大オン幅信号Tmotがオフを指示するタイミングのいずれか早いタイミングに同期して、同期駆動信号VgsがMOSFETQsをターンオフさせている。そのため、従来ではスイッチング動作の半周期(Top/2)後半のタイミングで生じていたRangeAでの逆流を確実に防止することができる。
【0086】
第2と第5の動作モード(Mode2,5)においては、最大オン幅信号Tmotがオンを指示するタイミングとドレイン・ソース間電圧Vdsのレベル検出信号Vdscにより検出される内蔵ダイオードDsの導通タイミングのいずれか遅いタイミングに同期して、同期駆動信号VgsがMOSFETQsをターンオンさせており、従来ではスイッチング動作の半周期(Top/2)前半のタイミングで生じていたRangeB(図32)あるいはRangeD(図35)での逆流も確実に防止することができる。また、一旦MOSFETQsがターンオンになった後では、ドレイン・ソース間電圧Vdsの変動が無視される。したがって、特許文献2の構成でみられた、二次電流Isが減少してゼロとなる度に必ず高周波の発振を繰り返すという現象を生じることがない。
【0087】
また、超軽負荷状態信号VLLによって負荷LDの超軽負荷状態を検出しているので、第3と第6の動作モード(Mode3,6)において同期制御回路5から同期駆動信号Vgsが出力されない。そのため、超軽負荷状態ではMOSFETQsがターンオンせず、従来のRangeC(図33)あるいはRangeE(図36)で生じていた逆流も確実に防止することができる。なお、超軽負荷状態信号VLLについては、スイッチング電源装置の定格負荷(最大負荷)に対して実際に接続されている負荷LDが20%以下である場合と定義したが、この割合の設定は適宜変更できる。
【0088】
以上、図3に示すようなタイミングで同期整流用のMOSFETQsに同期駆動信号Vgsを供給することができるから、第1から第6の動作モードのいずれの場合でも、逆流が発生せずに安定した同期整流機能が実現される。
【0089】
上述した実施形態では、ハーフブリッジ型のスイッチング電源装置について説明したが、本発明はフルブリッジ型のスイッチング電源装置あるいはスイッチング電源制御回路、およびフルブリッジ型のスイッチング電源装置の制御方法にも適用できる。
【0090】
図4は、フルブリッジ型のスイッチング電源装置の全体構成を示す回路図である。
図4に示すフルブリッジ型のスイッチング電源装置において、駆動回路3では所定のタイミングで交互にオンオフするゲート信号Vga,Vgbを生成し、第1の主スイッチ素子群のMOSFETQa1,Qa2、および第2の主スイッチ素子群のMOSFETQb1,Qb2がトランスTの一次側でゲート信号Vga,Vgbにより交互にスイッチングする。第1の主スイッチ素子群のMOSFETQa1,Qa2がオンするタイミングでは電流Iaが矢印方向に流れ、第2の主スイッチ素子群のMOSFETQb1,Qb2がオンするタイミングでは電流Ibが矢印方向に流れ、それぞれ入力直流電圧Viが共振インダクタLrと共振コンデンサCrを有する直列共振回路に印加される。
【0091】
トランスTの二次側では、同期整流用スイッチ素子としてのMOSFETQs1,Qs2が、トランスTから誘導される二次電流I1,I2を第1の主スイッチ素子群のMOSFETQa1,Qa2、あるいは第2の主スイッチ素子群のMOSFETQb1,Qb2の動作に対応してオンオフすることにより、負荷LDに所定の出力電圧VOを供給する。
【0092】
最大オン幅制御回路41,42では、第1の主スイッチ素子群あるいは第2の主スイッチ素子群のMOSFETQa1,Qa2、Qb1,Qb2のオンタイミングに同期して、同期整流用のMOSFETQs1,Qs2に対し、この期間を外れるとMOSFETQs1,Qs2を強制的にオフする所定時間の最大オン幅を指示するために、最大オン幅の期間H(それ以外の期間はL(Low))となる最大オン幅信号Tmot、もしくは最大オン幅の終了を指示する信号である最大オン幅終了信号Tmot2を生成・出力している。ここでも、最大オン幅の開始は、MOSFETQa1,Qa2、Qb1,Qb2に対するゲート信号Vga,Vgbにより指示され、ゲート信号Vga,VgbがHとなってMOSFETQa1,Qa2、Qb1,Qb2がターンオンするタイミングと同じである。そして、実際に同期整流用のMOSFETQs1,Qs2の同期駆動信号Vgs1,Vgs2を生成する同期制御回路51,52では、MOSFETQs1,Qs2をターンオンさせるタイミングが、最大オン幅の開始を指示するタイミング(すなわち最大オン幅信号TmotがLからHになるタイミング)、あるいはMOSFETQs1,Qs2のドレイン・ソース間電圧Vds1,Vds2により検出される内蔵ダイオードDsの導通タイミングのいずれか遅いタイミングに同期して決められており、さらにMOSFETQs1,Qs2をターンオフさせるタイミングが、MOSFETQa1,Qa2、Qb1,Qb2のオフタイミング、あるいは最大オン幅の終了を指示するタイミングのいずれか早いタイミングに同期して決められている。
【0093】
なお、スイッチング電源制御回路およびその制御方法については、ハーフブリッジ型のスイッチング電源装置の場合と同じであって、それらの説明は省略する。
【符号の説明】
【0094】
1 誤差増幅器
2 VCO(電圧制御発振回路)
3 駆動回路
4,41,42 最大オン幅制御回路
5,51,52 同期制御回路
Lr 共振インダクタ
Cr 共振コンデンサ
Qa,Qb、Qa1,Qa2、Qb1,Qb2 MOSFET(主スイッチ素子)
T トランス
CO 出力コンデンサ
LD 負荷
Qs,Qs1,Qs2 MOSFET(同期整流用スイッチ素子)
Ds 内蔵ダイオード
【技術分野】
【0001】
本発明は、電流共振インダクタと電流共振コンデンサを有する直列共振回路を備えたスイッチング電源装置、スイッチング電源制御回路およびスイッチング電源装置の制御方法に関し、とくに軽負荷時での電流の逆流を解消するスイッチング電源装置、スイッチング電源制御回路およびスイッチング電源装置の制御方法に関する。
【背景技術】
【0002】
従来のスイッチング電源装置としては、図5に示すような電流共振型コンバータを備えたものが知られている。この電流共振型コンバータには、入力直流電圧Viが共振インダクタLrと共振コンデンサCrを有する直列共振回路に印加され、MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)等からなる2つの主スイッチ素子Qa,Qbをオンオフして電力変換用のトランスTの第1巻線L1を流れる一次側電流の経路を制御することによって、トランスTの第1巻線L1に正弦波状の電流が流れる。また、トランスTの第2巻線L2、第3巻線L3(L1:L2:L3の巻線比をn:1:1とする。)には、それぞれ誘起した二次電流I1,I2を整流する整流ダイオードD1,D2と、負荷LDへの出力電圧VOを平滑する出力コンデンサCOとが接続されている。さらに、負荷LDへの出力電圧VOは、誤差増幅器1とVCO(電圧制御発振回路)2を介して主スイッチ素子Qa,Qbの駆動回路3に帰還され、トランスTの第1巻線L1に流れる電流と電圧を制御して、出力電圧VOを一定電圧に制御している。なお、VCO2は、誤差増幅器1の出力により出力電圧VOが設定電圧より高い、もしくは軽負荷であると判断するとその出力周波数を高くし、出力電圧VOが設定電圧より低い、もしくは重負荷であると判断するとその出力周波数を低くするよう機能している。
【0003】
ところで、こうしたスイッチング電源装置を低電圧・大電流の電源として使用する場合に、二次電流I1,I2がトランスTの二次側に設けられた整流ダイオードD1,D2に流れるとき、整流ダイオードD1,D2の順方向下降電圧VFによって、大きな電力損失VF×IOが発生する。IOは二次電流I1,I2のいずれかである。そこで、図6に示すように、これらの整流ダイオードD1,D2に替えて、それぞれオン抵抗が低いMOSFETQs1,Qs2を同期整流用のスイッチ素子として接続して同期整流を行い、こうした電力損失を低減する他励駆動方式の電流共振回路が用いられている。図6のMOSFETQs1,Qs2は、駆動回路3によりそれぞれ一次側の主スイッチ素子Qa,Qbをオンオフする動作周波数fopに同期させてオンオフ制御されることで、二次電流I1,I2が交互にコンデンサCOに蓄積される。
【0004】
さて、こうした従来のスイッチング電源装置は、主スイッチ素子Qa,Qbをスイッチング動作させて、電圧変換用のトランスTを介して任意の直流出力を得るように構成されていることから、二次側に接続される負荷LDの大きさ等によってはコンデンサCOに蓄積された電荷が放電されてトランスT側へ逆流する電流(逆電流)が発生して、逆流領域での電力損失が問題になる。
【0005】
図7は、二次側ダイオード整流の電流共振型コンバータの一例を示す回路図である。この図7には、図5の電流共振型コンバータのトランスTを励磁インダクタンス成分Lmと理想トランスTiとに分けて図示し、その動作原理を分りやすく示してある。ここで、上述した逆流領域の電力損失の説明に先立って、電流共振型コンバータの動作原理について説明する。
【0006】
図7に示すような電流共振型コンバータでは、以下の二種類の基本的な電流共振周波数を定義することができる。ここでLr,LmおよびCrを、それぞれ共振インダクタLrのインダクタンス、トランスTの励磁インダクタンス成分および共振コンデンサCrキャパシタンスとしている。
【0007】
【数1】
【0008】
【数2】
【0009】
図5,7のスイッチング電源装置では、負荷LDに電力の供給がある場合、トランスTの励磁インダクタンス成分Lmの電圧が出力電圧VOに応じてn×(VO+VF)にクランプされ、励磁インダクタンス成分Lmは電流共振に関与せず、共振コンデンサCrと共振インダクタLrで決まる第1の共振周波数fr1(上記(1)式参照)で動作することによって、二次側回路に電力が供給される。この場合、励磁インダクタンス成分Lmに流れる電流Imと共振電流Irとの和が、共振コンデンサCrへの充放電電流として流れる。このとき、主スイッチ素子Qa,Qbの動作周波数fopについては、出力電圧VOを安定させるようにVCO2で制御している。
【0010】
第2の共振周波数fr2は、トランスTの二次側に接続された負荷LDに電力供給が行われない場合の共振周波数であって、理想トランスTiがトランスとして機能せずトランスTの励磁インダクタンス成分Lmの電圧がクランプされないので、主に共振コンデンサCrのキャパシタンスCrと共振インダクタLrの共振インダクタンスLrと励磁インダクタンス成分Lmによって共振動作が行われる。
【0011】
図7の電流共振型コンバータの具体的な共振動作については、その動作周波数fopと第1の共振周波数fr1(以下、単に共振周波数という。)の関係、およびトランスTの二次側に接続される負荷LDの大きさによって、図8に示すように6つの動作モード(Mode1〜Mode6)に分けて考えることができる。
【0012】
すなわち、図8においてMode1〜Mode3は、動作周波数fopが共振周波数fr1より低い場合であり、Mode4〜Mode6は、動作周波数fopが共振周波数fr1と等しいか、それより高い場合である。また、スイッチング電源装置の定格負荷(最大負荷)に対して接続される負荷LDの大きさが50%以上であれば重負荷状態(HL:Heavy Load)、50〜20%であれば軽負荷状態(LL:Light Load)、20%以下であれば超軽負荷状態(VLL:Very Light Load)であるとする。
【0013】
最初に、図5の電流共振型コンバータの動作モードについて、図9に示す動作波形により説明する。
図9には、動作周波数fop(スイッチング動作の1周期をTopとする。)が共振周波数fr1(そのときの共振周期をTrとする。)より低く、かつ負荷LDが重負荷状態である第1の動作モード(Mode1)の動作波形を示している。ここでは、一方の主スイッチ素子Qaがオンした直後のタイミングs1(以下、タイミングsj(j=1〜16)という用語を、瞬間ではなく幅をもった領域という意味で使用する。)から順に、一動作周期Top内を10個の動作状態(タイミングs1〜s10)に区分して説明する。
【0014】
図9において、(A),(B)は駆動回路3の出力である主スイッチ素子Qa,Qbのゲート電圧Vga,Vgb、(C),(D)は主スイッチ素子Qa,Qbを流れる電流Ia,Ib、(E)は共振コンデンサCrの端子間電圧Vc、(F),(G)は整流ダイオードD1,D2を流れる電流I1,I2である。
【0015】
図10は、第1の動作モードのタイミングs1における動作状態を示す回路図である。ここでは、主スイッチ素子Qaがオンした直後であって、それに先行するタイミングs10での動作結果を引き継いで、そこには電流Iaが矢印に示す方向に流れている。また、他方の主スイッチ素子Qbはオフしている。このとき、励磁インダクタンス成分Lmには共振電流Irとは逆方向の励磁電流Imが流れ、それが共振電流Irより大きいため、共振コンデンサCrの電荷を放電する方向に放電電流として流れる。一次側の共振回路の共振電流Irに基づき理想トランスTiによって第2巻線L2に誘起される電流は、整流ダイオードD1から負荷LDに供給される。
【0016】
図11に示すタイミングs2における動作状態では、引き続き主スイッチ素子Qaがオン、Qbがオフである。しかし、共振電流Irとは逆方向に流れていた励磁電流Imが共振電流Irと同一方向に流れて、共振コンデンサCrを充電し始める。そして、先行するタイミングs1と同様に、一次側の共振回路の共振電流Irに基づき理想トランスTiによって二次側の整流ダイオードD1に正弦波電流I1が流れ(図9(F)参照)、負荷LDに電力が供給される。
【0017】
図12に示すタイミングs3では、引き続き主スイッチ素子Qaがオン、Qbがオフの状態であるが、共振インダクタLrと共振コンデンサCrの大きさで決まる共振周期Trの半周期(Tr/2)が経過して、理想トランスTiの一次側から二次側には電力供給されなくなる。しかし、動作周波数fopが共振周波数fr1より低く、主スイッチ素子Qaがオン状態であるため、一次側の共振回路は上述した第2の共振周波数fr2で共振して、共振コンデンサCrが励磁電流Imによって充電される。第2の共振周波数fr2の周期は第1の共振周波数fr1の周期に比べて非常に長いので、タイミングs3における共振波形はほぼ直線となる。
【0018】
図13に示すタイミングs4は、2つの主スイッチ素子Qa,Qbがいずれもオフとなるデッドタイムに相当する。ここでは、オフ状態の主スイッチ素子Qaの分布容量C_Qaおよび他方のオフ状態にある主スイッチ素子Qbの分布容量C_Qbに対し、それぞれ図13の矢印が示す方向に電流IaおよびIbが流れて、2つの分布容量C_Qa,C_Qbの両端電圧を変化させる。このとき、共振コンデンサCrおよび2つの分布容量C_Qa,C_Qbが共振インダクタンスLrと励磁インダクタンス成分Lmとの共振回路を構成して、共振コンデンサCrを充電するように共振動作しているが、電力は一次側から二次側に供給されない。なお、共振コンデンサCrのキャパシタンスは分布容量C_Qa,C_Qbのキャパシタンスより非常に大きいので、タイミングs4においては、共振コンデンサCrを定電圧源とみなすこともできる。
【0019】
図14に示すタイミングs5では、引き続き2つの主スイッチ素子Qa,Qbはオフ状態にあるが、タイミングs4で分布容量C_Qbの両端電圧が大きくなって、図13において、分布容量C_Qbの共振コンデンサCrに接続されている側を基準電位とすると、負電圧で絶対値が大きくなる。その結果、主スイッチ素子Qbではそのボディダイオード(Body-diode)D_Qbが導通状態になる。このとき、一次側で共振回路が共振することによって、理想トランスTiの一次側から第3巻線L3を介して電流I2が流れ始めて、負荷LDへの電力供給が始まる。すなわち、励磁インダクタンス成分Lmに流れる励磁電流Imが共振電流Irと逆方向に、かつ共振電流Irより大きい電流として流れるから、共振コンデンサCrが継続して充電される。なお、電流IbがボディダイオードD_Qbに流れていて(電流の向きは矢印に示す方向)、他方の主スイッチ素子Qaはオフしているため、トランスTの第1巻線L1は共振コンデンサCrに接続されている側の端子が高電圧側となり、反対側の端子が低電圧側となっている。
【0020】
図15に示すタイミングs6では、主スイッチ素子Qbがオンした直後の状態となって、そこには電流Ibは依然として矢印に示す方向に流れている。また、他方の主スイッチ素子Qaはオフしている。したがって、トランスTの第1巻線L1は共振コンデンサCrに接続されている側の端子が高電圧側となり(反対側の端子が低電圧側となる。)、一次側の共振回路から理想トランスTiによって二次側の第3巻線L3に誘起される電力が、整流ダイオードD2から負荷LDに供給される。このとき、励磁インダクタンス成分Lmには共振電流Irとは逆方向の励磁電流Imが流れ、それが共振電流Irより大きいので、共振コンデンサCrが差電流(Im−Ir)によって充電される。
【0021】
図16に示すタイミングs7では、引き続き主スイッチ素子Qaがオフ、Qbがオンの状態である。しかし、励磁電流Imが共振電流Irより小さくなり、そして共振電流Irとは逆方向に流れていた励磁電流Imが共振電流Irと同一方向(図16の矢印で示す方向)に流れるようになり、共振コンデンサCrに蓄積されていた電荷は放電され始める。そこで、一次側の共振回路からは、理想トランスTiによって二次側の整流ダイオードD2に正弦波電流が流れ(図9(G)参照)、負荷LDに電力が供給される。
【0022】
図17に示すタイミングs8では、引き続き主スイッチ素子Qaがオフ、Qbがオンの状態であるが、共振インダクタLrと共振コンデンサCrにおける半周期の共振動作が終わって、一次側から二次側には電力供給されなくなる。また、共振コンデンサCrは放電を続けながら、一次側の共振回路が上述した第2の共振周波数fr2で共振動作している。
【0023】
図18に示すタイミングs9は、2つの主スイッチ素子Qa,Qbがいずれもオフとなるデッドタイムに相当する。ここでは、主スイッチ素子Qaの分布容量C_Qaおよび他方の主スイッチ素子Qbの分布容量C_Qbに対し、それぞれ図18の矢印が示す方向に電流IaおよびIbが流れて、2つの分布容量C_Qa,C_Qbの両端電圧を変化させる。このとき、共振コンデンサCrおよび2つの分布容量C_Qa,C_Qbが共振インダクタンスLrと励磁インダクタンス成分Lmとの共振回路を構成して、共振コンデンサCrを放電するように共振動作しているが、電力は一次側から二次側に供給されない。なお、共振コンデンサCrのキャパシタンスは分布容量C_Qa,C_Qbのキャパシタンスより非常に大きいので、タイミングs9においては、共振コンデンサCrを定電圧源とみなすこともできる。
【0024】
図19に示すタイミングs10では、引き続き2つの主スイッチ素子Qa,Qbはオフ状態にあるが、タイミングs9で分布容量C_Qaの両端電圧が大きくなった結果、主スイッチ素子QaではそのボディダイオードD_Qaが導通する。このとき、一次側で共振回路が共振することによって、理想トランスTiの一次側から第2巻線L2を介して電流I1が流れ始めて、負荷LDへの電力供給が始まる。また、励磁インダクタンス成分Lmに流れる励磁電流Imは共振電流Irと逆方向に、かつ共振電流Irより大きい電流として流れ、共振コンデンサCrがさらに放電される。
【0025】
図20は、電流共振型コンバータの第2の動作モードにおける各部の電流、電圧波形を示す動作波形図である。ここでは、動作周波数fopが共振周波数fr1より低く、かつ負荷LDが軽負荷状態である第2の動作モード(Mode2)について説明する。
【0026】
図20(A),(B)に示すように、主スイッチ素子Qa,Qbのゲート電圧Vga,Vgbには、所定のデッドタイムが設けられている。また、軽負荷状態であることから、主スイッチ素子Qa,Qbを流れる電流Ia,Ibは小さくなって、同図(E)に示す共振コンデンサCrの端子間電圧Vcも変動幅が小さくなる。また、励磁電流Imは重負荷時とさほど変わらないため、励磁電流Imの影響が相対的に大きくなって、重負荷時より位相が進む。以下では、図9に示す重負荷時の回路動作とは異なる動作状態についてだけを説明する。
【0027】
図21には、主スイッチ素子Qaがオンした直後のタイミングs11における動作状態を示している。この状態は、主スイッチ素子Qaがオン、Qbがオフの状態であり、共振コンデンサCrは共振インダクタンスLrと励磁インダクタンス成分Lmとの共振回路を構成しているが、図9に示すMode1におけるタイミングs1(図10参照)とは異なり、励磁インダクタンス成分Lmの両端電圧(図21の+側が高電位側となる。)が低いため、主スイッチ素子Qaがオンしても直ぐには一次側から二次側に電力を供給できない。
【0028】
その後、共振コンデンサCrが放電してその端子間電圧Vcが低下し、タイミングs11の最後で下記の式(3)を満たすと、前述したタイミングs1における一次側の共振回路での共振動作が開始し、一次側から二次側に電力供給される。ここで、Vfは二次側の整流ダイオードD1,D2のフォワード電圧である。
【0029】
(Vi−Vc)*Lm/(Lr+Lm)=n*(VO+Vf)…(3)
図22には、スイッチング動作の半周期(Top/2)が経過して、2つの主スイッチ素子Qa,Qbがともにオフしているデッドタイムのタイミングs12の動作状態を示している。この場合、主スイッチ素子QbのボディダイオードD_Qbは導通して、先行するタイミングs4から継続して励磁電流Im(正確にいえば、共振コンデンサCr、共振インダクタLrおよび励磁インダクタンス成分Lmからなる共振回路の共振電流である。)が共振コンデンサCrに流れ込んでいる。しかし、励磁インダクタンス成分Lmの両端電圧(図22の+側が高電位側となる。)が足りないため、図14に示す動作状態(タイミングs5)とは異なり、二次側に電力を供給することができない。
【0030】
図23は、つぎのタイミングs13の動作状態を示している。ここに示すように、主スイッチ素子Qbがオンしていて、共振コンデンサCrが共振インダクタンスLrと励磁インダクタンス成分Lmとの共振回路を構成する。しかし、図9に示す第1の動作モード(Mode1)のタイミングs6の場合とは異なり、励磁インダクタンス成分Lmの両端電圧(図23の+側が高電位側となる。)が低いため、主スイッチ素子Qbがオンしても直ぐには一次側から二次側に電力を供給できない。
【0031】
その後、共振コンデンサCrが充電されて、その端子間電圧Vcが下記の式(4)を満たす動作状態(図15のタイミングs6の状態)になると、共振インダクタンスLrと共振コンデンサCrとの共振動作によって、一次側から二次側に電力供給される。
【0032】
Vc*Lm/(Lr+Lm)=n*(VO+Vf)…(4)
その後、タイミングs6から順次タイミングs7,s8に進んで、2つの主スイッチ素子Qa,Qbがともにオフするタイミングs9になると、主スイッチ素子Qaの分布容量C_Qaおよび他方の主スイッチ素子Qbの分布容量C_Qbに対し、それぞれ図18の矢印が示す方向に電流IaおよびIbが流れて、2つの分布容量C_Qa,C_Qbの両端電圧を変化させる。このとき、負荷LDが軽負荷状態であることから、図24に示すように主スイッチ素子QaのボディダイオードD_Qaが導通するタイミングs14では、励磁インダクタンス成分Lmの両端電圧(図24の+側が高電位側となる。)が足りないため、図19に示す動作状態(タイミングs10)とは異なり、二次側に電力を供給することができない。
【0033】
つぎに、動作周波数fopが共振周波数fr1より低く、かつ負荷LDがさらに小さな超軽負荷(VLL)状態の第3の動作モード(Mode3)について説明する。図25は、電流共振型コンバータの第3の動作モードにおける各部の電流、電圧波形を示す動作波形図である。この場合、共振電流Irはさらに小さくなり、共振コンデンサCrの端子間電圧Vcの変動幅もさらに小さくなる。共振コンデンサCrの電圧Vcは励磁電流Im(もしくは、共振コンデンサCr、共振インダクタLr、励磁インダクタンス成分Lmからなる共振回路の共振電流)によって支配され、その位相はさらに進む。
【0034】
タイミングs2では、前述した図11に示すような共振電流Irと励磁電流Imが流れるが、共振電流Irは励磁電流Imより遥かに小さくなって、共振コンデンサCrの端子間電圧Vcは励磁電流Imに支配されてしまう。そのため、共振インダクタLrからの共振電流Irによる充放電時間が短くなる。したがって、超軽負荷となる第3の動作モード(Mode3)では、第1の動作モード(重負荷のMode1)や第2の動作モード(軽負荷のMode2)より短い時間でタイミングs3の状態に移行する。
【0035】
同様に、タイミングs7では、前述した図16に示すような共振電流Irは励磁電流Imより遥かに小さくなって、共振コンデンサCrの端子間電圧Vcは励磁電流Imに支配される。そのため、共振インダクタLrからの共振電流Irによる充放電時間は短くなり、超軽負荷の動作モード(Mode3)では、重負荷時や軽負荷時より早くタイミングs8の動作状態に移行する。
【0036】
さらに、動作周波数fopが共振周波数fr1より高いか等しい場合の第4ないし第6の動作モード(Mode4〜6)について、図26、図29および図30にそれぞれ動作波形を示す。
【0037】
図26は、電流共振型コンバータの第4の動作モードにおける各部の電流、電圧波形を示す動作波形図である。第4の動作モード(Mode4)は、動作周波数fopが共振周波数fr1以上であり、かつ負荷LDが重負荷の状態である。
【0038】
図27は、図26において2つの主スイッチ素子Qa,Qbが同時にオフするタイミングs15における動作状態を示している。第4の動作モード(Mode4)の場合、タイミングs15で主スイッチ素子Qaがオフしても、主スイッチ素子QbのボディダイオードD_Qbが導通して、共振インダクタLrに蓄積されたエネルギーの放電を続けるが、励磁インダクタンス成分Lmの+側電位は維持される。そのため、共振電流Irが理想トランスTiに流れて電力は一次側から二次側に供給される。この場合、共振インダクタLrは電圧(n×(VO+VF)+Vc+VF)が印加されて定電圧放電に近い形になるので整流ダイオードD1にほぼ直線的に減少する電流I1が流れる。つぎのタイミングs5には、共振電流Irが逆方向に流れて二次側の整流ダイオードD2に正弦波電流I2が流れ始める。したがって、第4の動作モードでは二次側の正弦波電流I1,I2が連続して流れることになる。
【0039】
図28では、同様に2つの主スイッチ素子Qa,Qbが同時にオフするタイミングs16における動作状態を示している。この場合、主スイッチ素子Qbがオフしても、主スイッチ素子QaのボディダイオードD_Qaが導通になる。また、共振インダクタLrの放電により、励磁インダクタンス成分Lmの+側電位が維持され、電力は二次側に供給される。
【0040】
図29は、電流共振型コンバータの第5の動作モードにおける各部の電流、電圧波形を示す動作波形図である。ここでは、動作周波数fopが共振周波数fr1以上で、かつ負荷LDが軽負荷状態である第5の動作モード(Mode5)について説明する。
【0041】
2つの主スイッチ素子Qa,Qbが同時にオフした直後のタイミングs15,s16では、それぞれ電力を二次側に供給できる。しかし、負荷LDが軽負荷状態であることから、その後のタイミングs11とs12、およびs13とs14では、第2の動作モード(図20参照)と同様、それぞれ二次側に電力が供給されない状態となる。
【0042】
図30は、電流共振型コンバータの第6の動作モードにおける各部の電流、電圧波形を示す動作波形図である。動作周波数fopが共振周波数fr1以上で、かつ超軽負荷(VLL)状態のMode6では、2つの主スイッチ素子Qa,Qbがそれぞれオンしている期間に、二次側に電力供給されないタイミングs11とs3、およびs13とs8が現れる。
【0043】
以上、図7に示す電流共振型コンバータの6つの動作モードにおける共振動作について説明したが、さらに、二次側の整流ダイオードD1,D2をオン抵抗が低いMOSFETQs1,Qs2に置き換えた図6の電流共振型コンバータにおける他励駆動同期整流について考察する。
【0044】
同期整流方式には、自励駆動方式と他励駆動方式がある。他励駆動方式については、ロジック回路で駆動信号を出すため、ロジック回路を電源ICに内蔵すると、電源メーカにとって容易に同期整流機能を実現できる。したがって、ICメーカ各社は様々な他励駆動方式を考案している(後述する特許文献1〜5参照。)。
【0045】
他励駆動同期整流について単純に考えると、MOSFETQs1,Qs2の同期駆動信号が主スイッチ素子Qa,Qbをスイッチング制御するゲート信号に同期していればよいように思われる。しかし、実際には、各動作モードでそれぞれ逆流領域を検出してそれぞれに同期した駆動信号に変換しないと、出力コンデンサCOに蓄積された電荷が放電されてトランスT側へ逆流する電流(逆電流)が発生して効率低下が生じ、さらには一次側に電力が逆流することによって回路破壊のおそれも生じてしまう。
【0046】
ここで、各動作モードでの逆流領域は、電流共振型コンバータの動作周波数fopと共振周波数fr1の関係、および負荷LDによって決まるものであって、そのうち動作周波数fopは回路パラメータと負荷状態によって変わるが、共振周波数fr1は共振コンデンサCrと共振インダクタLrの大きさにより決まる。したがって、同期駆動信号をパワースイッチング信号に同期させる同期整流はシンプルな方法であるが、その場合には下記の5つの逆流領域を解消するための対策が必要になる。
【0047】
すなわち、2つの主スイッチ素子Qa,Qbをそれぞれゲート信号Vga,Vgbによってオンオフして二次電流I1,I2を供給するスイッチング電源装置は、図31に示す第1の動作モード(Mode1)では、図9に示すスイッチング動作の半周期(Top/2)後半のタイミングs3およびs8において、それぞれ同期制御用のMOSFETQs1,Qs2を確実にオフすることで、二次電流I1,I2が逆流することを阻止できる。したがって、同図(A),(B)に示すようなゲート信号Vga,Vgbがそのまま同期制御用のMOSFETQs1,Qs2に同期駆動信号Vgs1,Vgs2として出力されると、このタイミングs3およびs8の領域(RangeA)で逆流電流が流れる。
【0048】
また、第2の動作モード(Mode2)の場合、逆流が起こるRangeAとは別に、図32に示すRangeBの領域(図20に示すタイミングs11およびs13に相当する。)でも逆流が起こるおそれがあった。
【0049】
同様に、第3の動作モード(Mode3)の場合、図33に示すように、RangeAとRangeBで逆流が起こる上に、RangeC(これは、共振周期Trの半周期内であるが共振が終わってしまっている領域に相当する。)でも逆流が起こる。
【0050】
図34に示す第4の動作モード(Mode4)の場合は、二次電流I1,I2が連続しているために逆流が起こるおそれはない。
図35に示す第5の動作モード(Mode5)では、RangeDの領域(図29に示すタイミングs11およびs13に相当する。)で逆流が起こる。
【0051】
第6の動作モード(Mode6)の場合、図36に示すように、RangeDで逆流が起こる上に、RangeEの領域(図30に示すタイミングs3およびs8に相当する。)にも逆流が起こる。したがって、同期制御用のMOSFETQs1,Qs2に対する同期駆動信号Vgs1,Vgs2として、ゲート信号Vga,Vgbと同期する信号(同じ信号)を適用した場合は、各動作モード1〜3および5,6で逆流が発生するため、それらに対応する領域(RangeA〜E)でのVgs1,Vgs2の信号波形をそれぞれ成形する必要があった。
【0052】
そこで、従来のスイッチング電源装置では、ゲート信号Vga,Vgbのオン期間より少しだけ狭いパルス幅で一定パルス幅信号(CWP:Constant Width Pulse)を出力するCWP生成回路を設けて、同期駆動信号Vgs1,Vgs2を波形成形するようにしている。すなわち、動作周波数fopが共振周波数fr1と同じか、それより高い場合は、同期駆動信号Vgs1,Vgs2がゲート信号Vga,Vgbに同期するようにし、動作周波数fopが共振周波数fr1より小さいときに、同期駆動信号Vgs1,Vgs2は一定パルス幅信号CWPに同期して終了させるようにしている(たとえば、特許文献1参照。)。これにより、二次側の整流ダイオードD1,D2をオン抵抗が低いMOSFETQs1,Qs2に置き換えた場合でも、二次側からの逆流電流を防止することができるというものである。
【0053】
ところが、特許文献1に記載された発明では、同期駆動信号Vgs1,Vgs2の立ち上がりのタイミングは常にゲート信号Vga,Vgbに同期しているため、第2の動作モード(Mode2)における逆流領域(RangeB)のように、二次電流が流れ始める直前での逆流を防ぐことが困難である。また、動作周波数fopが共振周波数fr1と同じか、それより高いMode4〜Mode6の場合に、同期駆動信号Vgs1,Vgs2がゲート信号Vga,Vgbと同期していれば、軽負荷状態(LL)や超軽負荷状態(VLL)での逆流を阻止することができない。
【0054】
別のスイッチング電源装置としては、図37(A)に示すような同期整流用MOSFETの制御回路を構成する方法が考えられている(たとえば、特許文献2参照。)。また、その各部の動作波形を図37(B)に示す。これは、同期整流用のスイッチ素子(MOSFET)のドレイン・ソース間電圧(Vds(on))を基準電圧REFとコンパレータ510で比較して同期整流用MOSFETまたはそのボディダイオードが導通したことを検出し、この導通を検出しかつゲート信号VgpがH(High)である期間だけ同期整流用MOSFETをオンさせる信号を同期整流用MOSFETに与えるものである。すなわち、アンド(AND:論理積)回路430でコンパレータ510の出力である比較信号Vdscと一次側の主スイッチ素子Qa,Qbのゲート信号Vgpのアンド信号を生成し、これを波形成形された同期駆動信号Vgs(すなわち、Vgs1,Vgs2)としてスイッチ素子であるMOSFETQs1,Qs2に出力するようにしたものである。
【0055】
一般にMOSFETのドレイン・ソース間電圧Vdsは、MOSFETがオフしていてボディダイオードに電流が流れている状態では、ボディダイオード順方向下降電圧VFとなる(ソース電位を基準電位とすると、正確には−VF)。一方、MOSFETがオンしている状態では、そのオン抵抗と流れる電流の積となり、その値(絶対値)は通常VFより小さい。上記の基準電圧REFは、最初ボディダイオードに電流が流れていることを検出してMOSFETのオンを許可し、その後MOSFETがオンしてドレイン・ソース間電圧Vdsが小さくなってもMOSFETをオンさせ続けることができるように、その絶対値をかなり小さいものとしている(実際は、ノイズ等を考慮して、誤りなくMOSFETまたはそのボディダイオードが導通していることを検知できる程度には大きくする必要がある。)。しかしながら、図37(B)に示すように、二次電流Isが減少してゼロとなるときは、基準電圧REFの値がいかに小さくとも、いつかはMOSFETのオン抵抗と流れる電流の積の方が小さくなる。すると、比較信号Vdscが反転してMOSFETがオフし、ボディダイオードに電流が流れる状態となり、ドレイン・ソース間電圧Vdsは−VFとなる。これにより、比較信号Vdscが再び反転して再びMOSFETがオンし、その結果として比較信号Vdscがさらに反転する。以後、図37(B)のエラー領域に示すように、二次電流Isが完全にゼロになるまで、MOSFETのオンオフを高周波で繰り返す。この発振現象は負荷が軽くなって二次電流Isが低下するほど顕著になる。このように、特許文献1に記載された発明は、二次電流Isが減少してゼロとなる度に必ず高周波の発振を繰り返すので、ノイズおよび電力変換効率の観点から課題のある方式となっている。
【0056】
内蔵ダイオードの導通電圧を考慮してターンオンしきい値(VTH2)を設定した発明としては、特許文献3に記載のものがある。ここでは、同期駆動信号のターンオンタイミングを内蔵ダイオードの導通電圧だけで決めるようにしているため、一次側のゲート信号Vga,Vgbに設定されたデッドタイムで誤動作を起こしやすいという問題があった。また、ターンオフタイミングを決めるしきい値(VTH1)が−20mV程度の微小電圧値かつマイナスの値であるため、ノイズの影響を受けやすく、オフ動作のタイミングが不安定になるという問題があった。
【0057】
また別のスイッチング電源装置では、一次側の共振電流をカレントトランスで検出し、励磁電流は二次側補助巻線で検出し、共振電流検出信号を励磁電流検出信号と比較する。その比較結果信号とパワースイッチング信号と共振電流検出信号が0Aを超えたかどうかを検出する信号に基づいて同期整流信号を生成するようにしている(たとえば、特許文献4参照。)。
【0058】
この特許文献4の技術では、各不連続モードにおける逆流問題を解決できるが、重負荷状態での動作モード(Mode1,4)で同期整流用MOSFETのオンタイミングが遅くなるために電力効率が低下する。しかも、検出回路にはカレントトランスと補助巻線を利用しているため回路構成が複雑化する等、最適な調整値に設計することが困難であって、コストの観点からしても好ましくなかった。
【0059】
さらに、逆方向に電流が流れることを阻止し得る同期整流回路、および電力変換損失の低減を図った電力変換器としては、特許文献5に記載された発明がある。これは、同期整流トランジスタのソース・ドレイン間電圧をコンパレータ回路で比較して、逆方向電流を検知したときスイッチング手段によって阻止しようとするものである。ここでは、同期整流トランジスタをターンオフさせるタイミングが決められているが、ターンオンさせるタイミングについての記載はない。したがって、上述した第2の動作モード(Mode2)、第3の動作モード(Mode3)、第5の動作モード(Mode5)および第6の動作モード(Mode6)で電流の逆流(RangeB,D)を防止する対策としては有効でなかった。
【先行技術文献】
【特許文献】
【0060】
【特許文献1】米国特許第7184280号明細書
【特許文献2】米国特許出願公開2008/0055942号明細書
【特許文献3】米国特許出願公開2005/0122753号明細書
【特許文献4】特開2005−198438号公報
【特許文献5】特開2005−198375号公報
【発明の概要】
【発明が解決しようとする課題】
【0061】
このように従来のスイッチング電源装置では、前述した6つの動作モード(図8参照)の全てにおいて、確実に二次電流の一次側への逆流を防止するようにした駆動回路を備えたものがなかった。とくに、軽負荷状態での電流逆流を防止し、かつ同期整流用MOSFETのドレイン・ソース間電圧(Vds)を安定して検出することで誤動作を防止できるシンプルな同期整流を実行する必要があった。
【0062】
本発明はこのような点に鑑みてなされたものであり、いずれの動作モードでも電流の逆流を防止し、安定した同期整流機能が実現できるスイッチング電源装置、スイッチング電源制御回路およびスイッチング電源装置の制御方法を提供することを目的とする。
【課題を解決するための手段】
【0063】
本発明では、上記問題を解決するために、入力直流電圧が直列共振回路に印加され、トランスを介して所定の出力電圧を発生し、負荷に電力供給するスイッチング電源装置が提供される。
【0064】
このスイッチング電源装置では、直列共振回路は電流共振インダクタと電流共振コンデンサを有している。また、複数の主スイッチ素子もしくは主スイッチ素子群は、たとえばMOSFETから構成され、交互にオンオフして直列共振回路の電流経路を切り換える。トランスは、主スイッチ素子もしくは主スイッチ素子群を一次側でオンオフ制御することにより直列共振回路から二次側に電流を誘起させる。複数の同期整流用スイッチ素子は、内蔵ダイオードが並列に接続され、それぞれ複数の主スイッチ素子もしくは主スイッチ素子群のいずれかに対応してオンオフしてトランスの二次電流を整流する。最大オン幅制御回路は、主スイッチ素子もしくは主スイッチ素子群のオンタイミングに同期して同期整流用スイッチ素子に対する最大オン幅の開始を指示するとともに、所定時間後に最大オン幅の終了を指示する。同期制御回路は、最大オン幅制御回路が最大オン幅の開始を指示するタイミング、あるいは同期整流用スイッチ素子の端子間電圧信号により検出される内蔵ダイオードの導通タイミングのいずれか遅いタイミングに同期して同期整流用スイッチ素子をターンオンさせるとともに、主スイッチ素子もしくは主スイッチ素子群のオフタイミング、あるいは最大オン幅制御回路が最大オン幅の終了を指示するタイミングのいずれか早いタイミングに同期して同期整流用スイッチ素子をターンオフさせるように、同期整流用スイッチ素子のオン期間を制御する。
【発明の効果】
【0065】
本発明のスイッチング電源装置、スイッチング電源制御回路およびスイッチング電源装置の制御方法によれば、主スイッチ素子もしくは主スイッチ素子群のゲートに印加されるゲートオンオフ信号と最大オン幅信号を利用して、同期整流用スイッチ素子のオン期間を制御しているため、主スイッチ素子もしくは主スイッチ素子群がオンとなる時間以外で全てのノイズを排除することができる。
【0066】
また、同期整流用スイッチ素子に並列接続されたダイオードの導通電圧を、同期整流用スイッチ素子の端子間電圧レベルから検出して、それを同期整流用スイッチ素子のターンオンのタイミング制御だけに用いていることと、最大オン幅信号を有効に適用していることから、端子間電圧レベルの検出ノイズに強く、誤動作もなく、逆流も起こらない電流共振型コンバータの同期整流機能を実現したスイッチング電源装置の制御方法、スイッチング電源制御回路およびスイッチング電源装置を提供することができる。
【図面の簡単な説明】
【0067】
【図1】実施の形態に係るスイッチング電源装置の全体構成を示す回路図である。
【図2】スイッチング電源装置の最大オン幅制御回路および同期制御回路を示す回路図である。
【図3】図2の同期制御回路による二次側電流の制御動作を説明するタイミング図である。
【図4】フルブリッジ型のスイッチング電源装置の全体構成を示す回路図である。
【図5】従来の電流共振型コンバータの一例を示す回路図である。
【図6】図5の整流ダイオードをMOSFETに置き換えた電流共振型コンバータを示す図である。
【図7】二次側ダイオード整流の電流共振型コンバータの一例を示す回路図である。
【図8】6つの動作モードの動作周波数fsと共振周波数frの関係、および負荷状態について示す図である。
【図9】電流共振型コンバータの第1の動作モードにおける各部の電流、電圧波形を示す動作波形図である。
【図10】第1の動作モードのタイミングs1における動作状態を示す回路図である。
【図11】第1の動作モードのタイミングs2における動作状態を示す回路図である。
【図12】第1の動作モードのタイミングs3における動作状態を示す回路図である。
【図13】第1の動作モードのタイミングs4における動作状態を示す回路図である。
【図14】第1の動作モードのタイミングs5における動作状態を示す回路図である。
【図15】第1の動作モードのタイミングs6における動作状態を示す回路図である。
【図16】第1の動作モードのタイミングs7における動作状態を示す回路図である。
【図17】第1の動作モードのタイミングs8における動作状態を示す回路図である。
【図18】第1の動作モードのタイミングs9における動作状態を示す回路図である。
【図19】第1の動作モードのタイミングs10における動作状態を示す回路図である。
【図20】電流共振型コンバータの第2の動作モードにおける各部の電流、電圧波形を示す動作波形図である。
【図21】第2の動作モードのタイミングs11における動作状態を示す回路図である。
【図22】第2の動作モードのタイミングs12における動作状態を示す回路図である。
【図23】第2の動作モードのタイミングs13における動作状態を示す回路図である。
【図24】第2の動作モードのタイミングs14における動作状態を示す回路図である。
【図25】電流共振型コンバータの第3の動作モードにおける各部の電流、電圧波形を示す動作波形図である。
【図26】電流共振型コンバータの第4の動作モードにおける各部の電流、電圧波形を示す動作波形図である。
【図27】第4の動作モードのタイミングs15における動作状態を示す回路図である。
【図28】第4の動作モードのタイミングs16における動作状態を示す回路図である。
【図29】電流共振型コンバータの第5の動作モードにおける各部の電流、電圧波形を示す動作波形図である。
【図30】電流共振型コンバータの第6の動作モードにおける各部の電流、電圧波形を示す動作波形図である。
【図31】第1の動作モード時にトランスを介して誘導される二次側の電流波形を示す図である。
【図32】第2の動作モード時にトランスを介して誘導される二次側の電流波形を示す図である。
【図33】第3の動作モード時にトランスを介して誘導される二次側の電流波形を示す図である。
【図34】第4の動作モード時にトランスを介して誘導される二次側の電流波形を示す図である。
【図35】第5の動作モード時にトランスを介して誘導される二次側の電流波形を示す図である。
【図36】第6の動作モード時にトランスを介して誘導される二次側の電流波形を示す図である。
【図37】従来技術の問題点を説明するための図であって、(A)は同期整流用MOSFETの制御回路を示す図、(B)は制御回路の各部の動作波形図である。
【発明を実施するための形態】
【0068】
以下、図面を参照してこの発明の実施の形態について説明する。図1は、実施の形態に係るスイッチング電源装置の全体構成を示す回路図である。
このスイッチング電源装置は、入力直流電圧Viが共振インダクタLrと共振コンデンサCrを有する直列共振回路に印加され、トランスTを介して負荷LDに所定の出力電圧VOを発生するように構成されたものである。なお、トランスT以外にインダクタンスを設けず、リーケージインダクタンスを電流共振インダクタLrとするようにしてもよい。あるいはトランスT以外に外付けインダクタンスを設け、当該外付けインダクタンスとリーケージインダクタンスの合成で電流共振インダクタLrを構成するようにしてもよい。MOSFETQa,Qbは、トランスTの一次側で交互にスイッチングすることにより直列共振回路への電流経路を切り換える主スイッチ素子である。共振インダクタLrの一端はトランスTの第1巻線L1の一端に接続され、第1巻線L1の他端は共振コンデンサCrの一端に接続される。
【0069】
トランスTの二次側には、第2巻線L2と第3巻線L3が互いに直列に接続され、その接続点が出力コンデンサCOと負荷LDの一端に接続されている。また、第2巻線L2と第3巻線L3の他端は、それぞれMOSFETQs1,Qs2を介して出力コンデンサCOと負荷LDの接地側の他端と接続されている。MOSFETQs1,Qs2は、トランスTから誘導される二次電流I1,I2をMOSFETQa,Qbの動作に対応してオンオフすることにより、負荷LDに所定の出力電圧VOを供給する同期整流用スイッチ素子であって、そこにはそれぞれ後述するような内蔵ダイオード(ボディダイオード、もしくはボディダイオードと外付けダイオード)Dsが並列に接続されている。
【0070】
負荷LDへ供給される出力電圧VOは、誤差増幅器1とVCO(電圧制御発振回路)2を介してMOSFETQa,Qbの駆動回路3に帰還される。このとき、駆動回路3では所定のタイミングで交互にオンオフするゲート信号Vga,Vgbを生成して、MOSFETQa,Qbの電流Ia,Ibを所定のタイミングで矢印方向に流すように制御することによって、トランスTの第1巻線L1に流れる電流と電圧を制御して、二次側の出力電圧VOを一定電圧に制御している。なお、VCO2は、誤差増幅器1の出力により出力電圧VOが設定電圧より高い、もしくは軽負荷であると判断するとその出力周波数を高くし、出力電圧VOが設定電圧より低い、もしくは重負荷であると判断するとその出力周波数を低くするよう機能している。
【0071】
最大オン幅制御回路41,42では、MOSFETQa,Qbのオンタイミングに同期して、同期整流用のMOSFETQs1,Qs2に対し、この期間を外れるとMOSFETQs1,Qs2を強制的にオフする所定時間の最大オン幅を指示するために、最大オン幅の期間H(それ以外の期間はL(Low))となる最大オン幅信号Tmot、もしくは最大オン幅の終了を指示する信号である最大オン幅終了信号Tmot2を生成・出力している。なお、最大オン幅の開始は、MOSFETQa,Qbに対するゲート信号Vga,Vgbにより指示され、ゲート信号Vga,VgbがHとなってMOSFETQa,Qbがターンオンするタイミングと同じである。そして、実際に同期整流用のMOSFETQs1,Qs2の同期駆動信号Vgs1,Vgs2を生成する同期制御回路51,52では、MOSFETQs1,Qs2をターンオンさせるタイミングが、最大オン幅の開始を指示するタイミング(すなわち最大オン幅信号TmotがLからHになるタイミング)、あるいはMOSFETQs1,Qs2のドレイン・ソース間電圧Vds1,Vds2により検出される内蔵ダイオードDsの導通タイミングのいずれか遅いタイミングに同期して決められており、さらにMOSFETQs1,Qs2をターンオフさせるタイミングが、MOSFETQa,Qbのオフタイミング、あるいは最大オン幅の終了を指示するタイミングのいずれか早いタイミングに同期して決められている。
【0072】
つぎに、図1に示すスイッチング電源装置の制御回路(スイッチング電源制御回路)について説明する。
図2は、スイッチング電源装置の最大オン幅制御回路および同期制御回路を示す回路図である。ここで、同期制御回路5は、同期制御回路51または52のいずれかを代表して示している。また、最大オン幅制御回路41,42については、これをMOT端子に接続される外付け部品によりそのパルス幅を調整するワンショットマルチバイブレータで構成することにより、最大オン幅制御回路41,42が最大オン幅信号Tmotを出力する実施の形態を実現でき、これを第1の実施例とする。但し、ワンショットマルチバイブレータ自体は周知なので、第1の実施例に関するこれ以上の説明は省略する。ここでは、それに準じた動作をする最大オン幅制御回路4で実現される第2の実施例について説明する。なお、図2に示す最大オン幅制御回路4は、最大オン幅制御回路41または42のいずれかを代表して示している。また、最大オン幅制御回路41,42をワンショットマルチバイブレータで実現する場合も、同じ同期制御回路5を用いることができる。また、トランスTの二次側の第2巻線L2あるいは第3巻線L3のいずれか(図2では、Lsとして記している。)の二次電流Isを制御する同期整流用のMOSFETQsには、そのドレイン・ソース間に内蔵ダイオードDsが並列に接続されている。
【0073】
最大オン幅制御回路4は、図1に示す駆動回路3からのゲート信号Vga,Vgbのいずれか(以下では、単にゲート信号Vgpと記す。)が供給されるゲート信号入力端子4aと、最大オン幅(ワンショットマルチバイブレータを用いる場合の、ワンショットマルチバイブレータの出力である最大オン幅信号Tmotのパルス幅に相当)の大きさを調整するための外付け部品が接続されるMOT端子4bを備えている。この最大オン幅制御回路4は、最大オン幅信号Tmot自体を出力するのではなく、最大オン幅の終了タイミングを示す最大オン幅終了信号Tmot2を出力する回路である。この最大オン幅制御回路4は、ゲート信号入力端子4aと接続されたインバータ43、電源電圧VDDと接続された定電流源44、一端が定電流源44に接続され他端が接地されたコンデンサC1、このコンデンサC1の充放電を制御するようにインバータ43によってオンオフ制御されるスイッチS1、コンデンサC1への充電電圧を基準電圧REF1と比較するコンパレータ45から構成されている。
【0074】
この最大オン幅制御回路4では、ゲート信号入力端子4aのゲート信号VgpによってスイッチS1がオフすると、定電流源44からの電流がコンデンサC1を充電し始める。そして、コンパレータ45の反転入力端子(−)の電圧が、非反転入力端子(+)への基準電圧REF1を超えるタイミングでコンパレータ45の出力である最大オン幅終了信号Tmot2がH(High)からL(Low)に反転し、最大オン幅の終了を同期制御回路5に伝達する。最大オン幅終了信号Tmot2がLになると、同期制御回路5のナンド(NAND:否定論理積)回路54の出力がHになってフリップフロップ回路55をリセットする。その後、ゲート信号VgpによってスイッチS1がオンすると、コンデンサC1は放電されて最大オン幅終了信号Tmot2はHとなる。なお、上記のとおり最大オン幅信号Tmotの開始はゲート信号VgpがHになるタイミングであり、ゲート信号Vgpがフリップフロップ回路55のリセット端子に接続されるナンド回路54に入力されていて、これにより実施例2の最大オン幅制御回路4は最大オン幅の開始(フリップフロップ回路55のリセットの終了)を指示できる。したがって、実施例2においても、最大オン幅の開始と終了について、実施例1のワンショットマルチバイブレータを用いる場合の最大オン幅信号Tmotと同じタイミングを指示でき、これにより最適なオン幅を有する最大オン幅を設定することができる。
【0075】
コンパレータ45から出力される最大オン幅終了信号Tmot2の出力タイミングを共振周波数fr1に合わせて調整するためのMOT端子4bには、抵抗やコンデンサ等を接続する。抵抗を接続した場合、定電流源44からの電流がその抵抗に分流されて、抵抗の抵抗値に応じて最大オン幅終了信号Tmot2の出力タイミングを遅くすることができる。また、コンデンサを接続した場合は、コンデンサC1の容量値が大きくなるのと同等であり、これにより最大オン幅終了信号Tmot2の出力タイミングを遅くすることができる。
【0076】
ここでは、ゲート信号Vgpと最大オン幅終了信号Tmot2がナンド回路54で論理積(の否定)をとられているので、最大オン幅終了信号Tmot2がLとなるタイミングとゲート信号Vgpのオン期間が終了してLとなるタイミングの、いずれか早い方がフリップフロップ回路55をリセットする。
【0077】
同期制御回路5は、図示しない回路により超軽負荷が検出されるとHとなる超軽負荷状態信号VLLが供給される信号入力端子5aを備え、さらに同期整流用のMOSFETQsからそのドレイン・ソース間電圧Vds、最大オン幅制御回路4から出力された最大オン幅信号Tmotもしくは最大オン幅終了信号Tmot2、およびMOSFETQa,Qbをオンオフ制御するゲート信号Vgpが供給され、同期駆動信号Vgsを出力することによりMOSFETQsのオン期間を制御する回路である。この同期制御回路5は、基準電圧REF2に基づいてドレイン・ソース間電圧Vdsからレベル検出信号Vdscを出力するコンパレータ53、最大オン幅信号Tmotとゲート信号Vgpのナンド信号を演算するナンド回路54、セット端子Sにコンパレータ53のレベル検出信号Vdscが、リセット端子Rにナンド回路54のナンド信号がそれぞれ供給されるフリップフロップ回路55、およびこのフリップフロップ回路55のQ出力信号と、信号入力端子5aへの超軽負荷状態信号VLLをインバータ56で反転した信号が入力されるアンド回路57から構成されている。
【0078】
この同期制御回路5では、コンパレータ53の反転入力端子(−)はツェナーダイオードZDを介して接地されるとともに抵抗R1を介して電源電圧VDDと接続され、さらに抵抗R2を介して同期整流用のMOSFETQsのドレイン端子と接続されている。コンパレータ53の基準電圧REF2は非反転入力端子(+)に与えられている。
【0079】
いま、電源電圧VDDをA、コンパレータ53の出力であるレベル検出信号Vdscが反転するときのMOSFETQsのドレイン・ソース間電圧Vdsであるしきい値電圧(Vds_th)をXとすると、Vds=Xであるときはコンパレータ53の2入力が等しくなるから、次式が成り立つ。なお、上記しきい値電圧(Vds_th)はMOSFETQsのオンオフに関するしきい値とは別のものである。
【0080】
(A−X)*(R2/(R1+R2))+X=REF2
∴ (A−X)+X*(1+R1/R2)=REF2*(1+R1/R2)
∴ X*(R1/R2)=(1+R1/R2)*REF2−A
したがって、レベル検出信号Vdscが反転するときのMOSFETQsのドレイン・ソース間電圧しきい値電圧(Vds_th)は、
【0081】
【数3】
【0082】
となる。
ドレイン・ソース間電圧Vdsが(Vds_th)を超えると(厳密に言えば、両者が負の値で、Vdsの絶対値が(Vds_th)の絶対値より大きくなると)、コンパレータ53の出力であるレベル検出信号VdscはLからHに反転する。ちなみに、ドレイン・ソース間に電流が流れていない状態では、ドレイン・ソース間電圧Vdsの値は正であり、レベル検出信号VdscはLとなっている。このドレイン・ソース間電圧Vdsのレベル検出信号Vdscはフリップフロップ回路55のセット信号として供給される一方、ゲート信号Vgpと最大オン幅信号Tmotもしくは最大オン幅終了信号Tmot2が入力されるナンド回路54の出力信号がフリップフロップ回路55のリセット信号とされる。また、フリップフロップ回路55のQ出力信号はインバータ56から出力された超軽負荷状態信号VLLの反転信号とともにアンド回路57に供給され、その出力信号が同期整流用のMOSFETQsのゲート駆動信号Vgsとされている。なお、フリップフロップ回路55はリセット優先の回路である。すなわち、ドレイン・ソース間電圧Vdsが(Vds_th)を超えても、ゲート信号Vgpが最大オン幅の開始を指示する前のLの状態であると、フリップフロップ回路55をセットすることができない。これにより、一次側のゲート信号Vga,Vgbに設定されたデッドタイムで生じる可能性のある誤動作を防止することができる。
【0083】
つぎに、スイッチング電源装置の制御方法について説明する。
図3は、図2の同期制御回路による二次側電流の制御動作を説明するタイミング図である。ここでは、最大オン幅制御回路41,42をワンショットマルチバイブレータで実現した場合について説明する。図3(A)には、図1に示す駆動回路3からのゲート信号Vgpを、6つの動作モードMode1〜6について同一時間軸に沿って並べて示している。同図(B)は、同期整流用のMOSFETQsに流れる二次電流Isを、レベル検出信号Vdscが反転するときのMOSFETQsのドレイン・ソース間電圧の絶対値(|Vds_th|)をMOSFETQsのオン抵抗Ronで除して電流に換算したものと比較して示している。また、しきい値電圧Vds_thについては、上述した式(5)によって計算できる。もしくは、電圧Vds_thを先に決め、他のパラメータを式(5)によって調整することができる。
【0084】
図3(C)にはレベル検出信号Vdscの波形を示している。図3(B)に示す|Vds_th|/Ronは、コンパレータ53から出力されるレベル検出信号VdscがHになる二次電流Isのレベルを示している。また、同図(D)は最大オン幅信号Tmot、同図(E)は超軽負荷状態信号VLL、同図(F)は同期制御回路5から出力される同期駆動信号Vgsである。
【0085】
第1の動作モード(Mode1)においては、ゲート信号Vgpのターンオフするタイミングと最大オン幅信号Tmotがオフを指示するタイミングのいずれか早いタイミングに同期して、同期駆動信号VgsがMOSFETQsをターンオフさせている。そのため、従来ではスイッチング動作の半周期(Top/2)後半のタイミングで生じていたRangeAでの逆流を確実に防止することができる。
【0086】
第2と第5の動作モード(Mode2,5)においては、最大オン幅信号Tmotがオンを指示するタイミングとドレイン・ソース間電圧Vdsのレベル検出信号Vdscにより検出される内蔵ダイオードDsの導通タイミングのいずれか遅いタイミングに同期して、同期駆動信号VgsがMOSFETQsをターンオンさせており、従来ではスイッチング動作の半周期(Top/2)前半のタイミングで生じていたRangeB(図32)あるいはRangeD(図35)での逆流も確実に防止することができる。また、一旦MOSFETQsがターンオンになった後では、ドレイン・ソース間電圧Vdsの変動が無視される。したがって、特許文献2の構成でみられた、二次電流Isが減少してゼロとなる度に必ず高周波の発振を繰り返すという現象を生じることがない。
【0087】
また、超軽負荷状態信号VLLによって負荷LDの超軽負荷状態を検出しているので、第3と第6の動作モード(Mode3,6)において同期制御回路5から同期駆動信号Vgsが出力されない。そのため、超軽負荷状態ではMOSFETQsがターンオンせず、従来のRangeC(図33)あるいはRangeE(図36)で生じていた逆流も確実に防止することができる。なお、超軽負荷状態信号VLLについては、スイッチング電源装置の定格負荷(最大負荷)に対して実際に接続されている負荷LDが20%以下である場合と定義したが、この割合の設定は適宜変更できる。
【0088】
以上、図3に示すようなタイミングで同期整流用のMOSFETQsに同期駆動信号Vgsを供給することができるから、第1から第6の動作モードのいずれの場合でも、逆流が発生せずに安定した同期整流機能が実現される。
【0089】
上述した実施形態では、ハーフブリッジ型のスイッチング電源装置について説明したが、本発明はフルブリッジ型のスイッチング電源装置あるいはスイッチング電源制御回路、およびフルブリッジ型のスイッチング電源装置の制御方法にも適用できる。
【0090】
図4は、フルブリッジ型のスイッチング電源装置の全体構成を示す回路図である。
図4に示すフルブリッジ型のスイッチング電源装置において、駆動回路3では所定のタイミングで交互にオンオフするゲート信号Vga,Vgbを生成し、第1の主スイッチ素子群のMOSFETQa1,Qa2、および第2の主スイッチ素子群のMOSFETQb1,Qb2がトランスTの一次側でゲート信号Vga,Vgbにより交互にスイッチングする。第1の主スイッチ素子群のMOSFETQa1,Qa2がオンするタイミングでは電流Iaが矢印方向に流れ、第2の主スイッチ素子群のMOSFETQb1,Qb2がオンするタイミングでは電流Ibが矢印方向に流れ、それぞれ入力直流電圧Viが共振インダクタLrと共振コンデンサCrを有する直列共振回路に印加される。
【0091】
トランスTの二次側では、同期整流用スイッチ素子としてのMOSFETQs1,Qs2が、トランスTから誘導される二次電流I1,I2を第1の主スイッチ素子群のMOSFETQa1,Qa2、あるいは第2の主スイッチ素子群のMOSFETQb1,Qb2の動作に対応してオンオフすることにより、負荷LDに所定の出力電圧VOを供給する。
【0092】
最大オン幅制御回路41,42では、第1の主スイッチ素子群あるいは第2の主スイッチ素子群のMOSFETQa1,Qa2、Qb1,Qb2のオンタイミングに同期して、同期整流用のMOSFETQs1,Qs2に対し、この期間を外れるとMOSFETQs1,Qs2を強制的にオフする所定時間の最大オン幅を指示するために、最大オン幅の期間H(それ以外の期間はL(Low))となる最大オン幅信号Tmot、もしくは最大オン幅の終了を指示する信号である最大オン幅終了信号Tmot2を生成・出力している。ここでも、最大オン幅の開始は、MOSFETQa1,Qa2、Qb1,Qb2に対するゲート信号Vga,Vgbにより指示され、ゲート信号Vga,VgbがHとなってMOSFETQa1,Qa2、Qb1,Qb2がターンオンするタイミングと同じである。そして、実際に同期整流用のMOSFETQs1,Qs2の同期駆動信号Vgs1,Vgs2を生成する同期制御回路51,52では、MOSFETQs1,Qs2をターンオンさせるタイミングが、最大オン幅の開始を指示するタイミング(すなわち最大オン幅信号TmotがLからHになるタイミング)、あるいはMOSFETQs1,Qs2のドレイン・ソース間電圧Vds1,Vds2により検出される内蔵ダイオードDsの導通タイミングのいずれか遅いタイミングに同期して決められており、さらにMOSFETQs1,Qs2をターンオフさせるタイミングが、MOSFETQa1,Qa2、Qb1,Qb2のオフタイミング、あるいは最大オン幅の終了を指示するタイミングのいずれか早いタイミングに同期して決められている。
【0093】
なお、スイッチング電源制御回路およびその制御方法については、ハーフブリッジ型のスイッチング電源装置の場合と同じであって、それらの説明は省略する。
【符号の説明】
【0094】
1 誤差増幅器
2 VCO(電圧制御発振回路)
3 駆動回路
4,41,42 最大オン幅制御回路
5,51,52 同期制御回路
Lr 共振インダクタ
Cr 共振コンデンサ
Qa,Qb、Qa1,Qa2、Qb1,Qb2 MOSFET(主スイッチ素子)
T トランス
CO 出力コンデンサ
LD 負荷
Qs,Qs1,Qs2 MOSFET(同期整流用スイッチ素子)
Ds 内蔵ダイオード
【特許請求の範囲】
【請求項1】
入力直流電圧が直列共振回路に印加され、トランスを介して所定の出力電圧を発生し、負荷に電力供給するスイッチング電源装置において、
電流共振インダクタと電流共振コンデンサを有する直列共振回路と、
交互にオンオフして前記直列共振回路の電流経路を切り換える複数の主スイッチ素子もしくは主スイッチ素子群と、
前記主スイッチ素子もしくは主スイッチ素子群を一次側でオンオフ制御することにより前記直列共振回路から二次側に電流を誘起させるトランスと、
内蔵ダイオードが並列に接続され、それぞれ前記複数の主スイッチ素子もしくは主スイッチ素子群のいずれかに対応してオンオフして前記トランスの二次電流を整流する複数の同期整流用スイッチ素子と、
前記主スイッチ素子もしくは主スイッチ素子群のオンタイミングに同期して前記同期整流用スイッチ素子に対する最大オン幅の開始を指示するとともに、所定時間後に前記最大オン幅の終了を指示する最大オン幅制御回路と、
前記最大オン幅制御回路が前記最大オン幅の開始を指示するタイミング、あるいは前記同期整流用スイッチ素子の端子間電圧信号により検出される前記内蔵ダイオードの導通タイミングのいずれか遅いタイミングに同期して前記同期整流用スイッチ素子をターンオンさせるとともに、前記主スイッチ素子もしくは主スイッチ素子群のオフタイミング、あるいは前記最大オン幅制御回路が前記最大オン幅の終了を指示するタイミングのいずれか早いタイミングに同期して前記同期整流用スイッチ素子をターンオフさせるように、前記同期整流用スイッチ素子のオン期間を制御する同期制御回路と、
を備えたことを特徴とするスイッチング電源装置。
【請求項2】
前記直列共振回路は、前記トランスのリーケージインダクタンスによって前記電流共振インダクタ、あるいはその一部が構成されていることを特徴とする請求項1記載のスイッチング電源装置。
【請求項3】
前記主スイッチ素子もしくは主スイッチ素子群は、前記直列共振回路をスイッチング動作させて交流電流を生成するハーフブリッジ型、あるいはフルブリッジ型のコンバータを構成することを特徴とする請求項1記載のスイッチング電源装置。
【請求項4】
前記同期制御回路では、前記負荷の大きさが定格負荷に対して一定の割合以下である場合に、前記同期整流用スイッチ素子をオンさせないようにしたことを特徴とする請求項1記載のスイッチング電源装置。
【請求項5】
前記最大オン幅制御回路では、前記最大オン幅の開始を指示してから終了を指示するまでの前記所定時間を変更設定可能としたことを特徴とする請求項1記載のスイッチング電源装置。
【請求項6】
前記同期整流用スイッチ素子として、MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)を用いたことを特徴とする請求項1記載のスイッチング電源装置。
【請求項7】
前記内蔵ダイオードは、前記MOSFETの寄生ダイオードであることを特徴とする請求項6記載のスイッチング電源装置。
【請求項8】
電流共振インダクタと電流共振コンデンサを有する直列共振回路と、交互にオンオフして前記直列共振回路の電流経路を切り換える複数の主スイッチ素子もしくは主スイッチ素子群と、前記主スイッチ素子もしくは主スイッチ素子群を一次側でオンオフ制御することにより前記直列共振回路から二次側に電流を誘起させるトランスと、内蔵ダイオードが並列に接続され、それぞれ前記複数の主スイッチ素子もしくは主スイッチ素子群のいずれかに対応してオンオフして前記トランスの二次電流を整流する複数の同期整流用スイッチ素子と、を有するスイッチング電源装置の制御回路であって、
前記主スイッチ素子もしくは主スイッチ素子群のオンタイミングに同期して前記同期整流用スイッチ素子に対する最大オン幅の開始を指示するとともに、所定時間後に前記最大オン幅の終了を指示する最大オン幅制御回路と、
前記最大オン幅制御回路が前記最大オン幅の開始を指示するタイミング、あるいは前記同期整流用スイッチ素子の端子間電圧信号により検出される前記内蔵ダイオードの導通タイミングのいずれか遅いタイミングに同期して前記同期整流用スイッチ素子をターンオンさせるとともに、前記主スイッチ素子もしくは主スイッチ素子群のオフタイミング、あるいは前記最大オン幅制御回路が前記最大オン幅の終了を指示するタイミングのいずれか早いタイミングに同期して前記同期整流用スイッチ素子をターンオフさせるように、前記同期整流用スイッチ素子のオン期間を制御する同期制御回路と、
を備えたことを特徴とするスイッチング電源制御回路。
【請求項9】
前記スイッチング電源装置に接続される負荷の大きさが定格負荷に対して一定の割合以下である場合に、前記同期整流用スイッチ素子をオンさせないようにしたことを特徴とする請求項8記載のスイッチング電源制御回路。
【請求項10】
前記最大オン幅制御回路では、前記最大オン幅の開始を指示してから終了を指示するまでの前記所定時間を変更設定可能としたことを特徴とする請求項8記載のスイッチング電源制御回路。
【請求項11】
入力直流電圧が電流共振インダクタと電流共振コンデンサを有する直列共振回路に印加され、トランスを介して所定の出力電圧を発生し、負荷に電力供給する場合に、
複数の主スイッチ素子もしくは主スイッチ素子群が、交互にオンオフして前記直列共振回路の電流経路を切り換えるとともに、内蔵ダイオードが並列に接続された複数の同期整流用スイッチ素子を、それぞれ前記複数の主スイッチ素子もしくは主スイッチ素子群のいずれかに対応してオンオフして前記トランスの二次電流を整流するようにしたスイッチング電源装置の制御方法であって、
同期制御回路によって前記同期整流用スイッチ素子のオン期間を制御する際に、
前記主スイッチ素子もしくは主スイッチ素子群のオンタイミングに同期して同期整流用スイッチ素子に対する最大オン幅を開始させるとともに、所定時間後に前記最大オン幅を終了させ、
前記最大オン幅の開始させるタイミング、あるいは前記同期整流用スイッチ素子の端子間電圧信号により検出される前記内蔵ダイオードの導通タイミングのいずれか遅いタイミングに同期して前記同期整流用スイッチ素子をターンオンさせるとともに、前記主スイッチ素子もしくは主スイッチ素子群のオフタイミング、あるいは前記最大オン幅が終了するタイミングのいずれか早いタイミングに同期して前記同期整流用スイッチ素子をターンオフさせるようにしたことを特徴とするスイッチング電源装置の制御方法。
【請求項1】
入力直流電圧が直列共振回路に印加され、トランスを介して所定の出力電圧を発生し、負荷に電力供給するスイッチング電源装置において、
電流共振インダクタと電流共振コンデンサを有する直列共振回路と、
交互にオンオフして前記直列共振回路の電流経路を切り換える複数の主スイッチ素子もしくは主スイッチ素子群と、
前記主スイッチ素子もしくは主スイッチ素子群を一次側でオンオフ制御することにより前記直列共振回路から二次側に電流を誘起させるトランスと、
内蔵ダイオードが並列に接続され、それぞれ前記複数の主スイッチ素子もしくは主スイッチ素子群のいずれかに対応してオンオフして前記トランスの二次電流を整流する複数の同期整流用スイッチ素子と、
前記主スイッチ素子もしくは主スイッチ素子群のオンタイミングに同期して前記同期整流用スイッチ素子に対する最大オン幅の開始を指示するとともに、所定時間後に前記最大オン幅の終了を指示する最大オン幅制御回路と、
前記最大オン幅制御回路が前記最大オン幅の開始を指示するタイミング、あるいは前記同期整流用スイッチ素子の端子間電圧信号により検出される前記内蔵ダイオードの導通タイミングのいずれか遅いタイミングに同期して前記同期整流用スイッチ素子をターンオンさせるとともに、前記主スイッチ素子もしくは主スイッチ素子群のオフタイミング、あるいは前記最大オン幅制御回路が前記最大オン幅の終了を指示するタイミングのいずれか早いタイミングに同期して前記同期整流用スイッチ素子をターンオフさせるように、前記同期整流用スイッチ素子のオン期間を制御する同期制御回路と、
を備えたことを特徴とするスイッチング電源装置。
【請求項2】
前記直列共振回路は、前記トランスのリーケージインダクタンスによって前記電流共振インダクタ、あるいはその一部が構成されていることを特徴とする請求項1記載のスイッチング電源装置。
【請求項3】
前記主スイッチ素子もしくは主スイッチ素子群は、前記直列共振回路をスイッチング動作させて交流電流を生成するハーフブリッジ型、あるいはフルブリッジ型のコンバータを構成することを特徴とする請求項1記載のスイッチング電源装置。
【請求項4】
前記同期制御回路では、前記負荷の大きさが定格負荷に対して一定の割合以下である場合に、前記同期整流用スイッチ素子をオンさせないようにしたことを特徴とする請求項1記載のスイッチング電源装置。
【請求項5】
前記最大オン幅制御回路では、前記最大オン幅の開始を指示してから終了を指示するまでの前記所定時間を変更設定可能としたことを特徴とする請求項1記載のスイッチング電源装置。
【請求項6】
前記同期整流用スイッチ素子として、MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)を用いたことを特徴とする請求項1記載のスイッチング電源装置。
【請求項7】
前記内蔵ダイオードは、前記MOSFETの寄生ダイオードであることを特徴とする請求項6記載のスイッチング電源装置。
【請求項8】
電流共振インダクタと電流共振コンデンサを有する直列共振回路と、交互にオンオフして前記直列共振回路の電流経路を切り換える複数の主スイッチ素子もしくは主スイッチ素子群と、前記主スイッチ素子もしくは主スイッチ素子群を一次側でオンオフ制御することにより前記直列共振回路から二次側に電流を誘起させるトランスと、内蔵ダイオードが並列に接続され、それぞれ前記複数の主スイッチ素子もしくは主スイッチ素子群のいずれかに対応してオンオフして前記トランスの二次電流を整流する複数の同期整流用スイッチ素子と、を有するスイッチング電源装置の制御回路であって、
前記主スイッチ素子もしくは主スイッチ素子群のオンタイミングに同期して前記同期整流用スイッチ素子に対する最大オン幅の開始を指示するとともに、所定時間後に前記最大オン幅の終了を指示する最大オン幅制御回路と、
前記最大オン幅制御回路が前記最大オン幅の開始を指示するタイミング、あるいは前記同期整流用スイッチ素子の端子間電圧信号により検出される前記内蔵ダイオードの導通タイミングのいずれか遅いタイミングに同期して前記同期整流用スイッチ素子をターンオンさせるとともに、前記主スイッチ素子もしくは主スイッチ素子群のオフタイミング、あるいは前記最大オン幅制御回路が前記最大オン幅の終了を指示するタイミングのいずれか早いタイミングに同期して前記同期整流用スイッチ素子をターンオフさせるように、前記同期整流用スイッチ素子のオン期間を制御する同期制御回路と、
を備えたことを特徴とするスイッチング電源制御回路。
【請求項9】
前記スイッチング電源装置に接続される負荷の大きさが定格負荷に対して一定の割合以下である場合に、前記同期整流用スイッチ素子をオンさせないようにしたことを特徴とする請求項8記載のスイッチング電源制御回路。
【請求項10】
前記最大オン幅制御回路では、前記最大オン幅の開始を指示してから終了を指示するまでの前記所定時間を変更設定可能としたことを特徴とする請求項8記載のスイッチング電源制御回路。
【請求項11】
入力直流電圧が電流共振インダクタと電流共振コンデンサを有する直列共振回路に印加され、トランスを介して所定の出力電圧を発生し、負荷に電力供給する場合に、
複数の主スイッチ素子もしくは主スイッチ素子群が、交互にオンオフして前記直列共振回路の電流経路を切り換えるとともに、内蔵ダイオードが並列に接続された複数の同期整流用スイッチ素子を、それぞれ前記複数の主スイッチ素子もしくは主スイッチ素子群のいずれかに対応してオンオフして前記トランスの二次電流を整流するようにしたスイッチング電源装置の制御方法であって、
同期制御回路によって前記同期整流用スイッチ素子のオン期間を制御する際に、
前記主スイッチ素子もしくは主スイッチ素子群のオンタイミングに同期して同期整流用スイッチ素子に対する最大オン幅を開始させるとともに、所定時間後に前記最大オン幅を終了させ、
前記最大オン幅の開始させるタイミング、あるいは前記同期整流用スイッチ素子の端子間電圧信号により検出される前記内蔵ダイオードの導通タイミングのいずれか遅いタイミングに同期して前記同期整流用スイッチ素子をターンオンさせるとともに、前記主スイッチ素子もしくは主スイッチ素子群のオフタイミング、あるいは前記最大オン幅が終了するタイミングのいずれか早いタイミングに同期して前記同期整流用スイッチ素子をターンオフさせるようにしたことを特徴とするスイッチング電源装置の制御方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】
【図35】
【図36】
【図37】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】
【図35】
【図36】
【図37】
【公開番号】特開2010−98935(P2010−98935A)
【公開日】平成22年4月30日(2010.4.30)
【国際特許分類】
【出願番号】特願2009−132333(P2009−132333)
【出願日】平成21年6月1日(2009.6.1)
【出願人】(591083244)富士電機システムズ株式会社 (1,717)
【Fターム(参考)】
【公開日】平成22年4月30日(2010.4.30)
【国際特許分類】
【出願日】平成21年6月1日(2009.6.1)
【出願人】(591083244)富士電機システムズ株式会社 (1,717)
【Fターム(参考)】
[ Back to top ]