スナバ回路
【課題】半導体スイッチの寄生キャパシタンス充電による過電圧等を抑制する。
【解決手段】ダイオードブリッジ５〜８の交流入力の一端と他端との間に、半導体スイッチ素子３，4を逆方向に直列に接続するとともに、素子３，4の両端にスナバダイオード201，202とスナバコンデンサ204との直列回路をそれぞれ接続し、スナバダイオードとスナバコンデンサとの接続点と前記ダイオードブリッジの直流出力の一端との間には抵抗205を接続し、素子どうしの接続点と前記ダイオードブリッジの直流出力の他端との間にはダイオード203を接続することで、素子３，4の電圧がスナバ電圧を超えて上昇することがないようにする。
【解決手段】ダイオードブリッジ５〜８の交流入力の一端と他端との間に、半導体スイッチ素子３，4を逆方向に直列に接続するとともに、素子３，4の両端にスナバダイオード201，202とスナバコンデンサ204との直列回路をそれぞれ接続し、スナバダイオードとスナバコンデンサとの接続点と前記ダイオードブリッジの直流出力の一端との間には抵抗205を接続し、素子どうしの接続点と前記ダイオードブリッジの直流出力の他端との間にはダイオード203を接続することで、素子３，4の電圧がスナバ電圧を超えて上昇することがないようにする。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体スイッチング素子を用いた整流器の、特にスイッチング素子を保護するためのスナバ回路に関する。
【背景技術】
【０００２】
図５に従来の一般的な例を示す。同図において、１は交流電源、２はリアクトル、５および７はダイオード、101および102は半導体スイッチング素子、９はコンデンサ、10は負荷である。なお、101，102はここではMOSFET（金属酸化物電界効果トランジスタ）とする。MOSFETは内部に寄生ダイオード（点線で示す）を持つため、逆方向電流に対しては、ゲート電圧にかかわらず常に導通状態となる。11は回路の配線インダクタンス、12はスナバコンデンサである。
この回路は、交流を直流に変換する、いわゆる整流器であり、入力電流Iinを入力電圧Vinと同位相の正弦波形としつつ、直流出力電圧Voutを、入力電圧Vinのピーク値より高い所望の値に変換する。
【０００３】
図５の動作について、説明する。
いま、入力電圧Vinが正極性の場合、スイッチング素子101をオンすると、１→２→101→102→１の経路で電流が流れ、交流電源１の電圧がリアクトル２の両端に掛かり、入力電流Iinは増加する。101をオフすると、１→２→５→11→９および10→102→１の経路で電流が流れる。このとき、２にはVoutとVinとの差電圧が印加されるが、回路の動作により、VoutはVinのピーク値より高く保たれているので、Iinは減少する。101の時比率を制御することで、Iinの波形と大きさを任意に制御することができる。これにより、Iinの波形を正弦波（ここではリプル分は無視する）とし、また、負荷電力に応じてIinの振幅を制御することで、Voutを所望の値に保つことができる。
【０００４】
一方、入力電圧Vinが負極性の場合は、102のオン・オフにより同様の動作を行なう。ここで、Vinが正（101がオン・オフ）のときは102が、また、Vinが負（102がオン・オフ）のときは101がそれぞれゲート信号に関わらず逆方向導通状態となるため、実際には101，102に全く同じゲート信号を与えても動作は変わらない。このため、101，102のゲート駆動回路を共通化して、構成の簡略化を図ることができる。
【０００５】
ところで、101または102がオフした際、配線インダクタンス11に流れる電流が急増するため、その変化率に比例した電圧が11の両端に発生する。また、これにVoutを加算した電圧が101または102に印加される。この電圧が過大な場合には101，102の耐圧を超え、これらが破損するおそれがある。これを防止するために、スナバコンデンサ12が設けられている。例えば、101がオフした直後、一部の電流は１→２→５→12→102→１の経路で流れるため、その分11の電流増加率が減少し、11の両端電圧が抑制される。この作用は、従来から良く知られているところである。
【０００６】
図５の回路において、上述の電流制御動作が成立するためには、Vin＜Voutが成立していることが条件であり、Vin＞Voutの場合は半導体スイッチング素子の動作によって電流を減少させることができなくなる。例えば、装置の起動時がこの場合に当たる。この場合は、リアクトル２と直列に抵抗等の限流手段（図示なし）を設けて電流を抑制し、起動完了後は損失の発生を避けるため抵抗をリレー等で短絡するのが一般的である。
【０００７】
これに対し、電源１の電圧が短時間低下した後にすぐ復帰する、いわゆる瞬時電圧低下（瞬低）の場合には、電圧低下の検出と抵抗の短絡解除が間に合わず、突入電流を生じることがある。例えば、Vinが正の場合、突入電流は１→２→５→11→9または10→102→１の経路で流れるが、一般にMOSFETの寄生ダイオードは突入電流に対する耐量が低く、素子が破損する危険がある。そのための最も簡単な対策として、101，102の各々に並列にダイオードを接続し、こちらに電流を流すことが考えられるが、追加したダイオードの順電圧が寄生ダイオードの順電圧より十分に低くないと、寄生ダイオード側の電流を許容値内に確実に抑制できないことになる。
【０００８】
上記の問題を回避する従来例として、例えば図６に示すものがある。図６において、３，４は半導体スイッチング素子（MOSFET）、６，８はダイオードで５，７とともにダイオードブリッジ（整流回路）を形成する。その他は図３と同様である。スイッチング素子３，４は電源１に逆直列に接続され、正負どちらの極性の電流もオン・オフ制御可能な、いわゆる双方向スイッチを構成している。
【０００９】
図６では、Vinが正の場合、３をオンすれば１→２→３→４→１の経路で電流が流れ、２にVinが印加されてIin が増加する。また、３をオフすれば１→２→５→11→９および10→８→１の経路で電流が流れ、VoutとVinとの差電圧に応じた電流が流れ、電流は減少する。一方、Vinが負の場合には、４のオン・オフにより同様の動作が行なわれる。この回路でも図３と同様にスイッチング素子３，４のゲート駆動回路の共通化が可能である。
【００１０】
図６の回路で突入電流は、例えばVinが正の場合１→２→５→11→９→８→１の経路で流れ、３，４の寄生ダイオードを通過しない。これは、電流が通常の値を超えると、上記電流制御動作によって３，４のゲートがオフされ、３，４の直列回路に正負いずれの方向の電流も流れなくなるためである。つまり、ダイオード５〜８に電流耐量が十分に大きなものを選定することで、素子の破壊を回避することができる。
【００１１】
図６の回路において、３，４に対するスナバとして最も簡単なものは、図５と同様のコンデンサ12を設けることである。ここで、実際には11以外にも各配線部分にインダクタンスが存在しているため、３，４の直近にスナバを設けないと電圧抑制効果が不十分な場合がある。このように、双方向スイッチの直近にスナバを設けることは、特許文献１〜３に開示されている。
【００１２】
【特許文献１】特開平０５−０８３９２８号
【特許文献２】特開２００５−２１０８９１号
【特許文献３】特開２００７−２４４１００号
【発明の開示】
【発明が解決しようとする課題】
【００１３】
図６や特許文献１〜３に開示された従来のスナバは、いずれも双方向スイッチの両端電圧を抑制する。その双方向スイッチが例えば図６のように逆方向に直列接続して構成される場合、各素子の電圧が双方向スイッチの両端電圧を上回る場合があり得る。
このことを説明するのが図７で、ここでは双方向スイッチの両端はスナバ電圧Vsに抑制されている。ところで、MOSFETには、寄生ダイオードの他にも一般的に寄生キャパシタンス（図６に点線で示す）が存在する。スイッチングによる電位変動により、例えばゲート駆動回路を介する漏洩電流が図の矢印方向に流れると、各MOSFETの寄生キャパシタンスが、図示のように互いに逆極性に充電される（V1，V2）。このとき、V1またはV2がVsを上回ることがあり、過電圧による素子破壊の危険性があることになる。
【００１４】
したがって、この発明の課題は、寄生キャパシタンス充電による過電圧等の抑制を図ることにある。
【課題を解決するための手段】
【００１５】
上記課題を解決するため、請求項１の発明では、交流電源とリアクトルとの直列回路を整流回路に接続し、この整流回路の直流出力の一端と他端との間にはコンデンサと負荷とをそれぞれ接続し、前記整流回路の交流入力の一端と他端との間には、順方向の電流の導通，遮断を制御可能で、かつ逆方向の電流に対しては常に導通状態となる半導体スイッチを逆方向に直列に接続するとともに、前記半導体スイッチの両端にはスナバダイオードとスナバコンデンサとの直列回路をそれぞれ接続し、前記スナバダイオードとスナバコンデンサとの接続点と前記整流回路の直流出力の一端との間には抵抗を接続し、前記半導体スイッチどうしの接続点と前記整流回路の直流出力の他端との間にはダイオードを接続したことを特徴とする。
【００１６】
請求項２の発明では、交流電源とリアクトルとの直列回路を整流回路に接続し、この整流回路の直流出力の一端と他端との間にはコンデンサと負荷とをそれぞれ接続し、前記整流回路の交流入力の一端と他端との間には、順方向の電流の導通，遮断を制御可能で、かつ逆方向の電流に対しては常に導通状態となる半導体スイッチを逆方向に直列に接続するとともに、前記半導体スイッチの両端にはスナバダイオードとスナバコンデンサとの直列回路をそれぞれ接続し、前記スナバダイオードとスナバコンデンサとの接続点と前記整流回路の直流出力の一端との間には抵抗を接続したことを特徴とする。
【００１７】
請求項３の発明では、交流電源とリアクトルとの直列回路を倍電圧整流回路に接続し、この倍電圧整流回路の直流出力の一端と他端との間には負荷を接続し、前記倍電圧整流回路の交流入力の一端と他端との間には、順方向の電流の導通，遮断を制御可能で、かつ逆方向の電流に対しては常に導通状態となる半導体スイッチを逆方向に直列に接続するとともに、前記半導体スイッチの両端にはスナバダイオードとスナバコンデンサとの直列回路をそれぞれ接続し、前記スナバダイオードとスナバコンデンサとの接続点と前記倍電圧整流回路の直流出力の一端との間には抵抗とダイオードとの直列回路を接続したことを特徴とする。
【００１８】
上記請求項１の発明においては、前記半導体スイッチ相互の接続点と前記整流回路の直流出力の他端との間に接続されるダイオードに代えて、複数ダイオードの直列接続回路またはダイオードと抵抗との直列接続回路を挿入することができ（請求項４の発明）、請求項２または３の発明においては、前記スナバダイオードとスナバコンデンサとの接続点と前記整流回路の直流出力の一端との間に接続される抵抗に代えて、リアクトルを挿入することができ（請求項５の発明）、または、請求項１〜５のいずれかの発明においては、前記スナバコンデンサを、逆方向に直列に接続された前記半導体スイッチの各々で共用することができる（請求項６の発明）。
【発明の効果】
【００１９】
この発明によれば、寄生キャパシタンス充電による過電圧を確実に抑制できるので、過電圧による素子破壊のおそれを回避することができる。また、主回路スイッチング素子を、スナバ回路の回生スイッチとして利用することで、部品点数の削減が可能となる。さらに、倍電圧整流回路に適用することで、低耐圧・低オン抵抗の素子を用いることができ、装置の効率化が可能となる
【発明を実施するための最良の形態】
【００２０】
図１に、この発明の実施形態である回路構成を示す。図６と同一の機能を有するものには、同一記号を付してその説明を省略する。
図１において、201~203はダイオード、204はコンデンサ、205は抵抗である。ここで、例えばMOSFET３がオフした直後は、３→４の経路で流れていた電流は201→204→４の経路で流れ続けるため、電流の変化率が抑制される。これに伴いコンデンサ204が充電される。
【００２１】
コンデンサ204の電圧がVoutを超えると204→205→11→９→203→204の経路で放電が行なわれ、204の電圧はVoutに等しい電圧まで低下する。MOSFET３および４の電圧がコンデンサ204の電圧を超えるとダイオード201または202が導通し、コンデンサ204により電圧がクランプされるため、上述の素子電圧がスナバ電圧を超えて上昇する現象が回避される。
【００２２】
一方、図１ではダイオード６と並列にダイオード203とMOSFET３の寄生ダイオードとの直列回路が、ダイオード８と並列にダイオード203とMOSFET４の寄生ダイオードとの直列回路が、それぞれ存在する。このため、突入電流が流れ得る経路が存在することになるが、ダイオードの電圧−電流特性は非線形特性である（例えば、定格電流に対する順電圧の1/2の電圧を与えても電流は殆ど流れない）ため、ダイオードが２直列となるこれらの回路には電流は殆ど流れず、大半の電流はダイオード６または８を流れるため、突入電流を回避することができる。
【００２３】
なお、上記効果をさらに強化する方法として、ダイオード203を2個以上直列にするとか、203と直列に抵抗を挿入するなどの方法がある。
図１の回路では、203〜205をMOSFET３と４で共用しているが、203〜205の一部または全部を個別に設けるようにしても良い。
【００２４】
図２は、この発明の別の実施の形態を示す構成図である。
図１の回路では２つのMOSFETのソースどうしを接続したが、図２ではMOSFETのドレインどうしを接続する。動作原理は、図１と全く同様である。なお、この回路ではMOSFET３と４のソース電位が異なるため、信号は同じでよいがゲート駆動回路は３と４で個別に必要となる。
【００２５】
図３に図１の変形例を示す。図１と比較すれば明らかなように、ダイオード203が省略された構成となっている。
いま、入力１が正電圧のとき、MOSFET３がオフした直後に、３→４の経路で流れていた電流は201→204→４の経路で流れるため、電流の変化率が抑制され、これに伴いスナバコンデンサ204が充電される。このとき４をオンすれば、204→205→11→９→８→４→204の経路で放電が行なわれ、204の電圧はVoutに等しい電圧まで低下する。
【００２６】
入力１が負電圧のとき、MOSFET４がオフした直後に、４→３の経路で流れていた電流は202→204→３の経路で流れるため、電流の変化率が抑制され、これに伴いスナバコンデンサ204が充電される。このとき３をオンすれば、204→205→11→９→６→３→204の経路で放電が行なわれ、204の電圧はVoutに等しい電圧まで低下する。
つまり、図3の回路は、主スイッチ３または４を回生スイッチとして利用するものと言える。また、図３では図１に示すダイオード203が不要となるので、部品点数の削減が可能となる。
【００２７】
ただし、回生時に３または４をオンする際には、駆動パルスの最小パルス幅について制限が必要である点に注意を要する。例えば、入力１が正電圧のとき、回生時にオンするパルス幅がスナバの放電時定数より小さい場合、204に蓄えられたエネルギーの回生が不十分になり、204の電圧が常にVoutよりも大きくなり、スナバの電圧抑制効果が不十分となる。
【００２８】
図４にこの発明のさらに別の実施の形態を示す。これは、図１のフルブリッジ回路の代わりに、入力電圧が低くても高電圧の出力（例えばAC100V入力、DC400V出力）が得られる倍電圧整流回路に適用し、入力１の負極側とMOSFET４との接続点を、コンデンサ９と12との直列接続回路の中点に接続した点が特徴である。また、抵抗205には、直列にダイオード206が接続されている。
【００２９】
図４において、入力１が正電圧のとき、MOSFET３がオフした直後に、３→４の経路で流れていた電流は201→204→４の経路で流れるため、電流の変化率が抑制され、これに伴いスナバコンデンサ204が充電される。このとき４をオンすれば、204→206→205→11→９→８→４→204の経路で放電が行なわれ、204の電圧はVoutに等しい電圧にまで低下する。
【００３０】
入力１が負電圧のとき、MOSFET４がオフした直後に、４→３の経路で流れていた電流は202→204→３の経路で流れるため、電流の変化率が抑制され、これに伴い204が充電される。次に、４がオンしたタイミングで、204→206→205→11→10→６→３→204の経路で放電が行なわれ、204の電圧はVoutに等しい電圧にまで低下する。つまり、入力電圧の正負に関わらず、204の放電を４により行なう点で図3と若干異なっているが、４を回生スイッチとして利用する点は同じである。
【００３１】
ここで、抵抗205に直列に接続されたダイオード206の役割は、204の電圧がVout付近まで上昇しないように抑制し、ほぼVout/2の電圧に保つことにある。入力１が負電圧のとき、MOSFET４がオフすると、202→204→３、次に12→６→１の経路で電流が流れ、ダイオード６が導通状態となる。ここで、206がない場合は、コンデンサ９→配線インダクタンス11→205→204→３→６→12→９の経路で電流が流れ（６では充電電流より大きな主電流が流れているため、逆方向の充電電流に対しても導通状態となる。）、204がVoutまで充電されることになるため、３と４には耐圧の大きな素子が必要となる。
【００３２】
図３，図４の抵抗205をリアクトルに置き換えることによっても、上記と同様にスイッチング素子の過電圧抑制が可能である。この場合は、リアクトルとコンデンサ204との共振周波数の1/4の周期だけ回生スイッチをオンすることで、204のエネルギーを効率よく負荷に回生することができる（９の静電容量を204の静電容量よりも充分に大きいものとして、共振周波数を算出する）。
【図面の簡単な説明】
【００３３】
【図１】この発明の実施形態を示す回路構成図
【図２】図１の別の実施形態を示す回路構成図
【図３】図１の変形例を示す回路構成図
【図４】この発明の別の実施形態を示す回路構成図
【図５】第１の従来例を示す回路構成図
【図６】第２の従来例を示す回路構成図
【図７】従来例の問題点を説明する説明図
【符号の説明】
【００３４】
１…交流電源、２…リアクトル、３，4…半導体スイッチング素子（MOSFET）、５〜８，201〜203，206…ダイオード、９，12，204…コンデンサ、10…負荷、11…配線インダクタンス、12…スナバコンデンサ、205…抵抗。
【技術分野】
【０００１】
この発明は、半導体スイッチング素子を用いた整流器の、特にスイッチング素子を保護するためのスナバ回路に関する。
【背景技術】
【０００２】
図５に従来の一般的な例を示す。同図において、１は交流電源、２はリアクトル、５および７はダイオード、101および102は半導体スイッチング素子、９はコンデンサ、10は負荷である。なお、101，102はここではMOSFET（金属酸化物電界効果トランジスタ）とする。MOSFETは内部に寄生ダイオード（点線で示す）を持つため、逆方向電流に対しては、ゲート電圧にかかわらず常に導通状態となる。11は回路の配線インダクタンス、12はスナバコンデンサである。
この回路は、交流を直流に変換する、いわゆる整流器であり、入力電流Iinを入力電圧Vinと同位相の正弦波形としつつ、直流出力電圧Voutを、入力電圧Vinのピーク値より高い所望の値に変換する。
【０００３】
図５の動作について、説明する。
いま、入力電圧Vinが正極性の場合、スイッチング素子101をオンすると、１→２→101→102→１の経路で電流が流れ、交流電源１の電圧がリアクトル２の両端に掛かり、入力電流Iinは増加する。101をオフすると、１→２→５→11→９および10→102→１の経路で電流が流れる。このとき、２にはVoutとVinとの差電圧が印加されるが、回路の動作により、VoutはVinのピーク値より高く保たれているので、Iinは減少する。101の時比率を制御することで、Iinの波形と大きさを任意に制御することができる。これにより、Iinの波形を正弦波（ここではリプル分は無視する）とし、また、負荷電力に応じてIinの振幅を制御することで、Voutを所望の値に保つことができる。
【０００４】
一方、入力電圧Vinが負極性の場合は、102のオン・オフにより同様の動作を行なう。ここで、Vinが正（101がオン・オフ）のときは102が、また、Vinが負（102がオン・オフ）のときは101がそれぞれゲート信号に関わらず逆方向導通状態となるため、実際には101，102に全く同じゲート信号を与えても動作は変わらない。このため、101，102のゲート駆動回路を共通化して、構成の簡略化を図ることができる。
【０００５】
ところで、101または102がオフした際、配線インダクタンス11に流れる電流が急増するため、その変化率に比例した電圧が11の両端に発生する。また、これにVoutを加算した電圧が101または102に印加される。この電圧が過大な場合には101，102の耐圧を超え、これらが破損するおそれがある。これを防止するために、スナバコンデンサ12が設けられている。例えば、101がオフした直後、一部の電流は１→２→５→12→102→１の経路で流れるため、その分11の電流増加率が減少し、11の両端電圧が抑制される。この作用は、従来から良く知られているところである。
【０００６】
図５の回路において、上述の電流制御動作が成立するためには、Vin＜Voutが成立していることが条件であり、Vin＞Voutの場合は半導体スイッチング素子の動作によって電流を減少させることができなくなる。例えば、装置の起動時がこの場合に当たる。この場合は、リアクトル２と直列に抵抗等の限流手段（図示なし）を設けて電流を抑制し、起動完了後は損失の発生を避けるため抵抗をリレー等で短絡するのが一般的である。
【０００７】
これに対し、電源１の電圧が短時間低下した後にすぐ復帰する、いわゆる瞬時電圧低下（瞬低）の場合には、電圧低下の検出と抵抗の短絡解除が間に合わず、突入電流を生じることがある。例えば、Vinが正の場合、突入電流は１→２→５→11→9または10→102→１の経路で流れるが、一般にMOSFETの寄生ダイオードは突入電流に対する耐量が低く、素子が破損する危険がある。そのための最も簡単な対策として、101，102の各々に並列にダイオードを接続し、こちらに電流を流すことが考えられるが、追加したダイオードの順電圧が寄生ダイオードの順電圧より十分に低くないと、寄生ダイオード側の電流を許容値内に確実に抑制できないことになる。
【０００８】
上記の問題を回避する従来例として、例えば図６に示すものがある。図６において、３，４は半導体スイッチング素子（MOSFET）、６，８はダイオードで５，７とともにダイオードブリッジ（整流回路）を形成する。その他は図３と同様である。スイッチング素子３，４は電源１に逆直列に接続され、正負どちらの極性の電流もオン・オフ制御可能な、いわゆる双方向スイッチを構成している。
【０００９】
図６では、Vinが正の場合、３をオンすれば１→２→３→４→１の経路で電流が流れ、２にVinが印加されてIin が増加する。また、３をオフすれば１→２→５→11→９および10→８→１の経路で電流が流れ、VoutとVinとの差電圧に応じた電流が流れ、電流は減少する。一方、Vinが負の場合には、４のオン・オフにより同様の動作が行なわれる。この回路でも図３と同様にスイッチング素子３，４のゲート駆動回路の共通化が可能である。
【００１０】
図６の回路で突入電流は、例えばVinが正の場合１→２→５→11→９→８→１の経路で流れ、３，４の寄生ダイオードを通過しない。これは、電流が通常の値を超えると、上記電流制御動作によって３，４のゲートがオフされ、３，４の直列回路に正負いずれの方向の電流も流れなくなるためである。つまり、ダイオード５〜８に電流耐量が十分に大きなものを選定することで、素子の破壊を回避することができる。
【００１１】
図６の回路において、３，４に対するスナバとして最も簡単なものは、図５と同様のコンデンサ12を設けることである。ここで、実際には11以外にも各配線部分にインダクタンスが存在しているため、３，４の直近にスナバを設けないと電圧抑制効果が不十分な場合がある。このように、双方向スイッチの直近にスナバを設けることは、特許文献１〜３に開示されている。
【００１２】
【特許文献１】特開平０５−０８３９２８号
【特許文献２】特開２００５−２１０８９１号
【特許文献３】特開２００７−２４４１００号
【発明の開示】
【発明が解決しようとする課題】
【００１３】
図６や特許文献１〜３に開示された従来のスナバは、いずれも双方向スイッチの両端電圧を抑制する。その双方向スイッチが例えば図６のように逆方向に直列接続して構成される場合、各素子の電圧が双方向スイッチの両端電圧を上回る場合があり得る。
このことを説明するのが図７で、ここでは双方向スイッチの両端はスナバ電圧Vsに抑制されている。ところで、MOSFETには、寄生ダイオードの他にも一般的に寄生キャパシタンス（図６に点線で示す）が存在する。スイッチングによる電位変動により、例えばゲート駆動回路を介する漏洩電流が図の矢印方向に流れると、各MOSFETの寄生キャパシタンスが、図示のように互いに逆極性に充電される（V1，V2）。このとき、V1またはV2がVsを上回ることがあり、過電圧による素子破壊の危険性があることになる。
【００１４】
したがって、この発明の課題は、寄生キャパシタンス充電による過電圧等の抑制を図ることにある。
【課題を解決するための手段】
【００１５】
上記課題を解決するため、請求項１の発明では、交流電源とリアクトルとの直列回路を整流回路に接続し、この整流回路の直流出力の一端と他端との間にはコンデンサと負荷とをそれぞれ接続し、前記整流回路の交流入力の一端と他端との間には、順方向の電流の導通，遮断を制御可能で、かつ逆方向の電流に対しては常に導通状態となる半導体スイッチを逆方向に直列に接続するとともに、前記半導体スイッチの両端にはスナバダイオードとスナバコンデンサとの直列回路をそれぞれ接続し、前記スナバダイオードとスナバコンデンサとの接続点と前記整流回路の直流出力の一端との間には抵抗を接続し、前記半導体スイッチどうしの接続点と前記整流回路の直流出力の他端との間にはダイオードを接続したことを特徴とする。
【００１６】
請求項２の発明では、交流電源とリアクトルとの直列回路を整流回路に接続し、この整流回路の直流出力の一端と他端との間にはコンデンサと負荷とをそれぞれ接続し、前記整流回路の交流入力の一端と他端との間には、順方向の電流の導通，遮断を制御可能で、かつ逆方向の電流に対しては常に導通状態となる半導体スイッチを逆方向に直列に接続するとともに、前記半導体スイッチの両端にはスナバダイオードとスナバコンデンサとの直列回路をそれぞれ接続し、前記スナバダイオードとスナバコンデンサとの接続点と前記整流回路の直流出力の一端との間には抵抗を接続したことを特徴とする。
【００１７】
請求項３の発明では、交流電源とリアクトルとの直列回路を倍電圧整流回路に接続し、この倍電圧整流回路の直流出力の一端と他端との間には負荷を接続し、前記倍電圧整流回路の交流入力の一端と他端との間には、順方向の電流の導通，遮断を制御可能で、かつ逆方向の電流に対しては常に導通状態となる半導体スイッチを逆方向に直列に接続するとともに、前記半導体スイッチの両端にはスナバダイオードとスナバコンデンサとの直列回路をそれぞれ接続し、前記スナバダイオードとスナバコンデンサとの接続点と前記倍電圧整流回路の直流出力の一端との間には抵抗とダイオードとの直列回路を接続したことを特徴とする。
【００１８】
上記請求項１の発明においては、前記半導体スイッチ相互の接続点と前記整流回路の直流出力の他端との間に接続されるダイオードに代えて、複数ダイオードの直列接続回路またはダイオードと抵抗との直列接続回路を挿入することができ（請求項４の発明）、請求項２または３の発明においては、前記スナバダイオードとスナバコンデンサとの接続点と前記整流回路の直流出力の一端との間に接続される抵抗に代えて、リアクトルを挿入することができ（請求項５の発明）、または、請求項１〜５のいずれかの発明においては、前記スナバコンデンサを、逆方向に直列に接続された前記半導体スイッチの各々で共用することができる（請求項６の発明）。
【発明の効果】
【００１９】
この発明によれば、寄生キャパシタンス充電による過電圧を確実に抑制できるので、過電圧による素子破壊のおそれを回避することができる。また、主回路スイッチング素子を、スナバ回路の回生スイッチとして利用することで、部品点数の削減が可能となる。さらに、倍電圧整流回路に適用することで、低耐圧・低オン抵抗の素子を用いることができ、装置の効率化が可能となる
【発明を実施するための最良の形態】
【００２０】
図１に、この発明の実施形態である回路構成を示す。図６と同一の機能を有するものには、同一記号を付してその説明を省略する。
図１において、201~203はダイオード、204はコンデンサ、205は抵抗である。ここで、例えばMOSFET３がオフした直後は、３→４の経路で流れていた電流は201→204→４の経路で流れ続けるため、電流の変化率が抑制される。これに伴いコンデンサ204が充電される。
【００２１】
コンデンサ204の電圧がVoutを超えると204→205→11→９→203→204の経路で放電が行なわれ、204の電圧はVoutに等しい電圧まで低下する。MOSFET３および４の電圧がコンデンサ204の電圧を超えるとダイオード201または202が導通し、コンデンサ204により電圧がクランプされるため、上述の素子電圧がスナバ電圧を超えて上昇する現象が回避される。
【００２２】
一方、図１ではダイオード６と並列にダイオード203とMOSFET３の寄生ダイオードとの直列回路が、ダイオード８と並列にダイオード203とMOSFET４の寄生ダイオードとの直列回路が、それぞれ存在する。このため、突入電流が流れ得る経路が存在することになるが、ダイオードの電圧−電流特性は非線形特性である（例えば、定格電流に対する順電圧の1/2の電圧を与えても電流は殆ど流れない）ため、ダイオードが２直列となるこれらの回路には電流は殆ど流れず、大半の電流はダイオード６または８を流れるため、突入電流を回避することができる。
【００２３】
なお、上記効果をさらに強化する方法として、ダイオード203を2個以上直列にするとか、203と直列に抵抗を挿入するなどの方法がある。
図１の回路では、203〜205をMOSFET３と４で共用しているが、203〜205の一部または全部を個別に設けるようにしても良い。
【００２４】
図２は、この発明の別の実施の形態を示す構成図である。
図１の回路では２つのMOSFETのソースどうしを接続したが、図２ではMOSFETのドレインどうしを接続する。動作原理は、図１と全く同様である。なお、この回路ではMOSFET３と４のソース電位が異なるため、信号は同じでよいがゲート駆動回路は３と４で個別に必要となる。
【００２５】
図３に図１の変形例を示す。図１と比較すれば明らかなように、ダイオード203が省略された構成となっている。
いま、入力１が正電圧のとき、MOSFET３がオフした直後に、３→４の経路で流れていた電流は201→204→４の経路で流れるため、電流の変化率が抑制され、これに伴いスナバコンデンサ204が充電される。このとき４をオンすれば、204→205→11→９→８→４→204の経路で放電が行なわれ、204の電圧はVoutに等しい電圧まで低下する。
【００２６】
入力１が負電圧のとき、MOSFET４がオフした直後に、４→３の経路で流れていた電流は202→204→３の経路で流れるため、電流の変化率が抑制され、これに伴いスナバコンデンサ204が充電される。このとき３をオンすれば、204→205→11→９→６→３→204の経路で放電が行なわれ、204の電圧はVoutに等しい電圧まで低下する。
つまり、図3の回路は、主スイッチ３または４を回生スイッチとして利用するものと言える。また、図３では図１に示すダイオード203が不要となるので、部品点数の削減が可能となる。
【００２７】
ただし、回生時に３または４をオンする際には、駆動パルスの最小パルス幅について制限が必要である点に注意を要する。例えば、入力１が正電圧のとき、回生時にオンするパルス幅がスナバの放電時定数より小さい場合、204に蓄えられたエネルギーの回生が不十分になり、204の電圧が常にVoutよりも大きくなり、スナバの電圧抑制効果が不十分となる。
【００２８】
図４にこの発明のさらに別の実施の形態を示す。これは、図１のフルブリッジ回路の代わりに、入力電圧が低くても高電圧の出力（例えばAC100V入力、DC400V出力）が得られる倍電圧整流回路に適用し、入力１の負極側とMOSFET４との接続点を、コンデンサ９と12との直列接続回路の中点に接続した点が特徴である。また、抵抗205には、直列にダイオード206が接続されている。
【００２９】
図４において、入力１が正電圧のとき、MOSFET３がオフした直後に、３→４の経路で流れていた電流は201→204→４の経路で流れるため、電流の変化率が抑制され、これに伴いスナバコンデンサ204が充電される。このとき４をオンすれば、204→206→205→11→９→８→４→204の経路で放電が行なわれ、204の電圧はVoutに等しい電圧にまで低下する。
【００３０】
入力１が負電圧のとき、MOSFET４がオフした直後に、４→３の経路で流れていた電流は202→204→３の経路で流れるため、電流の変化率が抑制され、これに伴い204が充電される。次に、４がオンしたタイミングで、204→206→205→11→10→６→３→204の経路で放電が行なわれ、204の電圧はVoutに等しい電圧にまで低下する。つまり、入力電圧の正負に関わらず、204の放電を４により行なう点で図3と若干異なっているが、４を回生スイッチとして利用する点は同じである。
【００３１】
ここで、抵抗205に直列に接続されたダイオード206の役割は、204の電圧がVout付近まで上昇しないように抑制し、ほぼVout/2の電圧に保つことにある。入力１が負電圧のとき、MOSFET４がオフすると、202→204→３、次に12→６→１の経路で電流が流れ、ダイオード６が導通状態となる。ここで、206がない場合は、コンデンサ９→配線インダクタンス11→205→204→３→６→12→９の経路で電流が流れ（６では充電電流より大きな主電流が流れているため、逆方向の充電電流に対しても導通状態となる。）、204がVoutまで充電されることになるため、３と４には耐圧の大きな素子が必要となる。
【００３２】
図３，図４の抵抗205をリアクトルに置き換えることによっても、上記と同様にスイッチング素子の過電圧抑制が可能である。この場合は、リアクトルとコンデンサ204との共振周波数の1/4の周期だけ回生スイッチをオンすることで、204のエネルギーを効率よく負荷に回生することができる（９の静電容量を204の静電容量よりも充分に大きいものとして、共振周波数を算出する）。
【図面の簡単な説明】
【００３３】
【図１】この発明の実施形態を示す回路構成図
【図２】図１の別の実施形態を示す回路構成図
【図３】図１の変形例を示す回路構成図
【図４】この発明の別の実施形態を示す回路構成図
【図５】第１の従来例を示す回路構成図
【図６】第２の従来例を示す回路構成図
【図７】従来例の問題点を説明する説明図
【符号の説明】
【００３４】
１…交流電源、２…リアクトル、３，4…半導体スイッチング素子（MOSFET）、５〜８，201〜203，206…ダイオード、９，12，204…コンデンサ、10…負荷、11…配線インダクタンス、12…スナバコンデンサ、205…抵抗。
【特許請求の範囲】
【請求項１】
交流電源とリアクトルとの直列回路を整流回路に接続し、この整流回路の直流出力の一端と他端との間にはコンデンサと負荷とをそれぞれ接続し、前記整流回路の交流入力の一端と他端との間には、順方向の電流の導通，遮断を制御可能で、かつ逆方向の電流に対しては常に導通状態となる半導体スイッチを逆方向に直列に接続するとともに、前記半導体スイッチの両端にはスナバダイオードとスナバコンデンサとの直列回路をそれぞれ接続し、前記スナバダイオードとスナバコンデンサとの接続点と前記整流回路の直流出力の一端との間には抵抗を接続し、前記半導体スイッチどうしの接続点と前記整流回路の直流出力の他端との間にはダイオードを接続したことを特徴とするスナバ回路。
【請求項２】
交流電源とリアクトルとの直列回路を整流回路に接続し、この整流回路の直流出力の一端と他端との間にはコンデンサと負荷とをそれぞれ接続し、前記整流回路の交流入力の一端と他端との間には、順方向の電流の導通，遮断を制御可能で、かつ逆方向の電流に対しては常に導通状態となる半導体スイッチを逆方向に直列に接続するとともに、前記半導体スイッチの両端にはスナバダイオードとスナバコンデンサとの直列回路をそれぞれ接続し、前記スナバダイオードとスナバコンデンサとの接続点と前記整流回路の直流出力の一端との間には抵抗を接続したことを特徴とするスナバ回路。
【請求項３】
交流電源とリアクトルとの直列回路を倍電圧整流回路に接続し、この倍電圧整流回路の直流出力の一端と他端との間には負荷を接続し、前記倍電圧整流回路の交流入力の一端と他端との間には、順方向の電流の導通，遮断を制御可能で、かつ逆方向の電流に対しては常に導通状態となる半導体スイッチを逆方向に直列に接続するとともに、前記半導体スイッチの両端にはスナバダイオードとスナバコンデンサとの直列回路をそれぞれ接続し、前記スナバダイオードとスナバコンデンサとの接続点と前記倍電圧整流回路の直流出力の一端との間には抵抗とダイオードとの直列回路を接続したことを特徴とするスナバ回路。
【請求項４】
前記半導体スイッチ相互の接続点と前記整流回路の直流出力の他端との間に接続されるダイオードに代えて、複数ダイオードの直列接続回路またはダイオードと抵抗との直列接続回路を挿入することを特徴とする請求項１に記載のスナバ回路。
【請求項５】
前記スナバダイオードとスナバコンデンサとの接続点と前記整流回路の直流出力の一端との間に接続される抵抗に代えて、リアクトルを挿入することを特徴とする請求項２または３に記載のスナバ回路。
【請求項６】
前記スナバコンデンサを、逆方向に直列に接続された前記半導体スイッチの各々で共用することを特徴とする請求項１〜５のいずれか１つに記載のスナバ回路。
【請求項１】
交流電源とリアクトルとの直列回路を整流回路に接続し、この整流回路の直流出力の一端と他端との間にはコンデンサと負荷とをそれぞれ接続し、前記整流回路の交流入力の一端と他端との間には、順方向の電流の導通，遮断を制御可能で、かつ逆方向の電流に対しては常に導通状態となる半導体スイッチを逆方向に直列に接続するとともに、前記半導体スイッチの両端にはスナバダイオードとスナバコンデンサとの直列回路をそれぞれ接続し、前記スナバダイオードとスナバコンデンサとの接続点と前記整流回路の直流出力の一端との間には抵抗を接続し、前記半導体スイッチどうしの接続点と前記整流回路の直流出力の他端との間にはダイオードを接続したことを特徴とするスナバ回路。
【請求項２】
交流電源とリアクトルとの直列回路を整流回路に接続し、この整流回路の直流出力の一端と他端との間にはコンデンサと負荷とをそれぞれ接続し、前記整流回路の交流入力の一端と他端との間には、順方向の電流の導通，遮断を制御可能で、かつ逆方向の電流に対しては常に導通状態となる半導体スイッチを逆方向に直列に接続するとともに、前記半導体スイッチの両端にはスナバダイオードとスナバコンデンサとの直列回路をそれぞれ接続し、前記スナバダイオードとスナバコンデンサとの接続点と前記整流回路の直流出力の一端との間には抵抗を接続したことを特徴とするスナバ回路。
【請求項３】
交流電源とリアクトルとの直列回路を倍電圧整流回路に接続し、この倍電圧整流回路の直流出力の一端と他端との間には負荷を接続し、前記倍電圧整流回路の交流入力の一端と他端との間には、順方向の電流の導通，遮断を制御可能で、かつ逆方向の電流に対しては常に導通状態となる半導体スイッチを逆方向に直列に接続するとともに、前記半導体スイッチの両端にはスナバダイオードとスナバコンデンサとの直列回路をそれぞれ接続し、前記スナバダイオードとスナバコンデンサとの接続点と前記倍電圧整流回路の直流出力の一端との間には抵抗とダイオードとの直列回路を接続したことを特徴とするスナバ回路。
【請求項４】
前記半導体スイッチ相互の接続点と前記整流回路の直流出力の他端との間に接続されるダイオードに代えて、複数ダイオードの直列接続回路またはダイオードと抵抗との直列接続回路を挿入することを特徴とする請求項１に記載のスナバ回路。
【請求項５】
前記スナバダイオードとスナバコンデンサとの接続点と前記整流回路の直流出力の一端との間に接続される抵抗に代えて、リアクトルを挿入することを特徴とする請求項２または３に記載のスナバ回路。
【請求項６】
前記スナバコンデンサを、逆方向に直列に接続された前記半導体スイッチの各々で共用することを特徴とする請求項１〜５のいずれか１つに記載のスナバ回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２０１０−８８２８３（Ｐ２０１０−８８２８３Ａ）
【公開日】平成２２年４月１５日（２０１０．４．１５）
【国際特許分類】
【出願番号】特願２００８−３２５３０１（Ｐ２００８−３２５３０１）
【出願日】平成２０年１２月２２日（２００８．１２．２２）
【出願人】（５９１０８３２４４）富士電機システムズ株式会社 (1,717)
【Ｆターム（参考）】
【公開日】平成２２年４月１５日（２０１０．４．１５）
【国際特許分類】
【出願日】平成２０年１２月２２日（２００８．１２．２２）
【出願人】（５９１０８３２４４）富士電機システムズ株式会社 (1,717)
【Ｆターム（参考）】
[ Back to top ]