センサ出力検出回路
【課題】センサからの入力電圧のずれを検出して、出力信号レベルを基準レベルに自動的に補正し得るセンサ出力検出回路を提供する。
【解決手段】センサ１１の出力電圧Ｖｓを増幅して出力する増幅部１３と、増幅部１３の出力信号としきい値Ｖｔとを比較する比較部１４と、しきい値Ｖｔを調整するしきい値調整部１５と、比較部１４の比較結果に基づいて出力信号Ｖoutを調整する出力信号調整回路１８とを備えた。
【解決手段】センサ１１の出力電圧Ｖｓを増幅して出力する増幅部１３と、増幅部１３の出力信号としきい値Ｖｔとを比較する比較部１４と、しきい値Ｖｔを調整するしきい値調整部１５と、比較部１４の比較結果に基づいて出力信号Ｖoutを調整する出力信号調整回路１８とを備えた。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、圧力センサや加速度センサの出力信号を検出する検出回路に関するものである。
ブリッジ型の圧力センサ等は、センサ素子が金属等で形成されているため、経時劣化等によりブリッジのバランスが崩れ、出力電圧が基準値からずれることがある。すると、センサ出力を検出して増幅する検出回路の出力信号も初期の基準値からずれてしまうため、そのずれを補正する必要がある。従って、このようなセンサ検出回路では、出力信号の補正処理を確実に行う必要がある。
【背景技術】
【０００２】
図７は、従来のセンサ出力検出回路を示す。ブリッジ回路で構成されるセンサ１の出力信号は検出回路２に入力され、検出回路２はセンサ１の出力信号を増幅して出力信号Ｖoutを出力する。
【０００３】
このようなセンサ出力検出回路において、センサ１は経時劣化等によりブリッジのバランスが崩れ、出力電圧が基準値からずれることがある。センサ１の出力電圧が基準値からずれると、検出回路２の出力信号にもずれが生じるため、そのずれを補正するように検出回路２の出力信号レベルを人為的に調整する作業が必要である。
【０００４】
近年、センサの出力レベルが益々微小化しているため、検出回路の利得を高く設定する必要がある。このような状況では、センサ出力のずれが検出回路の出力信号に大きな影響を及ぼすようになっている。
【０００５】
特許文献１には、温度センサの出力信号のサンプリング値と、サンプリング時間の積を累算し、その累算値とあらかじめメモリに設定されたしきい値とを比較し、その比較結果に基づいて警告を発する寿命検出装置が開示されている。
【０００６】
特許文献２には、製造時の無信号基準値と、点検時の無信号基準値を保持する記憶部を備え、点検時には点検時の無信号基準値を更新して、出力レベルを補正可能としたセンサ出力信号処理回路が開示されている。
【特許文献１】特開平１１−２７３３３０号公報
【特許文献２】特開平８−１２８８５１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
図７に示すセンサ検出回路では、出力信号のずれを人為的に補正する必要があるため、その作業が煩雑であるとともに、適正な補正処理を施さないと基準値からずれた出力信号しか得られないという問題点がある。
【０００８】
特許文献１には、比較結果に基づいて警告を発するのみで、比較結果に基づいて補正処理を行う思想は開示されていない。
特許文献２には、点検時に基準値を更新する思想は開示されているが、基準値を自動的に補正する構成は開示されていない。
【０００９】
この発明の目的は、センサからの入力電圧のずれを検出して、出力信号レベルを基準レベルに自動的に補正し得るセンサ出力検出回路を提供することにある。
【課題を解決するための手段】
【００１０】
上記目的は、センサの出力電圧を増幅して出力する増幅部と、前記増幅部の出力信号としきい値とを比較する比較部と、前記しきい値を調整するしきい値調整部と、前記比較部の比較結果に基づいて前記増幅部の出力信号を調整する出力信号調整回路とを備えたセンサ出力検出回路により達成される。
【発明の効果】
【００１１】
本発明によれば、センサからの入力電圧のずれを検出して、出力信号レベルを基準レベルに自動的に補正し得るセンサ出力検出回路を提供することができる。
【発明を実施するための最良の形態】
【００１２】
（第一の実施の形態）
図１は、この発明の原理図を示す。ブリッジ型のセンサ１１の出力電圧は、検出回路１２に入力される。検出回路１２は、センサ１１の出力電圧Ｖｓを増幅して出力する増幅部１３と、前記増幅部１３の出力信号Ｖoutとあらかじめ設定されたしきい値電圧Ｖｔとを比較して、増幅部１３の出力信号Ｖoutを調整する比較部１４と、外部からの設定信号Ｓに基づいて、その比較部１４のしきい値を調整するしきい値調整部１５とから構成される。また、必要に応じて、比較部１４から判定信号Ｙが出力される。
【００１３】
前記検出回路１２の具体的構成を図２に示す。前記増幅部１３は、センサ１１の出力電圧が入力される入力段アンプ１６ａ，１６ｂと、各入力段アンプ１６ａ，１６ｂの出力信号が入力され、その出力信号の差電圧を増幅した出力信号Ｖoutを出力する出力段アンプ１７と、前記出力段アンプ１７の出力信号Ｖoutの電圧レベルを調整する出力信号調整回路１８とを備えている。
【００１４】
前記出力信号調整回路１８は、抵抗を介して出力段アンプ１７の一方の入力端子に接続され、その出力信号調整回路１８から出力される調整電圧Ｖｃに基づいて出力段アンプ１７の出力信号Ｖoutの出力レベルが調整される。
【００１５】
前記出力信号調整回路１８は、図３に示すように、高電位側電源Ｖ１と低電位側電源Ｖ２との間で例えば８本の抵抗Ｒ１〜Ｒ８が直列に接続され、各抵抗Ｒ１〜Ｒ８にはそれぞれスイッチ１９ａ〜１９ｈが並列に接続されている。
【００１６】
前記各スイッチ回路１９ａ〜１９ｈは、前記比較部１４から出力される４ビットの制御信号Ｃ１に基づいて開閉制御される。前記抵抗Ｒ１〜Ｒ８は、例えば抵抗Ｒ１，Ｒ５が２ｋΩ、抵抗Ｒ２，Ｒ６が４ｋΩ、抵抗Ｒ３，Ｒ７が８ｋΩ、抵抗Ｒ４，Ｒ８が１６ｋΩに設定される。
【００１７】
スイッチ回路１９ａ，１９ｅと、同１９ｂ，１９ｆ，同１９ｃ，１９ｇ、同１９ｄ，１９ｈにはそれぞれ相補信号が入力され、同１９ａ，１９ｂ，１９ｃ，１９ｄが導通状態となるとき、同１９ｅ，１９ｆ，１９ｇ，１９ｈは不導通状態となる。そして、抵抗Ｒ４，Ｒ５間のノードＮ１の電圧がアンプ２０を介して前記調整電圧Ｖｃとして出力される。
【００１８】
このような構成により、制御信号Ｃ１で各スイッチ１９ａ〜１９ｈを開閉制御することにより、アンプ２０から出力される調整電圧Ｖｃが１６段階に制御される。従って、調整電圧Ｖｃにより前記出力段アンプ１７のオフセット電圧が１６段階に制御可能となる。
【００１９】
前記しきい値調整部１５は、メモリを備えたしきい値設定部２１としきい値電圧調整回路２２とで構成される。しきい値設定部２１には外部からしきい値電圧Ｖｔの設定値として格納される。しきい値電圧調整回路２２は、図４に示すように、定電流源２３と電源Ｖssとの間に例えば４本の抵抗Ｒ１１〜Ｒ１４が直列に接続され、各抵抗Ｒ１１〜Ｒ１４にスイッチ２４ａ〜２４ｄが並列に接続されている。抵抗Ｒ１１〜Ｒ１４の抵抗値は、抵抗Ｒ１１が２ｋΩ、抵抗Ｒ１２が４ｋΩ、抵抗Ｒ１３が８ｋΩ、抵抗Ｒ１４が１６ｋΩに設定される。
【００２０】
そして、定電流源抵抗Ｒ１１とスイッチ２４ａとの間のノードＮ２の電位がアンプ２５を介してしきい値電圧Ｖｔとして出力される。
各スイッチ２４ａ〜２４ｄは、前記しきい値設定部２１から出力される４ビットの制御信号Ｃ２に基づいて開閉制御される。従って、ノードＮ２の電位すなわちしきい値電圧Ｖｔは、しきい値設定部２１に設定された設定値に基づいて、１６段階に制御される。
【００２１】
前記比較部１４は、比較回路２６と、アップダウンカウンタ２７と、制御部２８とを備える。比較回路２６には、前記出力信号Ｖoutと前記しきい値電圧Ｖｔが入力される。そして、比較回路２６は出力信号Ｖoutがしきい値電圧Ｖｔより高くなるとＨレベルの出力信号ＣＲを出力し、出力信号Ｖoutがしきい値電圧Ｖｔより低くなるとＬレベルの出力信号ＣＲを出力する。
【００２２】
前記アップダウンカウンタ２７は、クロック発生回路を備えると共に、比較回路２６の出力信号ＣＲが入力される。そして、比較回路２６の出力信号ＣＲがクロック信号の周期を超えてＨレベルに維持されると、そのクロック信号の立ち上がりに基づいてカウントアップ動作を行い、比較回路２６の出力信号ＣＲがクロック信号の周期を超えてＬレベルに維持されると、そのクロック信号の立ち上がりに基づいてカウントダウン動作を行う。
【００２３】
前記アップダウンカウンタ２７のクロック信号の周期は、センサ１１の出力電圧Ｖｓの変動の周期と略等しく設定される。
また、アップダウンカウンタ２７はカウントアップ動作及びカウントダウン動作によるカウント値がオーバーフローしたとき、オーバーフロー信号ＯＦを前記制御部２８に出力してカウント値をリセットする。この実施の形態では、カウント値が＋４となった時、オーバーフロー信号ＯＦ１を出力し、カウント値が−４となったときオーバーフロー信号ＯＦ２を前記制御部２８に出力するようになっている。
【００２４】
前記制御部２８は、前記オーバーフロー信号ＯＦ１，ＯＦ２の入力に基づいて前記出力信号調整回路１８に出力する制御信号Ｃ１を変化させる。すなわち、オーバーフロー信号ＯＦ１が入力されると、出力信号調整回路１８から出力される調整電圧Ｖｃを１ステップ下げる制御信号Ｃ１を出力し、オーバーフロー信号ＯＦ２が入力されると、出力信号調整回路１８から出力される調整電圧Ｖｃを１ステップ上げる制御信号Ｃ１を出力するようになっている。
【００２５】
次に、上記のように構成された検出回路１２の動作を図５に従って説明する。同図において、センサ１１からの入力電圧Ｖｓは一定の振幅でかつ一定周期で変動する信号として示し、検出回路１２の出力信号Ｖoutは、入力電圧Ｖｓを増幅した信号として出力される。なお、出力信号Ｖoutは検出回路１２の利得を無視して図示している。
【００２６】
入力電圧Ｖｓは、常には基準値Ｖｘを含む範囲で変動する信号として入力され、出力信号Ｖoutは基準値Ｖｘに対応するしきい値Ｖｔを含む電圧範囲で変動する信号として出力される。言い換えれば、入力電圧Ｖｓが基準値Ｖｘを含む範囲で変動しているとき、出力信号Ｖoutがしきい値Ｖｔを含む電圧範囲で変動する信号となるように、しきい値Ｖｔが設定される。
【００２７】
この状態では、比較回路２６の出力信号ＣＲはセンサ１１の出力電圧Ｖｓの変動の周期でＨレベルとＬレベルを繰り返す。従って、アップダウンカウンタ２７ではカウントアップ動作及びカウントダウン動作は行われず、オーバーフロー信号ＯＦ１，ＯＦ２は出力されない。
【００２８】
センサ１１の出力信号Ｖｓの電圧レベルが低下して基準値Ｖｘより低くなり、出力信号Ｖoutが低下してしきい値Ｖｔより低くなると、比較回路２６の出力信号ＣＲはＬレベルに維持された状態となる。すると、アップダウンカウンタ２７はカウントダウン動作を行い、そのカウント値が−４となるとオーバーフロー信号ＯＦ２を制御部２８に出力し、カウント値をリセットする。
【００２９】
制御部２８は、オーバーフロー信号ＯＦ２に基づいて制御信号Ｃ１を１ステップ切り替える。すると、出力信号調整回路１８から出力される調整電圧Ｖｃが１ステップ引き上げられる。
【００３０】
調整電圧Ｖｃが１ステップ引き上げられても、出力信号Ｖoutがしきい値Ｖｔに達しないと、比較回路２６の出力信号ＣＲはＬレベルに維持されているので、アップダウンカウンタ２７はカウントダウン動作を繰り返し、オーバーフロー信号ＯＦ２が制御部２８に出力される。そして、出力信号調整回路１８から出力される調整電圧Ｖｃが再び１ステップ引き上げられる。
【００３１】
このような動作により、調整電圧Ｖｃがしきい値Ｖｔを含むレベルまで上昇すると、比較回路２６の出力信号ＣＲがＨレベルとＬレベルを繰り返し出力する状態となるため、アップダウンカウンタ２７のカウントダウン動作が停止され、調整電圧Ｖｃは変化しない。
【００３２】
出力信号Ｖoutが上昇してしきい値Ｖｔより高くなると、比較回路２６の出力信号ＣＲがＨレベルに維持される状態となるため、アップダウンカウンタ２７ではカウントアップ動作が行われ、そのカウント値が＋４となると、オーバーフロー信号ＯＦ１が制御部２８に出力される。
【００３３】
そして、出力信号調整回路１８から出力される調整電圧Ｖｃが１ステップ引き下げられ、出力信号Ｖoutがしきい値Ｖｔを含むレベルまで低下すると、オーバーフロー信号ＯＦ１は出力されず、調整電圧Ｖｃは変化しない。
【００３４】
上記のような検出回路１２では、次に示す作用効果を得ることができる。
（１）センサ１１からの入力電圧Ｖｓの基準値Ｖｘからのずれを検出して、出力信号Ｖoutのレベルを基準レベルを含む範囲、すなわちしきい値Ｖｔを含む範囲に自動的に補正することができる。
（２）アップダウンカウンタ２７の動作周波数あるいはオーバーフロー値を変更することにより、出力信号Ｖoutをしきい値Ｖｔを含む範囲に合わせこむ速度を任意に設定することができる。
（３）出力信号調整回路１８の電圧調整ステップを変更すれば、出力信号Ｖoutをしきい値Ｖｔを含む範囲に合わせこむ速度を変更することができる。
（４）しきい値Ｖｔを外部から任意に設定することができる。従って、センサ１１の特性に応じたしきい値Ｖｔを容易に設定することができる。
（第二の実施の形態）
図６は、第二の実施の形態を示す。この実施の形態は、前記第一の実施の形態の比較回路２６とアップダウンカウンタ２７との間にスイッチ２９を介在させたものである。第一の実施の形態と同一構成部分は、同一符号を付して説明する。
【００３５】
前記スイッチ２９を導通状態とすれば、第一の実施の形態と同様に動作する。スイッチ２９を不導通状態とすると、しきい値Ｖｔに対する出力信号Ｖoutの電圧レベルを検出する検出回路として機能する。
【００３６】
例えば、センサ１１が断線した場合には出力信号Ｖoutは０Ｖ（出力段アンプ１７の低電位側電源電圧が０Ｖであるとき）に等しい電圧レベルとなる。このような場合にはスイッチ２９を不導通とし、しきい値Ｖｔが通常の出力信号Ｖoutの下限値である０．５Ｖとなるような設定信号Ｓを入力する。
【００３７】
すると、比較回路２６から出力される判定信号Ｙに基づいてセンサ１１の断線を検出可能となる。すなわち、判定信号ＹがＬレベルとなると、センサ１１が断線していることになる。
【００３８】
その他、しきい値Ｖｔを適宜に設定することにより、センサ１１の動作状態、あるいは検出信号の種類に応じて種々の検出回路に応用することができる。
また、センサ１１の出力電圧Ｖｓとして外部から基準値を入力し、その場合の出力信号Ｖoutをあらかじめ設定されたしきい値Ｖｔと比較して判定信号Ｙを出力することにより、入力段アンプ１６ａ，１６ｂ及び出力段アンプ１７のトータルゲインの判定を行うこともできる。
【００３９】
上記実施の形態は、以下の態様で実施してもよい。
・しきい値設定部２１には、種々のしきい値に対応する設定値をあらかじめ多数設定し、その中から適宜読み出して制御信号Ｃ２として出力するようにしてもよい。
【図面の簡単な説明】
【００４０】
【図１】本発明の検出回路を示す原理説明図である。
【図２】第一の実施の形態を示す回路図である。
【図３】出力信号調整回路を示す回路図である。
【図４】しきい値電圧調整回路を示す回路図である。
【図５】第一の実施の形態の検出回路の動作を示す波形図である。
【図６】第二の実施の形態を示す回路図である。
【図７】従来例を示す回路図である。
【符号の説明】
【００４１】
１１ センサ
１２ 検出回路
１３ 増幅部
１４ 比較部
１５ しきい値調整部
１８ 出力信号調整回路
２１ しきい値設定部
２２ しきい値電圧調整回路
２６ 比較回路
２７ アップダウンカウンタ
２８ 制御部
２９ スイッチ
Ｖｓ 出力電圧
Ｖｔ しきい値
Ｖout 出力信号
【技術分野】
【０００１】
この発明は、圧力センサや加速度センサの出力信号を検出する検出回路に関するものである。
ブリッジ型の圧力センサ等は、センサ素子が金属等で形成されているため、経時劣化等によりブリッジのバランスが崩れ、出力電圧が基準値からずれることがある。すると、センサ出力を検出して増幅する検出回路の出力信号も初期の基準値からずれてしまうため、そのずれを補正する必要がある。従って、このようなセンサ検出回路では、出力信号の補正処理を確実に行う必要がある。
【背景技術】
【０００２】
図７は、従来のセンサ出力検出回路を示す。ブリッジ回路で構成されるセンサ１の出力信号は検出回路２に入力され、検出回路２はセンサ１の出力信号を増幅して出力信号Ｖoutを出力する。
【０００３】
このようなセンサ出力検出回路において、センサ１は経時劣化等によりブリッジのバランスが崩れ、出力電圧が基準値からずれることがある。センサ１の出力電圧が基準値からずれると、検出回路２の出力信号にもずれが生じるため、そのずれを補正するように検出回路２の出力信号レベルを人為的に調整する作業が必要である。
【０００４】
近年、センサの出力レベルが益々微小化しているため、検出回路の利得を高く設定する必要がある。このような状況では、センサ出力のずれが検出回路の出力信号に大きな影響を及ぼすようになっている。
【０００５】
特許文献１には、温度センサの出力信号のサンプリング値と、サンプリング時間の積を累算し、その累算値とあらかじめメモリに設定されたしきい値とを比較し、その比較結果に基づいて警告を発する寿命検出装置が開示されている。
【０００６】
特許文献２には、製造時の無信号基準値と、点検時の無信号基準値を保持する記憶部を備え、点検時には点検時の無信号基準値を更新して、出力レベルを補正可能としたセンサ出力信号処理回路が開示されている。
【特許文献１】特開平１１−２７３３３０号公報
【特許文献２】特開平８−１２８８５１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
図７に示すセンサ検出回路では、出力信号のずれを人為的に補正する必要があるため、その作業が煩雑であるとともに、適正な補正処理を施さないと基準値からずれた出力信号しか得られないという問題点がある。
【０００８】
特許文献１には、比較結果に基づいて警告を発するのみで、比較結果に基づいて補正処理を行う思想は開示されていない。
特許文献２には、点検時に基準値を更新する思想は開示されているが、基準値を自動的に補正する構成は開示されていない。
【０００９】
この発明の目的は、センサからの入力電圧のずれを検出して、出力信号レベルを基準レベルに自動的に補正し得るセンサ出力検出回路を提供することにある。
【課題を解決するための手段】
【００１０】
上記目的は、センサの出力電圧を増幅して出力する増幅部と、前記増幅部の出力信号としきい値とを比較する比較部と、前記しきい値を調整するしきい値調整部と、前記比較部の比較結果に基づいて前記増幅部の出力信号を調整する出力信号調整回路とを備えたセンサ出力検出回路により達成される。
【発明の効果】
【００１１】
本発明によれば、センサからの入力電圧のずれを検出して、出力信号レベルを基準レベルに自動的に補正し得るセンサ出力検出回路を提供することができる。
【発明を実施するための最良の形態】
【００１２】
（第一の実施の形態）
図１は、この発明の原理図を示す。ブリッジ型のセンサ１１の出力電圧は、検出回路１２に入力される。検出回路１２は、センサ１１の出力電圧Ｖｓを増幅して出力する増幅部１３と、前記増幅部１３の出力信号Ｖoutとあらかじめ設定されたしきい値電圧Ｖｔとを比較して、増幅部１３の出力信号Ｖoutを調整する比較部１４と、外部からの設定信号Ｓに基づいて、その比較部１４のしきい値を調整するしきい値調整部１５とから構成される。また、必要に応じて、比較部１４から判定信号Ｙが出力される。
【００１３】
前記検出回路１２の具体的構成を図２に示す。前記増幅部１３は、センサ１１の出力電圧が入力される入力段アンプ１６ａ，１６ｂと、各入力段アンプ１６ａ，１６ｂの出力信号が入力され、その出力信号の差電圧を増幅した出力信号Ｖoutを出力する出力段アンプ１７と、前記出力段アンプ１７の出力信号Ｖoutの電圧レベルを調整する出力信号調整回路１８とを備えている。
【００１４】
前記出力信号調整回路１８は、抵抗を介して出力段アンプ１７の一方の入力端子に接続され、その出力信号調整回路１８から出力される調整電圧Ｖｃに基づいて出力段アンプ１７の出力信号Ｖoutの出力レベルが調整される。
【００１５】
前記出力信号調整回路１８は、図３に示すように、高電位側電源Ｖ１と低電位側電源Ｖ２との間で例えば８本の抵抗Ｒ１〜Ｒ８が直列に接続され、各抵抗Ｒ１〜Ｒ８にはそれぞれスイッチ１９ａ〜１９ｈが並列に接続されている。
【００１６】
前記各スイッチ回路１９ａ〜１９ｈは、前記比較部１４から出力される４ビットの制御信号Ｃ１に基づいて開閉制御される。前記抵抗Ｒ１〜Ｒ８は、例えば抵抗Ｒ１，Ｒ５が２ｋΩ、抵抗Ｒ２，Ｒ６が４ｋΩ、抵抗Ｒ３，Ｒ７が８ｋΩ、抵抗Ｒ４，Ｒ８が１６ｋΩに設定される。
【００１７】
スイッチ回路１９ａ，１９ｅと、同１９ｂ，１９ｆ，同１９ｃ，１９ｇ、同１９ｄ，１９ｈにはそれぞれ相補信号が入力され、同１９ａ，１９ｂ，１９ｃ，１９ｄが導通状態となるとき、同１９ｅ，１９ｆ，１９ｇ，１９ｈは不導通状態となる。そして、抵抗Ｒ４，Ｒ５間のノードＮ１の電圧がアンプ２０を介して前記調整電圧Ｖｃとして出力される。
【００１８】
このような構成により、制御信号Ｃ１で各スイッチ１９ａ〜１９ｈを開閉制御することにより、アンプ２０から出力される調整電圧Ｖｃが１６段階に制御される。従って、調整電圧Ｖｃにより前記出力段アンプ１７のオフセット電圧が１６段階に制御可能となる。
【００１９】
前記しきい値調整部１５は、メモリを備えたしきい値設定部２１としきい値電圧調整回路２２とで構成される。しきい値設定部２１には外部からしきい値電圧Ｖｔの設定値として格納される。しきい値電圧調整回路２２は、図４に示すように、定電流源２３と電源Ｖssとの間に例えば４本の抵抗Ｒ１１〜Ｒ１４が直列に接続され、各抵抗Ｒ１１〜Ｒ１４にスイッチ２４ａ〜２４ｄが並列に接続されている。抵抗Ｒ１１〜Ｒ１４の抵抗値は、抵抗Ｒ１１が２ｋΩ、抵抗Ｒ１２が４ｋΩ、抵抗Ｒ１３が８ｋΩ、抵抗Ｒ１４が１６ｋΩに設定される。
【００２０】
そして、定電流源抵抗Ｒ１１とスイッチ２４ａとの間のノードＮ２の電位がアンプ２５を介してしきい値電圧Ｖｔとして出力される。
各スイッチ２４ａ〜２４ｄは、前記しきい値設定部２１から出力される４ビットの制御信号Ｃ２に基づいて開閉制御される。従って、ノードＮ２の電位すなわちしきい値電圧Ｖｔは、しきい値設定部２１に設定された設定値に基づいて、１６段階に制御される。
【００２１】
前記比較部１４は、比較回路２６と、アップダウンカウンタ２７と、制御部２８とを備える。比較回路２６には、前記出力信号Ｖoutと前記しきい値電圧Ｖｔが入力される。そして、比較回路２６は出力信号Ｖoutがしきい値電圧Ｖｔより高くなるとＨレベルの出力信号ＣＲを出力し、出力信号Ｖoutがしきい値電圧Ｖｔより低くなるとＬレベルの出力信号ＣＲを出力する。
【００２２】
前記アップダウンカウンタ２７は、クロック発生回路を備えると共に、比較回路２６の出力信号ＣＲが入力される。そして、比較回路２６の出力信号ＣＲがクロック信号の周期を超えてＨレベルに維持されると、そのクロック信号の立ち上がりに基づいてカウントアップ動作を行い、比較回路２６の出力信号ＣＲがクロック信号の周期を超えてＬレベルに維持されると、そのクロック信号の立ち上がりに基づいてカウントダウン動作を行う。
【００２３】
前記アップダウンカウンタ２７のクロック信号の周期は、センサ１１の出力電圧Ｖｓの変動の周期と略等しく設定される。
また、アップダウンカウンタ２７はカウントアップ動作及びカウントダウン動作によるカウント値がオーバーフローしたとき、オーバーフロー信号ＯＦを前記制御部２８に出力してカウント値をリセットする。この実施の形態では、カウント値が＋４となった時、オーバーフロー信号ＯＦ１を出力し、カウント値が−４となったときオーバーフロー信号ＯＦ２を前記制御部２８に出力するようになっている。
【００２４】
前記制御部２８は、前記オーバーフロー信号ＯＦ１，ＯＦ２の入力に基づいて前記出力信号調整回路１８に出力する制御信号Ｃ１を変化させる。すなわち、オーバーフロー信号ＯＦ１が入力されると、出力信号調整回路１８から出力される調整電圧Ｖｃを１ステップ下げる制御信号Ｃ１を出力し、オーバーフロー信号ＯＦ２が入力されると、出力信号調整回路１８から出力される調整電圧Ｖｃを１ステップ上げる制御信号Ｃ１を出力するようになっている。
【００２５】
次に、上記のように構成された検出回路１２の動作を図５に従って説明する。同図において、センサ１１からの入力電圧Ｖｓは一定の振幅でかつ一定周期で変動する信号として示し、検出回路１２の出力信号Ｖoutは、入力電圧Ｖｓを増幅した信号として出力される。なお、出力信号Ｖoutは検出回路１２の利得を無視して図示している。
【００２６】
入力電圧Ｖｓは、常には基準値Ｖｘを含む範囲で変動する信号として入力され、出力信号Ｖoutは基準値Ｖｘに対応するしきい値Ｖｔを含む電圧範囲で変動する信号として出力される。言い換えれば、入力電圧Ｖｓが基準値Ｖｘを含む範囲で変動しているとき、出力信号Ｖoutがしきい値Ｖｔを含む電圧範囲で変動する信号となるように、しきい値Ｖｔが設定される。
【００２７】
この状態では、比較回路２６の出力信号ＣＲはセンサ１１の出力電圧Ｖｓの変動の周期でＨレベルとＬレベルを繰り返す。従って、アップダウンカウンタ２７ではカウントアップ動作及びカウントダウン動作は行われず、オーバーフロー信号ＯＦ１，ＯＦ２は出力されない。
【００２８】
センサ１１の出力信号Ｖｓの電圧レベルが低下して基準値Ｖｘより低くなり、出力信号Ｖoutが低下してしきい値Ｖｔより低くなると、比較回路２６の出力信号ＣＲはＬレベルに維持された状態となる。すると、アップダウンカウンタ２７はカウントダウン動作を行い、そのカウント値が−４となるとオーバーフロー信号ＯＦ２を制御部２８に出力し、カウント値をリセットする。
【００２９】
制御部２８は、オーバーフロー信号ＯＦ２に基づいて制御信号Ｃ１を１ステップ切り替える。すると、出力信号調整回路１８から出力される調整電圧Ｖｃが１ステップ引き上げられる。
【００３０】
調整電圧Ｖｃが１ステップ引き上げられても、出力信号Ｖoutがしきい値Ｖｔに達しないと、比較回路２６の出力信号ＣＲはＬレベルに維持されているので、アップダウンカウンタ２７はカウントダウン動作を繰り返し、オーバーフロー信号ＯＦ２が制御部２８に出力される。そして、出力信号調整回路１８から出力される調整電圧Ｖｃが再び１ステップ引き上げられる。
【００３１】
このような動作により、調整電圧Ｖｃがしきい値Ｖｔを含むレベルまで上昇すると、比較回路２６の出力信号ＣＲがＨレベルとＬレベルを繰り返し出力する状態となるため、アップダウンカウンタ２７のカウントダウン動作が停止され、調整電圧Ｖｃは変化しない。
【００３２】
出力信号Ｖoutが上昇してしきい値Ｖｔより高くなると、比較回路２６の出力信号ＣＲがＨレベルに維持される状態となるため、アップダウンカウンタ２７ではカウントアップ動作が行われ、そのカウント値が＋４となると、オーバーフロー信号ＯＦ１が制御部２８に出力される。
【００３３】
そして、出力信号調整回路１８から出力される調整電圧Ｖｃが１ステップ引き下げられ、出力信号Ｖoutがしきい値Ｖｔを含むレベルまで低下すると、オーバーフロー信号ＯＦ１は出力されず、調整電圧Ｖｃは変化しない。
【００３４】
上記のような検出回路１２では、次に示す作用効果を得ることができる。
（１）センサ１１からの入力電圧Ｖｓの基準値Ｖｘからのずれを検出して、出力信号Ｖoutのレベルを基準レベルを含む範囲、すなわちしきい値Ｖｔを含む範囲に自動的に補正することができる。
（２）アップダウンカウンタ２７の動作周波数あるいはオーバーフロー値を変更することにより、出力信号Ｖoutをしきい値Ｖｔを含む範囲に合わせこむ速度を任意に設定することができる。
（３）出力信号調整回路１８の電圧調整ステップを変更すれば、出力信号Ｖoutをしきい値Ｖｔを含む範囲に合わせこむ速度を変更することができる。
（４）しきい値Ｖｔを外部から任意に設定することができる。従って、センサ１１の特性に応じたしきい値Ｖｔを容易に設定することができる。
（第二の実施の形態）
図６は、第二の実施の形態を示す。この実施の形態は、前記第一の実施の形態の比較回路２６とアップダウンカウンタ２７との間にスイッチ２９を介在させたものである。第一の実施の形態と同一構成部分は、同一符号を付して説明する。
【００３５】
前記スイッチ２９を導通状態とすれば、第一の実施の形態と同様に動作する。スイッチ２９を不導通状態とすると、しきい値Ｖｔに対する出力信号Ｖoutの電圧レベルを検出する検出回路として機能する。
【００３６】
例えば、センサ１１が断線した場合には出力信号Ｖoutは０Ｖ（出力段アンプ１７の低電位側電源電圧が０Ｖであるとき）に等しい電圧レベルとなる。このような場合にはスイッチ２９を不導通とし、しきい値Ｖｔが通常の出力信号Ｖoutの下限値である０．５Ｖとなるような設定信号Ｓを入力する。
【００３７】
すると、比較回路２６から出力される判定信号Ｙに基づいてセンサ１１の断線を検出可能となる。すなわち、判定信号ＹがＬレベルとなると、センサ１１が断線していることになる。
【００３８】
その他、しきい値Ｖｔを適宜に設定することにより、センサ１１の動作状態、あるいは検出信号の種類に応じて種々の検出回路に応用することができる。
また、センサ１１の出力電圧Ｖｓとして外部から基準値を入力し、その場合の出力信号Ｖoutをあらかじめ設定されたしきい値Ｖｔと比較して判定信号Ｙを出力することにより、入力段アンプ１６ａ，１６ｂ及び出力段アンプ１７のトータルゲインの判定を行うこともできる。
【００３９】
上記実施の形態は、以下の態様で実施してもよい。
・しきい値設定部２１には、種々のしきい値に対応する設定値をあらかじめ多数設定し、その中から適宜読み出して制御信号Ｃ２として出力するようにしてもよい。
【図面の簡単な説明】
【００４０】
【図１】本発明の検出回路を示す原理説明図である。
【図２】第一の実施の形態を示す回路図である。
【図３】出力信号調整回路を示す回路図である。
【図４】しきい値電圧調整回路を示す回路図である。
【図５】第一の実施の形態の検出回路の動作を示す波形図である。
【図６】第二の実施の形態を示す回路図である。
【図７】従来例を示す回路図である。
【符号の説明】
【００４１】
１１ センサ
１２ 検出回路
１３ 増幅部
１４ 比較部
１５ しきい値調整部
１８ 出力信号調整回路
２１ しきい値設定部
２２ しきい値電圧調整回路
２６ 比較回路
２７ アップダウンカウンタ
２８ 制御部
２９ スイッチ
Ｖｓ 出力電圧
Ｖｔ しきい値
Ｖout 出力信号
【特許請求の範囲】
【請求項１】
センサの出力電圧を増幅して出力する増幅部と、
前記増幅部の出力信号としきい値とを比較する比較部と、
前記しきい値を調整するしきい値調整部と、
前記比較部の比較結果に基づいて前記増幅部の出力信号を調整する出力信号調整回路と
を備えたことを特徴とするセンサ出力検出回路。
【請求項２】
前記しきい値調整部は、
しきい値の設定値を格納するしきい値設定部と、
前記設定値に基づいてしきい値を生成するしきい値電圧調整回路と
を備えたことを特徴とする請求項１記載のセンサ出力検出回路。
【請求項３】
前記比較部は、
前記出力信号としきい値とを比較する比較回路と、
前記比較回路の出力信号が所定時間以上Ｈレベル若しくはＬレベルに維持されるとき、カウントアップ動作若しくはカウントダウン動作に基づくオーバーフロー信号を出力するアップダウンカウンタと、
前記オーバーフロー信号に基づいて、前記出力信号調整回路に制御信号を出力する制御部と
を備えたことを特徴とする請求項１記載のセンサ出力検出回路。
【請求項４】
前記比較回路の出力信号を判定信号として出力することを特徴とする請求項３記載のセンサ出力検出回路。
【請求項５】
前記比較回路とアップダウンカウンタとの間にスイッチを介在させたことを特徴とする請求項４記載のセンサ出力検出回路。
【請求項１】
センサの出力電圧を増幅して出力する増幅部と、
前記増幅部の出力信号としきい値とを比較する比較部と、
前記しきい値を調整するしきい値調整部と、
前記比較部の比較結果に基づいて前記増幅部の出力信号を調整する出力信号調整回路と
を備えたことを特徴とするセンサ出力検出回路。
【請求項２】
前記しきい値調整部は、
しきい値の設定値を格納するしきい値設定部と、
前記設定値に基づいてしきい値を生成するしきい値電圧調整回路と
を備えたことを特徴とする請求項１記載のセンサ出力検出回路。
【請求項３】
前記比較部は、
前記出力信号としきい値とを比較する比較回路と、
前記比較回路の出力信号が所定時間以上Ｈレベル若しくはＬレベルに維持されるとき、カウントアップ動作若しくはカウントダウン動作に基づくオーバーフロー信号を出力するアップダウンカウンタと、
前記オーバーフロー信号に基づいて、前記出力信号調整回路に制御信号を出力する制御部と
を備えたことを特徴とする請求項１記載のセンサ出力検出回路。
【請求項４】
前記比較回路の出力信号を判定信号として出力することを特徴とする請求項３記載のセンサ出力検出回路。
【請求項５】
前記比較回路とアップダウンカウンタとの間にスイッチを介在させたことを特徴とする請求項４記載のセンサ出力検出回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２００７−２２５５１５（Ｐ２００７−２２５５１５Ａ）
【公開日】平成１９年９月６日（２００７．９．６）
【国際特許分類】
【出願番号】特願２００６−４８９２８（Ｐ２００６−４８９２８）
【出願日】平成１８年２月２４日（２００６．２．２４）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
【公開日】平成１９年９月６日（２００７．９．６）
【国際特許分類】
【出願日】平成１８年２月２４日（２００６．２．２４）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
[ Back to top ]