ソースドライバ、それを備えるディスプレイ装置、及びその駆動方法
【課題】 ガンマ電圧間の非単調性を除去可能なソースドライバ、それを備えるディスプレイ装置、及びその駆動方法を提供する。
【解決手段】 ディスプレイ装置が備えるソースドライバ１００は、それぞれｍ個の階調電圧を含むｋ個のグローバルガンマ電圧信号を出力するグローバルブロック１７０と、映像データに基づいてｋ個のグローバルガンマ電圧信号のうち何れか１つを選択し、選択されたグローバルガンマ電圧信号に含まれた特定階調電圧をソースラインＳ１からＳｓまでに出力するチャンネルドライバ５００と、を備える。グローバルブロック１７０は、第１階調電圧から第ｍ階調電圧までのそれぞれ階調電圧を出力する前に、出力される階調電圧より高いプリエンファシス電圧を所定時間出力する。これにより、ディスプレイ装置は、ガンマアンプを使用することなく各チャンネルドライバを十分に駆動することができる。
【解決手段】 ディスプレイ装置が備えるソースドライバ１００は、それぞれｍ個の階調電圧を含むｋ個のグローバルガンマ電圧信号を出力するグローバルブロック１７０と、映像データに基づいてｋ個のグローバルガンマ電圧信号のうち何れか１つを選択し、選択されたグローバルガンマ電圧信号に含まれた特定階調電圧をソースラインＳ１からＳｓまでに出力するチャンネルドライバ５００と、を備える。グローバルブロック１７０は、第１階調電圧から第ｍ階調電圧までのそれぞれ階調電圧を出力する前に、出力される階調電圧より高いプリエンファシス電圧を所定時間出力する。これにより、ディスプレイ装置は、ガンマアンプを使用することなく各チャンネルドライバを十分に駆動することができる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ディスプレイ装置に係り、より具体的には、ソースドライバ、それを備えるディスプレイ装置、及びその駆動方法に関する。
【背景技術】
【０００２】
一般に、ノート型パソコン及びモニターなどに広く利用されているディスプレイ装置として液晶表示装置（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｅｖｉｃｅ：ＬＣＤ）が代表的である。液晶表示装置は、画像を具現するパネルを備え、パネルは、複数個のピクセルを備える。ディスプレイ駆動集積回路（Ｄｉｓｐｌａｙ Ｄｒｉｖｅｒ ＩＣ：以下、「ＤＤＩ」と称する）で提供される階調データによってピクセルを駆動することでパネルに画像が具現される。
【０００３】
通常、ＤＤＩは、例えば、６４、１２８、２５６などの複数の階調電圧を発生させるための階調電圧発生回路を備え、階調電圧発生回路で発生した複数の階調電圧を各チャンネルドライバに伝送し、各チャンネルドライバがデジタル映像データによって階調電圧のうち何れか１つを選択して、当該データラインに出力する構成を有する。このような通常のＤＤＩは、複数の階調電圧を各チャンネルドライバに伝送するために多くの信号線を必要とし、デジタル映像データをアナログ信号に変換するために、非常に広いレイアウト面積を占めるＤＡＣ（ｄｉｇｉｔａｌ ａｎａｌｏｇ ｃｏｎｖｅｒｔｅｒ）を必要とする。これにより、電力消耗及びレイアウト面積が非常に大きい。このような通常のＤＤＩの短所を改善するために、特許文献１では、レイアウト面積及び電力消耗を減少させうる新たな構造のソースドライバと、それを備えるディスプレイ装置とが提案された。
【０００４】
特許文献１に開示されたソースドライバは、各チャンネルドライバに階段波階調電圧信号（以下、「階調電圧信号」という）を伝送するために、多数のバッファ（グローバルアンプまたはガンマアンプとも称する）を使う。
【０００５】
ところが、複数のグローバルアンプは、同じ設計仕様を有しても、具現時のさまざまな変数によって相異なるオフセットを有する。これにより、複数のグローバルアンプから出力される階調電圧（ガンマ電圧とも称する）が非単調性（ｎｏｎ−ｍｏｎｏｔｏｎｉｃｉｔｙ）を有する。例えば、グローバルアンプの間のオフセットが異なりうるので、グローバルアンプによってガンマ電圧のレベルが変動されうる。したがって、所望の電圧レベルから外れるか、または２つのガンマ電圧間の間隔がそれる結果が招かれうる。
【０００６】
したがって、前述したように、複数のグローバルアンプの間の相異なる特性によって、これから出力される信号、すなわち、ガンマ電圧の間にも相異なる特性を有する非単調性の問題が発生する。また、グローバルアンプによって、所要面積及び電力消耗が増加する。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】韓国特許公開第１０−２０１０−０１１６２８８号
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明が解決しようとする技術的課題は、問題点を解決し、ガンマ電圧間の非単調性を除去可能なソースドライバ、それを備えるディスプレイ装置、及びその駆動方法を提供することにある。
【課題を解決するための手段】
【０００９】
本発明のソースドライバは、それぞれ多数の階調電圧を含むｋ個のグローバルガンマ電圧信号を出力するグローバルブロックと、映像データによって、ｋ個のグローバルガンマ電圧信号のうち何れか１つを選択し、選択されたグローバルガンマ電圧信号に含まれた特定階調電圧をソースラインに出力するチャンネルドライバと、を備える。
【００１０】
ｋ個のグローバルガンマ電圧信号のそれぞれは、多数の階調電圧のそれぞれの前にプリエンファシス電圧を有する。
【００１１】
また、本発明のソースドライバのグローバルブロックは、ｋ個のガンマデコーダを備え、ｋ個のガンマデコーダのそれぞれは、順に増加する第１階調電圧ないし第ｍ階調電圧を受信し、階調制御信号によって、第１階調電圧ないし第ｍ階調電圧を順に選択して出力するが、第１階調電圧ないし第ｍ階調電圧のそれぞれを出力する前に出力される階調電圧より高いプリエンファシス電圧を所定時間出力する。
【００１２】
プリエンファシス電圧は、第２階調電圧ないし第ｍ階調電圧に一対一で対応する第２プリエンファシス電圧ないし第ｍプリエンファシス電圧を含む。第２プリエンファシス電圧ないし第（ｍ−１）プリエンファシス電圧は、それぞれ第３階調電圧ないし第ｍ階調電圧と同一であり、第ｍプリエンファシス電圧は、第ｍ階調電圧より高いダミー電圧である。
【００１３】
また、本発明のソースドライバのグローバルブロックは、ｋ個のガンマデコーダのそれぞれは、順に減少する第１階調電圧ないし第ｍ階調電圧を受信し、階調制御信号によって、第１階調電圧ないし第ｍ階調電圧を順に選択して出力するが、第１階調電圧ないし第ｍ階調電圧のそれぞれを出力する前に出力される階調電圧より低いプリエンファシス電圧を所定時間出力する。
【００１４】
プリエンファシス電圧は、第２階調電圧ないし第ｍ階調電圧に一対一で対応する第２プリエンファシス電圧ないし第ｍプリエンファシス電圧を含む。第２プリエンファシス電圧ないし第（ｍ−１）プリエンファシス電圧は、それぞれ第３階調電圧ないし第ｍ階調電圧と同一であり、第ｍプリエンファシス電圧は、第ｍ階調電圧より低いダミー電圧である。
【００１５】
また、本発明のソースドライバは、（Ｎ＋２）レベルの階調電圧を発生させる階調電圧生成器をさらに備える。（Ｎ＋２）レベルの階調電圧は、（ｍ＋２）レベルずつｋ個にグルーピングされて対応するガンマデコーダに入力され、Ｎは、ｍ×ｋである。
【００１６】
また、本発明のソースドライバは、発振信号に基づいて生成されたデジタルコードによって多数のＰＷＭ信号を生成するためのコード生成ブロックをさらに備える。
【００１７】
コード生成ブロックは、発振信号を生成するための発振器と、発振信号の周波数を一定の分周比で分周し、分周された周波数を有する発振信号を生成するための周波数分周器と、分周された周波数を有する発振信号をカウントした結果をカウント結果としてデジタルコードを生成するためのコード生成器と、デジタルコードに応答して、多数のＰＷＭ信号を生成するためのＰＷＭ信号生成器と、を備える。
【００１８】
また、本発明のソースドライバは、デジタルコードに応答して、階調制御信号を発生させる階調制御部をさらに備える。
【００１９】
階調制御信号は、各ビットが第１ダミー電圧、第１入力階調電圧ないし第ｍ入力階調電圧、及び第１ダミー電圧に一対一で対応する（ｍ＋２）ビット信号である。
【００２０】
階調制御信号は、各ビットが第１ダミー電圧、第１入力階調電圧ないし第ｍ入力階調電圧、及び第１ダミー電圧に一対一で対応する第１ビット信号ないし第（ｍ＋２）ビット信号で構成される。ｋ個のガンマデコーダのそれぞれは、第１ビット信号ないし第（ｍ＋２）ビット信号の活性ビットによって対応する電圧を選択して出力する。
【００２１】
本発明のディスプレイ装置は、複数のデータラインと複数のゲートラインとを備え、それぞれが複数のデータラインのうち対応するデータラインと複数のゲートラインのうち対応するゲートラインとの間に接続された複数の画素と、複数のゲートラインをゲーティングするためのゲートドライバと、複数のデータラインを駆動するためのソースドライバと、を備える。
【００２２】
ソースドライバは、それぞれ多数の階調電圧を含むｋ個のグローバルガンマ電圧信号を出力するグローバルガンマ電圧信号生成部と、映像データによって、ｋ個のグローバルガンマ電圧信号のうち何れか１つを選択し、選択されたグローバルガンマ電圧信号に含まれた特定階調電圧をソースラインに出力するチャンネルドライバと、を備え、ｋ個のグローバルガンマ電圧信号のそれぞれは、多数の階調電圧のそれぞれの前にプリエンファシス電圧を有する。
【００２３】
グローバルブロックは、多数の階調電圧を発生させる階調電圧生成器と、発振信号に基づいて生成されたデジタルコードによって多数のＰＷＭ信号を生成するためのコード生成ブロックと、多数の階調電圧を受信し、デジタルコードによって順に増加または減少する階調電圧と各階調電圧前に相応するプリエンファシス電圧とを含むｋ個のグローバルガンマ電圧信号を発生させるグローバルガンマ電圧信号生成部と、を備える。
【００２４】
グローバルガンマ電圧信号生成部は、デジタルコードに応答して階調制御信号を発生させる階調制御部と、多数の階調電圧のうち一群の電圧である第１階調電圧ないし第ｍ階調電圧、第１階調電圧より低い第１ダミー電圧、及び第ｍ階調電圧より高い第２ダミー電圧を受信し、階調制御信号によって、第１階調電圧ないし第ｍ階調電圧を順に選択して出力するが、第２階調電圧ないし第ｍ階調電圧のそれぞれを出力する前に出力される階調電圧より高いプリエンファシス電圧を所定時間出力するガンマデコーダと、を備える。
【００２５】
本発明のディスプレイ装置の駆動方法は、ディスプレイ装置の複数のデータラインを駆動する方法に関するものであって、多数の階調電圧と１つ以上のダミー電圧とを生成させる段階と、多数の階調電圧のうち一部と１つ以上のダミー電圧を受信し、順に増加または減少する階調電圧に対して各階調電圧前にプリエンファシス電圧を含む多数のグローバルガンマ電圧信号を発生させる段階と、映像データによって、多数のグローバルガンマ電圧信号のうち１つを選択し、該選択されたグローバルガンマ電圧信号で特定の階調電圧をデータラインに出力する段階と、を含む。
【００２６】
１つの階調電圧をデータラインに出力する段階は、映像データの上位ビットによって、多数のグローバルガンマ電圧信号のうち１つを選択する段階と、選択されたグローバルガンマ電圧信号で映像データの下位ビットによって、１つの階調電圧をサンプリングしてデータラインに出力する段階と、を含む。
【００２７】
また、本発明のソースドライバは、それぞれ多数の階調電圧を含むｋ個のグローバルガンマ電圧信号を出力するグローバルブロックと、映像データによって、ｋ個のグローバルガンマ電圧信号のうち何れか１つを選択し、選択されたグローバルガンマ電圧信号に含まれた特定階調電圧をソースラインに出力するチャンネルドライバと、を備える。
【００２８】
グローバルブロックは、第１トランジションノードと第２トランジションノードとの間に連結される少なくとも１つの抵抗素子の有効抵抗が可変される抵抗ストリングを用いて、Ｎレベルの階調電圧を発生させる階調電圧発生器を備える。
【００２９】
第１トランジションノードは、ｋ個のグローバルガンマ電圧信号のうちの１つのグローバルガンマ電圧信号の最も低い階調電圧、または最も高い階調電圧を出力するノードである。また、第２トランジションノードは、ｋ個のグローバルガンマ電圧信号のうち他のグローバルガンマ電圧信号の最も低い階調電圧、または最も高い階調電圧を出力するノードである。
【００３０】
抵抗ストリングは、第１基準電圧を受信するための第１基準ノードと第２基準電圧を受信するための第２基準ノードとの間に直列に接続された多数の抵抗素子を備え、少なくとも１つの抵抗素子は、多数の抵抗素子のうち少なくとも１つである。
【００３１】
少なくとも１つの抵抗素子は、抵抗ストリング内の第１ノードと第２ノードとの間に連結される少なくとも１つの単位抵抗と、少なくとも１つの単位抵抗と直列または並列連結されるヒューズと、を備える。
【００３２】
ヒューズは、初期状態が連結状態であり、選択的に切断されうる。
【００３３】
少なくとも１つの抵抗素子は、抵抗ストリング内の第１ノードと第２ノードとの間に連結される少なくとも１つの単位抵抗と、少なくとも１つの単位抵抗と並列または直列に連結されるスイッチと、を備える。
【００３４】
グローバルブロックは、発振信号に基づいて生成されたデジタルコードによって、多数のＰＷＭ信号を生成するためのコード生成ブロックと、Ｎレベルの階調電圧のうちそれぞれが相応する一群の階調電圧を受信し、デジタルコードにより一群の階調電圧を順に出力することによって、ｋ個のグローバルガンマ電圧信号を生成させるガンマデコーダと、それぞれがｋ個のグローバルガンマ電圧信号のうち相応するグローバルガンマ電圧信号を増幅して出力するガンマアンプと、をさらに備える。
【００３５】
本発明のソースドライバは、少なくとも１つの抵抗素子の有効抵抗を制御するための抵抗制御信号を出力するコントロールブロックをさらに備える。
【００３６】
コントロールブロックは、ガンマアンプのうち隣り合う２つのガンマアンプの出力信号間の電圧差を測定するための測定部と、測定部によって測定された電圧差によって、抵抗制御信号を生成させる抵抗制御信号出力部と、を備える。
【００３７】
コントロールブロックは、抵抗制御信号を保存するためのメモリを備える。
【００３８】
少なくとも１つの抵抗素子は、ｋ個のグローバルガンマ電圧信号のうち何れか１つのグローバルガンマ電圧信号のうち最も低い階調電圧を出力するノードとｋ個のグローバルガンマ電圧信号のうち他のグローバルガンマ電圧信号のうち最も高い階調電圧を出力するノードとの間に連結される。
【００３９】
少なくとも１つの抵抗素子の有効抵抗値によって、ｋ個のグローバルガンマ電圧信号のうち相異なるグローバルガンマ電圧信号に属する隣り合う２つの階調電圧間の電圧差が可変される。
【００４０】
本発明のディスプレイ装置は、複数のデータラインと複数のゲートラインとを備え、それぞれが複数のデータラインのうち対応するデータラインと複数のゲートラインのうち対応するゲートラインとの間に接続された複数の画素と、複数のゲートラインをゲーティングするためのゲートドライバと、ソースドライバと、を備える。
【００４１】
本発明のディスプレイ装置の駆動方法は、ディスプレイ装置の複数のデータラインを駆動する方法に関するものであって、第１基準ノードと第２基準ノードとの間に連結される複数の抵抗素子を備える抵抗ストリング内の第１トランジションノードと第２トランジションノードとの間に連結される少なくとも１つの抵抗素子の有効抵抗を可変して設定する段階と、抵抗ストリングを用いて多数の階調電圧を生成させる段階と、多数の階調電圧を２つ以上の群（ｇｒｏｕｐ）に分けて各群に属する階調電圧を順に出力することによって、それぞれが階段波状の多数のグローバルガンマ電圧信号を発生させる段階と、映像データによって、多数のグローバルガンマ電圧信号のうち１つを選択し、該選択されたグローバルガンマ電圧信号で特定の階調電圧をデータラインに出力する段階と、を含む。
【００４２】
少なくとも１つの抵抗素子の有効抵抗を可変して設定する段階は、少なくとも１つの抵抗素子を少なくとも１つの単位抵抗と単位抵抗に直列または並列連結されるヒューズまたはスイッチをオンまたはオフする段階を含む。
【００４３】
本発明のソースドライバは、グローバルガンマ電圧信号を発生させるグローバルブロック−グローバルガンマ信号は、複数の階調電圧とプリエンファシス電圧とを含み、プリエンファシス電圧は、複数の階調電圧の所定時間前に出力されるグローバルブロックと、映像ディスプレイデータを受信し、グローバルブロックから出力されるグローバルガンマ信号を受信し、イメージディスプレイデータに応答して、複数の階調電圧のうち１つの階調電圧を選択し、選択された階調電圧をソースラインに出力するチャンネルドライバと、を備える。
【００４４】
グローバルブロックは、複数の階調電圧を発生させる階調電圧生成器と、複数のｋ（ｋは、２以上の整数）ガンマデコーダを備えるグローバルガンマ電圧信号生成部と、を備える。ｋガンマデコーダのうち１つのガンマデコーダは、階調電圧の所定時間前にプリエンファシス電圧を出力する。
【００４５】
ｋガンマデコーダのうち１つのガンマデコーダは、階調制御信号に応答して、順に増加する複数の階調電圧の第１階調電圧ないし第ｍ階調電圧（ｍは、２以上の整数）を出力し、第２階調電圧ないし第ｍ階調電圧にそれぞれ相応し、該相応する階調電圧より高いプリエンファシス電圧を出力する。
【００４６】
また、ｋガンマデコーダのうち１つのガンマデコーダは、階調制御信号に応答して、順に減少する複数の階調電圧の第１階調電圧ないし第ｍ階調電圧を出力し、第２階調電圧ないし第ｍ階調電圧にそれぞれ相応し、該相応する階調電圧より低いプリエンファシス電圧を出力する。
【発明の効果】
【００４７】
本発明によれば、ソースドライバ内の非単調性を引き起こすグローバルアンプを無くす代わりに、ガンマ電圧の駆動能力を補完するために、プリエンファシスを使うことによって、グローバルアンプによって引き起こされる非単調性を除去することができる。
【００４８】
また、面積を多く占めて消費電力が大きなグローバルアンプを除去することによって、ソースドライバ、及びそれを備えるディスプレイ装置のサイズ及び電力消耗を減らすことができる。
【００４９】
また、本発明によれば、グローバルアンプ（ガンマアンプ）の入力電圧を制御してグローバルアンプの出力電圧間の間隔を制御することによって、グローバルアンプ間のオフセットを減らし、これにより、ガンマ電圧間の非単調性を減らすことができる。
【図面の簡単な説明】
【００５０】
【図１Ａ】本発明の一実施例によるディスプレイ装置の構成ブロック図である。
【図１Ｂ】図１Ａに示されたディスプレイパネルがＴＦＴ−ＬＣＤパネルである場合、画素の一実施例を示す回路図である。
【図１Ｃ】図１Ａに示されたディスプレイパネルがＯＬＥＤパネルである場合、画素の一実施例を示す回路図である。
【図２】図１Ａに示された本発明の実施例によるソースドライバの概略的なブロック図である。
【図３】図２のソースドライバの構成をさらに詳しく示すブロック図である。
【図４】図３に示されたグローバルブロックの一実施例を示す構成図である。
【図５】図２に示されたチャンネルドライバの一実施例による概略的なブロック図である。
【図６】図３に示されたガンマデコーダの一実施例を示す回路図である。
【図７】本発明の一実施例によるグローバルガンマ電圧信号の理想的な波形図である。
【図８】図７に示されたグローバルガンマ電圧信号を出力するための階調制御信号の理想的な波形図である。
【図９】本発明の他の一実施例によるグローバルガンマ電圧信号の理想的な波形図である。
【図１０】図９に示されたグローバルガンマ電圧信号を出力するための階調制御信号の理想的な波形図である。
【図１１】本発明の比較例によるグローバルガンマ電圧信号の理想的な波形図である。
【図１２】本発明の比較例によるグローバルガンマ電圧信号の理想的な波形図であって、図１１とは異なる波形図である。
【図１３】本発明の一実施例によるディスプレイ装置の駆動方法を示すフローチャートである。
【図１４】図３に示されたグローバルブロックの他の一実施例を示す構成図である。
【図１５】図２に示されたチャンネルドライバの他の一実施例による概略的なブロック図である。
【図１６】図１４に示された抵抗ストリングを細部的に示す図である。
【図１７】図１６に示された抵抗素子の一実施例を示す回路図である。
【図１８】図１７に示された抵抗素子の第１及び第２ヒューズの切断有無による有効抵抗を示す表である。
【図１９Ａ】図１７に示された抵抗素子で第１及び第２ヒューズをいずれも切断していない場合の連結を示す。
【図１９Ｂ】図１７に示された抵抗素子で第１ヒューズのみを切断した場合の連結を示す。
【図１９Ｃ】図１７に示された抵抗素子で第１及び第２ヒューズをいずれも切断した場合の連結を示す。
【図２０】第１及び第２ヒューズの切断有無によって、第１、第２または第３電圧差Ｖｇａｐ０〜Ｖｇａｐ２を有するグローバルガンマ電圧信号を示す図である。
【図２１】抵抗素子の他の実施例を示す回路図である。
【図２２】抵抗素子の他の実施例を示す回路図であって、図２１とは異なる回路図である。
【図２３】図３に示されたグローバルブロックの他の実施例を示す構成図である。
【図２４】図２３に示された抵抗ストリング及びコントロールブロックの細部構成を示す図である。
【図２５】図２４に示された抵抗素子の一実施例を示す回路図である。
【図２６】図２５に示された抵抗素子の第１ないし第２スイッチのオン／オフによる有効抵抗を示す表である。
【図２７】図２５に示された第１ないし第３スイッチのオン／オフによって、第４、第５、第６または第７電圧差Ｖｇａｐ３〜Ｖｇａｐ７を有するグローバルガンマ電圧信号を示す図である。
【図２８】本発明の一実施例によるディスプレイ装置の駆動方法を示すフローチャートである。
【図２９】本発明の一実施例によるディスプレイ装置の駆動方法を示すフローチャートであって、図２８とは異なるフローチャートである。
【図３０】本発明の実施例によるディスプレイ装置を備える電子システムのブロック図である。
【図３１】本発明の一実施例によるディスプレイ装置を備える電子システムのブロック図である。
【発明を実施するための形態】
【００５１】
本明細書または出願に開示されている本発明の実施例についての特定の構造的、または機能的説明は、単に本発明の実施例を説明するための目的として例示されたものであって、本発明の実施例は、多様な形態で実施され、本明細書で説明された実施例に限定されるものと解釈されてはならない。
【００５２】
簡略に説明すれば、これに記述されるシステム及び方法の実施例は、グローバルアンプ、またはバッファのような構成を通じて伝送されるグローバルガンマ電圧信号を生成させるソースドライバ構成を備える。このような方法で、グローバルアンプの間のオフセットによる非単調性の関連問題が減少するか、除去される。これを果たすための実施例は、デコーダ構成変更、例えば、１８（ｍ＋２）：１デコーダ（ｍは、１より大きい整数）を含む。
【００５３】
また、他の実施例では、後述するプリエンファシス電圧生成器を備えるデコーダを含む。他の実施例で、ソースドライバ構成は、グローバルアンプを含む。ここで、抵抗ストリングは、抵抗ストリングの有効抵抗を可変可能なヒューズまたは関連素子を備える。このような方法で、グローバルアンプの出力信号の間の差が制御され、これにより、非単調性及び関連問題を解決することができる。
【００５４】
図１Ａは、本発明の一実施例によるディスプレイ装置の構成ブロック図である。図１Ｂは、図１Ａに示されたディスプレイパネルがＴＦＴ−ＬＣＤパネルである場合の画素の回路図を示す。図１Ｃは、図１Ａに示されたディスプレイパネルがＯＬＥＤパネルである場合の画素の回路図を示す。
【００５５】
図１Ａを参照すると、ディスプレイ装置１０は、ディスプレイパネル２００、制御回路２２０、ゲートドライバ２１０、及びソースドライバ１００を備える。
【００５６】
ディスプレイパネル２００は、複数のデータラインＳ１〜Ｓｓ（ｓは、自然数）、複数のゲートラインＧ１〜Ｇｇ（ｇは、自然数、ｇ＝ｓまたはｇ≠ｓ）、及び単位画素ｃｅｌｌ１を含む多数の画素を含む。多数の画素のそれぞれは、複数のデータラインＳ１〜Ｓｓのうち対応するデータラインと複数のゲートラインＧ１〜Ｇｇのうち対応するゲートラインとの間に接続される。
【００５７】
ディスプレイパネル２００は、ＴＦＴ−ＬＣＤ、ＰＤＰ、ＬＥＤディスプレイ、またはＯＬＥＤのような平板ディスプレイパネルであり得るが、これに限定されるものではない。
【００５８】
ディスプレイパネル２００がＴＦＴ−ＬＣＤパネルである場合、単位画素ｃｅｌｌ１の回路図が図１Ｂに示され、ディスプレイパネルがＯＬＥＤパネルである場合、単位画素ｃｅｌｌ１の回路図が図１Ｃに示されるが、これに限定されないということはいうまでもない。
【００５９】
制御回路２２０は、第１制御信号ＣＯＮ１と第２制御信号ＣＯＮ２とを含む多数の制御信号を発生させる。第１制御信号ＣＯＮ１は、ゲートドライバ２１０に出力され、第２制御信号ＣＯＮ２は、ソースドライバ１００に出力される。制御回路２２０は、水平同期信号と垂直同期信号とに基づいて、第１制御信号ＣＯＮ１、第２制御信号ＣＯＮ２、及びデータＤＡＴＡを発生させうる。
【００６０】
ゲートドライバ２１０は、第１制御信号ＣＯＮ１に応答して、ゲートラインＧ１ないしＧｇを順に駆動する。例えば、第１制御信号ＣＯＮ１は、ゲートラインの走査の開始を指示する指示信号であり得る。
【００６１】
ソースドライバ１００は、制御回路２２０から出力された第２制御信号ＣＯＮ２及びデジタル映像データＤＡＴＡに応答して、ソースラインＳ１ないしＳｓを駆動する。ソースラインＳ１ないしＳｓをデータラインとも言い、１つのデータラインを駆動するためのドライバーをチャンネルドライバと言う。
【００６２】
図２は、図１Ａに示された本発明の実施例によるソースドライバ１００の概略的なブロック図であり、図３は、図２のソースドライバ１００の構成をさらに詳しく示すブロック図である。
【００６３】
図２ないし図３を参照すると、ソースドライバ（データラインドライバーとも称する）１００は、グローバルブロック１７０、及びチャンネルドライビングパートを含む。チャンネルドライビングパートは、多数のチャンネルドライバ５００を含む。
【００６４】
グローバルブロック１７０は、発振信号に基づいて生成されたデジタルコードＣＯＤＥによって、多数のＰＷＭ信号Ｔｒａｃｋ＜０：ｍ−１＞（ｍは、２以上の整数）と、ｋ（２以上の整数）個のグローバルガンマ電圧信号Ａ１ないしＡｋとを生成させる。多数のチャンネルドライバ５００のそれぞれは、多数のＰＷＭ信号Ｔｒａｃｋ＜０：ｍ−１＞、ｋ個のグローバルガンマ電圧信号Ａ１ないしＡｋ、及びデジタル映像データに応答して、ディスプレイパネル２００に具現された多数のソースライン、または、データラインのそれぞれを駆動する。これにより、ディスプレイパネル２００の各画素は、映像データをディスプレイする。グローバルブロック１７０とチャンネルドライバ５００との構成及び動作は、図４及び図５を参照して、詳しく後述する。
【００６５】
グローバルブロック１７０は、あらゆるチャンネルにおいて共通のブロックであって、コード生成ブロック１８０、階調電圧生成器１９０、及びグローバルガンマ電圧信号生成部１９５を備える。
【００６６】
チャンネルドライビングパートは、各チャンネルを駆動するための回路であって、メモリ１１０、ラッチ部１２０、データ比較部１３０、レベルシフターブロック１４０、デコーディング部１５０、出力回路１６０を備える。
【００６７】
チャンネルドライビングパートで１つのデータラインを駆動するための回路をチャンネルドライバ５００と称する。したがって、チャンネルドライビングパートは、複数、例えば、チャンネル数ほど、のチャンネルドライバ５００を備える。
【００６８】
グローバルブロック１７０の出力は、各チャンネルドライバ５００の入力で共通して連結される。
【００６９】
パネル２００（図１Ａ参照）が、Ｒ、Ｇ、Ｂ画素を含む場合、チャンネルドライバの数は、３×ｎ個であり得る。ここで、ｎは、自然数である。例えば、ソースドライバ１００がＱＶＧＡ（Ｑｕａｒｔｅｒ Ｖｉｄｅｏ Ｇｒａｐｈｉｃ Ａｒｒａｙ）を駆動する場合、ｎは、２４０であり、データラインの数ｓは、３×ｎ＝７２０個であり得る。すなわち、チャンネルドライバが駆動しなければならないチャンネルの数は、７２０チャンネルであり得る。この場合、グローバルブロック１７０の出力は、７２０個チャンネルドライバの各入力で共通連結される。
【００７０】
図４は、図３に示されたグローバルブロックの一実施例を示す構成図である。
これを参照すると、グローバルブロック１７０は、コード生成ブロック１８０、階調電圧生成器２９０、及びグローバルガンマ電圧信号生成部２９５を含む。
【００７１】
コード生成ブロック１８０は、発振器（ｏｓｃｉｌｌａｔｏｒ）３１０、周波数分周器３２０、コード生成器３３０、及びＰＷＭ信号生成器３４０を備える。発振器３１０は、既定の周波数の発振信号を発生させる。既定の周波数は、１．５ＭＨｚ〜２．５ＭＨｚであり得るが、これに限定されるものではない。
【００７２】
周波数分周器３２０は、発振器３１０で発生した発振信号の周波数を既定の分周率、例えば、１、２、３、４などで分周し、該分周された発振信号を発生させる。例えば、発振信号の周期が０．５μｓと仮定すれば、分周率が１である場合、分周された発振信号の周期も０．５μｓである。分周率が２である場合、分周された発振信号の周期は、発振信号の周期の２倍である１μｓ、分周率が３である場合、分周された発振信号の周期は、発振信号の周期の３倍である１．５μｓになりうる。分周率は、実数であり、図示しないレジスタによって制御される。
【００７３】
コード生成器３３０は、周波数分周器３２０によって生成された分周された周波数を有する発振信号をカウントして、該カウント結果として、デジタルコードＣＯＤＥを生成させる。コード生成器３３０は、カウンタとして具現可能である。例えば、コード生成器３３０は、発振信号の立ち上がりエッジまたは立ち下がりエッジの個数をカウントし、該カウント結果に相応するｈビットデジタルコードＣＯＤＥを生成することができる。
【００７４】
ここで、ｈは、自然数であり、本発明の一実施例では、コード生成器３３０は、４ビットカウンタと仮定する。この場合、カウンタは、０（例えば、００００）から１５（例えば、１１１１）まで分周された発振信号の毎周期ごとに１ずつ増加する４ビットデジタルコードＣＯＤＥを出力することができる。
【００７５】
ＰＷＭ信号生成器３４０は、コード生成器３３０によって生成された４ビットデジタルコードＣＯＤＥを受信し、これをパルス幅変調して多数のＰＷＭ信号Ｔｒａｃｋ＜０：１５＞を生成させる。例えば、４ビットデジタルコードＣＯＤＥが、００００から１１１１まで順に増加する時、ＰＷＭ信号生成器３４０は、１ＬＳＢ（ｌｅａｓｔ ｓｉｇｎｉｆｉｃａｎｔ ｂｉｔ）周期でパルス幅が増加する多数のＰＷＭ信号Ｔｒａｃｋ＜０：１５＞を生成させる。
【００７６】
階調電圧生成器２９０は、２つ以上の基準電圧ＶＩＮＰ０〜ＶＩＮＰ１２７またはＶＩＮＮ０〜ＶＩＮＮ１２７を入力されて、Ｎ（Ｎは、自然数）個の階調電圧Ｖ０〜ＶＮ−１を生成させる。そのために、階調電圧生成器１９０は、抵抗ストリング４５０を備えることができる。
【００７７】
階調電圧生成器２９０は、また１つ以上のダミー電圧Ｖ０＿ｄｕｍｍｙ、Ｖ２５５＿ｄｕｍｍｙを生成することができる。ダミー電圧Ｖ０＿ｄｕｍｍｙ、Ｖ２５５＿ｄｕｍｍｙは、ソースドライバ１００の外部から供給され、階調電圧生成器１９０の内部で生成することもできる。例えば、階調電圧生成器１９０は、抵抗ストリング４５０を利用するか、または図示しない電荷ポンプ（ｃｈａｒｇｅ ｐｕｍｐ）を用いてダミー電圧Ｖ０＿ｄｕｍｍｙ、Ｖ２５５＿ｄｕｍｍｙを生成することができるが、これに限定されるものではない。
【００７８】
本発明の一実施例では、階調電圧生成器２９０は、１２８レベルの基準電圧ＶＩＮＰ０〜ＶＩＮＰ１２７またはＶＩＮＮ０〜ＶＩＮＮ１２７を受信してＮ（例えば、６４、１２８、または２５６レベル）の階調電圧Ｖ０〜ＶＮ−１と第１及び第２ダミー電圧Ｖ０＿ｄｕｍｍｙ、Ｖ２５５＿ｄｕｍｍｙとを生成させる。本実施例では、Ｎは、２５６であり、２５６レベルの階調電圧Ｖ０〜Ｖ２５５は、階調電圧Ｖ０から階調電圧Ｖ２５５まで順に減少すると仮定する。しかし、これに限定されず、階調電圧間の間隔が一定である必要もない。第１ダミー電圧Ｖ０＿ｄｕｍｍｙは、最も高い階調電圧Ｖ０より高く、第２ダミー電圧Ｖ２５５＿ｄｕｍｍｙは、最も低い階調電圧Ｖ２５５より低いことがある。
本発明の他の実施例では、２５６レベルの階調電圧Ｖ０〜Ｖ２５５は、階調電圧Ｖ０から階調電圧Ｖ２５５まで順に増加することができる。
【００７９】
抵抗ストリング４５０は、１つの基準電圧を受信するためのノードと異なる基準電圧を受信するためのノードとの間に直列に接続された多数の抵抗素子を備え、２つの基準電圧間を分割することによって、複数、例えば、２５６個、の階調電圧（例えば、Ｖ０〜Ｖ２５５）を発生させる。２５６個の階調電圧を２５６グレーＤＣ電圧と称する。しかしながら、２つの基準電圧間の分割数はこれに限定されない。
【００８０】
グローバルガンマ電圧信号生成部２９５は、複数の階調電圧Ｖ０〜Ｖ２５５を受信し、ｋ個のグローバルガンマ電圧信号Ａ１〜Ａｋを発生させる。ここで、ｋは、２以上の自然数であり、本実施例では、１６であるが、これに限定されるものではない。
【００８１】
各グローバルガンマ電圧信号Ａ１〜Ａｋは、それぞれｍ（ｍは自然数）レベルの階調電圧を含む。ここで、ｍは、階調電圧の数（例えば、２５６）／ｋであり得る。ｋ個のグローバルガンマ電圧信号Ａ１〜Ａｋのそれぞれは、順に増加または減少するｍ個の階調電圧を含む。グローバルガンマ電圧信号Ａ１〜Ａｋのそれぞれは、各階調電圧前に各階調電圧に対応するプリエンファシス電圧を含む。
【００８２】
そのために、グローバルガンマ電圧信号生成部２９５は、ｋ個のガンマデコーダ６１−１〜６１−１６を含む。本発明の一実施例では、ｋ、例えば、１６個のガンマデコーダ６１−１〜６１−１６のそれぞれは、ｒ（ｒは、ｍより大きい自然数）、例えば、１８個の入力信号、すなわち、ｍ個の階調電圧と少なくとも１つのダミー電圧を受信して、１つのグローバルガンマ電圧信号に出力するｒ：１デコーダとして具現可能であるが、これに限定されるものではない。ここで、ｍは、２ｈであって、ｈが４である場合、ｍは、１６になるが、これに限定されるものではない。また、ｒは、１つのガンマデコーダに入力される電圧の数であって、本実施例では、少なくとも１つのダミー電圧によって、ｍ＋１、ｍ＋２などであり得る。例えば、デコーダは、１８（ｍ＋２）：１デコーダであり得る。しかし、本発明が、これに限定されるものではない。
【００８３】
ガンマデコーダ６１−１〜６１−１６のそれぞれは、全体階調電圧Ｖ０〜Ｖ２５５のうち割り当てられたｍ個の階調電圧（以下、「第１ないし第ｍ階調電圧」という）を受信し、階調制御信号Ｇｒａｙ＿ｃｎｔ＜０：ｒ−１＞によって、第１ないし第ｍ階調電圧を順に選択して出力するが、第１ないし第ｍ階調電圧のそれぞれを出力する前に出力される階調電圧より高いか、低いプリエンファシス電圧を所定時間出力する。
【００８４】
図６は、図４に示されたガンマデコーダ６１−１の一実施例を示す回路図である。これを参照すると、ガンマデコーダ６１−１は、ｒ個のスイッチを含んで具現されうる。各スイッチは、ｒビットで構成される階調制御信号Ｇｒａｙ＿ｃｎｔ＜０：ｒ−１＞のうち当該ビット信号に応答して、オンまたはオフになりうる。他のガンマデコーダ６１−２ないし６１−１６も、ガンマデコーダ６１−１と同様に具現されうるので、これについての説明は省略する。
【００８５】
図７及び図９は、それぞれ本発明の実施例による第１グローバルガンマ電圧信号の理想的な波形図である。図８及び図１０は、それぞれ図７及び図９に示された第１グローバルガンマ電圧信号を発生させるための本発明の実施例による階調制御信号の理想的な波形図である。
【００８６】
図７及び図８は、ポジティブガンマである場合の第１グローバルガンマ電圧信号及び階調制御信号を示す。これを参照して、ポジティブガンマである場合のガンマデコーダ６１−１〜６１−１６の動作を記述すれば、次の通りである。
【００８７】
第１ガンマデコーダ６１−１は、少なくとも１つのダミー電圧、例えば、Ｖ０＿ｄｕｍｍｙ、Ｖ１５＿ｄｕｍｍｙ、及び２５６個の階調電圧Ｖ０〜Ｖ２５５のうちから第１群の階調電圧Ｖ０〜Ｖ１５を受信し、階調制御信号ＧＲＡＹ＿ＣＮＴ＜０：１７＞によってプリエンファシス電圧と第１群の階調電圧Ｖ０〜Ｖ１５とを含む第１グローバルガンマ電圧信号Ａ１を出力する。
【００８８】
階調制御信号ＧＲＡＹ＿ＣＮＴ＜０：１７＞の各ビットは、第１ダミー電圧Ｖ０＿ｄｕｍｍｙ、第１群の階調電圧Ｖ０〜Ｖ１５、及び第２ダミー電圧Ｖ１５＿ｄｕｍｍｙに対応する。例えば、階調制御信号ＧＲＡＹ＿ＣＮＴ＜０：１７＞のＬＳＢ（ＧＲＡＹ＿ＣＮＴ＜０＞）からＭＳＢ（ＧＲＡＹ＿ＣＮＴ＜１７＞）まで各ビットは、第１ダミー電圧Ｖ０＿ｄｕｍｍｙ、第１群の階調電圧Ｖ０〜Ｖ１５ないし第２ダミー電圧Ｖ１５＿ｄｕｍｍｙに対応しうる。
【００８９】
階調制御信号ＧＲＡＹ＿ＣＮＴ＜０：１７＞のうち何れか１つのビットが活性化（例えば、ハイレベル）されれば、第１ダミー電圧Ｖ０＿ｄｕｍｍｙ、第１群の階調電圧Ｖ０〜Ｖ１５、及び第２ダミー電圧Ｖ１５＿ｄｕｍｍｙのうち当該電圧が選択されて出力される。
【００９０】
例えば、４ビットデジタルコードＣＯＤＥが００００から１１１１まで順に増加する時、第１ガンマデコーダ６１−１は、階調電圧Ｖ１５から階調電圧Ｖ０まで順に選択して出力するが、各階調電圧を出力する前に、出力される階調電圧より高いプリエンファシス電圧を所定時間出力する。
【００９１】
例えば、第１ガンマデコーダ６１−１は、０００１のデジタルコードに応答して、出力される階調電圧Ｖ１４より１階段高い階調電圧Ｖ１３をプリエンファシス電圧として所定時間先に出力した後、階調電圧Ｖ１４を出力し、００１０のデジタルコードに応答して、出力される階調電圧Ｖ１３より１階段高い階調電圧Ｖ１２をプリエンファシス電圧として所定時間先に出力した後、階調電圧Ｖ１３を出力し、００１１のデジタルコードに応答して、出力される階調電圧Ｖ１２より１階段高い階調電圧Ｖ１３をプリエンファシス電圧として所定時間先に出力した後、階調電圧Ｖ１２を出力することができる。同様に、デジタルコードＣＯＤＥが１ずつ増加する度に、出力される階調電圧より１階段高い階調電圧をプリエンファシス電圧として所定時間先に出力した後、当該階調電圧を出力することができる。最後に、階調電圧Ｖ０を出力する前には、階調電圧Ｖ０より高い第１ダミー電圧Ｖ０＿ｄｕｍｍｙを所定時間先に出力した後、階調電圧Ｖ０を出力する。
【００９２】
そのために、デジタルコードＣＯＤＥに応答して階調制御信号ＧＲＡＹ＿ＣＮＴ＜０：１７＞を発生させる階調制御部６３は、４ビットデジタルコードＣＯＤＥが００００から１１１１まで順に増加する時、図８に示したような階調制御信号ＧＲＡＹ＿ＣＮＴ＜０：１７＞を出力することができる。
【００９３】
第１ガンマデコーダ６１−１と同様に、第２ガンマデコーダ６１−２は、少なくとも１つのダミー電圧（例えば、Ｖ１６＿ｄｕｍｍｙ、Ｖ３１＿ｄｕｍｍｙ）、及び２５６個の階調電圧Ｖ０〜Ｖ２５５のうちから第２群の階調電圧Ｖ１６〜Ｖ３１を受信し、階調制御信号ＧＲＡＹ＿ＣＮＴ＜０：１７＞によってプリエンファシス電圧と第２群の階調電圧Ｖ１６〜Ｖ３１とを含む第２グローバルガンマ電圧信号Ａ２を出力する。ここで、ダミー電圧Ｖ１６＿ｄｕｍｍｙは、階調電圧Ｖ１６より１階段高い階調電圧Ｖ１５であり、ダミー電圧Ｖ３１＿ｄｕｍｍｙは、階調電圧Ｖ３１より１階段低い階調電圧Ｖ３２であり得るが、これに限定されるものではない。
【００９４】
第１６ガンマデコーダ６１−１６は、少なくとも１つのダミー電圧（例えば、Ｖ１６＿ｄｕｍｍｙ、Ｖ２５５＿ｄｕｍｍｙ）、及び２５６個の階調電圧Ｖ０〜Ｖ２５５のうちから第１６群の階調電圧Ｖ２４０〜Ｖ２５５を受信し、階調制御信号ＧＲＡＹ＿ＣＮＴ＜０：１７＞によってプリエンファシス電圧と第１６群の階調電圧Ｖ２４０〜Ｖ２５５とを含む第１６グローバルガンマ電圧信号Ａ１６を出力する。
【００９５】
第２ないし第１６ガンマデコーダ６１−２〜６１−１６のそれぞれの具体的な動作は、第１ガンマデコーダ６１−１と同一であるので、これについての詳細な説明は省略する。
【００９６】
図９及び図１０は、ネガティブガンマである場合の第１グローバルガンマ電圧信号及び階調制御信号を示す。これを参照して、ネガティブガンマである場合のガンマデコーダ６１−１〜６１−１６の動作を記述すれば、次の通りである。
【００９７】
第１ガンマデコーダ６１−１は、少なくとも１つのダミー電圧（例えば、Ｖ０＿ｄｕｍｍｙ、Ｖ１５＿ｄｕｍｍｙ）、及び２５６個の階調電圧Ｖ０〜Ｖ２５５のうちから第１群の階調電圧Ｖ０〜Ｖ１５を受信し、階調制御信号ＧＲＡＹ＿ＣＮＴ＜０：１７＞によってプリエンファシス電圧と第１群の階調電圧Ｖ０〜Ｖ１５とを含む第１グローバルガンマ電圧信号Ａ１を出力する。
【００９８】
階調制御信号ＧＲＡＹ＿ＣＮＴ＜０：１７＞の各ビットは、第１ダミー電圧Ｖ０＿ｄｕｍｍｙ、第１群の階調電圧Ｖ０〜Ｖ１５、及び第２ダミー電圧Ｖ１５＿ｄｕｍｍｙに対応する。階調制御信号ＧＲＡＹ＿ＣＮＴ＜０：１７＞のうち何れか１つのビットが活性化（例えば、ハイレベル）されれば、第１ダミー電圧Ｖ０＿ｄｕｍｍｙ、第１群の階調電圧Ｖ０〜Ｖ１５、及び第２ダミー電圧Ｖ１５＿ｄｕｍｍｙのうち当該電圧が選択されて出力される。
【００９９】
例えば、４ビットデジタルコードＣＯＤＥが００００から１１１１まで順に増加する時、第１ガンマデコーダ６１−１は、階調電圧Ｖ０から階調電圧Ｖ１５まで順に選択して出力するが、各階調電圧を出力する前に、出力される階調電圧より低いプリエンファシス電圧を所定時間出力する。
【０１００】
例えば、第１ガンマデコーダ６１−１は、０００１のデジタルコードに応答して、出力される階調電圧Ｖ１より１階段低い階調電圧Ｖ２をプリエンファシス電圧として所定時間先に出力した後、階調電圧Ｖ１を出力し、００１０のデジタルコードに応答して、出力される階調電圧Ｖ２より１階段低い階調電圧Ｖ３をプリエンファシス電圧として所定時間先に出力した後、階調電圧Ｖ２を出力し、００１１のデジタルコードに応答して、出力される階調電圧Ｖ３より１階段低い階調電圧Ｖ４をプリエンファシス電圧として所定時間先に出力した後、階調電圧Ｖ３を出力することができる。同様に、デジタルコードＣＯＤＥが１ずつ増加する度に、出力される階調電圧より１階段低い階調電圧をプリエンファシス電圧として所定時間先に出力した後、当該階調電圧を出力することができる。最後に、階調電圧Ｖ１５を出力する前には、階調電圧Ｖ１５より低い第２ダミー電圧Ｖ１５＿ｄｕｍｍｙを所定時間出力した後、階調電圧Ｖ１５を出力する。
【０１０１】
そのために、デジタルコードＣＯＤＥに応答して階調制御信号ＧＲＡＹ＿ＣＮＴ＜０：１７＞を発生させる階調制御部６３は、４ビットデジタルコードＣＯＤＥが００００から１１１１まで順に増加する時、図１０に示したような階調制御信号ＧＲＡＹ＿ＣＮＴ＜０：１７＞を出力することができる。
【０１０２】
第１ガンマデコーダ６１−１と同様に、第２ガンマデコーダ６１−２は、少なくとも１つのダミー電圧（例えば、Ｖ１６＿ｄｕｍｍｙ、Ｖ３１＿ｄｕｍｍｙ）、及び２５６個の階調電圧Ｖ０〜Ｖ２５５のうちから第２群の階調電圧Ｖ１６〜Ｖ３１を受信し、階調制御信号ＧＲＡＹ＿ＣＮＴ＜０：１７＞によってプリエンファシス電圧と第２群の階調電圧Ｖ１６〜Ｖ３１とを含む第２グローバルガンマ電圧信号Ａ１を出力する。ここで、ダミー電圧Ｖ１６＿ｄｕｍｍｙは、階調電圧Ｖ１６より１階段高い階調電圧Ｖ１５であり、ダミー電圧Ｖ３１＿ｄｕｍｍｙは、階調電圧Ｖ３１より１階段低い階調電圧Ｖ３２であり得るが、これに限定されるものではない。
【０１０３】
第１６ガンマデコーダ６１−１６は、少なくとも１つのダミー電圧（例えば、Ｖ１６＿ｄｕｍｍｙ、Ｖ２５５＿ｄｕｍｍｙ）、及び２５６個の階調電圧Ｖ０〜Ｖ２５５のうちから第１６群の階調電圧Ｖ２４０〜Ｖ２５５を受信し、階調制御信号ＧＲＡＹ＿ＣＮＴ＜０：１７＞によってプリエンファシス電圧と第１６群の階調電圧Ｖ２４０〜Ｖ２５５とを含む第１６グローバルガンマ電圧信号Ａ１６を出力する。
【０１０４】
第２ないし第１６ガンマデコーダ６１−２〜６１−１６のそれぞれの具体的な動作は、第１ガンマデコーダ６１−１と同一であるので、これについての詳細な説明は省略する。
【０１０５】
前述したように、ガンマデコーダ６１−１〜６１−１６は、２５６個の階調電圧をｍ個ずつ入力され、また少なくとも１つのダミー電圧を入力されて、該入力されたｍ個の階調電圧を当該グローバルガンマラインに順に出力するが、各階調電圧に相応するプリエンファシス電圧を先に出力する。
【０１０６】
ガンマデコーダ６１−１〜６１−１６の出力は、ガンマアンプやバッファを経ずに、各チャンネルドライバ５００に入力される。
【０１０７】
前述したように、本発明の一実施例によれば、ガンマデコーダ６１−１〜６１−１６が階調電圧を出力する前に当該階調電圧レベルより高い、または、低いプリエンファシス電圧を出力することによって、ガンマアンプやバッファなしも、階調電圧を各チャンネルドライバに駆動することができる。したがって、グローバルアンプによって引き起こされる非単調性を除去し、また、面積を多く占めて消費電力が大きなグローバルアンプを除去することによって、ソースドライバ、及びそれを含むディスプレイ装置のサイズ及び電力消耗を減らすことができる。
【０１０８】
図５は、図２に示されたチャンネルドライバの概略的なブロック図である。
【０１０９】
図５を参照すると、チャンネルドライバ５００は、メモリ５１０、データラッチ５２０、データ比較器５３０、第１及び第２レベルシフター５４１、５４２、デコーダ５５０、及び出力回路５６０を含む。
【０１１０】
データラッチ５２０は、メモリ５１０に保存された映像データのうち当該チャンネル（例えば、第１データライン）に該当する所定ビット数（例えば、８ビット）のチャンネルデータを入力されて保存する。データラッチ５２０は、保存されたチャンネルデータに上位信号（例えば、上位４ビット、ＤＵ＜７：４＞）と下位信号（例えば、下位４ビット、ＤＬ＜３：０＞）とに分けてそれぞれ出力する。
【０１１１】
上位信号ＤＵ＜７：４＞は、第１レベルシフター５４１に、下位信号ＤＬ＜３：０＞は、データ比較部５３０に入力される。
【０１１２】
データ比較部５３０は、ＰＷＭ信号Ｔｒａｃｋ＜０：１５＞とチャンネルデータの下位信号ＤＬ＜３：０＞とを比較して、下位信号ＤＬ＜３：０＞にマッチングされるＰＷＭ信号を選択して、選択ＰＷＭ信号ＴＰとして出力する。
【０１１３】
例えば、データラッチ５２０に保存されたチャンネルデータのうち下位４ビットのデータＤＬ＜３：０＞があらかじめデータ比較部５３０に入力され、その後、ＰＷＭ信号Ｔｒａｃｋ＜０：１５＞が入力される。データ比較部５３０は、１６個のＰＷＭ信号Ｔｒａｃｋ＜０：１５＞のうちにチャンネルデータの下位信号ＤＬ＜３：０＞によって選択された１個のＰＷＭ信号を選択ＰＷＭ信号ＴＰとして出力する。
【０１１４】
第１レベルシフター５４１、及び第２レベルシフター５４２は、入力信号の電圧レベルをアップシフトする。例えば、選択されたＰＷＭ信号ＴＰは、ロジックレベル（例えば、ＶＤＤ）であるのに反して、出力回路５６０のスイッチ５６１〜５６４を制御しようとすれば、４〜６Ｖ程度が必要であるので、レベルアップシフター（Ｌｅｖｅｌ Ｕｐ Ｓｈｉｆｔｅｒ）が必要である。
【０１１５】
したがって、第２レベルシフター５４２は、ロジックレベルのＴＰ信号の電圧レベルを既定の電圧レベル（例えば、４ないし６Ｖ）でシフトして出力する。また第２レベルシフター５４２は、スイッチ制御信号Ｓ０〜Ｓ３のタイミングをコントロールするための図示しないスイッチタイミングコントローラを備える。
【０１１６】
第１レベルシフター５４１は、チャンネルデータの上位信号ＤＵ＜７：４＞の電圧レベルをシフトして出力する。例えば、データラッチ５２０から出力される上位４ビット信号ＤＵ＜７：４＞は、ロジックハイＶＤＤレベルであり、４ビットデコーダ５５０を制御しようとすれば、４〜６Ｖ程度が必要である。したがって、第１レベルシフター５４１は、ロジックレベルの上位信号ＤＵ＜７：４＞の電圧レベルを既定の電圧レベル（例えば、４ないし６Ｖ）でシフトして出力する。
【０１１７】
４ビットデコーダ５５０は、チャンネルデータの上位信号ＤＵ＜７：４＞に応答して１６個のグローバルガンマ電圧信号Ａ１〜Ａ１６のうち１個を選択する。
【０１１８】
４ビットデコーダ５５０は、ｋ（例えば、１６個）のグローバルガンマ電圧信号Ａ１〜Ａ１６を出力回路５６０の入力Ｖｉｎに選択的に伝送するための複数のスイッチを備える。複数のスイッチのそれぞれは、グローバルガンマ電圧信号ラインと、出力回路５６０の入力ノードの間に位置し、第１レベルシフター５４１の出力信号（すなわち、シフトされた上位信号）に応答して開閉されうる。
【０１１９】
したがって、４ビットデコーダ５５０の複数のスイッチは、チャンネルデータ８ビットのうち上位４ビットによって制御されることによって、各階調電圧前に一段階高い（または、低い）プリエンファシス電圧を有するｋ個のグローバルガンマ電圧信号のうち１つを選択して出力回路５６０の入力ノードに提供することができる。
【０１２０】
すなわち、デコーダ５５０は、上位４ビットＤＵ＜７：４＞に応答してｋ個のグローバル階調電圧信号Ａ１、Ａ２、Ａ３、ないしＡ１６のうちから何れか１つのグローバル階調電圧信号を選択的に出力する。上位４ビットＤＵ＜７：４＞が“００００”、“０００１”、“００１０”、または“１１１１”である場合、デコーダ５５０は、第１グローバルガンマ電圧信号Ａ１、第２グローバルガンマ電圧信号Ａ２、第３グローバルガンマ電圧信号Ａ３、または第１６グローバルガンマ電圧信号Ａ１６を出力する。
【０１２１】
出力回路５６０は、キャパシタＣＨ、多数のスイッチ５６１〜５６４、及び演算増幅器５７０を含む。出力回路５６０は、キャパシタＣＨとそれぞれのスイッチ５６１〜５６４のスイッチング動作を用いて、デコーダ５５０から出力されたグローバルガンマ電圧信号Ｖｉｎに含まれた多数の階調電圧レベルのうちから特定階調電圧レベルに対してサンプリング−ホールディング動作を行い、サンプリング−ホールディング動作によってキャパシタＣＨにホールドされた電圧を演算増幅器５７０を用いて増幅して出力する。ここで、それぞれのスイッチ５６１〜５６４は、伝送ゲートとして具現されることもあり、ＭＯＳＦＥＴまたは関連電子回路として具現されることもある。
【０１２２】
チャンネルドライバ５００の構成及び動作については、特許文献１に開示された内容が参照される。
【０１２３】
図１１は、ポジティブガンマである場合の本発明の比較例による第１グローバルガンマ電圧信号を示す。これを参照すると、本発明の比較例による第１グローバルガンマ電圧信号は、図１１に示したように、階調電圧Ｖ１５から階調電圧Ｖ０まで順に出力されるだけであり、プリエンファシス電圧が存在しない。
【０１２４】
図１２は、ネガティブガンマである場合の本発明の比較例による第１グローバルガンマ電圧信号を示す。これを参照すると、本発明の比較例による第１グローバルガンマ電圧信号は、図１２に示したように、階調電圧Ｖ０から階調電圧Ｖ１５まで順に出力されるだけであり、プリエンファシス電圧が存在しない。
【０１２５】
このように、図１１及び図１２に示された本発明の比較例による第１グローバルガンマ電圧信号が、各チャンネルドライバに駆動されるためには、ガンマアンプが必ず必要である。この場合、ガンマアンプによる非単調性、面積の増加、及び電力消耗の増加が発生する。
【０１２６】
一方、本発明の実施例によれば、グローバルガンマ電圧信号には、各階調電圧前にプリエンファシス電圧が掛けられることによって、ガンマアンプを使用することなく各チャンネルドライバを十分に駆動することができる。
【０１２７】
図１３は、本発明の一実施例によるディスプレイ装置の駆動方法を示すフローチャートである。図１３に示されたディスプレイ装置の駆動方法は、図２ないし図５に示されたソースドライバ１００によって実行可能である。
【０１２８】
ソースドライバ１００の階調電圧生成器１９０は、多数の階調電圧と１つ以上のダミー電圧とを生成させる（ステップＳ１０）。１つ以上のダミー電圧は、外部から供給されるか、電荷ポンプなどによって生成されることもある。
【０１２９】
グローバルガンマ電圧信号生成部１９５は、多数の階調電圧と１つ以上のダミー電圧とを受信し、順に増加または減少する階調電圧に対して、各階調電圧前にプリエンファシス電圧を含む多数のグローバルガンマ電圧信号を発生させる（ステップＳ２０）。
【０１３０】
ソースドライバ１００のチャンネルドライバ５０は、ラッチされた各チャンネルデータを上位ビットＤＵ＜７：４＞と下位ビットＤＬ＜３：０＞とに分離し、チャンネルデータを上位ビットＤＵ＜７：４＞によって多数のグローバルガンマ電圧信号のうち１つを選択する（ステップＳ３０）。そして、ソースドライバ１００のチャンネルドライバ５００は、また選択されたグローバルガンマ電圧信号でチャンネルデータの下位ビットＤＬ＜３：０＞に応答して特定の階調電圧をデータラインに出力する（ステップＳ４０）。
【０１３１】
図１４は、図３に示されたグローバルブロック１７０の他の一実施例を示す構成図である。これを参照すると、グローバルブロック１７０は、コード生成ブロック１８０、階調電圧生成器１９０、及びグローバルガンマ電圧信号生成部１９５を含む。図１４に示されたグローバルブロックは、図４に示されたグローバルブロックと類似しているので、差異点を中心に記述する。
【０１３２】
階調電圧生成器１９０は、２つ以上の基準電圧ＶＩＮＰ０〜ＶＩＮＰ３１またはＶＩＮＮ０〜ＶＩＮＮ３１を入力されてＮ（Ｎは、自然数）の階調電圧Ｖ０〜ＶＮ−１を生成させる。そのために、階調電圧生成器１９０は、抵抗ストリング４００を備えることができる。
【０１３３】
本発明の一実施例では、階調電圧生成器１９０は、３２レベルの基準電圧ＶＩＮＰ０〜ＶＩＮＰ３１またはＶＩＮＮ０〜ＶＩＮＮ３１を受信してＮ（例えば、６４、１２８、または２５６レベル）の階調電圧Ｖ０〜ＶＮ−１を生成させる。本実施例では、Ｎは、６４であり、６４レベルの階調電圧Ｖ０〜Ｖ６３は、階調電圧Ｖ０から階調電圧Ｖ６３まで順に減少すると仮定する。しかし、これに限定されず、階調電圧間の間隔が一定である必要もない。本発明の他の実施例では、６４レベルの階調電圧Ｖ０〜Ｖ６３は、階調電圧Ｖ０から階調電圧Ｖ６３まで順に増加することができる。
【０１３４】
抵抗ストリング４００は、１つの基準電圧を受信するためのノードＲＮ１と異なる基準電圧を受信するためのノードＲＮ２との間に直列に接続された多数の抵抗素子を備え、２つの基準電圧間を分割することによって、例えば、６４個などの複数の階調電圧、例えば、Ｖ０〜Ｖ６３を発生させる。抵抗ストリング４００の多数の抵抗素子のうち少なくとも１つの抵抗素子４０１は、その有効抵抗が可変されうる構造を有する。６４個の階調電圧を６４グレーＤＣ電圧であると言う。しかしながら、階調電圧の個数はこれに限定されない。
【０１３５】
抵抗ストリング４００の構成及び動作については、図１６ないし図２２及び図２４ないし図２７を参照して詳しく後述する。
【０１３６】
グローバルガンマ電圧信号生成部１９５は、ｋ個のガンマデコーダ４１１〜４１４とｋ個のガンマアンプ４２１〜４２４とを含む。
【０１３７】
グローバルガンマ電圧信号生成部１９５は、コード生成ブロック１８０から出力されるデジタルコードＣＯＤＥによってｋ個のグローバルガンマ電圧信号Ａ１〜Ａｋを発生させる。ここで、ｋは、２以上の自然数であり、本実施例では、４であるが、これに限定されるものではない。
【０１３８】
各グローバルガンマ電圧信号Ａ１〜Ａｋは、それぞれｍ個（ｍは自然数）の階調電圧を含む。例えば、ｍは、６４であり得る。すなわち、ｋ個のグローバルガンマ電圧信号Ａ１〜Ａｋのそれぞれは、順に増加または減少するｍ個の階調電圧を含む。
【０１３９】
そのために、グローバルガンマ電圧信号生成部１９５は、ｋ、ここでは４個のガンマデコーダ４１１〜４１４を含む。本発明の一実施例では、ｋ個のガンマデコーダ４１１〜４１４のそれぞれは、ｍ、ここでは１６個の入力信号、すなわち、１６個の階調電圧を受信して、１つのグローバルガンマ電圧信号に出力するｍ：１デコーダとして具現可能であるが、これに限定されるものではない。ここで、ｍは、２ｈであって、ｈが、４である場合、ｍは、１６になるが、これに限定されるものではない。
【０１４０】
ガンマデコーダ４１１〜４１４のそれぞれは、全体階調電圧Ｖ０〜ＶＮ−１のうち割り当てられたｍ個の階調電圧（説明の便宜上、「第１ないし第ｍ階調電圧」と称する）を受信し、デジタルコードＣＯＤＥによって、第１ないし第ｍ階調電圧を順に選択して出力する。
【０１４１】
各ガンマデコーダ４１１〜４１４は、１６個の階調電圧のうち４ビットデジタルコードＣＯＤＥに該当する階調電圧を選択して出力する４ビットＤＡＣ（Ｄｉｇｉｔａｌ ｔｏＡｎａｌｏｇ Ｃｏｎｖｅｒｔｅｒ）であると言える。
【０１４２】
第１ガンマデコーダ４１１は、６４個の階調電圧Ｖ０〜Ｖ６３のうちから第１群の階調電圧Ｖ０〜Ｖ１５を受信し、４ビットデジタルコードＣＯＤＥによってデコードされた第１群の階調電圧Ｖ０〜Ｖ１５を含む第１グローバルガンマ電圧信号Ａ１を出力する。例えば、４ビットデジタルコードＣＯＤＥが００００から１１１１まで順に増加する時、第１ガンマデコーダ４１４は、階調電圧Ｖ０から階調電圧Ｖ１５まで順に減少または増加する階段波状の第１グローバルガンマ電圧信号Ａ１を出力する。
【０１４３】
第２ガンマデコーダ４１２は、ノードＲＮ１及びＲＮ２の間の電圧を分周した６４個の階調電圧Ｖ０〜Ｖ６３のうちから第２群の階調電圧Ｖ１６〜Ｖ３１を受信し、４ビットデジタルコードＣＯＤＥによってデコードされた第２群の階調電圧Ｖ１６〜Ｖ３１を含む階段波状の第２グローバルガンマ電圧信号Ａ２を出力する。例えば、４ビットデジタルコードＣＯＤＥが００００から１１１１まで順に増加する時、第２ガンマデコーダ４１２は、階調電圧Ｖ１６から階調電圧Ｖ３１まで順に減少または増加する第２グローバルガンマ電圧信号Ａ２を出力する。
【０１４４】
第１ガンマデコーダ４１１及び第２ガンマデコーダ４１２と同様に、第３ガンマデコーダ４１３は、６４個の階調電圧Ｖ０〜Ｖ６３のうちから第３群の階調電圧Ｖ３２〜Ｖ４７を受信し、４ビットデジタルコードＣＯＤＥによってデコードされた第３群の階調電圧Ｖ３２〜Ｖ４７を含む階段波状の第３グローバルガンマ電圧信号Ａ３を出力し、第４ガンマデコーダ４１４は、６４個の階調電圧Ｖ０〜Ｖ６３のうちから第４群の階調電圧Ｖ４８〜Ｖ６３を受信し、４ビットデジタルコードＣＯＤＥによってデコードされた第４群の階調電圧Ｖ４８〜Ｖ６３を含む階段波状の第４グローバルガンマ電圧信号Ａ４を出力する。
【０１４５】
多数のガンマアンプ４２１〜４２４のそれぞれは、多数のガンマデコーダ４４１〜４４４のそれぞれから出力されたグローバルガンマ電圧信号Ａ１、Ａ２、Ａ３、及びＡ４をバッファリングする。多数のガンマアンプ４２１〜４２４のそれぞれは、単位利得バッファとして具現可能である。また、多数のガンマアンプ４２１〜４２４のそれぞれは、演算増幅器として具現可能である。
【０１４６】
前述したように、コード生成ブロック１８０によって生成された多数のＰＷＭ信号Ｔｒａｃｋ＜０：１５＞とグローバルガンマ電圧信号生成部１９５によって出力される多数のグローバルガンマ電圧信号Ａ１、Ａ２、Ａ３、及びＡ４は、多数のチャンネルドライバ５００のそれぞれに供給される。
【０１４７】
図１５は、図２に示されたチャンネルドライバの他の一実施例による概略的なブロック図である。図１５を参照すると、チャンネルドライバ５０１は、メモリ５１１、データラッチ５２１、データ比較器５３０、第１及び第２レベルシフター５４３、５４２、デコーダ５５１、及び出力回路５６５を含む。
【０１４８】
図１５に示されたチャンネルドライバは、図５に示されたチャンネルドライバと類似しているので、差異点を中心に記述する。図５に示されたチャンネルドライバは、８ビットデータＤＡＴＡ＜７：０＞を処理するのに反して、図１５に示されたチャンネルドライバは、６ビットデータＤＡＴＡ＜５：０＞を処理する点に差がある。チャンネルドライバ５０１の構成及び動作については、特許文献１に開示された内容が参照される。
【０１４９】
図１６は、図１４に示された抵抗ストリング４００を細部的に示す図である。これを参照すると、抵抗ストリング４００は、第１基準ノードＲＮ１と第２基準ノードＲＮ２との間に直列に連結される複数の抵抗素子Ｒ１〜Ｒ１５を備える。図１６の実施例では、便宜上、一部の抵抗素子Ｒ１〜Ｒ１５のみが示されるが、抵抗素子の数は、いくらでも変形されうる。各抵抗素子Ｒ１〜Ｒ１５の抵抗値は、同じか、異なることもある。図１６に示された実施例では、第１トランジションノードＮ２と第２トランジションノードＮ３との間に連結された抵抗素子Ｒ７ないしＲ１０のうち少なくとも何れか１つの抵抗素子（例えば、抵抗素子Ｒ８）の有効抵抗を可変することによって、トランジションノード間の電圧差を調節することができる。トランジションノードとは、相異なるグローバルガンマ電圧信号Ａ（ｉ）とＡ（ｉ＋１）に属する階調電圧のうち境界（ｂｏｕｎｄａｒｙ）電圧を出力するノードを意味する。例えば、相異なるグローバルガンマ電圧信号Ａ（ｉ）とＡ（ｉ＋１）が、図２０に示したように、階段式に上昇する信号であれば、１つのグローバルガンマ電圧信号Ａ（ｉ）のうち最も低い階調電圧と異なるグローバルガンマ電圧信号Ａ（ｉ＋１）のうち最も高い階調電圧とがそれぞれ境界電圧であり、この境界電圧を出力するノードＮ２、Ｎ３がトランジションノードである。
【０１５０】
図１７は、図１６に示された有効抵抗が可変されうる抵抗素子の一実施例を示す回路図である。
【０１５１】
これを参照すると、抵抗素子Ｒ８は、単位抵抗２Ｒ及び少なくとも１つのヒューズ６１、６２を備える。１ノード（Ｎａ＿Ｒ８）と他の１ノード（Ｎｂ＿Ｒ８）との間に第１単位抵抗２Ｒと第１ヒューズ６１とが並列連結されうる。また、１ノード（Ｎａ＿Ｒ８）と他の１ノード（Ｎｂ＿Ｒ８）との間に第２単位抵抗Ｒ２と第２ヒューズ６２とが直列に連結されうる。抵抗素子Ｒ８の有効抵抗は、第１及び第２ヒューズ６１、６２の切断有無によって可変される。
【０１５２】
図１８は、図１７に示された抵抗素子Ｒ８の第１及び第２ヒューズ６１、６２の切断有無による有効抵抗を示す表である。図１９Ａは、図１７に示された抵抗素子で第１及び第２ヒューズ６１、６２をいずれも切断していない場合の連結を示す。第１及び第２ヒューズ６１、６２がいずれも切断されていない場合には、抵抗素子Ｒ８の有効抵抗ＲＦは、０である。この際、Ｎ２ノードとＭ３ノードとの間の電圧差を第１電圧差Ｖｇａｐ０と言う。
【０１５３】
第１ヒューズ６１は、連結されており、第２ヒューズ６２のみを切断した場合は、図示されていないが、抵抗素子Ｒ８の有効抵抗ＲＦは、０である。
【０１５４】
図１９Ｂは、図１７に示された抵抗素子で第１ヒューズ６１のみを切断した場合の連結を示す。第１ヒューズ６１のみ切断された場合には、抵抗素子Ｒ８の有効抵抗ＲＦは、２つの単位抵抗２Ｒが並列連結された場合であって、Ｒである。この際、Ｎ２ノードとＭ３ノードとの間の電圧差を第２電圧差Ｖｇａｐ１とすれば、第２電圧差Ｖｇａｐ１は、第１電圧差Ｖｇａｐ０より大きい。
【０１５５】
図１９Ｃは、図１７に示された抵抗素子で第１及び第２ヒューズ６１、６２をいずれも切断した場合の連結を示す。第１及び第２ヒューズ６１、６２がいずれも切断された場合には、抵抗素子Ｒ８の有効抵抗ＲＦは、１つの単位抵抗２Ｒが連結された場合であって、２Ｒである。この際、Ｎ２ノードとＭ３ノードとの間の電圧差を第３電圧差Ｖｇａｐ２とすれば、第３電圧差Ｖｇａｐ２は、第２電圧差Ｖｇａｐ１より大きい。
【０１５６】
図２０は、第１、第２または第３電圧差Ｖｇａｐ０〜Ｖｇａｐ２を有するグローバルガンマ電圧信号を示す図である。
【０１５７】
これを参照すると、第１ないし第３電圧差Ｖｇａｐ０〜Ｖｇａｐ２は、第ｉ（例えば、２）グローバルガンマ電圧信号Ａ（ｉ）のうち最も低い階調電圧と第（ｉ＋１）（例えば、３）グローバルガンマ電圧信号Ａ（ｉ＋１）のうち最も高い階調電圧との間の差であり得る。
【０１５８】
前述したように、抵抗素子Ｒ８はヒューズを含んで構成し、ヒューズの切断有無によって抵抗素子Ｒ８の有効抵抗ＲＦを可変することによって、階調電圧間の電圧差が調節される。特に、１つのグローバルアンプ４２２に入力される信号と隣接する他のグローバルアンプ４２３に入力される信号との間の電圧差を調節することによって、２つのグローバルアンプ４２２、４２３の出力信号、例えば、Ａ（ｉ）とＡ（ｉ＋１）との間の電圧差が所望の値を有するようにできる。これにより、２つのグローバルアンプ４２２、４２３間のオフセット差によって発生する非単調性を減らすことができる。
【０１５９】
前述した実施例では、ヒューズの初期状態は連結状態であり、今後切断されうる素子であるが、本発明が、これに限定されるものではない。例えば、ヒューズの初期状態は切断状態であり、今後電流導通によって連結状態になる素子であり得る。また、抵抗素子を構成する抵抗、ヒューズの連結関係は、多様に変形可能である。
【０１６０】
図２１ないし図２２は、抵抗素子の他の実施例を示す回路図である。
【０１６１】
図２１を参照すると、抵抗素子Ｒｉ＿ａは、多数の抵抗Ｒ１ｉ〜Ｒ３ｉと抵抗のそれぞれに並列連結されるヒューズＦｕｓｅとを含む。ヒューズの状態、例えば、オン／オフ状態によって抵抗素子Ｒｉ＿ａの有効抵抗を調節することができる。例えば、最初の抵抗Ｒ１ｉと並列連結されたヒューズとがオン、すなわち、ヒューズ側のパスが連結され、残りの抵抗Ｒ２ｉ、Ｒ３ｉと並列連結されたヒューズとがオフ、すなわち、ヒューズ側のパスが切れれば、抵抗素子Ｒｉ＿ａの有効抵抗は、二番目の抵抗Ｒ２ｉと三番目の抵抗Ｒ３ｉとの和で決定されうる。
【０１６２】
このように、各抵抗Ｒ１ｉ〜Ｒ３ｉに並列連結されたヒューズの状態、すなわち、オン／オフ状態を選択的に変更することによって、抵抗素子Ｒｉ＿ａの有効抵抗が可変される。
【０１６３】
図２２を参照すると、抵抗素子Ｒｉ＿ｂは、多数の抵抗Ｒ１ｉ〜Ｒ３ｉと抵抗のそれぞれに直列に連結されるヒューズＦｕｓｅとを含む。ヒューズのオン／オフを通じて抵抗素子Ｒｉ＿ｂの有効抵抗を調節することができる。例えば、最初の抵抗Ｒ１ｉと直列に連結されたヒューズとがオン、すなわち、当該パスが連結され、残りの抵抗Ｒ２ｉ、Ｒ３ｉと直列に連結されたヒューズとがオフ、すなわち、当該パスが切れれば、抵抗素子Ｒｉ＿ａの有効抵抗は、最初の抵抗Ｒ１ｉによってのみ決定されうる。
【０１６４】
このように、各抵抗Ｒ１ｉ〜Ｒ３ｉに直列に連結されたヒューズを選択的にオン／オフすることによって、抵抗素子Ｒｉ＿ｂの有効抵抗が可変される。
【０１６５】
図２３は、図３に示されたグローバルブロックの他の実施例を示す構成図である。
【０１６６】
図２３に示されたグローバルブロックは、図１４に示されたグローバルブロックと類似した構成を有するので、説明の重複を避けるために、差異点を中心に記述する。図２３に示されたグローバルブロックは、図１４に示されたグローバルブロックに比べて、コントロールブロック１８５をさらに備える。コントロールブロック１８５は、抵抗ストリング４００の抵抗素子のうち少なくとも１つの抵抗素子、例えば、抵抗素子Ｒ８の有効抵抗を可変するための抵抗制御信号を階調電圧生成器１９０に出力することができる。
【０１６７】
図２４は、図２３に示された抵抗ストリング及びコントロールブロックの細部構成を示す図である。図２４に示された抵抗ストリング４００の構成は、図１６に示された抵抗ストリング４００の構成と同一であるので、説明の重複を避けるために、省略する。但し、図２４に示された抵抗素子、例えば、抵抗素子Ｒ８は、コントロールブロック１８５で出力される抵抗制御信号ＳＣＯＮに応答して、その有効抵抗が可変されうる。
【０１６８】
コントロールブロック１８５は、測定部１８５−１と抵抗制御信号出力部１８５−２とを備える。測定部１８５−１は、２つのガンマアンプから出力されるグローバルガンマ電圧信号間の電圧差、例えば、Ａ（ｉ）とＡ（ｉ＋１）との間の差を測定することができる。抵抗制御信号出力部１８５−２は、測定部１８５−１によって測定された２つのグローバルガンマ電圧信号間の電圧差によって、抵抗ストリング４００の抵抗素子、例えば、Ｒ８、の有効抵抗を可変するための抵抗制御信号ＳＣＯＮを発生させる。抵抗制御信号ＳＣＯＮは、複数ビットのデジタル信号であり得る。
【０１６９】
コントロールブロック１８５の他の実施例では、抵抗制御信号ＳＣＯＮをあらかじめ設定して保存することができる図示しないメモリ、例えば、レジスタ、を備える。
【０１７０】
図２５は、図２４に示された抵抗素子の一実施例を示す回路図である。
【０１７１】
これを参照すると、抵抗素子Ｒ８は、単位抵抗Ｒ８−１、Ｒ８−２及びＲ８−３と少なくとも１つのスイッチＳＷ１〜ＳＷ３とを備える。具体的には、第１ないし第３単位抵抗Ｒ８−１、Ｒ８−２及びＲ８−３が直列に連結され、第１ないし第３単位抵抗Ｒ８−１、Ｒ８−２及びＲ８−３のそれぞれに相応するスイッチＳＷ１〜ＳＷ３が並列連結されうる。しかし、抵抗素子Ｒ８を構成する単位抵抗とスイッチの連結関係は、多様に変形可能である。スイッチＳＷ１〜ＳＷ３は、トランスミッションゲート（ｔｒａｎｓｍｉｓｓｉｏｎｇａｔｅ）として具現可能である。
【０１７２】
抵抗素子Ｒ８の有効抵抗は、第１ないし第３スイッチＳＷ１〜ＳＷ３のオン／オフによって可変されうる。第１ないし第３スイッチＳＷ１〜ＳＷ３は、コントロールブロック１８５から出力される抵抗制御信号ＳＣＯＮ＜１：３＞に応答してオンまたはオフになりうる。
【０１７３】
図２６は、図２５に示された抵抗素子Ｒ８の第１ないし第３スイッチのオン／オフによる有効抵抗を示す表である。本実施例では、第１ないし第３単位抵抗Ｒ８−１、Ｒ８−２及びＲ８−３のそれぞれの抵抗値は、Ｒであると仮定するが、相異なる抵抗値を有してもよい。
【０１７４】
図２５に示された抵抗素子Ｒ８で第１ないし第３スイッチＳＷ１〜ＳＷ３がいずれもオフになった場合には、抵抗素子Ｒ８の有効抵抗ＲＦは、３Ｒであり得る。この際、トランジションノードＮ２ノードとＭ３ノードとの間の電圧差を第４電圧差Ｖｇａｐ３と言う。一実施例で、抵抗素子Ｒ８のデフォルト状態は、第１ないし第３スイッチＳＷ１〜ＳＷ３のいずれもがオープンされた場合である。
【０１７５】
第１ないし第３スイッチＳＷ１〜ＳＷ３のうち何れか１つのスイッチのみオンになった場合には、抵抗素子Ｒ８の有効抵抗ＲＦは、２つの単位抵抗が直列に連結された場合であって、２Ｒである。この際、Ｎ２ノードとＭ３ノードとの間の電圧差を第５電圧差Ｖｇａｐ４とすれば、第５電圧差Ｖｇａｐ４は、第４電圧差Ｖｇａｐ３より少ない。
【０１７６】
第１ないし第３スイッチＳＷ１〜ＳＷ３のうち２つのスイッチのみオンになった場合には、抵抗素子Ｒ８の有効抵抗ＲＦは、１つの単位抵抗が連結された場合であって、Ｒである。この際、Ｎ２ノードとＭ３ノードとの間の電圧差を第６電圧差Ｖｇａｐ５とすれば、第６電圧差Ｖｇａｐ５は、第５電圧差Ｖｇａｐ４より少ない。
【０１７７】
第１ないし第３スイッチＳＷ１〜ＳＷ３がいずれもオンになった場合には、抵抗素子Ｒ８の有効抵抗ＲＦは、０である。この際、Ｎ２ノードとＭ３ノードとの間の電圧差を第７電圧差Ｖｇａｐ６とすれば、第７電圧差Ｖｇａｐ６は、第６電圧差Ｖｇａｐ５より少ない。
【０１７８】
図２７は、図２５に示された第１ないし第３スイッチのオン／オフによって、第４、第５、第６または第７電圧差Ｖｇａｐ３〜Ｖｇａｐ６を有するグローバルガンマ電圧信号を示す図である。
【０１７９】
これを参照すると、第４ないし第７電圧差Ｖｇａｐ３〜Ｖｇａｐ６は、第ｉ（例えば、２）グローバルガンマ電圧信号Ａ（ｉ）のうち最も低い階調電圧と第（ｉ＋１）（例えば、３）グローバルガンマ電圧信号Ａ（ｉ＋１）のうち最も高い階調電圧との間の差であり得る。
【０１８０】
前述したように、抵抗素子Ｒ８はスイッチを含んで構成し、スイッチのオン／オフによって抵抗素子Ｒ８の有効抵抗ＲＦを可変することによって、階調電圧間の電圧差が調節される。特に、１つのグローバルアンプ４２２に入力される信号と隣接する他のグローバルアンプ４２３に入力される信号との間の電圧差を調節することによって、２つのグローバルアンプ４２２、４２３の出力信号、すなわち、Ａ（ｉ）とＡ（ｉ＋１）との間の電圧差が所望の値になる。これにより、２つのグローバルアンプ４２２、４２３間のオフセット差によって発生する非単調性を減らすことができる。
【０１８１】
図２８及び図２９は、本発明の一実施例によるグローバルガンマ電圧調節方法を示すフローチャートである。図２８及び図２９に示された方法は、前述した本発明の実施例によるソースドライバに適用可能である。これを参照すると、まず、１つあるいはそれ以上の図示しないガンマレジスタを設定する（ステップＳ１１０）。
【０１８２】
ターゲット電圧差（ｔａｒｇｅｔ ＤＮＬ）を設定する（ステップＳ１２０）。ここで、ターゲット電圧差は、トランジションポイントでの目標電圧差（ＤＮＬ）を意味する。トランジションポイントとは、相異なるグローバルガンマ電圧信号に属する階調電圧間の境界を意味する。例えば、隣合う２つのグローバルガンマ信号のうち１つ、例えば、図１４のＡ１の最も低い電圧と他の１つ、例えば、図１４のＡ２の最も高い電圧との間が、トランジションポイントになりうる。
【０１８３】
図１４に示された実施例では、６４個の階調電圧Ｖ０〜Ｖ６３が４個群に分けられて、それぞれ第１ないし第４グローバル電圧信号Ａ１〜Ａ４に属する。この際、第１群の階調電圧Ｖ０〜Ｖ１５と第２群の階調電圧Ｖ１６〜Ｖ３１との間の境界（すなわち、Ｖ１５とＶ１６との間）、第２群の階調電圧Ｖ１６〜Ｖ３１と第３群の階調電圧Ｖ３２〜Ｖ４７との間の境界、すなわち、Ｖ３１とＶ３２との間、及び第３群の階調電圧Ｖ３２〜Ｖ４７と第４群の階調電圧Ｖ４８〜Ｖ６３との間の境界、すなわち、Ｖ４７とＶ４８との間が、それぞれトランジションポイントに該当する。トランジションポイントでの電圧差とは、前述したトランジションポイントでの２つの階調電圧間の差、例えば、Ｖ１５とＶ１６との間の電圧差、Ｖ３１とＶ３２との間の電圧差、Ｖ４７とＶ４８との間の電圧差を言うものであって、２つのグローバルアンプで出力される信号の電圧間の差、例えば、Ｖ１５とＶ１６との間の電圧差、Ｖ３１とＶ３２との間の電圧差、Ｖ４７とＶ４８との間の電圧差であり得る。
【０１８４】
本実施例では、第１トランジションポイントでのターゲット電圧差（Ｖ１５−Ｖ１６）を「Ａ」に、第２トランジションポイントでのターゲット電圧差（Ｖ３１−Ｖ３２）を「Ｂ」に、そして、第３トランジションポイントでのターゲット電圧差（Ｖ４７−Ｖ４８）を「Ｃ」に設定すると仮定する。
【０１８５】
次いで、トランジションポイントでの実際の電圧差を測定する（ステップＳ１３０）。
【０１８６】
各トランジションポイントで電圧差が測定されれば、該測定された電圧差によって、必要時に抵抗ストリング内の少なくとも１つの抵抗素子の有効抵抗を可変することによって、トランジションポイントでの電圧差を制御することができる（ステップＳ１４０、ステップＳ１５０、及びステップＳ１６０）。
【０１８７】
例えば、第１トランジションポイントに対して、第１トランジションポイント電圧差（Ｖ１５−Ｖ１６）が所定の第１範囲以内であるか否かを確認して、第１範囲以内であれば、第１トランジションポイント内の抵抗素子のヒューズを切断せず、第１トランジションポイント電圧差（Ｖ１５−Ｖ１６）が所定の第２範囲以内であるか否かを確認して、第２範囲以内であれば、第１トランジションポイント内の第１ヒューズ及び第２ヒューズのうち第１ヒューズのみを切断し、第１トランジションポイント電圧差（Ｖ１５−Ｖ１６）が所定の第３範囲（例えば、以内であるか否かを確認して、第３範囲以内であれば、第１トランジションポイント内の第１ヒューズ及び第２ヒューズいずれも切断することができる（ステップＳ１４０）。
【０１８８】
第１トランジションポイント内の抵抗素子とは、抵抗ストリング４００内で、第１トランジションノード（Ｖ１５を出力するノード）と第２トランジションノード（Ｖ１６を出力するノード）との間に連結された抵抗素子を言う。
【０１８９】
第２トランジションポイントに対しても同様に、第２トランジションポイント電圧差（Ｖ３１−Ｖ３２）が所定の第１範囲以内であるか否かを確認して、第１範囲以内であれば、第２トランジションポイント内の抵抗素子のヒューズを切断せず、第２トランジションポイント電圧差（Ｖ３１−Ｖ３２）が所定の第２範囲以内であるか否かを確認して、第２範囲以内であれば、第２トランジションポイント内の第１及び第２ヒューズのうち第１ヒューズのみを切断し、第２トランジションポイント電圧差（Ｖ３１−Ｖ３２）が所定の第３範囲以内であるか否かを確認して、第３範囲以内であれば、第２トランジションポイント内の第１及び第２ヒューズいずれも切断することができる（ステップＳ１５０）。
【０１９０】
第２トランジションポイント内の抵抗素子とは、抵抗ストリング４００内で、Ｖ３１を出力するノードとＶ３２を出力するノードとの間に連結された抵抗素子を言う。
【０１９１】
第３トランジションポイントに対しても同様に、第３トランジションポイント電圧差（Ｖ４７−Ｖ４８）が所定の第１範囲以内であるか否かを確認して、第１範囲以内であれば、第３トランジションポイント内の抵抗素子のヒューズを切断せず、第３トランジションポイント電圧差（Ｖ４７−Ｖ４８）が所定の第２範囲以内であるか否かを確認して、第２範囲以内であれば、第３トランジションポイント内の第１及び第２ヒューズのうち第１ヒューズのみを切断し、第３トランジションポイント電圧差（Ｖ４７−Ｖ４８）が所定の第３範囲以内であるか否かを確認して、第３範囲以内であれば、第３トランジションポイント内の第１及び第２ヒューズいずれもを切断することができる（ステップＳ１６０）。第３トランジションポイント内の抵抗素子とは、抵抗ストリング４００内で、Ｖ４７を出力するノードとＶ４８を出力するノードとの間に連結された抵抗素子を言う。
【０１９２】
実施例では、測定された電圧差によって、ヒューズの選択的切断によって抵抗ストリング内の少なくとも１つの抵抗素子の有効抵抗を可変することによって、トランジションポイントでの電圧差を制御するが、他の実施例では、測定された電圧差によって、スイッチを選択的にオン／オフすることによって、抵抗ストリング内の少なくとも１つの抵抗素子の有効抵抗を可変することによって、トランジションポイントでの電圧差を制御することができる。
【０１９３】
次いで、検証段階（ステップＳ２１０ないしステップＳ２７０）が行われる。
検証段階とは、各トランジションポイントでのヒューズの選択的切断またはスイッチの選択的オン／オフによって可変されたトランジションポイント電圧差が目標範囲に属するかを検証する段階を言う。
そのために、まず、第１トランジションポイント電圧差（Ｖ１５−Ｖ１６）、第２トランジションポイント電圧差（Ｖ３１−３２）、及び第３トランジションポイント電圧差（Ｖ４７−Ｖ４８）を再び測定する。
【０１９４】
まず、第１トランジションポイントに対して、第１トランジションポイント電圧差（Ｖ１５−Ｖ１６）が所定の目標範囲以内であるか否かを確認して（ステップＳ２２０）、目標範囲以内ではなければ、フェイルと見なされる（ステップＳ２５０）。
【０１９５】
第２トランジションポイントに対しても、第２トランジションポイント電圧差（Ｖ３１−Ｖ３２）が所定の目標範囲以内であるか否かを確認して（ステップＳ２３０）、目標範囲以内ではなければ、フェイルと見なされる（ステップＳ２５０）。
【０１９６】
第３トランジションポイントに対しても同様に、第３トランジションポイント電圧差（Ｖ４７−Ｖ４８）が所定の目標範囲以内であるか否かを確認して（ステップＳ２４０）、目標範囲以内ではなければ、フェイルと見なされる（ステップＳ２５０）。第１トランジションポイント電圧差（Ｖ１５−Ｖ１６）、第２トランジションポイント電圧差（Ｖ３１−３２）、及び第３トランジションポイント電圧差（Ｖ４７−Ｖ４８）がいずれも目標範囲以内であれば（ステップＳ２６０）、パスと見なされる（ステップＳ２７０）。
【０１９７】
前述したように、本実施例によれば、階調電圧生成器１９０の抵抗ストリング４００内のヒューズまたはスイッチを選択的にオン／オフして抵抗素子の有効抵抗を可変することによって、相異なるグローバルアンプ、すなわち、ガンマアンプに入力される２つのグローバルガンマ電圧信号間の電圧差、すなわち、トランジションポイントの電圧差、を調節することができる。これにより、グローバルアンプのオフセットが異なって、ガンマ電圧間の電圧差が所望のターゲット範囲内に入らない場合、グローバルアンプの入力電圧を制御することによって、グローバルアンプ間のオフセットを減らし、究極的に、ガンマ電圧間の非単調性を減らすことができる。
【０１９８】
図３０は、本発明の実施例によるディスプレイ装置を備える電子システムのブロック図である。図３０に示された電子システム９００は、携帯電話機（ｍｏｂｉｌｅ ｐｈｏｎｅ、ｓｍａｒｔ ｐｈｏｎｅ）、ＰＤＡ（ｐｅｒｓｏｎａｌ ｄｉｇｉｔａｌ ａｓｓｉｓｔａｎｔ）、カムコーダ（ｃａｍｃｏｒｄｅｒ）、ＣＮＳ（ｃａｒ ｎａｖｉｇａｔｉｏｎｓｙｓｔｅｍ）、またはＰＭＰ（ｐｏｒｔａｂｌｅ ｍｕｌｔｉ−ｍｅｄｉａ ｐｌａｙｅｒ）であり得るが、これに限定されるものではない。
【０１９９】
図３０を参照すると、本発明の実施例による電子システム９００は、本発明の一実施例によるディスプレイ装置１０、電源部（ｐｏｗｅｒ ｓｕｐｐｌｙ）９１０、中央処理装置（ＣＰＵ）９２０、メモリ９３０、ユーザインターフェース（Ｕｓｅｒ Ｉｎｔｅｒｆａｃｅ）９４０、及びこれら構成要素を電気的に連結するシステムバス９５０を備える。
【０２００】
ＣＰＵ９２０は、システム９００の全体的な動作を制御し、メモリ９３０は、システム９００の動作のために必要な情報を保存し、ユーザインターフェース９４０は、システム９００とユーザとのインターフェースを提供する。電源部９１０は、内部の構成要素、すなわち、ＣＰＵ９２０、メモリ９３０、ユーザインターフェース９４０、メモリシステム５００などに電源を供給する。
【０２０１】
図３１は、本発明の他の一実施例によるディスプレイ装置を含む電子システム及びインターフェースを示す。図３１を参照すると、電子システム１０００は、ＭＩＰＩインターフェースを使用または支援することができるデータ処理装置、例えば、携帯電話機、ＰＤＡ、ＰＭＰ、またはスマートフォンとして具現可能である。
【０２０２】
電子システム１０００は、アプリケーションプロセッサ１０１０、イメージセンサー１０４０、及びディスプレイ装置１０５０を含む。ディスプレイ装置１０５０は、前述した本発明の実施例によるディスプレイ装置１０であり得る。
【０２０３】
アプリケーションプロセッサ１０１０に具現されたＣＳＩホスト１０１２は、カメラシリアルインターフェース（ｃａｍｅｒａ ｓｅｒｉａｌ ｉｎｔｅｒｆａｃｅ、ＣＳＩ）を通じてイメージセンサー１０４０のＣＳＩ装置１０４１とシリアル通信することができる。この際、例えば、ＣＳＩホスト１０１２には、光デシリアライザが具現され、ＣＳＩ装置１０４１には、光シリアライザが具現されうる。
【０２０４】
アプリケーションプロセッサ１０１０に具現されたＤＳＩホスト１０１１は、ディスプレイシリアルインターフェース（ｄｉｓｐｌａｙ ｓｅｒｉａｌ ｉｎｔｅｒｆａｃｅ、ＤＳＩ）を通じてディスプレイ１０５０のＤＳＩ装置１０５１とシリアル通信することができる。この際、例えば、ＤＳＩホスト１０１１には、光シリアライザが具現され、ＤＳＩ装置１０５１には、光デシリアライザが具現されうる。
【０２０５】
電子システム１０００は、アプリケーションプロセッサ１０１０と通信することができるＲＦチップ１０６０をさらに備える。電子システム１０００のＰＨＹ１０１３とＲＦチップ１０６０のＰＨＹ１０６１は、ＭＩＰＩ ＤｉｇＲＦによってデータを送受信することができる。
【０２０６】
電子システム１０００は、ＧＰＳ１０２０、ストレージ１０７０、マイク１０８０、ＤＲＡＭ１０８５、及びスピーカー１０９０をさらに備え、電子システム１０００は、Ｗｉｍａｘ１０３０、ＷＬＡＮ１１００、及びＵＷＢ１１１０などを用いて通信することができる。
【０２０７】
本発明は、図面に示された実施例を参考にして説明されたが、これは例示的なものに過ぎず、当業者ならば、これより多様な変形及び均等な他実施例が可能であるという点を理解できるであろう。したがって、本発明の真の技術的保護範囲は、特許請求の範囲の技術的思想によって決定されるべきである。
【産業上の利用可能性】
【０２０８】
本発明は、ディスプレイ装置を駆動するシステム及び駆動方法に関連する技術分野に適用可能である。
【符号の説明】
【０２０９】
１０ ・・・ディスプレイ装置、
１００ ・・・ソースドライバ、
１６０、５６０ ・・・出力回路、
１７０ ・・・グローバルブロック、
１８０ ・・・コード生成ブロック、
２００ ・・・ディスプレイパネル、
２１０ ・・・ゲートドライバ、
５００ ・・・チャンネルドライバ、
５２０ ・・・データラッチ。
【技術分野】
【０００１】
本発明は、ディスプレイ装置に係り、より具体的には、ソースドライバ、それを備えるディスプレイ装置、及びその駆動方法に関する。
【背景技術】
【０００２】
一般に、ノート型パソコン及びモニターなどに広く利用されているディスプレイ装置として液晶表示装置（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｅｖｉｃｅ：ＬＣＤ）が代表的である。液晶表示装置は、画像を具現するパネルを備え、パネルは、複数個のピクセルを備える。ディスプレイ駆動集積回路（Ｄｉｓｐｌａｙ Ｄｒｉｖｅｒ ＩＣ：以下、「ＤＤＩ」と称する）で提供される階調データによってピクセルを駆動することでパネルに画像が具現される。
【０００３】
通常、ＤＤＩは、例えば、６４、１２８、２５６などの複数の階調電圧を発生させるための階調電圧発生回路を備え、階調電圧発生回路で発生した複数の階調電圧を各チャンネルドライバに伝送し、各チャンネルドライバがデジタル映像データによって階調電圧のうち何れか１つを選択して、当該データラインに出力する構成を有する。このような通常のＤＤＩは、複数の階調電圧を各チャンネルドライバに伝送するために多くの信号線を必要とし、デジタル映像データをアナログ信号に変換するために、非常に広いレイアウト面積を占めるＤＡＣ（ｄｉｇｉｔａｌ ａｎａｌｏｇ ｃｏｎｖｅｒｔｅｒ）を必要とする。これにより、電力消耗及びレイアウト面積が非常に大きい。このような通常のＤＤＩの短所を改善するために、特許文献１では、レイアウト面積及び電力消耗を減少させうる新たな構造のソースドライバと、それを備えるディスプレイ装置とが提案された。
【０００４】
特許文献１に開示されたソースドライバは、各チャンネルドライバに階段波階調電圧信号（以下、「階調電圧信号」という）を伝送するために、多数のバッファ（グローバルアンプまたはガンマアンプとも称する）を使う。
【０００５】
ところが、複数のグローバルアンプは、同じ設計仕様を有しても、具現時のさまざまな変数によって相異なるオフセットを有する。これにより、複数のグローバルアンプから出力される階調電圧（ガンマ電圧とも称する）が非単調性（ｎｏｎ−ｍｏｎｏｔｏｎｉｃｉｔｙ）を有する。例えば、グローバルアンプの間のオフセットが異なりうるので、グローバルアンプによってガンマ電圧のレベルが変動されうる。したがって、所望の電圧レベルから外れるか、または２つのガンマ電圧間の間隔がそれる結果が招かれうる。
【０００６】
したがって、前述したように、複数のグローバルアンプの間の相異なる特性によって、これから出力される信号、すなわち、ガンマ電圧の間にも相異なる特性を有する非単調性の問題が発生する。また、グローバルアンプによって、所要面積及び電力消耗が増加する。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】韓国特許公開第１０−２０１０−０１１６２８８号
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明が解決しようとする技術的課題は、問題点を解決し、ガンマ電圧間の非単調性を除去可能なソースドライバ、それを備えるディスプレイ装置、及びその駆動方法を提供することにある。
【課題を解決するための手段】
【０００９】
本発明のソースドライバは、それぞれ多数の階調電圧を含むｋ個のグローバルガンマ電圧信号を出力するグローバルブロックと、映像データによって、ｋ個のグローバルガンマ電圧信号のうち何れか１つを選択し、選択されたグローバルガンマ電圧信号に含まれた特定階調電圧をソースラインに出力するチャンネルドライバと、を備える。
【００１０】
ｋ個のグローバルガンマ電圧信号のそれぞれは、多数の階調電圧のそれぞれの前にプリエンファシス電圧を有する。
【００１１】
また、本発明のソースドライバのグローバルブロックは、ｋ個のガンマデコーダを備え、ｋ個のガンマデコーダのそれぞれは、順に増加する第１階調電圧ないし第ｍ階調電圧を受信し、階調制御信号によって、第１階調電圧ないし第ｍ階調電圧を順に選択して出力するが、第１階調電圧ないし第ｍ階調電圧のそれぞれを出力する前に出力される階調電圧より高いプリエンファシス電圧を所定時間出力する。
【００１２】
プリエンファシス電圧は、第２階調電圧ないし第ｍ階調電圧に一対一で対応する第２プリエンファシス電圧ないし第ｍプリエンファシス電圧を含む。第２プリエンファシス電圧ないし第（ｍ−１）プリエンファシス電圧は、それぞれ第３階調電圧ないし第ｍ階調電圧と同一であり、第ｍプリエンファシス電圧は、第ｍ階調電圧より高いダミー電圧である。
【００１３】
また、本発明のソースドライバのグローバルブロックは、ｋ個のガンマデコーダのそれぞれは、順に減少する第１階調電圧ないし第ｍ階調電圧を受信し、階調制御信号によって、第１階調電圧ないし第ｍ階調電圧を順に選択して出力するが、第１階調電圧ないし第ｍ階調電圧のそれぞれを出力する前に出力される階調電圧より低いプリエンファシス電圧を所定時間出力する。
【００１４】
プリエンファシス電圧は、第２階調電圧ないし第ｍ階調電圧に一対一で対応する第２プリエンファシス電圧ないし第ｍプリエンファシス電圧を含む。第２プリエンファシス電圧ないし第（ｍ−１）プリエンファシス電圧は、それぞれ第３階調電圧ないし第ｍ階調電圧と同一であり、第ｍプリエンファシス電圧は、第ｍ階調電圧より低いダミー電圧である。
【００１５】
また、本発明のソースドライバは、（Ｎ＋２）レベルの階調電圧を発生させる階調電圧生成器をさらに備える。（Ｎ＋２）レベルの階調電圧は、（ｍ＋２）レベルずつｋ個にグルーピングされて対応するガンマデコーダに入力され、Ｎは、ｍ×ｋである。
【００１６】
また、本発明のソースドライバは、発振信号に基づいて生成されたデジタルコードによって多数のＰＷＭ信号を生成するためのコード生成ブロックをさらに備える。
【００１７】
コード生成ブロックは、発振信号を生成するための発振器と、発振信号の周波数を一定の分周比で分周し、分周された周波数を有する発振信号を生成するための周波数分周器と、分周された周波数を有する発振信号をカウントした結果をカウント結果としてデジタルコードを生成するためのコード生成器と、デジタルコードに応答して、多数のＰＷＭ信号を生成するためのＰＷＭ信号生成器と、を備える。
【００１８】
また、本発明のソースドライバは、デジタルコードに応答して、階調制御信号を発生させる階調制御部をさらに備える。
【００１９】
階調制御信号は、各ビットが第１ダミー電圧、第１入力階調電圧ないし第ｍ入力階調電圧、及び第１ダミー電圧に一対一で対応する（ｍ＋２）ビット信号である。
【００２０】
階調制御信号は、各ビットが第１ダミー電圧、第１入力階調電圧ないし第ｍ入力階調電圧、及び第１ダミー電圧に一対一で対応する第１ビット信号ないし第（ｍ＋２）ビット信号で構成される。ｋ個のガンマデコーダのそれぞれは、第１ビット信号ないし第（ｍ＋２）ビット信号の活性ビットによって対応する電圧を選択して出力する。
【００２１】
本発明のディスプレイ装置は、複数のデータラインと複数のゲートラインとを備え、それぞれが複数のデータラインのうち対応するデータラインと複数のゲートラインのうち対応するゲートラインとの間に接続された複数の画素と、複数のゲートラインをゲーティングするためのゲートドライバと、複数のデータラインを駆動するためのソースドライバと、を備える。
【００２２】
ソースドライバは、それぞれ多数の階調電圧を含むｋ個のグローバルガンマ電圧信号を出力するグローバルガンマ電圧信号生成部と、映像データによって、ｋ個のグローバルガンマ電圧信号のうち何れか１つを選択し、選択されたグローバルガンマ電圧信号に含まれた特定階調電圧をソースラインに出力するチャンネルドライバと、を備え、ｋ個のグローバルガンマ電圧信号のそれぞれは、多数の階調電圧のそれぞれの前にプリエンファシス電圧を有する。
【００２３】
グローバルブロックは、多数の階調電圧を発生させる階調電圧生成器と、発振信号に基づいて生成されたデジタルコードによって多数のＰＷＭ信号を生成するためのコード生成ブロックと、多数の階調電圧を受信し、デジタルコードによって順に増加または減少する階調電圧と各階調電圧前に相応するプリエンファシス電圧とを含むｋ個のグローバルガンマ電圧信号を発生させるグローバルガンマ電圧信号生成部と、を備える。
【００２４】
グローバルガンマ電圧信号生成部は、デジタルコードに応答して階調制御信号を発生させる階調制御部と、多数の階調電圧のうち一群の電圧である第１階調電圧ないし第ｍ階調電圧、第１階調電圧より低い第１ダミー電圧、及び第ｍ階調電圧より高い第２ダミー電圧を受信し、階調制御信号によって、第１階調電圧ないし第ｍ階調電圧を順に選択して出力するが、第２階調電圧ないし第ｍ階調電圧のそれぞれを出力する前に出力される階調電圧より高いプリエンファシス電圧を所定時間出力するガンマデコーダと、を備える。
【００２５】
本発明のディスプレイ装置の駆動方法は、ディスプレイ装置の複数のデータラインを駆動する方法に関するものであって、多数の階調電圧と１つ以上のダミー電圧とを生成させる段階と、多数の階調電圧のうち一部と１つ以上のダミー電圧を受信し、順に増加または減少する階調電圧に対して各階調電圧前にプリエンファシス電圧を含む多数のグローバルガンマ電圧信号を発生させる段階と、映像データによって、多数のグローバルガンマ電圧信号のうち１つを選択し、該選択されたグローバルガンマ電圧信号で特定の階調電圧をデータラインに出力する段階と、を含む。
【００２６】
１つの階調電圧をデータラインに出力する段階は、映像データの上位ビットによって、多数のグローバルガンマ電圧信号のうち１つを選択する段階と、選択されたグローバルガンマ電圧信号で映像データの下位ビットによって、１つの階調電圧をサンプリングしてデータラインに出力する段階と、を含む。
【００２７】
また、本発明のソースドライバは、それぞれ多数の階調電圧を含むｋ個のグローバルガンマ電圧信号を出力するグローバルブロックと、映像データによって、ｋ個のグローバルガンマ電圧信号のうち何れか１つを選択し、選択されたグローバルガンマ電圧信号に含まれた特定階調電圧をソースラインに出力するチャンネルドライバと、を備える。
【００２８】
グローバルブロックは、第１トランジションノードと第２トランジションノードとの間に連結される少なくとも１つの抵抗素子の有効抵抗が可変される抵抗ストリングを用いて、Ｎレベルの階調電圧を発生させる階調電圧発生器を備える。
【００２９】
第１トランジションノードは、ｋ個のグローバルガンマ電圧信号のうちの１つのグローバルガンマ電圧信号の最も低い階調電圧、または最も高い階調電圧を出力するノードである。また、第２トランジションノードは、ｋ個のグローバルガンマ電圧信号のうち他のグローバルガンマ電圧信号の最も低い階調電圧、または最も高い階調電圧を出力するノードである。
【００３０】
抵抗ストリングは、第１基準電圧を受信するための第１基準ノードと第２基準電圧を受信するための第２基準ノードとの間に直列に接続された多数の抵抗素子を備え、少なくとも１つの抵抗素子は、多数の抵抗素子のうち少なくとも１つである。
【００３１】
少なくとも１つの抵抗素子は、抵抗ストリング内の第１ノードと第２ノードとの間に連結される少なくとも１つの単位抵抗と、少なくとも１つの単位抵抗と直列または並列連結されるヒューズと、を備える。
【００３２】
ヒューズは、初期状態が連結状態であり、選択的に切断されうる。
【００３３】
少なくとも１つの抵抗素子は、抵抗ストリング内の第１ノードと第２ノードとの間に連結される少なくとも１つの単位抵抗と、少なくとも１つの単位抵抗と並列または直列に連結されるスイッチと、を備える。
【００３４】
グローバルブロックは、発振信号に基づいて生成されたデジタルコードによって、多数のＰＷＭ信号を生成するためのコード生成ブロックと、Ｎレベルの階調電圧のうちそれぞれが相応する一群の階調電圧を受信し、デジタルコードにより一群の階調電圧を順に出力することによって、ｋ個のグローバルガンマ電圧信号を生成させるガンマデコーダと、それぞれがｋ個のグローバルガンマ電圧信号のうち相応するグローバルガンマ電圧信号を増幅して出力するガンマアンプと、をさらに備える。
【００３５】
本発明のソースドライバは、少なくとも１つの抵抗素子の有効抵抗を制御するための抵抗制御信号を出力するコントロールブロックをさらに備える。
【００３６】
コントロールブロックは、ガンマアンプのうち隣り合う２つのガンマアンプの出力信号間の電圧差を測定するための測定部と、測定部によって測定された電圧差によって、抵抗制御信号を生成させる抵抗制御信号出力部と、を備える。
【００３７】
コントロールブロックは、抵抗制御信号を保存するためのメモリを備える。
【００３８】
少なくとも１つの抵抗素子は、ｋ個のグローバルガンマ電圧信号のうち何れか１つのグローバルガンマ電圧信号のうち最も低い階調電圧を出力するノードとｋ個のグローバルガンマ電圧信号のうち他のグローバルガンマ電圧信号のうち最も高い階調電圧を出力するノードとの間に連結される。
【００３９】
少なくとも１つの抵抗素子の有効抵抗値によって、ｋ個のグローバルガンマ電圧信号のうち相異なるグローバルガンマ電圧信号に属する隣り合う２つの階調電圧間の電圧差が可変される。
【００４０】
本発明のディスプレイ装置は、複数のデータラインと複数のゲートラインとを備え、それぞれが複数のデータラインのうち対応するデータラインと複数のゲートラインのうち対応するゲートラインとの間に接続された複数の画素と、複数のゲートラインをゲーティングするためのゲートドライバと、ソースドライバと、を備える。
【００４１】
本発明のディスプレイ装置の駆動方法は、ディスプレイ装置の複数のデータラインを駆動する方法に関するものであって、第１基準ノードと第２基準ノードとの間に連結される複数の抵抗素子を備える抵抗ストリング内の第１トランジションノードと第２トランジションノードとの間に連結される少なくとも１つの抵抗素子の有効抵抗を可変して設定する段階と、抵抗ストリングを用いて多数の階調電圧を生成させる段階と、多数の階調電圧を２つ以上の群（ｇｒｏｕｐ）に分けて各群に属する階調電圧を順に出力することによって、それぞれが階段波状の多数のグローバルガンマ電圧信号を発生させる段階と、映像データによって、多数のグローバルガンマ電圧信号のうち１つを選択し、該選択されたグローバルガンマ電圧信号で特定の階調電圧をデータラインに出力する段階と、を含む。
【００４２】
少なくとも１つの抵抗素子の有効抵抗を可変して設定する段階は、少なくとも１つの抵抗素子を少なくとも１つの単位抵抗と単位抵抗に直列または並列連結されるヒューズまたはスイッチをオンまたはオフする段階を含む。
【００４３】
本発明のソースドライバは、グローバルガンマ電圧信号を発生させるグローバルブロック−グローバルガンマ信号は、複数の階調電圧とプリエンファシス電圧とを含み、プリエンファシス電圧は、複数の階調電圧の所定時間前に出力されるグローバルブロックと、映像ディスプレイデータを受信し、グローバルブロックから出力されるグローバルガンマ信号を受信し、イメージディスプレイデータに応答して、複数の階調電圧のうち１つの階調電圧を選択し、選択された階調電圧をソースラインに出力するチャンネルドライバと、を備える。
【００４４】
グローバルブロックは、複数の階調電圧を発生させる階調電圧生成器と、複数のｋ（ｋは、２以上の整数）ガンマデコーダを備えるグローバルガンマ電圧信号生成部と、を備える。ｋガンマデコーダのうち１つのガンマデコーダは、階調電圧の所定時間前にプリエンファシス電圧を出力する。
【００４５】
ｋガンマデコーダのうち１つのガンマデコーダは、階調制御信号に応答して、順に増加する複数の階調電圧の第１階調電圧ないし第ｍ階調電圧（ｍは、２以上の整数）を出力し、第２階調電圧ないし第ｍ階調電圧にそれぞれ相応し、該相応する階調電圧より高いプリエンファシス電圧を出力する。
【００４６】
また、ｋガンマデコーダのうち１つのガンマデコーダは、階調制御信号に応答して、順に減少する複数の階調電圧の第１階調電圧ないし第ｍ階調電圧を出力し、第２階調電圧ないし第ｍ階調電圧にそれぞれ相応し、該相応する階調電圧より低いプリエンファシス電圧を出力する。
【発明の効果】
【００４７】
本発明によれば、ソースドライバ内の非単調性を引き起こすグローバルアンプを無くす代わりに、ガンマ電圧の駆動能力を補完するために、プリエンファシスを使うことによって、グローバルアンプによって引き起こされる非単調性を除去することができる。
【００４８】
また、面積を多く占めて消費電力が大きなグローバルアンプを除去することによって、ソースドライバ、及びそれを備えるディスプレイ装置のサイズ及び電力消耗を減らすことができる。
【００４９】
また、本発明によれば、グローバルアンプ（ガンマアンプ）の入力電圧を制御してグローバルアンプの出力電圧間の間隔を制御することによって、グローバルアンプ間のオフセットを減らし、これにより、ガンマ電圧間の非単調性を減らすことができる。
【図面の簡単な説明】
【００５０】
【図１Ａ】本発明の一実施例によるディスプレイ装置の構成ブロック図である。
【図１Ｂ】図１Ａに示されたディスプレイパネルがＴＦＴ−ＬＣＤパネルである場合、画素の一実施例を示す回路図である。
【図１Ｃ】図１Ａに示されたディスプレイパネルがＯＬＥＤパネルである場合、画素の一実施例を示す回路図である。
【図２】図１Ａに示された本発明の実施例によるソースドライバの概略的なブロック図である。
【図３】図２のソースドライバの構成をさらに詳しく示すブロック図である。
【図４】図３に示されたグローバルブロックの一実施例を示す構成図である。
【図５】図２に示されたチャンネルドライバの一実施例による概略的なブロック図である。
【図６】図３に示されたガンマデコーダの一実施例を示す回路図である。
【図７】本発明の一実施例によるグローバルガンマ電圧信号の理想的な波形図である。
【図８】図７に示されたグローバルガンマ電圧信号を出力するための階調制御信号の理想的な波形図である。
【図９】本発明の他の一実施例によるグローバルガンマ電圧信号の理想的な波形図である。
【図１０】図９に示されたグローバルガンマ電圧信号を出力するための階調制御信号の理想的な波形図である。
【図１１】本発明の比較例によるグローバルガンマ電圧信号の理想的な波形図である。
【図１２】本発明の比較例によるグローバルガンマ電圧信号の理想的な波形図であって、図１１とは異なる波形図である。
【図１３】本発明の一実施例によるディスプレイ装置の駆動方法を示すフローチャートである。
【図１４】図３に示されたグローバルブロックの他の一実施例を示す構成図である。
【図１５】図２に示されたチャンネルドライバの他の一実施例による概略的なブロック図である。
【図１６】図１４に示された抵抗ストリングを細部的に示す図である。
【図１７】図１６に示された抵抗素子の一実施例を示す回路図である。
【図１８】図１７に示された抵抗素子の第１及び第２ヒューズの切断有無による有効抵抗を示す表である。
【図１９Ａ】図１７に示された抵抗素子で第１及び第２ヒューズをいずれも切断していない場合の連結を示す。
【図１９Ｂ】図１７に示された抵抗素子で第１ヒューズのみを切断した場合の連結を示す。
【図１９Ｃ】図１７に示された抵抗素子で第１及び第２ヒューズをいずれも切断した場合の連結を示す。
【図２０】第１及び第２ヒューズの切断有無によって、第１、第２または第３電圧差Ｖｇａｐ０〜Ｖｇａｐ２を有するグローバルガンマ電圧信号を示す図である。
【図２１】抵抗素子の他の実施例を示す回路図である。
【図２２】抵抗素子の他の実施例を示す回路図であって、図２１とは異なる回路図である。
【図２３】図３に示されたグローバルブロックの他の実施例を示す構成図である。
【図２４】図２３に示された抵抗ストリング及びコントロールブロックの細部構成を示す図である。
【図２５】図２４に示された抵抗素子の一実施例を示す回路図である。
【図２６】図２５に示された抵抗素子の第１ないし第２スイッチのオン／オフによる有効抵抗を示す表である。
【図２７】図２５に示された第１ないし第３スイッチのオン／オフによって、第４、第５、第６または第７電圧差Ｖｇａｐ３〜Ｖｇａｐ７を有するグローバルガンマ電圧信号を示す図である。
【図２８】本発明の一実施例によるディスプレイ装置の駆動方法を示すフローチャートである。
【図２９】本発明の一実施例によるディスプレイ装置の駆動方法を示すフローチャートであって、図２８とは異なるフローチャートである。
【図３０】本発明の実施例によるディスプレイ装置を備える電子システムのブロック図である。
【図３１】本発明の一実施例によるディスプレイ装置を備える電子システムのブロック図である。
【発明を実施するための形態】
【００５１】
本明細書または出願に開示されている本発明の実施例についての特定の構造的、または機能的説明は、単に本発明の実施例を説明するための目的として例示されたものであって、本発明の実施例は、多様な形態で実施され、本明細書で説明された実施例に限定されるものと解釈されてはならない。
【００５２】
簡略に説明すれば、これに記述されるシステム及び方法の実施例は、グローバルアンプ、またはバッファのような構成を通じて伝送されるグローバルガンマ電圧信号を生成させるソースドライバ構成を備える。このような方法で、グローバルアンプの間のオフセットによる非単調性の関連問題が減少するか、除去される。これを果たすための実施例は、デコーダ構成変更、例えば、１８（ｍ＋２）：１デコーダ（ｍは、１より大きい整数）を含む。
【００５３】
また、他の実施例では、後述するプリエンファシス電圧生成器を備えるデコーダを含む。他の実施例で、ソースドライバ構成は、グローバルアンプを含む。ここで、抵抗ストリングは、抵抗ストリングの有効抵抗を可変可能なヒューズまたは関連素子を備える。このような方法で、グローバルアンプの出力信号の間の差が制御され、これにより、非単調性及び関連問題を解決することができる。
【００５４】
図１Ａは、本発明の一実施例によるディスプレイ装置の構成ブロック図である。図１Ｂは、図１Ａに示されたディスプレイパネルがＴＦＴ−ＬＣＤパネルである場合の画素の回路図を示す。図１Ｃは、図１Ａに示されたディスプレイパネルがＯＬＥＤパネルである場合の画素の回路図を示す。
【００５５】
図１Ａを参照すると、ディスプレイ装置１０は、ディスプレイパネル２００、制御回路２２０、ゲートドライバ２１０、及びソースドライバ１００を備える。
【００５６】
ディスプレイパネル２００は、複数のデータラインＳ１〜Ｓｓ（ｓは、自然数）、複数のゲートラインＧ１〜Ｇｇ（ｇは、自然数、ｇ＝ｓまたはｇ≠ｓ）、及び単位画素ｃｅｌｌ１を含む多数の画素を含む。多数の画素のそれぞれは、複数のデータラインＳ１〜Ｓｓのうち対応するデータラインと複数のゲートラインＧ１〜Ｇｇのうち対応するゲートラインとの間に接続される。
【００５７】
ディスプレイパネル２００は、ＴＦＴ−ＬＣＤ、ＰＤＰ、ＬＥＤディスプレイ、またはＯＬＥＤのような平板ディスプレイパネルであり得るが、これに限定されるものではない。
【００５８】
ディスプレイパネル２００がＴＦＴ−ＬＣＤパネルである場合、単位画素ｃｅｌｌ１の回路図が図１Ｂに示され、ディスプレイパネルがＯＬＥＤパネルである場合、単位画素ｃｅｌｌ１の回路図が図１Ｃに示されるが、これに限定されないということはいうまでもない。
【００５９】
制御回路２２０は、第１制御信号ＣＯＮ１と第２制御信号ＣＯＮ２とを含む多数の制御信号を発生させる。第１制御信号ＣＯＮ１は、ゲートドライバ２１０に出力され、第２制御信号ＣＯＮ２は、ソースドライバ１００に出力される。制御回路２２０は、水平同期信号と垂直同期信号とに基づいて、第１制御信号ＣＯＮ１、第２制御信号ＣＯＮ２、及びデータＤＡＴＡを発生させうる。
【００６０】
ゲートドライバ２１０は、第１制御信号ＣＯＮ１に応答して、ゲートラインＧ１ないしＧｇを順に駆動する。例えば、第１制御信号ＣＯＮ１は、ゲートラインの走査の開始を指示する指示信号であり得る。
【００６１】
ソースドライバ１００は、制御回路２２０から出力された第２制御信号ＣＯＮ２及びデジタル映像データＤＡＴＡに応答して、ソースラインＳ１ないしＳｓを駆動する。ソースラインＳ１ないしＳｓをデータラインとも言い、１つのデータラインを駆動するためのドライバーをチャンネルドライバと言う。
【００６２】
図２は、図１Ａに示された本発明の実施例によるソースドライバ１００の概略的なブロック図であり、図３は、図２のソースドライバ１００の構成をさらに詳しく示すブロック図である。
【００６３】
図２ないし図３を参照すると、ソースドライバ（データラインドライバーとも称する）１００は、グローバルブロック１７０、及びチャンネルドライビングパートを含む。チャンネルドライビングパートは、多数のチャンネルドライバ５００を含む。
【００６４】
グローバルブロック１７０は、発振信号に基づいて生成されたデジタルコードＣＯＤＥによって、多数のＰＷＭ信号Ｔｒａｃｋ＜０：ｍ−１＞（ｍは、２以上の整数）と、ｋ（２以上の整数）個のグローバルガンマ電圧信号Ａ１ないしＡｋとを生成させる。多数のチャンネルドライバ５００のそれぞれは、多数のＰＷＭ信号Ｔｒａｃｋ＜０：ｍ−１＞、ｋ個のグローバルガンマ電圧信号Ａ１ないしＡｋ、及びデジタル映像データに応答して、ディスプレイパネル２００に具現された多数のソースライン、または、データラインのそれぞれを駆動する。これにより、ディスプレイパネル２００の各画素は、映像データをディスプレイする。グローバルブロック１７０とチャンネルドライバ５００との構成及び動作は、図４及び図５を参照して、詳しく後述する。
【００６５】
グローバルブロック１７０は、あらゆるチャンネルにおいて共通のブロックであって、コード生成ブロック１８０、階調電圧生成器１９０、及びグローバルガンマ電圧信号生成部１９５を備える。
【００６６】
チャンネルドライビングパートは、各チャンネルを駆動するための回路であって、メモリ１１０、ラッチ部１２０、データ比較部１３０、レベルシフターブロック１４０、デコーディング部１５０、出力回路１６０を備える。
【００６７】
チャンネルドライビングパートで１つのデータラインを駆動するための回路をチャンネルドライバ５００と称する。したがって、チャンネルドライビングパートは、複数、例えば、チャンネル数ほど、のチャンネルドライバ５００を備える。
【００６８】
グローバルブロック１７０の出力は、各チャンネルドライバ５００の入力で共通して連結される。
【００６９】
パネル２００（図１Ａ参照）が、Ｒ、Ｇ、Ｂ画素を含む場合、チャンネルドライバの数は、３×ｎ個であり得る。ここで、ｎは、自然数である。例えば、ソースドライバ１００がＱＶＧＡ（Ｑｕａｒｔｅｒ Ｖｉｄｅｏ Ｇｒａｐｈｉｃ Ａｒｒａｙ）を駆動する場合、ｎは、２４０であり、データラインの数ｓは、３×ｎ＝７２０個であり得る。すなわち、チャンネルドライバが駆動しなければならないチャンネルの数は、７２０チャンネルであり得る。この場合、グローバルブロック１７０の出力は、７２０個チャンネルドライバの各入力で共通連結される。
【００７０】
図４は、図３に示されたグローバルブロックの一実施例を示す構成図である。
これを参照すると、グローバルブロック１７０は、コード生成ブロック１８０、階調電圧生成器２９０、及びグローバルガンマ電圧信号生成部２９５を含む。
【００７１】
コード生成ブロック１８０は、発振器（ｏｓｃｉｌｌａｔｏｒ）３１０、周波数分周器３２０、コード生成器３３０、及びＰＷＭ信号生成器３４０を備える。発振器３１０は、既定の周波数の発振信号を発生させる。既定の周波数は、１．５ＭＨｚ〜２．５ＭＨｚであり得るが、これに限定されるものではない。
【００７２】
周波数分周器３２０は、発振器３１０で発生した発振信号の周波数を既定の分周率、例えば、１、２、３、４などで分周し、該分周された発振信号を発生させる。例えば、発振信号の周期が０．５μｓと仮定すれば、分周率が１である場合、分周された発振信号の周期も０．５μｓである。分周率が２である場合、分周された発振信号の周期は、発振信号の周期の２倍である１μｓ、分周率が３である場合、分周された発振信号の周期は、発振信号の周期の３倍である１．５μｓになりうる。分周率は、実数であり、図示しないレジスタによって制御される。
【００７３】
コード生成器３３０は、周波数分周器３２０によって生成された分周された周波数を有する発振信号をカウントして、該カウント結果として、デジタルコードＣＯＤＥを生成させる。コード生成器３３０は、カウンタとして具現可能である。例えば、コード生成器３３０は、発振信号の立ち上がりエッジまたは立ち下がりエッジの個数をカウントし、該カウント結果に相応するｈビットデジタルコードＣＯＤＥを生成することができる。
【００７４】
ここで、ｈは、自然数であり、本発明の一実施例では、コード生成器３３０は、４ビットカウンタと仮定する。この場合、カウンタは、０（例えば、００００）から１５（例えば、１１１１）まで分周された発振信号の毎周期ごとに１ずつ増加する４ビットデジタルコードＣＯＤＥを出力することができる。
【００７５】
ＰＷＭ信号生成器３４０は、コード生成器３３０によって生成された４ビットデジタルコードＣＯＤＥを受信し、これをパルス幅変調して多数のＰＷＭ信号Ｔｒａｃｋ＜０：１５＞を生成させる。例えば、４ビットデジタルコードＣＯＤＥが、００００から１１１１まで順に増加する時、ＰＷＭ信号生成器３４０は、１ＬＳＢ（ｌｅａｓｔ ｓｉｇｎｉｆｉｃａｎｔ ｂｉｔ）周期でパルス幅が増加する多数のＰＷＭ信号Ｔｒａｃｋ＜０：１５＞を生成させる。
【００７６】
階調電圧生成器２９０は、２つ以上の基準電圧ＶＩＮＰ０〜ＶＩＮＰ１２７またはＶＩＮＮ０〜ＶＩＮＮ１２７を入力されて、Ｎ（Ｎは、自然数）個の階調電圧Ｖ０〜ＶＮ−１を生成させる。そのために、階調電圧生成器１９０は、抵抗ストリング４５０を備えることができる。
【００７７】
階調電圧生成器２９０は、また１つ以上のダミー電圧Ｖ０＿ｄｕｍｍｙ、Ｖ２５５＿ｄｕｍｍｙを生成することができる。ダミー電圧Ｖ０＿ｄｕｍｍｙ、Ｖ２５５＿ｄｕｍｍｙは、ソースドライバ１００の外部から供給され、階調電圧生成器１９０の内部で生成することもできる。例えば、階調電圧生成器１９０は、抵抗ストリング４５０を利用するか、または図示しない電荷ポンプ（ｃｈａｒｇｅ ｐｕｍｐ）を用いてダミー電圧Ｖ０＿ｄｕｍｍｙ、Ｖ２５５＿ｄｕｍｍｙを生成することができるが、これに限定されるものではない。
【００７８】
本発明の一実施例では、階調電圧生成器２９０は、１２８レベルの基準電圧ＶＩＮＰ０〜ＶＩＮＰ１２７またはＶＩＮＮ０〜ＶＩＮＮ１２７を受信してＮ（例えば、６４、１２８、または２５６レベル）の階調電圧Ｖ０〜ＶＮ−１と第１及び第２ダミー電圧Ｖ０＿ｄｕｍｍｙ、Ｖ２５５＿ｄｕｍｍｙとを生成させる。本実施例では、Ｎは、２５６であり、２５６レベルの階調電圧Ｖ０〜Ｖ２５５は、階調電圧Ｖ０から階調電圧Ｖ２５５まで順に減少すると仮定する。しかし、これに限定されず、階調電圧間の間隔が一定である必要もない。第１ダミー電圧Ｖ０＿ｄｕｍｍｙは、最も高い階調電圧Ｖ０より高く、第２ダミー電圧Ｖ２５５＿ｄｕｍｍｙは、最も低い階調電圧Ｖ２５５より低いことがある。
本発明の他の実施例では、２５６レベルの階調電圧Ｖ０〜Ｖ２５５は、階調電圧Ｖ０から階調電圧Ｖ２５５まで順に増加することができる。
【００７９】
抵抗ストリング４５０は、１つの基準電圧を受信するためのノードと異なる基準電圧を受信するためのノードとの間に直列に接続された多数の抵抗素子を備え、２つの基準電圧間を分割することによって、複数、例えば、２５６個、の階調電圧（例えば、Ｖ０〜Ｖ２５５）を発生させる。２５６個の階調電圧を２５６グレーＤＣ電圧と称する。しかしながら、２つの基準電圧間の分割数はこれに限定されない。
【００８０】
グローバルガンマ電圧信号生成部２９５は、複数の階調電圧Ｖ０〜Ｖ２５５を受信し、ｋ個のグローバルガンマ電圧信号Ａ１〜Ａｋを発生させる。ここで、ｋは、２以上の自然数であり、本実施例では、１６であるが、これに限定されるものではない。
【００８１】
各グローバルガンマ電圧信号Ａ１〜Ａｋは、それぞれｍ（ｍは自然数）レベルの階調電圧を含む。ここで、ｍは、階調電圧の数（例えば、２５６）／ｋであり得る。ｋ個のグローバルガンマ電圧信号Ａ１〜Ａｋのそれぞれは、順に増加または減少するｍ個の階調電圧を含む。グローバルガンマ電圧信号Ａ１〜Ａｋのそれぞれは、各階調電圧前に各階調電圧に対応するプリエンファシス電圧を含む。
【００８２】
そのために、グローバルガンマ電圧信号生成部２９５は、ｋ個のガンマデコーダ６１−１〜６１−１６を含む。本発明の一実施例では、ｋ、例えば、１６個のガンマデコーダ６１−１〜６１−１６のそれぞれは、ｒ（ｒは、ｍより大きい自然数）、例えば、１８個の入力信号、すなわち、ｍ個の階調電圧と少なくとも１つのダミー電圧を受信して、１つのグローバルガンマ電圧信号に出力するｒ：１デコーダとして具現可能であるが、これに限定されるものではない。ここで、ｍは、２ｈであって、ｈが４である場合、ｍは、１６になるが、これに限定されるものではない。また、ｒは、１つのガンマデコーダに入力される電圧の数であって、本実施例では、少なくとも１つのダミー電圧によって、ｍ＋１、ｍ＋２などであり得る。例えば、デコーダは、１８（ｍ＋２）：１デコーダであり得る。しかし、本発明が、これに限定されるものではない。
【００８３】
ガンマデコーダ６１−１〜６１−１６のそれぞれは、全体階調電圧Ｖ０〜Ｖ２５５のうち割り当てられたｍ個の階調電圧（以下、「第１ないし第ｍ階調電圧」という）を受信し、階調制御信号Ｇｒａｙ＿ｃｎｔ＜０：ｒ−１＞によって、第１ないし第ｍ階調電圧を順に選択して出力するが、第１ないし第ｍ階調電圧のそれぞれを出力する前に出力される階調電圧より高いか、低いプリエンファシス電圧を所定時間出力する。
【００８４】
図６は、図４に示されたガンマデコーダ６１−１の一実施例を示す回路図である。これを参照すると、ガンマデコーダ６１−１は、ｒ個のスイッチを含んで具現されうる。各スイッチは、ｒビットで構成される階調制御信号Ｇｒａｙ＿ｃｎｔ＜０：ｒ−１＞のうち当該ビット信号に応答して、オンまたはオフになりうる。他のガンマデコーダ６１−２ないし６１−１６も、ガンマデコーダ６１−１と同様に具現されうるので、これについての説明は省略する。
【００８５】
図７及び図９は、それぞれ本発明の実施例による第１グローバルガンマ電圧信号の理想的な波形図である。図８及び図１０は、それぞれ図７及び図９に示された第１グローバルガンマ電圧信号を発生させるための本発明の実施例による階調制御信号の理想的な波形図である。
【００８６】
図７及び図８は、ポジティブガンマである場合の第１グローバルガンマ電圧信号及び階調制御信号を示す。これを参照して、ポジティブガンマである場合のガンマデコーダ６１−１〜６１−１６の動作を記述すれば、次の通りである。
【００８７】
第１ガンマデコーダ６１−１は、少なくとも１つのダミー電圧、例えば、Ｖ０＿ｄｕｍｍｙ、Ｖ１５＿ｄｕｍｍｙ、及び２５６個の階調電圧Ｖ０〜Ｖ２５５のうちから第１群の階調電圧Ｖ０〜Ｖ１５を受信し、階調制御信号ＧＲＡＹ＿ＣＮＴ＜０：１７＞によってプリエンファシス電圧と第１群の階調電圧Ｖ０〜Ｖ１５とを含む第１グローバルガンマ電圧信号Ａ１を出力する。
【００８８】
階調制御信号ＧＲＡＹ＿ＣＮＴ＜０：１７＞の各ビットは、第１ダミー電圧Ｖ０＿ｄｕｍｍｙ、第１群の階調電圧Ｖ０〜Ｖ１５、及び第２ダミー電圧Ｖ１５＿ｄｕｍｍｙに対応する。例えば、階調制御信号ＧＲＡＹ＿ＣＮＴ＜０：１７＞のＬＳＢ（ＧＲＡＹ＿ＣＮＴ＜０＞）からＭＳＢ（ＧＲＡＹ＿ＣＮＴ＜１７＞）まで各ビットは、第１ダミー電圧Ｖ０＿ｄｕｍｍｙ、第１群の階調電圧Ｖ０〜Ｖ１５ないし第２ダミー電圧Ｖ１５＿ｄｕｍｍｙに対応しうる。
【００８９】
階調制御信号ＧＲＡＹ＿ＣＮＴ＜０：１７＞のうち何れか１つのビットが活性化（例えば、ハイレベル）されれば、第１ダミー電圧Ｖ０＿ｄｕｍｍｙ、第１群の階調電圧Ｖ０〜Ｖ１５、及び第２ダミー電圧Ｖ１５＿ｄｕｍｍｙのうち当該電圧が選択されて出力される。
【００９０】
例えば、４ビットデジタルコードＣＯＤＥが００００から１１１１まで順に増加する時、第１ガンマデコーダ６１−１は、階調電圧Ｖ１５から階調電圧Ｖ０まで順に選択して出力するが、各階調電圧を出力する前に、出力される階調電圧より高いプリエンファシス電圧を所定時間出力する。
【００９１】
例えば、第１ガンマデコーダ６１−１は、０００１のデジタルコードに応答して、出力される階調電圧Ｖ１４より１階段高い階調電圧Ｖ１３をプリエンファシス電圧として所定時間先に出力した後、階調電圧Ｖ１４を出力し、００１０のデジタルコードに応答して、出力される階調電圧Ｖ１３より１階段高い階調電圧Ｖ１２をプリエンファシス電圧として所定時間先に出力した後、階調電圧Ｖ１３を出力し、００１１のデジタルコードに応答して、出力される階調電圧Ｖ１２より１階段高い階調電圧Ｖ１３をプリエンファシス電圧として所定時間先に出力した後、階調電圧Ｖ１２を出力することができる。同様に、デジタルコードＣＯＤＥが１ずつ増加する度に、出力される階調電圧より１階段高い階調電圧をプリエンファシス電圧として所定時間先に出力した後、当該階調電圧を出力することができる。最後に、階調電圧Ｖ０を出力する前には、階調電圧Ｖ０より高い第１ダミー電圧Ｖ０＿ｄｕｍｍｙを所定時間先に出力した後、階調電圧Ｖ０を出力する。
【００９２】
そのために、デジタルコードＣＯＤＥに応答して階調制御信号ＧＲＡＹ＿ＣＮＴ＜０：１７＞を発生させる階調制御部６３は、４ビットデジタルコードＣＯＤＥが００００から１１１１まで順に増加する時、図８に示したような階調制御信号ＧＲＡＹ＿ＣＮＴ＜０：１７＞を出力することができる。
【００９３】
第１ガンマデコーダ６１−１と同様に、第２ガンマデコーダ６１−２は、少なくとも１つのダミー電圧（例えば、Ｖ１６＿ｄｕｍｍｙ、Ｖ３１＿ｄｕｍｍｙ）、及び２５６個の階調電圧Ｖ０〜Ｖ２５５のうちから第２群の階調電圧Ｖ１６〜Ｖ３１を受信し、階調制御信号ＧＲＡＹ＿ＣＮＴ＜０：１７＞によってプリエンファシス電圧と第２群の階調電圧Ｖ１６〜Ｖ３１とを含む第２グローバルガンマ電圧信号Ａ２を出力する。ここで、ダミー電圧Ｖ１６＿ｄｕｍｍｙは、階調電圧Ｖ１６より１階段高い階調電圧Ｖ１５であり、ダミー電圧Ｖ３１＿ｄｕｍｍｙは、階調電圧Ｖ３１より１階段低い階調電圧Ｖ３２であり得るが、これに限定されるものではない。
【００９４】
第１６ガンマデコーダ６１−１６は、少なくとも１つのダミー電圧（例えば、Ｖ１６＿ｄｕｍｍｙ、Ｖ２５５＿ｄｕｍｍｙ）、及び２５６個の階調電圧Ｖ０〜Ｖ２５５のうちから第１６群の階調電圧Ｖ２４０〜Ｖ２５５を受信し、階調制御信号ＧＲＡＹ＿ＣＮＴ＜０：１７＞によってプリエンファシス電圧と第１６群の階調電圧Ｖ２４０〜Ｖ２５５とを含む第１６グローバルガンマ電圧信号Ａ１６を出力する。
【００９５】
第２ないし第１６ガンマデコーダ６１−２〜６１−１６のそれぞれの具体的な動作は、第１ガンマデコーダ６１−１と同一であるので、これについての詳細な説明は省略する。
【００９６】
図９及び図１０は、ネガティブガンマである場合の第１グローバルガンマ電圧信号及び階調制御信号を示す。これを参照して、ネガティブガンマである場合のガンマデコーダ６１−１〜６１−１６の動作を記述すれば、次の通りである。
【００９７】
第１ガンマデコーダ６１−１は、少なくとも１つのダミー電圧（例えば、Ｖ０＿ｄｕｍｍｙ、Ｖ１５＿ｄｕｍｍｙ）、及び２５６個の階調電圧Ｖ０〜Ｖ２５５のうちから第１群の階調電圧Ｖ０〜Ｖ１５を受信し、階調制御信号ＧＲＡＹ＿ＣＮＴ＜０：１７＞によってプリエンファシス電圧と第１群の階調電圧Ｖ０〜Ｖ１５とを含む第１グローバルガンマ電圧信号Ａ１を出力する。
【００９８】
階調制御信号ＧＲＡＹ＿ＣＮＴ＜０：１７＞の各ビットは、第１ダミー電圧Ｖ０＿ｄｕｍｍｙ、第１群の階調電圧Ｖ０〜Ｖ１５、及び第２ダミー電圧Ｖ１５＿ｄｕｍｍｙに対応する。階調制御信号ＧＲＡＹ＿ＣＮＴ＜０：１７＞のうち何れか１つのビットが活性化（例えば、ハイレベル）されれば、第１ダミー電圧Ｖ０＿ｄｕｍｍｙ、第１群の階調電圧Ｖ０〜Ｖ１５、及び第２ダミー電圧Ｖ１５＿ｄｕｍｍｙのうち当該電圧が選択されて出力される。
【００９９】
例えば、４ビットデジタルコードＣＯＤＥが００００から１１１１まで順に増加する時、第１ガンマデコーダ６１−１は、階調電圧Ｖ０から階調電圧Ｖ１５まで順に選択して出力するが、各階調電圧を出力する前に、出力される階調電圧より低いプリエンファシス電圧を所定時間出力する。
【０１００】
例えば、第１ガンマデコーダ６１−１は、０００１のデジタルコードに応答して、出力される階調電圧Ｖ１より１階段低い階調電圧Ｖ２をプリエンファシス電圧として所定時間先に出力した後、階調電圧Ｖ１を出力し、００１０のデジタルコードに応答して、出力される階調電圧Ｖ２より１階段低い階調電圧Ｖ３をプリエンファシス電圧として所定時間先に出力した後、階調電圧Ｖ２を出力し、００１１のデジタルコードに応答して、出力される階調電圧Ｖ３より１階段低い階調電圧Ｖ４をプリエンファシス電圧として所定時間先に出力した後、階調電圧Ｖ３を出力することができる。同様に、デジタルコードＣＯＤＥが１ずつ増加する度に、出力される階調電圧より１階段低い階調電圧をプリエンファシス電圧として所定時間先に出力した後、当該階調電圧を出力することができる。最後に、階調電圧Ｖ１５を出力する前には、階調電圧Ｖ１５より低い第２ダミー電圧Ｖ１５＿ｄｕｍｍｙを所定時間出力した後、階調電圧Ｖ１５を出力する。
【０１０１】
そのために、デジタルコードＣＯＤＥに応答して階調制御信号ＧＲＡＹ＿ＣＮＴ＜０：１７＞を発生させる階調制御部６３は、４ビットデジタルコードＣＯＤＥが００００から１１１１まで順に増加する時、図１０に示したような階調制御信号ＧＲＡＹ＿ＣＮＴ＜０：１７＞を出力することができる。
【０１０２】
第１ガンマデコーダ６１−１と同様に、第２ガンマデコーダ６１−２は、少なくとも１つのダミー電圧（例えば、Ｖ１６＿ｄｕｍｍｙ、Ｖ３１＿ｄｕｍｍｙ）、及び２５６個の階調電圧Ｖ０〜Ｖ２５５のうちから第２群の階調電圧Ｖ１６〜Ｖ３１を受信し、階調制御信号ＧＲＡＹ＿ＣＮＴ＜０：１７＞によってプリエンファシス電圧と第２群の階調電圧Ｖ１６〜Ｖ３１とを含む第２グローバルガンマ電圧信号Ａ１を出力する。ここで、ダミー電圧Ｖ１６＿ｄｕｍｍｙは、階調電圧Ｖ１６より１階段高い階調電圧Ｖ１５であり、ダミー電圧Ｖ３１＿ｄｕｍｍｙは、階調電圧Ｖ３１より１階段低い階調電圧Ｖ３２であり得るが、これに限定されるものではない。
【０１０３】
第１６ガンマデコーダ６１−１６は、少なくとも１つのダミー電圧（例えば、Ｖ１６＿ｄｕｍｍｙ、Ｖ２５５＿ｄｕｍｍｙ）、及び２５６個の階調電圧Ｖ０〜Ｖ２５５のうちから第１６群の階調電圧Ｖ２４０〜Ｖ２５５を受信し、階調制御信号ＧＲＡＹ＿ＣＮＴ＜０：１７＞によってプリエンファシス電圧と第１６群の階調電圧Ｖ２４０〜Ｖ２５５とを含む第１６グローバルガンマ電圧信号Ａ１６を出力する。
【０１０４】
第２ないし第１６ガンマデコーダ６１−２〜６１−１６のそれぞれの具体的な動作は、第１ガンマデコーダ６１−１と同一であるので、これについての詳細な説明は省略する。
【０１０５】
前述したように、ガンマデコーダ６１−１〜６１−１６は、２５６個の階調電圧をｍ個ずつ入力され、また少なくとも１つのダミー電圧を入力されて、該入力されたｍ個の階調電圧を当該グローバルガンマラインに順に出力するが、各階調電圧に相応するプリエンファシス電圧を先に出力する。
【０１０６】
ガンマデコーダ６１−１〜６１−１６の出力は、ガンマアンプやバッファを経ずに、各チャンネルドライバ５００に入力される。
【０１０７】
前述したように、本発明の一実施例によれば、ガンマデコーダ６１−１〜６１−１６が階調電圧を出力する前に当該階調電圧レベルより高い、または、低いプリエンファシス電圧を出力することによって、ガンマアンプやバッファなしも、階調電圧を各チャンネルドライバに駆動することができる。したがって、グローバルアンプによって引き起こされる非単調性を除去し、また、面積を多く占めて消費電力が大きなグローバルアンプを除去することによって、ソースドライバ、及びそれを含むディスプレイ装置のサイズ及び電力消耗を減らすことができる。
【０１０８】
図５は、図２に示されたチャンネルドライバの概略的なブロック図である。
【０１０９】
図５を参照すると、チャンネルドライバ５００は、メモリ５１０、データラッチ５２０、データ比較器５３０、第１及び第２レベルシフター５４１、５４２、デコーダ５５０、及び出力回路５６０を含む。
【０１１０】
データラッチ５２０は、メモリ５１０に保存された映像データのうち当該チャンネル（例えば、第１データライン）に該当する所定ビット数（例えば、８ビット）のチャンネルデータを入力されて保存する。データラッチ５２０は、保存されたチャンネルデータに上位信号（例えば、上位４ビット、ＤＵ＜７：４＞）と下位信号（例えば、下位４ビット、ＤＬ＜３：０＞）とに分けてそれぞれ出力する。
【０１１１】
上位信号ＤＵ＜７：４＞は、第１レベルシフター５４１に、下位信号ＤＬ＜３：０＞は、データ比較部５３０に入力される。
【０１１２】
データ比較部５３０は、ＰＷＭ信号Ｔｒａｃｋ＜０：１５＞とチャンネルデータの下位信号ＤＬ＜３：０＞とを比較して、下位信号ＤＬ＜３：０＞にマッチングされるＰＷＭ信号を選択して、選択ＰＷＭ信号ＴＰとして出力する。
【０１１３】
例えば、データラッチ５２０に保存されたチャンネルデータのうち下位４ビットのデータＤＬ＜３：０＞があらかじめデータ比較部５３０に入力され、その後、ＰＷＭ信号Ｔｒａｃｋ＜０：１５＞が入力される。データ比較部５３０は、１６個のＰＷＭ信号Ｔｒａｃｋ＜０：１５＞のうちにチャンネルデータの下位信号ＤＬ＜３：０＞によって選択された１個のＰＷＭ信号を選択ＰＷＭ信号ＴＰとして出力する。
【０１１４】
第１レベルシフター５４１、及び第２レベルシフター５４２は、入力信号の電圧レベルをアップシフトする。例えば、選択されたＰＷＭ信号ＴＰは、ロジックレベル（例えば、ＶＤＤ）であるのに反して、出力回路５６０のスイッチ５６１〜５６４を制御しようとすれば、４〜６Ｖ程度が必要であるので、レベルアップシフター（Ｌｅｖｅｌ Ｕｐ Ｓｈｉｆｔｅｒ）が必要である。
【０１１５】
したがって、第２レベルシフター５４２は、ロジックレベルのＴＰ信号の電圧レベルを既定の電圧レベル（例えば、４ないし６Ｖ）でシフトして出力する。また第２レベルシフター５４２は、スイッチ制御信号Ｓ０〜Ｓ３のタイミングをコントロールするための図示しないスイッチタイミングコントローラを備える。
【０１１６】
第１レベルシフター５４１は、チャンネルデータの上位信号ＤＵ＜７：４＞の電圧レベルをシフトして出力する。例えば、データラッチ５２０から出力される上位４ビット信号ＤＵ＜７：４＞は、ロジックハイＶＤＤレベルであり、４ビットデコーダ５５０を制御しようとすれば、４〜６Ｖ程度が必要である。したがって、第１レベルシフター５４１は、ロジックレベルの上位信号ＤＵ＜７：４＞の電圧レベルを既定の電圧レベル（例えば、４ないし６Ｖ）でシフトして出力する。
【０１１７】
４ビットデコーダ５５０は、チャンネルデータの上位信号ＤＵ＜７：４＞に応答して１６個のグローバルガンマ電圧信号Ａ１〜Ａ１６のうち１個を選択する。
【０１１８】
４ビットデコーダ５５０は、ｋ（例えば、１６個）のグローバルガンマ電圧信号Ａ１〜Ａ１６を出力回路５６０の入力Ｖｉｎに選択的に伝送するための複数のスイッチを備える。複数のスイッチのそれぞれは、グローバルガンマ電圧信号ラインと、出力回路５６０の入力ノードの間に位置し、第１レベルシフター５４１の出力信号（すなわち、シフトされた上位信号）に応答して開閉されうる。
【０１１９】
したがって、４ビットデコーダ５５０の複数のスイッチは、チャンネルデータ８ビットのうち上位４ビットによって制御されることによって、各階調電圧前に一段階高い（または、低い）プリエンファシス電圧を有するｋ個のグローバルガンマ電圧信号のうち１つを選択して出力回路５６０の入力ノードに提供することができる。
【０１２０】
すなわち、デコーダ５５０は、上位４ビットＤＵ＜７：４＞に応答してｋ個のグローバル階調電圧信号Ａ１、Ａ２、Ａ３、ないしＡ１６のうちから何れか１つのグローバル階調電圧信号を選択的に出力する。上位４ビットＤＵ＜７：４＞が“００００”、“０００１”、“００１０”、または“１１１１”である場合、デコーダ５５０は、第１グローバルガンマ電圧信号Ａ１、第２グローバルガンマ電圧信号Ａ２、第３グローバルガンマ電圧信号Ａ３、または第１６グローバルガンマ電圧信号Ａ１６を出力する。
【０１２１】
出力回路５６０は、キャパシタＣＨ、多数のスイッチ５６１〜５６４、及び演算増幅器５７０を含む。出力回路５６０は、キャパシタＣＨとそれぞれのスイッチ５６１〜５６４のスイッチング動作を用いて、デコーダ５５０から出力されたグローバルガンマ電圧信号Ｖｉｎに含まれた多数の階調電圧レベルのうちから特定階調電圧レベルに対してサンプリング−ホールディング動作を行い、サンプリング−ホールディング動作によってキャパシタＣＨにホールドされた電圧を演算増幅器５７０を用いて増幅して出力する。ここで、それぞれのスイッチ５６１〜５６４は、伝送ゲートとして具現されることもあり、ＭＯＳＦＥＴまたは関連電子回路として具現されることもある。
【０１２２】
チャンネルドライバ５００の構成及び動作については、特許文献１に開示された内容が参照される。
【０１２３】
図１１は、ポジティブガンマである場合の本発明の比較例による第１グローバルガンマ電圧信号を示す。これを参照すると、本発明の比較例による第１グローバルガンマ電圧信号は、図１１に示したように、階調電圧Ｖ１５から階調電圧Ｖ０まで順に出力されるだけであり、プリエンファシス電圧が存在しない。
【０１２４】
図１２は、ネガティブガンマである場合の本発明の比較例による第１グローバルガンマ電圧信号を示す。これを参照すると、本発明の比較例による第１グローバルガンマ電圧信号は、図１２に示したように、階調電圧Ｖ０から階調電圧Ｖ１５まで順に出力されるだけであり、プリエンファシス電圧が存在しない。
【０１２５】
このように、図１１及び図１２に示された本発明の比較例による第１グローバルガンマ電圧信号が、各チャンネルドライバに駆動されるためには、ガンマアンプが必ず必要である。この場合、ガンマアンプによる非単調性、面積の増加、及び電力消耗の増加が発生する。
【０１２６】
一方、本発明の実施例によれば、グローバルガンマ電圧信号には、各階調電圧前にプリエンファシス電圧が掛けられることによって、ガンマアンプを使用することなく各チャンネルドライバを十分に駆動することができる。
【０１２７】
図１３は、本発明の一実施例によるディスプレイ装置の駆動方法を示すフローチャートである。図１３に示されたディスプレイ装置の駆動方法は、図２ないし図５に示されたソースドライバ１００によって実行可能である。
【０１２８】
ソースドライバ１００の階調電圧生成器１９０は、多数の階調電圧と１つ以上のダミー電圧とを生成させる（ステップＳ１０）。１つ以上のダミー電圧は、外部から供給されるか、電荷ポンプなどによって生成されることもある。
【０１２９】
グローバルガンマ電圧信号生成部１９５は、多数の階調電圧と１つ以上のダミー電圧とを受信し、順に増加または減少する階調電圧に対して、各階調電圧前にプリエンファシス電圧を含む多数のグローバルガンマ電圧信号を発生させる（ステップＳ２０）。
【０１３０】
ソースドライバ１００のチャンネルドライバ５０は、ラッチされた各チャンネルデータを上位ビットＤＵ＜７：４＞と下位ビットＤＬ＜３：０＞とに分離し、チャンネルデータを上位ビットＤＵ＜７：４＞によって多数のグローバルガンマ電圧信号のうち１つを選択する（ステップＳ３０）。そして、ソースドライバ１００のチャンネルドライバ５００は、また選択されたグローバルガンマ電圧信号でチャンネルデータの下位ビットＤＬ＜３：０＞に応答して特定の階調電圧をデータラインに出力する（ステップＳ４０）。
【０１３１】
図１４は、図３に示されたグローバルブロック１７０の他の一実施例を示す構成図である。これを参照すると、グローバルブロック１７０は、コード生成ブロック１８０、階調電圧生成器１９０、及びグローバルガンマ電圧信号生成部１９５を含む。図１４に示されたグローバルブロックは、図４に示されたグローバルブロックと類似しているので、差異点を中心に記述する。
【０１３２】
階調電圧生成器１９０は、２つ以上の基準電圧ＶＩＮＰ０〜ＶＩＮＰ３１またはＶＩＮＮ０〜ＶＩＮＮ３１を入力されてＮ（Ｎは、自然数）の階調電圧Ｖ０〜ＶＮ−１を生成させる。そのために、階調電圧生成器１９０は、抵抗ストリング４００を備えることができる。
【０１３３】
本発明の一実施例では、階調電圧生成器１９０は、３２レベルの基準電圧ＶＩＮＰ０〜ＶＩＮＰ３１またはＶＩＮＮ０〜ＶＩＮＮ３１を受信してＮ（例えば、６４、１２８、または２５６レベル）の階調電圧Ｖ０〜ＶＮ−１を生成させる。本実施例では、Ｎは、６４であり、６４レベルの階調電圧Ｖ０〜Ｖ６３は、階調電圧Ｖ０から階調電圧Ｖ６３まで順に減少すると仮定する。しかし、これに限定されず、階調電圧間の間隔が一定である必要もない。本発明の他の実施例では、６４レベルの階調電圧Ｖ０〜Ｖ６３は、階調電圧Ｖ０から階調電圧Ｖ６３まで順に増加することができる。
【０１３４】
抵抗ストリング４００は、１つの基準電圧を受信するためのノードＲＮ１と異なる基準電圧を受信するためのノードＲＮ２との間に直列に接続された多数の抵抗素子を備え、２つの基準電圧間を分割することによって、例えば、６４個などの複数の階調電圧、例えば、Ｖ０〜Ｖ６３を発生させる。抵抗ストリング４００の多数の抵抗素子のうち少なくとも１つの抵抗素子４０１は、その有効抵抗が可変されうる構造を有する。６４個の階調電圧を６４グレーＤＣ電圧であると言う。しかしながら、階調電圧の個数はこれに限定されない。
【０１３５】
抵抗ストリング４００の構成及び動作については、図１６ないし図２２及び図２４ないし図２７を参照して詳しく後述する。
【０１３６】
グローバルガンマ電圧信号生成部１９５は、ｋ個のガンマデコーダ４１１〜４１４とｋ個のガンマアンプ４２１〜４２４とを含む。
【０１３７】
グローバルガンマ電圧信号生成部１９５は、コード生成ブロック１８０から出力されるデジタルコードＣＯＤＥによってｋ個のグローバルガンマ電圧信号Ａ１〜Ａｋを発生させる。ここで、ｋは、２以上の自然数であり、本実施例では、４であるが、これに限定されるものではない。
【０１３８】
各グローバルガンマ電圧信号Ａ１〜Ａｋは、それぞれｍ個（ｍは自然数）の階調電圧を含む。例えば、ｍは、６４であり得る。すなわち、ｋ個のグローバルガンマ電圧信号Ａ１〜Ａｋのそれぞれは、順に増加または減少するｍ個の階調電圧を含む。
【０１３９】
そのために、グローバルガンマ電圧信号生成部１９５は、ｋ、ここでは４個のガンマデコーダ４１１〜４１４を含む。本発明の一実施例では、ｋ個のガンマデコーダ４１１〜４１４のそれぞれは、ｍ、ここでは１６個の入力信号、すなわち、１６個の階調電圧を受信して、１つのグローバルガンマ電圧信号に出力するｍ：１デコーダとして具現可能であるが、これに限定されるものではない。ここで、ｍは、２ｈであって、ｈが、４である場合、ｍは、１６になるが、これに限定されるものではない。
【０１４０】
ガンマデコーダ４１１〜４１４のそれぞれは、全体階調電圧Ｖ０〜ＶＮ−１のうち割り当てられたｍ個の階調電圧（説明の便宜上、「第１ないし第ｍ階調電圧」と称する）を受信し、デジタルコードＣＯＤＥによって、第１ないし第ｍ階調電圧を順に選択して出力する。
【０１４１】
各ガンマデコーダ４１１〜４１４は、１６個の階調電圧のうち４ビットデジタルコードＣＯＤＥに該当する階調電圧を選択して出力する４ビットＤＡＣ（Ｄｉｇｉｔａｌ ｔｏＡｎａｌｏｇ Ｃｏｎｖｅｒｔｅｒ）であると言える。
【０１４２】
第１ガンマデコーダ４１１は、６４個の階調電圧Ｖ０〜Ｖ６３のうちから第１群の階調電圧Ｖ０〜Ｖ１５を受信し、４ビットデジタルコードＣＯＤＥによってデコードされた第１群の階調電圧Ｖ０〜Ｖ１５を含む第１グローバルガンマ電圧信号Ａ１を出力する。例えば、４ビットデジタルコードＣＯＤＥが００００から１１１１まで順に増加する時、第１ガンマデコーダ４１４は、階調電圧Ｖ０から階調電圧Ｖ１５まで順に減少または増加する階段波状の第１グローバルガンマ電圧信号Ａ１を出力する。
【０１４３】
第２ガンマデコーダ４１２は、ノードＲＮ１及びＲＮ２の間の電圧を分周した６４個の階調電圧Ｖ０〜Ｖ６３のうちから第２群の階調電圧Ｖ１６〜Ｖ３１を受信し、４ビットデジタルコードＣＯＤＥによってデコードされた第２群の階調電圧Ｖ１６〜Ｖ３１を含む階段波状の第２グローバルガンマ電圧信号Ａ２を出力する。例えば、４ビットデジタルコードＣＯＤＥが００００から１１１１まで順に増加する時、第２ガンマデコーダ４１２は、階調電圧Ｖ１６から階調電圧Ｖ３１まで順に減少または増加する第２グローバルガンマ電圧信号Ａ２を出力する。
【０１４４】
第１ガンマデコーダ４１１及び第２ガンマデコーダ４１２と同様に、第３ガンマデコーダ４１３は、６４個の階調電圧Ｖ０〜Ｖ６３のうちから第３群の階調電圧Ｖ３２〜Ｖ４７を受信し、４ビットデジタルコードＣＯＤＥによってデコードされた第３群の階調電圧Ｖ３２〜Ｖ４７を含む階段波状の第３グローバルガンマ電圧信号Ａ３を出力し、第４ガンマデコーダ４１４は、６４個の階調電圧Ｖ０〜Ｖ６３のうちから第４群の階調電圧Ｖ４８〜Ｖ６３を受信し、４ビットデジタルコードＣＯＤＥによってデコードされた第４群の階調電圧Ｖ４８〜Ｖ６３を含む階段波状の第４グローバルガンマ電圧信号Ａ４を出力する。
【０１４５】
多数のガンマアンプ４２１〜４２４のそれぞれは、多数のガンマデコーダ４４１〜４４４のそれぞれから出力されたグローバルガンマ電圧信号Ａ１、Ａ２、Ａ３、及びＡ４をバッファリングする。多数のガンマアンプ４２１〜４２４のそれぞれは、単位利得バッファとして具現可能である。また、多数のガンマアンプ４２１〜４２４のそれぞれは、演算増幅器として具現可能である。
【０１４６】
前述したように、コード生成ブロック１８０によって生成された多数のＰＷＭ信号Ｔｒａｃｋ＜０：１５＞とグローバルガンマ電圧信号生成部１９５によって出力される多数のグローバルガンマ電圧信号Ａ１、Ａ２、Ａ３、及びＡ４は、多数のチャンネルドライバ５００のそれぞれに供給される。
【０１４７】
図１５は、図２に示されたチャンネルドライバの他の一実施例による概略的なブロック図である。図１５を参照すると、チャンネルドライバ５０１は、メモリ５１１、データラッチ５２１、データ比較器５３０、第１及び第２レベルシフター５４３、５４２、デコーダ５５１、及び出力回路５６５を含む。
【０１４８】
図１５に示されたチャンネルドライバは、図５に示されたチャンネルドライバと類似しているので、差異点を中心に記述する。図５に示されたチャンネルドライバは、８ビットデータＤＡＴＡ＜７：０＞を処理するのに反して、図１５に示されたチャンネルドライバは、６ビットデータＤＡＴＡ＜５：０＞を処理する点に差がある。チャンネルドライバ５０１の構成及び動作については、特許文献１に開示された内容が参照される。
【０１４９】
図１６は、図１４に示された抵抗ストリング４００を細部的に示す図である。これを参照すると、抵抗ストリング４００は、第１基準ノードＲＮ１と第２基準ノードＲＮ２との間に直列に連結される複数の抵抗素子Ｒ１〜Ｒ１５を備える。図１６の実施例では、便宜上、一部の抵抗素子Ｒ１〜Ｒ１５のみが示されるが、抵抗素子の数は、いくらでも変形されうる。各抵抗素子Ｒ１〜Ｒ１５の抵抗値は、同じか、異なることもある。図１６に示された実施例では、第１トランジションノードＮ２と第２トランジションノードＮ３との間に連結された抵抗素子Ｒ７ないしＲ１０のうち少なくとも何れか１つの抵抗素子（例えば、抵抗素子Ｒ８）の有効抵抗を可変することによって、トランジションノード間の電圧差を調節することができる。トランジションノードとは、相異なるグローバルガンマ電圧信号Ａ（ｉ）とＡ（ｉ＋１）に属する階調電圧のうち境界（ｂｏｕｎｄａｒｙ）電圧を出力するノードを意味する。例えば、相異なるグローバルガンマ電圧信号Ａ（ｉ）とＡ（ｉ＋１）が、図２０に示したように、階段式に上昇する信号であれば、１つのグローバルガンマ電圧信号Ａ（ｉ）のうち最も低い階調電圧と異なるグローバルガンマ電圧信号Ａ（ｉ＋１）のうち最も高い階調電圧とがそれぞれ境界電圧であり、この境界電圧を出力するノードＮ２、Ｎ３がトランジションノードである。
【０１５０】
図１７は、図１６に示された有効抵抗が可変されうる抵抗素子の一実施例を示す回路図である。
【０１５１】
これを参照すると、抵抗素子Ｒ８は、単位抵抗２Ｒ及び少なくとも１つのヒューズ６１、６２を備える。１ノード（Ｎａ＿Ｒ８）と他の１ノード（Ｎｂ＿Ｒ８）との間に第１単位抵抗２Ｒと第１ヒューズ６１とが並列連結されうる。また、１ノード（Ｎａ＿Ｒ８）と他の１ノード（Ｎｂ＿Ｒ８）との間に第２単位抵抗Ｒ２と第２ヒューズ６２とが直列に連結されうる。抵抗素子Ｒ８の有効抵抗は、第１及び第２ヒューズ６１、６２の切断有無によって可変される。
【０１５２】
図１８は、図１７に示された抵抗素子Ｒ８の第１及び第２ヒューズ６１、６２の切断有無による有効抵抗を示す表である。図１９Ａは、図１７に示された抵抗素子で第１及び第２ヒューズ６１、６２をいずれも切断していない場合の連結を示す。第１及び第２ヒューズ６１、６２がいずれも切断されていない場合には、抵抗素子Ｒ８の有効抵抗ＲＦは、０である。この際、Ｎ２ノードとＭ３ノードとの間の電圧差を第１電圧差Ｖｇａｐ０と言う。
【０１５３】
第１ヒューズ６１は、連結されており、第２ヒューズ６２のみを切断した場合は、図示されていないが、抵抗素子Ｒ８の有効抵抗ＲＦは、０である。
【０１５４】
図１９Ｂは、図１７に示された抵抗素子で第１ヒューズ６１のみを切断した場合の連結を示す。第１ヒューズ６１のみ切断された場合には、抵抗素子Ｒ８の有効抵抗ＲＦは、２つの単位抵抗２Ｒが並列連結された場合であって、Ｒである。この際、Ｎ２ノードとＭ３ノードとの間の電圧差を第２電圧差Ｖｇａｐ１とすれば、第２電圧差Ｖｇａｐ１は、第１電圧差Ｖｇａｐ０より大きい。
【０１５５】
図１９Ｃは、図１７に示された抵抗素子で第１及び第２ヒューズ６１、６２をいずれも切断した場合の連結を示す。第１及び第２ヒューズ６１、６２がいずれも切断された場合には、抵抗素子Ｒ８の有効抵抗ＲＦは、１つの単位抵抗２Ｒが連結された場合であって、２Ｒである。この際、Ｎ２ノードとＭ３ノードとの間の電圧差を第３電圧差Ｖｇａｐ２とすれば、第３電圧差Ｖｇａｐ２は、第２電圧差Ｖｇａｐ１より大きい。
【０１５６】
図２０は、第１、第２または第３電圧差Ｖｇａｐ０〜Ｖｇａｐ２を有するグローバルガンマ電圧信号を示す図である。
【０１５７】
これを参照すると、第１ないし第３電圧差Ｖｇａｐ０〜Ｖｇａｐ２は、第ｉ（例えば、２）グローバルガンマ電圧信号Ａ（ｉ）のうち最も低い階調電圧と第（ｉ＋１）（例えば、３）グローバルガンマ電圧信号Ａ（ｉ＋１）のうち最も高い階調電圧との間の差であり得る。
【０１５８】
前述したように、抵抗素子Ｒ８はヒューズを含んで構成し、ヒューズの切断有無によって抵抗素子Ｒ８の有効抵抗ＲＦを可変することによって、階調電圧間の電圧差が調節される。特に、１つのグローバルアンプ４２２に入力される信号と隣接する他のグローバルアンプ４２３に入力される信号との間の電圧差を調節することによって、２つのグローバルアンプ４２２、４２３の出力信号、例えば、Ａ（ｉ）とＡ（ｉ＋１）との間の電圧差が所望の値を有するようにできる。これにより、２つのグローバルアンプ４２２、４２３間のオフセット差によって発生する非単調性を減らすことができる。
【０１５９】
前述した実施例では、ヒューズの初期状態は連結状態であり、今後切断されうる素子であるが、本発明が、これに限定されるものではない。例えば、ヒューズの初期状態は切断状態であり、今後電流導通によって連結状態になる素子であり得る。また、抵抗素子を構成する抵抗、ヒューズの連結関係は、多様に変形可能である。
【０１６０】
図２１ないし図２２は、抵抗素子の他の実施例を示す回路図である。
【０１６１】
図２１を参照すると、抵抗素子Ｒｉ＿ａは、多数の抵抗Ｒ１ｉ〜Ｒ３ｉと抵抗のそれぞれに並列連結されるヒューズＦｕｓｅとを含む。ヒューズの状態、例えば、オン／オフ状態によって抵抗素子Ｒｉ＿ａの有効抵抗を調節することができる。例えば、最初の抵抗Ｒ１ｉと並列連結されたヒューズとがオン、すなわち、ヒューズ側のパスが連結され、残りの抵抗Ｒ２ｉ、Ｒ３ｉと並列連結されたヒューズとがオフ、すなわち、ヒューズ側のパスが切れれば、抵抗素子Ｒｉ＿ａの有効抵抗は、二番目の抵抗Ｒ２ｉと三番目の抵抗Ｒ３ｉとの和で決定されうる。
【０１６２】
このように、各抵抗Ｒ１ｉ〜Ｒ３ｉに並列連結されたヒューズの状態、すなわち、オン／オフ状態を選択的に変更することによって、抵抗素子Ｒｉ＿ａの有効抵抗が可変される。
【０１６３】
図２２を参照すると、抵抗素子Ｒｉ＿ｂは、多数の抵抗Ｒ１ｉ〜Ｒ３ｉと抵抗のそれぞれに直列に連結されるヒューズＦｕｓｅとを含む。ヒューズのオン／オフを通じて抵抗素子Ｒｉ＿ｂの有効抵抗を調節することができる。例えば、最初の抵抗Ｒ１ｉと直列に連結されたヒューズとがオン、すなわち、当該パスが連結され、残りの抵抗Ｒ２ｉ、Ｒ３ｉと直列に連結されたヒューズとがオフ、すなわち、当該パスが切れれば、抵抗素子Ｒｉ＿ａの有効抵抗は、最初の抵抗Ｒ１ｉによってのみ決定されうる。
【０１６４】
このように、各抵抗Ｒ１ｉ〜Ｒ３ｉに直列に連結されたヒューズを選択的にオン／オフすることによって、抵抗素子Ｒｉ＿ｂの有効抵抗が可変される。
【０１６５】
図２３は、図３に示されたグローバルブロックの他の実施例を示す構成図である。
【０１６６】
図２３に示されたグローバルブロックは、図１４に示されたグローバルブロックと類似した構成を有するので、説明の重複を避けるために、差異点を中心に記述する。図２３に示されたグローバルブロックは、図１４に示されたグローバルブロックに比べて、コントロールブロック１８５をさらに備える。コントロールブロック１８５は、抵抗ストリング４００の抵抗素子のうち少なくとも１つの抵抗素子、例えば、抵抗素子Ｒ８の有効抵抗を可変するための抵抗制御信号を階調電圧生成器１９０に出力することができる。
【０１６７】
図２４は、図２３に示された抵抗ストリング及びコントロールブロックの細部構成を示す図である。図２４に示された抵抗ストリング４００の構成は、図１６に示された抵抗ストリング４００の構成と同一であるので、説明の重複を避けるために、省略する。但し、図２４に示された抵抗素子、例えば、抵抗素子Ｒ８は、コントロールブロック１８５で出力される抵抗制御信号ＳＣＯＮに応答して、その有効抵抗が可変されうる。
【０１６８】
コントロールブロック１８５は、測定部１８５−１と抵抗制御信号出力部１８５−２とを備える。測定部１８５−１は、２つのガンマアンプから出力されるグローバルガンマ電圧信号間の電圧差、例えば、Ａ（ｉ）とＡ（ｉ＋１）との間の差を測定することができる。抵抗制御信号出力部１８５−２は、測定部１８５−１によって測定された２つのグローバルガンマ電圧信号間の電圧差によって、抵抗ストリング４００の抵抗素子、例えば、Ｒ８、の有効抵抗を可変するための抵抗制御信号ＳＣＯＮを発生させる。抵抗制御信号ＳＣＯＮは、複数ビットのデジタル信号であり得る。
【０１６９】
コントロールブロック１８５の他の実施例では、抵抗制御信号ＳＣＯＮをあらかじめ設定して保存することができる図示しないメモリ、例えば、レジスタ、を備える。
【０１７０】
図２５は、図２４に示された抵抗素子の一実施例を示す回路図である。
【０１７１】
これを参照すると、抵抗素子Ｒ８は、単位抵抗Ｒ８−１、Ｒ８−２及びＲ８−３と少なくとも１つのスイッチＳＷ１〜ＳＷ３とを備える。具体的には、第１ないし第３単位抵抗Ｒ８−１、Ｒ８−２及びＲ８−３が直列に連結され、第１ないし第３単位抵抗Ｒ８−１、Ｒ８−２及びＲ８−３のそれぞれに相応するスイッチＳＷ１〜ＳＷ３が並列連結されうる。しかし、抵抗素子Ｒ８を構成する単位抵抗とスイッチの連結関係は、多様に変形可能である。スイッチＳＷ１〜ＳＷ３は、トランスミッションゲート（ｔｒａｎｓｍｉｓｓｉｏｎｇａｔｅ）として具現可能である。
【０１７２】
抵抗素子Ｒ８の有効抵抗は、第１ないし第３スイッチＳＷ１〜ＳＷ３のオン／オフによって可変されうる。第１ないし第３スイッチＳＷ１〜ＳＷ３は、コントロールブロック１８５から出力される抵抗制御信号ＳＣＯＮ＜１：３＞に応答してオンまたはオフになりうる。
【０１７３】
図２６は、図２５に示された抵抗素子Ｒ８の第１ないし第３スイッチのオン／オフによる有効抵抗を示す表である。本実施例では、第１ないし第３単位抵抗Ｒ８−１、Ｒ８−２及びＲ８−３のそれぞれの抵抗値は、Ｒであると仮定するが、相異なる抵抗値を有してもよい。
【０１７４】
図２５に示された抵抗素子Ｒ８で第１ないし第３スイッチＳＷ１〜ＳＷ３がいずれもオフになった場合には、抵抗素子Ｒ８の有効抵抗ＲＦは、３Ｒであり得る。この際、トランジションノードＮ２ノードとＭ３ノードとの間の電圧差を第４電圧差Ｖｇａｐ３と言う。一実施例で、抵抗素子Ｒ８のデフォルト状態は、第１ないし第３スイッチＳＷ１〜ＳＷ３のいずれもがオープンされた場合である。
【０１７５】
第１ないし第３スイッチＳＷ１〜ＳＷ３のうち何れか１つのスイッチのみオンになった場合には、抵抗素子Ｒ８の有効抵抗ＲＦは、２つの単位抵抗が直列に連結された場合であって、２Ｒである。この際、Ｎ２ノードとＭ３ノードとの間の電圧差を第５電圧差Ｖｇａｐ４とすれば、第５電圧差Ｖｇａｐ４は、第４電圧差Ｖｇａｐ３より少ない。
【０１７６】
第１ないし第３スイッチＳＷ１〜ＳＷ３のうち２つのスイッチのみオンになった場合には、抵抗素子Ｒ８の有効抵抗ＲＦは、１つの単位抵抗が連結された場合であって、Ｒである。この際、Ｎ２ノードとＭ３ノードとの間の電圧差を第６電圧差Ｖｇａｐ５とすれば、第６電圧差Ｖｇａｐ５は、第５電圧差Ｖｇａｐ４より少ない。
【０１７７】
第１ないし第３スイッチＳＷ１〜ＳＷ３がいずれもオンになった場合には、抵抗素子Ｒ８の有効抵抗ＲＦは、０である。この際、Ｎ２ノードとＭ３ノードとの間の電圧差を第７電圧差Ｖｇａｐ６とすれば、第７電圧差Ｖｇａｐ６は、第６電圧差Ｖｇａｐ５より少ない。
【０１７８】
図２７は、図２５に示された第１ないし第３スイッチのオン／オフによって、第４、第５、第６または第７電圧差Ｖｇａｐ３〜Ｖｇａｐ６を有するグローバルガンマ電圧信号を示す図である。
【０１７９】
これを参照すると、第４ないし第７電圧差Ｖｇａｐ３〜Ｖｇａｐ６は、第ｉ（例えば、２）グローバルガンマ電圧信号Ａ（ｉ）のうち最も低い階調電圧と第（ｉ＋１）（例えば、３）グローバルガンマ電圧信号Ａ（ｉ＋１）のうち最も高い階調電圧との間の差であり得る。
【０１８０】
前述したように、抵抗素子Ｒ８はスイッチを含んで構成し、スイッチのオン／オフによって抵抗素子Ｒ８の有効抵抗ＲＦを可変することによって、階調電圧間の電圧差が調節される。特に、１つのグローバルアンプ４２２に入力される信号と隣接する他のグローバルアンプ４２３に入力される信号との間の電圧差を調節することによって、２つのグローバルアンプ４２２、４２３の出力信号、すなわち、Ａ（ｉ）とＡ（ｉ＋１）との間の電圧差が所望の値になる。これにより、２つのグローバルアンプ４２２、４２３間のオフセット差によって発生する非単調性を減らすことができる。
【０１８１】
図２８及び図２９は、本発明の一実施例によるグローバルガンマ電圧調節方法を示すフローチャートである。図２８及び図２９に示された方法は、前述した本発明の実施例によるソースドライバに適用可能である。これを参照すると、まず、１つあるいはそれ以上の図示しないガンマレジスタを設定する（ステップＳ１１０）。
【０１８２】
ターゲット電圧差（ｔａｒｇｅｔ ＤＮＬ）を設定する（ステップＳ１２０）。ここで、ターゲット電圧差は、トランジションポイントでの目標電圧差（ＤＮＬ）を意味する。トランジションポイントとは、相異なるグローバルガンマ電圧信号に属する階調電圧間の境界を意味する。例えば、隣合う２つのグローバルガンマ信号のうち１つ、例えば、図１４のＡ１の最も低い電圧と他の１つ、例えば、図１４のＡ２の最も高い電圧との間が、トランジションポイントになりうる。
【０１８３】
図１４に示された実施例では、６４個の階調電圧Ｖ０〜Ｖ６３が４個群に分けられて、それぞれ第１ないし第４グローバル電圧信号Ａ１〜Ａ４に属する。この際、第１群の階調電圧Ｖ０〜Ｖ１５と第２群の階調電圧Ｖ１６〜Ｖ３１との間の境界（すなわち、Ｖ１５とＶ１６との間）、第２群の階調電圧Ｖ１６〜Ｖ３１と第３群の階調電圧Ｖ３２〜Ｖ４７との間の境界、すなわち、Ｖ３１とＶ３２との間、及び第３群の階調電圧Ｖ３２〜Ｖ４７と第４群の階調電圧Ｖ４８〜Ｖ６３との間の境界、すなわち、Ｖ４７とＶ４８との間が、それぞれトランジションポイントに該当する。トランジションポイントでの電圧差とは、前述したトランジションポイントでの２つの階調電圧間の差、例えば、Ｖ１５とＶ１６との間の電圧差、Ｖ３１とＶ３２との間の電圧差、Ｖ４７とＶ４８との間の電圧差を言うものであって、２つのグローバルアンプで出力される信号の電圧間の差、例えば、Ｖ１５とＶ１６との間の電圧差、Ｖ３１とＶ３２との間の電圧差、Ｖ４７とＶ４８との間の電圧差であり得る。
【０１８４】
本実施例では、第１トランジションポイントでのターゲット電圧差（Ｖ１５−Ｖ１６）を「Ａ」に、第２トランジションポイントでのターゲット電圧差（Ｖ３１−Ｖ３２）を「Ｂ」に、そして、第３トランジションポイントでのターゲット電圧差（Ｖ４７−Ｖ４８）を「Ｃ」に設定すると仮定する。
【０１８５】
次いで、トランジションポイントでの実際の電圧差を測定する（ステップＳ１３０）。
【０１８６】
各トランジションポイントで電圧差が測定されれば、該測定された電圧差によって、必要時に抵抗ストリング内の少なくとも１つの抵抗素子の有効抵抗を可変することによって、トランジションポイントでの電圧差を制御することができる（ステップＳ１４０、ステップＳ１５０、及びステップＳ１６０）。
【０１８７】
例えば、第１トランジションポイントに対して、第１トランジションポイント電圧差（Ｖ１５−Ｖ１６）が所定の第１範囲以内であるか否かを確認して、第１範囲以内であれば、第１トランジションポイント内の抵抗素子のヒューズを切断せず、第１トランジションポイント電圧差（Ｖ１５−Ｖ１６）が所定の第２範囲以内であるか否かを確認して、第２範囲以内であれば、第１トランジションポイント内の第１ヒューズ及び第２ヒューズのうち第１ヒューズのみを切断し、第１トランジションポイント電圧差（Ｖ１５−Ｖ１６）が所定の第３範囲（例えば、以内であるか否かを確認して、第３範囲以内であれば、第１トランジションポイント内の第１ヒューズ及び第２ヒューズいずれも切断することができる（ステップＳ１４０）。
【０１８８】
第１トランジションポイント内の抵抗素子とは、抵抗ストリング４００内で、第１トランジションノード（Ｖ１５を出力するノード）と第２トランジションノード（Ｖ１６を出力するノード）との間に連結された抵抗素子を言う。
【０１８９】
第２トランジションポイントに対しても同様に、第２トランジションポイント電圧差（Ｖ３１−Ｖ３２）が所定の第１範囲以内であるか否かを確認して、第１範囲以内であれば、第２トランジションポイント内の抵抗素子のヒューズを切断せず、第２トランジションポイント電圧差（Ｖ３１−Ｖ３２）が所定の第２範囲以内であるか否かを確認して、第２範囲以内であれば、第２トランジションポイント内の第１及び第２ヒューズのうち第１ヒューズのみを切断し、第２トランジションポイント電圧差（Ｖ３１−Ｖ３２）が所定の第３範囲以内であるか否かを確認して、第３範囲以内であれば、第２トランジションポイント内の第１及び第２ヒューズいずれも切断することができる（ステップＳ１５０）。
【０１９０】
第２トランジションポイント内の抵抗素子とは、抵抗ストリング４００内で、Ｖ３１を出力するノードとＶ３２を出力するノードとの間に連結された抵抗素子を言う。
【０１９１】
第３トランジションポイントに対しても同様に、第３トランジションポイント電圧差（Ｖ４７−Ｖ４８）が所定の第１範囲以内であるか否かを確認して、第１範囲以内であれば、第３トランジションポイント内の抵抗素子のヒューズを切断せず、第３トランジションポイント電圧差（Ｖ４７−Ｖ４８）が所定の第２範囲以内であるか否かを確認して、第２範囲以内であれば、第３トランジションポイント内の第１及び第２ヒューズのうち第１ヒューズのみを切断し、第３トランジションポイント電圧差（Ｖ４７−Ｖ４８）が所定の第３範囲以内であるか否かを確認して、第３範囲以内であれば、第３トランジションポイント内の第１及び第２ヒューズいずれもを切断することができる（ステップＳ１６０）。第３トランジションポイント内の抵抗素子とは、抵抗ストリング４００内で、Ｖ４７を出力するノードとＶ４８を出力するノードとの間に連結された抵抗素子を言う。
【０１９２】
実施例では、測定された電圧差によって、ヒューズの選択的切断によって抵抗ストリング内の少なくとも１つの抵抗素子の有効抵抗を可変することによって、トランジションポイントでの電圧差を制御するが、他の実施例では、測定された電圧差によって、スイッチを選択的にオン／オフすることによって、抵抗ストリング内の少なくとも１つの抵抗素子の有効抵抗を可変することによって、トランジションポイントでの電圧差を制御することができる。
【０１９３】
次いで、検証段階（ステップＳ２１０ないしステップＳ２７０）が行われる。
検証段階とは、各トランジションポイントでのヒューズの選択的切断またはスイッチの選択的オン／オフによって可変されたトランジションポイント電圧差が目標範囲に属するかを検証する段階を言う。
そのために、まず、第１トランジションポイント電圧差（Ｖ１５−Ｖ１６）、第２トランジションポイント電圧差（Ｖ３１−３２）、及び第３トランジションポイント電圧差（Ｖ４７−Ｖ４８）を再び測定する。
【０１９４】
まず、第１トランジションポイントに対して、第１トランジションポイント電圧差（Ｖ１５−Ｖ１６）が所定の目標範囲以内であるか否かを確認して（ステップＳ２２０）、目標範囲以内ではなければ、フェイルと見なされる（ステップＳ２５０）。
【０１９５】
第２トランジションポイントに対しても、第２トランジションポイント電圧差（Ｖ３１−Ｖ３２）が所定の目標範囲以内であるか否かを確認して（ステップＳ２３０）、目標範囲以内ではなければ、フェイルと見なされる（ステップＳ２５０）。
【０１９６】
第３トランジションポイントに対しても同様に、第３トランジションポイント電圧差（Ｖ４７−Ｖ４８）が所定の目標範囲以内であるか否かを確認して（ステップＳ２４０）、目標範囲以内ではなければ、フェイルと見なされる（ステップＳ２５０）。第１トランジションポイント電圧差（Ｖ１５−Ｖ１６）、第２トランジションポイント電圧差（Ｖ３１−３２）、及び第３トランジションポイント電圧差（Ｖ４７−Ｖ４８）がいずれも目標範囲以内であれば（ステップＳ２６０）、パスと見なされる（ステップＳ２７０）。
【０１９７】
前述したように、本実施例によれば、階調電圧生成器１９０の抵抗ストリング４００内のヒューズまたはスイッチを選択的にオン／オフして抵抗素子の有効抵抗を可変することによって、相異なるグローバルアンプ、すなわち、ガンマアンプに入力される２つのグローバルガンマ電圧信号間の電圧差、すなわち、トランジションポイントの電圧差、を調節することができる。これにより、グローバルアンプのオフセットが異なって、ガンマ電圧間の電圧差が所望のターゲット範囲内に入らない場合、グローバルアンプの入力電圧を制御することによって、グローバルアンプ間のオフセットを減らし、究極的に、ガンマ電圧間の非単調性を減らすことができる。
【０１９８】
図３０は、本発明の実施例によるディスプレイ装置を備える電子システムのブロック図である。図３０に示された電子システム９００は、携帯電話機（ｍｏｂｉｌｅ ｐｈｏｎｅ、ｓｍａｒｔ ｐｈｏｎｅ）、ＰＤＡ（ｐｅｒｓｏｎａｌ ｄｉｇｉｔａｌ ａｓｓｉｓｔａｎｔ）、カムコーダ（ｃａｍｃｏｒｄｅｒ）、ＣＮＳ（ｃａｒ ｎａｖｉｇａｔｉｏｎｓｙｓｔｅｍ）、またはＰＭＰ（ｐｏｒｔａｂｌｅ ｍｕｌｔｉ−ｍｅｄｉａ ｐｌａｙｅｒ）であり得るが、これに限定されるものではない。
【０１９９】
図３０を参照すると、本発明の実施例による電子システム９００は、本発明の一実施例によるディスプレイ装置１０、電源部（ｐｏｗｅｒ ｓｕｐｐｌｙ）９１０、中央処理装置（ＣＰＵ）９２０、メモリ９３０、ユーザインターフェース（Ｕｓｅｒ Ｉｎｔｅｒｆａｃｅ）９４０、及びこれら構成要素を電気的に連結するシステムバス９５０を備える。
【０２００】
ＣＰＵ９２０は、システム９００の全体的な動作を制御し、メモリ９３０は、システム９００の動作のために必要な情報を保存し、ユーザインターフェース９４０は、システム９００とユーザとのインターフェースを提供する。電源部９１０は、内部の構成要素、すなわち、ＣＰＵ９２０、メモリ９３０、ユーザインターフェース９４０、メモリシステム５００などに電源を供給する。
【０２０１】
図３１は、本発明の他の一実施例によるディスプレイ装置を含む電子システム及びインターフェースを示す。図３１を参照すると、電子システム１０００は、ＭＩＰＩインターフェースを使用または支援することができるデータ処理装置、例えば、携帯電話機、ＰＤＡ、ＰＭＰ、またはスマートフォンとして具現可能である。
【０２０２】
電子システム１０００は、アプリケーションプロセッサ１０１０、イメージセンサー１０４０、及びディスプレイ装置１０５０を含む。ディスプレイ装置１０５０は、前述した本発明の実施例によるディスプレイ装置１０であり得る。
【０２０３】
アプリケーションプロセッサ１０１０に具現されたＣＳＩホスト１０１２は、カメラシリアルインターフェース（ｃａｍｅｒａ ｓｅｒｉａｌ ｉｎｔｅｒｆａｃｅ、ＣＳＩ）を通じてイメージセンサー１０４０のＣＳＩ装置１０４１とシリアル通信することができる。この際、例えば、ＣＳＩホスト１０１２には、光デシリアライザが具現され、ＣＳＩ装置１０４１には、光シリアライザが具現されうる。
【０２０４】
アプリケーションプロセッサ１０１０に具現されたＤＳＩホスト１０１１は、ディスプレイシリアルインターフェース（ｄｉｓｐｌａｙ ｓｅｒｉａｌ ｉｎｔｅｒｆａｃｅ、ＤＳＩ）を通じてディスプレイ１０５０のＤＳＩ装置１０５１とシリアル通信することができる。この際、例えば、ＤＳＩホスト１０１１には、光シリアライザが具現され、ＤＳＩ装置１０５１には、光デシリアライザが具現されうる。
【０２０５】
電子システム１０００は、アプリケーションプロセッサ１０１０と通信することができるＲＦチップ１０６０をさらに備える。電子システム１０００のＰＨＹ１０１３とＲＦチップ１０６０のＰＨＹ１０６１は、ＭＩＰＩ ＤｉｇＲＦによってデータを送受信することができる。
【０２０６】
電子システム１０００は、ＧＰＳ１０２０、ストレージ１０７０、マイク１０８０、ＤＲＡＭ１０８５、及びスピーカー１０９０をさらに備え、電子システム１０００は、Ｗｉｍａｘ１０３０、ＷＬＡＮ１１００、及びＵＷＢ１１１０などを用いて通信することができる。
【０２０７】
本発明は、図面に示された実施例を参考にして説明されたが、これは例示的なものに過ぎず、当業者ならば、これより多様な変形及び均等な他実施例が可能であるという点を理解できるであろう。したがって、本発明の真の技術的保護範囲は、特許請求の範囲の技術的思想によって決定されるべきである。
【産業上の利用可能性】
【０２０８】
本発明は、ディスプレイ装置を駆動するシステム及び駆動方法に関連する技術分野に適用可能である。
【符号の説明】
【０２０９】
１０ ・・・ディスプレイ装置、
１００ ・・・ソースドライバ、
１６０、５６０ ・・・出力回路、
１７０ ・・・グローバルブロック、
１８０ ・・・コード生成ブロック、
２００ ・・・ディスプレイパネル、
２１０ ・・・ゲートドライバ、
５００ ・・・チャンネルドライバ、
５２０ ・・・データラッチ。
【特許請求の範囲】
【請求項１】
それぞれ多数の階調電圧を含むｋ（ｋは２以上の整数）個のグローバルガンマ電圧信号を出力するグローバルブロックと、
チャンネルドライバに受信される映像データに基づいて前記ｋ個のグローバルガンマ電圧信号のうち何れか１つを選択し、選択された前記グローバルガンマ電圧信号に含まれる特定階調電圧をソースラインに出力するチャンネルドライバと、
を備え、
前記ｋ個のグローバルガンマ電圧信号のそれぞれは、前記多数の階調電圧、及び前記多数の階調電圧のそれぞれが出力される前に前記グローバルブロックから出力される少なくとも１つのプリエンファシス電圧を含むことを特徴とするソースドライバ。
【請求項２】
前記グローバルブロックは、ｋ個のガンマデコーダを備え、
前記ｋ個のガンマデコーダのそれぞれは、順に増加する第１階調電圧ないし第ｍ（ｍは２以上の整数）階調電圧を受信し、階調制御信号によって前記第１階調電圧ないし第ｍ階調電圧を順に選択し出力するが、前記第２階調電圧ないし第ｍ階調電圧のそれぞれを出力する前に出力される階調電圧より高いプリエンファシス電圧を所定時間出力することを特徴とする請求項１に記載のソースドライバ。
【請求項３】
前記プリエンファシス電圧は、前記第２階調電圧ないし第ｍ階調電圧に一対一で対応する第２プリエンファシス電圧ないし第ｍプリエンファシス電圧を含み、
前記第２プリエンファシス電圧ないし第（ｍ−１）プリエンファシス電圧は、それぞれ前記第３階調電圧ないし第ｍ階調電圧と同一であり、
前記第ｍプリエンファシス電圧は、前記第ｍ階調電圧より高いダミー電圧であることを特徴とする請求項２に記載のソースドライバ。
【請求項４】
前記グローバルブロックは、ｋ個のガンマデコーダを備え、
前記ｋ個のガンマデコーダのそれぞれは、順に減少する第１階調電圧ないし第ｍ階調電圧を受信し、階調制御信号によって前記第１階調電圧ないし第ｍ階調電圧を順に選択し出力するが、前記第２階調電圧ないし第ｍ階調電圧のそれぞれを出力する前に出力される階調電圧より低いプリエンファシス電圧を所定時間出力することを特徴とする請求項１に記載のソースドライバ。
【請求項５】
前記プリエンファシス電圧は、前記第２階調電圧ないし第ｍ階調電圧に一対一で対応する第２プリエンファシス電圧ないし第ｍプリエンファシス電圧を含み、
前記第２プリエンファシス電圧ないし第（ｍ−１）プリエンファシス電圧は、それぞれ前記第３階調電圧ないし第ｍ階調電圧と同一であり、
前記第ｍプリエンファシス電圧は、前記第ｍ階調電圧より低いダミー電圧であることを特徴とする請求項４に記載のソースドライバ。
【請求項６】
（Ｎ＋２）レベルの階調電圧を発生させる階調電圧生成器をさらに備え、
前記（Ｎ＋２）レベルの階調電圧は、（ｍ＋２）レベルずつｋ個にグルーピングされて対応するガンマデコーダに入力され、
前記Ｎは、ｍ×ｋであることを特徴とする請求項２に記載のソースドライバ。
【請求項７】
発振信号に基づいて生成されたデジタルコードによって多数のＰＷＭ信号を生成するためのコード生成ブロックをさらに備えることを特徴とする請求項１に記載のソースドライバ。
【請求項８】
前記コード生成ブロックは、
前記発振信号を生成するための発振器と、
前記発振信号の周波数を一定の分周比で分周し、該分周された周波数を有する発振信号を生成するための周波数分周器と、
前記分周された周波数を有する発振信号をカウントした結果をカウント結果として、前記デジタルコードを生成するためのコード生成器と、
前記デジタルコードに応答して、前記多数のＰＷＭ信号を生成するためのＰＷＭ信号生成器と、
を備えることを特徴とする請求項７に記載のソースドライバ。
【請求項９】
前記デジタルコードに応答して、階調制御信号を発生させる階調制御部をさらに備えることを特徴とする請求項７に記載のソースドライバ。
【請求項１０】
階調制御信号は、各ビットが第１ダミー電圧、第１入力階調電圧ないし第ｍ入力階調電圧、及び前記第１ダミー電圧に一対一で対応する（ｍ＋２）ビット信号であることを特徴とする請求項７に記載のソースドライバ。
【請求項１１】
階調制御信号は、各ビットが第１ダミー電圧、第１入力階調電圧ないし第ｍ入力階調電圧、及び前記第１ダミー電圧に一対一で対応する第１ビット信号ないし第（ｍ＋２）ビット信号で構成され、
ｋ個のガンマデコーダのそれぞれは、前記第１ビット信号ないし第（ｍ＋２）ビット信号の活性ビットによって対応する電圧を選択して出力することを特徴とする請求項７に記載のソースドライバ。
【請求項１２】
前記チャンネルドライバは、
前記映像データを上位ビットと下位ビットとに分離するデータラッチと、
多数のＰＷＭ信号のうちから前記下位ビットに基づいて選択されたＰＷＭ信号を用いて、多数のスイッチング信号を生成させるスイッチング信号生成回路と、
前記上位ビットに基づいて、前記ｋ個のグローバルガンマ電圧信号のうちの何れか１つのグローバルガンマ電圧信号を出力するデコーダと、
前記多数のスイッチング信号に基づいて、前記デコーダから出力された前記グローバルガンマ電圧信号に含まれた特定階調電圧を出力するための出力回路と、
を備えることを特徴とする請求項１に記載のソースドライバ。
【請求項１３】
複数のデータライン、複数のゲートライン、及び、それぞれが前記複数のデータラインのうち対応するデータラインと前記複数のゲートラインのうち対応するゲートラインとの間に接続された複数の画素を含むディスプレイパネルと、
前記複数のゲートラインをゲーティングするためのゲートドライバと、
前記複数のデータラインを駆動するためのソースドライバと、
を備え、
前記ソースドライバは、
それぞれがｍ（ｍは２以上の整数）個の階調電圧と各階調電圧に対応するプリエンファシス電圧とを含むｋ（ｋは２以上の整数）個のグローバルガンマ電圧信号を出力するグローバルブロックと、
映像データによって、前記ｋ個のグローバルガンマ電圧信号のうち何れか１つを選択し、選択された前記グローバルガンマ電圧信号に含まれた特定階調電圧をソースラインに出力するチャンネルドライバと、
を含むことを特徴とするディスプレイ装置。
【請求項１４】
前記グローバルブロックは、
多数の階調電圧を発生させる階調電圧生成器と、
発振信号に基づいて生成されたデジタルコードによって多数のＰＷＭ信号を生成するためのコード生成ブロックと、
前記多数の階調電圧を受信し、前記デジタルコードによって順に増加または減少する階調電圧と各階調電圧前に相応するプリエンファシス電圧とを含む前記ｋ個のグローバルガンマ電圧信号を発生させるグローバルガンマ電圧信号生成部と、
を備えることを特徴とする請求項１３に記載のディスプレイ装置。
【請求項１５】
前記グローバルガンマ電圧信号生成部は、
前記デジタルコードに応答して階調制御信号を発生させる階調制御部と、
前記多数の階調電圧のうち一群の電圧である第１階調電圧ないし第ｍ階調電圧、前記第１階調電圧より低い第１ダミー電圧、及び前記第ｍ階調電圧より高い第２ダミー電圧を受信し、前記階調制御信号によって、前記第１階調電圧ないし第ｍ階調電圧を順に選択し出力するが、前記第２階調電圧ないし第ｍ階調電圧のそれぞれを出力する前に出力される階調電圧より高いプリエンファシス電圧を所定時間出力するガンマデコーダと、
を備えることを特徴とする請求項１４に記載のディスプレイ装置。
【請求項１６】
ディスプレイ装置の複数のデータラインを駆動する方法であって、
多数の階調電圧と１つ以上のダミー電圧とを生成させる段階と、
順に増加または減少する所定個数の階調電圧と前記所定個数の階調電圧の前に出力されるプリエンファシス電圧とを含む多数のグローバルガンマ電圧信号を発生させる段階と、
前記多数のグローバルガンマ電圧信号のうち１つを選択する段階と、
受信された映像データによって、前記所定個数の階調電圧のうち１つの階調電圧を前記データラインに出力する段階と、
を含むことを特徴とするディスプレイ装置の駆動方法。
【請求項１７】
前記１つの階調電圧を前記データラインに出力する段階は、
前記映像データの上位ビットによって、前記多数のグローバルガンマ電圧信号のうち１つを選択する段階と、
選択された前記グローバルガンマ電圧信号で前記映像データの下位ビットによって、前記１つの階調電圧をサンプリングして前記データラインに出力する段階と、
を含むことを特徴とする請求項１６に記載のディスプレイ装置の駆動方法。
【請求項１８】
それぞれ多数の階調電圧を含むｋ（ｋは２以上の整数）個のグローバルガンマ電圧信号を出力するグローバルブロックと、
映像データによって、前記ｋ個のグローバルガンマ電圧信号のうち何れか１つを選択し、選択された前記グローバルガンマ電圧信号に含まれた特定階調電圧をソースラインに出力するチャンネルドライバと、
を備え、
前記グローバルブロックは、
第１トランジションノードと第２トランジションノードとの間に連結される少なくとも１つの抵抗素子の有効抵抗が可変される抵抗ストリングを用いて、Ｎ（Ｎは２以上の整数）レベルの階調電圧を発生させる階調電圧発生器を含むことを特徴とするソースドライバ。
【請求項１９】
前記第１トランジションノードは、前記ｋ個のグローバルガンマ電圧信号のうちの１つのグローバルガンマ電圧信号の最も低い階調電圧、または最も高い階調電圧を出力するノードであり、
前記第２トランジションノードは、前記ｋ個のグローバルガンマ電圧信号のうち他のグローバルガンマ電圧信号の最も低い階調電圧、または最も高い階調電圧を出力するノードであることを特徴とする請求項１８に記載のソースドライバ。
【請求項２０】
前記抵抗ストリングは、第１基準電圧を受信するための第１基準ノードと第２基準電圧を受信するための第２基準ノードとの間に直列に接続された多数の抵抗素子を備え、
前記少なくとも１つの抵抗素子は、前記多数の抵抗素子のうち少なくとも１つを含むことを特徴とする請求項１８に記載のソースドライバ。
【請求項２１】
前記少なくとも１つの抵抗素子は、
前記抵抗ストリング内の第１ノードと第２ノードとの間に連結される少なくとも１つの単位抵抗と、
前記少なくとも１つの単位抵抗と並列連結されるヒューズと、
を備えることを特徴とする請求項２０に記載のソースドライバ。
【請求項２２】
前記ヒューズは、
初期状態が連結状態であり、選択的に切断されうることを特徴とする請求項２１に記載のソースドライバ。
【請求項２３】
前記少なくとも１つの抵抗素子は、
前記抵抗ストリング内の第１ノードと第２ノードとの間に連結される少なくとも１つの単位抵抗と、
前記少なくとも１つの単位抵抗と並列または直列に連結されるスイッチと、
を備えることを特徴とする請求項２０に記載のソースドライバ。
【請求項２４】
前記グローバルブロックは、
発振信号に基づいて生成されたデジタルコードによって、多数のＰＷＭ信号を生成するためのコード生成ブロックと、
Ｎレベルの階調電圧のうちそれぞれが相応する一群の階調電圧を受信し、前記デジタルコードにより、前記一群の階調電圧を順に出力することによって、前記ｋ個のグローバルガンマ電圧信号を生成させるガンマデコーダと、
それぞれが前記ｋ個のグローバルガンマ電圧信号のうち相応するグローバルガンマ電圧信号を増幅して出力するガンマアンプと、
をさらに備えることを特徴とする請求項１８に記載のソースドライバ。
【請求項２５】
前記少なくとも１つの抵抗素子の有効抵抗を制御するための抵抗制御信号を出力するコントロールブロックをさらに備えることを特徴とする請求項２４に記載のソースドライバ。
【請求項２６】
前記コントロールブロックは、
前記ガンマアンプのうち隣り合う２つのガンマアンプの出力信号間の電圧差を測定するための測定部と、
前記測定部によって測定された電圧差によって、前記抵抗制御信号を生成させる抵抗制御信号出力部と、
を備えることを特徴とする請求項２５に記載のソースドライバ。
【請求項２７】
前記コントロールブロックは、前記抵抗制御信号を保存するためのメモリを備えることを特徴とする請求項２５に記載のソースドライバ。
【請求項２８】
前記少なくとも１つの抵抗素子は、
前記ｋ個のグローバルガンマ電圧信号のうち何れか１つのグローバルガンマ電圧信号のうち最も低い階調電圧を出力するノードと前記ｋ個のグローバルガンマ電圧信号のうち他のグローバルガンマ電圧信号のうち最も高い階調電圧を出力するノードとの間に連結されることを特徴とする請求項２４に記載のソースドライバ。
【請求項２９】
前記少なくとも１つの抵抗素子の有効抵抗値によって、前記ｋ個のグローバルガンマ電圧信号のうち相異なるグローバルガンマ電圧信号に属する隣り合う２つの階調電圧間の電圧差が可変されることを特徴とする請求項２８に記載のソースドライバ。
【請求項３０】
複数の階調電圧とプリエンファシス電圧とを含み、前記プリエンファシス電圧は、複数の階調電圧の所定時間前に出力されるグローバルガンマ電圧信号を発生させるグローバルブロックと、
映像ディスプレイデータを受信し、前記グローバルブロックから出力される前記グローバルガンマ信号を受信し、イメージディスプレイデータに基づいて、前記複数の階調電圧のうち１つの階調電圧を選択し、選択された前記１つの階調電圧をソースラインに出力するチャンネルドライバと、
を含むことを特徴とするソースドライバ。
【請求項３１】
前記グローバルブロックは、
前記複数の階調電圧を発生させる階調電圧生成器と、
複数のｋ（ｋは２以上の整数）ガンマデコーダを含むグローバルガンマ電圧信号発生器と、
を備え、
前記ｋガンマデコーダのうち１つのガンマデコーダは、前記階調電圧の所定時間前に前記プリエンファシス電圧を出力することを特徴とする請求項３０に記載のソースドライバ。
【請求項３２】
前記ｋガンマデコーダのうち１つのガンマデコーダは、
階調制御信号に応答して、順に増加する前記複数の階調電圧の第１階調電圧ないし第ｍ（ｍは２以上の整数）階調電圧を出力し、前記第２階調電圧ないし第ｍ階調電圧にそれぞれ相応し、相応する階調電圧より高いプリエンファシス電圧を出力することを特徴とする請求項３１に記載のソースドライバ。
【請求項３３】
前記ｋガンマデコーダのうち１つのガンマデコーダは、
階調制御信号に応答して、順に減少する前記複数の階調電圧の第１階調電圧ないし第ｍ（ｍは２以上の整数）階調電圧を出力し、前記第２階調電圧ないし第ｍ階調電圧にそれぞれ相応し、相応する階調電圧より低いプリエンファシス電圧を出力することを特徴とする請求項３１に記載のソースドライバ。
【請求項１】
それぞれ多数の階調電圧を含むｋ（ｋは２以上の整数）個のグローバルガンマ電圧信号を出力するグローバルブロックと、
チャンネルドライバに受信される映像データに基づいて前記ｋ個のグローバルガンマ電圧信号のうち何れか１つを選択し、選択された前記グローバルガンマ電圧信号に含まれる特定階調電圧をソースラインに出力するチャンネルドライバと、
を備え、
前記ｋ個のグローバルガンマ電圧信号のそれぞれは、前記多数の階調電圧、及び前記多数の階調電圧のそれぞれが出力される前に前記グローバルブロックから出力される少なくとも１つのプリエンファシス電圧を含むことを特徴とするソースドライバ。
【請求項２】
前記グローバルブロックは、ｋ個のガンマデコーダを備え、
前記ｋ個のガンマデコーダのそれぞれは、順に増加する第１階調電圧ないし第ｍ（ｍは２以上の整数）階調電圧を受信し、階調制御信号によって前記第１階調電圧ないし第ｍ階調電圧を順に選択し出力するが、前記第２階調電圧ないし第ｍ階調電圧のそれぞれを出力する前に出力される階調電圧より高いプリエンファシス電圧を所定時間出力することを特徴とする請求項１に記載のソースドライバ。
【請求項３】
前記プリエンファシス電圧は、前記第２階調電圧ないし第ｍ階調電圧に一対一で対応する第２プリエンファシス電圧ないし第ｍプリエンファシス電圧を含み、
前記第２プリエンファシス電圧ないし第（ｍ−１）プリエンファシス電圧は、それぞれ前記第３階調電圧ないし第ｍ階調電圧と同一であり、
前記第ｍプリエンファシス電圧は、前記第ｍ階調電圧より高いダミー電圧であることを特徴とする請求項２に記載のソースドライバ。
【請求項４】
前記グローバルブロックは、ｋ個のガンマデコーダを備え、
前記ｋ個のガンマデコーダのそれぞれは、順に減少する第１階調電圧ないし第ｍ階調電圧を受信し、階調制御信号によって前記第１階調電圧ないし第ｍ階調電圧を順に選択し出力するが、前記第２階調電圧ないし第ｍ階調電圧のそれぞれを出力する前に出力される階調電圧より低いプリエンファシス電圧を所定時間出力することを特徴とする請求項１に記載のソースドライバ。
【請求項５】
前記プリエンファシス電圧は、前記第２階調電圧ないし第ｍ階調電圧に一対一で対応する第２プリエンファシス電圧ないし第ｍプリエンファシス電圧を含み、
前記第２プリエンファシス電圧ないし第（ｍ−１）プリエンファシス電圧は、それぞれ前記第３階調電圧ないし第ｍ階調電圧と同一であり、
前記第ｍプリエンファシス電圧は、前記第ｍ階調電圧より低いダミー電圧であることを特徴とする請求項４に記載のソースドライバ。
【請求項６】
（Ｎ＋２）レベルの階調電圧を発生させる階調電圧生成器をさらに備え、
前記（Ｎ＋２）レベルの階調電圧は、（ｍ＋２）レベルずつｋ個にグルーピングされて対応するガンマデコーダに入力され、
前記Ｎは、ｍ×ｋであることを特徴とする請求項２に記載のソースドライバ。
【請求項７】
発振信号に基づいて生成されたデジタルコードによって多数のＰＷＭ信号を生成するためのコード生成ブロックをさらに備えることを特徴とする請求項１に記載のソースドライバ。
【請求項８】
前記コード生成ブロックは、
前記発振信号を生成するための発振器と、
前記発振信号の周波数を一定の分周比で分周し、該分周された周波数を有する発振信号を生成するための周波数分周器と、
前記分周された周波数を有する発振信号をカウントした結果をカウント結果として、前記デジタルコードを生成するためのコード生成器と、
前記デジタルコードに応答して、前記多数のＰＷＭ信号を生成するためのＰＷＭ信号生成器と、
を備えることを特徴とする請求項７に記載のソースドライバ。
【請求項９】
前記デジタルコードに応答して、階調制御信号を発生させる階調制御部をさらに備えることを特徴とする請求項７に記載のソースドライバ。
【請求項１０】
階調制御信号は、各ビットが第１ダミー電圧、第１入力階調電圧ないし第ｍ入力階調電圧、及び前記第１ダミー電圧に一対一で対応する（ｍ＋２）ビット信号であることを特徴とする請求項７に記載のソースドライバ。
【請求項１１】
階調制御信号は、各ビットが第１ダミー電圧、第１入力階調電圧ないし第ｍ入力階調電圧、及び前記第１ダミー電圧に一対一で対応する第１ビット信号ないし第（ｍ＋２）ビット信号で構成され、
ｋ個のガンマデコーダのそれぞれは、前記第１ビット信号ないし第（ｍ＋２）ビット信号の活性ビットによって対応する電圧を選択して出力することを特徴とする請求項７に記載のソースドライバ。
【請求項１２】
前記チャンネルドライバは、
前記映像データを上位ビットと下位ビットとに分離するデータラッチと、
多数のＰＷＭ信号のうちから前記下位ビットに基づいて選択されたＰＷＭ信号を用いて、多数のスイッチング信号を生成させるスイッチング信号生成回路と、
前記上位ビットに基づいて、前記ｋ個のグローバルガンマ電圧信号のうちの何れか１つのグローバルガンマ電圧信号を出力するデコーダと、
前記多数のスイッチング信号に基づいて、前記デコーダから出力された前記グローバルガンマ電圧信号に含まれた特定階調電圧を出力するための出力回路と、
を備えることを特徴とする請求項１に記載のソースドライバ。
【請求項１３】
複数のデータライン、複数のゲートライン、及び、それぞれが前記複数のデータラインのうち対応するデータラインと前記複数のゲートラインのうち対応するゲートラインとの間に接続された複数の画素を含むディスプレイパネルと、
前記複数のゲートラインをゲーティングするためのゲートドライバと、
前記複数のデータラインを駆動するためのソースドライバと、
を備え、
前記ソースドライバは、
それぞれがｍ（ｍは２以上の整数）個の階調電圧と各階調電圧に対応するプリエンファシス電圧とを含むｋ（ｋは２以上の整数）個のグローバルガンマ電圧信号を出力するグローバルブロックと、
映像データによって、前記ｋ個のグローバルガンマ電圧信号のうち何れか１つを選択し、選択された前記グローバルガンマ電圧信号に含まれた特定階調電圧をソースラインに出力するチャンネルドライバと、
を含むことを特徴とするディスプレイ装置。
【請求項１４】
前記グローバルブロックは、
多数の階調電圧を発生させる階調電圧生成器と、
発振信号に基づいて生成されたデジタルコードによって多数のＰＷＭ信号を生成するためのコード生成ブロックと、
前記多数の階調電圧を受信し、前記デジタルコードによって順に増加または減少する階調電圧と各階調電圧前に相応するプリエンファシス電圧とを含む前記ｋ個のグローバルガンマ電圧信号を発生させるグローバルガンマ電圧信号生成部と、
を備えることを特徴とする請求項１３に記載のディスプレイ装置。
【請求項１５】
前記グローバルガンマ電圧信号生成部は、
前記デジタルコードに応答して階調制御信号を発生させる階調制御部と、
前記多数の階調電圧のうち一群の電圧である第１階調電圧ないし第ｍ階調電圧、前記第１階調電圧より低い第１ダミー電圧、及び前記第ｍ階調電圧より高い第２ダミー電圧を受信し、前記階調制御信号によって、前記第１階調電圧ないし第ｍ階調電圧を順に選択し出力するが、前記第２階調電圧ないし第ｍ階調電圧のそれぞれを出力する前に出力される階調電圧より高いプリエンファシス電圧を所定時間出力するガンマデコーダと、
を備えることを特徴とする請求項１４に記載のディスプレイ装置。
【請求項１６】
ディスプレイ装置の複数のデータラインを駆動する方法であって、
多数の階調電圧と１つ以上のダミー電圧とを生成させる段階と、
順に増加または減少する所定個数の階調電圧と前記所定個数の階調電圧の前に出力されるプリエンファシス電圧とを含む多数のグローバルガンマ電圧信号を発生させる段階と、
前記多数のグローバルガンマ電圧信号のうち１つを選択する段階と、
受信された映像データによって、前記所定個数の階調電圧のうち１つの階調電圧を前記データラインに出力する段階と、
を含むことを特徴とするディスプレイ装置の駆動方法。
【請求項１７】
前記１つの階調電圧を前記データラインに出力する段階は、
前記映像データの上位ビットによって、前記多数のグローバルガンマ電圧信号のうち１つを選択する段階と、
選択された前記グローバルガンマ電圧信号で前記映像データの下位ビットによって、前記１つの階調電圧をサンプリングして前記データラインに出力する段階と、
を含むことを特徴とする請求項１６に記載のディスプレイ装置の駆動方法。
【請求項１８】
それぞれ多数の階調電圧を含むｋ（ｋは２以上の整数）個のグローバルガンマ電圧信号を出力するグローバルブロックと、
映像データによって、前記ｋ個のグローバルガンマ電圧信号のうち何れか１つを選択し、選択された前記グローバルガンマ電圧信号に含まれた特定階調電圧をソースラインに出力するチャンネルドライバと、
を備え、
前記グローバルブロックは、
第１トランジションノードと第２トランジションノードとの間に連結される少なくとも１つの抵抗素子の有効抵抗が可変される抵抗ストリングを用いて、Ｎ（Ｎは２以上の整数）レベルの階調電圧を発生させる階調電圧発生器を含むことを特徴とするソースドライバ。
【請求項１９】
前記第１トランジションノードは、前記ｋ個のグローバルガンマ電圧信号のうちの１つのグローバルガンマ電圧信号の最も低い階調電圧、または最も高い階調電圧を出力するノードであり、
前記第２トランジションノードは、前記ｋ個のグローバルガンマ電圧信号のうち他のグローバルガンマ電圧信号の最も低い階調電圧、または最も高い階調電圧を出力するノードであることを特徴とする請求項１８に記載のソースドライバ。
【請求項２０】
前記抵抗ストリングは、第１基準電圧を受信するための第１基準ノードと第２基準電圧を受信するための第２基準ノードとの間に直列に接続された多数の抵抗素子を備え、
前記少なくとも１つの抵抗素子は、前記多数の抵抗素子のうち少なくとも１つを含むことを特徴とする請求項１８に記載のソースドライバ。
【請求項２１】
前記少なくとも１つの抵抗素子は、
前記抵抗ストリング内の第１ノードと第２ノードとの間に連結される少なくとも１つの単位抵抗と、
前記少なくとも１つの単位抵抗と並列連結されるヒューズと、
を備えることを特徴とする請求項２０に記載のソースドライバ。
【請求項２２】
前記ヒューズは、
初期状態が連結状態であり、選択的に切断されうることを特徴とする請求項２１に記載のソースドライバ。
【請求項２３】
前記少なくとも１つの抵抗素子は、
前記抵抗ストリング内の第１ノードと第２ノードとの間に連結される少なくとも１つの単位抵抗と、
前記少なくとも１つの単位抵抗と並列または直列に連結されるスイッチと、
を備えることを特徴とする請求項２０に記載のソースドライバ。
【請求項２４】
前記グローバルブロックは、
発振信号に基づいて生成されたデジタルコードによって、多数のＰＷＭ信号を生成するためのコード生成ブロックと、
Ｎレベルの階調電圧のうちそれぞれが相応する一群の階調電圧を受信し、前記デジタルコードにより、前記一群の階調電圧を順に出力することによって、前記ｋ個のグローバルガンマ電圧信号を生成させるガンマデコーダと、
それぞれが前記ｋ個のグローバルガンマ電圧信号のうち相応するグローバルガンマ電圧信号を増幅して出力するガンマアンプと、
をさらに備えることを特徴とする請求項１８に記載のソースドライバ。
【請求項２５】
前記少なくとも１つの抵抗素子の有効抵抗を制御するための抵抗制御信号を出力するコントロールブロックをさらに備えることを特徴とする請求項２４に記載のソースドライバ。
【請求項２６】
前記コントロールブロックは、
前記ガンマアンプのうち隣り合う２つのガンマアンプの出力信号間の電圧差を測定するための測定部と、
前記測定部によって測定された電圧差によって、前記抵抗制御信号を生成させる抵抗制御信号出力部と、
を備えることを特徴とする請求項２５に記載のソースドライバ。
【請求項２７】
前記コントロールブロックは、前記抵抗制御信号を保存するためのメモリを備えることを特徴とする請求項２５に記載のソースドライバ。
【請求項２８】
前記少なくとも１つの抵抗素子は、
前記ｋ個のグローバルガンマ電圧信号のうち何れか１つのグローバルガンマ電圧信号のうち最も低い階調電圧を出力するノードと前記ｋ個のグローバルガンマ電圧信号のうち他のグローバルガンマ電圧信号のうち最も高い階調電圧を出力するノードとの間に連結されることを特徴とする請求項２４に記載のソースドライバ。
【請求項２９】
前記少なくとも１つの抵抗素子の有効抵抗値によって、前記ｋ個のグローバルガンマ電圧信号のうち相異なるグローバルガンマ電圧信号に属する隣り合う２つの階調電圧間の電圧差が可変されることを特徴とする請求項２８に記載のソースドライバ。
【請求項３０】
複数の階調電圧とプリエンファシス電圧とを含み、前記プリエンファシス電圧は、複数の階調電圧の所定時間前に出力されるグローバルガンマ電圧信号を発生させるグローバルブロックと、
映像ディスプレイデータを受信し、前記グローバルブロックから出力される前記グローバルガンマ信号を受信し、イメージディスプレイデータに基づいて、前記複数の階調電圧のうち１つの階調電圧を選択し、選択された前記１つの階調電圧をソースラインに出力するチャンネルドライバと、
を含むことを特徴とするソースドライバ。
【請求項３１】
前記グローバルブロックは、
前記複数の階調電圧を発生させる階調電圧生成器と、
複数のｋ（ｋは２以上の整数）ガンマデコーダを含むグローバルガンマ電圧信号発生器と、
を備え、
前記ｋガンマデコーダのうち１つのガンマデコーダは、前記階調電圧の所定時間前に前記プリエンファシス電圧を出力することを特徴とする請求項３０に記載のソースドライバ。
【請求項３２】
前記ｋガンマデコーダのうち１つのガンマデコーダは、
階調制御信号に応答して、順に増加する前記複数の階調電圧の第１階調電圧ないし第ｍ（ｍは２以上の整数）階調電圧を出力し、前記第２階調電圧ないし第ｍ階調電圧にそれぞれ相応し、相応する階調電圧より高いプリエンファシス電圧を出力することを特徴とする請求項３１に記載のソースドライバ。
【請求項３３】
前記ｋガンマデコーダのうち１つのガンマデコーダは、
階調制御信号に応答して、順に減少する前記複数の階調電圧の第１階調電圧ないし第ｍ（ｍは２以上の整数）階調電圧を出力し、前記第２階調電圧ないし第ｍ階調電圧にそれぞれ相応し、相応する階調電圧より低いプリエンファシス電圧を出力することを特徴とする請求項３１に記載のソースドライバ。
【図１Ａ】
【図１Ｂ】
【図１Ｃ】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９Ａ】
【図１９Ｂ】
【図１９Ｃ】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図１Ｂ】
【図１Ｃ】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９Ａ】
【図１９Ｂ】
【図１９Ｃ】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【公開番号】特開２０１２−１６８５３７（Ｐ２０１２−１６８５３７Ａ）
【公開日】平成２４年９月６日（２０１２．９．６）
【国際特許分類】
【出願番号】特願２０１２−２９６５６（Ｐ２０１２−２９６５６）
【出願日】平成２４年２月１４日（２０１２．２．１４）
【出願人】（３９００１９８３９）三星電子株式会社 (8,520)
【氏名又は名称原語表記】Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ．
【住所又は居所原語表記】１２９，Ｓａｍｓｕｎｇ−ｒｏ，Ｙｅｏｎｇｔｏｎｇ−ｇｕ，Ｓｕｗｏｎ−ｓｉ，Ｇｙｅｏｎｇｇｉ−ｄｏ，Ｒｅｐｕｂｌｉｃ ｏｆ Ｋｏｒｅａ
【Ｆターム（参考）】
【公開日】平成２４年９月６日（２０１２．９．６）
【国際特許分類】
【出願日】平成２４年２月１４日（２０１２．２．１４）
【出願人】（３９００１９８３９）三星電子株式会社 (8,520)
【氏名又は名称原語表記】Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ．
【住所又は居所原語表記】１２９，Ｓａｍｓｕｎｇ−ｒｏ，Ｙｅｏｎｇｔｏｎｇ−ｇｕ，Ｓｕｗｏｎ−ｓｉ，Ｇｙｅｏｎｇｇｉ−ｄｏ，Ｒｅｐｕｂｌｉｃ ｏｆ Ｋｏｒｅａ
【Ｆターム（参考）】
[ Back to top ]