フライバック式昇圧回路およびそれを用いたストロボ装置
【課題】トランスの出力に発生する電圧を検出する出力電圧検出端子の接続状態を検知し、出力に所定以上の高電圧が発生しないようにする。
【解決手段】フライバック式昇圧回路のトランス４１の２次側の巻線に出力電圧を検出する出力電圧検出端子Ｔ４を設け、充電開始前に上記出力電圧検出端子を介して上記トランスの２次側に電流を供給し、出力電圧検出端子に発生する電圧を検出し該出力電圧検出端子の端子浮きがないかの未結線状態を検出して、出力電圧が所定電圧以上になるのを避けることにより負荷素子の劣化を防止する。
【解決手段】フライバック式昇圧回路のトランス４１の２次側の巻線に出力電圧を検出する出力電圧検出端子Ｔ４を設け、充電開始前に上記出力電圧検出端子を介して上記トランスの２次側に電流を供給し、出力電圧検出端子に発生する電圧を検出し該出力電圧検出端子の端子浮きがないかの未結線状態を検出して、出力電圧が所定電圧以上になるのを避けることにより負荷素子の劣化を防止する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、トランスを用いて入力電圧を昇圧し、昇圧した電圧を充電して負荷素子へ出力するフライバック式昇圧回路およびそれを用いたストロボ装置に関し、特にトランスの２次側の出力電圧検出端子または２次巻線の接地用の端子の結線状態の検知に関する。
【背景技術】
【０００２】
図６に従来例のフライバック式昇圧回路３００の回路構成を示す。ロジック回路３２０から出力されたクロック（Ｃｌｏｃｋ）信号がＮチャネルＦＥＴ３２２のゲートに供給されると、このＮチャネルＦＥＴ３２２はオン／オフ動作を繰り返す。ＮチャネルＦＥＴ３２２がオンすると、トランス３４１の１次側に電流が流れ、その期間に２次側には電流が流れず、トランス３４１の２次側にエネルギーが蓄えられる。ＮチャネルＦＥＴ３２２がオフすると、トランス３４１の２次側に蓄積されたエネルギーが放出され、２次電流が流れることによりダイオード３４２を介して負荷容量３４３に電荷が蓄積される。
【０００３】
トランス３４１の２次側の端子に出力電圧検出端子Ｔ４を設け、該出力電圧検出端子Ｔ４により各昇圧動作の期間中に検出した充電電圧を充電検知端子配線３５０を介してオペアンプ３２１に供給する。オペアンプ３２１で、基準電源３３０から出力された基準電圧Ｅ３と充電検知端子配線３５０を介して供給された充電電圧が比較され、充電電圧が基準電圧Ｅ３以上になると、ロジック回路３２０からクロック信号の出力を停止し、昇圧動作を停止する。すなわち、フライバック式昇圧回路３００は、トランス３４１の充電電圧を検出してクロック信号を制御することにより、負荷容量３４３に蓄積された充電電圧（電荷）が所定値以上にならないようにしている。
【０００４】
上述したように、図６に示す従来のフライバック式昇圧回路３００は、出力電圧検出端子Ｔ４の電圧が目標電圧まで跳ね上がるのを確認して、充電電圧が所定の電圧まで上昇したことを検出し、充電電圧が一定以上にならないように制御している。
【０００５】
また、他の従来例として、引用文献１のコンデンサ充電装置には、トランスの出力側に充電検出端子を設け、トランスの２次電流を検出して充電中の発振モードを制御することにより、充電時間のロスタイムを削減する技術が開示してある。しかしながら、これらの従来例には、出力電圧検出端子Ｔ４の接続（または結線とも記載する）不良またはトランスの２次巻線の接地用の端子の結線状態を判断して、検出動作の異常を検出する技術は開示されていない。
【０００６】
したがって、上述のフライバック式昇圧回路３００とコンデンサ充電装置は、実装不良などで出力電圧検出端子Ｔ４の結線不良またはトランス３４１の２次巻線の接地用の端子が未結線状態または結線不良が発生することがある。この場合、入力電圧を昇圧し過ぎて充電電圧が設定値以上になり、負荷素子等が劣化してしまう等の不利益がある。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００３−５９６８９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明の目的は、上述の不利益を鑑みることにより、フライバック式昇圧回路のトランスの２次巻線の一部または出力に出力電圧を検出する出力電圧検出端子を設け、昇圧開始前に出力電圧検出端子を介してトランスに電流を供給し、出力電圧検出端子Ｔ４の接続端子またはトランスの２次巻線の接地用の端子の抵抗成分により発生する電圧を検出すことにより該出力電圧検出端子またはトランスの２次巻線の接地用の端子の端子浮きがないかの未結線状態を検出して、出力電圧が異常に高圧になるのを避けることにより負荷素子の破壊を防止することにある。
【課題を解決するための手段】
【０００９】
本発明のフライバック式昇圧回路は、フライバック式昇圧回路のトランスの２次巻線に出力電圧を検出する出力電圧検出端子を設け、昇圧開始前に上記出力電圧検出端子を介して上記トランスの２次側に電流を供給することにより、上記出力電圧検出端子に発生する電圧を検出し該出力電圧検出端子または上記トランスの２次巻線の接地用の端子の浮きがないかの未結線状態を検出する。
【００１０】
本発明のフライバック式昇圧回路は、上記トランスの１次側に接続され、スイッチ動作により１次電流を発生させるトランジスタと、上記トランスの２次側の出力端子に接続されたダイオードと、上記ダイオードから出力された電圧を充電する負荷容量と、上記トランスの２次側の巻線の一部に設けられた上記出力電圧検出端子に電流を供給する電流源をオン、オフする第１のスイッチと、上記出力電圧検出端子の電圧と比較する基準電圧を発生する基準電源と、上記出力電圧検出端子の電圧と基準電圧の比較結果に基づき上記トランジスタのスイッチ動作を制御する制御部と、を有する。
【００１１】
本発明のストロボ装置は、フライバック式昇圧回路により電圧を昇圧し、この昇圧した電圧を放電管に供給して該放電管を駆動して発光させるストロボ装置において、上記フライバック式昇圧回路のトランスの２次巻線に出力電圧を検出する出力電圧検出端子を設け、昇圧開始前に上記出力電圧検出端子を介して上記トランスの２次側の巻線の一部に電流を供給することにより、上記出力電圧検出端子に発生する電圧を検出し該出力電圧検出端子または上記トランスの２次側の巻線の接地用端子の端子浮きがないかの未結線状態を検出する。
【００１２】
本発明は、昇圧動作開始前に昇圧用のトランスの２次側に設けた出力電圧検出端子を介してトランスの２次巻線またはその一部に電流を供給することにより、該出力電圧検出端子で検出した電圧が基準電圧以下であるか否かを検出する。検出した結果、出力電圧検出端子に発生する電圧が基準電圧より高いときは、昇圧動作を停止し、基準電圧より低いときは昇圧動作を開始する。
【発明の効果】
【００１３】
本発明は、昇圧前に出力電圧検出端子Ｔ４の接続端子またトランスの２次巻線の接地用の端子に端子浮きが発生してないか検出して出力電圧検出端子に不具合があると直ちに昇圧動作を停止することにより、トランスの出力に接続された負荷素子が劣化しないように未然に問題を防ぐことができる。
【図面の簡単な説明】
【００１４】
【図１】図１は、フライバック式昇圧回路の回路構成を示す図である。
【図２】図２は、フライバック式昇圧回路の動作を説明するためのフローチャートである。
【図３】図３は、フライバック式昇圧回路の動作を説明するためのタイミングチャートである。
【図４】図４は、フライバック式昇圧回路の動作を示す特性図である。
【図５】図５は、ストロボ装置を駆動する主要部の回路図である。
【図６】図６は、従来のフライバック式昇圧回路の回路構成図である。
【発明を実施するための形態】
【００１５】
以下、発明を実施するための形態について説明する。なお、説明は以下の順序で行う。
１．第１の実施形態（フライバック式昇圧回路）
２．第２の実施形態（ストロボ装置）
【００１６】
＜１．第１の実施形態＞
［フライバック式昇圧回路の構成］
図１に、第１の実施形態であるフライバック式昇圧回路１００の回路構成を示す。
バッテリＶＢＡＴ４０のプラス端子は昇圧用のトランス４１の１次側の端子Ｔ１に接続され、このバッテリＶＢＡＴ４０のマイナス端子は基準電位たとえばグランド（ＧＮＤ）に接続される。トランス４１の１次側の端子Ｔ２はＮチャネルＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：電界効果トランジスタ）２２のドレインに接続される。このＮチャネルＦＥＴ２２のゲートはロジック回路２０の第４の端子（出力端子）に接続され、ソースはグランドに接続される。
なお、図１においては昇圧用のスイッチングトランジスタをＮチャネルＦＥＴ２２で構成した例を示したが、これに代わりＮＰＮバイポーラトランジスタ等でも構成することができることから、明らかにこの素子に限定されるものではない。
【００１７】
トランス４１の２次側の出力端子Ｔ３は、ダイオード４２のアノードに接続され、出力電圧検出端子Ｔ４は、出力電圧の検出用の端子として設けられている。この出力電圧検出端子Ｔ４は、スイッチＳＷ４６の一方の端子ｄと、充電検知端子配線（または出力電圧検出端子配線）５０を介してオペアンプ２１の反転入力端子（−）に接続される。トランス４１の２次巻線の接地用の端子Ｔ５はグランドに接続される。なお、出力電圧検出端子Ｔ４をトランス４１の２次巻線の一部に設ける構成は、トランスの２次巻線の出力端子Ｔ３と接地用の端子Ｔ５間に出力電圧検出端子Ｔ４が構成されたことを意味する。すなわち、出力電圧検出端子Ｔ４は、出力電圧を所定比に分圧した電圧を導出するためにトランス４１の２次巻線コイルの巻数比に応じた取り出し端子である。
ダイオード４２のカソードは負荷容量４３の一方の端子に接続され、この負荷容量４３の他方の端子はグランドに接続される。
なお、ダイオード４２は、１例として、シリコン拡散接合型の高速整流ダイオードが用いられる。このダイオード４２のピーク順電圧ＶＦＭは、例えば平均順電流ＩＦＭが０．５[Ａ]の場合、約２．２[Ｖ]である。以下、ダイオード４２の動作中のピーク順電圧ＶＦＭを２．２[Ｖ]とする。
【００１８】
また、トランス４１の２次側の出力電圧検出端子Ｔ４は、スイッチＳＷ４６の一方の端子ｄに接続される。このスイッチＳＷ４６の他方の端子ｅは電流源４７の一方の端子に接続され、この電流源４７の他方の端子はグランドに接続される。さらに、このスイッチＳＷ４６の制御端子ｆは制御回路３５の第１の端子に接続される。
【００１９】
制御回路３５の第３の端子はロジック回路２０の第３の端子に接続され、また、第２の端子は、基準電圧発生回路３０の信号切り替え用のスイッチＳＷ３１の制御端子に接続される。
基準電圧発生回路３０は、スイッチＳＷ３１と基準電圧Ｅ１，Ｅ２を発生する第１と第２の基準電源３２，３３で構成される。基準電圧Ｅ１を発生する基準電源３２のプラス端子はスイッチＳＷ３１の端子ａに接続され、マイナス端子はグランドに接続される。また、基準電圧Ｅ２を発生する基準電源３３のプラス端子はスイッチＳＷ３１の端子ｂに接続され、マイナス端子はグランドに接続される。そして、スイッチＳＷ３１の端子ｃは、オペアンプ２１の非反転入力端子（＋）に接続される。
なお、基準電圧Ｅ１は、昇圧動作を開始する前の比較電圧であり、また、基準電圧Ｅ２は、昇圧動作時の基準電圧であり、出力電圧の最大値を例えば３００[Ｖ]に設定すると、巻線比により分圧され、例えば３０．０[Ｖ]である。
【００２０】
ロジック回路２０の第１の端子にはスタート（Ｓｔａｒｔ）信号が入力され、第２の端子にはオペアンプ（演算増幅器）２１の出力端子が接続される。
ロジック回路２０は、スタート（Ｓｔａｒｔ）信号に伴い動作を開始し、また制御回路３５は、基準電圧発生回路３０のスイッチＳＷ３１の制御端子にスイッチ切り換え用の制御信号を出力する。
【００２１】
オペアンプ２１は、トランス４１の出力電圧検出端子Ｔ４からの検出電圧と基準電圧発生回路３０から供給される基準電圧Ｅ１またはＥ２と比較して、その比較結果に応じた制御信号を出力する。
比較した結果、出力電圧検出端子Ｔ４から充電検知端子配線５０を介して得られた検出電圧が基準電圧Ｅ１より高いと、出力電圧検出端子Ｔ４または接地用の端子Ｔ５が浮いていると判断される。すると、オペアンプ２１から“Ｈ”レベルの電圧をロジック回路２０の第２の端子に出力する。
一方、充電検知端子配線５０を介して得られた検出電圧が基準電圧Ｅ１より低いと、出力電圧検出端子Ｔ４または接地用の端子Ｔ５の結線（接続）状態は正常で端子浮きは無いと判断される。この判断結果に応じてオペアンプ２１から“Ｌ”レベルの電圧をロジック回路２０の第２の端子に出力する。
以後、結線状態を接続状態とも記載し、また、「端子浮き」の用語は、結線または接続状態が悪く抵抗成分が発生している状態を示す。
基準電圧Ｅ２は昇圧動作中に、オペアンプ２１の非反転入力端子（＋）に供給され、出力電圧検出端子Ｔ４で検出された検出電圧と比較される。比較した結果、検出電圧が基準電圧Ｅ２より低いと、オペアンプ２１の出力端子から“Ｌ”レベルの電圧が出力され、検出電圧が基準電圧Ｅ２より高いと、“Ｈ”レベルの電圧が出力される。
【００２２】
基準電圧発生回路３０は、制御回路３５の制御信号によりスイッチＳＷ３１を切り替えて端子ｃを端子ａ、端子ｂのいずれか一方に接続し、基準電圧Ｅ１またはＥ２を出力する。昇圧動作の開始前に、基準電圧発生回路３０は、まず基準電圧Ｅ１を出力し、出力電圧検出端子Ｔ４または接地用の端子Ｔ５の端子浮きがあるか否かが検出される。そして、接地用の端子Ｔ５の端子浮きがないと判断されたとき、スイッチＳＷ３１が切り換えられて基準電圧発生回路３０から基準電圧Ｅ２が出力される。
【００２３】
制御回路３５は、昇圧動作開始前に、基準電圧発生回路３０へ制御信号を出力し、スイッチＳＷ３１の端子ａと端子ｃを接続し、基準電圧Ｅ１が出力されるように制御する。また、これと同時に、スイッチＳＷ４６に制御信号を供給し、端子ｄと端子ｅを接続してトランス４１の出力電圧検出端子Ｔ４に電流源４７から電流Ｉを供給する。
また、制御回路３５の第３の端子に、ロジック回路２０の第３の端子から出力電圧検出端子Ｔ４の電圧が所定以下であることを示す制御信号が供給される。すると、制御回路３５の第１の端子から、スイッチＳＷ４６をオープンにする制御信号を出力し、端子ｄと端子ｅ間を遮断する。これに伴い、電流Ｉはトランス４１の出力電圧検出端子Ｔ４へ供給されることが停止される。さらに、制御回路３５の第２の端子から、基準電圧発生回路３０のスイッチＳＷ３１へ、基準電圧Ｅ１から基準電圧Ｅ２へ切り換える制御信号を出力する。
【００２４】
［トランス４１の構成と基本動作の説明］
次にトランス４１の構成と基本動作について説明する。
トランス４１の１次巻線対２次巻線の比率ＮＰ（Ｓ＋Ｆ）は以下の式により求められる。ＮチャネルＦＥＴ２２のドレイン電圧をＶｄｎとすると、スイッチ端子の動作条件を超えないようにするために、比率ＮＰ（Ｓ＋Ｆ）は以下の式で表される。
【００２５】
［数１］
ＮＰ（Ｓ＋Ｆ）＞＝（Ｖｃａｐ＋ＶＦＭ）／Ｖｄｎ ・・・（１）
なお、ＶＦＭはダイオード（４２）のピーク順電圧を示し、Ｖｃａｐはメイン（負荷）容量４３に蓄積される満充電電圧を示し、ＮＰ（Ｓ＋Ｆ）は１次巻線対２次巻線比率を示す。
具体例として、Ｖｃａｐ＝３００[Ｖ]、ＶＦＭ＝２．２[Ｖ]、Ｖｄｎ＝３０[Ｖ]とすると、ＮＰ（Ｓ＋Ｆ）≒１０となる。すなわち、トランス４１の１次と２次の巻数比は１：１０となる。
【００２６】
次に、２次巻線比率ＮＳＦについて説明する。
２次巻線比率ＮＳＦは負荷容量４３に充電する満充電電圧を決定するパラメータで、以下の式で表される。
【００２７】
［数２］
ＮＳＦ＝（ＶＣＡＰ＋ＶＦＭ）／ＶＴ４ ・・・（２）
なお、ＶＦＭとＶＣＡＰは式（１）における同じ値を示し、ＶＴ４はトランス４１の出力電圧検出端子Ｔ４における満充電電圧を示す。
具体例として、ＶＣＡＰ＝３００[Ｖ]、ＶＦＭ＝２．２[Ｖ]、ＶＴ４＝３０[Ｖ]とすると、ＮＳＦ≒１０となる。図１におけるトランス４１の２次側の出力端子Ｔ３と出力電圧検出端子Ｔ４の巻数比をｎ：１とすると、ｎ＝９となる。
【００２８】
次に、トランス４１の１次側のインダクタンス値について説明する。
１次側のインダクタンスをＬｐとすると、このＬｐは、
【００２９】
［数３］
Ｌｐ＝＞（ＶＴ４＊Ｔｆｉｌ）＊ＮＳＦ／（ＩＰ＊ＮＰ（Ｓ＋Ｆ））・・（３）
と表される。なお、＊印は乗算記号を表し、ＶＴ４、ＮＳＦ、ＮＰ（Ｓ＋Ｆ）は式（１）と式（２）における値と同じであり、Ｔｆｉｌはロジック回路２０に内蔵された不図示のフィルタのフィルタ処理時間を示す。
【００３０】
[フライバック式昇圧回路の動作説明]
次に、図１に示すフライバック式昇圧回路１００の動作について、図２のフローチャートを参照しながら説明する。
ステップＳＴ１２において、フライバック式昇圧回路１００は、待機状態（Ｄｉｓａｂｌｅ）に設定される。このとき、バッテリＶＢＡＴ４０は不図示のスイッチによりトランス４１の１次側の端子Ｔ１に電圧を供給しない。また、ロジック回路２０にはまだ電源が供給されていない。
【００３１】
ステップＳＴ１３において、システムが起動（Ｅｎａｂｌｅ）されると、上述のＶＢＡＴ４０からの電圧がトランス４１の１次側の端子Ｔ１に供給されると共にロジック回路２０、オペアンプ２１、制御回路３５やその他の回路に電圧が供給され各回路の動作が開始される。
【００３２】
ステップＳＴ１４において、ロジック回路２０にスタート信号が供給されると、制御回路３５から基準電圧発生回路３０に制御信号が供給されて、スイッチＳＷ３１を切り替えて端子ｃと端子ａが接続される。その結果、基準電圧発生回路３０から、基準電圧Ｅ１（２．２[Ｖ]より高く設定される）が出力されオペアンプ２１の非反転入力端子（＋）に供給される。この基準電圧Ｅ１に関する２．２[Ｖ]はこの値に限定するものでなく、上記ダイオード４２のピーク順電圧に依存する電圧であれば良く、ダイオードの種類に応じて変わる。
また、これと同時に、制御回路３５からスイッチＳＷ４６の制御端子ｆに制御信号が供給され、端子ｄと端子ｅが接続される。その結果、電流源４７から電流Ｉが充電検知端子配線５０を介してトランス４１の２次側の出力電圧検出端子Ｔ４に供給され、この出力電圧検出端子Ｔ４から接地用の端子Ｔ５を介してグランドに所定期間電流が流れる。またこれと同時に、負荷容量４３に初期動作時に蓄えられた電圧の条件によって、電流Ｉが出力電圧検出端子Ｔ４、出力端子Ｔ３、ダイオード４２を介して負荷容量４３にも所定期間流れる。なお、本実施例においては、負荷容量４３の初期電圧（ＶＣＡＰ）は０〜３００[Ｖ]である。
【００３３】
以下理解し易くする為に、電流Ｉを出力電圧検出端子Ｔ４に供給したときに、トランス４１の２次巻線の出力端子Ｔ３と出力電圧検出端子Ｔ４間の巻線に発生する電圧ＶＬＳと端子Ｔ４−Ｔ５間の巻線に発生する電圧ＶＬＦを省略して説明する。
接続不良には、出力電圧検出端子Ｔ４の接続不良（ＲＴ４）と接地用の端子Ｔ５のグランドに対する接続不良（ＲＴ５）があり、極端な場合、接続が完全に不良すなわち断線（オープン）する例がある。なお、上述した抵抗成分ＲＴ４は出力電圧検出端子Ｔ４と２次巻線との接続点で発生する抵抗であり、抵抗成分（ＲＴ５）は接地用の端子Ｔ５とグランドの接続点で発生する抵抗である。
【００３４】
出力電圧検出端子Ｔ４の結線不良、または接地用の端子Ｔ５が結線不良でグランドに対して浮いていると（抵抗成分が発生）、電流Ｉを電圧検出端子Ｔ４に供給すると端子接続不良に伴う抵抗成分（ＲＴ４，ＲＴ５）により電圧が発生する。なお、上述した抵抗成分ＲＴ４とＲＴ５は接続の状態により変化し、０〜∞[Ω]の範囲をとり、オープン（断線）の場合は∞[Ω]となる。その結果、出力電圧検出端子Ｔ４、Ｔ５で検出される電圧は、理論上０[Ｖ]から（ＲＴ４＋ＲＴ５）＊Ｉ４７[Ｖ]の範囲となる。
【００３５】
まず、負荷容量４３に蓄積された電圧（ＶＣＡＰ）が０[Ｖ]のときの動作について説明する。
出力電圧検出端子Ｔ４には、（ＲＴ４＋ＲＴ５）＊Ｉ[Ｖ]の電圧が発生し、この発生した電圧が、ＶＦＭ（２．２[Ｖ]）＋ＶＣＡＰ（０[Ｖ]）以下の時はダイオードは非導通となる。そして、出力電圧検出端子Ｔ４で検出された電圧がオペアンプ２１の反転入力端子（−）に供給される。出力電圧検出端子Ｔ４で検出された電圧が、基準電圧Ｅ１より低いと断線は無いものとして判断され、ステップ１５及びステップ１６へ移行し充電動作が開始される。
一方、出力電圧検出端子Ｔ４または接地用の端子Ｔ５の結線状態が悪いと、抵抗値（ＲＴ４＋ＲＴ５）が大きくなる。出力電圧検出端子Ｔ４で検出される電圧（ＲＴ４＋ＲＴ５）＊Ｉ[Ｖ]がＶＦＭ（２．２[Ｖ]）＋ＶＣＡＰ（０[Ｖ]）の電圧以上になると、ダイオード４２は導通し、また、この出力電圧検出端子Ｔ４で発生した電圧がオペアンプ２１の反転入力端子（−）に供給される。
オペアンプ２１の反転入力端子（−）に供給された電圧が基準電圧Ｅ１より高いと、これに対応してロジック回路２０が制御され、出力電圧検出端子Ｔ４または接地用の端子Ｔ５は断線しているものとして次の充電の開始動作は停止される。
【００３６】
次に、負荷容量４３の電圧（ＶＣＡＰ）が、例えば０[Ｖ]以上で３００[Ｖ]の範囲のときの動作について説明する。上述と同様に、出力電圧検出端子Ｔ４または接地用の端子Ｔ５の結線状態が良く抵抗成分（ＲＴ４＋ＲＴ５）が小さい場合について説明する。ＶＦＭ（２．２[Ｖ]）＋ＶＣＡＰ（０[Ｖ]）〜ＶＦＭ（２．２[Ｖ]）＋ＶＣＡＰ（３００[Ｖ]）の各電圧が（ＲＴ４＋ＲＴ５）＊Ｉ[Ｖ]の電圧と比較して低いのでダイオード４２は非導通となる。
一方、接地用の端子Ｔ５の結線状態が悪く例えば断線した時、上記の比較結果は逆になり、ダイオード４２は導通する。
よって、オペアンプ２１の反転入力端子（−）の電圧が非反転入力端子（＋）に供給される基準電圧Ｅ１より高い場合、オペアンプ２１の出力端子から“Ｌ”レベルの電圧がロジック回路２０に出力される。すなわち、この場合、出力電圧検出端子Ｔ４または接地用の端子Ｔ５に端子浮き、または断線があると判断し、ステップＳＴ１２に移行し、フライバック式昇圧回路１００の昇圧動作の開始は停止される。
今まで、トランス４１の２次側の各端子（Ｔ３−Ｔ４，Ｔ４−Ｔ５）間で発生する電圧ＶＬＳ，ＶＬＦを省略して説明したが、正確にはこれらの電圧を加味する必要がある。この場合、基準電圧Ｅ１は、ＶＣＡＰが最低の電圧（０[Ｖ]）においてもダイオード４２のピーク順電圧ＶＦＭ（２．２[Ｖ]）より高く設定する必要がある。
【００３７】
次に、トランス４１の２次巻線の出力電圧検出端子Ｔ４が結線され、且つ接地用の端子Ｔ５がグランドに対して正常に結線されている場合の動作について説明する。
出力電圧検出端子Ｔ４が正常に結線され且つトランス４１の端子Ｔ５とグランド間が正常に結線されている場合、抵抗値（ＲＴ４＋ＲＴ５）は無視できるので、出力電圧検出端子Ｔ４へ電流を流しても電圧は発生しないかまたは所定値以下である。
また、負荷容量４３の初期電圧（ＶＣＡＰ）が上述のように０［Ｖ］以上から３００[Ｖ]の場合、例えばＶＦＭ（２．２[Ｖ]）＋ＶＣＡＰ（０[Ｖ]）〜ＶＦＭ（２．２[Ｖ]）＋ＶＣＡＰ（３００[Ｖ]）の各電圧が（ＲＴ４＋ＲＴ５）＊Ｉ[Ｖ]の電圧と比較される。
この場合、出力電圧検出端子Ｔ４で検出される電圧は、（ＲＴ４＋ＲＴ５）＊Ｉ[Ｖ]であり、ダイオード４２側の出力電圧ＶＦＭ（２．２[Ｖ]）＋ＶＣＡＰ（０[Ｖ]）〜ＶＦＭ（２．２[Ｖ]）＋ＶＣＡＰ（３００[Ｖ]）と比較して低い。したがって、ダイオード４２はオフし、電流Ｉは出力電圧検出端子Ｔ４から接地用の端子Ｔ５を介してグランドに所定期間流れる。
その結果、出力電圧検出端子Ｔ４で検出された電圧が、オペアンプ２１の非反転入力端子（−）に入力され、この入力電圧は基準電圧Ｅ１より低い。すると、オペアンプ２１の出力端子から“Ｈ”レベルの電圧がロジック回路２０に出力される。すなわち、この場合、充電検知端子配線５０と出力電圧検出端子Ｔ４は正常に結線されていると判断し、ステップＳＴ１５に移行する。
【００３８】
ステップＳＴ１５において、制御回路３５からスイッチＳＷ４６に制御信号が供給され、端子ｄと端子ｅ間が遮断される。また、制御回路３５から基準電圧発生回路３０のスイッチＳＷ３１にも制御信号が供給されて端子ｃと端子ｂが接続される。その結果、基準電圧発生回路３０の出力端子から基準電圧Ｅ２、例えば３０.０[Ｖ]が出力され、オペアンプ２１の非反転入力端子（＋）に供給される。なお、図２のフローチャートにおいては、基準電圧Ｅ１からＥ２への切換えを、簡略化して「Ｖｒｅｆ切換」と図示する。
【００３９】
ステップＳＴ１６において、ロジック回路２０からクロック（Ｃｌｏｃｋ）信号がＮチャネルＦＥＴ２２のゲートに供給される。ＮチャネルＦＥＴ２２は、クロック信号の“Ｈ”レベルの期間にオン動作を行い、バッテリＶＢＡＴ４０からトランス４１の１次側の端子Ｔ１からＴ２、さらにＮチャネルＦＥＴ２２のドレイン−ソースを介してグランドにスイッチング電流が流れる。
【００４０】
ロジック回路２０からクロック（Ｃｌｏｃｋ）信号の“Ｌ”レベルの電圧がＮチャネルＦＥＴ２２のゲートに供給されると、ＮチャネルＦＥＴ２２の動作は、オフとなりスイッチ動作を停止する。
このＮチャネルＦＥＴ２２がオフする期間、トランス４１に蓄積されたエネルギーが放出されて出力端子Ｔ３、接地用の端子Ｔ５を介してグランドに２次電流が流れ、それにより電荷が負荷容量４３に蓄積される。
また、このとき、出力電圧検出端子Ｔ４に接続されている充電検知端子配線５０を介して、出力電圧検出端子Ｔ４で検出された検出電圧がオペアンプ２１の反転入力端子（−）に供給される。
反転入力端子（−）に供給された検出電圧が基準電圧Ｅ２と比較され、検出電圧が基準電圧Ｅ２より低いとオペアンプ２１から“Ｈ”レベルの電圧が出力され、ロジック回路２０に供給される。そして、ロジック回路２０は、クロック信号をＮチャネルＦＥＴ２２のゲートに出力する。
【００４１】
ステップＳＴ１７において、オペアンプ２１で比較した結果、出力電圧検出端子Ｔ４から検出された検出電圧が基準電圧Ｅ２より高いかまたは低いかを検出し、検出電圧が基準電圧Ｅ２より低いとステップＳＴ１６に移行し、充電動作を繰り返し行う。
【００４２】
一方、充電動作を繰り返した結果、出力電圧検出端子Ｔ４から検出された検出電圧が基準電圧Ｅ２の３０．０[Ｖ]より高くなると、負荷容量４３に所定の電圧である満充電電圧に充電されたことを判断する（図２のステップＳＴ１６では「満充電検出？」と記載）。そして、ステップＳＴ１２に移行し、充電動作を停止（Ｄｉｓａｂｌｅ）する。
以下同様な動作を繰り返す。
【００４３】
[フライバック式昇圧回路の充電動作説明]
次に、図３にフライバック式昇圧回路１００の動作タイミングチャートを示し、図１を参照しながら充電動作を詳細に説明する。
時刻ｔ１で電源がフライバック式昇圧回路１００の各回路に供給され、時刻ｔ２でロジック回路２０、基準電圧発生回路３０や制御回路３５等に供給される電圧が安定する。
【００４４】
時刻ｔ２〜時刻ｔ３の期間において、出力電圧検出端子Ｔ４または２次巻線の接地用の端子Ｔ５の浮きがあるか否かについての検出動作が行われる（図３（ａ）参照）。
端子浮きがあると、スタート（Ｓｔａｒｔ）信号であるＶ（ＣＨＡＲＧＥ＿ＯＮ）信号が“Ｌ”レベルを維持する（図３（ｂ）参照）。端子浮きが検出されないと、トランス４１の出力電圧検出端子Ｔ４の接続（結線）、または接地用の端子Ｔ５の接続（結線）が正常であり、負荷容量４３に充電される電圧が正常に測定できると判断して、ＮチャネルＦＥＴ２２のスイッチ動作が開始される。
【００４５】
なお、上述した出力電圧検出端子Ｔ４またはトランス４１の２次巻線の接地用の端子Ｔ５の端子浮きの検出は、オペアンプ２１で出力電圧検出端子Ｔ４で検出された検出電圧と基準電圧発生回路３０で発生する基準電圧Ｅ１を比較することにより行われる。出力電圧検出端子Ｔ４の端子浮きの検出動作に関する詳細な説明は既に行ったので、説明は省略する。
【００４６】
出力電圧検出端子Ｔ４またはトランス４１の２次巻線の接地用の端子Ｔ５の端子浮きの検出動作が行われた結果、端子浮きが検出されず正常な検出動作が行われると判断される。それに伴い、制御回路３５から基準電圧発生回路３０に制御信号が供給され、スイッチＳＷ３１が切り替えられて基準電圧発生回路３０から基準電圧Ｅ２が出力される。
【００４７】
昇圧開始の時刻ｔ３になると、スタート信号のＶ（ＣＨＡＲＧＥ＿ＯＮ）が“Ｈ”レベルになり、この“Ｈ”レベルの電圧がロジック回路２０に供給される。ロジック回路２０で論理演算や遅延動作などの処理が行われる。
【００４８】
時刻ｔ４〜ｔ５の期間において、Ｃｌｏｃｋ（クロック）信号は“Ｈ”レベルであり、ロジック回路２０からクロック信号の“Ｈ”レベルの電圧がＮチャネルＦＥＴ２２のゲートに供給される。すると、ＮチャネルＦＥＴ２２はオンし、バッテリＶＢＡＴ４０から、トランス４１の１次側の端子Ｔ１から端子Ｔ２を介し、さらにＮチャネルＦＥＴ２２のドレイン−ソースを経由して基準電位、例えばグランドに１次電流が流れる。なおこの１次電流は、時刻ｔ４〜時刻ｔ５まで期間、時間経過と共に増加する三角状のピーク電流Ｉｐｅａｋを示す（図３（ｃ）参照）。
この為、トランス４１の２次巻線の出力端子Ｔ３と接地用の端子Ｔ５間には誘起電圧が発生するがダイオード４２の極性により電流が流れることが阻止され、トランス４１から誘起電流が流れずエネルギーがトランス４１に蓄積される。このトランス４１によるエネルギーの蓄積は時刻ｔ４〜ｔ５の期間行われる。
【００４９】
時刻ｔ５になると、ロジック回路２０から出力されるクロック信号が“Ｌ”レベルになり、この“Ｌ”レベルの電圧がＮチャネルＦＥＴ２２のゲートに供給され、ＮチャネルＦＥＴ２２はオフする。その結果、トランス４１からＮチャネルＦＥＴ２２を介してグランドに流れる１次電流は遮断される。
ＮチャネルＦＥＴ２２が時刻ｔ５〜時刻ｔ６の期間オフされるので、トランス４１に１次側に蓄積されたエネルギーが放出される。それに伴い、トランス４１の２次側に２次電流が流れ、ダイオード４２を介して負荷容量４３に電荷（または電流）が蓄積される（図３（ｄ）参照）。
【００５０】
時刻ｔ６になると、トランス４１の２次側の出力電圧検出端子Ｔ４で検出された検出電圧が充電検知端子配線５０を介してオペアンプ２１の反転入力端子（−）に供給され、基準電圧Ｅ２、例えば、３０．０[Ｖ]と比較される。時刻ｔ６においては、出力電圧検出端子Ｔ４で検出された検出電圧が基準電圧以下であるので、オペアンプ２１から“Ｈ”レベルの電圧がロジック回路２０に出力され、このロジック回路２０からクロック信号が継続して出力される（図３（ｅ）参照）。
【００５１】
図３（ｆ）に、時刻ｔ５〜時刻ｔ６の期間にトランス４１に２次電流が流れ、その結果、負荷容量４３に電荷が蓄積されたときの電圧波形図を示す。
以下同様に、クロック信号の“Ｈ”レベルと“Ｌ”レベルの電圧に応じてＮチャネルＦＥＴ２２が、オン、オフ動作を繰り返す。
【００５２】
時刻ｔ７〜時刻ｔ８の期間は、ＮチャネルＦＥＴ２２がオンし、トランス４１に１次電流が流れエネルギーが蓄積される。時刻ｔ８〜時刻ｔ９の期間中、ＮチャネルＦＥＴ２２がオフし、トランス４１の２次側に２次電流が流れて負荷容量４３に電荷がさらに充電され、その結果、時刻ｔ６の充電電圧に加算されて電圧が昇圧する。
この昇圧した充電電圧を時刻ｔ９で、出力電圧検出端子Ｔ４を介して充電検知端子配線５０を経由してオペアンプ２１の反転入力端子（−）に供給し、基準電圧Ｅ２と比較する。
時刻ｔ９において、出力電圧検出端子Ｔ４で検出した電圧は、基準電圧Ｅ２より低いので、昇圧動作を続行する。
【００５３】
以下同様な動作を繰り返し、時刻ｔ１２〜時刻ｔ１４において、出力電圧検出端子Ｔ４から検出された電圧が基準電圧Ｅ２より高くなると、オペアンプ２１から“Ｌ”レベルの電圧が出力され、この“Ｌ”レベルの電圧がロジック回路２０に供給される。すると、このロジック回路２０は、ＮチャネルＦＥＴ２２のゲートに供給するクロック信号の発生又はその出力を停止する。
【００５４】
時刻ｔ１５において、制御回路３５から出力されたスタート信号のＶ（ＣＨＡＲＧＥ＿ＯＮ）信号が“Ｈ”レベルから“Ｌ”レベルに遷移し、その結果、以後の昇圧動作の一連の動作は停止する。
【００５５】
図４に、フライバック式昇圧回路１００において、時間経過に伴うトランス４１の２次側の出力電圧検出端子Ｔ４で検出された電圧と負荷容量４３に蓄積された電圧の電圧波形を示す。
図４において、トランス４１の２次側の出力電圧検出端子Ｔ４と接地用の端子Ｔ５間の巻線を１とし、出力端子Ｔ３と出力電圧検出端子Ｔ４間の巻数比をｎとしたときの出力電圧の例を示す。すなわち、出力電圧検出端子Ｔ４から検出される電圧は、出力端子Ｔ３で発生する電圧に対して、１／（ｎ＋１）の電圧が検出される。例えばｎ＝９とすると、出力電圧検出端子Ｔ４から出力される電圧は、出力電圧の１／１０である。
【００５６】
図４において、出力電圧は負荷容量４３の充電電圧を示し、この負荷容量４３の充電電圧の最大値（満充電電圧）はフォトフラッシュとして使用する場合、例えば約３００[Ｖ]であり、この充電電圧は、所定の時刻から時間経過と共に増加し昇圧する。また、出力電圧検出端子Ｔ４で検出される電圧波形は、クロック信号によりＮチャネルＦＥＴ２２がオフし、オン動作を開始する直前の検出した電圧を示し、最大電圧は約３０．０[Ｖ]である。
【００５７】
フライバック式昇圧回路において、トランス４１の２次側もしくは出力端子にて電圧を検出する場合、出力電圧検出端子Ｔ４の結線不良または接地用の端子Ｔ５とグランドが結線不良であると制御不能に陥る。最悪の場合には、トランス４１の２次側の出力端子に接続された素子に高電圧が加わり信頼性問題を起こす。
これに対して本発明によれば、上述したように昇圧動作の開始前に端子浮きが発生してないか検出し出力電圧検出端子Ｔ４の結線不良または接地用の端子Ｔ５の端子浮きを検出して、昇圧動作を行わないことにより制御不可能な高圧発生を未然に防ぐことができる。
【００５８】
以上説明したことからも明らかなように、本発明による技術思想は、フライバック式昇圧回路に限定することなく、出力電圧を検出する出力電圧検出端子を独立して持っている電源回路全てに適用することができる。それにより、出力電圧を検出する出力電圧検出端子Ｔ４の結線不良または接地用の端子Ｔ５の端子浮き（結線不良）に起因する電源回路の後段の破壊や発熱等の信頼性トラブルを未然に防ぐことができる。
【００５９】
＜２．第２の実施形態＞
[ストロボ装置の主要部構成]
図５に、第２の実施形態であるフライバック式昇圧回路を用いたストロボ装置２００の主要部の構成を示す。
図５に破線で囲んだフライバック式昇圧回路２１０は図１に示したフライバック式昇圧回路１００と同じ回路構成であるので、ここではフライバック式昇圧回路２１０の構成とその動作についての説明は省略する。
【００６０】
フライバック式昇圧回路２１０の出力Ｔｏｕｔが放電管、例えばキセノン管２４４の一方の端子Ｋ１に接続され、他方の端子Ｋ２にスイッチングトランジスタＳＷＴｒ２４５のコレクタが接続される。このスイッチングトランジスタＳＷＴｒ２４５の制御端子に、キセノン管の発光を制御する制御信号が供給され、エミッタは基準電位のグランドに接続される。またキセノン管２４４の制御端子Ｋ３は、例えば不図示のトランスを介してスイッチングトランジスタＳＷＴｒ２４５のコレクタに接続される。
スイッチングトランジスタＳＷＴｒ２４５として、例えばＩＧＢＴ（Ｉｎｓｕｌａｔｉｎｇ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型バイポーラトランジスタ）が用いられる。この絶縁ゲート型バイポーラトランジスタは、入力部がＭＯＳ構造で出力部がバイポーラ構造のパワー用トランジスタであり、高耐圧、大電流に適した半導体で、少ないドライブ電力で高電力を制御する。
【００６１】
[ストロボ装置の動作説明]
図５に示した点線で囲まれたフライバック式昇圧回路２１０は、図１に示した動作と同様であり動作説明は省略する。
電源電圧が各回路に供給された後、ロジック回路２０に昇圧開始のスタート信号のＶ（ＣＨＡＲＧＥ＿ＯＮ）が供給される前に、トランス４１の出力電圧の一部を検出する出力電圧検出端子Ｔ４と充電検知端子配線５０の接続（結線）状態、トランス４１の２次巻線の接地用の端子Ｔ５の結線状態が判断される。出力電圧検出端子Ｔ４の結線状態または接地用の端子Ｔ５とグランドの結線状態が不十分で端子が浮いた状態、あるいは断線しているとオペアンプ２１の反転入力端子（−）の電圧が基準電圧Ｅ１より高くなり、以後の昇圧動作の開始を停止する。
一方、オペアンプ２１の反転入力端子（−）の電圧が基準電圧Ｅ１以下の場合、出力電圧検出端子Ｔ４の結線と、接地用の端子Ｔ５とグランドの結線が正常でありトランス４１の出力電圧が測定可能である判断する。そして、以後のＮチャネルＦＥＴ２２のスイッチ動作による昇圧動作を開始する。
【００６２】
端子浮きが無いと判断されると、フライバック式昇圧回路２１０は昇圧動作を繰り返し行う。そして、出力端子Ｔｏｕｔの電圧が満充電電圧の約３００[Ｖ]以上になると、フラッシュオン信号とその他の制御信号によりスイッチングトランジスタＳＷＴｒ２４５のゲートＧを制御するゲート制御信号が生成される。このゲート制御信号が、スイッチングトランジスタＳＷＴｒ２４５のゲートＧに入力されてオン動作し、それに応じてキセノン管２４４の端子Ｋ２とＫ３が駆動され発光することによりフラッシュ動作を行う。
【００６３】
このように、ストロボ装置２００のフライバック式昇圧回路２１０に、トランス４１からの出力電圧を検出する出力電圧検出端子Ｔ４の結線状態と、トランス４１の２次巻線の接地用の端子Ｔ５の結線状態を判断する手段を設ける。その結果、トランス４１の２次側の負荷容量４３に充電される充電電圧を正確に測定でき、充電電圧が所定電圧以上になることを防止できる。よって、トランス４１の出力側に接続された素子に所定以上の高電圧が印加されることが無いので、破壊または劣化されることを防止することができ、装置の信頼性を向上することができる。
【００６４】
本発明において、トランスは、トランス４１に対応する。上記トランスの１次側に接続され、スイッチ動作により１次電流を発生させるトランジスタは、ＮチャネルＦＥＴ２２に対応する。上記トランスの２次側の出力端子に接続されたダイオードは、ダイオード４２に対応する。上記ダイオード４２から出力される電圧を充電する負荷容量は、負荷容量４３に対応する。上記トランスの２次側の巻線の一部に設けられた上記出力電圧検出端子に電流を供給する電流源を切り換える第１のスイッチは、スイッチＳＷ４６に対応する。上記出力電圧検出端子の電圧と比較する基準電圧を発生する基準電源は、基準電電圧発生回路３０に対応する。上記出力電圧検出端子の電圧と基準電圧の比較結果に基づき上記トランジスタのスイッチ動作を制御する制御部は、ロジック回路２０に対応する。
【符号の説明】
【００６５】
２０，３２０…ロジック回路、２１，３２１…オペアンプ、２２，３２２…ＮチャネルＦＥＴ、３０…基準電圧発生回路、３１，４６…スイッチ、３２，３３，３３０…基準電源、３５…制御回路、４０，３４０…バッテリ、４１，３４１…トランス、４２，３４２…ダイオード、４３，３４３…負荷容量、４７…電流源、５０，３５０…充電検知端子配線、１００，２１０，３００…フライバック式昇圧回路、２００…ストロボ装置、２４４…キセノン管、２４５…スイッチングトランジスタ。
【技術分野】
【０００１】
本発明は、トランスを用いて入力電圧を昇圧し、昇圧した電圧を充電して負荷素子へ出力するフライバック式昇圧回路およびそれを用いたストロボ装置に関し、特にトランスの２次側の出力電圧検出端子または２次巻線の接地用の端子の結線状態の検知に関する。
【背景技術】
【０００２】
図６に従来例のフライバック式昇圧回路３００の回路構成を示す。ロジック回路３２０から出力されたクロック（Ｃｌｏｃｋ）信号がＮチャネルＦＥＴ３２２のゲートに供給されると、このＮチャネルＦＥＴ３２２はオン／オフ動作を繰り返す。ＮチャネルＦＥＴ３２２がオンすると、トランス３４１の１次側に電流が流れ、その期間に２次側には電流が流れず、トランス３４１の２次側にエネルギーが蓄えられる。ＮチャネルＦＥＴ３２２がオフすると、トランス３４１の２次側に蓄積されたエネルギーが放出され、２次電流が流れることによりダイオード３４２を介して負荷容量３４３に電荷が蓄積される。
【０００３】
トランス３４１の２次側の端子に出力電圧検出端子Ｔ４を設け、該出力電圧検出端子Ｔ４により各昇圧動作の期間中に検出した充電電圧を充電検知端子配線３５０を介してオペアンプ３２１に供給する。オペアンプ３２１で、基準電源３３０から出力された基準電圧Ｅ３と充電検知端子配線３５０を介して供給された充電電圧が比較され、充電電圧が基準電圧Ｅ３以上になると、ロジック回路３２０からクロック信号の出力を停止し、昇圧動作を停止する。すなわち、フライバック式昇圧回路３００は、トランス３４１の充電電圧を検出してクロック信号を制御することにより、負荷容量３４３に蓄積された充電電圧（電荷）が所定値以上にならないようにしている。
【０００４】
上述したように、図６に示す従来のフライバック式昇圧回路３００は、出力電圧検出端子Ｔ４の電圧が目標電圧まで跳ね上がるのを確認して、充電電圧が所定の電圧まで上昇したことを検出し、充電電圧が一定以上にならないように制御している。
【０００５】
また、他の従来例として、引用文献１のコンデンサ充電装置には、トランスの出力側に充電検出端子を設け、トランスの２次電流を検出して充電中の発振モードを制御することにより、充電時間のロスタイムを削減する技術が開示してある。しかしながら、これらの従来例には、出力電圧検出端子Ｔ４の接続（または結線とも記載する）不良またはトランスの２次巻線の接地用の端子の結線状態を判断して、検出動作の異常を検出する技術は開示されていない。
【０００６】
したがって、上述のフライバック式昇圧回路３００とコンデンサ充電装置は、実装不良などで出力電圧検出端子Ｔ４の結線不良またはトランス３４１の２次巻線の接地用の端子が未結線状態または結線不良が発生することがある。この場合、入力電圧を昇圧し過ぎて充電電圧が設定値以上になり、負荷素子等が劣化してしまう等の不利益がある。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００３−５９６８９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明の目的は、上述の不利益を鑑みることにより、フライバック式昇圧回路のトランスの２次巻線の一部または出力に出力電圧を検出する出力電圧検出端子を設け、昇圧開始前に出力電圧検出端子を介してトランスに電流を供給し、出力電圧検出端子Ｔ４の接続端子またはトランスの２次巻線の接地用の端子の抵抗成分により発生する電圧を検出すことにより該出力電圧検出端子またはトランスの２次巻線の接地用の端子の端子浮きがないかの未結線状態を検出して、出力電圧が異常に高圧になるのを避けることにより負荷素子の破壊を防止することにある。
【課題を解決するための手段】
【０００９】
本発明のフライバック式昇圧回路は、フライバック式昇圧回路のトランスの２次巻線に出力電圧を検出する出力電圧検出端子を設け、昇圧開始前に上記出力電圧検出端子を介して上記トランスの２次側に電流を供給することにより、上記出力電圧検出端子に発生する電圧を検出し該出力電圧検出端子または上記トランスの２次巻線の接地用の端子の浮きがないかの未結線状態を検出する。
【００１０】
本発明のフライバック式昇圧回路は、上記トランスの１次側に接続され、スイッチ動作により１次電流を発生させるトランジスタと、上記トランスの２次側の出力端子に接続されたダイオードと、上記ダイオードから出力された電圧を充電する負荷容量と、上記トランスの２次側の巻線の一部に設けられた上記出力電圧検出端子に電流を供給する電流源をオン、オフする第１のスイッチと、上記出力電圧検出端子の電圧と比較する基準電圧を発生する基準電源と、上記出力電圧検出端子の電圧と基準電圧の比較結果に基づき上記トランジスタのスイッチ動作を制御する制御部と、を有する。
【００１１】
本発明のストロボ装置は、フライバック式昇圧回路により電圧を昇圧し、この昇圧した電圧を放電管に供給して該放電管を駆動して発光させるストロボ装置において、上記フライバック式昇圧回路のトランスの２次巻線に出力電圧を検出する出力電圧検出端子を設け、昇圧開始前に上記出力電圧検出端子を介して上記トランスの２次側の巻線の一部に電流を供給することにより、上記出力電圧検出端子に発生する電圧を検出し該出力電圧検出端子または上記トランスの２次側の巻線の接地用端子の端子浮きがないかの未結線状態を検出する。
【００１２】
本発明は、昇圧動作開始前に昇圧用のトランスの２次側に設けた出力電圧検出端子を介してトランスの２次巻線またはその一部に電流を供給することにより、該出力電圧検出端子で検出した電圧が基準電圧以下であるか否かを検出する。検出した結果、出力電圧検出端子に発生する電圧が基準電圧より高いときは、昇圧動作を停止し、基準電圧より低いときは昇圧動作を開始する。
【発明の効果】
【００１３】
本発明は、昇圧前に出力電圧検出端子Ｔ４の接続端子またトランスの２次巻線の接地用の端子に端子浮きが発生してないか検出して出力電圧検出端子に不具合があると直ちに昇圧動作を停止することにより、トランスの出力に接続された負荷素子が劣化しないように未然に問題を防ぐことができる。
【図面の簡単な説明】
【００１４】
【図１】図１は、フライバック式昇圧回路の回路構成を示す図である。
【図２】図２は、フライバック式昇圧回路の動作を説明するためのフローチャートである。
【図３】図３は、フライバック式昇圧回路の動作を説明するためのタイミングチャートである。
【図４】図４は、フライバック式昇圧回路の動作を示す特性図である。
【図５】図５は、ストロボ装置を駆動する主要部の回路図である。
【図６】図６は、従来のフライバック式昇圧回路の回路構成図である。
【発明を実施するための形態】
【００１５】
以下、発明を実施するための形態について説明する。なお、説明は以下の順序で行う。
１．第１の実施形態（フライバック式昇圧回路）
２．第２の実施形態（ストロボ装置）
【００１６】
＜１．第１の実施形態＞
［フライバック式昇圧回路の構成］
図１に、第１の実施形態であるフライバック式昇圧回路１００の回路構成を示す。
バッテリＶＢＡＴ４０のプラス端子は昇圧用のトランス４１の１次側の端子Ｔ１に接続され、このバッテリＶＢＡＴ４０のマイナス端子は基準電位たとえばグランド（ＧＮＤ）に接続される。トランス４１の１次側の端子Ｔ２はＮチャネルＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：電界効果トランジスタ）２２のドレインに接続される。このＮチャネルＦＥＴ２２のゲートはロジック回路２０の第４の端子（出力端子）に接続され、ソースはグランドに接続される。
なお、図１においては昇圧用のスイッチングトランジスタをＮチャネルＦＥＴ２２で構成した例を示したが、これに代わりＮＰＮバイポーラトランジスタ等でも構成することができることから、明らかにこの素子に限定されるものではない。
【００１７】
トランス４１の２次側の出力端子Ｔ３は、ダイオード４２のアノードに接続され、出力電圧検出端子Ｔ４は、出力電圧の検出用の端子として設けられている。この出力電圧検出端子Ｔ４は、スイッチＳＷ４６の一方の端子ｄと、充電検知端子配線（または出力電圧検出端子配線）５０を介してオペアンプ２１の反転入力端子（−）に接続される。トランス４１の２次巻線の接地用の端子Ｔ５はグランドに接続される。なお、出力電圧検出端子Ｔ４をトランス４１の２次巻線の一部に設ける構成は、トランスの２次巻線の出力端子Ｔ３と接地用の端子Ｔ５間に出力電圧検出端子Ｔ４が構成されたことを意味する。すなわち、出力電圧検出端子Ｔ４は、出力電圧を所定比に分圧した電圧を導出するためにトランス４１の２次巻線コイルの巻数比に応じた取り出し端子である。
ダイオード４２のカソードは負荷容量４３の一方の端子に接続され、この負荷容量４３の他方の端子はグランドに接続される。
なお、ダイオード４２は、１例として、シリコン拡散接合型の高速整流ダイオードが用いられる。このダイオード４２のピーク順電圧ＶＦＭは、例えば平均順電流ＩＦＭが０．５[Ａ]の場合、約２．２[Ｖ]である。以下、ダイオード４２の動作中のピーク順電圧ＶＦＭを２．２[Ｖ]とする。
【００１８】
また、トランス４１の２次側の出力電圧検出端子Ｔ４は、スイッチＳＷ４６の一方の端子ｄに接続される。このスイッチＳＷ４６の他方の端子ｅは電流源４７の一方の端子に接続され、この電流源４７の他方の端子はグランドに接続される。さらに、このスイッチＳＷ４６の制御端子ｆは制御回路３５の第１の端子に接続される。
【００１９】
制御回路３５の第３の端子はロジック回路２０の第３の端子に接続され、また、第２の端子は、基準電圧発生回路３０の信号切り替え用のスイッチＳＷ３１の制御端子に接続される。
基準電圧発生回路３０は、スイッチＳＷ３１と基準電圧Ｅ１，Ｅ２を発生する第１と第２の基準電源３２，３３で構成される。基準電圧Ｅ１を発生する基準電源３２のプラス端子はスイッチＳＷ３１の端子ａに接続され、マイナス端子はグランドに接続される。また、基準電圧Ｅ２を発生する基準電源３３のプラス端子はスイッチＳＷ３１の端子ｂに接続され、マイナス端子はグランドに接続される。そして、スイッチＳＷ３１の端子ｃは、オペアンプ２１の非反転入力端子（＋）に接続される。
なお、基準電圧Ｅ１は、昇圧動作を開始する前の比較電圧であり、また、基準電圧Ｅ２は、昇圧動作時の基準電圧であり、出力電圧の最大値を例えば３００[Ｖ]に設定すると、巻線比により分圧され、例えば３０．０[Ｖ]である。
【００２０】
ロジック回路２０の第１の端子にはスタート（Ｓｔａｒｔ）信号が入力され、第２の端子にはオペアンプ（演算増幅器）２１の出力端子が接続される。
ロジック回路２０は、スタート（Ｓｔａｒｔ）信号に伴い動作を開始し、また制御回路３５は、基準電圧発生回路３０のスイッチＳＷ３１の制御端子にスイッチ切り換え用の制御信号を出力する。
【００２１】
オペアンプ２１は、トランス４１の出力電圧検出端子Ｔ４からの検出電圧と基準電圧発生回路３０から供給される基準電圧Ｅ１またはＥ２と比較して、その比較結果に応じた制御信号を出力する。
比較した結果、出力電圧検出端子Ｔ４から充電検知端子配線５０を介して得られた検出電圧が基準電圧Ｅ１より高いと、出力電圧検出端子Ｔ４または接地用の端子Ｔ５が浮いていると判断される。すると、オペアンプ２１から“Ｈ”レベルの電圧をロジック回路２０の第２の端子に出力する。
一方、充電検知端子配線５０を介して得られた検出電圧が基準電圧Ｅ１より低いと、出力電圧検出端子Ｔ４または接地用の端子Ｔ５の結線（接続）状態は正常で端子浮きは無いと判断される。この判断結果に応じてオペアンプ２１から“Ｌ”レベルの電圧をロジック回路２０の第２の端子に出力する。
以後、結線状態を接続状態とも記載し、また、「端子浮き」の用語は、結線または接続状態が悪く抵抗成分が発生している状態を示す。
基準電圧Ｅ２は昇圧動作中に、オペアンプ２１の非反転入力端子（＋）に供給され、出力電圧検出端子Ｔ４で検出された検出電圧と比較される。比較した結果、検出電圧が基準電圧Ｅ２より低いと、オペアンプ２１の出力端子から“Ｌ”レベルの電圧が出力され、検出電圧が基準電圧Ｅ２より高いと、“Ｈ”レベルの電圧が出力される。
【００２２】
基準電圧発生回路３０は、制御回路３５の制御信号によりスイッチＳＷ３１を切り替えて端子ｃを端子ａ、端子ｂのいずれか一方に接続し、基準電圧Ｅ１またはＥ２を出力する。昇圧動作の開始前に、基準電圧発生回路３０は、まず基準電圧Ｅ１を出力し、出力電圧検出端子Ｔ４または接地用の端子Ｔ５の端子浮きがあるか否かが検出される。そして、接地用の端子Ｔ５の端子浮きがないと判断されたとき、スイッチＳＷ３１が切り換えられて基準電圧発生回路３０から基準電圧Ｅ２が出力される。
【００２３】
制御回路３５は、昇圧動作開始前に、基準電圧発生回路３０へ制御信号を出力し、スイッチＳＷ３１の端子ａと端子ｃを接続し、基準電圧Ｅ１が出力されるように制御する。また、これと同時に、スイッチＳＷ４６に制御信号を供給し、端子ｄと端子ｅを接続してトランス４１の出力電圧検出端子Ｔ４に電流源４７から電流Ｉを供給する。
また、制御回路３５の第３の端子に、ロジック回路２０の第３の端子から出力電圧検出端子Ｔ４の電圧が所定以下であることを示す制御信号が供給される。すると、制御回路３５の第１の端子から、スイッチＳＷ４６をオープンにする制御信号を出力し、端子ｄと端子ｅ間を遮断する。これに伴い、電流Ｉはトランス４１の出力電圧検出端子Ｔ４へ供給されることが停止される。さらに、制御回路３５の第２の端子から、基準電圧発生回路３０のスイッチＳＷ３１へ、基準電圧Ｅ１から基準電圧Ｅ２へ切り換える制御信号を出力する。
【００２４】
［トランス４１の構成と基本動作の説明］
次にトランス４１の構成と基本動作について説明する。
トランス４１の１次巻線対２次巻線の比率ＮＰ（Ｓ＋Ｆ）は以下の式により求められる。ＮチャネルＦＥＴ２２のドレイン電圧をＶｄｎとすると、スイッチ端子の動作条件を超えないようにするために、比率ＮＰ（Ｓ＋Ｆ）は以下の式で表される。
【００２５】
［数１］
ＮＰ（Ｓ＋Ｆ）＞＝（Ｖｃａｐ＋ＶＦＭ）／Ｖｄｎ ・・・（１）
なお、ＶＦＭはダイオード（４２）のピーク順電圧を示し、Ｖｃａｐはメイン（負荷）容量４３に蓄積される満充電電圧を示し、ＮＰ（Ｓ＋Ｆ）は１次巻線対２次巻線比率を示す。
具体例として、Ｖｃａｐ＝３００[Ｖ]、ＶＦＭ＝２．２[Ｖ]、Ｖｄｎ＝３０[Ｖ]とすると、ＮＰ（Ｓ＋Ｆ）≒１０となる。すなわち、トランス４１の１次と２次の巻数比は１：１０となる。
【００２６】
次に、２次巻線比率ＮＳＦについて説明する。
２次巻線比率ＮＳＦは負荷容量４３に充電する満充電電圧を決定するパラメータで、以下の式で表される。
【００２７】
［数２］
ＮＳＦ＝（ＶＣＡＰ＋ＶＦＭ）／ＶＴ４ ・・・（２）
なお、ＶＦＭとＶＣＡＰは式（１）における同じ値を示し、ＶＴ４はトランス４１の出力電圧検出端子Ｔ４における満充電電圧を示す。
具体例として、ＶＣＡＰ＝３００[Ｖ]、ＶＦＭ＝２．２[Ｖ]、ＶＴ４＝３０[Ｖ]とすると、ＮＳＦ≒１０となる。図１におけるトランス４１の２次側の出力端子Ｔ３と出力電圧検出端子Ｔ４の巻数比をｎ：１とすると、ｎ＝９となる。
【００２８】
次に、トランス４１の１次側のインダクタンス値について説明する。
１次側のインダクタンスをＬｐとすると、このＬｐは、
【００２９】
［数３］
Ｌｐ＝＞（ＶＴ４＊Ｔｆｉｌ）＊ＮＳＦ／（ＩＰ＊ＮＰ（Ｓ＋Ｆ））・・（３）
と表される。なお、＊印は乗算記号を表し、ＶＴ４、ＮＳＦ、ＮＰ（Ｓ＋Ｆ）は式（１）と式（２）における値と同じであり、Ｔｆｉｌはロジック回路２０に内蔵された不図示のフィルタのフィルタ処理時間を示す。
【００３０】
[フライバック式昇圧回路の動作説明]
次に、図１に示すフライバック式昇圧回路１００の動作について、図２のフローチャートを参照しながら説明する。
ステップＳＴ１２において、フライバック式昇圧回路１００は、待機状態（Ｄｉｓａｂｌｅ）に設定される。このとき、バッテリＶＢＡＴ４０は不図示のスイッチによりトランス４１の１次側の端子Ｔ１に電圧を供給しない。また、ロジック回路２０にはまだ電源が供給されていない。
【００３１】
ステップＳＴ１３において、システムが起動（Ｅｎａｂｌｅ）されると、上述のＶＢＡＴ４０からの電圧がトランス４１の１次側の端子Ｔ１に供給されると共にロジック回路２０、オペアンプ２１、制御回路３５やその他の回路に電圧が供給され各回路の動作が開始される。
【００３２】
ステップＳＴ１４において、ロジック回路２０にスタート信号が供給されると、制御回路３５から基準電圧発生回路３０に制御信号が供給されて、スイッチＳＷ３１を切り替えて端子ｃと端子ａが接続される。その結果、基準電圧発生回路３０から、基準電圧Ｅ１（２．２[Ｖ]より高く設定される）が出力されオペアンプ２１の非反転入力端子（＋）に供給される。この基準電圧Ｅ１に関する２．２[Ｖ]はこの値に限定するものでなく、上記ダイオード４２のピーク順電圧に依存する電圧であれば良く、ダイオードの種類に応じて変わる。
また、これと同時に、制御回路３５からスイッチＳＷ４６の制御端子ｆに制御信号が供給され、端子ｄと端子ｅが接続される。その結果、電流源４７から電流Ｉが充電検知端子配線５０を介してトランス４１の２次側の出力電圧検出端子Ｔ４に供給され、この出力電圧検出端子Ｔ４から接地用の端子Ｔ５を介してグランドに所定期間電流が流れる。またこれと同時に、負荷容量４３に初期動作時に蓄えられた電圧の条件によって、電流Ｉが出力電圧検出端子Ｔ４、出力端子Ｔ３、ダイオード４２を介して負荷容量４３にも所定期間流れる。なお、本実施例においては、負荷容量４３の初期電圧（ＶＣＡＰ）は０〜３００[Ｖ]である。
【００３３】
以下理解し易くする為に、電流Ｉを出力電圧検出端子Ｔ４に供給したときに、トランス４１の２次巻線の出力端子Ｔ３と出力電圧検出端子Ｔ４間の巻線に発生する電圧ＶＬＳと端子Ｔ４−Ｔ５間の巻線に発生する電圧ＶＬＦを省略して説明する。
接続不良には、出力電圧検出端子Ｔ４の接続不良（ＲＴ４）と接地用の端子Ｔ５のグランドに対する接続不良（ＲＴ５）があり、極端な場合、接続が完全に不良すなわち断線（オープン）する例がある。なお、上述した抵抗成分ＲＴ４は出力電圧検出端子Ｔ４と２次巻線との接続点で発生する抵抗であり、抵抗成分（ＲＴ５）は接地用の端子Ｔ５とグランドの接続点で発生する抵抗である。
【００３４】
出力電圧検出端子Ｔ４の結線不良、または接地用の端子Ｔ５が結線不良でグランドに対して浮いていると（抵抗成分が発生）、電流Ｉを電圧検出端子Ｔ４に供給すると端子接続不良に伴う抵抗成分（ＲＴ４，ＲＴ５）により電圧が発生する。なお、上述した抵抗成分ＲＴ４とＲＴ５は接続の状態により変化し、０〜∞[Ω]の範囲をとり、オープン（断線）の場合は∞[Ω]となる。その結果、出力電圧検出端子Ｔ４、Ｔ５で検出される電圧は、理論上０[Ｖ]から（ＲＴ４＋ＲＴ５）＊Ｉ４７[Ｖ]の範囲となる。
【００３５】
まず、負荷容量４３に蓄積された電圧（ＶＣＡＰ）が０[Ｖ]のときの動作について説明する。
出力電圧検出端子Ｔ４には、（ＲＴ４＋ＲＴ５）＊Ｉ[Ｖ]の電圧が発生し、この発生した電圧が、ＶＦＭ（２．２[Ｖ]）＋ＶＣＡＰ（０[Ｖ]）以下の時はダイオードは非導通となる。そして、出力電圧検出端子Ｔ４で検出された電圧がオペアンプ２１の反転入力端子（−）に供給される。出力電圧検出端子Ｔ４で検出された電圧が、基準電圧Ｅ１より低いと断線は無いものとして判断され、ステップ１５及びステップ１６へ移行し充電動作が開始される。
一方、出力電圧検出端子Ｔ４または接地用の端子Ｔ５の結線状態が悪いと、抵抗値（ＲＴ４＋ＲＴ５）が大きくなる。出力電圧検出端子Ｔ４で検出される電圧（ＲＴ４＋ＲＴ５）＊Ｉ[Ｖ]がＶＦＭ（２．２[Ｖ]）＋ＶＣＡＰ（０[Ｖ]）の電圧以上になると、ダイオード４２は導通し、また、この出力電圧検出端子Ｔ４で発生した電圧がオペアンプ２１の反転入力端子（−）に供給される。
オペアンプ２１の反転入力端子（−）に供給された電圧が基準電圧Ｅ１より高いと、これに対応してロジック回路２０が制御され、出力電圧検出端子Ｔ４または接地用の端子Ｔ５は断線しているものとして次の充電の開始動作は停止される。
【００３６】
次に、負荷容量４３の電圧（ＶＣＡＰ）が、例えば０[Ｖ]以上で３００[Ｖ]の範囲のときの動作について説明する。上述と同様に、出力電圧検出端子Ｔ４または接地用の端子Ｔ５の結線状態が良く抵抗成分（ＲＴ４＋ＲＴ５）が小さい場合について説明する。ＶＦＭ（２．２[Ｖ]）＋ＶＣＡＰ（０[Ｖ]）〜ＶＦＭ（２．２[Ｖ]）＋ＶＣＡＰ（３００[Ｖ]）の各電圧が（ＲＴ４＋ＲＴ５）＊Ｉ[Ｖ]の電圧と比較して低いのでダイオード４２は非導通となる。
一方、接地用の端子Ｔ５の結線状態が悪く例えば断線した時、上記の比較結果は逆になり、ダイオード４２は導通する。
よって、オペアンプ２１の反転入力端子（−）の電圧が非反転入力端子（＋）に供給される基準電圧Ｅ１より高い場合、オペアンプ２１の出力端子から“Ｌ”レベルの電圧がロジック回路２０に出力される。すなわち、この場合、出力電圧検出端子Ｔ４または接地用の端子Ｔ５に端子浮き、または断線があると判断し、ステップＳＴ１２に移行し、フライバック式昇圧回路１００の昇圧動作の開始は停止される。
今まで、トランス４１の２次側の各端子（Ｔ３−Ｔ４，Ｔ４−Ｔ５）間で発生する電圧ＶＬＳ，ＶＬＦを省略して説明したが、正確にはこれらの電圧を加味する必要がある。この場合、基準電圧Ｅ１は、ＶＣＡＰが最低の電圧（０[Ｖ]）においてもダイオード４２のピーク順電圧ＶＦＭ（２．２[Ｖ]）より高く設定する必要がある。
【００３７】
次に、トランス４１の２次巻線の出力電圧検出端子Ｔ４が結線され、且つ接地用の端子Ｔ５がグランドに対して正常に結線されている場合の動作について説明する。
出力電圧検出端子Ｔ４が正常に結線され且つトランス４１の端子Ｔ５とグランド間が正常に結線されている場合、抵抗値（ＲＴ４＋ＲＴ５）は無視できるので、出力電圧検出端子Ｔ４へ電流を流しても電圧は発生しないかまたは所定値以下である。
また、負荷容量４３の初期電圧（ＶＣＡＰ）が上述のように０［Ｖ］以上から３００[Ｖ]の場合、例えばＶＦＭ（２．２[Ｖ]）＋ＶＣＡＰ（０[Ｖ]）〜ＶＦＭ（２．２[Ｖ]）＋ＶＣＡＰ（３００[Ｖ]）の各電圧が（ＲＴ４＋ＲＴ５）＊Ｉ[Ｖ]の電圧と比較される。
この場合、出力電圧検出端子Ｔ４で検出される電圧は、（ＲＴ４＋ＲＴ５）＊Ｉ[Ｖ]であり、ダイオード４２側の出力電圧ＶＦＭ（２．２[Ｖ]）＋ＶＣＡＰ（０[Ｖ]）〜ＶＦＭ（２．２[Ｖ]）＋ＶＣＡＰ（３００[Ｖ]）と比較して低い。したがって、ダイオード４２はオフし、電流Ｉは出力電圧検出端子Ｔ４から接地用の端子Ｔ５を介してグランドに所定期間流れる。
その結果、出力電圧検出端子Ｔ４で検出された電圧が、オペアンプ２１の非反転入力端子（−）に入力され、この入力電圧は基準電圧Ｅ１より低い。すると、オペアンプ２１の出力端子から“Ｈ”レベルの電圧がロジック回路２０に出力される。すなわち、この場合、充電検知端子配線５０と出力電圧検出端子Ｔ４は正常に結線されていると判断し、ステップＳＴ１５に移行する。
【００３８】
ステップＳＴ１５において、制御回路３５からスイッチＳＷ４６に制御信号が供給され、端子ｄと端子ｅ間が遮断される。また、制御回路３５から基準電圧発生回路３０のスイッチＳＷ３１にも制御信号が供給されて端子ｃと端子ｂが接続される。その結果、基準電圧発生回路３０の出力端子から基準電圧Ｅ２、例えば３０.０[Ｖ]が出力され、オペアンプ２１の非反転入力端子（＋）に供給される。なお、図２のフローチャートにおいては、基準電圧Ｅ１からＥ２への切換えを、簡略化して「Ｖｒｅｆ切換」と図示する。
【００３９】
ステップＳＴ１６において、ロジック回路２０からクロック（Ｃｌｏｃｋ）信号がＮチャネルＦＥＴ２２のゲートに供給される。ＮチャネルＦＥＴ２２は、クロック信号の“Ｈ”レベルの期間にオン動作を行い、バッテリＶＢＡＴ４０からトランス４１の１次側の端子Ｔ１からＴ２、さらにＮチャネルＦＥＴ２２のドレイン−ソースを介してグランドにスイッチング電流が流れる。
【００４０】
ロジック回路２０からクロック（Ｃｌｏｃｋ）信号の“Ｌ”レベルの電圧がＮチャネルＦＥＴ２２のゲートに供給されると、ＮチャネルＦＥＴ２２の動作は、オフとなりスイッチ動作を停止する。
このＮチャネルＦＥＴ２２がオフする期間、トランス４１に蓄積されたエネルギーが放出されて出力端子Ｔ３、接地用の端子Ｔ５を介してグランドに２次電流が流れ、それにより電荷が負荷容量４３に蓄積される。
また、このとき、出力電圧検出端子Ｔ４に接続されている充電検知端子配線５０を介して、出力電圧検出端子Ｔ４で検出された検出電圧がオペアンプ２１の反転入力端子（−）に供給される。
反転入力端子（−）に供給された検出電圧が基準電圧Ｅ２と比較され、検出電圧が基準電圧Ｅ２より低いとオペアンプ２１から“Ｈ”レベルの電圧が出力され、ロジック回路２０に供給される。そして、ロジック回路２０は、クロック信号をＮチャネルＦＥＴ２２のゲートに出力する。
【００４１】
ステップＳＴ１７において、オペアンプ２１で比較した結果、出力電圧検出端子Ｔ４から検出された検出電圧が基準電圧Ｅ２より高いかまたは低いかを検出し、検出電圧が基準電圧Ｅ２より低いとステップＳＴ１６に移行し、充電動作を繰り返し行う。
【００４２】
一方、充電動作を繰り返した結果、出力電圧検出端子Ｔ４から検出された検出電圧が基準電圧Ｅ２の３０．０[Ｖ]より高くなると、負荷容量４３に所定の電圧である満充電電圧に充電されたことを判断する（図２のステップＳＴ１６では「満充電検出？」と記載）。そして、ステップＳＴ１２に移行し、充電動作を停止（Ｄｉｓａｂｌｅ）する。
以下同様な動作を繰り返す。
【００４３】
[フライバック式昇圧回路の充電動作説明]
次に、図３にフライバック式昇圧回路１００の動作タイミングチャートを示し、図１を参照しながら充電動作を詳細に説明する。
時刻ｔ１で電源がフライバック式昇圧回路１００の各回路に供給され、時刻ｔ２でロジック回路２０、基準電圧発生回路３０や制御回路３５等に供給される電圧が安定する。
【００４４】
時刻ｔ２〜時刻ｔ３の期間において、出力電圧検出端子Ｔ４または２次巻線の接地用の端子Ｔ５の浮きがあるか否かについての検出動作が行われる（図３（ａ）参照）。
端子浮きがあると、スタート（Ｓｔａｒｔ）信号であるＶ（ＣＨＡＲＧＥ＿ＯＮ）信号が“Ｌ”レベルを維持する（図３（ｂ）参照）。端子浮きが検出されないと、トランス４１の出力電圧検出端子Ｔ４の接続（結線）、または接地用の端子Ｔ５の接続（結線）が正常であり、負荷容量４３に充電される電圧が正常に測定できると判断して、ＮチャネルＦＥＴ２２のスイッチ動作が開始される。
【００４５】
なお、上述した出力電圧検出端子Ｔ４またはトランス４１の２次巻線の接地用の端子Ｔ５の端子浮きの検出は、オペアンプ２１で出力電圧検出端子Ｔ４で検出された検出電圧と基準電圧発生回路３０で発生する基準電圧Ｅ１を比較することにより行われる。出力電圧検出端子Ｔ４の端子浮きの検出動作に関する詳細な説明は既に行ったので、説明は省略する。
【００４６】
出力電圧検出端子Ｔ４またはトランス４１の２次巻線の接地用の端子Ｔ５の端子浮きの検出動作が行われた結果、端子浮きが検出されず正常な検出動作が行われると判断される。それに伴い、制御回路３５から基準電圧発生回路３０に制御信号が供給され、スイッチＳＷ３１が切り替えられて基準電圧発生回路３０から基準電圧Ｅ２が出力される。
【００４７】
昇圧開始の時刻ｔ３になると、スタート信号のＶ（ＣＨＡＲＧＥ＿ＯＮ）が“Ｈ”レベルになり、この“Ｈ”レベルの電圧がロジック回路２０に供給される。ロジック回路２０で論理演算や遅延動作などの処理が行われる。
【００４８】
時刻ｔ４〜ｔ５の期間において、Ｃｌｏｃｋ（クロック）信号は“Ｈ”レベルであり、ロジック回路２０からクロック信号の“Ｈ”レベルの電圧がＮチャネルＦＥＴ２２のゲートに供給される。すると、ＮチャネルＦＥＴ２２はオンし、バッテリＶＢＡＴ４０から、トランス４１の１次側の端子Ｔ１から端子Ｔ２を介し、さらにＮチャネルＦＥＴ２２のドレイン−ソースを経由して基準電位、例えばグランドに１次電流が流れる。なおこの１次電流は、時刻ｔ４〜時刻ｔ５まで期間、時間経過と共に増加する三角状のピーク電流Ｉｐｅａｋを示す（図３（ｃ）参照）。
この為、トランス４１の２次巻線の出力端子Ｔ３と接地用の端子Ｔ５間には誘起電圧が発生するがダイオード４２の極性により電流が流れることが阻止され、トランス４１から誘起電流が流れずエネルギーがトランス４１に蓄積される。このトランス４１によるエネルギーの蓄積は時刻ｔ４〜ｔ５の期間行われる。
【００４９】
時刻ｔ５になると、ロジック回路２０から出力されるクロック信号が“Ｌ”レベルになり、この“Ｌ”レベルの電圧がＮチャネルＦＥＴ２２のゲートに供給され、ＮチャネルＦＥＴ２２はオフする。その結果、トランス４１からＮチャネルＦＥＴ２２を介してグランドに流れる１次電流は遮断される。
ＮチャネルＦＥＴ２２が時刻ｔ５〜時刻ｔ６の期間オフされるので、トランス４１に１次側に蓄積されたエネルギーが放出される。それに伴い、トランス４１の２次側に２次電流が流れ、ダイオード４２を介して負荷容量４３に電荷（または電流）が蓄積される（図３（ｄ）参照）。
【００５０】
時刻ｔ６になると、トランス４１の２次側の出力電圧検出端子Ｔ４で検出された検出電圧が充電検知端子配線５０を介してオペアンプ２１の反転入力端子（−）に供給され、基準電圧Ｅ２、例えば、３０．０[Ｖ]と比較される。時刻ｔ６においては、出力電圧検出端子Ｔ４で検出された検出電圧が基準電圧以下であるので、オペアンプ２１から“Ｈ”レベルの電圧がロジック回路２０に出力され、このロジック回路２０からクロック信号が継続して出力される（図３（ｅ）参照）。
【００５１】
図３（ｆ）に、時刻ｔ５〜時刻ｔ６の期間にトランス４１に２次電流が流れ、その結果、負荷容量４３に電荷が蓄積されたときの電圧波形図を示す。
以下同様に、クロック信号の“Ｈ”レベルと“Ｌ”レベルの電圧に応じてＮチャネルＦＥＴ２２が、オン、オフ動作を繰り返す。
【００５２】
時刻ｔ７〜時刻ｔ８の期間は、ＮチャネルＦＥＴ２２がオンし、トランス４１に１次電流が流れエネルギーが蓄積される。時刻ｔ８〜時刻ｔ９の期間中、ＮチャネルＦＥＴ２２がオフし、トランス４１の２次側に２次電流が流れて負荷容量４３に電荷がさらに充電され、その結果、時刻ｔ６の充電電圧に加算されて電圧が昇圧する。
この昇圧した充電電圧を時刻ｔ９で、出力電圧検出端子Ｔ４を介して充電検知端子配線５０を経由してオペアンプ２１の反転入力端子（−）に供給し、基準電圧Ｅ２と比較する。
時刻ｔ９において、出力電圧検出端子Ｔ４で検出した電圧は、基準電圧Ｅ２より低いので、昇圧動作を続行する。
【００５３】
以下同様な動作を繰り返し、時刻ｔ１２〜時刻ｔ１４において、出力電圧検出端子Ｔ４から検出された電圧が基準電圧Ｅ２より高くなると、オペアンプ２１から“Ｌ”レベルの電圧が出力され、この“Ｌ”レベルの電圧がロジック回路２０に供給される。すると、このロジック回路２０は、ＮチャネルＦＥＴ２２のゲートに供給するクロック信号の発生又はその出力を停止する。
【００５４】
時刻ｔ１５において、制御回路３５から出力されたスタート信号のＶ（ＣＨＡＲＧＥ＿ＯＮ）信号が“Ｈ”レベルから“Ｌ”レベルに遷移し、その結果、以後の昇圧動作の一連の動作は停止する。
【００５５】
図４に、フライバック式昇圧回路１００において、時間経過に伴うトランス４１の２次側の出力電圧検出端子Ｔ４で検出された電圧と負荷容量４３に蓄積された電圧の電圧波形を示す。
図４において、トランス４１の２次側の出力電圧検出端子Ｔ４と接地用の端子Ｔ５間の巻線を１とし、出力端子Ｔ３と出力電圧検出端子Ｔ４間の巻数比をｎとしたときの出力電圧の例を示す。すなわち、出力電圧検出端子Ｔ４から検出される電圧は、出力端子Ｔ３で発生する電圧に対して、１／（ｎ＋１）の電圧が検出される。例えばｎ＝９とすると、出力電圧検出端子Ｔ４から出力される電圧は、出力電圧の１／１０である。
【００５６】
図４において、出力電圧は負荷容量４３の充電電圧を示し、この負荷容量４３の充電電圧の最大値（満充電電圧）はフォトフラッシュとして使用する場合、例えば約３００[Ｖ]であり、この充電電圧は、所定の時刻から時間経過と共に増加し昇圧する。また、出力電圧検出端子Ｔ４で検出される電圧波形は、クロック信号によりＮチャネルＦＥＴ２２がオフし、オン動作を開始する直前の検出した電圧を示し、最大電圧は約３０．０[Ｖ]である。
【００５７】
フライバック式昇圧回路において、トランス４１の２次側もしくは出力端子にて電圧を検出する場合、出力電圧検出端子Ｔ４の結線不良または接地用の端子Ｔ５とグランドが結線不良であると制御不能に陥る。最悪の場合には、トランス４１の２次側の出力端子に接続された素子に高電圧が加わり信頼性問題を起こす。
これに対して本発明によれば、上述したように昇圧動作の開始前に端子浮きが発生してないか検出し出力電圧検出端子Ｔ４の結線不良または接地用の端子Ｔ５の端子浮きを検出して、昇圧動作を行わないことにより制御不可能な高圧発生を未然に防ぐことができる。
【００５８】
以上説明したことからも明らかなように、本発明による技術思想は、フライバック式昇圧回路に限定することなく、出力電圧を検出する出力電圧検出端子を独立して持っている電源回路全てに適用することができる。それにより、出力電圧を検出する出力電圧検出端子Ｔ４の結線不良または接地用の端子Ｔ５の端子浮き（結線不良）に起因する電源回路の後段の破壊や発熱等の信頼性トラブルを未然に防ぐことができる。
【００５９】
＜２．第２の実施形態＞
[ストロボ装置の主要部構成]
図５に、第２の実施形態であるフライバック式昇圧回路を用いたストロボ装置２００の主要部の構成を示す。
図５に破線で囲んだフライバック式昇圧回路２１０は図１に示したフライバック式昇圧回路１００と同じ回路構成であるので、ここではフライバック式昇圧回路２１０の構成とその動作についての説明は省略する。
【００６０】
フライバック式昇圧回路２１０の出力Ｔｏｕｔが放電管、例えばキセノン管２４４の一方の端子Ｋ１に接続され、他方の端子Ｋ２にスイッチングトランジスタＳＷＴｒ２４５のコレクタが接続される。このスイッチングトランジスタＳＷＴｒ２４５の制御端子に、キセノン管の発光を制御する制御信号が供給され、エミッタは基準電位のグランドに接続される。またキセノン管２４４の制御端子Ｋ３は、例えば不図示のトランスを介してスイッチングトランジスタＳＷＴｒ２４５のコレクタに接続される。
スイッチングトランジスタＳＷＴｒ２４５として、例えばＩＧＢＴ（Ｉｎｓｕｌａｔｉｎｇ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型バイポーラトランジスタ）が用いられる。この絶縁ゲート型バイポーラトランジスタは、入力部がＭＯＳ構造で出力部がバイポーラ構造のパワー用トランジスタであり、高耐圧、大電流に適した半導体で、少ないドライブ電力で高電力を制御する。
【００６１】
[ストロボ装置の動作説明]
図５に示した点線で囲まれたフライバック式昇圧回路２１０は、図１に示した動作と同様であり動作説明は省略する。
電源電圧が各回路に供給された後、ロジック回路２０に昇圧開始のスタート信号のＶ（ＣＨＡＲＧＥ＿ＯＮ）が供給される前に、トランス４１の出力電圧の一部を検出する出力電圧検出端子Ｔ４と充電検知端子配線５０の接続（結線）状態、トランス４１の２次巻線の接地用の端子Ｔ５の結線状態が判断される。出力電圧検出端子Ｔ４の結線状態または接地用の端子Ｔ５とグランドの結線状態が不十分で端子が浮いた状態、あるいは断線しているとオペアンプ２１の反転入力端子（−）の電圧が基準電圧Ｅ１より高くなり、以後の昇圧動作の開始を停止する。
一方、オペアンプ２１の反転入力端子（−）の電圧が基準電圧Ｅ１以下の場合、出力電圧検出端子Ｔ４の結線と、接地用の端子Ｔ５とグランドの結線が正常でありトランス４１の出力電圧が測定可能である判断する。そして、以後のＮチャネルＦＥＴ２２のスイッチ動作による昇圧動作を開始する。
【００６２】
端子浮きが無いと判断されると、フライバック式昇圧回路２１０は昇圧動作を繰り返し行う。そして、出力端子Ｔｏｕｔの電圧が満充電電圧の約３００[Ｖ]以上になると、フラッシュオン信号とその他の制御信号によりスイッチングトランジスタＳＷＴｒ２４５のゲートＧを制御するゲート制御信号が生成される。このゲート制御信号が、スイッチングトランジスタＳＷＴｒ２４５のゲートＧに入力されてオン動作し、それに応じてキセノン管２４４の端子Ｋ２とＫ３が駆動され発光することによりフラッシュ動作を行う。
【００６３】
このように、ストロボ装置２００のフライバック式昇圧回路２１０に、トランス４１からの出力電圧を検出する出力電圧検出端子Ｔ４の結線状態と、トランス４１の２次巻線の接地用の端子Ｔ５の結線状態を判断する手段を設ける。その結果、トランス４１の２次側の負荷容量４３に充電される充電電圧を正確に測定でき、充電電圧が所定電圧以上になることを防止できる。よって、トランス４１の出力側に接続された素子に所定以上の高電圧が印加されることが無いので、破壊または劣化されることを防止することができ、装置の信頼性を向上することができる。
【００６４】
本発明において、トランスは、トランス４１に対応する。上記トランスの１次側に接続され、スイッチ動作により１次電流を発生させるトランジスタは、ＮチャネルＦＥＴ２２に対応する。上記トランスの２次側の出力端子に接続されたダイオードは、ダイオード４２に対応する。上記ダイオード４２から出力される電圧を充電する負荷容量は、負荷容量４３に対応する。上記トランスの２次側の巻線の一部に設けられた上記出力電圧検出端子に電流を供給する電流源を切り換える第１のスイッチは、スイッチＳＷ４６に対応する。上記出力電圧検出端子の電圧と比較する基準電圧を発生する基準電源は、基準電電圧発生回路３０に対応する。上記出力電圧検出端子の電圧と基準電圧の比較結果に基づき上記トランジスタのスイッチ動作を制御する制御部は、ロジック回路２０に対応する。
【符号の説明】
【００６５】
２０，３２０…ロジック回路、２１，３２１…オペアンプ、２２，３２２…ＮチャネルＦＥＴ、３０…基準電圧発生回路、３１，４６…スイッチ、３２，３３，３３０…基準電源、３５…制御回路、４０，３４０…バッテリ、４１，３４１…トランス、４２，３４２…ダイオード、４３，３４３…負荷容量、４７…電流源、５０，３５０…充電検知端子配線、１００，２１０，３００…フライバック式昇圧回路、２００…ストロボ装置、２４４…キセノン管、２４５…スイッチングトランジスタ。
【特許請求の範囲】
【請求項１】
フライバック式昇圧回路のトランスの２次巻線に出力電圧を検出する出力電圧検出端子を設け、昇圧開始前に上記出力電圧検出端子を介して上記トランスの２次側に電流を供給することにより、上記出力電圧検出端子に発生する電圧を検出し該出力電圧検出端子または上記トランスの２次巻線の接地用の端子の浮きがないかの未結線状態を検出する
フライバック式昇圧回路。
【請求項２】
上記出力電圧検出端子は、上記トランスの２次側の巻線の一部に設けられ、該トランスの２次側の出力電圧に比例した電圧を検出する
請求項１記載のフライバック式昇圧回路。
【請求項３】
上記フライバック式昇圧回路は、さらに、
上記トランスの１次側に接続され、スイッチ動作により１次電流を発生させるトランジスタと、
上記トランスの２次側の出力端子に接続されたダイオードと、
上記ダイオードから出力された電圧を充電する負荷容量と、
上記トランスの２次側の巻線の一部に設けられた上記出力電圧検出端子に電流を供給する電流源をオン、オフする第１のスイッチと、
上記出力電圧検出端子の電圧と比較する基準電圧を発生する基準電源と、
上記出力電圧検出端子の電圧と基準電圧の比較結果に基づき上記トランジスタのスイッチ動作を制御する制御部と、
を有する
請求項２記載のフライバック式昇圧回路。
【請求項４】
上記制御部は、上記出力電圧検出端子の電圧が基準電圧以下の場合、上記トランジスタのスイッチ動作を停止し、上記トランスの２次巻線のグランドに接続される端子が断線したと判断する
請求項３記載のフライバック式昇圧回路。
【請求項５】
上記基準電源は、複数の上記基準電圧を発生する
請求項３記載のフライバック式昇圧回路。
【請求項６】
上記基準電源は、上記複数の基準電圧を発生する基準電圧を切り換える第２のスイッチを有する
請求項５記載のフライバック式昇圧回路。
【請求項７】
上記第１のスイッチは、上記トランジスタがスイッチ動作を開始する前に、導通して上記電流源から電流を上記出力電圧検出端子に供給する
請求項３記載のフライバック式昇圧回路。
【請求項８】
上記第２のスイッチは、上記第１のスイッチがオフのとき第１の電圧を導出し、オンのとき第２の電圧を導出する、
請求項６記載のフライバック式昇圧回路。
【請求項９】
上記第１の電圧は、上記ダイオードのピーク順電圧より高い
請求項７記載のフライバック式昇圧回路。
【請求項１０】
フライバック式昇圧回路により電圧を昇圧し、この昇圧した電圧を放電管に供給して該放電管を駆動して発光させるストロボ装置において、上記フライバック式昇圧回路のトランスの２次巻線に出力電圧を検出する出力電圧検出端子を設け、昇圧開始前に上記出力電圧検出端子を介して上記トランスの２次側の巻線の一部に電流を供給することにより、上記出力電圧検出端子に発生する電圧を検出し該出力電圧検出端子または上記トランスの２次側の巻線の接地用端子の端子浮きがないかの未結線状態を検出する
ストロボ装置。
【請求項１１】
上記出力電圧検出端子は、上記トランスの２次側の巻線の一部に設けられ、該トランスの２次側の出力電圧に比例する電圧を検出する
請求項１０記載のストロボ装置。
【請求項１２】
上記フライバック式昇圧回路は、
上記トランスの１次巻線の端子に接続され、スイッチ動作により１次電流を発生させるトランジスタと、
上記トランスの２次側の出力端子に接続されたダイオードと、
上記ダイオードから出力された電圧を充電する負荷容量と、
上記トランスの２次巻線の一部に設けられた上記出力電圧検出端子に電流を供給する電流源をオン、オフする第１のスイッチと、
上記出力電圧検出端子の電圧と比較する基準電圧を発生する基準電源と、
上記出力電圧検出端子の電圧と基準電圧の比較結果に基づき上記トランジスタのスイッチ動作を制御する制御部と、
を有する
請求項１０記載のストロボ装置。
【請求項１３】
上記制御部は、上記出力電圧検出端子の電圧が基準電圧以下の場合、上記トランジスタのスイッチ動作を停止し、上記出力電圧端子の端子、または上記トランスの２次側の巻線のグランドに接続される端子が断線したと判断する
請求項１２記載のストロボ装置。
【請求項１４】
上記基準電圧は、上記ダイオードのピーク順電圧より高い
請求項１３記載のストロボ装置。
【請求項１】
フライバック式昇圧回路のトランスの２次巻線に出力電圧を検出する出力電圧検出端子を設け、昇圧開始前に上記出力電圧検出端子を介して上記トランスの２次側に電流を供給することにより、上記出力電圧検出端子に発生する電圧を検出し該出力電圧検出端子または上記トランスの２次巻線の接地用の端子の浮きがないかの未結線状態を検出する
フライバック式昇圧回路。
【請求項２】
上記出力電圧検出端子は、上記トランスの２次側の巻線の一部に設けられ、該トランスの２次側の出力電圧に比例した電圧を検出する
請求項１記載のフライバック式昇圧回路。
【請求項３】
上記フライバック式昇圧回路は、さらに、
上記トランスの１次側に接続され、スイッチ動作により１次電流を発生させるトランジスタと、
上記トランスの２次側の出力端子に接続されたダイオードと、
上記ダイオードから出力された電圧を充電する負荷容量と、
上記トランスの２次側の巻線の一部に設けられた上記出力電圧検出端子に電流を供給する電流源をオン、オフする第１のスイッチと、
上記出力電圧検出端子の電圧と比較する基準電圧を発生する基準電源と、
上記出力電圧検出端子の電圧と基準電圧の比較結果に基づき上記トランジスタのスイッチ動作を制御する制御部と、
を有する
請求項２記載のフライバック式昇圧回路。
【請求項４】
上記制御部は、上記出力電圧検出端子の電圧が基準電圧以下の場合、上記トランジスタのスイッチ動作を停止し、上記トランスの２次巻線のグランドに接続される端子が断線したと判断する
請求項３記載のフライバック式昇圧回路。
【請求項５】
上記基準電源は、複数の上記基準電圧を発生する
請求項３記載のフライバック式昇圧回路。
【請求項６】
上記基準電源は、上記複数の基準電圧を発生する基準電圧を切り換える第２のスイッチを有する
請求項５記載のフライバック式昇圧回路。
【請求項７】
上記第１のスイッチは、上記トランジスタがスイッチ動作を開始する前に、導通して上記電流源から電流を上記出力電圧検出端子に供給する
請求項３記載のフライバック式昇圧回路。
【請求項８】
上記第２のスイッチは、上記第１のスイッチがオフのとき第１の電圧を導出し、オンのとき第２の電圧を導出する、
請求項６記載のフライバック式昇圧回路。
【請求項９】
上記第１の電圧は、上記ダイオードのピーク順電圧より高い
請求項７記載のフライバック式昇圧回路。
【請求項１０】
フライバック式昇圧回路により電圧を昇圧し、この昇圧した電圧を放電管に供給して該放電管を駆動して発光させるストロボ装置において、上記フライバック式昇圧回路のトランスの２次巻線に出力電圧を検出する出力電圧検出端子を設け、昇圧開始前に上記出力電圧検出端子を介して上記トランスの２次側の巻線の一部に電流を供給することにより、上記出力電圧検出端子に発生する電圧を検出し該出力電圧検出端子または上記トランスの２次側の巻線の接地用端子の端子浮きがないかの未結線状態を検出する
ストロボ装置。
【請求項１１】
上記出力電圧検出端子は、上記トランスの２次側の巻線の一部に設けられ、該トランスの２次側の出力電圧に比例する電圧を検出する
請求項１０記載のストロボ装置。
【請求項１２】
上記フライバック式昇圧回路は、
上記トランスの１次巻線の端子に接続され、スイッチ動作により１次電流を発生させるトランジスタと、
上記トランスの２次側の出力端子に接続されたダイオードと、
上記ダイオードから出力された電圧を充電する負荷容量と、
上記トランスの２次巻線の一部に設けられた上記出力電圧検出端子に電流を供給する電流源をオン、オフする第１のスイッチと、
上記出力電圧検出端子の電圧と比較する基準電圧を発生する基準電源と、
上記出力電圧検出端子の電圧と基準電圧の比較結果に基づき上記トランジスタのスイッチ動作を制御する制御部と、
を有する
請求項１０記載のストロボ装置。
【請求項１３】
上記制御部は、上記出力電圧検出端子の電圧が基準電圧以下の場合、上記トランジスタのスイッチ動作を停止し、上記出力電圧端子の端子、または上記トランスの２次側の巻線のグランドに接続される端子が断線したと判断する
請求項１２記載のストロボ装置。
【請求項１４】
上記基準電圧は、上記ダイオードのピーク順電圧より高い
請求項１３記載のストロボ装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２０１０−８８２８５（Ｐ２０１０−８８２８５Ａ）
【公開日】平成２２年４月１５日（２０１０．４．１５）
【国際特許分類】
【出願番号】特願２００９−４９５６９（Ｐ２００９−４９５６９）
【出願日】平成２１年３月３日（２００９．３．３）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
【公開日】平成２２年４月１５日（２０１０．４．１５）
【国際特許分類】
【出願日】平成２１年３月３日（２００９．３．３）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
[ Back to top ]