プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
【課題】 各色の階調数を維持した状態で、正しい白表示を行うこと。
【解決手段】 プラズマディスプレイパネルの1画面を表示するための1フィールドは、予め設定された標準回数のサステイン放電を発生させる複数のサブフィールドで構成される。また、画素は、互いに異なる色の光をそれぞれ発生する複数のセルにより構成される。そして、画素を構成するセル毎に、使用するサブフィールドを選択することにより、多階調のカラー画像が表示される。例えば、制御部は、各色毎のセルの輝度を調整する輝度制御信号に基づいて、画素を構成する色別のセル群の1つである調整セル群を選択する。そして、制御部は、調整セル群では、サブフィールドの少なくとも1つで、サステイン放電の回数を標準回数より少ない回数に設定する。この結果、各色の階調数を維持した状態で、正しい白表示を行うことができる。
【解決手段】 プラズマディスプレイパネルの1画面を表示するための1フィールドは、予め設定された標準回数のサステイン放電を発生させる複数のサブフィールドで構成される。また、画素は、互いに異なる色の光をそれぞれ発生する複数のセルにより構成される。そして、画素を構成するセル毎に、使用するサブフィールドを選択することにより、多階調のカラー画像が表示される。例えば、制御部は、各色毎のセルの輝度を調整する輝度制御信号に基づいて、画素を構成する色別のセル群の1つである調整セル群を選択する。そして、制御部は、調整セル群では、サブフィールドの少なくとも1つで、サステイン放電の回数を標準回数より少ない回数に設定する。この結果、各色の階調数を維持した状態で、正しい白表示を行うことができる。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置に関する。
【背景技術】
【0002】
プラズマディスプレイパネル(PDP)は、2枚のガラス基板を互いに貼り合わせて構成されており、ガラス基板の間に形成される空間に放電光を発生させることで画像を表示する。画像における画素に対応するセルは、自発光型であり、放電により発生する紫外線を受けて赤、緑、青の可視光を発生する蛍光体が塗布されている。1画素は、これらの赤、緑、青の可視光を発生する3つのセルにより構成されている。なお、サステイン放電させるセルの選択およびサステイン放電の維持を、3電極(アドレス電極、X電極、Y電極)で制御するPDPと、2電極(アドレス電極を兼ねるX電極、Y電極)で制御するPDPがある(例えば、特許文献1参照)。
【0003】
PDPでは、画像を多階調で表示するために、1画面を表示するためのフィールドは、複数のサブフィールドで構成される。例えば、サブフィールドの放電回数は、2のn乗回(nは正の整数)に順次設定される。そして、画像の表示に使用されるサブフィールドは、赤、緑、青の可視光を発生するセル毎に、画像の各色(赤、緑、青)の輝度に応じて選択される。これにより、多階調のカラー画像が表示される。また、PDPに正しい白を表示するために、各色の輝度を調整する場合、各色の最高輝度値の割合を調整する。例えば、白を表示するために、赤、緑、青のセルを全て点灯したときに、画像の赤みが強い場合がある。この場合、画像の赤みを減らすために、赤の可視光を発生するセルにおいて、1フィールドで発生させる放電の最高回数を、他のセルに比べて少なくする。
【0004】
なお、3電極を有するPDPにおいて、PDPに正しい白を表示するために、輝度の低い色に対応するセルのアドレス電極に、維持放電期間中にY電極と同期したタイミングでパルスを印加する技術が提案されている(例えば、特許文献2参照)。
【特許文献1】特開2004−273265号公報
【特許文献2】特許第3598790号公報
【発明の開示】
【発明が解決しようとする課題】
【0005】
一般的に、PDPに正しい白を表示するために、1フィールドで発生させる放電の最高回数が減らされる場合、色の階調数は、少なくなる。また、特許文献2では、2電極構造のPDPに正しい白を表示するために、各色の輝度を調整する手法は、提案されていない。なお、2電極構造のPDPに、特許文献2の技術を適用するためには、例えば、Y電極に同期したパルスが印加される第3の電極を色毎に設ける必要があり、構造が複雑になる。
【0006】
本発明の目的は、各色の階調数を維持した状態で、正しい白表示を行うことである。
【課題を解決するための手段】
【0007】
本発明では、プラズマディスプレイパネルの1画面を表示するための1フィールドは、予め設定された標準回数のサステイン放電を発生させる複数のサブフィールドで構成される。また、画素は、互いに異なる色の光をそれぞれ発生する複数のセルにより構成される。そして、画素を構成するセル毎に、使用するサブフィールドを選択することにより、多階調のカラー画像が表示される。例えば、制御部は、各色毎のセルの輝度を調整する輝度制御信号に基づいて、画素を構成する色別のセル群の1つである調整セル群を選択する。そして、制御部は、輝度制御信号に基づいて、調整セル群では、サブフィールドの少なくとも1つで、サステイン放電の回数を標準回数より少ない回数に設定する。制御部は、サブフィールドに設定された回数のサステイン放電を発生させるために第1および第2駆動回路の動作を制御する。
【発明の効果】
【0008】
本発明では、各色の階調数を維持した状態で、正しい白表示を行うことができる。
【発明を実施するための最良の形態】
【0009】
以下、本発明の実施形態を図面を用いて説明する。
図1は、本発明の一実施形態を示している。プラズマディスプレイ装置(以下、PDP装置とも称する)は、四角板形状を有するプラズマディスプレイパネル10(以下、PDPとも称する)、PDP10の画像表示面12側(光の出力側)に設けられる光学フィルタ20、PDP10の画像表示面12側に配置された前筐体30、PDP10の背面14側に配置された後筐体40およびベースシャーシ50、ベースシャーシ50の後筐体40側に取り付けられ、PDP10を駆動するための回路部60、およびPDP10をベースシャーシ50に貼り付けるための両面接着シート70を有している。回路部60は、複数の部品で構成されるため、図では、破線の箱で示している。
【0010】
PDP10は、画像表示面12を構成する前面基板16(第1基板)と、前面基板16に対向する背面基板18(第2基板)とにより構成されている。前面基板16と背面基板18の間に図示しない放電空間(セル)が形成されている。前面基板16および背面基板18は、例えば、ガラス基板により形成されている。光学フィルタ20は、前筐体30の開口部32に取り付けられる保護ガラス(図示せず)に貼付される。
【0011】
図2は、図1に示したPDP10の要部の詳細を示している。前面基板16は、繰り返して放電を発生させるために、ガラス基材16a上(図では下側)に互いに直交する方向に形成されたY電極16b(第1電極、走査電極)およびAX電極16c(第2電極、アドレス電極を兼ねる維持電極)を有している。なお、AX電極16cは、後述するアドレス期間ADRにおいて、アドレス電極として機能し、その他の期間において、維持電極として機能する。Y電極16bは、図の横方向に延在するバス電極BE(電極線)とバス電極BEに接続された透明電極TEとにより構成されている。AX電極16cも同様に、バス電極BE(電極線)とバス電極BEに接続された透明電極TEとにより構成されている。電極16b、16cは、誘電体層16d、16eにそれぞれ覆われており、誘電体層16eの表面は、MgO等の保護層16fに覆われている。
【0012】
放電空間DSを介して前面基板16に対向する背面基板18は、互いに隣接するAX電極16cの間に対向する位置のガラス基材18a上に、隔壁(リブ)18bが形成されている。隔壁18bは、ガラス基材18aをサンドブラスト法等により掘ることで形成される。隔壁18bにより、セルの側壁が構成される。さらに、隔壁18bの側面と、互いに隣接する隔壁18bの間のガラス基材18a上とには、紫外線により励起されて赤(R)、緑(G)、青(B)の可視光を発生する蛍光体18c、18d、18eが、それぞれ塗布されている。すなわち、蛍光体18c、18d、18eが発する光の波長は、それぞれ、赤、緑、青の光の波長である。
【0013】
PDP10の1つのセル(一色の画素)は、互いに隣接する一対の隔壁18bで挟まれる領域において、電極16bと電極16cの一対の透明電極TEを含む領域に形成される。すなわち、セルは、電極16bと電極16cとの交差部分に形成される。このように、PDP10は、画像を表示するためにセルをマトリックス状に配置し、かつ互いに異なる色の光を発生する複数種のセルを交互に配列して構成されている。なお、後述する図5に示す1つの画素PXは、赤、緑および青の光を発生する3つのセルにより構成される。以後、赤、緑および青の光を発生するセルを、赤のセル、緑のセルおよび青のセルともそれぞれ称する。特に図示していないが、電極16bに沿って形成されたセルにより、表示ラインが構成される。
【0014】
PDP10は、前面基板16および背面基板18を、保護層16fと隔壁18bが互いに接するように貼り合わせ、Ne、Xe等の放電ガスを封入することで構成される。バス電極BEは、図5に示すYドライバYDRVおよびAXドライバAXDRVに接続される。
図3は、1画面の画像を表示するためのフィールドFLDの構成例を示している。1つのフィールドFLDの長さは、1/60秒(約16.7ms)であり、例えば、8個のサブフィールドSF(SF1−SF8)で構成される。各サブフィールドSFは、リセット期間RST、アドレス期間ADR、サステイン期間SUSおよび消去期間ERSにより構成される。なお、消去期間ERSは、点灯したセルのみの壁電荷を消去するための放電を発生させる期間のため、サステイン期間SUSに含めて定義される場合もある。ここで、壁電荷とは、例えば、各セルにおいて、図2に示したMgO等の保護層16f上に蓄積されるプラス電荷およびマイナス電荷である。
【0015】
サステイン期間SUSの長さは、サブフィールドSFにより異なり、セルの放電回数(輝度)に依存する。このため、点灯させるサブフィールドSFの組み合わせを変えることにより、画像を多階調で表示することが可能になる。この例では、サブフィールドSF1−8に予め設定されているサステイン放電の標準回数(標準の放電サイクル数)は、それぞれ4、8、16、32、64、128、256、512である。このため、高輝度(高階調)の画像では、上位のサブフィールドSF8やSF7が使用され、低輝度(低階調)の画像では、上位のサブフィールドSF8やSF7は使用されない。ここで、放電サイクル数は、AX電極16c(またはY電極16b)に印加されるサステインパルスの数を示している。後述する図4に示すように1つの放電サイクルCYC中に、セルは2回放電する(図の星印)。
【0016】
図4は、図3に示したサブフィールドSFの放電動作の例を示している。図中の星印は、放電の発生を示している。電圧Vs/2および−Vs/2は、サステインパルスの高レベルおよび低レベルをそれぞれ示している。以後、電圧を符号のみで称する場合もある(例えば、電圧Vs/2をVs/2とも称する)。
まず、リセット期間RSTでは、緩やかに上昇する正の書き込み電圧(書き込み鈍波)が走査電極Y(Y電極16b)に印加され、負の書き込み電圧が電極AX(AX電極16c)に印加される(図4(a))。これにより、セルの発光を抑えながら電極AXと走査電極Yに正と負の壁電荷がそれぞれ蓄積される。次に、負の調整電圧(調整鈍波)が走査電極Yに印加され、電極AXに正の調整電圧が印加される(図4(b))。これにより、壁電荷の量が減るとともに、全てセルの壁電荷が等しくなる。なお、例えば、正の調整電圧は、Vs/2より低い電圧であり、負の調整電圧は、−Vs/2より高い電圧である。
【0017】
アドレス期間ADRでは、負のスキャンパルスが走査電極Yに印加され、正のアドレスパルス(電圧Vsa)が、点灯するセルに対応する電極AXに印加される(図4(c))。アドレスパルスにより選択されたセルは、一時的にアドレス放電が発生する。電極AXの波形に示される2回目のアドレスパルスは、次の表示ラインのセルを選択するために印加される(図4(d))。なお、本発明では、アドレス期間ADRのアドレス放電は、放電サイクルCYCに含めない。
【0018】
サステイン期間SUSでは、正および負のサステインパルスが、走査電極Yおよび電極AXにそれぞれ印加される(図4(e、f))。これにより、点灯したセルの放電状態が維持される。互いに極性の異なるサステインパルスが、走査電極Yおよび電極AXに繰り返して印加されることにより、サステイン期間SUSに点灯したセルの放電が繰り返し行われる。図3で説明したように、1放電サイクルCYC中に2回の放電が実施される。例えば、サブフィールドSF4は、32個の放電サイクルCYCで構成され、64回の放電が実施される。なお、図10および図14で詳細に説明するが、放電禁止期間DISでは、電極AXは、高電圧(VS/2)あるいは低電圧(−Vs/2)に維持されるため、放電は発生しない。
【0019】
消去期間ERSでは、正の高電圧の消去前パルスと負の消去前パルスが、走査電極Yおよび電極AXにそれぞれ印加され、放電が発生する(図4(g))。これにより、壁電荷が、走査電極Yおよび電極AXに蓄積される。この際、走査電極Yは、電圧Vs/2より高い電圧が印加されるため、蓄積される壁電荷の量は相対的に多くなる。次に、負の消去パルスと電圧Vs/2より低い正の消去パルスが、走査電極Yおよび電極AXにそれぞれ印加される(図4(h))。これにより、放電が起こり、壁電荷の量が減る。最後に、次のリセット期間RSTに移行するために、正のパルスが、走査電極Yに印加され、緩やかに下降する負の電圧(鈍波)が、電極AXに印加される(図4(i))。なお、本発明では、消去期間ERSの放電は、放電サイクルに含めない。これにより、1サブフィールド期間SFが完了する。図に示した例では、放電サイクル数は、”3”(サステイン期間SUSの6回の放電)であり、電極AXのパルス数と同じである。
【0020】
なお、後述する図7に示すYドライバYDRVおよびAXドライバAXDRVには、リセット期間RSTおよび消去期間ERSに所定の電圧(例えば、正の調整電圧、負の調整電圧等)を走査電極Yおよび電極AXに印加するための回路の記載を省略している。
図5は、図1に示した回路部60の概要を示している。回路部60は、Y電極16bに選択的にパルスを印加するYドライバYDRV(第1駆動回路)、AX電極16cに選択的にパルスを印加するAXドライバAXDRV(第2駆動回路)、ドライバYDRV、AXDRVの動作を制御する制御部CNT、輝度制御信号BCNTに対応する調整データを記憶するメモリ部MEMおよび電源部PWRを有している。ドライバYDRV、AXDRVは、PDP10を駆動する駆動部として動作する。
【0021】
1つの画素PXは、図2で説明したように、赤、緑および青の光を発生する3つのセルにより構成される。なお、各画素PXを3つ以上のセルにより構成してもよい。また、表示ラインは、上述したように、電極16bに沿って配置される画素PXにより構成される。
輝度制御信号BCNTは、PDPに正しい白を表示するための調整データであり、メモリ部MEMから制御部CNTに伝えられる。PDPに正しい白を表示するための調整データは、例えば、赤、緑および青の光の輝度のバランスを示す調整データである。したがって、輝度制御信号BCNTは、例えば、赤、緑および青のセルでそれぞれ発生させる放電の回数の調整値を示す。
【0022】
なお、PDPに正しい白を表示するための調整データは、PDPの製造工程で調整され、メモリ部MEMに記憶される。あるいは、リモートコントローラ等の図示しない操作部が、PDPに正しい白を表示するためにユーザにより操作されたとき、正しい白を表示するための調整データがメモリ部MEMに記憶される。メモリ部MEMは、例えば、DRAM(Dynamic RAM)、SRAM(Static RAM)、フラッシュメモリやROMで形成され、PDPの各種パラメータ(例えば、正しい白を表示するための調整データや画面の明るさを示すデータ)を記憶する。
【0023】
制御部CNTは、輝度制御信号BCNTを、メモリ部MEMから受信する。そして、制御部CNTは、輝度制御信号BCNTに基づいて、赤、緑および青の光を発生する3つのセル群から1つの調整セル群を選択する。ここで、調整セル群は、1フィールドで発生させるサステイン放電の回数が減らされるセル群である。例えば、白を表示するために、赤、緑、青のセルを全て点灯したときに、画像の赤みが強い場合がある。この場合、制御部CNTは、赤色の輝度を画面全体で低くするために、赤の光を発生するセル群を調整セル群として選択する。なお、赤色の輝度を画面全体で高くする場合、制御部CNTは、緑あるいは青の光を発生するセル群を調整セル群として選択してもよい。
【0024】
そして、制御部CNTは、輝度制御信号BCNTに基づいて、調整セル群のサブフィールドSF1−8の少なくとも1つで、サステイン放電の回数を標準回数より少ない回数に設定する。例えば、制御部CNTは、赤色の輝度を画面全体で低くする場合、赤の光を発生するセル群(調整セル群)では、各サブフィールドSF1−8のサステイン放電の回数を標準回数より少ない回数(例えば、標準回数の4分の3の回数)に設定する。また、制御部CNTは、調整セル群を除くセル群のサブフィールドSF1−8において、サステイン放電の回数を、予め設定された標準回数に維持する。
【0025】
これにより、PDPに表示される画像の赤色の輝度を、画面全体で低くできる(例えば、4分の3の輝度値)。また、各サブフィールドSF1−8のサステイン放電の回数を少なくしているため、赤色の階調数は、他の色(緑、青)の階調数と同じ256に維持できる。換言すれば、各色の階調数を維持した状態で、PDPに正しい白を表示できる。
また、制御部CNTは、画像データR0−7、G0−7、B0−7を順次受信する。画像データR0−7、G0−7、B0−7は、赤、緑、青をそれぞれ表示するための8ビットからなるデータであり、図示しないチューナ部あるいは外部入力から制御部CNTに順次入力される。この例では、256通りの輝度(256階調)が、画像データR0−7、G0−7、B0−7のビット値に応じて表現される。ここで、数字の小さいビット(下位ビット)は、重みが小さく、数字の大きいビット(上位ビット)は、重みが大きい。
【0026】
そして、制御部CNTは、画像データR0−7、G0−7、B0−7に基づいて、画像の表示に使用するサブフィールドSFをセル毎に求める。換言すれば、演算により画素PXを構成するセル毎に点灯するサブフィールドSFを求める。例えば、画素PXの赤色の輝度が最高輝度の半分以下の場合、赤の光を発生するセルのサブフィールドSF8(あるいは、SF7−8)は、サステイン期間SUSにおいてサステイン放電(点灯)が不要なため、使用されない。
【0027】
制御部CNTは、画像データR0−7、G0−7、B0−7に基づいて選択されたサブフィールドSF1−8において、上述の処理により設定された回数のサステイン放電を発生させるために、ドライバYDRV、AXDRVに制御信号YCNT、AXCNTを出力する。この際、制御部CNTは、8ビットの画像データR0−7、G0−7、B0−7に対応する256階調の画像を表示するために制御信号YCNT、AXCNTを出力する。
【0028】
ここで、制御信号YCNTは、後述する図9に示すスイッチ制御信号SW1、SW2、SW3、SW4、SW5m、SW5n、SW6m、SW6nを含む。制御信号AXCNTは、後述する図9に示すスイッチ制御信号SW7、SW8、SW9、SW10、SW11、SW12Ri、SW12Gi、SW12Bi、SW12Bj、SW13Ri、SW13Gi、SW13Bi、SW13Bjを含む。
【0029】
電源部PWRは、ドライバYDRV、AXDRVに供給する電源電圧Vsc、Vs/2、−Vs/2、Vsaを生成する。YドライバYDRVは、Y電極16b毎にスキャンドライバ回路SDを有している。これにより、Y電極16b毎に所望の数のサステインパルスを選択的に印加できる。AXドライバAXDRVは、AX電極16c毎にアドレスドライバ回路ADを有している。これにより、色毎(AX電極16c毎)に所望の数のサステインパルスを選択的に印加できる。
【0030】
図6は、図5に示した制御部CNTの動作を示している。図6では、色別のセル群のサブフィールドSF1−8のサステイン放電の回数を設定するための制御のみを示し、アドレス期間ADRおよびサステイン期間SUSに関する制御は示していない。なお、各セルのサブフィールドSF1−8のサステイン放電の回数は、ステップS10の前に、例えば、上述した図3に示した標準回数に予め設定され、図6のフローが実行されることにより再設定される。図6のフローは、ハードウエアのみで実現されてもよく、ハードウエアをソフトウエアにより制御することにより実現されてもよい。
【0031】
まず、ステップS10において、制御部CNTは、PDPに正しい白を表示するための輝度制御信号BCNTを受信する。例えば、制御部CNTは、図示しないPDPの電源を立ち上げたときに、メモリ部MEMから輝度制御信号BCNTを受ける。このため、制御部CNTは、輝度制御信号BCNTを受信する毎に、図6のフローを実施する。
ステップS12において、制御部CNTは、輝度制御信号BCNTに基づいて、赤、緑および青の光を発生する3つのセル群から調整セル群を選択する。例えば、輝度制御信号BCNTが示す調整データが、基準となる画像データにおける赤色の輝度を他の色の輝度に比べて低くすることを示している場合、制御部CNTは、赤の光を発生するセル群を調整セル群として選択する。
【0032】
ステップS14において、制御部CNTは、色別のセル群毎に調整セル群か否かを判定する。調整セル群でない場合、そのセル群に関しての処理は、終了する。すなわち、制御部CNTは、そのセル群のサブフィールドSF1−8のサステイン放電の回数を、予め設定された標準回数に維持する。この動作は、例えば、後述する図11の緑あるいは青の光を発生するセル群の動作である。
【0033】
一方、調整セル群では、ステップS16において、制御部CNTは、輝度制御信号BCNTに基づいて、サブフィールドSF1−8の少なくとも1つのサステイン放電の回数(放電サイクル数)を、標準回数より少ない回数に設定する。これにより、各色の階調数を維持した状態で、PDPに正しい白を表示できる。ステップS16の動作は、例えば、後述する図11の赤の光を発生するセル群の動作である。
【0034】
そして、制御部CNTは、画像データR0−7、G0−7、B0−7を受信したときに、サブフィールドSF1−8を使用して、上述したフローにより設定された回数のサステイン放電を発生させるために、ドライバYDRV、AXDRVの動作を制御する。
図7は、図5に示したYドライバYDRVおよびAXドライバAXDRVの詳細を示している。YドライバYDRVは、ドライバ回路DRV(Y)およびスキャンドライバ回路SDを有している。AXドライバAXDRVは、ドライバ回路DRV(X)およびアドレスドライバ回路ADを有している。図に示すスイッチSW1、SW2、SW3、SW4、SW7、SW8、SW9、SW10は、例えば、nMOSトランジスタ(MOSFET)により構成される。各nMOSトランジスタは、図に示すように、ソース・ドレイン間を接続する寄生ダイオードを有している。
【0035】
また、スイッチSW5(SW5m、SW5n)、SW6(SW6m、SW6n)、SW11、SW12(SW12Ri、SW12Gi、SW12Bi、SW12Bj)、SW13(SW13Ri、SW13Gi、SW13Bi、SW13Bj)は、例えば、IGBT(Insulated Gate Bipolar Transistor)により構成される。IGBTは、ゲートにMOSFETを組み込んだバイポーラトランジスタである。IGBTは、nMOSトランジスタと異なり、ソース、ドレイン間に寄生ダイオードを持たない。
【0036】
ドライバ回路DRV(Y)は、コイルLa、スイッチSW1、SW2、SW3、SW4およびダイオードを有している。コイルLa、スイッチSW1−4は、Y電極(Ym、Yn等)に共振パルスを生成するための共振回路として動作する。共振パルスは、全てのY電極に共通の信号である。スイッチSW1−4は、高論理レベルのスイッチ制御信号を受けたときにオンし、低論理レベルのスイッチ制御信号を受けたときにオフする。
【0037】
スイッチSW1のドレインおよびスイッチSW3のソースは、接地線GNDに接続されている。スイッチSW1のソースは、順方向接続されたダイオードを介してコイルLaの一端であるノードND1に接続されている。スイッチSW3のドレインは、逆方向接続されたダイオードを介してノードND1に接続されている。ノードND1は、逆方向接続されたダイオードを介して電源Vs/2、−Vs/2にそれぞれ接続されている。スイッチSW2は、ドレインを電源Vs/2に接続し、ソースをコイルLaの他端であるノードND2に接続している。スイッチSW4は、ソースを電源−Vs/2に接続し、ドレインをノードND2に接続している。ノードND2は、スキャンドライバ回路SDにそれぞれ接続されている。
【0038】
各スキャンドライバ回路SDは、電源VscとノードND2の間に直列に配置されたスイッチSW5(SW5m、SW5n等)およびスイッチSW6(SW6m、SW6n等)を有している。スイッチSW5は、ドレインを順方向接続されたダイオードを介して電源Vscに接続し、ソースをY電極(Ym、Yn等)に接続している。また、スイッチSW5のドレインは、キャパシタCaを介してノードND2に接続されている。スイッチSW6は、ソースをノードND2に接続し、ドレインをY電極に接続している。
【0039】
AXドライバAXDRVのドライバ回路DRV(X)は、ドライバ回路DRV(Y)と同じ回路構成を有している。すなわち、ドライバ回路DRV(X)は、コイルLb、スイッチSW7、SW8、SW9、SW10およびダイオードを有している。コイルLb、スイッチSW7−10は、AX電極(AXRi、AXGi、AXBi、AXBj等)に共振パルスを生成するための共振回路として動作する。AX電極の符号”AX”に続く”R”、”G”、”B”は、それらのAX電極が赤、緑、青の光を発生するセルにそれぞれ接続されていることを示している。例えば、AX電極AXRi、AXGi、AXBi(AXBj)は、赤、緑、青の光を発生するセルにそれぞれ接続されている。スイッチSW7−10は、高論理レベルのスイッチ制御信号を受けたときにオンし、低論理レベルのスイッチ制御信号を受けたときにオフする。
【0040】
スイッチSW11のドレインは、電源Vsaに接続され、スイッチSW11のソースは、順方向接続されたダイオードを介してノードND4に接続されている。ノードND4は、アドレスドライバ回路ADにそれぞれ接続されている。スイッチSW11および電源Vsaは、図3に示したアドレス期間ADR中に、ノードND4の電圧をアドレスパレスの高レベルである電圧Vsaにするために使用される。
【0041】
各アドレスドライバ回路ADは、ノードND4と接地線GNDの間に直列に配置されたスイッチSW12(SW12Ri、SW12Gi、SW12Bi、SW12Bj等)およびスイッチSW13(SW13Ri、SW13Gi、SW13Bi、SW13Bj等)を有している。スイッチSW12は、ソースをノードND4に接続し、ドレインをAX電極(AXRi、AXGi、AXBi、AXBj等)に接続している。スイッチSW13は、ソースを接地線GNDに接続し、ドレインをAX電極(AXRi、AXGi、AXBi、AXBj等)に接続している。キャパシタCpは、PDP10の容量を示している。
【0042】
図8は、図7に示したスキャンドライバ回路SD、アドレスドライバ回路ADおよびスイッチSW11の一例を示している。スキャンドライバ回路SDのスイッチSW5mのドレイン(D)およびソース(S)は、IGBT5m1のコレクタ(C)およびエミッタ(E)にそれぞれ接続される。換言すれば、スイッチSW5mのドレイン(D)は、IGBT5m1のコレクタ(C)であり、スイッチSW5mのソース(S)はIGBT5m1のエミッタ(E)である。
【0043】
スキャンドライバ回路SDのスイッチSW6mは、IGBT6m1、IGBT6m2、ダイオードD6m1、D6m2を有している。IGBT6m1のコレクタ(C)は、スイッチSW6mのドレイン(D)端子に接続され、IGBT6m1のエミッタ(E)は、IGBT6m2のエミッタ(E)に接続される。IGBT6m2のコレクタ(C)は、スイッチSW6mのソース(S)端子に接続される。また、ダイオードD6m1のアノードおよびカソードは、IGBT6m1のコレクタ(C)およびエミッタ(E)にそれぞれ接続される。ダイオードD6m2も同様にIGBT6m2と並列に接続される。
【0044】
スイッチSW6mがオンのときは、Y電極YmとノードND2は、IGBT6m1およびダイオードD6m2(あるいは、IGBT6m2およびダイオードD6m1)を介して接続される。また、ダイオードD6m1、D6m2は、スイッチSW6mがオフのときに、IGBT6m1、IGBT6m2に大きな逆バイアス電圧(例えば、電圧Vsの大きさの逆バイアス電圧)が掛かることを防止する。
【0045】
アドレスドライバ回路ADのスイッチSW12RiはスイッチSW6mと同じ回路構成を有している。すなわち、アドレスドライバ回路ADのスイッチSW12Riは、IGBT12Ri1、IGBT12Ri2、ダイオードD12Ri1、D12Ri2を有している。IGBT12Ri1のコレクタ(C)は、スイッチSW12Riのドレイン(D)端子に接続され、IGBT12Ri1のエミッタ(E)は、IGBT12Ri2のエミッタ(E)に接続される。IGBT12Ri2のコレクタ(C)は、スイッチSW12Riのソース(S)端子に接続される。また、ダイオードD12Ri1のアノードおよびカソードは、IGBT12Ri1のコレクタ(C)およびエミッタ(E)にそれぞれ接続される。ダイオードD12Ri2も同様にIGBT12Ri2と並列に接続される。
【0046】
アドレスドライバ回路ADのスイッチSW13RiはスイッチSW6mと同じ回路構成を有している。すなわち、アドレスドライバ回路ADのスイッチSW13Riは、IGBT13Ri1、IGBT13Ri2、ダイオードD13Ri1、D13Ri2を有している。IGBT13Ri1のコレクタ(C)は、スイッチSW13Riのドレイン(D)端子に接続され、IGBT13Ri1のエミッタ(E)は、IGBT13Ri2のエミッタ(E)に接続される。IGBT13Ri2のコレクタ(C)は、スイッチSW13Riのソース(S)端子に接続される。また、ダイオードD13Ri1のアノードおよびカソードは、IGBT13Ri1のコレクタ(C)およびエミッタ(E)にそれぞれ接続される。ダイオードD13Ri2も同様にIGBT13Ri2と並列に接続される。
【0047】
スイッチSW11のドレイン(D)およびソース(S)は、IGBT11のコレクタ(C)およびエミッタ(E)にそれぞれ接続される。換言すれば、スイッチSW11のドレイン(D)は、IGBT11のコレクタ(C)であり、スイッチSW11のソース(S)はIGBT11のエミッタ(E)である。さらに、ダイオードD11のアノードおよびカソードは、IGBT11のコレクタ(C)およびエミッタ(E)にそれぞれ接続される。ダイオードD11は、IGBT11に大きな逆バイアス電圧が掛かることを防止する。
【0048】
図9は、図3に示したアドレス期間ADRおよびサステイン期間SUSの動作の詳細を示している。なお、図9は、各セルのサブフィールドSF1−8に設定されたサステイン放電の回数が標準回数の場合を示している。図では、スイッチSW1−13のオン、オフを制御する信号を、スイッチ制御信号SW1−13と称する。スイッチSW1−13は、スイッチ制御信号SW1−13の高論理レベル中にオンし、スイッチ制御信号SW1−13の低論理レベル中にオフする。図中の星印は、放電の発生を示している。
【0049】
アドレス期間ADRでは、スイッチSW4、SW11は、常時オンする(図9(a、b))。また、スイッチSW1−3、SW7−10は、常時オフする。このため、図7に示したノードND2の電圧は、−Vs/2に設定され、ノードND4の電圧は、Vsaに設定される。アドレス期間ADRにおいて、画素PXの選択動作を実施しない期間、スイッチSW5m、SW5n、SW13Ri、SW13Gi、SW13Bi、SW13Bjはオンし、スイッチSW6m、SW6n、SW12Ri、SW12Gi、SW12Bi、SW12Bjはオフする(図9(c、d))。このため、Y電極Ym、Ynの電圧は、−Vs/2にVscを加算した電圧に設定される(図9(e、f))。また、AX電極AXRi、AXGi、AXBi、AXBjは、接地線GNDに接続される(図9(g、h、i))。
【0050】
そして、画素PXを点灯するために各色のセルを選択するときに、対応するスイッチSW5m(またはSW5n)、SW13Ri、SW13Gi、SW13Bi、SW13Bjがオフし、対応するスイッチSW6m(またはSW6n)、SW12Ri、SW12Gi、SW12Bi、SW12Bjがオンする。これにより、Y電極Ym(またはYn)の電圧は、一時的に−Vs/2に設定される(図9(j、k))。また、AX電極AXRi、AXGi、AXBi、AXBjの電圧は、一時的にVsaに設定される(図9(l、m、n、o))。そして、点灯するセルを選択するスキャン動作が、表示ライン毎に実施される。なお、図中の動作では、Y電極YmとAX電極AXBjとの交差部分に形成された青のセルおよびY電極YnとAX電極AXRiとの交差部分に形成された赤のセルは、点灯しない。
【0051】
アドレス期間ADRからサステイン期間SUSに切り替わるときに、Y電極Ym、Ynの電圧は、スイッチSW6m、SW6nをオンすることにより−Vs/2に初期化される(図9(p、q))。スイッチSW5m、SW5nは、サステイン期間SUS中、常にオフされる。AX電極AXRi、AXGi、AXBi、AXBjの電圧は、スイッチSW11をオフし、スイッチSW10、SW12をオンすることにより、−Vs/2に初期化される(図9(r、s、t))。スイッチSW11、SW13Ri、SW13Gi、SW13Bi、SW13Bjは、サステイン期間SUS中、常にオフされる。
【0052】
この後、スイッチSW1がオンし、スイッチSW4がオフすることにより、キャパシタCpは、Y電極Ym、Yn、スイッチSW6m、SW6n、コイルLaおよびスイッチSW1を介して接地線GNDに接続される。Y電極Ym、Ynの電圧は、コイルLaとキャパシタCpとのLC共振作用により上昇する。次に、スイッチSW2がオンすることにより、Y電極Ym、Ynの電圧は、Vs/2にクランプされる(図9(u、v))。
【0053】
次に、スイッチSW3がオンすることにより、キャパシタCpは、Y電極Ym、Yn、スイッチSW6m、SW6n、コイルLaおよびスイッチSW3を介して接地線GNDに接続される。Y電極Ym、Ynの電圧は、コイルLaとキャパシタCpとのLC共振作用により下降する。次に、スイッチSW4がオンすることにより、Y電極Ym、Ynの電圧は、−Vs/2にクランプされる(図9(w、x))。このように、スイッチSW1−4を順次にオンすることにより、Y電極Ym、Ynにサステインパルスが印加される。
【0054】
AX電極AXRi、AXGi、AXBi、AXBjのサステインパルスも、Y電極Ym、Ynのサステインパルスと同様に、スイッチSW7−10を順次にオンすることにより生成される。なお、スイッチSW6m、SW6n、SW12Ri、SW12Gi、SW12Bi、SW12Bjは、上述した図4に示した放電禁止期間DISを設定しないときは、サステイン期間SUS中、常にオンされる。
【0055】
図10は、図9に示したサステイン期間SUSに放電禁止期間DISを設定するときの動作の詳細の一例を示している。なお、図10は、赤の光を発生するセル群に放電禁止期間DISを設定するときの動作を示している。図9で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。また、上述した図9と同じ動作については、詳細な説明を省略する。放電禁止期間DISの設定方法(スイッチSW12Riの制御方法)および放電禁止期間DISのAX電極AXRiの電圧が図9と異なる。その他の波形は、図9と同じである。
【0056】
図5に示した制御部CNTにより選択された調整セル群(例えば、赤のセル群(AX電極AXRiに接続されたセル群))では、サステインパルス(放電サイクル)の数は、他のセル群(例えば、緑あるいは青のセル群)に比べて少なく設定される。換言すれば、調整セル群(赤のセル群)では、サステイン期間SUS中に、放電を禁止する放電禁止期間DISが設定される。放電禁止期間DISは、AX電極AXRiの電圧をVs/2にクランプした後、スイッチSW9をオンする前にスイッチSW12Riをオフすることで生成される(図10(y))。
【0057】
スイッチSW12Riのオフにより、AX電極AXRiは、ハイインピーダンス状態となり、スイッチSW7−10の動作に関わりなく、オフする直前の状態(電圧)を維持する。これにより、AX電極AXRiとY電極(YmおよびYn)間の電圧は、放電開始電圧に達しない。すなわち、放電禁止期間DIS中、対応する色のセル群は、点灯しない。この結果、画素PXの赤みを、放電禁止期間DISを設定しないときに比べて減らすことができる。
【0058】
放電禁止期間DISは、スイッチSW9のオンに同期して、スイッチSW12Riをオンすることにより終了する。図10に示した例では、スイッチSW12Riのオフ期間を1放電サイクルと同じ長さに設定している。このため、調整セル群(AX電極AXRiに接続されたセル群)の放電サイクル数は、他のセル群(AX電極AXGi、AXBi、AXBjに接続されたセル群)に比べて1放電サイクルだけ少なく設定される。この実施形態では、放電禁止期間DISは、サステイン期間SUSの最後に設定される。しかし、放電禁止期間DISの位置は、サステイン期間SUSの最初でもよく、中間でもよい。
【0059】
このように、本発明では、アドレス期間ADRに使用されるアドレスライバ回路ADのスイッチSW12(SW12Ri、SW12Gi、SW12Bi、SW12Bj)をサステイン期間SUS中にオフすることにより、AX電極に印加される共振パルスの数(放電サイクル数)を色別のセル群毎に容易に調整できる。換言すれば、全てのAX電極に共通の共振パルスが、ドライバ回路DRV(X)により生成される場合にも、サステイン期間SUSの放電サイクル数を、スイッチSW12の制御のみで独立に調整できる。さらに、放電サイクル数をスイッチSW12のオン/オフを制御するだけで調整できるため、制御部CNTにおける放電禁止期間DISを生成する論理を簡易に構成できる。
【0060】
図11は、図6に示したフローが実施された場合の一例を示している。なお、図11は、赤の光を発生するセル群のサステイン放電の回数を標準回数より少なくした場合を示している。図に示した1つの画素は、例えば、赤(R)、緑(G)、青(B)の3つのセルで構成されている。説明を簡単にするために、8行(表示ラインL1−8)×6列(列C1−6)の画素を有するPDPについて説明する。上述した図5に示したように、表示ラインL1−8は、Y電極Y1−8によりそれぞれ制御される。また、列C1−6の各色(赤(R)、緑(G)、青(B))は、AX電極AXR、AXG、AXB(AXR1−6、AXG1−6、AXB1−6)によりそれぞれ制御される。
【0061】
左側の図は、正しい白表示をするための調整が実施される前の状態を示している。左側の図の黒い部分は、サブフィールドSF1−8のサステイン放電の回数が標準回数に設定された赤のセル群を示している。その後、正しい白表示をするために画像の赤みを減らす調整がされる場合、調整セル群である赤のセル群のサブフィールドSF1−8の少なくとも1つに設定されているサステイン放電の回数は、上述の図6に示したフローにより標準回数に比べて少ない回数に設定される。これにより、正しい白表示をするための調整が実施された後の状態は、右側の図に示した状態になる。
【0062】
右側の図の網掛け部分は、1フィールドのサステイン放電の回数が標準回数より少ない回数に設定された赤のセル群(調整セル群)を示している。2電極構造のPDPでは、上述したように、列C1−6の各色(赤、緑、青)は、AX電極により独立に制御される。このため、AX電極AXR1−6に印加されるサステインパルスの数を減らすことにより、各サブフィールドSF1−8において、列C1−6の緑および青のセル群のサステイン放電の回数を維持した状態で、列C1−6の赤のセル群のサステイン放電の回数を少なくできる。この結果、赤色の階調数を維持した状態で、PDPに表示される画像の赤みは、減らされる。
【0063】
これに対し、各表示ラインL1−8に対応する一対の電極(例えば、X電極とY電極)と各列C1−6に対応する電極(例えば、アドレス電極)とを有する3電極構造のPDPでは、一対の電極毎(表示ライン毎)にサステインパルスが印加される。このため、3電極構造のPDPでは、特定の色のセル群のサステイン放電の回数のみを少なくすることが困難である。例えば、3電極構造のPDPでは、表示ラインL1のサステインパルスの数が減らされた場合、表示ラインL1の全ての色(赤、緑、青)のセル群のサステイン放電の回数が一律で少なくなり、全色の輝度が一律に低くなるため、画像の色合いは調整されない。
【0064】
2電極構造のPDPでは、本発明を適用することにより、特定の色のセル群のサステイン放電の回数のみを簡易に少なくでき、各色の階調数を維持した状態で、正しい白を表示できる。
なお、列C1−6の赤(あるいは緑、青)のセル群のサステインパルスは、上述のようにAX電極AXR1−6(あるいはAX電極AXG1−6、AX電極AXB1−6)で共通に制御されてもよいし、AX電極AXR1−6(あるいはAX電極AXG1−6、AX電極AXB1−6)毎に制御されてもよい。例えば、画面の左右の赤みだけを減らしたい場合、列C1、C6の赤のセル群を制御しているAX電極AXR1、AXR6のみに印加されるサステインパルスの数を減らしてもよい。
【0065】
図12は、調整セル群が選択された場合の各サブフィールドの放電サイクル数を示している。図の網掛け部分は、放電禁止期間DISが設定されたサブフィールドを示している。説明を簡単にするために、1つの画素が赤(R)、緑(G)、青(B)の3つのセルで構成されているPDPについて説明する。なお、図では、(1)から(5)までの5通りの制御手法を示している。
【0066】
手法(1)、(2)、(3)、(4)は、調整セル群が赤のセル群のみの場合の例を示している。手法(5)は、調整セル群が赤のセル群および青のセル群の場合の例を示している。なお、手法(2)−(5)では、調整セル群でないセル群の放電制御は、後述する手法(1)と同じであるため、手法(1)で説明する。本発明では、図5に示した制御部CNTは、手法(1)−(5)の少なくとも1つを使用して調整セル群の放電制御を実施する。
【0067】
手法(1)、(2)は、互いに同じ値を示す画像データR0−7、G0−7、B0−7に対して、赤の光の輝度を緑および青の光の輝度の2分の1に調整する場合を示している。すなわち、手法(1)、(2)は、図5に示した輝度制御信号BCNTが、”赤:緑:青=1:2:2”の輝度の比を示している場合である。
手法(1)において、調整セル群でない緑および青のセル群では、サブフィールドSF1−8の放電サイクル数は、図3に示したように、4、8、16、32、64、128、256、512にそれぞれ設定される(予め設定された標準回数)。一方、調整セル群である赤のセル群では、サブフィールドSF8は、放電禁止期間DISが設定され、サブフィールドSF8の放電サイクル数は2に設定される。
【0068】
これにより、制御部CNTは、例えば、受信した画像データR0−7、G0−7、B0−7が最大値(255)のときに、赤、緑および青のセル群で、510、1020および1020回のサステイン放電をそれぞれ発生させることができる。なお、本発明を適用しないときは、制御部CNTは、赤のセル群において、サブフィールドSF1−7(128階調)を用いて、508回のサステイン放電を発生させる。したがって、本発明を適用しない場合、赤のセル群は、128階調となり階調数が少なくなる。
【0069】
これに対し、手法(1)では、予め設定された標準の放電サイクル数の最少回数(=4)より少ない放電サイクル数を有するサブフィールドSF8を構成できる。したがって、赤色の画像の階調数を256階調に維持することができ、各色の階調数を維持した状態で、正しい白表示を行うことができる。
手法(2)では、調整セル群である赤のセル群において、サブフィールドSF1−8は、放電禁止期間DISがそれぞれ設定され、サブフィールドSF1−8の放電サイクル数は、標準回数の半分にそれぞれ設定される。換言すれば、図3に示したサブフィールドSF1−7の放電サイクル数は、サブフィールドSF2−8に割り当てられ、サブフィールドSF1の放電サイクル数は、2に設定される。これにより手法(1)と同じ効果を得ることができる。
【0070】
さらに、手法(2)では、各色の輝度の調整前後で、制御部CNTが受信した画像データをPDPに表示するときに点灯させるサブフィールドが同じため、制御部CNTによる画像表示のための論理を簡易に構成できる。
手法(3)は、互いに同じ値を示す画像データR0−7、G0−7、B0−7に対して、赤の光の輝度を緑および青の光の輝度の4分の3に調整する場合を示している。すなわち、手法(3)は、図5に示した輝度制御信号BCNTが、”赤:緑:青=3:4:4”の輝度の比を示している場合である。手法(3)では、調整セル群である赤のセル群において、サブフィールドSF1−8は、放電禁止期間DISがそれぞれ設定され、サブフィールドSF1−8の放電サイクル数は、標準回数の4分の3にそれぞれ設定される。
【0071】
これにより、赤色の階調数(256)を維持した状態で、赤の光の輝度を緑および青の光の輝度の4分の3に調整できる。例えば、制御部CNTは、受信した画像データR0−7、G0−7、B0−7が最大値(255)のときに、赤、緑および青のセル群で、765、1020および1020回のサステイン放電をそれぞれ発生させることができる。したがって、手法(3)においても手法(2)と同じ効果を得ることができる。
【0072】
手法(4)は、互いに同じ値を示す画像データR0−7、G0−7、B0−7に対して、赤の光の輝度を緑および青の光の輝度の約10分の9に調整する場合を示している。すなわち、手法(4)は、図5に示した輝度制御信号BCNTが、”赤:緑:青=9:10:10”の輝度の比を示している場合である。手法(4)では、調整セル群である赤のセル群において、サブフィールドSF2−8は、放電禁止期間DISがそれぞれ設定され、サブフィールドSF2−8の放電サイクル数は、7、14、29、58、115、230、461にそれぞれ設定される。また、サブフィールドSF1の放電サイクル数は、標準回数と同じ4に設定される。換言すれば、サブフィールドSF1−8の放電サイクル数は、標準回数の約10分の9にそれぞれ設定される。
【0073】
これにより、赤色の階調数(256)を維持した状態で、赤の光の輝度を緑および青の光の輝度の約10分の9に調整できる。例えば、制御部CNTは、受信した画像データR0−7、G0−7、B0−7が最大値(255)のときに、赤、緑および青のセル群で、918、1020および1020回のサステイン放電をそれぞれ発生させることができる。したがって、手法(4)においても手法(2)と同じ効果を得ることができる。
【0074】
手法(5)は、互いに同じ値を示す画像データR0−7、G0−7、B0−7に対して、赤および青の光の輝度を緑の光の輝度の4分の3および2分の1にそれぞれ調整する場合を示している。すなわち、手法(5)は、図5に示した輝度制御信号BCNTが、”赤:緑:青=3:4:2”の輝度の比を示している場合である。手法(5)では、調整セル群である赤のセル群の放電制御は、手法(3)と同じであり、調整セル群である青のセル群の放電制御は、手法(2)と同じである。手法(5)においても手法(2)と同じ効果を得ることができる。
【0075】
図13は、図12に示したに手法(1)−(3)において、画像データを量子化するときの入力階調と表示階調(放電サイクル数)との関係の一例を示している。
一番左の図は、図12に示した手法(1)−(3)の緑あるいは青のセル群の入力階調と表示階調との関係を示している。中央の図は、図12に示した手法(1)、(2)、(3)の赤のセル群の入力階調と表示階調との関係を示している。一番右の図は、本発明を適用せずに各色の輝度が調整されたセル群の入力階調と表示階調との関係の一例を示している。なお、上の図(中央の上および右上の図)は、赤のセル群の輝度を緑および青の2分の1にする場合を示し、下の図(中央の下および右下の図)は、赤のセル群の輝度を緑および青のセル群の4分の3にする場合を示している。
【0076】
一番左の図に示す緑および青のセル群では、画像データR0−7、G0−7、B0−7の値が、1つ増加する毎に表示階調が4つずつ増加する。したがって、緑および青のセル群では、表示階調は”256”である。一方、2分の1の輝度に調整された赤のセル群(中央の上の図)では、画像データR0−7、G0−7、B0−7の値が、1つ増加する毎に表示階調が2つずつ増加する。また、画像データR0−7、G0−7、B0−7の値が255(最大入力値)のときの510の放電サイクル数は、図12に示した手法(1)、(2)の赤のセル群のサブフィールドSF1−8を全て点灯させることにより実現される。したがって、赤のセル群においても、表示階調は”256”に維持される。
【0077】
これに対し、比較例(1)のセル群(右上の図)では、画像データR0−7、G0−7、B0−7の値が、2つ増加する毎に表示階調が4つずつ増加する。また、画像データR0−7、G0−7、B0−7の値が255(最大入力値)のときの508の放電サイクル数は、上述した図3に示した標準回数の放電サイクル数が設定されたサブフィールドSF1−7を点灯させることにより実現される。したがって、比較例(1)のセル群では、表示階調は”128”(=2の7乗)に減少する。
【0078】
また、4分の3の輝度に調整された赤のセル群(中央の下の図)では、画像データR0−7、G0−7、B0−7の値が、1つ増加する毎に表示階調が3つずつ増加する。なお、画像データR0−7、G0−7、B0−7の値が255(最大入力値)のときの765の放電サイクル数は、図12に示した手法(3)の赤のセル群のサブフィールドSF1−8を全て点灯させることにより実現される。したがって、この場合も、表示階調は”256”に維持される。
【0079】
これに対し、比較例(2)のセル群(右下の図)では、4つの入力階調(例えば、0、1、2、3)は、3つの表示階調(例えば、0、4、8)に変換される。換言すれば、比較例(2)のセル群では、画像データR0−7、G0−7、B0−7の値が、1つ増加しても表示階調が増加しない場合がある。また、画像データR0−7、G0−7、B0−7の値が255(最大入力値)のときの764の放電サイクル数は、上述した図3に示した標準回数の放電サイクル数が設定されたサブフィールドSF1−6、8を点灯させることにより実現される。
【0080】
すなわち、比較例(2)のセル群では、サブフィールドSF7、8の両方を点灯させることで得られる768から1020までの無駄な放電サイクル数(64階調)を有している。ここで、無駄な放電サイクル数は、使用されない表示階調の輝度に対応する放電サイクル数である。したがって、比較例(2)のセル群では、表示階調は”192”(=256−64)に減少する。
【0081】
本発明では、最高輝度が低く調整された調整セル群(例えば、赤のセル群)の1フィールド(サブフィールドSF1−8)に、無駄な放電サイクル数が設定されず、全てのサブフィールドSF1−8を活用できる。この結果、調整セル群は、各色の輝度を調整する前の階調数(例えば、256)を維持できる。なお、図12に示した手法(4)、(5)においても、上述の手法(1)−(3)と同様に、調整セル群の表示階調は”256”に維持される。
【0082】
図14は、図9に示したサステイン期間SUSに放電禁止期間DISを設定するときの動作の詳細の別の例を示している。上述した図10と同じ動作については、詳細な説明を省略する。なお、図14は、放電禁止期間DISの設定方法(スイッチSW12Riの制御方法)および放電禁止期間DISのAX電極AXRiの電圧が図10と異なる。その他の波形は、図10と同じである。
【0083】
放電禁止期間DISは、AX電極AXRiの電圧を−Vs/2にクランプした後、スイッチSW7をオンする前にスイッチSW12Riをオフすることで生成される。スイッチSW12Riのオフにより、AX電極AXRiは、ハイインピーダンス状態となり、スイッチSW12Riをオフする直前の状態(電圧)を維持する。これにより、AX電極AXRiとY電極(YmおよびYn)間の電圧は、放電開始電圧に達しない。
【0084】
放電禁止期間DISは、スイッチSW10のオンに同期して、スイッチSW12Riをオンすることにより終了する。図14に示した例では、放電禁止期間DISを1放電サイクルと同じ長さに設定している。また、この制御方法では、図に太い破線で示すように、サステイン期間SUSの最後までスイッチSW12Riをオフすることにより、サステイン期間SUS中のサステイン放電を2分の1放電サイクルCYCの単位で禁止できる。これにより、各色の輝度を細かく調整できる。
【0085】
なお、図14に示した制御方法においても、放電禁止期間DISの位置は、サステイン期間SUSの最初でもよく、中間でもよい。
以上、この実施形態では、各色の輝度が調整されるときに、調整セル群のサブフィールドSF1−8の少なくとも1つに放電禁止期間DISを設定することにより、標準回数より少ない放電サイクル数を有するサブフィールドSFを構成できる。したがって、最高輝度が低く調整された色の調整セル群では、サブフィールドSF1−8に無駄な放電サイクル数が設定されず、全てのサブフィールドSF1−8を活用でき、調整前の階調数(例えば、256)を維持できる。
【0086】
また、調整セル群のサブフィールドSF1−8のみに放電禁止期間DISを設定できるため、調整セル群でないセル群のサブフィールドSF1−8の放電サイクル数は維持される。この結果、各色の階調数を維持した状態で、正しい白を表示できる。
全てのAX電極に共通の共振パルスが、ドライバ回路DRV(X)により生成される場合にも、サステイン期間SUSの放電サイクル数を、スイッチSW12の制御のみで色(赤(R)、緑(G)および青(B))別のセル群毎に独立に調整できる。また、AX電極の電圧をVs/2および−Vs/2のどちらにクランプしても放電禁止期間DISを生成できるため、放電サイクル数を調整するための制御を簡易にできる。換言すれば、制御部CNTにおいて、放電禁止期間DISを生成する論理を簡易に構成できる。
【0087】
さらに、AX電極の電圧を−Vs/2にクランプして放電禁止期間DISを生成する場合、放電サイクル数を2分の1放電サイクルCYCの単位で調整できる。したがって、各色の輝度を細かく調整できる。
なお、上述した実施形態では、本発明を、1フィールドが8個のサブフィールドSF1−8で構成されるプラズマディスプレイパネルに適用する例について述べた。本発明はかかる実施形態に限定されるものではない。例えば、本発明を、1フィールドが10個あるいはそれ以上のサブフィールドで構成されるプラズマディスプレイパネルに適用してもよい。また、サブフィールドの放電サイクル数は、2のn乗(n=2以上の整数)に限定されない。さらに、フィールドFLD内のサブフィールドSF1−8(図3)は、順次に配列されなくてもよい。例えば、サブフィールドSF8がフィールドFLDの中央付近に配置されてもよい。
【0088】
上述した実施形態では、1つの画素PXが、3つのセル(赤(R)、緑(G)、青(B))により構成される例について述べた。本発明はかかる実施形態に限定されるものではない。例えば、1つの画素PXを4つ以上のセルにより構成してもよい。あるいは、1つの画素PXが、赤(R)、緑(G)、青(B)以外の色を発生するセルにより構成されてもよく、1つの画素PXが、赤(R)、緑(G)、青(B)以外の色を発生するセルを含んでもよい。
【0089】
上述した実施形態では、調整セル群の放電サイクル数は、画像データR0−7、G0−7、B0−7の全ての範囲で、他のセル群より少なく調整される例について述べた。本発明はかかる実施形態に限定されるものではない。例えば、高い輝度を示す画像データR0−7、G0−7、B0−7のときのみ、調整セル群の放電サイクル数は、他のセル群より少なく調整されてもよい。例えば、サブフィールドSF8の放電サイクル数のみを標準回数(512回)より少ない384回に設定してもよい。
【0090】
また、サステイン放電の標準回数が少ないサブフィールド(例えば、サブフィールドSF1−2)の放電サイクル数のみを標準回数(4および8回)より少ない回数(例えば、2および4回)に設定してもよい。この場合、輝度の低い画像に対して、調整効果を大きくできる。一般に、人間の目は、相対的に輝度が低い画像の方が、輝度の高い画像より輝度の変化に敏感である。例えば、放電サイクル数の差が”6”の場合、放電サイクル数6、12の輝度差(50%の輝度変化)の方が、放電サイクル数1014、1020の輝度差(約0.6%の輝度変化)より判別しやすいことから明らかである。この場合にも、上述した実施形態と同様の効果を得ることができる。
【0091】
上述した実施形態では、スイッチSW5、SW6、SW11、SW12、SW13は、IGBTにより構成される例について述べた。本発明はかかる実施形態に限定されるものではない。例えば、スイッチSW5、SW6、SW11、SW12、SW13は、図15に示すように、nMOSトランジスタ(MOSFET)により構成されてもよい。図15は、図7に示したスキャンドライバ回路SD、アドレスドライバ回路ADおよびスイッチSW11の別の例を示している。各nMOSトランジスタは、ソース・ドレイン間を接続する寄生ダイオードPDを有している。なお、nMOSトランジスタMOS5m1、MOS6m1、MOS11、MOS12Ri1−2、MOS13Ri1−2を符号のみで称する場合もある(例えば、MOS5m1)。
【0092】
スイッチSW5m、SW6m、SW11のドレイン(D)およびソース(S)は、MOS5m1、MOS6m1、MOS11のドレイン(D)およびソース(S)にそれぞれ接続される。スイッチSW12Riは、MOS12Ri1、MOS12Ri2を有している。MOS12Ri1のドレイン(D)は、スイッチSW12Riのドレイン(D)端子に接続され、MOS12Ri1のソース(S)は、MOS12Ri2のソース(S)に接続される。MOS12Ri2のドレイン(D)は、スイッチSW12Riのソース(S)端子に接続される。寄生ダイオードPDの向きを互いに逆方向になるようにnMOSトランジスタを接続しているため、スイッチSW12Riがオフのときに、寄生ダイオードPDを通して電流が流れることを防止できる。スイッチSW13RiはスイッチSW12Riと同じ回路構成のため、詳細な説明を省略する。この場合にも、上述した実施形態と同様の効果を得ることができる。
【0093】
以上、本発明について詳細に説明してきたが、上記の実施形態およびその変形例は発明の一例に過ぎず、本発明はこれに限定されるものではない。本発明を逸脱しない範囲で変形可能であることは明らかである。
【産業上の利用可能性】
【0094】
本発明は、プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置に適用できる。
【図面の簡単な説明】
【0095】
【図1】本発明の一実施形態を示す分解斜視図である。
【図2】図1に示したPDPの要部の詳細を示す分解斜視図である。
【図3】1画面の画像を表示するためのフィールドの構成例を示す説明図である。
【図4】図3に示したサブフィールドの放電動作の例を示す波形図である。
【図5】図1に示した回路部の概要を示すブロック図である。
【図6】図5に示した制御部の動作を示すフロー図である。
【図7】図5に示したYドライバおよびXドライバの詳細を示す回路図である。
【図8】図7に示したスキャンドライバ回路、アドレスドライバ回路等のスイッチの構成の一例を示す回路図である。
【図9】図3に示したアドレス期間およびサステイン期間の動作の詳細を示すタイミング図である。
【図10】図9に示したサステイン期間に放電禁止期間を設定するときの動作の詳細の一例を示すタイミング図である。
【図11】図6に示したフローが実施された場合の一例を示す説明図である。
【図12】調整セル群が選択された場合の各サブフィールドの放電サイクル数を示す説明図である。
【図13】図12に示した手法(1)、(2)、(3)における画像データを量子化するときの入力階調と表示階調(放電サイクル数)との関係を示す特性図である。
【図14】図9に示したサステイン期間に放電禁止期間を設定するときの動作の詳細の別の例を示すタイミング図である。
【図15】図7に示したスキャンドライバ回路、アドレスドライバ回路等のスイッチの構成の別の例を示す回路図である。
【符号の説明】
【0096】
10‥プラズマディスプレイパネル(PDP);12‥PDPの画像表示面;14‥PDPの背面;16‥前面基板;16a、18a‥ガラス基材;16b、16c、AXB1−6、AXBi、AXBj、AXG1−6、AXGi、AXR1−6、AXRi、BE、Y1−8、Ym、Yn、TE‥電極;16d、16e‥誘電体層;16f‥保護層;18‥背面基板;18b‥隔壁;18c、18d、18e‥蛍光体;20‥光学フィルタ;30、40‥筺体;32‥筺体の開口部;50‥ベースシャーシ;60‥回路部;70‥両面接着シート;AD、DRV、SD‥ドライバ回路;ADR‥アドレス期間;AXDRV、YDRV‥ドライバ;C1−6‥表示列;Ca、Cp‥キャパシタ;CYC‥放電サイクル;CNT‥制御部;D11、D6m1−2、D12Ri1−2、D13Ri1−2‥ダイオード;DIS‥放電禁止期間;DS‥放電空間;ERS‥消去期間;FLD‥フィールド;IGBT11、IGBT5m1、IGBT6m1−2、IGBT12Ri1−2、IGBT13Ri1−2‥IGBT;L1−8‥表示ライン;La、Lb‥コイル;MEM‥メモリ部;MOS5m1、MOS6m1、MOS12Ri1−2、MOS13Ri1−2‥nMOSトランジスタ;PD‥寄生ダイオード;PWR‥電源部;PX‥画素;RST‥リセット期間;SF‥サブフィールド;SUS‥サステイン期間;SW1−13‥スイッチ
【技術分野】
【0001】
本発明は、プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置に関する。
【背景技術】
【0002】
プラズマディスプレイパネル(PDP)は、2枚のガラス基板を互いに貼り合わせて構成されており、ガラス基板の間に形成される空間に放電光を発生させることで画像を表示する。画像における画素に対応するセルは、自発光型であり、放電により発生する紫外線を受けて赤、緑、青の可視光を発生する蛍光体が塗布されている。1画素は、これらの赤、緑、青の可視光を発生する3つのセルにより構成されている。なお、サステイン放電させるセルの選択およびサステイン放電の維持を、3電極(アドレス電極、X電極、Y電極)で制御するPDPと、2電極(アドレス電極を兼ねるX電極、Y電極)で制御するPDPがある(例えば、特許文献1参照)。
【0003】
PDPでは、画像を多階調で表示するために、1画面を表示するためのフィールドは、複数のサブフィールドで構成される。例えば、サブフィールドの放電回数は、2のn乗回(nは正の整数)に順次設定される。そして、画像の表示に使用されるサブフィールドは、赤、緑、青の可視光を発生するセル毎に、画像の各色(赤、緑、青)の輝度に応じて選択される。これにより、多階調のカラー画像が表示される。また、PDPに正しい白を表示するために、各色の輝度を調整する場合、各色の最高輝度値の割合を調整する。例えば、白を表示するために、赤、緑、青のセルを全て点灯したときに、画像の赤みが強い場合がある。この場合、画像の赤みを減らすために、赤の可視光を発生するセルにおいて、1フィールドで発生させる放電の最高回数を、他のセルに比べて少なくする。
【0004】
なお、3電極を有するPDPにおいて、PDPに正しい白を表示するために、輝度の低い色に対応するセルのアドレス電極に、維持放電期間中にY電極と同期したタイミングでパルスを印加する技術が提案されている(例えば、特許文献2参照)。
【特許文献1】特開2004−273265号公報
【特許文献2】特許第3598790号公報
【発明の開示】
【発明が解決しようとする課題】
【0005】
一般的に、PDPに正しい白を表示するために、1フィールドで発生させる放電の最高回数が減らされる場合、色の階調数は、少なくなる。また、特許文献2では、2電極構造のPDPに正しい白を表示するために、各色の輝度を調整する手法は、提案されていない。なお、2電極構造のPDPに、特許文献2の技術を適用するためには、例えば、Y電極に同期したパルスが印加される第3の電極を色毎に設ける必要があり、構造が複雑になる。
【0006】
本発明の目的は、各色の階調数を維持した状態で、正しい白表示を行うことである。
【課題を解決するための手段】
【0007】
本発明では、プラズマディスプレイパネルの1画面を表示するための1フィールドは、予め設定された標準回数のサステイン放電を発生させる複数のサブフィールドで構成される。また、画素は、互いに異なる色の光をそれぞれ発生する複数のセルにより構成される。そして、画素を構成するセル毎に、使用するサブフィールドを選択することにより、多階調のカラー画像が表示される。例えば、制御部は、各色毎のセルの輝度を調整する輝度制御信号に基づいて、画素を構成する色別のセル群の1つである調整セル群を選択する。そして、制御部は、輝度制御信号に基づいて、調整セル群では、サブフィールドの少なくとも1つで、サステイン放電の回数を標準回数より少ない回数に設定する。制御部は、サブフィールドに設定された回数のサステイン放電を発生させるために第1および第2駆動回路の動作を制御する。
【発明の効果】
【0008】
本発明では、各色の階調数を維持した状態で、正しい白表示を行うことができる。
【発明を実施するための最良の形態】
【0009】
以下、本発明の実施形態を図面を用いて説明する。
図1は、本発明の一実施形態を示している。プラズマディスプレイ装置(以下、PDP装置とも称する)は、四角板形状を有するプラズマディスプレイパネル10(以下、PDPとも称する)、PDP10の画像表示面12側(光の出力側)に設けられる光学フィルタ20、PDP10の画像表示面12側に配置された前筐体30、PDP10の背面14側に配置された後筐体40およびベースシャーシ50、ベースシャーシ50の後筐体40側に取り付けられ、PDP10を駆動するための回路部60、およびPDP10をベースシャーシ50に貼り付けるための両面接着シート70を有している。回路部60は、複数の部品で構成されるため、図では、破線の箱で示している。
【0010】
PDP10は、画像表示面12を構成する前面基板16(第1基板)と、前面基板16に対向する背面基板18(第2基板)とにより構成されている。前面基板16と背面基板18の間に図示しない放電空間(セル)が形成されている。前面基板16および背面基板18は、例えば、ガラス基板により形成されている。光学フィルタ20は、前筐体30の開口部32に取り付けられる保護ガラス(図示せず)に貼付される。
【0011】
図2は、図1に示したPDP10の要部の詳細を示している。前面基板16は、繰り返して放電を発生させるために、ガラス基材16a上(図では下側)に互いに直交する方向に形成されたY電極16b(第1電極、走査電極)およびAX電極16c(第2電極、アドレス電極を兼ねる維持電極)を有している。なお、AX電極16cは、後述するアドレス期間ADRにおいて、アドレス電極として機能し、その他の期間において、維持電極として機能する。Y電極16bは、図の横方向に延在するバス電極BE(電極線)とバス電極BEに接続された透明電極TEとにより構成されている。AX電極16cも同様に、バス電極BE(電極線)とバス電極BEに接続された透明電極TEとにより構成されている。電極16b、16cは、誘電体層16d、16eにそれぞれ覆われており、誘電体層16eの表面は、MgO等の保護層16fに覆われている。
【0012】
放電空間DSを介して前面基板16に対向する背面基板18は、互いに隣接するAX電極16cの間に対向する位置のガラス基材18a上に、隔壁(リブ)18bが形成されている。隔壁18bは、ガラス基材18aをサンドブラスト法等により掘ることで形成される。隔壁18bにより、セルの側壁が構成される。さらに、隔壁18bの側面と、互いに隣接する隔壁18bの間のガラス基材18a上とには、紫外線により励起されて赤(R)、緑(G)、青(B)の可視光を発生する蛍光体18c、18d、18eが、それぞれ塗布されている。すなわち、蛍光体18c、18d、18eが発する光の波長は、それぞれ、赤、緑、青の光の波長である。
【0013】
PDP10の1つのセル(一色の画素)は、互いに隣接する一対の隔壁18bで挟まれる領域において、電極16bと電極16cの一対の透明電極TEを含む領域に形成される。すなわち、セルは、電極16bと電極16cとの交差部分に形成される。このように、PDP10は、画像を表示するためにセルをマトリックス状に配置し、かつ互いに異なる色の光を発生する複数種のセルを交互に配列して構成されている。なお、後述する図5に示す1つの画素PXは、赤、緑および青の光を発生する3つのセルにより構成される。以後、赤、緑および青の光を発生するセルを、赤のセル、緑のセルおよび青のセルともそれぞれ称する。特に図示していないが、電極16bに沿って形成されたセルにより、表示ラインが構成される。
【0014】
PDP10は、前面基板16および背面基板18を、保護層16fと隔壁18bが互いに接するように貼り合わせ、Ne、Xe等の放電ガスを封入することで構成される。バス電極BEは、図5に示すYドライバYDRVおよびAXドライバAXDRVに接続される。
図3は、1画面の画像を表示するためのフィールドFLDの構成例を示している。1つのフィールドFLDの長さは、1/60秒(約16.7ms)であり、例えば、8個のサブフィールドSF(SF1−SF8)で構成される。各サブフィールドSFは、リセット期間RST、アドレス期間ADR、サステイン期間SUSおよび消去期間ERSにより構成される。なお、消去期間ERSは、点灯したセルのみの壁電荷を消去するための放電を発生させる期間のため、サステイン期間SUSに含めて定義される場合もある。ここで、壁電荷とは、例えば、各セルにおいて、図2に示したMgO等の保護層16f上に蓄積されるプラス電荷およびマイナス電荷である。
【0015】
サステイン期間SUSの長さは、サブフィールドSFにより異なり、セルの放電回数(輝度)に依存する。このため、点灯させるサブフィールドSFの組み合わせを変えることにより、画像を多階調で表示することが可能になる。この例では、サブフィールドSF1−8に予め設定されているサステイン放電の標準回数(標準の放電サイクル数)は、それぞれ4、8、16、32、64、128、256、512である。このため、高輝度(高階調)の画像では、上位のサブフィールドSF8やSF7が使用され、低輝度(低階調)の画像では、上位のサブフィールドSF8やSF7は使用されない。ここで、放電サイクル数は、AX電極16c(またはY電極16b)に印加されるサステインパルスの数を示している。後述する図4に示すように1つの放電サイクルCYC中に、セルは2回放電する(図の星印)。
【0016】
図4は、図3に示したサブフィールドSFの放電動作の例を示している。図中の星印は、放電の発生を示している。電圧Vs/2および−Vs/2は、サステインパルスの高レベルおよび低レベルをそれぞれ示している。以後、電圧を符号のみで称する場合もある(例えば、電圧Vs/2をVs/2とも称する)。
まず、リセット期間RSTでは、緩やかに上昇する正の書き込み電圧(書き込み鈍波)が走査電極Y(Y電極16b)に印加され、負の書き込み電圧が電極AX(AX電極16c)に印加される(図4(a))。これにより、セルの発光を抑えながら電極AXと走査電極Yに正と負の壁電荷がそれぞれ蓄積される。次に、負の調整電圧(調整鈍波)が走査電極Yに印加され、電極AXに正の調整電圧が印加される(図4(b))。これにより、壁電荷の量が減るとともに、全てセルの壁電荷が等しくなる。なお、例えば、正の調整電圧は、Vs/2より低い電圧であり、負の調整電圧は、−Vs/2より高い電圧である。
【0017】
アドレス期間ADRでは、負のスキャンパルスが走査電極Yに印加され、正のアドレスパルス(電圧Vsa)が、点灯するセルに対応する電極AXに印加される(図4(c))。アドレスパルスにより選択されたセルは、一時的にアドレス放電が発生する。電極AXの波形に示される2回目のアドレスパルスは、次の表示ラインのセルを選択するために印加される(図4(d))。なお、本発明では、アドレス期間ADRのアドレス放電は、放電サイクルCYCに含めない。
【0018】
サステイン期間SUSでは、正および負のサステインパルスが、走査電極Yおよび電極AXにそれぞれ印加される(図4(e、f))。これにより、点灯したセルの放電状態が維持される。互いに極性の異なるサステインパルスが、走査電極Yおよび電極AXに繰り返して印加されることにより、サステイン期間SUSに点灯したセルの放電が繰り返し行われる。図3で説明したように、1放電サイクルCYC中に2回の放電が実施される。例えば、サブフィールドSF4は、32個の放電サイクルCYCで構成され、64回の放電が実施される。なお、図10および図14で詳細に説明するが、放電禁止期間DISでは、電極AXは、高電圧(VS/2)あるいは低電圧(−Vs/2)に維持されるため、放電は発生しない。
【0019】
消去期間ERSでは、正の高電圧の消去前パルスと負の消去前パルスが、走査電極Yおよび電極AXにそれぞれ印加され、放電が発生する(図4(g))。これにより、壁電荷が、走査電極Yおよび電極AXに蓄積される。この際、走査電極Yは、電圧Vs/2より高い電圧が印加されるため、蓄積される壁電荷の量は相対的に多くなる。次に、負の消去パルスと電圧Vs/2より低い正の消去パルスが、走査電極Yおよび電極AXにそれぞれ印加される(図4(h))。これにより、放電が起こり、壁電荷の量が減る。最後に、次のリセット期間RSTに移行するために、正のパルスが、走査電極Yに印加され、緩やかに下降する負の電圧(鈍波)が、電極AXに印加される(図4(i))。なお、本発明では、消去期間ERSの放電は、放電サイクルに含めない。これにより、1サブフィールド期間SFが完了する。図に示した例では、放電サイクル数は、”3”(サステイン期間SUSの6回の放電)であり、電極AXのパルス数と同じである。
【0020】
なお、後述する図7に示すYドライバYDRVおよびAXドライバAXDRVには、リセット期間RSTおよび消去期間ERSに所定の電圧(例えば、正の調整電圧、負の調整電圧等)を走査電極Yおよび電極AXに印加するための回路の記載を省略している。
図5は、図1に示した回路部60の概要を示している。回路部60は、Y電極16bに選択的にパルスを印加するYドライバYDRV(第1駆動回路)、AX電極16cに選択的にパルスを印加するAXドライバAXDRV(第2駆動回路)、ドライバYDRV、AXDRVの動作を制御する制御部CNT、輝度制御信号BCNTに対応する調整データを記憶するメモリ部MEMおよび電源部PWRを有している。ドライバYDRV、AXDRVは、PDP10を駆動する駆動部として動作する。
【0021】
1つの画素PXは、図2で説明したように、赤、緑および青の光を発生する3つのセルにより構成される。なお、各画素PXを3つ以上のセルにより構成してもよい。また、表示ラインは、上述したように、電極16bに沿って配置される画素PXにより構成される。
輝度制御信号BCNTは、PDPに正しい白を表示するための調整データであり、メモリ部MEMから制御部CNTに伝えられる。PDPに正しい白を表示するための調整データは、例えば、赤、緑および青の光の輝度のバランスを示す調整データである。したがって、輝度制御信号BCNTは、例えば、赤、緑および青のセルでそれぞれ発生させる放電の回数の調整値を示す。
【0022】
なお、PDPに正しい白を表示するための調整データは、PDPの製造工程で調整され、メモリ部MEMに記憶される。あるいは、リモートコントローラ等の図示しない操作部が、PDPに正しい白を表示するためにユーザにより操作されたとき、正しい白を表示するための調整データがメモリ部MEMに記憶される。メモリ部MEMは、例えば、DRAM(Dynamic RAM)、SRAM(Static RAM)、フラッシュメモリやROMで形成され、PDPの各種パラメータ(例えば、正しい白を表示するための調整データや画面の明るさを示すデータ)を記憶する。
【0023】
制御部CNTは、輝度制御信号BCNTを、メモリ部MEMから受信する。そして、制御部CNTは、輝度制御信号BCNTに基づいて、赤、緑および青の光を発生する3つのセル群から1つの調整セル群を選択する。ここで、調整セル群は、1フィールドで発生させるサステイン放電の回数が減らされるセル群である。例えば、白を表示するために、赤、緑、青のセルを全て点灯したときに、画像の赤みが強い場合がある。この場合、制御部CNTは、赤色の輝度を画面全体で低くするために、赤の光を発生するセル群を調整セル群として選択する。なお、赤色の輝度を画面全体で高くする場合、制御部CNTは、緑あるいは青の光を発生するセル群を調整セル群として選択してもよい。
【0024】
そして、制御部CNTは、輝度制御信号BCNTに基づいて、調整セル群のサブフィールドSF1−8の少なくとも1つで、サステイン放電の回数を標準回数より少ない回数に設定する。例えば、制御部CNTは、赤色の輝度を画面全体で低くする場合、赤の光を発生するセル群(調整セル群)では、各サブフィールドSF1−8のサステイン放電の回数を標準回数より少ない回数(例えば、標準回数の4分の3の回数)に設定する。また、制御部CNTは、調整セル群を除くセル群のサブフィールドSF1−8において、サステイン放電の回数を、予め設定された標準回数に維持する。
【0025】
これにより、PDPに表示される画像の赤色の輝度を、画面全体で低くできる(例えば、4分の3の輝度値)。また、各サブフィールドSF1−8のサステイン放電の回数を少なくしているため、赤色の階調数は、他の色(緑、青)の階調数と同じ256に維持できる。換言すれば、各色の階調数を維持した状態で、PDPに正しい白を表示できる。
また、制御部CNTは、画像データR0−7、G0−7、B0−7を順次受信する。画像データR0−7、G0−7、B0−7は、赤、緑、青をそれぞれ表示するための8ビットからなるデータであり、図示しないチューナ部あるいは外部入力から制御部CNTに順次入力される。この例では、256通りの輝度(256階調)が、画像データR0−7、G0−7、B0−7のビット値に応じて表現される。ここで、数字の小さいビット(下位ビット)は、重みが小さく、数字の大きいビット(上位ビット)は、重みが大きい。
【0026】
そして、制御部CNTは、画像データR0−7、G0−7、B0−7に基づいて、画像の表示に使用するサブフィールドSFをセル毎に求める。換言すれば、演算により画素PXを構成するセル毎に点灯するサブフィールドSFを求める。例えば、画素PXの赤色の輝度が最高輝度の半分以下の場合、赤の光を発生するセルのサブフィールドSF8(あるいは、SF7−8)は、サステイン期間SUSにおいてサステイン放電(点灯)が不要なため、使用されない。
【0027】
制御部CNTは、画像データR0−7、G0−7、B0−7に基づいて選択されたサブフィールドSF1−8において、上述の処理により設定された回数のサステイン放電を発生させるために、ドライバYDRV、AXDRVに制御信号YCNT、AXCNTを出力する。この際、制御部CNTは、8ビットの画像データR0−7、G0−7、B0−7に対応する256階調の画像を表示するために制御信号YCNT、AXCNTを出力する。
【0028】
ここで、制御信号YCNTは、後述する図9に示すスイッチ制御信号SW1、SW2、SW3、SW4、SW5m、SW5n、SW6m、SW6nを含む。制御信号AXCNTは、後述する図9に示すスイッチ制御信号SW7、SW8、SW9、SW10、SW11、SW12Ri、SW12Gi、SW12Bi、SW12Bj、SW13Ri、SW13Gi、SW13Bi、SW13Bjを含む。
【0029】
電源部PWRは、ドライバYDRV、AXDRVに供給する電源電圧Vsc、Vs/2、−Vs/2、Vsaを生成する。YドライバYDRVは、Y電極16b毎にスキャンドライバ回路SDを有している。これにより、Y電極16b毎に所望の数のサステインパルスを選択的に印加できる。AXドライバAXDRVは、AX電極16c毎にアドレスドライバ回路ADを有している。これにより、色毎(AX電極16c毎)に所望の数のサステインパルスを選択的に印加できる。
【0030】
図6は、図5に示した制御部CNTの動作を示している。図6では、色別のセル群のサブフィールドSF1−8のサステイン放電の回数を設定するための制御のみを示し、アドレス期間ADRおよびサステイン期間SUSに関する制御は示していない。なお、各セルのサブフィールドSF1−8のサステイン放電の回数は、ステップS10の前に、例えば、上述した図3に示した標準回数に予め設定され、図6のフローが実行されることにより再設定される。図6のフローは、ハードウエアのみで実現されてもよく、ハードウエアをソフトウエアにより制御することにより実現されてもよい。
【0031】
まず、ステップS10において、制御部CNTは、PDPに正しい白を表示するための輝度制御信号BCNTを受信する。例えば、制御部CNTは、図示しないPDPの電源を立ち上げたときに、メモリ部MEMから輝度制御信号BCNTを受ける。このため、制御部CNTは、輝度制御信号BCNTを受信する毎に、図6のフローを実施する。
ステップS12において、制御部CNTは、輝度制御信号BCNTに基づいて、赤、緑および青の光を発生する3つのセル群から調整セル群を選択する。例えば、輝度制御信号BCNTが示す調整データが、基準となる画像データにおける赤色の輝度を他の色の輝度に比べて低くすることを示している場合、制御部CNTは、赤の光を発生するセル群を調整セル群として選択する。
【0032】
ステップS14において、制御部CNTは、色別のセル群毎に調整セル群か否かを判定する。調整セル群でない場合、そのセル群に関しての処理は、終了する。すなわち、制御部CNTは、そのセル群のサブフィールドSF1−8のサステイン放電の回数を、予め設定された標準回数に維持する。この動作は、例えば、後述する図11の緑あるいは青の光を発生するセル群の動作である。
【0033】
一方、調整セル群では、ステップS16において、制御部CNTは、輝度制御信号BCNTに基づいて、サブフィールドSF1−8の少なくとも1つのサステイン放電の回数(放電サイクル数)を、標準回数より少ない回数に設定する。これにより、各色の階調数を維持した状態で、PDPに正しい白を表示できる。ステップS16の動作は、例えば、後述する図11の赤の光を発生するセル群の動作である。
【0034】
そして、制御部CNTは、画像データR0−7、G0−7、B0−7を受信したときに、サブフィールドSF1−8を使用して、上述したフローにより設定された回数のサステイン放電を発生させるために、ドライバYDRV、AXDRVの動作を制御する。
図7は、図5に示したYドライバYDRVおよびAXドライバAXDRVの詳細を示している。YドライバYDRVは、ドライバ回路DRV(Y)およびスキャンドライバ回路SDを有している。AXドライバAXDRVは、ドライバ回路DRV(X)およびアドレスドライバ回路ADを有している。図に示すスイッチSW1、SW2、SW3、SW4、SW7、SW8、SW9、SW10は、例えば、nMOSトランジスタ(MOSFET)により構成される。各nMOSトランジスタは、図に示すように、ソース・ドレイン間を接続する寄生ダイオードを有している。
【0035】
また、スイッチSW5(SW5m、SW5n)、SW6(SW6m、SW6n)、SW11、SW12(SW12Ri、SW12Gi、SW12Bi、SW12Bj)、SW13(SW13Ri、SW13Gi、SW13Bi、SW13Bj)は、例えば、IGBT(Insulated Gate Bipolar Transistor)により構成される。IGBTは、ゲートにMOSFETを組み込んだバイポーラトランジスタである。IGBTは、nMOSトランジスタと異なり、ソース、ドレイン間に寄生ダイオードを持たない。
【0036】
ドライバ回路DRV(Y)は、コイルLa、スイッチSW1、SW2、SW3、SW4およびダイオードを有している。コイルLa、スイッチSW1−4は、Y電極(Ym、Yn等)に共振パルスを生成するための共振回路として動作する。共振パルスは、全てのY電極に共通の信号である。スイッチSW1−4は、高論理レベルのスイッチ制御信号を受けたときにオンし、低論理レベルのスイッチ制御信号を受けたときにオフする。
【0037】
スイッチSW1のドレインおよびスイッチSW3のソースは、接地線GNDに接続されている。スイッチSW1のソースは、順方向接続されたダイオードを介してコイルLaの一端であるノードND1に接続されている。スイッチSW3のドレインは、逆方向接続されたダイオードを介してノードND1に接続されている。ノードND1は、逆方向接続されたダイオードを介して電源Vs/2、−Vs/2にそれぞれ接続されている。スイッチSW2は、ドレインを電源Vs/2に接続し、ソースをコイルLaの他端であるノードND2に接続している。スイッチSW4は、ソースを電源−Vs/2に接続し、ドレインをノードND2に接続している。ノードND2は、スキャンドライバ回路SDにそれぞれ接続されている。
【0038】
各スキャンドライバ回路SDは、電源VscとノードND2の間に直列に配置されたスイッチSW5(SW5m、SW5n等)およびスイッチSW6(SW6m、SW6n等)を有している。スイッチSW5は、ドレインを順方向接続されたダイオードを介して電源Vscに接続し、ソースをY電極(Ym、Yn等)に接続している。また、スイッチSW5のドレインは、キャパシタCaを介してノードND2に接続されている。スイッチSW6は、ソースをノードND2に接続し、ドレインをY電極に接続している。
【0039】
AXドライバAXDRVのドライバ回路DRV(X)は、ドライバ回路DRV(Y)と同じ回路構成を有している。すなわち、ドライバ回路DRV(X)は、コイルLb、スイッチSW7、SW8、SW9、SW10およびダイオードを有している。コイルLb、スイッチSW7−10は、AX電極(AXRi、AXGi、AXBi、AXBj等)に共振パルスを生成するための共振回路として動作する。AX電極の符号”AX”に続く”R”、”G”、”B”は、それらのAX電極が赤、緑、青の光を発生するセルにそれぞれ接続されていることを示している。例えば、AX電極AXRi、AXGi、AXBi(AXBj)は、赤、緑、青の光を発生するセルにそれぞれ接続されている。スイッチSW7−10は、高論理レベルのスイッチ制御信号を受けたときにオンし、低論理レベルのスイッチ制御信号を受けたときにオフする。
【0040】
スイッチSW11のドレインは、電源Vsaに接続され、スイッチSW11のソースは、順方向接続されたダイオードを介してノードND4に接続されている。ノードND4は、アドレスドライバ回路ADにそれぞれ接続されている。スイッチSW11および電源Vsaは、図3に示したアドレス期間ADR中に、ノードND4の電圧をアドレスパレスの高レベルである電圧Vsaにするために使用される。
【0041】
各アドレスドライバ回路ADは、ノードND4と接地線GNDの間に直列に配置されたスイッチSW12(SW12Ri、SW12Gi、SW12Bi、SW12Bj等)およびスイッチSW13(SW13Ri、SW13Gi、SW13Bi、SW13Bj等)を有している。スイッチSW12は、ソースをノードND4に接続し、ドレインをAX電極(AXRi、AXGi、AXBi、AXBj等)に接続している。スイッチSW13は、ソースを接地線GNDに接続し、ドレインをAX電極(AXRi、AXGi、AXBi、AXBj等)に接続している。キャパシタCpは、PDP10の容量を示している。
【0042】
図8は、図7に示したスキャンドライバ回路SD、アドレスドライバ回路ADおよびスイッチSW11の一例を示している。スキャンドライバ回路SDのスイッチSW5mのドレイン(D)およびソース(S)は、IGBT5m1のコレクタ(C)およびエミッタ(E)にそれぞれ接続される。換言すれば、スイッチSW5mのドレイン(D)は、IGBT5m1のコレクタ(C)であり、スイッチSW5mのソース(S)はIGBT5m1のエミッタ(E)である。
【0043】
スキャンドライバ回路SDのスイッチSW6mは、IGBT6m1、IGBT6m2、ダイオードD6m1、D6m2を有している。IGBT6m1のコレクタ(C)は、スイッチSW6mのドレイン(D)端子に接続され、IGBT6m1のエミッタ(E)は、IGBT6m2のエミッタ(E)に接続される。IGBT6m2のコレクタ(C)は、スイッチSW6mのソース(S)端子に接続される。また、ダイオードD6m1のアノードおよびカソードは、IGBT6m1のコレクタ(C)およびエミッタ(E)にそれぞれ接続される。ダイオードD6m2も同様にIGBT6m2と並列に接続される。
【0044】
スイッチSW6mがオンのときは、Y電極YmとノードND2は、IGBT6m1およびダイオードD6m2(あるいは、IGBT6m2およびダイオードD6m1)を介して接続される。また、ダイオードD6m1、D6m2は、スイッチSW6mがオフのときに、IGBT6m1、IGBT6m2に大きな逆バイアス電圧(例えば、電圧Vsの大きさの逆バイアス電圧)が掛かることを防止する。
【0045】
アドレスドライバ回路ADのスイッチSW12RiはスイッチSW6mと同じ回路構成を有している。すなわち、アドレスドライバ回路ADのスイッチSW12Riは、IGBT12Ri1、IGBT12Ri2、ダイオードD12Ri1、D12Ri2を有している。IGBT12Ri1のコレクタ(C)は、スイッチSW12Riのドレイン(D)端子に接続され、IGBT12Ri1のエミッタ(E)は、IGBT12Ri2のエミッタ(E)に接続される。IGBT12Ri2のコレクタ(C)は、スイッチSW12Riのソース(S)端子に接続される。また、ダイオードD12Ri1のアノードおよびカソードは、IGBT12Ri1のコレクタ(C)およびエミッタ(E)にそれぞれ接続される。ダイオードD12Ri2も同様にIGBT12Ri2と並列に接続される。
【0046】
アドレスドライバ回路ADのスイッチSW13RiはスイッチSW6mと同じ回路構成を有している。すなわち、アドレスドライバ回路ADのスイッチSW13Riは、IGBT13Ri1、IGBT13Ri2、ダイオードD13Ri1、D13Ri2を有している。IGBT13Ri1のコレクタ(C)は、スイッチSW13Riのドレイン(D)端子に接続され、IGBT13Ri1のエミッタ(E)は、IGBT13Ri2のエミッタ(E)に接続される。IGBT13Ri2のコレクタ(C)は、スイッチSW13Riのソース(S)端子に接続される。また、ダイオードD13Ri1のアノードおよびカソードは、IGBT13Ri1のコレクタ(C)およびエミッタ(E)にそれぞれ接続される。ダイオードD13Ri2も同様にIGBT13Ri2と並列に接続される。
【0047】
スイッチSW11のドレイン(D)およびソース(S)は、IGBT11のコレクタ(C)およびエミッタ(E)にそれぞれ接続される。換言すれば、スイッチSW11のドレイン(D)は、IGBT11のコレクタ(C)であり、スイッチSW11のソース(S)はIGBT11のエミッタ(E)である。さらに、ダイオードD11のアノードおよびカソードは、IGBT11のコレクタ(C)およびエミッタ(E)にそれぞれ接続される。ダイオードD11は、IGBT11に大きな逆バイアス電圧が掛かることを防止する。
【0048】
図9は、図3に示したアドレス期間ADRおよびサステイン期間SUSの動作の詳細を示している。なお、図9は、各セルのサブフィールドSF1−8に設定されたサステイン放電の回数が標準回数の場合を示している。図では、スイッチSW1−13のオン、オフを制御する信号を、スイッチ制御信号SW1−13と称する。スイッチSW1−13は、スイッチ制御信号SW1−13の高論理レベル中にオンし、スイッチ制御信号SW1−13の低論理レベル中にオフする。図中の星印は、放電の発生を示している。
【0049】
アドレス期間ADRでは、スイッチSW4、SW11は、常時オンする(図9(a、b))。また、スイッチSW1−3、SW7−10は、常時オフする。このため、図7に示したノードND2の電圧は、−Vs/2に設定され、ノードND4の電圧は、Vsaに設定される。アドレス期間ADRにおいて、画素PXの選択動作を実施しない期間、スイッチSW5m、SW5n、SW13Ri、SW13Gi、SW13Bi、SW13Bjはオンし、スイッチSW6m、SW6n、SW12Ri、SW12Gi、SW12Bi、SW12Bjはオフする(図9(c、d))。このため、Y電極Ym、Ynの電圧は、−Vs/2にVscを加算した電圧に設定される(図9(e、f))。また、AX電極AXRi、AXGi、AXBi、AXBjは、接地線GNDに接続される(図9(g、h、i))。
【0050】
そして、画素PXを点灯するために各色のセルを選択するときに、対応するスイッチSW5m(またはSW5n)、SW13Ri、SW13Gi、SW13Bi、SW13Bjがオフし、対応するスイッチSW6m(またはSW6n)、SW12Ri、SW12Gi、SW12Bi、SW12Bjがオンする。これにより、Y電極Ym(またはYn)の電圧は、一時的に−Vs/2に設定される(図9(j、k))。また、AX電極AXRi、AXGi、AXBi、AXBjの電圧は、一時的にVsaに設定される(図9(l、m、n、o))。そして、点灯するセルを選択するスキャン動作が、表示ライン毎に実施される。なお、図中の動作では、Y電極YmとAX電極AXBjとの交差部分に形成された青のセルおよびY電極YnとAX電極AXRiとの交差部分に形成された赤のセルは、点灯しない。
【0051】
アドレス期間ADRからサステイン期間SUSに切り替わるときに、Y電極Ym、Ynの電圧は、スイッチSW6m、SW6nをオンすることにより−Vs/2に初期化される(図9(p、q))。スイッチSW5m、SW5nは、サステイン期間SUS中、常にオフされる。AX電極AXRi、AXGi、AXBi、AXBjの電圧は、スイッチSW11をオフし、スイッチSW10、SW12をオンすることにより、−Vs/2に初期化される(図9(r、s、t))。スイッチSW11、SW13Ri、SW13Gi、SW13Bi、SW13Bjは、サステイン期間SUS中、常にオフされる。
【0052】
この後、スイッチSW1がオンし、スイッチSW4がオフすることにより、キャパシタCpは、Y電極Ym、Yn、スイッチSW6m、SW6n、コイルLaおよびスイッチSW1を介して接地線GNDに接続される。Y電極Ym、Ynの電圧は、コイルLaとキャパシタCpとのLC共振作用により上昇する。次に、スイッチSW2がオンすることにより、Y電極Ym、Ynの電圧は、Vs/2にクランプされる(図9(u、v))。
【0053】
次に、スイッチSW3がオンすることにより、キャパシタCpは、Y電極Ym、Yn、スイッチSW6m、SW6n、コイルLaおよびスイッチSW3を介して接地線GNDに接続される。Y電極Ym、Ynの電圧は、コイルLaとキャパシタCpとのLC共振作用により下降する。次に、スイッチSW4がオンすることにより、Y電極Ym、Ynの電圧は、−Vs/2にクランプされる(図9(w、x))。このように、スイッチSW1−4を順次にオンすることにより、Y電極Ym、Ynにサステインパルスが印加される。
【0054】
AX電極AXRi、AXGi、AXBi、AXBjのサステインパルスも、Y電極Ym、Ynのサステインパルスと同様に、スイッチSW7−10を順次にオンすることにより生成される。なお、スイッチSW6m、SW6n、SW12Ri、SW12Gi、SW12Bi、SW12Bjは、上述した図4に示した放電禁止期間DISを設定しないときは、サステイン期間SUS中、常にオンされる。
【0055】
図10は、図9に示したサステイン期間SUSに放電禁止期間DISを設定するときの動作の詳細の一例を示している。なお、図10は、赤の光を発生するセル群に放電禁止期間DISを設定するときの動作を示している。図9で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。また、上述した図9と同じ動作については、詳細な説明を省略する。放電禁止期間DISの設定方法(スイッチSW12Riの制御方法)および放電禁止期間DISのAX電極AXRiの電圧が図9と異なる。その他の波形は、図9と同じである。
【0056】
図5に示した制御部CNTにより選択された調整セル群(例えば、赤のセル群(AX電極AXRiに接続されたセル群))では、サステインパルス(放電サイクル)の数は、他のセル群(例えば、緑あるいは青のセル群)に比べて少なく設定される。換言すれば、調整セル群(赤のセル群)では、サステイン期間SUS中に、放電を禁止する放電禁止期間DISが設定される。放電禁止期間DISは、AX電極AXRiの電圧をVs/2にクランプした後、スイッチSW9をオンする前にスイッチSW12Riをオフすることで生成される(図10(y))。
【0057】
スイッチSW12Riのオフにより、AX電極AXRiは、ハイインピーダンス状態となり、スイッチSW7−10の動作に関わりなく、オフする直前の状態(電圧)を維持する。これにより、AX電極AXRiとY電極(YmおよびYn)間の電圧は、放電開始電圧に達しない。すなわち、放電禁止期間DIS中、対応する色のセル群は、点灯しない。この結果、画素PXの赤みを、放電禁止期間DISを設定しないときに比べて減らすことができる。
【0058】
放電禁止期間DISは、スイッチSW9のオンに同期して、スイッチSW12Riをオンすることにより終了する。図10に示した例では、スイッチSW12Riのオフ期間を1放電サイクルと同じ長さに設定している。このため、調整セル群(AX電極AXRiに接続されたセル群)の放電サイクル数は、他のセル群(AX電極AXGi、AXBi、AXBjに接続されたセル群)に比べて1放電サイクルだけ少なく設定される。この実施形態では、放電禁止期間DISは、サステイン期間SUSの最後に設定される。しかし、放電禁止期間DISの位置は、サステイン期間SUSの最初でもよく、中間でもよい。
【0059】
このように、本発明では、アドレス期間ADRに使用されるアドレスライバ回路ADのスイッチSW12(SW12Ri、SW12Gi、SW12Bi、SW12Bj)をサステイン期間SUS中にオフすることにより、AX電極に印加される共振パルスの数(放電サイクル数)を色別のセル群毎に容易に調整できる。換言すれば、全てのAX電極に共通の共振パルスが、ドライバ回路DRV(X)により生成される場合にも、サステイン期間SUSの放電サイクル数を、スイッチSW12の制御のみで独立に調整できる。さらに、放電サイクル数をスイッチSW12のオン/オフを制御するだけで調整できるため、制御部CNTにおける放電禁止期間DISを生成する論理を簡易に構成できる。
【0060】
図11は、図6に示したフローが実施された場合の一例を示している。なお、図11は、赤の光を発生するセル群のサステイン放電の回数を標準回数より少なくした場合を示している。図に示した1つの画素は、例えば、赤(R)、緑(G)、青(B)の3つのセルで構成されている。説明を簡単にするために、8行(表示ラインL1−8)×6列(列C1−6)の画素を有するPDPについて説明する。上述した図5に示したように、表示ラインL1−8は、Y電極Y1−8によりそれぞれ制御される。また、列C1−6の各色(赤(R)、緑(G)、青(B))は、AX電極AXR、AXG、AXB(AXR1−6、AXG1−6、AXB1−6)によりそれぞれ制御される。
【0061】
左側の図は、正しい白表示をするための調整が実施される前の状態を示している。左側の図の黒い部分は、サブフィールドSF1−8のサステイン放電の回数が標準回数に設定された赤のセル群を示している。その後、正しい白表示をするために画像の赤みを減らす調整がされる場合、調整セル群である赤のセル群のサブフィールドSF1−8の少なくとも1つに設定されているサステイン放電の回数は、上述の図6に示したフローにより標準回数に比べて少ない回数に設定される。これにより、正しい白表示をするための調整が実施された後の状態は、右側の図に示した状態になる。
【0062】
右側の図の網掛け部分は、1フィールドのサステイン放電の回数が標準回数より少ない回数に設定された赤のセル群(調整セル群)を示している。2電極構造のPDPでは、上述したように、列C1−6の各色(赤、緑、青)は、AX電極により独立に制御される。このため、AX電極AXR1−6に印加されるサステインパルスの数を減らすことにより、各サブフィールドSF1−8において、列C1−6の緑および青のセル群のサステイン放電の回数を維持した状態で、列C1−6の赤のセル群のサステイン放電の回数を少なくできる。この結果、赤色の階調数を維持した状態で、PDPに表示される画像の赤みは、減らされる。
【0063】
これに対し、各表示ラインL1−8に対応する一対の電極(例えば、X電極とY電極)と各列C1−6に対応する電極(例えば、アドレス電極)とを有する3電極構造のPDPでは、一対の電極毎(表示ライン毎)にサステインパルスが印加される。このため、3電極構造のPDPでは、特定の色のセル群のサステイン放電の回数のみを少なくすることが困難である。例えば、3電極構造のPDPでは、表示ラインL1のサステインパルスの数が減らされた場合、表示ラインL1の全ての色(赤、緑、青)のセル群のサステイン放電の回数が一律で少なくなり、全色の輝度が一律に低くなるため、画像の色合いは調整されない。
【0064】
2電極構造のPDPでは、本発明を適用することにより、特定の色のセル群のサステイン放電の回数のみを簡易に少なくでき、各色の階調数を維持した状態で、正しい白を表示できる。
なお、列C1−6の赤(あるいは緑、青)のセル群のサステインパルスは、上述のようにAX電極AXR1−6(あるいはAX電極AXG1−6、AX電極AXB1−6)で共通に制御されてもよいし、AX電極AXR1−6(あるいはAX電極AXG1−6、AX電極AXB1−6)毎に制御されてもよい。例えば、画面の左右の赤みだけを減らしたい場合、列C1、C6の赤のセル群を制御しているAX電極AXR1、AXR6のみに印加されるサステインパルスの数を減らしてもよい。
【0065】
図12は、調整セル群が選択された場合の各サブフィールドの放電サイクル数を示している。図の網掛け部分は、放電禁止期間DISが設定されたサブフィールドを示している。説明を簡単にするために、1つの画素が赤(R)、緑(G)、青(B)の3つのセルで構成されているPDPについて説明する。なお、図では、(1)から(5)までの5通りの制御手法を示している。
【0066】
手法(1)、(2)、(3)、(4)は、調整セル群が赤のセル群のみの場合の例を示している。手法(5)は、調整セル群が赤のセル群および青のセル群の場合の例を示している。なお、手法(2)−(5)では、調整セル群でないセル群の放電制御は、後述する手法(1)と同じであるため、手法(1)で説明する。本発明では、図5に示した制御部CNTは、手法(1)−(5)の少なくとも1つを使用して調整セル群の放電制御を実施する。
【0067】
手法(1)、(2)は、互いに同じ値を示す画像データR0−7、G0−7、B0−7に対して、赤の光の輝度を緑および青の光の輝度の2分の1に調整する場合を示している。すなわち、手法(1)、(2)は、図5に示した輝度制御信号BCNTが、”赤:緑:青=1:2:2”の輝度の比を示している場合である。
手法(1)において、調整セル群でない緑および青のセル群では、サブフィールドSF1−8の放電サイクル数は、図3に示したように、4、8、16、32、64、128、256、512にそれぞれ設定される(予め設定された標準回数)。一方、調整セル群である赤のセル群では、サブフィールドSF8は、放電禁止期間DISが設定され、サブフィールドSF8の放電サイクル数は2に設定される。
【0068】
これにより、制御部CNTは、例えば、受信した画像データR0−7、G0−7、B0−7が最大値(255)のときに、赤、緑および青のセル群で、510、1020および1020回のサステイン放電をそれぞれ発生させることができる。なお、本発明を適用しないときは、制御部CNTは、赤のセル群において、サブフィールドSF1−7(128階調)を用いて、508回のサステイン放電を発生させる。したがって、本発明を適用しない場合、赤のセル群は、128階調となり階調数が少なくなる。
【0069】
これに対し、手法(1)では、予め設定された標準の放電サイクル数の最少回数(=4)より少ない放電サイクル数を有するサブフィールドSF8を構成できる。したがって、赤色の画像の階調数を256階調に維持することができ、各色の階調数を維持した状態で、正しい白表示を行うことができる。
手法(2)では、調整セル群である赤のセル群において、サブフィールドSF1−8は、放電禁止期間DISがそれぞれ設定され、サブフィールドSF1−8の放電サイクル数は、標準回数の半分にそれぞれ設定される。換言すれば、図3に示したサブフィールドSF1−7の放電サイクル数は、サブフィールドSF2−8に割り当てられ、サブフィールドSF1の放電サイクル数は、2に設定される。これにより手法(1)と同じ効果を得ることができる。
【0070】
さらに、手法(2)では、各色の輝度の調整前後で、制御部CNTが受信した画像データをPDPに表示するときに点灯させるサブフィールドが同じため、制御部CNTによる画像表示のための論理を簡易に構成できる。
手法(3)は、互いに同じ値を示す画像データR0−7、G0−7、B0−7に対して、赤の光の輝度を緑および青の光の輝度の4分の3に調整する場合を示している。すなわち、手法(3)は、図5に示した輝度制御信号BCNTが、”赤:緑:青=3:4:4”の輝度の比を示している場合である。手法(3)では、調整セル群である赤のセル群において、サブフィールドSF1−8は、放電禁止期間DISがそれぞれ設定され、サブフィールドSF1−8の放電サイクル数は、標準回数の4分の3にそれぞれ設定される。
【0071】
これにより、赤色の階調数(256)を維持した状態で、赤の光の輝度を緑および青の光の輝度の4分の3に調整できる。例えば、制御部CNTは、受信した画像データR0−7、G0−7、B0−7が最大値(255)のときに、赤、緑および青のセル群で、765、1020および1020回のサステイン放電をそれぞれ発生させることができる。したがって、手法(3)においても手法(2)と同じ効果を得ることができる。
【0072】
手法(4)は、互いに同じ値を示す画像データR0−7、G0−7、B0−7に対して、赤の光の輝度を緑および青の光の輝度の約10分の9に調整する場合を示している。すなわち、手法(4)は、図5に示した輝度制御信号BCNTが、”赤:緑:青=9:10:10”の輝度の比を示している場合である。手法(4)では、調整セル群である赤のセル群において、サブフィールドSF2−8は、放電禁止期間DISがそれぞれ設定され、サブフィールドSF2−8の放電サイクル数は、7、14、29、58、115、230、461にそれぞれ設定される。また、サブフィールドSF1の放電サイクル数は、標準回数と同じ4に設定される。換言すれば、サブフィールドSF1−8の放電サイクル数は、標準回数の約10分の9にそれぞれ設定される。
【0073】
これにより、赤色の階調数(256)を維持した状態で、赤の光の輝度を緑および青の光の輝度の約10分の9に調整できる。例えば、制御部CNTは、受信した画像データR0−7、G0−7、B0−7が最大値(255)のときに、赤、緑および青のセル群で、918、1020および1020回のサステイン放電をそれぞれ発生させることができる。したがって、手法(4)においても手法(2)と同じ効果を得ることができる。
【0074】
手法(5)は、互いに同じ値を示す画像データR0−7、G0−7、B0−7に対して、赤および青の光の輝度を緑の光の輝度の4分の3および2分の1にそれぞれ調整する場合を示している。すなわち、手法(5)は、図5に示した輝度制御信号BCNTが、”赤:緑:青=3:4:2”の輝度の比を示している場合である。手法(5)では、調整セル群である赤のセル群の放電制御は、手法(3)と同じであり、調整セル群である青のセル群の放電制御は、手法(2)と同じである。手法(5)においても手法(2)と同じ効果を得ることができる。
【0075】
図13は、図12に示したに手法(1)−(3)において、画像データを量子化するときの入力階調と表示階調(放電サイクル数)との関係の一例を示している。
一番左の図は、図12に示した手法(1)−(3)の緑あるいは青のセル群の入力階調と表示階調との関係を示している。中央の図は、図12に示した手法(1)、(2)、(3)の赤のセル群の入力階調と表示階調との関係を示している。一番右の図は、本発明を適用せずに各色の輝度が調整されたセル群の入力階調と表示階調との関係の一例を示している。なお、上の図(中央の上および右上の図)は、赤のセル群の輝度を緑および青の2分の1にする場合を示し、下の図(中央の下および右下の図)は、赤のセル群の輝度を緑および青のセル群の4分の3にする場合を示している。
【0076】
一番左の図に示す緑および青のセル群では、画像データR0−7、G0−7、B0−7の値が、1つ増加する毎に表示階調が4つずつ増加する。したがって、緑および青のセル群では、表示階調は”256”である。一方、2分の1の輝度に調整された赤のセル群(中央の上の図)では、画像データR0−7、G0−7、B0−7の値が、1つ増加する毎に表示階調が2つずつ増加する。また、画像データR0−7、G0−7、B0−7の値が255(最大入力値)のときの510の放電サイクル数は、図12に示した手法(1)、(2)の赤のセル群のサブフィールドSF1−8を全て点灯させることにより実現される。したがって、赤のセル群においても、表示階調は”256”に維持される。
【0077】
これに対し、比較例(1)のセル群(右上の図)では、画像データR0−7、G0−7、B0−7の値が、2つ増加する毎に表示階調が4つずつ増加する。また、画像データR0−7、G0−7、B0−7の値が255(最大入力値)のときの508の放電サイクル数は、上述した図3に示した標準回数の放電サイクル数が設定されたサブフィールドSF1−7を点灯させることにより実現される。したがって、比較例(1)のセル群では、表示階調は”128”(=2の7乗)に減少する。
【0078】
また、4分の3の輝度に調整された赤のセル群(中央の下の図)では、画像データR0−7、G0−7、B0−7の値が、1つ増加する毎に表示階調が3つずつ増加する。なお、画像データR0−7、G0−7、B0−7の値が255(最大入力値)のときの765の放電サイクル数は、図12に示した手法(3)の赤のセル群のサブフィールドSF1−8を全て点灯させることにより実現される。したがって、この場合も、表示階調は”256”に維持される。
【0079】
これに対し、比較例(2)のセル群(右下の図)では、4つの入力階調(例えば、0、1、2、3)は、3つの表示階調(例えば、0、4、8)に変換される。換言すれば、比較例(2)のセル群では、画像データR0−7、G0−7、B0−7の値が、1つ増加しても表示階調が増加しない場合がある。また、画像データR0−7、G0−7、B0−7の値が255(最大入力値)のときの764の放電サイクル数は、上述した図3に示した標準回数の放電サイクル数が設定されたサブフィールドSF1−6、8を点灯させることにより実現される。
【0080】
すなわち、比較例(2)のセル群では、サブフィールドSF7、8の両方を点灯させることで得られる768から1020までの無駄な放電サイクル数(64階調)を有している。ここで、無駄な放電サイクル数は、使用されない表示階調の輝度に対応する放電サイクル数である。したがって、比較例(2)のセル群では、表示階調は”192”(=256−64)に減少する。
【0081】
本発明では、最高輝度が低く調整された調整セル群(例えば、赤のセル群)の1フィールド(サブフィールドSF1−8)に、無駄な放電サイクル数が設定されず、全てのサブフィールドSF1−8を活用できる。この結果、調整セル群は、各色の輝度を調整する前の階調数(例えば、256)を維持できる。なお、図12に示した手法(4)、(5)においても、上述の手法(1)−(3)と同様に、調整セル群の表示階調は”256”に維持される。
【0082】
図14は、図9に示したサステイン期間SUSに放電禁止期間DISを設定するときの動作の詳細の別の例を示している。上述した図10と同じ動作については、詳細な説明を省略する。なお、図14は、放電禁止期間DISの設定方法(スイッチSW12Riの制御方法)および放電禁止期間DISのAX電極AXRiの電圧が図10と異なる。その他の波形は、図10と同じである。
【0083】
放電禁止期間DISは、AX電極AXRiの電圧を−Vs/2にクランプした後、スイッチSW7をオンする前にスイッチSW12Riをオフすることで生成される。スイッチSW12Riのオフにより、AX電極AXRiは、ハイインピーダンス状態となり、スイッチSW12Riをオフする直前の状態(電圧)を維持する。これにより、AX電極AXRiとY電極(YmおよびYn)間の電圧は、放電開始電圧に達しない。
【0084】
放電禁止期間DISは、スイッチSW10のオンに同期して、スイッチSW12Riをオンすることにより終了する。図14に示した例では、放電禁止期間DISを1放電サイクルと同じ長さに設定している。また、この制御方法では、図に太い破線で示すように、サステイン期間SUSの最後までスイッチSW12Riをオフすることにより、サステイン期間SUS中のサステイン放電を2分の1放電サイクルCYCの単位で禁止できる。これにより、各色の輝度を細かく調整できる。
【0085】
なお、図14に示した制御方法においても、放電禁止期間DISの位置は、サステイン期間SUSの最初でもよく、中間でもよい。
以上、この実施形態では、各色の輝度が調整されるときに、調整セル群のサブフィールドSF1−8の少なくとも1つに放電禁止期間DISを設定することにより、標準回数より少ない放電サイクル数を有するサブフィールドSFを構成できる。したがって、最高輝度が低く調整された色の調整セル群では、サブフィールドSF1−8に無駄な放電サイクル数が設定されず、全てのサブフィールドSF1−8を活用でき、調整前の階調数(例えば、256)を維持できる。
【0086】
また、調整セル群のサブフィールドSF1−8のみに放電禁止期間DISを設定できるため、調整セル群でないセル群のサブフィールドSF1−8の放電サイクル数は維持される。この結果、各色の階調数を維持した状態で、正しい白を表示できる。
全てのAX電極に共通の共振パルスが、ドライバ回路DRV(X)により生成される場合にも、サステイン期間SUSの放電サイクル数を、スイッチSW12の制御のみで色(赤(R)、緑(G)および青(B))別のセル群毎に独立に調整できる。また、AX電極の電圧をVs/2および−Vs/2のどちらにクランプしても放電禁止期間DISを生成できるため、放電サイクル数を調整するための制御を簡易にできる。換言すれば、制御部CNTにおいて、放電禁止期間DISを生成する論理を簡易に構成できる。
【0087】
さらに、AX電極の電圧を−Vs/2にクランプして放電禁止期間DISを生成する場合、放電サイクル数を2分の1放電サイクルCYCの単位で調整できる。したがって、各色の輝度を細かく調整できる。
なお、上述した実施形態では、本発明を、1フィールドが8個のサブフィールドSF1−8で構成されるプラズマディスプレイパネルに適用する例について述べた。本発明はかかる実施形態に限定されるものではない。例えば、本発明を、1フィールドが10個あるいはそれ以上のサブフィールドで構成されるプラズマディスプレイパネルに適用してもよい。また、サブフィールドの放電サイクル数は、2のn乗(n=2以上の整数)に限定されない。さらに、フィールドFLD内のサブフィールドSF1−8(図3)は、順次に配列されなくてもよい。例えば、サブフィールドSF8がフィールドFLDの中央付近に配置されてもよい。
【0088】
上述した実施形態では、1つの画素PXが、3つのセル(赤(R)、緑(G)、青(B))により構成される例について述べた。本発明はかかる実施形態に限定されるものではない。例えば、1つの画素PXを4つ以上のセルにより構成してもよい。あるいは、1つの画素PXが、赤(R)、緑(G)、青(B)以外の色を発生するセルにより構成されてもよく、1つの画素PXが、赤(R)、緑(G)、青(B)以外の色を発生するセルを含んでもよい。
【0089】
上述した実施形態では、調整セル群の放電サイクル数は、画像データR0−7、G0−7、B0−7の全ての範囲で、他のセル群より少なく調整される例について述べた。本発明はかかる実施形態に限定されるものではない。例えば、高い輝度を示す画像データR0−7、G0−7、B0−7のときのみ、調整セル群の放電サイクル数は、他のセル群より少なく調整されてもよい。例えば、サブフィールドSF8の放電サイクル数のみを標準回数(512回)より少ない384回に設定してもよい。
【0090】
また、サステイン放電の標準回数が少ないサブフィールド(例えば、サブフィールドSF1−2)の放電サイクル数のみを標準回数(4および8回)より少ない回数(例えば、2および4回)に設定してもよい。この場合、輝度の低い画像に対して、調整効果を大きくできる。一般に、人間の目は、相対的に輝度が低い画像の方が、輝度の高い画像より輝度の変化に敏感である。例えば、放電サイクル数の差が”6”の場合、放電サイクル数6、12の輝度差(50%の輝度変化)の方が、放電サイクル数1014、1020の輝度差(約0.6%の輝度変化)より判別しやすいことから明らかである。この場合にも、上述した実施形態と同様の効果を得ることができる。
【0091】
上述した実施形態では、スイッチSW5、SW6、SW11、SW12、SW13は、IGBTにより構成される例について述べた。本発明はかかる実施形態に限定されるものではない。例えば、スイッチSW5、SW6、SW11、SW12、SW13は、図15に示すように、nMOSトランジスタ(MOSFET)により構成されてもよい。図15は、図7に示したスキャンドライバ回路SD、アドレスドライバ回路ADおよびスイッチSW11の別の例を示している。各nMOSトランジスタは、ソース・ドレイン間を接続する寄生ダイオードPDを有している。なお、nMOSトランジスタMOS5m1、MOS6m1、MOS11、MOS12Ri1−2、MOS13Ri1−2を符号のみで称する場合もある(例えば、MOS5m1)。
【0092】
スイッチSW5m、SW6m、SW11のドレイン(D)およびソース(S)は、MOS5m1、MOS6m1、MOS11のドレイン(D)およびソース(S)にそれぞれ接続される。スイッチSW12Riは、MOS12Ri1、MOS12Ri2を有している。MOS12Ri1のドレイン(D)は、スイッチSW12Riのドレイン(D)端子に接続され、MOS12Ri1のソース(S)は、MOS12Ri2のソース(S)に接続される。MOS12Ri2のドレイン(D)は、スイッチSW12Riのソース(S)端子に接続される。寄生ダイオードPDの向きを互いに逆方向になるようにnMOSトランジスタを接続しているため、スイッチSW12Riがオフのときに、寄生ダイオードPDを通して電流が流れることを防止できる。スイッチSW13RiはスイッチSW12Riと同じ回路構成のため、詳細な説明を省略する。この場合にも、上述した実施形態と同様の効果を得ることができる。
【0093】
以上、本発明について詳細に説明してきたが、上記の実施形態およびその変形例は発明の一例に過ぎず、本発明はこれに限定されるものではない。本発明を逸脱しない範囲で変形可能であることは明らかである。
【産業上の利用可能性】
【0094】
本発明は、プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置に適用できる。
【図面の簡単な説明】
【0095】
【図1】本発明の一実施形態を示す分解斜視図である。
【図2】図1に示したPDPの要部の詳細を示す分解斜視図である。
【図3】1画面の画像を表示するためのフィールドの構成例を示す説明図である。
【図4】図3に示したサブフィールドの放電動作の例を示す波形図である。
【図5】図1に示した回路部の概要を示すブロック図である。
【図6】図5に示した制御部の動作を示すフロー図である。
【図7】図5に示したYドライバおよびXドライバの詳細を示す回路図である。
【図8】図7に示したスキャンドライバ回路、アドレスドライバ回路等のスイッチの構成の一例を示す回路図である。
【図9】図3に示したアドレス期間およびサステイン期間の動作の詳細を示すタイミング図である。
【図10】図9に示したサステイン期間に放電禁止期間を設定するときの動作の詳細の一例を示すタイミング図である。
【図11】図6に示したフローが実施された場合の一例を示す説明図である。
【図12】調整セル群が選択された場合の各サブフィールドの放電サイクル数を示す説明図である。
【図13】図12に示した手法(1)、(2)、(3)における画像データを量子化するときの入力階調と表示階調(放電サイクル数)との関係を示す特性図である。
【図14】図9に示したサステイン期間に放電禁止期間を設定するときの動作の詳細の別の例を示すタイミング図である。
【図15】図7に示したスキャンドライバ回路、アドレスドライバ回路等のスイッチの構成の別の例を示す回路図である。
【符号の説明】
【0096】
10‥プラズマディスプレイパネル(PDP);12‥PDPの画像表示面;14‥PDPの背面;16‥前面基板;16a、18a‥ガラス基材;16b、16c、AXB1−6、AXBi、AXBj、AXG1−6、AXGi、AXR1−6、AXRi、BE、Y1−8、Ym、Yn、TE‥電極;16d、16e‥誘電体層;16f‥保護層;18‥背面基板;18b‥隔壁;18c、18d、18e‥蛍光体;20‥光学フィルタ;30、40‥筺体;32‥筺体の開口部;50‥ベースシャーシ;60‥回路部;70‥両面接着シート;AD、DRV、SD‥ドライバ回路;ADR‥アドレス期間;AXDRV、YDRV‥ドライバ;C1−6‥表示列;Ca、Cp‥キャパシタ;CYC‥放電サイクル;CNT‥制御部;D11、D6m1−2、D12Ri1−2、D13Ri1−2‥ダイオード;DIS‥放電禁止期間;DS‥放電空間;ERS‥消去期間;FLD‥フィールド;IGBT11、IGBT5m1、IGBT6m1−2、IGBT12Ri1−2、IGBT13Ri1−2‥IGBT;L1−8‥表示ライン;La、Lb‥コイル;MEM‥メモリ部;MOS5m1、MOS6m1、MOS12Ri1−2、MOS13Ri1−2‥nMOSトランジスタ;PD‥寄生ダイオード;PWR‥電源部;PX‥画素;RST‥リセット期間;SF‥サブフィールド;SUS‥サステイン期間;SW1−13‥スイッチ
【特許請求の範囲】
【請求項1】
第1基板上に互いに直交する方向に形成された第1電極および第2電極と、放電空間を介して前記第1基板に対向して配置される第2基板と、前記第1電極と前記第2電極との交差部分に形成されるセルと、互いに異なる色の光をそれぞれ発生する複数の前記セルにより構成される画素とを備え、1画面を表示するための1フィールドを、予め設定された標準回数のサステイン放電を発生させる複数のサブフィールドで構成し、前記画素を構成するセル毎に、使用するサブフィールドを選択することにより、多階調のカラー画像を表示するプラズマディスプレイパネルの駆動方法であって、
各色毎のセルの輝度を調整する輝度制御信号に基づいて、前記画素を構成する色別のセル群の1つである調整セル群を選択し、前記調整セル群では、サブフィールドの少なくとも1つで、サステイン放電の回数を前記標準回数より少ない回数に設定することを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項2】
請求項1記載のプラズマディスプレイパネルの駆動方法において、
前記調整セル群では、サブフィールドの少なくとも1つで、サステイン放電の回数を前記標準回数のうちの最少回数を整数倍した回数と異なる回数に設定することを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項3】
請求項1記載のプラズマディスプレイパネルの駆動方法において、
前記調整セル群では、サブフィールドの少なくとも1つで、サステイン放電の回数を前記標準回数のうちの最少回数より少ない回数に設定することを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項4】
請求項1記載のプラズマディスプレイパネルの駆動方法において、
前記画素は、赤、緑および青の光をそれぞれ発生するセルにより構成されることを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項5】
請求項1記載のプラズマディスプレイパネルの駆動方法において、
前記第1電極は、1表示ラインを構成するセルに共通に接続され、
前記第2電極は、1表示ラインを構成するセル毎に接続され、
前記サステイン放電は、前記第1および第2電極にパルスを印加することにより行われ、
前記調整セル群では、サステイン放電の回数を前記標準回数より少なくするサブフィールドで、前記第2電極に印加されるパルスの数を減らすことを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項6】
プラズマディスプレイパネルと、前記プラズマディスプレイパネルを駆動する駆動部と、前記駆動部の動作を制御する制御部とを備え、
前記プラズマディスプレイパネルは、
放電空間を介して互いに対向する第1基板および第2基板と、
前記第1基板上に、互いに直交する方向に配置された第1電極および第2電極と、
前記第1電極と、前記第2電極との交差部分に形成されるセルと、互いに異なる色の光をそれぞれ発生する複数の前記セルにより構成される画素とを備え、
1画面を表示するための1フィールドを、予め設定された標準回数のサステイン放電を発生させる複数のサブフィールドで構成し、前記画素を構成するセル毎に、使用するサブフィールドを選択することにより、多階調のカラー画像を表示し、
前記駆動部は、
前記第1電極に選択的にパルスを印加する第1駆動回路と、
前記第2電極に選択的にパルスを印加する第2駆動回路とを備え、
前記制御部は、各色毎のセルの輝度を調整する輝度制御信号に基づいて、前記画素を構成する色別のセル群の1つである調整セル群を選択し、前記調整セル群では、サブフィールドの少なくとも1つで、サステイン放電の回数を前記標準回数より少ない回数に設定し、前記サブフィールドに設定された回数のサステイン放電を発生させるために前記第1および第2駆動回路の動作を制御することを特徴とするプラズマディスプレイ装置。
【請求項7】
請求項6記載のプラズマディスプレイ装置において、
前記制御部は、前記調整セル群では、サブフィールドの少なくとも1つで、サステイン放電の回数を前記標準回数のうちの最少回数を整数倍した回数と異なる回数に設定することを特徴とするプラズマディスプレイ装置。
【請求項8】
請求項6記載のプラズマディスプレイ装置において、
前記制御部は、前記調整セル群では、サブフィールドの少なくとも1つで、サステイン放電の回数を前記標準回数のうちの最少回数より少ない回数に設定することを特徴とするプラズマディスプレイ装置。
【請求項9】
請求項6記載のプラズマディスプレイ装置において、
前記画素は、赤、緑および青の光をそれぞれ発生するセルにより構成されることを特徴とするプラズマディスプレイ装置。
【請求項10】
請求項6記載のプラズマディスプレイ装置において、
前記第1電極は、1表示ラインを構成するセルに共通に接続され、
前記第2電極は、1表示ラインを構成するセル毎に接続され、
前記サステイン放電は、前記第1および第2電極にパルスを印加することにより行われ、
前記制御回路は、前記調整セル群では、サステイン放電の回数を前記標準回数より少なくするサブフィールドで、前記第2電極に印加されるパルスの数を減らすことを特徴とするプラズマディスプレイ装置。
【請求項11】
請求項6記載のプラズマディスプレイ装置において、
前記第1電極は、1表示ラインを構成するセルに共通に接続され、
前記第2電極は、1表示ラインを構成するセル毎に接続され、
前記第2駆動回路は、
前記第2電極に印加するための共通の信号波形を生成するドライバと、
前記第2電極に対応してそれぞれ形成され、前記信号波形を前記第2電極に選択的に供給するためのスイッチとを備え、
前記制御回路は、前記調整セル群では、サステイン放電の回数を前記標準回数より少なくするサブフィールドで、対応するスイッチをオフすることにより、前記第2電極に印加されるパルスの数を減らすことを特徴とするプラズマディスプレイ装置。
【請求項1】
第1基板上に互いに直交する方向に形成された第1電極および第2電極と、放電空間を介して前記第1基板に対向して配置される第2基板と、前記第1電極と前記第2電極との交差部分に形成されるセルと、互いに異なる色の光をそれぞれ発生する複数の前記セルにより構成される画素とを備え、1画面を表示するための1フィールドを、予め設定された標準回数のサステイン放電を発生させる複数のサブフィールドで構成し、前記画素を構成するセル毎に、使用するサブフィールドを選択することにより、多階調のカラー画像を表示するプラズマディスプレイパネルの駆動方法であって、
各色毎のセルの輝度を調整する輝度制御信号に基づいて、前記画素を構成する色別のセル群の1つである調整セル群を選択し、前記調整セル群では、サブフィールドの少なくとも1つで、サステイン放電の回数を前記標準回数より少ない回数に設定することを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項2】
請求項1記載のプラズマディスプレイパネルの駆動方法において、
前記調整セル群では、サブフィールドの少なくとも1つで、サステイン放電の回数を前記標準回数のうちの最少回数を整数倍した回数と異なる回数に設定することを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項3】
請求項1記載のプラズマディスプレイパネルの駆動方法において、
前記調整セル群では、サブフィールドの少なくとも1つで、サステイン放電の回数を前記標準回数のうちの最少回数より少ない回数に設定することを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項4】
請求項1記載のプラズマディスプレイパネルの駆動方法において、
前記画素は、赤、緑および青の光をそれぞれ発生するセルにより構成されることを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項5】
請求項1記載のプラズマディスプレイパネルの駆動方法において、
前記第1電極は、1表示ラインを構成するセルに共通に接続され、
前記第2電極は、1表示ラインを構成するセル毎に接続され、
前記サステイン放電は、前記第1および第2電極にパルスを印加することにより行われ、
前記調整セル群では、サステイン放電の回数を前記標準回数より少なくするサブフィールドで、前記第2電極に印加されるパルスの数を減らすことを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項6】
プラズマディスプレイパネルと、前記プラズマディスプレイパネルを駆動する駆動部と、前記駆動部の動作を制御する制御部とを備え、
前記プラズマディスプレイパネルは、
放電空間を介して互いに対向する第1基板および第2基板と、
前記第1基板上に、互いに直交する方向に配置された第1電極および第2電極と、
前記第1電極と、前記第2電極との交差部分に形成されるセルと、互いに異なる色の光をそれぞれ発生する複数の前記セルにより構成される画素とを備え、
1画面を表示するための1フィールドを、予め設定された標準回数のサステイン放電を発生させる複数のサブフィールドで構成し、前記画素を構成するセル毎に、使用するサブフィールドを選択することにより、多階調のカラー画像を表示し、
前記駆動部は、
前記第1電極に選択的にパルスを印加する第1駆動回路と、
前記第2電極に選択的にパルスを印加する第2駆動回路とを備え、
前記制御部は、各色毎のセルの輝度を調整する輝度制御信号に基づいて、前記画素を構成する色別のセル群の1つである調整セル群を選択し、前記調整セル群では、サブフィールドの少なくとも1つで、サステイン放電の回数を前記標準回数より少ない回数に設定し、前記サブフィールドに設定された回数のサステイン放電を発生させるために前記第1および第2駆動回路の動作を制御することを特徴とするプラズマディスプレイ装置。
【請求項7】
請求項6記載のプラズマディスプレイ装置において、
前記制御部は、前記調整セル群では、サブフィールドの少なくとも1つで、サステイン放電の回数を前記標準回数のうちの最少回数を整数倍した回数と異なる回数に設定することを特徴とするプラズマディスプレイ装置。
【請求項8】
請求項6記載のプラズマディスプレイ装置において、
前記制御部は、前記調整セル群では、サブフィールドの少なくとも1つで、サステイン放電の回数を前記標準回数のうちの最少回数より少ない回数に設定することを特徴とするプラズマディスプレイ装置。
【請求項9】
請求項6記載のプラズマディスプレイ装置において、
前記画素は、赤、緑および青の光をそれぞれ発生するセルにより構成されることを特徴とするプラズマディスプレイ装置。
【請求項10】
請求項6記載のプラズマディスプレイ装置において、
前記第1電極は、1表示ラインを構成するセルに共通に接続され、
前記第2電極は、1表示ラインを構成するセル毎に接続され、
前記サステイン放電は、前記第1および第2電極にパルスを印加することにより行われ、
前記制御回路は、前記調整セル群では、サステイン放電の回数を前記標準回数より少なくするサブフィールドで、前記第2電極に印加されるパルスの数を減らすことを特徴とするプラズマディスプレイ装置。
【請求項11】
請求項6記載のプラズマディスプレイ装置において、
前記第1電極は、1表示ラインを構成するセルに共通に接続され、
前記第2電極は、1表示ラインを構成するセル毎に接続され、
前記第2駆動回路は、
前記第2電極に印加するための共通の信号波形を生成するドライバと、
前記第2電極に対応してそれぞれ形成され、前記信号波形を前記第2電極に選択的に供給するためのスイッチとを備え、
前記制御回路は、前記調整セル群では、サステイン放電の回数を前記標準回数より少なくするサブフィールドで、対応するスイッチをオフすることにより、前記第2電極に印加されるパルスの数を減らすことを特徴とするプラズマディスプレイ装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【公開番号】特開2008−151908(P2008−151908A)
【公開日】平成20年7月3日(2008.7.3)
【国際特許分類】
【出願番号】特願2006−338210(P2006−338210)
【出願日】平成18年12月15日(2006.12.15)
【出願人】(599132708)日立プラズマディスプレイ株式会社 (328)
【Fターム(参考)】
【公開日】平成20年7月3日(2008.7.3)
【国際特許分類】
【出願日】平成18年12月15日(2006.12.15)
【出願人】(599132708)日立プラズマディスプレイ株式会社 (328)
【Fターム(参考)】
[ Back to top ]