プログラマブル・クロックを備える無線周波数からベースバンドへのシリアルなインターフェース
ＲＦ処理セクションとベースバンド処理セクションの間のインターフェースは、ＲＦ処理セクションとベースバンド処理セクションの間の衛星測位システムの信号サンプルの送信と同じ様に、汎用のメッセージ送信をサポートする。そのインターフェースは、双方向のメッセージ・シリアル・インターフェースと、データ・シリアル・インターフェースを備える。そのデータ・シリアル・インターフェースにおいて単一のデータ・ビット信号線を利用することによって、そのデータ・シリアル・インターフェースの複雑さは、最小限に抑えられる。
【発明の詳細な説明】
【技術分野】
【０００１】
（発明の背景）
（１．関連出願の相互参照）
本出願は、２００３年２月１９日に出願されたアメリカ合衆国特許出願第１０／３６９，８５３号に基づく優先権を主張する。
【０００２】
（２．技術分野）
本発明は無線周波数（ＲＦ）処理セクションとベースバンド処理セクションを結合するためのインターフェースに関する。特に、本発明はＲＦ処理セクションとベースバンド処理セクションの間のデータおよびメッセージのシリアル・インターフェースに関する。
【背景技術】
【０００３】
（３．関連技術）
双方向ラジオ、ページャ、携帯テレビ、パーソナル・コミュニケーション・システム（「ＰＣＳ」）、携帯情報端末（「ＰＤＡ」）、携帯電話（「移動電話」とも呼ばれる）、ブルートゥース装置、衛星ラジオ受信機、およびナブスター（ＮＡＶＳＴＡＲ）とも呼ばれる全地球測位システム（「ＧＰＳ」）等の衛星測位システム（「ＳＰＳ」）といった無線機器の世界的な普及が急速に進んでいる。現在の傾向として、衛星測位システムが提供する機能を、ＰＤＡ、携帯電話、携帯パソコン、自動車などを含む幅広い電子機器およびシステムへ組込むことが求められている。
【０００４】
同時に、各製造会社が製造する数々の製品は、さまざまなプロセッサ、周波数基準、クロック速度等にわたってデザインされ、そのアーキテクチャは多種多様である。製造会社はできる限り費用を抑えながらも、（ＳＰＳ機能も含めて）できる限り多くの機能を提供しようとしている。特に、無線周波数（ＲＦ）フロントエンド処理セクションとベースバンド処理セクションの間でＳＰＳ信号処理を分割するアーキテクチャは、引き続き人気を保っている。
【０００５】
例えば、カリフォルニア州サンノゼのＳｉＲＦ Ｔｅｃｈｎｏｌｏｇｙ，Ｉｎｃ．は、
ＧＲＦ１ ＲＦチップと、ＧＳＰ１／ＬＸベースバンド処理チップを含むＳＰＳチップセットを普及させた。この二つの製品の詳細は、ＳｉＲＦＳｔａｒＩ ＧＰＳアーキテクチャＧＲＦ１とＧＳＰ１のデータシートに記述されている。図１に示された通り、符号差分信号線（ＳＩＧＮと表記）、マグニチュード差分信号線（ＭＡＧＮＩＴＵＤＥと表記）、ＧＰＳクロック信号線（ＧＰＳＣＬＫと表記）、およびアクイジション・クロック信号線（ＡＣＱＣＬＫと表記）とを使用して、ＲＦチップ１０２はベースバンド・チップ１０４にデータ・サンプルを通信していた。ベースバンド・チップ１０４は、限られた専用の方法で、すなわち自動利得制御（ＡＧＣ）クロック、データ、およびストローブ信号線（それぞれＡＧＣＣＬＫ，ＡＧＣＤＡＴＡ，ＡＧＣＳＴＲＢと表示）を使用してＲＦチップ１０２と通信し、ＡＧＣデータをＲＦチップ１０２へ提供することができた。
【０００６】
更に最近のＳＰＳ信号処理チップセットのソリューションは、（ＧＲＦ２ｉ ＲＦチップとＧＳＰ２ｅ ベースバンド・チップを中心とした）ＳｉＲＦＳｔａｒＩＩｅと（ＧＲＦ２ｉ ＲＦチップとＧＳＰ２ｔ ベースバンド・チップを中心とした）ＳｉＲＦＳｔａｒＩＩｔを含む。この二つのソリューションはどちらも、ＲＦ処理セクションからベースバンド処理セクションへデータ・サンプルを通信するために用いられる多重信号線と、ベースバンド処理セクションからＲＦ処理セクションへのＡＧＣ情報の一方向通信を保持していた。しかし、ベースバンド処理セクションは、ＲＦチップが抽出した単一パルス幅変調された出力を使用して、ＲＦチップにＡＧＣ情報を一方向に通信していた。すなわち、ＳｉＲＦＳｔａｒＩＩｅは、単一の出力線を支持して、多重信号線のＡＧＣ通信経路を取り除いていた。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
従来のＳＰＳチップセットのソリューションの性能にもかかわらず、その大半は一つか二つの特定の入力周波数基準でしか機能せず、ＲＦ処理セクションとベースバンド処理セクションの間でデータ信号を通信するために、幾つかのチップセットのピン（例：別々の符号データ・ピンとマグニチュード・データ・ピン）を必要とする。インターフェース信号が増加するにつれ、チップセットのピン数と製造費も増加する。更に、ＲＦ処理セクションとベースバンド処理セクションの間では、専用の一方向通信の機能しか存在していない。その結果、既存のチップセットは、できる限り多くの機器へ組込む上で、柔軟性と精巧さに限りがある。
【０００８】
従って、上記の問題と以前に経験したその他の問題を克服する、ＲＦからベースバンドへのインターフェースが必要とされている。
【課題を解決するための手段】
【０００９】
（要旨）
この発明は、ＲＦ処理セクションとベースバンド処理セクションの間のインターフェース（およびインターフェースを運用する、あるいは提供する方法）を提供する。そのインターフェースは、ＲＦ処理セクションとベースバンド処理セクションの間での汎用の双方向のメッセージ送信をサポートする。そのインターフェースは更に、それら二つの処理セクションの間でのＳＰＳの信号サンプルの送信も、過度に複雑とすることなくサポートする。
【００１０】
一実施形態では、そのインターフェースはメッセージ・シリアル・インターフェースとデータ・シリアル・インターフェースを含む。メッセージ・シリアル・インターフェースはＲＦ処理セクションとベースバンド処理セクションの間でメッセージの通信を行う。データ・シリアル・インターフェースはＲＦ処理セクションからベースバンド処理セクションに、ＳＰＳ信号のデータ・サンプルを通信する。
【００１１】
データ・シリアル・インターフェースの複雑さは、例えば、単一のデータ・ビット信号線を使用して、ＲＦ処理セクションからベースバンド処理セクションに信号サンプルをシリアルに運ぶことで、軽減することが可能である。データ・シリアル・インターフェースは更に、信号サンプルのタイミングを提供するデータ・クロック信号線を含む事もできる。具体的な例として、データ・ビット信号線がシリアルに送信されたデータ・ビットを備えるデータ信号を伝送する一方で、データ・クロック信号線が、ｆ０＝１．０２３［ＭＨｚ］として、公称で１６ｆ０で作動しているデータ・クロック（立上りエッジと立下りエッジを含む）を伝送する事がある。一実施形態では、第１のタイプのデータ・ビットはデータ・クロックの立上りエッジで有効であり、第２のタイプのデータ・ビットはデータ・クロックの立下りエッジで有効である。例えば、第１のタイプのデータ・ビットは符号ビットであり、第２のタイプのデータ・ビットはマグニチュード・ビットである事がある。
【００１２】
上記の通り、メッセージ・シリアル・インターフェースは処理セクション間でメッセージを通信する。メッセージ・シリアル・インターフェースはメッセージ・イン信号線、メッセージ・アウト信号線、およびメッセージ・クロック信号線を含んでいる事もある。幾つかの実施形態では、メッセージ・シリアル・インターフェースは更にスレーブ選択信号線を含んでいる事もある。
【００１３】
この発明の他の装置、システム、方法、特徴、および利点は、添付の図面および発明の詳細な説明を吟味することによって、当業者には明らかであるか、明らかになるであろう。それらすべての付加的なシステム、方法、特徴および利点は、本明細書の記載に含まれており、本発明の範囲に含まれており、添付の特許請求の範囲により保護されることを意図するものである。
【発明を実施するための最良の形態】
【００１４】
（詳細な説明）
通常の衛星測位システム（「ＳＰＳ］）は、無線装置がどの時点でも検知可能な約１２個の衛星を備える。本明細書でＳＰＳとは、地球上の無線装置の位置の特定を提供するもしくは可能にする、衛星と地上通信装置の両方、もしくはいずれか一方を活用する任意のシステムを意味し、以下を含む（ただしこれらに限定されるものではない）： 全地球測位システム（「ＧＰＳ」）（ＮＡＶＳＴＡＲなど）、ＧＬＯＮＡＳＳ，ＬＯＲＡＮ，Ｓｈｏｒａｎ，Ｄｅｃｃａ，あるいはＴＡＣＡＮ。考察を行うために、ＧＰＳ ＲＦ処理セクションとベースバンド処理セクションの間のインターフェースの具体的な例が記述されている。しかし、当該インターフェースの根本的な原理は、ＲＦ処理セクションとベースバンド処理セクションのインターフェース全般に適用できる。
【実施例】
【００１５】
まず図２を見ると、図は衛星測位システムの受信機２００を示している。受信機２００は、ＲＦからベースバンドへのインターフェース２０６を用いてベースバンド処理セクション２０４に結合されたＲＦ処理セクション２０２を含んでいる。ＲＦ処理セクション２０２は、１５７５．４２［ＭＨｚ］のＧＰＳ信号などのＳＰＳ信号を、ＲＦ入力２０７で受信する。
【００１６】
一般に受信機セクション２００は、ＲＦフロントエンド２２４とベースバンド・バックエンド２２６を含むものと考えられる。ＲＦフロントエンド２２４は、ＲＦ処理セクション２０２と、ＲＦからベースバンドへのインターフェース２０６を含む。ＲＦフロントエンド２２４は、ＲＦ入力２０７で受信されたＳＰＳ信号を、ダウン・コンバージョン、自動利得制御、アナログ／デジタル変換の順序で処理する。ベースバンド・バックエンド２２６は、ベースバンド処理セクション２０４と、ＲＦからベースバンドへのインターフェース２０６を含む。ベースバンド・バックエンド２２６は、ＲＦフロントエンド２２４から供給されるサンプル・データを（マイクロコントローラ・コア、ＣＰＵ、もしくは他の制御ロジックを用いて）処理する。ベースバンド・バックエンド２２６は、処理されたデータを、デジタル通信インターフェース２２２を構成するアドレス信号、データ信号、コントロール信号およびクロック信号のうちの一つまたは二つ以上を用いて、デジタル・デバイス（例えば、デジタル・シグナル・プロセッサ、汎用マイクロ・コントローラまたはＣＰＵ、あるいはホストＰＣ）に通信する。
【００１７】
一例として、ＲＦフロントエンド２２４とベースバンド・バックエンド２２６の一方、もしくは両方は、単一の集積回路として実装される。従ってＲＦフロントエンド２２４は、単一のパッケージとすることができる。そのパッケージは、ＲＦ入力２０７（例えば、そのパッケージの特定の入力ピン）、ＲＦ処理セクション２０２、およびインターフェース２０６（例えば、後に詳細に説明するようなインターフェース・ピンの組）を備えている。同様にベースバンド・バックエンド２２６も、ベースバンド処理セクション２０４、インターフェース２０６、およびデジタル通信インターフェース２２２を備える単一のパッケージとすることができる。インターフェース２０６については後に詳細に説明するが、ＲＦ処理セクション２０２とベースバンド処理セクション２０４が実施する処理は、ＳｉＲＦＳｔａｒＩ，ＩＩ、もしくはＩＩＩのチップセット・データシートで詳細に説明されているものであってもよい。ＳｉＲＦＳｔａｒチップセットは、カリフォルニア州サンノゼのＳｉｒｆ Ｔｅｃｈｎｏｌｏｇｙ，ＩＮＣ．から入手できる。
【００１８】
図２に示すようなＲＦフロントエンド２２４とベースバンド・バックエンド２２６の機能的分割は、それらを二つの別々の集積回路に分割するのに適しているが、他の実装形態も可能である。一つの例として、多数の個別的なロジックと信号処理回路のブロックによって、ＲＦ、ベースバンドおよびインターフェース２０６の機能を実装してもよい。さらなる例として、ＲＦフロントエンド２２４とベースバンド・バックエンド２２６の機能の基盤となる回路は全て、単一のパッケージ（例えば、複数の集積回路のダイを組み込んだもの）や集積回路、または複数のパッケージや集積回路に組み込まれていてもよいし、あるいは一つまたはそれ以上の回路基板上に分散されていてもよい。このような実装形態では、個々の配線、回路基板トレース、あるいはＶＬＳＩの金属層またはポリシリコン層が、インターフェース２０６の信号をＲＦ処理回路とベースバンド処理回路の間で伝送する。
【００１９】
さらに、ＲＦフロントエンド２２４とベースバンド・バックエンド２２６の機能の基盤となる回路は全て、追加機能を含めて、単一のパッケージや集積回路、または複数のパッケージや集積回路に組み込まれていてもよいし、あるいは一つまたはそれ以上の回路基板上に分散されていてもよい。例えば、ＲＦ回路とベースバンド回路は、セルラー電話や、ＰＤＡの動作や、自動車のエンジン、計器、または電子機器のコントローラに用いられるデジタルまたはアナログの処理回路とともに、ダイ上に集積されていてもよい。従って、図２及び上述した例は、それに限定されるものではない；むしろ、当該技術分野の通常の技量を有する者には、ＲＦ処理、ベースバンド処理およびインターフェース２０６を実装する詳細な実施形態、機能分割および回路のパッケージングは、当面の用途や、技術面での検討事項や、コスト面での検討事項などに応じて、幅広く変更され得ることが分かるであろう。
【００２０】
インターフェース２０６は、メッセージ・シリアル・インターフェース２０８とデータ・シリアル・インターフェース２１０を含む。メッセージ・シリアル・インターフェース２０８は、ＲＦ処理セクション２０２とベースバンド処理セクション２０４の間の双方向の汎用メッセージのシリアル通信を提供する。対照的に、ＲＦ処理セクション２０２は、データ・シリアル・インターフェース２１０を用いて、ベースバンド処理セクション２０４にＳＰＳ信号サンプルを送信する。
【００２１】
まず初めに、図２に示されているインターフェース２０６の信号は、一般にＣＭＯＳと互換性がある事を注意すべきである。具体的には、ロジック“１”の入力は０．７×Ｖｃｃ［Ｖ］を超えており、ロジック“０”の入力は０．３×Ｖｃｃ［Ｖ］に満たない。ロジック“１”の出力はＶｃｃ−０．４［Ｖ］を超えており、ロジック“０”の出力は０．４［Ｖ］に満たない。入力／出力ピンは、所望の実装形態に応じて、たいてい２．５［Ｖ］あるいは３．３［Ｖ］の電圧範囲で動作する。リアルタイム・クロック（ＲＴＣ）の入力／出力ピンは１．５［Ｖ］で動作するが、必要に応じて３．３［Ｖ］の電圧レベルまで許容するように設計することができる。しかしながら、上記の信号は全て、所望の実装形態に応じて、異なる定格電圧や電圧仕様に適応可能である。
【００２２】
図２に示すメッセージ・シリアル・インターフェース２０８は、メッセージ・イン信号線（ＭＳＧ＿ＤＯ／ＭＩと表記）、メッセージ・アウト信号線（ＭＳＧ＿ＤＩ／ＭＯと表記）、メッセージ・クロック信号線（ＭＳＧ＿ＣＬＫ／ＭＫと表記）、およびスレーブ選択信号線（ＭＳＧ＿ＣＥＢ／ＳＳ＿Ｎ［０］と表記）を含む。それらのメッセージ信号線の表記は、ＲＦ処理セクション２０２／ベースバンド処理セクション２０４から見たデータの流れを示している。例えば、メッセージ・アウト信号線（ＭＳＧ＿ＤＩ／ＭＯ）は、ベースバンド処理セクション２０４から出力されて、ＲＦ処理セクション２０２へ入力されるメッセージ・ビットを伝送する。
【００２３】
データ・シリアル・インターフェース２１０はデータ・クロック信号線（ＡＣＱＣＬＫと表記）とデータ・ビット信号線（ＳＧＮＭＡＧと表記）を含む。そのデータ・シリアル・インターフェース２１０は、（図３に関して以下に詳細に論じるように、）通常は単一のデータ・ビット信号線のみを使用して、ベースバンド処理セクション２０４にデータ・ビットをシリアルに通信する。従って、データ・シリアル・インターフェース２１０は、通常わずか二つの信号線を含む：一つはデータ・クロック用であり、一つはデータ・ビット用である。従って、データ・シリアル・インターフェース２１０は、ＲＦ処理セクション２０２とベースバンド処理セクション２０４の間の、ＳＰＳ信号サンプルのインターフェースについての、それほど複雑でない解決策といえる。
【００２４】
図２に示されている様に、ＲＦ処理側にある受信機セクション２００は、リアルタイム・クロック（ＲＴＣ）発振器（ＯＳＣ）および監視装置セクション２１２も含む。３２［ＫＨｚ］の水晶発振器（あるいは他のクロック源）が、ＲＴＣ ＯＳＣセクション２１２に、入力クロック２１４を提供する。ＲＴＣ ＯＳＣセクション２１２は、ＲＴＣＬＫ／ＲＩＮ信号線上にクロック出力を作り出し、ベースバンド処理セクション２０４は、例えばそのクロック出力を利用してＧＰＳ時刻やＵＴＣ時刻を保持する。そのクロック出力は、例えば、３２，７６８［Ｈｚ］で１．５［Ｖ］のＣＭＯＳ出力である。ＲＴＣ ＯＳＣセクション２１２は、パワーダウン・モードの間も動作し続け、ベースバンド処理セクション２０４が時間基準を精確に維持するための手助けをする。
【００２５】
しかし、ＲＴＣ ＯＳＣセクション２１２の監視装置回路（例えば、クロック入力に結合され、後に比較器が続く整流器）は、入力クロック２１４が確実な動作をしていた（例えば、１０〜３０クロック周期以上停止していなかった）時期を特定する。クロックの停止状態が長すぎれば、ＲＦ処理セクション２０２はビットをセットし（例えば、フリップ・フロップ出力をセットするか、複数ビットの状態レジスタのビットをセットし）、クロック出力が確実なものではなかったこと（および、場合によっては、ベースバンド処理セクション２０４が、受信されたＳＰＳ信号の全領域を探索して、正確な時刻を決定すべきであること）を知らせる。
【００２６】
ＲＦ処理セクション２０２は更に、水晶発振器２１６、あるいは外部クロック源２１８（例えば、無線装置において提供される周波数基準）からのクロック入力も受け入れる。そのクロック入力２１６および２１８は、ＲＦ処理セクション２０２におけるＰＬＬの分周器の連鎖がＡＣＱＣＬＫ信号を作り出すために利用するクロック源を提供する。そのクロック入力２１６および２１８は、以下ではまとめてＯＳＣＣＬＫと称され、ＰＬＬの分周器の連鎖のクロックはＰＬＬＣＬＫと称される。ＰＬＬＣＬＫは通常、データ・クロック信号線であるＡＣＱＣＬＫに、ＯＳＣＣＬＫ（あるいは内部の周波数基準）から生成される１６ｆ０の公称周波数（ここで、ｆ０＝１．０２３［ＭＨｚ］である）を作り出すようにセットされる。
【００２７】
電源投入時、ＡＣＱＣＬＫの出力にはＯＳＣＣＬＫ（一般に５〜２７［ＭＨｚ］の範囲内にある）が現れている。メッセージ（後述する）がＲＦ処理セクション２０２に指示し、ＡＣＱＣＬＫをＯＳＣＣＬＫからＰＬＬＣＬＫへ，およびＰＬＬＣＬＫからＯＳＣＣＬＫへ切換える。ＡＣＱＣＬＫ信号は、（ＡＣＱＣＬＫが延長された低サイクルを備え得る、クロック源の切換え時を除き）４５％〜５５％のデューティ・サイクルを備える、２．５／３．３［Ｖ］のＣＭＯＳ出力である。
【００２８】
電力制御信号（ＰＷＲＵＰ／ＲＦＰＷＲＵＰと表記）は、ＲＦ処理セクション２０２のどの部分に電源を投入するかを制御する。例えば、電力制御信号はＲＦ処理セクション２０２の電圧調整器有効化ピンに接続してもよい。ＲＴＣ ＯＳＣセクション２１２は、ベースバンド処理セクション２０４にクロックを供給し続けることができるように、独立して電力の供給を受ける。電力制御信号は、２．５／３．３［Ｖ］のＣＭＯＳ信号であってもよい。ベースバンド処理側には、ＲＴＣロジック・セクション２２０が含まれている。ＲＴＣロジック・セクション２２０は、現在の時刻とＳＰＳ位置解を特定する上での支援として、ＲＴＣ ＯＳＣおよび監視装置セクション２１２によって生成された入力クロックを受け入れる。
【００２９】
ＲＴＣロジック・セクション２２０は更に、（ローでアサートされる）リセット信号ＧＲＦＲＳＴ＿Ｎ／ＲＥＳＥＴ＿Ｎを出力する。リセット信号は、電源投入時に、ＲＴＣ ＯＳＣセクション２１２とＲＦ処理セクション２０２の制御レジスタをリセットするために使用される。例えば、ＧＲＦＲＳＴ＿Ｎがアサートされると、ＲＦ処理側のデジタル制御レジスタは、初期状態にリセットされる。（ＰＷＲＵＰがアサートされた場合）制御レジスタの初期状態は、ＯＳＣＣＬＫの回路が動作することを可能とし、ＯＳＣＣＬＫによってＡＣＱＣＬＫの出力を生成することを可能にする。ＧＲＦＲＳＴ＿Ｎがアサートされていない場合、ＲＦ処理セクション２０２は内部ロジックの状態に従って動作する。
【００３０】
メッセージ・シリアル・インターフェース信号は２．５／３．３［Ｖ］のＣＭＯＳ入出力信号である。ＭＳＧ＿ＣＬＫ／ＭＫ、ＭＳＧ＿ＤＩ／ＭＯ、およびＭＳＧ＿ＣＥＢ／ＳＳ＿Ｎ［０］信号は、ＲＦ処理セクション２０２への入力である。ＭＳＧ＿ＤＯ／ＭＩ信号は、三状態制御を用いたＲＦ処理セクション２０２からの出力である。ＭＳＧ＿ＣＥＢ／ＳＳ＿Ｎ［０］がロジック・ハイの場合、ＭＳＧ＿ＤＯ／ＭＩ出力はハイ・インピーダンスであり、同じようにメッセージ・シリアル・インターフェース２０８に接続されている他の装置によって生起されてもよい。従って、ベースバンド処理セクション２０４からのＭＳＧ＿ＣＥＢ／ＳＳ＿Ｎ［０］出力はスレーブ選択信号として機能し、ＲＦ処理セクション２０２がＭＳＧ＿ＤＯ／ＭＩ信号線にデータを生成することを可能にする。更なる装置がメッセージ・シリアル・インターフェース２０８に取付けられる場合、ベースバンド処理セクション２０４は、どの装置をＭＳＧ＿ＤＯ／ＭＩ信号線にデータを生成可能とするかを決定する、更なるスレーブ選択信号線を提供してもよい。
【００３１】
ＲＦ処理セクション２０２は更に、一つまたはそれ以上の外部アナログ・センサ（図示せず）の入力を含んでもよい。従って、ＲＦ処理セクション２０２にある複数チャンネルのアナログ／デジタル（Ａ／Ｄ）変換器は、アナログ入力信号を測定して、その結果をベースバンド処理セクション２０４に通信してもよい。アナログ入力は、温度入力、ジャイロ回頭角速度入力、ホイール・ティック入力、あるいはバッテリ電圧入力などを含んでも良い。ただし、これらに限定されるものではない。
【００３２】
表１に、受信機セクション２００の動作モードをまとめる。
【００３３】
次いで図３には、データ・クロック３０２とデータ信号３０４の関係を表すタイミング図が示されている。データ信号３０４はベースバンド処理セクション２０４にＳＰＳ信号サンプルを提供する。ＳＰＳ信号サンプルは、ＲＦ処理セクション２０２に接続されたアンテナによって受信されるＳＰＳ入力信号から得られる。ＡＣＱＣＬＫ信号線はデータ・クロック３０２を伝送し、ＳＧＮＭＡＧ信号線はデータ信号３０４を伝送する。データ信号３０４は、例えば２．５／３．３［Ｖ］のＣＭＯＳ出力であってもよいが、符号ビット・データ３０６とマグニチュード・ビット・データ３０８を、ＳＧＮＭＡＧ信号線で送信する。一実施形態では、データ信号３０４は、ＲＦ処理セクション２０２にあるＡ／Ｄ変換器によって特定された符号ビットとマグニチュード・ビットの情報を提供する。
【００３４】
他の実施形態では、ベースバンド処理セクション２０４が送信されたデータを認識できるようにするために、データ・ビットに適用される（例えば擬似ランダム・ノイズ符号といった）所定のプロトコルまたは符号化技術に合わせて、追加の情報ビットまたは量子化ビットが提供されてもよい。更に、データ信号３０４は、ＲＦ処理セクション２０２が扱う様々なラジオ・チェーンに対する信号サンプルを送信する事ができる。例えば、ＲＦ処理セクション２０２がＳＰＳデータを処理する場合、データ信号３０４はサンプル毎に二つのビット（上述した符号とマグニチュードのデータ・ペア）を備えることができる。その一方で、ＲＦ処理セクション２０２が別のＲＦ信号（例えばブルートゥース信号）を処理する場合、データ信号３０４はそのＲＦ信号を処理するために定められたガイドラインに従って、サンプル毎により多くの、またはより少ないビット（例えば、４つまたは６つのビット）を代わりに送信する。同様に、データ・クロック３０２も、ＲＦ処理セクション２０２がその時点で処理しているＲＦ信号の処理に関するガイドラインに適合するように、周波数とデューティ・サイクルを変更することができる。
【００３５】
図３に示されるように、ＲＦ処理セクション２０２は、データ・クロック３０２がロジック・ハイの場合には、符号ビット３０６を出力し、データ・クロック３０２がロジック・ローの場合には、マグニチュード・ビット３０８を出力する。図３に示されるように、符号ビット３０６は、短くともデータ・クロック３０２の立下りエッジ３１０以前のＴＳＥＴＵＰ−Ｆの期間は有効である。同様に、マグニチュード・ビット３０８は、短くともデータ・クロック３０２の立上りエッジ３１２以前のＴＳＥＴＵＰ−Ｒの期間は有効である。
【００３６】
符号ビット３０６は、短くともデータ・クロック３０２の立下りエッジ３１０以降のＴＨＯＬＤ−Ｆの期間は有効であり続ける。マグニチュード・ビット３０８は、短くともデータ・クロック３０２の立上りエッジ３１２以降のＴＨＯＬＤ−Ｒの期間は有効であり続ける。上記のセットアップ時間とホールド時間は、実施形態ごとに異なっていてもよい。一例として、セットアップ時間とホールド時間は約５〜１０［ｎｓ］であってよい。
【００３７】
メッセージ・シリアル・インターフェース２０８は、さまざまな態様で実装することができる。一実施形態では、メッセージ・シリアル・インターフェース２０８は下記の特徴を備えるが、他の実施形態とすることも可能である。
【００３８】
ＲＦ処理セクション２０２のメッセージ・シリアル・インターフェースは、ベースバンド処理セクション２０４（あるいは下記の特徴にあてはまる他のマスタ・デバイス）のスレーブ・デバイスとして動作する。ＲＦ処理セクション２０２への（ＭＳＧ＿ＤＩ線上の）入力ビットは、ＭＳＧ＿ＣＬＫの支配下にあるＲＦ処理セクション２０２の３２ビット・シフト・レジスタにシフトインされる。データは受信され、そして最上位のビットから送信される。一実施形態では、一つのメッセージ・ブロックにおいて最大３２ビットが送信される。同時に、ＭＳＧ＿ＤＯの出力ビットは、その同じシフト・レジスタの反対側からシフトアウトされる。ＲＦ処理セクション２０２からの出力が不要な場合、ＭＳＧ＿ＤＯの出力は接続されなくても良い。
【００３９】
例えば、ＭＳＧ＿ＣＬＫは最大２０［ＭＨｚ］で動作する。メッセージ・シリアル・インターフェースの入力は、ロジック“１”では０．７×Ｖｃｃ［Ｖ］を超えており、ロジック“０”では０．３×Ｖｃｃ［Ｖ］に満たない。そして出力は、ロジック“１”ではＶｃｃ−０．４［Ｖ］を超えており、ロジック“０”では０．４［Ｖ］に満たない。
【００４０】
スレーブ選択信号線（ＭＳＧ＿ＣＥＢ）は、シリアル・データ送信ではアクティブ・ローである。従って、ＭＳＧ＿ＤＩとＭＳＧ＿ＣＬＫは、予め選択された期間（例えば５［ｎｓ］）だけＭＳＧ＿ＣＥＢがロジック・ハイである間は、無視されてもよい。データはＭＳＧ＿ＣＬＫの立上りエッジでサンプルされる。一実施形態では、ＭＳＧ＿ＤＩもしくはＭＳＧ＿ＤＯの遷移は、早くともＭＳＧ＿ＣＬＫの立上りエッジから５［ｎｓ］後に生起し、遅くともＭＳＧ＿ＣＬＫの次の立上りエッジから５［ｎｓ］前には安定する。そのデータは、ＭＳＧ＿ＣＬＫの立下りエッジでシフトされる。そして、ＭＳＧ＿ＣＥＢ信号は、遅くとも最初のＭＳＧ＿ＣＬＫの立上りエッジから１０［ｎｓ］前にはアクティブ（ロジック“０”）になり、早くてもＭＳＧ＿ＣＬＫの最後の立下りエッジから１０［ｎｓ］後までアクティブ（ロジック“０”）であり続ける。どちらの場合も、時間間隔は例えば１クロック周期の半分である。その後、ＭＳＢ＿ＣＥＢ信号は、短くとも３０［ｎｓ］は非アクティブ（ロジック“１”）となり、データのラッチを確保する。
【００４１】
もしＭＳＧ＿ＣＥＢ信号がメッセージ・ブロックのすべてのデータが送信される前にロジック・ハイに遷移すれば、そのデータは破棄されてＲＦ処理セクション２０２のレジスタには適用されない。メッセージ・ブロック内の未使用のビットはゼロにセットされている。しかしながら、短縮された１バイト・メッセージを許容するために、ファスト・ライト・モードが提供されている。８ビットを超えるビットが受信されるまでは、ファスト・ライト・モードが実行される。８ビットを超えるビットが受信されると、ＲＦ処理セクション２０２は有効なメッセージとなる３２ビット全てを受信しようとする。
【００４２】
ＲＦ処理セクション２０２は、ベースバンド処理セクション２０４からデータを要求するメッセージを受信すると、ベースバンド処理セクション２０４へ（ＭＳＧ＿ＤＯ上に）データを出力する。そして、ベースバンド処理セクション２０４は、次のメッセージを送信し、ＲＦ処理セクション２０２のシフト・レジスタ内にある要求されたデータを、そのシフト・レジスタ内からシフトアウトさせる。上記した次のメッセージは、独立した動作に関するメッセージであってもよいし、その要望されたデータをシフトアウトさせるためだけのダミー・メッセージであってもよい。
【００４３】
図４は、スレーブ選択信号（ＭＳＧ＿ＣＥＢ）４０２、メッセージ・クロック信号（ＭＳＧ＿ＣＬＫ）４０４、およびメッセージ・データ・ビット信号（ＭＳＧ＿ＤＯおよびＭＳＧ＿ＤＩ）４０６の間の関連性を表すタイミング図４００を示す。データ送信はスレーブ選択信号４０２の立下りの時点から開始する。送信されたデータは、スレーブ選択信号４０２の立上りの時点でラッチされる。
【００４４】
図４に示すように、メッセージ・アウト信号線（ＭＳＧ＿ＤＩ／ＭＯ）とメッセージ・イン信号線（ＭＳＧ＿ＤＯ／ＭＩ）は、それぞれシリアル・ビット・ストリームを伝送する。メッセージ・アウト信号線上のシリアル・ビット・ストリームは、ベースバンド処理セクション２０４からＲＦ処理セクション２０２へ送信される、予め定められたＲＦ処理セクションのメッセージ群から選択されたメッセージを表現している。同様に、メッセージ・イン信号線上のシリアル・ビット・ストリームは、ＲＦ処理セクション２０２からベースバンド処理セクション２０４へ送信される、予め定められたベースバンド処理セクションのメッセージ群から選択されたメッセージを表現している。
【００４５】
上記したメッセージは、特定の目的やフォーマットに限定されるものではない。以下に詳述するように、上記したメッセージはＲＦ処理セクションの電力制御メッセージ、ＲＦ処理セクションのテスト・メッセージ、クロック状態メッセージ、アナログ測定メッセージ、チャンネル変換回数メッセージ等を含むが、これに限定されるものではない。
【００４６】
一実施例では、４つの形式のメッセージ・ブロックが定義されている。（３２ビットまたは８ビットの列における）データ［１：０］は、表２に示すように、４つのメッセージを定義するアドレス・ビットである。それぞれのメッセージ形式は、ファスト・ライト・モードとフル・ライト・モードの両方をサポート可能であって、両方のモードに対し余剰能力が定められる。
【００４７】
各メッセージの内容は、表３〜８に詳細に定義されている。表３はＡＧＣおよびシンセサイザ制御メッセージを示し、表４Ａおよび４Ｂは電力制御およびシンセサイザ制御メッセージを示し、表５は選択されたメッセージ形式に対する出力要求形式を示す。表６は出力メッセージ形式を示し、表７と８は入力メッセージ形式を示す。縦の列は以下のように内容を定義する。１番目の縦列はビットと表記されており、メッセージ・データ・ビットを意味する。ここで、ビット“０”は最後に送信されたビットを指す。２番目の縦列はフィールド名称と表記されており、そのメッセージのフィールドの名称を識別する。３番目の縦列は長さと表記されており、そのフィールドの長さを意味する。４番目の縦列はデフォルトと表記されており、電源が最初に投入された時点におけるＲＦ処理セクション２０２の初期設定のパラメータを示す。５番目の縦列は内容と表記され、そのフィールドが許容する内容を記述する。６番目の縦列は機能と表記され、そのフィールドが果たす機能を示す。そして、７番目の縦列は＿Ｐｗｒと表記され、どの電力領域制御ビット（もし存在すれば）を用いて、ＲＦ処理セクション２０２のインターフェース上でこれらのフィールドの出力を０とするのかを示す。
【００４８】
メッセージ形式２は、最大３２種類の出力要求を特定するフィールドを用いて、出力要求の実装を提供する。メッセージ形式３は、入力メッセージ形式（あるいはアドレス）の４から３６への拡張を提供する。以下の「シンセサイザ」についての説明は、ＲＦ処理セクション２０２におけるＰＬＬシンセサイザのクロック生成回路についての説明である。ＰＬＬシンセサイザは、例えば、クロック分周値を設定することによって、入力される多種多様な基準周波数からＰＬＬＣＬＫを生成するように構成される。
【００４９】
出力メッセージ形式は表６に示されている。拡張や、ＲＦ処理セクションのテストに利用するために、予備のメッセージが定義されている。このデータはＲＦ処理セクション２０２からメッセージ・インターフェースへの入力であるから、これらのフィールドには、例えばｓｐａｒｅＩｎＡのように、入力を意味する名称が付けられている。データがシフトアウトされると、そのデータは与えられたインデックス値を用いて出力データ・ストリームに位置付けられる。例えばｓｐａｒｅＩｎＡ［２３：０］は、３２ビットの出力フィールドにおいてシフトアウトされる最後の２４ビットに位置する。これによって、最上位ビットからシフトアウトするという仕様に従い、最初の８つの“０”に、ｓｐａｒｅＩｎＡ［２３］からｓｐａｒｅＩｎＡ［０］が後に続くであろう。
【００５０】
Ｏｕｔ＿Ｄａｔ［４：０］＝４−８は、ＲＦ処理セクション２０２のデュアル・スロープＡ／Ｄ変換器によって測定される２０ビットの測定値を示す。上述のように、Ａ／Ｄ変換器は一つまたはそれ以上のアナログ測定装置に接続された複数のチャンネルを備えてもよい。以下の通り、Ｏｕｔ＿Ｄａｔ［４：０］＝９は、ＲＴＣ ＯＳＣセクション２１２によって維持されている有効なクロック・ビットを示す。
【００５１】
（テストや拡張の目的に有用な）予備のメッセージが表８に示されている。これらのデータは、メッセージ・インターフェースによるＲＦ処理セクション２０２へのコントロール・ビット出力を表現するから、そのデータ・フィールドには、例えばＳｐａｒｅＯｕｔＡのように、出力を意味する名称が付けられている。
【００５２】
ＳＧＮＭＡＧ出力信号線に対するテスト・メッセージも定義されている。ＴｅｓｔＳｉｇｎＭａｇ［８］＝１のとき、テスト・モードに入る。ＴｅｓｔＳｉｇｎＭａｇ［８］＝０のとき、テスト・モードは終了する。テスト・モードにおいては、ＡＣＱＣＬＫがロジック・ハイであるときのＴｅｓｔＳｉｇｎＭａｇ［７］を発端に、ＡＣＱＣＬＫが動作している限り、ＴｅｓｔＳｉｇｎＭａｇ［７］において特定されたパターンが出力される。
【００５３】
Ａｄｄｒｅｓｓ［６：２］＝５−８は、ＲＦ処理セクション２０２におけるデュアル・スロープＡ／Ｄ変換器のパラメータを示す。ＤＳ＿ＡＤＣ＿ＰＥＲメッセージは、２０ビットの変換時間、Ａ／Ｄ変換周期の全体の継続時間（ＰＥＲＩＯＤ）をセットし、Ａ／Ｄ変換器に供給される（ＣＬＫ＿ＳＥＬ）入力クロックの一つ（例えば、ＯＳＣＣＬＫやＰＬＬＣＬＫ）を選択し、そのクロック（ＣＬＫ＿ＥＮＢ）を有効あるいは無効にする。ＤＳ＿ＡＤＣ＿ＳＨメッセージは、任意の時刻基準に関連してＡ／Ｄ変換の位相を変化させるために、Ａ／Ｄ変換器の制御回路が変換を開始する前のカウント・ダウン値として使用する、２０ビットのシフト時間（ＳＨＩＦＴ）を提供する。ＤＳ＿ＡＤＣ＿ＰＨは、デュアル・スロープＡ／Ｄ変換器に対する、２０ビットの位相１変換時間（例えば、積分時間の継続時間）を示す。
【００５４】
ＤＳ＿ＡＤＣ＿ＳＥＱメッセージは、Ａ／Ｄ変換器が四つの入力チャンネルそれぞれに対して変換を行う際の、順序を制御する２４ビットを特定する。より具体的には、その２４ビットは２ビットの１２のペアに分割される；それぞれのペアは、Ａ／Ｄ変換器より前方のアナログ・マルチプレクサに対し、次の入力チャンネルを指示する。従って、そのビットのペアは、どのチャンネルがＡ／Ｄ変換器によって次にデジタル化されるかを制御しており、それ故、四つの入力チャンネルは異なるレートでサンプルされ得る。
【００５５】
表８の説明を続けると、Ａｄｄｒｅｓｓ［６：２］＝９は、ＲＴＣ ＯＳＣセクション２１２におけるクロック状態ビットが、良好なクロックを意味するようにセットされることを示す。あるいは（もしビット８が“１”なら）、ベースバンド処理セクション２０４が、ＲＦ処理セクション２０２によるクロック状態ビットの出力を要求していることを示す。Ａｄｄｒｅｓｓ［６：２］＝１０は、ＲＦ処理セクション２０２がＳＧＮＭＡＧ信号線上に提供する信号を（例えば、マルチプレクサを介して）制御する。初期設定は符号ビットおよびマグニチュード・ビットの情報となっているか、あるいはその代わりにＯＳＣＣＬＫ信号となっている。
【００５６】
図５を参照すると、ＲＦ処理セクション２０２とベースバンド処理セクション２０４をインターフェースする方法を説明するフローチャート５００が示されている。具体的には、ベースバンド処理セクション２０４へのＳＰＳ信号サンプルのシリアル通信に関し、ＲＦ処理セクション２０２はＳＧＮＭＡＧ信号線に符号ビット３０６をセットし（ステップ５０２）、そしてＡＣＱＣＬＫ線上に立下りエッジ３１０を提供する（ステップ５０４）。その後、ＲＦ処理セクション２０２は、ＳＧＮＭＡＧ信号線上にマグニチュード・ビット３０８をセットし（ステップ５０６）、そしてＡＣＱＣＬＫ信号線上に立上りエッジ３１２を提供する（ステップ５０８）。この手順は、ベースバンド処理セクション２０４に送信される、符号ビットとマグニチュード・ビットのサンプルのペアそれぞれについて繰り返される。従って、ＳＰＳ信号データはベースバンド処理セクション２０４にシリアルに伝送される。
【００５７】
ＲＦ処理セクション２０２とベースバンド処理セクション２０４の間のメッセージ送信に関し、マスタ・デバイス（たいていベースバンド処理セクション２０４）が、メッセージ・シリアル・インターフェース２０８上で、データを送信、あるいは受信する必要があるかを決定する（ステップ５１０）。もし必要であれば、ベースバンド処理セクション２０４は、そのメッセージがファスト・ライト・メッセージかどうかを決定する（ステップ５１２）。もしそのメッセージがファスト・ライト・メッセージであれば、ベースバンド処理セクション２０４（それがデータを送信する場合）、もしくはＲＦセクション２０２（それがデータを送信する場合）が、適切なシリアル・メッセージ・データ線上に８つのデータ・ビットをシリアルにセットする。それぞれのデータビットは、各データ・ビットに対応したメッセージ・クロック４０４の遷移によって、シフトインされる（ステップ５１４）。そうでない場合には、ベースバンド処理セクション２０４、もしくはＲＦ処理セクション２０２は、３２のデータ・ビットを適切なシリアル・メッセージ線上にシリアルにセットし、それぞれのデータ・ビットはメッセージ・クロック４０４の遷移によってシフトインされる（ステップ５１６）。
【００５８】
スレーブ選択信号線は、ベースバンド処理セクション２０４とＲＦ処理セクション２０２の間で、タイミングを転送するために利用することができる。具体的には、ＣＯＵＮＴ［１９：０］出力は（表６のＯｕｔ＿Ｄａｔ＝８参照）、ＲＦ処理セクション２０２に存在するカウンタの値を表しており、その値はＲＦ処理セクション２０２のデュアル・スロープＡ／Ｄ変換器のサンプリング・フェーズを示す。スレーブ選択信号線は、ＲＦ処理セクション２０２におけるＤＳＰタイミングをラッチする回路に接続されている。従って、ＣＯＵＮＴ値は、スレーブ選択信号線がＣＯＵＮＴの出力を要求するメッセージを生起して、ＣＯＵＮＴの値を送信のためにシフト・レジスタにラッチする時点でのカウンタの値である。ベースバンド処理セクション２０４においては、スレーブ選択信号は、スレーブ選択信号が非アサートされている場合（それは、ＲＦ処理セクション２０２がＣＯＵＮＴをラッチしている場合でもある）に、カウンタ（あるいは他の時間を示すもの）をラッチする。
【００５９】
従って、Ａ／Ｄサンプル・タイミングは、ベースバンド処理セクション２０４のタイミングに関連している。ＳＨＩＦＴ［１９：０」の入力（表８のＡｄｄｒｅｓｓ＝６参照）は、Ａ／Ｄタイミングを、ベースバンド処理セクション２０４のタイミングから所望のオフセットだけシフトさせるために使用される。その結果、ベースバンド処理セクション２０４は、余分なインターフェース線を使用せずに、ＲＦ処理セクション２０２のタイミングを変えることができる。
【００６０】
従って、本発明のシステムおよび方法は、ＲＦ処理セクション２０２とベースバンド処理セクション２０４の間のインターフェース（およびインターフェースを運用するまたは提供する方法）を提供する。そのインターフェースは、それら二つの処理セクションの間で、ＳＰＳ信号サンプルの送信と同じように、汎用のメッセージ送信を、過度に複雑とすることなくサポートする。
【００６１】
上述した発明の好適な実施形態の説明は、図解と解説を目的として提示されている。本発明を余すところ無く記述したり、開示された形態に厳密に制限することを意図するものではない。上述した教示の内容に則り、多種多様な変形、変更が可能である。本発明の範囲は、発明の詳細な説明によって制限されるものではないことを意図するものである。
【００６２】
【表１】
【００６３】
【表２】
【００６４】
【表３】
【００６５】
【表４Ａ】
【００６６】
【表４Ｂ】
【００６７】
【表５】
【００６８】
【表６】
【００６９】
【表７】
【００７０】
【表８】
【図面の簡単な説明】
【００７１】
（図面の簡単な説明）
図面内の構成要素は必ずしも実物大ではなく、本発明の原理を図解すべく強調されている場合がある。全図面にわたり、同一参照番号により同一要素を示す。
【図１】図１は、従来のＧＰＳ ＲＦチップとベースバンド・チップの間のインターフェースを示す。
【図２】図２は、メッセージ・シリアル・インターフェースとデータ・シリアル・インターフェースを含むインターフェースによって、ベースバンド処理セクションに接続されたＲＦ処理セクションを含む衛星測位システムの受信機を示す。
【図３】図３は、図２で示されたデータ・シリアル・インターフェースを形成する、データ・クロック信号線とデータ・ビット信号線でそれぞれ伝送されるデータ・クロックとデータ信号の関連性を示すタイミング図を示す。
【図４】図４は、図２で示されたメッセージ・シリアル・インターフェースを部分的に形成する、メッセージ・クロック信号線とメッセージ・データ・ビット信号線でそれぞれ伝送されるメッセージ・クロックとメッセージ・データ・ビットの関連性を示すタイミング図を示す。
【図５】図５は、ＲＦ処理セクションとベースバンド処理セクションをインターフェースで接続する方法を示す。
【技術分野】
【０００１】
（発明の背景）
（１．関連出願の相互参照）
本出願は、２００３年２月１９日に出願されたアメリカ合衆国特許出願第１０／３６９，８５３号に基づく優先権を主張する。
【０００２】
（２．技術分野）
本発明は無線周波数（ＲＦ）処理セクションとベースバンド処理セクションを結合するためのインターフェースに関する。特に、本発明はＲＦ処理セクションとベースバンド処理セクションの間のデータおよびメッセージのシリアル・インターフェースに関する。
【背景技術】
【０００３】
（３．関連技術）
双方向ラジオ、ページャ、携帯テレビ、パーソナル・コミュニケーション・システム（「ＰＣＳ」）、携帯情報端末（「ＰＤＡ」）、携帯電話（「移動電話」とも呼ばれる）、ブルートゥース装置、衛星ラジオ受信機、およびナブスター（ＮＡＶＳＴＡＲ）とも呼ばれる全地球測位システム（「ＧＰＳ」）等の衛星測位システム（「ＳＰＳ」）といった無線機器の世界的な普及が急速に進んでいる。現在の傾向として、衛星測位システムが提供する機能を、ＰＤＡ、携帯電話、携帯パソコン、自動車などを含む幅広い電子機器およびシステムへ組込むことが求められている。
【０００４】
同時に、各製造会社が製造する数々の製品は、さまざまなプロセッサ、周波数基準、クロック速度等にわたってデザインされ、そのアーキテクチャは多種多様である。製造会社はできる限り費用を抑えながらも、（ＳＰＳ機能も含めて）できる限り多くの機能を提供しようとしている。特に、無線周波数（ＲＦ）フロントエンド処理セクションとベースバンド処理セクションの間でＳＰＳ信号処理を分割するアーキテクチャは、引き続き人気を保っている。
【０００５】
例えば、カリフォルニア州サンノゼのＳｉＲＦ Ｔｅｃｈｎｏｌｏｇｙ，Ｉｎｃ．は、
ＧＲＦ１ ＲＦチップと、ＧＳＰ１／ＬＸベースバンド処理チップを含むＳＰＳチップセットを普及させた。この二つの製品の詳細は、ＳｉＲＦＳｔａｒＩ ＧＰＳアーキテクチャＧＲＦ１とＧＳＰ１のデータシートに記述されている。図１に示された通り、符号差分信号線（ＳＩＧＮと表記）、マグニチュード差分信号線（ＭＡＧＮＩＴＵＤＥと表記）、ＧＰＳクロック信号線（ＧＰＳＣＬＫと表記）、およびアクイジション・クロック信号線（ＡＣＱＣＬＫと表記）とを使用して、ＲＦチップ１０２はベースバンド・チップ１０４にデータ・サンプルを通信していた。ベースバンド・チップ１０４は、限られた専用の方法で、すなわち自動利得制御（ＡＧＣ）クロック、データ、およびストローブ信号線（それぞれＡＧＣＣＬＫ，ＡＧＣＤＡＴＡ，ＡＧＣＳＴＲＢと表示）を使用してＲＦチップ１０２と通信し、ＡＧＣデータをＲＦチップ１０２へ提供することができた。
【０００６】
更に最近のＳＰＳ信号処理チップセットのソリューションは、（ＧＲＦ２ｉ ＲＦチップとＧＳＰ２ｅ ベースバンド・チップを中心とした）ＳｉＲＦＳｔａｒＩＩｅと（ＧＲＦ２ｉ ＲＦチップとＧＳＰ２ｔ ベースバンド・チップを中心とした）ＳｉＲＦＳｔａｒＩＩｔを含む。この二つのソリューションはどちらも、ＲＦ処理セクションからベースバンド処理セクションへデータ・サンプルを通信するために用いられる多重信号線と、ベースバンド処理セクションからＲＦ処理セクションへのＡＧＣ情報の一方向通信を保持していた。しかし、ベースバンド処理セクションは、ＲＦチップが抽出した単一パルス幅変調された出力を使用して、ＲＦチップにＡＧＣ情報を一方向に通信していた。すなわち、ＳｉＲＦＳｔａｒＩＩｅは、単一の出力線を支持して、多重信号線のＡＧＣ通信経路を取り除いていた。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
従来のＳＰＳチップセットのソリューションの性能にもかかわらず、その大半は一つか二つの特定の入力周波数基準でしか機能せず、ＲＦ処理セクションとベースバンド処理セクションの間でデータ信号を通信するために、幾つかのチップセットのピン（例：別々の符号データ・ピンとマグニチュード・データ・ピン）を必要とする。インターフェース信号が増加するにつれ、チップセットのピン数と製造費も増加する。更に、ＲＦ処理セクションとベースバンド処理セクションの間では、専用の一方向通信の機能しか存在していない。その結果、既存のチップセットは、できる限り多くの機器へ組込む上で、柔軟性と精巧さに限りがある。
【０００８】
従って、上記の問題と以前に経験したその他の問題を克服する、ＲＦからベースバンドへのインターフェースが必要とされている。
【課題を解決するための手段】
【０００９】
（要旨）
この発明は、ＲＦ処理セクションとベースバンド処理セクションの間のインターフェース（およびインターフェースを運用する、あるいは提供する方法）を提供する。そのインターフェースは、ＲＦ処理セクションとベースバンド処理セクションの間での汎用の双方向のメッセージ送信をサポートする。そのインターフェースは更に、それら二つの処理セクションの間でのＳＰＳの信号サンプルの送信も、過度に複雑とすることなくサポートする。
【００１０】
一実施形態では、そのインターフェースはメッセージ・シリアル・インターフェースとデータ・シリアル・インターフェースを含む。メッセージ・シリアル・インターフェースはＲＦ処理セクションとベースバンド処理セクションの間でメッセージの通信を行う。データ・シリアル・インターフェースはＲＦ処理セクションからベースバンド処理セクションに、ＳＰＳ信号のデータ・サンプルを通信する。
【００１１】
データ・シリアル・インターフェースの複雑さは、例えば、単一のデータ・ビット信号線を使用して、ＲＦ処理セクションからベースバンド処理セクションに信号サンプルをシリアルに運ぶことで、軽減することが可能である。データ・シリアル・インターフェースは更に、信号サンプルのタイミングを提供するデータ・クロック信号線を含む事もできる。具体的な例として、データ・ビット信号線がシリアルに送信されたデータ・ビットを備えるデータ信号を伝送する一方で、データ・クロック信号線が、ｆ０＝１．０２３［ＭＨｚ］として、公称で１６ｆ０で作動しているデータ・クロック（立上りエッジと立下りエッジを含む）を伝送する事がある。一実施形態では、第１のタイプのデータ・ビットはデータ・クロックの立上りエッジで有効であり、第２のタイプのデータ・ビットはデータ・クロックの立下りエッジで有効である。例えば、第１のタイプのデータ・ビットは符号ビットであり、第２のタイプのデータ・ビットはマグニチュード・ビットである事がある。
【００１２】
上記の通り、メッセージ・シリアル・インターフェースは処理セクション間でメッセージを通信する。メッセージ・シリアル・インターフェースはメッセージ・イン信号線、メッセージ・アウト信号線、およびメッセージ・クロック信号線を含んでいる事もある。幾つかの実施形態では、メッセージ・シリアル・インターフェースは更にスレーブ選択信号線を含んでいる事もある。
【００１３】
この発明の他の装置、システム、方法、特徴、および利点は、添付の図面および発明の詳細な説明を吟味することによって、当業者には明らかであるか、明らかになるであろう。それらすべての付加的なシステム、方法、特徴および利点は、本明細書の記載に含まれており、本発明の範囲に含まれており、添付の特許請求の範囲により保護されることを意図するものである。
【発明を実施するための最良の形態】
【００１４】
（詳細な説明）
通常の衛星測位システム（「ＳＰＳ］）は、無線装置がどの時点でも検知可能な約１２個の衛星を備える。本明細書でＳＰＳとは、地球上の無線装置の位置の特定を提供するもしくは可能にする、衛星と地上通信装置の両方、もしくはいずれか一方を活用する任意のシステムを意味し、以下を含む（ただしこれらに限定されるものではない）： 全地球測位システム（「ＧＰＳ」）（ＮＡＶＳＴＡＲなど）、ＧＬＯＮＡＳＳ，ＬＯＲＡＮ，Ｓｈｏｒａｎ，Ｄｅｃｃａ，あるいはＴＡＣＡＮ。考察を行うために、ＧＰＳ ＲＦ処理セクションとベースバンド処理セクションの間のインターフェースの具体的な例が記述されている。しかし、当該インターフェースの根本的な原理は、ＲＦ処理セクションとベースバンド処理セクションのインターフェース全般に適用できる。
【実施例】
【００１５】
まず図２を見ると、図は衛星測位システムの受信機２００を示している。受信機２００は、ＲＦからベースバンドへのインターフェース２０６を用いてベースバンド処理セクション２０４に結合されたＲＦ処理セクション２０２を含んでいる。ＲＦ処理セクション２０２は、１５７５．４２［ＭＨｚ］のＧＰＳ信号などのＳＰＳ信号を、ＲＦ入力２０７で受信する。
【００１６】
一般に受信機セクション２００は、ＲＦフロントエンド２２４とベースバンド・バックエンド２２６を含むものと考えられる。ＲＦフロントエンド２２４は、ＲＦ処理セクション２０２と、ＲＦからベースバンドへのインターフェース２０６を含む。ＲＦフロントエンド２２４は、ＲＦ入力２０７で受信されたＳＰＳ信号を、ダウン・コンバージョン、自動利得制御、アナログ／デジタル変換の順序で処理する。ベースバンド・バックエンド２２６は、ベースバンド処理セクション２０４と、ＲＦからベースバンドへのインターフェース２０６を含む。ベースバンド・バックエンド２２６は、ＲＦフロントエンド２２４から供給されるサンプル・データを（マイクロコントローラ・コア、ＣＰＵ、もしくは他の制御ロジックを用いて）処理する。ベースバンド・バックエンド２２６は、処理されたデータを、デジタル通信インターフェース２２２を構成するアドレス信号、データ信号、コントロール信号およびクロック信号のうちの一つまたは二つ以上を用いて、デジタル・デバイス（例えば、デジタル・シグナル・プロセッサ、汎用マイクロ・コントローラまたはＣＰＵ、あるいはホストＰＣ）に通信する。
【００１７】
一例として、ＲＦフロントエンド２２４とベースバンド・バックエンド２２６の一方、もしくは両方は、単一の集積回路として実装される。従ってＲＦフロントエンド２２４は、単一のパッケージとすることができる。そのパッケージは、ＲＦ入力２０７（例えば、そのパッケージの特定の入力ピン）、ＲＦ処理セクション２０２、およびインターフェース２０６（例えば、後に詳細に説明するようなインターフェース・ピンの組）を備えている。同様にベースバンド・バックエンド２２６も、ベースバンド処理セクション２０４、インターフェース２０６、およびデジタル通信インターフェース２２２を備える単一のパッケージとすることができる。インターフェース２０６については後に詳細に説明するが、ＲＦ処理セクション２０２とベースバンド処理セクション２０４が実施する処理は、ＳｉＲＦＳｔａｒＩ，ＩＩ、もしくはＩＩＩのチップセット・データシートで詳細に説明されているものであってもよい。ＳｉＲＦＳｔａｒチップセットは、カリフォルニア州サンノゼのＳｉｒｆ Ｔｅｃｈｎｏｌｏｇｙ，ＩＮＣ．から入手できる。
【００１８】
図２に示すようなＲＦフロントエンド２２４とベースバンド・バックエンド２２６の機能的分割は、それらを二つの別々の集積回路に分割するのに適しているが、他の実装形態も可能である。一つの例として、多数の個別的なロジックと信号処理回路のブロックによって、ＲＦ、ベースバンドおよびインターフェース２０６の機能を実装してもよい。さらなる例として、ＲＦフロントエンド２２４とベースバンド・バックエンド２２６の機能の基盤となる回路は全て、単一のパッケージ（例えば、複数の集積回路のダイを組み込んだもの）や集積回路、または複数のパッケージや集積回路に組み込まれていてもよいし、あるいは一つまたはそれ以上の回路基板上に分散されていてもよい。このような実装形態では、個々の配線、回路基板トレース、あるいはＶＬＳＩの金属層またはポリシリコン層が、インターフェース２０６の信号をＲＦ処理回路とベースバンド処理回路の間で伝送する。
【００１９】
さらに、ＲＦフロントエンド２２４とベースバンド・バックエンド２２６の機能の基盤となる回路は全て、追加機能を含めて、単一のパッケージや集積回路、または複数のパッケージや集積回路に組み込まれていてもよいし、あるいは一つまたはそれ以上の回路基板上に分散されていてもよい。例えば、ＲＦ回路とベースバンド回路は、セルラー電話や、ＰＤＡの動作や、自動車のエンジン、計器、または電子機器のコントローラに用いられるデジタルまたはアナログの処理回路とともに、ダイ上に集積されていてもよい。従って、図２及び上述した例は、それに限定されるものではない；むしろ、当該技術分野の通常の技量を有する者には、ＲＦ処理、ベースバンド処理およびインターフェース２０６を実装する詳細な実施形態、機能分割および回路のパッケージングは、当面の用途や、技術面での検討事項や、コスト面での検討事項などに応じて、幅広く変更され得ることが分かるであろう。
【００２０】
インターフェース２０６は、メッセージ・シリアル・インターフェース２０８とデータ・シリアル・インターフェース２１０を含む。メッセージ・シリアル・インターフェース２０８は、ＲＦ処理セクション２０２とベースバンド処理セクション２０４の間の双方向の汎用メッセージのシリアル通信を提供する。対照的に、ＲＦ処理セクション２０２は、データ・シリアル・インターフェース２１０を用いて、ベースバンド処理セクション２０４にＳＰＳ信号サンプルを送信する。
【００２１】
まず初めに、図２に示されているインターフェース２０６の信号は、一般にＣＭＯＳと互換性がある事を注意すべきである。具体的には、ロジック“１”の入力は０．７×Ｖｃｃ［Ｖ］を超えており、ロジック“０”の入力は０．３×Ｖｃｃ［Ｖ］に満たない。ロジック“１”の出力はＶｃｃ−０．４［Ｖ］を超えており、ロジック“０”の出力は０．４［Ｖ］に満たない。入力／出力ピンは、所望の実装形態に応じて、たいてい２．５［Ｖ］あるいは３．３［Ｖ］の電圧範囲で動作する。リアルタイム・クロック（ＲＴＣ）の入力／出力ピンは１．５［Ｖ］で動作するが、必要に応じて３．３［Ｖ］の電圧レベルまで許容するように設計することができる。しかしながら、上記の信号は全て、所望の実装形態に応じて、異なる定格電圧や電圧仕様に適応可能である。
【００２２】
図２に示すメッセージ・シリアル・インターフェース２０８は、メッセージ・イン信号線（ＭＳＧ＿ＤＯ／ＭＩと表記）、メッセージ・アウト信号線（ＭＳＧ＿ＤＩ／ＭＯと表記）、メッセージ・クロック信号線（ＭＳＧ＿ＣＬＫ／ＭＫと表記）、およびスレーブ選択信号線（ＭＳＧ＿ＣＥＢ／ＳＳ＿Ｎ［０］と表記）を含む。それらのメッセージ信号線の表記は、ＲＦ処理セクション２０２／ベースバンド処理セクション２０４から見たデータの流れを示している。例えば、メッセージ・アウト信号線（ＭＳＧ＿ＤＩ／ＭＯ）は、ベースバンド処理セクション２０４から出力されて、ＲＦ処理セクション２０２へ入力されるメッセージ・ビットを伝送する。
【００２３】
データ・シリアル・インターフェース２１０はデータ・クロック信号線（ＡＣＱＣＬＫと表記）とデータ・ビット信号線（ＳＧＮＭＡＧと表記）を含む。そのデータ・シリアル・インターフェース２１０は、（図３に関して以下に詳細に論じるように、）通常は単一のデータ・ビット信号線のみを使用して、ベースバンド処理セクション２０４にデータ・ビットをシリアルに通信する。従って、データ・シリアル・インターフェース２１０は、通常わずか二つの信号線を含む：一つはデータ・クロック用であり、一つはデータ・ビット用である。従って、データ・シリアル・インターフェース２１０は、ＲＦ処理セクション２０２とベースバンド処理セクション２０４の間の、ＳＰＳ信号サンプルのインターフェースについての、それほど複雑でない解決策といえる。
【００２４】
図２に示されている様に、ＲＦ処理側にある受信機セクション２００は、リアルタイム・クロック（ＲＴＣ）発振器（ＯＳＣ）および監視装置セクション２１２も含む。３２［ＫＨｚ］の水晶発振器（あるいは他のクロック源）が、ＲＴＣ ＯＳＣセクション２１２に、入力クロック２１４を提供する。ＲＴＣ ＯＳＣセクション２１２は、ＲＴＣＬＫ／ＲＩＮ信号線上にクロック出力を作り出し、ベースバンド処理セクション２０４は、例えばそのクロック出力を利用してＧＰＳ時刻やＵＴＣ時刻を保持する。そのクロック出力は、例えば、３２，７６８［Ｈｚ］で１．５［Ｖ］のＣＭＯＳ出力である。ＲＴＣ ＯＳＣセクション２１２は、パワーダウン・モードの間も動作し続け、ベースバンド処理セクション２０４が時間基準を精確に維持するための手助けをする。
【００２５】
しかし、ＲＴＣ ＯＳＣセクション２１２の監視装置回路（例えば、クロック入力に結合され、後に比較器が続く整流器）は、入力クロック２１４が確実な動作をしていた（例えば、１０〜３０クロック周期以上停止していなかった）時期を特定する。クロックの停止状態が長すぎれば、ＲＦ処理セクション２０２はビットをセットし（例えば、フリップ・フロップ出力をセットするか、複数ビットの状態レジスタのビットをセットし）、クロック出力が確実なものではなかったこと（および、場合によっては、ベースバンド処理セクション２０４が、受信されたＳＰＳ信号の全領域を探索して、正確な時刻を決定すべきであること）を知らせる。
【００２６】
ＲＦ処理セクション２０２は更に、水晶発振器２１６、あるいは外部クロック源２１８（例えば、無線装置において提供される周波数基準）からのクロック入力も受け入れる。そのクロック入力２１６および２１８は、ＲＦ処理セクション２０２におけるＰＬＬの分周器の連鎖がＡＣＱＣＬＫ信号を作り出すために利用するクロック源を提供する。そのクロック入力２１６および２１８は、以下ではまとめてＯＳＣＣＬＫと称され、ＰＬＬの分周器の連鎖のクロックはＰＬＬＣＬＫと称される。ＰＬＬＣＬＫは通常、データ・クロック信号線であるＡＣＱＣＬＫに、ＯＳＣＣＬＫ（あるいは内部の周波数基準）から生成される１６ｆ０の公称周波数（ここで、ｆ０＝１．０２３［ＭＨｚ］である）を作り出すようにセットされる。
【００２７】
電源投入時、ＡＣＱＣＬＫの出力にはＯＳＣＣＬＫ（一般に５〜２７［ＭＨｚ］の範囲内にある）が現れている。メッセージ（後述する）がＲＦ処理セクション２０２に指示し、ＡＣＱＣＬＫをＯＳＣＣＬＫからＰＬＬＣＬＫへ，およびＰＬＬＣＬＫからＯＳＣＣＬＫへ切換える。ＡＣＱＣＬＫ信号は、（ＡＣＱＣＬＫが延長された低サイクルを備え得る、クロック源の切換え時を除き）４５％〜５５％のデューティ・サイクルを備える、２．５／３．３［Ｖ］のＣＭＯＳ出力である。
【００２８】
電力制御信号（ＰＷＲＵＰ／ＲＦＰＷＲＵＰと表記）は、ＲＦ処理セクション２０２のどの部分に電源を投入するかを制御する。例えば、電力制御信号はＲＦ処理セクション２０２の電圧調整器有効化ピンに接続してもよい。ＲＴＣ ＯＳＣセクション２１２は、ベースバンド処理セクション２０４にクロックを供給し続けることができるように、独立して電力の供給を受ける。電力制御信号は、２．５／３．３［Ｖ］のＣＭＯＳ信号であってもよい。ベースバンド処理側には、ＲＴＣロジック・セクション２２０が含まれている。ＲＴＣロジック・セクション２２０は、現在の時刻とＳＰＳ位置解を特定する上での支援として、ＲＴＣ ＯＳＣおよび監視装置セクション２１２によって生成された入力クロックを受け入れる。
【００２９】
ＲＴＣロジック・セクション２２０は更に、（ローでアサートされる）リセット信号ＧＲＦＲＳＴ＿Ｎ／ＲＥＳＥＴ＿Ｎを出力する。リセット信号は、電源投入時に、ＲＴＣ ＯＳＣセクション２１２とＲＦ処理セクション２０２の制御レジスタをリセットするために使用される。例えば、ＧＲＦＲＳＴ＿Ｎがアサートされると、ＲＦ処理側のデジタル制御レジスタは、初期状態にリセットされる。（ＰＷＲＵＰがアサートされた場合）制御レジスタの初期状態は、ＯＳＣＣＬＫの回路が動作することを可能とし、ＯＳＣＣＬＫによってＡＣＱＣＬＫの出力を生成することを可能にする。ＧＲＦＲＳＴ＿Ｎがアサートされていない場合、ＲＦ処理セクション２０２は内部ロジックの状態に従って動作する。
【００３０】
メッセージ・シリアル・インターフェース信号は２．５／３．３［Ｖ］のＣＭＯＳ入出力信号である。ＭＳＧ＿ＣＬＫ／ＭＫ、ＭＳＧ＿ＤＩ／ＭＯ、およびＭＳＧ＿ＣＥＢ／ＳＳ＿Ｎ［０］信号は、ＲＦ処理セクション２０２への入力である。ＭＳＧ＿ＤＯ／ＭＩ信号は、三状態制御を用いたＲＦ処理セクション２０２からの出力である。ＭＳＧ＿ＣＥＢ／ＳＳ＿Ｎ［０］がロジック・ハイの場合、ＭＳＧ＿ＤＯ／ＭＩ出力はハイ・インピーダンスであり、同じようにメッセージ・シリアル・インターフェース２０８に接続されている他の装置によって生起されてもよい。従って、ベースバンド処理セクション２０４からのＭＳＧ＿ＣＥＢ／ＳＳ＿Ｎ［０］出力はスレーブ選択信号として機能し、ＲＦ処理セクション２０２がＭＳＧ＿ＤＯ／ＭＩ信号線にデータを生成することを可能にする。更なる装置がメッセージ・シリアル・インターフェース２０８に取付けられる場合、ベースバンド処理セクション２０４は、どの装置をＭＳＧ＿ＤＯ／ＭＩ信号線にデータを生成可能とするかを決定する、更なるスレーブ選択信号線を提供してもよい。
【００３１】
ＲＦ処理セクション２０２は更に、一つまたはそれ以上の外部アナログ・センサ（図示せず）の入力を含んでもよい。従って、ＲＦ処理セクション２０２にある複数チャンネルのアナログ／デジタル（Ａ／Ｄ）変換器は、アナログ入力信号を測定して、その結果をベースバンド処理セクション２０４に通信してもよい。アナログ入力は、温度入力、ジャイロ回頭角速度入力、ホイール・ティック入力、あるいはバッテリ電圧入力などを含んでも良い。ただし、これらに限定されるものではない。
【００３２】
表１に、受信機セクション２００の動作モードをまとめる。
【００３３】
次いで図３には、データ・クロック３０２とデータ信号３０４の関係を表すタイミング図が示されている。データ信号３０４はベースバンド処理セクション２０４にＳＰＳ信号サンプルを提供する。ＳＰＳ信号サンプルは、ＲＦ処理セクション２０２に接続されたアンテナによって受信されるＳＰＳ入力信号から得られる。ＡＣＱＣＬＫ信号線はデータ・クロック３０２を伝送し、ＳＧＮＭＡＧ信号線はデータ信号３０４を伝送する。データ信号３０４は、例えば２．５／３．３［Ｖ］のＣＭＯＳ出力であってもよいが、符号ビット・データ３０６とマグニチュード・ビット・データ３０８を、ＳＧＮＭＡＧ信号線で送信する。一実施形態では、データ信号３０４は、ＲＦ処理セクション２０２にあるＡ／Ｄ変換器によって特定された符号ビットとマグニチュード・ビットの情報を提供する。
【００３４】
他の実施形態では、ベースバンド処理セクション２０４が送信されたデータを認識できるようにするために、データ・ビットに適用される（例えば擬似ランダム・ノイズ符号といった）所定のプロトコルまたは符号化技術に合わせて、追加の情報ビットまたは量子化ビットが提供されてもよい。更に、データ信号３０４は、ＲＦ処理セクション２０２が扱う様々なラジオ・チェーンに対する信号サンプルを送信する事ができる。例えば、ＲＦ処理セクション２０２がＳＰＳデータを処理する場合、データ信号３０４はサンプル毎に二つのビット（上述した符号とマグニチュードのデータ・ペア）を備えることができる。その一方で、ＲＦ処理セクション２０２が別のＲＦ信号（例えばブルートゥース信号）を処理する場合、データ信号３０４はそのＲＦ信号を処理するために定められたガイドラインに従って、サンプル毎により多くの、またはより少ないビット（例えば、４つまたは６つのビット）を代わりに送信する。同様に、データ・クロック３０２も、ＲＦ処理セクション２０２がその時点で処理しているＲＦ信号の処理に関するガイドラインに適合するように、周波数とデューティ・サイクルを変更することができる。
【００３５】
図３に示されるように、ＲＦ処理セクション２０２は、データ・クロック３０２がロジック・ハイの場合には、符号ビット３０６を出力し、データ・クロック３０２がロジック・ローの場合には、マグニチュード・ビット３０８を出力する。図３に示されるように、符号ビット３０６は、短くともデータ・クロック３０２の立下りエッジ３１０以前のＴＳＥＴＵＰ−Ｆの期間は有効である。同様に、マグニチュード・ビット３０８は、短くともデータ・クロック３０２の立上りエッジ３１２以前のＴＳＥＴＵＰ−Ｒの期間は有効である。
【００３６】
符号ビット３０６は、短くともデータ・クロック３０２の立下りエッジ３１０以降のＴＨＯＬＤ−Ｆの期間は有効であり続ける。マグニチュード・ビット３０８は、短くともデータ・クロック３０２の立上りエッジ３１２以降のＴＨＯＬＤ−Ｒの期間は有効であり続ける。上記のセットアップ時間とホールド時間は、実施形態ごとに異なっていてもよい。一例として、セットアップ時間とホールド時間は約５〜１０［ｎｓ］であってよい。
【００３７】
メッセージ・シリアル・インターフェース２０８は、さまざまな態様で実装することができる。一実施形態では、メッセージ・シリアル・インターフェース２０８は下記の特徴を備えるが、他の実施形態とすることも可能である。
【００３８】
ＲＦ処理セクション２０２のメッセージ・シリアル・インターフェースは、ベースバンド処理セクション２０４（あるいは下記の特徴にあてはまる他のマスタ・デバイス）のスレーブ・デバイスとして動作する。ＲＦ処理セクション２０２への（ＭＳＧ＿ＤＩ線上の）入力ビットは、ＭＳＧ＿ＣＬＫの支配下にあるＲＦ処理セクション２０２の３２ビット・シフト・レジスタにシフトインされる。データは受信され、そして最上位のビットから送信される。一実施形態では、一つのメッセージ・ブロックにおいて最大３２ビットが送信される。同時に、ＭＳＧ＿ＤＯの出力ビットは、その同じシフト・レジスタの反対側からシフトアウトされる。ＲＦ処理セクション２０２からの出力が不要な場合、ＭＳＧ＿ＤＯの出力は接続されなくても良い。
【００３９】
例えば、ＭＳＧ＿ＣＬＫは最大２０［ＭＨｚ］で動作する。メッセージ・シリアル・インターフェースの入力は、ロジック“１”では０．７×Ｖｃｃ［Ｖ］を超えており、ロジック“０”では０．３×Ｖｃｃ［Ｖ］に満たない。そして出力は、ロジック“１”ではＶｃｃ−０．４［Ｖ］を超えており、ロジック“０”では０．４［Ｖ］に満たない。
【００４０】
スレーブ選択信号線（ＭＳＧ＿ＣＥＢ）は、シリアル・データ送信ではアクティブ・ローである。従って、ＭＳＧ＿ＤＩとＭＳＧ＿ＣＬＫは、予め選択された期間（例えば５［ｎｓ］）だけＭＳＧ＿ＣＥＢがロジック・ハイである間は、無視されてもよい。データはＭＳＧ＿ＣＬＫの立上りエッジでサンプルされる。一実施形態では、ＭＳＧ＿ＤＩもしくはＭＳＧ＿ＤＯの遷移は、早くともＭＳＧ＿ＣＬＫの立上りエッジから５［ｎｓ］後に生起し、遅くともＭＳＧ＿ＣＬＫの次の立上りエッジから５［ｎｓ］前には安定する。そのデータは、ＭＳＧ＿ＣＬＫの立下りエッジでシフトされる。そして、ＭＳＧ＿ＣＥＢ信号は、遅くとも最初のＭＳＧ＿ＣＬＫの立上りエッジから１０［ｎｓ］前にはアクティブ（ロジック“０”）になり、早くてもＭＳＧ＿ＣＬＫの最後の立下りエッジから１０［ｎｓ］後までアクティブ（ロジック“０”）であり続ける。どちらの場合も、時間間隔は例えば１クロック周期の半分である。その後、ＭＳＢ＿ＣＥＢ信号は、短くとも３０［ｎｓ］は非アクティブ（ロジック“１”）となり、データのラッチを確保する。
【００４１】
もしＭＳＧ＿ＣＥＢ信号がメッセージ・ブロックのすべてのデータが送信される前にロジック・ハイに遷移すれば、そのデータは破棄されてＲＦ処理セクション２０２のレジスタには適用されない。メッセージ・ブロック内の未使用のビットはゼロにセットされている。しかしながら、短縮された１バイト・メッセージを許容するために、ファスト・ライト・モードが提供されている。８ビットを超えるビットが受信されるまでは、ファスト・ライト・モードが実行される。８ビットを超えるビットが受信されると、ＲＦ処理セクション２０２は有効なメッセージとなる３２ビット全てを受信しようとする。
【００４２】
ＲＦ処理セクション２０２は、ベースバンド処理セクション２０４からデータを要求するメッセージを受信すると、ベースバンド処理セクション２０４へ（ＭＳＧ＿ＤＯ上に）データを出力する。そして、ベースバンド処理セクション２０４は、次のメッセージを送信し、ＲＦ処理セクション２０２のシフト・レジスタ内にある要求されたデータを、そのシフト・レジスタ内からシフトアウトさせる。上記した次のメッセージは、独立した動作に関するメッセージであってもよいし、その要望されたデータをシフトアウトさせるためだけのダミー・メッセージであってもよい。
【００４３】
図４は、スレーブ選択信号（ＭＳＧ＿ＣＥＢ）４０２、メッセージ・クロック信号（ＭＳＧ＿ＣＬＫ）４０４、およびメッセージ・データ・ビット信号（ＭＳＧ＿ＤＯおよびＭＳＧ＿ＤＩ）４０６の間の関連性を表すタイミング図４００を示す。データ送信はスレーブ選択信号４０２の立下りの時点から開始する。送信されたデータは、スレーブ選択信号４０２の立上りの時点でラッチされる。
【００４４】
図４に示すように、メッセージ・アウト信号線（ＭＳＧ＿ＤＩ／ＭＯ）とメッセージ・イン信号線（ＭＳＧ＿ＤＯ／ＭＩ）は、それぞれシリアル・ビット・ストリームを伝送する。メッセージ・アウト信号線上のシリアル・ビット・ストリームは、ベースバンド処理セクション２０４からＲＦ処理セクション２０２へ送信される、予め定められたＲＦ処理セクションのメッセージ群から選択されたメッセージを表現している。同様に、メッセージ・イン信号線上のシリアル・ビット・ストリームは、ＲＦ処理セクション２０２からベースバンド処理セクション２０４へ送信される、予め定められたベースバンド処理セクションのメッセージ群から選択されたメッセージを表現している。
【００４５】
上記したメッセージは、特定の目的やフォーマットに限定されるものではない。以下に詳述するように、上記したメッセージはＲＦ処理セクションの電力制御メッセージ、ＲＦ処理セクションのテスト・メッセージ、クロック状態メッセージ、アナログ測定メッセージ、チャンネル変換回数メッセージ等を含むが、これに限定されるものではない。
【００４６】
一実施例では、４つの形式のメッセージ・ブロックが定義されている。（３２ビットまたは８ビットの列における）データ［１：０］は、表２に示すように、４つのメッセージを定義するアドレス・ビットである。それぞれのメッセージ形式は、ファスト・ライト・モードとフル・ライト・モードの両方をサポート可能であって、両方のモードに対し余剰能力が定められる。
【００４７】
各メッセージの内容は、表３〜８に詳細に定義されている。表３はＡＧＣおよびシンセサイザ制御メッセージを示し、表４Ａおよび４Ｂは電力制御およびシンセサイザ制御メッセージを示し、表５は選択されたメッセージ形式に対する出力要求形式を示す。表６は出力メッセージ形式を示し、表７と８は入力メッセージ形式を示す。縦の列は以下のように内容を定義する。１番目の縦列はビットと表記されており、メッセージ・データ・ビットを意味する。ここで、ビット“０”は最後に送信されたビットを指す。２番目の縦列はフィールド名称と表記されており、そのメッセージのフィールドの名称を識別する。３番目の縦列は長さと表記されており、そのフィールドの長さを意味する。４番目の縦列はデフォルトと表記されており、電源が最初に投入された時点におけるＲＦ処理セクション２０２の初期設定のパラメータを示す。５番目の縦列は内容と表記され、そのフィールドが許容する内容を記述する。６番目の縦列は機能と表記され、そのフィールドが果たす機能を示す。そして、７番目の縦列は＿Ｐｗｒと表記され、どの電力領域制御ビット（もし存在すれば）を用いて、ＲＦ処理セクション２０２のインターフェース上でこれらのフィールドの出力を０とするのかを示す。
【００４８】
メッセージ形式２は、最大３２種類の出力要求を特定するフィールドを用いて、出力要求の実装を提供する。メッセージ形式３は、入力メッセージ形式（あるいはアドレス）の４から３６への拡張を提供する。以下の「シンセサイザ」についての説明は、ＲＦ処理セクション２０２におけるＰＬＬシンセサイザのクロック生成回路についての説明である。ＰＬＬシンセサイザは、例えば、クロック分周値を設定することによって、入力される多種多様な基準周波数からＰＬＬＣＬＫを生成するように構成される。
【００４９】
出力メッセージ形式は表６に示されている。拡張や、ＲＦ処理セクションのテストに利用するために、予備のメッセージが定義されている。このデータはＲＦ処理セクション２０２からメッセージ・インターフェースへの入力であるから、これらのフィールドには、例えばｓｐａｒｅＩｎＡのように、入力を意味する名称が付けられている。データがシフトアウトされると、そのデータは与えられたインデックス値を用いて出力データ・ストリームに位置付けられる。例えばｓｐａｒｅＩｎＡ［２３：０］は、３２ビットの出力フィールドにおいてシフトアウトされる最後の２４ビットに位置する。これによって、最上位ビットからシフトアウトするという仕様に従い、最初の８つの“０”に、ｓｐａｒｅＩｎＡ［２３］からｓｐａｒｅＩｎＡ［０］が後に続くであろう。
【００５０】
Ｏｕｔ＿Ｄａｔ［４：０］＝４−８は、ＲＦ処理セクション２０２のデュアル・スロープＡ／Ｄ変換器によって測定される２０ビットの測定値を示す。上述のように、Ａ／Ｄ変換器は一つまたはそれ以上のアナログ測定装置に接続された複数のチャンネルを備えてもよい。以下の通り、Ｏｕｔ＿Ｄａｔ［４：０］＝９は、ＲＴＣ ＯＳＣセクション２１２によって維持されている有効なクロック・ビットを示す。
【００５１】
（テストや拡張の目的に有用な）予備のメッセージが表８に示されている。これらのデータは、メッセージ・インターフェースによるＲＦ処理セクション２０２へのコントロール・ビット出力を表現するから、そのデータ・フィールドには、例えばＳｐａｒｅＯｕｔＡのように、出力を意味する名称が付けられている。
【００５２】
ＳＧＮＭＡＧ出力信号線に対するテスト・メッセージも定義されている。ＴｅｓｔＳｉｇｎＭａｇ［８］＝１のとき、テスト・モードに入る。ＴｅｓｔＳｉｇｎＭａｇ［８］＝０のとき、テスト・モードは終了する。テスト・モードにおいては、ＡＣＱＣＬＫがロジック・ハイであるときのＴｅｓｔＳｉｇｎＭａｇ［７］を発端に、ＡＣＱＣＬＫが動作している限り、ＴｅｓｔＳｉｇｎＭａｇ［７］において特定されたパターンが出力される。
【００５３】
Ａｄｄｒｅｓｓ［６：２］＝５−８は、ＲＦ処理セクション２０２におけるデュアル・スロープＡ／Ｄ変換器のパラメータを示す。ＤＳ＿ＡＤＣ＿ＰＥＲメッセージは、２０ビットの変換時間、Ａ／Ｄ変換周期の全体の継続時間（ＰＥＲＩＯＤ）をセットし、Ａ／Ｄ変換器に供給される（ＣＬＫ＿ＳＥＬ）入力クロックの一つ（例えば、ＯＳＣＣＬＫやＰＬＬＣＬＫ）を選択し、そのクロック（ＣＬＫ＿ＥＮＢ）を有効あるいは無効にする。ＤＳ＿ＡＤＣ＿ＳＨメッセージは、任意の時刻基準に関連してＡ／Ｄ変換の位相を変化させるために、Ａ／Ｄ変換器の制御回路が変換を開始する前のカウント・ダウン値として使用する、２０ビットのシフト時間（ＳＨＩＦＴ）を提供する。ＤＳ＿ＡＤＣ＿ＰＨは、デュアル・スロープＡ／Ｄ変換器に対する、２０ビットの位相１変換時間（例えば、積分時間の継続時間）を示す。
【００５４】
ＤＳ＿ＡＤＣ＿ＳＥＱメッセージは、Ａ／Ｄ変換器が四つの入力チャンネルそれぞれに対して変換を行う際の、順序を制御する２４ビットを特定する。より具体的には、その２４ビットは２ビットの１２のペアに分割される；それぞれのペアは、Ａ／Ｄ変換器より前方のアナログ・マルチプレクサに対し、次の入力チャンネルを指示する。従って、そのビットのペアは、どのチャンネルがＡ／Ｄ変換器によって次にデジタル化されるかを制御しており、それ故、四つの入力チャンネルは異なるレートでサンプルされ得る。
【００５５】
表８の説明を続けると、Ａｄｄｒｅｓｓ［６：２］＝９は、ＲＴＣ ＯＳＣセクション２１２におけるクロック状態ビットが、良好なクロックを意味するようにセットされることを示す。あるいは（もしビット８が“１”なら）、ベースバンド処理セクション２０４が、ＲＦ処理セクション２０２によるクロック状態ビットの出力を要求していることを示す。Ａｄｄｒｅｓｓ［６：２］＝１０は、ＲＦ処理セクション２０２がＳＧＮＭＡＧ信号線上に提供する信号を（例えば、マルチプレクサを介して）制御する。初期設定は符号ビットおよびマグニチュード・ビットの情報となっているか、あるいはその代わりにＯＳＣＣＬＫ信号となっている。
【００５６】
図５を参照すると、ＲＦ処理セクション２０２とベースバンド処理セクション２０４をインターフェースする方法を説明するフローチャート５００が示されている。具体的には、ベースバンド処理セクション２０４へのＳＰＳ信号サンプルのシリアル通信に関し、ＲＦ処理セクション２０２はＳＧＮＭＡＧ信号線に符号ビット３０６をセットし（ステップ５０２）、そしてＡＣＱＣＬＫ線上に立下りエッジ３１０を提供する（ステップ５０４）。その後、ＲＦ処理セクション２０２は、ＳＧＮＭＡＧ信号線上にマグニチュード・ビット３０８をセットし（ステップ５０６）、そしてＡＣＱＣＬＫ信号線上に立上りエッジ３１２を提供する（ステップ５０８）。この手順は、ベースバンド処理セクション２０４に送信される、符号ビットとマグニチュード・ビットのサンプルのペアそれぞれについて繰り返される。従って、ＳＰＳ信号データはベースバンド処理セクション２０４にシリアルに伝送される。
【００５７】
ＲＦ処理セクション２０２とベースバンド処理セクション２０４の間のメッセージ送信に関し、マスタ・デバイス（たいていベースバンド処理セクション２０４）が、メッセージ・シリアル・インターフェース２０８上で、データを送信、あるいは受信する必要があるかを決定する（ステップ５１０）。もし必要であれば、ベースバンド処理セクション２０４は、そのメッセージがファスト・ライト・メッセージかどうかを決定する（ステップ５１２）。もしそのメッセージがファスト・ライト・メッセージであれば、ベースバンド処理セクション２０４（それがデータを送信する場合）、もしくはＲＦセクション２０２（それがデータを送信する場合）が、適切なシリアル・メッセージ・データ線上に８つのデータ・ビットをシリアルにセットする。それぞれのデータビットは、各データ・ビットに対応したメッセージ・クロック４０４の遷移によって、シフトインされる（ステップ５１４）。そうでない場合には、ベースバンド処理セクション２０４、もしくはＲＦ処理セクション２０２は、３２のデータ・ビットを適切なシリアル・メッセージ線上にシリアルにセットし、それぞれのデータ・ビットはメッセージ・クロック４０４の遷移によってシフトインされる（ステップ５１６）。
【００５８】
スレーブ選択信号線は、ベースバンド処理セクション２０４とＲＦ処理セクション２０２の間で、タイミングを転送するために利用することができる。具体的には、ＣＯＵＮＴ［１９：０］出力は（表６のＯｕｔ＿Ｄａｔ＝８参照）、ＲＦ処理セクション２０２に存在するカウンタの値を表しており、その値はＲＦ処理セクション２０２のデュアル・スロープＡ／Ｄ変換器のサンプリング・フェーズを示す。スレーブ選択信号線は、ＲＦ処理セクション２０２におけるＤＳＰタイミングをラッチする回路に接続されている。従って、ＣＯＵＮＴ値は、スレーブ選択信号線がＣＯＵＮＴの出力を要求するメッセージを生起して、ＣＯＵＮＴの値を送信のためにシフト・レジスタにラッチする時点でのカウンタの値である。ベースバンド処理セクション２０４においては、スレーブ選択信号は、スレーブ選択信号が非アサートされている場合（それは、ＲＦ処理セクション２０２がＣＯＵＮＴをラッチしている場合でもある）に、カウンタ（あるいは他の時間を示すもの）をラッチする。
【００５９】
従って、Ａ／Ｄサンプル・タイミングは、ベースバンド処理セクション２０４のタイミングに関連している。ＳＨＩＦＴ［１９：０」の入力（表８のＡｄｄｒｅｓｓ＝６参照）は、Ａ／Ｄタイミングを、ベースバンド処理セクション２０４のタイミングから所望のオフセットだけシフトさせるために使用される。その結果、ベースバンド処理セクション２０４は、余分なインターフェース線を使用せずに、ＲＦ処理セクション２０２のタイミングを変えることができる。
【００６０】
従って、本発明のシステムおよび方法は、ＲＦ処理セクション２０２とベースバンド処理セクション２０４の間のインターフェース（およびインターフェースを運用するまたは提供する方法）を提供する。そのインターフェースは、それら二つの処理セクションの間で、ＳＰＳ信号サンプルの送信と同じように、汎用のメッセージ送信を、過度に複雑とすることなくサポートする。
【００６１】
上述した発明の好適な実施形態の説明は、図解と解説を目的として提示されている。本発明を余すところ無く記述したり、開示された形態に厳密に制限することを意図するものではない。上述した教示の内容に則り、多種多様な変形、変更が可能である。本発明の範囲は、発明の詳細な説明によって制限されるものではないことを意図するものである。
【００６２】
【表１】
【００６３】
【表２】
【００６４】
【表３】
【００６５】
【表４Ａ】
【００６６】
【表４Ｂ】
【００６７】
【表５】
【００６８】
【表６】
【００６９】
【表７】
【００７０】
【表８】
【図面の簡単な説明】
【００７１】
（図面の簡単な説明）
図面内の構成要素は必ずしも実物大ではなく、本発明の原理を図解すべく強調されている場合がある。全図面にわたり、同一参照番号により同一要素を示す。
【図１】図１は、従来のＧＰＳ ＲＦチップとベースバンド・チップの間のインターフェースを示す。
【図２】図２は、メッセージ・シリアル・インターフェースとデータ・シリアル・インターフェースを含むインターフェースによって、ベースバンド処理セクションに接続されたＲＦ処理セクションを含む衛星測位システムの受信機を示す。
【図３】図３は、図２で示されたデータ・シリアル・インターフェースを形成する、データ・クロック信号線とデータ・ビット信号線でそれぞれ伝送されるデータ・クロックとデータ信号の関連性を示すタイミング図を示す。
【図４】図４は、図２で示されたメッセージ・シリアル・インターフェースを部分的に形成する、メッセージ・クロック信号線とメッセージ・データ・ビット信号線でそれぞれ伝送されるメッセージ・クロックとメッセージ・データ・ビットの関連性を示すタイミング図を示す。
【図５】図５は、ＲＦ処理セクションとベースバンド処理セクションをインターフェースで接続する方法を示す。
【特許請求の範囲】
【請求項１】
無線周波数（ＲＦ；Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）信号を処理するＲＦセクションを、ベースバンド信号を処理するベースバンド・セクションへ結合する、ＲＦからベースバンドへのインターフェースであって：
ＲＦセクションとベースバンド・セクションの間でのメッセージの通信のための双方向のメッセージ・シリアル・インターフェースと；
ＲＦセクションからベースバンド・セクションへのデータの通信のためのデータ・シリアル・インターフェース
を備えるインターフェース。
【請求項２】
前記データ・シリアル・インターフェースが、単一のデータ・ビット信号線を備える、請求項１のインターフェース。
【請求項３】
前記データ・シリアル・インターフェースが、データ・クロック信号線と、単一のデータ・ビット信号線を備える、請求項１のインターフェース。
【請求項４】
前記データ・シリアル・インターフェースが、データ・クロック信号線と、データ・ビット信号線を備え；
そのデータ・クロック信号線が、立上りエッジと立下りエッジを備えるデータ・クロックを伝送し；
そのデータ・ビット信号線が、第１のデータ・ビットと第２のデータ・ビットを備えるデータ信号を伝送し；
その第１のデータ・ビットが、データ・クロックの立上りエッジにおいて有効であり、その第２のデータ・ビットが、データ・クロックの立下りエッジにおいて有効である、請求項１のインターフェース。
【請求項５】
前記第１のデータ・ビットが、符号ビットである、請求項４のインターフェース。
【請求項６】
前記第２のデータ・ビットが、マグニチュード・ビットである、請求項４のインターフェース。
【請求項７】
前記メッセージ・シリアル・インターフェースが、メッセージ・イン信号線、メッセージ・アウト信号線、およびメッセージ・クロック信号線を備える、請求項１のインターフェース。
【請求項８】
前記メッセージ・シリアル・インターフェースが、さらにスレーブ選択信号線を備える、請求項７のインターフェース。
【請求項９】
無線周波数（ＲＦ；Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）信号を処理するＲＦセクションを、ベースバンド信号を処理するベースバンド・セクションへ、インターフェースで接続する方法であって：
メッセージ・シリアル・インターフェース上で、ＲＦセクションとベースバンド・セクションの間で双方向に、シリアルにメッセージを通信する工程と；
データ・シリアル・インターフェース上で、ＲＦセクションからベースバンド・セクションへ、シリアルにデータを通信する工程
を備える方法。
【請求項１０】
前記シリアルにデータを通信する工程が、単一のデータ・ビット信号線上でシリアルにデータを通信する工程を備える、請求項９の方法。
【請求項１１】
前記シリアルにデータを通信する工程が、データ・クロック信号線とデータ・ビット信号線を用いて、シリアルにデータを通信する工程を備え：
そのデータ・クロック信号線が、立上りエッジと立下りエッジを備えるデータ・クロックを伝送し；
そのデータ・ビット信号線が、第１のデータ・ビットと第２のデータ・ビットを備えるデータ信号を伝送し；
その第１のデータ・ビットが、データ・クロックの立上りエッジにおいて有効であり、その第２のデータ・ビットが、データ・クロックの立下りエッジにおいて有効である、請求項９の方法。
【請求項１２】
前記第１のデータ・ビットが、符号ビットである、請求項１１の方法。
【請求項１３】
前記第２のデータ・ビットが、マグニチュード・ビットである、請求項１１の方法。
【請求項１４】
前記シリアルにメッセージを通信する工程が、メッセージ・イン信号線、メッセージ・アウト信号線、およびメッセージ・クロック信号線を用いて、シリアルにメッセージを通信する工程を備える、請求項９の方法。
【請求項１５】
無線周波数（ＲＦ；Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）信号を処理するＲＦセクションを、ベースバンド信号を処理するベースバンド・セクションへ結合する、ＲＦからベースバンドへのインターフェースであって：
ＲＦセクションとベースバンド・セクションの間で通信するための、双方向のメッセージ・シリアル・インターフェースであって：
メッセージ・クロック線と；
メッセージ・イン信号線と；
メッセージ・アウト信号線を備え；
そのメッセージ・アウト信号線が、予め定められたＲＦセクションのメッセージ群から選択されるメッセージを表現する出力ビット・ストリームを伝送し、
その予め定められたＲＦセクションのメッセージ群が、ＲＦセクションの電力制御メッセージと、ＲＦセクションのテスト・メッセージを備える、メッセージ・シリアル・インターフェース
を備えるインターフェース。
【請求項１６】
前記予め定められたメッセージ群が、さらにＲＦセクションのプログラマブル・クロック・シンセサイザ・メッセージを備える、請求項１５のインターフェース。
【請求項１７】
前記プログラマブル・クロック・シンセサイザ・メッセージが、基準分周値を備える、請求項１６のインターフェース。
【請求項１８】
前記基準分周値が、整数の分周値である、請求項１７のインターフェース。
【請求項１９】
前記基準分周値が、分数の分周値である、請求項１７のインターフェース。
【請求項２０】
前記予め定められたメッセージ群が、さらにメッセージ・クロック線のメッセージ・クロックを選択するためのクロック出力選択メッセージを備える、請求項１５のインターフェース。
【請求項２１】
前記メッセージ・イン信号線が、予め定められたベースバンド・セクションのメッセージ群から選択されたメッセージを表現する入力ビット・ストリームを伝送し、
その予め定められたベースバンド・セクションのメッセージ群が、クロック状態メッセージと、アナログ測定メッセージを備える、請求項１５のインターフェース。
【請求項２２】
前記予め定められたベースバンド・セクションのメッセージ群が、さらにチャンネル変換回数メッセージを備える、請求項２１のインターフェース。
【請求項２３】
前記アナログ測定メッセージが、複数のアナログ入力チャンネルのうちの少なくとも１つに対するアナログ測定メッセージを備える、請求項２１のインターフェース。
【請求項２４】
データ・クロック信号線と、データ・ビット信号線を備えるデータ・シリアル・インターフェースをさらに備える、請求項１５のインターフェース。
【請求項２５】
前記データ・クロック信号線が、立上りエッジと立下りエッジを備えるデータ・クロックを伝送し；
前記データ・ビット信号線が、第１のデータ・ビットと第２のデータ・ビットを備えるデータ信号を伝送し；
その第１のデータ・ビットが、データ・クロックの立上りエッジにおいて有効であり、その第２のデータ・ビットが、データ・クロックの立下りエッジにおいて有効である、請求項２４のインターフェース。
【請求項２６】
前記第１のデータ・ビットが、符号ビットであり、前記第２のデータ・ビットが、マグニチュード・ビットである、請求項２５のインターフェース。
【請求項２７】
衛星測位システムの受信機のためのＲＦフロントエンドであって、
衛星測位システム信号を受信するためのＲＦ入力を備えるＲＦ処理セクションと；
そのＲＦ処理セクションに結合された、ＲＦからベースバンドへのインターフェースであって：
ＲＦ処理セクションとベースバンド処理セクションの間でメッセージを通信するための双方向のメッセージ・シリアル・インターフェースと；
ＲＦ処理セクションからベースバンド処理セクションへデータを通信するためのデータ・シリアル・インターフェースを備えるインターフェース
を備える、ＲＦフロントエンド。
【請求項２８】
前記ＲＦ処理セクションが、ＳｉＲＦＳｔａｒIIIのＲＦ処理セクションを備える、請求項２７のＲＦフロントエンド。
【請求項２９】
前記メッセージ・シリアル・インターフェースが：
メッセージ・クロック線と；
メッセージ・イン信号線と；
メッセージ・アウト信号線を備え；
そのメッセージ・アウト信号線が、予め定められたＲＦセクションのメッセージ群から選択されるメッセージを表現する出力ビット・ストリームを伝送する、請求項２７のＲＦフロントエンド。
【請求項３０】
前記ＲＦセクションのメッセージ群が、ＲＦセクションの電力制御メッセージと、ＲＦセクションのテスト・メッセージを備える、請求項２９のＲＦフロントエンド。
【請求項３１】
前記予め定められたメッセージ群が、さらにメッセージ・クロック線のメッセージ・クロックを選択するためのクロック出力選択メッセージを備える、請求項３０のＲＦフロントエンド。
【請求項３２】
前記メッセージ・イン信号線が、予め定められたベースバンド・セクションのメッセージ群から選択されるメッセージを表現する入力ビット・ストリームを伝送し、その予め定められたベースバンド・セクションのメッセージ群が、クロック状態メッセージとアナログ測定メッセージを備える、請求項２９のＲＦフロントエンド。
【請求項３３】
前記アナログ測定メッセージが、複数のアナログ入力チャンネルのうちの少なくとも１つに対するアナログ測定メッセージを備える、請求項３２のＲＦフロントエンド。
【請求項３４】
前記データ・シリアル・インターフェースが、データ・クロック信号線と、データ・ビット信号線を備える、請求項２７のＲＦフロントエンド。
【請求項３５】
前記データ・クロック信号線が、立上りエッジと立下りエッジを備えるデータ・クロックを伝送し；
前記データ・ビット信号線が、第１のデータ・ビットと第２のデータ・ビットを備えるデータ信号を伝送し；
その第１のデータ・ビットが、データ・クロックの立上りエッジで有効であり、その第２のデータ・ビットが、データ・クロックの立下りエッジで有効である、請求項３４のＲＦフロントエンド。
【請求項３６】
前記第１のデータ・ビットが、符号ビットである、請求項３５のＲＦフロントエンド。
【請求項３７】
前記第２のデータ・ビットが、マグニチュード・ビットである、請求項３５のＲＦフロントエンド。
【請求項３８】
衛星測位システムの受信機のためのベースバンド・バックエンドであって、
デジタル装置と通信するためのアドレス、データ、およびコントロール線の少なくとも１つを備えるベースバンド処理セクションと；
そのベースバンド処理セクションに結合された、ＲＦからベースバンドへのインターフェースであって：
ＲＦ処理セクションとベースバンド処理セクションの間でメッセージを通信するための双方向のメッセージ・シリアル・インターフェースと；
ＲＦ処理セクションからベースバンド処理セクションへデータを通信するためのデータ・シリアル・インターフェースを備えるインターフェース
を備えるベースバンド・バックエンド。
【請求項３９】
前記ベースバンド処理セクションが、ＳｉＲＦＳｔａｒIIIのベースバンド処理セクションを備える、請求項３８のベースバンド・バックエンド。
【請求項４０】
前記メッセージ・シリアル・インターフェースが：
メッセージ・クロック線と；
メッセージ・イン信号線と；
メッセージ・アウト信号線を備え；
前記メッセージ・アウト信号線が、予め定められたＲＦセクションのメッセージ群から選択されるメッセージを表現する出力ビット・ストリームを伝送する、請求項３８のベースバンド・バックエンド。
【請求項４１】
前記ＲＦセクションのメッセージ群が、ＲＦセクションの電力制御メッセージと、ＲＦセクションのテスト・メッセージを備える、請求項４０のベースバンド・バックエンド。
【請求項４２】
前記予め定められたメッセージ群が、さらにメッセージ・クロック線のメッセージ・クロックを選択するためのクロック出力選択メッセージを備える、請求項４１のベースバンド・バックエンド。
【請求項４３】
前記メッセージ・イン信号線が、予め定められたベースバンド・セクションのメッセージ群から選択されるメッセージを表現する入力ビット・ストリームを伝送し、その予め定められたベースバンド・セクションのメッセージ群が、クロック状態メッセージと、アナログ測定メッセージを備える、請求項４０のベースバンド・バックエンド。
【請求項４４】
前記アナログ測定メッセージが、複数のアナログ入力チャンネルのうちの少なくとも１つに対するアナログ測定メッセージを備える、請求項４３のベースバンド・バックエンド。
【請求項４５】
前記データ・シリアル・インターフェースが、データ・クロック信号線と、データ・ビット信号線を備える、請求項３８のベースバンド・バックエンド。
【請求項４６】
前記データ・クロック信号線が、立上りエッジと立下りエッジを備えるデータ・クロックを伝送し；
前記データ・ビット信号線が、第１のデータ・ビットと第２データ・ビットを備えるデータ信号を伝送し；
その第１のデータ・ビットが、データ・クロックの立上りエッジにおいて有効であり、その第２のデータ・ビットが、データ・クロックの立下りエッジにおいて有効である、請求項４５のベースバンド・バックエンド。
【請求項４７】
前記第１のデータ・ビットが、符号ビットである、請求項４６のベースバンド・バックエンド。
【請求項４８】
前記第２のデータ・ビットが、マグニチュード・ビットである、請求項４６のベースバンド・バックエンド。
【請求項４９】
衛星測位システムの受信機であって：
ＲＦ処理セクションと、衛星測位システム信号を受信するためのＲＦ入力を備えるＲＦフロントエンドと；
ベースバンド処理セクションと、デジタル装置と通信するためのアドレス、データ、およびコントロール線の少なくとも１つを備えるベースバンド・バックエンドと；
ＲＦ処理セクションとベースバンド処理セクションの間に結合された、ＲＦからベースバンドへのインターフェースであって：
ＲＦ処理セクションとベースバンド処理セクションの間でメッセージを通信するための双方向のメッセージ・シリアル・インターフェースと；
ＲＦ処理セクションからベースバンド処理セクションへデータを通信するためのデータ・シリアル・インターフェースを備えるインターフェース
を備える衛星測位システムの受信機。
【請求項５０】
前記ＲＦ処理セクションが、ＳｉＲＦＳｔａｒIIIのＲＦ処理セクションを備える、請求項４９の衛星測位システムの受信機。
【請求項５１】
前記メッセージ・シリアル・インターフェースが：
メッセージ・クロック線と；
メッセージ・イン信号線と；
メッセージ・アウト信号線を備え；
そのメッセージ・アウト信号線が、予め定められたＲＦセクションのメッセージ群から選択されるメッセージを表現する出力ビット・ストリームを伝送する、請求項４９の衛星測位システムの受信機。
【請求項５２】
前記ＲＦセクションのメッセージ群が、ＲＦセクションの電力制御メッセージと、ＲＦセクションのテスト・メッセージを備える、請求項５１の衛星測位システムの受信機。
【請求項５３】
前記予め定められたメッセージ群が、さらにメッセージ・クロック線のメッセージ・クロックを選択するためのクロック出力選択メッセージを備える、請求項５２の衛星測位システムの受信機。
【請求項５４】
前記メッセージ・イン信号線が、予め定められたベースバンド・セクションのメッセージ群から選択されるメッセージを表現する入力ビット・ストリームを伝送し、その予め定められたベースバンド・セクションのメッセージ群が、クロック状態メッセージと、アナログ測定メッセージを備える、請求項５１の衛星測位システムの受信機。
【請求項５５】
前記アナログ測定メッセージが、複数のアナログ入力チャンネルのうちの少なくとも１つに対するアナログ測定メッセージを備える、請求項５４の衛星測位システムの受信機。
【請求項５６】
前記データ・シリアル・インターフェースが、データ・クロック信号線と、データ・ビット信号線を備える、請求項４９の衛星測位システムの受信機。
【請求項５７】
前記データ・クロック信号線が、立上りエッジと立下りエッジを備えるデータ・クロックを伝送し；
前記データ・ビット信号線が、第１のデータ・ビットと、第２のデータ・ビットを備えるデータ信号を伝送し；
その第１のデータ・ビットが、データ・クロックの立上りエッジにおいて有効であり、その第２のデータ・ビットが、データ・クロックの立下りエッジにおいて有効である、請求項５６の衛星測位システムの受信機。
【請求項５８】
前記第１のデータ・ビットが、符号ビットである、請求項５７の衛星測位システムの受信機。
【請求項５９】
前記第２のデータ・ビットが、マグニチュード・ビットである、請求項５７の衛星測位システムの受信機。
【請求項６０】
前記ベースバンド処理セクションが、ＳｉＲＦＳｔａｒIIIのベースバンド処理セクションを備える、請求項４９の衛星測位システムの受信機。
【請求項１】
無線周波数（ＲＦ；Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）信号を処理するＲＦセクションを、ベースバンド信号を処理するベースバンド・セクションへ結合する、ＲＦからベースバンドへのインターフェースであって：
ＲＦセクションとベースバンド・セクションの間でのメッセージの通信のための双方向のメッセージ・シリアル・インターフェースと；
ＲＦセクションからベースバンド・セクションへのデータの通信のためのデータ・シリアル・インターフェース
を備えるインターフェース。
【請求項２】
前記データ・シリアル・インターフェースが、単一のデータ・ビット信号線を備える、請求項１のインターフェース。
【請求項３】
前記データ・シリアル・インターフェースが、データ・クロック信号線と、単一のデータ・ビット信号線を備える、請求項１のインターフェース。
【請求項４】
前記データ・シリアル・インターフェースが、データ・クロック信号線と、データ・ビット信号線を備え；
そのデータ・クロック信号線が、立上りエッジと立下りエッジを備えるデータ・クロックを伝送し；
そのデータ・ビット信号線が、第１のデータ・ビットと第２のデータ・ビットを備えるデータ信号を伝送し；
その第１のデータ・ビットが、データ・クロックの立上りエッジにおいて有効であり、その第２のデータ・ビットが、データ・クロックの立下りエッジにおいて有効である、請求項１のインターフェース。
【請求項５】
前記第１のデータ・ビットが、符号ビットである、請求項４のインターフェース。
【請求項６】
前記第２のデータ・ビットが、マグニチュード・ビットである、請求項４のインターフェース。
【請求項７】
前記メッセージ・シリアル・インターフェースが、メッセージ・イン信号線、メッセージ・アウト信号線、およびメッセージ・クロック信号線を備える、請求項１のインターフェース。
【請求項８】
前記メッセージ・シリアル・インターフェースが、さらにスレーブ選択信号線を備える、請求項７のインターフェース。
【請求項９】
無線周波数（ＲＦ；Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）信号を処理するＲＦセクションを、ベースバンド信号を処理するベースバンド・セクションへ、インターフェースで接続する方法であって：
メッセージ・シリアル・インターフェース上で、ＲＦセクションとベースバンド・セクションの間で双方向に、シリアルにメッセージを通信する工程と；
データ・シリアル・インターフェース上で、ＲＦセクションからベースバンド・セクションへ、シリアルにデータを通信する工程
を備える方法。
【請求項１０】
前記シリアルにデータを通信する工程が、単一のデータ・ビット信号線上でシリアルにデータを通信する工程を備える、請求項９の方法。
【請求項１１】
前記シリアルにデータを通信する工程が、データ・クロック信号線とデータ・ビット信号線を用いて、シリアルにデータを通信する工程を備え：
そのデータ・クロック信号線が、立上りエッジと立下りエッジを備えるデータ・クロックを伝送し；
そのデータ・ビット信号線が、第１のデータ・ビットと第２のデータ・ビットを備えるデータ信号を伝送し；
その第１のデータ・ビットが、データ・クロックの立上りエッジにおいて有効であり、その第２のデータ・ビットが、データ・クロックの立下りエッジにおいて有効である、請求項９の方法。
【請求項１２】
前記第１のデータ・ビットが、符号ビットである、請求項１１の方法。
【請求項１３】
前記第２のデータ・ビットが、マグニチュード・ビットである、請求項１１の方法。
【請求項１４】
前記シリアルにメッセージを通信する工程が、メッセージ・イン信号線、メッセージ・アウト信号線、およびメッセージ・クロック信号線を用いて、シリアルにメッセージを通信する工程を備える、請求項９の方法。
【請求項１５】
無線周波数（ＲＦ；Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）信号を処理するＲＦセクションを、ベースバンド信号を処理するベースバンド・セクションへ結合する、ＲＦからベースバンドへのインターフェースであって：
ＲＦセクションとベースバンド・セクションの間で通信するための、双方向のメッセージ・シリアル・インターフェースであって：
メッセージ・クロック線と；
メッセージ・イン信号線と；
メッセージ・アウト信号線を備え；
そのメッセージ・アウト信号線が、予め定められたＲＦセクションのメッセージ群から選択されるメッセージを表現する出力ビット・ストリームを伝送し、
その予め定められたＲＦセクションのメッセージ群が、ＲＦセクションの電力制御メッセージと、ＲＦセクションのテスト・メッセージを備える、メッセージ・シリアル・インターフェース
を備えるインターフェース。
【請求項１６】
前記予め定められたメッセージ群が、さらにＲＦセクションのプログラマブル・クロック・シンセサイザ・メッセージを備える、請求項１５のインターフェース。
【請求項１７】
前記プログラマブル・クロック・シンセサイザ・メッセージが、基準分周値を備える、請求項１６のインターフェース。
【請求項１８】
前記基準分周値が、整数の分周値である、請求項１７のインターフェース。
【請求項１９】
前記基準分周値が、分数の分周値である、請求項１７のインターフェース。
【請求項２０】
前記予め定められたメッセージ群が、さらにメッセージ・クロック線のメッセージ・クロックを選択するためのクロック出力選択メッセージを備える、請求項１５のインターフェース。
【請求項２１】
前記メッセージ・イン信号線が、予め定められたベースバンド・セクションのメッセージ群から選択されたメッセージを表現する入力ビット・ストリームを伝送し、
その予め定められたベースバンド・セクションのメッセージ群が、クロック状態メッセージと、アナログ測定メッセージを備える、請求項１５のインターフェース。
【請求項２２】
前記予め定められたベースバンド・セクションのメッセージ群が、さらにチャンネル変換回数メッセージを備える、請求項２１のインターフェース。
【請求項２３】
前記アナログ測定メッセージが、複数のアナログ入力チャンネルのうちの少なくとも１つに対するアナログ測定メッセージを備える、請求項２１のインターフェース。
【請求項２４】
データ・クロック信号線と、データ・ビット信号線を備えるデータ・シリアル・インターフェースをさらに備える、請求項１５のインターフェース。
【請求項２５】
前記データ・クロック信号線が、立上りエッジと立下りエッジを備えるデータ・クロックを伝送し；
前記データ・ビット信号線が、第１のデータ・ビットと第２のデータ・ビットを備えるデータ信号を伝送し；
その第１のデータ・ビットが、データ・クロックの立上りエッジにおいて有効であり、その第２のデータ・ビットが、データ・クロックの立下りエッジにおいて有効である、請求項２４のインターフェース。
【請求項２６】
前記第１のデータ・ビットが、符号ビットであり、前記第２のデータ・ビットが、マグニチュード・ビットである、請求項２５のインターフェース。
【請求項２７】
衛星測位システムの受信機のためのＲＦフロントエンドであって、
衛星測位システム信号を受信するためのＲＦ入力を備えるＲＦ処理セクションと；
そのＲＦ処理セクションに結合された、ＲＦからベースバンドへのインターフェースであって：
ＲＦ処理セクションとベースバンド処理セクションの間でメッセージを通信するための双方向のメッセージ・シリアル・インターフェースと；
ＲＦ処理セクションからベースバンド処理セクションへデータを通信するためのデータ・シリアル・インターフェースを備えるインターフェース
を備える、ＲＦフロントエンド。
【請求項２８】
前記ＲＦ処理セクションが、ＳｉＲＦＳｔａｒIIIのＲＦ処理セクションを備える、請求項２７のＲＦフロントエンド。
【請求項２９】
前記メッセージ・シリアル・インターフェースが：
メッセージ・クロック線と；
メッセージ・イン信号線と；
メッセージ・アウト信号線を備え；
そのメッセージ・アウト信号線が、予め定められたＲＦセクションのメッセージ群から選択されるメッセージを表現する出力ビット・ストリームを伝送する、請求項２７のＲＦフロントエンド。
【請求項３０】
前記ＲＦセクションのメッセージ群が、ＲＦセクションの電力制御メッセージと、ＲＦセクションのテスト・メッセージを備える、請求項２９のＲＦフロントエンド。
【請求項３１】
前記予め定められたメッセージ群が、さらにメッセージ・クロック線のメッセージ・クロックを選択するためのクロック出力選択メッセージを備える、請求項３０のＲＦフロントエンド。
【請求項３２】
前記メッセージ・イン信号線が、予め定められたベースバンド・セクションのメッセージ群から選択されるメッセージを表現する入力ビット・ストリームを伝送し、その予め定められたベースバンド・セクションのメッセージ群が、クロック状態メッセージとアナログ測定メッセージを備える、請求項２９のＲＦフロントエンド。
【請求項３３】
前記アナログ測定メッセージが、複数のアナログ入力チャンネルのうちの少なくとも１つに対するアナログ測定メッセージを備える、請求項３２のＲＦフロントエンド。
【請求項３４】
前記データ・シリアル・インターフェースが、データ・クロック信号線と、データ・ビット信号線を備える、請求項２７のＲＦフロントエンド。
【請求項３５】
前記データ・クロック信号線が、立上りエッジと立下りエッジを備えるデータ・クロックを伝送し；
前記データ・ビット信号線が、第１のデータ・ビットと第２のデータ・ビットを備えるデータ信号を伝送し；
その第１のデータ・ビットが、データ・クロックの立上りエッジで有効であり、その第２のデータ・ビットが、データ・クロックの立下りエッジで有効である、請求項３４のＲＦフロントエンド。
【請求項３６】
前記第１のデータ・ビットが、符号ビットである、請求項３５のＲＦフロントエンド。
【請求項３７】
前記第２のデータ・ビットが、マグニチュード・ビットである、請求項３５のＲＦフロントエンド。
【請求項３８】
衛星測位システムの受信機のためのベースバンド・バックエンドであって、
デジタル装置と通信するためのアドレス、データ、およびコントロール線の少なくとも１つを備えるベースバンド処理セクションと；
そのベースバンド処理セクションに結合された、ＲＦからベースバンドへのインターフェースであって：
ＲＦ処理セクションとベースバンド処理セクションの間でメッセージを通信するための双方向のメッセージ・シリアル・インターフェースと；
ＲＦ処理セクションからベースバンド処理セクションへデータを通信するためのデータ・シリアル・インターフェースを備えるインターフェース
を備えるベースバンド・バックエンド。
【請求項３９】
前記ベースバンド処理セクションが、ＳｉＲＦＳｔａｒIIIのベースバンド処理セクションを備える、請求項３８のベースバンド・バックエンド。
【請求項４０】
前記メッセージ・シリアル・インターフェースが：
メッセージ・クロック線と；
メッセージ・イン信号線と；
メッセージ・アウト信号線を備え；
前記メッセージ・アウト信号線が、予め定められたＲＦセクションのメッセージ群から選択されるメッセージを表現する出力ビット・ストリームを伝送する、請求項３８のベースバンド・バックエンド。
【請求項４１】
前記ＲＦセクションのメッセージ群が、ＲＦセクションの電力制御メッセージと、ＲＦセクションのテスト・メッセージを備える、請求項４０のベースバンド・バックエンド。
【請求項４２】
前記予め定められたメッセージ群が、さらにメッセージ・クロック線のメッセージ・クロックを選択するためのクロック出力選択メッセージを備える、請求項４１のベースバンド・バックエンド。
【請求項４３】
前記メッセージ・イン信号線が、予め定められたベースバンド・セクションのメッセージ群から選択されるメッセージを表現する入力ビット・ストリームを伝送し、その予め定められたベースバンド・セクションのメッセージ群が、クロック状態メッセージと、アナログ測定メッセージを備える、請求項４０のベースバンド・バックエンド。
【請求項４４】
前記アナログ測定メッセージが、複数のアナログ入力チャンネルのうちの少なくとも１つに対するアナログ測定メッセージを備える、請求項４３のベースバンド・バックエンド。
【請求項４５】
前記データ・シリアル・インターフェースが、データ・クロック信号線と、データ・ビット信号線を備える、請求項３８のベースバンド・バックエンド。
【請求項４６】
前記データ・クロック信号線が、立上りエッジと立下りエッジを備えるデータ・クロックを伝送し；
前記データ・ビット信号線が、第１のデータ・ビットと第２データ・ビットを備えるデータ信号を伝送し；
その第１のデータ・ビットが、データ・クロックの立上りエッジにおいて有効であり、その第２のデータ・ビットが、データ・クロックの立下りエッジにおいて有効である、請求項４５のベースバンド・バックエンド。
【請求項４７】
前記第１のデータ・ビットが、符号ビットである、請求項４６のベースバンド・バックエンド。
【請求項４８】
前記第２のデータ・ビットが、マグニチュード・ビットである、請求項４６のベースバンド・バックエンド。
【請求項４９】
衛星測位システムの受信機であって：
ＲＦ処理セクションと、衛星測位システム信号を受信するためのＲＦ入力を備えるＲＦフロントエンドと；
ベースバンド処理セクションと、デジタル装置と通信するためのアドレス、データ、およびコントロール線の少なくとも１つを備えるベースバンド・バックエンドと；
ＲＦ処理セクションとベースバンド処理セクションの間に結合された、ＲＦからベースバンドへのインターフェースであって：
ＲＦ処理セクションとベースバンド処理セクションの間でメッセージを通信するための双方向のメッセージ・シリアル・インターフェースと；
ＲＦ処理セクションからベースバンド処理セクションへデータを通信するためのデータ・シリアル・インターフェースを備えるインターフェース
を備える衛星測位システムの受信機。
【請求項５０】
前記ＲＦ処理セクションが、ＳｉＲＦＳｔａｒIIIのＲＦ処理セクションを備える、請求項４９の衛星測位システムの受信機。
【請求項５１】
前記メッセージ・シリアル・インターフェースが：
メッセージ・クロック線と；
メッセージ・イン信号線と；
メッセージ・アウト信号線を備え；
そのメッセージ・アウト信号線が、予め定められたＲＦセクションのメッセージ群から選択されるメッセージを表現する出力ビット・ストリームを伝送する、請求項４９の衛星測位システムの受信機。
【請求項５２】
前記ＲＦセクションのメッセージ群が、ＲＦセクションの電力制御メッセージと、ＲＦセクションのテスト・メッセージを備える、請求項５１の衛星測位システムの受信機。
【請求項５３】
前記予め定められたメッセージ群が、さらにメッセージ・クロック線のメッセージ・クロックを選択するためのクロック出力選択メッセージを備える、請求項５２の衛星測位システムの受信機。
【請求項５４】
前記メッセージ・イン信号線が、予め定められたベースバンド・セクションのメッセージ群から選択されるメッセージを表現する入力ビット・ストリームを伝送し、その予め定められたベースバンド・セクションのメッセージ群が、クロック状態メッセージと、アナログ測定メッセージを備える、請求項５１の衛星測位システムの受信機。
【請求項５５】
前記アナログ測定メッセージが、複数のアナログ入力チャンネルのうちの少なくとも１つに対するアナログ測定メッセージを備える、請求項５４の衛星測位システムの受信機。
【請求項５６】
前記データ・シリアル・インターフェースが、データ・クロック信号線と、データ・ビット信号線を備える、請求項４９の衛星測位システムの受信機。
【請求項５７】
前記データ・クロック信号線が、立上りエッジと立下りエッジを備えるデータ・クロックを伝送し；
前記データ・ビット信号線が、第１のデータ・ビットと、第２のデータ・ビットを備えるデータ信号を伝送し；
その第１のデータ・ビットが、データ・クロックの立上りエッジにおいて有効であり、その第２のデータ・ビットが、データ・クロックの立下りエッジにおいて有効である、請求項５６の衛星測位システムの受信機。
【請求項５８】
前記第１のデータ・ビットが、符号ビットである、請求項５７の衛星測位システムの受信機。
【請求項５９】
前記第２のデータ・ビットが、マグニチュード・ビットである、請求項５７の衛星測位システムの受信機。
【請求項６０】
前記ベースバンド処理セクションが、ＳｉＲＦＳｔａｒIIIのベースバンド処理セクションを備える、請求項４９の衛星測位システムの受信機。
【図１】
【図２】
【図３】
【図４】
【図５】
【図２】
【図３】
【図４】
【図５】
【公表番号】特表２００７−５２１７１４（Ｐ２００７−５２１７１４Ａ）
【公表日】平成１９年８月２日（２００７．８．２）
【国際特許分類】
【出願番号】特願２００６−５０３３６８（Ｐ２００６−５０３３６８）
【出願日】平成１６年２月５日（２００４．２．５）
【国際出願番号】ＰＣＴ／ＵＳ２００４／００３４１８
【国際公開番号】ＷＯ２００４／０７５４２４
【国際公開日】平成１６年９月２日（２００４．９．２）
【出願人】（５０１３８２０８５）サーフ テクノロジー インコーポレイテッド (26)
【Ｆターム（参考）】
【公表日】平成１９年８月２日（２００７．８．２）
【国際特許分類】
【出願日】平成１６年２月５日（２００４．２．５）
【国際出願番号】ＰＣＴ／ＵＳ２００４／００３４１８
【国際公開番号】ＷＯ２００４／０７５４２４
【国際公開日】平成１６年９月２日（２００４．９．２）
【出願人】（５０１３８２０８５）サーフ テクノロジー インコーポレイテッド (26)
【Ｆターム（参考）】
[ Back to top ]