メモリ装置
【課題】安定した状態でより高密度に記憶保持が行える超伝導デジタル回路用のメモリ装置を実現する。
【解決手段】ジョセフソン接合ＪＪ1，ＪＪ2，ＪＪ3，ＪＪ4，ＪＪ5、コイルＬ12，Ｌ23，Ｌ34，Ｌ45、抵抗Ｒ1，Ｒ2，Ｒ3（＝ＲM），Ｒ4，Ｒ5、電圧端子Ｔ1，Ｔ2，Ｔ3，Ｔ4，Ｔ5を備え、所定の電圧が印可される電圧端子Ｔ3とコイルＬ23及びコイルＬ34の間の接続ノード（第２接続ノード）との間に抵抗ＲM（第２抵抗）が接続し、この接続ノードにジョセフソン接合ＪＪ3（第３ジョセフソン接合）が接続している。ジョセフソン接合ＪＪ3は、接続ノードと接地との間に接続されている。
【解決手段】ジョセフソン接合ＪＪ1，ＪＪ2，ＪＪ3，ＪＪ4，ＪＪ5、コイルＬ12，Ｌ23，Ｌ34，Ｌ45、抵抗Ｒ1，Ｒ2，Ｒ3（＝ＲM），Ｒ4，Ｒ5、電圧端子Ｔ1，Ｔ2，Ｔ3，Ｔ4，Ｔ5を備え、所定の電圧が印可される電圧端子Ｔ3とコイルＬ23及びコイルＬ34の間の接続ノード（第２接続ノード）との間に抵抗ＲM（第２抵抗）が接続し、この接続ノードにジョセフソン接合ＪＪ3（第３ジョセフソン接合）が接続している。ジョセフソン接合ＪＪ3は、接続ノードと接地との間に接続されている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、超伝導体を用いた回路によるメモリ装置及びその製造方法に関するものである。
【背景技術】
【０００２】
従来、ネットワーク機器や情報端末に搭載されて情報を記憶する装置（メモリ）には、主に半導体材料が用いられてきた。半導体を用いたメモリの１つとして、ＤＲＡＭ（Dynamic Random Access Memory）が広く使用されている（非特許文献１参照）。ＤＲＡＭの単位記憶素子（以下、メモリセルという）では、１個の蓄積容量と１個のＭＯＳＦＥＴ（Metal-oxide-semiconductor field effect transistor）からなり、選択されたメモリセルの蓄積容量に蓄えられた電荷の状態に対応する電圧を、ビット線から電気的なデジタル信号の「ｏｎ」あるいは「ｏｆｆ」として取り出すことで、記憶されているデータを読み出すようにしている。
【０００３】
しかし、ＤＲＡＭでは、電源を切ると蓄積容量の状態を維持することが不可能となり、蓄積された情報が消去されてしまう。言い換えると、ＤＲＡＭは揮発性のメモリ素子である。また、よく知られているように、ＤＲＡＭでは、データを再び書き込むリフレッシュ動作が必要となり、動作速度が低下するという欠点もある。
【０００４】
昨今のマルチメディア情報化社会の拡大、さらには、ユビキタスサービスを実現するためには、より高機能なメモリが必要とされてきている。例えば、ユビキタス端末に搭載されるメモリに求められる機能として、高速，長期保持期間，環境耐性，低消費電力などがあり、さらに、電源を切っても蓄積された情報を保持し続ける不揮発性が必須とされている。不揮発性メモリとしては、ＲＯＭ（Read only Memory）がよく知られているが、一度記憶された（書き込まれた）データは、消去不可能であり、また、再書き込みができないという大きな欠点を持っている。
【０００５】
これに対し、ＲＯＭの一種ではあるが、限定された回数のデータ消去と書き込みとを可能としたＥＥＰＲＯＭ（Electrically erasable programmable read only memory）を用いたフラッシュメモリ（Flash memory）が開発されている（特許文献１，非特許文献１，非特許文献２参照）。このフラッシュメモリは、実用的な不揮発性メモリとして、多くの分野で使用されている。
【０００６】
代表的なフラッシュメモリのメモリセルは、ＭＯＳＦＥＴのゲート電極部が、制御ゲート電極と浮遊ゲート電極を有した複数の層からなるスタックゲート（Stack gate）構造となっている。フラッシュメモリでは、浮遊ゲートに蓄積された電荷の量により、ＭＯＳＦＥＴの閾値が変化することを利用して、データの記録を可能としている。
【０００７】
フラッシュメモリのデータの書き込みは、ドレイン領域に高電圧を印加して発生したホットキャリアがゲート絶縁膜のエネルギー障壁を乗り越えることで行う。また、ゲート絶縁膜に高電界を印加してＦ−Ｎ（Fowler-Nordheim）トンネル電流を流すことで、半導体基板から浮遊ゲートに電荷（一般的には電子）を注入することで、データの書き込みが行われる。データの消去は、ゲート絶縁膜に逆方向の高電界を印加することで、浮遊ゲートから電荷を引き抜くことにより行われる。
【０００８】
フラッシュメモリは、ＤＲＡＭのようなリフレッシュ動作が不要な反面、Ｆ−Ｎトンネル現象を用いるために１８Ｖ程度の高電圧が必要となり、また、ＤＲＡＭに比べてデータの書き込み及び消去に要する時間が桁違いに長くなってしまうというの問題がある。さらに、データの書き込み・消去を繰り返すと、ゲート絶縁膜が劣化するので、書き換え回数がある程度制限されているという問題もある。
【０００９】
一方、高いパフォーマンスが必要とされるでバイス分野では、さらなる低消費電力動作と高速スイッチング動作とが求められている。これらを実現するために、超伝導体を用いたデジタル回路によるメモリ装置が提案されている（非特許文献３参照）。
【００１０】
超伝導（Superconductivity）は、超低温環境下で金属又は酸化物に生じる現象であり、電気抵抗がゼロになることからこのように呼ばれている。超伝導現象が生じる物質のことを超伝導体（Superconductor）といい、超伝導状態で流れる電流のことを超伝導電流という。１９１１年、水銀の電気抵抗が４．２Ｋでゼロになることが、ヘイケ・カメルリング・ネオス（オランダ）によって初めて報告された。この発見以降、多くの超伝導を示す元素，物質が発見されている。単体の元素で最も超伝導転移温度が高いものは、ニオブであり、この超伝導転移温度は９．３Ｋ（常圧下，大気圧下）である。
【００１１】
常圧下において超伝導を示す金属は多いが、常圧下では超伝導を示さない金属あるいは非金属元素でも、高圧下で（非金属の場合は金属化と同時に）超伝導を示すものもある。また、重い電子系における超伝導や、高温超伝導，強磁性と超伝導が共存する物質など、従来の超伝導体と性格の異なるものも発見されている。超伝導現象は、１９５７年に発表されたジョン・バーディン，レオン・クーパー、及びロバート・シェリーファーらの理論（ＢＣＳ理論）により、基本的なメカニズムが解明されている。
【００１２】
超伝導現象については、より高温で超伝導を起こす物質を探索することを中心に、発見から１００年近くを経た現在も、多くの研究が盛んになされている。しかしながら、超伝導体材料を用いた大規模で高速なメモリ装置は、実現されていない。このメモリ素子の欠如が、実用的な超伝導体デジタル回路の実現に、大きな足かせとなっていた。
【００１３】
超伝導体を用いたメモリ装置を実現するために、いくつかの試みがなされている。この代表例が、超伝導量子干渉計（Superconducting quantum interface device：ＳＱＵＩＤ）を応用するものである。ＳＱＵＩＤは、永久電流（perpetual current）や磁束量子（flux quantum）を蓄積できるため、これをメモリとして応用したものである（非特許文献４，非特許文献５参照）。しかしながら、磁束量子を扱うために、セルサイズの微細化に限界があることや、ＳＱＵＩＤを作成する技術が容易ではないため、大規模なメモリを作成することが困難であるという問題を有している。
【００１４】
また、超伝導体を用いたメモリ装置を、他のメモリ技術と組み合わせることで実現しようとする試みもある。この１つに、ジョセフソン接合（Josephson Junction）とＣＭＯＳ（Complementary Metaal-Oxide Semiconductor）とを組み合わせたメモリ装置がある（非特許文献６参照）。しかし、ＣＭＯＳを極低温下で動作させることは容易ではなく、実現に至っていない。
【００１５】
また、室温下で動作する不揮発性メモリとジョセフソン接合とを組み合わせて実現しようとするものがある（非特許文献７，非特許文献８参照）。非特許文献７に示された技術では、強磁性体の磁気抵抗を用いた強磁性体メモリ（Magnetoresist RAM：ＭＲＡＭ）を、超伝導単一磁束量子（single flux quantum：ＳＦＱ）の制御に用いている。
【００１６】
また、図１７に示すように、ＳＦＱハイブリッドＲＡＭ／超伝導ラッチングを用いたものが提案されている（特許文献２，特許文献３，非特許文献５参照）。また、random accessメモリに応用したものの報告もある（特許文献４参照）。
【００１７】
【特許文献１】特開平８−０３１９６０号公報
【特許文献２】特開２０００−２６０１８７号公報
【特許文献３】特開平１０−２６９７８３号公報
【特許文献４】特開平１０−１５４３９７号公報
【非特許文献１】サイモン・ジー著、「フィジクス・オブ・セミコンダクター・デバイス」、１９８１年、（S.M.Sze,"Physics of Semiconductor Devices",John Wiley and Sons,Inc.）
【非特許文献２】舛岡富士雄著、「不揮発性メモリーの現状と展望」、応用物理、７３巻、第９号、頁１１６６−１１７１、２００４年。
【非特許文献３】S.Yoruzu, et al. ,"Progress of Single Flux Quantum Packet Switch Technology", IEEE Transactions on Applied Superconductivity, Vol.15, No.2, pp411-414, 2005.
【非特許文献４】S.Nagasawa et al. ,"A 380 ps, 9.5mW Josephson 4-Kbit RAM Operated at a High Bit Yield", IEEE Transactions on Applied Superconductivity, Vol.5, No.2, pp2447-2452, 1995.
【非特許文献５】S.Nagasawa, et al. ,"Superconducting Lctching/SFQ Hybrid RAM", IEEE Transactions on Applied Superconductivity, Vol.11, No.1, pp533-536, 2001.
【非特許文献６】U.Ghoshal, et al. ,"SUPERCONDUCTR-SEMCONDUCTOR MEMORIES", IEEE Transactions on Applied Superconductivity, Vol.3, No.1, pp2315-2318,1993.
【非特許文献７】T.Van Duzer, "Cryogenic Memories for RSFQ Ultra-High-Speed Processor", Proceedings of the 2005 ACM/IEEE Supercomputing Conference, pp 66-68, 2005.
【非特許文献８】K.K.Likharev, et al. ,"RSFQ Logic/Memory Family: A New Josephson-Junction Technology for Sub-Teraherz-Clock-Frequency Digital Systems", IEEE Transactions on Applied Superconductivity, Vol.1, No.1, pp3-28,1991.
【非特許文献９】M.Yamaguchi, et al. ,"Effect of Grain Size on Bi4Ti3O12 Thin Film Properties", Jpn. J. Appl. Phys. Vol.37, pp.5166-5170, 1998.
【発明の開示】
【発明が解決しようとする課題】
【００１８】
しかしながら、前述したＭＲＡＭは、これ自体の集積化が困難なことや、セルアレイの選択としてのみＭＲＡＭを用いているため、高集積化の解決には至っていない。
このように、従来の技術では、超伝導デジタル回路の高集積化が容易ではなく、超伝導体を用いたデジタル回路によるメモリ装置の実現にはほど遠いのが現状である。
【００１９】
本発明は、以上のような問題点を解消するためになされたものであり、安定した状態でより高密度に記憶保持が行える超伝導デジタル回路用のメモリ装置の実現を目的とする。
【課題を解決するための手段】
【００２０】
本発明に係るメモリ装置は、入力端子及び出力端子と、入力端子と出力端子との間に直列に接続する第１コイル及び第２コイルと、所定の電圧が印可される第１電圧端子と入力端子及び第１コイルの間の第１接続ノードとの間に接続する第１抵抗と、第１接続ノードに接続する第１ジョセフソン接合と、所定の電圧が印可される第２電圧端子と第１コイル及び第２コイルの間の第２接続ノードとの間に接続する第２抵抗と、第２接続ノードに接続する第２ジョセフソン接合と、所定の電圧が印可される第３電圧端子と第２コイル及び出力端子の間の第３接続ノードとの間に接続する第３抵抗と、第３接続ノードに接続する第３ジョセフソン接合とを少なくとも備え、第２抵抗は、少なくとも第１金属，第２金属を含んだ金属酸化物層から構成され、金属酸化物層は、印加された電気信号により抵抗値が変化するものである。
【００２１】
従って、金属酸化物層の抵抗状態が変化すると、第２電圧端子に印加された電圧により第２ジョセフソン接合に入力される電流の状態が変化する。ここで、入力端子より入力される信号による電流値と、第２電圧端子に印加された電圧により第２ジョセフソン接合に入力される電流との合計が所定の値より小さければ、第２ジョセフソン接合の超伝導状態が維持される。このため、金属酸化物層の抵抗状態が変化して上記電流の合計が所定の値より小さくなると、第２ジョセフソン接合の超伝導状態は維持され、入力端子より入力された信号は、第２ジョセフソン接合を流れ、第２コイルには流れず、出力端子より出力されることがない。
【００２２】
上記メモリ装置において、入力端子には、単一磁束量子が入力されるものである。
【００２３】
また、上記メモリ装置において、金属酸化物層は、第１電圧値を超える電圧印加により第１抵抗値を持つ第１状態となり、第１電圧とは極性の異なる第２電圧値を超える電圧印加により第１抵抗値より高い第２抵抗値を持つ第２状態となる。また、金属酸化物層は、少なくとも第１金属，及び酸素から構成された基部層と、第１金属，第２金属，及び酸素から構成されて基部層の中に分散された複数の微粒子とから構成されていればよい。また、微粒子は非結晶であってもよい。また、基部層は、第１金属，第２金属，及び酸素から構成され、化学量論的組成に比較して第２金属の組成比が小さい状態であればよい。また、基部層は、第１金属，第２金属，及び酸素から構成されて非結晶であってもよい。
【００２４】
また、上記メモリ装置において、金属酸化物層は、スパッタ法により３０℃以上１８０℃未満で形成されたものであればよい。また、第１金属はチタンであり、第２金属はビスマスであり、基部層は、化学量論的組成に比較して過剰なチタンを含む層からなる非晶質状態であればよい。
【発明の効果】
【００２５】
以上説明したように、本発明によれば、所定の電圧が印可される第２電圧端子と第１コイル及び第２コイルの間の第２接続ノードとの間に接続する第２抵抗は、少なくとも第１金属，第２金属を含んだ金属酸化物層から構成し、金属酸化物層は、印加された電気信号により抵抗値が変化するものから構成したので、安定した状態でより高密度に記憶保持が行える超伝導デジタル回路用のメモリ装置が容易に実現できるという優れた効果が得られる。
【発明を実施するための最良の形態】
【００２６】
以下、本発明の実施の形態について図を参照して説明する。図１は、本発明の形態におけるメモリ装置の構成を示す等価回路である。図１に示す等価回路は、一般的なジョセフソン伝送線路（Josephson Transmission Line：ＪＴＬ）に類似した回路であるが、回路中の抵抗Ｒ3（＝ＲM）を、抵抗変化現象が発現する材料から構成していることが全く異なる。ＪＴＬについては、非特許文献８を参考にされたい。
【００２７】
図１において、Ｖ1，Ｖ2，Ｖ3，Ｖ4，Ｖ5は電源、ＪＪ1，ＪＪ2，ＪＪ3，ＪＪ4，ＪＪ5はジョセフソン接合である。また、Ｌ12，Ｌ23，Ｌ34，Ｌ45は、コイルであり、Ｒ1，Ｒ2，Ｒ3（＝ＲM），Ｒ4，Ｒ5は、抵抗であり、Ｔ1，Ｔ2，Ｔ3，Ｔ4，Ｔ5は、図示しない電圧源より発生する電圧が供給される電圧端子である。
【００２８】
このメモリ装置は、入力端子Ｔin及び出力端子Ｉinとの間に直列にコイルＬ12，Ｌ23，Ｌ34，Ｌ45が接続している。また、所定の電圧が印可される電圧端子Ｔ1と入力端子Ｔin及びコイルＬ12の間の接続ノードとの間に第１抵抗Ｒ1が接続し、この接続ノードにジョセフソン接合ＪＪ1が接続している。ジョセフソン接合ＪＪ1は接続ノードと接地との間に接続されている。また、所定の電圧が印可される電圧端子Ｔ2とコイルＬ12及びコイルＬ23の間の接続ノードとの間に抵抗Ｒ2が接続し、この接続ノードにジョセフソン接合ＪＪ2が接続している。ジョセフソン接合ＪＪ2も接続ノードと接地との間に接続されている。
【００２９】
また、所定の電圧が印可される電圧端子Ｔ3とコイルＬ23及びコイルＬ34の間の接続ノード（第２接続ノード）との間に抵抗ＲM（第２抵抗）が接続し、この接続ノードにジョセフソン接合ＪＪ3（第３ジョセフソン接合）が接続している。ジョセフソン接合ＪＪ3も接続ノードと接地との間に接続されている。また、所定の電圧が印可される電圧端子Ｔ4とコイルＬ34及びコイルＬ45の間の接続ノードとの間に抵抗Ｒ4が接続し、この接続ノードにジョセフソン接合ＪＪ4が接続している。ジョセフソン接合ＪＪ4も接続ノードと接地との間に接続されている。また、所定の電圧が印可される電圧端子Ｔ5とコイルＬ45及び出力端子Ｔoutの間の接続ノードとの間に抵抗Ｒ5が接続し、この接続ノードにジョセフソン接合ＪＪ5が接続している。ジョセフソン接合ＪＪ5も接続ノードと接地との間に接続されている。
【００３０】
また、図１に示す等価回路において、入力端子Ｔinから、入力電流Ｉinが入力される。このとき、入力電流Ｉinは、三角波の形をなし、単一磁束量子（ＳＦＱ）と同一のものである。このＳＦＱが、各々のジョセフソン接合ＪＪ1，ＪＪ2，ＪＪ3，ＪＪ4，ＪＪ5をすり抜けることができれば、示された出力端子Ｔoutに、入力したＳＦＱと同じ大きさの出力信号が現れる。上述した入力端子Ｔinから出力端子ＴoutまでのＳＦＱの流れを制御することにより、出力信号が得られる状態、もしくは、出力信号が得られない状態とすることで、メモリ機能を持たせることができる。具体的には、抵抗ＲM（Ｒ3）を抵抗変化現象を発現する材料から構成することで実現する。
【００３１】
抵抗ＲMは、高抵抗状態（High-Resistance State：ＨＲＳ）と低抵抗状態（Low-Resistance State：ＬＲＳ）の２つの状態を持つ。この状態は、後に具体的に説明するが、外部からの電気信号（直流電圧やパルス電圧など）により、抵抗値が、繰り返し高くなりまた低くなるものである。言い換えると、抵抗ＲMは、ＨＲＳとＬＲＳとが、外部からの電気信号により制御可能な素子である。
【００３２】
ＳＦＱを制御する図１に示す回路の場合、抵抗ＲMの抵抗状態がＬＲＳの場合、他の抵抗Ｒ１、Ｒ２、Ｒ４、Ｒ５と同じ抵抗値である。また、抵抗ＲMの抵抗状態が、ＨＲＳの場合、ＬＲＳの場合の抵抗値よりも数桁大きい。従って、ＨＲＳの時の抵抗ＲMの抵抗値をＲM,HRS、ＬＲＳ時の抵抗ＲMの抵抗値をＲM,LRSとすると、ＲM,HRS＞＞ＲM,LRS＝Ｒ1＝Ｒ2＝Ｒ4＝Ｒ5＝Ｒという式が成立する。素子を動作させるときは、電圧源（不図示）から発生したＶ1＝Ｖ2＝Ｖ3＝Ｖ4＝Ｖ5＝Ｖなる電圧を、電圧端子Ｔ1，Ｔ2，Ｔ3，Ｔ4，Ｔ5に供給する。
【００３３】
一般的に、超伝導状態は、小さな電流を流した場合は、永久電流が流れるが、ある大きさ以上の電流を流した場合、超伝導状態が崩れ、常伝導状態となることが知られている。この超伝導状態が維持できなくなる電流が、ジョセフソン臨界電流（Josephson critical current）と呼ばれている。なお、ジョセフソン臨界電流を超えて超伝導状態が維持できなくなっても、再びジョセフソン臨界電流以下にすることで、超伝導状態に戻る。
【００３４】
図１に示す等価回路のジョセフソン接合ＪＪ1，ＪＪ2，ＪＪ4，ＪＪ5のジョセフソン臨界電流は、Ｖ1＝Ｖ2＝Ｖ3＝Ｖ4＝Ｖ5＝Ｖなる電圧と、ＲM,LRS＝Ｒ1＝Ｒ2＝Ｒ4＝Ｒ5＝Ｒからなる電流ＩB＝Ｖ／Ｒ以下になり、ジョセフソン接合ＪＪ3のジョセフソン臨界電流は、ＲM,LRS＝ＲM＝Ｒからなる電流ＩBM＝Ｖ／Ｒ以下になるように設計してある。つまり、各々のジョセフソン接合ＪＪ1，ＪＪ2，ＪＪ4，ＪＪ5にＩBの電流が流れ、ジョセフソン接合ＪＪ3にＩBMの電流が流れていても超伝導状態は維持している。しかし、この状態に、入力端子ＴinにＳＦＱの入力があった場合、つまり、各々のジョセフソン接合ＪＪ1，ＪＪ2，ＪＪ4，ＪＪ5に、ＩB＋Ｉinの電流が入力され、ジョセフソン接合ＪＪ3にＩBM＋Ｉinの電流が入力された場合、ジョセフソン臨界電流以上となり、超伝導状態が維持できなくなるように設計されている。
【００３５】
まず、抵抗ＲMの抵抗状態が、ＬＲＳの場合を考える。電圧端子Ｔ1，Ｔ2，Ｔ3，Ｔ4，Ｔ5からＶ1＝Ｖ2＝Ｖ3＝Ｖ4＝Ｖ5＝Ｖなる電圧が供給され、ＲM,LRS＝Ｒ1＝Ｒ2＝Ｒ4＝Ｒ5＝Ｒなので、ジョセフソン接合ＪＪ1，ＪＪ2，ＪＪ4，ＪＪ5には、ＩB＝Ｖ／Ｒという電流が流れ、またＲM,LRS＝ＲM＝Ｒなので、ジョセフソン接合ＪＪ3にはＩBM＝Ｖ／Ｒという電流が流れている。ジョセフソン接合ＪＪ1，ＪＪ2，ＪＪ3，ＪＪ4，ＪＪ5に流れる電流は、ジョセフソン臨界電流以下なので、超伝導状態は維持されている。
【００３６】
この時、入力端子Ｔinから、入力電流Ｉinの電流からなるＳＦＱを入力する。入力されたＳＦＱのＩinと、電圧端子Ｔ1から供給された電圧によるＩBにより、ジョセフソン接合ＪＪ1の超伝導状態が維持できなくなり、ジョセフソン接合ＪＪ1は常伝導状態となり、抵抗が発生する。すると、ＳＦＱは、抵抗の低いコイルＬ12に流れ、ジョセフソン接合ＪＪ1を通り抜ける。
【００３７】
ジョセフソン接合ＪＪ1を通り抜けてコイルＬ12に流れたＳＦＱは、ジョセフソン接合ＪＪ2に入力されるが、入力されたＳＦＱのＩinと、電圧端子Ｔ2から供給された電圧によるＩBにより、ジョセフソン接合ＪＪ2は超伝導状態を維持できなくなり常伝導状態となり、抵抗が発生する。すると、ＳＦＱは、抵抗の低いコイルＬ23に流れ、ジョセフソン接合ＪＪ2を通り抜ける。
【００３８】
ジョセフソン接合ＪＪ2を通り抜けてコイルＬ23に流れたＳＦＱは、ジョセフソン接合ＪＪ3に入力されるが、入力されたＳＦＱのＩinと、電圧端子Ｔ3から供給された電圧によるＩBMにより、ジョセフソン接合ＪＪ3は超伝導状態を維持できなくなり常伝導状態となり、抵抗が発生する。すると、ＳＦＱは、抵抗の低いコイルＬ34に流れ、ジョセフソン接合ＪＪ3を通り抜ける。
【００３９】
ジョセフソン接合ＪＪ3を通り抜けてコイルＬ34に流れたＳＦＱは、ジョセフソン接合ＪＪ4に入力されるが、入力されたＳＦＱのＩinと、電圧端子Ｔ4から供給された電圧によるＩBにより、ジョセフソン接合ＪＪ4は超伝導状態を維持できなくなり常伝導状態となり、抵抗が発生する。すると、ＳＦＱは、抵抗の低いコイルＬ45に流れ、ジョセフソン接合ＪＪ4を通り抜ける。
【００４０】
最後に、ジョセフソン接合ＪＪ4を通り抜けてコイルＬ45に流れたＳＦＱは、ジョセフソン接合ＪＪ5に入力されるが、入力されたＳＦＱのＩinと、電圧端子Ｔ5から供給された電圧によるＩBにより、ジョセフソン接合ＪＪ5は超伝導状態を維持できなくなり常伝導状態となり、抵抗が発生する。すると、ＳＦＱは、ジョセフソン接合ＪＪ5を通り抜け、出力端子Ｔoutに出力され、結果的に、出力端子Ｔoutにおいて出力信号が観測できる。ＳＦＱが通り抜けた後のジョセフソン接合ＪＪ1，ＪＪ2，ＪＪ3，ＪＪ4，ＪＪ5は、ジョセフソン臨界電流以下となり超伝導状態に戻る。このように、Ｒ3＝ＲMの抵抗状態が低抵抗状態（ＬＲＳ）の場合は、入力端子ＴinにＳＦＱを入力すると、出力端子Ｔoutに出力信号が観測される。
【００４１】
次に、抵抗ＲMの抵抗状態が、ＨＲＳの場合を考える。この場合、ジョセフソン接合ＪＪ3に流れる電流ＩBMは、ＩBM＝ＲM,HRSであるが、ＲM,HRS＞＞ＲM,LRSであるため、Ｖ／ＲM,LRS5＞＞Ｖ／とＲM,HRSなり、ＩBMはほとんど流れなくなる。
【００４２】
この時、入力端子Ｔinから、入力電流Ｉinの電流からなるＳＦＱが入力されると、このＳＦＱのＩinと電圧端子Ｔ1から供給された電圧によるＩBにより、ジョセフソン接合ＪＪ1の超伝導状態が維持できなくなり、ジョセフソン接合ＪＪ1は常伝導状態となり、抵抗が発生する。この結果、前述同様に、ＳＦＱは、ジョセフソン接合ＪＪ1を通り抜ける。このことは、ジョセフソン接合ＪＪ2においても同様である。
【００４３】
しかしながら、ジョセフソン接合ＪＪ3においては、この状態が異なる。上述したように、抵抗ＲMの抵抗状態がＨＲＳの場合、電流ＩBMが十分小さいために、ＳＦＱによるＩinが入力されてＩin＋ＩBMの電流がジョセフソン接合ＪＪ3に入力されても、ジョセフソン接合ＪＪ3は超伝導状態を維持する。このため、コイルＬ23を経由してきたＳＦＱは、ジョセフソン接合ＪＪ3を通過できずに、反射されてしまう。結果として、出力端子Ｔoutにおいては出力信号が観測できない。このように、Ｒ3＝ＲMの抵抗状態が、高抵抗状態（ＨＲＳ）の場合は、入力端子ＴinにＳＦＱを入力しても出力端子Ｔoutに出力信号は観測できない。
【００４４】
図２に、図１に示した等価回路における抵抗変化する抵抗ＲMの抵抗状態と入力信号と出力信号の関係をまとめる。入力信号がない場合は、出力信号は得られない。入力信号を入力しても、抵抗ＲMの抵抗状態がＨＲＳの場合は、出力信号は得られない。抵抗ＲMの抵抗状態がＬＲＳ（＝Ｒ1＝Ｒ2＝Ｒ4＝Ｒ5）の場合に初めて出力信号が得られる。つまり、抵抗ＲMの抵抗状態を制御することにより、ＳＦＱの流れを制御し、出力端子Ｔinの信号の出力する／しないが制御できる。
【００４５】
以下、上述した本実施の形態におけるメモリ装置（回路）を実現する手段について説明する。ジョセフソン接合を形成するのは、ある温度以下になると超伝導状態をなすものである。超伝導体には、単体の元素で最も超伝導転移温度が高いニオブ（Ｎｂ）をはじめ、１９８０年代に発見されたＹＢａ2Ｃｕ3Ｏ7-x（ＹＢＣＯ：Ｙ１２３）、Ｂｉ2Ｓｒ2Ｃａ2Ｃｕ3Ｏ10（ＢＳＣＣＯ：Ｂｉ２２２３ビスコ）、Ｌａ−Ｂａ−Ｃｕ−Ｏをはじめとする銅酸化物高温超伝導体（ほとんどの場合、ペロブスカイト構造）、また、今世紀になって見つかった２ホウ化マグネシウム（ＭｇＢ2）などが挙げられる。
【００４６】
一方、抵抗変化現象を発現する材料には、ＰｒＣａＭｎＯなどのマンガン酸化物や、ＳｒＴｉＯに金属元素をドープしたもの、ＮｉＯやＴｉＯ、ＣｕＯなどの遷移金属酸化物などがある。発明者らは、強誘電体でもあるチタン酸ビスマス膜中にこの抵抗変化現象を見いだしている。例えば、図３の断面図に示すように、上述した抵抗スイッチ現象を起こす強誘電体よりなる金属酸化物層１０４を、下部電極層１０３と上部電極１０５との間に挟み、上部電極１０５と下部電極層１０３との間に電圧を印加することにより、金属酸化物層１０４の抵抗値が高抵抗状態から低抵抗状態へ、また、低抵抗状態から高抵抗状態へスイッチングする現象が可逆的に安定に現れる。この現象は、巨大電界抵抗変化（Colossalelectro-resistance：ＣＥＲ）効果とも呼ばれ、この現象を応用したＲＲＡＭ（ResistanceRAM、ＲｅＲＡＭ）が、ポストフラッシュメモリとして注目されている。
【００４７】
以下、図１の回路を実現するための抵抗変化現象を起こす抵抗ＲMについて図３を用いて具体的に説明する。まず、図３に示す素子について説明する。この素子は、例えば、単結晶シリコンからなる基板１０１の上に絶縁層１０２，下部電極層１０３，ＢｉとＴｉとＯとから構成された膜厚３０〜２００ｎｍ程度の金属酸化物層１０４（抵抗ＲM），上部電極１０５を備えるようにしたものである。
【００４８】
基板１０１は、半導体，絶縁体，金属などの導電性材料のいずれから構成されていてもよい。基板１０１が絶縁材料から構成されている場合、絶縁層１０２はなくてもよい。また、基板１０１が導電性材料から構成されている場合、絶縁層１０２，下部電極層１０３はなくてもよく、この場合、導電性材料から構成された基板１０１が、下部電極となる。
【００４９】
下部電極層１０３，上部電極１０５は、例えば、白金（Ｐｔ）、ルテニウム（Ｒｕ）、金（Ａｕ）、銀（Ａｇ）などの貴金属を含む遷移金属の金属から構成されていればよい。また、下部電極層１０３，上部電極１０５は、窒化チタン（ＴｉＮ）、窒化ハフニウム（ＨｆＮ）、ルテニウム酸ストロンチウム（ＳｒＲｕＯ2）、酸化亜鉛（ＺｎＯ）、鉛酸スズ（ＩＴＯ）、フッ化ランタン（ＬａＦ3）などの遷移金属の窒化物や酸化物やフッ化物等の化合物、さらに、これらを積層した複合膜であってもよい。
【００５０】
絶縁層１０２は、二酸化シリコン，シリコン酸窒化膜，アルミナなどをはじめ、リチウム，ベリリウム，マグネシウム，カルシウムなどの軽金属から構成されたＬｉＮｂＯ3などの酸化物、ＬｉＣａＡｌＦ6、ＬｉＳｒＡｌＦ6、ＬｉＹＦ4、ＬｉＬｕＦ4、ＫＭｇＦ3などのフッ化物から構成されていればよい。また、絶縁層１０２は、スカンジウム，チタン，ストロンチウム，イットリウム，ジルコニウム，ハフニウム，タンタル，及び、ランタン系列を含む遷移金属の酸化物及び窒化物、又は、以上の元素を含むシリケート（金属、シリコン、酸素の三元化合物）、及び、これらの元素を含むアルミネート（金属、アルミニウム、酸素の三元化合物）、さらに、以上の元素を２以上含む酸化物及び窒化物などから構成されていてもよい。さらにまた、これらの絶縁材料からなる膜の多層構造であってもよい。
【００５１】
上記素子の具体例について説明すると、例えば、下部電極層１０３は、膜厚１０ｎｍのＴｉ層と膜厚１０ｎｍのＰｔ層との積層構造であり、金属酸化物層１０４は、膜厚３０ｎｍのＢｉ4Ｔｉ3Ｏ12膜であり、上部電極１０５は、金から構成されたものである。なお、前述したように、基板１０１及び絶縁層１０２の構成は、これに限るものではなく、電気特性に影響を及ぼさなければ、他の材料も適当に選択できる。
【００５２】
以上で説明した、絶縁層１０２、下部電極層１０３、金属酸化物層１０４、及び上部電極１０５は、具体的な製法については後述するが、図４に示すようなＥＣＲスパッタ装置により金属ターゲットや金属ターゲットを、アルゴンガス、キセノンガス、酸素ガス、窒素ガスからなるＥＣＲプラズマをプラズマ源で発生させ、発生させたプラズマ中の粒子を用いてスパッタリングして形成すればよい。
【００５３】
ここで、ＥＣＲスパッタ装置について、図４の概略的な断面図を用いて説明する。図４に示すＥＣＲスパッタ装置は、まず、処理室４０１とこれに連通するプラズマ生成室４０２とを備えている。処理室４０１は、図示していない真空排気装置に連通し、真空排気装置によりプラズマ生成室４０２とともに内部が真空排気される。
【００５４】
処理室４０１には、膜形成対象の基板１０１が固定される基板ホルダ４０４が設けられている。基板ホルダ４０４は、図示しない回転機構により所望の角度に傾斜し、かつ回転可能とされている。基板ホルダ４０４を傾斜して回転させることで、堆積させる材料による膜の面内均一性と段差被覆性とを向上させることが可能となる。また、処理室４０１内のプラズマ生成室４０２からのプラズマが導入される開口領域において、開口領域を取り巻くようにリング状のターゲット４０５が備えられている。
【００５５】
ターゲット４０５は、絶縁体からなる容器４０５ａ内に載置され、内側の面が処理室４０１内に露出している。また、ターゲット４０５には、マッチングユニット４２１を介して高周波電源４２２が接続され、例えば、１３．５６ＭＨｚの高周波が印加可能とされている。ターゲット４０５が導電性材料の場合、直流を印加するようにしても良い。なお、ターゲット４０５は、上面から見た状態で、円形状だけでなく、多角形状態であっても良い。
【００５６】
プラズマ生成室４０２は、真空導波管４０６に連通し、真空導波管４０６は、石英窓４０７を介して導波管４０８に接続されている。導波管４０８は、図示していないマイクロ波発生部に連通している。また、プラズマ生成室４０２の周囲及びプラズマ生成室４０２の上部には、磁気コイル（磁場形成手段）４１０が備えられている。これら、マイクロ波発生部、導波管４０８，石英窓４０７，真空導波管４０６により、マイクロ波供給手段が構成されている。なお、導波管４０８の途中に、モード変換器を設けるようにする構成もある。
【００５７】
図４のＥＣＲスパッタ装置の動作例について説明すると、まず、処理室４０１及びプラズマ生成室４０２内を真空排気した後、不活性ガス導入部４１１より不活性ガスであるＡｒガス又はＸｅガスを導入し、また、反応性ガス導入部４１２より反応性ガスを導入し、プラズマ生成室４０２内を例えば１０-5〜１０-4Ｐａ程度の圧力にする。この状態で、磁気コイル４１０よりプラズマ生成室４０２内に０．０８７５Ｔ（テスラ）の磁場を発生させた後、導波管４０８，石英窓４０７，及び真空導波管４０６を介してプラズマ生成室４０２内に２．４５ＧＨｚのマイクロ波を導入し、電子サイクロトロン共鳴（ＥＣＲ）プラズマを発生させる。なお、１Ｔ＝１００００ガウスである。
【００５８】
ＥＣＲプラズマは、磁気コイル４１０からの発散磁場により、基板ホルダ４０４の方向にプラズマ流を形成する。生成されたＥＣＲプラズマのうち、電子は磁気コイル４１０で形成される発散磁場によりターゲット４０５の中を貫通して基板１０１の側に引き出され、基板１０１の表面に照射される。このとき同時に、ＥＣＲプラズマ中のプラスイオンが、電子による負電荷を中和するように、すなわち、電界を弱めるように基板１０１側に引き出され、成膜している層の表面に照射される。このように各粒子が照射される間に、プラスイオンの一部は電子と結合して中性粒子となる。
【００５９】
なお、図４の薄膜形成装置では、図示していないマイクロ波発生部より供給されたマイクロ波電力を、導波管４０８において一旦分岐し、プラズマ生成室４０２上部の真空導波管４０６に、プラズマ生成室４０２の側方から石英窓４０７を介して結合させている。このようにすることで、石英窓４０７に対するターゲット４０５からの飛散粒子の付着が、防げるようになり、ランニングタイムを大幅に改善できるようになる。また、処理対象の基板とターゲット４０５との間にシャッターなどを設け、基板に対する原料の到達を制御してもよい。
【００６０】
次に、図３を用いて説明した素子の製造方法例について、図５を用いて説明する。まず、図５（ａ）に示すように、主表面が面方位（１００）で抵抗率が１〜２Ω-ｃｍのｐ形のシリコンからなる基板１０１を用意し、基板１０１の表面を硫酸と過酸化水素水の混合液と純水と希フッ化水素水とにより洗浄し、この後、乾燥させる。次いで、洗浄・乾燥した基板１０１の上に、絶縁層１０２が形成された状態とする。絶縁層１０２の形成では、上述したＥＣＲスパッタ装置を用い、ターゲット４０５として純シリコン（Ｓｉ）を用い、プラズマガスとしてアルゴン（Ａｒ）と酸素ガスを用いたＥＣＲスパッタ法により、基板１０１の上に、表面を覆う程度にＳｉ−Ｏ分子によるメタルモードの絶縁層１０２を形成する。
【００６１】
例えば、１０-4〜１０-5Ｐａ台の高真空状態の圧力に設定されているプラズマ生成室４０２内に、不活性ガス導入部４１１より例えば希ガスであるアルゴン（Ａｒ）ガスを流量２０sccm程度で導入する。また、反応性ガス導入部４１２より反応性ガスである酸素ガスを流量５sccm程度で挿入する。このように各ガスを導入し、ＥＣＲスパッタ装置の内部圧力を１０-3〜１０-2Ｐａ程度にする。この状態で、プラズマ生成室４０２に、２．４５ＧＨｚのマイクロ波（５００Ｗ程度）と０．０８７５Ｔの磁場とを供給して電子サイクロトロン共鳴条件とすることで、プラズマ生成室４０２内にＡｒのプラズマが生成された状態とする。なお、sccmは流量の単位あり、０℃・１気圧の流体が１分間に１ｃｍ3流れることを示す。また、Ｔ（テスラ）は、磁束密度の単位であり、１Ｔ＝１００００ガウスである。
【００６２】
上述したことにより生成されたプラズマは、磁気コイル４１０の発散磁場によりプラズマ生成室４０２より処理室４０１の側に放出される。また、プラズマ生成室４０２の出口に配置されたターゲット４０５に、高周波電源４２２より１３．５６ＭＨｚの高周波電力（例えば５００Ｗ）を供給する。このことにより、ターゲット４０５にＡｒイオンが衝突してスパッタリング現象が起こり、Ｓｉ粒子が飛び出す。ターゲット４０５より飛び出したＳｉ粒子は、プラズマ生成室４０２より放出されたプラズマ、及び導入されてプラズマにより活性化された酸素ガスと共に基板１０１の表面に到達し、活性化された酸素により酸化され二酸化シリコンとなる。以上のことにより、基板１０１上に二酸化シリコンからなる例えば１００ｎｍ程度の膜厚の絶縁層１０２が形成された状態とすることができる（図５（ａ））。
【００６３】
なお、絶縁層１０２は、この後に形成する下部電極層１０３と上部電極１０５に電圧を印加した時に、基板１０１に電圧が漏れて、所望の電気的特性に影響することがないように絶縁を図るものである。例えば、シリコン基板の表面を熱酸化法により酸化することで形成した酸化シリコン膜を絶縁層１０２として用いるようにしてもよい。絶縁層１０２は、絶縁性が保てればよく、酸化シリコン以外の他の絶縁材料から構成してもよく、また、絶縁層１０２の膜厚は、１００ｎｍに限らず、これより薄くてもよく厚くてもよい。絶縁層１０２は、上述したＥＣＲスパッタによる膜の形成では、基板１０１に対して加熱はしていないが、基板１０１を加熱しながら膜の形成を行ってもよい。
【００６４】
以上のようにして下地絶縁層を形成した後、基板を装置内より大気中に搬出した後、図５（ｂ）に示すように、形成されている絶縁層１０２の上に、下部電極層１０３が形成された状態とする。下部電極層１０３は、以下に説明するように、チタン層と白金層とから構成する。これらチタン層及び白金層は、上述したＥＣＲスパッタ装置を用い、処理室４０１内の基板ホルダ４０４に基板１０１を固定し、ターゲット４０５として純チタン（Ｔｉ）及び純白金（Ｐｔ）を用い、プラズマガスとしてキセノン（Ｘｅ）を用いたＥＣＲスパッタ法により、表面を覆う程度にＴｉ層及びこの上にＰｔ層が形成された状態とする。
【００６５】
はじめに、チタン層の形成について詳述すると、前述したＥＣＲスパッタ装置において、まず、プラズマ生成室４０２の内部を１０-4〜１０-5Ｐａ台の高真空状態に真空排気した後、プラズマ生成室４０２内に、不活性ガス導入部４１１より、例えばＸｅガスを流量２６sccm導入し、プラズマ生成室４０２内の圧力を例えば１０-1〜１０-2Ｐａ台に設定する。なお、sccmは流量の単位であり、０℃で１気圧の流体が１分間に１ｃｍ3流れることを示す。また、プラズマ生成室４０２内には、磁気コイル４１０にコイル電流を例えば２６Ａで供給することで電子サイクロトロン共鳴条件の磁場を与える。
【００６６】
加えて、図示していないマイクロ波発生部より、例えば２．４５ＧＨｚのマイクロ波（例えば５００Ｗ）を供給し、これを導波管４０８，石英窓４０７，真空導波管４０６を介してプラズマ生成室４０２内に導入し、このマイクロ波の導入により、プラズマ生成室４０２にプラズマ（ＥＣＲプラズマ）が生成された状態とする。
【００６７】
この生成されたプラズマは、磁気コイル４１０の発散磁場によりプラズマ生成室４０２より処理室４０１の側に放出される。また、プラズマ生成室４０２の出口に配置されたＴｉよりなるターゲット４０５に、高周波電源４２２より高周波電力（例えば５００Ｗ）を供給する。このことにより、ターゲット４０５にＸｅ粒子が衝突してスパッタリング現象が起こり、Ｔｉ粒子がターゲット４０５より飛び出す。ターゲット４０５より飛び出したＴｉ粒子は、絶縁層１０２に到達し、このことにより、絶縁層１０２の上にＴｉが堆積してチタン層が形成される。
【００６８】
以上に説明したＥＣＲスパッタ法によるＴｉの堆積で、例えば、膜厚１０ｎｍ程度のチタン層が形成された状態が得られる。この後、前述したシャッターを閉じた状態としてスパッタされた原料が基板１０１に到達しないようにすることで、成膜を停止する。この後、マイクロ波電力の供給を停止することなどによりプラズマ照射を停止し、各ガスの供給を停止し、基板１０１温度を所定の値までに低下させ、処理室４０１の内部より絶縁層１０２の上にチタン層が形成された基板１０１を搬出する。なお、チタン層の膜厚は、膜厚は１０ｎｍに限るものではない。
【００６９】
次に、白金層の形成について、詳述すると、前述したＥＣＲスパッタ装置において、まず、プラズマ生成室４０２の内部を１０-4〜１０-5Ｐａ台の高真空状態に真空排気した後、プラズマ生成室４０２内に、不活性ガス導入部４１１より、例えばＸｅガスを流量１０sccm導入し、プラズマ生成室４０２内の圧力を例えば１０-1〜１０-2Ｐａ台に設定する。また、プラズマ生成室４０２内には、磁気コイル４１０にコイル電流を例えば２６Ａで供給することで電子サイクロトロン共鳴条件の磁場を与える。
【００７０】
加えて、図示していないマイクロ波発生部より、例えば２．４５ＧＨｚのマイクロ波（例えば８００Ｗ）を供給し、これを導波管４０８，石英窓４０７，真空導波管４０６を介してプラズマ生成室４０２内に導入し、このマイクロ波の導入により、プラズマ生成室４０２にプラズマ（ＥＣＲプラズマ）が生成された状態とする。
【００７１】
この生成されたプラズマは、磁気コイル４１０の発散磁場によりプラズマ生成室４０２より処理室４０１の側に放出される。また、プラズマ生成室４０２の出口に配置されたＰｔよりなるターゲット４０５に、高周波電源４２２より高周波電力（例えば５００Ｗ）を供給する。このことにより、ターゲット４０５にＸｅ粒子が衝突してスパッタリング現象が起こり、Ｐｔ粒子がターゲット４０５より飛び出す。ターゲット４０５より飛び出したＰｔ粒子は、既に形成されているチタン層に到達し、このことにより、チタン層の上にＰｔが堆積して白金層が形成される。
【００７２】
以上に説明したＥＣＲスパッタ法によるＰｔの堆積で、例えば、膜厚１０ｎｍ程度の白金層が形成された状態が得られる。この後、前述したシャッターを閉じた状態としてスパッタされた原料が基板１０１に到達しないようにすることで、成膜を停止する。この後、マイクロ波電力の供給を停止することなどによりプラズマ照射を停止し、各ガスの供給を停止し、基板１０１温度を所定の値までに低下させ、処理室４０１の内部よりチタン層の上に白金層が形成された基板１０１を搬出する。なお、白金層の膜厚は、膜厚は１０ｎｍに限るものではない。以上のことにより、チタン層及びこの上に形成された白金層よりなる下部電極層１０３が形成された状態が得られる（図５（ｂ））。
【００７３】
以上のようにして、所望の膜厚に下部電極層１０３が形成された状態とした後、図５（ｃ）に示すように、下部電極層１０３の上に接して金属酸化物層１０４が形成された状態とする。金属酸化物層１０４の形成では、上述同様のＥＣＲスパッタ装置を用い、処理室４０１内の基板ホルダ４０４に基板１０１を固定し、ターゲット４０５としてＢｉとＴｉの割合が４：３の焼結体（Ｂｉ−Ｔｉ−Ｏ）を用い、プラズマガスとしてＡｒと酸素（Ｏ2）を用いたＥＣＲスパッタ法により、下部電極層１０３の表面を覆う程度に金属酸化物層１０４が形成された状態とする。
【００７４】
金属酸化物層１０４の形成について詳述すると、前述したＥＣＲスパッタ装置において、まず、プラズマ生成室４０２の内部を１０-4〜１０-5Ｐａ台の高真空状態に真空排気した後、基板１０１が３０℃〜７００℃に加熱された状態とし、また、プラズマ生成室４０２内に、不活性ガス導入部４１１より、例えばＡｒガスを流量２０sccm導入し、プラズマ生成室４０２内の圧力を例えば１０-2〜１０-3Ｐａ台に設定する。また、プラズマ生成室４０２内には、磁気コイル４１０にコイル電流を例えば２７Ａで供給することで電子サイクロトロン共鳴条件の磁場を与える。
【００７５】
加えて、図示していないマイクロ波発生部より、例えば２．４５ＧＨｚのマイクロ波（例えば５００Ｗ）を供給し、これを導波管４０８，石英窓４０７，真空導波管４０６を介してプラズマ生成室４０２内に導入し、このマイクロ波の導入により、プラズマ生成室４０２にプラズマ（ＥＣＲプラズマ）が生成された状態とする。
【００７６】
この生成されたプラズマは、磁気コイル４１０の発散磁場によりプラズマ生成室４０２より処理室４０１の側に放出される。また、プラズマ生成室４０２の出口に配置されたターゲット４０５に、高周波電源４２２より高周波電力（例えば５００Ｗ）を供給する。このことにより、ターゲット４０５にＡｒ粒子が衝突してスパッタリング現象を起こし、Ｂｉ粒子とＴｉ粒子がターゲット４０５より飛び出す。
【００７７】
ターゲット４０５より飛び出したＢｉ粒子とＴｉ粒子は、プラズマ生成室４０２より放出されたプラズマ、及び、反応性ガス導入部４１２より導入されてプラズマにより活性化した酸素ガスとともに、下部電極層１０３の表面に到達し、活性化された酸素により酸化される。酸素ガスは、反応性ガス導入部４１２より、例えば１sccm程度で導入されていればよい。ターゲット４０５は焼結体であり、酸素が含まれるが、酸素を供給することにより堆積している膜中の酸素不足を防ぐことができる。なお、基板１０１の温度条件は、後述するように、３０〜１８０℃としてもよい。
【００７８】
以上に説明したＥＣＲスパッタ法による膜の形成で、例えば、膜厚３０ｎｍ程度の金属酸化物層１０４が、下部電極層１０３の上に形成された状態が得られる（図５（ｂ））。この後、前述したシャッターを閉じた状態としてスパッタされた原料が基板１０１に到達しないようにすることで、成膜を停止する。この後、マイクロ波電力の供給を停止することなどによりプラズマ照射を停止し、各ガスの供給を停止し、基板１０１の温度を所定の値までに低下させ、処理室４０１の内部より金属酸化物層１０４が形成された基板１０１を搬出する。
【００７９】
次いで、図５（ｃ）に示すように、金属酸化物層１０４の上に所定の面積の金からなる上部電極１０５が形成された状態とする。例えば、よく知られたフォトリソグラフィ技術とエッチング技術とによりパターニングで金膜を加工することで、所定の面積の上部電極１０５が形成可能である。なお、上部電極１０５は、金に限らず、例えばＲｕ、Ｐｔ、窒化チタンなどの他の金属材料や導電性材料から構成してもよい。
【００８０】
次に、上述したようにＥＣＲスパッタ法により形成される金属酸化物層１０４について、より詳細に説明する。発明者らは、ＥＣＲスパッタ法を用いたＢｉとＴｉと酸素からなる金属酸化物層の形成について注意深く観察を繰り返すことで、温度によって形成される金属酸化物層の膜特性が制御できることを見い出した。なお、このスパッタ成膜では、ＢｉとＴｉが４：３の組成を持つように形成された酸化物焼結体ターゲットを用いている。
【００８１】
図６に示す特性は、上記スパッタ成膜における基板温度に対する成膜速度と屈折率の変化を示したものである。図６には、前述したＥＣＲスパッタ法による金属酸化物層１０４の形成時と同じガス条件で成膜した場合が示してある。図６に示すように、成膜速度と屈折率が、温度とともに変化することがわかる。
【００８２】
まず、屈折率に注目すると、約２５０℃程度までの低温領域では、屈折率は約２と小さくアモルファス的な特性を示している。３００℃〜６００℃での中間領域では、屈折率は約２．６と論文などで報告されているバルクに近い値となり、Ｂｉ4Ｔｉ3Ｏ12の結晶化が進んでいることがわかる。これらの数値に関しては、例えば、山口らのジャパニーズ・ジャーナル・アプライド・フィジクス、第３７号、５１６６−５１７０頁、１９９８年、（M. Yamaguchi, et al. "Effect of Grain Size on Bi4Ti3O12 Thin Film Properties",Jpn.J.Appl.Phys.,37,pp.5166-5170,(1998).）などを参考にしていただきたい。
【００８３】
しかし、約６００℃を超える温度領域では、屈折率が大きくなり、表面モフォロジ（表面凹凸）が大きくなってしまい、結晶性が変化しているものと思われる。この温度はＢｉ4Ｔｉ3Ｏ12のキュリー温度である６７５℃よりも低いが、成膜している基板表面にＥＣＲプラズマが照射されることでエネルギーが供給され、基板表面の温度が上昇して酸素欠損などの結晶性が悪化しているとすれば、上述した結果に矛盾はないものと考える。
【００８４】
成膜速度の温度依存性についてみると、約１８０℃までは、温度とともに成膜速度が上昇する。しかし、約１８０℃から３００℃の領域で、急激に成膜速度が低下する。約３００℃に達すると成膜速度は６００℃まで一定となる。この時の各酸素領域における成膜速度は、酸素領域Ｃが約３ｎｍ／ｍｉｎであった。
【００８５】
次に、Ｘ線回折により、各温度領域で形成された膜の結晶性の解析を行った。室温約３０℃から１８０℃までの低温領域においては、アモルファス（非晶質）であることが確認された。また、１８０℃から３００℃の温度領域では、微結晶より構成されていることが確認された。また、３００℃以上の温度領域では、（１１７）方向に配向した膜であることがわかった。
【００８６】
３００℃以上の温度領域における金属酸化物層の状態について、透過型電子顕微鏡により断面形状を観察すると、図７の構成図及び図８の顕微鏡写真に示すような結果を得た。膜の形成では、４２０℃の成膜温度で、シリコン基板７０１の上に直接ＢｉとＴｉと酸素からなる金属酸化物を堆積した。
【００８７】
図７及び図８に示す結果から、形成された金属酸化物層７０４は、Ｂｉ4Ｔｉ3Ｏ12の化学量論的組成に比較して過剰なＴｉを含む基部層の中に、Ｂｉ4Ｔｉ3Ｏ12の化学量論的組成の３ｎｍ〜１５ｎｍ程度の複数の微結晶粒から成り立っていることがわかった。微結晶粒への電子線回折により、微結晶粒はＢｉ4Ｔｉ3Ｏ12の（１１７）面を持つことが確認された。
【００８８】
また、図８の写真の詳細な観察により、金属酸化物層７０４とシリコン基板７０１と界面に、界面層７０２及び界面層７０３の存在が判明した。界面層７０２は、シリコン基板７０１が酸化されて形成されたものであり、界面層７０３は、ＢｉとＴｉがシリコンと反応して形成されたものであることが確認されている。
【００８９】
次に、上述した４２０℃程度の成膜温度により形成した金属酸化物層の特性について説明する。この特性は、Ｒｕから構成した下部電極層と上部電極との間に上記金属酸化物層を挟んだ素子を形成し、下部電極層と上部電極との間に、適度な電圧を印加することで調査されたものである。下部電極層と上部電極との間に電源により電圧を印加し、電圧を印加したときの電流を電流計により観測すると、図９に示す結果が得られた。図９において、横軸に上部電極に印加した電圧値を取り、縦軸に電流値の絶対値を対数表示してある。
【００９０】
以下、図９を用いて上述した素子（金属酸化物層）の特性について説明するが、ここで説明する電圧値や電流値は、実際の素子で観測されたものを例として使用している。従って、本現象は、以下に示す数値に限るものではない。実際に素子に用いる膜の材料や膜厚、その他の条件により、他の数値が観測されることがある。また、以下では、上部電極に対する電圧印加を基準に、正の電圧印加と負の電圧印加を説明しているが、下部電極層に対する電圧印加を基準とした場合は、正と負との関係が逆転する。
【００９１】
まず、上部電極に正の電圧を印可すると、図９中の［１］に示すように、０〜０．８Ｖの範囲では、例えば＋０．５Ｖの印加で１０-6Ａと電流は少なく、高抵抗の状態である。これに対し、図９中の［２］に示すように、印加する電圧が０．８Ｖを超えると、急に正電流が流れて低抵抗状態となる。ただし、図９中の［２］に示すような正電流が流れる状態とならないように、０〜０．８Ｖの範囲で電圧を印可している場合は、［１］に示すような高抵抗状態が維持される。
【００９２】
また、図９中の［２］に示すように低抵抗状態となった後に、上部電極に正電圧を印可すると、図９中の［３］に示すように、０．５Ｖ程度の電圧印加で１×１０-5Ａ程度の正電流が流れる。この状態より、上部電極に負電圧を印可しても、図９中の［４］に示すように、−０．５Ｖ程度の電圧印加で３×１０-5Ａ程度の電流が流れ、低抵抗の状態が維持される。
【００９３】
これに対し、上部電極に−０．８Ｖを超える負の電圧を印可すると、図９中の［５］に示すように、急激に電流が流れなくなり、高抵抗状態へと遷移する。この状態となった後、図９中の［６］に示すように負電圧を印可しても、−０．５Ｖの電圧印加で流れる電流は１０-6Ａ以下であり、高抵抗状態が維持される。
【００９４】
この状態において、今度は上部電極に正電圧を印可すると、図９中の［１］に示すように、＋０．８Ｖ程度の電圧印加までは高抵抗状態が維持されるが、＋０．８Ｖを超える正電圧の印加により、図９中の［２］に示すように、低抵抗状態へと遷移する。
以上に説明したように、上述した金属酸化物層を用いた素子によれば、高抵抗状態と低抵抗状態とが可逆的にスイッチする現象が安定に観察される。
【００９５】
また、発明者らは、３０〜１８０℃程度の十分低い温度領域での、前述したＥＣＲスパッタによる金属酸化物層の成膜について検討した。この低温度の領域は、図６に示すように、屈折率が約２．０〜２．１で、成膜速度が温度上昇により大きくなる領域である。ただし、基板温度が３０℃の場合、つまり、基板加熱を行わない場合、成膜される基板表面の実際の温度は、エネルギーを持ったＥＣＲプラズマが照射するため、約１００℃まで上昇することが確認されている。しかし、基板温度を１００℃〜１５０℃とした場合は、基板加熱する温度とプラズマにより加熱される温度が同程度となり、温度コントローラーの制御により基板加熱が抑制され、基板表面の温度は、約１３０℃〜１８０℃程度となる。
【００９６】
この低温領域において、ＥＣＲスパッタ法を用いてＢｉとＴｉと酸素からなる金属酸化物層をシリコン基板上に形成した。この時の透過型電子顕微鏡の断面観察したものを図１０の顕微鏡写真に示す。具体的には、基板加熱は行わず、上記に示したＥＣＲスパッタ法を用いた金属酸化物層のガス条件を用いて成膜した。図１０に示すように、基板加熱を行わずに堆積したにも拘わらず、形成された金属酸化物層の中に３ｎｍ〜５ｎｍの微粒子が存在していることがわかる。
【００９７】
上記微粒子とこの周辺部分について、電子線を照射して照射箇所から発生した特性Ｘ線を、直接半導体検出器で検出し、電気信号に変えて分析する手法により組成を分析した結果、基部層（微粒子ではないところ）は、Ｂｉ4Ｔｉ3Ｏ12の化学量論的組成よりもＴｉが過剰に含まれていること、微粒子は、基部層よりもＢｉが多く含まれており、Ｂｉ4Ｔｉ3Ｏ12の化学量論的組成に近いことがわかった。測定した微粒子は、３ｎｍ〜５ｎｍと極めて小さいために電子線回折での正確な組成を同定するのは難しいが、３００℃以上の高温領域において観測された基部層及び微結晶と同様の構造が確認できた。
【００９８】
前述に図６を用いて説明したように、ＸＲＤの結果から、低温で成膜したものについては、アモルファス（非結晶）状態であることが確認されている。このような、低温成膜で微粒子が確認されることは今までになく、１０〜３０ｅＶ程度の適度なエネルギーを持つＥＣＲスパッタ法により成膜したために観測されたものと考えている。ＢｉとＴｉと酸素からなる金属酸化物層を３０℃〜１８０℃の低温領域でシリコン基板の上に成膜した場合、図７及び図８に見られたような、界面層７０２及び界面層７０３は観測されない。このように低温で成膜した場合、図１１の模式的な断面図に示すように、シリコン１１０１と形成された金属酸化物層１１０４との界面は、良好な状態であった。
【００９９】
さらに、発明者らは、上述した低温領域で形成したＢｉとＴｉと酸素からなる金属酸化物層においても、以下に説明するように２つの抵抗状態が保持される特性を見いだした。この特性は、上述同様に、下部電極層と上部電極との間に低温領域で形成した金属酸化物層を挟んだ素子を形成し、下部電極層と上部電極との間に、適度な電圧を印加することで調査されたものである。下部電極層と上部電極との間に電源により電圧を印加し、電圧を印加したときの電流を電流計により観測すると、図１２に示す結果が得られた。図１２において、横軸に上部電極に印加した電圧値を取り、縦軸に電流値の絶対値を対数表示してある。
【０１００】
以下、図１２を用いて上述した素子（金属酸化物層）の特性について説明するが、ここで説明する電圧値や電流値も、実際の素子で観測されたものを例として使用している。従って、本現象も、以下に示す数値に限るものではない。実際に素子に用いる膜の材料や膜厚、その他の条件により、他の数値が観測されることがある。また、以下でも、上部電極に対する電圧印加を基準に、正の電圧印加と負の電圧印加を説明しているが、下部電極層に対する電圧印加を基準とした場合は、正と負との関係が逆転する。
【０１０１】
まず、上部電極に正の電圧を印可すると、図１２中の［１］に示すように、０〜１．７Ｖの範囲では、例えば＋０．３Ｖの印加で１０-6Ａ以下と電流は少なく、高抵抗の状態である。これに対し、図１２中の［２］に示すように、印加する電圧が１．７Ｖを超えると、急に正電流が流れて低抵抗状態となる。ただし、図１２中の［２］に示すような正電流が流れる状態とならないように、０〜１．７Ｖの範囲で電圧を印可している場合は、［１］に示すような高抵抗状態が維持される。
【０１０２】
また、図１２中の［２］に示すように低抵抗状態となった後に、上部電極に正電圧を印可すると、図１２中の［３］に示すように、０．１Ｖ程度の電圧印加で１×１０-4Ａ程度の正電流が流れる。この状態より、上部電極に負電圧を印可しても、図１２中の［４］に示すように、−０．５Ｖ程度の電圧印加で１×１０-3Ａ程度の電流が流れ、低抵抗状態が維持される。
【０１０３】
これに対し、上部電極に−０．７Ｖを超える負の電圧を印可すると、図１２中の［５］に示すように、急激に電流が流れなくなり、高抵抗状態へと遷移する。この状態となった後、図９中の［６］に示すように負電圧を印可しても、−０．５Ｖ程度の電圧印加で流れる電流は３×１０-6Ａ程度であり、高抵抗状態が維持される。
【０１０４】
この状態において、今度は上部電極に正電圧を印可すると、図１２中の［１］に示すように、＋１．７Ｖ程度の電圧印加までは高抵抗状態が維持されるが、＋１．７Ｖを超える正電圧の印加により、図１２中の［２］に示すように、低抵抗状態へと遷移する。
以上に説明したように、上述した低温で形成した金属酸化物層を用いた素子においても、高抵抗状態と低抵抗状態とが可逆的にスイッチする現象が安定に観察される。
【０１０５】
さらに、図１に示す回路を実現するためには、図３を用いて説明した素子が、超伝導体の超伝導状態が維持できる低温において、抵抗変化現象が起きるかどうかを確認する必要がある。そこで、ヘリウム温度までの低温においての抵抗変化現象の観測を行った。
【０１０６】
一般的に、測定温度を変えた電気測定では、プローブと電極との間の接触抵抗の変化が問題となる。各々の熱膨張率が異なるために、応力などが変化して接触抵抗がふらついて正確な抵抗測定ができなくなるためである。
【０１０７】
このため、発明者らは、図１３（ａ）に示すような４つの端子１３０１，１３０２，１３０３，１３０４を持つクロスポイント型構造の試料素子を用意した。なお図１３（ｂ）は、図１３（ａ）に示す試料素子の等価回路である。この試料素子は、前述した構成の金属酸化物層１３４０が、端子１３０２と端子１３０４を備える下部電極１３３０と、端子１３０１と端子１３０３を備える上部電極１３５０に挾まれた構成となっている。また、端子１３０１と端子１３０４との間に電源１３１０と電流計１３１１が直列に接続されている。
【０１０８】
また、等価回路において、Ｖ1，Ｖ2，Ｖ3，Ｖ4は、端子１３０１，１３０２，１３０３，１３０４における電圧であり、Ｒ1，Ｒ2，Ｒ3，Ｒ4は、各端子に接続する各プローブに関わる寄生抵抗であり、ＲMは、金属酸化物層１３４０の抵抗である。また、電源１３１０より電圧ＶBが供給される。上述した構成の試料素子を用いた測定システムは、金属酸化物層１３４０の抵抗ＲMを性格に測定するためのものである。
【０１０９】
一般的な２つの端子を使用した抵抗測定では、例えば、図１３（ａ）中の端子１３０１と端子１３０４に電圧を印加して、同時に端子１３０１と端子１３０４とで電流を読み取る。この時、図１３（ｂ）の等価回路を見ると、寄生抵抗Ｒ1と寄生抵抗Ｒ4とがあるために、印加した電圧ＶBは、測定しようとしている抵抗ＲMだけでなく、寄生抵抗Ｒ1及び寄生抵抗Ｒ4にも分配されてしまう。つまり、下部電極１３３０と上部電極１３５０との間に観測される電流ＩMは、ＩＭ＝ＶB／（Ｒ1＋Ｒ4＋ＲM）となる。測定する温度が変化した場合、寄生抵抗に大きく寄与する接触抵抗が大きく変化するために正確なＲMを測定できない。
【０１１０】
以上の測定に対し、４端子法を用いて正確なＲMを求めた。つまり、端子１３０１と端子１３０４の間に電流を流し、端子１３０２と端子１３０３と間の電圧を測定する。抵抗ＲMの直前の電圧をＶMI、直後の電圧をＶMOとすると、印加した電圧ＶBは既知なので、求める抵抗は、ＲM＝ＶM／（ＶMI−ＶMO）から求められる。一方、ＶMI＝Ｖ3，ＶMO＝Ｖ2なので、ＲM＝ＶM／（Ｖ3−Ｖ2）となり、端子１３０３と端子１３０２で測定される電圧の差を求めることで、抵抗ＲMを正確に求めることができる。この方法は、４端子法と呼ばれる。ここで、Ｖ3−Ｖ2＝ＶMとして、試料素子電圧とする。
【０１１１】
図１３（ａ）の試料素子を用いて抵抗ＲMを測定した結果を図１４に示す。ビスマスとチタンと酸素からなる金属酸化物層１３４０は、成膜温度４５０℃の条件で、Ｒｕよりなる下部電極１３３０の上に形成した。また、上部電極１３５０もＲｕから構成した。また、金属酸化物層１３４０の膜厚は３０ｎｍ、上部電極１３５０の膜厚は２０ｎｍ、下部電極１３３０の膜厚は、２０ｎｍであった。また、試料素子は、液体ヘリウムに浸すことにより冷却を行った。
【０１１２】
図１４において、横軸に上部電極１３５０に印加した試料素子電圧を取り、縦軸に端子１３０３と端子１３０２との間で測定される電流値の絶対値を対数表示してある。測定は、２５０Ｋ（−２３℃に相当）と４．２Ｋ（−２６９℃に相当）で行った。なお、２５０Ｋにおける結果は、白丸で示し、４．２Ｌにおける結果は黒丸で示している。
【０１１３】
以下、図１４を説明するが、ここで説明する電圧値や電流値は、実際の素子で観測されたものを例として使用している。従って、本現象は、以下に示す数値に限るものではない。実際に素子に用いる膜の材料や膜厚、その他の条件により、他の数値が観測されることがある。
【０１１４】
まず、２５０Ｋの測定時に、上部電極１３５０に正の電圧を印加すると、０〜１．９Ｖでは、＋０．１Ｖに対し１０-7Ａと電流は少なく高抵抗状態である。しかし、１．９Ｖを超えると急に正電流が流れ低抵抗状態となる。なお、急な正電流が流れる低抵抗状態とならないように、０〜１．９Ｖの電圧を印加している場合は、高抵抗状態が維持される。
【０１１５】
１．９Ｖを超える正電圧印加により低抵抗状態となった状態で、上部電極１３５０に正電圧を印加すると、０．１Ｖ程度で１×１０-3Ａ程度の正電流が流れる。この状態で、上部電極１３５０に負電圧を印加すると、−０．１Ｖ程度で１×１０-3Ａ程度の電流が流れ、低抵抗状態であることがわかる。しかし、上部電極１３５０に−０．５Ｖを超える負電圧を印加すると、急激に電流が流れなくなり、高抵抗状態へと遷移する。
【０１１６】
この状態となった後、負電圧を印加しても−０．１Ｖで１×１０-7Ａ程度の高抵抗状態が維持される。さらに続いて、上部電極１３５０に正電圧を印加すると、＋１．９Ｖ程度までは高抵抗状態であるが、＋１．９Ｖを超える正電圧の印加によって、低抵抗状態と遷移する。以下、高抵抗状態と低抵抗状態が可逆的にスイッチする現象が安定に観測される。
【０１１７】
次に、試料素子を４．２Ｋまで冷却し、測定を行った。まず、上部電極１３５０に正の電圧を印加すると、０〜２．６Ｖでは、＋０．１Ｖに対し１０-11Ａ以下と電流は少なく高抵抗状態である。しかし、印加電圧が２．６Ｖを超えると急に正電流が流れて低抵抗状態となる。急な正電流が流れる低抵抗状態とならないように、０〜２．６Ｖの電圧を印加している場合は、高抵抗状態が維持される。
【０１１８】
２．６Ｖを超える正電圧印加により低抵抗状態となった状態で、上部電極１３５０に正電圧を印加すると、０．１Ｖ程度で１×１０-3Ａ程度の正電流が流れる。この状態で、上部電極１３５０に負電圧を印加すると、−０．１Ｖ程度で１×１０-3Ａ程度の電流が流れ、低抵抗状態であることがわかる。しかし、上部電極１３５０に−０．８Ｖを超える負電圧を印加すると、急激に電流が流れなくなり、高抵抗状態と遷移する。
【０１１９】
この状態となった後、負電圧を印加しても−０．１Ｖで１×１０-11Ａ程度の高抵抗状態を維持される。さらに続いて、上部電極１３５０に正電圧を印加すると、＋２．６Ｖ程度までは高抵抗状態であるが、＋２。６Ｖを超える正電圧の印加によって、低抵抗状態と遷移する。以下、高抵抗状態と低抵抗状態が可逆的にスイッチする現象が安定に観測できる。
【０１２０】
以上に示したように、特筆すべきは、極低温状態の４．２Ｋにおいても、安定な抵抗変化現象が観測されることである。
【０１２１】
図１５に、測定温度を変化させたときの高抵抗状態と低抵抗状態の０．１Ｖ時の電流比を示す。この電流比は、Ｏｎ状態とＯｆｆ状態の抵抗比（Ｏｎ／Ｏｆｆ）に相当する。図１５より、室温（３００Ｋ）状態では、４桁程度のＯｎ／Ｏｆｆ比であったのに対し、温度を下げてゆくと、Ｏｎ／Ｏｆｆ比は上昇し、５０Ｋ以下では、７桁以上のＯｎ／Ｏｆｆ比を得ることができる。つまり、低温化しても抵抗状態を容易に判別することが可能であり、低温にすればするほど容易な判別が可能となることを意味している。
【０１２２】
これは、超伝導体が超伝導現象を維持できるだけの十分低温で、上記メモリ素子（金属酸化物層）のメモリ動作が可能であることを示しており、この素子が、図１に示す等価回路による本実施の形態のメモリ装置を実現できることを示している。
【０１２３】
抵抗変化現象を発現する金属酸化物層について、製造方法と特性を示したが、本メモリ装置を実現するための製造方法についても説明する。
【０１２４】
前述したが、超伝導状態を実現する超伝導体は、一般的なジョセフソン伝送線路（ＪＴＬ）と同様の作製方法を取り入れればよい。抵抗変化現象を示す抵抗ＲM（金属酸化物層）を形成するプロセスを追加することにより、本実施の形態におけるメモリ装置が実現できる。
【０１２５】
上記に説明したように、抵抗変化現象を示すビスマスとチタンからなる金属酸化物層は、無加熱から６００℃付近までの温度領域で成膜することができる。このため、超伝導体材料の成膜条件に合わせて金属酸化物層が形成可能である。さらに、図１の等価回路に示すように、ジョセフソン伝送線路中に抵抗変化現象を示す抵抗ＲMを配置するだけで良く、大容量化に優位である。図１６に、本実施の形態のメモリ装置（セル）を、メモリエリア１５０１に集積化した場合のＮＯＲ型回路の構成図を示す。
【０１２６】
この装置では、メモリエリア１５０１にＮ×Ｎのマトリクスのメモリアレイを備え、また、Ｘ及びＹ軸方向のＳＦＱ−ＮＯＲデコーダ回路、Ｘ及びＹ軸方向のドライバ回路、クロック回路、インプット端子、アウトプット端子、インピーダンスマッチング線を備え、また、図示していないアドレスバッファ回路、図示していないデータの読み出し／書き込みコンバータ回路を備えている。例えば、Ｘ軸のＳＦＱ−ＮＯＲアドレス回路で選択され、Ｘ軸のドライバ回路により電圧印加されたワード線上と、Ｙ軸のＳＦＱ−ＮＯＲアドレス回路で選択され、Ｙ軸のドライバ回路により電圧印加されたビット線上の重なりあったメモリセルが選択され、選択されたメモリセルの状態を読み出すことで、メモリ状態をセンスすることができる。また、同様に選択したメモリセルのメモリ状態を変更することが可能である。
【０１２７】
ところで、上述した本発明の実施の形態では、抵抗変化を示す金属酸化物層として、チタン酸ビスマス膜を用いたが、これに限るものではなく、他の金属酸化物からなる層を用いてもよい。例えば、ペロブスカイト構造を持つ材料、又は、擬イルメナイト構造を持つ材料、さらに、タングステン・ブロンズ構造を持つ材料、ビスマス層状構造を持つ材料、パイロクロア構造を持つ材料から構成されていればよい。詳細には、ＢａＴｉＯ3、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3、（Ｐｂ，Ｌａ）（Ｚｒ，Ｔｉ）Ｏ3、ＬｉＮｂＯ3、ＬｉＴａＯ3、ＰｂＮｂ3Ｏ6、ＰｂＮａＮｂ5Ｏ15、Ｃｄ2Ｎｂ2Ｏ7、Ｐｂ2Ｎｂ2Ｏ7、Ｂｉ4Ｔｉ3Ｏ12、（Ｂｉ，Ｌａ）4Ｔｉ3Ｏ12、ＳｒＢｉ2Ｔａ2Ｏ9などが挙げられる。
【０１２８】
また、上述した本発明の例では、シリコンからなる基板上の下地絶縁層、金属薄膜、ＥＣＲスパッタ法で形成するようにした。しかしながら、これらの各層を形成する方法は、ＥＣＲスパッタ法に限定するものではない。
【０１２９】
例えば、シリコン基板の上に形成する絶縁層は、熱酸化法や化学気相成長（ＣＶＤ）法、ＡＬＤ法、従来のスパッタ法、ＭＯＣＶＤ法などで形成しても良い。
【０１３０】
また、下部電極層は、ＣＶＤ法、ＭＢＥ法、ＩＢＤ法、従来スパッタ法、ＰＤＬ法等の他の方法で形成しても良い。
【０１３１】
ただし、ＥＣＲスパッタ法を用いることで、平坦で良好な絶縁膜、金属膜が容易に得られる。
【０１３２】
また、上記の実施の形態では、各層を形成した後、一旦大気に取り出していたが、各々のＥＣＲスパッタを実現する処理室を、連続的な処理により真空搬送室でつなげてもよい。これらのことにより、処理対象の基板を真空中で搬送できるようになり、水分等の外乱の影響を受けづらくなり、膜質と界面の特性の向上につながる。
【０１３３】
また、特開２００３−０７７９１１号公報に示されているように、各層を形成した後、形成した層の表面にＥＣＲプラズマを照射し、特性を改善するようにしても良い。また、各層を形成した後に、特開２００４−２７３７３０号公報に示されているように、適当なガス雰囲気中でアニールし、特性を改善するようにしても良い。
【０１３４】
また、電極や配線を構成するための金属薄膜の厚さは、適便最適な厚さとした方がよい。例えば、膜応力による剥離等を考慮すれば、金属薄膜は１００ｎｍ以下の厚さが望ましい。また、配線としての抵抗値を考慮すれば、１０ｎｍより厚くした方がよい。
また、発明者らの実験の結果、金属酸化物層の厚さが１０〜１００ｎｍであれば、メモリの動作が確認され、最も良好な状態は、金属酸化物層の厚さを３０ｎｍとした時に得られた。
【０１３５】
また、以上の実施の形態においては、シリコンという半導体基板を用いた結果について示したが、ガラス基板や石英基板、サファイア基板などの絶縁物を基体（基板）として用いても良い。例えばガラス基板を用いる場合、ガラス基板に穴を開け、基板の裏面より電気的コンタクトを取るようにしてもよい。この構造にすることによって、加工しやすいガラス基板上などへの適用が可能となる。
【０１３６】
さらに、金属基板などの導電性のある物質に接触して絶縁層を形成し、これを基体として用いても良い。また、金属基板などの導電性のある物質を基体として用いても良い。
【図面の簡単な説明】
【０１３７】
【図１】本発明の形態におけるメモリ装置の構成を示す等価回路である。
【図２】本実施の形態におけるメモリ装置の価回路における抵抗変化する抵抗ＲMの抵抗状態と入力信号と出力信号の関係を説明する説明図である。
【図３】図１に示す抵抗ＲMを実現するための素子の構成（断面）を示す構成図である。
【図４】ＥＣＲスパッタ装置の構成を示す構成図である。
【図５】図３を用いて説明した素子の製造方法例を示す工程図である。
【図６】スパッタ成膜における基板温度に対する金属酸化物層の成膜速度と屈折率の変化を示したものである。
【図７】３００℃以上の温度領域で形成した金属酸化物層の状態について、透過型電子顕微鏡により断面形状を観察した結果を模式的に示す構成図である。
【図８】３００℃以上の温度領域で形成した金属酸化物層の状態について、透過型電子顕微鏡により断面形状を観察した結果を示す顕微鏡写真である。
【図９】３００℃以上の温度領域で形成した金属酸化物層に対し、上部電極から下部電極層にかけて電圧を印加したときの電流を電流計により観測した結果を示す特性図である。
【図１０】１８０℃以下の低温領域において、ＥＣＲスパッタ法を用いてシリコン基板の上に形成したＢｉとＴｉと酸素からなる金属酸化物層の透過型電子顕微鏡による断面観察で得られた顕微鏡写真である。
【図１１】図１０に示す顕微鏡写真の状態を説明するための構成図である。
【図１２】１８０℃以下の低温領域で形成した金属酸化物層に対し、上部電極から下部電極層にかけて電圧を印加したときの電流を電流計により観測した結果を示す特性図である。
【図１３】特性調査のために作製したクロスポイント型構造の試料素子の構成を示す平面図（ａ）及び等価回路（ｂ）である。
【図１４】図１３（ａ）の試料素子を用いて抵抗ＲMを測定した結果を示す特性図である。
【図１５】測定温度を変化させたときの高抵抗状態と低抵抗状態の０．１Ｖ時の電流比を示す特性図である。
【図１６】本実施の形態のメモリ装置（セル）を集積化した場合のＮＯＲ型回路の構成を示す構成図である。
【図１７】ＳＦＱハイブリッドＲＡＭ／超伝導ラッチングを用いたメモリ装置の構成を示す等価回路である。
【符号の説明】
【０１３８】
Ｒ1，Ｒ2，Ｒ3（＝ＲM），Ｒ4，Ｒ5…抵抗、Ｌ12，Ｌ23，Ｌ34，Ｌ45…コイル、ＪＪ1，ＪＪ2，ＪＪ3，ＪＪ4，ＪＪ5…ジョセフソン接合、Ｔ1，Ｔ2，Ｔ3，Ｔ4，Ｔ5…電圧端子、Ｔin…入力端子、Ｔout…出力端子、１０１…基板、１０２…下部電極層、１０３…下部電極層、１０４…金属酸化物層、１０５…上部電極。
【技術分野】
【０００１】
本発明は、超伝導体を用いた回路によるメモリ装置及びその製造方法に関するものである。
【背景技術】
【０００２】
従来、ネットワーク機器や情報端末に搭載されて情報を記憶する装置（メモリ）には、主に半導体材料が用いられてきた。半導体を用いたメモリの１つとして、ＤＲＡＭ（Dynamic Random Access Memory）が広く使用されている（非特許文献１参照）。ＤＲＡＭの単位記憶素子（以下、メモリセルという）では、１個の蓄積容量と１個のＭＯＳＦＥＴ（Metal-oxide-semiconductor field effect transistor）からなり、選択されたメモリセルの蓄積容量に蓄えられた電荷の状態に対応する電圧を、ビット線から電気的なデジタル信号の「ｏｎ」あるいは「ｏｆｆ」として取り出すことで、記憶されているデータを読み出すようにしている。
【０００３】
しかし、ＤＲＡＭでは、電源を切ると蓄積容量の状態を維持することが不可能となり、蓄積された情報が消去されてしまう。言い換えると、ＤＲＡＭは揮発性のメモリ素子である。また、よく知られているように、ＤＲＡＭでは、データを再び書き込むリフレッシュ動作が必要となり、動作速度が低下するという欠点もある。
【０００４】
昨今のマルチメディア情報化社会の拡大、さらには、ユビキタスサービスを実現するためには、より高機能なメモリが必要とされてきている。例えば、ユビキタス端末に搭載されるメモリに求められる機能として、高速，長期保持期間，環境耐性，低消費電力などがあり、さらに、電源を切っても蓄積された情報を保持し続ける不揮発性が必須とされている。不揮発性メモリとしては、ＲＯＭ（Read only Memory）がよく知られているが、一度記憶された（書き込まれた）データは、消去不可能であり、また、再書き込みができないという大きな欠点を持っている。
【０００５】
これに対し、ＲＯＭの一種ではあるが、限定された回数のデータ消去と書き込みとを可能としたＥＥＰＲＯＭ（Electrically erasable programmable read only memory）を用いたフラッシュメモリ（Flash memory）が開発されている（特許文献１，非特許文献１，非特許文献２参照）。このフラッシュメモリは、実用的な不揮発性メモリとして、多くの分野で使用されている。
【０００６】
代表的なフラッシュメモリのメモリセルは、ＭＯＳＦＥＴのゲート電極部が、制御ゲート電極と浮遊ゲート電極を有した複数の層からなるスタックゲート（Stack gate）構造となっている。フラッシュメモリでは、浮遊ゲートに蓄積された電荷の量により、ＭＯＳＦＥＴの閾値が変化することを利用して、データの記録を可能としている。
【０００７】
フラッシュメモリのデータの書き込みは、ドレイン領域に高電圧を印加して発生したホットキャリアがゲート絶縁膜のエネルギー障壁を乗り越えることで行う。また、ゲート絶縁膜に高電界を印加してＦ−Ｎ（Fowler-Nordheim）トンネル電流を流すことで、半導体基板から浮遊ゲートに電荷（一般的には電子）を注入することで、データの書き込みが行われる。データの消去は、ゲート絶縁膜に逆方向の高電界を印加することで、浮遊ゲートから電荷を引き抜くことにより行われる。
【０００８】
フラッシュメモリは、ＤＲＡＭのようなリフレッシュ動作が不要な反面、Ｆ−Ｎトンネル現象を用いるために１８Ｖ程度の高電圧が必要となり、また、ＤＲＡＭに比べてデータの書き込み及び消去に要する時間が桁違いに長くなってしまうというの問題がある。さらに、データの書き込み・消去を繰り返すと、ゲート絶縁膜が劣化するので、書き換え回数がある程度制限されているという問題もある。
【０００９】
一方、高いパフォーマンスが必要とされるでバイス分野では、さらなる低消費電力動作と高速スイッチング動作とが求められている。これらを実現するために、超伝導体を用いたデジタル回路によるメモリ装置が提案されている（非特許文献３参照）。
【００１０】
超伝導（Superconductivity）は、超低温環境下で金属又は酸化物に生じる現象であり、電気抵抗がゼロになることからこのように呼ばれている。超伝導現象が生じる物質のことを超伝導体（Superconductor）といい、超伝導状態で流れる電流のことを超伝導電流という。１９１１年、水銀の電気抵抗が４．２Ｋでゼロになることが、ヘイケ・カメルリング・ネオス（オランダ）によって初めて報告された。この発見以降、多くの超伝導を示す元素，物質が発見されている。単体の元素で最も超伝導転移温度が高いものは、ニオブであり、この超伝導転移温度は９．３Ｋ（常圧下，大気圧下）である。
【００１１】
常圧下において超伝導を示す金属は多いが、常圧下では超伝導を示さない金属あるいは非金属元素でも、高圧下で（非金属の場合は金属化と同時に）超伝導を示すものもある。また、重い電子系における超伝導や、高温超伝導，強磁性と超伝導が共存する物質など、従来の超伝導体と性格の異なるものも発見されている。超伝導現象は、１９５７年に発表されたジョン・バーディン，レオン・クーパー、及びロバート・シェリーファーらの理論（ＢＣＳ理論）により、基本的なメカニズムが解明されている。
【００１２】
超伝導現象については、より高温で超伝導を起こす物質を探索することを中心に、発見から１００年近くを経た現在も、多くの研究が盛んになされている。しかしながら、超伝導体材料を用いた大規模で高速なメモリ装置は、実現されていない。このメモリ素子の欠如が、実用的な超伝導体デジタル回路の実現に、大きな足かせとなっていた。
【００１３】
超伝導体を用いたメモリ装置を実現するために、いくつかの試みがなされている。この代表例が、超伝導量子干渉計（Superconducting quantum interface device：ＳＱＵＩＤ）を応用するものである。ＳＱＵＩＤは、永久電流（perpetual current）や磁束量子（flux quantum）を蓄積できるため、これをメモリとして応用したものである（非特許文献４，非特許文献５参照）。しかしながら、磁束量子を扱うために、セルサイズの微細化に限界があることや、ＳＱＵＩＤを作成する技術が容易ではないため、大規模なメモリを作成することが困難であるという問題を有している。
【００１４】
また、超伝導体を用いたメモリ装置を、他のメモリ技術と組み合わせることで実現しようとする試みもある。この１つに、ジョセフソン接合（Josephson Junction）とＣＭＯＳ（Complementary Metaal-Oxide Semiconductor）とを組み合わせたメモリ装置がある（非特許文献６参照）。しかし、ＣＭＯＳを極低温下で動作させることは容易ではなく、実現に至っていない。
【００１５】
また、室温下で動作する不揮発性メモリとジョセフソン接合とを組み合わせて実現しようとするものがある（非特許文献７，非特許文献８参照）。非特許文献７に示された技術では、強磁性体の磁気抵抗を用いた強磁性体メモリ（Magnetoresist RAM：ＭＲＡＭ）を、超伝導単一磁束量子（single flux quantum：ＳＦＱ）の制御に用いている。
【００１６】
また、図１７に示すように、ＳＦＱハイブリッドＲＡＭ／超伝導ラッチングを用いたものが提案されている（特許文献２，特許文献３，非特許文献５参照）。また、random accessメモリに応用したものの報告もある（特許文献４参照）。
【００１７】
【特許文献１】特開平８−０３１９６０号公報
【特許文献２】特開２０００−２６０１８７号公報
【特許文献３】特開平１０−２６９７８３号公報
【特許文献４】特開平１０−１５４３９７号公報
【非特許文献１】サイモン・ジー著、「フィジクス・オブ・セミコンダクター・デバイス」、１９８１年、（S.M.Sze,"Physics of Semiconductor Devices",John Wiley and Sons,Inc.）
【非特許文献２】舛岡富士雄著、「不揮発性メモリーの現状と展望」、応用物理、７３巻、第９号、頁１１６６−１１７１、２００４年。
【非特許文献３】S.Yoruzu, et al. ,"Progress of Single Flux Quantum Packet Switch Technology", IEEE Transactions on Applied Superconductivity, Vol.15, No.2, pp411-414, 2005.
【非特許文献４】S.Nagasawa et al. ,"A 380 ps, 9.5mW Josephson 4-Kbit RAM Operated at a High Bit Yield", IEEE Transactions on Applied Superconductivity, Vol.5, No.2, pp2447-2452, 1995.
【非特許文献５】S.Nagasawa, et al. ,"Superconducting Lctching/SFQ Hybrid RAM", IEEE Transactions on Applied Superconductivity, Vol.11, No.1, pp533-536, 2001.
【非特許文献６】U.Ghoshal, et al. ,"SUPERCONDUCTR-SEMCONDUCTOR MEMORIES", IEEE Transactions on Applied Superconductivity, Vol.3, No.1, pp2315-2318,1993.
【非特許文献７】T.Van Duzer, "Cryogenic Memories for RSFQ Ultra-High-Speed Processor", Proceedings of the 2005 ACM/IEEE Supercomputing Conference, pp 66-68, 2005.
【非特許文献８】K.K.Likharev, et al. ,"RSFQ Logic/Memory Family: A New Josephson-Junction Technology for Sub-Teraherz-Clock-Frequency Digital Systems", IEEE Transactions on Applied Superconductivity, Vol.1, No.1, pp3-28,1991.
【非特許文献９】M.Yamaguchi, et al. ,"Effect of Grain Size on Bi4Ti3O12 Thin Film Properties", Jpn. J. Appl. Phys. Vol.37, pp.5166-5170, 1998.
【発明の開示】
【発明が解決しようとする課題】
【００１８】
しかしながら、前述したＭＲＡＭは、これ自体の集積化が困難なことや、セルアレイの選択としてのみＭＲＡＭを用いているため、高集積化の解決には至っていない。
このように、従来の技術では、超伝導デジタル回路の高集積化が容易ではなく、超伝導体を用いたデジタル回路によるメモリ装置の実現にはほど遠いのが現状である。
【００１９】
本発明は、以上のような問題点を解消するためになされたものであり、安定した状態でより高密度に記憶保持が行える超伝導デジタル回路用のメモリ装置の実現を目的とする。
【課題を解決するための手段】
【００２０】
本発明に係るメモリ装置は、入力端子及び出力端子と、入力端子と出力端子との間に直列に接続する第１コイル及び第２コイルと、所定の電圧が印可される第１電圧端子と入力端子及び第１コイルの間の第１接続ノードとの間に接続する第１抵抗と、第１接続ノードに接続する第１ジョセフソン接合と、所定の電圧が印可される第２電圧端子と第１コイル及び第２コイルの間の第２接続ノードとの間に接続する第２抵抗と、第２接続ノードに接続する第２ジョセフソン接合と、所定の電圧が印可される第３電圧端子と第２コイル及び出力端子の間の第３接続ノードとの間に接続する第３抵抗と、第３接続ノードに接続する第３ジョセフソン接合とを少なくとも備え、第２抵抗は、少なくとも第１金属，第２金属を含んだ金属酸化物層から構成され、金属酸化物層は、印加された電気信号により抵抗値が変化するものである。
【００２１】
従って、金属酸化物層の抵抗状態が変化すると、第２電圧端子に印加された電圧により第２ジョセフソン接合に入力される電流の状態が変化する。ここで、入力端子より入力される信号による電流値と、第２電圧端子に印加された電圧により第２ジョセフソン接合に入力される電流との合計が所定の値より小さければ、第２ジョセフソン接合の超伝導状態が維持される。このため、金属酸化物層の抵抗状態が変化して上記電流の合計が所定の値より小さくなると、第２ジョセフソン接合の超伝導状態は維持され、入力端子より入力された信号は、第２ジョセフソン接合を流れ、第２コイルには流れず、出力端子より出力されることがない。
【００２２】
上記メモリ装置において、入力端子には、単一磁束量子が入力されるものである。
【００２３】
また、上記メモリ装置において、金属酸化物層は、第１電圧値を超える電圧印加により第１抵抗値を持つ第１状態となり、第１電圧とは極性の異なる第２電圧値を超える電圧印加により第１抵抗値より高い第２抵抗値を持つ第２状態となる。また、金属酸化物層は、少なくとも第１金属，及び酸素から構成された基部層と、第１金属，第２金属，及び酸素から構成されて基部層の中に分散された複数の微粒子とから構成されていればよい。また、微粒子は非結晶であってもよい。また、基部層は、第１金属，第２金属，及び酸素から構成され、化学量論的組成に比較して第２金属の組成比が小さい状態であればよい。また、基部層は、第１金属，第２金属，及び酸素から構成されて非結晶であってもよい。
【００２４】
また、上記メモリ装置において、金属酸化物層は、スパッタ法により３０℃以上１８０℃未満で形成されたものであればよい。また、第１金属はチタンであり、第２金属はビスマスであり、基部層は、化学量論的組成に比較して過剰なチタンを含む層からなる非晶質状態であればよい。
【発明の効果】
【００２５】
以上説明したように、本発明によれば、所定の電圧が印可される第２電圧端子と第１コイル及び第２コイルの間の第２接続ノードとの間に接続する第２抵抗は、少なくとも第１金属，第２金属を含んだ金属酸化物層から構成し、金属酸化物層は、印加された電気信号により抵抗値が変化するものから構成したので、安定した状態でより高密度に記憶保持が行える超伝導デジタル回路用のメモリ装置が容易に実現できるという優れた効果が得られる。
【発明を実施するための最良の形態】
【００２６】
以下、本発明の実施の形態について図を参照して説明する。図１は、本発明の形態におけるメモリ装置の構成を示す等価回路である。図１に示す等価回路は、一般的なジョセフソン伝送線路（Josephson Transmission Line：ＪＴＬ）に類似した回路であるが、回路中の抵抗Ｒ3（＝ＲM）を、抵抗変化現象が発現する材料から構成していることが全く異なる。ＪＴＬについては、非特許文献８を参考にされたい。
【００２７】
図１において、Ｖ1，Ｖ2，Ｖ3，Ｖ4，Ｖ5は電源、ＪＪ1，ＪＪ2，ＪＪ3，ＪＪ4，ＪＪ5はジョセフソン接合である。また、Ｌ12，Ｌ23，Ｌ34，Ｌ45は、コイルであり、Ｒ1，Ｒ2，Ｒ3（＝ＲM），Ｒ4，Ｒ5は、抵抗であり、Ｔ1，Ｔ2，Ｔ3，Ｔ4，Ｔ5は、図示しない電圧源より発生する電圧が供給される電圧端子である。
【００２８】
このメモリ装置は、入力端子Ｔin及び出力端子Ｉinとの間に直列にコイルＬ12，Ｌ23，Ｌ34，Ｌ45が接続している。また、所定の電圧が印可される電圧端子Ｔ1と入力端子Ｔin及びコイルＬ12の間の接続ノードとの間に第１抵抗Ｒ1が接続し、この接続ノードにジョセフソン接合ＪＪ1が接続している。ジョセフソン接合ＪＪ1は接続ノードと接地との間に接続されている。また、所定の電圧が印可される電圧端子Ｔ2とコイルＬ12及びコイルＬ23の間の接続ノードとの間に抵抗Ｒ2が接続し、この接続ノードにジョセフソン接合ＪＪ2が接続している。ジョセフソン接合ＪＪ2も接続ノードと接地との間に接続されている。
【００２９】
また、所定の電圧が印可される電圧端子Ｔ3とコイルＬ23及びコイルＬ34の間の接続ノード（第２接続ノード）との間に抵抗ＲM（第２抵抗）が接続し、この接続ノードにジョセフソン接合ＪＪ3（第３ジョセフソン接合）が接続している。ジョセフソン接合ＪＪ3も接続ノードと接地との間に接続されている。また、所定の電圧が印可される電圧端子Ｔ4とコイルＬ34及びコイルＬ45の間の接続ノードとの間に抵抗Ｒ4が接続し、この接続ノードにジョセフソン接合ＪＪ4が接続している。ジョセフソン接合ＪＪ4も接続ノードと接地との間に接続されている。また、所定の電圧が印可される電圧端子Ｔ5とコイルＬ45及び出力端子Ｔoutの間の接続ノードとの間に抵抗Ｒ5が接続し、この接続ノードにジョセフソン接合ＪＪ5が接続している。ジョセフソン接合ＪＪ5も接続ノードと接地との間に接続されている。
【００３０】
また、図１に示す等価回路において、入力端子Ｔinから、入力電流Ｉinが入力される。このとき、入力電流Ｉinは、三角波の形をなし、単一磁束量子（ＳＦＱ）と同一のものである。このＳＦＱが、各々のジョセフソン接合ＪＪ1，ＪＪ2，ＪＪ3，ＪＪ4，ＪＪ5をすり抜けることができれば、示された出力端子Ｔoutに、入力したＳＦＱと同じ大きさの出力信号が現れる。上述した入力端子Ｔinから出力端子ＴoutまでのＳＦＱの流れを制御することにより、出力信号が得られる状態、もしくは、出力信号が得られない状態とすることで、メモリ機能を持たせることができる。具体的には、抵抗ＲM（Ｒ3）を抵抗変化現象を発現する材料から構成することで実現する。
【００３１】
抵抗ＲMは、高抵抗状態（High-Resistance State：ＨＲＳ）と低抵抗状態（Low-Resistance State：ＬＲＳ）の２つの状態を持つ。この状態は、後に具体的に説明するが、外部からの電気信号（直流電圧やパルス電圧など）により、抵抗値が、繰り返し高くなりまた低くなるものである。言い換えると、抵抗ＲMは、ＨＲＳとＬＲＳとが、外部からの電気信号により制御可能な素子である。
【００３２】
ＳＦＱを制御する図１に示す回路の場合、抵抗ＲMの抵抗状態がＬＲＳの場合、他の抵抗Ｒ１、Ｒ２、Ｒ４、Ｒ５と同じ抵抗値である。また、抵抗ＲMの抵抗状態が、ＨＲＳの場合、ＬＲＳの場合の抵抗値よりも数桁大きい。従って、ＨＲＳの時の抵抗ＲMの抵抗値をＲM,HRS、ＬＲＳ時の抵抗ＲMの抵抗値をＲM,LRSとすると、ＲM,HRS＞＞ＲM,LRS＝Ｒ1＝Ｒ2＝Ｒ4＝Ｒ5＝Ｒという式が成立する。素子を動作させるときは、電圧源（不図示）から発生したＶ1＝Ｖ2＝Ｖ3＝Ｖ4＝Ｖ5＝Ｖなる電圧を、電圧端子Ｔ1，Ｔ2，Ｔ3，Ｔ4，Ｔ5に供給する。
【００３３】
一般的に、超伝導状態は、小さな電流を流した場合は、永久電流が流れるが、ある大きさ以上の電流を流した場合、超伝導状態が崩れ、常伝導状態となることが知られている。この超伝導状態が維持できなくなる電流が、ジョセフソン臨界電流（Josephson critical current）と呼ばれている。なお、ジョセフソン臨界電流を超えて超伝導状態が維持できなくなっても、再びジョセフソン臨界電流以下にすることで、超伝導状態に戻る。
【００３４】
図１に示す等価回路のジョセフソン接合ＪＪ1，ＪＪ2，ＪＪ4，ＪＪ5のジョセフソン臨界電流は、Ｖ1＝Ｖ2＝Ｖ3＝Ｖ4＝Ｖ5＝Ｖなる電圧と、ＲM,LRS＝Ｒ1＝Ｒ2＝Ｒ4＝Ｒ5＝Ｒからなる電流ＩB＝Ｖ／Ｒ以下になり、ジョセフソン接合ＪＪ3のジョセフソン臨界電流は、ＲM,LRS＝ＲM＝Ｒからなる電流ＩBM＝Ｖ／Ｒ以下になるように設計してある。つまり、各々のジョセフソン接合ＪＪ1，ＪＪ2，ＪＪ4，ＪＪ5にＩBの電流が流れ、ジョセフソン接合ＪＪ3にＩBMの電流が流れていても超伝導状態は維持している。しかし、この状態に、入力端子ＴinにＳＦＱの入力があった場合、つまり、各々のジョセフソン接合ＪＪ1，ＪＪ2，ＪＪ4，ＪＪ5に、ＩB＋Ｉinの電流が入力され、ジョセフソン接合ＪＪ3にＩBM＋Ｉinの電流が入力された場合、ジョセフソン臨界電流以上となり、超伝導状態が維持できなくなるように設計されている。
【００３５】
まず、抵抗ＲMの抵抗状態が、ＬＲＳの場合を考える。電圧端子Ｔ1，Ｔ2，Ｔ3，Ｔ4，Ｔ5からＶ1＝Ｖ2＝Ｖ3＝Ｖ4＝Ｖ5＝Ｖなる電圧が供給され、ＲM,LRS＝Ｒ1＝Ｒ2＝Ｒ4＝Ｒ5＝Ｒなので、ジョセフソン接合ＪＪ1，ＪＪ2，ＪＪ4，ＪＪ5には、ＩB＝Ｖ／Ｒという電流が流れ、またＲM,LRS＝ＲM＝Ｒなので、ジョセフソン接合ＪＪ3にはＩBM＝Ｖ／Ｒという電流が流れている。ジョセフソン接合ＪＪ1，ＪＪ2，ＪＪ3，ＪＪ4，ＪＪ5に流れる電流は、ジョセフソン臨界電流以下なので、超伝導状態は維持されている。
【００３６】
この時、入力端子Ｔinから、入力電流Ｉinの電流からなるＳＦＱを入力する。入力されたＳＦＱのＩinと、電圧端子Ｔ1から供給された電圧によるＩBにより、ジョセフソン接合ＪＪ1の超伝導状態が維持できなくなり、ジョセフソン接合ＪＪ1は常伝導状態となり、抵抗が発生する。すると、ＳＦＱは、抵抗の低いコイルＬ12に流れ、ジョセフソン接合ＪＪ1を通り抜ける。
【００３７】
ジョセフソン接合ＪＪ1を通り抜けてコイルＬ12に流れたＳＦＱは、ジョセフソン接合ＪＪ2に入力されるが、入力されたＳＦＱのＩinと、電圧端子Ｔ2から供給された電圧によるＩBにより、ジョセフソン接合ＪＪ2は超伝導状態を維持できなくなり常伝導状態となり、抵抗が発生する。すると、ＳＦＱは、抵抗の低いコイルＬ23に流れ、ジョセフソン接合ＪＪ2を通り抜ける。
【００３８】
ジョセフソン接合ＪＪ2を通り抜けてコイルＬ23に流れたＳＦＱは、ジョセフソン接合ＪＪ3に入力されるが、入力されたＳＦＱのＩinと、電圧端子Ｔ3から供給された電圧によるＩBMにより、ジョセフソン接合ＪＪ3は超伝導状態を維持できなくなり常伝導状態となり、抵抗が発生する。すると、ＳＦＱは、抵抗の低いコイルＬ34に流れ、ジョセフソン接合ＪＪ3を通り抜ける。
【００３９】
ジョセフソン接合ＪＪ3を通り抜けてコイルＬ34に流れたＳＦＱは、ジョセフソン接合ＪＪ4に入力されるが、入力されたＳＦＱのＩinと、電圧端子Ｔ4から供給された電圧によるＩBにより、ジョセフソン接合ＪＪ4は超伝導状態を維持できなくなり常伝導状態となり、抵抗が発生する。すると、ＳＦＱは、抵抗の低いコイルＬ45に流れ、ジョセフソン接合ＪＪ4を通り抜ける。
【００４０】
最後に、ジョセフソン接合ＪＪ4を通り抜けてコイルＬ45に流れたＳＦＱは、ジョセフソン接合ＪＪ5に入力されるが、入力されたＳＦＱのＩinと、電圧端子Ｔ5から供給された電圧によるＩBにより、ジョセフソン接合ＪＪ5は超伝導状態を維持できなくなり常伝導状態となり、抵抗が発生する。すると、ＳＦＱは、ジョセフソン接合ＪＪ5を通り抜け、出力端子Ｔoutに出力され、結果的に、出力端子Ｔoutにおいて出力信号が観測できる。ＳＦＱが通り抜けた後のジョセフソン接合ＪＪ1，ＪＪ2，ＪＪ3，ＪＪ4，ＪＪ5は、ジョセフソン臨界電流以下となり超伝導状態に戻る。このように、Ｒ3＝ＲMの抵抗状態が低抵抗状態（ＬＲＳ）の場合は、入力端子ＴinにＳＦＱを入力すると、出力端子Ｔoutに出力信号が観測される。
【００４１】
次に、抵抗ＲMの抵抗状態が、ＨＲＳの場合を考える。この場合、ジョセフソン接合ＪＪ3に流れる電流ＩBMは、ＩBM＝ＲM,HRSであるが、ＲM,HRS＞＞ＲM,LRSであるため、Ｖ／ＲM,LRS5＞＞Ｖ／とＲM,HRSなり、ＩBMはほとんど流れなくなる。
【００４２】
この時、入力端子Ｔinから、入力電流Ｉinの電流からなるＳＦＱが入力されると、このＳＦＱのＩinと電圧端子Ｔ1から供給された電圧によるＩBにより、ジョセフソン接合ＪＪ1の超伝導状態が維持できなくなり、ジョセフソン接合ＪＪ1は常伝導状態となり、抵抗が発生する。この結果、前述同様に、ＳＦＱは、ジョセフソン接合ＪＪ1を通り抜ける。このことは、ジョセフソン接合ＪＪ2においても同様である。
【００４３】
しかしながら、ジョセフソン接合ＪＪ3においては、この状態が異なる。上述したように、抵抗ＲMの抵抗状態がＨＲＳの場合、電流ＩBMが十分小さいために、ＳＦＱによるＩinが入力されてＩin＋ＩBMの電流がジョセフソン接合ＪＪ3に入力されても、ジョセフソン接合ＪＪ3は超伝導状態を維持する。このため、コイルＬ23を経由してきたＳＦＱは、ジョセフソン接合ＪＪ3を通過できずに、反射されてしまう。結果として、出力端子Ｔoutにおいては出力信号が観測できない。このように、Ｒ3＝ＲMの抵抗状態が、高抵抗状態（ＨＲＳ）の場合は、入力端子ＴinにＳＦＱを入力しても出力端子Ｔoutに出力信号は観測できない。
【００４４】
図２に、図１に示した等価回路における抵抗変化する抵抗ＲMの抵抗状態と入力信号と出力信号の関係をまとめる。入力信号がない場合は、出力信号は得られない。入力信号を入力しても、抵抗ＲMの抵抗状態がＨＲＳの場合は、出力信号は得られない。抵抗ＲMの抵抗状態がＬＲＳ（＝Ｒ1＝Ｒ2＝Ｒ4＝Ｒ5）の場合に初めて出力信号が得られる。つまり、抵抗ＲMの抵抗状態を制御することにより、ＳＦＱの流れを制御し、出力端子Ｔinの信号の出力する／しないが制御できる。
【００４５】
以下、上述した本実施の形態におけるメモリ装置（回路）を実現する手段について説明する。ジョセフソン接合を形成するのは、ある温度以下になると超伝導状態をなすものである。超伝導体には、単体の元素で最も超伝導転移温度が高いニオブ（Ｎｂ）をはじめ、１９８０年代に発見されたＹＢａ2Ｃｕ3Ｏ7-x（ＹＢＣＯ：Ｙ１２３）、Ｂｉ2Ｓｒ2Ｃａ2Ｃｕ3Ｏ10（ＢＳＣＣＯ：Ｂｉ２２２３ビスコ）、Ｌａ−Ｂａ−Ｃｕ−Ｏをはじめとする銅酸化物高温超伝導体（ほとんどの場合、ペロブスカイト構造）、また、今世紀になって見つかった２ホウ化マグネシウム（ＭｇＢ2）などが挙げられる。
【００４６】
一方、抵抗変化現象を発現する材料には、ＰｒＣａＭｎＯなどのマンガン酸化物や、ＳｒＴｉＯに金属元素をドープしたもの、ＮｉＯやＴｉＯ、ＣｕＯなどの遷移金属酸化物などがある。発明者らは、強誘電体でもあるチタン酸ビスマス膜中にこの抵抗変化現象を見いだしている。例えば、図３の断面図に示すように、上述した抵抗スイッチ現象を起こす強誘電体よりなる金属酸化物層１０４を、下部電極層１０３と上部電極１０５との間に挟み、上部電極１０５と下部電極層１０３との間に電圧を印加することにより、金属酸化物層１０４の抵抗値が高抵抗状態から低抵抗状態へ、また、低抵抗状態から高抵抗状態へスイッチングする現象が可逆的に安定に現れる。この現象は、巨大電界抵抗変化（Colossalelectro-resistance：ＣＥＲ）効果とも呼ばれ、この現象を応用したＲＲＡＭ（ResistanceRAM、ＲｅＲＡＭ）が、ポストフラッシュメモリとして注目されている。
【００４７】
以下、図１の回路を実現するための抵抗変化現象を起こす抵抗ＲMについて図３を用いて具体的に説明する。まず、図３に示す素子について説明する。この素子は、例えば、単結晶シリコンからなる基板１０１の上に絶縁層１０２，下部電極層１０３，ＢｉとＴｉとＯとから構成された膜厚３０〜２００ｎｍ程度の金属酸化物層１０４（抵抗ＲM），上部電極１０５を備えるようにしたものである。
【００４８】
基板１０１は、半導体，絶縁体，金属などの導電性材料のいずれから構成されていてもよい。基板１０１が絶縁材料から構成されている場合、絶縁層１０２はなくてもよい。また、基板１０１が導電性材料から構成されている場合、絶縁層１０２，下部電極層１０３はなくてもよく、この場合、導電性材料から構成された基板１０１が、下部電極となる。
【００４９】
下部電極層１０３，上部電極１０５は、例えば、白金（Ｐｔ）、ルテニウム（Ｒｕ）、金（Ａｕ）、銀（Ａｇ）などの貴金属を含む遷移金属の金属から構成されていればよい。また、下部電極層１０３，上部電極１０５は、窒化チタン（ＴｉＮ）、窒化ハフニウム（ＨｆＮ）、ルテニウム酸ストロンチウム（ＳｒＲｕＯ2）、酸化亜鉛（ＺｎＯ）、鉛酸スズ（ＩＴＯ）、フッ化ランタン（ＬａＦ3）などの遷移金属の窒化物や酸化物やフッ化物等の化合物、さらに、これらを積層した複合膜であってもよい。
【００５０】
絶縁層１０２は、二酸化シリコン，シリコン酸窒化膜，アルミナなどをはじめ、リチウム，ベリリウム，マグネシウム，カルシウムなどの軽金属から構成されたＬｉＮｂＯ3などの酸化物、ＬｉＣａＡｌＦ6、ＬｉＳｒＡｌＦ6、ＬｉＹＦ4、ＬｉＬｕＦ4、ＫＭｇＦ3などのフッ化物から構成されていればよい。また、絶縁層１０２は、スカンジウム，チタン，ストロンチウム，イットリウム，ジルコニウム，ハフニウム，タンタル，及び、ランタン系列を含む遷移金属の酸化物及び窒化物、又は、以上の元素を含むシリケート（金属、シリコン、酸素の三元化合物）、及び、これらの元素を含むアルミネート（金属、アルミニウム、酸素の三元化合物）、さらに、以上の元素を２以上含む酸化物及び窒化物などから構成されていてもよい。さらにまた、これらの絶縁材料からなる膜の多層構造であってもよい。
【００５１】
上記素子の具体例について説明すると、例えば、下部電極層１０３は、膜厚１０ｎｍのＴｉ層と膜厚１０ｎｍのＰｔ層との積層構造であり、金属酸化物層１０４は、膜厚３０ｎｍのＢｉ4Ｔｉ3Ｏ12膜であり、上部電極１０５は、金から構成されたものである。なお、前述したように、基板１０１及び絶縁層１０２の構成は、これに限るものではなく、電気特性に影響を及ぼさなければ、他の材料も適当に選択できる。
【００５２】
以上で説明した、絶縁層１０２、下部電極層１０３、金属酸化物層１０４、及び上部電極１０５は、具体的な製法については後述するが、図４に示すようなＥＣＲスパッタ装置により金属ターゲットや金属ターゲットを、アルゴンガス、キセノンガス、酸素ガス、窒素ガスからなるＥＣＲプラズマをプラズマ源で発生させ、発生させたプラズマ中の粒子を用いてスパッタリングして形成すればよい。
【００５３】
ここで、ＥＣＲスパッタ装置について、図４の概略的な断面図を用いて説明する。図４に示すＥＣＲスパッタ装置は、まず、処理室４０１とこれに連通するプラズマ生成室４０２とを備えている。処理室４０１は、図示していない真空排気装置に連通し、真空排気装置によりプラズマ生成室４０２とともに内部が真空排気される。
【００５４】
処理室４０１には、膜形成対象の基板１０１が固定される基板ホルダ４０４が設けられている。基板ホルダ４０４は、図示しない回転機構により所望の角度に傾斜し、かつ回転可能とされている。基板ホルダ４０４を傾斜して回転させることで、堆積させる材料による膜の面内均一性と段差被覆性とを向上させることが可能となる。また、処理室４０１内のプラズマ生成室４０２からのプラズマが導入される開口領域において、開口領域を取り巻くようにリング状のターゲット４０５が備えられている。
【００５５】
ターゲット４０５は、絶縁体からなる容器４０５ａ内に載置され、内側の面が処理室４０１内に露出している。また、ターゲット４０５には、マッチングユニット４２１を介して高周波電源４２２が接続され、例えば、１３．５６ＭＨｚの高周波が印加可能とされている。ターゲット４０５が導電性材料の場合、直流を印加するようにしても良い。なお、ターゲット４０５は、上面から見た状態で、円形状だけでなく、多角形状態であっても良い。
【００５６】
プラズマ生成室４０２は、真空導波管４０６に連通し、真空導波管４０６は、石英窓４０７を介して導波管４０８に接続されている。導波管４０８は、図示していないマイクロ波発生部に連通している。また、プラズマ生成室４０２の周囲及びプラズマ生成室４０２の上部には、磁気コイル（磁場形成手段）４１０が備えられている。これら、マイクロ波発生部、導波管４０８，石英窓４０７，真空導波管４０６により、マイクロ波供給手段が構成されている。なお、導波管４０８の途中に、モード変換器を設けるようにする構成もある。
【００５７】
図４のＥＣＲスパッタ装置の動作例について説明すると、まず、処理室４０１及びプラズマ生成室４０２内を真空排気した後、不活性ガス導入部４１１より不活性ガスであるＡｒガス又はＸｅガスを導入し、また、反応性ガス導入部４１２より反応性ガスを導入し、プラズマ生成室４０２内を例えば１０-5〜１０-4Ｐａ程度の圧力にする。この状態で、磁気コイル４１０よりプラズマ生成室４０２内に０．０８７５Ｔ（テスラ）の磁場を発生させた後、導波管４０８，石英窓４０７，及び真空導波管４０６を介してプラズマ生成室４０２内に２．４５ＧＨｚのマイクロ波を導入し、電子サイクロトロン共鳴（ＥＣＲ）プラズマを発生させる。なお、１Ｔ＝１００００ガウスである。
【００５８】
ＥＣＲプラズマは、磁気コイル４１０からの発散磁場により、基板ホルダ４０４の方向にプラズマ流を形成する。生成されたＥＣＲプラズマのうち、電子は磁気コイル４１０で形成される発散磁場によりターゲット４０５の中を貫通して基板１０１の側に引き出され、基板１０１の表面に照射される。このとき同時に、ＥＣＲプラズマ中のプラスイオンが、電子による負電荷を中和するように、すなわち、電界を弱めるように基板１０１側に引き出され、成膜している層の表面に照射される。このように各粒子が照射される間に、プラスイオンの一部は電子と結合して中性粒子となる。
【００５９】
なお、図４の薄膜形成装置では、図示していないマイクロ波発生部より供給されたマイクロ波電力を、導波管４０８において一旦分岐し、プラズマ生成室４０２上部の真空導波管４０６に、プラズマ生成室４０２の側方から石英窓４０７を介して結合させている。このようにすることで、石英窓４０７に対するターゲット４０５からの飛散粒子の付着が、防げるようになり、ランニングタイムを大幅に改善できるようになる。また、処理対象の基板とターゲット４０５との間にシャッターなどを設け、基板に対する原料の到達を制御してもよい。
【００６０】
次に、図３を用いて説明した素子の製造方法例について、図５を用いて説明する。まず、図５（ａ）に示すように、主表面が面方位（１００）で抵抗率が１〜２Ω-ｃｍのｐ形のシリコンからなる基板１０１を用意し、基板１０１の表面を硫酸と過酸化水素水の混合液と純水と希フッ化水素水とにより洗浄し、この後、乾燥させる。次いで、洗浄・乾燥した基板１０１の上に、絶縁層１０２が形成された状態とする。絶縁層１０２の形成では、上述したＥＣＲスパッタ装置を用い、ターゲット４０５として純シリコン（Ｓｉ）を用い、プラズマガスとしてアルゴン（Ａｒ）と酸素ガスを用いたＥＣＲスパッタ法により、基板１０１の上に、表面を覆う程度にＳｉ−Ｏ分子によるメタルモードの絶縁層１０２を形成する。
【００６１】
例えば、１０-4〜１０-5Ｐａ台の高真空状態の圧力に設定されているプラズマ生成室４０２内に、不活性ガス導入部４１１より例えば希ガスであるアルゴン（Ａｒ）ガスを流量２０sccm程度で導入する。また、反応性ガス導入部４１２より反応性ガスである酸素ガスを流量５sccm程度で挿入する。このように各ガスを導入し、ＥＣＲスパッタ装置の内部圧力を１０-3〜１０-2Ｐａ程度にする。この状態で、プラズマ生成室４０２に、２．４５ＧＨｚのマイクロ波（５００Ｗ程度）と０．０８７５Ｔの磁場とを供給して電子サイクロトロン共鳴条件とすることで、プラズマ生成室４０２内にＡｒのプラズマが生成された状態とする。なお、sccmは流量の単位あり、０℃・１気圧の流体が１分間に１ｃｍ3流れることを示す。また、Ｔ（テスラ）は、磁束密度の単位であり、１Ｔ＝１００００ガウスである。
【００６２】
上述したことにより生成されたプラズマは、磁気コイル４１０の発散磁場によりプラズマ生成室４０２より処理室４０１の側に放出される。また、プラズマ生成室４０２の出口に配置されたターゲット４０５に、高周波電源４２２より１３．５６ＭＨｚの高周波電力（例えば５００Ｗ）を供給する。このことにより、ターゲット４０５にＡｒイオンが衝突してスパッタリング現象が起こり、Ｓｉ粒子が飛び出す。ターゲット４０５より飛び出したＳｉ粒子は、プラズマ生成室４０２より放出されたプラズマ、及び導入されてプラズマにより活性化された酸素ガスと共に基板１０１の表面に到達し、活性化された酸素により酸化され二酸化シリコンとなる。以上のことにより、基板１０１上に二酸化シリコンからなる例えば１００ｎｍ程度の膜厚の絶縁層１０２が形成された状態とすることができる（図５（ａ））。
【００６３】
なお、絶縁層１０２は、この後に形成する下部電極層１０３と上部電極１０５に電圧を印加した時に、基板１０１に電圧が漏れて、所望の電気的特性に影響することがないように絶縁を図るものである。例えば、シリコン基板の表面を熱酸化法により酸化することで形成した酸化シリコン膜を絶縁層１０２として用いるようにしてもよい。絶縁層１０２は、絶縁性が保てればよく、酸化シリコン以外の他の絶縁材料から構成してもよく、また、絶縁層１０２の膜厚は、１００ｎｍに限らず、これより薄くてもよく厚くてもよい。絶縁層１０２は、上述したＥＣＲスパッタによる膜の形成では、基板１０１に対して加熱はしていないが、基板１０１を加熱しながら膜の形成を行ってもよい。
【００６４】
以上のようにして下地絶縁層を形成した後、基板を装置内より大気中に搬出した後、図５（ｂ）に示すように、形成されている絶縁層１０２の上に、下部電極層１０３が形成された状態とする。下部電極層１０３は、以下に説明するように、チタン層と白金層とから構成する。これらチタン層及び白金層は、上述したＥＣＲスパッタ装置を用い、処理室４０１内の基板ホルダ４０４に基板１０１を固定し、ターゲット４０５として純チタン（Ｔｉ）及び純白金（Ｐｔ）を用い、プラズマガスとしてキセノン（Ｘｅ）を用いたＥＣＲスパッタ法により、表面を覆う程度にＴｉ層及びこの上にＰｔ層が形成された状態とする。
【００６５】
はじめに、チタン層の形成について詳述すると、前述したＥＣＲスパッタ装置において、まず、プラズマ生成室４０２の内部を１０-4〜１０-5Ｐａ台の高真空状態に真空排気した後、プラズマ生成室４０２内に、不活性ガス導入部４１１より、例えばＸｅガスを流量２６sccm導入し、プラズマ生成室４０２内の圧力を例えば１０-1〜１０-2Ｐａ台に設定する。なお、sccmは流量の単位であり、０℃で１気圧の流体が１分間に１ｃｍ3流れることを示す。また、プラズマ生成室４０２内には、磁気コイル４１０にコイル電流を例えば２６Ａで供給することで電子サイクロトロン共鳴条件の磁場を与える。
【００６６】
加えて、図示していないマイクロ波発生部より、例えば２．４５ＧＨｚのマイクロ波（例えば５００Ｗ）を供給し、これを導波管４０８，石英窓４０７，真空導波管４０６を介してプラズマ生成室４０２内に導入し、このマイクロ波の導入により、プラズマ生成室４０２にプラズマ（ＥＣＲプラズマ）が生成された状態とする。
【００６７】
この生成されたプラズマは、磁気コイル４１０の発散磁場によりプラズマ生成室４０２より処理室４０１の側に放出される。また、プラズマ生成室４０２の出口に配置されたＴｉよりなるターゲット４０５に、高周波電源４２２より高周波電力（例えば５００Ｗ）を供給する。このことにより、ターゲット４０５にＸｅ粒子が衝突してスパッタリング現象が起こり、Ｔｉ粒子がターゲット４０５より飛び出す。ターゲット４０５より飛び出したＴｉ粒子は、絶縁層１０２に到達し、このことにより、絶縁層１０２の上にＴｉが堆積してチタン層が形成される。
【００６８】
以上に説明したＥＣＲスパッタ法によるＴｉの堆積で、例えば、膜厚１０ｎｍ程度のチタン層が形成された状態が得られる。この後、前述したシャッターを閉じた状態としてスパッタされた原料が基板１０１に到達しないようにすることで、成膜を停止する。この後、マイクロ波電力の供給を停止することなどによりプラズマ照射を停止し、各ガスの供給を停止し、基板１０１温度を所定の値までに低下させ、処理室４０１の内部より絶縁層１０２の上にチタン層が形成された基板１０１を搬出する。なお、チタン層の膜厚は、膜厚は１０ｎｍに限るものではない。
【００６９】
次に、白金層の形成について、詳述すると、前述したＥＣＲスパッタ装置において、まず、プラズマ生成室４０２の内部を１０-4〜１０-5Ｐａ台の高真空状態に真空排気した後、プラズマ生成室４０２内に、不活性ガス導入部４１１より、例えばＸｅガスを流量１０sccm導入し、プラズマ生成室４０２内の圧力を例えば１０-1〜１０-2Ｐａ台に設定する。また、プラズマ生成室４０２内には、磁気コイル４１０にコイル電流を例えば２６Ａで供給することで電子サイクロトロン共鳴条件の磁場を与える。
【００７０】
加えて、図示していないマイクロ波発生部より、例えば２．４５ＧＨｚのマイクロ波（例えば８００Ｗ）を供給し、これを導波管４０８，石英窓４０７，真空導波管４０６を介してプラズマ生成室４０２内に導入し、このマイクロ波の導入により、プラズマ生成室４０２にプラズマ（ＥＣＲプラズマ）が生成された状態とする。
【００７１】
この生成されたプラズマは、磁気コイル４１０の発散磁場によりプラズマ生成室４０２より処理室４０１の側に放出される。また、プラズマ生成室４０２の出口に配置されたＰｔよりなるターゲット４０５に、高周波電源４２２より高周波電力（例えば５００Ｗ）を供給する。このことにより、ターゲット４０５にＸｅ粒子が衝突してスパッタリング現象が起こり、Ｐｔ粒子がターゲット４０５より飛び出す。ターゲット４０５より飛び出したＰｔ粒子は、既に形成されているチタン層に到達し、このことにより、チタン層の上にＰｔが堆積して白金層が形成される。
【００７２】
以上に説明したＥＣＲスパッタ法によるＰｔの堆積で、例えば、膜厚１０ｎｍ程度の白金層が形成された状態が得られる。この後、前述したシャッターを閉じた状態としてスパッタされた原料が基板１０１に到達しないようにすることで、成膜を停止する。この後、マイクロ波電力の供給を停止することなどによりプラズマ照射を停止し、各ガスの供給を停止し、基板１０１温度を所定の値までに低下させ、処理室４０１の内部よりチタン層の上に白金層が形成された基板１０１を搬出する。なお、白金層の膜厚は、膜厚は１０ｎｍに限るものではない。以上のことにより、チタン層及びこの上に形成された白金層よりなる下部電極層１０３が形成された状態が得られる（図５（ｂ））。
【００７３】
以上のようにして、所望の膜厚に下部電極層１０３が形成された状態とした後、図５（ｃ）に示すように、下部電極層１０３の上に接して金属酸化物層１０４が形成された状態とする。金属酸化物層１０４の形成では、上述同様のＥＣＲスパッタ装置を用い、処理室４０１内の基板ホルダ４０４に基板１０１を固定し、ターゲット４０５としてＢｉとＴｉの割合が４：３の焼結体（Ｂｉ−Ｔｉ−Ｏ）を用い、プラズマガスとしてＡｒと酸素（Ｏ2）を用いたＥＣＲスパッタ法により、下部電極層１０３の表面を覆う程度に金属酸化物層１０４が形成された状態とする。
【００７４】
金属酸化物層１０４の形成について詳述すると、前述したＥＣＲスパッタ装置において、まず、プラズマ生成室４０２の内部を１０-4〜１０-5Ｐａ台の高真空状態に真空排気した後、基板１０１が３０℃〜７００℃に加熱された状態とし、また、プラズマ生成室４０２内に、不活性ガス導入部４１１より、例えばＡｒガスを流量２０sccm導入し、プラズマ生成室４０２内の圧力を例えば１０-2〜１０-3Ｐａ台に設定する。また、プラズマ生成室４０２内には、磁気コイル４１０にコイル電流を例えば２７Ａで供給することで電子サイクロトロン共鳴条件の磁場を与える。
【００７５】
加えて、図示していないマイクロ波発生部より、例えば２．４５ＧＨｚのマイクロ波（例えば５００Ｗ）を供給し、これを導波管４０８，石英窓４０７，真空導波管４０６を介してプラズマ生成室４０２内に導入し、このマイクロ波の導入により、プラズマ生成室４０２にプラズマ（ＥＣＲプラズマ）が生成された状態とする。
【００７６】
この生成されたプラズマは、磁気コイル４１０の発散磁場によりプラズマ生成室４０２より処理室４０１の側に放出される。また、プラズマ生成室４０２の出口に配置されたターゲット４０５に、高周波電源４２２より高周波電力（例えば５００Ｗ）を供給する。このことにより、ターゲット４０５にＡｒ粒子が衝突してスパッタリング現象を起こし、Ｂｉ粒子とＴｉ粒子がターゲット４０５より飛び出す。
【００７７】
ターゲット４０５より飛び出したＢｉ粒子とＴｉ粒子は、プラズマ生成室４０２より放出されたプラズマ、及び、反応性ガス導入部４１２より導入されてプラズマにより活性化した酸素ガスとともに、下部電極層１０３の表面に到達し、活性化された酸素により酸化される。酸素ガスは、反応性ガス導入部４１２より、例えば１sccm程度で導入されていればよい。ターゲット４０５は焼結体であり、酸素が含まれるが、酸素を供給することにより堆積している膜中の酸素不足を防ぐことができる。なお、基板１０１の温度条件は、後述するように、３０〜１８０℃としてもよい。
【００７８】
以上に説明したＥＣＲスパッタ法による膜の形成で、例えば、膜厚３０ｎｍ程度の金属酸化物層１０４が、下部電極層１０３の上に形成された状態が得られる（図５（ｂ））。この後、前述したシャッターを閉じた状態としてスパッタされた原料が基板１０１に到達しないようにすることで、成膜を停止する。この後、マイクロ波電力の供給を停止することなどによりプラズマ照射を停止し、各ガスの供給を停止し、基板１０１の温度を所定の値までに低下させ、処理室４０１の内部より金属酸化物層１０４が形成された基板１０１を搬出する。
【００７９】
次いで、図５（ｃ）に示すように、金属酸化物層１０４の上に所定の面積の金からなる上部電極１０５が形成された状態とする。例えば、よく知られたフォトリソグラフィ技術とエッチング技術とによりパターニングで金膜を加工することで、所定の面積の上部電極１０５が形成可能である。なお、上部電極１０５は、金に限らず、例えばＲｕ、Ｐｔ、窒化チタンなどの他の金属材料や導電性材料から構成してもよい。
【００８０】
次に、上述したようにＥＣＲスパッタ法により形成される金属酸化物層１０４について、より詳細に説明する。発明者らは、ＥＣＲスパッタ法を用いたＢｉとＴｉと酸素からなる金属酸化物層の形成について注意深く観察を繰り返すことで、温度によって形成される金属酸化物層の膜特性が制御できることを見い出した。なお、このスパッタ成膜では、ＢｉとＴｉが４：３の組成を持つように形成された酸化物焼結体ターゲットを用いている。
【００８１】
図６に示す特性は、上記スパッタ成膜における基板温度に対する成膜速度と屈折率の変化を示したものである。図６には、前述したＥＣＲスパッタ法による金属酸化物層１０４の形成時と同じガス条件で成膜した場合が示してある。図６に示すように、成膜速度と屈折率が、温度とともに変化することがわかる。
【００８２】
まず、屈折率に注目すると、約２５０℃程度までの低温領域では、屈折率は約２と小さくアモルファス的な特性を示している。３００℃〜６００℃での中間領域では、屈折率は約２．６と論文などで報告されているバルクに近い値となり、Ｂｉ4Ｔｉ3Ｏ12の結晶化が進んでいることがわかる。これらの数値に関しては、例えば、山口らのジャパニーズ・ジャーナル・アプライド・フィジクス、第３７号、５１６６−５１７０頁、１９９８年、（M. Yamaguchi, et al. "Effect of Grain Size on Bi4Ti3O12 Thin Film Properties",Jpn.J.Appl.Phys.,37,pp.5166-5170,(1998).）などを参考にしていただきたい。
【００８３】
しかし、約６００℃を超える温度領域では、屈折率が大きくなり、表面モフォロジ（表面凹凸）が大きくなってしまい、結晶性が変化しているものと思われる。この温度はＢｉ4Ｔｉ3Ｏ12のキュリー温度である６７５℃よりも低いが、成膜している基板表面にＥＣＲプラズマが照射されることでエネルギーが供給され、基板表面の温度が上昇して酸素欠損などの結晶性が悪化しているとすれば、上述した結果に矛盾はないものと考える。
【００８４】
成膜速度の温度依存性についてみると、約１８０℃までは、温度とともに成膜速度が上昇する。しかし、約１８０℃から３００℃の領域で、急激に成膜速度が低下する。約３００℃に達すると成膜速度は６００℃まで一定となる。この時の各酸素領域における成膜速度は、酸素領域Ｃが約３ｎｍ／ｍｉｎであった。
【００８５】
次に、Ｘ線回折により、各温度領域で形成された膜の結晶性の解析を行った。室温約３０℃から１８０℃までの低温領域においては、アモルファス（非晶質）であることが確認された。また、１８０℃から３００℃の温度領域では、微結晶より構成されていることが確認された。また、３００℃以上の温度領域では、（１１７）方向に配向した膜であることがわかった。
【００８６】
３００℃以上の温度領域における金属酸化物層の状態について、透過型電子顕微鏡により断面形状を観察すると、図７の構成図及び図８の顕微鏡写真に示すような結果を得た。膜の形成では、４２０℃の成膜温度で、シリコン基板７０１の上に直接ＢｉとＴｉと酸素からなる金属酸化物を堆積した。
【００８７】
図７及び図８に示す結果から、形成された金属酸化物層７０４は、Ｂｉ4Ｔｉ3Ｏ12の化学量論的組成に比較して過剰なＴｉを含む基部層の中に、Ｂｉ4Ｔｉ3Ｏ12の化学量論的組成の３ｎｍ〜１５ｎｍ程度の複数の微結晶粒から成り立っていることがわかった。微結晶粒への電子線回折により、微結晶粒はＢｉ4Ｔｉ3Ｏ12の（１１７）面を持つことが確認された。
【００８８】
また、図８の写真の詳細な観察により、金属酸化物層７０４とシリコン基板７０１と界面に、界面層７０２及び界面層７０３の存在が判明した。界面層７０２は、シリコン基板７０１が酸化されて形成されたものであり、界面層７０３は、ＢｉとＴｉがシリコンと反応して形成されたものであることが確認されている。
【００８９】
次に、上述した４２０℃程度の成膜温度により形成した金属酸化物層の特性について説明する。この特性は、Ｒｕから構成した下部電極層と上部電極との間に上記金属酸化物層を挟んだ素子を形成し、下部電極層と上部電極との間に、適度な電圧を印加することで調査されたものである。下部電極層と上部電極との間に電源により電圧を印加し、電圧を印加したときの電流を電流計により観測すると、図９に示す結果が得られた。図９において、横軸に上部電極に印加した電圧値を取り、縦軸に電流値の絶対値を対数表示してある。
【００９０】
以下、図９を用いて上述した素子（金属酸化物層）の特性について説明するが、ここで説明する電圧値や電流値は、実際の素子で観測されたものを例として使用している。従って、本現象は、以下に示す数値に限るものではない。実際に素子に用いる膜の材料や膜厚、その他の条件により、他の数値が観測されることがある。また、以下では、上部電極に対する電圧印加を基準に、正の電圧印加と負の電圧印加を説明しているが、下部電極層に対する電圧印加を基準とした場合は、正と負との関係が逆転する。
【００９１】
まず、上部電極に正の電圧を印可すると、図９中の［１］に示すように、０〜０．８Ｖの範囲では、例えば＋０．５Ｖの印加で１０-6Ａと電流は少なく、高抵抗の状態である。これに対し、図９中の［２］に示すように、印加する電圧が０．８Ｖを超えると、急に正電流が流れて低抵抗状態となる。ただし、図９中の［２］に示すような正電流が流れる状態とならないように、０〜０．８Ｖの範囲で電圧を印可している場合は、［１］に示すような高抵抗状態が維持される。
【００９２】
また、図９中の［２］に示すように低抵抗状態となった後に、上部電極に正電圧を印可すると、図９中の［３］に示すように、０．５Ｖ程度の電圧印加で１×１０-5Ａ程度の正電流が流れる。この状態より、上部電極に負電圧を印可しても、図９中の［４］に示すように、−０．５Ｖ程度の電圧印加で３×１０-5Ａ程度の電流が流れ、低抵抗の状態が維持される。
【００９３】
これに対し、上部電極に−０．８Ｖを超える負の電圧を印可すると、図９中の［５］に示すように、急激に電流が流れなくなり、高抵抗状態へと遷移する。この状態となった後、図９中の［６］に示すように負電圧を印可しても、−０．５Ｖの電圧印加で流れる電流は１０-6Ａ以下であり、高抵抗状態が維持される。
【００９４】
この状態において、今度は上部電極に正電圧を印可すると、図９中の［１］に示すように、＋０．８Ｖ程度の電圧印加までは高抵抗状態が維持されるが、＋０．８Ｖを超える正電圧の印加により、図９中の［２］に示すように、低抵抗状態へと遷移する。
以上に説明したように、上述した金属酸化物層を用いた素子によれば、高抵抗状態と低抵抗状態とが可逆的にスイッチする現象が安定に観察される。
【００９５】
また、発明者らは、３０〜１８０℃程度の十分低い温度領域での、前述したＥＣＲスパッタによる金属酸化物層の成膜について検討した。この低温度の領域は、図６に示すように、屈折率が約２．０〜２．１で、成膜速度が温度上昇により大きくなる領域である。ただし、基板温度が３０℃の場合、つまり、基板加熱を行わない場合、成膜される基板表面の実際の温度は、エネルギーを持ったＥＣＲプラズマが照射するため、約１００℃まで上昇することが確認されている。しかし、基板温度を１００℃〜１５０℃とした場合は、基板加熱する温度とプラズマにより加熱される温度が同程度となり、温度コントローラーの制御により基板加熱が抑制され、基板表面の温度は、約１３０℃〜１８０℃程度となる。
【００９６】
この低温領域において、ＥＣＲスパッタ法を用いてＢｉとＴｉと酸素からなる金属酸化物層をシリコン基板上に形成した。この時の透過型電子顕微鏡の断面観察したものを図１０の顕微鏡写真に示す。具体的には、基板加熱は行わず、上記に示したＥＣＲスパッタ法を用いた金属酸化物層のガス条件を用いて成膜した。図１０に示すように、基板加熱を行わずに堆積したにも拘わらず、形成された金属酸化物層の中に３ｎｍ〜５ｎｍの微粒子が存在していることがわかる。
【００９７】
上記微粒子とこの周辺部分について、電子線を照射して照射箇所から発生した特性Ｘ線を、直接半導体検出器で検出し、電気信号に変えて分析する手法により組成を分析した結果、基部層（微粒子ではないところ）は、Ｂｉ4Ｔｉ3Ｏ12の化学量論的組成よりもＴｉが過剰に含まれていること、微粒子は、基部層よりもＢｉが多く含まれており、Ｂｉ4Ｔｉ3Ｏ12の化学量論的組成に近いことがわかった。測定した微粒子は、３ｎｍ〜５ｎｍと極めて小さいために電子線回折での正確な組成を同定するのは難しいが、３００℃以上の高温領域において観測された基部層及び微結晶と同様の構造が確認できた。
【００９８】
前述に図６を用いて説明したように、ＸＲＤの結果から、低温で成膜したものについては、アモルファス（非結晶）状態であることが確認されている。このような、低温成膜で微粒子が確認されることは今までになく、１０〜３０ｅＶ程度の適度なエネルギーを持つＥＣＲスパッタ法により成膜したために観測されたものと考えている。ＢｉとＴｉと酸素からなる金属酸化物層を３０℃〜１８０℃の低温領域でシリコン基板の上に成膜した場合、図７及び図８に見られたような、界面層７０２及び界面層７０３は観測されない。このように低温で成膜した場合、図１１の模式的な断面図に示すように、シリコン１１０１と形成された金属酸化物層１１０４との界面は、良好な状態であった。
【００９９】
さらに、発明者らは、上述した低温領域で形成したＢｉとＴｉと酸素からなる金属酸化物層においても、以下に説明するように２つの抵抗状態が保持される特性を見いだした。この特性は、上述同様に、下部電極層と上部電極との間に低温領域で形成した金属酸化物層を挟んだ素子を形成し、下部電極層と上部電極との間に、適度な電圧を印加することで調査されたものである。下部電極層と上部電極との間に電源により電圧を印加し、電圧を印加したときの電流を電流計により観測すると、図１２に示す結果が得られた。図１２において、横軸に上部電極に印加した電圧値を取り、縦軸に電流値の絶対値を対数表示してある。
【０１００】
以下、図１２を用いて上述した素子（金属酸化物層）の特性について説明するが、ここで説明する電圧値や電流値も、実際の素子で観測されたものを例として使用している。従って、本現象も、以下に示す数値に限るものではない。実際に素子に用いる膜の材料や膜厚、その他の条件により、他の数値が観測されることがある。また、以下でも、上部電極に対する電圧印加を基準に、正の電圧印加と負の電圧印加を説明しているが、下部電極層に対する電圧印加を基準とした場合は、正と負との関係が逆転する。
【０１０１】
まず、上部電極に正の電圧を印可すると、図１２中の［１］に示すように、０〜１．７Ｖの範囲では、例えば＋０．３Ｖの印加で１０-6Ａ以下と電流は少なく、高抵抗の状態である。これに対し、図１２中の［２］に示すように、印加する電圧が１．７Ｖを超えると、急に正電流が流れて低抵抗状態となる。ただし、図１２中の［２］に示すような正電流が流れる状態とならないように、０〜１．７Ｖの範囲で電圧を印可している場合は、［１］に示すような高抵抗状態が維持される。
【０１０２】
また、図１２中の［２］に示すように低抵抗状態となった後に、上部電極に正電圧を印可すると、図１２中の［３］に示すように、０．１Ｖ程度の電圧印加で１×１０-4Ａ程度の正電流が流れる。この状態より、上部電極に負電圧を印可しても、図１２中の［４］に示すように、−０．５Ｖ程度の電圧印加で１×１０-3Ａ程度の電流が流れ、低抵抗状態が維持される。
【０１０３】
これに対し、上部電極に−０．７Ｖを超える負の電圧を印可すると、図１２中の［５］に示すように、急激に電流が流れなくなり、高抵抗状態へと遷移する。この状態となった後、図９中の［６］に示すように負電圧を印可しても、−０．５Ｖ程度の電圧印加で流れる電流は３×１０-6Ａ程度であり、高抵抗状態が維持される。
【０１０４】
この状態において、今度は上部電極に正電圧を印可すると、図１２中の［１］に示すように、＋１．７Ｖ程度の電圧印加までは高抵抗状態が維持されるが、＋１．７Ｖを超える正電圧の印加により、図１２中の［２］に示すように、低抵抗状態へと遷移する。
以上に説明したように、上述した低温で形成した金属酸化物層を用いた素子においても、高抵抗状態と低抵抗状態とが可逆的にスイッチする現象が安定に観察される。
【０１０５】
さらに、図１に示す回路を実現するためには、図３を用いて説明した素子が、超伝導体の超伝導状態が維持できる低温において、抵抗変化現象が起きるかどうかを確認する必要がある。そこで、ヘリウム温度までの低温においての抵抗変化現象の観測を行った。
【０１０６】
一般的に、測定温度を変えた電気測定では、プローブと電極との間の接触抵抗の変化が問題となる。各々の熱膨張率が異なるために、応力などが変化して接触抵抗がふらついて正確な抵抗測定ができなくなるためである。
【０１０７】
このため、発明者らは、図１３（ａ）に示すような４つの端子１３０１，１３０２，１３０３，１３０４を持つクロスポイント型構造の試料素子を用意した。なお図１３（ｂ）は、図１３（ａ）に示す試料素子の等価回路である。この試料素子は、前述した構成の金属酸化物層１３４０が、端子１３０２と端子１３０４を備える下部電極１３３０と、端子１３０１と端子１３０３を備える上部電極１３５０に挾まれた構成となっている。また、端子１３０１と端子１３０４との間に電源１３１０と電流計１３１１が直列に接続されている。
【０１０８】
また、等価回路において、Ｖ1，Ｖ2，Ｖ3，Ｖ4は、端子１３０１，１３０２，１３０３，１３０４における電圧であり、Ｒ1，Ｒ2，Ｒ3，Ｒ4は、各端子に接続する各プローブに関わる寄生抵抗であり、ＲMは、金属酸化物層１３４０の抵抗である。また、電源１３１０より電圧ＶBが供給される。上述した構成の試料素子を用いた測定システムは、金属酸化物層１３４０の抵抗ＲMを性格に測定するためのものである。
【０１０９】
一般的な２つの端子を使用した抵抗測定では、例えば、図１３（ａ）中の端子１３０１と端子１３０４に電圧を印加して、同時に端子１３０１と端子１３０４とで電流を読み取る。この時、図１３（ｂ）の等価回路を見ると、寄生抵抗Ｒ1と寄生抵抗Ｒ4とがあるために、印加した電圧ＶBは、測定しようとしている抵抗ＲMだけでなく、寄生抵抗Ｒ1及び寄生抵抗Ｒ4にも分配されてしまう。つまり、下部電極１３３０と上部電極１３５０との間に観測される電流ＩMは、ＩＭ＝ＶB／（Ｒ1＋Ｒ4＋ＲM）となる。測定する温度が変化した場合、寄生抵抗に大きく寄与する接触抵抗が大きく変化するために正確なＲMを測定できない。
【０１１０】
以上の測定に対し、４端子法を用いて正確なＲMを求めた。つまり、端子１３０１と端子１３０４の間に電流を流し、端子１３０２と端子１３０３と間の電圧を測定する。抵抗ＲMの直前の電圧をＶMI、直後の電圧をＶMOとすると、印加した電圧ＶBは既知なので、求める抵抗は、ＲM＝ＶM／（ＶMI−ＶMO）から求められる。一方、ＶMI＝Ｖ3，ＶMO＝Ｖ2なので、ＲM＝ＶM／（Ｖ3−Ｖ2）となり、端子１３０３と端子１３０２で測定される電圧の差を求めることで、抵抗ＲMを正確に求めることができる。この方法は、４端子法と呼ばれる。ここで、Ｖ3−Ｖ2＝ＶMとして、試料素子電圧とする。
【０１１１】
図１３（ａ）の試料素子を用いて抵抗ＲMを測定した結果を図１４に示す。ビスマスとチタンと酸素からなる金属酸化物層１３４０は、成膜温度４５０℃の条件で、Ｒｕよりなる下部電極１３３０の上に形成した。また、上部電極１３５０もＲｕから構成した。また、金属酸化物層１３４０の膜厚は３０ｎｍ、上部電極１３５０の膜厚は２０ｎｍ、下部電極１３３０の膜厚は、２０ｎｍであった。また、試料素子は、液体ヘリウムに浸すことにより冷却を行った。
【０１１２】
図１４において、横軸に上部電極１３５０に印加した試料素子電圧を取り、縦軸に端子１３０３と端子１３０２との間で測定される電流値の絶対値を対数表示してある。測定は、２５０Ｋ（−２３℃に相当）と４．２Ｋ（−２６９℃に相当）で行った。なお、２５０Ｋにおける結果は、白丸で示し、４．２Ｌにおける結果は黒丸で示している。
【０１１３】
以下、図１４を説明するが、ここで説明する電圧値や電流値は、実際の素子で観測されたものを例として使用している。従って、本現象は、以下に示す数値に限るものではない。実際に素子に用いる膜の材料や膜厚、その他の条件により、他の数値が観測されることがある。
【０１１４】
まず、２５０Ｋの測定時に、上部電極１３５０に正の電圧を印加すると、０〜１．９Ｖでは、＋０．１Ｖに対し１０-7Ａと電流は少なく高抵抗状態である。しかし、１．９Ｖを超えると急に正電流が流れ低抵抗状態となる。なお、急な正電流が流れる低抵抗状態とならないように、０〜１．９Ｖの電圧を印加している場合は、高抵抗状態が維持される。
【０１１５】
１．９Ｖを超える正電圧印加により低抵抗状態となった状態で、上部電極１３５０に正電圧を印加すると、０．１Ｖ程度で１×１０-3Ａ程度の正電流が流れる。この状態で、上部電極１３５０に負電圧を印加すると、−０．１Ｖ程度で１×１０-3Ａ程度の電流が流れ、低抵抗状態であることがわかる。しかし、上部電極１３５０に−０．５Ｖを超える負電圧を印加すると、急激に電流が流れなくなり、高抵抗状態へと遷移する。
【０１１６】
この状態となった後、負電圧を印加しても−０．１Ｖで１×１０-7Ａ程度の高抵抗状態が維持される。さらに続いて、上部電極１３５０に正電圧を印加すると、＋１．９Ｖ程度までは高抵抗状態であるが、＋１．９Ｖを超える正電圧の印加によって、低抵抗状態と遷移する。以下、高抵抗状態と低抵抗状態が可逆的にスイッチする現象が安定に観測される。
【０１１７】
次に、試料素子を４．２Ｋまで冷却し、測定を行った。まず、上部電極１３５０に正の電圧を印加すると、０〜２．６Ｖでは、＋０．１Ｖに対し１０-11Ａ以下と電流は少なく高抵抗状態である。しかし、印加電圧が２．６Ｖを超えると急に正電流が流れて低抵抗状態となる。急な正電流が流れる低抵抗状態とならないように、０〜２．６Ｖの電圧を印加している場合は、高抵抗状態が維持される。
【０１１８】
２．６Ｖを超える正電圧印加により低抵抗状態となった状態で、上部電極１３５０に正電圧を印加すると、０．１Ｖ程度で１×１０-3Ａ程度の正電流が流れる。この状態で、上部電極１３５０に負電圧を印加すると、−０．１Ｖ程度で１×１０-3Ａ程度の電流が流れ、低抵抗状態であることがわかる。しかし、上部電極１３５０に−０．８Ｖを超える負電圧を印加すると、急激に電流が流れなくなり、高抵抗状態と遷移する。
【０１１９】
この状態となった後、負電圧を印加しても−０．１Ｖで１×１０-11Ａ程度の高抵抗状態を維持される。さらに続いて、上部電極１３５０に正電圧を印加すると、＋２．６Ｖ程度までは高抵抗状態であるが、＋２。６Ｖを超える正電圧の印加によって、低抵抗状態と遷移する。以下、高抵抗状態と低抵抗状態が可逆的にスイッチする現象が安定に観測できる。
【０１２０】
以上に示したように、特筆すべきは、極低温状態の４．２Ｋにおいても、安定な抵抗変化現象が観測されることである。
【０１２１】
図１５に、測定温度を変化させたときの高抵抗状態と低抵抗状態の０．１Ｖ時の電流比を示す。この電流比は、Ｏｎ状態とＯｆｆ状態の抵抗比（Ｏｎ／Ｏｆｆ）に相当する。図１５より、室温（３００Ｋ）状態では、４桁程度のＯｎ／Ｏｆｆ比であったのに対し、温度を下げてゆくと、Ｏｎ／Ｏｆｆ比は上昇し、５０Ｋ以下では、７桁以上のＯｎ／Ｏｆｆ比を得ることができる。つまり、低温化しても抵抗状態を容易に判別することが可能であり、低温にすればするほど容易な判別が可能となることを意味している。
【０１２２】
これは、超伝導体が超伝導現象を維持できるだけの十分低温で、上記メモリ素子（金属酸化物層）のメモリ動作が可能であることを示しており、この素子が、図１に示す等価回路による本実施の形態のメモリ装置を実現できることを示している。
【０１２３】
抵抗変化現象を発現する金属酸化物層について、製造方法と特性を示したが、本メモリ装置を実現するための製造方法についても説明する。
【０１２４】
前述したが、超伝導状態を実現する超伝導体は、一般的なジョセフソン伝送線路（ＪＴＬ）と同様の作製方法を取り入れればよい。抵抗変化現象を示す抵抗ＲM（金属酸化物層）を形成するプロセスを追加することにより、本実施の形態におけるメモリ装置が実現できる。
【０１２５】
上記に説明したように、抵抗変化現象を示すビスマスとチタンからなる金属酸化物層は、無加熱から６００℃付近までの温度領域で成膜することができる。このため、超伝導体材料の成膜条件に合わせて金属酸化物層が形成可能である。さらに、図１の等価回路に示すように、ジョセフソン伝送線路中に抵抗変化現象を示す抵抗ＲMを配置するだけで良く、大容量化に優位である。図１６に、本実施の形態のメモリ装置（セル）を、メモリエリア１５０１に集積化した場合のＮＯＲ型回路の構成図を示す。
【０１２６】
この装置では、メモリエリア１５０１にＮ×Ｎのマトリクスのメモリアレイを備え、また、Ｘ及びＹ軸方向のＳＦＱ−ＮＯＲデコーダ回路、Ｘ及びＹ軸方向のドライバ回路、クロック回路、インプット端子、アウトプット端子、インピーダンスマッチング線を備え、また、図示していないアドレスバッファ回路、図示していないデータの読み出し／書き込みコンバータ回路を備えている。例えば、Ｘ軸のＳＦＱ−ＮＯＲアドレス回路で選択され、Ｘ軸のドライバ回路により電圧印加されたワード線上と、Ｙ軸のＳＦＱ−ＮＯＲアドレス回路で選択され、Ｙ軸のドライバ回路により電圧印加されたビット線上の重なりあったメモリセルが選択され、選択されたメモリセルの状態を読み出すことで、メモリ状態をセンスすることができる。また、同様に選択したメモリセルのメモリ状態を変更することが可能である。
【０１２７】
ところで、上述した本発明の実施の形態では、抵抗変化を示す金属酸化物層として、チタン酸ビスマス膜を用いたが、これに限るものではなく、他の金属酸化物からなる層を用いてもよい。例えば、ペロブスカイト構造を持つ材料、又は、擬イルメナイト構造を持つ材料、さらに、タングステン・ブロンズ構造を持つ材料、ビスマス層状構造を持つ材料、パイロクロア構造を持つ材料から構成されていればよい。詳細には、ＢａＴｉＯ3、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3、（Ｐｂ，Ｌａ）（Ｚｒ，Ｔｉ）Ｏ3、ＬｉＮｂＯ3、ＬｉＴａＯ3、ＰｂＮｂ3Ｏ6、ＰｂＮａＮｂ5Ｏ15、Ｃｄ2Ｎｂ2Ｏ7、Ｐｂ2Ｎｂ2Ｏ7、Ｂｉ4Ｔｉ3Ｏ12、（Ｂｉ，Ｌａ）4Ｔｉ3Ｏ12、ＳｒＢｉ2Ｔａ2Ｏ9などが挙げられる。
【０１２８】
また、上述した本発明の例では、シリコンからなる基板上の下地絶縁層、金属薄膜、ＥＣＲスパッタ法で形成するようにした。しかしながら、これらの各層を形成する方法は、ＥＣＲスパッタ法に限定するものではない。
【０１２９】
例えば、シリコン基板の上に形成する絶縁層は、熱酸化法や化学気相成長（ＣＶＤ）法、ＡＬＤ法、従来のスパッタ法、ＭＯＣＶＤ法などで形成しても良い。
【０１３０】
また、下部電極層は、ＣＶＤ法、ＭＢＥ法、ＩＢＤ法、従来スパッタ法、ＰＤＬ法等の他の方法で形成しても良い。
【０１３１】
ただし、ＥＣＲスパッタ法を用いることで、平坦で良好な絶縁膜、金属膜が容易に得られる。
【０１３２】
また、上記の実施の形態では、各層を形成した後、一旦大気に取り出していたが、各々のＥＣＲスパッタを実現する処理室を、連続的な処理により真空搬送室でつなげてもよい。これらのことにより、処理対象の基板を真空中で搬送できるようになり、水分等の外乱の影響を受けづらくなり、膜質と界面の特性の向上につながる。
【０１３３】
また、特開２００３−０７７９１１号公報に示されているように、各層を形成した後、形成した層の表面にＥＣＲプラズマを照射し、特性を改善するようにしても良い。また、各層を形成した後に、特開２００４−２７３７３０号公報に示されているように、適当なガス雰囲気中でアニールし、特性を改善するようにしても良い。
【０１３４】
また、電極や配線を構成するための金属薄膜の厚さは、適便最適な厚さとした方がよい。例えば、膜応力による剥離等を考慮すれば、金属薄膜は１００ｎｍ以下の厚さが望ましい。また、配線としての抵抗値を考慮すれば、１０ｎｍより厚くした方がよい。
また、発明者らの実験の結果、金属酸化物層の厚さが１０〜１００ｎｍであれば、メモリの動作が確認され、最も良好な状態は、金属酸化物層の厚さを３０ｎｍとした時に得られた。
【０１３５】
また、以上の実施の形態においては、シリコンという半導体基板を用いた結果について示したが、ガラス基板や石英基板、サファイア基板などの絶縁物を基体（基板）として用いても良い。例えばガラス基板を用いる場合、ガラス基板に穴を開け、基板の裏面より電気的コンタクトを取るようにしてもよい。この構造にすることによって、加工しやすいガラス基板上などへの適用が可能となる。
【０１３６】
さらに、金属基板などの導電性のある物質に接触して絶縁層を形成し、これを基体として用いても良い。また、金属基板などの導電性のある物質を基体として用いても良い。
【図面の簡単な説明】
【０１３７】
【図１】本発明の形態におけるメモリ装置の構成を示す等価回路である。
【図２】本実施の形態におけるメモリ装置の価回路における抵抗変化する抵抗ＲMの抵抗状態と入力信号と出力信号の関係を説明する説明図である。
【図３】図１に示す抵抗ＲMを実現するための素子の構成（断面）を示す構成図である。
【図４】ＥＣＲスパッタ装置の構成を示す構成図である。
【図５】図３を用いて説明した素子の製造方法例を示す工程図である。
【図６】スパッタ成膜における基板温度に対する金属酸化物層の成膜速度と屈折率の変化を示したものである。
【図７】３００℃以上の温度領域で形成した金属酸化物層の状態について、透過型電子顕微鏡により断面形状を観察した結果を模式的に示す構成図である。
【図８】３００℃以上の温度領域で形成した金属酸化物層の状態について、透過型電子顕微鏡により断面形状を観察した結果を示す顕微鏡写真である。
【図９】３００℃以上の温度領域で形成した金属酸化物層に対し、上部電極から下部電極層にかけて電圧を印加したときの電流を電流計により観測した結果を示す特性図である。
【図１０】１８０℃以下の低温領域において、ＥＣＲスパッタ法を用いてシリコン基板の上に形成したＢｉとＴｉと酸素からなる金属酸化物層の透過型電子顕微鏡による断面観察で得られた顕微鏡写真である。
【図１１】図１０に示す顕微鏡写真の状態を説明するための構成図である。
【図１２】１８０℃以下の低温領域で形成した金属酸化物層に対し、上部電極から下部電極層にかけて電圧を印加したときの電流を電流計により観測した結果を示す特性図である。
【図１３】特性調査のために作製したクロスポイント型構造の試料素子の構成を示す平面図（ａ）及び等価回路（ｂ）である。
【図１４】図１３（ａ）の試料素子を用いて抵抗ＲMを測定した結果を示す特性図である。
【図１５】測定温度を変化させたときの高抵抗状態と低抵抗状態の０．１Ｖ時の電流比を示す特性図である。
【図１６】本実施の形態のメモリ装置（セル）を集積化した場合のＮＯＲ型回路の構成を示す構成図である。
【図１７】ＳＦＱハイブリッドＲＡＭ／超伝導ラッチングを用いたメモリ装置の構成を示す等価回路である。
【符号の説明】
【０１３８】
Ｒ1，Ｒ2，Ｒ3（＝ＲM），Ｒ4，Ｒ5…抵抗、Ｌ12，Ｌ23，Ｌ34，Ｌ45…コイル、ＪＪ1，ＪＪ2，ＪＪ3，ＪＪ4，ＪＪ5…ジョセフソン接合、Ｔ1，Ｔ2，Ｔ3，Ｔ4，Ｔ5…電圧端子、Ｔin…入力端子、Ｔout…出力端子、１０１…基板、１０２…下部電極層、１０３…下部電極層、１０４…金属酸化物層、１０５…上部電極。
【特許請求の範囲】
【請求項１】
入力端子及び出力端子と、
前記入力端子と出力端子との間に直列に接続する第１コイル及び第２コイルと、
所定の電圧が印可される第１電圧端子と前記入力端子及び前記第１コイルの間の第１接続ノードとの間に接続する第１抵抗と、
前記第１接続ノードに接続する第１ジョセフソン接合と、
所定の電圧が印可される第２電圧端子と前記第１コイル及び前記第２コイルの間の第２接続ノードとの間に接続する第２抵抗と、
前記第２接続ノードに接続する第２ジョセフソン接合と、
所定の電圧が印可される第３電圧端子と前記第２コイル及び前記出力端子の間の第３接続ノードとの間に接続する第３抵抗と、
前記第３接続ノードに接続する第３ジョセフソン接合と
を少なくとも備え、
前記第２抵抗は、少なくとも第１金属，第２金属を含んだ金属酸化物層から構成され、
前記金属酸化物層は、印加された電気信号により抵抗値が変化する
ことを特徴とするメモリ装置。
【請求項２】
請求項１記載のメモリ装置において、
前記入力端子には、単一磁束量子が入力される
ことを特徴とするメモリ装置。
【請求項３】
請求項１又は２記載のメモリ装置において、
前記金属酸化物層は、
第１電圧値を超える電圧印加により第１抵抗値を持つ第１状態となり、
前記第１電圧とは極性の異なる第２電圧値を超える電圧印加により前記第１抵抗値より高い第２抵抗値を持つ第２状態となる
ことを特徴とするメモリ装置。
【請求項４】
請求項１〜３のいずれか１項に記載のメモリ装置において、
前記金属酸化物層は、少なくとも前記第１金属，及び酸素から構成された基部層と、前記第１金属，前記第２金属，及び酸素から構成されて前記基部層の中に分散された複数の微粒子と
から構成されていることを特徴とするメモリ装置。
【請求項５】
請求項４記載のメモリ装置において、
前記微粒子は非結晶である
ことを特徴とするメモリ装置。
【請求項６】
請求項４又は５記載のメモリ装置において、
前記基部層は、前記第１金属，前記第２金属，及び酸素から構成され、化学量論的組成に比較して第２金属の組成比が小さい
ことを特徴とするメモリ装置。
【請求項７】
請求項４又は５記載のメモリ装置において、
前記基部層は、前記第１金属，前記第２金属，及び酸素から構成されて非結晶である
ことを特徴とするメモリ装置。
【請求項８】
請求項４〜７のいずれか１項に記載のメモリ装置において、
前記金属酸化物層は、スパッタ法により３０℃以上１８０℃未満で形成されたものである
ことを特徴とするメモリ装置。
【請求項９】
請求項４〜８のいずれか１項に記載のメモリ装置において、
前記第１金属はチタンであり、前記第２金属はビスマスであり、前記基部層は、化学量論的組成に比較して過剰なチタンを含む層からなる非晶質状態である
ことを特徴とするメモリ装置。
【請求項１】
入力端子及び出力端子と、
前記入力端子と出力端子との間に直列に接続する第１コイル及び第２コイルと、
所定の電圧が印可される第１電圧端子と前記入力端子及び前記第１コイルの間の第１接続ノードとの間に接続する第１抵抗と、
前記第１接続ノードに接続する第１ジョセフソン接合と、
所定の電圧が印可される第２電圧端子と前記第１コイル及び前記第２コイルの間の第２接続ノードとの間に接続する第２抵抗と、
前記第２接続ノードに接続する第２ジョセフソン接合と、
所定の電圧が印可される第３電圧端子と前記第２コイル及び前記出力端子の間の第３接続ノードとの間に接続する第３抵抗と、
前記第３接続ノードに接続する第３ジョセフソン接合と
を少なくとも備え、
前記第２抵抗は、少なくとも第１金属，第２金属を含んだ金属酸化物層から構成され、
前記金属酸化物層は、印加された電気信号により抵抗値が変化する
ことを特徴とするメモリ装置。
【請求項２】
請求項１記載のメモリ装置において、
前記入力端子には、単一磁束量子が入力される
ことを特徴とするメモリ装置。
【請求項３】
請求項１又は２記載のメモリ装置において、
前記金属酸化物層は、
第１電圧値を超える電圧印加により第１抵抗値を持つ第１状態となり、
前記第１電圧とは極性の異なる第２電圧値を超える電圧印加により前記第１抵抗値より高い第２抵抗値を持つ第２状態となる
ことを特徴とするメモリ装置。
【請求項４】
請求項１〜３のいずれか１項に記載のメモリ装置において、
前記金属酸化物層は、少なくとも前記第１金属，及び酸素から構成された基部層と、前記第１金属，前記第２金属，及び酸素から構成されて前記基部層の中に分散された複数の微粒子と
から構成されていることを特徴とするメモリ装置。
【請求項５】
請求項４記載のメモリ装置において、
前記微粒子は非結晶である
ことを特徴とするメモリ装置。
【請求項６】
請求項４又は５記載のメモリ装置において、
前記基部層は、前記第１金属，前記第２金属，及び酸素から構成され、化学量論的組成に比較して第２金属の組成比が小さい
ことを特徴とするメモリ装置。
【請求項７】
請求項４又は５記載のメモリ装置において、
前記基部層は、前記第１金属，前記第２金属，及び酸素から構成されて非結晶である
ことを特徴とするメモリ装置。
【請求項８】
請求項４〜７のいずれか１項に記載のメモリ装置において、
前記金属酸化物層は、スパッタ法により３０℃以上１８０℃未満で形成されたものである
ことを特徴とするメモリ装置。
【請求項９】
請求項４〜８のいずれか１項に記載のメモリ装置において、
前記第１金属はチタンであり、前記第２金属はビスマスであり、前記基部層は、化学量論的組成に比較して過剰なチタンを含む層からなる非晶質状態である
ことを特徴とするメモリ装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図９】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図８】
【図１０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図９】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図８】
【図１０】
【公開番号】特開２００８−１８２１５７（Ｐ２００８−１８２１５７Ａ）
【公開日】平成２０年８月７日（２００８．８．７）
【国際特許分類】
【出願番号】特願２００７−１６１２８（Ｐ２００７−１６１２８）
【出願日】平成１９年１月２６日（２００７．１．２６）
【出願人】（０００００４２２６）日本電信電話株式会社 (13,992)
【Ｆターム（参考）】
【公開日】平成２０年８月７日（２００８．８．７）
【国際特許分類】
【出願日】平成１９年１月２６日（２００７．１．２６）
【出願人】（０００００４２２６）日本電信電話株式会社 (13,992)
【Ｆターム（参考）】
[ Back to top ]