位相シフトしたバイアスバーストを伴う磁歪変位変換器
アセンブリ100は、変換器出力122を提供する磁歪変換器116を含む。増幅器回路124は、変換器出力を受信し、変換器出力バースト126およびバイアス出力バースト128を生成する。変換器出力バーストおよびバイアス出力バーストは、時間が重複し、位相差だけ異なる。バーストプロセッサ130は、変換器出力バーストおよびバイアス出力バーストを受信する。バーストプロセッサは、変換器出力バーストおよびバイアス出力バーストが同じ電圧レベルである時間の関数である、変位出力118を提供する。
【発明の詳細な説明】
【背景技術】
【0001】
(背景)
以下の論議は、一般的な背景情報のために提供されるにすぎず、請求された主題の範囲を決定する補助として使用されることを目的としない。
【0002】
磁歪変位変換器アセンブリは、通常は、機械部品の変位または水準感知フロートの変位を感知する際に使用するための工業設備に取り付けられる。磁歪変位電子機器は、通常は、機械またはタンクに取り付けられた筐体で囲まれる。磁歪変位変換器の用途の範囲が拡張するにつれて、より低い変位ジッターレベルで、変位をサンプリングする所望がある。ジッターは、測定された変位のわずかな急速変動である。変位は、磁歪要素に沿った音波時間遅延間隔の関数として測定される。時間遅延間隔の終了は、名目上固定されたバイアス電圧レベルを越える、変換器出力バースト電圧によって決定される。バイアス電圧レベルおよび変換器出力バースト電圧の両方は、ノイズを含む。ノイズは、時間遅延間隔の終了の測定を過剰に乱れさせる。ジッターは、回路減衰によって覆い隠すことができるが、減衰は、望ましくないことに、変位測定の応答速度を制限する。磁歪変位変換器アセンブリにおける減衰によって過剰に減速されない、安定した低ジッター変位測定の所望がある。
【発明の概要】
【課題を解決するための手段】
【0003】
(概要)
本概要および要約は、以下の発明を実施するための形態でさらに説明される単純化形態で、いくつかの概念を紹介するために提供される。本概要および要約は、請求された主題の重要な特徴または本質的特徴を識別することを目的とせず、それらは、請求された主題の範囲を決定する補助として使用されることも目的としない。加えて、本明細書で提供される説明および請求された主題は、背景技術で論議される欠点のうちのいずれかの対処を対象とするものとして解釈されるべきではない。
【0004】
アセンブリを開示する。アセンブリは、少なくとも第1の磁歪変換器を備える。第1の磁歪変換器は、第1の変換器出力を提供する。
【0005】
アセンブリは、増幅器回路を備える。増幅器回路は、第1の変換器出力を受信し、変換器出力バーストおよびバイアス出力バーストを生成する。変換器出力バーストおよびバイアス出力バーストは、時間が相互に重複する。変換器出力バーストおよびバイアス出力バーストは、位相差だけ相互とは異なる。
【0006】
さらなる実施形態によれば、アセンブリは、バーストプロセッサ回路を備える。バーストプロセッサ回路は、変換器出力バーストおよびバイアス出力バーストを受信する。バーストプロセッサ回路は、変換器出力バーストおよびバイアス出力バーストが同じ電圧レベルである時間の検出の関数である、変位出力を提供する。
【図面の簡単な説明】
【0007】
【図1】図1は、変換器アセンブリを示す。
【図2】図2は、図1に示された変換器アセンブリと関連するタイミング図を示す。
【図3】図3は、固定バイアスレベルを伴う変換器アセンブリの変位出力上のジッターを示す。
【図4】図4は、増幅出力をアナログ遅延線の出力と比較するコンパレータを含む、変換器アセンブリの一部分を示す。
【図5】図5は、図4の増幅出力と遅延出力との間のクロスオーバーのグラフを示す。
【図6】図6は、増幅出力をインバータの出力と比較するコンパレータを含む、変換器アセンブリの一部分を示す。
【図7】図7は、図6の増幅出力とインバータ出力との間のクロスオーバーのグラフを示す。
【図8】図8は、第1の変換器および第2の変換器が、ある距離によって磁歪要素に沿って離間される、変換器アセンブリの一部分が、変換器出力の間で遅延または位相シフトを提供することを示す。
【図9】図9は、図8の変換器バーストとバイアスバーストとの間のクロスオーバーのグラフを示す。
【図10】図10は、変換器バーストと固定バイアス電圧との間のクロスオーバーのグラフを示す。
【図11】図11は、λ/2位相シフトを伴う、変換器バーストとバイアスバーストとの間のクロスオーバーのグラフを示す。
【図12】図12は、タップ付きコイルを伴う変換器が、λ/2位相シフトとともに2つの出力を生じる、変換器アセンブリの一部分を示す。
【図13】図13は、2つのコイルを伴う変換器が、λ/2位相シフトとともに2つの出力を生じる、変換器アセンブリの一部分を示す。
【発明を実施するための形態】
【0008】
(詳細な説明)
以下で説明される実施形態では、磁歪変換器アセンブリの変位出力におけるジッターが、過剰な出力減衰を使用することなく低減され、分解能が、サンプリング速度を維持しながら改善される。磁歪変換器は、変換器出力を提供する。増幅器回路は、変換器出力を受信し、変換器出力バーストおよびバイアス出力バーストを生成する。変換器出力バーストおよびバイアス出力バーストは、時間が重複し、位相差だけ異なる。バーストプロセッサは、変換器出力バーストおよびバイアス出力バーストを受信する。バーストプロセッサは、変換器出力バーストおよびバイアス出力バーストが同じ電圧レベルで交差する時間の関数である、変位出力を提供する。
【0009】
図1は、磁歪要素102に結合された変換器アセンブリ100を示す。磁歪要素102は、磁石106の変位経路104に沿って延在し、磁石106の変位を感知する。磁石106は、移動機械部品またはタンク中の移動フロート(図示せず)等の移動部品に取り付けられる。磁石106は、磁歪要素102に対して移動する。磁歪要素102は、変換器アセンブリ100へと延在する。導線108、110は、磁歪要素102の長さに沿って流れる、一連の繰り返し電流パルス112を提供する。
【0010】
磁石106は、磁歪要素102へと延在する外部磁界を生じる。外部磁界は、磁歪要素102の長さに対してほぼ直角である第1の方向に、隣接する局所領域114を磁化する。電流パルス112が磁歪要素102を通過するにつれて、電流パルスは、磁歪要素102の中で内部磁界を生じる。内部磁界は、磁石106からの外部磁界を克服するのに十分大きい。磁歪要素102の局所領域114中の磁化は、ほぼ横断方向から磁歪要素102の主軸の周囲のほぼ同心方向に、急に変化する。磁歪要素102の磁歪性質により、磁界方向の急激な変化は、磁歪要素102の対応する急激な局所寸法変化(機械的パルス)を生じる。
【0011】
機械的パルスは、局所領域114から、パルスが変換器116によって検出される変換器アセンブリ100まで、音速で磁歪要素102の長さに沿って伝わる。磁歪要素102は、音波遅延線として機能する。電気パルス112の印加と、変換器116における機械的パルスの検出との間の音波時間遅延は、磁石106の変位(位置)を表す。変換器116は、バイアス磁石およびテープコアの周囲に巻装されたコイル、コアのないコイル、圧電センサ、磁気抵抗センサ、巨大磁気抵抗(GMR)センサ、ホール効果センサ、SQUIDセンサ、または機械的パルスを検出することができる他の既知の1つ(または複数の)センサを備えることができる。変換器116は、選択される磁歪変換器の種類に応じて、磁歪要素102の磁気または機械的擾乱を感知する。変換器アセンブリ100は、繰り返しパルス112を生成し、時間遅延を測定し、磁石106の変位を表す変位出力118を提供する、電子回路を含む。一局面によれば、変位出力118は、ProfibusまたはCanbusプロトコル等のデジタル通信プロトコルに従って、デジタルバス信号を備える。
【0012】
変換器アセンブリ100は、磁歪要素102からの繰り返しパルス120を感知する、変換器116を備える。変換器116は、少なくとも1つの変換器出力122を提供する。変換器出力122は、増幅器回路124に結合する。増幅器回路124は、変換器出力122を増幅およびフィルタ処理する。増幅器回路124は、変換器出力バーストを備える変換器バースト出力126を提供する。増幅器回路124は、バイアス出力バーストを備える、バイアスバースト出力128を提供する。本明細書で使用されるような「バースト」は、共通の波長および周波数と、減衰波形エンベロープとを有する、いくつかの正弦波サイクルのグループを備える出力波形の一部分を指す。複数の正弦波サイクルを含む、各グループは、単一電気パルス112と一致するが、電気パルス112に対して音波的に遅延する。変換器出力バーストおよびバイアス出力バーストは、図2、5、7、および9に示されるように、時間が相互に重複し、位相差だけ異なる。
【0013】
変換器バースト出力126およびバイアスバースト出力128は、バースト処理回路130に結合する。バースト処理回路130は、変換器バースト出力126のタイミングを繰り返し検出する。バイアスバースト出力128は、変位を表す出力118を提供する。
【0014】
一局面によれば、バースト処理回路130は、変換器回路132およびシーケンス回路134を備える。シーケンス回路134は、制御バス144に沿って変換器回路132に結合する。制御バス144は、出力138、140、142を備える。変換器回路132は、バイアスバースト出力128(例えば、バイアス出力バースト)および変換器バースト出力126(例えば、変換器出力バースト)を受信する。変換器回路132は、変換器出力バーストおよびバイアス出力バーストが交差する(すなわち、同じ電圧レベルである)時間の検出の関数である、変位出力118を提供する。シーケンス回路134は、変換器バースト出力126(例えば、変換器出力バースト)を受信し、制御バス144の使用を通して変換器回路132の順序付けを制御する。
【0015】
変換器回路132は、時間測定回路146を含む。時間測定回路146は、線108、110上の電流パルス112のタイミングに対する、変換器バースト出力128上の変換器出力バーストのタイミングを測定する。時間測定回路146は、相対的タイミングおよび磁歪要素110に沿ったパルス伝搬の既知の音速の関数として、変位出力118を計算する。音速は、磁歪要素102の試験から、または変換器回路132の較正から決定することができる。
【0016】
シーケンス回路134は、変換器バースト出力126上の変換器出力バーストの前半分を検出し、この前半部分は、シーケンス回路134の一連の制御出力のタイミングを誘起する。シーケンス回路134は、変換器回路132に制御出力140を提供する。制御出力140は、その間にバーストの後半部分のタイミングを検出することができる、時間窓を画定する。
【0017】
変換器回路132は、NORゲート148を備える。NORゲート148は、時間測定回路146に結合する、ゲート出力150を生成する。電流パルス112の生成は、測定時間間隔(測定サイクルとも呼ばれる)を開始する。ゲート出力150は、測定時間間隔を終了する。
【0018】
シーケンス回路134は、変換器バースト出力126を受信する。シーケンス回路134は、変換器回路132からゲート出力142を受信する。シーケンス回路134は、変換器回路132にシーケンス制御出力138、140を提供する。シーケンス回路入力および出力138、140、142のグループは、まとめて制御バス144と呼ばれる。変換器回路132、シーケンス回路134、および制御バス144の機能およびタイミングは、図2の実施例のタイミング図によって、以下でより詳細に説明される。
【0019】
変換器回路132は、コンパレータ152と、インバータ154と、NORゲート148とを備える。コンパレータ152(U1とも呼ばれる)は、バイアスバースト出力128を変換器バースト出力126と比較する。コンパレータ152がシーケンス制御出力136によって有効化されると、コンパレータ152は、変換器バースト出力126がバイアスバースト出力128と交差した(すなわち、同じ電圧を有する)かどうかを示す、ゲート出力142を提供する。コンパレータ152のゲート出力142は、インバータ154の入力に結合する。インバータ154は、NORゲート148の第1の入力に結合する、インバータ出力を提供する。NORゲート148の第2の入力は、シーケンス回路出力140を受信する。NORゲート148の出力は、時間測定回路146に結合する、ゲート出力150を提供する。
【0020】
シーケンス回路134は、固定閾値電圧源156と、コンパレータ158と、第1のワンショット回路160と、第2のワンショット回路162と、NORゲート164とを備える。閾値源156は、実質的に固定された閾値電圧レベルをコンパレータ158の第1の入力に結合する。変換器バースト出力126は、コンパレータ158の第2の入力に結合する。コンパレータ158は、第1および第2のワンショット回路160、162の「A」入力に結合する、コンパレータ出力を生成する。コンパレータ出力は、第1および第2のワンショット回路160、162を誘起する。コンパレータ158の出力は、変換器バースト出力126が閾値電圧レベルと交差する(すなわち、平等である)と切り替わる。一局面によれば、ワンショット回路160、162は、National Semiconductor Corporation(Arlington TX USA)、ならびに他の集積回路製造業者から入手可能である、デュアル再誘起型ワンショットタイプ74×123を備える。第1のワンショット回路160は、第1の時定数を伴う第1のタイマとして機能するように、第1のRC回路R1−C1に接続される。第2のワンショット回路162は、第2の時定数を伴う第2のタイマとして機能するように、第2のRC回路R2−C2に接続される。
【0021】
第1のワンショット回路160の/Q(「NOT Q」とも呼ばれる)出力は、シーケンス制御出力140を生成する。第2のワンショット回路162のQ出力は、NORゲート164の第1の入力に結合する。コンパレータ152からのゲート出力142は、NORゲート164の第2の入力に結合する。NORゲート164の出力は、シーケンス出力136を生成する。
【0022】
図2は、図1の回路の例示的タイミング図を示す。図2の時間軸は、水平線によって表され、複数の出力および状態は、時間軸に沿って垂直に示される。図2に示された時間の部分は、図2のタイミング図の左側の電流パルス112(図1)の開始時間から開始する、測定サイクルを例示する。
【0023】
図1−2では、電流パルス202(図2)が磁歪要素102に印加され、測定サイクルを開始する。時間測定回路146(図1)は、ブランキングパルス204(図2)を生成する。ブランキングパルス204は、ワンショット160、162が解放され、誘起される準備ができていることを確実にするように、ワンショット160、162の/CLEAR(「NOT CLEAR」とも呼ばれる)入力に結合される。
【0024】
可変音波時間遅延206(磁石106の変位に依存する)後、変換器バースト(リンギングパルスとも呼ばれる)が、変換器バースト出力126(図2の実線波形)において、およびバイアスバースト出力128(図2の鎖線波形)において存在する。変換器バースト出力126が時間212で(閾値源156からの)固定電圧閾値レベル210を最初に超えると、シーケンス出力138(CMP有効とも呼ばれる)は、時間214で高い状態に切り替わる。
【0025】
変換器バースト出力126が時間220でバイアスバースト出力128を超えると、ゲート出力150(停止とも呼ばれる)は、時間222で変化する。ゲート出力150は、時間測定回路146に結合し、時間220で時間測定回路146において測定された音波遅延224を数えることを止める。測定された音波遅延224は、通常は、実質的に固定された時間間隔だけ音波遅延206とは異なり、この実質的に固定された時間差は、変位出力118が正確となるように、較正中に出力から取り消される。
【0026】
時間228では、CMP有効が低く切り替わり、時間228では、ゲート出力150(停止)が低く切り替わる。時間220の臨界測定は、変位を計算するために使用される。
【0027】
図2のタイミング図等のタイミング図は、簡略化表現であり、種々の出力において存在する場合のある全てのノイズおよび他のアーチファクトを示すわけではないことが、当業者によって理解される。
【0028】
図3は、ジッターを含み、図1に示されたバイアスバースト出力を含まないが、代わりに固定バイアスを含む、変位出力を示す。図3では、水平軸306は、ミリ秒で時間を表し、垂直軸304は、ミクロンで測定された変位を表す。図3では、移動磁石が固定位置にある。図3の検討によって、変位ジッターが15ミクロンもの高さの最大振幅となり得ることが分かる。図3に示されたもの等のジッターは、バイアスバースト出力を提供することによって、実質的に低減される。このジッターの低減は、図10−11に示される実施例に関連して、以下でより詳細に説明される。
【0029】
図4は、図1の増幅器回路124の例示的実施形態400を示す。増幅器回路400は、変換器出力122(図1)を受信する増幅器401を含む。増幅器401は、増幅器出力404を提供する。増幅器出力404は、変換器バースト出力126としてコンパレータ152(図1)に結合される。増幅器出力404は、バイアス源回路402の入力に結合する。バイアスソース回路402は、アナログ遅延線406を含む。アナログ遅延線406の出力は、バイアスバースト出力128としてコンパレータ152に結合される。一局面によれば、バイアス源402は、バースト(図5に示されたバースト等)の振動の正弦波周波数に基づいて、約180度(λ/2)の遅延を提供する。図5に示されるように、変換器バースト出力が閾値レベル502に到達した後、時間測定を停止するように、変換器バースト出力およびバイアスバースト出力の次のクロスオーバー504が検出される。クロスオーバー504は、測定された音波遅延の計数を停止する。アナログ遅延線406は、変換器バースト出力126とバイアスバースト出力128との間の所望の位相差を提供する。
【0030】
図6は、図1の増幅器回路124の例示的実施形態600を示す。増幅器回路は、変換器出力122(図1)を受信する増幅器601を含む。増幅器601は、増幅器出力604を提供する。増幅器出力604は、変換器バースト出力126としてコンパレータ152(図1)に結合される。増幅器出力604は、バイアス源回路602の入力に結合する。バイアスソース回路402は、反転アナログ増幅器606を含む。反転アナログ増幅器406の出力は、バイアスバースト出力128としてコンパレータ152に結合される。一局面によれば、バイアス源602は、バースト(図7に示されたバースト等)の振動の正弦波周波数に基づいて、約180度(λ/2)の反転を提供する。図7に示されるように、変換器バースト出力が閾値レベル702に到達した後、時間測定を停止するように、変換器バースト出力およびバイアスバースト出力の次のクロスオーバー704が検出される。クロスオーバー704は、測定された音波遅延の計数を停止する。アナログインバータ606は、変換器バースト出力126とバイアスバースト出力128との間の所望の位相差を提供する。
【0031】
図8は、ある距離(N+λ'/2)によって磁歪要素102に沿って離間される、第1の変換器822および第2の変換器820の使用を示し、式中、Nは、整数0、1、2、・・・であり、λ'は、バーストにおける正弦波振動と関連する距離波長である。距離波長λ'は、距離波長(λ')=速度(音速)×時間波長(λ)という式によって、時間波長λに関係する。2つの離間した変換器820および822は、時間が重複し、遅延だけ相互とは異なる、相互に同様な変換器出力を提供する。図8はまた、図1の増幅器回路124の実施形態800も示す。
【0032】
第1の変換器822は、第1の変換器出力122を第1の増幅器フィルタ824に結合する。第1の増幅器フィルタ824は、コンパレータ152に変換器バースト出力126を提供する。第2の変換器820は、第2の変換器出力802を第2の増幅器フィルタ826に結合する。第2の増幅器フィルタ826は、コンパレータ152にバイアスバースト出力128を提供する。変換器バースト出力126およびバイアスバースト出力128は、時間が相互に重複し、位相差だけ異なる。
【0033】
図9は、図8の変換器バースト出力126およびバイアスバースト出力128の重複バーストの波形を示す。
【0034】
図10は、固定バイアス電圧1004を伴う変換器バースト出力1002のクロスオーバーの拡大グラフを示す。図10では、垂直軸1006は電圧を表し、水平軸1008は時間を表す。増幅出力は、公称勾配dV/dT=ΔV/ΔTを有する。固定バイアス電圧は、公称勾配dV/dT=0を有する。増幅出力1002は、ノイズが多く、鎖線によって示されるノイズ振幅帯域1010を有する。固定電圧バイアス1004は、ノイズが多く、鎖線によって示されるノイズ振幅帯域1012を有する。瞬間ノイズ条件に応じて、クロスオーバーは、ノイズ振幅帯域1010、1012が時間1014と時間1016との間のジッター時間枠の中で交差する、どの場所でも発生し得る。
【0035】
図11は、λ/2位相シフトしたバイアスバースト出力1104を伴う変換器バースト出力1102のクロスオーバーのグラフを示す。図11では、垂直軸1106は電圧を表し、水平軸1108は時間を表す。変換器バースト出力1102は、図10の変換器バースト出力1002と同じ勾配値である、公称勾配dV/dT=ΔV/ΔTを有する。λ/2位相シフトしたバイアスバースト出力1104は、公称勾配dV/dT=−ΔV/ΔTを有する。変換器バースト出力1102は、ノイズが多く、鎖線によって示されるノイズ振幅帯域1110を有する。λ/2位相シフトしたバイアスバースト出力1104は、ノイズが多く、鎖線によって示されるノイズ振幅帯域1112を有する。瞬間ノイズ条件に応じて、クロスオーバーは、ノイズ振幅帯域1110、1112が時間1114と時間1116との間のジッター時間枠の中で交差する、どの場所でも発生し得る。図10および11の検討から、図11のジッター時間枠が、同じ公称勾配について、図10のジッター時間枠よりも小さいことが分かる。変換器信号が変換信号のダイナミックレンジの低い部分にある時に、勾配dV/dTがより低く、位相シフトを使用することによるジッターの改善が最大である。バイアスバースト出力の使用は、固定デバイスの使用と比較して、ジッター時間枠のサイズを縮小した。
【0036】
図12は、中間タップ付き巻線1204を備える、第1の変換器1202の使用を示す。中間タップ付き巻線1204は、時間が重複し、180度(λ/2)の位相差だけ相互とは異なる、相互に同様である変換器出力1206、1208を提供する。図12はまた、図1の増幅器回路124の実施形態1200も示す。実施形態1200は、図8に示された実施形態800と同様である。変換器バースト出力126およびバイアスバースト出力128は、時間が重複し、位相差だけ異なる。
【0037】
図13は、共通コア上で巻装されるが、相互から電気的に絶縁されている、2つの巻線1304、1305を備える、第1の変換器1302の使用を示す。巻線1304、1305は、時間が重複し、180度(λ/2)の位相差だけ相互とは異なる、相互に同様である変換器出力1306、1308を提供する。図13はまた、図1の増幅器回路124の実施形態1300も示す。実施形態1300は、図8に示された実施形態800と同様である。変換器バースト出力126およびバイアスバースト出力128は、時間が重複し、位相差だけ異なる。
【0038】
本主題を、構造的特徴および/または方法論的行為に特有の用語で説明したが、添付の請求項で規定される本主題は、審議されてきたように上記で説明される特定の特徴または行為に限定されないことを理解されたい。むしろ、上記で説明される特定の特徴および行為は、請求項を実施する実施例の形として開示される。
【背景技術】
【0001】
(背景)
以下の論議は、一般的な背景情報のために提供されるにすぎず、請求された主題の範囲を決定する補助として使用されることを目的としない。
【0002】
磁歪変位変換器アセンブリは、通常は、機械部品の変位または水準感知フロートの変位を感知する際に使用するための工業設備に取り付けられる。磁歪変位電子機器は、通常は、機械またはタンクに取り付けられた筐体で囲まれる。磁歪変位変換器の用途の範囲が拡張するにつれて、より低い変位ジッターレベルで、変位をサンプリングする所望がある。ジッターは、測定された変位のわずかな急速変動である。変位は、磁歪要素に沿った音波時間遅延間隔の関数として測定される。時間遅延間隔の終了は、名目上固定されたバイアス電圧レベルを越える、変換器出力バースト電圧によって決定される。バイアス電圧レベルおよび変換器出力バースト電圧の両方は、ノイズを含む。ノイズは、時間遅延間隔の終了の測定を過剰に乱れさせる。ジッターは、回路減衰によって覆い隠すことができるが、減衰は、望ましくないことに、変位測定の応答速度を制限する。磁歪変位変換器アセンブリにおける減衰によって過剰に減速されない、安定した低ジッター変位測定の所望がある。
【発明の概要】
【課題を解決するための手段】
【0003】
(概要)
本概要および要約は、以下の発明を実施するための形態でさらに説明される単純化形態で、いくつかの概念を紹介するために提供される。本概要および要約は、請求された主題の重要な特徴または本質的特徴を識別することを目的とせず、それらは、請求された主題の範囲を決定する補助として使用されることも目的としない。加えて、本明細書で提供される説明および請求された主題は、背景技術で論議される欠点のうちのいずれかの対処を対象とするものとして解釈されるべきではない。
【0004】
アセンブリを開示する。アセンブリは、少なくとも第1の磁歪変換器を備える。第1の磁歪変換器は、第1の変換器出力を提供する。
【0005】
アセンブリは、増幅器回路を備える。増幅器回路は、第1の変換器出力を受信し、変換器出力バーストおよびバイアス出力バーストを生成する。変換器出力バーストおよびバイアス出力バーストは、時間が相互に重複する。変換器出力バーストおよびバイアス出力バーストは、位相差だけ相互とは異なる。
【0006】
さらなる実施形態によれば、アセンブリは、バーストプロセッサ回路を備える。バーストプロセッサ回路は、変換器出力バーストおよびバイアス出力バーストを受信する。バーストプロセッサ回路は、変換器出力バーストおよびバイアス出力バーストが同じ電圧レベルである時間の検出の関数である、変位出力を提供する。
【図面の簡単な説明】
【0007】
【図1】図1は、変換器アセンブリを示す。
【図2】図2は、図1に示された変換器アセンブリと関連するタイミング図を示す。
【図3】図3は、固定バイアスレベルを伴う変換器アセンブリの変位出力上のジッターを示す。
【図4】図4は、増幅出力をアナログ遅延線の出力と比較するコンパレータを含む、変換器アセンブリの一部分を示す。
【図5】図5は、図4の増幅出力と遅延出力との間のクロスオーバーのグラフを示す。
【図6】図6は、増幅出力をインバータの出力と比較するコンパレータを含む、変換器アセンブリの一部分を示す。
【図7】図7は、図6の増幅出力とインバータ出力との間のクロスオーバーのグラフを示す。
【図8】図8は、第1の変換器および第2の変換器が、ある距離によって磁歪要素に沿って離間される、変換器アセンブリの一部分が、変換器出力の間で遅延または位相シフトを提供することを示す。
【図9】図9は、図8の変換器バーストとバイアスバーストとの間のクロスオーバーのグラフを示す。
【図10】図10は、変換器バーストと固定バイアス電圧との間のクロスオーバーのグラフを示す。
【図11】図11は、λ/2位相シフトを伴う、変換器バーストとバイアスバーストとの間のクロスオーバーのグラフを示す。
【図12】図12は、タップ付きコイルを伴う変換器が、λ/2位相シフトとともに2つの出力を生じる、変換器アセンブリの一部分を示す。
【図13】図13は、2つのコイルを伴う変換器が、λ/2位相シフトとともに2つの出力を生じる、変換器アセンブリの一部分を示す。
【発明を実施するための形態】
【0008】
(詳細な説明)
以下で説明される実施形態では、磁歪変換器アセンブリの変位出力におけるジッターが、過剰な出力減衰を使用することなく低減され、分解能が、サンプリング速度を維持しながら改善される。磁歪変換器は、変換器出力を提供する。増幅器回路は、変換器出力を受信し、変換器出力バーストおよびバイアス出力バーストを生成する。変換器出力バーストおよびバイアス出力バーストは、時間が重複し、位相差だけ異なる。バーストプロセッサは、変換器出力バーストおよびバイアス出力バーストを受信する。バーストプロセッサは、変換器出力バーストおよびバイアス出力バーストが同じ電圧レベルで交差する時間の関数である、変位出力を提供する。
【0009】
図1は、磁歪要素102に結合された変換器アセンブリ100を示す。磁歪要素102は、磁石106の変位経路104に沿って延在し、磁石106の変位を感知する。磁石106は、移動機械部品またはタンク中の移動フロート(図示せず)等の移動部品に取り付けられる。磁石106は、磁歪要素102に対して移動する。磁歪要素102は、変換器アセンブリ100へと延在する。導線108、110は、磁歪要素102の長さに沿って流れる、一連の繰り返し電流パルス112を提供する。
【0010】
磁石106は、磁歪要素102へと延在する外部磁界を生じる。外部磁界は、磁歪要素102の長さに対してほぼ直角である第1の方向に、隣接する局所領域114を磁化する。電流パルス112が磁歪要素102を通過するにつれて、電流パルスは、磁歪要素102の中で内部磁界を生じる。内部磁界は、磁石106からの外部磁界を克服するのに十分大きい。磁歪要素102の局所領域114中の磁化は、ほぼ横断方向から磁歪要素102の主軸の周囲のほぼ同心方向に、急に変化する。磁歪要素102の磁歪性質により、磁界方向の急激な変化は、磁歪要素102の対応する急激な局所寸法変化(機械的パルス)を生じる。
【0011】
機械的パルスは、局所領域114から、パルスが変換器116によって検出される変換器アセンブリ100まで、音速で磁歪要素102の長さに沿って伝わる。磁歪要素102は、音波遅延線として機能する。電気パルス112の印加と、変換器116における機械的パルスの検出との間の音波時間遅延は、磁石106の変位(位置)を表す。変換器116は、バイアス磁石およびテープコアの周囲に巻装されたコイル、コアのないコイル、圧電センサ、磁気抵抗センサ、巨大磁気抵抗(GMR)センサ、ホール効果センサ、SQUIDセンサ、または機械的パルスを検出することができる他の既知の1つ(または複数の)センサを備えることができる。変換器116は、選択される磁歪変換器の種類に応じて、磁歪要素102の磁気または機械的擾乱を感知する。変換器アセンブリ100は、繰り返しパルス112を生成し、時間遅延を測定し、磁石106の変位を表す変位出力118を提供する、電子回路を含む。一局面によれば、変位出力118は、ProfibusまたはCanbusプロトコル等のデジタル通信プロトコルに従って、デジタルバス信号を備える。
【0012】
変換器アセンブリ100は、磁歪要素102からの繰り返しパルス120を感知する、変換器116を備える。変換器116は、少なくとも1つの変換器出力122を提供する。変換器出力122は、増幅器回路124に結合する。増幅器回路124は、変換器出力122を増幅およびフィルタ処理する。増幅器回路124は、変換器出力バーストを備える変換器バースト出力126を提供する。増幅器回路124は、バイアス出力バーストを備える、バイアスバースト出力128を提供する。本明細書で使用されるような「バースト」は、共通の波長および周波数と、減衰波形エンベロープとを有する、いくつかの正弦波サイクルのグループを備える出力波形の一部分を指す。複数の正弦波サイクルを含む、各グループは、単一電気パルス112と一致するが、電気パルス112に対して音波的に遅延する。変換器出力バーストおよびバイアス出力バーストは、図2、5、7、および9に示されるように、時間が相互に重複し、位相差だけ異なる。
【0013】
変換器バースト出力126およびバイアスバースト出力128は、バースト処理回路130に結合する。バースト処理回路130は、変換器バースト出力126のタイミングを繰り返し検出する。バイアスバースト出力128は、変位を表す出力118を提供する。
【0014】
一局面によれば、バースト処理回路130は、変換器回路132およびシーケンス回路134を備える。シーケンス回路134は、制御バス144に沿って変換器回路132に結合する。制御バス144は、出力138、140、142を備える。変換器回路132は、バイアスバースト出力128(例えば、バイアス出力バースト)および変換器バースト出力126(例えば、変換器出力バースト)を受信する。変換器回路132は、変換器出力バーストおよびバイアス出力バーストが交差する(すなわち、同じ電圧レベルである)時間の検出の関数である、変位出力118を提供する。シーケンス回路134は、変換器バースト出力126(例えば、変換器出力バースト)を受信し、制御バス144の使用を通して変換器回路132の順序付けを制御する。
【0015】
変換器回路132は、時間測定回路146を含む。時間測定回路146は、線108、110上の電流パルス112のタイミングに対する、変換器バースト出力128上の変換器出力バーストのタイミングを測定する。時間測定回路146は、相対的タイミングおよび磁歪要素110に沿ったパルス伝搬の既知の音速の関数として、変位出力118を計算する。音速は、磁歪要素102の試験から、または変換器回路132の較正から決定することができる。
【0016】
シーケンス回路134は、変換器バースト出力126上の変換器出力バーストの前半分を検出し、この前半部分は、シーケンス回路134の一連の制御出力のタイミングを誘起する。シーケンス回路134は、変換器回路132に制御出力140を提供する。制御出力140は、その間にバーストの後半部分のタイミングを検出することができる、時間窓を画定する。
【0017】
変換器回路132は、NORゲート148を備える。NORゲート148は、時間測定回路146に結合する、ゲート出力150を生成する。電流パルス112の生成は、測定時間間隔(測定サイクルとも呼ばれる)を開始する。ゲート出力150は、測定時間間隔を終了する。
【0018】
シーケンス回路134は、変換器バースト出力126を受信する。シーケンス回路134は、変換器回路132からゲート出力142を受信する。シーケンス回路134は、変換器回路132にシーケンス制御出力138、140を提供する。シーケンス回路入力および出力138、140、142のグループは、まとめて制御バス144と呼ばれる。変換器回路132、シーケンス回路134、および制御バス144の機能およびタイミングは、図2の実施例のタイミング図によって、以下でより詳細に説明される。
【0019】
変換器回路132は、コンパレータ152と、インバータ154と、NORゲート148とを備える。コンパレータ152(U1とも呼ばれる)は、バイアスバースト出力128を変換器バースト出力126と比較する。コンパレータ152がシーケンス制御出力136によって有効化されると、コンパレータ152は、変換器バースト出力126がバイアスバースト出力128と交差した(すなわち、同じ電圧を有する)かどうかを示す、ゲート出力142を提供する。コンパレータ152のゲート出力142は、インバータ154の入力に結合する。インバータ154は、NORゲート148の第1の入力に結合する、インバータ出力を提供する。NORゲート148の第2の入力は、シーケンス回路出力140を受信する。NORゲート148の出力は、時間測定回路146に結合する、ゲート出力150を提供する。
【0020】
シーケンス回路134は、固定閾値電圧源156と、コンパレータ158と、第1のワンショット回路160と、第2のワンショット回路162と、NORゲート164とを備える。閾値源156は、実質的に固定された閾値電圧レベルをコンパレータ158の第1の入力に結合する。変換器バースト出力126は、コンパレータ158の第2の入力に結合する。コンパレータ158は、第1および第2のワンショット回路160、162の「A」入力に結合する、コンパレータ出力を生成する。コンパレータ出力は、第1および第2のワンショット回路160、162を誘起する。コンパレータ158の出力は、変換器バースト出力126が閾値電圧レベルと交差する(すなわち、平等である)と切り替わる。一局面によれば、ワンショット回路160、162は、National Semiconductor Corporation(Arlington TX USA)、ならびに他の集積回路製造業者から入手可能である、デュアル再誘起型ワンショットタイプ74×123を備える。第1のワンショット回路160は、第1の時定数を伴う第1のタイマとして機能するように、第1のRC回路R1−C1に接続される。第2のワンショット回路162は、第2の時定数を伴う第2のタイマとして機能するように、第2のRC回路R2−C2に接続される。
【0021】
第1のワンショット回路160の/Q(「NOT Q」とも呼ばれる)出力は、シーケンス制御出力140を生成する。第2のワンショット回路162のQ出力は、NORゲート164の第1の入力に結合する。コンパレータ152からのゲート出力142は、NORゲート164の第2の入力に結合する。NORゲート164の出力は、シーケンス出力136を生成する。
【0022】
図2は、図1の回路の例示的タイミング図を示す。図2の時間軸は、水平線によって表され、複数の出力および状態は、時間軸に沿って垂直に示される。図2に示された時間の部分は、図2のタイミング図の左側の電流パルス112(図1)の開始時間から開始する、測定サイクルを例示する。
【0023】
図1−2では、電流パルス202(図2)が磁歪要素102に印加され、測定サイクルを開始する。時間測定回路146(図1)は、ブランキングパルス204(図2)を生成する。ブランキングパルス204は、ワンショット160、162が解放され、誘起される準備ができていることを確実にするように、ワンショット160、162の/CLEAR(「NOT CLEAR」とも呼ばれる)入力に結合される。
【0024】
可変音波時間遅延206(磁石106の変位に依存する)後、変換器バースト(リンギングパルスとも呼ばれる)が、変換器バースト出力126(図2の実線波形)において、およびバイアスバースト出力128(図2の鎖線波形)において存在する。変換器バースト出力126が時間212で(閾値源156からの)固定電圧閾値レベル210を最初に超えると、シーケンス出力138(CMP有効とも呼ばれる)は、時間214で高い状態に切り替わる。
【0025】
変換器バースト出力126が時間220でバイアスバースト出力128を超えると、ゲート出力150(停止とも呼ばれる)は、時間222で変化する。ゲート出力150は、時間測定回路146に結合し、時間220で時間測定回路146において測定された音波遅延224を数えることを止める。測定された音波遅延224は、通常は、実質的に固定された時間間隔だけ音波遅延206とは異なり、この実質的に固定された時間差は、変位出力118が正確となるように、較正中に出力から取り消される。
【0026】
時間228では、CMP有効が低く切り替わり、時間228では、ゲート出力150(停止)が低く切り替わる。時間220の臨界測定は、変位を計算するために使用される。
【0027】
図2のタイミング図等のタイミング図は、簡略化表現であり、種々の出力において存在する場合のある全てのノイズおよび他のアーチファクトを示すわけではないことが、当業者によって理解される。
【0028】
図3は、ジッターを含み、図1に示されたバイアスバースト出力を含まないが、代わりに固定バイアスを含む、変位出力を示す。図3では、水平軸306は、ミリ秒で時間を表し、垂直軸304は、ミクロンで測定された変位を表す。図3では、移動磁石が固定位置にある。図3の検討によって、変位ジッターが15ミクロンもの高さの最大振幅となり得ることが分かる。図3に示されたもの等のジッターは、バイアスバースト出力を提供することによって、実質的に低減される。このジッターの低減は、図10−11に示される実施例に関連して、以下でより詳細に説明される。
【0029】
図4は、図1の増幅器回路124の例示的実施形態400を示す。増幅器回路400は、変換器出力122(図1)を受信する増幅器401を含む。増幅器401は、増幅器出力404を提供する。増幅器出力404は、変換器バースト出力126としてコンパレータ152(図1)に結合される。増幅器出力404は、バイアス源回路402の入力に結合する。バイアスソース回路402は、アナログ遅延線406を含む。アナログ遅延線406の出力は、バイアスバースト出力128としてコンパレータ152に結合される。一局面によれば、バイアス源402は、バースト(図5に示されたバースト等)の振動の正弦波周波数に基づいて、約180度(λ/2)の遅延を提供する。図5に示されるように、変換器バースト出力が閾値レベル502に到達した後、時間測定を停止するように、変換器バースト出力およびバイアスバースト出力の次のクロスオーバー504が検出される。クロスオーバー504は、測定された音波遅延の計数を停止する。アナログ遅延線406は、変換器バースト出力126とバイアスバースト出力128との間の所望の位相差を提供する。
【0030】
図6は、図1の増幅器回路124の例示的実施形態600を示す。増幅器回路は、変換器出力122(図1)を受信する増幅器601を含む。増幅器601は、増幅器出力604を提供する。増幅器出力604は、変換器バースト出力126としてコンパレータ152(図1)に結合される。増幅器出力604は、バイアス源回路602の入力に結合する。バイアスソース回路402は、反転アナログ増幅器606を含む。反転アナログ増幅器406の出力は、バイアスバースト出力128としてコンパレータ152に結合される。一局面によれば、バイアス源602は、バースト(図7に示されたバースト等)の振動の正弦波周波数に基づいて、約180度(λ/2)の反転を提供する。図7に示されるように、変換器バースト出力が閾値レベル702に到達した後、時間測定を停止するように、変換器バースト出力およびバイアスバースト出力の次のクロスオーバー704が検出される。クロスオーバー704は、測定された音波遅延の計数を停止する。アナログインバータ606は、変換器バースト出力126とバイアスバースト出力128との間の所望の位相差を提供する。
【0031】
図8は、ある距離(N+λ'/2)によって磁歪要素102に沿って離間される、第1の変換器822および第2の変換器820の使用を示し、式中、Nは、整数0、1、2、・・・であり、λ'は、バーストにおける正弦波振動と関連する距離波長である。距離波長λ'は、距離波長(λ')=速度(音速)×時間波長(λ)という式によって、時間波長λに関係する。2つの離間した変換器820および822は、時間が重複し、遅延だけ相互とは異なる、相互に同様な変換器出力を提供する。図8はまた、図1の増幅器回路124の実施形態800も示す。
【0032】
第1の変換器822は、第1の変換器出力122を第1の増幅器フィルタ824に結合する。第1の増幅器フィルタ824は、コンパレータ152に変換器バースト出力126を提供する。第2の変換器820は、第2の変換器出力802を第2の増幅器フィルタ826に結合する。第2の増幅器フィルタ826は、コンパレータ152にバイアスバースト出力128を提供する。変換器バースト出力126およびバイアスバースト出力128は、時間が相互に重複し、位相差だけ異なる。
【0033】
図9は、図8の変換器バースト出力126およびバイアスバースト出力128の重複バーストの波形を示す。
【0034】
図10は、固定バイアス電圧1004を伴う変換器バースト出力1002のクロスオーバーの拡大グラフを示す。図10では、垂直軸1006は電圧を表し、水平軸1008は時間を表す。増幅出力は、公称勾配dV/dT=ΔV/ΔTを有する。固定バイアス電圧は、公称勾配dV/dT=0を有する。増幅出力1002は、ノイズが多く、鎖線によって示されるノイズ振幅帯域1010を有する。固定電圧バイアス1004は、ノイズが多く、鎖線によって示されるノイズ振幅帯域1012を有する。瞬間ノイズ条件に応じて、クロスオーバーは、ノイズ振幅帯域1010、1012が時間1014と時間1016との間のジッター時間枠の中で交差する、どの場所でも発生し得る。
【0035】
図11は、λ/2位相シフトしたバイアスバースト出力1104を伴う変換器バースト出力1102のクロスオーバーのグラフを示す。図11では、垂直軸1106は電圧を表し、水平軸1108は時間を表す。変換器バースト出力1102は、図10の変換器バースト出力1002と同じ勾配値である、公称勾配dV/dT=ΔV/ΔTを有する。λ/2位相シフトしたバイアスバースト出力1104は、公称勾配dV/dT=−ΔV/ΔTを有する。変換器バースト出力1102は、ノイズが多く、鎖線によって示されるノイズ振幅帯域1110を有する。λ/2位相シフトしたバイアスバースト出力1104は、ノイズが多く、鎖線によって示されるノイズ振幅帯域1112を有する。瞬間ノイズ条件に応じて、クロスオーバーは、ノイズ振幅帯域1110、1112が時間1114と時間1116との間のジッター時間枠の中で交差する、どの場所でも発生し得る。図10および11の検討から、図11のジッター時間枠が、同じ公称勾配について、図10のジッター時間枠よりも小さいことが分かる。変換器信号が変換信号のダイナミックレンジの低い部分にある時に、勾配dV/dTがより低く、位相シフトを使用することによるジッターの改善が最大である。バイアスバースト出力の使用は、固定デバイスの使用と比較して、ジッター時間枠のサイズを縮小した。
【0036】
図12は、中間タップ付き巻線1204を備える、第1の変換器1202の使用を示す。中間タップ付き巻線1204は、時間が重複し、180度(λ/2)の位相差だけ相互とは異なる、相互に同様である変換器出力1206、1208を提供する。図12はまた、図1の増幅器回路124の実施形態1200も示す。実施形態1200は、図8に示された実施形態800と同様である。変換器バースト出力126およびバイアスバースト出力128は、時間が重複し、位相差だけ異なる。
【0037】
図13は、共通コア上で巻装されるが、相互から電気的に絶縁されている、2つの巻線1304、1305を備える、第1の変換器1302の使用を示す。巻線1304、1305は、時間が重複し、180度(λ/2)の位相差だけ相互とは異なる、相互に同様である変換器出力1306、1308を提供する。図13はまた、図1の増幅器回路124の実施形態1300も示す。実施形態1300は、図8に示された実施形態800と同様である。変換器バースト出力126およびバイアスバースト出力128は、時間が重複し、位相差だけ異なる。
【0038】
本主題を、構造的特徴および/または方法論的行為に特有の用語で説明したが、添付の請求項で規定される本主題は、審議されてきたように上記で説明される特定の特徴または行為に限定されないことを理解されたい。むしろ、上記で説明される特定の特徴および行為は、請求項を実施する実施例の形として開示される。
【特許請求の範囲】
【請求項1】
第1の変換器出力を提供する、少なくとも第1の磁歪変換器と、
該第1の変換器出力を受信し、変換器出力バーストおよびバイアス出力バーストを生成する、増幅器回路であって、該変換器出力バーストおよびバイアス出力バーストは、時間が互いに重複し、位相差だけ異なる、増幅器回路と、
該変換器出力バーストおよび該バイアス出力バーストを受信し、該変換器出力バーストおよび該バイアス出力バーストが同じ電圧レベルである時間の検出の関数である、変位出力を提供する、バーストプロセッサ回路と
を備える、アセンブリ。
【請求項2】
前記位相差は、実質的に、N+λ/2であり、式中、Nは、整数0、1、2、・・・であり、λは、前記変換器出力バーストにおける減衰正弦波振動の期間である、請求項1に記載のアセンブリ。
【請求項3】
Nは、0であり、前記位相差は、実質的にλ/2である、請求項2に記載のアセンブリ。
【請求項4】
前記増幅器回路は、前記位相差を生成するアナログ遅延線を備える、請求項1に記載のアセンブリ。
【請求項5】
前記増幅器回路は、前記位相差を生成するインバータを備える、請求項1に記載のアセンブリ。
【請求項6】
前記第1の磁歪変換器は、位相差だけ前記第1の変換器出力とは異なる、第2の変換器出力を提供し、該第2の変換器出力は、前記増幅器回路に結合される、請求項1に記載のアセンブリ。
【請求項7】
前記第1の磁歪変換器は、前記第1および第2の変換器出力を提供する、中間タップ付き巻線を備える、請求項6に記載のアセンブリ。
【請求項8】
前記第1の磁歪変換器は、前記第1の変換器出力を生じる第1の巻線と、前記第2の変換器出力を生じる、該第1の巻線から電気的に絶縁された第2の巻線とを備える、請求項6に記載のアセンブリ。
【請求項9】
前記増幅器回路に第2の変換器出力を提供する、第2の磁歪変換器を備え、
該第2の磁歪変換器は、前記位相差を提供する間隔によって、前記第1の磁歪変換器から分離される、請求項1に記載のアセンブリ。
【請求項10】
第1の変換器出力を提供する、少なくとも第1の磁歪変換器と、
該第1の変換器出力を受信し、変換器出力バーストおよびバイアス出力バーストを生成する、増幅器回路であって、該変換器出力バーストおよびバイアス出力バーストは、時間が互いに重複し、位相差だけ異なる、増幅器回路と、
該バイアス出力バーストおよび該変換器出力バーストを受信する、変換器回路であって、該変換器出力バーストおよび該バイアス出力バーストが同じ電圧レベルである時間の検出の関数である、変位出力を提供する、変換器回路と、
該変換器出力バーストを受信し、該変換器回路の順序付けを制御する、シーケンス回路と
を備える、アセンブリ。
【請求項11】
前記変換器回路は、前記変換器出力バーストを前記バイアス出力バーストと比較する、第1のコンパレータを備え、該コンパレータは、前記シーケンス回路に結合するゲート出力を生成する、請求項10に記載のアセンブリ。
【請求項12】
前記シーケンス回路は、前記変換器出力バーストを閾値電圧と比較する、第2のコンパレータと、少なくとも1つのワンショット回路とを備え、該第2のコンパレータは、該ワンショット回路を誘起する、請求項11に記載のアセンブリ。
【請求項13】
前記変換器回路と前記シーケンス回路との間の制御に結合する、制御バスをさらに備える、請求項10に記載のアセンブリ。
【請求項14】
前記増幅器回路は、前記位相差を生成するアナログ遅延線を備える、請求項10に記載のアセンブリ。
【請求項15】
前記増幅器回路は、前記位相差を生成するインバータを備える、請求項10に記載のアセンブリ。
【請求項16】
前記第1の磁歪変換器は、位相差だけ前記第1の変換器出力とは異なる、第2の変換器出力を提供し、該第2の変換器出力は、前記増幅器回路に結合される、請求項10に記載のアセンブリ。
【請求項17】
前記増幅器回路に第2の変換器出力を提供する、第2の磁歪変換器を備え、
該第2の磁歪変換器は、前記位相差を提供する間隔によって、前記第1の磁歪変換器から分離される、請求項10に記載のアセンブリ。
【請求項18】
少なくとも第1の磁歪変換器から変換器出力を生成することと、
該変換器出力の関数として変換器出力バーストを生成し、時間が該変換器出力バーストに重複し、該第1の出力バーストとは位相差だけ異なる、バイアス出力バーストを生成することと、
該変換器出力バーストおよび該バイアス出力バーストが同じ電圧レベルである時間の検出の関数である、変位出力を提供するように、該変換器出力バーストを処理することと
を含む、方法。
【請求項19】
前記位相差は、実質的に、N+λ/2であり、式中、Nは、整数0、1、2、・・・であり、λは、前記変換器出力バーストにおける減衰正弦波振動の期間である、請求項18に記載の方法。
【請求項20】
Nは、0であり、前記位相差は、実質的にλ/2である、請求項19に記載の方法。
【請求項21】
第1の変換器出力を提供する、少なくとも第1の磁歪変換器と、
該第1の変換器出力を受信し、変換器出力バーストおよびバイアス出力バーストを生成する、増幅器回路であって、該変換器出力バーストおよびバイアス出力バーストは、時間が互いに重複し、位相差だけ異なる、増幅器回路と、
該変換器出力バーストおよび該バイアス出力バーストを受信し、ならびに、該変換器出力バーストおよび該バイアス出力バーストが同じ電圧レベルである時間の検出の関数である、変位出力を提供する、バーストプロセッサ手段と
を備える、アセンブリ。
【請求項1】
第1の変換器出力を提供する、少なくとも第1の磁歪変換器と、
該第1の変換器出力を受信し、変換器出力バーストおよびバイアス出力バーストを生成する、増幅器回路であって、該変換器出力バーストおよびバイアス出力バーストは、時間が互いに重複し、位相差だけ異なる、増幅器回路と、
該変換器出力バーストおよび該バイアス出力バーストを受信し、該変換器出力バーストおよび該バイアス出力バーストが同じ電圧レベルである時間の検出の関数である、変位出力を提供する、バーストプロセッサ回路と
を備える、アセンブリ。
【請求項2】
前記位相差は、実質的に、N+λ/2であり、式中、Nは、整数0、1、2、・・・であり、λは、前記変換器出力バーストにおける減衰正弦波振動の期間である、請求項1に記載のアセンブリ。
【請求項3】
Nは、0であり、前記位相差は、実質的にλ/2である、請求項2に記載のアセンブリ。
【請求項4】
前記増幅器回路は、前記位相差を生成するアナログ遅延線を備える、請求項1に記載のアセンブリ。
【請求項5】
前記増幅器回路は、前記位相差を生成するインバータを備える、請求項1に記載のアセンブリ。
【請求項6】
前記第1の磁歪変換器は、位相差だけ前記第1の変換器出力とは異なる、第2の変換器出力を提供し、該第2の変換器出力は、前記増幅器回路に結合される、請求項1に記載のアセンブリ。
【請求項7】
前記第1の磁歪変換器は、前記第1および第2の変換器出力を提供する、中間タップ付き巻線を備える、請求項6に記載のアセンブリ。
【請求項8】
前記第1の磁歪変換器は、前記第1の変換器出力を生じる第1の巻線と、前記第2の変換器出力を生じる、該第1の巻線から電気的に絶縁された第2の巻線とを備える、請求項6に記載のアセンブリ。
【請求項9】
前記増幅器回路に第2の変換器出力を提供する、第2の磁歪変換器を備え、
該第2の磁歪変換器は、前記位相差を提供する間隔によって、前記第1の磁歪変換器から分離される、請求項1に記載のアセンブリ。
【請求項10】
第1の変換器出力を提供する、少なくとも第1の磁歪変換器と、
該第1の変換器出力を受信し、変換器出力バーストおよびバイアス出力バーストを生成する、増幅器回路であって、該変換器出力バーストおよびバイアス出力バーストは、時間が互いに重複し、位相差だけ異なる、増幅器回路と、
該バイアス出力バーストおよび該変換器出力バーストを受信する、変換器回路であって、該変換器出力バーストおよび該バイアス出力バーストが同じ電圧レベルである時間の検出の関数である、変位出力を提供する、変換器回路と、
該変換器出力バーストを受信し、該変換器回路の順序付けを制御する、シーケンス回路と
を備える、アセンブリ。
【請求項11】
前記変換器回路は、前記変換器出力バーストを前記バイアス出力バーストと比較する、第1のコンパレータを備え、該コンパレータは、前記シーケンス回路に結合するゲート出力を生成する、請求項10に記載のアセンブリ。
【請求項12】
前記シーケンス回路は、前記変換器出力バーストを閾値電圧と比較する、第2のコンパレータと、少なくとも1つのワンショット回路とを備え、該第2のコンパレータは、該ワンショット回路を誘起する、請求項11に記載のアセンブリ。
【請求項13】
前記変換器回路と前記シーケンス回路との間の制御に結合する、制御バスをさらに備える、請求項10に記載のアセンブリ。
【請求項14】
前記増幅器回路は、前記位相差を生成するアナログ遅延線を備える、請求項10に記載のアセンブリ。
【請求項15】
前記増幅器回路は、前記位相差を生成するインバータを備える、請求項10に記載のアセンブリ。
【請求項16】
前記第1の磁歪変換器は、位相差だけ前記第1の変換器出力とは異なる、第2の変換器出力を提供し、該第2の変換器出力は、前記増幅器回路に結合される、請求項10に記載のアセンブリ。
【請求項17】
前記増幅器回路に第2の変換器出力を提供する、第2の磁歪変換器を備え、
該第2の磁歪変換器は、前記位相差を提供する間隔によって、前記第1の磁歪変換器から分離される、請求項10に記載のアセンブリ。
【請求項18】
少なくとも第1の磁歪変換器から変換器出力を生成することと、
該変換器出力の関数として変換器出力バーストを生成し、時間が該変換器出力バーストに重複し、該第1の出力バーストとは位相差だけ異なる、バイアス出力バーストを生成することと、
該変換器出力バーストおよび該バイアス出力バーストが同じ電圧レベルである時間の検出の関数である、変位出力を提供するように、該変換器出力バーストを処理することと
を含む、方法。
【請求項19】
前記位相差は、実質的に、N+λ/2であり、式中、Nは、整数0、1、2、・・・であり、λは、前記変換器出力バーストにおける減衰正弦波振動の期間である、請求項18に記載の方法。
【請求項20】
Nは、0であり、前記位相差は、実質的にλ/2である、請求項19に記載の方法。
【請求項21】
第1の変換器出力を提供する、少なくとも第1の磁歪変換器と、
該第1の変換器出力を受信し、変換器出力バーストおよびバイアス出力バーストを生成する、増幅器回路であって、該変換器出力バーストおよびバイアス出力バーストは、時間が互いに重複し、位相差だけ異なる、増幅器回路と、
該変換器出力バーストおよび該バイアス出力バーストを受信し、ならびに、該変換器出力バーストおよび該バイアス出力バーストが同じ電圧レベルである時間の検出の関数である、変位出力を提供する、バーストプロセッサ手段と
を備える、アセンブリ。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【公表番号】特表2011−506962(P2011−506962A)
【公表日】平成23年3月3日(2011.3.3)
【国際特許分類】
【出願番号】特願2010−537933(P2010−537933)
【出願日】平成20年12月4日(2008.12.4)
【国際出願番号】PCT/US2008/013322
【国際公開番号】WO2009/078914
【国際公開日】平成21年6月25日(2009.6.25)
【出願人】(505383383)エムティーエス システムズ コーポレイション (18)
【Fターム(参考)】
【公表日】平成23年3月3日(2011.3.3)
【国際特許分類】
【出願日】平成20年12月4日(2008.12.4)
【国際出願番号】PCT/US2008/013322
【国際公開番号】WO2009/078914
【国際公開日】平成21年6月25日(2009.6.25)
【出願人】(505383383)エムティーエス システムズ コーポレイション (18)
【Fターム(参考)】
[ Back to top ]