位置検出デバイス
ｎ個のセグメントと、光検出要素アレイのセグメントからの出力値（ＯＶ）を比較することによって、最大強度を有するセグメントを識別するように構成されるパラレル算術処理部とを有する光検出要素アレイを備える位置検出デバイス。パラレル算術処理部は、最大強度を有するセグメントが選択されるまでセグメントを順に選択／除外するように構成される少なくとも１つの比較段を備え、第１段は、入力セグメント（ＩＳ）としてそれぞれの光検出要素セグメントから出力値ＯＶを受け取り、追加段は、入力セグメントＩＳとして先行する段から出力値ＯＶを受け取る。その位置検出デバイスを備えるレンジファインダもまた提供される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高速、高精度で位置を検出することを可能にする位置検出デバイスに関し、それを使用するレンジ・センサに関する。
【背景技術】
【０００２】
従来の三角法レンジファインダは、通常、光検出セグメント、たとえばフォトダイオードの線形アレイを使用し、光検出セグメントは、アレイ内の各セグメント又はピクセルから出力値をシリアルでシフト・アウトするためにマルチプレクサを用いて、ＣＣＤ技法又はＣＭＯＳ技法に依存する。その後、このシリアル・ピクセル・データ・ストリームは、当該の被写体に対する距離を計算するために使用される、最大出力値についての位置を見つけるために解析される。多数の応用例では、レンジ読取りがＧＨｚ範囲までの非常に高い周波数で更新されることが非常に重要である。しかし、大抵の従来技術のデバイスにおいて出力値をシリアルで読み取るため、４０ｋＨｚを越えるサンプリング・レートを達成することは困難である。
【０００３】
欧州特許第０８３７３０１号は、位置を高速、高精度で検出することを可能にする位置検出デバイス及びレンジファインダを開示している。このデバイスは、アレイ構成にある複数の検出要素と、検出要素からの信号を処理するための計算手段とを備え、検出要素は、ｎ個のセグメントを有する光検出要素アレイに構成された光検出要素であり、計算手段は、光検出要素アレイのセグメントからの出力を比較することによって、最大強度を有するセグメントを計算し、さらに、光検出要素アレイのセグメントからの出力に基づいてサブセグメントの精度で強度のピーク位置を計算するパラレル算術処理部である。
【０００４】
米国特許第５２４５３９８号は、複数のセグメントを有する光検出要素アレイを有する時分割多ゾーン・レンジファインダを開示している。光検出要素の出力は、アナログ・マルチプレクサの入力に接続され、アナログ・マルチプレクサにおいて、２つの隣接するセグメントを含む１対からの信号が比較され、その後で異なる対が処理される。
【０００５】
米国特許第５４４８３５９号は、光検出器のアレイからのｎ個の異なる光強度を処理し、強度が最も高いものを見つける電子評価システムを開示している。これは、閾値によって達成され、閾値の高さは、強度値すべての和の、指定された百分率値に対応する。複数の信号が閾値を越える場合には、対応する高さ値Ｚが平均される。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明の目的は、従来技術の１つ又は複数の欠点を克服する新しい位置検出デバイスを提供することである。これは、請求項１に定義された位置検出デバイスによって達成される。
【課題を解決するための手段】
【０００７】
そのようなデバイスによる１つの利点は、ピーク強度の位置を高い周波数で識別することができることである。
【０００８】
他の利点は、検出器セグメントと同じチップ上で作製することができる簡単な回路を備えることである。
【０００９】
他の利点は、ピーク・セグメントの位置をバイナリ・コードとして提供することである。
【００１０】
本発明の諸実施例は、従属請求項に定義される。
【００１１】
以下、本発明について、図面を参照しながら詳細に述べる。
【実施例】
【００１２】
図１は、ｎ＝１６個のセグメント２５を有する光検出要素アレイ２０と、最大強度を有するセグメント２５を、光検出要素アレイ２０のセグメント２５からの出力値（ＯＶ）を比較することによって識別するように構成されたパラレル算術処理部３０とを備える、本発明による位置検出デバイス１０の第１の実施例を示す。パラレル算術処理部３０は、最大強度を有するセグメント２５が選択されるまで、セグメント２５からの出力値ＯＶを順に選択／除外するように構成される少なくとも１つの比較段４０ａ〜ｄを備える。第１段４０ａは、入力セグメント（ＩＳ）としてそれぞれの光検出要素セグメント２５から出力値ＯＶを受け取るように構成され、追加段４０ｂ〜ｄは、入力セグメントＩＳとして先行する段４０ａ〜ｃから出力値ＯＶを受け取るように構成される。
【００１３】
本発明によれば、パラレル算術処理部３０は、光検出要素アレイ２０内のセグメント２５の数と、使用される比較段４０ａ〜ｄのタイプに応じて、任意の好適な数の比較段４０ａ〜ｄを備えることができる。
【００１４】
光検出要素アレイ２０が検出光によって照射されたとき、図１における強度曲線５０によって示される強度分布を形成する信号が、光検出要素アレイ２０のセグメント２５から同時に出力される。セグメント２５からの信号出力は、ｎ個の入力端子３５を有するパラレル算術処理部３０に与えられる。光検出要素アレイ２０は、好ましくはフォトダイオード・アレイであるが、高速で応答することができる任意の好適な光検出アレイ構成で構成することができる。
【００１５】
光検出要素アレイ２０は、好ましくは約１ＧＨｚまでの応答帯域幅を有し、その性能は、高速サンプリングを実行したことによって悪化すべきでない。パラレル設計であることにより、パラレル算術処理部３０は、数十ＭＨｚを超えるスピードで比較動作を実行することが可能である。パラレル算術処理部３０のスリムな設計により、非常に多数のセグメント２５をパラレルで処理することが可能であり、それにより、高速なピーク検出速度で非常に高い分解能を達成することができる。（フォトダイオード・アレイの長さによって正規化された）分解能は、たとえば、セグメント２５の数ｎが１千を超えたとき、１／１０００より良好とすることができる。
【００１６】
上述のように、従来のＰＳＤ又はＣＣＤを使用する位置検出要素に比べて、本発明による位置検出デバイス１０は、高速、高分解能で位置を検出することを可能にする。
【００１７】
好ましくは、本発明による位置検出デバイス１０は、光検出要素アレイ２０とパラレル算術処理部３０とを備えて、単一のチップ上で生産することができるように設計される。１つの可能な方法は、従来のＣＭＯＳ技法を使用することであり、それにより、線形フォトダイオードのアレイと信号処理電子構成要素とを同じチップ上で、同じプロセス内で生産することができる。この設計により、関連する信号処理回路を有する非常に大規模なフォトダイオードのアレイを作成することが可能であり、それにより、所望の分解能を容易に達成することができる。
【００１８】
一実施例によれば、パラレル算術処理部３０は、選択された入力セグメントＩＳの出力値ＯＶを対ごとに比較し、そのような各対について、最高の出力値ＯＶを有する入力セグメントＩＳを選択し、最低の出力値ＯＶを有する入力セグメントＩＳを除外するように構成される、少なくとも１対ごとの比較段４０を備える。このタイプの比較段に基づいてパラレル算術処理部３０を設計するための１つの可能な方法は、下記で実施例１：１として詳しく述べられている。図１２に概略的に示されているこの実施例によれば、各対ごとの比較段は、最高出力値を有する入力セグメントＩＳを選択するための１つのコンパレータ１１２と、コンパレータ１１２に応答して、選択された入力セグメントＩＳの出力値ＯＶをその出力部で提供する１つの２チャネル・マルチプレクサ１１３とを備える選択回路を、入力セグメントＩＳの各対について備える。
【００１９】
下記でより詳しく述べるように、実施例１．１は、コンパレータからの出力をバイナリ信号として提供することにより、追加の論理回路なしでピーク・セグメントの位置を提供することが可能である。さらに、コンパレータを否定することによって、最小値を有するセグメントの位置を提供することが可能である。
【００２０】
一実施例によれば、パラレル算術処理部３０は、選択された入力セグメントＩＳからの出力値ＯＶを少なくとも２つのブロックに分割し、各ブロックについて出力値ＯＶのブロック平均値を計算し、ブロック平均値を比較し、最高平均値を有するブロックを選択するように構成されるブロック比較段の形態で、少なくとも第１段４０を備える。このタイプの比較段に基づいてパラレル算術処理部３０を設計するための１つの可能な方法は、下記で実施例１：２として詳しく述べられている。図１３に概略的に示されているこの実施例によれば、各ブロック比較段は、いくつかの選択回路（ＳＣ）を備える。そのような各選択回路は、ｍチャネル入力選択マルチプレクサ１２３（ＩＳＭｍ）と、ｍチャネル平均回路
【００２１】
【数１】
１２２（ＡＶＣ）と、２チャネル出力選択マルチプレクサ１２４（ＯＳＭ）とを備える。平均回路１２２は、入力として、ｍ個の入力セグメントＩＳ１２１から出力値ＯＶを受け取り、出力として、入力セグメントＩＳからの出力値ＯＶの平均を提供する。入力選択マルチプレクサ１２３は、入力として、同じ選択回路内の平均回路１２２に接続されたｍ個の入力セグメントＩＳの１つからの出力値ＯＶと、他の選択回路内の平均回路１２２に接続されたｍ−１個の入力セグメントＩＳからの出力値ＯＶとを受け取り、出力として、これらのうちの選択された１つを提供する。出力選択マルチプレクサ１２４は、入力として、平均回路１２２及び入力セグメント１２３からの出力を受け取り、これら２つのうちの選択された１つを出力として次の段に送る。
【００２２】
図１３でわかるように、ブロック比較段Ｂの前に別のブロック比較段Ａがある場合には、段Ｂ内の各平均回路１２２は、入力として、段Ａ内のｍ個の平均回路１２２からの出力を受け取るように構成され、一方、段Ｂ内の入力選択マルチプレクサ１２３は、入力として、段Ｂ内の同じ選択回路内の平均回路１２２に接続された、段Ａ内の選択回路のｍ出力選択マルチプレクサ１２４のうちの１つからの出力と、段Ｂ内の他の平均回路内の平均回路１２２に接続された、段Ａ内の選択回路ＳＣのｍ−１出力選択マルチプレクサ１２４からの出力値ＯＶとを受け取るように構成される。これについては、実施例１．２の詳細な説明において、下記でより詳しく述べる。
【００２３】
実施例１．１に比べて、実施例１．２は、より簡単な回路に基づくものであるが、その代わりに、マルチプレクサの連続設定を制御するために、外部論理ルーチンを必要とする。
【００２４】
下記の実施例１．３及び１．４は、上記の実施例で提示された、異なる比較段の可能な組合せ／代替の諸実施例である。より具体的には、実施例１．４は、同じ組の入力セグメントＩＳを比較するが、他方の段内でブロック縁部を重ね合わせるブロックに分割される、少なくとも２つのブロック比較段を備え、その結果、一方の段内でブロック縁部に近接して位置するピーク出力値ＯＶは、他方の段内でブロック縁部に近接して位置せず、それにより、そのブロックについての平均出力値ＯＶは、他のブロックすべてからのものより高くなり、前記ブロックが選択される。
【００２５】
他の実施例によれば、パラレル算術処理部３０は、ある閾値を用いて、選択された入力セグメントＩＳすべてからの出力値ＯＶを比較し、ただ１つの出力値ＯＶがその閾値より高いままとなるまで、その閾値より低い出力値ＯＶを有する入力セグメントＩＳすべてを除外するように構成された閾値比較段を備える。このタイプの単一の比較段に基づいてパラレル算術処理部３０を設計するための１つの可能な方法は、下記で実施例２．２として詳しく述べられている。図１７に概略的に示されているこの実施例によれば、光検出要素アレイ２０の各セグメント２２１は、コンパレータ２２２の入力の一方に接続されるが、他方の入力は、閾値信号をコンパレータ２２２に提供するように、また、コンパレータ２２２からの出力を登録するように構成された逐次近似（ｓｕｃｃｅｓｓｉｖｅ ａｐｐｒｏｘｉｍａｔｉｏｎ）シーケンサ２２３に接続される。シーケンサ２２３は、コンパレータ２２２が１つだけ、対応する入力セグメントＩＳが閾値より高いことを示すまで、閾値を繰り返し変更する。
【００２６】
本発明による位置検出デバイス１０は、主に三角法レンジファインダ内で使用されることを対象とするが、明らかに、高速、高精度での位置検出が望ましい任意の他の応用例で使用することができる。
【００２７】
実施例概観
全般
定義
・Ｎｐｉｘｅｌ＝ピクセルの数。通常、この数は２の倍数となるように選択される。これは、Ｎｐｉｘｅｌ＝２ｋであることを意味する。説明及び図では、話を簡単にし、図を理解するのを「容易」にするために、ｋは４となるように選択される。しかし、回路レイアウトの簡単な調整により、ｋを任意の数にすることが可能である。
・各ピクセルについて、フォトダイオード増幅器がある。
以下、ＰＤＡと呼ばれる。
・Ｓｉ＝ｉ番目のＰＤＡセルからの出力信号。
・ＰＤＡ回路は、個々のオフセット若しくはグローバル・オフセット、及び／又は利得補正、及び／又は相関２重サンプリングのための装備を有することができる。
【００２８】
２×２の比較
全般説明
下記で略述する方法はすべて、２×２の信号の反復比較に依拠する。場合によっては、信号は、ビン内に集められ、ビン信号の平均がとられ、次いで、２×２比較ネットワークを使用し、反復する形で最大のビン平均を見つけ、最後の反復において、最大の信号／値を有するＰＤＡを見つける。
【００２９】
実施例１．１ ２×２の連続比較
説明
回路設計の一実施例が図１２に示されている。
１６ピクセル線形アレイ需要について、この方法は、４段のコンパレータ及び２入力１出力マルチプレクサを含む。
【００３０】
段／ステップ１：ＰＤＡ１１１は、２×２の形で、コンパレータ１１２及び２入力１出力マルチプレクサ１１３に接続される。これにより、第１段で８つのコンパレータ／マルチプレクサが得られる。
【００３１】
段／ステップ２：第２段では、先行する段のマルチプレクサに対する出力に接続された４つのコンパレータ／２入力１出力マルチプレクサがある。
【００３２】
段／ステップ３：第３段では、先行する段のマルチプレクサに対する出力に接続された２つのコンパレータ／２入力１出力マルチプレクサがある。
【００３３】
段／ステップ４：第４段では、先行する段のマルチプレクサに対する出力に接続された１つのコンパレータ／２入力１出力マルチプレクサがある。
【００３４】
これにより、合計８＋４＋２＋１＝１５個のコンパレータ／２入力１出力マルチプレクサが得られる。
【００３５】
方法
図２は、この実施例の動作を示す図を示す。
【００３６】
最初に、段／ステップ１では、１６個のＰＤＡ信号すべてが２×２で比較され、各比較からの最大信号が、２入力１出力マルチプレクサを介して段／ステップ２に正方向送りされる。
【００３７】
次いで、段／ステップ２では、先行する段からの８つの最大信号が２×２で比較され、各比較からの最大信号が、２入力１出力マルチプレクサを介して段／ステップ３に正方向送りされる。
【００３８】
次いで、段／ステップ３では、先行する段からの４つの最大信号が２×２で比較され、各比較からの最大信号が、２入力１出力マルチプレクサを介して段／ステップ４に正方向送りされる。
【００３９】
次いで、段／ステップ４では、先行する段からの２つの最大信号が２×２で比較され、その比較からの最大信号が、２入力１出力マルチプレクサを介して正方向送りされる。これが１６個のＰＤＡからの最大信号／値である。
【００４０】
どのＰＤＡが最大信号／値を保持するか復号することは、最後のコンパレータから開始して逆方向に進んで、コンパレータ出力状態を復号することにすぎない。コンパレータ出力により、ＰＤＡ数の直接のバイナリ表現が得られる。コンパレータ出力を否定することにより、最小信号／値を有するＰＤＡを見つける上で結果が得られる。１０２４個のピクセルを有する線形アレイは、５１２＋２５６＋１２８＋６４＋３２＋１６＋８＋４＋２＋１＝１０２３個のコンパレータ／２入力１出力マルチプレクサを有する１０個の段／ステップを必要とすることになる。
【００４１】
実施例１．２ ２によるビン平均サイズ除算を用いた２×２の連続比較
説明
回路設計の一実施例が図１３に示されている。
この方法は、コンパレータの量を最小限に抑えるように設計され、１つだけ使用する。
１６ピクセル線形アレイについて、この方法は、３段の平均化及び２つの２入力１出力マルチプレクサと、コンパレータを含む第４段とを必要とする。平均回路は、２つの信号の平均をとり、これは、
【００４２】
【数２】
であることを意味する。
【００４３】
段／ステップ１：ＰＤＡ１２１は、２×２の形で、平均回路１２２及び１つの２入力１出力マルチプレクサ１２３に接続される。平均回路とこの第１の２入力１出力マルチプレクサには、別の２入力１出力マルチプレクサ１２４が接続される。これにより、第１段で８つの平均／マルチプレクサが得られる。
【００４４】
段／ステップ２：第２段では、先行する段のマルチプレクサに対する出力に接続された４つの平均／２つの２入力１出力マルチプレクサがある。
【００４５】
段／ステップ３：第３段では、先行する段のマルチプレクサに対する出力に接続された２つの平均／２つの２入力１出力マルチプレクサがある。
【００４６】
段／ステップ４：第４段では、先行する段のマルチプレクサに対する出力に接続された１つのコンパレータ１２５がある。
【００４７】
これにより、合計８＋４＋２＝１４の平均／２つの２入力１出力マルチプレクサ＋１つのコンパレータが得られる。
【００４８】
方法
図３は、この実施例の動作を示す図を示す。
【００４９】
１６ピクセル・アレイについては、方法は以下のようになり、コンパレータを１つだけ使用し、何回かの反復においてどの半分が最大となるか判断することに依拠する。１６ピクセル・アレイについては、４回の反復があることになる。
【００５０】
第１の反復：単一のコンパレータに対して、２つの平均、すなわち
【００５１】
【数３】
が接続され、我々は、どの平均が最大となるか判断するために、コンパレータを使用する。これは、２入力１出力マルチプレクサ１２４すべてを、平均回路１２２からの平均すべてがコンパレータ１２５に接続される状態に設定することによって得られる。
【００５２】
第２の反復：第１の反復からの最大平均が、それぞれ４つの信号／値を含む２つの半分に分割され、別の比較が行われる。
【００５３】
第３の反復：第２の反復からの最大平均が、それぞれ２つの信号／値を含む２つの半分に分割され、別の比較が行われる。
【００５４】
第４の反復：第３の反復からの最大平均が、それぞれ１つの信号／値を含む２つの半分に分割され、別の比較が行われる。これは、我々が２つの単一信号を比較する場合、最後の反復である。
【００５５】
どのＰＤＡが最大信号／値を保持するか復号することは、第１の反復から開始して正方向で第４の反復に進んで、各反復においてコンパレータ出力状態を復号することにすぎない。各反復におけるコンパレータ出力状態により、最大信号／値を有する信号を保持するＰＤＡ数の直接のバイナリ表現が得られる。コンパレータ出力を否定することにより、最小信号／値を有するＰＤＡを見つける上で結果が得られる。１０２４個のピクセルを有する線形アレイは、５１２＋２５６＋１２８＋６４＋３２＋１６＋８＋４＋２＝１０２２個の平均回路及び２つの２入力１出力マルチプレクサ、並びに１つのコンパレータとを有する９個の段／ステップを必要とすることになる。
【００５６】
実施例１．３
【００５７】
【数４】
を用いた２×２の連続比較
説明
回路設計の一実施例が図１４に示されている。
この方法は、コンパレータ／平均回路及びマルチプレクサの良好な混合を使用する。
この方法は、１．１と１．２を混合したものであり、２×２比較を２つの反復ステップにおいて２つのステップで行っているものとして述べることができる。
ＰＤＡ１３１からの１６個の信号が、４つの平均信号／値１３２、すなわち、
【００５８】
【数５】
にグループ化されている。
また、４つの４入力１出力マルチプレクサ１３３が、以下の形で１６個のＰＤＡに接続される。第１のマルチプレクサＰＤＡ信号１、５、９、１３から第２のマルチプレクサＰＤＡ信号２、６、１０、１４から第３のマルチプレクサＰＤＡ信号３、７、１１、１５から第４のマルチプレクサＰＤＡ信号４、８、１２、１６に。
２入力１出力マルチプレクサ１３４が、平均回路及び４入力１出力マルチプレクサに接続される。
２入力１出力マルチプレクサ１３６と共に３つのコンパレータ１３５、１３７の２段ネットが、これらの４つの信号に接続される。
【００５９】
段／ステップ１：４つの２入力１出力マルチプレクサ１３４が、２×２の形で、コンパレータ１３５及び２入力１出力マルチプレクサ１３６に接続される。これにより、第１段で２つのコンパレータ／マルチプレクサが得られる。
【００６０】
段／ステップ２：第２段では、１つのコンパレータが、先行する段のマルチプレクサ１３６に対する出力に接続される。
【００６１】
上述のネットは、２つの反復において使用される。比較段は、２＋１＝３個のコンパレータと、２つの２入力１出力マルチプレクサとを含む。平均及び選択段は、４つの平均、４入力１出力及び２入力１出力マルチプレクサからなる。
【００６２】
方法
図４は、この実施例の動作を示す図を示す。
【００６３】
第１の反復
最初に、段／ステップ１では、４つの平均信号すべてが２×２で比較され、各比較からの最大信号が、２入力１出力マルチプレクサを介して段／ステップ２に正方向送りされる。
次いで、段／ステップ２では、先行する段からの２つの最大信号が２×２で比較される。第１の反復では、これによって、どの４つのビン平均が最大であったか判断した。
【００６４】
第２の反復
次いで、段／ステップ１では、先行する段からの最大信号からの４つの信号が２×２で比較され、各比較からの最大信号が、２入力１出力マルチプレクサ１３４を介して段／ステップ２に正方向送りされる。
次いで、段／ステップ２では、先行する段からの２つの最大信号が２×２で比較され、この比較からの最大信号が、１６個のＰＤＡからの最大信号／値である。
【００６５】
どのＰＤＡが最大信号／値を保持するか復号することは、最後のコンパレータから開始して逆方向に進んで、コンパレータ出力状態を復号することにすぎない。コンパレータ出力により、ＰＤ数の直接のバイナリ表現が得られる。コンパレータ出力を否定することにより、最小信号／値を有するＰＤを見つける上で結果が得られる。１０２４個のピクセルを有する線形アレイは、５１２＋２５６＋１２８＋６４＋３２＋１６＋８＋４＋２＋１＝１０２３個のコンパレータ／２入力１出力マルチプレクサを有する１０個の段／ステップを必要とすることになる。
【００６６】
実施例１．４ 重なり合うビンを用いた２×２の比較
説明
回路設計の一実施例が図１５に示されている。
重なり合うビンを作成する１つの方法は、以下の方法、すなわち、ＢＩＮ１＝Ｓ１からＳ８、ＢＩＮ３＝Ｓ９からＳ１６、ＢＩＮ２＝Ｓ４からＳ１２によるものである。
「問題」は、ビンが８つの信号からなり、２回の反復において使用される２×２比較ネットワークは、このビン構成で効率的に使用されないことである。効率的なセットアップでは、ビンの数は、そのビン内のＰＤＡ信号数に等しい。この結論は、１６個の信号／ピクセル・アレイについて、簡単には、２つのステップで２×２比較を行うのではなく、３つで行うものとして述べることができる、下記で略述する方法を適用することに通じる。
【００６７】
図１５を参照すると、この解決策は、１６個のＰＤＡ１４１、２段の２で平均する回路１４２、１４３からなる。この平均回路を使用し、４つの信号によって重なり合う平均を生成する。平均回路の後で、１つの４入力１出力マルチプレクサ１４４、１つの９入力１出力マルチプレクサ１４５、その後で別の２入力１出力マルチプレクサ１４７からなる回路クラスタが到来し、２で平均する回路１４６がこのマルチプレクサと並列であり、これらの２つの回路は、２入力１出力マルチプレクサ１４８に接続される。３つのコンパレータ１４９、１４１１、及び２つの２入力１出力マルチプレクサ１４１０からなる４信号比較２×２ネットワークに接続される４つの２入力１出力マルチプレクサ１４８がある。
【００６８】
方法
図５は、この実施例の動作を示す２つの図を示す。
【００６９】
比較１
第１の比較については、マルチプレクサ１４８は、我々が４つの重なり合うビン、すなわちＢＩＮ１＝Ｓ１からＳ８、ＢＩＮ３＝Ｓ９からＳ１６、ＢＩＮ２＝Ｓ４からＳ１２、ＢＩＮ４＝Ｓ１３からＳ１６からの平均を比較する位置にあり、平均回路１４６に接続される。比較ネットワークを使用し、４つのビン平均の最大を見つけるとき、ＢＩＮ４＝Ｓ１３からＳ１６は、他の３つの平均の誰よりも大きくならないようにするために、８で除される。
【００７０】
比較２
第２の比較では、２つの２入力１出力マルチプレクサ１４７、１４８が制御され、その結果、４入力１出力マルチプレクサ１４４が比較２×２ネットワークに接続される。４入力１出力マルチプレクサ１４４は、比較１からの最大平均を有するビンが、次に４つの、より小さな重なり合うビンに分割される位置で設定される。この意味は、信号曲線図（図５）を参照した場合、示すのが最も容易であり、この図では、両曲線についてＢＩＮ２平均が比較１において最大になることが判明した。この図からわかるように、ＢＩＮ２は、４つの新しい、より小さいビンと、それらのそれぞれの４で除した平均に分割される。これは、我々が最大ビン平均を見つけるために使用する比較２×２ネットワークに接続された４つの新しい信号を我々が有することを示す。信号曲線図から、我々は、これが頂部曲線についてＢＩＮ３であり、底部曲線についてＢＩＮ２であったことがわかる。
【００７１】
比較３
第３の比較では、我々は、比較ネットワークが９入力１出力マルチプレクサ１４５に接続されるようにマルチプレクサ１４７、１４８を制御する。次いで、我々は、比較２からの結果を使用しマルチプレクサ１４５を制御し、その結果、比較２において最大ビン平均を形成した４つのＰＤＡ／ピクセル信号が比較２×２ネットワークに接続される。信号曲線図から、我々は、ピクセル／ＰＤＡ信号１０及び８が、それぞれ頂部及び底部曲線について最大になることが判明することを最後の比較が示すことがわかる。
【００７２】
これは、ビン内で均一なＰＤＡ信号を使用したとき、以下の式に凝縮することができる。すなわち、
Ｎｐｉｘｅｌ＝ピクセルの数
ＮＢＩＮ＝ビンの数
重なり合うビン及び最後のビン内のピクセルの数＝２ｘＮＢＩＮ
ｋ＝反復の数
これにより
【００７３】
【数６】
が得られる。Ｎｐｉｘｅｌ＝１６であると仮定すると、これにより
【００７４】
【数７】
が得られる。１０２４アレイに適用された同じ式は、２つの異なる結果で終わる。
【００７５】
【数８】
【００７６】
回路トポロジを最適化するための別の選択は、奇数となる最後のビン内のピクセルの数を選択することである。この回路トポロジは、平均回路の数を最小限に抑えることになるが、２のべき乗の関数でないため、どの判断方法をも最適化しないことになる。そのようなトポロジについては、式は、以下のようになることになる。
Ｎｐｉｘｅｌ＝ピクセルの数
ＮＢＩＮ＝ビンの数
重なり合うビン及び最後のビン内のピクセルの数＝２ｘＮＢＩＮ−１
ｋ＝反復の数
これにより
【００７７】
【数９】
ＮＢＩＮ＝２→３ｘ２ｋ＝Ｎｐｉｘｅｌと仮定する。
【００７８】
２レベル閾値
全般説明
このセクションで述べられている方法は、閾値及び弁別が信号に適用された後で、反復する形で信号すべての平均を計算することに基づくものであり、この平均は、以下、
【００７９】
【数１０】
と呼ばれ、ただし、ｋはｋ番目の反復を表す。平均／閾値は、あらゆる信号Ｓｊと１つずつ比較され、ただし、ｊはｊ番目の信号値である。信号値が平均より大きい場合には、弁別回路からの出力がＳｊになるように設定され、そうでない場合は０に設定される。これは、
ＩＦ
【００８０】
【数１１】
ＴＨＥＮ
ＯｕｔＳｉ＝Ｓｊ
ＥＬＳＥ
ＯｕｔＳｉ＝０
として表すことができる。
これらの弁別信号から、新しい平均が計算される。平均計算は、より形式的な形では、以下のように述べられる。
【００８１】
【数１２】
ただし、
【００８２】
【数１３】
Ｎ＝Ｓｉ≠０の数
【００８３】
実施例２．１ ランプ発生器
説明
回路設計の一実施例が図１６に示されている。
各ＰＤＡ／ピクセル２１１にコンパレータ２１２が接続され、これらのコンパレータの他方の入力に信号／値発生器２１４が接続される。コンパレータの出力は、ピーク・アンド・バレー信号値を検出する論理回路２１３に接続される。
【００８４】
方法
図６は、この実施例の動作を示す図を示す。
値／信号発生器２１４は、時間の関数として、のこぎり歯形信号／１組の値を生成する。信号／値は、ＰＤＡからの最も低い可能な値から最も高い可能な値に進む。論理回路２１３は、最高及び／又は最低信号／値を有するピクセルを復号する。この特定の実施例は、従来技術と見なされるが、後の実施例のいくつかが、最大／最小信号／値を有するピクセルを見つけるために、より知的な方法を組み込むことになるため、本明細書に含まれている。
【００８５】
実施例２．２ 連続近似閾値
説明
回路設計の一実施例が図１７に示されている。
コンパレータ２２２は、各ＰＤＡ／ピクセル２２１に接続され、近似シーケンサ回路２２３は、コンパレータの他方の入力に接続される。コンパレータの出力は、最後に適用された閾値より大きい信号があったかどうか検出する連続近似シーケンサ回路２２３の入力端子に接続される。近似シーケンサ回路２２３は、コンパレータに対して課す新しい閾値を演繹する。
【００８６】
方法
図７は、この実施例の動作を示す図を示す。
この方法がどのように働くかについて概観するために信号曲線図を参照されたい。近似シーケンサ回路２２３からの出力は１組の値を生成し、信号／値は、ＰＤＡからの最も低い可能な値から最も高い可能な値に進む。この信号範囲は、以下、Ｕレンジと呼ばれる。
【００８７】
反復１
第１の反復は、０．５×Ｕレンジに等しい閾値電圧が印加されることにおいて開始される。次いで、近似シーケンサ回路２２３は、その閾値より大きい信号があったかどうか検出する。
ＹＥＳの場合には、旧閾値＋Ｕレンジ／４である新しい閾値を計算し、そうでない場合には、旧閾値−Ｕレンジ／４である新しい閾値を計算する。
【００８８】
反復２
第２の反復は、反復１において計算された新しい閾値が適用されることにおいて開始される。次いで、近似シーケンサ回路２２３は、その閾値より大きい信号があったかどうか検出する。
ＹＥＳの場合には、旧閾値＋Ｕレンジ／８である新しい閾値を計算し、そうでない場合には、旧閾値−Ｕレンジ／８である新しい閾値を計算する。
【００８９】
反復３
第２の反復は、反復２において計算された新しい閾値が適用されることにおいて開始される。次いで、近似シーケンサ回路２２３は、その閾値より大きい信号があったかどうか検出する。
ＹＥＳの場合には、旧閾値＋Ｕレンジ／１６である新しい閾値を計算し、そうでない場合には、旧閾値−Ｕレンジ／１６である新しい閾値を計算する。
反復プロセスは、いくつのステップが実施されるかによって決まるが、８ステップ解決策については、１／２５６、すなわち、１／２、１／４、１／８．．．１／２５６の分解能が得られる。
【００９０】
実施例２．３ 連続平均化及び閾値
説明
回路設計の実施例が図１８及び図１９に示されている。
各ピクセルについて１つのコンパレータ２３２があり、その入力の一方がＰＤＡ／ピクセル２３１信号／値に接続されている。他方の入力には、信号／値発生器が接続される。コンパレータ２３２からの出力は、２入力１出力マルチプレクサ２３３を制御している。この２入力１出力マルチプレクサ２３３の２つの入力には、２つの信号／値が接続される。信号の一方は、コンパレータ入力部でのＰＤＡからのＰＤＡ信号である。他方は、０である信号／値２３４である。さらに、２つの１６で平均する回路２３５、２３６がある。すなわち、
【００９１】
【数１４】
平均回路２３５は、２入力１出力マルチプレクサ２３３からの信号／値の平均をとる。他方の平均回路２３６は、０又は１とすることができるコンパレータ信号出力の平均をとる。次いで、２つの平均信号は、除算及び反復シーケンサ回路２３７に送られる。
【００９２】
方法
図８は、この実施例の動作を示す図を示す。
方法説明中には、信号図を参照されたい。これは、以下のように進む反復方法である。すなわち、反復１
第１の反復では、除算及び反復シーケンス回路２３７からの出力は０すなわち零である。ＰＤＡ信号すべてが０より大きいと仮定した場合。次いで、これは、コンパレータ出力すべてが１であること、また、２入力１出力マルチプレクサ２３３からの信号／値がＰＤＡ信号／値に等しいことを示す。この後で、回路２３７は、２３５、２３６から２つの平均値を読み取り、総平均を計算する。次いで、この平均値は、コンパレータ回路に送られる。
【００９３】
反復２
第２の反復では、先行する反復からの平均がコンパレータに送られる。この結果は、平均信号より小さいＰＤＡ信号を有するコンパレータすべてが、その出力部で０を得ることである。より大きいＰＤＡ信号／値を有するコンパレータは、１を得る。これはまた、ＰＤＡ信号／値が平均信号／値より小さかった場合、２入力１出力マルチプレクサ２３３からの出力が、コンパレータすべてについて０に等しくなり、ＰＤＡ信号／値が除算及び反復シーケンサ回路２３７からの平均信号より大きかった場合、コンパレータすべてについてＰＤＡ信号／値に等しくなることを示す。これらの新しいコンパレータ及び２入力１出力マルチプレクサ信号から、我々は、平均回路２３５、２３６内で２つの新しい平均信号を計算することができる。これらの２つの新しい平均信号は、新しい総平均を計算するために、除算及び反復シーケンス回路２３７に送られる。この平均は、反復１において計算された平均より大きい信号だけ含むため、反復１において計算された平均より大きいものである。この新しい平均信号は、コンパレータに送られる。
【００９４】
反復３
同じ手順が繰り返される。平均より大きい信号だけを使用し、新しい平均を計算する。
この手順は、最大信号値だけが残るまで繰り返される。
これには、通常、信号曲線図１８及び１９でわかるように、ほんの数回の反復内で到達する。この方法は、我々が除算を行うことに依拠する。任意のハードウェア実装を簡単にするために、我々は、任意の整数を用いた除算を回避したいと望む。これは、我々がコンパレータ信号の数を計数し、その後、その数を、２の倍数のｋ乗、すなわち１、２、４、８．．．である、最も近い、より大きい数に丸めた場合、回避することができる。
【００９５】
実施例２．４ ２で除したビンを用いた連続平均化及び閾値
説明
回路設計の一実施例が図２０に示されている。
この方法は、比較２×２ネットワークが除算及び反復シーケンス回路に置き換えられていることを除いて、方法１．２と同じ回路トポロジに基づくものである。
１６ピクセル線形アレイについての説明は、以下のように進む。
最初に、ＰＤＡ回路２４１のセクションがある。２で平均する回路２４２が、２×２の形でＰＤＡ回路に接続され、ただし、
【００９６】
【数１５】
【００９７】
２入力１出力マルチプレクサ２４３が、平均回路と並列で接続される。次いで、これらの２つの回路は、２入力１出力マルチプレクサ２４４に接続される。回路２４２、２４３、２４４は、このクラスタの８、４、２を含む３段で繰り返されるクラスタである。
【００９８】
最終段は、２つのコンパレータ２４５の入力の一方に接続される２つの回路クラスタを含む。２つのコンパレータ上の他方の入力は、除算及び反復シーケンス回路２４１０に接続される。次いで、２つのコンパレータ２４５からの出力は、２つの２入力１出力マルチプレクサ２４７の制御入力に接続される。また、コンパレータ出力は、２で平均する回路２４９に接続される。ただし、
【００９９】
【数１６】
【０１００】
２入力１出力マルチプレクサの入力は、２つの信号に接続され、１つの入力は０信号／値に接続され、第２の入力は、その対応するコンパレータ入力信号に接続される。次いで、２入力１出力マルチプレクサからの出力は、２で平均する回路２４８に接続される。ただし、
【０１０１】
【数１７】
【０１０２】
次いで、２つの２で平均する回路２４８、２４９は、除算及び反復シーケンサ回路２４１０に接続される。
【０１０３】
方法
図９は、この実施例の動作を示す図を示す。
この方法は、我々がピクセルを半分内に入れ、その半分について平均を計算し閾値決めする反復手順である。次いで、閾値／平均より高い半分が２つの新しい半分に分割される。これは、我々が、１６ピクセル線形アレイについてステップごとに８、４、２、１個のピクセルを有する半分を有することを意味する。
「実際の」信号についてこの方法がどのように働くかについて、信号曲線図を参照されたい。
【０１０４】
反復１
第１の反復は、除算及び反復シーケンス回路からの閾値信号が０であることで開始される。我々は、ＰＤＡ信号／値すべてが０より大きいと仮定する。これは、コンパレータ出力がすべて１であること、また、２入力１出力マルチプレクサ２４７からの出力がすべて、アレイの各半分からの平均信号を有することを示す。これにより、我々は、我々がそれを用いて入力信号を出力し、閾値決めする新しい平均を計算することができる。これは、コンパレータ及び２入力１出力マルチプレクサ出力部で、一方の半分の方が小さく、したがって０になることを示す。
【０１０５】
反復２
第２の反復は、我々が反復１からの最大の半分を２つの新しい半分に分割することで開始される。次いで、我々は、反復１からの最後の平均、すなわちその反復ステップにおける最大の半分の平均に等しいものに対して閾値決めする。
【０１０６】
反復３
第３の反復は、我々が反復２からの最大の半分を２つの新しい半分に分割することで開始される。次いで、我々は、反復２からの最後の平均、すなわちその反復ステップにおける最大の半分の平均に等しいものに対して閾値決めする。
【０１０７】
反復４
第４の反復は、我々が反復３からの最大の半分を２つの新しい半分に分割することで開始され、その新しい半分は、この反復ステップでは、２つの単一ピクセルであることがわかる。次いで、我々は、反復３からの最後の平均、すなわちその反復ステップにおける最大の半分の平均に等しいものに対して閾値決めする。この反復ステップは、我々が、最大信号／値を有するＰＤＡと値それ自体を見つけることで終了する。
【０１０８】
実施例２．５
【０１０９】
【数１８】
を用いた連続平均化及び閾値
説明
回路設計の一実施例が図２１に示されている。
この方法のための回路トポロジは、方法１．３について見出される回路に似ている。ＰＤＡ２５１からの１６個の信号は、４つの平均信号／値２５２内にグループ化される。すなわち、
【０１１０】
【数１９】
【０１１１】
４つの４入力１出力マルチプレクサ２５３が、以下の形で１６個のＰＤＡに接続される。第１のマルチプレクサに対してＰＤＡ信号１、５、９、１３から第２の２、６、１０、１４から第３の３、７、１１、１５から第４の４、８、１２、１６である。２入力１出力マルチプレクサ２５４は、平均回路及び４入力１出力マルチプレクサに接続される。
【０１１２】
次いで、２入力１出力マルチプレクサ２５４の出力は、コンパレータ２５５の入力の一方に接続される。コンパレータ２５５の他方の入力は、除算及び反復シーケンス回路２５１０に接続される。２入力１出力マルチプレクサ２５６の制御ポートは、各コンパレータ出力に接続される。ＰＤＡ又は４で平均する信号は、２入力１出力マルチプレクサ入力の一方に接続され、２入力１出力マルチプレクサの他方の入力は、０信号／値に接続される。
【０１１３】
２入力１出力マルチプレクサ２５６の出力は、４で平均する回路２５８に接続される。コンパレータの出力は、別の４で平均する回路２５９に接続される。４で平均する回路は、除算及び反復シーケンス回路２５１０に接続される。
【０１１４】
方法
図１０は、この実施例の動作を示す図を示す。
この方法は、簡単には、最初に最大平均を有する４分の１を見つけ、次いで、この４分の１をその構成ピクセルに分割し、最大ＰＤＡ／ピクセル値を見つけることとして述べることができる。
方法の説明中には、信号曲線図を参照されたい。
【０１１５】
第１のステップ及び反復
第１の反復は、０信号／値である閾値レベルが適用されることにおいて開始される。次いで、４入力平均について、４での平均が計算される。この新しい閾値レベルは、コンパレータ入力に対して課され、その閾値より小さいＰＤＡ信号はすべて、強制的に０信号／値にされる。これは、平均、それにより閾値の新しい計算を引き起こす。反復は、その閾値より大きいビンが１つだけ残されるまで続行される。これが起こったとき、プロセスは、第２のステップに進む。
【０１１６】
第２のステップ及び反復
第２のステップは、最大ビンがそのピクセルに分割されることにおいて開始される。その後、我々は、反復プロセスを開始し、最後の閾値をコンパレータに適用する。その閾値より小さい値が弁別され、０信号／値に設定される。新しい平均及び閾値が計算され、コンパレータに対して課され、プロセスは、１つ又は２つのピクセルが残されるまで継続される。
【０１１７】
実施例２．６ 重なり合うビンと共に弁別を用いた連続平均化及び閾値
説明
回路設計の一実施例が図２２に示されている。
この方法のための回路トポロジは、以下のように進む。
最初に、２で平均する回路２６２の層に２×２で接続される１６個のＰＤＡ回路２６１がある。これらの平均回路は、２で平均する回路２６３の第２の層に接続される。これらの２で平均する回路は、我々が、２つが重なり合う１組の移動平均を生成するような方法で接続される。間には、ステップ２で第４の平均値／信号を生成するために使用される１組の平均回路もある。
【０１１８】
平均回路の後で、１つの４入力１出力マルチプレクサ２６４、１つの９入力１出力マルチプレクサ２６５、その後で別の２入力１出力マルチプレクサ２６７からなる回路クラスタが到来し、２で平均する回路２６６がこのマルチプレクサと並列であり、これらの２つの回路は、２入力１出力マルチプレクサ２６８に接続される。
【０１１９】
１組の４つのコンパレータ２６９が２入力１出力マルチプレクサ２６８に接続される。除算及び反復シーケンス回路２６１４内で生成される閾値は、コンパレータ２６９の他方の入力に接続される。コンパレータ２６９からの出力は、２入力１出力マルチプレクサ２６１０の制御入力に接続される。ＰＤＡ／平均信号が２入力１出力マルチプレクサ２６１０の入力の一方に接続され、０信号／値が他方の入力に接続される。２入力１出力マルチプレクサ２６１０の出力は、４で平均する回路２６１２に接続される。コンパレータの出力は、別の４で平均する回路２６１３に接続される。２つの平均回路は、除算及び反復シーケンサ回路２６１０に接続される。
【０１２０】
方法
図１１は、この実施例の動作を示す２つの図を示す。
この方法は、我々が反復ステップにおいて最大ビン平均を見つけることに依拠する。ビンは、５０％まで重なり合っている。１６ピクセル・アレイについては、これは、我々がその反復を用いて３つのステップを実施し、その場合、我々が各ステップでどのビン平均が最大であったか結論付けることを意味する。最後のステップでは、我々は、最大信号／値を有するピクセルを見つける。
【０１２１】
ステップ１
第１のステップでは、マルチプレクサ２６８は、我々が４つの重なり合うビン、すなわちＢＩＮ１＝Ｓ１からＳ８、ＢＩＮ３＝Ｓ９からＳ１６、ＢＩＮ２＝Ｓ４からＳ１２、ＢＩＮ４＝Ｓ１３からＳ１６からの平均を閾値決めする位置に設定され、平均回路２６６に接続される。ステップ１における第１の反復は、我々が０信号／値に対して閾値決めすることで開始される。次いで、我々は、これから平均を計算し、この新しい平均信号／値を、反復１における新しい閾値として使用する。この閾値より小さいＰＤＡ信号／値はすべて弁別され、０信号／値に設定される。第２の反復は、我々が、弁別された信号を用いて新しい平均を計算し、それを新しい閾値として使用することにおいて開始される。この手順は、ビンが１つだけ残されるまで続行する。我々は、平均及び弁別を用いた反復閾値手順を使用し、４つのビン平均のうちの最大を見つけ、その場合、ＢＩＮ４＝Ｓ１３からＳ１６は、他の３つの平均の誰よりも大きくならないようにするために、８で除される。
【０１２２】
ステップ２
ステップ２では、２つの２入力１出力マルチプレクサ２６７、２６８が制御され、その結果、４入力１出力マルチプレクサ２６４が４つのコンパレータ２６９に接続される。４入力１出力マルチプレクサ２６４は、ステップ１からの最大平均を有するビンが、次に４つの、より小さな重なり合うビンに分割される位置で設定される。この意味は、信号曲線図を参照した場合、示すのが最も容易であり、この図では、両曲線についてＢＩＮ２平均がステップ１において最大になることが判明した。この図からわかるように、ＢＩＮ２は、４つの新しい、より小さいビンと、それらのそれぞれの４で除した平均に分割される。これは、我々が最大ビン平均を見つけるために使用する閾値及び弁別ネットワークに接続された４つの新しい信号を我々が有することを示す。信号曲線図から、我々は、これが頂部曲線についてＢＩＮ３であり、底部曲線についてＢＩＮ２であったことがわかる。
【０１２３】
ステップ３
ステップ３では、我々は、コンパレータ・ネットワークが９入力１出力マルチプレクサ２６５に接続されるようにマルチプレクサ２６７、２６８を制御する。次いで、我々は、ステップ２からの結果を使用しマルチプレクサ２６５を制御し、その結果、ステップ２において最大ビン平均を形成した４つのＰＤＡ／ピクセル信号が比較／閾値／弁別ネットワークに接続される。信号曲線図から、我々は、ピクセル／ＰＤＡ信号１０及び８が、それぞれ頂部及び底部曲線について最大になることが判明することを最後の比較が示すことがわかる。
【図面の簡単な説明】
【０１２４】
【図１】本発明による一実施例の概略図である。
【図２】本発明による実施例の動作を示す図である。
【図３】本発明による実施例の動作を示す図である。
【図４】本発明による実施例の動作を示す図である。
【図５】本発明による実施例の動作を示す図である。
【図６】本発明による実施例の動作を示す図である。
【図７】本発明による実施例の動作を示す図である。
【図８】本発明による実施例の動作を示す図である。
【図９】本発明による実施例の動作を示す図である。
【図１０】本発明による実施例の動作を示す図である。
【図１１】本発明による実施例の動作を示す図である。
【図１２ａ】本発明による実施例のための回路設計（設計）の実施例の図である。
【図１２ｂ】本発明による実施例のための回路設計（構成要素）の実施例の図である。
【図１３ａ】本発明による実施例のための回路設計（設計）の実施例の図である。
【図１３ｂ】本発明による実施例のための回路設計（構成要素）の実施例の図である。
【図１４ａ】本発明による実施例のための回路設計（設計）の実施例の図である。
【図１４ｂ】本発明による実施例のための回路設計（構成要素）の実施例の図である。
【図１５ａ】本発明による実施例のための回路設計（設計）の実施例の図である。
【図１５ｂ】本発明による実施例のための回路設計（構成要素）の実施例の図である。
【図１６ａ】本発明による実施例のための回路設計（設計）の実施例の図である。
【図１６ｂ】本発明による実施例のための回路設計（構成要素）の実施例の図である。
【図１７ａ】本発明による実施例のための回路設計（設計）の実施例の図である。
【図１７ｂ】本発明による実施例のための回路設計（構成要素）の実施例の図である。
【図１８ａ】本発明による実施例のための回路設計（設計）の実施例の図である。
【図１８ｂ】本発明による実施例のための回路設計（構成要素）の実施例の図である。
【図１９ａ】本発明による実施例のための回路設計（設計）の実施例の図である。
【図１９ｂ】本発明による実施例のための回路設計（構成要素）の実施例の図である。
【図２０ａ】本発明による実施例のための回路設計（設計）の実施例の図である。
【図２０ｂ】本発明による実施例のための回路設計（構成要素）の実施例の図である。
【図２１ａ】本発明による実施例のための回路設計（設計）の実施例の図である。
【図２１ｂ】本発明による実施例のための回路設計（構成要素）の実施例の図である。
【図２２ａ】本発明による実施例のための回路設計（設計）の実施例の図である。
【図２２ｂ】本発明による実施例のための回路設計（構成要素）の実施例の図である。
【技術分野】
【０００１】
本発明は、高速、高精度で位置を検出することを可能にする位置検出デバイスに関し、それを使用するレンジ・センサに関する。
【背景技術】
【０００２】
従来の三角法レンジファインダは、通常、光検出セグメント、たとえばフォトダイオードの線形アレイを使用し、光検出セグメントは、アレイ内の各セグメント又はピクセルから出力値をシリアルでシフト・アウトするためにマルチプレクサを用いて、ＣＣＤ技法又はＣＭＯＳ技法に依存する。その後、このシリアル・ピクセル・データ・ストリームは、当該の被写体に対する距離を計算するために使用される、最大出力値についての位置を見つけるために解析される。多数の応用例では、レンジ読取りがＧＨｚ範囲までの非常に高い周波数で更新されることが非常に重要である。しかし、大抵の従来技術のデバイスにおいて出力値をシリアルで読み取るため、４０ｋＨｚを越えるサンプリング・レートを達成することは困難である。
【０００３】
欧州特許第０８３７３０１号は、位置を高速、高精度で検出することを可能にする位置検出デバイス及びレンジファインダを開示している。このデバイスは、アレイ構成にある複数の検出要素と、検出要素からの信号を処理するための計算手段とを備え、検出要素は、ｎ個のセグメントを有する光検出要素アレイに構成された光検出要素であり、計算手段は、光検出要素アレイのセグメントからの出力を比較することによって、最大強度を有するセグメントを計算し、さらに、光検出要素アレイのセグメントからの出力に基づいてサブセグメントの精度で強度のピーク位置を計算するパラレル算術処理部である。
【０００４】
米国特許第５２４５３９８号は、複数のセグメントを有する光検出要素アレイを有する時分割多ゾーン・レンジファインダを開示している。光検出要素の出力は、アナログ・マルチプレクサの入力に接続され、アナログ・マルチプレクサにおいて、２つの隣接するセグメントを含む１対からの信号が比較され、その後で異なる対が処理される。
【０００５】
米国特許第５４４８３５９号は、光検出器のアレイからのｎ個の異なる光強度を処理し、強度が最も高いものを見つける電子評価システムを開示している。これは、閾値によって達成され、閾値の高さは、強度値すべての和の、指定された百分率値に対応する。複数の信号が閾値を越える場合には、対応する高さ値Ｚが平均される。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明の目的は、従来技術の１つ又は複数の欠点を克服する新しい位置検出デバイスを提供することである。これは、請求項１に定義された位置検出デバイスによって達成される。
【課題を解決するための手段】
【０００７】
そのようなデバイスによる１つの利点は、ピーク強度の位置を高い周波数で識別することができることである。
【０００８】
他の利点は、検出器セグメントと同じチップ上で作製することができる簡単な回路を備えることである。
【０００９】
他の利点は、ピーク・セグメントの位置をバイナリ・コードとして提供することである。
【００１０】
本発明の諸実施例は、従属請求項に定義される。
【００１１】
以下、本発明について、図面を参照しながら詳細に述べる。
【実施例】
【００１２】
図１は、ｎ＝１６個のセグメント２５を有する光検出要素アレイ２０と、最大強度を有するセグメント２５を、光検出要素アレイ２０のセグメント２５からの出力値（ＯＶ）を比較することによって識別するように構成されたパラレル算術処理部３０とを備える、本発明による位置検出デバイス１０の第１の実施例を示す。パラレル算術処理部３０は、最大強度を有するセグメント２５が選択されるまで、セグメント２５からの出力値ＯＶを順に選択／除外するように構成される少なくとも１つの比較段４０ａ〜ｄを備える。第１段４０ａは、入力セグメント（ＩＳ）としてそれぞれの光検出要素セグメント２５から出力値ＯＶを受け取るように構成され、追加段４０ｂ〜ｄは、入力セグメントＩＳとして先行する段４０ａ〜ｃから出力値ＯＶを受け取るように構成される。
【００１３】
本発明によれば、パラレル算術処理部３０は、光検出要素アレイ２０内のセグメント２５の数と、使用される比較段４０ａ〜ｄのタイプに応じて、任意の好適な数の比較段４０ａ〜ｄを備えることができる。
【００１４】
光検出要素アレイ２０が検出光によって照射されたとき、図１における強度曲線５０によって示される強度分布を形成する信号が、光検出要素アレイ２０のセグメント２５から同時に出力される。セグメント２５からの信号出力は、ｎ個の入力端子３５を有するパラレル算術処理部３０に与えられる。光検出要素アレイ２０は、好ましくはフォトダイオード・アレイであるが、高速で応答することができる任意の好適な光検出アレイ構成で構成することができる。
【００１５】
光検出要素アレイ２０は、好ましくは約１ＧＨｚまでの応答帯域幅を有し、その性能は、高速サンプリングを実行したことによって悪化すべきでない。パラレル設計であることにより、パラレル算術処理部３０は、数十ＭＨｚを超えるスピードで比較動作を実行することが可能である。パラレル算術処理部３０のスリムな設計により、非常に多数のセグメント２５をパラレルで処理することが可能であり、それにより、高速なピーク検出速度で非常に高い分解能を達成することができる。（フォトダイオード・アレイの長さによって正規化された）分解能は、たとえば、セグメント２５の数ｎが１千を超えたとき、１／１０００より良好とすることができる。
【００１６】
上述のように、従来のＰＳＤ又はＣＣＤを使用する位置検出要素に比べて、本発明による位置検出デバイス１０は、高速、高分解能で位置を検出することを可能にする。
【００１７】
好ましくは、本発明による位置検出デバイス１０は、光検出要素アレイ２０とパラレル算術処理部３０とを備えて、単一のチップ上で生産することができるように設計される。１つの可能な方法は、従来のＣＭＯＳ技法を使用することであり、それにより、線形フォトダイオードのアレイと信号処理電子構成要素とを同じチップ上で、同じプロセス内で生産することができる。この設計により、関連する信号処理回路を有する非常に大規模なフォトダイオードのアレイを作成することが可能であり、それにより、所望の分解能を容易に達成することができる。
【００１８】
一実施例によれば、パラレル算術処理部３０は、選択された入力セグメントＩＳの出力値ＯＶを対ごとに比較し、そのような各対について、最高の出力値ＯＶを有する入力セグメントＩＳを選択し、最低の出力値ＯＶを有する入力セグメントＩＳを除外するように構成される、少なくとも１対ごとの比較段４０を備える。このタイプの比較段に基づいてパラレル算術処理部３０を設計するための１つの可能な方法は、下記で実施例１：１として詳しく述べられている。図１２に概略的に示されているこの実施例によれば、各対ごとの比較段は、最高出力値を有する入力セグメントＩＳを選択するための１つのコンパレータ１１２と、コンパレータ１１２に応答して、選択された入力セグメントＩＳの出力値ＯＶをその出力部で提供する１つの２チャネル・マルチプレクサ１１３とを備える選択回路を、入力セグメントＩＳの各対について備える。
【００１９】
下記でより詳しく述べるように、実施例１．１は、コンパレータからの出力をバイナリ信号として提供することにより、追加の論理回路なしでピーク・セグメントの位置を提供することが可能である。さらに、コンパレータを否定することによって、最小値を有するセグメントの位置を提供することが可能である。
【００２０】
一実施例によれば、パラレル算術処理部３０は、選択された入力セグメントＩＳからの出力値ＯＶを少なくとも２つのブロックに分割し、各ブロックについて出力値ＯＶのブロック平均値を計算し、ブロック平均値を比較し、最高平均値を有するブロックを選択するように構成されるブロック比較段の形態で、少なくとも第１段４０を備える。このタイプの比較段に基づいてパラレル算術処理部３０を設計するための１つの可能な方法は、下記で実施例１：２として詳しく述べられている。図１３に概略的に示されているこの実施例によれば、各ブロック比較段は、いくつかの選択回路（ＳＣ）を備える。そのような各選択回路は、ｍチャネル入力選択マルチプレクサ１２３（ＩＳＭｍ）と、ｍチャネル平均回路
【００２１】
【数１】
１２２（ＡＶＣ）と、２チャネル出力選択マルチプレクサ１２４（ＯＳＭ）とを備える。平均回路１２２は、入力として、ｍ個の入力セグメントＩＳ１２１から出力値ＯＶを受け取り、出力として、入力セグメントＩＳからの出力値ＯＶの平均を提供する。入力選択マルチプレクサ１２３は、入力として、同じ選択回路内の平均回路１２２に接続されたｍ個の入力セグメントＩＳの１つからの出力値ＯＶと、他の選択回路内の平均回路１２２に接続されたｍ−１個の入力セグメントＩＳからの出力値ＯＶとを受け取り、出力として、これらのうちの選択された１つを提供する。出力選択マルチプレクサ１２４は、入力として、平均回路１２２及び入力セグメント１２３からの出力を受け取り、これら２つのうちの選択された１つを出力として次の段に送る。
【００２２】
図１３でわかるように、ブロック比較段Ｂの前に別のブロック比較段Ａがある場合には、段Ｂ内の各平均回路１２２は、入力として、段Ａ内のｍ個の平均回路１２２からの出力を受け取るように構成され、一方、段Ｂ内の入力選択マルチプレクサ１２３は、入力として、段Ｂ内の同じ選択回路内の平均回路１２２に接続された、段Ａ内の選択回路のｍ出力選択マルチプレクサ１２４のうちの１つからの出力と、段Ｂ内の他の平均回路内の平均回路１２２に接続された、段Ａ内の選択回路ＳＣのｍ−１出力選択マルチプレクサ１２４からの出力値ＯＶとを受け取るように構成される。これについては、実施例１．２の詳細な説明において、下記でより詳しく述べる。
【００２３】
実施例１．１に比べて、実施例１．２は、より簡単な回路に基づくものであるが、その代わりに、マルチプレクサの連続設定を制御するために、外部論理ルーチンを必要とする。
【００２４】
下記の実施例１．３及び１．４は、上記の実施例で提示された、異なる比較段の可能な組合せ／代替の諸実施例である。より具体的には、実施例１．４は、同じ組の入力セグメントＩＳを比較するが、他方の段内でブロック縁部を重ね合わせるブロックに分割される、少なくとも２つのブロック比較段を備え、その結果、一方の段内でブロック縁部に近接して位置するピーク出力値ＯＶは、他方の段内でブロック縁部に近接して位置せず、それにより、そのブロックについての平均出力値ＯＶは、他のブロックすべてからのものより高くなり、前記ブロックが選択される。
【００２５】
他の実施例によれば、パラレル算術処理部３０は、ある閾値を用いて、選択された入力セグメントＩＳすべてからの出力値ＯＶを比較し、ただ１つの出力値ＯＶがその閾値より高いままとなるまで、その閾値より低い出力値ＯＶを有する入力セグメントＩＳすべてを除外するように構成された閾値比較段を備える。このタイプの単一の比較段に基づいてパラレル算術処理部３０を設計するための１つの可能な方法は、下記で実施例２．２として詳しく述べられている。図１７に概略的に示されているこの実施例によれば、光検出要素アレイ２０の各セグメント２２１は、コンパレータ２２２の入力の一方に接続されるが、他方の入力は、閾値信号をコンパレータ２２２に提供するように、また、コンパレータ２２２からの出力を登録するように構成された逐次近似（ｓｕｃｃｅｓｓｉｖｅ ａｐｐｒｏｘｉｍａｔｉｏｎ）シーケンサ２２３に接続される。シーケンサ２２３は、コンパレータ２２２が１つだけ、対応する入力セグメントＩＳが閾値より高いことを示すまで、閾値を繰り返し変更する。
【００２６】
本発明による位置検出デバイス１０は、主に三角法レンジファインダ内で使用されることを対象とするが、明らかに、高速、高精度での位置検出が望ましい任意の他の応用例で使用することができる。
【００２７】
実施例概観
全般
定義
・Ｎｐｉｘｅｌ＝ピクセルの数。通常、この数は２の倍数となるように選択される。これは、Ｎｐｉｘｅｌ＝２ｋであることを意味する。説明及び図では、話を簡単にし、図を理解するのを「容易」にするために、ｋは４となるように選択される。しかし、回路レイアウトの簡単な調整により、ｋを任意の数にすることが可能である。
・各ピクセルについて、フォトダイオード増幅器がある。
以下、ＰＤＡと呼ばれる。
・Ｓｉ＝ｉ番目のＰＤＡセルからの出力信号。
・ＰＤＡ回路は、個々のオフセット若しくはグローバル・オフセット、及び／又は利得補正、及び／又は相関２重サンプリングのための装備を有することができる。
【００２８】
２×２の比較
全般説明
下記で略述する方法はすべて、２×２の信号の反復比較に依拠する。場合によっては、信号は、ビン内に集められ、ビン信号の平均がとられ、次いで、２×２比較ネットワークを使用し、反復する形で最大のビン平均を見つけ、最後の反復において、最大の信号／値を有するＰＤＡを見つける。
【００２９】
実施例１．１ ２×２の連続比較
説明
回路設計の一実施例が図１２に示されている。
１６ピクセル線形アレイ需要について、この方法は、４段のコンパレータ及び２入力１出力マルチプレクサを含む。
【００３０】
段／ステップ１：ＰＤＡ１１１は、２×２の形で、コンパレータ１１２及び２入力１出力マルチプレクサ１１３に接続される。これにより、第１段で８つのコンパレータ／マルチプレクサが得られる。
【００３１】
段／ステップ２：第２段では、先行する段のマルチプレクサに対する出力に接続された４つのコンパレータ／２入力１出力マルチプレクサがある。
【００３２】
段／ステップ３：第３段では、先行する段のマルチプレクサに対する出力に接続された２つのコンパレータ／２入力１出力マルチプレクサがある。
【００３３】
段／ステップ４：第４段では、先行する段のマルチプレクサに対する出力に接続された１つのコンパレータ／２入力１出力マルチプレクサがある。
【００３４】
これにより、合計８＋４＋２＋１＝１５個のコンパレータ／２入力１出力マルチプレクサが得られる。
【００３５】
方法
図２は、この実施例の動作を示す図を示す。
【００３６】
最初に、段／ステップ１では、１６個のＰＤＡ信号すべてが２×２で比較され、各比較からの最大信号が、２入力１出力マルチプレクサを介して段／ステップ２に正方向送りされる。
【００３７】
次いで、段／ステップ２では、先行する段からの８つの最大信号が２×２で比較され、各比較からの最大信号が、２入力１出力マルチプレクサを介して段／ステップ３に正方向送りされる。
【００３８】
次いで、段／ステップ３では、先行する段からの４つの最大信号が２×２で比較され、各比較からの最大信号が、２入力１出力マルチプレクサを介して段／ステップ４に正方向送りされる。
【００３９】
次いで、段／ステップ４では、先行する段からの２つの最大信号が２×２で比較され、その比較からの最大信号が、２入力１出力マルチプレクサを介して正方向送りされる。これが１６個のＰＤＡからの最大信号／値である。
【００４０】
どのＰＤＡが最大信号／値を保持するか復号することは、最後のコンパレータから開始して逆方向に進んで、コンパレータ出力状態を復号することにすぎない。コンパレータ出力により、ＰＤＡ数の直接のバイナリ表現が得られる。コンパレータ出力を否定することにより、最小信号／値を有するＰＤＡを見つける上で結果が得られる。１０２４個のピクセルを有する線形アレイは、５１２＋２５６＋１２８＋６４＋３２＋１６＋８＋４＋２＋１＝１０２３個のコンパレータ／２入力１出力マルチプレクサを有する１０個の段／ステップを必要とすることになる。
【００４１】
実施例１．２ ２によるビン平均サイズ除算を用いた２×２の連続比較
説明
回路設計の一実施例が図１３に示されている。
この方法は、コンパレータの量を最小限に抑えるように設計され、１つだけ使用する。
１６ピクセル線形アレイについて、この方法は、３段の平均化及び２つの２入力１出力マルチプレクサと、コンパレータを含む第４段とを必要とする。平均回路は、２つの信号の平均をとり、これは、
【００４２】
【数２】
であることを意味する。
【００４３】
段／ステップ１：ＰＤＡ１２１は、２×２の形で、平均回路１２２及び１つの２入力１出力マルチプレクサ１２３に接続される。平均回路とこの第１の２入力１出力マルチプレクサには、別の２入力１出力マルチプレクサ１２４が接続される。これにより、第１段で８つの平均／マルチプレクサが得られる。
【００４４】
段／ステップ２：第２段では、先行する段のマルチプレクサに対する出力に接続された４つの平均／２つの２入力１出力マルチプレクサがある。
【００４５】
段／ステップ３：第３段では、先行する段のマルチプレクサに対する出力に接続された２つの平均／２つの２入力１出力マルチプレクサがある。
【００４６】
段／ステップ４：第４段では、先行する段のマルチプレクサに対する出力に接続された１つのコンパレータ１２５がある。
【００４７】
これにより、合計８＋４＋２＝１４の平均／２つの２入力１出力マルチプレクサ＋１つのコンパレータが得られる。
【００４８】
方法
図３は、この実施例の動作を示す図を示す。
【００４９】
１６ピクセル・アレイについては、方法は以下のようになり、コンパレータを１つだけ使用し、何回かの反復においてどの半分が最大となるか判断することに依拠する。１６ピクセル・アレイについては、４回の反復があることになる。
【００５０】
第１の反復：単一のコンパレータに対して、２つの平均、すなわち
【００５１】
【数３】
が接続され、我々は、どの平均が最大となるか判断するために、コンパレータを使用する。これは、２入力１出力マルチプレクサ１２４すべてを、平均回路１２２からの平均すべてがコンパレータ１２５に接続される状態に設定することによって得られる。
【００５２】
第２の反復：第１の反復からの最大平均が、それぞれ４つの信号／値を含む２つの半分に分割され、別の比較が行われる。
【００５３】
第３の反復：第２の反復からの最大平均が、それぞれ２つの信号／値を含む２つの半分に分割され、別の比較が行われる。
【００５４】
第４の反復：第３の反復からの最大平均が、それぞれ１つの信号／値を含む２つの半分に分割され、別の比較が行われる。これは、我々が２つの単一信号を比較する場合、最後の反復である。
【００５５】
どのＰＤＡが最大信号／値を保持するか復号することは、第１の反復から開始して正方向で第４の反復に進んで、各反復においてコンパレータ出力状態を復号することにすぎない。各反復におけるコンパレータ出力状態により、最大信号／値を有する信号を保持するＰＤＡ数の直接のバイナリ表現が得られる。コンパレータ出力を否定することにより、最小信号／値を有するＰＤＡを見つける上で結果が得られる。１０２４個のピクセルを有する線形アレイは、５１２＋２５６＋１２８＋６４＋３２＋１６＋８＋４＋２＝１０２２個の平均回路及び２つの２入力１出力マルチプレクサ、並びに１つのコンパレータとを有する９個の段／ステップを必要とすることになる。
【００５６】
実施例１．３
【００５７】
【数４】
を用いた２×２の連続比較
説明
回路設計の一実施例が図１４に示されている。
この方法は、コンパレータ／平均回路及びマルチプレクサの良好な混合を使用する。
この方法は、１．１と１．２を混合したものであり、２×２比較を２つの反復ステップにおいて２つのステップで行っているものとして述べることができる。
ＰＤＡ１３１からの１６個の信号が、４つの平均信号／値１３２、すなわち、
【００５８】
【数５】
にグループ化されている。
また、４つの４入力１出力マルチプレクサ１３３が、以下の形で１６個のＰＤＡに接続される。第１のマルチプレクサＰＤＡ信号１、５、９、１３から第２のマルチプレクサＰＤＡ信号２、６、１０、１４から第３のマルチプレクサＰＤＡ信号３、７、１１、１５から第４のマルチプレクサＰＤＡ信号４、８、１２、１６に。
２入力１出力マルチプレクサ１３４が、平均回路及び４入力１出力マルチプレクサに接続される。
２入力１出力マルチプレクサ１３６と共に３つのコンパレータ１３５、１３７の２段ネットが、これらの４つの信号に接続される。
【００５９】
段／ステップ１：４つの２入力１出力マルチプレクサ１３４が、２×２の形で、コンパレータ１３５及び２入力１出力マルチプレクサ１３６に接続される。これにより、第１段で２つのコンパレータ／マルチプレクサが得られる。
【００６０】
段／ステップ２：第２段では、１つのコンパレータが、先行する段のマルチプレクサ１３６に対する出力に接続される。
【００６１】
上述のネットは、２つの反復において使用される。比較段は、２＋１＝３個のコンパレータと、２つの２入力１出力マルチプレクサとを含む。平均及び選択段は、４つの平均、４入力１出力及び２入力１出力マルチプレクサからなる。
【００６２】
方法
図４は、この実施例の動作を示す図を示す。
【００６３】
第１の反復
最初に、段／ステップ１では、４つの平均信号すべてが２×２で比較され、各比較からの最大信号が、２入力１出力マルチプレクサを介して段／ステップ２に正方向送りされる。
次いで、段／ステップ２では、先行する段からの２つの最大信号が２×２で比較される。第１の反復では、これによって、どの４つのビン平均が最大であったか判断した。
【００６４】
第２の反復
次いで、段／ステップ１では、先行する段からの最大信号からの４つの信号が２×２で比較され、各比較からの最大信号が、２入力１出力マルチプレクサ１３４を介して段／ステップ２に正方向送りされる。
次いで、段／ステップ２では、先行する段からの２つの最大信号が２×２で比較され、この比較からの最大信号が、１６個のＰＤＡからの最大信号／値である。
【００６５】
どのＰＤＡが最大信号／値を保持するか復号することは、最後のコンパレータから開始して逆方向に進んで、コンパレータ出力状態を復号することにすぎない。コンパレータ出力により、ＰＤ数の直接のバイナリ表現が得られる。コンパレータ出力を否定することにより、最小信号／値を有するＰＤを見つける上で結果が得られる。１０２４個のピクセルを有する線形アレイは、５１２＋２５６＋１２８＋６４＋３２＋１６＋８＋４＋２＋１＝１０２３個のコンパレータ／２入力１出力マルチプレクサを有する１０個の段／ステップを必要とすることになる。
【００６６】
実施例１．４ 重なり合うビンを用いた２×２の比較
説明
回路設計の一実施例が図１５に示されている。
重なり合うビンを作成する１つの方法は、以下の方法、すなわち、ＢＩＮ１＝Ｓ１からＳ８、ＢＩＮ３＝Ｓ９からＳ１６、ＢＩＮ２＝Ｓ４からＳ１２によるものである。
「問題」は、ビンが８つの信号からなり、２回の反復において使用される２×２比較ネットワークは、このビン構成で効率的に使用されないことである。効率的なセットアップでは、ビンの数は、そのビン内のＰＤＡ信号数に等しい。この結論は、１６個の信号／ピクセル・アレイについて、簡単には、２つのステップで２×２比較を行うのではなく、３つで行うものとして述べることができる、下記で略述する方法を適用することに通じる。
【００６７】
図１５を参照すると、この解決策は、１６個のＰＤＡ１４１、２段の２で平均する回路１４２、１４３からなる。この平均回路を使用し、４つの信号によって重なり合う平均を生成する。平均回路の後で、１つの４入力１出力マルチプレクサ１４４、１つの９入力１出力マルチプレクサ１４５、その後で別の２入力１出力マルチプレクサ１４７からなる回路クラスタが到来し、２で平均する回路１４６がこのマルチプレクサと並列であり、これらの２つの回路は、２入力１出力マルチプレクサ１４８に接続される。３つのコンパレータ１４９、１４１１、及び２つの２入力１出力マルチプレクサ１４１０からなる４信号比較２×２ネットワークに接続される４つの２入力１出力マルチプレクサ１４８がある。
【００６８】
方法
図５は、この実施例の動作を示す２つの図を示す。
【００６９】
比較１
第１の比較については、マルチプレクサ１４８は、我々が４つの重なり合うビン、すなわちＢＩＮ１＝Ｓ１からＳ８、ＢＩＮ３＝Ｓ９からＳ１６、ＢＩＮ２＝Ｓ４からＳ１２、ＢＩＮ４＝Ｓ１３からＳ１６からの平均を比較する位置にあり、平均回路１４６に接続される。比較ネットワークを使用し、４つのビン平均の最大を見つけるとき、ＢＩＮ４＝Ｓ１３からＳ１６は、他の３つの平均の誰よりも大きくならないようにするために、８で除される。
【００７０】
比較２
第２の比較では、２つの２入力１出力マルチプレクサ１４７、１４８が制御され、その結果、４入力１出力マルチプレクサ１４４が比較２×２ネットワークに接続される。４入力１出力マルチプレクサ１４４は、比較１からの最大平均を有するビンが、次に４つの、より小さな重なり合うビンに分割される位置で設定される。この意味は、信号曲線図（図５）を参照した場合、示すのが最も容易であり、この図では、両曲線についてＢＩＮ２平均が比較１において最大になることが判明した。この図からわかるように、ＢＩＮ２は、４つの新しい、より小さいビンと、それらのそれぞれの４で除した平均に分割される。これは、我々が最大ビン平均を見つけるために使用する比較２×２ネットワークに接続された４つの新しい信号を我々が有することを示す。信号曲線図から、我々は、これが頂部曲線についてＢＩＮ３であり、底部曲線についてＢＩＮ２であったことがわかる。
【００７１】
比較３
第３の比較では、我々は、比較ネットワークが９入力１出力マルチプレクサ１４５に接続されるようにマルチプレクサ１４７、１４８を制御する。次いで、我々は、比較２からの結果を使用しマルチプレクサ１４５を制御し、その結果、比較２において最大ビン平均を形成した４つのＰＤＡ／ピクセル信号が比較２×２ネットワークに接続される。信号曲線図から、我々は、ピクセル／ＰＤＡ信号１０及び８が、それぞれ頂部及び底部曲線について最大になることが判明することを最後の比較が示すことがわかる。
【００７２】
これは、ビン内で均一なＰＤＡ信号を使用したとき、以下の式に凝縮することができる。すなわち、
Ｎｐｉｘｅｌ＝ピクセルの数
ＮＢＩＮ＝ビンの数
重なり合うビン及び最後のビン内のピクセルの数＝２ｘＮＢＩＮ
ｋ＝反復の数
これにより
【００７３】
【数６】
が得られる。Ｎｐｉｘｅｌ＝１６であると仮定すると、これにより
【００７４】
【数７】
が得られる。１０２４アレイに適用された同じ式は、２つの異なる結果で終わる。
【００７５】
【数８】
【００７６】
回路トポロジを最適化するための別の選択は、奇数となる最後のビン内のピクセルの数を選択することである。この回路トポロジは、平均回路の数を最小限に抑えることになるが、２のべき乗の関数でないため、どの判断方法をも最適化しないことになる。そのようなトポロジについては、式は、以下のようになることになる。
Ｎｐｉｘｅｌ＝ピクセルの数
ＮＢＩＮ＝ビンの数
重なり合うビン及び最後のビン内のピクセルの数＝２ｘＮＢＩＮ−１
ｋ＝反復の数
これにより
【００７７】
【数９】
ＮＢＩＮ＝２→３ｘ２ｋ＝Ｎｐｉｘｅｌと仮定する。
【００７８】
２レベル閾値
全般説明
このセクションで述べられている方法は、閾値及び弁別が信号に適用された後で、反復する形で信号すべての平均を計算することに基づくものであり、この平均は、以下、
【００７９】
【数１０】
と呼ばれ、ただし、ｋはｋ番目の反復を表す。平均／閾値は、あらゆる信号Ｓｊと１つずつ比較され、ただし、ｊはｊ番目の信号値である。信号値が平均より大きい場合には、弁別回路からの出力がＳｊになるように設定され、そうでない場合は０に設定される。これは、
ＩＦ
【００８０】
【数１１】
ＴＨＥＮ
ＯｕｔＳｉ＝Ｓｊ
ＥＬＳＥ
ＯｕｔＳｉ＝０
として表すことができる。
これらの弁別信号から、新しい平均が計算される。平均計算は、より形式的な形では、以下のように述べられる。
【００８１】
【数１２】
ただし、
【００８２】
【数１３】
Ｎ＝Ｓｉ≠０の数
【００８３】
実施例２．１ ランプ発生器
説明
回路設計の一実施例が図１６に示されている。
各ＰＤＡ／ピクセル２１１にコンパレータ２１２が接続され、これらのコンパレータの他方の入力に信号／値発生器２１４が接続される。コンパレータの出力は、ピーク・アンド・バレー信号値を検出する論理回路２１３に接続される。
【００８４】
方法
図６は、この実施例の動作を示す図を示す。
値／信号発生器２１４は、時間の関数として、のこぎり歯形信号／１組の値を生成する。信号／値は、ＰＤＡからの最も低い可能な値から最も高い可能な値に進む。論理回路２１３は、最高及び／又は最低信号／値を有するピクセルを復号する。この特定の実施例は、従来技術と見なされるが、後の実施例のいくつかが、最大／最小信号／値を有するピクセルを見つけるために、より知的な方法を組み込むことになるため、本明細書に含まれている。
【００８５】
実施例２．２ 連続近似閾値
説明
回路設計の一実施例が図１７に示されている。
コンパレータ２２２は、各ＰＤＡ／ピクセル２２１に接続され、近似シーケンサ回路２２３は、コンパレータの他方の入力に接続される。コンパレータの出力は、最後に適用された閾値より大きい信号があったかどうか検出する連続近似シーケンサ回路２２３の入力端子に接続される。近似シーケンサ回路２２３は、コンパレータに対して課す新しい閾値を演繹する。
【００８６】
方法
図７は、この実施例の動作を示す図を示す。
この方法がどのように働くかについて概観するために信号曲線図を参照されたい。近似シーケンサ回路２２３からの出力は１組の値を生成し、信号／値は、ＰＤＡからの最も低い可能な値から最も高い可能な値に進む。この信号範囲は、以下、Ｕレンジと呼ばれる。
【００８７】
反復１
第１の反復は、０．５×Ｕレンジに等しい閾値電圧が印加されることにおいて開始される。次いで、近似シーケンサ回路２２３は、その閾値より大きい信号があったかどうか検出する。
ＹＥＳの場合には、旧閾値＋Ｕレンジ／４である新しい閾値を計算し、そうでない場合には、旧閾値−Ｕレンジ／４である新しい閾値を計算する。
【００８８】
反復２
第２の反復は、反復１において計算された新しい閾値が適用されることにおいて開始される。次いで、近似シーケンサ回路２２３は、その閾値より大きい信号があったかどうか検出する。
ＹＥＳの場合には、旧閾値＋Ｕレンジ／８である新しい閾値を計算し、そうでない場合には、旧閾値−Ｕレンジ／８である新しい閾値を計算する。
【００８９】
反復３
第２の反復は、反復２において計算された新しい閾値が適用されることにおいて開始される。次いで、近似シーケンサ回路２２３は、その閾値より大きい信号があったかどうか検出する。
ＹＥＳの場合には、旧閾値＋Ｕレンジ／１６である新しい閾値を計算し、そうでない場合には、旧閾値−Ｕレンジ／１６である新しい閾値を計算する。
反復プロセスは、いくつのステップが実施されるかによって決まるが、８ステップ解決策については、１／２５６、すなわち、１／２、１／４、１／８．．．１／２５６の分解能が得られる。
【００９０】
実施例２．３ 連続平均化及び閾値
説明
回路設計の実施例が図１８及び図１９に示されている。
各ピクセルについて１つのコンパレータ２３２があり、その入力の一方がＰＤＡ／ピクセル２３１信号／値に接続されている。他方の入力には、信号／値発生器が接続される。コンパレータ２３２からの出力は、２入力１出力マルチプレクサ２３３を制御している。この２入力１出力マルチプレクサ２３３の２つの入力には、２つの信号／値が接続される。信号の一方は、コンパレータ入力部でのＰＤＡからのＰＤＡ信号である。他方は、０である信号／値２３４である。さらに、２つの１６で平均する回路２３５、２３６がある。すなわち、
【００９１】
【数１４】
平均回路２３５は、２入力１出力マルチプレクサ２３３からの信号／値の平均をとる。他方の平均回路２３６は、０又は１とすることができるコンパレータ信号出力の平均をとる。次いで、２つの平均信号は、除算及び反復シーケンサ回路２３７に送られる。
【００９２】
方法
図８は、この実施例の動作を示す図を示す。
方法説明中には、信号図を参照されたい。これは、以下のように進む反復方法である。すなわち、反復１
第１の反復では、除算及び反復シーケンス回路２３７からの出力は０すなわち零である。ＰＤＡ信号すべてが０より大きいと仮定した場合。次いで、これは、コンパレータ出力すべてが１であること、また、２入力１出力マルチプレクサ２３３からの信号／値がＰＤＡ信号／値に等しいことを示す。この後で、回路２３７は、２３５、２３６から２つの平均値を読み取り、総平均を計算する。次いで、この平均値は、コンパレータ回路に送られる。
【００９３】
反復２
第２の反復では、先行する反復からの平均がコンパレータに送られる。この結果は、平均信号より小さいＰＤＡ信号を有するコンパレータすべてが、その出力部で０を得ることである。より大きいＰＤＡ信号／値を有するコンパレータは、１を得る。これはまた、ＰＤＡ信号／値が平均信号／値より小さかった場合、２入力１出力マルチプレクサ２３３からの出力が、コンパレータすべてについて０に等しくなり、ＰＤＡ信号／値が除算及び反復シーケンサ回路２３７からの平均信号より大きかった場合、コンパレータすべてについてＰＤＡ信号／値に等しくなることを示す。これらの新しいコンパレータ及び２入力１出力マルチプレクサ信号から、我々は、平均回路２３５、２３６内で２つの新しい平均信号を計算することができる。これらの２つの新しい平均信号は、新しい総平均を計算するために、除算及び反復シーケンス回路２３７に送られる。この平均は、反復１において計算された平均より大きい信号だけ含むため、反復１において計算された平均より大きいものである。この新しい平均信号は、コンパレータに送られる。
【００９４】
反復３
同じ手順が繰り返される。平均より大きい信号だけを使用し、新しい平均を計算する。
この手順は、最大信号値だけが残るまで繰り返される。
これには、通常、信号曲線図１８及び１９でわかるように、ほんの数回の反復内で到達する。この方法は、我々が除算を行うことに依拠する。任意のハードウェア実装を簡単にするために、我々は、任意の整数を用いた除算を回避したいと望む。これは、我々がコンパレータ信号の数を計数し、その後、その数を、２の倍数のｋ乗、すなわち１、２、４、８．．．である、最も近い、より大きい数に丸めた場合、回避することができる。
【００９５】
実施例２．４ ２で除したビンを用いた連続平均化及び閾値
説明
回路設計の一実施例が図２０に示されている。
この方法は、比較２×２ネットワークが除算及び反復シーケンス回路に置き換えられていることを除いて、方法１．２と同じ回路トポロジに基づくものである。
１６ピクセル線形アレイについての説明は、以下のように進む。
最初に、ＰＤＡ回路２４１のセクションがある。２で平均する回路２４２が、２×２の形でＰＤＡ回路に接続され、ただし、
【００９６】
【数１５】
【００９７】
２入力１出力マルチプレクサ２４３が、平均回路と並列で接続される。次いで、これらの２つの回路は、２入力１出力マルチプレクサ２４４に接続される。回路２４２、２４３、２４４は、このクラスタの８、４、２を含む３段で繰り返されるクラスタである。
【００９８】
最終段は、２つのコンパレータ２４５の入力の一方に接続される２つの回路クラスタを含む。２つのコンパレータ上の他方の入力は、除算及び反復シーケンス回路２４１０に接続される。次いで、２つのコンパレータ２４５からの出力は、２つの２入力１出力マルチプレクサ２４７の制御入力に接続される。また、コンパレータ出力は、２で平均する回路２４９に接続される。ただし、
【００９９】
【数１６】
【０１００】
２入力１出力マルチプレクサの入力は、２つの信号に接続され、１つの入力は０信号／値に接続され、第２の入力は、その対応するコンパレータ入力信号に接続される。次いで、２入力１出力マルチプレクサからの出力は、２で平均する回路２４８に接続される。ただし、
【０１０１】
【数１７】
【０１０２】
次いで、２つの２で平均する回路２４８、２４９は、除算及び反復シーケンサ回路２４１０に接続される。
【０１０３】
方法
図９は、この実施例の動作を示す図を示す。
この方法は、我々がピクセルを半分内に入れ、その半分について平均を計算し閾値決めする反復手順である。次いで、閾値／平均より高い半分が２つの新しい半分に分割される。これは、我々が、１６ピクセル線形アレイについてステップごとに８、４、２、１個のピクセルを有する半分を有することを意味する。
「実際の」信号についてこの方法がどのように働くかについて、信号曲線図を参照されたい。
【０１０４】
反復１
第１の反復は、除算及び反復シーケンス回路からの閾値信号が０であることで開始される。我々は、ＰＤＡ信号／値すべてが０より大きいと仮定する。これは、コンパレータ出力がすべて１であること、また、２入力１出力マルチプレクサ２４７からの出力がすべて、アレイの各半分からの平均信号を有することを示す。これにより、我々は、我々がそれを用いて入力信号を出力し、閾値決めする新しい平均を計算することができる。これは、コンパレータ及び２入力１出力マルチプレクサ出力部で、一方の半分の方が小さく、したがって０になることを示す。
【０１０５】
反復２
第２の反復は、我々が反復１からの最大の半分を２つの新しい半分に分割することで開始される。次いで、我々は、反復１からの最後の平均、すなわちその反復ステップにおける最大の半分の平均に等しいものに対して閾値決めする。
【０１０６】
反復３
第３の反復は、我々が反復２からの最大の半分を２つの新しい半分に分割することで開始される。次いで、我々は、反復２からの最後の平均、すなわちその反復ステップにおける最大の半分の平均に等しいものに対して閾値決めする。
【０１０７】
反復４
第４の反復は、我々が反復３からの最大の半分を２つの新しい半分に分割することで開始され、その新しい半分は、この反復ステップでは、２つの単一ピクセルであることがわかる。次いで、我々は、反復３からの最後の平均、すなわちその反復ステップにおける最大の半分の平均に等しいものに対して閾値決めする。この反復ステップは、我々が、最大信号／値を有するＰＤＡと値それ自体を見つけることで終了する。
【０１０８】
実施例２．５
【０１０９】
【数１８】
を用いた連続平均化及び閾値
説明
回路設計の一実施例が図２１に示されている。
この方法のための回路トポロジは、方法１．３について見出される回路に似ている。ＰＤＡ２５１からの１６個の信号は、４つの平均信号／値２５２内にグループ化される。すなわち、
【０１１０】
【数１９】
【０１１１】
４つの４入力１出力マルチプレクサ２５３が、以下の形で１６個のＰＤＡに接続される。第１のマルチプレクサに対してＰＤＡ信号１、５、９、１３から第２の２、６、１０、１４から第３の３、７、１１、１５から第４の４、８、１２、１６である。２入力１出力マルチプレクサ２５４は、平均回路及び４入力１出力マルチプレクサに接続される。
【０１１２】
次いで、２入力１出力マルチプレクサ２５４の出力は、コンパレータ２５５の入力の一方に接続される。コンパレータ２５５の他方の入力は、除算及び反復シーケンス回路２５１０に接続される。２入力１出力マルチプレクサ２５６の制御ポートは、各コンパレータ出力に接続される。ＰＤＡ又は４で平均する信号は、２入力１出力マルチプレクサ入力の一方に接続され、２入力１出力マルチプレクサの他方の入力は、０信号／値に接続される。
【０１１３】
２入力１出力マルチプレクサ２５６の出力は、４で平均する回路２５８に接続される。コンパレータの出力は、別の４で平均する回路２５９に接続される。４で平均する回路は、除算及び反復シーケンス回路２５１０に接続される。
【０１１４】
方法
図１０は、この実施例の動作を示す図を示す。
この方法は、簡単には、最初に最大平均を有する４分の１を見つけ、次いで、この４分の１をその構成ピクセルに分割し、最大ＰＤＡ／ピクセル値を見つけることとして述べることができる。
方法の説明中には、信号曲線図を参照されたい。
【０１１５】
第１のステップ及び反復
第１の反復は、０信号／値である閾値レベルが適用されることにおいて開始される。次いで、４入力平均について、４での平均が計算される。この新しい閾値レベルは、コンパレータ入力に対して課され、その閾値より小さいＰＤＡ信号はすべて、強制的に０信号／値にされる。これは、平均、それにより閾値の新しい計算を引き起こす。反復は、その閾値より大きいビンが１つだけ残されるまで続行される。これが起こったとき、プロセスは、第２のステップに進む。
【０１１６】
第２のステップ及び反復
第２のステップは、最大ビンがそのピクセルに分割されることにおいて開始される。その後、我々は、反復プロセスを開始し、最後の閾値をコンパレータに適用する。その閾値より小さい値が弁別され、０信号／値に設定される。新しい平均及び閾値が計算され、コンパレータに対して課され、プロセスは、１つ又は２つのピクセルが残されるまで継続される。
【０１１７】
実施例２．６ 重なり合うビンと共に弁別を用いた連続平均化及び閾値
説明
回路設計の一実施例が図２２に示されている。
この方法のための回路トポロジは、以下のように進む。
最初に、２で平均する回路２６２の層に２×２で接続される１６個のＰＤＡ回路２６１がある。これらの平均回路は、２で平均する回路２６３の第２の層に接続される。これらの２で平均する回路は、我々が、２つが重なり合う１組の移動平均を生成するような方法で接続される。間には、ステップ２で第４の平均値／信号を生成するために使用される１組の平均回路もある。
【０１１８】
平均回路の後で、１つの４入力１出力マルチプレクサ２６４、１つの９入力１出力マルチプレクサ２６５、その後で別の２入力１出力マルチプレクサ２６７からなる回路クラスタが到来し、２で平均する回路２６６がこのマルチプレクサと並列であり、これらの２つの回路は、２入力１出力マルチプレクサ２６８に接続される。
【０１１９】
１組の４つのコンパレータ２６９が２入力１出力マルチプレクサ２６８に接続される。除算及び反復シーケンス回路２６１４内で生成される閾値は、コンパレータ２６９の他方の入力に接続される。コンパレータ２６９からの出力は、２入力１出力マルチプレクサ２６１０の制御入力に接続される。ＰＤＡ／平均信号が２入力１出力マルチプレクサ２６１０の入力の一方に接続され、０信号／値が他方の入力に接続される。２入力１出力マルチプレクサ２６１０の出力は、４で平均する回路２６１２に接続される。コンパレータの出力は、別の４で平均する回路２６１３に接続される。２つの平均回路は、除算及び反復シーケンサ回路２６１０に接続される。
【０１２０】
方法
図１１は、この実施例の動作を示す２つの図を示す。
この方法は、我々が反復ステップにおいて最大ビン平均を見つけることに依拠する。ビンは、５０％まで重なり合っている。１６ピクセル・アレイについては、これは、我々がその反復を用いて３つのステップを実施し、その場合、我々が各ステップでどのビン平均が最大であったか結論付けることを意味する。最後のステップでは、我々は、最大信号／値を有するピクセルを見つける。
【０１２１】
ステップ１
第１のステップでは、マルチプレクサ２６８は、我々が４つの重なり合うビン、すなわちＢＩＮ１＝Ｓ１からＳ８、ＢＩＮ３＝Ｓ９からＳ１６、ＢＩＮ２＝Ｓ４からＳ１２、ＢＩＮ４＝Ｓ１３からＳ１６からの平均を閾値決めする位置に設定され、平均回路２６６に接続される。ステップ１における第１の反復は、我々が０信号／値に対して閾値決めすることで開始される。次いで、我々は、これから平均を計算し、この新しい平均信号／値を、反復１における新しい閾値として使用する。この閾値より小さいＰＤＡ信号／値はすべて弁別され、０信号／値に設定される。第２の反復は、我々が、弁別された信号を用いて新しい平均を計算し、それを新しい閾値として使用することにおいて開始される。この手順は、ビンが１つだけ残されるまで続行する。我々は、平均及び弁別を用いた反復閾値手順を使用し、４つのビン平均のうちの最大を見つけ、その場合、ＢＩＮ４＝Ｓ１３からＳ１６は、他の３つの平均の誰よりも大きくならないようにするために、８で除される。
【０１２２】
ステップ２
ステップ２では、２つの２入力１出力マルチプレクサ２６７、２６８が制御され、その結果、４入力１出力マルチプレクサ２６４が４つのコンパレータ２６９に接続される。４入力１出力マルチプレクサ２６４は、ステップ１からの最大平均を有するビンが、次に４つの、より小さな重なり合うビンに分割される位置で設定される。この意味は、信号曲線図を参照した場合、示すのが最も容易であり、この図では、両曲線についてＢＩＮ２平均がステップ１において最大になることが判明した。この図からわかるように、ＢＩＮ２は、４つの新しい、より小さいビンと、それらのそれぞれの４で除した平均に分割される。これは、我々が最大ビン平均を見つけるために使用する閾値及び弁別ネットワークに接続された４つの新しい信号を我々が有することを示す。信号曲線図から、我々は、これが頂部曲線についてＢＩＮ３であり、底部曲線についてＢＩＮ２であったことがわかる。
【０１２３】
ステップ３
ステップ３では、我々は、コンパレータ・ネットワークが９入力１出力マルチプレクサ２６５に接続されるようにマルチプレクサ２６７、２６８を制御する。次いで、我々は、ステップ２からの結果を使用しマルチプレクサ２６５を制御し、その結果、ステップ２において最大ビン平均を形成した４つのＰＤＡ／ピクセル信号が比較／閾値／弁別ネットワークに接続される。信号曲線図から、我々は、ピクセル／ＰＤＡ信号１０及び８が、それぞれ頂部及び底部曲線について最大になることが判明することを最後の比較が示すことがわかる。
【図面の簡単な説明】
【０１２４】
【図１】本発明による一実施例の概略図である。
【図２】本発明による実施例の動作を示す図である。
【図３】本発明による実施例の動作を示す図である。
【図４】本発明による実施例の動作を示す図である。
【図５】本発明による実施例の動作を示す図である。
【図６】本発明による実施例の動作を示す図である。
【図７】本発明による実施例の動作を示す図である。
【図８】本発明による実施例の動作を示す図である。
【図９】本発明による実施例の動作を示す図である。
【図１０】本発明による実施例の動作を示す図である。
【図１１】本発明による実施例の動作を示す図である。
【図１２ａ】本発明による実施例のための回路設計（設計）の実施例の図である。
【図１２ｂ】本発明による実施例のための回路設計（構成要素）の実施例の図である。
【図１３ａ】本発明による実施例のための回路設計（設計）の実施例の図である。
【図１３ｂ】本発明による実施例のための回路設計（構成要素）の実施例の図である。
【図１４ａ】本発明による実施例のための回路設計（設計）の実施例の図である。
【図１４ｂ】本発明による実施例のための回路設計（構成要素）の実施例の図である。
【図１５ａ】本発明による実施例のための回路設計（設計）の実施例の図である。
【図１５ｂ】本発明による実施例のための回路設計（構成要素）の実施例の図である。
【図１６ａ】本発明による実施例のための回路設計（設計）の実施例の図である。
【図１６ｂ】本発明による実施例のための回路設計（構成要素）の実施例の図である。
【図１７ａ】本発明による実施例のための回路設計（設計）の実施例の図である。
【図１７ｂ】本発明による実施例のための回路設計（構成要素）の実施例の図である。
【図１８ａ】本発明による実施例のための回路設計（設計）の実施例の図である。
【図１８ｂ】本発明による実施例のための回路設計（構成要素）の実施例の図である。
【図１９ａ】本発明による実施例のための回路設計（設計）の実施例の図である。
【図１９ｂ】本発明による実施例のための回路設計（構成要素）の実施例の図である。
【図２０ａ】本発明による実施例のための回路設計（設計）の実施例の図である。
【図２０ｂ】本発明による実施例のための回路設計（構成要素）の実施例の図である。
【図２１ａ】本発明による実施例のための回路設計（設計）の実施例の図である。
【図２１ｂ】本発明による実施例のための回路設計（構成要素）の実施例の図である。
【図２２ａ】本発明による実施例のための回路設計（設計）の実施例の図である。
【図２２ｂ】本発明による実施例のための回路設計（構成要素）の実施例の図である。
【特許請求の範囲】
【請求項１】
ｎ個のセグメント（２５）と、光検出要素アレイの前記セグメント（２５）からの出力値（ＯＶ）を比較することによって、最大強度を有する前記セグメント（２５）を識別するように構成されるパラレル算術処理部（３０）とを有する光検出要素アレイ（２０）を備える位置検出デバイス（１０）であって、前記パラレル算術処理部（３０）が、最大強度を有する前記セグメントが選択されるまで前記セグメント（２５）を順に選択／除外するように構成される少なくとも１つの比較段（４０ａ〜ｄ）を備え、第１段（４０ａ）が、入力セグメント（ＩＳ）としてそれぞれの光検出要素セグメント（２５）から出力値ＯＶを受け取り、追加段（４０ｂ〜ｄ）が、入力セグメント（ＩＳ）として先行する段（４０ａ〜ｃ）から出力値（ＯＶ）を受け取ることを特徴とする位置検出デバイス。
【請求項２】
前記パラレル算術処理部が、選択された入力セグメント（ＩＳ）の出力値（ＯＶ）を対ごとに比較し、そのような各対について、最高の出力値（ＯＶ）を有する前記入力セグメント（ＩＳ）を選択し、最低の出力値（ＯＶ）を有する前記入力セグメント（ＩＳ）を除外するように構成される少なくとも１対ごとの比較段を備えることを特徴とする、請求項１に記載の位置検出要素。
【請求項３】
各対ごとの比較段が、最高出力値を有する前記入力セグメント（ＩＳ）を選択するための１つのコンパレータと、前記コンパレータに応答して、前記選択された入力セグメント（ＩＳ）の出力値（ＯＶ）をその出力部で提供する１つの２チャネル・マルチプレクサとを備える選択回路（ＳＣ）を、入力セグメント（ＩＳ）の各対について備えることを特徴とする、請求項２に記載の位置検出要素。
【請求項４】
前記パラレル算術処理部が、選択された入力セグメント（ＩＳ）からの出力値（ＯＶ）を少なくとも２つのブロックに分割し、各ブロックについて出力値（ＯＶ）のブロック平均値を計算し、ブロック平均値を比較し、最高平均値を有する前記ブロックを選択するように構成されるブロック比較段の形態で、少なくとも第１段を備えることを特徴とする、請求項１から３までのいずれかに記載の位置検出要素。
【請求項５】
各ブロック比較段が、少なくとも２つの選択回路を備え、
各選択回路ＳＣが、ｍチャネル入力選択マルチプレクサ（ＩＳＭｍ）と、ｍチャネル平均回路（ＡＶＣ）と、２チャネル出力選択マルチプレクサ（ＯＳＭ）とを備え、
前記平均回路が、入力として、ｍ個の入力セグメント（ＩＳ）から出力値（ＯＶ）を受け取り、出力として、前記入力セグメント（ＩＳ）からの出力値（ＯＶ）の平均を提供し、
前記入力選択マルチプレクサが、入力として、同じ選択回路内の前記平均回路に接続された前記ｍ個の入力セグメント（ＩＳ）の１つからの出力値（ＯＶ）と、他の選択回路内の平均回路に接続されたｍ−１個の入力セグメント（ＩＳ）からの出力値（ＯＶ）とを受け取り、出力として、これらのうちの選択された１つを提供し、
前記出力選択マルチプレクサは、入力として、前記平均回路及び前記入力選択マルチプレクサからの出力を受け取り、これら２つのうちの選択された１つを出力として次の段に送ることを特徴とする、請求項４に記載の位置検出要素。
【請求項６】
ブロック比較段の前に別のブロック比較段がある場合、各平均回路が、入力として、先行する段内のｍ個の平均回路からの出力を受け取るように構成され、一方、前記入力選択マルチプレクサが、入力として、同じ選択回路内の前記平均回路に接続された、先行する段内の前記選択回路のｍ個の出力選択マルチプレクサのうちの１つからの出力と、他の選択回路ＳＣ内の平均回路に接続された、先行する段内の前記選択回路ＳＣのｍ−１個の出力選択マルチプレクサからの出力値（ＯＶ）とを受け取るように構成されることを特徴とする、請求項５に記載の位置検出要素。
【請求項７】
同じ組の入力セグメント（ＩＳ）を比較するが、他方の段内でブロック縁部を重ね合わせるブロックに分割される少なくとも２つのブロック比較段を備え、その結果、一方の段内でブロック縁部に近接して位置するピーク出力値（ＯＶ）は、他方の段内でブロック縁部に近接して位置せず、それにより、そのブロックについての平均出力値（ＯＶ）は、他のブロックすべてからのものより高くなり、前記ブロックが選択されることを特徴とする、請求項４から６までのいずれかに記載の位置検出要素。
【請求項８】
前記パラレル算術処理部が、閾値を用いて、選択された入力セグメント（ＩＳ）すべてからの出力値ＯＶを比較し、前記閾値より低い出力値（ＯＶ）を有する入力セグメント（ＩＳ）すべてを除外するように構成された閾値比較段を備えることを特徴とする、請求項１から７までのいずれかに記載の位置検出要素。
【請求項９】
前記パラレル算術処理部が、前記ｎ個のセグメントのうち１つを除くすべてを除外するために、十分な数の対ごとの比較段を備えることを特徴とする、請求項２又は３に記載の位置検出要素。
【請求項１０】
請求項１から９までのいずれかに記載の位置検出要素を備えることを特徴とするレンジファインダ。
【請求項１】
ｎ個のセグメント（２５）と、光検出要素アレイの前記セグメント（２５）からの出力値（ＯＶ）を比較することによって、最大強度を有する前記セグメント（２５）を識別するように構成されるパラレル算術処理部（３０）とを有する光検出要素アレイ（２０）を備える位置検出デバイス（１０）であって、前記パラレル算術処理部（３０）が、最大強度を有する前記セグメントが選択されるまで前記セグメント（２５）を順に選択／除外するように構成される少なくとも１つの比較段（４０ａ〜ｄ）を備え、第１段（４０ａ）が、入力セグメント（ＩＳ）としてそれぞれの光検出要素セグメント（２５）から出力値ＯＶを受け取り、追加段（４０ｂ〜ｄ）が、入力セグメント（ＩＳ）として先行する段（４０ａ〜ｃ）から出力値（ＯＶ）を受け取ることを特徴とする位置検出デバイス。
【請求項２】
前記パラレル算術処理部が、選択された入力セグメント（ＩＳ）の出力値（ＯＶ）を対ごとに比較し、そのような各対について、最高の出力値（ＯＶ）を有する前記入力セグメント（ＩＳ）を選択し、最低の出力値（ＯＶ）を有する前記入力セグメント（ＩＳ）を除外するように構成される少なくとも１対ごとの比較段を備えることを特徴とする、請求項１に記載の位置検出要素。
【請求項３】
各対ごとの比較段が、最高出力値を有する前記入力セグメント（ＩＳ）を選択するための１つのコンパレータと、前記コンパレータに応答して、前記選択された入力セグメント（ＩＳ）の出力値（ＯＶ）をその出力部で提供する１つの２チャネル・マルチプレクサとを備える選択回路（ＳＣ）を、入力セグメント（ＩＳ）の各対について備えることを特徴とする、請求項２に記載の位置検出要素。
【請求項４】
前記パラレル算術処理部が、選択された入力セグメント（ＩＳ）からの出力値（ＯＶ）を少なくとも２つのブロックに分割し、各ブロックについて出力値（ＯＶ）のブロック平均値を計算し、ブロック平均値を比較し、最高平均値を有する前記ブロックを選択するように構成されるブロック比較段の形態で、少なくとも第１段を備えることを特徴とする、請求項１から３までのいずれかに記載の位置検出要素。
【請求項５】
各ブロック比較段が、少なくとも２つの選択回路を備え、
各選択回路ＳＣが、ｍチャネル入力選択マルチプレクサ（ＩＳＭｍ）と、ｍチャネル平均回路（ＡＶＣ）と、２チャネル出力選択マルチプレクサ（ＯＳＭ）とを備え、
前記平均回路が、入力として、ｍ個の入力セグメント（ＩＳ）から出力値（ＯＶ）を受け取り、出力として、前記入力セグメント（ＩＳ）からの出力値（ＯＶ）の平均を提供し、
前記入力選択マルチプレクサが、入力として、同じ選択回路内の前記平均回路に接続された前記ｍ個の入力セグメント（ＩＳ）の１つからの出力値（ＯＶ）と、他の選択回路内の平均回路に接続されたｍ−１個の入力セグメント（ＩＳ）からの出力値（ＯＶ）とを受け取り、出力として、これらのうちの選択された１つを提供し、
前記出力選択マルチプレクサは、入力として、前記平均回路及び前記入力選択マルチプレクサからの出力を受け取り、これら２つのうちの選択された１つを出力として次の段に送ることを特徴とする、請求項４に記載の位置検出要素。
【請求項６】
ブロック比較段の前に別のブロック比較段がある場合、各平均回路が、入力として、先行する段内のｍ個の平均回路からの出力を受け取るように構成され、一方、前記入力選択マルチプレクサが、入力として、同じ選択回路内の前記平均回路に接続された、先行する段内の前記選択回路のｍ個の出力選択マルチプレクサのうちの１つからの出力と、他の選択回路ＳＣ内の平均回路に接続された、先行する段内の前記選択回路ＳＣのｍ−１個の出力選択マルチプレクサからの出力値（ＯＶ）とを受け取るように構成されることを特徴とする、請求項５に記載の位置検出要素。
【請求項７】
同じ組の入力セグメント（ＩＳ）を比較するが、他方の段内でブロック縁部を重ね合わせるブロックに分割される少なくとも２つのブロック比較段を備え、その結果、一方の段内でブロック縁部に近接して位置するピーク出力値（ＯＶ）は、他方の段内でブロック縁部に近接して位置せず、それにより、そのブロックについての平均出力値（ＯＶ）は、他のブロックすべてからのものより高くなり、前記ブロックが選択されることを特徴とする、請求項４から６までのいずれかに記載の位置検出要素。
【請求項８】
前記パラレル算術処理部が、閾値を用いて、選択された入力セグメント（ＩＳ）すべてからの出力値ＯＶを比較し、前記閾値より低い出力値（ＯＶ）を有する入力セグメント（ＩＳ）すべてを除外するように構成された閾値比較段を備えることを特徴とする、請求項１から７までのいずれかに記載の位置検出要素。
【請求項９】
前記パラレル算術処理部が、前記ｎ個のセグメントのうち１つを除くすべてを除外するために、十分な数の対ごとの比較段を備えることを特徴とする、請求項２又は３に記載の位置検出要素。
【請求項１０】
請求項１から９までのいずれかに記載の位置検出要素を備えることを特徴とするレンジファインダ。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１ａ】
【図１１ｂ】
【図１２ａ】
【図１２ｂ】
【図１３ａ】
【図１３ｂ】
【図１４ａ】
【図１４ｂ】
【図１５ａ】
【図１５ｂ】
【図１６ａ】
【図１６ｂ】
【図１７ａ】
【図１７ｂ】
【図１８ａ】
【図１８ｂ】
【図１９ａ】
【図１９ｂ】
【図２０ａ】
【図２０ｂ】
【図２１ａ】
【図２１ｂ】
【図２２ａ】
【図２２ｂ】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１ａ】
【図１１ｂ】
【図１２ａ】
【図１２ｂ】
【図１３ａ】
【図１３ｂ】
【図１４ａ】
【図１４ｂ】
【図１５ａ】
【図１５ｂ】
【図１６ａ】
【図１６ｂ】
【図１７ａ】
【図１７ｂ】
【図１８ａ】
【図１８ｂ】
【図１９ａ】
【図１９ｂ】
【図２０ａ】
【図２０ｂ】
【図２１ａ】
【図２１ｂ】
【図２２ａ】
【図２２ｂ】
【公表番号】特表２００７−５０２４０９（Ｐ２００７−５０２４０９Ａ）
【公表日】平成１９年２月８日（２００７．２．８）
【国際特許分類】
【出願番号】特願２００６−５２３１６４（Ｐ２００６−５２３１６４）
【出願日】平成１６年８月１２日（２００４．８．１２）
【国際出願番号】ＰＣＴ／ＳＥ２００４／００１１８７
【国際公開番号】ＷＯ２００５／０１７５４０
【国際公開日】平成１７年２月２４日（２００５．２．２４）
【出願人】（５０５１７１６８７）
【氏名又は名称原語表記】ＥＬＩＮＮＯＶＡ ＨＢ
【Ｆターム（参考）】
【公表日】平成１９年２月８日（２００７．２．８）
【国際特許分類】
【出願日】平成１６年８月１２日（２００４．８．１２）
【国際出願番号】ＰＣＴ／ＳＥ２００４／００１１８７
【国際公開番号】ＷＯ２００５／０１７５４０
【国際公開日】平成１７年２月２４日（２００５．２．２４）
【出願人】（５０５１７１６８７）
【氏名又は名称原語表記】ＥＬＩＮＮＯＶＡ ＨＢ
【Ｆターム（参考）】
[ Back to top ]