低電圧誤動作防止回路、方法ならびにそれを利用した電源回路および電子機器
【課題】監視電圧の状態に応じて、適切に起動シーケンスを実行する。
【解決手段】電圧比較部２０は、電池電圧Ｖｂａｔを、所定のしきい値電圧Ｖｔｈと比較し、比較信号Ｓ＿ＵＶＬＯを出力する。シーケンス回路１６は、比較信号Ｓ＿ＵＶＬＯと、ＵＶＬＯ回路１０が搭載される機器の起動を指示する起動信号ＰＷＲ＿ＯＮと、を受け、電池電圧Ｖｂａｔがしきい値電圧Ｖｔｈより高い状態において、起動信号ＰＷＲ＿ＯＮにより起動が指示されると、所定のシーケンスを実行する。電圧制御部１８は、比較信号Ｓ＿ＵＶＬＯおよび起動信号ＰＷＲ＿ＯＮにもとづき、しきい値電圧Ｖｔｈを切り換える。
【解決手段】電圧比較部２０は、電池電圧Ｖｂａｔを、所定のしきい値電圧Ｖｔｈと比較し、比較信号Ｓ＿ＵＶＬＯを出力する。シーケンス回路１６は、比較信号Ｓ＿ＵＶＬＯと、ＵＶＬＯ回路１０が搭載される機器の起動を指示する起動信号ＰＷＲ＿ＯＮと、を受け、電池電圧Ｖｂａｔがしきい値電圧Ｖｔｈより高い状態において、起動信号ＰＷＲ＿ＯＮにより起動が指示されると、所定のシーケンスを実行する。電圧制御部１８は、比較信号Ｓ＿ＵＶＬＯおよび起動信号ＰＷＲ＿ＯＮにもとづき、しきい値電圧Ｖｔｈを切り換える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力電圧を監視し、低電圧状態における回路や装置の誤動作を防止するための低電圧誤動作防止技術に関する。
【背景技術】
【０００２】
近年の携帯電話、ＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔ）、ノート型パーソナルコンピュータなどのさまざまな電子機器には、デジタル信号処理を行うＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）や、その他のＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）、あるいは、液晶パネル、その他のアナログ回路など、多くの電子回路が搭載される。これらの電子回路は、電池や、電池電圧を安定化する電源回路から電力供給を受けて動作する。
【０００３】
ここで、電子回路には、それぞれ、安定動作保証電圧が規定されており、供給される電圧が、安定動作保証電圧以下となると、その電子回路は正常に動作しなくなる。したがって、こうした電子機器には、電池電圧などを監視し、各電子回路の起動および終了のシーケンスを制御する低電圧誤動作防止機能（Ｕｎｄｅｒ Ｖｏｌｔａｇｅ Ｌｏｃｋ Ｏｕｔ、以下ＵＶＬＯという）が実装される。たとえば、特許文献１、２には関連技術が開示されている。
【０００４】
【特許文献１】特開２００４−２２９４７号公報
【特許文献２】特開２００４−１２６９２２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ＵＶＬＯ回路は、電池電圧などの監視対象となる電圧（以下、監視電圧ともいう）を、所定のしきい値電圧と比較し、電池電圧がしきい値電圧を上回ったときに、所定の起動シーケンスを実行し、また、電池電圧がしきい値電圧を下回ると、所定の終了シーケンスを実行する。特許文献１には、このしきい値電圧にヒステリシス特性を持たせ、監視電圧が所定値以上となると回路を動作させ、監視電圧がヒステリシス特性の最低値となると動作を停止させる技術が開示される。
【０００６】
本発明者らは、このような従来のヒステリシス特性を有するＵＶＬＯ回路について検討した結果、以下の課題を認識するに至った。
【０００７】
図１は、ヒステリシス特性を有するＵＶＬＯ回路の問題点を説明するためのタイムチャートである。図１は、上から順に、電池電圧（監視電圧）Ｖｂａｔ、しきい値電圧Ｖｔｈ、電池電圧が所定レベルを満たすか否かの判定結果を表すＵＶＬＯ信号Ｓ＿ＵＶＬＯ、外部からのパワーオン信号ＰＷＲ＿ＯＮ（以下、起動信号ともいう）を示す。図１および後述の図４の縦軸および横軸は、理解を容易とするために適宜拡大、縮小されたものであり、また示される各波形も、理解の容易のために簡略化されている。
【０００８】
電池電圧Ｖｂａｔは、充電中においては徐々に上昇する一方、負荷を駆動して電力を消費するに従い低下する。電池電圧Ｖｂａｔは、しきい値電圧Ｖｔｈと比較され、その比較結果が、ＵＶＬＯ信号Ｓ＿ＵＶＬＯ信号として生成される。図１では、Ｖｂａｔ＞ＶｔｈのときＵＶＬＯ信号Ｓ＿ＵＶＬＯがハイレベルとなる。
【０００９】
しきい値電圧Ｖｔｈは、ＵＶＬＯ信号Ｓ＿ＵＶＬＯの論理値に応じて値が変化するヒステリシス特性を有しており、ＵＶＬＯ信号Ｓ＿ＵＶＬＯがハイレベルのとき、しきい値電圧Ｖｔｈは、第１電圧値Ｖｔｈ１に設定され、ＵＶＬＯ信号Ｓ＿ＵＶＬＯがローレベルのとき、しきい値電圧Ｖｔｈは、第２電圧値Ｖｔｈ２に設定される。ここで、第１電圧値Ｖｔｈ１は、ＵＶＬＯ回路によって制御される回路が、非起動状態から起動状態へと移行可能な電圧の下限に設定される。一方、第２電圧値Ｖｔｈ２は、非起動状態から起動状態への移行は不可能であるが、動作は可能である電圧の下限に対応して設定される。
【００１０】
ＵＶＬＯ回路は、ＵＶＬＯ信号Ｓ＿ＵＶＬＯがハイレベルであって、すなわち、電池電圧Ｖｂａｔがしきい値電圧よりも高い状態において、起動信号ＰＷＲ＿ＯＮがハイレベルとなると、所定の起動シーケンスを実行する。
【００１１】
時刻ｔ０以前において、しきい値電圧Ｖｔｈは、第１電圧値Ｖｔｈ１に設定されている。電池電圧Ｖｂａｔが充電によって上昇し、時刻ｔ０に、Ｖｂａｔ＞Ｖｔｈ１となると、ＵＶＬＯ信号Ｓ＿ＵＶＬＯがハイレベルとなり、しきい値電圧Ｖｔｈは、第２電圧値Ｖｔｈ２に遷移する。ＵＶＬＯ信号Ｓ＿ＵＶＬＯがハイレベルの状態において、電子機器の起動を指示する起動信号ＰＷＲ＿ＯＮがハイレベルとなると、ＵＶＬＯ回路は、電子機器を動作させるために予め決められたシーケンスを実行し（時刻ｔ１）、電子機器は動作状態となる。以上が通常の起動シーケンスとなる。その後、起動信号ＰＷＲ＿ＯＮがローレベルとなると、ＵＶＬＯ回路は、所定の終了シーケンスを実行する。
【００１２】
その後、時刻ｔ３〜ｔ４に示すように、電池電圧Ｖｂａｔが放電によって、第１電圧値Ｖｔｈ１と第２電圧値Ｖｔｈ２の間の電圧まで低下した場合を考える。ＵＶＬＯ回路が問題を引き起こすのはこの場合である。電池電圧Ｖｂａｔが第２電圧値Ｖｔｈ２まで低下しないと、ＵＶＬＯ信号Ｓ＿ＵＶＬＯはハイレベルを維持し続ける。したがって、しきい値電圧Ｖｔｈも、第２電圧値Ｖｔｈ２に保持される。
【００１３】
このような状態で、時刻ｔ５に起動信号ＰＷＲ＿ＯＮがハイレベルとなり、起動が指示されると、ＵＶＬＯ回路は、所定の起動シーケンスを実行する。ところが、このとき、電池電圧Ｖｂａｔは、第１電圧値Ｖｔｈ１より低いため、起動シーケンスを実行しても、ＣＰＵなどの負荷回路が起動できず、正常に動作しない場合が想定される。
【００１４】
本発明はかかる課題に鑑みてなされたものであり、その目的は、監視電圧の状態に応じて、適切に起動シーケンスを実行可能な低電圧誤動作防止回路の提供にある。
【課題を解決するための手段】
【００１５】
本発明のある態様は、入力電圧を監視し、当該入力電圧が所定の条件を満たすとき、所定のシーケンスを実行する低電圧誤動作防止回路に関する。この低電圧誤動作防止回路は、入力電圧を、所定のしきい値電圧と比較し、比較信号を出力する電圧比較部と、電圧比較部から出力される比較信号と、本低電圧誤動作防止回路が搭載される機器の起動を指示する起動信号と、を受け、入力電圧がしきい値電圧より高い状態において、起動信号により起動が指示されると、所定のシーケンスを実行するシーケンス回路と、比較信号および起動信号にもとづき、しきい値電圧を切り換える電圧制御部と、を備える。
【００１６】
この態様によると、入力電圧としきい値電圧の比較結果である比較信号と、起動信号の双方を参照して、しきい値電圧を設定するため、本来起動すべきでない状態で、起動シーケンスを実行するのを防止することができる。
【００１７】
ある態様において、電圧比較部は、しきい値電圧を生成する可変電圧源と、入力電圧を、可変電圧源により生成されるしきい値電圧と比較し、入力電圧がしきい値電圧より高いとき、所定レベルの比較信号を出力するコンパレータと、を含んでもよい。この場合、電圧制御部は、可変電圧源により生成されるしきい値電圧を切り換えてもよい。
【００１８】
ある態様において、電圧制御部は、比較信号および起動信号の論理値に応じて、しきい値電圧を、第１電圧値と、第１電圧値より低い第２電圧値と、のいずれかに設定してもよい。たとえば、比較信号と起動信号を所定の論理演算して、演算結果に応じて第１電圧値と第２電圧値を切り換えてもよい。この場合、適切に低電圧誤動作を防止することができる。第１電圧値を、低電圧誤動作防止回路によって制御される回路が、非起動状態から起動状態へと移行可能な電圧の下限に設定し、第２電圧値を、非起動状態から起動状態への移行は不可能であるが、動作は可能である電圧の下限に対応して設定してもよい。
【００１９】
ある態様において、電圧制御部は、比較信号が所定レベル、すなわち、しきい値電圧より入力電圧の方が高い状態を示すレベルであって、かつ起動信号により起動が指示された状態において、所定の第１レベルとなる論理信号を出力する論理回路を含んでもよい。論理信号が第１レベルのとき、しきい値電圧を第２電圧値に設定し、論理信号が第１レベルと異なる第２レベルのとき、しきい値電圧を第１電圧値に設定してもよい。
【００２０】
ある態様において、電圧制御部は、比較信号および起動信号の論理値に応じて、電圧比較部におけるしきい値電圧がヒステリシスを有する状態と、ヒステリシスを有さない状態と、を切り換えてもよい。電圧制御部は、入力電圧がしきい値電圧より高い状態において、起動信号により起動が指示されると、しきい値電圧にヒステリシスを設定し、それ以外の状態において、ヒステリシスを解除してもよい。
【００２１】
起動信号は、少なくとも、本低電圧誤動作防止回路が搭載される機器の電源キーの状態に応じた信号であってもよい。また、起動信号は、少なくとも、本低電圧誤動作防止回路が搭載される機器の電池が、充電中か否かの状態に応じた信号であってもよい。起動信号は、少なくとも、本低電圧誤動作防止回路が搭載される機器が備えるコネクタの接続状態に応じた信号であってもよい。
【００２２】
本発明の別の態様は、電源電圧を安定化して、負荷に供給する電源回路である。この電源回路は、電源電圧を安定化し、負荷に供給するレギュレータ回路と、電源電圧を入力電圧として監視し、レギュレータ回路のオンオフのシーケンスを制御する上述のいずれかの態様の低電圧誤動作防止回路と、を備える。
【００２３】
この態様によると、適切に低電圧状態を検出して、レギュレータ回路のオンオフを制御することができ、レギュレータ回路に接続される負荷を正常に駆動することができる。
【００２４】
ある態様において、上述の電源回路は、レギュレータ回路と、低電圧誤動作防止回路と、はひとつの半導体基板上に一体集積化されてもよい。「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。電源回路を１つのＬＳＩとして集積化することにより、回路面積を削減することができるとともに、電源回路の使用者は、内部での低電圧誤動作防止に関するシーケンスを意識する必要がなくなる。
【００２５】
本発明のさらに別の態様は、電子機器である。この電子機器は、電池と、電池の電圧を安定化して負荷に供給する上述の電源回路と、を備える。
この態様によると、電池の電圧が充放電に応じて変動した場合にも、適切に低電圧誤動作防止を行うことが可能となる。
【００２６】
本発明のさらに別の態様は、低電圧誤動作防止方法である。この方法は、入力電圧を監視し、当該入力電圧が所定の条件を満たすとき、所定の起動シーケンスを実行する低電圧誤動作防止方法であって、入力電圧を、所定のしきい値電圧と比較し、入力電圧がしきい値電圧より高いとき、所定レベルの比較信号を生成するステップと、比較信号が所定レベルの状態において、起動シーケンスの実行を指示する起動信号が所定レベルとなると、所定の起動シーケンスを実行するステップと、比較信号および起動信号にもとづき、しきい値電圧を切り換えるステップと、を備える。
【００２７】
ある態様の誤動作防止方法は、比較信号および起動信号の論理値に応じて、しきい値電圧を、第１電圧値と、第１電圧値より低い第２電圧値と、のいずれかに設定するステップを備えてもよい。また、比較信号および起動信号にもとづき、しきい値電圧にヒステリシスを設定する状態と、ヒステリシスを設定しない状態と、を切り換えるステップをさらに備えてもよい。
【００２８】
なお、以上の構成要素の任意の組合せや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【００２９】
本発明に係る低電圧誤動作防止回路によれば、監視電圧の状態に応じて、適切に起動シーケンスを実行することができる。
【発明を実施するための最良の形態】
【００３０】
以下、本発明の実施の形態に係る低電圧誤動作防止回路について、図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。
【００３１】
図２は、実施の形態に係るＵＶＬＯ回路１０の構成を示す回路図である。また、図３は、図２のＵＶＬＯ回路１０が好適に使用される電源回路１００および電子機器１０００全体のブロック図である。まず、図３を参照して、電子機器１０００全体の構成について説明する。電子機器１０００は、たとえば携帯電話端末や、ＰＤＡ、ノート型ＰＣなどの電池駆動型の情報端末機器である。電子機器１０００は、電源回路１００、電池２００、ＣＰＵ３００を備える。
【００３２】
ＣＰＵ３００は、電子機器１０００全体を制御し、さまざまな演算処理を実行するプロセッサであって、電源回路１００により供給される電源電圧Ｖｄｄ１〜Ｖｄｄ３によって駆動される。以下、電源電圧Ｖｄｄ１〜Ｖｄｄ３を、単に電源電圧Ｖｄｄともいう。ＣＰＵ３００は、高効率動作のため、回路ブロックごとに、異なる電源電圧で動作するように構成されており、また電力供給も個別にオンオフできるように構成される。たとえば、電源電圧Ｖｄｄ１〜Ｖｄｄ３は、それぞれ、コアブロック、メモリブロック、入出力（Ｉ／Ｏ）ブロックへと供給される。また、ＣＰＵ３００には、電源回路１００からリセット信号ＲＳＴが入力される。リセット信号ＲＳＴは、電源回路１００から、ＣＰＵ３００に対して、電源電圧Ｖｄｄの供給が完了した旨を通知し、あるいは低電圧状態を通知する信号である。
【００３３】
実際には、電源回路１００により駆動される負荷は、ＣＰＵ３００に限定されるものではなく、これに代えて、あるいはこれに加えて、その他のＤＳＰや、発光ダイオードなどが駆動されてもよい。
【００３４】
電池２００は、Ｌｉイオン電池などの２次電池であって、２Ｖから４．２Ｖ程度の電池電圧Ｖｂａｔを出力する。電池電圧Ｖｂａｔは、電力消費によって低下していくとともに、充電によって上昇する。
【００３５】
電源回路１００は、入出力用の端子として、電池端子１０２、リセット端子１０４、電源端子１０６、１０８、１１０、ＡＣ端子１１２を備える。電池端子１０２には、電池２００が接続される。リセット端子１０４、電源端子１０６、１０８、１１０は、いずれもＣＰＵ３００と接続される。ＡＣ端子１１２は、外部の電源回路に接続される。外部の電源回路は、たとえば、商用交流電圧を、直流電圧に変換するいわゆるＡＣアダプタである。
【００３６】
ＣＰＵ３００に供給される電源電圧Ｖｄｄは、２Ｖ、あるいはそれ以下の所定電圧に安定化されている必要がある。一方で、電池２００の電池電圧Ｖｂａｔは、２Ｖ〜４．２Ｖ程度である。そこで、電源回路１００は、電池２００から供給される電池電圧Ｖｂａｔを降圧し、電池電圧Ｖｂａｔの値によらない一定値に安定化して、ＣＰＵ３００へと供給する。
【００３７】
電源回路１００は、ＵＶＬＯ回路１０、第１レギュレータ回路３０、第２レギュレータ回路３２、第３レギュレータ回路３４、充電回路４０を備える。充電回路４０には、ＡＣ端子１１２にＡＣアダプタが接続されると、直流電圧Ｖｅｘｔが供給される。このとき、充電回路４０は、電池２００に充電電流を供給して、電池２００を４．２Ｖ程度まで充電する。
【００３８】
第１レギュレータ回路３０、第２レギュレータ回路３２、第３レギュレータ回路３４には、電池端子１０２を介して電池電圧Ｖｂａｔが供給される。第１レギュレータ回路３０、第２レギュレータ回路３２、第３レギュレータ回路３４は、リニアレギュレータであって、それぞれ、電池電圧Ｖｂａｔを降圧して、安定化された電源電圧Ｖｄｄ１〜Ｖｄｄ３を出力し、電源端子１０６、１０８、１１０を介してＣＰＵ３００へと出力する。
【００３９】
ＵＶＬＯ回路１０は、入力電圧としての電池電圧Ｖｂａｔが入力されるとともに、電子機器１０００の電源キーのオン、オフ状態に応じてレベルが変動するパワーオン信号（以下、起動信号ともいう）ＰＷＲ＿ＯＮが入力されている。パワーオン信号ＰＷＲ＿ＯＮは、電子機器１０００の起動を指示する信号であるため、以下、起動信号ともいう。
【００４０】
ＵＶＬＯ回路１０は、電池電圧Ｖｂａｔを監視し、監視される電池電圧Ｖｂａｔが所定の条件を満たすか否かを判定する。そして、ＵＶＬＯ回路１０は、電池電圧Ｖｂａｔが所定の条件を満たした状態において、起動信号ＰＷＲ＿ＯＮがハイレベルとなると、所定のシーケンスを実行する。本実施の形態において、ＵＶＬＯ回路１０は、電池電圧Ｖｂａｔが、予め決められたしきい値電圧よりも高いとき、第１レギュレータ回路３０、第２レギュレータ回路３２、第３レギュレータ回路３４を順番に起動し、起動が完了すると、ＣＰＵ３００に対してリセット信号ＲＳＴを出力する。
【００４１】
ＵＶＬＯ回路１０から、第１レギュレータ回路３０、第２レギュレータ回路３２、第３レギュレータ回路３４には、それぞれ第１シーケンス信号ＳＥＱ１、第２シーケンス信号ＳＥＱ２、第３シーケンス信号ＳＥＱ３が出力されている。ＵＶＬＯ回路１０は、起動可能な状態となると、第１シーケンス信号ＳＥＱ１〜第３シーケンス信号ＳＥＱ３を順にハイレベルに切り換える。第１レギュレータ回路３０〜第３レギュレータ回路３４は、ハイレベルのシーケンス信号ＳＥＱ１〜ＳＥＱ３が入力されると、安定化動作を開始し、電源電圧Ｖｄｄ１〜Ｖｄｄ３を出力する。
【００４２】
以下、図２に戻り、ＵＶＬＯ回路１０の構成および動作を詳細に説明する。ＵＶＬＯ回路１０は、電圧比較部２０、シーケンス回路１６、電圧制御部１８を備える。
【００４３】
電圧比較部２０は、入力電圧としての電池電圧Ｖｂａｔを、所定のしきい値電圧Ｖｔｈと比較し、Ｖｂａｔ＞ＶｔｈのときハイレベルとなるＵＶＬＯ信号（以下、比較信号ともいう）Ｓ＿ＵＶＬＯを出力する。電圧比較部２０におけるしきい値電圧Ｖｔｈは、電源回路１００の状態に応じて適宜切り換えられる。なお、電圧比較部２０は、電池電圧Ｖｂａｔを直接、しきい値電圧Ｖｔｈと比較してもよいし、抵抗などによって分圧して、しきい値電圧Ｖｔｈと比較してもよい。本実施の形態では、直接比較するものとする。
【００４４】
本実施の形態において、電圧比較部２０は、可変電圧源１２、コンパレータ１４を含む。可変電圧源１２は、可変電圧源であって、所定のしきい値電圧Ｖｔｈを生成する。本実施の形態において、しきい値電圧Ｖｔｈは、第１電圧値Ｖｔｈ１と、第１電圧値Ｖｔｈ１より低く設定される第２電圧値Ｖｔｈ２が切り替え可能に構成される。ここで、第１電圧値Ｖｔｈ１は、ＣＰＵ３００が、動作可能であって、さらに、非起動状態から起動状態へと移行可能な電圧より高く設定される。一方、第２電圧値Ｖｔｈ２は、ＣＰＵ３００が、非起動状態から起動状態への移行は不可能であるが、動作は可能である電圧より高く設定される。この条件で第１、第２電圧値を設定すると、Ｖｔｈ１＞Ｖｔｈ２となる。第１電圧値Ｖｔｈ１、第２電圧値Ｖｔｈ２は、ＣＰＵ３００が安定に動作可能な電圧に応じて適宜設定すればよく、たとえば、Ｖｔｈ１＝２．４Ｖ、Ｖｔｈ２＝２．８Ｖに設定される。
【００４５】
コンパレータ１４には、入力電圧としての電池電圧Ｖｂａｔと、可変電圧源１２により生成されるしきい値電圧Ｖｔｈが入力される。コンパレータ１４は、電池電圧Ｖｂａｔを、しきい値電圧Ｖｔｈと比較し、Ｖｂａｔ＞Ｖｔｈのときハイレベルとなる比較信号Ｓ＿ＵＶＬＯを出力する。比較信号Ｓ＿ＵＶＬＯは、シーケンス回路１６および電圧制御部１８へと出力される。
【００４６】
シーケンス回路１６は、コンパレータ１４から出力される比較信号Ｓ＿ＵＶＬＯと、ＵＶＬＯ回路１０が搭載される電子機器１０００の起動を指示する起動信号ＰＷＲ＿ＯＮと、を受ける。シーケンス回路１６は、ＵＶＬＯ信号Ｓ＿ＵＶＬＯがハイレベル、すなわち、Ｖｂａｔ＞Ｖｔｈを示す状態において、起動信号ＰＷＲ＿ＯＮがハイレベルとなって起動が指示されると、第１シーケンス信号ＳＥＱ１〜第３シーケンス信号ＳＥＱ３を順にハイレベルとし、その後リセット信号ＲＳＴをハイレベルとする。
【００４７】
電圧制御部１８は、ＵＶＬＯ信号Ｓ＿ＵＶＬＯおよび起動信号ＰＷＲ＿ＯＮにもとづき、可変電圧源１２により生成されるしきい値電圧Ｖｔｈを切り換える。電圧制御部１８は、ＵＶＬＯ信号Ｓ＿ＵＶＬＯおよび起動信号ＰＷＲ＿ＯＮの論理値に応じた論理信号（以下、電圧制御信号Ｓ＿ＶＣＮＴという）を出力する。電圧制御部１８は、ＵＶＬＯ信号Ｓ＿ＵＶＬＯがハイレベルであって、かつ起動信号ＰＷＲ＿ＯＮがハイレベルの状態において、ハイレベルとなる電圧制御信号Ｓ＿ＶＣＮＴを出力する。すなわち、電圧制御信号Ｓ＿ＶＣＮＴは、電池電圧Ｖｂａｔがしきい値電圧Ｖｔｈより高く、かつ、起動が指示された状態において、ハイレベルとなる。本実施の形態において、電圧制御部１８は、論理回路を含んで構成され、ＵＶＬＯ信号Ｓ＿ＵＶＬＯおよび起動信号ＰＷＲ＿ＯＮの論理積を、電圧制御信号Ｓ＿ＶＣＮＴとして出力する。最も簡易には、電圧制御部１８の機能は、ＡＮＤゲートにより実現できる。
【００４８】
電圧制御信号Ｓ＿ＶＣＮＴは、可変電圧源１２へと出力される。可変電圧源１２は、電圧制御信号Ｓ＿ＶＣＮＴがハイレベルのとき、しきい値電圧Ｖｔｈを第２電圧値Ｖｔｈ２に設定し、電圧制御信号Ｓ＿ＶＣＮＴがローレベルのとき、しきい値電圧Ｖｔｈを第１電圧値Ｖｔｈ１に設定する。
【００４９】
以上のように構成された電源回路１００の動作について説明する。図４は、本実施の形態に係るＵＶＬＯ回路１０を含む電源回路１００の起動時の動作状態を示すタイムチャートである。実施の形態に係る電源回路１００の効果は、図４と図１との対比によって、より明確となる。
【００５０】
図４は、上から順に、電池電圧Ｖｂａｔ、しきい値電圧Ｖｔｈ、比較信号Ｓ＿ＵＶＬＯ、起動信号ＰＷＲ＿ＯＮ、電圧制御信号Ｓ＿ＶＣＮＴを示す。
【００５１】
本実施の形態において、しきい値電圧Ｖｔｈは、上述のように、電圧制御信号Ｓ＿ＶＣＮＴに応じて設定され、電圧制御信号Ｓ＿ＶＣＮＴがハイレベルのとき、第２電圧値Ｖｔｈ２に、ローレベルのとき第１電圧値Ｖｔｈ１に設定される。
【００５２】
時刻ｔ０以前において、しきい値電圧Ｖｔｈは、第１電圧値Ｖｔｈ１に設定されている。電池電圧Ｖｂａｔが充電によって上昇し、時刻ｔ０に、Ｖｂａｔ＞Ｖｔｈ１となると、比較信号Ｓ＿ＵＶＬＯがハイレベルとなる。このとき、起動信号ＰＷＲ＿ＯＮはローレベルであるため、電圧制御信号Ｓ＿ＶＣＮＴはローレベルを維持する。
【００５３】
時刻ｔ１に、比較信号Ｓ＿ＵＶＬＯがハイレベルの状態において、起動信号ＰＷＲ＿ＯＮがハイレベルとなると、ＵＶＬＯ回路１０は、第１シーケンス信号ＳＥＱ１〜第３シーケンス信号ＳＥＱ３（不図示）を順にハイレベルとし、ＣＰＵ３００の動作が開始される。
【００５４】
時刻ｔ１に、起動信号ＰＷＲ＿ＯＮがハイレベルとなると、電圧制御信号Ｓ＿ＶＣＮＴもハイレベルとなる。その結果、電圧比較部２０におけるしきい値電圧Ｖｔｈは第２電圧値Ｖｔｈ２に設定される。
【００５５】
その後、時刻ｔ２に起動信号ＰＷＲ＿ＯＮがローレベルとなると、リセット信号ＲＳＴによって、ＣＰＵ３００にその旨を通知し、第１レギュレータ回路３０、第２レギュレータ回路３２、第３レギュレータ回路３４の動作を停止して、ＣＰＵ３００への電源供給を停止する。この時刻ｔ２に、電圧制御信号Ｓ＿ＶＣＮＴがローレベルに遷移し、しきい値電圧Ｖｔｈは第１電圧値Ｖｔｈ１に設定される。その後、電池電圧Ｖｂａｔが低下し始め、第１電圧値Ｖｔｈ１より低くなると、比較信号Ｓ＿ＵＶＬＯはローレベルとなる。
【００５６】
時刻ｔ３〜ｔ４に示すように、電池電圧Ｖｂａｔが放電によって、第１電圧値Ｖｔｈ１と第２電圧値Ｖｔｈ２の間の電圧まで低下する。図１で説明したように、従来のヒステリシスを有するＵＶＬＯ回路では、この状態で起動信号により起動が指示された場合に問題が生じていた。これに対して、本実施の形態に係るＵＶＬＯ回路１０では、図１の問題が解消されている。以下、この点を説明する。
【００５７】
図１、すなわち従来のヒステリシスを有するＵＶＬＯ回路では、一度、電池電圧Ｖｂａｔが第１電圧値Ｖｔｈ１より高くなった後に、Ｖｔｈ２＜Ｖｂａｔ＜Ｖｔｈ１の範囲まで低下した状態では、しきい値電圧Ｖｔｈが、第２電圧値Ｖｔｈ２に保持され続けるため、比較信号Ｓ＿ＵＶＬＯはハイレベルを維持し続けた。
【００５８】
一方、本実施の形態に係るＵＶＬＯ回路１０では、図４に示すように、この状態で比較信号Ｓ＿ＵＶＬＯはローレベルとなっている。このとき、時刻ｔ５に起動信号ＰＷＲ＿ＯＮがハイレベルとなっても、Ｖｂａｔ＜Ｖｔｈとなっているため、シーケンス回路１６は、起動シーケンスを実行しない。
【００５９】
時刻ｔ６に、電池電圧Ｖｂａｔが第１電圧値Ｖｔｈ１より高くなると、比較信号Ｓ＿ＵＶＬＯがハイレベルとなる。比較信号Ｓ＿ＵＶＬＯがハイレベルとなると、電圧制御信号Ｓ＿ＶＣＮＴがハイレベルとなり、しきい値電圧Ｖｔｈが第２電圧値Ｖｔｈ２に設定される。その後、電池電圧Ｖｂａｔが低下し、時刻ｔ７に第２電圧値Ｖｔｈ２を下回ると、比較信号Ｓ＿ＵＶＬＯがローレベルとなる。このとき、時刻ｔ２と同様に、ＵＶＬＯ回路１０は終了シーケンスを実行し、ＣＰＵ３００に対する電力供給を停止する。
【００６０】
また、時刻ｔ７に比較信号Ｓ＿ＵＶＬＯがローレベルとなったことを受けて、電圧制御信号Ｓ＿ＶＣＮＴがローレベルとなり、しきい値電圧Ｖｔｈは、再度、第１電圧値Ｖｔｈ１に設定される。
【００６１】
このように、本実施の形態に係るＵＶＬＯ回路１０によれば、比較信号Ｓ＿ＵＶＬＯに加えて、起動信号ＰＷＲ＿ＯＮも考慮してしきい値電圧Ｖｔｈを設定するため、図１の時刻ｔ５のように、電池電圧Ｖｂａｔが、第１電圧値Ｖｔｈ１より低い状態で、起動シーケンスが実行されるのを防止することができる。さらに、ＵＶＬＯ回路１０によれば、電池電圧Ｖｂａｔが第１電圧値Ｖｔｈ１より高くなる時刻ｔ６を待って、直ちに起動シーケンスを実行するため、ＣＰＵ３００を確実に起動することができる。
【００６２】
本実施の形態に係るＵＶＬＯ回路１０の動作は、別の観点から、以下のように把握することも可能である。図４の時刻ｔ４以降に着目すると、Ｖｂａｔ＞Ｖｔｈ１で比較信号Ｓ＿ＵＶＬＯがハイレベルに遷移し（時刻ｔ６）、Ｖｂａｔ＜Ｖｔｈ２で比較信号Ｓ＿ＵＶＬＯがローレベルに遷移している（時刻ｔ７）。このことは、しきい値電圧Ｖｔｈにヒステリシスが設定されていることを意味する。一方、時刻、ｔ０〜ｔ３の期間に着目すると、Ｖｂａｔ＞Ｖｔｈ１で比較信号Ｓ＿ＵＶＬＯがハイレベルに遷移し（時刻ｔ０）、Ｖｂａｔ＜Ｖｔｈ１で比較信号Ｓ＿ＵＶＬＯがローレベルに遷移している（時刻ｔ２）。このことは、しきい値電圧Ｖｔｈのヒステリシスが解除されていることを意味する。
【００６３】
したがって、電圧制御部１８は、比較信号および前記起動信号の論理値に応じて、しきい値電圧Ｖｔｈがヒステリシスを有する状態と、ヒステリシスを有さない状態と、を切り換えていると把握することも可能である。より具体的には、電圧制御部１８は、比較信号Ｓ＿ＵＶＬＯがハイレベルであって、かつ起動信号ＰＷＲ＿ＯＮにより起動が指示されている状態、すなわち電圧制御信号Ｓ＿ＶＣＮＴがハイレベルの状態において、しきい値電圧Ｖｔｈにヒステリシスを設定し、それ以外の状態、すなわち、電圧制御信号Ｓ＿ＶＣＮＴがローレベルの状態において、第２電圧値Ｖｔｈ２を無効化して、ヒステリシスを解除している。
【００６４】
さらに、この観点から、図２の回路を見直すと、以下の変形例も可能である。電圧比較部２０は、起動信号ＰＷＲ＿ＯＮおよび比較信号Ｓ＿ＵＶＬＯの論理値に応じて、ヒステリシスが設定された状態と、解除された状態が切り替え可能に構成されていればよい。したがって、可変電圧源１２を、固定電圧を出力する基準電圧源として構成するとともに、コンパレータ１４をヒステリシスコンパレータとして構成する。たとえば、ヒステリシスコンパレータは、一般的なコンパレータに、正帰還を施すことにより実現できる。電圧制御部１８は、この正帰還をオンオフすることにより、ヒステリシスのオン、オフを切り換えてもよい。この場合においても、図２の回路と同様の作用、効果を得ることが可能である。
【００６５】
なお、上述のように、ＵＶＬＯ回路１０は、時刻ｔ１および時刻ｔ６に、所定の起動シーケンスを開始し、時刻ｔ２および時刻ｔ７に、終了シーケンスを実行する。ここで、時刻ｔ１および時刻ｔ６は、電圧制御信号Ｓ＿ＶＣＮＴのポジエッジに対応し、時刻ｔ２および時刻ｔ７は、電圧制御信号Ｓ＿ＶＣＮＴのネガエッジに対応する。したがって、シーケンス回路１６は、電圧制御信号Ｓ＿ＶＣＮＴを参照して、起動シーケンスおよび終了シーケンスの実行を実現してもよい。この意味から、電圧制御信号Ｓ＿ＶＣＮＴを、シーケンス制御信号ＳＥＱ＿ＯＮと呼んでもよい。図５は、ＵＶＬＯ回路の別の構成例を示す回路図である。図５の論理回路２２は、図２の電圧制御部１８に対応する。論理回路２２の出力は、電圧制御信号Ｓ＿ＶＣＮＴとして電圧比較部２０へと入力されるとともに、シーケンス制御信号ＳＥＱ＿ＯＮとしてシーケンス回路１６へと入力される。シーケンス回路１６は、シーケンス制御信号ＳＥＱ＿ＯＮがハイレベルとなると、起動シーケンスを実行し、ローレベルとなると終了シーケンスを実行する。図５のＵＶＬＯ回路１０ａによっても、図２の回路と同様の作用効果を得ることができる。
【００６６】
実施の形態にもとづき、本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎないことはいうまでもなく、実施の形態には、請求の範囲に規定された本発明の思想を離脱しない範囲において、多くの変形例や配置の変更が可能であることはいうまでもない。
【００６７】
たとえば、実施の形態では、ＣＰＵ３００に電源電圧を供給するシーケンスを制御する場合について説明したが、本発明はこれに限定されるものではなく、別の回路ブロックに対する起動、終了シーケンスを制御してもよい。
【００６８】
また、電源回路１００の第１レギュレータ回路３０〜第３レギュレータ回路３４は、シリーズレギュレータ（ＬＤＯ：Ｌｏｗ Ｄｒｏｐ Ｏｕｔｐｕｔ）であってもよいし、スイッチングレギュレータであってもよい。また、チャージポンプ回路であってもよい。
【００６９】
さらに、実施の形態に係るＵＶＬＯ回路１０の用途は、電源回路１００に限定されるものではなく、入力電圧を監視して、他の回路ブロックの起動シーケンスを制御するさまざまなアプリケーションに利用することができる。
【００７０】
また、ＵＶＬＯ回路１０により監視される入力電圧は、電池から出力される電圧に限定されず、その他の電圧であってもよい。また、実施の形態では、起動信号として、電源キーの状態に応じた信号ＰＷＲ＿ＯＮであったが、ＵＶＬＯ回路１０は、他の起動信号を参照してもよい。たとえば、他の起動信号としては、電池２００が、充電中か否かの状態に応じた信号であってもよい。これは、たとえば、ＡＣ端子１１２に電圧が供給されているか否かにより判定することができる。また、起動信号は、携帯電話端末などにおいて、ハンドセットなどの外部機器が接続される拡張コネクタの接続状態に応じた信号であってもよい。また、ＵＶＬＯ回路１０は、これらの複数の起動信号を論理演算した結果得られる信号と、比較信号Ｓ＿ＵＶＬＯとにもとづいて、しきい値電圧Ｖｔｈを切り換えてもよい。
【００７１】
また、本実施の形態において、ハイレベル、ローレベルの論理値の設定は一例であって、インバータなどによって適宜反転させることにより自由に変更することが可能である。
【図面の簡単な説明】
【００７２】
【図１】ヒステリシス特性を有するＵＶＬＯ回路の問題点を説明するためのタイムチャートである。
【図２】実施の形態に係るＵＶＬＯ回路の構成を示す回路図である。
【図３】図２のＵＶＬＯ回路が好適に使用される電源回路および電子機器全体のブロック図である。
【図４】図３の電子機器の起動時の動作状態を示すタイムチャートである。
【図５】図２のＵＶＬＯ回路の別の構成例を示す回路図である。
【符号の説明】
【００７３】
１０ ＵＶＬＯ回路、 １２ 可変電圧源、 １４ コンパレータ、 １６ シーケンス回路、 １８ 電圧制御部、 ２０ 電圧比較部、 ３０ 第１レギュレータ回路、 ３２ 第２レギュレータ回路、 ３４ 第３レギュレータ回路、 ４０ 充電回路、 １００ 電源回路、 １０２ 電池端子、 １０４ リセット端子、 １０６ 電源端子、 １０８ 電源端子、 １１０ 電源端子、 １１２ ＡＣ端子、 ２００ 電池、 ３００ ＣＰＵ、 １０００ 電子機器。
【技術分野】
【０００１】
本発明は、入力電圧を監視し、低電圧状態における回路や装置の誤動作を防止するための低電圧誤動作防止技術に関する。
【背景技術】
【０００２】
近年の携帯電話、ＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔ）、ノート型パーソナルコンピュータなどのさまざまな電子機器には、デジタル信号処理を行うＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）や、その他のＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）、あるいは、液晶パネル、その他のアナログ回路など、多くの電子回路が搭載される。これらの電子回路は、電池や、電池電圧を安定化する電源回路から電力供給を受けて動作する。
【０００３】
ここで、電子回路には、それぞれ、安定動作保証電圧が規定されており、供給される電圧が、安定動作保証電圧以下となると、その電子回路は正常に動作しなくなる。したがって、こうした電子機器には、電池電圧などを監視し、各電子回路の起動および終了のシーケンスを制御する低電圧誤動作防止機能（Ｕｎｄｅｒ Ｖｏｌｔａｇｅ Ｌｏｃｋ Ｏｕｔ、以下ＵＶＬＯという）が実装される。たとえば、特許文献１、２には関連技術が開示されている。
【０００４】
【特許文献１】特開２００４−２２９４７号公報
【特許文献２】特開２００４−１２６９２２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ＵＶＬＯ回路は、電池電圧などの監視対象となる電圧（以下、監視電圧ともいう）を、所定のしきい値電圧と比較し、電池電圧がしきい値電圧を上回ったときに、所定の起動シーケンスを実行し、また、電池電圧がしきい値電圧を下回ると、所定の終了シーケンスを実行する。特許文献１には、このしきい値電圧にヒステリシス特性を持たせ、監視電圧が所定値以上となると回路を動作させ、監視電圧がヒステリシス特性の最低値となると動作を停止させる技術が開示される。
【０００６】
本発明者らは、このような従来のヒステリシス特性を有するＵＶＬＯ回路について検討した結果、以下の課題を認識するに至った。
【０００７】
図１は、ヒステリシス特性を有するＵＶＬＯ回路の問題点を説明するためのタイムチャートである。図１は、上から順に、電池電圧（監視電圧）Ｖｂａｔ、しきい値電圧Ｖｔｈ、電池電圧が所定レベルを満たすか否かの判定結果を表すＵＶＬＯ信号Ｓ＿ＵＶＬＯ、外部からのパワーオン信号ＰＷＲ＿ＯＮ（以下、起動信号ともいう）を示す。図１および後述の図４の縦軸および横軸は、理解を容易とするために適宜拡大、縮小されたものであり、また示される各波形も、理解の容易のために簡略化されている。
【０００８】
電池電圧Ｖｂａｔは、充電中においては徐々に上昇する一方、負荷を駆動して電力を消費するに従い低下する。電池電圧Ｖｂａｔは、しきい値電圧Ｖｔｈと比較され、その比較結果が、ＵＶＬＯ信号Ｓ＿ＵＶＬＯ信号として生成される。図１では、Ｖｂａｔ＞ＶｔｈのときＵＶＬＯ信号Ｓ＿ＵＶＬＯがハイレベルとなる。
【０００９】
しきい値電圧Ｖｔｈは、ＵＶＬＯ信号Ｓ＿ＵＶＬＯの論理値に応じて値が変化するヒステリシス特性を有しており、ＵＶＬＯ信号Ｓ＿ＵＶＬＯがハイレベルのとき、しきい値電圧Ｖｔｈは、第１電圧値Ｖｔｈ１に設定され、ＵＶＬＯ信号Ｓ＿ＵＶＬＯがローレベルのとき、しきい値電圧Ｖｔｈは、第２電圧値Ｖｔｈ２に設定される。ここで、第１電圧値Ｖｔｈ１は、ＵＶＬＯ回路によって制御される回路が、非起動状態から起動状態へと移行可能な電圧の下限に設定される。一方、第２電圧値Ｖｔｈ２は、非起動状態から起動状態への移行は不可能であるが、動作は可能である電圧の下限に対応して設定される。
【００１０】
ＵＶＬＯ回路は、ＵＶＬＯ信号Ｓ＿ＵＶＬＯがハイレベルであって、すなわち、電池電圧Ｖｂａｔがしきい値電圧よりも高い状態において、起動信号ＰＷＲ＿ＯＮがハイレベルとなると、所定の起動シーケンスを実行する。
【００１１】
時刻ｔ０以前において、しきい値電圧Ｖｔｈは、第１電圧値Ｖｔｈ１に設定されている。電池電圧Ｖｂａｔが充電によって上昇し、時刻ｔ０に、Ｖｂａｔ＞Ｖｔｈ１となると、ＵＶＬＯ信号Ｓ＿ＵＶＬＯがハイレベルとなり、しきい値電圧Ｖｔｈは、第２電圧値Ｖｔｈ２に遷移する。ＵＶＬＯ信号Ｓ＿ＵＶＬＯがハイレベルの状態において、電子機器の起動を指示する起動信号ＰＷＲ＿ＯＮがハイレベルとなると、ＵＶＬＯ回路は、電子機器を動作させるために予め決められたシーケンスを実行し（時刻ｔ１）、電子機器は動作状態となる。以上が通常の起動シーケンスとなる。その後、起動信号ＰＷＲ＿ＯＮがローレベルとなると、ＵＶＬＯ回路は、所定の終了シーケンスを実行する。
【００１２】
その後、時刻ｔ３〜ｔ４に示すように、電池電圧Ｖｂａｔが放電によって、第１電圧値Ｖｔｈ１と第２電圧値Ｖｔｈ２の間の電圧まで低下した場合を考える。ＵＶＬＯ回路が問題を引き起こすのはこの場合である。電池電圧Ｖｂａｔが第２電圧値Ｖｔｈ２まで低下しないと、ＵＶＬＯ信号Ｓ＿ＵＶＬＯはハイレベルを維持し続ける。したがって、しきい値電圧Ｖｔｈも、第２電圧値Ｖｔｈ２に保持される。
【００１３】
このような状態で、時刻ｔ５に起動信号ＰＷＲ＿ＯＮがハイレベルとなり、起動が指示されると、ＵＶＬＯ回路は、所定の起動シーケンスを実行する。ところが、このとき、電池電圧Ｖｂａｔは、第１電圧値Ｖｔｈ１より低いため、起動シーケンスを実行しても、ＣＰＵなどの負荷回路が起動できず、正常に動作しない場合が想定される。
【００１４】
本発明はかかる課題に鑑みてなされたものであり、その目的は、監視電圧の状態に応じて、適切に起動シーケンスを実行可能な低電圧誤動作防止回路の提供にある。
【課題を解決するための手段】
【００１５】
本発明のある態様は、入力電圧を監視し、当該入力電圧が所定の条件を満たすとき、所定のシーケンスを実行する低電圧誤動作防止回路に関する。この低電圧誤動作防止回路は、入力電圧を、所定のしきい値電圧と比較し、比較信号を出力する電圧比較部と、電圧比較部から出力される比較信号と、本低電圧誤動作防止回路が搭載される機器の起動を指示する起動信号と、を受け、入力電圧がしきい値電圧より高い状態において、起動信号により起動が指示されると、所定のシーケンスを実行するシーケンス回路と、比較信号および起動信号にもとづき、しきい値電圧を切り換える電圧制御部と、を備える。
【００１６】
この態様によると、入力電圧としきい値電圧の比較結果である比較信号と、起動信号の双方を参照して、しきい値電圧を設定するため、本来起動すべきでない状態で、起動シーケンスを実行するのを防止することができる。
【００１７】
ある態様において、電圧比較部は、しきい値電圧を生成する可変電圧源と、入力電圧を、可変電圧源により生成されるしきい値電圧と比較し、入力電圧がしきい値電圧より高いとき、所定レベルの比較信号を出力するコンパレータと、を含んでもよい。この場合、電圧制御部は、可変電圧源により生成されるしきい値電圧を切り換えてもよい。
【００１８】
ある態様において、電圧制御部は、比較信号および起動信号の論理値に応じて、しきい値電圧を、第１電圧値と、第１電圧値より低い第２電圧値と、のいずれかに設定してもよい。たとえば、比較信号と起動信号を所定の論理演算して、演算結果に応じて第１電圧値と第２電圧値を切り換えてもよい。この場合、適切に低電圧誤動作を防止することができる。第１電圧値を、低電圧誤動作防止回路によって制御される回路が、非起動状態から起動状態へと移行可能な電圧の下限に設定し、第２電圧値を、非起動状態から起動状態への移行は不可能であるが、動作は可能である電圧の下限に対応して設定してもよい。
【００１９】
ある態様において、電圧制御部は、比較信号が所定レベル、すなわち、しきい値電圧より入力電圧の方が高い状態を示すレベルであって、かつ起動信号により起動が指示された状態において、所定の第１レベルとなる論理信号を出力する論理回路を含んでもよい。論理信号が第１レベルのとき、しきい値電圧を第２電圧値に設定し、論理信号が第１レベルと異なる第２レベルのとき、しきい値電圧を第１電圧値に設定してもよい。
【００２０】
ある態様において、電圧制御部は、比較信号および起動信号の論理値に応じて、電圧比較部におけるしきい値電圧がヒステリシスを有する状態と、ヒステリシスを有さない状態と、を切り換えてもよい。電圧制御部は、入力電圧がしきい値電圧より高い状態において、起動信号により起動が指示されると、しきい値電圧にヒステリシスを設定し、それ以外の状態において、ヒステリシスを解除してもよい。
【００２１】
起動信号は、少なくとも、本低電圧誤動作防止回路が搭載される機器の電源キーの状態に応じた信号であってもよい。また、起動信号は、少なくとも、本低電圧誤動作防止回路が搭載される機器の電池が、充電中か否かの状態に応じた信号であってもよい。起動信号は、少なくとも、本低電圧誤動作防止回路が搭載される機器が備えるコネクタの接続状態に応じた信号であってもよい。
【００２２】
本発明の別の態様は、電源電圧を安定化して、負荷に供給する電源回路である。この電源回路は、電源電圧を安定化し、負荷に供給するレギュレータ回路と、電源電圧を入力電圧として監視し、レギュレータ回路のオンオフのシーケンスを制御する上述のいずれかの態様の低電圧誤動作防止回路と、を備える。
【００２３】
この態様によると、適切に低電圧状態を検出して、レギュレータ回路のオンオフを制御することができ、レギュレータ回路に接続される負荷を正常に駆動することができる。
【００２４】
ある態様において、上述の電源回路は、レギュレータ回路と、低電圧誤動作防止回路と、はひとつの半導体基板上に一体集積化されてもよい。「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。電源回路を１つのＬＳＩとして集積化することにより、回路面積を削減することができるとともに、電源回路の使用者は、内部での低電圧誤動作防止に関するシーケンスを意識する必要がなくなる。
【００２５】
本発明のさらに別の態様は、電子機器である。この電子機器は、電池と、電池の電圧を安定化して負荷に供給する上述の電源回路と、を備える。
この態様によると、電池の電圧が充放電に応じて変動した場合にも、適切に低電圧誤動作防止を行うことが可能となる。
【００２６】
本発明のさらに別の態様は、低電圧誤動作防止方法である。この方法は、入力電圧を監視し、当該入力電圧が所定の条件を満たすとき、所定の起動シーケンスを実行する低電圧誤動作防止方法であって、入力電圧を、所定のしきい値電圧と比較し、入力電圧がしきい値電圧より高いとき、所定レベルの比較信号を生成するステップと、比較信号が所定レベルの状態において、起動シーケンスの実行を指示する起動信号が所定レベルとなると、所定の起動シーケンスを実行するステップと、比較信号および起動信号にもとづき、しきい値電圧を切り換えるステップと、を備える。
【００２７】
ある態様の誤動作防止方法は、比較信号および起動信号の論理値に応じて、しきい値電圧を、第１電圧値と、第１電圧値より低い第２電圧値と、のいずれかに設定するステップを備えてもよい。また、比較信号および起動信号にもとづき、しきい値電圧にヒステリシスを設定する状態と、ヒステリシスを設定しない状態と、を切り換えるステップをさらに備えてもよい。
【００２８】
なお、以上の構成要素の任意の組合せや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【００２９】
本発明に係る低電圧誤動作防止回路によれば、監視電圧の状態に応じて、適切に起動シーケンスを実行することができる。
【発明を実施するための最良の形態】
【００３０】
以下、本発明の実施の形態に係る低電圧誤動作防止回路について、図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。
【００３１】
図２は、実施の形態に係るＵＶＬＯ回路１０の構成を示す回路図である。また、図３は、図２のＵＶＬＯ回路１０が好適に使用される電源回路１００および電子機器１０００全体のブロック図である。まず、図３を参照して、電子機器１０００全体の構成について説明する。電子機器１０００は、たとえば携帯電話端末や、ＰＤＡ、ノート型ＰＣなどの電池駆動型の情報端末機器である。電子機器１０００は、電源回路１００、電池２００、ＣＰＵ３００を備える。
【００３２】
ＣＰＵ３００は、電子機器１０００全体を制御し、さまざまな演算処理を実行するプロセッサであって、電源回路１００により供給される電源電圧Ｖｄｄ１〜Ｖｄｄ３によって駆動される。以下、電源電圧Ｖｄｄ１〜Ｖｄｄ３を、単に電源電圧Ｖｄｄともいう。ＣＰＵ３００は、高効率動作のため、回路ブロックごとに、異なる電源電圧で動作するように構成されており、また電力供給も個別にオンオフできるように構成される。たとえば、電源電圧Ｖｄｄ１〜Ｖｄｄ３は、それぞれ、コアブロック、メモリブロック、入出力（Ｉ／Ｏ）ブロックへと供給される。また、ＣＰＵ３００には、電源回路１００からリセット信号ＲＳＴが入力される。リセット信号ＲＳＴは、電源回路１００から、ＣＰＵ３００に対して、電源電圧Ｖｄｄの供給が完了した旨を通知し、あるいは低電圧状態を通知する信号である。
【００３３】
実際には、電源回路１００により駆動される負荷は、ＣＰＵ３００に限定されるものではなく、これに代えて、あるいはこれに加えて、その他のＤＳＰや、発光ダイオードなどが駆動されてもよい。
【００３４】
電池２００は、Ｌｉイオン電池などの２次電池であって、２Ｖから４．２Ｖ程度の電池電圧Ｖｂａｔを出力する。電池電圧Ｖｂａｔは、電力消費によって低下していくとともに、充電によって上昇する。
【００３５】
電源回路１００は、入出力用の端子として、電池端子１０２、リセット端子１０４、電源端子１０６、１０８、１１０、ＡＣ端子１１２を備える。電池端子１０２には、電池２００が接続される。リセット端子１０４、電源端子１０６、１０８、１１０は、いずれもＣＰＵ３００と接続される。ＡＣ端子１１２は、外部の電源回路に接続される。外部の電源回路は、たとえば、商用交流電圧を、直流電圧に変換するいわゆるＡＣアダプタである。
【００３６】
ＣＰＵ３００に供給される電源電圧Ｖｄｄは、２Ｖ、あるいはそれ以下の所定電圧に安定化されている必要がある。一方で、電池２００の電池電圧Ｖｂａｔは、２Ｖ〜４．２Ｖ程度である。そこで、電源回路１００は、電池２００から供給される電池電圧Ｖｂａｔを降圧し、電池電圧Ｖｂａｔの値によらない一定値に安定化して、ＣＰＵ３００へと供給する。
【００３７】
電源回路１００は、ＵＶＬＯ回路１０、第１レギュレータ回路３０、第２レギュレータ回路３２、第３レギュレータ回路３４、充電回路４０を備える。充電回路４０には、ＡＣ端子１１２にＡＣアダプタが接続されると、直流電圧Ｖｅｘｔが供給される。このとき、充電回路４０は、電池２００に充電電流を供給して、電池２００を４．２Ｖ程度まで充電する。
【００３８】
第１レギュレータ回路３０、第２レギュレータ回路３２、第３レギュレータ回路３４には、電池端子１０２を介して電池電圧Ｖｂａｔが供給される。第１レギュレータ回路３０、第２レギュレータ回路３２、第３レギュレータ回路３４は、リニアレギュレータであって、それぞれ、電池電圧Ｖｂａｔを降圧して、安定化された電源電圧Ｖｄｄ１〜Ｖｄｄ３を出力し、電源端子１０６、１０８、１１０を介してＣＰＵ３００へと出力する。
【００３９】
ＵＶＬＯ回路１０は、入力電圧としての電池電圧Ｖｂａｔが入力されるとともに、電子機器１０００の電源キーのオン、オフ状態に応じてレベルが変動するパワーオン信号（以下、起動信号ともいう）ＰＷＲ＿ＯＮが入力されている。パワーオン信号ＰＷＲ＿ＯＮは、電子機器１０００の起動を指示する信号であるため、以下、起動信号ともいう。
【００４０】
ＵＶＬＯ回路１０は、電池電圧Ｖｂａｔを監視し、監視される電池電圧Ｖｂａｔが所定の条件を満たすか否かを判定する。そして、ＵＶＬＯ回路１０は、電池電圧Ｖｂａｔが所定の条件を満たした状態において、起動信号ＰＷＲ＿ＯＮがハイレベルとなると、所定のシーケンスを実行する。本実施の形態において、ＵＶＬＯ回路１０は、電池電圧Ｖｂａｔが、予め決められたしきい値電圧よりも高いとき、第１レギュレータ回路３０、第２レギュレータ回路３２、第３レギュレータ回路３４を順番に起動し、起動が完了すると、ＣＰＵ３００に対してリセット信号ＲＳＴを出力する。
【００４１】
ＵＶＬＯ回路１０から、第１レギュレータ回路３０、第２レギュレータ回路３２、第３レギュレータ回路３４には、それぞれ第１シーケンス信号ＳＥＱ１、第２シーケンス信号ＳＥＱ２、第３シーケンス信号ＳＥＱ３が出力されている。ＵＶＬＯ回路１０は、起動可能な状態となると、第１シーケンス信号ＳＥＱ１〜第３シーケンス信号ＳＥＱ３を順にハイレベルに切り換える。第１レギュレータ回路３０〜第３レギュレータ回路３４は、ハイレベルのシーケンス信号ＳＥＱ１〜ＳＥＱ３が入力されると、安定化動作を開始し、電源電圧Ｖｄｄ１〜Ｖｄｄ３を出力する。
【００４２】
以下、図２に戻り、ＵＶＬＯ回路１０の構成および動作を詳細に説明する。ＵＶＬＯ回路１０は、電圧比較部２０、シーケンス回路１６、電圧制御部１８を備える。
【００４３】
電圧比較部２０は、入力電圧としての電池電圧Ｖｂａｔを、所定のしきい値電圧Ｖｔｈと比較し、Ｖｂａｔ＞ＶｔｈのときハイレベルとなるＵＶＬＯ信号（以下、比較信号ともいう）Ｓ＿ＵＶＬＯを出力する。電圧比較部２０におけるしきい値電圧Ｖｔｈは、電源回路１００の状態に応じて適宜切り換えられる。なお、電圧比較部２０は、電池電圧Ｖｂａｔを直接、しきい値電圧Ｖｔｈと比較してもよいし、抵抗などによって分圧して、しきい値電圧Ｖｔｈと比較してもよい。本実施の形態では、直接比較するものとする。
【００４４】
本実施の形態において、電圧比較部２０は、可変電圧源１２、コンパレータ１４を含む。可変電圧源１２は、可変電圧源であって、所定のしきい値電圧Ｖｔｈを生成する。本実施の形態において、しきい値電圧Ｖｔｈは、第１電圧値Ｖｔｈ１と、第１電圧値Ｖｔｈ１より低く設定される第２電圧値Ｖｔｈ２が切り替え可能に構成される。ここで、第１電圧値Ｖｔｈ１は、ＣＰＵ３００が、動作可能であって、さらに、非起動状態から起動状態へと移行可能な電圧より高く設定される。一方、第２電圧値Ｖｔｈ２は、ＣＰＵ３００が、非起動状態から起動状態への移行は不可能であるが、動作は可能である電圧より高く設定される。この条件で第１、第２電圧値を設定すると、Ｖｔｈ１＞Ｖｔｈ２となる。第１電圧値Ｖｔｈ１、第２電圧値Ｖｔｈ２は、ＣＰＵ３００が安定に動作可能な電圧に応じて適宜設定すればよく、たとえば、Ｖｔｈ１＝２．４Ｖ、Ｖｔｈ２＝２．８Ｖに設定される。
【００４５】
コンパレータ１４には、入力電圧としての電池電圧Ｖｂａｔと、可変電圧源１２により生成されるしきい値電圧Ｖｔｈが入力される。コンパレータ１４は、電池電圧Ｖｂａｔを、しきい値電圧Ｖｔｈと比較し、Ｖｂａｔ＞Ｖｔｈのときハイレベルとなる比較信号Ｓ＿ＵＶＬＯを出力する。比較信号Ｓ＿ＵＶＬＯは、シーケンス回路１６および電圧制御部１８へと出力される。
【００４６】
シーケンス回路１６は、コンパレータ１４から出力される比較信号Ｓ＿ＵＶＬＯと、ＵＶＬＯ回路１０が搭載される電子機器１０００の起動を指示する起動信号ＰＷＲ＿ＯＮと、を受ける。シーケンス回路１６は、ＵＶＬＯ信号Ｓ＿ＵＶＬＯがハイレベル、すなわち、Ｖｂａｔ＞Ｖｔｈを示す状態において、起動信号ＰＷＲ＿ＯＮがハイレベルとなって起動が指示されると、第１シーケンス信号ＳＥＱ１〜第３シーケンス信号ＳＥＱ３を順にハイレベルとし、その後リセット信号ＲＳＴをハイレベルとする。
【００４７】
電圧制御部１８は、ＵＶＬＯ信号Ｓ＿ＵＶＬＯおよび起動信号ＰＷＲ＿ＯＮにもとづき、可変電圧源１２により生成されるしきい値電圧Ｖｔｈを切り換える。電圧制御部１８は、ＵＶＬＯ信号Ｓ＿ＵＶＬＯおよび起動信号ＰＷＲ＿ＯＮの論理値に応じた論理信号（以下、電圧制御信号Ｓ＿ＶＣＮＴという）を出力する。電圧制御部１８は、ＵＶＬＯ信号Ｓ＿ＵＶＬＯがハイレベルであって、かつ起動信号ＰＷＲ＿ＯＮがハイレベルの状態において、ハイレベルとなる電圧制御信号Ｓ＿ＶＣＮＴを出力する。すなわち、電圧制御信号Ｓ＿ＶＣＮＴは、電池電圧Ｖｂａｔがしきい値電圧Ｖｔｈより高く、かつ、起動が指示された状態において、ハイレベルとなる。本実施の形態において、電圧制御部１８は、論理回路を含んで構成され、ＵＶＬＯ信号Ｓ＿ＵＶＬＯおよび起動信号ＰＷＲ＿ＯＮの論理積を、電圧制御信号Ｓ＿ＶＣＮＴとして出力する。最も簡易には、電圧制御部１８の機能は、ＡＮＤゲートにより実現できる。
【００４８】
電圧制御信号Ｓ＿ＶＣＮＴは、可変電圧源１２へと出力される。可変電圧源１２は、電圧制御信号Ｓ＿ＶＣＮＴがハイレベルのとき、しきい値電圧Ｖｔｈを第２電圧値Ｖｔｈ２に設定し、電圧制御信号Ｓ＿ＶＣＮＴがローレベルのとき、しきい値電圧Ｖｔｈを第１電圧値Ｖｔｈ１に設定する。
【００４９】
以上のように構成された電源回路１００の動作について説明する。図４は、本実施の形態に係るＵＶＬＯ回路１０を含む電源回路１００の起動時の動作状態を示すタイムチャートである。実施の形態に係る電源回路１００の効果は、図４と図１との対比によって、より明確となる。
【００５０】
図４は、上から順に、電池電圧Ｖｂａｔ、しきい値電圧Ｖｔｈ、比較信号Ｓ＿ＵＶＬＯ、起動信号ＰＷＲ＿ＯＮ、電圧制御信号Ｓ＿ＶＣＮＴを示す。
【００５１】
本実施の形態において、しきい値電圧Ｖｔｈは、上述のように、電圧制御信号Ｓ＿ＶＣＮＴに応じて設定され、電圧制御信号Ｓ＿ＶＣＮＴがハイレベルのとき、第２電圧値Ｖｔｈ２に、ローレベルのとき第１電圧値Ｖｔｈ１に設定される。
【００５２】
時刻ｔ０以前において、しきい値電圧Ｖｔｈは、第１電圧値Ｖｔｈ１に設定されている。電池電圧Ｖｂａｔが充電によって上昇し、時刻ｔ０に、Ｖｂａｔ＞Ｖｔｈ１となると、比較信号Ｓ＿ＵＶＬＯがハイレベルとなる。このとき、起動信号ＰＷＲ＿ＯＮはローレベルであるため、電圧制御信号Ｓ＿ＶＣＮＴはローレベルを維持する。
【００５３】
時刻ｔ１に、比較信号Ｓ＿ＵＶＬＯがハイレベルの状態において、起動信号ＰＷＲ＿ＯＮがハイレベルとなると、ＵＶＬＯ回路１０は、第１シーケンス信号ＳＥＱ１〜第３シーケンス信号ＳＥＱ３（不図示）を順にハイレベルとし、ＣＰＵ３００の動作が開始される。
【００５４】
時刻ｔ１に、起動信号ＰＷＲ＿ＯＮがハイレベルとなると、電圧制御信号Ｓ＿ＶＣＮＴもハイレベルとなる。その結果、電圧比較部２０におけるしきい値電圧Ｖｔｈは第２電圧値Ｖｔｈ２に設定される。
【００５５】
その後、時刻ｔ２に起動信号ＰＷＲ＿ＯＮがローレベルとなると、リセット信号ＲＳＴによって、ＣＰＵ３００にその旨を通知し、第１レギュレータ回路３０、第２レギュレータ回路３２、第３レギュレータ回路３４の動作を停止して、ＣＰＵ３００への電源供給を停止する。この時刻ｔ２に、電圧制御信号Ｓ＿ＶＣＮＴがローレベルに遷移し、しきい値電圧Ｖｔｈは第１電圧値Ｖｔｈ１に設定される。その後、電池電圧Ｖｂａｔが低下し始め、第１電圧値Ｖｔｈ１より低くなると、比較信号Ｓ＿ＵＶＬＯはローレベルとなる。
【００５６】
時刻ｔ３〜ｔ４に示すように、電池電圧Ｖｂａｔが放電によって、第１電圧値Ｖｔｈ１と第２電圧値Ｖｔｈ２の間の電圧まで低下する。図１で説明したように、従来のヒステリシスを有するＵＶＬＯ回路では、この状態で起動信号により起動が指示された場合に問題が生じていた。これに対して、本実施の形態に係るＵＶＬＯ回路１０では、図１の問題が解消されている。以下、この点を説明する。
【００５７】
図１、すなわち従来のヒステリシスを有するＵＶＬＯ回路では、一度、電池電圧Ｖｂａｔが第１電圧値Ｖｔｈ１より高くなった後に、Ｖｔｈ２＜Ｖｂａｔ＜Ｖｔｈ１の範囲まで低下した状態では、しきい値電圧Ｖｔｈが、第２電圧値Ｖｔｈ２に保持され続けるため、比較信号Ｓ＿ＵＶＬＯはハイレベルを維持し続けた。
【００５８】
一方、本実施の形態に係るＵＶＬＯ回路１０では、図４に示すように、この状態で比較信号Ｓ＿ＵＶＬＯはローレベルとなっている。このとき、時刻ｔ５に起動信号ＰＷＲ＿ＯＮがハイレベルとなっても、Ｖｂａｔ＜Ｖｔｈとなっているため、シーケンス回路１６は、起動シーケンスを実行しない。
【００５９】
時刻ｔ６に、電池電圧Ｖｂａｔが第１電圧値Ｖｔｈ１より高くなると、比較信号Ｓ＿ＵＶＬＯがハイレベルとなる。比較信号Ｓ＿ＵＶＬＯがハイレベルとなると、電圧制御信号Ｓ＿ＶＣＮＴがハイレベルとなり、しきい値電圧Ｖｔｈが第２電圧値Ｖｔｈ２に設定される。その後、電池電圧Ｖｂａｔが低下し、時刻ｔ７に第２電圧値Ｖｔｈ２を下回ると、比較信号Ｓ＿ＵＶＬＯがローレベルとなる。このとき、時刻ｔ２と同様に、ＵＶＬＯ回路１０は終了シーケンスを実行し、ＣＰＵ３００に対する電力供給を停止する。
【００６０】
また、時刻ｔ７に比較信号Ｓ＿ＵＶＬＯがローレベルとなったことを受けて、電圧制御信号Ｓ＿ＶＣＮＴがローレベルとなり、しきい値電圧Ｖｔｈは、再度、第１電圧値Ｖｔｈ１に設定される。
【００６１】
このように、本実施の形態に係るＵＶＬＯ回路１０によれば、比較信号Ｓ＿ＵＶＬＯに加えて、起動信号ＰＷＲ＿ＯＮも考慮してしきい値電圧Ｖｔｈを設定するため、図１の時刻ｔ５のように、電池電圧Ｖｂａｔが、第１電圧値Ｖｔｈ１より低い状態で、起動シーケンスが実行されるのを防止することができる。さらに、ＵＶＬＯ回路１０によれば、電池電圧Ｖｂａｔが第１電圧値Ｖｔｈ１より高くなる時刻ｔ６を待って、直ちに起動シーケンスを実行するため、ＣＰＵ３００を確実に起動することができる。
【００６２】
本実施の形態に係るＵＶＬＯ回路１０の動作は、別の観点から、以下のように把握することも可能である。図４の時刻ｔ４以降に着目すると、Ｖｂａｔ＞Ｖｔｈ１で比較信号Ｓ＿ＵＶＬＯがハイレベルに遷移し（時刻ｔ６）、Ｖｂａｔ＜Ｖｔｈ２で比較信号Ｓ＿ＵＶＬＯがローレベルに遷移している（時刻ｔ７）。このことは、しきい値電圧Ｖｔｈにヒステリシスが設定されていることを意味する。一方、時刻、ｔ０〜ｔ３の期間に着目すると、Ｖｂａｔ＞Ｖｔｈ１で比較信号Ｓ＿ＵＶＬＯがハイレベルに遷移し（時刻ｔ０）、Ｖｂａｔ＜Ｖｔｈ１で比較信号Ｓ＿ＵＶＬＯがローレベルに遷移している（時刻ｔ２）。このことは、しきい値電圧Ｖｔｈのヒステリシスが解除されていることを意味する。
【００６３】
したがって、電圧制御部１８は、比較信号および前記起動信号の論理値に応じて、しきい値電圧Ｖｔｈがヒステリシスを有する状態と、ヒステリシスを有さない状態と、を切り換えていると把握することも可能である。より具体的には、電圧制御部１８は、比較信号Ｓ＿ＵＶＬＯがハイレベルであって、かつ起動信号ＰＷＲ＿ＯＮにより起動が指示されている状態、すなわち電圧制御信号Ｓ＿ＶＣＮＴがハイレベルの状態において、しきい値電圧Ｖｔｈにヒステリシスを設定し、それ以外の状態、すなわち、電圧制御信号Ｓ＿ＶＣＮＴがローレベルの状態において、第２電圧値Ｖｔｈ２を無効化して、ヒステリシスを解除している。
【００６４】
さらに、この観点から、図２の回路を見直すと、以下の変形例も可能である。電圧比較部２０は、起動信号ＰＷＲ＿ＯＮおよび比較信号Ｓ＿ＵＶＬＯの論理値に応じて、ヒステリシスが設定された状態と、解除された状態が切り替え可能に構成されていればよい。したがって、可変電圧源１２を、固定電圧を出力する基準電圧源として構成するとともに、コンパレータ１４をヒステリシスコンパレータとして構成する。たとえば、ヒステリシスコンパレータは、一般的なコンパレータに、正帰還を施すことにより実現できる。電圧制御部１８は、この正帰還をオンオフすることにより、ヒステリシスのオン、オフを切り換えてもよい。この場合においても、図２の回路と同様の作用、効果を得ることが可能である。
【００６５】
なお、上述のように、ＵＶＬＯ回路１０は、時刻ｔ１および時刻ｔ６に、所定の起動シーケンスを開始し、時刻ｔ２および時刻ｔ７に、終了シーケンスを実行する。ここで、時刻ｔ１および時刻ｔ６は、電圧制御信号Ｓ＿ＶＣＮＴのポジエッジに対応し、時刻ｔ２および時刻ｔ７は、電圧制御信号Ｓ＿ＶＣＮＴのネガエッジに対応する。したがって、シーケンス回路１６は、電圧制御信号Ｓ＿ＶＣＮＴを参照して、起動シーケンスおよび終了シーケンスの実行を実現してもよい。この意味から、電圧制御信号Ｓ＿ＶＣＮＴを、シーケンス制御信号ＳＥＱ＿ＯＮと呼んでもよい。図５は、ＵＶＬＯ回路の別の構成例を示す回路図である。図５の論理回路２２は、図２の電圧制御部１８に対応する。論理回路２２の出力は、電圧制御信号Ｓ＿ＶＣＮＴとして電圧比較部２０へと入力されるとともに、シーケンス制御信号ＳＥＱ＿ＯＮとしてシーケンス回路１６へと入力される。シーケンス回路１６は、シーケンス制御信号ＳＥＱ＿ＯＮがハイレベルとなると、起動シーケンスを実行し、ローレベルとなると終了シーケンスを実行する。図５のＵＶＬＯ回路１０ａによっても、図２の回路と同様の作用効果を得ることができる。
【００６６】
実施の形態にもとづき、本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎないことはいうまでもなく、実施の形態には、請求の範囲に規定された本発明の思想を離脱しない範囲において、多くの変形例や配置の変更が可能であることはいうまでもない。
【００６７】
たとえば、実施の形態では、ＣＰＵ３００に電源電圧を供給するシーケンスを制御する場合について説明したが、本発明はこれに限定されるものではなく、別の回路ブロックに対する起動、終了シーケンスを制御してもよい。
【００６８】
また、電源回路１００の第１レギュレータ回路３０〜第３レギュレータ回路３４は、シリーズレギュレータ（ＬＤＯ：Ｌｏｗ Ｄｒｏｐ Ｏｕｔｐｕｔ）であってもよいし、スイッチングレギュレータであってもよい。また、チャージポンプ回路であってもよい。
【００６９】
さらに、実施の形態に係るＵＶＬＯ回路１０の用途は、電源回路１００に限定されるものではなく、入力電圧を監視して、他の回路ブロックの起動シーケンスを制御するさまざまなアプリケーションに利用することができる。
【００７０】
また、ＵＶＬＯ回路１０により監視される入力電圧は、電池から出力される電圧に限定されず、その他の電圧であってもよい。また、実施の形態では、起動信号として、電源キーの状態に応じた信号ＰＷＲ＿ＯＮであったが、ＵＶＬＯ回路１０は、他の起動信号を参照してもよい。たとえば、他の起動信号としては、電池２００が、充電中か否かの状態に応じた信号であってもよい。これは、たとえば、ＡＣ端子１１２に電圧が供給されているか否かにより判定することができる。また、起動信号は、携帯電話端末などにおいて、ハンドセットなどの外部機器が接続される拡張コネクタの接続状態に応じた信号であってもよい。また、ＵＶＬＯ回路１０は、これらの複数の起動信号を論理演算した結果得られる信号と、比較信号Ｓ＿ＵＶＬＯとにもとづいて、しきい値電圧Ｖｔｈを切り換えてもよい。
【００７１】
また、本実施の形態において、ハイレベル、ローレベルの論理値の設定は一例であって、インバータなどによって適宜反転させることにより自由に変更することが可能である。
【図面の簡単な説明】
【００７２】
【図１】ヒステリシス特性を有するＵＶＬＯ回路の問題点を説明するためのタイムチャートである。
【図２】実施の形態に係るＵＶＬＯ回路の構成を示す回路図である。
【図３】図２のＵＶＬＯ回路が好適に使用される電源回路および電子機器全体のブロック図である。
【図４】図３の電子機器の起動時の動作状態を示すタイムチャートである。
【図５】図２のＵＶＬＯ回路の別の構成例を示す回路図である。
【符号の説明】
【００７３】
１０ ＵＶＬＯ回路、 １２ 可変電圧源、 １４ コンパレータ、 １６ シーケンス回路、 １８ 電圧制御部、 ２０ 電圧比較部、 ３０ 第１レギュレータ回路、 ３２ 第２レギュレータ回路、 ３４ 第３レギュレータ回路、 ４０ 充電回路、 １００ 電源回路、 １０２ 電池端子、 １０４ リセット端子、 １０６ 電源端子、 １０８ 電源端子、 １１０ 電源端子、 １１２ ＡＣ端子、 ２００ 電池、 ３００ ＣＰＵ、 １０００ 電子機器。
【特許請求の範囲】
【請求項１】
入力電圧を監視し、当該入力電圧が所定の条件を満たすとき、所定のシーケンスを実行する低電圧誤動作防止回路であって、
前記入力電圧を、所定のしきい値電圧と比較し、比較信号を出力する電圧比較部と、
前記電圧比較部から出力される前記比較信号と、本低電圧誤動作防止回路が搭載される機器の起動を指示する起動信号と、を受け、前記入力電圧が前記しきい値電圧より高い状態において、前記起動信号により起動が指示されると、所定のシーケンスを実行するシーケンス回路と、
前記比較信号および前記起動信号にもとづき、前記しきい値電圧を切り換える電圧制御部と、
を備えることを特徴とする低電圧誤動作防止回路。
【請求項２】
前記電圧比較部は、
前記しきい値電圧を生成する可変電圧源と、
前記入力電圧を、前記可変電圧源により生成される前記しきい値電圧と比較し、前記入力電圧が前記しきい値電圧より高いとき、所定レベルの比較信号を出力するコンパレータと、
を含み、
前記電圧制御部は、前記可変電圧源により生成されるしきい値電圧を切り換えることを特徴とする請求項１に記載の低電圧誤動作防止回路。
【請求項３】
前記電圧制御部は、前記比較信号および前記起動信号の論理値に応じて、前記しきい値電圧を、第１電圧値と、前記第１電圧値より低い第２電圧値と、のいずれかに設定することを特徴とする請求項２に記載の低電圧誤動作防止回路。
【請求項４】
前記電圧制御部は、前記比較信号が前記所定レベルであって、かつ前記起動信号により起動が指示された状態において、所定の第１レベルとなる論理信号を出力する論理回路を含み、
前記論理信号が前記第１レベルのとき、前記しきい値電圧を前記第２電圧値に設定し、前記論理信号が前記第１レベルと異なる第２レベルのとき、前記しきい値電圧を前記第１電圧値に設定することを特徴とする請求項３に記載の低電圧誤動作防止回路。
【請求項５】
前記電圧制御部は、前記比較信号および前記起動信号の論理値に応じて、前記電圧比較部における前記しきい値電圧がヒステリシスを有する状態と、ヒステリシスを有さない状態と、を切り換えることを特徴とする請求項１に記載の低電圧誤動作防止回路。
【請求項６】
前記電圧制御部は、前記入力電圧が前記しきい値電圧より高い状態において、前記起動信号により起動が指示されると、前記電圧比較部における前記しきい値電圧にヒステリシスを設定し、それ以外の状態において、前記ヒステリシスを解除することを特徴とする請求項５に記載の低電圧誤動作防止回路。
【請求項７】
前記起動信号は、少なくとも、本低電圧誤動作防止回路が搭載される機器の電源キーの状態に応じた信号であることを特徴とする請求項１から６のいずれかに記載の低電圧誤動作防止回路。
【請求項８】
前記起動信号は、少なくとも、本低電圧誤動作防止回路が搭載される機器の電池が、充電中か否かの状態に応じた信号であることを特徴とする請求項１から６のいずれかに記載の低電圧誤動作防止回路。
【請求項９】
前記起動信号は、少なくとも、本低電圧誤動作防止回路が搭載される機器が備えるコネクタの接続状態に応じた信号であることを特徴とする請求項１から６のいずれかに記載の低電圧誤動作防止回路。
【請求項１０】
電源電圧を安定化して、負荷に供給する電源回路であって、
前記電源電圧を安定化し、前記負荷に供給するレギュレータ回路と、
前記電源電圧を入力電圧として監視し、前記レギュレータ回路のオンオフのシーケンスを制御する請求項１から８のいずれかに記載の低電圧誤動作防止回路と、
を備えることを特徴とする電源回路。
【請求項１１】
前記レギュレータ回路と、前記低電圧誤動作防止回路と、がひとつの半導体基板上に一体集積化されたことを特徴とする請求項１０に記載の電源回路。
【請求項１２】
電池と、
前記電池の電圧を安定化して負荷に供給する請求項１０に記載の電源回路と、
を備えることを特徴とする電子機器。
【請求項１３】
入力電圧を監視し、当該入力電圧が所定の条件を満たすとき、所定の起動シーケンスを実行する低電圧誤動作防止方法であって、
前記入力電圧を、所定のしきい値電圧と比較し、前記入力電圧が前記しきい値電圧より高いとき、所定レベルの比較信号を生成するステップと、
前記比較信号が前記所定レベルの状態において、起動シーケンスの実行を指示する起動信号が所定レベルとなると、所定の起動シーケンスを実行するステップと、
前記比較信号および前記起動信号にもとづき、前記しきい値電圧を切り換えるステップと、
を備えることを特徴とする低電圧誤動作防止方法。
【請求項１４】
前記比較信号および前記起動信号の論理値に応じて、前記しきい値電圧を、第１電圧値と、前記第１電圧値より低い第２電圧値と、のいずれかに設定するステップを備えることを特徴とする請求項１３に記載の低電圧誤動作防止方法。
【請求項１５】
前記比較信号および前記起動信号とにもとづき、前記しきい値電圧がヒステリシスを有する状態と、ヒステリシスを有さない状態と、を切り換えるステップをさらに備えることを特徴とする請求項１３に記載の低電圧誤動作防止方法。
【請求項１】
入力電圧を監視し、当該入力電圧が所定の条件を満たすとき、所定のシーケンスを実行する低電圧誤動作防止回路であって、
前記入力電圧を、所定のしきい値電圧と比較し、比較信号を出力する電圧比較部と、
前記電圧比較部から出力される前記比較信号と、本低電圧誤動作防止回路が搭載される機器の起動を指示する起動信号と、を受け、前記入力電圧が前記しきい値電圧より高い状態において、前記起動信号により起動が指示されると、所定のシーケンスを実行するシーケンス回路と、
前記比較信号および前記起動信号にもとづき、前記しきい値電圧を切り換える電圧制御部と、
を備えることを特徴とする低電圧誤動作防止回路。
【請求項２】
前記電圧比較部は、
前記しきい値電圧を生成する可変電圧源と、
前記入力電圧を、前記可変電圧源により生成される前記しきい値電圧と比較し、前記入力電圧が前記しきい値電圧より高いとき、所定レベルの比較信号を出力するコンパレータと、
を含み、
前記電圧制御部は、前記可変電圧源により生成されるしきい値電圧を切り換えることを特徴とする請求項１に記載の低電圧誤動作防止回路。
【請求項３】
前記電圧制御部は、前記比較信号および前記起動信号の論理値に応じて、前記しきい値電圧を、第１電圧値と、前記第１電圧値より低い第２電圧値と、のいずれかに設定することを特徴とする請求項２に記載の低電圧誤動作防止回路。
【請求項４】
前記電圧制御部は、前記比較信号が前記所定レベルであって、かつ前記起動信号により起動が指示された状態において、所定の第１レベルとなる論理信号を出力する論理回路を含み、
前記論理信号が前記第１レベルのとき、前記しきい値電圧を前記第２電圧値に設定し、前記論理信号が前記第１レベルと異なる第２レベルのとき、前記しきい値電圧を前記第１電圧値に設定することを特徴とする請求項３に記載の低電圧誤動作防止回路。
【請求項５】
前記電圧制御部は、前記比較信号および前記起動信号の論理値に応じて、前記電圧比較部における前記しきい値電圧がヒステリシスを有する状態と、ヒステリシスを有さない状態と、を切り換えることを特徴とする請求項１に記載の低電圧誤動作防止回路。
【請求項６】
前記電圧制御部は、前記入力電圧が前記しきい値電圧より高い状態において、前記起動信号により起動が指示されると、前記電圧比較部における前記しきい値電圧にヒステリシスを設定し、それ以外の状態において、前記ヒステリシスを解除することを特徴とする請求項５に記載の低電圧誤動作防止回路。
【請求項７】
前記起動信号は、少なくとも、本低電圧誤動作防止回路が搭載される機器の電源キーの状態に応じた信号であることを特徴とする請求項１から６のいずれかに記載の低電圧誤動作防止回路。
【請求項８】
前記起動信号は、少なくとも、本低電圧誤動作防止回路が搭載される機器の電池が、充電中か否かの状態に応じた信号であることを特徴とする請求項１から６のいずれかに記載の低電圧誤動作防止回路。
【請求項９】
前記起動信号は、少なくとも、本低電圧誤動作防止回路が搭載される機器が備えるコネクタの接続状態に応じた信号であることを特徴とする請求項１から６のいずれかに記載の低電圧誤動作防止回路。
【請求項１０】
電源電圧を安定化して、負荷に供給する電源回路であって、
前記電源電圧を安定化し、前記負荷に供給するレギュレータ回路と、
前記電源電圧を入力電圧として監視し、前記レギュレータ回路のオンオフのシーケンスを制御する請求項１から８のいずれかに記載の低電圧誤動作防止回路と、
を備えることを特徴とする電源回路。
【請求項１１】
前記レギュレータ回路と、前記低電圧誤動作防止回路と、がひとつの半導体基板上に一体集積化されたことを特徴とする請求項１０に記載の電源回路。
【請求項１２】
電池と、
前記電池の電圧を安定化して負荷に供給する請求項１０に記載の電源回路と、
を備えることを特徴とする電子機器。
【請求項１３】
入力電圧を監視し、当該入力電圧が所定の条件を満たすとき、所定の起動シーケンスを実行する低電圧誤動作防止方法であって、
前記入力電圧を、所定のしきい値電圧と比較し、前記入力電圧が前記しきい値電圧より高いとき、所定レベルの比較信号を生成するステップと、
前記比較信号が前記所定レベルの状態において、起動シーケンスの実行を指示する起動信号が所定レベルとなると、所定の起動シーケンスを実行するステップと、
前記比較信号および前記起動信号にもとづき、前記しきい値電圧を切り換えるステップと、
を備えることを特徴とする低電圧誤動作防止方法。
【請求項１４】
前記比較信号および前記起動信号の論理値に応じて、前記しきい値電圧を、第１電圧値と、前記第１電圧値より低い第２電圧値と、のいずれかに設定するステップを備えることを特徴とする請求項１３に記載の低電圧誤動作防止方法。
【請求項１５】
前記比較信号および前記起動信号とにもとづき、前記しきい値電圧がヒステリシスを有する状態と、ヒステリシスを有さない状態と、を切り換えるステップをさらに備えることを特徴とする請求項１３に記載の低電圧誤動作防止方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図２】
【図３】
【図４】
【図５】
【公開番号】特開２００７−３０６６４８（Ｐ２００７−３０６６４８Ａ）
【公開日】平成１９年１１月２２日（２００７．１１．２２）
【国際特許分類】
【出願番号】特願２００６−１２９８６６（Ｐ２００６−１２９８６６）
【出願日】平成１８年５月９日（２００６．５．９）
【出願人】（０００１１６０２４）ローム株式会社 (3,539)
【Ｆターム（参考）】
【公開日】平成１９年１１月２２日（２００７．１１．２２）
【国際特許分類】
【出願日】平成１８年５月９日（２００６．５．９）
【出願人】（０００１１６０２４）ローム株式会社 (3,539)
【Ｆターム（参考）】
[ Back to top ]