信号処理装置、及び信号伝送方法
【課題】バスシステムにおいて伝送遅延による受信不良を回避することが可能な信号処理装置を提供すること。
【解決手段】第１のバスに接続されたマスター機器から供給されるクロックと、当該クロックに同期して前記マスター機器から送信されるデータとを受信するマスター側受信部と、前記第１のバスとは異なる第２のバスに接続されたスレーブ機器に対し、前記マスター側受信部により受信されたクロック及びデータを送信するスレーブ側送信部と、前記スレーブ側送信部により送信されたクロックに同期して前記スレーブ機器から送信されたデータを受信してバッファに格納するスレーブ側受信部と、前記マスター側受信部によりクロック及びデータが受信されるタイミングで、当該クロックに同期して前記バッファに格納されているデータを前記マスター機器に送信するマスター側送信部と、を備える、信号処理装置が提供される。
【解決手段】第１のバスに接続されたマスター機器から供給されるクロックと、当該クロックに同期して前記マスター機器から送信されるデータとを受信するマスター側受信部と、前記第１のバスとは異なる第２のバスに接続されたスレーブ機器に対し、前記マスター側受信部により受信されたクロック及びデータを送信するスレーブ側送信部と、前記スレーブ側送信部により送信されたクロックに同期して前記スレーブ機器から送信されたデータを受信してバッファに格納するスレーブ側受信部と、前記マスター側受信部によりクロック及びデータが受信されるタイミングで、当該クロックに同期して前記バッファに格納されているデータを前記マスター機器に送信するマスター側送信部と、を備える、信号処理装置が提供される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、信号処理装置、及び信号伝送方法に関する。
【背景技術】
【０００２】
携帯電話やノート型のパーソナルコンピュータ（以下、ノートＰＣ）等の情報処理装置は、ユーザが操作する本体部分と、情報が表示される表示部分とを接続するヒンジ部分に可動部材が用いられていることが多い。ところが、ヒンジ部分には多数の信号線や電力線が配線されている。そのため、配線の信頼性を維持する観点から、ヒンジ部分を通る信号線の数を極力減らす工夫が求められている。こうした理由から、最近では、本体部分と表示部分との間で行われるデータ伝送にパラレル伝送方式を用いずに、信号線の本数を減らすことが可能なシリアル伝送方式を用いることが好ましいとされている。なお、下記の特許文献１には、シリアルデータをＡＭＩ（Ａｌｔｅｒｎａｔｅ Ｍａｒｋ Ｉｎｖｅｒｓｉｏｎ）符号に符号化し、シリアル伝送方式で伝送する技術が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平３−１０９８４３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本体部分と表示部分との間でデータのシリアル伝送を実現するには、ヒンジ部分を通るシリアル信号線のデータ入力端にパラレルデータをシリアル化するためのシリアライザを設ける必要がある。さらに、シリアル信号線のデータ出力端にシリアルデータをパラレル化するためのデシリアライザを設ける必要がある。そして、シリアル伝送方式で双方向伝送を実現するためには、シリアル信号線のデータ入出力端にシリアライザ及びデシリアライザを設ける必要がある。そのため、シリアル伝送方式で本体部分と表示部分との間のデータ伝送を行う情報処理装置には、シリアル信号線のデータ入出力端にシリアライザ／デシリアライザ（以下、ＳＥＲＤＥＳと表記する場合がある。）が設けられる。
【０００５】
一方、本体部分又は表示部分の内部にあるデバイス間は、例えば、複数のシリアルバスにより接続されている。そして、これら複数のシリアルバスを利用してデータやクロックが伝送される。シリアルバスによる接続方式としては、例えば、ＳＰＩ（Ｓｅｒｉａｌ Ｐｅｒｉｐｈｅｒａｌ Ｉｎｔｅｒｆａｃｅ）方式やＩ２Ｃ（Ｉｎｔｅｒ−Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）方式等が知られている。これらの方式は、バスシステムの中でマスターデバイスとスレーブデバイスとを定義し、マスターデバイスが供給するクロックに同期してスレーブデバイスがデータを伝送するというモデルを採用している。これらの方式を用いると、デバイス間のデータ伝送を数本程度のシリアルバスにより実現できるため、筐体の小さい電子機器において広く利用されている。
【０００６】
しかし、シリアライザ／デシリアライザを用いて本体部分と表示部分との間のシリアル伝送を行う情報処理装置においては、例えば、本体部分にあるマスターデバイスと表示部分にあるスレーブデバイスとの間でデータの送受信を行う際に遅延が生じてしまう。そのため、マスターデバイスが送信したデータに対してスレーブデバイスが応答する場合、遅延によりスレーブデバイスから送信される応答信号がクロックからずれてしまう。その結果、マスターデバイスはスレーブデバイスから応答信号を正しく受信することが困難になり、データの伝送が失敗してしまう。
【０００７】
また、上記の例ではシリアライザ／デシリアライザが遅延の要因とされていたが、シリアライザ／デシリアライザ以外にも遅延の原因となりうる要素は存在する。そこで、伝送路においてクロックの同期が乱れる程度に遅延する要素が存在しても、その遅延による影響を受けずに応答信号がマスターデバイスに伝送されるようにする信号伝送方法が求められている。特に、既存のシリアルバスによる接続方式の枠組みを維持したまま、遅延要素となりうるデバイスに対して改良を加えることにより、遅延による影響を受けずに応答信号がマスターデバイスに伝送されるようにする技術が求められている。
【０００８】
そこで、本発明は、上記問題に鑑みてなされたものであり、本発明の目的とするところは、バスシステムに遅延要素が含まれていたとしても、その遅延要素を介して伝送される信号及びその応答信号を正しく伝送することが可能な、新規かつ改良された信号処理装置、及び信号伝送方法を提供することにある。
【課題を解決するための手段】
【０００９】
上記課題を解決するために、本発明のある観点によれば、第１のバスに接続されたマスター機器から供給されるクロックと、当該クロックに同期して前記マスター機器から送信されるデータとを受信するマスター側受信部と、前記第１のバスとは異なる第２のバスに接続されたスレーブ機器に対し、前記マスター側受信部により受信されたクロック及びデータを送信するスレーブ側送信部と、前記スレーブ側送信部により送信されたクロックに同期して前記スレーブ機器から送信されたデータを受信してバッファに格納するスレーブ側受信部と、前記マスター側受信部によりクロック及びデータが受信されるタイミングで、当該クロックに同期して前記バッファに格納されているデータを前記マスター機器に送信するマスター側送信部と、を備える、信号処理装置が提供される。
【００１０】
また、前記第２のバスには、複数の前記スレーブ機器が接続されており、前記バッファは、前記スレーブ機器毎に設けられており、前記スレーブ側受信部は、送信元の前記スレーブ機器に対応するバッファに対し、当該スレーブ機器から受信したデータを格納し、前記マスター側送信部は、前記マスター側受信部により受信されたデータの送信先となる前記スレーブ機器に対応するバッファに格納されているデータを前記マスター機器に送信するように構成されていてもよい。
【００１１】
また、前記信号処理装置は、シリアル伝送路により接続された第１及び第２のモジュールにより形成されており、前記スレーブ側送信部は、前記マスター側受信部により受信されたクロック及びデータをシリアル化してシリアル信号を生成し、当該シリアル信号を前記シリアル伝送路を通じて送信する、前記第１のモジュールに設けられたシリアライザと、前記シリアル伝送路を通じて送信されたシリアル信号を受信して前記クロック及びデータを復元する、前記第２のモジュールに設けられたデシリアライザと、を含み、前記スレーブ側受信部は、前記スレーブ機器から送信されたデータをシリアル化してシリアル信号を生成し、当該シリアル信号を前記シリアル伝送路を通じて送信する、前記第２のモジュールに設けられたシリアライザと、前記シリアル伝送路を通じて送信されたシリアル信号を受信して前記データを復元する、前記第１のモジュールに設けられたデシリアライザと、を含むように構成されていてもよい。
【００１２】
また、前記第１及び第２のバスは、ＳＰＩ方式のシリアルバスであってもよい。
【００１３】
また、前記マスター側送信部は、前記バッファにデータが格納されていない場合、所定のダミーデータを前記マスター機器に送信するように構成されていてもよい。
【００１４】
また、前記第１のモジュールは、少なくとも表示データを出力する演算処理部をさらに有し、前記第２のモジュールは、入力された表示データを表示する表示部をさらに有し、前記第１のモジュールに設けられたシリアライザは、前記演算処理部から出力された表示データ及びクロックをシリアル化して送信し、前記第２のモジュールに設けられたデシリアライザは、前記シリアル伝送路を通じて送信されたシリアル信号を受信し、前記クロック及び表示データを復元して前記表示部に入力するように構成されていてもよい。
【００１５】
また、前記信号処理装置は、無線伝送路により接続された第１及び第２のモジュールにより形成されており、前記スレーブ側送信部は、前記マスター側受信部により受信されたクロック及びデータを無線信号に変換し、前記無線伝送路を通じて送信する、前記第１のモジュールに設けられた無線送信部と、前記無線伝送路を通じて送信された無線信号を受信して前記クロック及びデータを復元する、前記第２のモジュールに設けられた無線受信部と、を含み、前記スレーブ側受信部は、前記スレーブ機器から送信されたデータを無線信号に変換し、前記無線伝送路を通じて送信する、前記第２のモジュールに設けられた無線送信部と、前記無線伝送路を通じて送信された無線信号を受信して前記データを復元する、前記第１のモジュールに設けられた無線受信部と、を含むように構成されていてもよい。
【００１６】
また、上記課題を解決するために、本発明の別の観点によれば、第１のバスに接続されたマスター機器から供給されるクロックと、当該クロックに同期して前記マスター機器から送信されるデータとを受信するマスター側受信ステップと、前記第１のバスとは異なる第２のバスに接続されたスレーブ機器に対し、前記マスター側受信ステップで受信されたクロック及びデータを送信するスレーブ側送信ステップと、前記スレーブ側送信ステップで送信されたクロックに同期して前記スレーブ機器から送信されたデータを受信してバッファに格納するスレーブ側受信ステップと、前記マスター側受信ステップでクロック及びデータが受信されるタイミングで、当該クロックに同期して前記バッファに格納されているデータを前記マスター機器に送信するマスター側送信ステップと、を含む、信号伝送方法が提供される。
【００１７】
また、上記課題を解決するために、本発明の別の観点によれば、上記の信号処理装置が備える機能を全て具備した情報処理装置、携帯電話、及び各種電子機器が提供されうる。
【発明の効果】
【００１８】
以上説明したように本発明によれば、バスシステムに遅延要素が含まれていたとしても、その遅延要素を介して伝送される信号及びその応答信号を正しく伝送することが可能になる。
【図面の簡単な説明】
【００１９】
【図１】携帯端末の構造の一例を示す説明図である。
【図２】ＳＰＩ方式に係る携帯端末の構成例を示す説明図である。
【図３】ＳＥＲＤＥＳを用いてヒンジ部の配線数を減らしたＳＰＩ方式に係る携帯端末の構成例を示す説明図である。
【図４】ＳＥＲＤＥＳによる信号伝送方法を示す説明図である。
【図５】ＳＰＩ方式のバスシステムにおいて伝送される信号の構成例を示す説明図である。
【図６】ＳＥＲＤＥＳによる伝送遅延を説明するための説明図である。
【図７】ＳＥＲＤＥＳによる伝送遅延を説明するための説明図である。
【図８】ＳＥＲＤＥＳによる伝送遅延を説明するための説明図である。
【図９】本発明の一実施形態に係る携帯端末の構成例を示す説明図である。
【図１０】本実施形態に係る携帯端末が有するＳＥＲＤＥＳの構成例を示す説明図である。
【図１１】本実施形態に係る信号伝送方法の一例を示す説明図である。
【図１２】本実施形態に係る携帯端末の動作を示す説明図である。
【図１３】本実施形態に係る携帯端末の動作を示す説明図である。
【図１４】本実施形態の一変形例に係る携帯端末の構成例を示す説明図である。
【図１５】本実施形態の一変形例に係るブリッジ機器の構成例を示す説明図である。
【発明を実施するための形態】
【００２０】
以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
【００２１】
［説明の流れについて］
ここで、以下に記載する本発明の実施形態に関する説明の流れについて簡単に述べる。まず、図１を参照しながら、携帯端末の構造について説明する。次いで、図２を参照しながら、デバイス間をＳＰＩバスにより接続した携帯端末の構成について説明する。次いで、図３、図４を参照しながら、ヒンジ部の配線を通る信号をシリアル化して伝送する機構を採用した携帯端末の構成について説明する。次いで、図５〜図８を参照しながら、ＳＥＲＤＥＳによる伝送遅延について説明する。
【００２２】
次いで、図９、図１０を参照しながら、本実施形態に係る携帯端末１００の構成について説明する。次いで、図１１〜図１３を参照しながら、本実施形態に係る信号伝送方法について説明する。次いで、図１４を参照しながら、本実施形態の一変形例（第１変形例）に係る携帯端末１００の構成について説明する。次いで、図１５を参照しながら、本実施形態の一変形例（第２変形例）に係るブリッジ機器２００の構成について説明する。最後に、本実施形態の技術的思想について纏め、当該技術的思想から得られる作用効果について簡単に説明する。
【００２３】
（説明項目）
１：一般的な携帯端末の構成
１−１：パラレル伝送方式について
１−２：シリアル伝送方式について
１−３：ＳＥＲＤＥＳによる遅延について
２：実施形態
２−１：携帯端末の構成
２−１−１：全体構成
２−１−２：ＳＥＲＤＥＳの機能構成
２−２：信号伝送方法
２−３：（第１変形例）複数スレーブデバイスへの対応
２−４：（第２変形例）ブリッジ機器への応用
３：まとめ
【００２４】
＜１：一般的な携帯端末の構成＞
まず、本発明の実施形態について説明するに先立ち、図１〜図８を参照しながら、一般的な携帯端末の構成、及び一般的な携帯端末が抱える課題について説明する。ここでは説明の都合上、一般的な携帯端末の一例として折り畳み式の携帯電話を想定する。
【００２５】
まず、図１を参照する。図１には、一般的な携帯端末の外形が示されている。図１に示すように、携帯端末は、表示部と、ヒンジ部と、操作部とにより構成されている。表示部には、例えば、ＬＣＤ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）やＥＬＤ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ Ｄｉｓｐｌａｙ）等が搭載されている。以下では、表示部にＬＣＤが搭載されるものとして説明する。また、表示部は、ヒンジ部を介して操作部に接続されている。ヒンジ部は、可動部材により構成されている。そのため、ユーザは、ヒンジ部の可動範囲内で表示部と操作部の相対位置を変更することができる。
【００２６】
また、操作部には、例えば、操作キーが搭載されている。さらに、操作部の内部には、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）やバッテリーが搭載されている。そして、ＣＰＵから出力される一部のデータは、操作部から表示部に伝送される。例えば、表示データは、操作部から表示部に伝送され、表示部に搭載されたＬＣＤに入力される。また、バッテリーから出力される電流は、表示部の電源として操作部から表示部に供給される。このように、操作部から表示部へはデータや電源が伝送される。
【００２７】
また、表示部には、多くの場合、カメラ、センサ、スイッチ、ＲＦアンテナ等、様々なデバイスが搭載されている。そのため、表示部から操作部へも様々なデータが伝送される。これらのデータを伝送するため、ヒンジ部には、複数の信号線が配線される。しかし、ヒンジ部に多くの信号線が配線されると、ヒンジ部の変形に伴って配線が捻れたり、引っ張られたりするため、配線が断線してしまう恐れがある。逆に、配線の断線を避けるためにヒンジ部の可動範囲を抑制すると、表示部と操作部との位置関係を自由に変化させることが難しくなり、ユーザの利便性が低下してしまう。
【００２８】
［１−１：パラレル伝送方式について］
上記の通り、多くの携帯端末には、図２に示すように、操作部側にも表示部側にも多くのデバイスが搭載されている。そして、これらのデバイスの間は、複数本のシリアルバスにより接続されている。シリアルバスによる接続方式としては、例えば、ＳＰＩ方式やＩ２Ｃ方式等が知られている。ここではＳＰＩ方式を例に挙げて説明する。図２に示すように、ＳＰＩ方式の場合、４本のシリアルバス（以下、ＳＰＩバス）を用いてデバイス間でデータのやり取りが行われる。
【００２９】
４本のＳＰＩバスは、ＳＣＫ（Ｓｅｒｉａｌ Ｃｌｏｃｋ）、ＳＳ（Ｓｌａｖｅ Ｓｅｌｅｃｔ）、ＭＯＳＩ（Ｍａｓｔｅｒ Ｏｕｔ Ｓｌａｖｅ Ｉｎ）、ＭＩＳＯ（Ｍａｓｔｅｒ Ｉｎ Ｓｌａｖｅ Ｏｕｔ）と呼ばれる４つの信号を伝送するために用いられる。ＳＰＩバスにより構成されるバスシステムでは、各デバイスにマスター（Ｍａｓｔｅｒ）又はスレーブ（Ｓｌａｖｅ）の属性が割り当てられている。例えば、ＣＰＵはマスターデバイス、操作キー（ＫＥＹ）、赤外線通信デバイス（ＩｒＤＡ）、カメラ、ＬＣＤはスレーブデバイスとして扱われる。このように、１つのＳＰＩバスには、１つのマスターデバイスと、１つ以上のスレーブデバイスとが接続される。
【００３０】
ＳＣＫは、ＳＰＩバスによりデータを伝送するためのクロックであり、マスターデバイスから供給される。また、ＳＳは、マスターデバイスが通信対象のスレーブデバイスを選択するためのデータであり、マスターデバイスから送信される。ＭＯＳＩは、マスターデバイスから送信され、スレーブデバイスにより受信されるデータである。逆に、ＭＩＳＯは、スレーブデバイスから送信され、マスターデバイスにより受信されるデータである。ＭＯＳＩ、ＭＩＳＯは、ＳＣＫに同期して送受信される。
【００３１】
また、ＳＳを伝送するためのＳＰＩバスは、マスターデバイスから個々のスレーブデバイスに独立して配線される。従って、１つのＳＰＩバスに複数のスレーブデバイスが接続されている場合、マスターデバイスには、スレーブデバイスの数だけＳＳ用のＳＰＩバスが接続される。データを送受信する際には、マスターデバイスから１つのＳＳ用のＳＰＩバスがアクティブな状態に遷移され、アクティブなＳＳ用バスに接続されたスレーブデバイスだけがデータを送受信できるようになる。つまり、マスターデバイスは、ＳＳ用のＳＰＩバスをアクティブにすることにより、通信対象のスレーブデバイスを選択することができる。
【００３２】
このように、ＳＰＩ方式においては、少なくとも４本のＳＰＩバスがデータの送受信に必要とされる。さらに、スレーブデバイスの数に応じてＳＳ用のＳＰＩバスが増える。そのため、各ＳＰＩバスにおいてデータをシリアル伝送していても、実際には複数本のＳＰＩバスによりパラレルにデータが伝送されている。
【００３３】
このようにパラレルにＳＰＩバスが配線されていると、図２のように操作部内のマスターデバイスと表示部内のスレーブデバイスとの間でデータの送受信を実現しようとする場合に、ヒンジ部に多数の信号線が配線されることとなってしまう。先に述べた通り、ヒンジ部に多数の信号線を配線すると、ヒンジ部の変形に伴って信号線が断線してしまう危険性がある。そのため、ヒンジ部の配線数を極力低減させる工夫が必要になる。このような問題に対する一つの解決策は、ヒンジ部を通る複数の信号（例えば、ＳＣＫ、ＳＳ、ＭＯＳＩ、ＭＩＳＯ等）をシリアル化することである。
【００３４】
［１−２：シリアル伝送方式について］
ヒンジ部を通る信号をシリアル化するには、図３に示すように、操作部及び表示部の双方にシリアライザ／デシリアライザ（ＳＥＲＤＥＳ（＃１）、ＳＥＲＤＥＳ（＃２））を設ける必要がある。図３のように、シリアライザ／デシリアライザを設け、伝送信号をシリアル化して多重することにより、ヒンジ部を通る信号線を大幅に低減させることができる。例えば、伝送信号をＤＣフリーの符号に符号化し、シリアル化して多重すると共に電源を重畳して伝送することにより、ヒンジ部の配線を１〜２本程度の同軸ケーブルに纏めることが可能になる。
【００３５】
（ＳＥＲＤＥＳの動作）
ここで、図４を参照しながら、シリアライザ／デシリアライザの動作について説明する。なお、操作部側のシリアライザ／デシリアライザをＳＥＲＤＥＳ（＃１）と表記し、表示部側のシリアライザ／デシリアライザをＳＥＲＤＥＳ（＃２）と表記している。図４に示すように、シリアライザ／デシリアライザは、いずれもシリアライザ（ＳＥＲ）と、デシリアライザ（ＤＥＳ）とにより構成される。なお、以下の説明においては、操作部側にマスターデバイスが位置し、表示部側にスレーブデバイスが位置するものとする。
【００３６】
まず、マスターデバイスからＳＣＫ、ＳＳ、ＭＯＳＩが入力されると、ＳＥＲＤＥＳ（＃１）は、シリアライザにより、入力されたＳＣＫ、ＳＳ、ＭＯＳＩをシリアル化して多重し、シリアル伝送信号を生成する。なお、ＳＥＲＤＥＳ（＃１）、ＳＥＲＤＥＳ（＃２）には、シリアル化用にマスターデバイスからＭＣＫが入力されているものとする。ＳＥＲＤＥＳ（＃１）により生成されたシリアル伝送信号は、同軸ケーブルを通じてＳＥＲＤＥＳ（＃２）に伝送される。シリアル伝送信号を受信すると、ＳＥＲＤＥＳ（＃２）は、デシリアライザにより、シリアル伝送信号をパラレル化してＳＣＫ、ＳＳ、ＭＯＳＩを分離し、スレーブデバイスに向けて送信する。
【００３７】
逆に、表示部側のスレーブデバイスからＭＩＳＯを伝送する場合には、スレーブデバイスからＭＩＳＯがＳＥＲＤＥＳ（＃２）に入力される。ＳＥＲＤＥＳ（＃２）に入力されたＭＩＳＯは、シリアライザによりＭＣＫに同期するようにシリアル化され、同軸ケーブルを通じてＳＥＲＤＥＳ（＃１）に伝送される。ＳＥＲＤＥＳ（＃１）では、受信したＭＩＳＯのシリアル信号をＭＣＫに同期してサンプリングし、ＳＣＫに同期してマスターデバイス向けに出力する。このように、シリアライザ／デシリアライザを設けることで、ヒンジ部を通る信号がシリアル化され、ヒンジ部の配線数を低減することができる。
【００３８】
［１−３：ＳＥＲＤＥＳによる遅延について］
しかしながら、ＳＥＲＤＥＳ（＃１）、ＳＥＲＤＥＳ（＃２）の内部で行われる処理により遅延が発生してしまい、スレーブデバイスに到達するＭＯＳＩは、ＳＥＲＤＥＳ（＃１）に入力されたＳＣＫと同期していない。但し、ＳＥＲＤＥＳ（＃２）には、ＭＯＳＩと共にＳＣＫも伝送されており、スレーブデバイスは、ＳＥＲＤＥＳ（＃２）から出力されるＳＣＫに同期してＭＯＳＩを正しく受信することができる。
【００３９】
しかし、ＭＯＳＩに応じてスレーブデバイスから出力されたＭＩＳＯがＳＥＲＤＥＳ（＃２）を経由してＳＥＲＤＥＳ（＃１）から出力される際には遅延が増幅しており、マスターデバイスから供給されるＳＣＫの同期タイミングから大きく外れてしまう。その結果、マスターデバイスは、ＳＥＲＤＥＳ（＃２）、ＳＥＲＤＥＳ（＃１）を経由してスレーブデバイスから伝送されたＭＩＳＯを正しく受信することが難しくなる。
【００４０】
例えば、図５に示すＭＯＳＩ、ＭＩＳＯのやり取りについて考えてみよう。シリアライザ／デシリアライザを経由せず、操作部内のデバイス同士でＭＯＳＩ、ＭＩＳＯを伝送する場合には、図５の通り、ＳＣＫに同期したタイミングでＭＯＳＩ、ＭＩＳＯの送受信が行われる。しかし、シリアライザ／デシリアライザを経由して操作部側から表示部側へと伝送されたＳＳ、ＳＣＫ、ＭＯＳＩには、図６に示すように遅延が生じる。但し、ＳＥＲＤＥＳ（＃２）からの出力をＳＳ’、ＳＣＫ’、ＭＯＳＩ’と表記した。
【００４１】
シリアライザ／デシリアライザによる遅延は、例えば、ＳＥＲＤＥＳ（＃１）においてＭＣＫに同期してＳＳ、ＳＣＫ、ＭＯＳＩをサンプリングする際のサンプリングタイミングにより生じる。また、ＳＥＲＤＥＳ（＃１）、ＳＥＲＤＥＳ（＃２）の内部で行われる処理（例えば、シリアル化、パラレル化、符号化等）により遅延が生じる。但し、ＳＳ’、ＳＣＫ’、ＭＯＳＩ’は、それぞれ同程度に遅延しており、スレーブデバイスがＳＣＫ’に同期してＭＯＳＩ’を受信する分には正しく受信を行うことができる。
【００４２】
しかし、スレーブデバイスがＳＣＫ’に同期してＭＯＳＩを送信すると、ＭＩＳＯは、ＳＥＲＤＥＳ（＃２）により受信された時点で既にＳＣＫから遅延したものとなる。さらに、ＳＥＲＤＥＳ（＃２）により受信されたＭＩＳＯは、図７に示すように、ＳＥＲＤＥＳ（＃２）、ＳＥＲＤＥＳ（＃１）による遅延の影響を受けて伝送され、ＭＩＳＯ’となる。その結果、ＳＥＲＤＥＳ（＃１）から出力されるＭＩＳＯ’は、図８に示すように、ＳＣＫから大きく遅延したものとなる。
【００４３】
このように大きな遅延が発生してしまうと、マスターデバイスにおいてＭＩＳＯを正しく受信することが難しくなる。例えば、図８の例においてＳＣＫの立ち上がりエッジに同期してＭＩＳＯ’をサンプリングした場合には、正しくＭＩＳＯ’を受信することができない。このような理由から、シリアライザ／デシリアライザを経由することにより遅延が生じたとしてもマスターデバイスでＭＩＳＯを正しく受信できるようにする必要がある。
【００４４】
このような課題に対し、例えば、ＭＣＫを十分に高速化し、ＳＣＫを十分に低速化することにより、サンプリングタイミングにより生じる遅延を小さくことが可能になる。しかし、ＭＣＫを高速化すると消費電力が大幅に増大してしまう。また、ヒンジ部を通過する信号の周波数が高まるため、通信電波への電磁干渉（ＥＭＩ）が問題となる。さらに、ＳＣＫを低速化するとＳＰＩバスの伝送速度が低下し、パフォーマンスが大幅に低下してしまう。また、マスターデバイスがシリアライザ／デシリアライザによる遅延を考慮してＭＩＳＯを受信するようにタイミング調整を行う方法も考えられるが、遅延の原因がサンプリングタイミングや処理時間、ＳＥＲＤＥＳ（＃１）とＳＥＲＤＥＳ（＃２）との間の距離にあるため、十分な精度でタイミング調整を行うことは現実的に困難である。
【００４５】
以下、このような課題を解決するための具体的な手段について説明する。
【００４６】
＜２：実施形態＞
本発明の一実施形態について説明する。本実施形態は、シリアライザ／デシリアライザにより遅延が発生したとしても、マスターデバイスにおいて正しくＭＩＳＯを受信できるようにする信号伝送方法を提案するものである。なお、当該信号伝送方法は、ＳＰＩ方式やＩ２Ｃ方式等、既存のバスシステムの枠組みを変更せずに上記の課題を解決するものである。ここでは、説明の都合上、ＳＰＩ方式のバスシステムを前提に説明するが、本実施形態に係る技術の適用範囲はこれに限定されるものではない。
【００４７】
［２−１：携帯端末の構成］
以下、本実施形態に係る携帯端末１００の構成について説明する。
【００４８】
（２−１−１：全体構成）
まず、図９を参照しながら、本実施形態に係る携帯端末１００の全体的な構成について説明する。図９は、本実施形態に係る携帯端末１００の全体的な構成例を示す説明図である。なお、図９には、折り畳み式の携帯電話を模した携帯端末１００の外形が記載されているが、本実施形態に係る技術の適用範囲は、折り畳み式の携帯電話に限定されるものではない。例えば、ノートＰＣ、携帯型ゲーム機、携帯情報端末等、任意の電子機器に対して適用することが可能である。
【００４９】
図９に示すように、携帯端末１００は、表示部１０２と、ヒンジ部１０４と、操作部１０６とにより構成される。表示部１０２と操作部１０６とは、ヒンジ部１０４により接続されている。また、ヒンジ部１０４は可動部材で形成されており、ヒンジ部１０４の可動範囲内において表示部１０２と操作部１０６との位置関係を変更することができる。さらに、ヒンジ部１０４には同軸ケーブルが配線されており、表示部１０２と操作部１０６とが電気的に接続されている。
【００５０】
また、表示部１０２には、シリアライザ／デシリアライザ１５０（ＳＥＲＤＥＳ（＃２））と、スレーブデバイス１５２（ＳＰＩ Ｓｌａｖｅ（３）、ＳＰＩ Ｓｌａｖｅ（３））とが搭載されている。そして、操作部１０６には、シリアライザ／デシリアライザ１２０（ＳＥＲＤＥＳ（＃１））と、マスターデバイス１２２（ＳＰＩ Ｍａｓｔｅｒ）と、スレーブデバイス１２４（ＳＰＩ Ｓｌａｖｅ（１）、ＳＰＩ Ｓｌａｖｅ（２））とが搭載されている。
【００５１】
マスターデバイス１２２としては、例えば、ＣＰＵやベースバンドプロセッサが用いられる。ベースバンドプロセッサは、通信制御やアプリケーションの実行等を行うデバイスである。また、スレーブデバイス１２４、１５２としては、例えば、操作キー、赤外線通信デバイス、カメラデバイス、ディスプレイデバイス等が用いられる。
【００５２】
（マスターデバイス１２２−スレーブデバイス１２４）
ここで、マスターデバイス１２２とスレーブデバイス１２４との間でデータのやり取りが行われる際の動作について説明する。
【００５３】
まず、マスターデバイス１２２により、ＳＳを用いてスレーブデバイス１２４が選択される。マスターデバイス１２２からスレーブデバイス１２４へとデータを伝送する場合、選択されたスレーブデバイス１２４に向けてＳＣＫ、ＭＯＳＩが送信される。一方、スレーブデバイス１２４からマスターデバイス１２２へとデータを伝送する場合、選択されたスレーブデバイス１２４からマスターデバイス１２２に向けてＭＩＳＯが送信される。このとき、スレーブデバイス１２４には、マスターデバイス１２２からＳＣＫが供給されており、ＳＣＫに同期してデータが送信される。
【００５４】
スレーブデバイス１２４は、マスターデバイス１２２と同じ操作部１０６に設けられており、直接ＳＰＩバス１１０に接続されている。そのため、シリアライザ／デシリアライザ１２０、１５０をＳＣＫ、ＭＩＳＯが通ることはない。従って、このケースにおいて、ＳＣＫ、ＭＩＳＯは、シリアライザ／デシリアライザ１２０、１５０により生じる遅延とは無関係である。従って、図５に示すように、ＭＩＳＯ、ＭＯＳＩ共にＳＣＫに同期して伝送される。
【００５５】
その結果、マスターデバイス１２２は、ＳＣＫに同期して正しくＭＩＳＯを受信することができる。また、スレーブデバイス１２４は、ＳＣＫに同期して正しくＭＯＳＩを受信することができる。従って、マスターデバイス１２２と同じ操作部１０６に設けられたスレーブデバイス１２４に対するデータの送受信については、シリアライザ／デシリアライザ１２０、１５０による遅延への対策を講じる必要はない。
【００５６】
（マスターデバイス１２２−スレーブデバイス１５２）
次に、マスターデバイス１２２とスレーブデバイス１５２との間でデータのやり取りが行われる際の動作について説明する。
【００５７】
まず、マスターデバイス１２２により、ＳＳを用いてスレーブデバイス１５２が選択される。但し、スレーブデバイス１５２は表示部１０２に設けられているため、ＳＳはシリアライザ／デシリアライザ１２０に伝送される。さらに、シリアライザ／デシリアライザ１２０には、ＳＣＫ、ＭＯＳＩが伝送される。そして、シリアライザ／デシリアライザ１２０は、ＳＳ、ＳＣＫ、ＭＯＳＩをシリアル化して多重し、シリアル信号を生成する。そして、生成されたシリアル信号は、シリアライザ／デシリアライザ１５０に伝送される。
【００５８】
このとき、シリアライザ／デシリアライザ１２０によるサンプリングタイミングや各種処理等により遅延が発生する。シリアル信号を受信すると、シリアライザ／デシリアライザ１５０は、受信したシリアル信号からＳＳ、ＳＣＫ、ＭＯＳＩを分離する。但し、シリアライザ／デシリアライザ１２０、１５０の各種処理によりＳＳ、ＳＣＫ、ＭＯＳＩに遅延が生じているため、実際には遅延を含むＳＳ’、ＳＣＫ’、ＭＯＳＩ’が得られる。そして、得られたＳＳ’、ＳＣＫ’、ＭＯＳＩ’は、ＳＰＩバス１０８を通じてスレーブデバイス１５２に伝送される。
【００５９】
また、スレーブデバイス１５２からマスターデバイス１２２へとＭＩＳＯを伝送する場合、スレーブデバイス１５２は、シリアライザ／デシリアライザ１２０、１５０を通じて伝送される遅延したＳＣＫ’に同期してＭＩＳＯを送信する。そのため、スレーブデバイス１５２から送信される時点でＭＩＳＯは、ＳＣＫから遅延している。ＭＩＳＯは、シリアライザ／デシリアライザ１５０によりシリアル化されてシリアライザ／デシリアライザ１２０に伝送される。そのため、シリアライザ／デシリアライザ１５０によるサンプリングタイミングや各種処理等によりＭＩＳＯの遅延が増幅してしまう。
【００６０】
また、シリアライザ／デシリアライザ１２０によりパラレル化される際にも遅延が発生し、シリアライザ／デシリアライザ１２０から出力されるＭＩＳＯは、シリアライザ／デシリアライザ１２０、１５０による遅延を含むＭＩＳＯ’となる。ここで、ＭＩＳＯ’をそのままマスターデバイス１２２に伝送すると、マスターデバイス１２２においてＭＩＳＯ’を正しく受信することが難しい。そこで、本実施形態に係るシリアライザ／デシリアライザ１２０は、ＭＩＳＯ’をバッファリングし、マスターデバイス１２２から供給されているＳＣＫに同期して伝送する。
【００６１】
このように、ＭＩＳＯ’をバッファリングしてＳＣＫに同期伝送することにより、マスターデバイス１２２によりＭＩＳＯ’を正しく受信することが可能になる。以下、シリアライザ／デシリアライザ１２０、１５０の機能構成について詳細に説明し、さらに本実施形態に係る信号伝送方法（バッファリング方法）について述べる。
【００６２】
（２−１−２：ＳＥＲＤＥＳの機能構成）
図１０を参照しながら、本実施形態に係るシリアライザ／デシリアライザ１２０、１５０の機能構成について説明する。図１０は、本実施形態に係るシリアライザ／デシリアライザ１２０、１５０の機能構成例を示す説明図である。上記の通り、本実施形態に係る信号伝送方法は、シリアライザ／デシリアライザ１２０、１５０を通じて伝送されるＭＩＳＯをバッファリングすることにより、遅延を含むＭＩＳＯ’をマスターデバイス１２２から供給されるＳＣＫに同期させるというものである。
【００６３】
（シリアライザ／デシリアライザ１２０の構成）
図１０に示すように、シリアライザ／デシリアライザ１２０は、ＳＰＩインターフェース１３０と、ＳＰＩスレーブ機能提供部１３２と、送信部１３４と、ＰＨＹレイヤ機能提供部１３６と、受信部１３８と、バッファ１４０とを有する。なお、シリアライザ／デシリアライザ１２０には、マスターデバイス１２２からシリアル伝送用のクロックＭＣＫが供給されているものとする。
【００６４】
（シリアライザ／デシリアライザ１５０の構成）
また、シリアライザ／デシリアライザ１５０は、ＰＨＹレイヤ機能提供部１６０と、受信部１６２と、ＳＰＩマスタ機能提供部１６４と、ＳＰＩインターフェース１６６と、送信部１６８とを有する。なお、シリアライザ／デシリアライザ１５０には、マスターデバイス１２２からシリアル伝送用のクロックＭＣＫが供給されているものとする。
【００６５】
（動作）
以下、シリアライザ／デシリアライザ１２０、１５０の動作について説明する。シリアライザ／デシリアライザ１２０には、マスターデバイス１２２からＳＰＩインターフェース１３０を通じてＳＣＫ、ＳＳ、ＭＯＳＩが入力される。そして、ＳＰＩインターフェース１３０を通じて入力されたＳＣＫ、ＳＳ、ＭＯＳＩは、ＳＰＩスレーブ機能提供部１３２に入力される。ＳＳがアクティブになると、ＳＣＫ、ＭＯＳＩがマスターデバイス１２２から送信される。ＳＣＫ、ＭＯＳＩが送信されると、ＳＰＩスレーブ機能提供部１３２は、ＳＣＫに同期してＭＯＳＩを受信する。
【００６６】
また、バッファ１４０に格納されたＭＩＳＯが存在する場合、ＳＰＩスレーブ機能提供部１３２は、バッファ１４０からＭＩＳＯを読み出し、ＳＰＩインターフェース１３０を通じてマスターデバイス１２２に伝送する。このとき、ＳＰＩスレーブ機能提供部１３２は、ＳＣＫに同期してＭＩＳＯを伝送する。なお、バッファ１４０に格納されたＭＩＳＯが存在しない場合、ＳＰＩスレーブ機能提供部１３２は、予め決められたダミーデータをＭＩＳＯの代わりにマスターデバイス１２２へと伝送するように構成されていてもよい。
【００６７】
さて、ＳＰＩスレーブ機能提供部１３２により受信されたＭＯＳＩは、ＳＣＫ、ＳＳと共に送信部１３４に入力される。ＳＣＫ、ＳＳ、ＭＯＳＩが入力されると、送信部１３４は、ＰＨＹレイヤ機能提供部１３６を通じてシリアライザ／デシリアライザ１５０にＳＣＫ、ＳＳ、ＭＯＳＩを伝送する。このとき、ＳＣＫ、ＳＳ、ＭＯＳＩは、シリアル化され、多重されてシリアライザ／デシリアライザ１５０に伝送される。
【００６８】
なお、シリアル化により生成されたシリアル信号は符号化された形で伝送されてもよい。例えば、シリアル信号をＤＣフリーの符号に符号化し、ＤＣ電源に重畳して伝送することにより、シリアライザ／デシリアライザ１２０、１５０間の配線数を減らすことができる。また、シリアル化の際、ＭＣＫに同期してＳＣＫ、ＳＳ、ＭＯＳＩがサンプリングされるため、そのサンプリングタイミングによりＳＣＫ、ＳＳ、ＭＯＳＩに遅延が生じる。さらに、シリアライザ／デシリアライザ１２０における各種処理により遅延が生じる。
【００６９】
シリアライザ／デシリアライザ１５０に伝送されたシリアル信号は、ＰＨＹレイヤ機能提供部１６０を通じて受信部１６２により受信される。このとき、シリアル信号は、ＳＣＫ、ＳＳ、ＭＯＳＩに分離されて受信部１６２に入力される。但し、シリアライザ／デシリアライザ１２０、１５０の処理によりＳＣＫ、ＳＳ、ＭＯＳＩに遅延が発生しているため、受信部１６２に入力される信号は、遅延を含むＳＣＫ’、ＳＳ’、ＭＯＳＩ’となる。受信部１６２により受信されたＳＣＫ’、ＳＳ’、ＭＯＳＩ’は、ＳＰＩマスタ機能提供部１６４に入力される。
【００７０】
ＳＣＫ’、ＳＳ’、ＭＯＳＩ’が入力されると、ＳＰＩマスタ機能提供部１６４は、ＳＳ’をアクティブにし、ＳＰＩインターフェース１６６を通じてスレーブデバイス１５２へとＳＣＫ’、ＭＯＳＩ’を送信する。このとき、ＳＰＩマスタ機能提供部１６４は、ＳＣＫ’に同期してＭＯＳＩ’を送信する。そして、スレーブデバイス１５２は、ＳＰＩマスタ機能提供部１６４から供給されるＳＣＫ’に同期してＭＯＳＩ’を受信する。このとき、ＳＣＫ’とＭＯＳＩ’とは同じだけ遅延しているため、スレーブデバイス１５２においては、ＳＣＫ’に同期してＭＯＳＩ’を正しく受信することができる。
【００７１】
また、スレーブデバイス１５２は、ＳＣＫ’に同期してＭＩＳＯを送信する。スレーブデバイス１５２から送信されたＭＩＳＯは、ＳＰＩインターフェース１６６を通じてＳＰＩマスタ機能提供部１６４により受信される。このとき、ＳＰＩマスタ機能提供部１６４は、ＳＣＫ’に同期してＭＩＳＯを受信する。そして、ＳＰＩマスタ機能提供部１６４により受信されたＭＩＳＯは、送信部１６８に入力される。送信部１６８は、ＰＨＹレイヤ機能提供部１６０を通じてシリアライザ／デシリアライザ１２０にＭＩＳＯを伝送する。このとき、ＭＩＳＯは、シリアル化されて伝送される。
【００７２】
シリアライザ／デシリアライザ１５０から伝送されたＭＩＳＯは、ＰＨＹレイヤ機能提供部１３６を通じて受信部１３８により受信される。但し、受信部１３８には、ＳＣＫ’への同期による遅延及びシリアル伝送に伴う遅延の影響を受け、遅延を含むＭＩＳＯ’が入力される。そこで、受信部１３８は、ＭＩＳＯ’をＳＰＩスレーブ機能提供部１３２に直接入力せず、バッファ１４０に格納する。上記の通り、バッファ１４０に格納されたＭＩＳＯ’は、ＳＰＩスレーブ機能提供部１３２により読み出され、ＳＣＫに同期してマスターデバイス１２２に送信される。そのため、マスターデバイス１２２は、ＳＣＫに同期してＭＩＳＯ’を正しく受信することができる。
【００７３】
以上、本実施形態に係るシリアライザ／デシリアライザ１２０、１５０の構成について説明した。上記の通り、スレーブデバイス１５２から送信されたＭＩＳＯを操作部１０６に位置するシリアライザ／デシリアライザ１２０においてバッファリングし、ＳＣＫに同期して送信することにより、ＭＩＳＯの受信不良を回避することが可能になる。なお、ＳＰＩ方式の枠組みに本実施形態の構成を適用する場合、ＳＰＩスレーブ機能提供部１３２は、マスターデバイス１２２からアクセスがあったタイミングでバッファ１４０に格納されていたＭＩＳＯをＳＣＫに同期して出力する。
【００７４】
［２−２：信号伝送方法］
ここで、図１１〜図１３を参照しながら、本実施形態に係る信号伝送方法について説明する。図１１は、シリアライザ／デシリアライザ１２０（操作部側）とシリアライザ／デシリアライザ１５０（表示部側）との間で伝送される信号の伝送タイミングを示す説明図である。図１２は、シリアライザ／デシリアライザ１２０（操作部側ＳＥＲＤＥＳ）により実行される処理の流れを示す説明図である。図１３は、シリアライザ／デシリアライザ１５０（表示部側ＳＥＲＤＥＳ）により実行される処理の流れを示す説明図である。
【００７５】
（送信タイミング）
まず、図１１を参照する。図１１の例では、マスターデバイス１２２からＭＯＳＩ（Ａ、Ｂ、Ｃ、Ｄ）が送信され、スレーブデバイス１５２からＭＩＳＯ（Ｗ、Ｘ、Ｙ、Ｚ）が送信される処理の流れが想定されている。また、マスターデバイス１２２がＭＯＳＩを送信する時点で、バッファ１４０にＭＩＳＯ（Ｐ、Ｑ、Ｒ、Ｓ）が格納されているものとする。なお、マスターデバイス１２２がＭＯＳＩ（Ａ、Ｂ、Ｃ、Ｄ）を送信する以前に、スレーブデバイス１５２からＭＩＳＯが送信されていない場合、ＭＩＳＯ（Ｐ、Ｑ、Ｒ、Ｓ）としてはダミーデータが用いられる。
【００７６】
まず、操作部側では、マスターデバイス１２２によりスレーブデバイス１５２向けにＳＳがアクティブにされ、ＳＣＫ、ＭＯＳＩの送信が開始される。このとき、ＭＯＳＩは、ＳＣＫに同期して送信される。そして、シリアライザ／デシリアライザ１２０では、ＳＣＫに同期してＭＯＳＩが受信され、ＳＳ、ＳＣＫと共にシリアライザ／デシリアライザ１５０にシリアル伝送される。また、シリアライザ／デシリアライザ１２０は、バッファ１４０に格納されているＭＩＳＯ（Ｐ、Ｑ、Ｒ、Ｓ）をマスターデバイス１２２に送信する。このとき、ＭＩＳＯ（Ｐ、Ｑ、Ｒ、Ｓ）は、ＳＣＫに同期して送信される。
【００７７】
シリアライザ／デシリアライザ１５０にシリアル伝送されたＳＳ、ＳＣＫ、ＭＯＳＩは、遅延によりＳＳ’、ＳＣＫ’、ＭＯＳＩ’となる。そして、シリアライザ／デシリアライザ１５０によりＳＳ’がアクティブにされ、スレーブデバイス１５２に向けてＳＣＫ’、ＭＯＳＩ’が送信される。このとき、ＭＯＳＩ’は、ＳＣＫ’に同期して送信される。
【００７８】
また、スレーブデバイス１５２は、ＳＣＫ’に同期してＭＩＳＯ（Ｗ、Ｘ、Ｙ、Ｚ）を送信する。スレーブデバイス１５２により送信されたＭＩＳＯ（Ｗ、Ｘ、Ｙ、Ｚ）は、シリアライザ／デシリアライザ１５０により受信され、シリアライザ／デシリアライザ１２０にシリアル伝送される。そして、シリアライザ／デシリアライザ１２０にシリアル伝送されたＭＩＳＯ（Ｗ、Ｘ、Ｙ、Ｚ）は、バッファ１４０に格納される。そして、バッファ１４０に格納されたＭＩＳＯ（Ｗ、Ｘ、Ｙ、Ｚ）は、次にマスターデバイス１２２からＭＯＳＩが送信されたタイミングで送信される。
【００７９】
（操作部側ＳＥＲＤＥＳの処理フロー）
次に、図１２を参照する。図１２に示すように、まず、シリアライザ／デシリアライザ１２０は、スレーブデバイス１５２向けのＳＳ（ＳＳｘ）がアクティブか否かを判断する（Ｓ１０２）。ＳＳｘがアクティブな場合、シリアライザ／デシリアライザ１２０は、ステップＳ１０４の処理に進行する。一方、ＳＳｘがアクティブでない場合、シリアライザ／デシリアライザ１２０は、再びステップＳ１０２の処理を繰り返す。
【００８０】
ステップＳ１０４の処理に進行した場合、シリアライザ／デシリアライザ１２０は、マスターデバイス１２２からＳＣＫに同期してＭＯＳＩを受信すると共に、マスターデバイス１２２へとＳＣＫに同期してＭＩＳＯを送信する（Ｓ１０４）。次いで、シリアライザ／デシリアライザ１２０は、ＳＳｘがアクティブか否かを判断する（Ｓ１０６）。ＳＳｘがアクティブな場合、シリアライザ／デシリアライザ１２０は、再びステップＳ１０４に進行する。一方、ＳＳｘがアクティブでない場合、シリアライザ／デシリアライザ１２０は、ステップＳ１０８の処理に進行する。
【００８１】
ステップＳ１０８の処理に進行した場合、シリアライザ／デシリアライザ１２０は、マスターデバイス１２２から受信したＭＩＳＯをシリアライザ／デシリアライザ１５０へとシリアル伝送する（Ｓ１０８）。次いで、シリアライザ／デシリアライザ１２０は、スレーブデバイス１５２から送信され、シリアライザ／デシリアライザ１５０によりシリアル伝送されたＭＩＳＯ（ＭＩＳＯ’）を受信したか否かを判断する（Ｓ１１０）。ＭＩＳＯ’を受信した場合、シリアライザ／デシリアライザ１２０は、ステップＳ１１２の処理に進行する。一方、ＭＩＳＯ’を受信していない場合、シリアライザ／デシリアライザ１２０は、再びステップＳ１１０の処理を繰り返す。
【００８２】
ステップＳ１１２の処理に進行した場合、シリアライザ／デシリアライザ１２０は、シリアライザ／デシリアライザ１５０からシリアル伝送されたＭＩＳＯ’をバッファ１４０に格納する（Ｓ１１２）。そして、シリアライザ／デシリアライザ１２０は、再びステップＳ１０２の処理に進行し、一連の処理を繰り返す。
【００８３】
なお、図１２の例では、毎回４ビットのデータを伝送しているが、実際には任意のビット数のデータが伝送される。そのため、マスターデバイス１２２からＭＯＳＩが送信される際に要求されるＭＩＳＯのデータ量とバッファ１４０に格納されているデータ量とが異なることがある。その場合、ＳＰＩスレーブ機能提供部１３２は、適宜ＭＩＳＯのデータ量を調整する。
【００８４】
例えば、マスターデバイス１２２から要求されるデータ量がバッファ１４０に格納されたＭＩＳＯのデータ量よりも多い場合、ＳＰＩスレーブ機能提供部１３２は、データ量が足りない分だけ所定の値（例えば、“０”）を付加して送信する。一方、マスターデバイス１２２から要求されるデータ量がバッファ１４０に格納されたＭＩＳＯのデータ量よりも少ない場合、ＳＰＩスレーブ機能提供部１３２は、データ量が余る分だけ残ったデータを破棄する。このような構成にすることで、データ量の過不足を調整することができる。
【００８５】
（表示部側ＳＥＲＤＥＳの処理フロー）
次に、図１３を参照する。図１３に示すように、まず、シリアライザ／デシリアライザ１５０は、シリアライザ／デシリアライザ１２０からＭＯＳＩを受信したか否かを判断する（Ｓ２０２）。ＭＯＳＩを受信した場合、シリアライザ／デシリアライザ１５０は、ステップＳ２０４の処理に進行する。一方、ＭＯＳＩを受信していない場合、シリアライザ／デシリアライザ１５０は、再びステップＳ２０２の処理を繰り返す。
【００８６】
ステップＳ２０４の処理に進行した場合、シリアライザ／デシリアライザ１５０は、シリアライザ／デシリアライザ１２０からシリアル伝送されたＭＯＳＩをスレーブデバイス１５２へと送信すると共に、スレーブデバイス１５２からＭＩＳＯを受信する（Ｓ２０４）。次いで、シリアライザ／デシリアライザ１５０は、シリアライザ／デシリアライザ１２０からシリアル伝送された全てのＭＯＳＩをスレーブデバイス１５２に伝送し、全てのスレーブデバイス１５２からＭＩＳＯを受信したか否かを判断する（Ｓ２０６）。
【００８７】
全データの処理が完了した場合、シリアライザ／デシリアライザ１５０は、ステップＳ２０８の処理に進行する。一方、全データの処理が完了していない場合、シリアライザ／デシリアライザ１５０は、再びステップＳ２０４の処理に進行する。ステップＳ２０８の処理に進行した場合、シリアライザ／デシリアライザ１５０は、スレーブデバイス１５２から受信したＭＩＳＯをシリアライザ／デシリアライザ１２０へとシリアル伝送する（Ｓ２０８）。そして、シリアライザ／デシリアライザ１５０は、再びステップＳ２０２の処理に進行し、一連の処理を繰り返す。
【００８８】
以上、本実施形態に係る信号伝送方法について説明した。上記のように、シリアライザ／デシリアライザ１２０、１５０による遅延を受けたＭＩＳＯをバッファリングし、ＳＣＫに同期して送信することにより、遅延によるＭＩＳＯの受信不良を回避することが可能になる。
【００８９】
［２−３：（第１変形例）複数スレーブデバイスへの対応］
次に、図１４を参照しながら、本実施形態の一変形例（第１変形例）に係るシリアライザ／デシリアライザ１２０、１５０の機能構成について説明する。図１４は、表示部１０２に複数のスレーブデバイス１５２を設けるために、シリアライザ／デシリアライザ１２０、１５０の構成を拡張した変形例を示す説明図である。なお、以下の説明において、図１０に示したシリアライザ／デシリアライザ１２０、１５０と実質的に同一の機能を有する構成要素については詳細な説明を省略する。
【００９０】
図１４に示すように、本変形例に係るシリアライザ／デシリアライザ１２０、１５０には、表示部１０２に設けられたスレーブデバイス１５２の数（例えば、３）だけＳＳ用のＳＰＩバス１０８、１１０（例えば、ＳＳ１〜３）が接続されている。また、ＳＰＩ方式の場合、ＳＳがアクティブにされたスレーブデバイス１５２だけがＭＩＳＯ、ＭＯＳＩの送受信を行うことができる。そのため、複数のスレーブデバイス１５２を想定する場合には、バッファ１４０に格納されたＭＩＳＯの送信タイミングに注意する必要がある。
【００９１】
例えば、ＳＳ１がアクティブな状態で受信したＭＩＳＯをマスターデバイス１２２に送信するタイミングは、マスターデバイス１２２によりＳＳ１がアクティブな状態にされたタイミングになる。そのため、シリアライザ／デシリアライザ１２０は、各ＳＳがアクティブな状態で受信したＭＩＳＯを区別してバッファ１４０に格納しておくことが必要になる。そこで、本変形例に係るシリアライザ／デシリアライザ１２０には、各ＳＳに対応する複数のバッファ１４０が設けられている。そして、受信部１３８は、ＭＩＳＯの受信時にアクティブな状態にあるＳＳを判別し、そのＳＳに対応するバッファ１４０にＭＩＳＯを格納する。
【００９２】
一方、ＳＰＩスレーブ機能提供部１３２は、マスターデバイス１２２からＭＯＳＩを受信し、マスターデバイス１２２にＭＩＳＯを送信する際、アクティブな状態のＳＳに対応するバッファ１４０からＭＩＳＯを読み出してマスターデバイス１２２に送信する。このような構成にすることにより、マスターデバイス１２２がアクティブにしたＳＳのスレーブデバイス１５２から、正しくＭＩＳＯをマスターデバイス１２２に伝送することが可能になる。以上説明したように、本変形例を適用することにより、複数のスレーブデバイス１５２が表示部１０２に設けられていても、ＳＰＩ方式の枠組みを何ら変更することなく、本実施形態の技術を適用することが可能になる。
【００９３】
［２−４：（第２変形例）ブリッジ機器への応用］
次に、図１５を参照しながら、本実施形態の一変形例（第２変形例）に係るブリッジ機器２００の機能構成について説明する。これまではシリアライザ／デシリアライザ１２０、１５０を搭載した携帯端末１００を想定して説明してきた。しかし、バスシステムにおいて伝送遅延が発生する要因は、必ずしも信号のシリアル伝送に伴う処理に限らない。例えば、マスターデバイスとスレーブデバイスとの間で電圧変換する場合や、マスターデバイスとスレーブデバイスとの間の物理的距離（例えば、配線距離）が長い場合等、信号の伝送過程において伝送遅延が発生することがある。本変形例は、このような場合に利用されるブリッジ機器２００への応用に関するものである。
【００９４】
図１５に示すように、ブリッジ機器２００は、主に、ＳＰＩインターフェース２０２と、ＳＰＩスレーブ機能提供部２０４と、バッファ２０６と、ＳＰＩマスタ機能提供部２０８と、ＳＰＩインターフェース２１０とにより構成される。但し、ＳＰＩインターフェース２０２の側にマスターデバイスが位置し、ＳＰＩインターフェース２１０の側にスレーブデバイスが位置するものと仮定する。また、ブリッジ機器２００とスレーブデバイスとの間の伝送過程において伝送遅延が発生するものと仮定する。
【００９５】
まず、マスターデバイスによりＳＳがアクティブな状態にされる。次いで、マスターデバイスからＳＣＫが供給されると共に、ＳＣＫに同期してＭＯＳＩが送信される。マスターデバイスから送信されたＳＳ、ＳＣＫ、ＭＯＳＩは、ＳＰＩインターフェース２０２を通じてＳＰＩスレーブ機能提供部２０４に入力される。ＳＳ、ＳＣＫ、ＭＯＳＩが入力されると、ＳＰＩスレーブ機能提供部２０４は、バッファ２０６からＭＩＳＯ又はダミーデータを読み出し、ＳＰＩインターフェース２０２を通じてＭＩＳＯ又はダミーデータをマスターデバイスへと送信する。
【００９６】
ＳＰＩスレーブ機能提供部２０４に入力されたＳＳ、ＳＣＫ、ＭＯＳＩは、ＳＰＩマスタ機能提供部２０８に入力され、ＳＰＩインターフェース２１０を通じてスレーブデバイスに送信される。このとき、ＭＯＳＩは、ＳＣＫに同期して送信される。また、ＳＣＫに同期してスレーブデバイスから送信されたＭＩＳＯは、ＳＰＩインターフェース２１０を通じてＳＰＩマスタ機能提供部２０８に入力される。ＭＩＳＯが入力されると、ＳＰＩマスタ機能提供部２０８は、入力されたＭＩＳＯをバッファ２０６に格納する。そして、バッファ２０６に格納されたＭＩＳＯは、次にマスターデバイスからアクセスを受けた場合にＳＰＩスレーブ機能提供部２０４により送信される。
【００９７】
以上、ブリッジ機器２００の機能構成について説明した。上記の通り、ブリッジ機器２００の場合も、スレーブデバイスから受信した遅延を含むＭＩＳＯをバッファリングすることにより、スレーブデバイスとブリッジ機器２００との間の伝送遅延を吸収することが可能になる。その結果、ＳＣＫに同期してマスターデバイス向けにＭＩＳＯが送信されるため、マスターデバイスにてＭＩＳＯを正しく受信することが可能になる。なお、スレーブデバイスが複数存在する場合への拡張は、図１４と同様であるため、説明を省略する。
【００９８】
以上、本実施形態に係る信号伝送方法、及びその変形例について説明した。当該信号伝送方法を用いることにより、マスターデバイスは、受信したいデータ長のアクセスを少なくとも２回行うことにより所望のデータを正しく受信することができるようになる。また、当該変形例を適用することにより、複数のスレーブデバイスが存在するバスシステムの構成に対しても容易に本実施形態の信号伝送方法を拡張することが可能になる。また、シリアル伝送用のクロックＭＣＫを高速化したり、ＳＣＫを低速化したりする必要が無いため、システムのパフォーマンスを低下させずに済む。
【００９９】
なお、これまでＳＰＩ方式を例に挙げて説明してきたが、ＳＰＩ方式と同様の仕組みを利用する他のバスシステムに対しても、本実施形態に係る技術を適用することができる。もちろん、このような他のバスシステムへの適用例についても、本実施形態の技術的範囲に含まれることは言うまでもない。
【０１００】
＜３：まとめ＞
最後に、本実施形態に係る技術内容について簡単に纏める。ここで述べる技術内容は、例えば、ＰＣ、携帯電話、携帯ゲーム機、携帯情報端末、情報家電、カーナビゲーションシステム等、種々の電子機器に対して適用することができる。
【０１０１】
上記の電子機器の機能構成は次のように表現することができる。当該電子機器は、第１のバスに接続されたマスター機器から供給されるクロックと、当該クロックに同期して前記マスター機器から送信されるデータとを受信するマスター側受信部と、前記第１のバスとは異なる第２のバスに接続されたスレーブ機器に対し、前記マスター側受信部により受信されたクロック及びデータを送信するスレーブ側送信部と、前記スレーブ側送信部により送信されたクロックに同期して前記スレーブ機器から送信されたデータを受信してバッファに格納するスレーブ側受信部と、前記マスター側受信部によりクロック及びデータが受信されるタイミングで、当該クロックに同期して前記バッファに格納されているデータを前記マスター機器に送信するマスター側送信部と、を有する。
【０１０２】
このように、マスター機器から供給されるクロックに同期してデータを伝送するシステムにおいて、スレーブ機器から送信されるデータをバッファリングすることにより、スレーブ機器との伝送過程においてデータの遅延が発生しても、マスター機器が正しくデータを受信することができるようになる。このような構成は、カスケード接続されるバスシステムにおいて好適に用いることができる。
【０１０３】
（備考）
上記のＳＰＩインターフェース１３０、２０２、ＳＰＩスレーブ機能提供部１３２、２０４は、マスター側受信部及びマスター側送信部の一例である。また、上記のＳＰＩインターフェース１６６、２１０、ＳＰＩマスタ機能提供部１６４、２０８は、スレーブ側受信部及びスレーブ側送信部の一例である。上記のシリアライザ／デシリアライザ１２０は、第１のモジュールの一例である。上記のシリアライザ／デシリアライザ１５０は、第２のモジュールの一例である。上記のＳＰＩバス１１０は、第１のバスの一例である。上記のＳＰＩバス１０８は、第２のバスの一例である。
【０１０４】
以上、添付図面を参照しながら本発明の好適な実施形態について説明したが、本発明は係る例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。
【０１０５】
例えば、上記説明においては、シリアライザ／デシリアライザ１２０、１５０間の伝送路を同軸ケーブルで構成する例を示したが、シリアライザ／デシリアライザ１２０、１５０に代えて無線送受信部を設けることにより、伝送路を無線に変更することができる。この場合、シリアライザ／デシリアライザ１２０、１５０の構成の中で、シリアル化／パラレル化する要素を無線変調／無線復調する要素に置き換えることで、上記説明と同様に本実施形態に係る信号伝送方法を適用することが可能になる。
【符号の説明】
【０１０６】
１００ 携帯端末
１０２ 表示部
１０４ ヒンジ部
１０６ 操作部
１０８、１１０ ＳＰＩバス
１２０ シリアライザ／デシリアライザ
１２２ マスターデバイス
１２４ スレーブデバイス
１３０ ＳＰＩインターフェース
１３２ ＳＰＩスレーブ機能提供部
１３４ 送信部
１３６ ＰＨＹレイヤ機能提供部
１３８ 受信部
１４０ バッファ
１５０ シリアライザ／デシリアライザ
１５２ スレーブデバイス
１６０ ＰＨＹレイヤ機能提供部
１６２ 受信部
１６４ ＳＰＩマスタ機能提供部
１６６ ＳＰＩインターフェース
１６８ 送信部
２００ ブリッジ機器
２０２ ＳＰＩインターフェース
２０４ ＳＰＩスレーブ機能提供部
２０６ バッファ
２０８ ＳＰＩマスタ機能提供部
２１０ ＳＰＩインターフェース
【技術分野】
【０００１】
本発明は、信号処理装置、及び信号伝送方法に関する。
【背景技術】
【０００２】
携帯電話やノート型のパーソナルコンピュータ（以下、ノートＰＣ）等の情報処理装置は、ユーザが操作する本体部分と、情報が表示される表示部分とを接続するヒンジ部分に可動部材が用いられていることが多い。ところが、ヒンジ部分には多数の信号線や電力線が配線されている。そのため、配線の信頼性を維持する観点から、ヒンジ部分を通る信号線の数を極力減らす工夫が求められている。こうした理由から、最近では、本体部分と表示部分との間で行われるデータ伝送にパラレル伝送方式を用いずに、信号線の本数を減らすことが可能なシリアル伝送方式を用いることが好ましいとされている。なお、下記の特許文献１には、シリアルデータをＡＭＩ（Ａｌｔｅｒｎａｔｅ Ｍａｒｋ Ｉｎｖｅｒｓｉｏｎ）符号に符号化し、シリアル伝送方式で伝送する技術が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平３−１０９８４３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本体部分と表示部分との間でデータのシリアル伝送を実現するには、ヒンジ部分を通るシリアル信号線のデータ入力端にパラレルデータをシリアル化するためのシリアライザを設ける必要がある。さらに、シリアル信号線のデータ出力端にシリアルデータをパラレル化するためのデシリアライザを設ける必要がある。そして、シリアル伝送方式で双方向伝送を実現するためには、シリアル信号線のデータ入出力端にシリアライザ及びデシリアライザを設ける必要がある。そのため、シリアル伝送方式で本体部分と表示部分との間のデータ伝送を行う情報処理装置には、シリアル信号線のデータ入出力端にシリアライザ／デシリアライザ（以下、ＳＥＲＤＥＳと表記する場合がある。）が設けられる。
【０００５】
一方、本体部分又は表示部分の内部にあるデバイス間は、例えば、複数のシリアルバスにより接続されている。そして、これら複数のシリアルバスを利用してデータやクロックが伝送される。シリアルバスによる接続方式としては、例えば、ＳＰＩ（Ｓｅｒｉａｌ Ｐｅｒｉｐｈｅｒａｌ Ｉｎｔｅｒｆａｃｅ）方式やＩ２Ｃ（Ｉｎｔｅｒ−Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）方式等が知られている。これらの方式は、バスシステムの中でマスターデバイスとスレーブデバイスとを定義し、マスターデバイスが供給するクロックに同期してスレーブデバイスがデータを伝送するというモデルを採用している。これらの方式を用いると、デバイス間のデータ伝送を数本程度のシリアルバスにより実現できるため、筐体の小さい電子機器において広く利用されている。
【０００６】
しかし、シリアライザ／デシリアライザを用いて本体部分と表示部分との間のシリアル伝送を行う情報処理装置においては、例えば、本体部分にあるマスターデバイスと表示部分にあるスレーブデバイスとの間でデータの送受信を行う際に遅延が生じてしまう。そのため、マスターデバイスが送信したデータに対してスレーブデバイスが応答する場合、遅延によりスレーブデバイスから送信される応答信号がクロックからずれてしまう。その結果、マスターデバイスはスレーブデバイスから応答信号を正しく受信することが困難になり、データの伝送が失敗してしまう。
【０００７】
また、上記の例ではシリアライザ／デシリアライザが遅延の要因とされていたが、シリアライザ／デシリアライザ以外にも遅延の原因となりうる要素は存在する。そこで、伝送路においてクロックの同期が乱れる程度に遅延する要素が存在しても、その遅延による影響を受けずに応答信号がマスターデバイスに伝送されるようにする信号伝送方法が求められている。特に、既存のシリアルバスによる接続方式の枠組みを維持したまま、遅延要素となりうるデバイスに対して改良を加えることにより、遅延による影響を受けずに応答信号がマスターデバイスに伝送されるようにする技術が求められている。
【０００８】
そこで、本発明は、上記問題に鑑みてなされたものであり、本発明の目的とするところは、バスシステムに遅延要素が含まれていたとしても、その遅延要素を介して伝送される信号及びその応答信号を正しく伝送することが可能な、新規かつ改良された信号処理装置、及び信号伝送方法を提供することにある。
【課題を解決するための手段】
【０００９】
上記課題を解決するために、本発明のある観点によれば、第１のバスに接続されたマスター機器から供給されるクロックと、当該クロックに同期して前記マスター機器から送信されるデータとを受信するマスター側受信部と、前記第１のバスとは異なる第２のバスに接続されたスレーブ機器に対し、前記マスター側受信部により受信されたクロック及びデータを送信するスレーブ側送信部と、前記スレーブ側送信部により送信されたクロックに同期して前記スレーブ機器から送信されたデータを受信してバッファに格納するスレーブ側受信部と、前記マスター側受信部によりクロック及びデータが受信されるタイミングで、当該クロックに同期して前記バッファに格納されているデータを前記マスター機器に送信するマスター側送信部と、を備える、信号処理装置が提供される。
【００１０】
また、前記第２のバスには、複数の前記スレーブ機器が接続されており、前記バッファは、前記スレーブ機器毎に設けられており、前記スレーブ側受信部は、送信元の前記スレーブ機器に対応するバッファに対し、当該スレーブ機器から受信したデータを格納し、前記マスター側送信部は、前記マスター側受信部により受信されたデータの送信先となる前記スレーブ機器に対応するバッファに格納されているデータを前記マスター機器に送信するように構成されていてもよい。
【００１１】
また、前記信号処理装置は、シリアル伝送路により接続された第１及び第２のモジュールにより形成されており、前記スレーブ側送信部は、前記マスター側受信部により受信されたクロック及びデータをシリアル化してシリアル信号を生成し、当該シリアル信号を前記シリアル伝送路を通じて送信する、前記第１のモジュールに設けられたシリアライザと、前記シリアル伝送路を通じて送信されたシリアル信号を受信して前記クロック及びデータを復元する、前記第２のモジュールに設けられたデシリアライザと、を含み、前記スレーブ側受信部は、前記スレーブ機器から送信されたデータをシリアル化してシリアル信号を生成し、当該シリアル信号を前記シリアル伝送路を通じて送信する、前記第２のモジュールに設けられたシリアライザと、前記シリアル伝送路を通じて送信されたシリアル信号を受信して前記データを復元する、前記第１のモジュールに設けられたデシリアライザと、を含むように構成されていてもよい。
【００１２】
また、前記第１及び第２のバスは、ＳＰＩ方式のシリアルバスであってもよい。
【００１３】
また、前記マスター側送信部は、前記バッファにデータが格納されていない場合、所定のダミーデータを前記マスター機器に送信するように構成されていてもよい。
【００１４】
また、前記第１のモジュールは、少なくとも表示データを出力する演算処理部をさらに有し、前記第２のモジュールは、入力された表示データを表示する表示部をさらに有し、前記第１のモジュールに設けられたシリアライザは、前記演算処理部から出力された表示データ及びクロックをシリアル化して送信し、前記第２のモジュールに設けられたデシリアライザは、前記シリアル伝送路を通じて送信されたシリアル信号を受信し、前記クロック及び表示データを復元して前記表示部に入力するように構成されていてもよい。
【００１５】
また、前記信号処理装置は、無線伝送路により接続された第１及び第２のモジュールにより形成されており、前記スレーブ側送信部は、前記マスター側受信部により受信されたクロック及びデータを無線信号に変換し、前記無線伝送路を通じて送信する、前記第１のモジュールに設けられた無線送信部と、前記無線伝送路を通じて送信された無線信号を受信して前記クロック及びデータを復元する、前記第２のモジュールに設けられた無線受信部と、を含み、前記スレーブ側受信部は、前記スレーブ機器から送信されたデータを無線信号に変換し、前記無線伝送路を通じて送信する、前記第２のモジュールに設けられた無線送信部と、前記無線伝送路を通じて送信された無線信号を受信して前記データを復元する、前記第１のモジュールに設けられた無線受信部と、を含むように構成されていてもよい。
【００１６】
また、上記課題を解決するために、本発明の別の観点によれば、第１のバスに接続されたマスター機器から供給されるクロックと、当該クロックに同期して前記マスター機器から送信されるデータとを受信するマスター側受信ステップと、前記第１のバスとは異なる第２のバスに接続されたスレーブ機器に対し、前記マスター側受信ステップで受信されたクロック及びデータを送信するスレーブ側送信ステップと、前記スレーブ側送信ステップで送信されたクロックに同期して前記スレーブ機器から送信されたデータを受信してバッファに格納するスレーブ側受信ステップと、前記マスター側受信ステップでクロック及びデータが受信されるタイミングで、当該クロックに同期して前記バッファに格納されているデータを前記マスター機器に送信するマスター側送信ステップと、を含む、信号伝送方法が提供される。
【００１７】
また、上記課題を解決するために、本発明の別の観点によれば、上記の信号処理装置が備える機能を全て具備した情報処理装置、携帯電話、及び各種電子機器が提供されうる。
【発明の効果】
【００１８】
以上説明したように本発明によれば、バスシステムに遅延要素が含まれていたとしても、その遅延要素を介して伝送される信号及びその応答信号を正しく伝送することが可能になる。
【図面の簡単な説明】
【００１９】
【図１】携帯端末の構造の一例を示す説明図である。
【図２】ＳＰＩ方式に係る携帯端末の構成例を示す説明図である。
【図３】ＳＥＲＤＥＳを用いてヒンジ部の配線数を減らしたＳＰＩ方式に係る携帯端末の構成例を示す説明図である。
【図４】ＳＥＲＤＥＳによる信号伝送方法を示す説明図である。
【図５】ＳＰＩ方式のバスシステムにおいて伝送される信号の構成例を示す説明図である。
【図６】ＳＥＲＤＥＳによる伝送遅延を説明するための説明図である。
【図７】ＳＥＲＤＥＳによる伝送遅延を説明するための説明図である。
【図８】ＳＥＲＤＥＳによる伝送遅延を説明するための説明図である。
【図９】本発明の一実施形態に係る携帯端末の構成例を示す説明図である。
【図１０】本実施形態に係る携帯端末が有するＳＥＲＤＥＳの構成例を示す説明図である。
【図１１】本実施形態に係る信号伝送方法の一例を示す説明図である。
【図１２】本実施形態に係る携帯端末の動作を示す説明図である。
【図１３】本実施形態に係る携帯端末の動作を示す説明図である。
【図１４】本実施形態の一変形例に係る携帯端末の構成例を示す説明図である。
【図１５】本実施形態の一変形例に係るブリッジ機器の構成例を示す説明図である。
【発明を実施するための形態】
【００２０】
以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
【００２１】
［説明の流れについて］
ここで、以下に記載する本発明の実施形態に関する説明の流れについて簡単に述べる。まず、図１を参照しながら、携帯端末の構造について説明する。次いで、図２を参照しながら、デバイス間をＳＰＩバスにより接続した携帯端末の構成について説明する。次いで、図３、図４を参照しながら、ヒンジ部の配線を通る信号をシリアル化して伝送する機構を採用した携帯端末の構成について説明する。次いで、図５〜図８を参照しながら、ＳＥＲＤＥＳによる伝送遅延について説明する。
【００２２】
次いで、図９、図１０を参照しながら、本実施形態に係る携帯端末１００の構成について説明する。次いで、図１１〜図１３を参照しながら、本実施形態に係る信号伝送方法について説明する。次いで、図１４を参照しながら、本実施形態の一変形例（第１変形例）に係る携帯端末１００の構成について説明する。次いで、図１５を参照しながら、本実施形態の一変形例（第２変形例）に係るブリッジ機器２００の構成について説明する。最後に、本実施形態の技術的思想について纏め、当該技術的思想から得られる作用効果について簡単に説明する。
【００２３】
（説明項目）
１：一般的な携帯端末の構成
１−１：パラレル伝送方式について
１−２：シリアル伝送方式について
１−３：ＳＥＲＤＥＳによる遅延について
２：実施形態
２−１：携帯端末の構成
２−１−１：全体構成
２−１−２：ＳＥＲＤＥＳの機能構成
２−２：信号伝送方法
２−３：（第１変形例）複数スレーブデバイスへの対応
２−４：（第２変形例）ブリッジ機器への応用
３：まとめ
【００２４】
＜１：一般的な携帯端末の構成＞
まず、本発明の実施形態について説明するに先立ち、図１〜図８を参照しながら、一般的な携帯端末の構成、及び一般的な携帯端末が抱える課題について説明する。ここでは説明の都合上、一般的な携帯端末の一例として折り畳み式の携帯電話を想定する。
【００２５】
まず、図１を参照する。図１には、一般的な携帯端末の外形が示されている。図１に示すように、携帯端末は、表示部と、ヒンジ部と、操作部とにより構成されている。表示部には、例えば、ＬＣＤ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）やＥＬＤ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ Ｄｉｓｐｌａｙ）等が搭載されている。以下では、表示部にＬＣＤが搭載されるものとして説明する。また、表示部は、ヒンジ部を介して操作部に接続されている。ヒンジ部は、可動部材により構成されている。そのため、ユーザは、ヒンジ部の可動範囲内で表示部と操作部の相対位置を変更することができる。
【００２６】
また、操作部には、例えば、操作キーが搭載されている。さらに、操作部の内部には、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）やバッテリーが搭載されている。そして、ＣＰＵから出力される一部のデータは、操作部から表示部に伝送される。例えば、表示データは、操作部から表示部に伝送され、表示部に搭載されたＬＣＤに入力される。また、バッテリーから出力される電流は、表示部の電源として操作部から表示部に供給される。このように、操作部から表示部へはデータや電源が伝送される。
【００２７】
また、表示部には、多くの場合、カメラ、センサ、スイッチ、ＲＦアンテナ等、様々なデバイスが搭載されている。そのため、表示部から操作部へも様々なデータが伝送される。これらのデータを伝送するため、ヒンジ部には、複数の信号線が配線される。しかし、ヒンジ部に多くの信号線が配線されると、ヒンジ部の変形に伴って配線が捻れたり、引っ張られたりするため、配線が断線してしまう恐れがある。逆に、配線の断線を避けるためにヒンジ部の可動範囲を抑制すると、表示部と操作部との位置関係を自由に変化させることが難しくなり、ユーザの利便性が低下してしまう。
【００２８】
［１−１：パラレル伝送方式について］
上記の通り、多くの携帯端末には、図２に示すように、操作部側にも表示部側にも多くのデバイスが搭載されている。そして、これらのデバイスの間は、複数本のシリアルバスにより接続されている。シリアルバスによる接続方式としては、例えば、ＳＰＩ方式やＩ２Ｃ方式等が知られている。ここではＳＰＩ方式を例に挙げて説明する。図２に示すように、ＳＰＩ方式の場合、４本のシリアルバス（以下、ＳＰＩバス）を用いてデバイス間でデータのやり取りが行われる。
【００２９】
４本のＳＰＩバスは、ＳＣＫ（Ｓｅｒｉａｌ Ｃｌｏｃｋ）、ＳＳ（Ｓｌａｖｅ Ｓｅｌｅｃｔ）、ＭＯＳＩ（Ｍａｓｔｅｒ Ｏｕｔ Ｓｌａｖｅ Ｉｎ）、ＭＩＳＯ（Ｍａｓｔｅｒ Ｉｎ Ｓｌａｖｅ Ｏｕｔ）と呼ばれる４つの信号を伝送するために用いられる。ＳＰＩバスにより構成されるバスシステムでは、各デバイスにマスター（Ｍａｓｔｅｒ）又はスレーブ（Ｓｌａｖｅ）の属性が割り当てられている。例えば、ＣＰＵはマスターデバイス、操作キー（ＫＥＹ）、赤外線通信デバイス（ＩｒＤＡ）、カメラ、ＬＣＤはスレーブデバイスとして扱われる。このように、１つのＳＰＩバスには、１つのマスターデバイスと、１つ以上のスレーブデバイスとが接続される。
【００３０】
ＳＣＫは、ＳＰＩバスによりデータを伝送するためのクロックであり、マスターデバイスから供給される。また、ＳＳは、マスターデバイスが通信対象のスレーブデバイスを選択するためのデータであり、マスターデバイスから送信される。ＭＯＳＩは、マスターデバイスから送信され、スレーブデバイスにより受信されるデータである。逆に、ＭＩＳＯは、スレーブデバイスから送信され、マスターデバイスにより受信されるデータである。ＭＯＳＩ、ＭＩＳＯは、ＳＣＫに同期して送受信される。
【００３１】
また、ＳＳを伝送するためのＳＰＩバスは、マスターデバイスから個々のスレーブデバイスに独立して配線される。従って、１つのＳＰＩバスに複数のスレーブデバイスが接続されている場合、マスターデバイスには、スレーブデバイスの数だけＳＳ用のＳＰＩバスが接続される。データを送受信する際には、マスターデバイスから１つのＳＳ用のＳＰＩバスがアクティブな状態に遷移され、アクティブなＳＳ用バスに接続されたスレーブデバイスだけがデータを送受信できるようになる。つまり、マスターデバイスは、ＳＳ用のＳＰＩバスをアクティブにすることにより、通信対象のスレーブデバイスを選択することができる。
【００３２】
このように、ＳＰＩ方式においては、少なくとも４本のＳＰＩバスがデータの送受信に必要とされる。さらに、スレーブデバイスの数に応じてＳＳ用のＳＰＩバスが増える。そのため、各ＳＰＩバスにおいてデータをシリアル伝送していても、実際には複数本のＳＰＩバスによりパラレルにデータが伝送されている。
【００３３】
このようにパラレルにＳＰＩバスが配線されていると、図２のように操作部内のマスターデバイスと表示部内のスレーブデバイスとの間でデータの送受信を実現しようとする場合に、ヒンジ部に多数の信号線が配線されることとなってしまう。先に述べた通り、ヒンジ部に多数の信号線を配線すると、ヒンジ部の変形に伴って信号線が断線してしまう危険性がある。そのため、ヒンジ部の配線数を極力低減させる工夫が必要になる。このような問題に対する一つの解決策は、ヒンジ部を通る複数の信号（例えば、ＳＣＫ、ＳＳ、ＭＯＳＩ、ＭＩＳＯ等）をシリアル化することである。
【００３４】
［１−２：シリアル伝送方式について］
ヒンジ部を通る信号をシリアル化するには、図３に示すように、操作部及び表示部の双方にシリアライザ／デシリアライザ（ＳＥＲＤＥＳ（＃１）、ＳＥＲＤＥＳ（＃２））を設ける必要がある。図３のように、シリアライザ／デシリアライザを設け、伝送信号をシリアル化して多重することにより、ヒンジ部を通る信号線を大幅に低減させることができる。例えば、伝送信号をＤＣフリーの符号に符号化し、シリアル化して多重すると共に電源を重畳して伝送することにより、ヒンジ部の配線を１〜２本程度の同軸ケーブルに纏めることが可能になる。
【００３５】
（ＳＥＲＤＥＳの動作）
ここで、図４を参照しながら、シリアライザ／デシリアライザの動作について説明する。なお、操作部側のシリアライザ／デシリアライザをＳＥＲＤＥＳ（＃１）と表記し、表示部側のシリアライザ／デシリアライザをＳＥＲＤＥＳ（＃２）と表記している。図４に示すように、シリアライザ／デシリアライザは、いずれもシリアライザ（ＳＥＲ）と、デシリアライザ（ＤＥＳ）とにより構成される。なお、以下の説明においては、操作部側にマスターデバイスが位置し、表示部側にスレーブデバイスが位置するものとする。
【００３６】
まず、マスターデバイスからＳＣＫ、ＳＳ、ＭＯＳＩが入力されると、ＳＥＲＤＥＳ（＃１）は、シリアライザにより、入力されたＳＣＫ、ＳＳ、ＭＯＳＩをシリアル化して多重し、シリアル伝送信号を生成する。なお、ＳＥＲＤＥＳ（＃１）、ＳＥＲＤＥＳ（＃２）には、シリアル化用にマスターデバイスからＭＣＫが入力されているものとする。ＳＥＲＤＥＳ（＃１）により生成されたシリアル伝送信号は、同軸ケーブルを通じてＳＥＲＤＥＳ（＃２）に伝送される。シリアル伝送信号を受信すると、ＳＥＲＤＥＳ（＃２）は、デシリアライザにより、シリアル伝送信号をパラレル化してＳＣＫ、ＳＳ、ＭＯＳＩを分離し、スレーブデバイスに向けて送信する。
【００３７】
逆に、表示部側のスレーブデバイスからＭＩＳＯを伝送する場合には、スレーブデバイスからＭＩＳＯがＳＥＲＤＥＳ（＃２）に入力される。ＳＥＲＤＥＳ（＃２）に入力されたＭＩＳＯは、シリアライザによりＭＣＫに同期するようにシリアル化され、同軸ケーブルを通じてＳＥＲＤＥＳ（＃１）に伝送される。ＳＥＲＤＥＳ（＃１）では、受信したＭＩＳＯのシリアル信号をＭＣＫに同期してサンプリングし、ＳＣＫに同期してマスターデバイス向けに出力する。このように、シリアライザ／デシリアライザを設けることで、ヒンジ部を通る信号がシリアル化され、ヒンジ部の配線数を低減することができる。
【００３８】
［１−３：ＳＥＲＤＥＳによる遅延について］
しかしながら、ＳＥＲＤＥＳ（＃１）、ＳＥＲＤＥＳ（＃２）の内部で行われる処理により遅延が発生してしまい、スレーブデバイスに到達するＭＯＳＩは、ＳＥＲＤＥＳ（＃１）に入力されたＳＣＫと同期していない。但し、ＳＥＲＤＥＳ（＃２）には、ＭＯＳＩと共にＳＣＫも伝送されており、スレーブデバイスは、ＳＥＲＤＥＳ（＃２）から出力されるＳＣＫに同期してＭＯＳＩを正しく受信することができる。
【００３９】
しかし、ＭＯＳＩに応じてスレーブデバイスから出力されたＭＩＳＯがＳＥＲＤＥＳ（＃２）を経由してＳＥＲＤＥＳ（＃１）から出力される際には遅延が増幅しており、マスターデバイスから供給されるＳＣＫの同期タイミングから大きく外れてしまう。その結果、マスターデバイスは、ＳＥＲＤＥＳ（＃２）、ＳＥＲＤＥＳ（＃１）を経由してスレーブデバイスから伝送されたＭＩＳＯを正しく受信することが難しくなる。
【００４０】
例えば、図５に示すＭＯＳＩ、ＭＩＳＯのやり取りについて考えてみよう。シリアライザ／デシリアライザを経由せず、操作部内のデバイス同士でＭＯＳＩ、ＭＩＳＯを伝送する場合には、図５の通り、ＳＣＫに同期したタイミングでＭＯＳＩ、ＭＩＳＯの送受信が行われる。しかし、シリアライザ／デシリアライザを経由して操作部側から表示部側へと伝送されたＳＳ、ＳＣＫ、ＭＯＳＩには、図６に示すように遅延が生じる。但し、ＳＥＲＤＥＳ（＃２）からの出力をＳＳ’、ＳＣＫ’、ＭＯＳＩ’と表記した。
【００４１】
シリアライザ／デシリアライザによる遅延は、例えば、ＳＥＲＤＥＳ（＃１）においてＭＣＫに同期してＳＳ、ＳＣＫ、ＭＯＳＩをサンプリングする際のサンプリングタイミングにより生じる。また、ＳＥＲＤＥＳ（＃１）、ＳＥＲＤＥＳ（＃２）の内部で行われる処理（例えば、シリアル化、パラレル化、符号化等）により遅延が生じる。但し、ＳＳ’、ＳＣＫ’、ＭＯＳＩ’は、それぞれ同程度に遅延しており、スレーブデバイスがＳＣＫ’に同期してＭＯＳＩ’を受信する分には正しく受信を行うことができる。
【００４２】
しかし、スレーブデバイスがＳＣＫ’に同期してＭＯＳＩを送信すると、ＭＩＳＯは、ＳＥＲＤＥＳ（＃２）により受信された時点で既にＳＣＫから遅延したものとなる。さらに、ＳＥＲＤＥＳ（＃２）により受信されたＭＩＳＯは、図７に示すように、ＳＥＲＤＥＳ（＃２）、ＳＥＲＤＥＳ（＃１）による遅延の影響を受けて伝送され、ＭＩＳＯ’となる。その結果、ＳＥＲＤＥＳ（＃１）から出力されるＭＩＳＯ’は、図８に示すように、ＳＣＫから大きく遅延したものとなる。
【００４３】
このように大きな遅延が発生してしまうと、マスターデバイスにおいてＭＩＳＯを正しく受信することが難しくなる。例えば、図８の例においてＳＣＫの立ち上がりエッジに同期してＭＩＳＯ’をサンプリングした場合には、正しくＭＩＳＯ’を受信することができない。このような理由から、シリアライザ／デシリアライザを経由することにより遅延が生じたとしてもマスターデバイスでＭＩＳＯを正しく受信できるようにする必要がある。
【００４４】
このような課題に対し、例えば、ＭＣＫを十分に高速化し、ＳＣＫを十分に低速化することにより、サンプリングタイミングにより生じる遅延を小さくことが可能になる。しかし、ＭＣＫを高速化すると消費電力が大幅に増大してしまう。また、ヒンジ部を通過する信号の周波数が高まるため、通信電波への電磁干渉（ＥＭＩ）が問題となる。さらに、ＳＣＫを低速化するとＳＰＩバスの伝送速度が低下し、パフォーマンスが大幅に低下してしまう。また、マスターデバイスがシリアライザ／デシリアライザによる遅延を考慮してＭＩＳＯを受信するようにタイミング調整を行う方法も考えられるが、遅延の原因がサンプリングタイミングや処理時間、ＳＥＲＤＥＳ（＃１）とＳＥＲＤＥＳ（＃２）との間の距離にあるため、十分な精度でタイミング調整を行うことは現実的に困難である。
【００４５】
以下、このような課題を解決するための具体的な手段について説明する。
【００４６】
＜２：実施形態＞
本発明の一実施形態について説明する。本実施形態は、シリアライザ／デシリアライザにより遅延が発生したとしても、マスターデバイスにおいて正しくＭＩＳＯを受信できるようにする信号伝送方法を提案するものである。なお、当該信号伝送方法は、ＳＰＩ方式やＩ２Ｃ方式等、既存のバスシステムの枠組みを変更せずに上記の課題を解決するものである。ここでは、説明の都合上、ＳＰＩ方式のバスシステムを前提に説明するが、本実施形態に係る技術の適用範囲はこれに限定されるものではない。
【００４７】
［２−１：携帯端末の構成］
以下、本実施形態に係る携帯端末１００の構成について説明する。
【００４８】
（２−１−１：全体構成）
まず、図９を参照しながら、本実施形態に係る携帯端末１００の全体的な構成について説明する。図９は、本実施形態に係る携帯端末１００の全体的な構成例を示す説明図である。なお、図９には、折り畳み式の携帯電話を模した携帯端末１００の外形が記載されているが、本実施形態に係る技術の適用範囲は、折り畳み式の携帯電話に限定されるものではない。例えば、ノートＰＣ、携帯型ゲーム機、携帯情報端末等、任意の電子機器に対して適用することが可能である。
【００４９】
図９に示すように、携帯端末１００は、表示部１０２と、ヒンジ部１０４と、操作部１０６とにより構成される。表示部１０２と操作部１０６とは、ヒンジ部１０４により接続されている。また、ヒンジ部１０４は可動部材で形成されており、ヒンジ部１０４の可動範囲内において表示部１０２と操作部１０６との位置関係を変更することができる。さらに、ヒンジ部１０４には同軸ケーブルが配線されており、表示部１０２と操作部１０６とが電気的に接続されている。
【００５０】
また、表示部１０２には、シリアライザ／デシリアライザ１５０（ＳＥＲＤＥＳ（＃２））と、スレーブデバイス１５２（ＳＰＩ Ｓｌａｖｅ（３）、ＳＰＩ Ｓｌａｖｅ（３））とが搭載されている。そして、操作部１０６には、シリアライザ／デシリアライザ１２０（ＳＥＲＤＥＳ（＃１））と、マスターデバイス１２２（ＳＰＩ Ｍａｓｔｅｒ）と、スレーブデバイス１２４（ＳＰＩ Ｓｌａｖｅ（１）、ＳＰＩ Ｓｌａｖｅ（２））とが搭載されている。
【００５１】
マスターデバイス１２２としては、例えば、ＣＰＵやベースバンドプロセッサが用いられる。ベースバンドプロセッサは、通信制御やアプリケーションの実行等を行うデバイスである。また、スレーブデバイス１２４、１５２としては、例えば、操作キー、赤外線通信デバイス、カメラデバイス、ディスプレイデバイス等が用いられる。
【００５２】
（マスターデバイス１２２−スレーブデバイス１２４）
ここで、マスターデバイス１２２とスレーブデバイス１２４との間でデータのやり取りが行われる際の動作について説明する。
【００５３】
まず、マスターデバイス１２２により、ＳＳを用いてスレーブデバイス１２４が選択される。マスターデバイス１２２からスレーブデバイス１２４へとデータを伝送する場合、選択されたスレーブデバイス１２４に向けてＳＣＫ、ＭＯＳＩが送信される。一方、スレーブデバイス１２４からマスターデバイス１２２へとデータを伝送する場合、選択されたスレーブデバイス１２４からマスターデバイス１２２に向けてＭＩＳＯが送信される。このとき、スレーブデバイス１２４には、マスターデバイス１２２からＳＣＫが供給されており、ＳＣＫに同期してデータが送信される。
【００５４】
スレーブデバイス１２４は、マスターデバイス１２２と同じ操作部１０６に設けられており、直接ＳＰＩバス１１０に接続されている。そのため、シリアライザ／デシリアライザ１２０、１５０をＳＣＫ、ＭＩＳＯが通ることはない。従って、このケースにおいて、ＳＣＫ、ＭＩＳＯは、シリアライザ／デシリアライザ１２０、１５０により生じる遅延とは無関係である。従って、図５に示すように、ＭＩＳＯ、ＭＯＳＩ共にＳＣＫに同期して伝送される。
【００５５】
その結果、マスターデバイス１２２は、ＳＣＫに同期して正しくＭＩＳＯを受信することができる。また、スレーブデバイス１２４は、ＳＣＫに同期して正しくＭＯＳＩを受信することができる。従って、マスターデバイス１２２と同じ操作部１０６に設けられたスレーブデバイス１２４に対するデータの送受信については、シリアライザ／デシリアライザ１２０、１５０による遅延への対策を講じる必要はない。
【００５６】
（マスターデバイス１２２−スレーブデバイス１５２）
次に、マスターデバイス１２２とスレーブデバイス１５２との間でデータのやり取りが行われる際の動作について説明する。
【００５７】
まず、マスターデバイス１２２により、ＳＳを用いてスレーブデバイス１５２が選択される。但し、スレーブデバイス１５２は表示部１０２に設けられているため、ＳＳはシリアライザ／デシリアライザ１２０に伝送される。さらに、シリアライザ／デシリアライザ１２０には、ＳＣＫ、ＭＯＳＩが伝送される。そして、シリアライザ／デシリアライザ１２０は、ＳＳ、ＳＣＫ、ＭＯＳＩをシリアル化して多重し、シリアル信号を生成する。そして、生成されたシリアル信号は、シリアライザ／デシリアライザ１５０に伝送される。
【００５８】
このとき、シリアライザ／デシリアライザ１２０によるサンプリングタイミングや各種処理等により遅延が発生する。シリアル信号を受信すると、シリアライザ／デシリアライザ１５０は、受信したシリアル信号からＳＳ、ＳＣＫ、ＭＯＳＩを分離する。但し、シリアライザ／デシリアライザ１２０、１５０の各種処理によりＳＳ、ＳＣＫ、ＭＯＳＩに遅延が生じているため、実際には遅延を含むＳＳ’、ＳＣＫ’、ＭＯＳＩ’が得られる。そして、得られたＳＳ’、ＳＣＫ’、ＭＯＳＩ’は、ＳＰＩバス１０８を通じてスレーブデバイス１５２に伝送される。
【００５９】
また、スレーブデバイス１５２からマスターデバイス１２２へとＭＩＳＯを伝送する場合、スレーブデバイス１５２は、シリアライザ／デシリアライザ１２０、１５０を通じて伝送される遅延したＳＣＫ’に同期してＭＩＳＯを送信する。そのため、スレーブデバイス１５２から送信される時点でＭＩＳＯは、ＳＣＫから遅延している。ＭＩＳＯは、シリアライザ／デシリアライザ１５０によりシリアル化されてシリアライザ／デシリアライザ１２０に伝送される。そのため、シリアライザ／デシリアライザ１５０によるサンプリングタイミングや各種処理等によりＭＩＳＯの遅延が増幅してしまう。
【００６０】
また、シリアライザ／デシリアライザ１２０によりパラレル化される際にも遅延が発生し、シリアライザ／デシリアライザ１２０から出力されるＭＩＳＯは、シリアライザ／デシリアライザ１２０、１５０による遅延を含むＭＩＳＯ’となる。ここで、ＭＩＳＯ’をそのままマスターデバイス１２２に伝送すると、マスターデバイス１２２においてＭＩＳＯ’を正しく受信することが難しい。そこで、本実施形態に係るシリアライザ／デシリアライザ１２０は、ＭＩＳＯ’をバッファリングし、マスターデバイス１２２から供給されているＳＣＫに同期して伝送する。
【００６１】
このように、ＭＩＳＯ’をバッファリングしてＳＣＫに同期伝送することにより、マスターデバイス１２２によりＭＩＳＯ’を正しく受信することが可能になる。以下、シリアライザ／デシリアライザ１２０、１５０の機能構成について詳細に説明し、さらに本実施形態に係る信号伝送方法（バッファリング方法）について述べる。
【００６２】
（２−１−２：ＳＥＲＤＥＳの機能構成）
図１０を参照しながら、本実施形態に係るシリアライザ／デシリアライザ１２０、１５０の機能構成について説明する。図１０は、本実施形態に係るシリアライザ／デシリアライザ１２０、１５０の機能構成例を示す説明図である。上記の通り、本実施形態に係る信号伝送方法は、シリアライザ／デシリアライザ１２０、１５０を通じて伝送されるＭＩＳＯをバッファリングすることにより、遅延を含むＭＩＳＯ’をマスターデバイス１２２から供給されるＳＣＫに同期させるというものである。
【００６３】
（シリアライザ／デシリアライザ１２０の構成）
図１０に示すように、シリアライザ／デシリアライザ１２０は、ＳＰＩインターフェース１３０と、ＳＰＩスレーブ機能提供部１３２と、送信部１３４と、ＰＨＹレイヤ機能提供部１３６と、受信部１３８と、バッファ１４０とを有する。なお、シリアライザ／デシリアライザ１２０には、マスターデバイス１２２からシリアル伝送用のクロックＭＣＫが供給されているものとする。
【００６４】
（シリアライザ／デシリアライザ１５０の構成）
また、シリアライザ／デシリアライザ１５０は、ＰＨＹレイヤ機能提供部１６０と、受信部１６２と、ＳＰＩマスタ機能提供部１６４と、ＳＰＩインターフェース１６６と、送信部１６８とを有する。なお、シリアライザ／デシリアライザ１５０には、マスターデバイス１２２からシリアル伝送用のクロックＭＣＫが供給されているものとする。
【００６５】
（動作）
以下、シリアライザ／デシリアライザ１２０、１５０の動作について説明する。シリアライザ／デシリアライザ１２０には、マスターデバイス１２２からＳＰＩインターフェース１３０を通じてＳＣＫ、ＳＳ、ＭＯＳＩが入力される。そして、ＳＰＩインターフェース１３０を通じて入力されたＳＣＫ、ＳＳ、ＭＯＳＩは、ＳＰＩスレーブ機能提供部１３２に入力される。ＳＳがアクティブになると、ＳＣＫ、ＭＯＳＩがマスターデバイス１２２から送信される。ＳＣＫ、ＭＯＳＩが送信されると、ＳＰＩスレーブ機能提供部１３２は、ＳＣＫに同期してＭＯＳＩを受信する。
【００６６】
また、バッファ１４０に格納されたＭＩＳＯが存在する場合、ＳＰＩスレーブ機能提供部１３２は、バッファ１４０からＭＩＳＯを読み出し、ＳＰＩインターフェース１３０を通じてマスターデバイス１２２に伝送する。このとき、ＳＰＩスレーブ機能提供部１３２は、ＳＣＫに同期してＭＩＳＯを伝送する。なお、バッファ１４０に格納されたＭＩＳＯが存在しない場合、ＳＰＩスレーブ機能提供部１３２は、予め決められたダミーデータをＭＩＳＯの代わりにマスターデバイス１２２へと伝送するように構成されていてもよい。
【００６７】
さて、ＳＰＩスレーブ機能提供部１３２により受信されたＭＯＳＩは、ＳＣＫ、ＳＳと共に送信部１３４に入力される。ＳＣＫ、ＳＳ、ＭＯＳＩが入力されると、送信部１３４は、ＰＨＹレイヤ機能提供部１３６を通じてシリアライザ／デシリアライザ１５０にＳＣＫ、ＳＳ、ＭＯＳＩを伝送する。このとき、ＳＣＫ、ＳＳ、ＭＯＳＩは、シリアル化され、多重されてシリアライザ／デシリアライザ１５０に伝送される。
【００６８】
なお、シリアル化により生成されたシリアル信号は符号化された形で伝送されてもよい。例えば、シリアル信号をＤＣフリーの符号に符号化し、ＤＣ電源に重畳して伝送することにより、シリアライザ／デシリアライザ１２０、１５０間の配線数を減らすことができる。また、シリアル化の際、ＭＣＫに同期してＳＣＫ、ＳＳ、ＭＯＳＩがサンプリングされるため、そのサンプリングタイミングによりＳＣＫ、ＳＳ、ＭＯＳＩに遅延が生じる。さらに、シリアライザ／デシリアライザ１２０における各種処理により遅延が生じる。
【００６９】
シリアライザ／デシリアライザ１５０に伝送されたシリアル信号は、ＰＨＹレイヤ機能提供部１６０を通じて受信部１６２により受信される。このとき、シリアル信号は、ＳＣＫ、ＳＳ、ＭＯＳＩに分離されて受信部１６２に入力される。但し、シリアライザ／デシリアライザ１２０、１５０の処理によりＳＣＫ、ＳＳ、ＭＯＳＩに遅延が発生しているため、受信部１６２に入力される信号は、遅延を含むＳＣＫ’、ＳＳ’、ＭＯＳＩ’となる。受信部１６２により受信されたＳＣＫ’、ＳＳ’、ＭＯＳＩ’は、ＳＰＩマスタ機能提供部１６４に入力される。
【００７０】
ＳＣＫ’、ＳＳ’、ＭＯＳＩ’が入力されると、ＳＰＩマスタ機能提供部１６４は、ＳＳ’をアクティブにし、ＳＰＩインターフェース１６６を通じてスレーブデバイス１５２へとＳＣＫ’、ＭＯＳＩ’を送信する。このとき、ＳＰＩマスタ機能提供部１６４は、ＳＣＫ’に同期してＭＯＳＩ’を送信する。そして、スレーブデバイス１５２は、ＳＰＩマスタ機能提供部１６４から供給されるＳＣＫ’に同期してＭＯＳＩ’を受信する。このとき、ＳＣＫ’とＭＯＳＩ’とは同じだけ遅延しているため、スレーブデバイス１５２においては、ＳＣＫ’に同期してＭＯＳＩ’を正しく受信することができる。
【００７１】
また、スレーブデバイス１５２は、ＳＣＫ’に同期してＭＩＳＯを送信する。スレーブデバイス１５２から送信されたＭＩＳＯは、ＳＰＩインターフェース１６６を通じてＳＰＩマスタ機能提供部１６４により受信される。このとき、ＳＰＩマスタ機能提供部１６４は、ＳＣＫ’に同期してＭＩＳＯを受信する。そして、ＳＰＩマスタ機能提供部１６４により受信されたＭＩＳＯは、送信部１６８に入力される。送信部１６８は、ＰＨＹレイヤ機能提供部１６０を通じてシリアライザ／デシリアライザ１２０にＭＩＳＯを伝送する。このとき、ＭＩＳＯは、シリアル化されて伝送される。
【００７２】
シリアライザ／デシリアライザ１５０から伝送されたＭＩＳＯは、ＰＨＹレイヤ機能提供部１３６を通じて受信部１３８により受信される。但し、受信部１３８には、ＳＣＫ’への同期による遅延及びシリアル伝送に伴う遅延の影響を受け、遅延を含むＭＩＳＯ’が入力される。そこで、受信部１３８は、ＭＩＳＯ’をＳＰＩスレーブ機能提供部１３２に直接入力せず、バッファ１４０に格納する。上記の通り、バッファ１４０に格納されたＭＩＳＯ’は、ＳＰＩスレーブ機能提供部１３２により読み出され、ＳＣＫに同期してマスターデバイス１２２に送信される。そのため、マスターデバイス１２２は、ＳＣＫに同期してＭＩＳＯ’を正しく受信することができる。
【００７３】
以上、本実施形態に係るシリアライザ／デシリアライザ１２０、１５０の構成について説明した。上記の通り、スレーブデバイス１５２から送信されたＭＩＳＯを操作部１０６に位置するシリアライザ／デシリアライザ１２０においてバッファリングし、ＳＣＫに同期して送信することにより、ＭＩＳＯの受信不良を回避することが可能になる。なお、ＳＰＩ方式の枠組みに本実施形態の構成を適用する場合、ＳＰＩスレーブ機能提供部１３２は、マスターデバイス１２２からアクセスがあったタイミングでバッファ１４０に格納されていたＭＩＳＯをＳＣＫに同期して出力する。
【００７４】
［２−２：信号伝送方法］
ここで、図１１〜図１３を参照しながら、本実施形態に係る信号伝送方法について説明する。図１１は、シリアライザ／デシリアライザ１２０（操作部側）とシリアライザ／デシリアライザ１５０（表示部側）との間で伝送される信号の伝送タイミングを示す説明図である。図１２は、シリアライザ／デシリアライザ１２０（操作部側ＳＥＲＤＥＳ）により実行される処理の流れを示す説明図である。図１３は、シリアライザ／デシリアライザ１５０（表示部側ＳＥＲＤＥＳ）により実行される処理の流れを示す説明図である。
【００７５】
（送信タイミング）
まず、図１１を参照する。図１１の例では、マスターデバイス１２２からＭＯＳＩ（Ａ、Ｂ、Ｃ、Ｄ）が送信され、スレーブデバイス１５２からＭＩＳＯ（Ｗ、Ｘ、Ｙ、Ｚ）が送信される処理の流れが想定されている。また、マスターデバイス１２２がＭＯＳＩを送信する時点で、バッファ１４０にＭＩＳＯ（Ｐ、Ｑ、Ｒ、Ｓ）が格納されているものとする。なお、マスターデバイス１２２がＭＯＳＩ（Ａ、Ｂ、Ｃ、Ｄ）を送信する以前に、スレーブデバイス１５２からＭＩＳＯが送信されていない場合、ＭＩＳＯ（Ｐ、Ｑ、Ｒ、Ｓ）としてはダミーデータが用いられる。
【００７６】
まず、操作部側では、マスターデバイス１２２によりスレーブデバイス１５２向けにＳＳがアクティブにされ、ＳＣＫ、ＭＯＳＩの送信が開始される。このとき、ＭＯＳＩは、ＳＣＫに同期して送信される。そして、シリアライザ／デシリアライザ１２０では、ＳＣＫに同期してＭＯＳＩが受信され、ＳＳ、ＳＣＫと共にシリアライザ／デシリアライザ１５０にシリアル伝送される。また、シリアライザ／デシリアライザ１２０は、バッファ１４０に格納されているＭＩＳＯ（Ｐ、Ｑ、Ｒ、Ｓ）をマスターデバイス１２２に送信する。このとき、ＭＩＳＯ（Ｐ、Ｑ、Ｒ、Ｓ）は、ＳＣＫに同期して送信される。
【００７７】
シリアライザ／デシリアライザ１５０にシリアル伝送されたＳＳ、ＳＣＫ、ＭＯＳＩは、遅延によりＳＳ’、ＳＣＫ’、ＭＯＳＩ’となる。そして、シリアライザ／デシリアライザ１５０によりＳＳ’がアクティブにされ、スレーブデバイス１５２に向けてＳＣＫ’、ＭＯＳＩ’が送信される。このとき、ＭＯＳＩ’は、ＳＣＫ’に同期して送信される。
【００７８】
また、スレーブデバイス１５２は、ＳＣＫ’に同期してＭＩＳＯ（Ｗ、Ｘ、Ｙ、Ｚ）を送信する。スレーブデバイス１５２により送信されたＭＩＳＯ（Ｗ、Ｘ、Ｙ、Ｚ）は、シリアライザ／デシリアライザ１５０により受信され、シリアライザ／デシリアライザ１２０にシリアル伝送される。そして、シリアライザ／デシリアライザ１２０にシリアル伝送されたＭＩＳＯ（Ｗ、Ｘ、Ｙ、Ｚ）は、バッファ１４０に格納される。そして、バッファ１４０に格納されたＭＩＳＯ（Ｗ、Ｘ、Ｙ、Ｚ）は、次にマスターデバイス１２２からＭＯＳＩが送信されたタイミングで送信される。
【００７９】
（操作部側ＳＥＲＤＥＳの処理フロー）
次に、図１２を参照する。図１２に示すように、まず、シリアライザ／デシリアライザ１２０は、スレーブデバイス１５２向けのＳＳ（ＳＳｘ）がアクティブか否かを判断する（Ｓ１０２）。ＳＳｘがアクティブな場合、シリアライザ／デシリアライザ１２０は、ステップＳ１０４の処理に進行する。一方、ＳＳｘがアクティブでない場合、シリアライザ／デシリアライザ１２０は、再びステップＳ１０２の処理を繰り返す。
【００８０】
ステップＳ１０４の処理に進行した場合、シリアライザ／デシリアライザ１２０は、マスターデバイス１２２からＳＣＫに同期してＭＯＳＩを受信すると共に、マスターデバイス１２２へとＳＣＫに同期してＭＩＳＯを送信する（Ｓ１０４）。次いで、シリアライザ／デシリアライザ１２０は、ＳＳｘがアクティブか否かを判断する（Ｓ１０６）。ＳＳｘがアクティブな場合、シリアライザ／デシリアライザ１２０は、再びステップＳ１０４に進行する。一方、ＳＳｘがアクティブでない場合、シリアライザ／デシリアライザ１２０は、ステップＳ１０８の処理に進行する。
【００８１】
ステップＳ１０８の処理に進行した場合、シリアライザ／デシリアライザ１２０は、マスターデバイス１２２から受信したＭＩＳＯをシリアライザ／デシリアライザ１５０へとシリアル伝送する（Ｓ１０８）。次いで、シリアライザ／デシリアライザ１２０は、スレーブデバイス１５２から送信され、シリアライザ／デシリアライザ１５０によりシリアル伝送されたＭＩＳＯ（ＭＩＳＯ’）を受信したか否かを判断する（Ｓ１１０）。ＭＩＳＯ’を受信した場合、シリアライザ／デシリアライザ１２０は、ステップＳ１１２の処理に進行する。一方、ＭＩＳＯ’を受信していない場合、シリアライザ／デシリアライザ１２０は、再びステップＳ１１０の処理を繰り返す。
【００８２】
ステップＳ１１２の処理に進行した場合、シリアライザ／デシリアライザ１２０は、シリアライザ／デシリアライザ１５０からシリアル伝送されたＭＩＳＯ’をバッファ１４０に格納する（Ｓ１１２）。そして、シリアライザ／デシリアライザ１２０は、再びステップＳ１０２の処理に進行し、一連の処理を繰り返す。
【００８３】
なお、図１２の例では、毎回４ビットのデータを伝送しているが、実際には任意のビット数のデータが伝送される。そのため、マスターデバイス１２２からＭＯＳＩが送信される際に要求されるＭＩＳＯのデータ量とバッファ１４０に格納されているデータ量とが異なることがある。その場合、ＳＰＩスレーブ機能提供部１３２は、適宜ＭＩＳＯのデータ量を調整する。
【００８４】
例えば、マスターデバイス１２２から要求されるデータ量がバッファ１４０に格納されたＭＩＳＯのデータ量よりも多い場合、ＳＰＩスレーブ機能提供部１３２は、データ量が足りない分だけ所定の値（例えば、“０”）を付加して送信する。一方、マスターデバイス１２２から要求されるデータ量がバッファ１４０に格納されたＭＩＳＯのデータ量よりも少ない場合、ＳＰＩスレーブ機能提供部１３２は、データ量が余る分だけ残ったデータを破棄する。このような構成にすることで、データ量の過不足を調整することができる。
【００８５】
（表示部側ＳＥＲＤＥＳの処理フロー）
次に、図１３を参照する。図１３に示すように、まず、シリアライザ／デシリアライザ１５０は、シリアライザ／デシリアライザ１２０からＭＯＳＩを受信したか否かを判断する（Ｓ２０２）。ＭＯＳＩを受信した場合、シリアライザ／デシリアライザ１５０は、ステップＳ２０４の処理に進行する。一方、ＭＯＳＩを受信していない場合、シリアライザ／デシリアライザ１５０は、再びステップＳ２０２の処理を繰り返す。
【００８６】
ステップＳ２０４の処理に進行した場合、シリアライザ／デシリアライザ１５０は、シリアライザ／デシリアライザ１２０からシリアル伝送されたＭＯＳＩをスレーブデバイス１５２へと送信すると共に、スレーブデバイス１５２からＭＩＳＯを受信する（Ｓ２０４）。次いで、シリアライザ／デシリアライザ１５０は、シリアライザ／デシリアライザ１２０からシリアル伝送された全てのＭＯＳＩをスレーブデバイス１５２に伝送し、全てのスレーブデバイス１５２からＭＩＳＯを受信したか否かを判断する（Ｓ２０６）。
【００８７】
全データの処理が完了した場合、シリアライザ／デシリアライザ１５０は、ステップＳ２０８の処理に進行する。一方、全データの処理が完了していない場合、シリアライザ／デシリアライザ１５０は、再びステップＳ２０４の処理に進行する。ステップＳ２０８の処理に進行した場合、シリアライザ／デシリアライザ１５０は、スレーブデバイス１５２から受信したＭＩＳＯをシリアライザ／デシリアライザ１２０へとシリアル伝送する（Ｓ２０８）。そして、シリアライザ／デシリアライザ１５０は、再びステップＳ２０２の処理に進行し、一連の処理を繰り返す。
【００８８】
以上、本実施形態に係る信号伝送方法について説明した。上記のように、シリアライザ／デシリアライザ１２０、１５０による遅延を受けたＭＩＳＯをバッファリングし、ＳＣＫに同期して送信することにより、遅延によるＭＩＳＯの受信不良を回避することが可能になる。
【００８９】
［２−３：（第１変形例）複数スレーブデバイスへの対応］
次に、図１４を参照しながら、本実施形態の一変形例（第１変形例）に係るシリアライザ／デシリアライザ１２０、１５０の機能構成について説明する。図１４は、表示部１０２に複数のスレーブデバイス１５２を設けるために、シリアライザ／デシリアライザ１２０、１５０の構成を拡張した変形例を示す説明図である。なお、以下の説明において、図１０に示したシリアライザ／デシリアライザ１２０、１５０と実質的に同一の機能を有する構成要素については詳細な説明を省略する。
【００９０】
図１４に示すように、本変形例に係るシリアライザ／デシリアライザ１２０、１５０には、表示部１０２に設けられたスレーブデバイス１５２の数（例えば、３）だけＳＳ用のＳＰＩバス１０８、１１０（例えば、ＳＳ１〜３）が接続されている。また、ＳＰＩ方式の場合、ＳＳがアクティブにされたスレーブデバイス１５２だけがＭＩＳＯ、ＭＯＳＩの送受信を行うことができる。そのため、複数のスレーブデバイス１５２を想定する場合には、バッファ１４０に格納されたＭＩＳＯの送信タイミングに注意する必要がある。
【００９１】
例えば、ＳＳ１がアクティブな状態で受信したＭＩＳＯをマスターデバイス１２２に送信するタイミングは、マスターデバイス１２２によりＳＳ１がアクティブな状態にされたタイミングになる。そのため、シリアライザ／デシリアライザ１２０は、各ＳＳがアクティブな状態で受信したＭＩＳＯを区別してバッファ１４０に格納しておくことが必要になる。そこで、本変形例に係るシリアライザ／デシリアライザ１２０には、各ＳＳに対応する複数のバッファ１４０が設けられている。そして、受信部１３８は、ＭＩＳＯの受信時にアクティブな状態にあるＳＳを判別し、そのＳＳに対応するバッファ１４０にＭＩＳＯを格納する。
【００９２】
一方、ＳＰＩスレーブ機能提供部１３２は、マスターデバイス１２２からＭＯＳＩを受信し、マスターデバイス１２２にＭＩＳＯを送信する際、アクティブな状態のＳＳに対応するバッファ１４０からＭＩＳＯを読み出してマスターデバイス１２２に送信する。このような構成にすることにより、マスターデバイス１２２がアクティブにしたＳＳのスレーブデバイス１５２から、正しくＭＩＳＯをマスターデバイス１２２に伝送することが可能になる。以上説明したように、本変形例を適用することにより、複数のスレーブデバイス１５２が表示部１０２に設けられていても、ＳＰＩ方式の枠組みを何ら変更することなく、本実施形態の技術を適用することが可能になる。
【００９３】
［２−４：（第２変形例）ブリッジ機器への応用］
次に、図１５を参照しながら、本実施形態の一変形例（第２変形例）に係るブリッジ機器２００の機能構成について説明する。これまではシリアライザ／デシリアライザ１２０、１５０を搭載した携帯端末１００を想定して説明してきた。しかし、バスシステムにおいて伝送遅延が発生する要因は、必ずしも信号のシリアル伝送に伴う処理に限らない。例えば、マスターデバイスとスレーブデバイスとの間で電圧変換する場合や、マスターデバイスとスレーブデバイスとの間の物理的距離（例えば、配線距離）が長い場合等、信号の伝送過程において伝送遅延が発生することがある。本変形例は、このような場合に利用されるブリッジ機器２００への応用に関するものである。
【００９４】
図１５に示すように、ブリッジ機器２００は、主に、ＳＰＩインターフェース２０２と、ＳＰＩスレーブ機能提供部２０４と、バッファ２０６と、ＳＰＩマスタ機能提供部２０８と、ＳＰＩインターフェース２１０とにより構成される。但し、ＳＰＩインターフェース２０２の側にマスターデバイスが位置し、ＳＰＩインターフェース２１０の側にスレーブデバイスが位置するものと仮定する。また、ブリッジ機器２００とスレーブデバイスとの間の伝送過程において伝送遅延が発生するものと仮定する。
【００９５】
まず、マスターデバイスによりＳＳがアクティブな状態にされる。次いで、マスターデバイスからＳＣＫが供給されると共に、ＳＣＫに同期してＭＯＳＩが送信される。マスターデバイスから送信されたＳＳ、ＳＣＫ、ＭＯＳＩは、ＳＰＩインターフェース２０２を通じてＳＰＩスレーブ機能提供部２０４に入力される。ＳＳ、ＳＣＫ、ＭＯＳＩが入力されると、ＳＰＩスレーブ機能提供部２０４は、バッファ２０６からＭＩＳＯ又はダミーデータを読み出し、ＳＰＩインターフェース２０２を通じてＭＩＳＯ又はダミーデータをマスターデバイスへと送信する。
【００９６】
ＳＰＩスレーブ機能提供部２０４に入力されたＳＳ、ＳＣＫ、ＭＯＳＩは、ＳＰＩマスタ機能提供部２０８に入力され、ＳＰＩインターフェース２１０を通じてスレーブデバイスに送信される。このとき、ＭＯＳＩは、ＳＣＫに同期して送信される。また、ＳＣＫに同期してスレーブデバイスから送信されたＭＩＳＯは、ＳＰＩインターフェース２１０を通じてＳＰＩマスタ機能提供部２０８に入力される。ＭＩＳＯが入力されると、ＳＰＩマスタ機能提供部２０８は、入力されたＭＩＳＯをバッファ２０６に格納する。そして、バッファ２０６に格納されたＭＩＳＯは、次にマスターデバイスからアクセスを受けた場合にＳＰＩスレーブ機能提供部２０４により送信される。
【００９７】
以上、ブリッジ機器２００の機能構成について説明した。上記の通り、ブリッジ機器２００の場合も、スレーブデバイスから受信した遅延を含むＭＩＳＯをバッファリングすることにより、スレーブデバイスとブリッジ機器２００との間の伝送遅延を吸収することが可能になる。その結果、ＳＣＫに同期してマスターデバイス向けにＭＩＳＯが送信されるため、マスターデバイスにてＭＩＳＯを正しく受信することが可能になる。なお、スレーブデバイスが複数存在する場合への拡張は、図１４と同様であるため、説明を省略する。
【００９８】
以上、本実施形態に係る信号伝送方法、及びその変形例について説明した。当該信号伝送方法を用いることにより、マスターデバイスは、受信したいデータ長のアクセスを少なくとも２回行うことにより所望のデータを正しく受信することができるようになる。また、当該変形例を適用することにより、複数のスレーブデバイスが存在するバスシステムの構成に対しても容易に本実施形態の信号伝送方法を拡張することが可能になる。また、シリアル伝送用のクロックＭＣＫを高速化したり、ＳＣＫを低速化したりする必要が無いため、システムのパフォーマンスを低下させずに済む。
【００９９】
なお、これまでＳＰＩ方式を例に挙げて説明してきたが、ＳＰＩ方式と同様の仕組みを利用する他のバスシステムに対しても、本実施形態に係る技術を適用することができる。もちろん、このような他のバスシステムへの適用例についても、本実施形態の技術的範囲に含まれることは言うまでもない。
【０１００】
＜３：まとめ＞
最後に、本実施形態に係る技術内容について簡単に纏める。ここで述べる技術内容は、例えば、ＰＣ、携帯電話、携帯ゲーム機、携帯情報端末、情報家電、カーナビゲーションシステム等、種々の電子機器に対して適用することができる。
【０１０１】
上記の電子機器の機能構成は次のように表現することができる。当該電子機器は、第１のバスに接続されたマスター機器から供給されるクロックと、当該クロックに同期して前記マスター機器から送信されるデータとを受信するマスター側受信部と、前記第１のバスとは異なる第２のバスに接続されたスレーブ機器に対し、前記マスター側受信部により受信されたクロック及びデータを送信するスレーブ側送信部と、前記スレーブ側送信部により送信されたクロックに同期して前記スレーブ機器から送信されたデータを受信してバッファに格納するスレーブ側受信部と、前記マスター側受信部によりクロック及びデータが受信されるタイミングで、当該クロックに同期して前記バッファに格納されているデータを前記マスター機器に送信するマスター側送信部と、を有する。
【０１０２】
このように、マスター機器から供給されるクロックに同期してデータを伝送するシステムにおいて、スレーブ機器から送信されるデータをバッファリングすることにより、スレーブ機器との伝送過程においてデータの遅延が発生しても、マスター機器が正しくデータを受信することができるようになる。このような構成は、カスケード接続されるバスシステムにおいて好適に用いることができる。
【０１０３】
（備考）
上記のＳＰＩインターフェース１３０、２０２、ＳＰＩスレーブ機能提供部１３２、２０４は、マスター側受信部及びマスター側送信部の一例である。また、上記のＳＰＩインターフェース１６６、２１０、ＳＰＩマスタ機能提供部１６４、２０８は、スレーブ側受信部及びスレーブ側送信部の一例である。上記のシリアライザ／デシリアライザ１２０は、第１のモジュールの一例である。上記のシリアライザ／デシリアライザ１５０は、第２のモジュールの一例である。上記のＳＰＩバス１１０は、第１のバスの一例である。上記のＳＰＩバス１０８は、第２のバスの一例である。
【０１０４】
以上、添付図面を参照しながら本発明の好適な実施形態について説明したが、本発明は係る例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。
【０１０５】
例えば、上記説明においては、シリアライザ／デシリアライザ１２０、１５０間の伝送路を同軸ケーブルで構成する例を示したが、シリアライザ／デシリアライザ１２０、１５０に代えて無線送受信部を設けることにより、伝送路を無線に変更することができる。この場合、シリアライザ／デシリアライザ１２０、１５０の構成の中で、シリアル化／パラレル化する要素を無線変調／無線復調する要素に置き換えることで、上記説明と同様に本実施形態に係る信号伝送方法を適用することが可能になる。
【符号の説明】
【０１０６】
１００ 携帯端末
１０２ 表示部
１０４ ヒンジ部
１０６ 操作部
１０８、１１０ ＳＰＩバス
１２０ シリアライザ／デシリアライザ
１２２ マスターデバイス
１２４ スレーブデバイス
１３０ ＳＰＩインターフェース
１３２ ＳＰＩスレーブ機能提供部
１３４ 送信部
１３６ ＰＨＹレイヤ機能提供部
１３８ 受信部
１４０ バッファ
１５０ シリアライザ／デシリアライザ
１５２ スレーブデバイス
１６０ ＰＨＹレイヤ機能提供部
１６２ 受信部
１６４ ＳＰＩマスタ機能提供部
１６６ ＳＰＩインターフェース
１６８ 送信部
２００ ブリッジ機器
２０２ ＳＰＩインターフェース
２０４ ＳＰＩスレーブ機能提供部
２０６ バッファ
２０８ ＳＰＩマスタ機能提供部
２１０ ＳＰＩインターフェース
【特許請求の範囲】
【請求項１】
第１のバスに接続されたマスター機器から供給されるクロックと、当該クロックに同期して前記マスター機器から送信されるデータとを受信するマスター側受信部と、
前記第１のバスとは異なる第２のバスに接続されたスレーブ機器に対し、前記マスター側受信部により受信されたクロック及びデータを送信するスレーブ側送信部と、
前記スレーブ側送信部により送信されたクロックに同期して前記スレーブ機器から送信されたデータを受信してバッファに格納するスレーブ側受信部と、
前記マスター側受信部によりクロック及びデータが受信されるタイミングで、当該クロックに同期して前記バッファに格納されているデータを前記マスター機器に送信するマスター側送信部と、
を備える、信号処理装置。
【請求項２】
前記第２のバスには、複数の前記スレーブ機器が接続されており、
前記バッファは、前記スレーブ機器毎に設けられており、
前記スレーブ側受信部は、送信元の前記スレーブ機器に対応するバッファに対し、当該スレーブ機器から受信したデータを格納し、
前記マスター側送信部は、前記マスター側受信部により受信されたデータの送信先となる前記スレーブ機器に対応するバッファに格納されているデータを前記マスター機器に送信する、請求項１に記載の信号処理装置。
【請求項３】
前記信号処理装置は、シリアル伝送路により接続された第１及び第２のモジュールにより形成されており、
前記スレーブ側送信部は、
前記マスター側受信部により受信されたクロック及びデータをシリアル化してシリアル信号を生成し、前記シリアル伝送路を通じて当該シリアル信号を送信する、前記第１のモジュールに設けられたシリアライザと、
前記シリアル伝送路を通じて送信されたシリアル信号を受信して前記クロック及びデータを復元する、前記第２のモジュールに設けられたデシリアライザと、
を含み、
前記スレーブ側受信部は、
前記スレーブ機器から送信されたデータをシリアル化してシリアル信号を生成し、前記シリアル伝送路を通じて当該シリアル信号を送信する、前記第２のモジュールに設けられたシリアライザと、
前記シリアル伝送路を通じて送信されたシリアル信号を受信して前記データを復元する、前記第１のモジュールに設けられたデシリアライザと、
を含む、請求項２に記載の信号処理装置。
【請求項４】
前記第１及び第２のバスは、ＳＰＩ方式のシリアルバスである、請求項３に記載の信号処理装置。
【請求項５】
前記マスター側送信部は、前記バッファにデータが格納されていない場合、所定のダミーデータを前記マスター機器に送信する、請求項４に記載の信号処理装置。
【請求項６】
前記第１のモジュールは、少なくとも表示データを出力する演算処理部をさらに有し、
前記第２のモジュールは、入力された表示データを表示する表示部をさらに有し、
前記第１のモジュールに設けられたシリアライザは、前記演算処理部から出力された表示データ及びクロックをシリアル化して送信し、
前記第２のモジュールに設けられたデシリアライザは、前記シリアル伝送路を通じて送信されたシリアル信号を受信し、前記クロック及び表示データを復元して前記表示部に入力する、請求項３に記載の信号処理装置。
【請求項７】
前記信号処理装置は、無線伝送路により接続された第１及び第２のモジュールにより形成されており、
前記スレーブ側送信部は、
前記マスター側受信部により受信されたクロック及びデータを無線信号に変換し、前記無線伝送路を通じて送信する、前記第１のモジュールに設けられた無線送信部と、
前記無線伝送路を通じて送信された無線信号を受信して前記クロック及びデータを復元する、前記第２のモジュールに設けられた無線受信部と、
を含み、
前記スレーブ側受信部は、
前記スレーブ機器から送信されたデータを無線信号に変換し、前記無線伝送路を通じて送信する、前記第２のモジュールに設けられた無線送信部と、
前記無線伝送路を通じて送信された無線信号を受信して前記データを復元する、前記第１のモジュールに設けられた無線受信部と、
を含む、請求項１に記載の信号処理装置。
【請求項８】
第１のバスに接続されたマスター機器から供給されるクロックと、当該クロックに同期して前記マスター機器から送信されるデータとを受信するマスター側受信ステップと、
前記第１のバスとは異なる第２のバスに接続されたスレーブ機器に対し、前記マスター側受信ステップで受信されたクロック及びデータを送信するスレーブ側送信ステップと、
前記スレーブ側送信ステップで送信されたクロックに同期して前記スレーブ機器から送信されたデータを受信してバッファに格納するスレーブ側受信ステップと、
前記マスター側受信ステップでクロック及びデータが受信されるタイミングで、当該クロックに同期して前記バッファに格納されているデータを前記マスター機器に送信するマスター側送信ステップと、
を含む、信号伝送方法。
【請求項１】
第１のバスに接続されたマスター機器から供給されるクロックと、当該クロックに同期して前記マスター機器から送信されるデータとを受信するマスター側受信部と、
前記第１のバスとは異なる第２のバスに接続されたスレーブ機器に対し、前記マスター側受信部により受信されたクロック及びデータを送信するスレーブ側送信部と、
前記スレーブ側送信部により送信されたクロックに同期して前記スレーブ機器から送信されたデータを受信してバッファに格納するスレーブ側受信部と、
前記マスター側受信部によりクロック及びデータが受信されるタイミングで、当該クロックに同期して前記バッファに格納されているデータを前記マスター機器に送信するマスター側送信部と、
を備える、信号処理装置。
【請求項２】
前記第２のバスには、複数の前記スレーブ機器が接続されており、
前記バッファは、前記スレーブ機器毎に設けられており、
前記スレーブ側受信部は、送信元の前記スレーブ機器に対応するバッファに対し、当該スレーブ機器から受信したデータを格納し、
前記マスター側送信部は、前記マスター側受信部により受信されたデータの送信先となる前記スレーブ機器に対応するバッファに格納されているデータを前記マスター機器に送信する、請求項１に記載の信号処理装置。
【請求項３】
前記信号処理装置は、シリアル伝送路により接続された第１及び第２のモジュールにより形成されており、
前記スレーブ側送信部は、
前記マスター側受信部により受信されたクロック及びデータをシリアル化してシリアル信号を生成し、前記シリアル伝送路を通じて当該シリアル信号を送信する、前記第１のモジュールに設けられたシリアライザと、
前記シリアル伝送路を通じて送信されたシリアル信号を受信して前記クロック及びデータを復元する、前記第２のモジュールに設けられたデシリアライザと、
を含み、
前記スレーブ側受信部は、
前記スレーブ機器から送信されたデータをシリアル化してシリアル信号を生成し、前記シリアル伝送路を通じて当該シリアル信号を送信する、前記第２のモジュールに設けられたシリアライザと、
前記シリアル伝送路を通じて送信されたシリアル信号を受信して前記データを復元する、前記第１のモジュールに設けられたデシリアライザと、
を含む、請求項２に記載の信号処理装置。
【請求項４】
前記第１及び第２のバスは、ＳＰＩ方式のシリアルバスである、請求項３に記載の信号処理装置。
【請求項５】
前記マスター側送信部は、前記バッファにデータが格納されていない場合、所定のダミーデータを前記マスター機器に送信する、請求項４に記載の信号処理装置。
【請求項６】
前記第１のモジュールは、少なくとも表示データを出力する演算処理部をさらに有し、
前記第２のモジュールは、入力された表示データを表示する表示部をさらに有し、
前記第１のモジュールに設けられたシリアライザは、前記演算処理部から出力された表示データ及びクロックをシリアル化して送信し、
前記第２のモジュールに設けられたデシリアライザは、前記シリアル伝送路を通じて送信されたシリアル信号を受信し、前記クロック及び表示データを復元して前記表示部に入力する、請求項３に記載の信号処理装置。
【請求項７】
前記信号処理装置は、無線伝送路により接続された第１及び第２のモジュールにより形成されており、
前記スレーブ側送信部は、
前記マスター側受信部により受信されたクロック及びデータを無線信号に変換し、前記無線伝送路を通じて送信する、前記第１のモジュールに設けられた無線送信部と、
前記無線伝送路を通じて送信された無線信号を受信して前記クロック及びデータを復元する、前記第２のモジュールに設けられた無線受信部と、
を含み、
前記スレーブ側受信部は、
前記スレーブ機器から送信されたデータを無線信号に変換し、前記無線伝送路を通じて送信する、前記第２のモジュールに設けられた無線送信部と、
前記無線伝送路を通じて送信された無線信号を受信して前記データを復元する、前記第１のモジュールに設けられた無線受信部と、
を含む、請求項１に記載の信号処理装置。
【請求項８】
第１のバスに接続されたマスター機器から供給されるクロックと、当該クロックに同期して前記マスター機器から送信されるデータとを受信するマスター側受信ステップと、
前記第１のバスとは異なる第２のバスに接続されたスレーブ機器に対し、前記マスター側受信ステップで受信されたクロック及びデータを送信するスレーブ側送信ステップと、
前記スレーブ側送信ステップで送信されたクロックに同期して前記スレーブ機器から送信されたデータを受信してバッファに格納するスレーブ側受信ステップと、
前記マスター側受信ステップでクロック及びデータが受信されるタイミングで、当該クロックに同期して前記バッファに格納されているデータを前記マスター機器に送信するマスター側送信ステップと、
を含む、信号伝送方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【公開番号】特開２０１１−３９９３１（Ｐ２０１１−３９９３１Ａ）
【公開日】平成２３年２月２４日（２０１１．２．２４）
【国際特許分類】
【出願番号】特願２００９−１８８５７５（Ｐ２００９−１８８５７５）
【出願日】平成２１年８月１７日（２００９．８．１７）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
【公開日】平成２３年２月２４日（２０１１．２．２４）
【国際特許分類】
【出願日】平成２１年８月１７日（２００９．８．１７）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
[ Back to top ]