光半導体装置の製造方法
【課題】低コストで回折格子の結合定数κを不均一にすることができる光半導体装置の製造方法を提供する。
【解決手段】半導体基板上に第１の半導体層を形成する第１の半導体層形成工程と、前記第１の半導体層の表面において、導波路の形成されるレーザストライプ領域４３及び前記レーザストライプ領域の両側に近接して形成されるダミー領域４４に、凹凸パターンを形成する凹凸パターン形成工程と、前記凹凸パターンの形成された第１の半導体層の凹部に第２の半導体層をＭＯＣＶＤにより形成する第２の半導体層形成工程と、前記第２の半導体層形成工程の後、前記第１の半導体層の凸部及び前記第２の半導体層上に第３の半導体層を形成する第３の半導体層形成工程と、を有する。
【解決手段】半導体基板上に第１の半導体層を形成する第１の半導体層形成工程と、前記第１の半導体層の表面において、導波路の形成されるレーザストライプ領域４３及び前記レーザストライプ領域の両側に近接して形成されるダミー領域４４に、凹凸パターンを形成する凹凸パターン形成工程と、前記凹凸パターンの形成された第１の半導体層の凹部に第２の半導体層をＭＯＣＶＤにより形成する第２の半導体層形成工程と、前記第２の半導体層形成工程の後、前記第１の半導体層の凸部及び前記第２の半導体層上に第３の半導体層を形成する第３の半導体層形成工程と、を有する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
現在、光ファイバ通信においては光源として半導体レーザが用いられているが、長距離伝送用として用いられる半導体レーザは単一縦モードで発振するものが望ましく、分布帰還型（ＤＦＢ：Distributed Feedback）レーザ等が実用化されている。一般的には、分布帰還型レーザには、内部に回折格子が設けられており、高い光出力を得るために、光の出射面に反射防止（ＡＲ：Anti Reflection）膜が、光の出射面と反対側の面には高反射（ＨＲ：High Reflection）膜がコーティングされている。このため、分布帰還型レーザの導波路、即ち、共振器の両端は、反射率が大きく異なる非対称な構造となっている。
【０００３】
ところで、回折格子が共振器軸方向に均一な結合定数κを有している場合、共振器の両端にＡＲ膜及びＨＲ膜を設けた構造のＤＦＢレーザでは、光出力が増加するにつれて、ホールバーニングにより共振器軸方向における光の強度分布が不均一となってしまう。よって、光の強度分布が不均一となることを防ぐため、回折格子の結合定数κを不均一にした構造のＤＦＢレーザが報告されている。
【０００４】
このように回折格子の結合定数κを不均一にする方法としては、回折格子の厚さを不均一にする方法、回折格子を形成する材料の組成比を不均一にする方法、回折格子のデューティ比を不均一にする方法等がある。
【０００５】
ところで、ＤＦＢレーザ等の光半導体装置を製造する際には、有機金属気相成長（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）法が用いられる。ＭＯＣＶＤ法では、半導体ウエハ上の一部に誘電体からなるマスク層を形成することにより、結晶成長する層の膜厚や組成の面内分布を変化させることができ、特に、このような方法は選択ＭＯＣＶＤ法と呼ばれている。選択ＭＯＣＶＤ法では、半導体ウエハの表面に酸化シリコンなどの誘電体からなるマスク層を形成することにより、本来マスク層に覆われている半導体ウエハの表面の領域の結晶成長に寄与するための成長原料が、マスク層の周辺部に気相拡散する。これによりマスク層の周辺部の成膜速度が変化し、更には、組成比が変化するため、回折格子の結合定数κを不均一にすることができる。
【０００６】
例えば、回折格子を形成する材料の組成比を不均一にする方法としては、半導体基板又は、半導体層の表面に回折格子を形成するための凹凸の周期パターンを形成し、この凹凸の周期パターン上に誘電体からなるマスク層を形成する。このマスク層は導波路となるレーザストライプ領域の両側に形成されるものであって、光の進行方向に対し略垂直方向においてマスク層の幅が変化するような形状となるように形成する。この上に、上述した選択ＭＯＣＶＤ法によりＩｎＧａＡｓＰ等からなる半導体層を形成する。これにより、マスク層の幅が広い領域に対応しているレーザストライプ領域では、マスク層の幅が狭い領域に対応しているレーザストライプ領域よりも屈折率が高くなるような組成で形成することができる。これにより回折格子の結合係数κを不均一にすることができる。
【０００７】
また、回折格子の厚さを不均一にする方法としては、半導体ウエハ上に半導体層の膜厚が傾斜するような構造のＳｉＯ２マスクを形成し、ＭＯＣＶＤ法により半導体層を成膜した後、このＳｉＯ２マスクを除去する。この後、更に、回折格子を形成するための別のＳｉＯ２マスクを形成し、ＲＩＥ等によるドライエッチングにより半導体層の回折格子を形成し、この別のＳｉＯ２マスクを除去した後、半導体材料を埋め込む方法がある。
【０００８】
また、回折格子のデューティ比を不均一にする方法としては、半導体基板又は半導体層
に回折格子を形成するためのレジストパターンを形成する際、電子線（ＥＢ：electron beam）描画装置等により電子ビームのスポット径を変化させながら露光を行なう。このようなＥＢ描画装置により形成されたレジストパターンを用いてＲＩＥ（Reactive Ion Etching）等によるエッチングを行ない、レジストパターンを除去し、更に、半導体層を形成する方法がある。これにより半導体基板又は半導体層の表面に、デューティ比が不均一な回折格子を形成することができる。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開平９−６４４５６号公報
【特許文献２】特開平６−１９６７９８号公報
【特許文献３】特開平５−２９９７６１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
ところで、従来の回折格子の厚さを不均一にする方法では、傾斜している面にレジストパターンを形成することは極めて困難であり、また、ＳｉＯ２マスク及び結晶成長回数が多くなるため製造工程及び製造時間が増加し、製造コストが上昇してしまう。
【００１１】
また、従来の回折格子を形成する材料の組成比を不均一にする方法では、組成比を変化させることにより格子定数も変化してしまい、これにより歪み等が発生し、また、結晶性も変化する可能性があり、所望の特性を得ることができなくなる場合がある。
【００１２】
また、従来の回折格子のデューティ比を不均一にする方法では、回折格子のデューティ比を不均一なものとするために電子線描画装置等を用いる必要があるが、電子線描画装置による電子線描画は、多大な時間を要するため、製造コストが上昇してしまう。
【００１３】
よって、低コストで設計通りに回折格子の結合定数κを不均一にすることができ、光の強度分布の均一性を向上させた光半導体装置の製造方法が望まれている。
【課題を解決するための手段】
【００１４】
本実施の形態の一観点によれば、半導体基板上に第１の半導体層を形成する第１の半導体層形成工程と、前記第１の半導体層の表面において、導波路の形成されるレーザストライプ領域及び前記レーザストライプ領域の両側に近接して形成されるダミー領域に、凹凸パターンを形成する凹凸パターン形成工程と、前記凹凸パターンの形成された第１の半導体層の凹部に第２の半導体層をＭＯＣＶＤにより形成する第２の半導体層形成工程と、前記第２の半導体層形成工程の後、前記第１の半導体層の凸部及び前記第２の半導体層上に第３の半導体層を形成する第３の半導体層形成工程と、を有し、前記第２の半導体層を形成する材料の屈折率は、前記第１の半導体層及び前記第３の半導体層を形成する材料の屈折率とは異なり、前記レーザストライプ領域と前記ダミー領域との間隔は、前記導波路において反射膜の形成される一方の端部の側よりも、反射防止膜の形成される他方の端部の側の方が狭いことを特徴とする。
【００１５】
また、本実施の形態の他の一観点によれば、半導体基板上に第１の半導体層を形成する第１の半導体層形成工程と、前記第１の半導体層の表面において、導波路の形成されるレーザストライプ領域及び前記レーザストライプ領域の両側に近接して形成されるダミー領域に、凹凸パターンを形成する凹凸パターン形成工程と、前記凹凸パターンの形成された第１の半導体層の凹部に第２の半導体層をＭＯＣＶＤにより形成する第２の半導体層形成工程と、前記第２の半導体層形成工程の後、前記第１の半導体層の凸部及び前記第２の半導体層上に第３の半導体層を形成する第３の半導体層形成工程と、を有し、前記第２の半導体層を形成する材料の屈折率は、前記第１の半導体層及び前記第３の半導体層を形成する材料の屈折率とは異なるものであって、前記導波路において、反射膜の形成される一方の端部の近傍には前記ダミー領域は形成されていないが、反射防止膜の形成される他方の端部の近傍には前記ダミー領域は形成されていることを特徴とする。
【発明の効果】
【００１６】
開示の光半導体装置の製造方法によれば、低コストで回折格子の結合定数κを不均一にすることができるため、光の強度分布の均一性を向上させることができる。
【図面の簡単な説明】
【００１７】
【図１】第１の実施の形態により製造される光半導体装置の構造を示す斜視図
【図２】第１の実施の形態における光半導体装置の製造方法の工程図（１）
【図３】第１の実施の形態における光半導体装置の製造方法の工程図（２）
【図４】第１の実施の形態における光半導体装置の製造方法の工程図（３）
【図５】第１の実施の形態における光半導体装置の製造方法の工程図（４）
【図６】第１の実施の形態における光半導体装置の製造方法の工程図（５）
【図７】第１の実施の形態における光半導体装置の製造方法の工程図（６）
【図８】第１の実施の形態におけるダミー領域とレーザストライプ領域の構造図
【図９】第１の実施の形態における光半導体装置の製造方法の工程図（７）
【図１０】第１の実施の形態における光半導体装置の製造方法の工程図（８）
【図１１】第１の実施の形態における光半導体装置の製造方法の工程図（９）
【図１２】第１の実施の形態における光半導体装置の製造方法の工程図（１０）
【図１３】第１の実施の形態における光半導体装置の製造方法の工程図（１１）
【図１４】第１の実施の形態における光半導体装置の製造方法の工程図（１２）
【図１５】第１の実施の形態における光半導体装置の製造方法の工程図（１３）
【図１６】第２の実施の形態におけるダミー領域とレーザストライプ領域の構造図
【図１７】第２の実施の形態における他のダミー領域とレーザストライプ領域の構造図
【発明を実施するための形態】
【００１８】
発明を実施するための形態について、以下に説明する。
【００１９】
〔第１の実施の形態〕
第１の実施の形態について説明する。本実施の形態は、光半導体装置であるＤＦＢレーザの製造方法である。
【００２０】
（ＤＦＢレーザ）
最初に、図１に基づき本実施の形態における光半導体装置の製造方法により製造されるＤＦＢレーザについて説明する。このＤＦＢレーザは、ｎ−ＧａＡｓ基板１１上に、ｎ−ＧａＡｓバッファ層１２、ｎ−ＡｌＧａＡｓクラッド層１３、量子ドット活性層１４、回折格子層１５、ｐ−ＩｎＧａＰクラッド層１６、ｐ−ＧａＡｓコンタクト層１７が積層形成されているものである。回折格子層１５は、屈折率が３．４のｐ−ＧａＡｓ層１８内に、屈折率が３．１４のｐ−ＩｎＧａＰ層１９が格子状に形成されている。具体的には、ｐ−ＩｎＧａＰ層１９は、矢印Ａに示す導波路方向に対し略垂直方向に延びるように縞状に形成された格子が、矢印Ａに示す導波路方向に沿って配列されるように形成されている。尚、本実施の形態においては、矢印Ａに示す導波路方向は、［１１０］方向となるように形成されている。また、ｐ−ＩｎＧａＰクラッド層１６及びｐ−ＧａＡｓコンタクト層１７は、リッジ構造となるリッジ部２１が形成されており、このリッジ部２１の側面及び回折格子層１５の表面において、ＳｉＯ２膜２２が形成されている。更に、ｐ−ＧａＡｓコンタクト層１７の上面、ＳｉＯ２膜２２の側面及び表面には、ｐ側電極２３が形成されており、ｎ−ＧａＡｓ基板１１の裏面にはｎ側電極２４が形成されている。また、回折格子層１５においては、回折格子層１５を形成するｐ−ＩｎＧａＰ層１９の膜厚が、一方の面３１から他方の面３２に向かって薄くなるように形成されている。尚、このＤＦＢレーザの一方の面３１には、反射率の高いＨＲ膜が形成されており、他方の面３２には反射防止膜となるＡＲ膜が形成されており、レーザ光は、ＡＲ膜が形成されている他方の面３２より出射する。
【００２１】
（光半導体装置の製造方法）
次に、図２からに基づき本実施の形態における光半導体装置の製造方法について説明する。尚、図２〜図７、図９〜図１５において、（ａ）は、本実施の形態における光半導体装置の製造方法により製造されるＤＦＢレーザの導波路方向に沿った断面図、即ち、（１ −１ ０）面における断面図である。また、（ｂ）は、この導波路方向に垂直な方向の断面図、即ち、（１ １ ０）面における断面図であり、更に、図１２（ｂ）〜図１５（ｂ）は、レーザストライプ領域における断面の拡大図である。
【００２２】
最初に、図２に示すように、ＭＢＥ（Molecular Beam Epitaxy）により、（０ ０ １）面のｎ−ＧａＡｓ基板１１上に、ｎ−ＧａＡｓバッファ層１２、ｎ−ＡｌＧａＡｓクラッド層１３、量子ドット活性層１４、ｐ−ＧａＡｓ層１８ａを順次形成する。この際、ｎ−ＧａＡｓバッファ層１２は約３００ｎｍ形成し、ｎ−ＡｌＧａＡｓクラッド層１３としてｎ−Ａｌ０．３Ｇａ０．７Ａｓからなる層を約５００ｎｍ形成する。量子ドット活性層１４は、例えば、ｉ−ＧａＡｓ層上に、ｉ−ＩｎＧａＡｓを数分子層形成することにより不図示のウェッティング層及び量子ドット構造を形成し、更に、この上にｉ−ＧａＡｓ層を形成した構造からなるものを積層したものである。本実施の形態においては、量子ドット活性層１４は、ｉ−ＧａＡｓ層とｉ−ＩｎＧａＡｓからなる量子ドットが約１０層積層して形成されているものであり、１．３μｍ帯で発光するものである。この量子ドット活性層１４上に、第１の半導体層となるｐ−ＧａＡｓ層１８ａを形成する。
【００２３】
次に、図３に示すように、ｐ−ＧａＡｓ層１８ａ上に、誘電体膜であるＳｉＯ２膜（酸化シリコン膜）４１を形成する。ＳｉＯ２膜４１は、ＣＶＤ（Chemical Vapor Deposition）法により形成する。
【００２４】
次に、図４に示すように、酸化シリコンパターンとなるＳｉＯ２のマスク４１ａを形成する。具体的には、ＳｉＯ２膜４１上に、フォトレジストを塗布し、露光装置による露光及び現像を行なうことにより、ＳｉＯ２のマスク４１ａが形成される領域に、不図示のレジストパターンを形成する。このレジストパターンは、露光装置を用いた干渉露光により形成される細かい周期の縞状のレジストパターンである。干渉露光は、位相シフタが縞状に形成されたマスク等を用いて露光装置により露光するものであり、これにより、細かい周期の縞状のレジストパターンを形成することができる。形成される縞状のレジストパターンは、縞の配列されている方向が光の出射方向となるように、言い換えれば、導波路方向となる［１１０］方向に対し垂直方向に延びる縞が、導波路方向に沿って配列されるように形成される。この後、ＲＩＥ等によりレジストパターンの形成されていない領域のＳｉＯ２膜４１を除去し、レジストパターンを除去することにより、ｐ−ＧａＡｓ層１８ａ上にＳｉＯ２のマスク４１ａを形成する。尚、図４（ｂ）は、ＳｉＯ２のマスク４１ａが形成されていない領域における断面図である。
【００２５】
次に、図５に示すように、ｐ−ＧａＡｓ層１８ａ及びＳｉＯ２のマスク４１ａ上に、レジストパターン４２を形成する。このレジストパターン４２は、後述するように導波路が形成されるレーザストライプ領域４３及びダミー領域４４に開口部を有するものである。具体的には、レジストパターン４２は、ｐ−ＧａＡｓ層１８ａ及びＳｉＯ２のマスク４１ａ上の全面にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより形成される。
【００２６】
次に、図６に示すように、ＳｉＯ２のマスク４１ａ及びレジストパターン４２が形成されていない領域において、ｐ−ＧａＡｓ層１８ａの表面をＲＩＥ等によるドライエッチングを行なうことにより、ｐ−ＧａＡｓ層１８ａの表面に凹凸パターンを形成する。具体的には、レジストパターン４２が形成されていない領域であるレーザストライプ領域４３及びダミー領域４４において凹凸パターンが形成されるようにドライエッチングを行なう。即ち、ｐ−ＧａＡｓ層１８ａの表面の凹凸パターンは、レジストパターン４２の形成されていない領域であって、ＳｉＯ２のマスク４１ａの形成されていない領域におけるｐ−ＧａＡｓ層１８ａをエッチングすることにより形成する。形成される凹凸パターンの深さＢは、例えば、約３０μｍである。
【００２７】
次に、図７に示すように、ＳｉＯ２のマスク４１ａ及びレジストパターン４２を除去する。これによりｐ−ＧａＡｓ層１８ａの表面において、レーザストライプ領域４３及びダミー領域４４には凹凸パターンが形成され、レーザストライプ領域４３及びダミー領域４４以外の領域には凹凸パターンは形成されていないものができあがる。この状態のものを上面から見た図を図８に示す。尚、図８において、破線８Ａ−８Ｂにおいて切断した断面図は、図７（ａ）に相当するものであり、破線８Ｃ−８Ｄにおいて切断した断面図は、図７（ｂ）に相当するものである。図に示されるように、凹凸パターンは、中心部分に直線的に略同じ幅で形成されるレーザストライプ領域４３と、レーザストライプ領域４３の両側に、レーザストライプ領域４３との間隔が、次第に変化するように形成された２つのダミー領域４４とに形成される。即ち、ダミー領域４４は、一方の面３１となる一方の側３１ａより、他方の面３２となる他方の側３２ａに向かって（一方の側３１ａから他方の側３２ａの方向に向かって）、レーザストライプ領域４３とダミー領域４４との間隔とが次第に狭くなるように形成される。
【００２８】
このためレーザストライプ領域４３とダミー領域４４との間隔は、一方の側３１ａよりも他方の側３２ａの方が狭くなっている。尚、一方の側３１ａにおけるレーザストライプ領域４３とダミー領域４４との間隔Ｃ、即ち、レーザストライプ領域４３とダミー領域４４との間の最大の間隔は、１５０μｍ以下であることが好ましい。間隔Ｃが１５０μｍを超えてしまうと、後述するように、レーザストライプ領域４３において凹凸パターンに形成されるｐ−ＩｎＧａＰ層１９の膜厚は、間隔Ｃに依存することなく同じ膜厚で形成されてしまうからである。また、本実施の形態では、一方の側３１ａより、他方の側３２ａに向かって、レーザストライプ領域４３とダミー領域４４との間隔とが次第に狭くなるように形成されているが、これに対応して、ダミー領域４４における幅が広くなるように形成してもよい。このような形状で形成することにより、レーザストライプ領域４３における凹凸パターンに形成されるｐ−ＩｎＧａＰ層１９の膜厚の変化をより顕著にすることができるものと考えられる。
【００２９】
次に、図９に示すように、第２の半導体層となるｐ−ＩｎＧａＰ層１９を形成する。具体的には、ｐ−ＩｎＧａＰ層１９をＭＯＣＶＤにより形成するための原料を供給することにより、レーザストライプ領域４３における凹凸パターンの凹部にｐ−ＩｎＧａＰ層１９が形成される。凹凸パターンは、ダミー領域４４にも形成されており、レーザストライプ領域４３に近い部分のダミー領域４４には、ｐ−ＩｎＧａＰ層１９を形成するための原料がより多く流れる。よって、レーザストライプ領域４３とダミー領域４４との間隔が狭い部分では、レーザストライプ領域４３の凹凸パターンの凹部に形成されるｐ−ＩｎＧａＰ層１９の厚さは薄くなる。本実施の形態では、ダミー領域４４は、一方の側３１ａより他方の側３２ａに向かって、レーザストライプ領域４３とダミー領域４４との間隔が次第に狭くなるように形成されている。このため、この間隔に対応して、レーザストライプ領域４３の凹凸パターンの凹部に形成されるｐ−ＩｎＧａＰ層１９の厚さは次第に薄くなるように形成される。この際、凹凸パターンの凹部に形成されるｐ−ＩｎＧａＰ層１９の厚さは、一方の側３１ａの近傍では約２０ｎｍ、他方の側３２ａの近傍では約１０ｎｍとなるように形成される。尚、ＭＯＣＶＤにより、凹凸パターンの表面に、ｐ−ＩｎＧａＰ層を形成する際には、最初は、凹凸パターンの凹部にのみｐ−ＩｎＧａＰ層１９が形成され、凸部にはｐ−ＩｎＧａＰ層は殆ど形成されない。このため、ｐ−ＩｎＧａＰ層１９の膜厚が凹凸パターンの深さＢよりも薄ければ、凹凸パターンの凸部にｐ−ＩｎＧａＰ層が形成されることはない。尚、ＭＯＣＶＤによりｐ−ＩｎＧａＰ層１９を形成する際には、III族の原料としてＴＭＩ（Trimethylindium：トリメチルインジウム）及びＴＥＧ（Triethylgallium：トリエチルガリウム）を用い、Ｖ族の原料としてＰＨ３を用い、ｐ型となる不純物元素を混入する。尚、ｐ−ＩｎＧａＰ層１９を形成する際の基板温度は、５００℃から６５０℃、例えば、約６００℃である。
【００３０】
次に、図１０に示すように、第３の半導体層となるｐ−ＧａＡｓ層１８ｂを積層して形成する。ｐ−ＧａＡｓ層１８ｂはＭＯＣＶＤにより、III族の原料としてＴＥＧを用い、Ｖ族の原料としてＡｓＨ３を用い、ｐ型となる不純物元素を混入して形成する。ｐ−ＧａＡｓ層１８ｂを形成する際の基板温度は、５００℃から６５０℃、例えば、約６００℃である。ＭＯＣＶＤにより形成されるｐ−ＧａＡｓ層１８ｂは、下地が凹凸形状を有する場合であっても、十分な膜厚を成膜することにより、ｐ−ＧａＡｓ層１８ｂの表面を平坦化することができる。このため、形成されたｐ−ＧａＡｓ層１８ｂの表面は平坦なものとなる。また、ｐ−ＧａＡｓ層１８ａ及びｐ−ＩｎＧａＰ層１９上に形成されるｐ−ＧａＡｓ層１８ｂは、ｐ−ＧａＡｓ層１８ａとともに、ｐ−ＧａＡｓ層１８を形成するものであり、更に、ｐ−ＧａＡｓ層１８とｐ−ＩｎＧａＰ層１９とにより回折格子層１５が形成される。
【００３１】
次に、図１１に示すように、ｐ−ＧａＡｓ層１８ｂ上に、ｐ−ＩｎＧａＰクラッド層１６、ｐ−ＧａＡｓコンタクト層１７を積層形成する。
【００３２】
次に、図１２に示すように、ｐ−ＧａＡｓコンタクト層１７上に、ＳｉＯ２マスク４５を形成する。具体的には、ｐ−ＧａＡｓコンタクト層１７上にＣＶＤによりＳｉＯ２膜を形成し、このＳｉＯ２膜上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、不図示のレジストパターンを形成する。この後、このレジストパターンをマスクとして、ＲＩＥ等のドライエッチングを行なうことにより、レジストパターンの開口領域におけるＳｉＯ２膜を除去する。更にこの後、レジストパターンを除去することにより、ＳｉＯ２マスク４５が形成される。尚、上述したように、図１２（ｂ）及び後述する図１３（ｂ）〜図１５（ｂ）は、レーザストライプ領域における断面の拡大図である。
【００３３】
次に、図１３に示すように、ＳｉＯ２マスク４５の形成されていない領域におけるｐ−ＩｎＧａＰクラッド層１６、ｐ−ＧａＡｓコンタクト層１７を除去し、リッジ構造となるリッジ部２１を形成する。具体的に、リッジ部２１は、ＲＩＥ等のドライエッチングまたはウエットエッチングを行なうことにより、ｐ−ＩｎＧａＰクラッド層１６、ｐ−ＧａＡｓコンタクト層１７を除去することにより形成する。
【００３４】
次に、図１４に示すように、ＳｉＯ２マスク４５を除去し、リッジ部２１の上面において、ｐ−ＧａＡｓコンタクト層１７の全部又は一部が露出するようにＳｉＯ２膜２２を形成する。具体的には、ＳｉＯ２マスク４５を除去した後、リッジ部２１の上面及び側面を含む全面にＣＶＤによりＳｉＯ２膜を形成し、この上にフォトレジストを塗布し、露光装置による露光、現像を行なう。これによりリッジ部２１の上面に開口部を有するレジストパターンを形成し、レジストパターンの開口部に形成されているＳｉＯ２膜をＲＩＥ等により除去することにより、ｐ−ＧａＡｓコンタクト層１７の全部又は一部が露出するようにＳｉＯ２膜２２を形成する。
【００３５】
次に、図１５に示すように、ＳｉＯ２膜２２の形成されている側に、ｐ側電極２３を形成し、ｎ−ＧａＡｓ基板１１の裏面にはｎ側電極２４を形成する。ＳｉＯ２膜２２の形成されている側では、リッジ部２１の上面において、ｐ−ＧａＡｓコンタクト層１７が露出しているため、この領域でｐ側電極２３と接続される。
【００３６】
以上より、上述した本実施の形態における光半導体装置の製造方法により、ＤＦＢレーザが作製される。本実施の形態では、ＧａＡｓ、ＩｎＧａＰ等の層の結晶成長の回数を増やすことなく、回折格子層１５において、周期的に形成されたｐ−ＩｎＧａＰ層１９を一方の側３１ａから他方の側３２ａに向かって、膜厚が薄くなるように形成することができる。よって、不均一な結合定数κを有する回折格子層１５を少ない工程で短時間に形成することができるため、低コストでＤＦＢレーザを作製することができる。
【００３７】
尚、上記においては、ｐ−ＧａＡｓ層１８ａとｐ−ＧａＡｓ層１８ｂとを同一の材料により形成した場合について説明したが、ｐ−ＧａＡｓ層１８ｂに代えてＧａＡｓよりもバンドギャップの広いｐ−ＡｌＧａＡｓ層により形成してもよい。この際、ｐ−ＡｌＧａＡｓ層を形成するためには、III族の原料としてＴＭＡ（Trimethylaluminum：トリメチルアルミニウム）及びＴＥＧを用い、Ｖ族の原料としてＡｓＨ３を用い、ｐ型となる不純物元素を混入する。尚、ｐ−ＡｌＧａＡｓ層を形成する際の基板温度は、５００℃から６５０℃、例えば、約６００℃である。このようにして形成されるｐ−ＡｌＧａＡｓ層は、ｐ−Ａｌ０．２Ｇａ０．８Ａｓからなる層であり、屈折率は３．３２である。
【００３８】
また、上記においては、図６に示すようにｐ−ＧａＡｓ層１８ａの表面に凹凸パターンを形成した後、ＳｉＯ２のマスク４１ａ及びレジストパターン４２を除去し、図９に示すようにＭＯＣＶＤによりｐ−ＩｎＧａＰ層１９を形成する方法について説明した。しかしながら、図６に示すように、ｐ−ＧａＡｓ層１８ａの表面に凹凸パターンを形成した後、レジストパターン４２のみを除去し（レジストパターン除去工程）、ＳｉＯ２のマスク４１ａの形成されている状態で、ｐ−ＩｎＧａＰ層１９を形成する方法であってもよい。この際、ｐ−ＩｎＧａＰ層１９を形成した後、ＳｉＯ２のマスク４１ａを除去し（誘電体パターン除去工程）、第３の半導体層であるｐ−ＧａＡｓ層１８ｂを形成する。この形成方法では、成膜方法及び成膜条件等に依存することなく、ｐ−ＧａＡｓ層１８ａの表面に形成されている凹凸パターンの凹部にのみに、より確実にｐ−ＩｎＧａＰ層１９を形成することができる。
【００３９】
〔第２の実施の形態〕
次に、第２の実施の形態について説明する。本実施の形態は、第１の実施の形態とダミー領域の形状が異なる光半導体装置の製造方法である。
【００４０】
図１６に基づき本実施の形態について説明する。本実施の形態は、レーザストライプ領域１４３は、第１の実施の形態におけるレーザストライプ領域４３と同様のものであるが、ダミー領域１４４は、一方の側１３１ａには形成されておらず、他方の側１３２ａに形成されている構成のものである。例えば、図１６に示すように、ダミー領域１４４は長方形状に形成してもよく、レーザストライプ領域１４３において回折格子部におけるｐ−ＩｎＧａＰ層の膜厚の不均一にすることができる形状であれば、どのような形状であってもよい。他方の側１３２ａにダミー領域１４４を形成することにより、形成される回折格子層において、ｐ−ＩｎＧａＰ層の膜厚を一方の側１３１ａで厚く形成することができ、他方の側１３２ａで薄く形成することができる。これにより、回折格子層において、結合定数κを不均一にすることができる。尚、本実施の形態における一方の側１３１ａ及び他方の側１３２ａは、第１の実施の形態における一方の側３１ａ及び他方の側３２ａに相当している。
【００４１】
また、ダミー領域は複数のものであってもよい。例えば、図１７に示すように、２種類のダミー領域１５４及び１５５を有するものであってもよい。この場合、一方の側１３１ａには、隣接してダミー領域１５４が形成されており、他方の側１３２ａには、隣接してダミー領域１５５が形成されている。ダミー領域１５４は、他方の側１３２ａから一方の側１３１ａに向かって、レーザストライプ領域１４３とダミー領域１５５との間隔が広くなるように形成されている。また、ダミー領域１５５は、レーザストライプ領域１４３とダミー領域１５５との間隔が略同じ間隔であり、長方形状に形成されている。尚、形成されるダミー領域は、図１７に示すダミー領域１５４及び１５５が２つの場合に限られず、２以上であってもよい。また、図１６に示すように、ダミー領域が他方の側１３２ａに形成されている場合においても、レーザストライプ領域１４３の両側に、ダミー領域が各々２以上形成されているものであってもよい。
【００４２】
尚、本実施の形態における光半導体装置の製造方法については、ダミー領域１４４または、ダミー領域１５４及び１５５を第１の実施の形態と異なる形状で形成する以外は、第１の実施の形態と同様である。
【００４３】
以上、実施の形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。
【００４４】
上記の説明に関し、更に以下の付記を開示する。
（付記１）
半導体基板上に第１の半導体層を形成する第１の半導体層形成工程と、
前記第１の半導体層の表面において、導波路の形成されるレーザストライプ領域及び前記レーザストライプ領域の両側に近接して形成されるダミー領域に、凹凸パターンを形成する凹凸パターン形成工程と、
前記凹凸パターンの形成された第１の半導体層の凹部に第２の半導体層をＭＯＣＶＤにより形成する第２の半導体層形成工程と、
前記第２の半導体層形成工程の後、前記第１の半導体層の凸部及び前記第２の半導体層上に第３の半導体層を形成する第３の半導体層形成工程と、
を有し、前記第２の半導体層を形成する材料の屈折率は、前記第１の半導体層及び前記第３の半導体層を形成する材料の屈折率とは異なり、
前記レーザストライプ領域と前記ダミー領域との間隔は、前記導波路において反射膜の形成される一方の端部の側よりも、反射防止膜の形成される他方の端部の側の方が狭いことを特徴とする光半導体装置の製造方法。
（付記２）
前記ダミー領域は、前記レーザストライプ領域の両側に、各々２以上形成されていることを特徴とする付記１に記載の光半導体装置の製造方法。
（付記３）
前記導波路の一方の端部の側に隣接するダミー領域は、前記ダミー領域と前記レーザストライプ領域との間隔が、前記一方の端部の側から前記他方の端部の側の方向に向かって、徐々に間隔が狭くなるものであることを特徴とする付記１または２に記載の光半導体装置の製造方法。
（付記４）
半導体基板上に第１の半導体層を形成する第１の半導体層形成工程と、
前記第１の半導体層の表面において、導波路の形成されるレーザストライプ領域及び前記レーザストライプ領域の両側に近接して形成されるダミー領域に、凹凸パターンを形成する凹凸パターン形成工程と、
前記凹凸パターンの形成された第１の半導体層の凹部に第２の半導体層をＭＯＣＶＤにより形成する第２の半導体層形成工程と、
前記第２の半導体層形成工程の後、前記第１の半導体層の凸部及び前記第２の半導体層上に第３の半導体層を形成する第３の半導体層形成工程と、
を有し、前記第２の半導体層を形成する材料の屈折率は、前記第１の半導体層及び前記第３の半導体層を形成する材料の屈折率とは異なるものであって、
前記導波路において、反射膜の形成される一方の端部の近傍には前記ダミー領域は形成されていないが、反射防止膜の形成される他方の端部の近傍には前記ダミー領域は形成されていることを特徴とする光半導体装置の製造方法。
（付記５）
前記ダミー領域は、前記レーザストライプ領域の両側に、各々２以上形成されていることを特徴とする付記４に記載の光半導体装置の製造方法。
（付記６）
前記第２の半導体層形成工程において、前記第２の半導体層は前記凹凸パターンの段差よりも薄く形成されるものであることを特徴とする付記１から５のいずれかに記載の光半導体装置の製造方法。
（付記７）
前記第３の半導体形成工程は、前記第３の半導体層をＣＶＤにより形成するものであることを特徴とする付記１から６のいずれかに記載の光半導体装置の製造方法。
（付記８）
前記凹凸パターン形成工程は、
前記第１の半導体層上に、凹凸パターンの凸部に対応する部分に誘電体からなる誘電体パターンを形成する誘電体パターン形成工程と、
前記レーザストライプ領域及び前記ダミー領域に開口部を有するレジストパターンを形成するレジストパターン形成工程と、
前記誘電体パターン及び前記レジストパターンの形成されていない領域の前記第１の半導体層をエッチングするエッチング工程と、
を有することを特徴とする付記１から７のいずれかに記載の光半導体装置の製造方法。
（付記９）
前記誘電体は酸化シリコンであることを特徴とする付記８に記載の光半導体装置の製造方法。
（付記１０）
前記凹凸パターン形成工程の後、前記レジストパターン及び前記誘電体パターンを除去するパターン除去工程を有し、
前記パターン除去工程の後、前記第２の半導体層形成工程を行なうことを特徴とする付記８または９に記載の光半導体装置の製造方法。
（付記１１）
前記凹凸パターン形成工程の後、前記レジストパターンを除去するレジストパターン除去工程と、
前記レジストパターン除去工程の後、前記第２の半導体層形成工程を行ない、前記第２の半導体層形成工程の後、前記誘電体パターンを除去する誘電体パターン除去工程と、を有し、
前記誘電体パターン除去工程の後、前記第３の半導体層形成工程を行なうことを特徴とする付記８または９に記載の光半導体装置の製造方法。
（付記１２）
前記誘電体パターン形成工程は、
前記第１の半導体層上に酸化シリコン膜を形成する酸化シリコン膜形成工程と、
前記酸化シリコン膜上にフォトレジストを塗布し、干渉露光により露光し、現像を行なうことにより干渉露光によるレジストパターンを形成する工程と、
前記干渉露光によるレジストパターンの形成されていない領域の前記酸化シリコン膜をエッチングにより除去する工程と、
を有することを特徴とする付記８から１１のいずれかに記載の光半導体装置の製造方法。
（付記１３）
前記レーザストライプ領域と前記ダミー領域との間隔は、１５０μｍ以下であることを特徴とする付記１から１２のいずれかに記載の光半導体装置の製造方法。
（付記１４）
前記第１の半導体層と前記第３の半導体層とは同じ材料により形成されていることを特徴とする付記１から１３のいずれかに記載の光半導体装置の製造方法。
（付記１５）
前記第１の半導体層及び前記第３の半導体層は、ＧａＡｓを含む材料により形成されており、前記第２の半導体層は、ＩｎＧａＰを含む材料により形成されていることを特徴とする付記１４に記載の光半導体装置の製造方法。
（付記１６）
前記第１の半導体層は、ＧａＡｓを含む材料により形成されており、前記第２の半導体層は、ＩｎＧａＰを含む材料により形成されており、前記第３の半導体層は、ＡｌＧａＡｓを含む材料により形成されていることを特徴とする付記１から１３のいずれかに記載の光半導体装置の製造方法。
（付記１７）
前記第１の半導体層は、前記半導体基板上に形成されている活性層の上に形成されるものであることを特徴とする付記１から１６のいずれかに記載の光半導体装置の製造方法。
【符号の説明】
【００４５】
１１ ｎ−ＧａＡｓ基板
１２ ｎ−ＧａＡｓバッファ層
１３ ｎ−ＡｌＧａＡｓクラッド層
１４ 量子ドット活性層
１５ 回折格子層
１６ ｐ−ＡｌＧａＡｓクラッド層
１７ ｐ−ＧａＡｓコンタクト層
１８ ｐ−ＧａＡｓ層
１８ａ ｐ−ＧａＡｓ層
１８ｂ ｐ−ＧａＡｓ層
１９ ｐ−ＩｎＧａＰ層
２１ リッジ部
２２ ＳｉＯ２膜
２３ ｐ側電極
２４ ｎ側電極
３１ 一方の面（高反射（ＨＲ）膜が形成される面）
３２ 他方の面（反射防止（ＡＲ）膜が形成される面）
４１ ＳｉＯ２膜
４１ａ ＳｉＯ２マスク
４２ レジストパターン
４３ レーザストライプ領域
４４ ダミー領域
４５ ＳｉＯ２マスク
【技術分野】
【０００１】
本発明は、光半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
現在、光ファイバ通信においては光源として半導体レーザが用いられているが、長距離伝送用として用いられる半導体レーザは単一縦モードで発振するものが望ましく、分布帰還型（ＤＦＢ：Distributed Feedback）レーザ等が実用化されている。一般的には、分布帰還型レーザには、内部に回折格子が設けられており、高い光出力を得るために、光の出射面に反射防止（ＡＲ：Anti Reflection）膜が、光の出射面と反対側の面には高反射（ＨＲ：High Reflection）膜がコーティングされている。このため、分布帰還型レーザの導波路、即ち、共振器の両端は、反射率が大きく異なる非対称な構造となっている。
【０００３】
ところで、回折格子が共振器軸方向に均一な結合定数κを有している場合、共振器の両端にＡＲ膜及びＨＲ膜を設けた構造のＤＦＢレーザでは、光出力が増加するにつれて、ホールバーニングにより共振器軸方向における光の強度分布が不均一となってしまう。よって、光の強度分布が不均一となることを防ぐため、回折格子の結合定数κを不均一にした構造のＤＦＢレーザが報告されている。
【０００４】
このように回折格子の結合定数κを不均一にする方法としては、回折格子の厚さを不均一にする方法、回折格子を形成する材料の組成比を不均一にする方法、回折格子のデューティ比を不均一にする方法等がある。
【０００５】
ところで、ＤＦＢレーザ等の光半導体装置を製造する際には、有機金属気相成長（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）法が用いられる。ＭＯＣＶＤ法では、半導体ウエハ上の一部に誘電体からなるマスク層を形成することにより、結晶成長する層の膜厚や組成の面内分布を変化させることができ、特に、このような方法は選択ＭＯＣＶＤ法と呼ばれている。選択ＭＯＣＶＤ法では、半導体ウエハの表面に酸化シリコンなどの誘電体からなるマスク層を形成することにより、本来マスク層に覆われている半導体ウエハの表面の領域の結晶成長に寄与するための成長原料が、マスク層の周辺部に気相拡散する。これによりマスク層の周辺部の成膜速度が変化し、更には、組成比が変化するため、回折格子の結合定数κを不均一にすることができる。
【０００６】
例えば、回折格子を形成する材料の組成比を不均一にする方法としては、半導体基板又は、半導体層の表面に回折格子を形成するための凹凸の周期パターンを形成し、この凹凸の周期パターン上に誘電体からなるマスク層を形成する。このマスク層は導波路となるレーザストライプ領域の両側に形成されるものであって、光の進行方向に対し略垂直方向においてマスク層の幅が変化するような形状となるように形成する。この上に、上述した選択ＭＯＣＶＤ法によりＩｎＧａＡｓＰ等からなる半導体層を形成する。これにより、マスク層の幅が広い領域に対応しているレーザストライプ領域では、マスク層の幅が狭い領域に対応しているレーザストライプ領域よりも屈折率が高くなるような組成で形成することができる。これにより回折格子の結合係数κを不均一にすることができる。
【０００７】
また、回折格子の厚さを不均一にする方法としては、半導体ウエハ上に半導体層の膜厚が傾斜するような構造のＳｉＯ２マスクを形成し、ＭＯＣＶＤ法により半導体層を成膜した後、このＳｉＯ２マスクを除去する。この後、更に、回折格子を形成するための別のＳｉＯ２マスクを形成し、ＲＩＥ等によるドライエッチングにより半導体層の回折格子を形成し、この別のＳｉＯ２マスクを除去した後、半導体材料を埋め込む方法がある。
【０００８】
また、回折格子のデューティ比を不均一にする方法としては、半導体基板又は半導体層
に回折格子を形成するためのレジストパターンを形成する際、電子線（ＥＢ：electron beam）描画装置等により電子ビームのスポット径を変化させながら露光を行なう。このようなＥＢ描画装置により形成されたレジストパターンを用いてＲＩＥ（Reactive Ion Etching）等によるエッチングを行ない、レジストパターンを除去し、更に、半導体層を形成する方法がある。これにより半導体基板又は半導体層の表面に、デューティ比が不均一な回折格子を形成することができる。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開平９−６４４５６号公報
【特許文献２】特開平６−１９６７９８号公報
【特許文献３】特開平５−２９９７６１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
ところで、従来の回折格子の厚さを不均一にする方法では、傾斜している面にレジストパターンを形成することは極めて困難であり、また、ＳｉＯ２マスク及び結晶成長回数が多くなるため製造工程及び製造時間が増加し、製造コストが上昇してしまう。
【００１１】
また、従来の回折格子を形成する材料の組成比を不均一にする方法では、組成比を変化させることにより格子定数も変化してしまい、これにより歪み等が発生し、また、結晶性も変化する可能性があり、所望の特性を得ることができなくなる場合がある。
【００１２】
また、従来の回折格子のデューティ比を不均一にする方法では、回折格子のデューティ比を不均一なものとするために電子線描画装置等を用いる必要があるが、電子線描画装置による電子線描画は、多大な時間を要するため、製造コストが上昇してしまう。
【００１３】
よって、低コストで設計通りに回折格子の結合定数κを不均一にすることができ、光の強度分布の均一性を向上させた光半導体装置の製造方法が望まれている。
【課題を解決するための手段】
【００１４】
本実施の形態の一観点によれば、半導体基板上に第１の半導体層を形成する第１の半導体層形成工程と、前記第１の半導体層の表面において、導波路の形成されるレーザストライプ領域及び前記レーザストライプ領域の両側に近接して形成されるダミー領域に、凹凸パターンを形成する凹凸パターン形成工程と、前記凹凸パターンの形成された第１の半導体層の凹部に第２の半導体層をＭＯＣＶＤにより形成する第２の半導体層形成工程と、前記第２の半導体層形成工程の後、前記第１の半導体層の凸部及び前記第２の半導体層上に第３の半導体層を形成する第３の半導体層形成工程と、を有し、前記第２の半導体層を形成する材料の屈折率は、前記第１の半導体層及び前記第３の半導体層を形成する材料の屈折率とは異なり、前記レーザストライプ領域と前記ダミー領域との間隔は、前記導波路において反射膜の形成される一方の端部の側よりも、反射防止膜の形成される他方の端部の側の方が狭いことを特徴とする。
【００１５】
また、本実施の形態の他の一観点によれば、半導体基板上に第１の半導体層を形成する第１の半導体層形成工程と、前記第１の半導体層の表面において、導波路の形成されるレーザストライプ領域及び前記レーザストライプ領域の両側に近接して形成されるダミー領域に、凹凸パターンを形成する凹凸パターン形成工程と、前記凹凸パターンの形成された第１の半導体層の凹部に第２の半導体層をＭＯＣＶＤにより形成する第２の半導体層形成工程と、前記第２の半導体層形成工程の後、前記第１の半導体層の凸部及び前記第２の半導体層上に第３の半導体層を形成する第３の半導体層形成工程と、を有し、前記第２の半導体層を形成する材料の屈折率は、前記第１の半導体層及び前記第３の半導体層を形成する材料の屈折率とは異なるものであって、前記導波路において、反射膜の形成される一方の端部の近傍には前記ダミー領域は形成されていないが、反射防止膜の形成される他方の端部の近傍には前記ダミー領域は形成されていることを特徴とする。
【発明の効果】
【００１６】
開示の光半導体装置の製造方法によれば、低コストで回折格子の結合定数κを不均一にすることができるため、光の強度分布の均一性を向上させることができる。
【図面の簡単な説明】
【００１７】
【図１】第１の実施の形態により製造される光半導体装置の構造を示す斜視図
【図２】第１の実施の形態における光半導体装置の製造方法の工程図（１）
【図３】第１の実施の形態における光半導体装置の製造方法の工程図（２）
【図４】第１の実施の形態における光半導体装置の製造方法の工程図（３）
【図５】第１の実施の形態における光半導体装置の製造方法の工程図（４）
【図６】第１の実施の形態における光半導体装置の製造方法の工程図（５）
【図７】第１の実施の形態における光半導体装置の製造方法の工程図（６）
【図８】第１の実施の形態におけるダミー領域とレーザストライプ領域の構造図
【図９】第１の実施の形態における光半導体装置の製造方法の工程図（７）
【図１０】第１の実施の形態における光半導体装置の製造方法の工程図（８）
【図１１】第１の実施の形態における光半導体装置の製造方法の工程図（９）
【図１２】第１の実施の形態における光半導体装置の製造方法の工程図（１０）
【図１３】第１の実施の形態における光半導体装置の製造方法の工程図（１１）
【図１４】第１の実施の形態における光半導体装置の製造方法の工程図（１２）
【図１５】第１の実施の形態における光半導体装置の製造方法の工程図（１３）
【図１６】第２の実施の形態におけるダミー領域とレーザストライプ領域の構造図
【図１７】第２の実施の形態における他のダミー領域とレーザストライプ領域の構造図
【発明を実施するための形態】
【００１８】
発明を実施するための形態について、以下に説明する。
【００１９】
〔第１の実施の形態〕
第１の実施の形態について説明する。本実施の形態は、光半導体装置であるＤＦＢレーザの製造方法である。
【００２０】
（ＤＦＢレーザ）
最初に、図１に基づき本実施の形態における光半導体装置の製造方法により製造されるＤＦＢレーザについて説明する。このＤＦＢレーザは、ｎ−ＧａＡｓ基板１１上に、ｎ−ＧａＡｓバッファ層１２、ｎ−ＡｌＧａＡｓクラッド層１３、量子ドット活性層１４、回折格子層１５、ｐ−ＩｎＧａＰクラッド層１６、ｐ−ＧａＡｓコンタクト層１７が積層形成されているものである。回折格子層１５は、屈折率が３．４のｐ−ＧａＡｓ層１８内に、屈折率が３．１４のｐ−ＩｎＧａＰ層１９が格子状に形成されている。具体的には、ｐ−ＩｎＧａＰ層１９は、矢印Ａに示す導波路方向に対し略垂直方向に延びるように縞状に形成された格子が、矢印Ａに示す導波路方向に沿って配列されるように形成されている。尚、本実施の形態においては、矢印Ａに示す導波路方向は、［１１０］方向となるように形成されている。また、ｐ−ＩｎＧａＰクラッド層１６及びｐ−ＧａＡｓコンタクト層１７は、リッジ構造となるリッジ部２１が形成されており、このリッジ部２１の側面及び回折格子層１５の表面において、ＳｉＯ２膜２２が形成されている。更に、ｐ−ＧａＡｓコンタクト層１７の上面、ＳｉＯ２膜２２の側面及び表面には、ｐ側電極２３が形成されており、ｎ−ＧａＡｓ基板１１の裏面にはｎ側電極２４が形成されている。また、回折格子層１５においては、回折格子層１５を形成するｐ−ＩｎＧａＰ層１９の膜厚が、一方の面３１から他方の面３２に向かって薄くなるように形成されている。尚、このＤＦＢレーザの一方の面３１には、反射率の高いＨＲ膜が形成されており、他方の面３２には反射防止膜となるＡＲ膜が形成されており、レーザ光は、ＡＲ膜が形成されている他方の面３２より出射する。
【００２１】
（光半導体装置の製造方法）
次に、図２からに基づき本実施の形態における光半導体装置の製造方法について説明する。尚、図２〜図７、図９〜図１５において、（ａ）は、本実施の形態における光半導体装置の製造方法により製造されるＤＦＢレーザの導波路方向に沿った断面図、即ち、（１ −１ ０）面における断面図である。また、（ｂ）は、この導波路方向に垂直な方向の断面図、即ち、（１ １ ０）面における断面図であり、更に、図１２（ｂ）〜図１５（ｂ）は、レーザストライプ領域における断面の拡大図である。
【００２２】
最初に、図２に示すように、ＭＢＥ（Molecular Beam Epitaxy）により、（０ ０ １）面のｎ−ＧａＡｓ基板１１上に、ｎ−ＧａＡｓバッファ層１２、ｎ−ＡｌＧａＡｓクラッド層１３、量子ドット活性層１４、ｐ−ＧａＡｓ層１８ａを順次形成する。この際、ｎ−ＧａＡｓバッファ層１２は約３００ｎｍ形成し、ｎ−ＡｌＧａＡｓクラッド層１３としてｎ−Ａｌ０．３Ｇａ０．７Ａｓからなる層を約５００ｎｍ形成する。量子ドット活性層１４は、例えば、ｉ−ＧａＡｓ層上に、ｉ−ＩｎＧａＡｓを数分子層形成することにより不図示のウェッティング層及び量子ドット構造を形成し、更に、この上にｉ−ＧａＡｓ層を形成した構造からなるものを積層したものである。本実施の形態においては、量子ドット活性層１４は、ｉ−ＧａＡｓ層とｉ−ＩｎＧａＡｓからなる量子ドットが約１０層積層して形成されているものであり、１．３μｍ帯で発光するものである。この量子ドット活性層１４上に、第１の半導体層となるｐ−ＧａＡｓ層１８ａを形成する。
【００２３】
次に、図３に示すように、ｐ−ＧａＡｓ層１８ａ上に、誘電体膜であるＳｉＯ２膜（酸化シリコン膜）４１を形成する。ＳｉＯ２膜４１は、ＣＶＤ（Chemical Vapor Deposition）法により形成する。
【００２４】
次に、図４に示すように、酸化シリコンパターンとなるＳｉＯ２のマスク４１ａを形成する。具体的には、ＳｉＯ２膜４１上に、フォトレジストを塗布し、露光装置による露光及び現像を行なうことにより、ＳｉＯ２のマスク４１ａが形成される領域に、不図示のレジストパターンを形成する。このレジストパターンは、露光装置を用いた干渉露光により形成される細かい周期の縞状のレジストパターンである。干渉露光は、位相シフタが縞状に形成されたマスク等を用いて露光装置により露光するものであり、これにより、細かい周期の縞状のレジストパターンを形成することができる。形成される縞状のレジストパターンは、縞の配列されている方向が光の出射方向となるように、言い換えれば、導波路方向となる［１１０］方向に対し垂直方向に延びる縞が、導波路方向に沿って配列されるように形成される。この後、ＲＩＥ等によりレジストパターンの形成されていない領域のＳｉＯ２膜４１を除去し、レジストパターンを除去することにより、ｐ−ＧａＡｓ層１８ａ上にＳｉＯ２のマスク４１ａを形成する。尚、図４（ｂ）は、ＳｉＯ２のマスク４１ａが形成されていない領域における断面図である。
【００２５】
次に、図５に示すように、ｐ−ＧａＡｓ層１８ａ及びＳｉＯ２のマスク４１ａ上に、レジストパターン４２を形成する。このレジストパターン４２は、後述するように導波路が形成されるレーザストライプ領域４３及びダミー領域４４に開口部を有するものである。具体的には、レジストパターン４２は、ｐ−ＧａＡｓ層１８ａ及びＳｉＯ２のマスク４１ａ上の全面にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより形成される。
【００２６】
次に、図６に示すように、ＳｉＯ２のマスク４１ａ及びレジストパターン４２が形成されていない領域において、ｐ−ＧａＡｓ層１８ａの表面をＲＩＥ等によるドライエッチングを行なうことにより、ｐ−ＧａＡｓ層１８ａの表面に凹凸パターンを形成する。具体的には、レジストパターン４２が形成されていない領域であるレーザストライプ領域４３及びダミー領域４４において凹凸パターンが形成されるようにドライエッチングを行なう。即ち、ｐ−ＧａＡｓ層１８ａの表面の凹凸パターンは、レジストパターン４２の形成されていない領域であって、ＳｉＯ２のマスク４１ａの形成されていない領域におけるｐ−ＧａＡｓ層１８ａをエッチングすることにより形成する。形成される凹凸パターンの深さＢは、例えば、約３０μｍである。
【００２７】
次に、図７に示すように、ＳｉＯ２のマスク４１ａ及びレジストパターン４２を除去する。これによりｐ−ＧａＡｓ層１８ａの表面において、レーザストライプ領域４３及びダミー領域４４には凹凸パターンが形成され、レーザストライプ領域４３及びダミー領域４４以外の領域には凹凸パターンは形成されていないものができあがる。この状態のものを上面から見た図を図８に示す。尚、図８において、破線８Ａ−８Ｂにおいて切断した断面図は、図７（ａ）に相当するものであり、破線８Ｃ−８Ｄにおいて切断した断面図は、図７（ｂ）に相当するものである。図に示されるように、凹凸パターンは、中心部分に直線的に略同じ幅で形成されるレーザストライプ領域４３と、レーザストライプ領域４３の両側に、レーザストライプ領域４３との間隔が、次第に変化するように形成された２つのダミー領域４４とに形成される。即ち、ダミー領域４４は、一方の面３１となる一方の側３１ａより、他方の面３２となる他方の側３２ａに向かって（一方の側３１ａから他方の側３２ａの方向に向かって）、レーザストライプ領域４３とダミー領域４４との間隔とが次第に狭くなるように形成される。
【００２８】
このためレーザストライプ領域４３とダミー領域４４との間隔は、一方の側３１ａよりも他方の側３２ａの方が狭くなっている。尚、一方の側３１ａにおけるレーザストライプ領域４３とダミー領域４４との間隔Ｃ、即ち、レーザストライプ領域４３とダミー領域４４との間の最大の間隔は、１５０μｍ以下であることが好ましい。間隔Ｃが１５０μｍを超えてしまうと、後述するように、レーザストライプ領域４３において凹凸パターンに形成されるｐ−ＩｎＧａＰ層１９の膜厚は、間隔Ｃに依存することなく同じ膜厚で形成されてしまうからである。また、本実施の形態では、一方の側３１ａより、他方の側３２ａに向かって、レーザストライプ領域４３とダミー領域４４との間隔とが次第に狭くなるように形成されているが、これに対応して、ダミー領域４４における幅が広くなるように形成してもよい。このような形状で形成することにより、レーザストライプ領域４３における凹凸パターンに形成されるｐ−ＩｎＧａＰ層１９の膜厚の変化をより顕著にすることができるものと考えられる。
【００２９】
次に、図９に示すように、第２の半導体層となるｐ−ＩｎＧａＰ層１９を形成する。具体的には、ｐ−ＩｎＧａＰ層１９をＭＯＣＶＤにより形成するための原料を供給することにより、レーザストライプ領域４３における凹凸パターンの凹部にｐ−ＩｎＧａＰ層１９が形成される。凹凸パターンは、ダミー領域４４にも形成されており、レーザストライプ領域４３に近い部分のダミー領域４４には、ｐ−ＩｎＧａＰ層１９を形成するための原料がより多く流れる。よって、レーザストライプ領域４３とダミー領域４４との間隔が狭い部分では、レーザストライプ領域４３の凹凸パターンの凹部に形成されるｐ−ＩｎＧａＰ層１９の厚さは薄くなる。本実施の形態では、ダミー領域４４は、一方の側３１ａより他方の側３２ａに向かって、レーザストライプ領域４３とダミー領域４４との間隔が次第に狭くなるように形成されている。このため、この間隔に対応して、レーザストライプ領域４３の凹凸パターンの凹部に形成されるｐ−ＩｎＧａＰ層１９の厚さは次第に薄くなるように形成される。この際、凹凸パターンの凹部に形成されるｐ−ＩｎＧａＰ層１９の厚さは、一方の側３１ａの近傍では約２０ｎｍ、他方の側３２ａの近傍では約１０ｎｍとなるように形成される。尚、ＭＯＣＶＤにより、凹凸パターンの表面に、ｐ−ＩｎＧａＰ層を形成する際には、最初は、凹凸パターンの凹部にのみｐ−ＩｎＧａＰ層１９が形成され、凸部にはｐ−ＩｎＧａＰ層は殆ど形成されない。このため、ｐ−ＩｎＧａＰ層１９の膜厚が凹凸パターンの深さＢよりも薄ければ、凹凸パターンの凸部にｐ−ＩｎＧａＰ層が形成されることはない。尚、ＭＯＣＶＤによりｐ−ＩｎＧａＰ層１９を形成する際には、III族の原料としてＴＭＩ（Trimethylindium：トリメチルインジウム）及びＴＥＧ（Triethylgallium：トリエチルガリウム）を用い、Ｖ族の原料としてＰＨ３を用い、ｐ型となる不純物元素を混入する。尚、ｐ−ＩｎＧａＰ層１９を形成する際の基板温度は、５００℃から６５０℃、例えば、約６００℃である。
【００３０】
次に、図１０に示すように、第３の半導体層となるｐ−ＧａＡｓ層１８ｂを積層して形成する。ｐ−ＧａＡｓ層１８ｂはＭＯＣＶＤにより、III族の原料としてＴＥＧを用い、Ｖ族の原料としてＡｓＨ３を用い、ｐ型となる不純物元素を混入して形成する。ｐ−ＧａＡｓ層１８ｂを形成する際の基板温度は、５００℃から６５０℃、例えば、約６００℃である。ＭＯＣＶＤにより形成されるｐ−ＧａＡｓ層１８ｂは、下地が凹凸形状を有する場合であっても、十分な膜厚を成膜することにより、ｐ−ＧａＡｓ層１８ｂの表面を平坦化することができる。このため、形成されたｐ−ＧａＡｓ層１８ｂの表面は平坦なものとなる。また、ｐ−ＧａＡｓ層１８ａ及びｐ−ＩｎＧａＰ層１９上に形成されるｐ−ＧａＡｓ層１８ｂは、ｐ−ＧａＡｓ層１８ａとともに、ｐ−ＧａＡｓ層１８を形成するものであり、更に、ｐ−ＧａＡｓ層１８とｐ−ＩｎＧａＰ層１９とにより回折格子層１５が形成される。
【００３１】
次に、図１１に示すように、ｐ−ＧａＡｓ層１８ｂ上に、ｐ−ＩｎＧａＰクラッド層１６、ｐ−ＧａＡｓコンタクト層１７を積層形成する。
【００３２】
次に、図１２に示すように、ｐ−ＧａＡｓコンタクト層１７上に、ＳｉＯ２マスク４５を形成する。具体的には、ｐ−ＧａＡｓコンタクト層１７上にＣＶＤによりＳｉＯ２膜を形成し、このＳｉＯ２膜上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、不図示のレジストパターンを形成する。この後、このレジストパターンをマスクとして、ＲＩＥ等のドライエッチングを行なうことにより、レジストパターンの開口領域におけるＳｉＯ２膜を除去する。更にこの後、レジストパターンを除去することにより、ＳｉＯ２マスク４５が形成される。尚、上述したように、図１２（ｂ）及び後述する図１３（ｂ）〜図１５（ｂ）は、レーザストライプ領域における断面の拡大図である。
【００３３】
次に、図１３に示すように、ＳｉＯ２マスク４５の形成されていない領域におけるｐ−ＩｎＧａＰクラッド層１６、ｐ−ＧａＡｓコンタクト層１７を除去し、リッジ構造となるリッジ部２１を形成する。具体的に、リッジ部２１は、ＲＩＥ等のドライエッチングまたはウエットエッチングを行なうことにより、ｐ−ＩｎＧａＰクラッド層１６、ｐ−ＧａＡｓコンタクト層１７を除去することにより形成する。
【００３４】
次に、図１４に示すように、ＳｉＯ２マスク４５を除去し、リッジ部２１の上面において、ｐ−ＧａＡｓコンタクト層１７の全部又は一部が露出するようにＳｉＯ２膜２２を形成する。具体的には、ＳｉＯ２マスク４５を除去した後、リッジ部２１の上面及び側面を含む全面にＣＶＤによりＳｉＯ２膜を形成し、この上にフォトレジストを塗布し、露光装置による露光、現像を行なう。これによりリッジ部２１の上面に開口部を有するレジストパターンを形成し、レジストパターンの開口部に形成されているＳｉＯ２膜をＲＩＥ等により除去することにより、ｐ−ＧａＡｓコンタクト層１７の全部又は一部が露出するようにＳｉＯ２膜２２を形成する。
【００３５】
次に、図１５に示すように、ＳｉＯ２膜２２の形成されている側に、ｐ側電極２３を形成し、ｎ−ＧａＡｓ基板１１の裏面にはｎ側電極２４を形成する。ＳｉＯ２膜２２の形成されている側では、リッジ部２１の上面において、ｐ−ＧａＡｓコンタクト層１７が露出しているため、この領域でｐ側電極２３と接続される。
【００３６】
以上より、上述した本実施の形態における光半導体装置の製造方法により、ＤＦＢレーザが作製される。本実施の形態では、ＧａＡｓ、ＩｎＧａＰ等の層の結晶成長の回数を増やすことなく、回折格子層１５において、周期的に形成されたｐ−ＩｎＧａＰ層１９を一方の側３１ａから他方の側３２ａに向かって、膜厚が薄くなるように形成することができる。よって、不均一な結合定数κを有する回折格子層１５を少ない工程で短時間に形成することができるため、低コストでＤＦＢレーザを作製することができる。
【００３７】
尚、上記においては、ｐ−ＧａＡｓ層１８ａとｐ−ＧａＡｓ層１８ｂとを同一の材料により形成した場合について説明したが、ｐ−ＧａＡｓ層１８ｂに代えてＧａＡｓよりもバンドギャップの広いｐ−ＡｌＧａＡｓ層により形成してもよい。この際、ｐ−ＡｌＧａＡｓ層を形成するためには、III族の原料としてＴＭＡ（Trimethylaluminum：トリメチルアルミニウム）及びＴＥＧを用い、Ｖ族の原料としてＡｓＨ３を用い、ｐ型となる不純物元素を混入する。尚、ｐ−ＡｌＧａＡｓ層を形成する際の基板温度は、５００℃から６５０℃、例えば、約６００℃である。このようにして形成されるｐ−ＡｌＧａＡｓ層は、ｐ−Ａｌ０．２Ｇａ０．８Ａｓからなる層であり、屈折率は３．３２である。
【００３８】
また、上記においては、図６に示すようにｐ−ＧａＡｓ層１８ａの表面に凹凸パターンを形成した後、ＳｉＯ２のマスク４１ａ及びレジストパターン４２を除去し、図９に示すようにＭＯＣＶＤによりｐ−ＩｎＧａＰ層１９を形成する方法について説明した。しかしながら、図６に示すように、ｐ−ＧａＡｓ層１８ａの表面に凹凸パターンを形成した後、レジストパターン４２のみを除去し（レジストパターン除去工程）、ＳｉＯ２のマスク４１ａの形成されている状態で、ｐ−ＩｎＧａＰ層１９を形成する方法であってもよい。この際、ｐ−ＩｎＧａＰ層１９を形成した後、ＳｉＯ２のマスク４１ａを除去し（誘電体パターン除去工程）、第３の半導体層であるｐ−ＧａＡｓ層１８ｂを形成する。この形成方法では、成膜方法及び成膜条件等に依存することなく、ｐ−ＧａＡｓ層１８ａの表面に形成されている凹凸パターンの凹部にのみに、より確実にｐ−ＩｎＧａＰ層１９を形成することができる。
【００３９】
〔第２の実施の形態〕
次に、第２の実施の形態について説明する。本実施の形態は、第１の実施の形態とダミー領域の形状が異なる光半導体装置の製造方法である。
【００４０】
図１６に基づき本実施の形態について説明する。本実施の形態は、レーザストライプ領域１４３は、第１の実施の形態におけるレーザストライプ領域４３と同様のものであるが、ダミー領域１４４は、一方の側１３１ａには形成されておらず、他方の側１３２ａに形成されている構成のものである。例えば、図１６に示すように、ダミー領域１４４は長方形状に形成してもよく、レーザストライプ領域１４３において回折格子部におけるｐ−ＩｎＧａＰ層の膜厚の不均一にすることができる形状であれば、どのような形状であってもよい。他方の側１３２ａにダミー領域１４４を形成することにより、形成される回折格子層において、ｐ−ＩｎＧａＰ層の膜厚を一方の側１３１ａで厚く形成することができ、他方の側１３２ａで薄く形成することができる。これにより、回折格子層において、結合定数κを不均一にすることができる。尚、本実施の形態における一方の側１３１ａ及び他方の側１３２ａは、第１の実施の形態における一方の側３１ａ及び他方の側３２ａに相当している。
【００４１】
また、ダミー領域は複数のものであってもよい。例えば、図１７に示すように、２種類のダミー領域１５４及び１５５を有するものであってもよい。この場合、一方の側１３１ａには、隣接してダミー領域１５４が形成されており、他方の側１３２ａには、隣接してダミー領域１５５が形成されている。ダミー領域１５４は、他方の側１３２ａから一方の側１３１ａに向かって、レーザストライプ領域１４３とダミー領域１５５との間隔が広くなるように形成されている。また、ダミー領域１５５は、レーザストライプ領域１４３とダミー領域１５５との間隔が略同じ間隔であり、長方形状に形成されている。尚、形成されるダミー領域は、図１７に示すダミー領域１５４及び１５５が２つの場合に限られず、２以上であってもよい。また、図１６に示すように、ダミー領域が他方の側１３２ａに形成されている場合においても、レーザストライプ領域１４３の両側に、ダミー領域が各々２以上形成されているものであってもよい。
【００４２】
尚、本実施の形態における光半導体装置の製造方法については、ダミー領域１４４または、ダミー領域１５４及び１５５を第１の実施の形態と異なる形状で形成する以外は、第１の実施の形態と同様である。
【００４３】
以上、実施の形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。
【００４４】
上記の説明に関し、更に以下の付記を開示する。
（付記１）
半導体基板上に第１の半導体層を形成する第１の半導体層形成工程と、
前記第１の半導体層の表面において、導波路の形成されるレーザストライプ領域及び前記レーザストライプ領域の両側に近接して形成されるダミー領域に、凹凸パターンを形成する凹凸パターン形成工程と、
前記凹凸パターンの形成された第１の半導体層の凹部に第２の半導体層をＭＯＣＶＤにより形成する第２の半導体層形成工程と、
前記第２の半導体層形成工程の後、前記第１の半導体層の凸部及び前記第２の半導体層上に第３の半導体層を形成する第３の半導体層形成工程と、
を有し、前記第２の半導体層を形成する材料の屈折率は、前記第１の半導体層及び前記第３の半導体層を形成する材料の屈折率とは異なり、
前記レーザストライプ領域と前記ダミー領域との間隔は、前記導波路において反射膜の形成される一方の端部の側よりも、反射防止膜の形成される他方の端部の側の方が狭いことを特徴とする光半導体装置の製造方法。
（付記２）
前記ダミー領域は、前記レーザストライプ領域の両側に、各々２以上形成されていることを特徴とする付記１に記載の光半導体装置の製造方法。
（付記３）
前記導波路の一方の端部の側に隣接するダミー領域は、前記ダミー領域と前記レーザストライプ領域との間隔が、前記一方の端部の側から前記他方の端部の側の方向に向かって、徐々に間隔が狭くなるものであることを特徴とする付記１または２に記載の光半導体装置の製造方法。
（付記４）
半導体基板上に第１の半導体層を形成する第１の半導体層形成工程と、
前記第１の半導体層の表面において、導波路の形成されるレーザストライプ領域及び前記レーザストライプ領域の両側に近接して形成されるダミー領域に、凹凸パターンを形成する凹凸パターン形成工程と、
前記凹凸パターンの形成された第１の半導体層の凹部に第２の半導体層をＭＯＣＶＤにより形成する第２の半導体層形成工程と、
前記第２の半導体層形成工程の後、前記第１の半導体層の凸部及び前記第２の半導体層上に第３の半導体層を形成する第３の半導体層形成工程と、
を有し、前記第２の半導体層を形成する材料の屈折率は、前記第１の半導体層及び前記第３の半導体層を形成する材料の屈折率とは異なるものであって、
前記導波路において、反射膜の形成される一方の端部の近傍には前記ダミー領域は形成されていないが、反射防止膜の形成される他方の端部の近傍には前記ダミー領域は形成されていることを特徴とする光半導体装置の製造方法。
（付記５）
前記ダミー領域は、前記レーザストライプ領域の両側に、各々２以上形成されていることを特徴とする付記４に記載の光半導体装置の製造方法。
（付記６）
前記第２の半導体層形成工程において、前記第２の半導体層は前記凹凸パターンの段差よりも薄く形成されるものであることを特徴とする付記１から５のいずれかに記載の光半導体装置の製造方法。
（付記７）
前記第３の半導体形成工程は、前記第３の半導体層をＣＶＤにより形成するものであることを特徴とする付記１から６のいずれかに記載の光半導体装置の製造方法。
（付記８）
前記凹凸パターン形成工程は、
前記第１の半導体層上に、凹凸パターンの凸部に対応する部分に誘電体からなる誘電体パターンを形成する誘電体パターン形成工程と、
前記レーザストライプ領域及び前記ダミー領域に開口部を有するレジストパターンを形成するレジストパターン形成工程と、
前記誘電体パターン及び前記レジストパターンの形成されていない領域の前記第１の半導体層をエッチングするエッチング工程と、
を有することを特徴とする付記１から７のいずれかに記載の光半導体装置の製造方法。
（付記９）
前記誘電体は酸化シリコンであることを特徴とする付記８に記載の光半導体装置の製造方法。
（付記１０）
前記凹凸パターン形成工程の後、前記レジストパターン及び前記誘電体パターンを除去するパターン除去工程を有し、
前記パターン除去工程の後、前記第２の半導体層形成工程を行なうことを特徴とする付記８または９に記載の光半導体装置の製造方法。
（付記１１）
前記凹凸パターン形成工程の後、前記レジストパターンを除去するレジストパターン除去工程と、
前記レジストパターン除去工程の後、前記第２の半導体層形成工程を行ない、前記第２の半導体層形成工程の後、前記誘電体パターンを除去する誘電体パターン除去工程と、を有し、
前記誘電体パターン除去工程の後、前記第３の半導体層形成工程を行なうことを特徴とする付記８または９に記載の光半導体装置の製造方法。
（付記１２）
前記誘電体パターン形成工程は、
前記第１の半導体層上に酸化シリコン膜を形成する酸化シリコン膜形成工程と、
前記酸化シリコン膜上にフォトレジストを塗布し、干渉露光により露光し、現像を行なうことにより干渉露光によるレジストパターンを形成する工程と、
前記干渉露光によるレジストパターンの形成されていない領域の前記酸化シリコン膜をエッチングにより除去する工程と、
を有することを特徴とする付記８から１１のいずれかに記載の光半導体装置の製造方法。
（付記１３）
前記レーザストライプ領域と前記ダミー領域との間隔は、１５０μｍ以下であることを特徴とする付記１から１２のいずれかに記載の光半導体装置の製造方法。
（付記１４）
前記第１の半導体層と前記第３の半導体層とは同じ材料により形成されていることを特徴とする付記１から１３のいずれかに記載の光半導体装置の製造方法。
（付記１５）
前記第１の半導体層及び前記第３の半導体層は、ＧａＡｓを含む材料により形成されており、前記第２の半導体層は、ＩｎＧａＰを含む材料により形成されていることを特徴とする付記１４に記載の光半導体装置の製造方法。
（付記１６）
前記第１の半導体層は、ＧａＡｓを含む材料により形成されており、前記第２の半導体層は、ＩｎＧａＰを含む材料により形成されており、前記第３の半導体層は、ＡｌＧａＡｓを含む材料により形成されていることを特徴とする付記１から１３のいずれかに記載の光半導体装置の製造方法。
（付記１７）
前記第１の半導体層は、前記半導体基板上に形成されている活性層の上に形成されるものであることを特徴とする付記１から１６のいずれかに記載の光半導体装置の製造方法。
【符号の説明】
【００４５】
１１ ｎ−ＧａＡｓ基板
１２ ｎ−ＧａＡｓバッファ層
１３ ｎ−ＡｌＧａＡｓクラッド層
１４ 量子ドット活性層
１５ 回折格子層
１６ ｐ−ＡｌＧａＡｓクラッド層
１７ ｐ−ＧａＡｓコンタクト層
１８ ｐ−ＧａＡｓ層
１８ａ ｐ−ＧａＡｓ層
１８ｂ ｐ−ＧａＡｓ層
１９ ｐ−ＩｎＧａＰ層
２１ リッジ部
２２ ＳｉＯ２膜
２３ ｐ側電極
２４ ｎ側電極
３１ 一方の面（高反射（ＨＲ）膜が形成される面）
３２ 他方の面（反射防止（ＡＲ）膜が形成される面）
４１ ＳｉＯ２膜
４１ａ ＳｉＯ２マスク
４２ レジストパターン
４３ レーザストライプ領域
４４ ダミー領域
４５ ＳｉＯ２マスク
【特許請求の範囲】
【請求項１】
半導体基板上に第１の半導体層を形成する第１の半導体層形成工程と、
前記第１の半導体層の表面において、導波路の形成されるレーザストライプ領域及び前記レーザストライプ領域の両側に近接して形成されるダミー領域に、凹凸パターンを形成する凹凸パターン形成工程と、
前記凹凸パターンの形成された第１の半導体層の凹部に第２の半導体層をＭＯＣＶＤにより形成する第２の半導体層形成工程と、
前記第２の半導体層形成工程の後、前記第１の半導体層の凸部及び前記第２の半導体層上に第３の半導体層を形成する第３の半導体層形成工程と、
を有し、前記第２の半導体層を形成する材料の屈折率は、前記第１の半導体層及び前記第３の半導体層を形成する材料の屈折率とは異なり、
前記レーザストライプ領域と前記ダミー領域との間隔は、前記導波路において反射膜の形成される一方の端部の側よりも、反射防止膜の形成される他方の端部の側の方が狭いことを特徴とする光半導体装置の製造方法。
【請求項２】
前記ダミー領域は、前記レーザストライプ領域の両側に、各々２以上形成されていることを特徴とする請求項１に記載の光半導体装置の製造方法。
【請求項３】
前記導波路の一方の端部の側に隣接するダミー領域は、前記ダミー領域と前記レーザストライプ領域との間隔が、前記一方の端部の側から前記他方の端部の側の方向に向かって、徐々に間隔が狭くなるものであることを特徴とする請求項１または２に記載の光半導体装置の製造方法。
【請求項４】
半導体基板上に第１の半導体層を形成する第１の半導体層形成工程と、
前記第１の半導体層の表面において、導波路の形成されるレーザストライプ領域及び前記レーザストライプ領域の両側に近接して形成されるダミー領域に、凹凸パターンを形成する凹凸パターン形成工程と、
前記凹凸パターンの形成された第１の半導体層の凹部に第２の半導体層をＭＯＣＶＤにより形成する第２の半導体層形成工程と、
前記第２の半導体層形成工程の後、前記第１の半導体層の凸部及び前記第２の半導体層上に第３の半導体層を形成する第３の半導体層形成工程と、
を有し、前記第２の半導体層を形成する材料の屈折率は、前記第１の半導体層及び前記第３の半導体層を形成する材料の屈折率とは異なるものであって、
前記導波路において、反射膜の形成される一方の端部の近傍には前記ダミー領域は形成されていないが、反射防止膜の形成される他方の端部の近傍には前記ダミー領域は形成されていることを特徴とする光半導体装置の製造方法。
【請求項５】
前記第２の半導体層形成工程において、前記第２の半導体層は前記凹凸パターンの段差よりも薄く形成されるものであることを特徴とする請求項１から４のいずれかに記載の光半導体装置の製造方法。
【請求項６】
前記凹凸パターン形成工程は、
前記第１の半導体層上に、凹凸パターンの凸部に対応する部分に誘電体からなる誘電体パターンを形成する誘電体パターン形成工程と、
前記レーザストライプ領域及び前記ダミー領域に開口部を有するレジストパターンを形成するレジストパターン形成工程と、
前記誘電体パターン及び前記レジストパターンの形成されていない領域の前記第１の半導体層をエッチングするエッチング工程と、
を有することを特徴とする請求項１から５のいずれかに記載の光半導体装置の製造方法。
【請求項７】
前記凹凸パターン形成工程の後、前記レジストパターン及び前記誘電体パターンを除去するパターン除去工程を有し、
前記パターン除去工程の後、前記第２の半導体層形成工程を行なうことを特徴とする請求項６に記載の光半導体装置の製造方法。
【請求項１】
半導体基板上に第１の半導体層を形成する第１の半導体層形成工程と、
前記第１の半導体層の表面において、導波路の形成されるレーザストライプ領域及び前記レーザストライプ領域の両側に近接して形成されるダミー領域に、凹凸パターンを形成する凹凸パターン形成工程と、
前記凹凸パターンの形成された第１の半導体層の凹部に第２の半導体層をＭＯＣＶＤにより形成する第２の半導体層形成工程と、
前記第２の半導体層形成工程の後、前記第１の半導体層の凸部及び前記第２の半導体層上に第３の半導体層を形成する第３の半導体層形成工程と、
を有し、前記第２の半導体層を形成する材料の屈折率は、前記第１の半導体層及び前記第３の半導体層を形成する材料の屈折率とは異なり、
前記レーザストライプ領域と前記ダミー領域との間隔は、前記導波路において反射膜の形成される一方の端部の側よりも、反射防止膜の形成される他方の端部の側の方が狭いことを特徴とする光半導体装置の製造方法。
【請求項２】
前記ダミー領域は、前記レーザストライプ領域の両側に、各々２以上形成されていることを特徴とする請求項１に記載の光半導体装置の製造方法。
【請求項３】
前記導波路の一方の端部の側に隣接するダミー領域は、前記ダミー領域と前記レーザストライプ領域との間隔が、前記一方の端部の側から前記他方の端部の側の方向に向かって、徐々に間隔が狭くなるものであることを特徴とする請求項１または２に記載の光半導体装置の製造方法。
【請求項４】
半導体基板上に第１の半導体層を形成する第１の半導体層形成工程と、
前記第１の半導体層の表面において、導波路の形成されるレーザストライプ領域及び前記レーザストライプ領域の両側に近接して形成されるダミー領域に、凹凸パターンを形成する凹凸パターン形成工程と、
前記凹凸パターンの形成された第１の半導体層の凹部に第２の半導体層をＭＯＣＶＤにより形成する第２の半導体層形成工程と、
前記第２の半導体層形成工程の後、前記第１の半導体層の凸部及び前記第２の半導体層上に第３の半導体層を形成する第３の半導体層形成工程と、
を有し、前記第２の半導体層を形成する材料の屈折率は、前記第１の半導体層及び前記第３の半導体層を形成する材料の屈折率とは異なるものであって、
前記導波路において、反射膜の形成される一方の端部の近傍には前記ダミー領域は形成されていないが、反射防止膜の形成される他方の端部の近傍には前記ダミー領域は形成されていることを特徴とする光半導体装置の製造方法。
【請求項５】
前記第２の半導体層形成工程において、前記第２の半導体層は前記凹凸パターンの段差よりも薄く形成されるものであることを特徴とする請求項１から４のいずれかに記載の光半導体装置の製造方法。
【請求項６】
前記凹凸パターン形成工程は、
前記第１の半導体層上に、凹凸パターンの凸部に対応する部分に誘電体からなる誘電体パターンを形成する誘電体パターン形成工程と、
前記レーザストライプ領域及び前記ダミー領域に開口部を有するレジストパターンを形成するレジストパターン形成工程と、
前記誘電体パターン及び前記レジストパターンの形成されていない領域の前記第１の半導体層をエッチングするエッチング工程と、
を有することを特徴とする請求項１から５のいずれかに記載の光半導体装置の製造方法。
【請求項７】
前記凹凸パターン形成工程の後、前記レジストパターン及び前記誘電体パターンを除去するパターン除去工程を有し、
前記パターン除去工程の後、前記第２の半導体層形成工程を行なうことを特徴とする請求項６に記載の光半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【公開番号】特開２０１２−１５２１７（Ｐ２０１２−１５２１７Ａ）
【公開日】平成２４年１月１９日（２０１２．１．１９）
【国際特許分類】
【出願番号】特願２０１０−１４８３００（Ｐ２０１０−１４８３００）
【出願日】平成２２年６月２９日（２０１０．６．２９）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
【公開日】平成２４年１月１９日（２０１２．１．１９）
【国際特許分類】
【出願日】平成２２年６月２９日（２０１０．６．２９）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
[ Back to top ]