光半導体装置
【課題】ジャンクションダウン方式でサブマウントに接合されるレーザダイオードにおいて、通電性および放熱性を損なわずに、素子の偏光角特性を安定させる。
【解決手段】バンク部31上に厚さ1.5μm以上のAuからなるバンク上パターン15を形成することにより、サブマウント21上のソルダ材20と、レーザチップ32のリッジ部12上部の通電層16の表面とを接触させずに離間させ、レーザチップ32とサブマウント21を接合させる際に接合部で発生する応力がリッジ部12にかかることを防ぐ。
【解決手段】バンク部31上に厚さ1.5μm以上のAuからなるバンク上パターン15を形成することにより、サブマウント21上のソルダ材20と、レーザチップ32のリッジ部12上部の通電層16の表面とを接触させずに離間させ、レーザチップ32とサブマウント21を接合させる際に接合部で発生する応力がリッジ部12にかかることを防ぐ。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、光半導体装置に関し、特に、レーザダイオードを有する光半導体装置に適用して有効な技術に関するものである。
【背景技術】
【0002】
レーザダイオード(半導体レーザ)は、pn接合に順方向電流を流して、注入された電子と正孔の再結合による誘導放出により光を放出するダイオードである。レーザダイオードは、CDやMD等の光ディスクの読取り及び書き込み、レーザプリンタまたは医療・計測用機器等、主に情報産業用途を目的として広く用いられている。
【0003】
レーザダイオードの種類にはシングルビームレーザダイオード(シングルビーム型半導体レーザ)およびアレイレーザダイオード(アレイ型半導体レーザ)がある。シングルビームレーザダイオードは、発光部を1つだけ有するレーザダイオード素子であり、アレイレーザダイオードは、発光部を複数有するレーザダイオード素子である。アレイレーザダイオードはシングルビームレーザダイオードに比べて走査ビーム数を増やすことが容易であるため、高速印字を行うレーザプリンタに適した素子である。また、アレイレーザダイオードは、マルチビームレーザダイオードとも呼ばれる。
【0004】
近年では、レーザダイオードは発光部において発生する熱の放熱性を高めるため、発光部のあるレーザダイオードチップの主面側をサブマウント側とし、半田等を用いてサブマウントに接合する、ジャンクションダウン方式での接合方法が一般的となっている。
【0005】
特許文献1(特開2008−42131号公報)には、導波路型半導体レーザにおいて、発光部の上部に位置するリッジ状の導波路構造上部に、ドライエッチングによりダメージを受けた層を残さない技術が開示されている。具体的には、リッジ状の導波路構造上部のコンタクト層上に、スペーサ層およびダメージ受容層を形成し、リッジ状の導波路構造上部のパッシベーション膜をドライエッチングにより除去する際のダメージをこの2層に吸収させ、その後、ウェットエッチングにより選択的にスペーサ層およびダメージ受容層を除去する。これにより、ドライエッチングによるダメージを受けたスペーサ層およびダメージ受容層を除去し、素子の劣化を防いでいる。
【0006】
また、上記特許文献1ではドライエッチングによるダメージをリッジ状の導波路構造に与えない目的で形成されたスペーサ層およびダメージ受容層により、ダメージ受容層の上面高さよりもリッジ状の導波路構造の上面高さが低くなり、素子の組立工程においてリッジ状の導波路構造が傷つくことを防いでいる。
【0007】
特許文献2(特開2008−277471号公報)には、アレイ型半導体レーザにおいて接合面を下向きで組み立てる場合に、レーザチップの特定部分のみを半田付けし、また、接合部の下部に応力吸収部を形成することにより、レーザチップとサブマウントの熱膨張係数の差により発生する応力をレーザチップに伝わりにくくする技術が開示されている。
【先行技術文献】
【特許文献】
【0008】
【特許文献1】特開2008−42131号公報
【特許文献2】特開2008−277471号公報
【発明の概要】
【発明が解決しようとする課題】
【0009】
ジャンクションダウン方式で接合されるレーザダイオードは、発光部の上部に位置するリッジ部上に形成したAu電極材と、サブマウントに形成した通電性のあるソルダ材(例えばAuSn)を溶融接着することで、放熱および通電を行っている。
【0010】
ここで、レーザダイオードとサブマウントとの組立時に、レーザダイオードのリッジ部上の電極材、レーザダイオードの主面の半導体材料、サブマウントのソルダ材およびサブマウントの基板材料の、それぞれの熱膨張係数の違いによって起こる反応で生じる応力がリッジ部に及ぶことにより、偏光角特性不良が発生するという問題がある。
【0011】
偏光角特性はレーザダイオードから照射される光の偏波の角度の特性を言い、この偏波はレーザダイオードのチップの主面に沿う面内において振動していることが好ましい。偏波面がレーザダイオードのチップの主面に対し斜めに回転した光が照射されることは偏光角特性の悪化となり、偏光角特性の悪化したレーザダイオードを使用した場合、レンズ等の光学部品を透過する際に光量が落ちるという問題が発生する。
【0012】
上記特許文献2に開示されている技術では、アレイ型半導体レーザ内においてサブマウントとの接合部の電極の下に、空隙や柔らかい素材を含む応力吸収部を形成することで、レーザチップとザブマウントの熱膨張係数の差によって発生する応力を緩和している。しかし、応力吸収部の形成工程は複雑であり工程数が多く、また、部材の融点の問題からIn(インジウム)やフォトレジスト上に金属膜を形成することが難しいという問題がある。また、金のように熱伝導性や通電性の高い材質ではなく、空隙やフォトレジストを含む応力吸収部が存在するため、リッジ部からサブマウントへの通電性およびリッジ部で発生する熱をサブマウントに放熱する際の熱伝導性が悪いという問題がある。
【0013】
そこで本発明者らは、発光部の上部に位置するリッジ部とサブマウント上のソルダ材とを直接接触させないようにすることで、リッジ部に応力が伝わりにくくなるような光半導体装置を検討した。リッジ部をソルダ材に接触させない案として下記の案があるが、いずれも問題が発生する。
【0014】
(1).リッジ部上に形成する電極のリッジ部上部の領域のみに、酸化しやすくソルダ材と反応しにくい材料(例えばTi)を部分的に形成する。酸化しやすい層を形成することで、酸化膜を形成し、ソルダ材との反応を防ぐ。
【0015】
この場合、リッジ部の幅は1.5μm程度であるため、リッジ部の上部のみにソルダ材と反応しにくい材料を形成するには、フォトリソグラフィ技術に高い位置精度が要求される。また、リッジ部上に形成した、ソルダ材と反応しにくい材料の周辺から、電極とソルダ材との反応が進むことによる応力変動が懸念される。
【0016】
(2).サブマウント上のソルダ材を、リッジ部が接触する部分を分離し、非接触にしたパターンレイアウトとする。
【0017】
この仕様のサブマウントに組立を行う場合は、ソルダ材から分離された位置に、レーザダイオードチップのリッジ部上部の位置を合わせる必要があるため、組立装置に高い位置精度が要求される。なお、位置ズレが生じた際には、部分的な反応が進むことによる応力変動が懸念される。
【0018】
(3).レーザダイオードチップをジャンクションアップ方式で組立て、リッジ部形成面をソルダ材に位置させる面と逆面とする。
【0019】
この場合リッジ部はソルダ材との接合部から離れ、発生した応力の影響を受けにくくなるが、リッジ部で発生する熱の放熱性が悪化し、特性不良および寿命の低下を引き起こす問題がある。
【0020】
本発明の目的は、光半導体装置において、通電性および放熱性を損なわず、サブマウント上にレーザダイオードチップを搭載する工程において高い位置精度を必要とせずに、レーザダイオードの偏光角特性を安定させる技術を提供することにある。
【0021】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【0022】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【0023】
本願の一発明による光半導体装置は、レーザダイオードが形成された半導体基板をジャンクションダウン方式でサブマウントに接合した光半導体装置である。前記レーザダイオードは、前記半導体基板の主面上に形成された、第1導電型のクラッド層と、前記第1導電型のクラッド層の上面上に形成された活性層と、前記活性層上に形成された、第2導電型のクラッド層と、前記第2導電型のクラッド層を含むリッジ部と、前記リッジ部の側方に形成された、前記第2導電型のクラッド層を含むバンク部を有する。
【0024】
また、前記レーザダイオードは、前記リッジ部と電気的に接続され、前記リッジ部上部から前記バンク部上部にかけて連続して形成された第1電極と、前記バンク部上部に形成されたバンク上パターンと、前記半導体基板の裏面に形成された第2電極とを有する。
【0025】
また、前記レーザダイオードは、前記第1電極および前記バンク上パターンを含む前記バンク部の上面と、前記サブマウント上に形成された第3電極の上面とが接合されており、前記バンク部の上面の高さは前記リッジ部の上部の前記第1電極の上面の高さよりも高く、前記リッジ部の上部の前記第1電極の表面は、前記サブマウント上の前記第3電極の表面と離間しているものである。
【発明の効果】
【0026】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【0027】
半導体レーザに関して、通電性および放熱性を損なわず、サブマウント上にレーザダイオードチップを搭載する工程において高い位置精度を必要とせずに、偏光角特性を安定させることができる。
【図面の簡単な説明】
【0028】
【図1】本発明の実施の形態1である光半導体装置を示す要部断面図である。
【図2】本発明の実施の形態1である光半導体装置の製造方法を示す要部断面図である。
【図3】図2に続く光半導体装置の製造方法を示す要部断面図である。
【図4】図3に続く光半導体装置の製造方法を示す要部断面図である。
【図5】図4に続く光半導体装置の製造方法を示す要部断面図である。
【図6】図5に続く光半導体装置の製造方法を示す要部断面図である。
【図7】図6に続く光半導体装置の製造方法を示す要部断面図である。
【図8】図7に続く光半導体装置の製造方法を示す要部断面図である。
【図9】図8に続く光半導体装置の製造方法を示す要部断面図である。
【図10】図9に続く光半導体装置の製造方法を示す要部断面図である。
【図11】本発明の実施の形態2である光半導体装置の製造方法を示す要部断面図である。
【図12】図11に続く光半導体装置の製造方法を示す要部断面図である。
【図13】図12に続く光半導体装置の製造方法を示す要部断面図である。
【図14】本発明の実施の形態3である光半導体装置の製造方法を示す要部断面図である。
【図15】図14に続く光半導体装置の製造方法を示す要部断面図である。
【図16】図15に続く光半導体装置の製造方法を示す要部断面図である。
【発明を実施するための形態】
【0029】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
【0030】
また、以下の実施の形態において、要素の数等(個数、数値、量、範囲等を含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。
【0031】
さらに、以下の実施の形態において、その構成要素(要素ステップ等も含む)は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。また、実施の形態等において構成要素等について、「Aからなる」、「Aよりなる」と言うときは、特にその要素のみである旨明示した場合等を除き、それ以外の要素を排除するものでないことは言うまでもない。
【0032】
同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【0033】
また、材料等について言及するときは、特にそうでない旨明記したとき、または、原理的または状況的にそうでないときを除き、特定した材料は主要な材料であって、副次的要素、添加物、付加要素等を排除するものではない。例えば、シリコン部材は特に明示した場合等を除き、純粋なシリコンの場合だけでなく、添加不純物、シリコンを主要な要素とする2元、3元等の合金(例えばSiGe)等を含むものとする。
【0034】
また、以下の実施の形態を説明するための全図において同一機能を有するものは原則として同一の符号を付し、その繰り返しの説明は省略する。
【0035】
(実施の形態1)
図1に、本実施の形態の光半導体装置を示す。図1は、GaAs基板1上に形成され、主面と、主面とは反対側の裏面を有するレーザチップ32の主面側を下向きにし、サブマウント21上に配線パターン23を介して形成されたソルダ材20上にレーザチップ32を接合しているものである。なお、ここではレーザチップ32はその主面を下向きにしてサブマウント21に取り付けられているため、以下の図1を参照した説明においては、レーザチップ32の主面が上側を向いているものとして各部の説明をする。
【0036】
図1において、GaAs基板1上にn型クラッド層2が形成され、GaAs基板1の裏面にはn側電極26が形成されている。n型クラッド層2上には、多重量子井戸活性層6が形成されており、多重量子井戸活性層6上には第1p型クラッド層7が形成され、第1p型クラッド層7上にはエッチングストップ層8が形成されている。なお、多重量子井戸活性層6は、図2に示すように光閉じ込め層3a、歪量子井戸層4a、バリア層5、歪量子井戸層4bおよび光閉じ込め層3bを含んでいる。
【0037】
レーザチップ32の上部には、エッチングストップ層8の上面に達する2本の溝30が形成され、溝30同士の間にはリッジ部12が形成されており、リッジ部12の一方の側方と、その反対側のもう一方の側方のそれぞれには溝30を挟んでバンク部31が形成されている。リッジ部12はエッチングストップ層8の上面上に形成された第2p型クラッド層9および第2p型クラッド層9上に形成されたコンタクト層10を含む。また、バンク部31はエッチングストップ層8の上面上に形成された第2p型クラッド層9、第2p型クラッド層9上に形成されたコンタクト層10、コンタクト層10上に形成されたバンク上パターン15およびバンク上パターン15上に形成された通電層16を含む。
【0038】
バンク部31のコンタクト層10の上面上および溝30の内壁には窒化シリコン膜13が形成され、リッジ部12のコンタクト層10の上面上、窒化シリコン膜13の上面上および窒化シリコン膜13の側壁には、リッジ部12上部のコンタクト層10と電気的に接続されたp側電極14が形成されている。なお、本実施の形態ではp側電極14の下にはリッジ部12上面を除いて窒化シリコン膜13が形成されているが、窒化シリコン膜13の代わりに酸化シリコン膜を形成してもよい。
【0039】
バンク部31上部のp側電極14の上面上にはバンク上パターン15が形成されており、バンク上パターン15の上面上および側面ならびにp側電極14の上面上および側面には通電層16が形成されている。通電層16はリッジ部12の上からバンク部31上にかけて連続して形成され、p側電極14と電気的に接続されている。
【0040】
本実施の形態では、バンク部31における通電層16の上面と、サブマウント21上に配線パターン23を介して形成されたソルダ材20の上面とを溶融接着し、光半導体装置を形成している。ここで、バンク部31上の通電層16の上面の高さは、リッジ部12上の通電層16の上面の高さよりも、通電層16の下に形成されたバンク上パターン15の膜厚の分だけ高くなっているため、ソルダ材20の上面と、リッジ部12上の通電層16の上面とは空隙を挟んで離間しており、接触していない。
【0041】
以下に、図2〜図9を用いて本実施の形態のレーザダイオードの製造方法を工程順に説明する。なお、表記する製法、材料および膜厚は例を示し、これに限定されない。
【0042】
まず、図2に示すように、n型のGaAs基板1上に、MOCVD(Metal Organic Chemical Vapor Deposition)法(有機金属成長法)により、厚さ1.8μmのAlGaInPからなるn型クラッド層2を形成する。続いて、MOCVD法により、n型クラッド層2上に、ノンドープのAlGaInPからなる光閉じ込め層3a、ノンドープのGaInPを含む厚さ5nmの歪量子井戸層4a、厚さ5nmのノンドープのAlGaInPからなるバリア層5、ノンドープのGaInPを含む厚さ5nmの歪量子井戸層4bおよびノンドープのAlGaInPからなる光閉じ込め層3bを順次堆積し、この5層からなる多重量子井戸活性層6を形成する。
【0043】
その後、多重量子井戸活性層6上に、MOCVD法により厚さ0.3μmのp型のAlGaInPからなる第1p型クラッド層7、厚さ5nmのp型のGaInPからなるエッチングストップ層8、厚さ1.2μmのp型のAlGaInPからなる第2p型クラッド層9およびp型のGaAsを含むコンタクト層10を順次積層することにより、ダブルヘテロ構造を形成する。
【0044】
次に、図3に示すように、MOCVD法によりコンタクト層10上に酸化シリコン膜を300nm堆積した後、フォトレジスト膜(図示しない)をマスクにしたドライエッチングにより酸化シリコン膜の一部を除去し、リッジ部およびバンク部の形成領域に残った酸化シリコン膜からなる絶縁膜11を形成する。その後、アッシングにより絶縁膜11上のフォトレジスト膜を除去する。
【0045】
次に、図4に示すように、絶縁膜11をマスクとして、ウェットエッチングによりコンタクト層10および第2p型クラッド層9の一部を除去して2本の溝30を形成し、2本の溝30同士の間に第2p型クラッド層9およびコンタクト層10を有するリッジ部12を形成する。なお、リッジ部12の形成においては、ウェットエッチングではなく、制御性の良いドライエッチング法を用いても良い。また、エッチングストップ層8は、他の材質としても良いし、エッチングストップ層8自体をなくした構造としても構わない。
【0046】
次に、図5に示すように、フッ酸(HF)系エッチング液を用いたウェットエッチングにより絶縁膜11を除去した後、GaAs基板1の主面上の全面にCVD(Chemical Vapor Deposition)法によりパッシベーション膜となる窒化シリコン膜13を堆積する。その後、フォトリソグラフィ技術を用いたドライエッチングにより、リッジ部12の上面上に形成された窒化シリコン膜13を選択的に除去し、リッジ部12の上部のコンタクト層10の上面を露出させる。ここで、リッジ部12の側方に溝30を挟んで形成された、上部に窒化シリコン膜13を有する領域をバンク部31とする。なお、窒化シリコン膜13の代わりの絶縁膜として、CVD法により酸化シリコン膜を形成しても良い。
【0047】
次に、図6に示すように、窒化シリコン膜13上および露出したコンタクト層10の上面上に、厚さ0.5μm程度のTi/Pt/Auからなるp側電極14を電子ビーム(Electron Beam:EB)蒸着法等を用いて堆積し、フォトリソグラフィ技術とドライエッチング技術により電極パターンを形成する。ここで、コンタクト層10の上面とp側電極14とは電気的に接続される。
【0048】
次に、図7に示すように、p側電極14のバンク部31の上面上に、リッジ部12の上部との高低差をつけるためのバンク上パターン15を形成する。バンク上パターン15の形成方法としては、例えばバンク部31の上面上を除くp側電極14上にフォトレジストを形成し、このフォトレジストに覆われていないパターン部分に電解メッキによって選択的にAuメッキ膜を形成した後、前記フォトレジストを除去すればよい。なお、バンク上パターン15の膜厚は1.5μm以上とする。これは、リッジ部12の上面とサブマウント21上に形成されたソルダ材20とを接触させないことを目的としてバンク上パターン15を形成するためである。
【0049】
次に、図8に示すように、p側電極14の表面およびバンク上パターン15の表面にフォトリソグラフィ技術および電解メッキによりAuメッキ膜を選択的に堆積することにより、リッジ部12およびバンク部31をつなげる通電層16を形成する。
【0050】
次に、図9に示すように、GaAs基板1の裏面をGaAs基板1の厚さが100μmになるまで研磨し、GaAs基板1の裏面にAuを含むn側電極26を蒸着して形成した後、GaAs基板1を各チップ毎にへき開・ダイシングして分割することにより、レーザチップ32を形成する。その後、レーザチップ32は接合面を下向きにし、GaAs基板1の主面側のバンク上パターン15上に位置する通電層16の上面を、サブマウント21上に配線パターン23を介して形成されたソルダ材20と接合する。
【0051】
この後の工程の図示は省略するが、サブマウント21をステム上にソルダ材20により接合する。その後、通電のためのワイヤボンディングをn側電極に施し、レーザ光を透過する窓ガラス部を有するキャップを用いて気密封止することで、本実施の形態の光半導体装置を完成する。ステム、キャップ、ボンディングワイヤ等はレーザダイオード用パッケージとして一般的な部品でよい。
【0052】
ここで、ソルダ材20はAuSnを含み、サブマウント21はAlN(窒化アルミニウム)からなり、配線パターン23はTi/Pt/Auからなる。図9に示すように、レーザチップ32の上面はリッジ部12上の通電層16の上面の高さよりもバンク部31の通電層16の上面の高さの方がバンク上パターン15の膜厚の分だけ高くなっており、ソルダ材20はリッジ部12上の通電層16には接触せず、ソルダ材20とリッジ部12とは空隙を挟んで離間している。
【0053】
ここで、従来の一般的なレーザダイオードを有する光半導体装置では、リッジ部上の通電層をソルダ材に接合させていた。このため、レーザダイオードのリッジ部上の電極材、レーザダイオードの主面の半導体材料、サブマウントのソルダ材およびサブマウントの基板材料の、それぞれの熱膨張係数の違いによって発生した応力がリッジ部に加わることで、レーザダイオードの偏光角特性が悪化し、偏光角にバラツキが生じることが問題となっていた。
【0054】
本実施の形態では、レーザダイオードの発光部の上部に位置するリッジ部12を、サブマウント21側のソルダ材20に接触させず、リッジ部12およびソルダ材20の間に空隙を設けて離間させ、バンク部31における通電層16とソルダ材20との接合部からリッジ部を離している。これにより、通電層16とソルダ材20との間で発生する応力がリッジ部12に伝わることを防ぎ、偏光角特性の悪化を防ぐことができる。また、図10に示すように、レーザチップ32とソルダ材20とを接合する際にソルダ材20の一部がリッジ部12の方向に大きくはみ出た場合に、ソルダ材20がリッジ部12に接触し、リッジ部12およびソルダ材20の熱膨張係数の違いによる反応によりレーザダイオードの偏光角特性が悪化することを防ぐことができる。
【0055】
また、本実施の形態では、リッジ部12をソルダ材20と離間させるための段差の形成には複雑な工程は不要であり、メッキ技術およびフォトリソグラフィ技術等の既存の技術を用い、容易に、少ない工程数で段差を形成することができる。また、バンク上パターン15および通電層16の形成は、メッキ技術により精度良くそれぞれの膜厚をコントロールできるため、リッジ部12とソルダ材20との離間する距離を精度良く調整することができる。
【0056】
また、バンク上パターン15および通電層16はAuメッキにより形成され、通電層16はバンク部31からリッジ部12にかけて連続して形成されている。このため、発光部の上部に位置するリッジ部12において発生する熱がバンク上パターン15および通電層16を通じてソルダ材20、配線パターン23およびサブマウント21に伝わりやすく、通電性および放熱性に優れた構造となっている。放熱性を確保することにより、素子の寿命の劣化を防ぐことが可能である。
【0057】
また、本実施の形態では、サブマウント上のソルダ材の、リッジ部が接触する部分を分離して非接触にする方法を用いていないため、レーザダイオードチップをサブマウントに組立する際に、ソルダ材から分離された位置にレーザダイオードチップのリッジ部上部の位置を合わせる必要がなく、組立装置は高い位置精度を有する必要がない。
【0058】
なお、本実施の形態では発光部を1つ有するシングルビームレーザダイオードについて説明したが、本発明は発光部を複数有するアレイ型レーザダイオードに適用しても良い。
【0059】
(実施の形態2)
前記実施の形態1では、バンク部においてバンク上パターンの上から通電層を堆積した光半導体装置の製造工程を記載した。本実施の形態では、通電層上にバンク上パターンを形成するレーザダイオードについて説明する。
【0060】
以下に、図11〜図13を用いて本実施の形態のレーザダイオードの製造方法を工程順に説明する。
【0061】
まず、前記実施の形態1における図6の工程までは、前記実施の形態1と同様の工程を行う。すなわち、GaAs基板1上にn型クラッド層2を形成した後、n型クラッド層2上に、光閉じ込め層、歪量子井戸層、バリア層を含む多重量子井戸活性層6を形成し、続いて多重量子井戸活性層6上に第1p型クラッド層7、エッチングストップ層8、第2p型クラッド層9およびコンタクト層10を順次積層する。
【0062】
次に、コンタクト層10上に酸化シリコン膜を100nm堆積した後、フォトリソグラフィ技術によりリッジ部およびバンク部の形成領域に酸化シリコン膜からなる絶縁膜を形成し、前記絶縁膜をマスクとしたウェットエッチングにより2本の溝30および溝30同士の間にリッジ部12を形成する。
【0063】
次に、前記絶縁膜を除去した後、GaAs基板1の主面上の全面に窒化シリコン膜13を堆積し、リッジ部12の上面上に形成された窒化シリコン膜13を選択的に除去し、リッジ部12の上部のコンタクト層10の上面を露出させた後、窒化シリコン膜13の上面上、露出したコンタクト層10の上面上および溝30の内壁に、Ti/Pt/Auからなるp側電極14を堆積し、フォトリソグラフィ技術とドライエッチング技術により電極パターンを形成する。ここで、リッジ部12の側方に溝30を挟んで形成された、上部に窒化シリコン膜13を有する領域をバンク部31とする。
【0064】
次に、図11に示すように、p側電極14上に、フォトリソグラフィ技術および電解メッキにより通電層16を形成する。例えばフォトレジストで形成したパターン部分、すなわちバンク部31からリッジ部12にかけての領域に選択的に形成する。
【0065】
次に、図12に示すように、通電層の形成と同様の方法で通電層16上に接するバンク上パターン15を選択的に形成する。その後、GaAs基板1の裏面をGaAs基板1の厚さが100μmになるまで研磨し、GaAs基板1の裏面にAuを含むn側電極26を蒸着して形成した後、GaAs基板1を各チップ毎にへき開・ダイシングして分割することにより、レーザチップ32を形成する。
【0066】
次に、図13に示すように、レーザチップ32の接合面を下向きにし、GaAs基板1の主面側のバンク部31のバンク上パターン15の上面を、サブマウント21上に配線パターン23を介して形成されたソルダ材20と接合することで、本実施の形態の光半導体装置を完成する。なお、ソルダ材20はAuSnを含み、サブマウント21はAlNからなり、配線パターン23はTi/Pt/Auからなる。このとき、レーザチップ32の上面はリッジ部12上の通電層16の上面高さよりもバンク部31の上面高さの方がバンク上パターン15の膜厚の分だけ高くなっており、ソルダ材20はリッジ部12上の通電層16には接触せず、ソルダ材20とリッジ部12とは空隙を挟んで離間している。
【0067】
本実施の形態では、熱伝導性および通電性に優れ、膜厚を精度良く形成することが可能な金属膜からなる通電層16およびバンク上パターン15をバンク部31に形成し、ソルダ材20およびリッジ部12を離間させることによって、前記実施の形態1と同様の効果を得ることができる。
【0068】
(実施の形態3)
本実施の形態では、バンク上パターンの材質を絶縁物とし、バンク上パターン形成後にp側電極を堆積して形成する光半導体装置の製造工程を説明する。
【0069】
以下に、図14〜図16を用いて本実施の形態のレーザダイオードの製造方法を工程順に説明する。
【0070】
まず、前記実施の形態1における図4の工程までは、前記実施の形態1と同様の工程を行う。すなわち、GaAs基板1上にn型クラッド層2を形成した後、n型クラッド層2上に、光閉じ込め層、歪量子井戸層、バリア層を含む多重量子井戸活性層6を形成し、続いて多重量子井戸活性層6上に第1p型クラッド層7、エッチングストップ層8、第2p型クラッド層9およびコンタクト層10を順次積層する。
【0071】
その後、コンタクト層10上に酸化シリコン膜を300nm堆積した後、フォトリソグラフィ技術によりリッジ部およびバンク部の形成領域に酸化シリコン膜からなる絶縁膜11を形成し、絶縁膜11をマスクとしたウェットエッチングにより2本の溝30および溝30同士の間にリッジ部12を形成する。
【0072】
次に、図14に示すように、前記絶縁膜11を除去した後、GaAs基板1の主面上の全面に窒化シリコン膜をCVD法により堆積し、フォトリソグラフィ技術およびウェットエッチングにより前記窒化シリコン膜からなるバンク上パターン27を選択的に形成する。なお、バンク上パターン27の材料は酸化シリコンまたはPSG(Phospho Sillicate Glasses)−SiO2等でも良い。その後、GaAs基板1の主面上の全面に窒化シリコン膜13をCVD法により堆積した後、リッジ部12の上面上に形成された窒化シリコン膜13を選択的に除去し、リッジ部12の上部のコンタクト層10の上面を露出させる。
【0073】
次に、図15に示すように、窒化シリコン膜13上にTi/Pt/Auからなるp側電極14を成膜してパターン形成した後、p側電極14上にフォトリソグラフィ技術および電解メッキにより通電層16を形成する。
【0074】
その後、GaAs基板1の裏面をGaAs基板1の厚さが100μmになるまで研磨し、GaAs基板1の裏面にAuを含むn側電極26を蒸着して形成した後、GaAs基板1を各チップ毎にへき開・ダイシングして分割することにより、レーザチップ32を形成する。
【0075】
次に、図16に示すように、レーザチップ32の接合面を下向きにし、GaAs基板1の主面側のバンク部31の通電層16の上面を、サブマウント21上に配線パターン23を介して形成されたソルダ材20と接合することで、本実施の形態の光半導体装置を完成する。
【0076】
なお、ソルダ材20はAuSnを含み、サブマウント21はAlNからなり、配線パターン23はTi/Pt/Auからなる。このとき、レーザチップ32の上面はリッジ部12上の通電層16の上面高さよりもバンク部31の上面高さの方がバンク上パターン27の膜厚の分だけ高くなっており、ソルダ材20はリッジ部12上の通電層16には接触せず、ソルダ材20とリッジ部12とは空隙を挟んで離間している。
【0077】
本実施の形態では、レーザダイオードの発光部の上部に位置するリッジ部12を、サブマウント21側のソルダ材20に接触させず、リッジ部12およびソルダ材20の間に空隙を設けて離間させ、バンク部31における通電層16とソルダ材20との接合部からリッジ部12を離している。これにより、レーザダイオードのリッジ部上の電極材、レーザダイオードの主面の半導体材料、サブマウントのソルダ材およびサブマウントの基板材料の、それぞれの間で発生する応力がリッジ部12に伝わることにより起こる偏光角特性の悪化を防ぐことができる。また、前記実施の形態1と同様に、リッジ部12とソルダ材20とが離間していることにより、レーザチップ32とソルダ材20とを接合する際にソルダ材20がはみ出た場合に、ソルダ材20がリッジ部12に接触し、ソルダ材20およびリッジ部12の熱膨張係数の違いによる反応でレーザダイオードの偏光角特性が悪化することを防ぐことができる。
【0078】
また、リッジ部12をソルダ材20と離間させるための段差の形成には複雑な工程は不要であり、メッキ技術およびフォトリソグラフィ技術等の既存の技術を用い、容易に、少ない工程数で段差を形成することができる。また、バンク上パターン27および通電層16の形成は、メッキ技術により精度良くそれぞれの膜厚をコントロールできるため、リッジ部12とソルダ材20との離間する距離を精度良く調整することができる。
【0079】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【産業上の利用可能性】
【0080】
本発明の光半導体装置は、レーザダイオードを有する光半導体装置に幅広く利用されるものである。
【符号の説明】
【0081】
1 GaAs基板
2 n型クラッド層
3a、3b 光閉じ込め層
4a、4b 歪量子井戸層
5 バリア層
6 多重量子井戸活性層
7 第1p型クラッド層
8 エッチングストップ層
9 第2p型クラッド層
10 コンタクト層
11 絶縁膜
12 リッジ部
13 窒化シリコン膜
14 p側電極
15、27 バンク上パターン
16 通電層
20 ソルダ材
21 サブマウント
23 配線パターン
26 n側電極
31 バンク部
32 レーザチップ
【技術分野】
【0001】
本発明は、光半導体装置に関し、特に、レーザダイオードを有する光半導体装置に適用して有効な技術に関するものである。
【背景技術】
【0002】
レーザダイオード(半導体レーザ)は、pn接合に順方向電流を流して、注入された電子と正孔の再結合による誘導放出により光を放出するダイオードである。レーザダイオードは、CDやMD等の光ディスクの読取り及び書き込み、レーザプリンタまたは医療・計測用機器等、主に情報産業用途を目的として広く用いられている。
【0003】
レーザダイオードの種類にはシングルビームレーザダイオード(シングルビーム型半導体レーザ)およびアレイレーザダイオード(アレイ型半導体レーザ)がある。シングルビームレーザダイオードは、発光部を1つだけ有するレーザダイオード素子であり、アレイレーザダイオードは、発光部を複数有するレーザダイオード素子である。アレイレーザダイオードはシングルビームレーザダイオードに比べて走査ビーム数を増やすことが容易であるため、高速印字を行うレーザプリンタに適した素子である。また、アレイレーザダイオードは、マルチビームレーザダイオードとも呼ばれる。
【0004】
近年では、レーザダイオードは発光部において発生する熱の放熱性を高めるため、発光部のあるレーザダイオードチップの主面側をサブマウント側とし、半田等を用いてサブマウントに接合する、ジャンクションダウン方式での接合方法が一般的となっている。
【0005】
特許文献1(特開2008−42131号公報)には、導波路型半導体レーザにおいて、発光部の上部に位置するリッジ状の導波路構造上部に、ドライエッチングによりダメージを受けた層を残さない技術が開示されている。具体的には、リッジ状の導波路構造上部のコンタクト層上に、スペーサ層およびダメージ受容層を形成し、リッジ状の導波路構造上部のパッシベーション膜をドライエッチングにより除去する際のダメージをこの2層に吸収させ、その後、ウェットエッチングにより選択的にスペーサ層およびダメージ受容層を除去する。これにより、ドライエッチングによるダメージを受けたスペーサ層およびダメージ受容層を除去し、素子の劣化を防いでいる。
【0006】
また、上記特許文献1ではドライエッチングによるダメージをリッジ状の導波路構造に与えない目的で形成されたスペーサ層およびダメージ受容層により、ダメージ受容層の上面高さよりもリッジ状の導波路構造の上面高さが低くなり、素子の組立工程においてリッジ状の導波路構造が傷つくことを防いでいる。
【0007】
特許文献2(特開2008−277471号公報)には、アレイ型半導体レーザにおいて接合面を下向きで組み立てる場合に、レーザチップの特定部分のみを半田付けし、また、接合部の下部に応力吸収部を形成することにより、レーザチップとサブマウントの熱膨張係数の差により発生する応力をレーザチップに伝わりにくくする技術が開示されている。
【先行技術文献】
【特許文献】
【0008】
【特許文献1】特開2008−42131号公報
【特許文献2】特開2008−277471号公報
【発明の概要】
【発明が解決しようとする課題】
【0009】
ジャンクションダウン方式で接合されるレーザダイオードは、発光部の上部に位置するリッジ部上に形成したAu電極材と、サブマウントに形成した通電性のあるソルダ材(例えばAuSn)を溶融接着することで、放熱および通電を行っている。
【0010】
ここで、レーザダイオードとサブマウントとの組立時に、レーザダイオードのリッジ部上の電極材、レーザダイオードの主面の半導体材料、サブマウントのソルダ材およびサブマウントの基板材料の、それぞれの熱膨張係数の違いによって起こる反応で生じる応力がリッジ部に及ぶことにより、偏光角特性不良が発生するという問題がある。
【0011】
偏光角特性はレーザダイオードから照射される光の偏波の角度の特性を言い、この偏波はレーザダイオードのチップの主面に沿う面内において振動していることが好ましい。偏波面がレーザダイオードのチップの主面に対し斜めに回転した光が照射されることは偏光角特性の悪化となり、偏光角特性の悪化したレーザダイオードを使用した場合、レンズ等の光学部品を透過する際に光量が落ちるという問題が発生する。
【0012】
上記特許文献2に開示されている技術では、アレイ型半導体レーザ内においてサブマウントとの接合部の電極の下に、空隙や柔らかい素材を含む応力吸収部を形成することで、レーザチップとザブマウントの熱膨張係数の差によって発生する応力を緩和している。しかし、応力吸収部の形成工程は複雑であり工程数が多く、また、部材の融点の問題からIn(インジウム)やフォトレジスト上に金属膜を形成することが難しいという問題がある。また、金のように熱伝導性や通電性の高い材質ではなく、空隙やフォトレジストを含む応力吸収部が存在するため、リッジ部からサブマウントへの通電性およびリッジ部で発生する熱をサブマウントに放熱する際の熱伝導性が悪いという問題がある。
【0013】
そこで本発明者らは、発光部の上部に位置するリッジ部とサブマウント上のソルダ材とを直接接触させないようにすることで、リッジ部に応力が伝わりにくくなるような光半導体装置を検討した。リッジ部をソルダ材に接触させない案として下記の案があるが、いずれも問題が発生する。
【0014】
(1).リッジ部上に形成する電極のリッジ部上部の領域のみに、酸化しやすくソルダ材と反応しにくい材料(例えばTi)を部分的に形成する。酸化しやすい層を形成することで、酸化膜を形成し、ソルダ材との反応を防ぐ。
【0015】
この場合、リッジ部の幅は1.5μm程度であるため、リッジ部の上部のみにソルダ材と反応しにくい材料を形成するには、フォトリソグラフィ技術に高い位置精度が要求される。また、リッジ部上に形成した、ソルダ材と反応しにくい材料の周辺から、電極とソルダ材との反応が進むことによる応力変動が懸念される。
【0016】
(2).サブマウント上のソルダ材を、リッジ部が接触する部分を分離し、非接触にしたパターンレイアウトとする。
【0017】
この仕様のサブマウントに組立を行う場合は、ソルダ材から分離された位置に、レーザダイオードチップのリッジ部上部の位置を合わせる必要があるため、組立装置に高い位置精度が要求される。なお、位置ズレが生じた際には、部分的な反応が進むことによる応力変動が懸念される。
【0018】
(3).レーザダイオードチップをジャンクションアップ方式で組立て、リッジ部形成面をソルダ材に位置させる面と逆面とする。
【0019】
この場合リッジ部はソルダ材との接合部から離れ、発生した応力の影響を受けにくくなるが、リッジ部で発生する熱の放熱性が悪化し、特性不良および寿命の低下を引き起こす問題がある。
【0020】
本発明の目的は、光半導体装置において、通電性および放熱性を損なわず、サブマウント上にレーザダイオードチップを搭載する工程において高い位置精度を必要とせずに、レーザダイオードの偏光角特性を安定させる技術を提供することにある。
【0021】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【0022】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【0023】
本願の一発明による光半導体装置は、レーザダイオードが形成された半導体基板をジャンクションダウン方式でサブマウントに接合した光半導体装置である。前記レーザダイオードは、前記半導体基板の主面上に形成された、第1導電型のクラッド層と、前記第1導電型のクラッド層の上面上に形成された活性層と、前記活性層上に形成された、第2導電型のクラッド層と、前記第2導電型のクラッド層を含むリッジ部と、前記リッジ部の側方に形成された、前記第2導電型のクラッド層を含むバンク部を有する。
【0024】
また、前記レーザダイオードは、前記リッジ部と電気的に接続され、前記リッジ部上部から前記バンク部上部にかけて連続して形成された第1電極と、前記バンク部上部に形成されたバンク上パターンと、前記半導体基板の裏面に形成された第2電極とを有する。
【0025】
また、前記レーザダイオードは、前記第1電極および前記バンク上パターンを含む前記バンク部の上面と、前記サブマウント上に形成された第3電極の上面とが接合されており、前記バンク部の上面の高さは前記リッジ部の上部の前記第1電極の上面の高さよりも高く、前記リッジ部の上部の前記第1電極の表面は、前記サブマウント上の前記第3電極の表面と離間しているものである。
【発明の効果】
【0026】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【0027】
半導体レーザに関して、通電性および放熱性を損なわず、サブマウント上にレーザダイオードチップを搭載する工程において高い位置精度を必要とせずに、偏光角特性を安定させることができる。
【図面の簡単な説明】
【0028】
【図1】本発明の実施の形態1である光半導体装置を示す要部断面図である。
【図2】本発明の実施の形態1である光半導体装置の製造方法を示す要部断面図である。
【図3】図2に続く光半導体装置の製造方法を示す要部断面図である。
【図4】図3に続く光半導体装置の製造方法を示す要部断面図である。
【図5】図4に続く光半導体装置の製造方法を示す要部断面図である。
【図6】図5に続く光半導体装置の製造方法を示す要部断面図である。
【図7】図6に続く光半導体装置の製造方法を示す要部断面図である。
【図8】図7に続く光半導体装置の製造方法を示す要部断面図である。
【図9】図8に続く光半導体装置の製造方法を示す要部断面図である。
【図10】図9に続く光半導体装置の製造方法を示す要部断面図である。
【図11】本発明の実施の形態2である光半導体装置の製造方法を示す要部断面図である。
【図12】図11に続く光半導体装置の製造方法を示す要部断面図である。
【図13】図12に続く光半導体装置の製造方法を示す要部断面図である。
【図14】本発明の実施の形態3である光半導体装置の製造方法を示す要部断面図である。
【図15】図14に続く光半導体装置の製造方法を示す要部断面図である。
【図16】図15に続く光半導体装置の製造方法を示す要部断面図である。
【発明を実施するための形態】
【0029】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
【0030】
また、以下の実施の形態において、要素の数等(個数、数値、量、範囲等を含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。
【0031】
さらに、以下の実施の形態において、その構成要素(要素ステップ等も含む)は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。また、実施の形態等において構成要素等について、「Aからなる」、「Aよりなる」と言うときは、特にその要素のみである旨明示した場合等を除き、それ以外の要素を排除するものでないことは言うまでもない。
【0032】
同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【0033】
また、材料等について言及するときは、特にそうでない旨明記したとき、または、原理的または状況的にそうでないときを除き、特定した材料は主要な材料であって、副次的要素、添加物、付加要素等を排除するものではない。例えば、シリコン部材は特に明示した場合等を除き、純粋なシリコンの場合だけでなく、添加不純物、シリコンを主要な要素とする2元、3元等の合金(例えばSiGe)等を含むものとする。
【0034】
また、以下の実施の形態を説明するための全図において同一機能を有するものは原則として同一の符号を付し、その繰り返しの説明は省略する。
【0035】
(実施の形態1)
図1に、本実施の形態の光半導体装置を示す。図1は、GaAs基板1上に形成され、主面と、主面とは反対側の裏面を有するレーザチップ32の主面側を下向きにし、サブマウント21上に配線パターン23を介して形成されたソルダ材20上にレーザチップ32を接合しているものである。なお、ここではレーザチップ32はその主面を下向きにしてサブマウント21に取り付けられているため、以下の図1を参照した説明においては、レーザチップ32の主面が上側を向いているものとして各部の説明をする。
【0036】
図1において、GaAs基板1上にn型クラッド層2が形成され、GaAs基板1の裏面にはn側電極26が形成されている。n型クラッド層2上には、多重量子井戸活性層6が形成されており、多重量子井戸活性層6上には第1p型クラッド層7が形成され、第1p型クラッド層7上にはエッチングストップ層8が形成されている。なお、多重量子井戸活性層6は、図2に示すように光閉じ込め層3a、歪量子井戸層4a、バリア層5、歪量子井戸層4bおよび光閉じ込め層3bを含んでいる。
【0037】
レーザチップ32の上部には、エッチングストップ層8の上面に達する2本の溝30が形成され、溝30同士の間にはリッジ部12が形成されており、リッジ部12の一方の側方と、その反対側のもう一方の側方のそれぞれには溝30を挟んでバンク部31が形成されている。リッジ部12はエッチングストップ層8の上面上に形成された第2p型クラッド層9および第2p型クラッド層9上に形成されたコンタクト層10を含む。また、バンク部31はエッチングストップ層8の上面上に形成された第2p型クラッド層9、第2p型クラッド層9上に形成されたコンタクト層10、コンタクト層10上に形成されたバンク上パターン15およびバンク上パターン15上に形成された通電層16を含む。
【0038】
バンク部31のコンタクト層10の上面上および溝30の内壁には窒化シリコン膜13が形成され、リッジ部12のコンタクト層10の上面上、窒化シリコン膜13の上面上および窒化シリコン膜13の側壁には、リッジ部12上部のコンタクト層10と電気的に接続されたp側電極14が形成されている。なお、本実施の形態ではp側電極14の下にはリッジ部12上面を除いて窒化シリコン膜13が形成されているが、窒化シリコン膜13の代わりに酸化シリコン膜を形成してもよい。
【0039】
バンク部31上部のp側電極14の上面上にはバンク上パターン15が形成されており、バンク上パターン15の上面上および側面ならびにp側電極14の上面上および側面には通電層16が形成されている。通電層16はリッジ部12の上からバンク部31上にかけて連続して形成され、p側電極14と電気的に接続されている。
【0040】
本実施の形態では、バンク部31における通電層16の上面と、サブマウント21上に配線パターン23を介して形成されたソルダ材20の上面とを溶融接着し、光半導体装置を形成している。ここで、バンク部31上の通電層16の上面の高さは、リッジ部12上の通電層16の上面の高さよりも、通電層16の下に形成されたバンク上パターン15の膜厚の分だけ高くなっているため、ソルダ材20の上面と、リッジ部12上の通電層16の上面とは空隙を挟んで離間しており、接触していない。
【0041】
以下に、図2〜図9を用いて本実施の形態のレーザダイオードの製造方法を工程順に説明する。なお、表記する製法、材料および膜厚は例を示し、これに限定されない。
【0042】
まず、図2に示すように、n型のGaAs基板1上に、MOCVD(Metal Organic Chemical Vapor Deposition)法(有機金属成長法)により、厚さ1.8μmのAlGaInPからなるn型クラッド層2を形成する。続いて、MOCVD法により、n型クラッド層2上に、ノンドープのAlGaInPからなる光閉じ込め層3a、ノンドープのGaInPを含む厚さ5nmの歪量子井戸層4a、厚さ5nmのノンドープのAlGaInPからなるバリア層5、ノンドープのGaInPを含む厚さ5nmの歪量子井戸層4bおよびノンドープのAlGaInPからなる光閉じ込め層3bを順次堆積し、この5層からなる多重量子井戸活性層6を形成する。
【0043】
その後、多重量子井戸活性層6上に、MOCVD法により厚さ0.3μmのp型のAlGaInPからなる第1p型クラッド層7、厚さ5nmのp型のGaInPからなるエッチングストップ層8、厚さ1.2μmのp型のAlGaInPからなる第2p型クラッド層9およびp型のGaAsを含むコンタクト層10を順次積層することにより、ダブルヘテロ構造を形成する。
【0044】
次に、図3に示すように、MOCVD法によりコンタクト層10上に酸化シリコン膜を300nm堆積した後、フォトレジスト膜(図示しない)をマスクにしたドライエッチングにより酸化シリコン膜の一部を除去し、リッジ部およびバンク部の形成領域に残った酸化シリコン膜からなる絶縁膜11を形成する。その後、アッシングにより絶縁膜11上のフォトレジスト膜を除去する。
【0045】
次に、図4に示すように、絶縁膜11をマスクとして、ウェットエッチングによりコンタクト層10および第2p型クラッド層9の一部を除去して2本の溝30を形成し、2本の溝30同士の間に第2p型クラッド層9およびコンタクト層10を有するリッジ部12を形成する。なお、リッジ部12の形成においては、ウェットエッチングではなく、制御性の良いドライエッチング法を用いても良い。また、エッチングストップ層8は、他の材質としても良いし、エッチングストップ層8自体をなくした構造としても構わない。
【0046】
次に、図5に示すように、フッ酸(HF)系エッチング液を用いたウェットエッチングにより絶縁膜11を除去した後、GaAs基板1の主面上の全面にCVD(Chemical Vapor Deposition)法によりパッシベーション膜となる窒化シリコン膜13を堆積する。その後、フォトリソグラフィ技術を用いたドライエッチングにより、リッジ部12の上面上に形成された窒化シリコン膜13を選択的に除去し、リッジ部12の上部のコンタクト層10の上面を露出させる。ここで、リッジ部12の側方に溝30を挟んで形成された、上部に窒化シリコン膜13を有する領域をバンク部31とする。なお、窒化シリコン膜13の代わりの絶縁膜として、CVD法により酸化シリコン膜を形成しても良い。
【0047】
次に、図6に示すように、窒化シリコン膜13上および露出したコンタクト層10の上面上に、厚さ0.5μm程度のTi/Pt/Auからなるp側電極14を電子ビーム(Electron Beam:EB)蒸着法等を用いて堆積し、フォトリソグラフィ技術とドライエッチング技術により電極パターンを形成する。ここで、コンタクト層10の上面とp側電極14とは電気的に接続される。
【0048】
次に、図7に示すように、p側電極14のバンク部31の上面上に、リッジ部12の上部との高低差をつけるためのバンク上パターン15を形成する。バンク上パターン15の形成方法としては、例えばバンク部31の上面上を除くp側電極14上にフォトレジストを形成し、このフォトレジストに覆われていないパターン部分に電解メッキによって選択的にAuメッキ膜を形成した後、前記フォトレジストを除去すればよい。なお、バンク上パターン15の膜厚は1.5μm以上とする。これは、リッジ部12の上面とサブマウント21上に形成されたソルダ材20とを接触させないことを目的としてバンク上パターン15を形成するためである。
【0049】
次に、図8に示すように、p側電極14の表面およびバンク上パターン15の表面にフォトリソグラフィ技術および電解メッキによりAuメッキ膜を選択的に堆積することにより、リッジ部12およびバンク部31をつなげる通電層16を形成する。
【0050】
次に、図9に示すように、GaAs基板1の裏面をGaAs基板1の厚さが100μmになるまで研磨し、GaAs基板1の裏面にAuを含むn側電極26を蒸着して形成した後、GaAs基板1を各チップ毎にへき開・ダイシングして分割することにより、レーザチップ32を形成する。その後、レーザチップ32は接合面を下向きにし、GaAs基板1の主面側のバンク上パターン15上に位置する通電層16の上面を、サブマウント21上に配線パターン23を介して形成されたソルダ材20と接合する。
【0051】
この後の工程の図示は省略するが、サブマウント21をステム上にソルダ材20により接合する。その後、通電のためのワイヤボンディングをn側電極に施し、レーザ光を透過する窓ガラス部を有するキャップを用いて気密封止することで、本実施の形態の光半導体装置を完成する。ステム、キャップ、ボンディングワイヤ等はレーザダイオード用パッケージとして一般的な部品でよい。
【0052】
ここで、ソルダ材20はAuSnを含み、サブマウント21はAlN(窒化アルミニウム)からなり、配線パターン23はTi/Pt/Auからなる。図9に示すように、レーザチップ32の上面はリッジ部12上の通電層16の上面の高さよりもバンク部31の通電層16の上面の高さの方がバンク上パターン15の膜厚の分だけ高くなっており、ソルダ材20はリッジ部12上の通電層16には接触せず、ソルダ材20とリッジ部12とは空隙を挟んで離間している。
【0053】
ここで、従来の一般的なレーザダイオードを有する光半導体装置では、リッジ部上の通電層をソルダ材に接合させていた。このため、レーザダイオードのリッジ部上の電極材、レーザダイオードの主面の半導体材料、サブマウントのソルダ材およびサブマウントの基板材料の、それぞれの熱膨張係数の違いによって発生した応力がリッジ部に加わることで、レーザダイオードの偏光角特性が悪化し、偏光角にバラツキが生じることが問題となっていた。
【0054】
本実施の形態では、レーザダイオードの発光部の上部に位置するリッジ部12を、サブマウント21側のソルダ材20に接触させず、リッジ部12およびソルダ材20の間に空隙を設けて離間させ、バンク部31における通電層16とソルダ材20との接合部からリッジ部を離している。これにより、通電層16とソルダ材20との間で発生する応力がリッジ部12に伝わることを防ぎ、偏光角特性の悪化を防ぐことができる。また、図10に示すように、レーザチップ32とソルダ材20とを接合する際にソルダ材20の一部がリッジ部12の方向に大きくはみ出た場合に、ソルダ材20がリッジ部12に接触し、リッジ部12およびソルダ材20の熱膨張係数の違いによる反応によりレーザダイオードの偏光角特性が悪化することを防ぐことができる。
【0055】
また、本実施の形態では、リッジ部12をソルダ材20と離間させるための段差の形成には複雑な工程は不要であり、メッキ技術およびフォトリソグラフィ技術等の既存の技術を用い、容易に、少ない工程数で段差を形成することができる。また、バンク上パターン15および通電層16の形成は、メッキ技術により精度良くそれぞれの膜厚をコントロールできるため、リッジ部12とソルダ材20との離間する距離を精度良く調整することができる。
【0056】
また、バンク上パターン15および通電層16はAuメッキにより形成され、通電層16はバンク部31からリッジ部12にかけて連続して形成されている。このため、発光部の上部に位置するリッジ部12において発生する熱がバンク上パターン15および通電層16を通じてソルダ材20、配線パターン23およびサブマウント21に伝わりやすく、通電性および放熱性に優れた構造となっている。放熱性を確保することにより、素子の寿命の劣化を防ぐことが可能である。
【0057】
また、本実施の形態では、サブマウント上のソルダ材の、リッジ部が接触する部分を分離して非接触にする方法を用いていないため、レーザダイオードチップをサブマウントに組立する際に、ソルダ材から分離された位置にレーザダイオードチップのリッジ部上部の位置を合わせる必要がなく、組立装置は高い位置精度を有する必要がない。
【0058】
なお、本実施の形態では発光部を1つ有するシングルビームレーザダイオードについて説明したが、本発明は発光部を複数有するアレイ型レーザダイオードに適用しても良い。
【0059】
(実施の形態2)
前記実施の形態1では、バンク部においてバンク上パターンの上から通電層を堆積した光半導体装置の製造工程を記載した。本実施の形態では、通電層上にバンク上パターンを形成するレーザダイオードについて説明する。
【0060】
以下に、図11〜図13を用いて本実施の形態のレーザダイオードの製造方法を工程順に説明する。
【0061】
まず、前記実施の形態1における図6の工程までは、前記実施の形態1と同様の工程を行う。すなわち、GaAs基板1上にn型クラッド層2を形成した後、n型クラッド層2上に、光閉じ込め層、歪量子井戸層、バリア層を含む多重量子井戸活性層6を形成し、続いて多重量子井戸活性層6上に第1p型クラッド層7、エッチングストップ層8、第2p型クラッド層9およびコンタクト層10を順次積層する。
【0062】
次に、コンタクト層10上に酸化シリコン膜を100nm堆積した後、フォトリソグラフィ技術によりリッジ部およびバンク部の形成領域に酸化シリコン膜からなる絶縁膜を形成し、前記絶縁膜をマスクとしたウェットエッチングにより2本の溝30および溝30同士の間にリッジ部12を形成する。
【0063】
次に、前記絶縁膜を除去した後、GaAs基板1の主面上の全面に窒化シリコン膜13を堆積し、リッジ部12の上面上に形成された窒化シリコン膜13を選択的に除去し、リッジ部12の上部のコンタクト層10の上面を露出させた後、窒化シリコン膜13の上面上、露出したコンタクト層10の上面上および溝30の内壁に、Ti/Pt/Auからなるp側電極14を堆積し、フォトリソグラフィ技術とドライエッチング技術により電極パターンを形成する。ここで、リッジ部12の側方に溝30を挟んで形成された、上部に窒化シリコン膜13を有する領域をバンク部31とする。
【0064】
次に、図11に示すように、p側電極14上に、フォトリソグラフィ技術および電解メッキにより通電層16を形成する。例えばフォトレジストで形成したパターン部分、すなわちバンク部31からリッジ部12にかけての領域に選択的に形成する。
【0065】
次に、図12に示すように、通電層の形成と同様の方法で通電層16上に接するバンク上パターン15を選択的に形成する。その後、GaAs基板1の裏面をGaAs基板1の厚さが100μmになるまで研磨し、GaAs基板1の裏面にAuを含むn側電極26を蒸着して形成した後、GaAs基板1を各チップ毎にへき開・ダイシングして分割することにより、レーザチップ32を形成する。
【0066】
次に、図13に示すように、レーザチップ32の接合面を下向きにし、GaAs基板1の主面側のバンク部31のバンク上パターン15の上面を、サブマウント21上に配線パターン23を介して形成されたソルダ材20と接合することで、本実施の形態の光半導体装置を完成する。なお、ソルダ材20はAuSnを含み、サブマウント21はAlNからなり、配線パターン23はTi/Pt/Auからなる。このとき、レーザチップ32の上面はリッジ部12上の通電層16の上面高さよりもバンク部31の上面高さの方がバンク上パターン15の膜厚の分だけ高くなっており、ソルダ材20はリッジ部12上の通電層16には接触せず、ソルダ材20とリッジ部12とは空隙を挟んで離間している。
【0067】
本実施の形態では、熱伝導性および通電性に優れ、膜厚を精度良く形成することが可能な金属膜からなる通電層16およびバンク上パターン15をバンク部31に形成し、ソルダ材20およびリッジ部12を離間させることによって、前記実施の形態1と同様の効果を得ることができる。
【0068】
(実施の形態3)
本実施の形態では、バンク上パターンの材質を絶縁物とし、バンク上パターン形成後にp側電極を堆積して形成する光半導体装置の製造工程を説明する。
【0069】
以下に、図14〜図16を用いて本実施の形態のレーザダイオードの製造方法を工程順に説明する。
【0070】
まず、前記実施の形態1における図4の工程までは、前記実施の形態1と同様の工程を行う。すなわち、GaAs基板1上にn型クラッド層2を形成した後、n型クラッド層2上に、光閉じ込め層、歪量子井戸層、バリア層を含む多重量子井戸活性層6を形成し、続いて多重量子井戸活性層6上に第1p型クラッド層7、エッチングストップ層8、第2p型クラッド層9およびコンタクト層10を順次積層する。
【0071】
その後、コンタクト層10上に酸化シリコン膜を300nm堆積した後、フォトリソグラフィ技術によりリッジ部およびバンク部の形成領域に酸化シリコン膜からなる絶縁膜11を形成し、絶縁膜11をマスクとしたウェットエッチングにより2本の溝30および溝30同士の間にリッジ部12を形成する。
【0072】
次に、図14に示すように、前記絶縁膜11を除去した後、GaAs基板1の主面上の全面に窒化シリコン膜をCVD法により堆積し、フォトリソグラフィ技術およびウェットエッチングにより前記窒化シリコン膜からなるバンク上パターン27を選択的に形成する。なお、バンク上パターン27の材料は酸化シリコンまたはPSG(Phospho Sillicate Glasses)−SiO2等でも良い。その後、GaAs基板1の主面上の全面に窒化シリコン膜13をCVD法により堆積した後、リッジ部12の上面上に形成された窒化シリコン膜13を選択的に除去し、リッジ部12の上部のコンタクト層10の上面を露出させる。
【0073】
次に、図15に示すように、窒化シリコン膜13上にTi/Pt/Auからなるp側電極14を成膜してパターン形成した後、p側電極14上にフォトリソグラフィ技術および電解メッキにより通電層16を形成する。
【0074】
その後、GaAs基板1の裏面をGaAs基板1の厚さが100μmになるまで研磨し、GaAs基板1の裏面にAuを含むn側電極26を蒸着して形成した後、GaAs基板1を各チップ毎にへき開・ダイシングして分割することにより、レーザチップ32を形成する。
【0075】
次に、図16に示すように、レーザチップ32の接合面を下向きにし、GaAs基板1の主面側のバンク部31の通電層16の上面を、サブマウント21上に配線パターン23を介して形成されたソルダ材20と接合することで、本実施の形態の光半導体装置を完成する。
【0076】
なお、ソルダ材20はAuSnを含み、サブマウント21はAlNからなり、配線パターン23はTi/Pt/Auからなる。このとき、レーザチップ32の上面はリッジ部12上の通電層16の上面高さよりもバンク部31の上面高さの方がバンク上パターン27の膜厚の分だけ高くなっており、ソルダ材20はリッジ部12上の通電層16には接触せず、ソルダ材20とリッジ部12とは空隙を挟んで離間している。
【0077】
本実施の形態では、レーザダイオードの発光部の上部に位置するリッジ部12を、サブマウント21側のソルダ材20に接触させず、リッジ部12およびソルダ材20の間に空隙を設けて離間させ、バンク部31における通電層16とソルダ材20との接合部からリッジ部12を離している。これにより、レーザダイオードのリッジ部上の電極材、レーザダイオードの主面の半導体材料、サブマウントのソルダ材およびサブマウントの基板材料の、それぞれの間で発生する応力がリッジ部12に伝わることにより起こる偏光角特性の悪化を防ぐことができる。また、前記実施の形態1と同様に、リッジ部12とソルダ材20とが離間していることにより、レーザチップ32とソルダ材20とを接合する際にソルダ材20がはみ出た場合に、ソルダ材20がリッジ部12に接触し、ソルダ材20およびリッジ部12の熱膨張係数の違いによる反応でレーザダイオードの偏光角特性が悪化することを防ぐことができる。
【0078】
また、リッジ部12をソルダ材20と離間させるための段差の形成には複雑な工程は不要であり、メッキ技術およびフォトリソグラフィ技術等の既存の技術を用い、容易に、少ない工程数で段差を形成することができる。また、バンク上パターン27および通電層16の形成は、メッキ技術により精度良くそれぞれの膜厚をコントロールできるため、リッジ部12とソルダ材20との離間する距離を精度良く調整することができる。
【0079】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【産業上の利用可能性】
【0080】
本発明の光半導体装置は、レーザダイオードを有する光半導体装置に幅広く利用されるものである。
【符号の説明】
【0081】
1 GaAs基板
2 n型クラッド層
3a、3b 光閉じ込め層
4a、4b 歪量子井戸層
5 バリア層
6 多重量子井戸活性層
7 第1p型クラッド層
8 エッチングストップ層
9 第2p型クラッド層
10 コンタクト層
11 絶縁膜
12 リッジ部
13 窒化シリコン膜
14 p側電極
15、27 バンク上パターン
16 通電層
20 ソルダ材
21 サブマウント
23 配線パターン
26 n側電極
31 バンク部
32 レーザチップ
【特許請求の範囲】
【請求項1】
レーザダイオードが形成された半導体基板をジャンクションダウン方式でサブマウントに接合した光半導体装置であって、
前記レーザダイオードは、
前記半導体基板の主面上に形成された、第1導電型のクラッド層と、
前記第1導電型のクラッド層の上面上に形成された活性層と、
前記活性層上に形成された、第2導電型のクラッド層と、
前記第2導電型のクラッド層を含むリッジ部と、
前記リッジ部の側方に形成された、前記第2導電型のクラッド層を含むバンク部と、
前記リッジ部と電気的に接続され、前記リッジ部上部から前記バンク部上部にかけて連続して形成された第1電極と、
前記バンク部上部に形成されたバンク上パターンと、
前記半導体基板の裏面に形成された第2電極と、
を有し、
前記第1電極および前記バンク上パターンを含む前記バンク部の上面は、前記サブマウント上に形成された第3電極の上面と接合されており、
前記バンク部の上面の高さは前記リッジ部の上部の前記第1電極の上面の高さよりも高く、前記リッジ部の上部の前記第1電極の表面は、前記サブマウント上の前記第3電極の表面と離間していることを特徴とする光半導体装置。
【請求項2】
前記バンク上パターンの膜厚は1.5μm以上であることを特徴とする請求項1記載の光半導体装置。
【請求項3】
前記バンク上パターンは、金、酸化シリコンまたは窒化シリコンを含むことを特徴とする請求項1記載の光半導体装置。
【請求項4】
前記バンク上パターンは前記第1電極の下に形成されているか、または前記第1電極の上面に接して形成されていることを特徴とする請求項1記載の光半導体装置。
【請求項5】
前記レーザダイオードの前記バンク部における前記第1電極は、前記サブマウント上の前記第3電極とAuSnはんだを介して接合されていることを特徴とする請求項1記載の光半導体装置。
【請求項1】
レーザダイオードが形成された半導体基板をジャンクションダウン方式でサブマウントに接合した光半導体装置であって、
前記レーザダイオードは、
前記半導体基板の主面上に形成された、第1導電型のクラッド層と、
前記第1導電型のクラッド層の上面上に形成された活性層と、
前記活性層上に形成された、第2導電型のクラッド層と、
前記第2導電型のクラッド層を含むリッジ部と、
前記リッジ部の側方に形成された、前記第2導電型のクラッド層を含むバンク部と、
前記リッジ部と電気的に接続され、前記リッジ部上部から前記バンク部上部にかけて連続して形成された第1電極と、
前記バンク部上部に形成されたバンク上パターンと、
前記半導体基板の裏面に形成された第2電極と、
を有し、
前記第1電極および前記バンク上パターンを含む前記バンク部の上面は、前記サブマウント上に形成された第3電極の上面と接合されており、
前記バンク部の上面の高さは前記リッジ部の上部の前記第1電極の上面の高さよりも高く、前記リッジ部の上部の前記第1電極の表面は、前記サブマウント上の前記第3電極の表面と離間していることを特徴とする光半導体装置。
【請求項2】
前記バンク上パターンの膜厚は1.5μm以上であることを特徴とする請求項1記載の光半導体装置。
【請求項3】
前記バンク上パターンは、金、酸化シリコンまたは窒化シリコンを含むことを特徴とする請求項1記載の光半導体装置。
【請求項4】
前記バンク上パターンは前記第1電極の下に形成されているか、または前記第1電極の上面に接して形成されていることを特徴とする請求項1記載の光半導体装置。
【請求項5】
前記レーザダイオードの前記バンク部における前記第1電極は、前記サブマウント上の前記第3電極とAuSnはんだを介して接合されていることを特徴とする請求項1記載の光半導体装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【公開番号】特開2011−108932(P2011−108932A)
【公開日】平成23年6月2日(2011.6.2)
【国際特許分類】
【出願番号】特願2009−264062(P2009−264062)
【出願日】平成21年11月19日(2009.11.19)
【出願人】(301005371)日本オプネクスト株式会社 (311)
【Fターム(参考)】
【公開日】平成23年6月2日(2011.6.2)
【国際特許分類】
【出願日】平成21年11月19日(2009.11.19)
【出願人】(301005371)日本オプネクスト株式会社 (311)
【Fターム(参考)】
[ Back to top ]