半導体レーザ素子及び半導体レーザ素子の製造方法
【課題】電気抵抗と温度抵抗の増大を引き起こすことなくキンク特性を改善することのできる半導体レーザ素子を提供する。
【解決手段】本発明の半導体レーザ素子は、半導体基板１と、ｎ型で（ＡｌxＧａ1-x）yＩｎ1-yＰの組成からなる第１クラッド層２と、ｎ型で（ＡｌｚＧａ1-z）yＩｎ1-yＰの組成からなり、ｘがｚより０．０５以上小さくなる第２クラッド層３と、（ＡｌuＧａ1-u）yＩｎ1-yＰの組成からなり、ｕがｚより０．５以上小さくなる第１ガイド層４と、III−Ｖ族化合物半導体からなる活性層５と、（ＡｌuＧａ1-u）yＩｎ1-yＰの組成からなる第２ガイド層６と、ｐ型で（ＡｌｚＧａ1-z）yＩｎ1-yＰの組成からなる第３クラッド層７と、ｐ型でIII−Ｖ族化合物半導体からなるエッチング停止層８と、ｐ型で（ＡｌｚＧａ1-z）yＩｎ1-yＰの組成からなり、リッジ１２を形成する第４クラッド層９とを備えていることを特徴とする。
【解決手段】本発明の半導体レーザ素子は、半導体基板１と、ｎ型で（ＡｌxＧａ1-x）yＩｎ1-yＰの組成からなる第１クラッド層２と、ｎ型で（ＡｌｚＧａ1-z）yＩｎ1-yＰの組成からなり、ｘがｚより０．０５以上小さくなる第２クラッド層３と、（ＡｌuＧａ1-u）yＩｎ1-yＰの組成からなり、ｕがｚより０．５以上小さくなる第１ガイド層４と、III−Ｖ族化合物半導体からなる活性層５と、（ＡｌuＧａ1-u）yＩｎ1-yＰの組成からなる第２ガイド層６と、ｐ型で（ＡｌｚＧａ1-z）yＩｎ1-yＰの組成からなる第３クラッド層７と、ｐ型でIII−Ｖ族化合物半導体からなるエッチング停止層８と、ｐ型で（ＡｌｚＧａ1-z）yＩｎ1-yＰの組成からなり、リッジ１２を形成する第４クラッド層９とを備えていることを特徴とする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光学ディスクドライブ装置や光通信等の分野で利用されているリッジ導波路型の半導体レーザ素子及び半導体レーザ素子の製造方法に関する。
【背景技術】
【０００２】
従来、光学ディスクドライブ装置や光通信などの分野に利用されている多重量子井戸構造を活性層に持つ半導体レーザ素子の製造方法では、まずｎ型のＧａＡｓ基板の上に、有機金属化学気相成長（ＭＯＣＶＤ）法や分子線エピタキシー（ＭＢＥ）法などのエピタキシャルな方法によって、順次ｎ型のＧａＡｓバッファー層、ｎ型の（ＡｌxＧａ1-x）0.5Ｉｎ0.5Ｐのｎ型クラッド層、（ＡｌzＧａ1-z）0.5Ｉｎ0.5Ｐの第１ガイド層、Ｇａ0.5Ｉｎ0.5Ｐの量子井戸層と（ＡｌzＧａ1-z）0.5Ｉｎ0.5Ｐのバリア層とを交互に多重に備えた多重量子井戸活性層、（ＡｌzＧａ1-z）0.5Ｉｎ0.5Ｐの第２ガイド層、ｐ型の（ＡｌxＧａ1-x）0.5Ｉｎ0.5Ｐの第１ｐ型クラッド層、（ＡｌuＧａ1-u）0.5Ｉｎ0.5Ｐのエッチング停止層、ｐ型の（ＡｌvＧａ1-v）0.5Ｉｎ0.5Ｐの第２ｐ型クラッド層、ｐ型の Ｇａ0.5Ｉｎ0.5Ｐの障壁緩和層を成長させて積層する。
【０００３】
次に、ハードマスクとなるＳｉＯ2をウェハ全面に堆積させた後にフォトリソグラフィなどによって、その表面に選択的にストライプ状のＳｉＯ2マスクを形成し、エッチング停止層までをウェットエッチングで除去することにより、幅３．５〜４．５μｍ程度のストライプ状のリッジ領域を形成する。
【０００４】
この後、再びエピタキシャルにｎ型のＡｌ0.5Ｉｎ0.5Ｐ電流ブロック層とｎ型のＧａＡｓ保護層とを順次成長させた後、ＳｉＯ2マスクを除去し、再びエピタキシシャルにｐ型のＧａＡｓコンタクト層を形成する。このようにして電流ブロック層でリッジ形状を挟んだ構造の半導体レーザ素子を作成することができる。
【０００５】
ところで、このような半導体レーザ素子の発振波長の光は、基板及びコンタクト層の材料であるＧａＡｓに吸収されることが分かっている。この吸収は、素子内部におけるレーザ光の導波にとって損失となる。したがって、導波モードの近視野像（ニアーフィールドパターン、以下ＮＦＰという）の強度の大きい範囲が、基板やコンタクト層と重ならないようにすることが望ましい。
【０００６】
こういったＮＦＰの制御は、半導体レーザ素子の屈折率分布を工夫することで行われており、例えば特許文献１では、ｎ型のクラッド層を２層構造として、活性層から遠いほうのｎ型クラッド層の屈折率が、近いほうのクラッド層より大きくなるように組成を変化させている。
【０００７】
このような構成を利用して、従来では２層のｎ型クラッド層のうち、より屈折率の大きい外側のクラッド層のほうへ光を引き込むことによって、相対的にｐ型クラッド層のほうへ向かう光量を減らして吸収損失を抑えていた。
【０００８】
一方で、半導体レーザ素子では、Ｉ−Ｌ特性曲線にキンクと呼ばれる不連続に折れ曲がる点が現れることがある。これは素子固有の特性であり、一般的にキンクが動作範囲内に現れると不良とされている。
【０００９】
ここで、キンクの発生する出力レベルは構造に依存しており、構造を工夫することによってキンクレベルを高め、動作範囲内にキンクが現れないようにさまざまな構造が考案されている。また、キンクは高次の導波モードが発振し始めることで発生すると言われており、リッジ領域の幅を狭く、つまり導波路を狭くすることによって高次モードをカットオフに近づけ、キンクレベルを高めて動作範囲内にキンクが現れないようにしている。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開平５−２５１８１３号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
しかしながら、ウェットエッチングでリッジを形成する半導体レーザ素子では、リッジ部分の断面形状が斜面を持った台形となるので、リッジ上部の面積を十分に確保して電気抵抗を低く抑えるためには、リッジ上部の幅に対してリッジの高さには制限があった。つまり、台形形状の高さを変更せずに幅を狭くすると、素子の電流経路となる台形の上辺部分が狭くなり、素子の電気抵抗が増大するとともに熱抵抗も増大し、動作中の活性層の温度が上昇してしまうので、キンク特性以外の性能を悪化させてしまう。
【００１２】
そこで、リッジ部分の高さを減少させることによって電気抵抗と熱抵抗を減少させることが考えられる。しかし、そうすると今度はリッジ部分の高さを減少させたことによって、ＧａＡｓからなるコンタクト層が導波路に近くなってしまうので、上述したように光がコンタクト層に吸収されて吸収損失が増大してしまうという問題が生じる。
【００１３】
したがって、キンク特性を改善するためにリッジ上部の幅を狭くすると、電気抵抗と熱抵抗が増大し、この電気抵抗と熱抵抗の増大を解決するためにリッジの高さを減少させると、光の吸収損失が増大してしまうという別の問題が生じていた。結局、従来ではキンク特性を改善することは困難であった。
【００１４】
そこで、本発明は、上述した実情に鑑みて提案されたものであり、電気抵抗と熱抵抗の増大を引き起こすことなくキンク特性を改善することのできる半導体レーザ素子及び半導体レーザ素子の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１５】
上記した目的を達成するために、本発明に係る半導体レーザ素子は、第１導電型のIII−Ｖ族化合物半導体からなる半導体基板と、前記半導体基板上に設けられ、第１導電型で（ＡｌxＧａ1-x）yＩｎ1-yＰの組成からなる第１クラッド層と、前記第１クラッド層上に設けられて第１導電型で（ＡｌｚＧａ1-z）yＩｎ1-yＰの組成からなり、ｘがｚより０．０５以上小さくなる第２クラッド層と、前記第２クラッド層上に設けられて（ＡｌuＧａ1-u）yＩｎ1-yＰの組成からなり、ｕがｚより０．５以上小さくなる第１ガイド層と、前記第１ガイド層上に設けられたIII−Ｖ族化合物半導体からなる活性層と、前記活性層上に設けられて（ＡｌuＧａ1-u）yＩｎ1-yＰの組成からなる第２ガイド層と、前記第２ガイド層上に設けられ、第２導電型で（ＡｌｚＧａ1-z）yＩｎ1-yＰの組成からなる第３クラッド層と、前記第３クラッド層上に設けられ、第２導電型でIII−Ｖ族化合物半導体からなるエッチング停止層と、前記エッチング停止層上に設けられて第２導電型で（ＡｌｚＧａ1-z）yＩｎ1-yＰの組成からなり、リッジを形成する第４クラッド層とを備えていることを特徴とする。
【００１６】
また、本発明に係る半導体レーザ素子の製造方法は、第１導電型のIII−Ｖ族化合物半導体からなる半導体基板上に第１導電型で（ＡｌxＧａ1-x）yＩｎ1-yＰの組成からなる第１クラッド層を形成する工程と、前記第１クラッド層上に第１導電型で（ＡｌｚＧａ1-z）yＩｎ1-yＰの組成からなり、ｘがｚより０．０５以上小さくなる第２クラッド層を形成する工程と、前記第２クラッド層上に（ＡｌuＧａ1-u）yＩｎ1-yＰの組成からなり、ｕがｚより０．５以上小さくなる第１ガイド層を形成する工程と、前記第１ガイド層上にIII−Ｖ族化合物半導体からなる活性層を形成する工程と、前記活性層上に（ＡｌuＧａ1-u）yＩｎ1-yＰの組成からなる第２ガイド層を形成する工程と、前記第２ガイド層上に第２導電型で（ＡｌｚＧａ1-z）yＩｎ1-yＰの組成からなる第３クラッド層を形成する工程と、前記第３クラッド層上に第２導電型でIII−Ｖ族化合物半導体からなるエッチング停止層を形成する工程と、前記エッチング停止層上に第２導電型で（ＡｌｚＧａ1-z）yＩｎ1-yＰの組成からなる第４クラッド層を形成する工程と、前記第４クラッド層上にエッチングマスクを形成し、前記第４クラッド層をウェットエッチングすることによってリッジを形成する工程とを含むことを特徴とする。
【発明の効果】
【００１７】
本発明に係る半導体レーザ素子及び半導体レーザ素子の製造方法によれば、（ＡｌxＧａ1-x）yＩｎ1-yＰの組成からなる第１クラッド層と（ＡｌzＧａ1-z）yＩｎ1-yＰの組成からなる第２クラッド層において、ｘがｚより０．０５以上小さくなるように設定し、（ＡｌuＧａ1-u）yＩｎ1-yＰの組成からなる第１ガイド層において、ｕがｚより０．５以上小さくなるように設定したので、光を基板側に強く引き込むことが可能となり、リッジの幅を狭くして高さを低くしたとしてもコンタクト層による吸収損失を低減することができる。これにより電気抵抗と熱抵抗の増大を引き起こすことなくキンク特性を改善することができる。
【図面の簡単な説明】
【００１８】
【図１】本発明を適用した一実施形態に係る半導体レーザ素子の製造方法における各工程の断面図である。
【図２】本発明を適用した一実施形態に係る半導体レーザ素子の構造を示す断面図である。
【図３】従来の半導体レーザ素子の構造を示す断面図である。
【図４】従来の半導体レーザ素子における基本導波モードの電界分布をシミュレーションした結果を示す図である。
【図５】従来の半導体レーザ素子における基本導波モードの電界分布をシミュレーションした結果を示す図である。
【図６】本発明を適用した一実施形態に係る半導体レーザ素子における基本導波モードの電界分布をシミュレーションした結果を示す図である。
【発明を実施するための形態】
【００１９】
以下、本発明を適用した一実施形態について図面を参照して説明する。
【００２０】
［半導体レーザ素子の製造方法］
本実施形態に係る半導体レーザ素子の製造方法について図１を参照して説明する。図１は、本実施形態に係る半導体レーザ素子の製造方法における各工程の断面図を示したものである。
【００２１】
図１（ａ）に示すように、本実施形態に係る半導体レーザ素子の製造方法では、例えば有機金属化学気相成長（ＭＯＣＶＤ）法や分子線エピタキシー（ＭＢＥ）法などによって各層をエピタキシャル成長させて積層する。
【００２２】
まず第１導電型のIII−Ｖ族化合物半導体からなる半導体基板１の表面上に、第１導電型のIII−Ｖ族化合物半導体からなる第１クラッド層２と第２クラッド層３をエピタキシャル成長させて形成する。半導体基板１としては例えばｎ型のＧａＡｓ基板が好ましく、第１クラッド層２は例えばｎ型の（ＡｌxＧａ1-x）yＩｎ1-yＰ（０＜ｘ、ｙ＜１）の組成で形成され、第２クラッド層３はｎ型で（ＡｌzＧａ1-z）yＩｎ1-yＰ（０＜ｚ＜１）の組成で形成される。ただし、このときｙ＝０．５が好ましく、ｘはｚより０．０５以上小さくなるように形成する。
【００２３】
この後、第２クラッド層３上には（ＡｌuＧａ1-u）yＩｎ1-yＰ（０＜ｕ＜１）の組成からなる第１ガイド層４を形成するが、このときｕはｚより０．５以上小さくなるように形成し、ｙ＝０．５が好ましい。さらに、第１ガイド層４上にはIII−Ｖ族化合物半導体からなる活性層５を形成し、活性層５上には（ＡｌuＧａ1-u）yＩｎ1-yＰの組成からなる第２ガイド層６を順次エピタキシャル成長させて形成する。ここで、活性層５は、例えばアンドープＧａＩｎＰからなり、多重量子井戸構造で形成されて障壁層（バリア層）と井戸層が交互に積層された構造となっている。
【００２４】
次に、第２ガイド層６の上に第２導電型で（ＡｌzＧａ1-z）yＩｎ1-yＰの組成からなる第３クラッド層７を形成し、第３クラッド層７の上に第２導電型でIII−Ｖ族化合物半導体からなるエッチング停止層８を形成する。ここで、第３クラッド層７としては例えばｐ型で（ＡｌzＧａ1-z）０．５Ｉｎ０．５Ｐの組成からなり、エッチング停止層８としてはｐ型で（ＡｌｖＧａ１−ｖ）０．５Ｉｎ０．５Ｐ（０＜ｖ＜１）の組成からなる。
【００２５】
そして、エッチング停止層８上に第２導電型で（ＡｌzＧａ1-z）yＩｎ1-yＰの組成からなる第４クラッド層９を形成し、第４クラッド層９の上に第２導電型のIII−Ｖ族族化合物半導体からなる障壁緩和層１０を形成する。第４クラッド層９としては例えばｐ型で（ＡｌzＧａ1-z）０．５Ｉｎ０．５Ｐの組成からなり、障壁緩和層１０としては例えばｐ型でＧａ０．５Ｉｎ０．５Ｐの組成からなる。
【００２６】
こうして各層をエピタキシャル成長させて積層すると、次に障壁緩和層１０の上にハードマスクとなる例えばＳｉＯ２ を全面に堆積させた後、フォトリソグラフィなどによって所定のストライプ状をしたＳｉＯ２マスク１１を形成する。そして、このＳｉＯ２マスク１１を用いてウェットエッチングすることにより、第４クラッド層９をエッチング停止層８まで除去すると、図１（ｂ）に示すような幅３．０μｍ以下のストライプ状のリッジ１２が形成される。
【００２７】
この後、再びエピタキシャルにｎ型のＡｌ0.5Ｉｎ0.5Ｐからなる電流ブロック層１３と、ｎ型のＧａＡｓからなる保護層１４を順次成長させた後、ＳｉＯ2マスク１１を除去して再びエピタキシャルにｐ型のＧａＡｓからなるコンタクト層１５を形成すると、図１（ｃ）に示すような半導体レーザ素子を製造することができる。
【００２８】
［半導体レーザ素子の構造］
次に、本実施形態に係る半導体レーザ素子の構造を、図２を参照して説明する。図２に示すように、本実施形態に係る半導体レーザ素子は、ｎ型のＧａＡｓからなる半導体基板１と、ｎ型の（ＡｌxＧａ1-x）yＩｎ1-yＰからなる第１クラッド層２と、ｎ型の（ＡｌzＧａ1-z）yＩｎ1-yＰからなる第２クラッド層３と、（ＡｌuＧａ1-u）yＩｎ1-yＰからなる第１ガイド層４と、アンドープＧａＩｎＰからなる活性層５と、（ＡｌuＧａ1-u）yＩｎ1-yＰからなる第２ガイド層６と、ｐ型の（ＡｌzＧａ1-z）yＩｎ1-yＰからなる第３クラッド層７と、ｐ型の（ＡｌｖＧａ１−ｖ）yＩｎ1-yＰからなるエッチング停止層８と、ｐ型の（ＡｌzＧａ1-z）yＩｎ1-yＰの組成からなり、リッジを形成する第４クラッド層９と、ｐ型のＧａ０．５Ｉｎ０．５Ｐからなる障壁緩和層１０と、ｎ型のＡｌ0.5Ｉｎ0.5Ｐからなる電流ブロック層１３と、ｎ型のＧａＡｓからなる保護層１４と、ｐ型のＧａＡｓからなるコンタクト層１５とを備えている。
【００２９】
ここで、（ＡｌxＧａ1-x）yＩｎ1-yＰからなる第１クラッド層２と（ＡｌzＧａ1-z）yＩｎ1-yＰからなる第２クラッド層３との間では、ｘがｚより０．０５以上小さくなるように設定されている。また、（ＡｌuＧａ1-u）yＩｎ1-yＰからなる第１ガイド層４と（ＡｌzＧａ1-z）yＩｎ1-yＰからなる第２クラッド層３との間では、ｕがｚより０．５以上小さくなるように設定されている。ｘ、ｕ、ｚの各値が小さくなると、それにしたがって各層の屈折率は増大するので、第２クラッド層３よりも第１クラッド層２及び第１ガイド層４のほうが屈折率は大きくなる。例えば、ｚ＝０．８、ｘ＝０．７５、ｕ＝０．３として、リッジの幅を３．０μｍ、高さを０．７５としたときの第２クラッド層３の屈折率と各層の屈折率との差を図２に示す。図２（ｂ）は図２（ａ）に示す各層の屈折率差を示すものであり、各屈折率差はそれぞれ真横に示す各層にそれぞれ対応する。
【００３０】
図２に示すように、第２クラッド層３の屈折率を基準にすると、第１クラッド層２の屈折率は０．０１５高く、第１及び第２ガイド層４、６の屈折率は０．１６６高く、エッチング停止層８の屈折率は０．２０５高くなる。
【００３１】
このように半導体基板１側となる第１クラッド層２の屈折率を高くしたことにより、本実施形態に係る半導体レーザ素子では、光を半導体基板１側に強く引き込むことが可能となり、リッジ１２の幅を狭くして高さを低くしたとしてもコンタクト層１５側へ向かう光量が減少し、コンタクト層１５による吸収損失を低減することができる。
【００３２】
［実施形態の効果］
次に、本実施形態に係る半導体レーザ素子及び半導体レーザ素子の製造方法による効果を説明する。
【００３３】
従来では、特許文献１に開示されているように、ｎ型のクラッド層を２層構造として、活性層から遠いほうのｎ型クラッド層の屈折率が、近いほうのクラッド層よりも大きくなるように組成を変化させ、屈折率の大きい外側のクラッド層のほうへ光を引き込むことによって、ｐ型クラッド層の側へ向かう光量を減らして吸収損失を抑えていた。
【００３４】
このような従来の半導体レーザ素子の構造及び屈折率分布を図３に示す。図３（ｂ）は図３（ａ）に示す各層の屈折率差を示すものであり、各屈折率差はそれぞれ真横に示す各層にそれぞれ対応する。
【００３５】
図３に示すように第２ｎ型クラッド層の屈折率よりも第１ｎ型クラッド層の屈折率のほうが０．００９高くなるように設定されている。また、リッジ領域の幅は４．０μｍに設定されている。
【００３６】
ここで、図３に示す構造の半導体レーザ素子における基本導波モードの基板の表面に対して水平な方向成分の電界強度分布についてシミュレーションした結果を図４に示す。図４は図３に示すリッジを左右に二分する縦中心線における電界強度分布を示すものである。例えば、図４に示す「第２ｐ型クラッド層」は図３（ａ）に示す「第２ｐ型クラッド層」に対応し、図４の「第２ｐ型クラッド層」よりも上側の領域は図３（ａ）に示す「第２ｐ型クラッド層」よりも上側の領域（例えば障壁緩和層）を示す。なお、図５についても同様である。
【００３７】
図４に示すように、このシミュレーション結果では、第２ｐ型クラッド層の上部界面、すなわちコンタクト層側の界面における強度が最大値の１．０％以下となっており、良好な結果となっていることが分かる。
【００３８】
しかしながら、キンク特性を改善するために図３と同じ構造及び屈折率のままでリッジの幅を３．０μｍに狭め、電気抵抗と熱抵抗の増大を抑えるためにリッジの高さを０．７５μｍに調整すると、そのシミュレーション結果は図５に示すような結果となる。
【００３９】
図５に示すシミュレーション結果では、第２ｐ型クラッド層の上部界面において、電界強度は１．０％以上で約１．３％近くになっている。したがって、リッジの幅を狭めて高さを低くすると、コンタクト層側へ向かう光量が増加してコンタクト層による吸収損失が増大してしまうことが分かる。したがって、従来ではキンク特性を改善することは困難であった。
【００４０】
これに対して、本実施形態に係る半導体レーザ素子では、（ＡｌxＧａ1-x）yＩｎ1-yＰの組成からなる第１クラッド層２と（ＡｌzＧａ1-z）yＩｎ1-yＰの組成からなる第２クラッド層３において、ｘがｚより０．０５以上小さくなるように設定し、（ＡｌuＧａ1-u）yＩｎ1-yＰの組成からなる第１ガイド層４において、ｕがｚより０．５以上小さくなるように設定したので、光を半導体基板１側に強く引き込むことが可能となり、リッジ１２の幅を狭くして高さを低くしたとしてもコンタクト層１５による吸収損失を低減することができる。
【００４１】
例えば、図２に示すように第２及び第３クラッド層３、７の厚さが０．１６５μｍ、第１及び第２ガイド層４、６の厚さが０．０３３μｍ、活性層５を構成する量子井戸層とバリア層の厚さがいずれも０．０７μｍ、エッチング停止層８の厚さが０．０３０μｍであり、リッジ１２の高さとなる第４クラッド層９の厚さを０．７５μｍに下げ、リッジ１２の幅を３．０μｍに狭めた場合についてシミュレーションを行うと、その結果は図６に示すようになる。図６は、図２に示す構造の半導体レーザ素子における基本導波モードの基板の表面に対して水平な方向成分の電解強度分布についてシミュレーションした結果を示すものであり、図２に示すリッジを左右に二分する縦中心線における電界強度分布を示すものである。例えば、図６に示す「第４クラッド層」は図２（ａ）に示す「第４クラッド層９」に対応し、図６の「第４クラッド層」よりも上側の領域は図２（ａ）に示す「第４クラッド層」よりも上側の領域（例えば障壁緩和層１０）を示す。
【００４２】
図６に示すシミュレーション結果では、第４クラッド層９の上部界面において、電界強度は０．９％となり、図５と比較して低下している。したがって、図６の場合にはリッジ１２の幅を狭めて高さを低くした場合であってもコンタクト層１５側へ向かう光量は減少し、コンタクト層１５による吸収損失を低く抑えることができる。これにより、本実施形態に係る半導体レーザ素子では電気抵抗と熱抵抗の増大を引き起こすことなくキンク特性を改善できることが分かる。
【００４３】
なお、上述の実施形態は本発明の一例である。このため、本発明は、上述の実施形態に限定されることはなく、この実施形態以外の形態であっても、本発明に係る技術的思想を逸脱しない範囲であれば、設計などに応じて種々の変更が可能であることは勿論である。
【符号の説明】
【００４４】
１ 半導体基板
２ 第１クラッド層
３ 第２クラッド層
４ 第１ガイド層
５ 活性層
６ 第２ガイド層
７ 第３クラッド層
８ エッチング停止層
９ 第４クラッド層
１０ 障壁緩和層
１１ ＳｉＯ2マスク
１２ リッジ
１３ 電流ブロック層
１４ 保護層
１５ コンタクト層
【技術分野】
【０００１】
本発明は、光学ディスクドライブ装置や光通信等の分野で利用されているリッジ導波路型の半導体レーザ素子及び半導体レーザ素子の製造方法に関する。
【背景技術】
【０００２】
従来、光学ディスクドライブ装置や光通信などの分野に利用されている多重量子井戸構造を活性層に持つ半導体レーザ素子の製造方法では、まずｎ型のＧａＡｓ基板の上に、有機金属化学気相成長（ＭＯＣＶＤ）法や分子線エピタキシー（ＭＢＥ）法などのエピタキシャルな方法によって、順次ｎ型のＧａＡｓバッファー層、ｎ型の（ＡｌxＧａ1-x）0.5Ｉｎ0.5Ｐのｎ型クラッド層、（ＡｌzＧａ1-z）0.5Ｉｎ0.5Ｐの第１ガイド層、Ｇａ0.5Ｉｎ0.5Ｐの量子井戸層と（ＡｌzＧａ1-z）0.5Ｉｎ0.5Ｐのバリア層とを交互に多重に備えた多重量子井戸活性層、（ＡｌzＧａ1-z）0.5Ｉｎ0.5Ｐの第２ガイド層、ｐ型の（ＡｌxＧａ1-x）0.5Ｉｎ0.5Ｐの第１ｐ型クラッド層、（ＡｌuＧａ1-u）0.5Ｉｎ0.5Ｐのエッチング停止層、ｐ型の（ＡｌvＧａ1-v）0.5Ｉｎ0.5Ｐの第２ｐ型クラッド層、ｐ型の Ｇａ0.5Ｉｎ0.5Ｐの障壁緩和層を成長させて積層する。
【０００３】
次に、ハードマスクとなるＳｉＯ2をウェハ全面に堆積させた後にフォトリソグラフィなどによって、その表面に選択的にストライプ状のＳｉＯ2マスクを形成し、エッチング停止層までをウェットエッチングで除去することにより、幅３．５〜４．５μｍ程度のストライプ状のリッジ領域を形成する。
【０００４】
この後、再びエピタキシャルにｎ型のＡｌ0.5Ｉｎ0.5Ｐ電流ブロック層とｎ型のＧａＡｓ保護層とを順次成長させた後、ＳｉＯ2マスクを除去し、再びエピタキシシャルにｐ型のＧａＡｓコンタクト層を形成する。このようにして電流ブロック層でリッジ形状を挟んだ構造の半導体レーザ素子を作成することができる。
【０００５】
ところで、このような半導体レーザ素子の発振波長の光は、基板及びコンタクト層の材料であるＧａＡｓに吸収されることが分かっている。この吸収は、素子内部におけるレーザ光の導波にとって損失となる。したがって、導波モードの近視野像（ニアーフィールドパターン、以下ＮＦＰという）の強度の大きい範囲が、基板やコンタクト層と重ならないようにすることが望ましい。
【０００６】
こういったＮＦＰの制御は、半導体レーザ素子の屈折率分布を工夫することで行われており、例えば特許文献１では、ｎ型のクラッド層を２層構造として、活性層から遠いほうのｎ型クラッド層の屈折率が、近いほうのクラッド層より大きくなるように組成を変化させている。
【０００７】
このような構成を利用して、従来では２層のｎ型クラッド層のうち、より屈折率の大きい外側のクラッド層のほうへ光を引き込むことによって、相対的にｐ型クラッド層のほうへ向かう光量を減らして吸収損失を抑えていた。
【０００８】
一方で、半導体レーザ素子では、Ｉ−Ｌ特性曲線にキンクと呼ばれる不連続に折れ曲がる点が現れることがある。これは素子固有の特性であり、一般的にキンクが動作範囲内に現れると不良とされている。
【０００９】
ここで、キンクの発生する出力レベルは構造に依存しており、構造を工夫することによってキンクレベルを高め、動作範囲内にキンクが現れないようにさまざまな構造が考案されている。また、キンクは高次の導波モードが発振し始めることで発生すると言われており、リッジ領域の幅を狭く、つまり導波路を狭くすることによって高次モードをカットオフに近づけ、キンクレベルを高めて動作範囲内にキンクが現れないようにしている。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開平５−２５１８１３号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
しかしながら、ウェットエッチングでリッジを形成する半導体レーザ素子では、リッジ部分の断面形状が斜面を持った台形となるので、リッジ上部の面積を十分に確保して電気抵抗を低く抑えるためには、リッジ上部の幅に対してリッジの高さには制限があった。つまり、台形形状の高さを変更せずに幅を狭くすると、素子の電流経路となる台形の上辺部分が狭くなり、素子の電気抵抗が増大するとともに熱抵抗も増大し、動作中の活性層の温度が上昇してしまうので、キンク特性以外の性能を悪化させてしまう。
【００１２】
そこで、リッジ部分の高さを減少させることによって電気抵抗と熱抵抗を減少させることが考えられる。しかし、そうすると今度はリッジ部分の高さを減少させたことによって、ＧａＡｓからなるコンタクト層が導波路に近くなってしまうので、上述したように光がコンタクト層に吸収されて吸収損失が増大してしまうという問題が生じる。
【００１３】
したがって、キンク特性を改善するためにリッジ上部の幅を狭くすると、電気抵抗と熱抵抗が増大し、この電気抵抗と熱抵抗の増大を解決するためにリッジの高さを減少させると、光の吸収損失が増大してしまうという別の問題が生じていた。結局、従来ではキンク特性を改善することは困難であった。
【００１４】
そこで、本発明は、上述した実情に鑑みて提案されたものであり、電気抵抗と熱抵抗の増大を引き起こすことなくキンク特性を改善することのできる半導体レーザ素子及び半導体レーザ素子の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１５】
上記した目的を達成するために、本発明に係る半導体レーザ素子は、第１導電型のIII−Ｖ族化合物半導体からなる半導体基板と、前記半導体基板上に設けられ、第１導電型で（ＡｌxＧａ1-x）yＩｎ1-yＰの組成からなる第１クラッド層と、前記第１クラッド層上に設けられて第１導電型で（ＡｌｚＧａ1-z）yＩｎ1-yＰの組成からなり、ｘがｚより０．０５以上小さくなる第２クラッド層と、前記第２クラッド層上に設けられて（ＡｌuＧａ1-u）yＩｎ1-yＰの組成からなり、ｕがｚより０．５以上小さくなる第１ガイド層と、前記第１ガイド層上に設けられたIII−Ｖ族化合物半導体からなる活性層と、前記活性層上に設けられて（ＡｌuＧａ1-u）yＩｎ1-yＰの組成からなる第２ガイド層と、前記第２ガイド層上に設けられ、第２導電型で（ＡｌｚＧａ1-z）yＩｎ1-yＰの組成からなる第３クラッド層と、前記第３クラッド層上に設けられ、第２導電型でIII−Ｖ族化合物半導体からなるエッチング停止層と、前記エッチング停止層上に設けられて第２導電型で（ＡｌｚＧａ1-z）yＩｎ1-yＰの組成からなり、リッジを形成する第４クラッド層とを備えていることを特徴とする。
【００１６】
また、本発明に係る半導体レーザ素子の製造方法は、第１導電型のIII−Ｖ族化合物半導体からなる半導体基板上に第１導電型で（ＡｌxＧａ1-x）yＩｎ1-yＰの組成からなる第１クラッド層を形成する工程と、前記第１クラッド層上に第１導電型で（ＡｌｚＧａ1-z）yＩｎ1-yＰの組成からなり、ｘがｚより０．０５以上小さくなる第２クラッド層を形成する工程と、前記第２クラッド層上に（ＡｌuＧａ1-u）yＩｎ1-yＰの組成からなり、ｕがｚより０．５以上小さくなる第１ガイド層を形成する工程と、前記第１ガイド層上にIII−Ｖ族化合物半導体からなる活性層を形成する工程と、前記活性層上に（ＡｌuＧａ1-u）yＩｎ1-yＰの組成からなる第２ガイド層を形成する工程と、前記第２ガイド層上に第２導電型で（ＡｌｚＧａ1-z）yＩｎ1-yＰの組成からなる第３クラッド層を形成する工程と、前記第３クラッド層上に第２導電型でIII−Ｖ族化合物半導体からなるエッチング停止層を形成する工程と、前記エッチング停止層上に第２導電型で（ＡｌｚＧａ1-z）yＩｎ1-yＰの組成からなる第４クラッド層を形成する工程と、前記第４クラッド層上にエッチングマスクを形成し、前記第４クラッド層をウェットエッチングすることによってリッジを形成する工程とを含むことを特徴とする。
【発明の効果】
【００１７】
本発明に係る半導体レーザ素子及び半導体レーザ素子の製造方法によれば、（ＡｌxＧａ1-x）yＩｎ1-yＰの組成からなる第１クラッド層と（ＡｌzＧａ1-z）yＩｎ1-yＰの組成からなる第２クラッド層において、ｘがｚより０．０５以上小さくなるように設定し、（ＡｌuＧａ1-u）yＩｎ1-yＰの組成からなる第１ガイド層において、ｕがｚより０．５以上小さくなるように設定したので、光を基板側に強く引き込むことが可能となり、リッジの幅を狭くして高さを低くしたとしてもコンタクト層による吸収損失を低減することができる。これにより電気抵抗と熱抵抗の増大を引き起こすことなくキンク特性を改善することができる。
【図面の簡単な説明】
【００１８】
【図１】本発明を適用した一実施形態に係る半導体レーザ素子の製造方法における各工程の断面図である。
【図２】本発明を適用した一実施形態に係る半導体レーザ素子の構造を示す断面図である。
【図３】従来の半導体レーザ素子の構造を示す断面図である。
【図４】従来の半導体レーザ素子における基本導波モードの電界分布をシミュレーションした結果を示す図である。
【図５】従来の半導体レーザ素子における基本導波モードの電界分布をシミュレーションした結果を示す図である。
【図６】本発明を適用した一実施形態に係る半導体レーザ素子における基本導波モードの電界分布をシミュレーションした結果を示す図である。
【発明を実施するための形態】
【００１９】
以下、本発明を適用した一実施形態について図面を参照して説明する。
【００２０】
［半導体レーザ素子の製造方法］
本実施形態に係る半導体レーザ素子の製造方法について図１を参照して説明する。図１は、本実施形態に係る半導体レーザ素子の製造方法における各工程の断面図を示したものである。
【００２１】
図１（ａ）に示すように、本実施形態に係る半導体レーザ素子の製造方法では、例えば有機金属化学気相成長（ＭＯＣＶＤ）法や分子線エピタキシー（ＭＢＥ）法などによって各層をエピタキシャル成長させて積層する。
【００２２】
まず第１導電型のIII−Ｖ族化合物半導体からなる半導体基板１の表面上に、第１導電型のIII−Ｖ族化合物半導体からなる第１クラッド層２と第２クラッド層３をエピタキシャル成長させて形成する。半導体基板１としては例えばｎ型のＧａＡｓ基板が好ましく、第１クラッド層２は例えばｎ型の（ＡｌxＧａ1-x）yＩｎ1-yＰ（０＜ｘ、ｙ＜１）の組成で形成され、第２クラッド層３はｎ型で（ＡｌzＧａ1-z）yＩｎ1-yＰ（０＜ｚ＜１）の組成で形成される。ただし、このときｙ＝０．５が好ましく、ｘはｚより０．０５以上小さくなるように形成する。
【００２３】
この後、第２クラッド層３上には（ＡｌuＧａ1-u）yＩｎ1-yＰ（０＜ｕ＜１）の組成からなる第１ガイド層４を形成するが、このときｕはｚより０．５以上小さくなるように形成し、ｙ＝０．５が好ましい。さらに、第１ガイド層４上にはIII−Ｖ族化合物半導体からなる活性層５を形成し、活性層５上には（ＡｌuＧａ1-u）yＩｎ1-yＰの組成からなる第２ガイド層６を順次エピタキシャル成長させて形成する。ここで、活性層５は、例えばアンドープＧａＩｎＰからなり、多重量子井戸構造で形成されて障壁層（バリア層）と井戸層が交互に積層された構造となっている。
【００２４】
次に、第２ガイド層６の上に第２導電型で（ＡｌzＧａ1-z）yＩｎ1-yＰの組成からなる第３クラッド層７を形成し、第３クラッド層７の上に第２導電型でIII−Ｖ族化合物半導体からなるエッチング停止層８を形成する。ここで、第３クラッド層７としては例えばｐ型で（ＡｌzＧａ1-z）０．５Ｉｎ０．５Ｐの組成からなり、エッチング停止層８としてはｐ型で（ＡｌｖＧａ１−ｖ）０．５Ｉｎ０．５Ｐ（０＜ｖ＜１）の組成からなる。
【００２５】
そして、エッチング停止層８上に第２導電型で（ＡｌzＧａ1-z）yＩｎ1-yＰの組成からなる第４クラッド層９を形成し、第４クラッド層９の上に第２導電型のIII−Ｖ族族化合物半導体からなる障壁緩和層１０を形成する。第４クラッド層９としては例えばｐ型で（ＡｌzＧａ1-z）０．５Ｉｎ０．５Ｐの組成からなり、障壁緩和層１０としては例えばｐ型でＧａ０．５Ｉｎ０．５Ｐの組成からなる。
【００２６】
こうして各層をエピタキシャル成長させて積層すると、次に障壁緩和層１０の上にハードマスクとなる例えばＳｉＯ２ を全面に堆積させた後、フォトリソグラフィなどによって所定のストライプ状をしたＳｉＯ２マスク１１を形成する。そして、このＳｉＯ２マスク１１を用いてウェットエッチングすることにより、第４クラッド層９をエッチング停止層８まで除去すると、図１（ｂ）に示すような幅３．０μｍ以下のストライプ状のリッジ１２が形成される。
【００２７】
この後、再びエピタキシャルにｎ型のＡｌ0.5Ｉｎ0.5Ｐからなる電流ブロック層１３と、ｎ型のＧａＡｓからなる保護層１４を順次成長させた後、ＳｉＯ2マスク１１を除去して再びエピタキシャルにｐ型のＧａＡｓからなるコンタクト層１５を形成すると、図１（ｃ）に示すような半導体レーザ素子を製造することができる。
【００２８】
［半導体レーザ素子の構造］
次に、本実施形態に係る半導体レーザ素子の構造を、図２を参照して説明する。図２に示すように、本実施形態に係る半導体レーザ素子は、ｎ型のＧａＡｓからなる半導体基板１と、ｎ型の（ＡｌxＧａ1-x）yＩｎ1-yＰからなる第１クラッド層２と、ｎ型の（ＡｌzＧａ1-z）yＩｎ1-yＰからなる第２クラッド層３と、（ＡｌuＧａ1-u）yＩｎ1-yＰからなる第１ガイド層４と、アンドープＧａＩｎＰからなる活性層５と、（ＡｌuＧａ1-u）yＩｎ1-yＰからなる第２ガイド層６と、ｐ型の（ＡｌzＧａ1-z）yＩｎ1-yＰからなる第３クラッド層７と、ｐ型の（ＡｌｖＧａ１−ｖ）yＩｎ1-yＰからなるエッチング停止層８と、ｐ型の（ＡｌzＧａ1-z）yＩｎ1-yＰの組成からなり、リッジを形成する第４クラッド層９と、ｐ型のＧａ０．５Ｉｎ０．５Ｐからなる障壁緩和層１０と、ｎ型のＡｌ0.5Ｉｎ0.5Ｐからなる電流ブロック層１３と、ｎ型のＧａＡｓからなる保護層１４と、ｐ型のＧａＡｓからなるコンタクト層１５とを備えている。
【００２９】
ここで、（ＡｌxＧａ1-x）yＩｎ1-yＰからなる第１クラッド層２と（ＡｌzＧａ1-z）yＩｎ1-yＰからなる第２クラッド層３との間では、ｘがｚより０．０５以上小さくなるように設定されている。また、（ＡｌuＧａ1-u）yＩｎ1-yＰからなる第１ガイド層４と（ＡｌzＧａ1-z）yＩｎ1-yＰからなる第２クラッド層３との間では、ｕがｚより０．５以上小さくなるように設定されている。ｘ、ｕ、ｚの各値が小さくなると、それにしたがって各層の屈折率は増大するので、第２クラッド層３よりも第１クラッド層２及び第１ガイド層４のほうが屈折率は大きくなる。例えば、ｚ＝０．８、ｘ＝０．７５、ｕ＝０．３として、リッジの幅を３．０μｍ、高さを０．７５としたときの第２クラッド層３の屈折率と各層の屈折率との差を図２に示す。図２（ｂ）は図２（ａ）に示す各層の屈折率差を示すものであり、各屈折率差はそれぞれ真横に示す各層にそれぞれ対応する。
【００３０】
図２に示すように、第２クラッド層３の屈折率を基準にすると、第１クラッド層２の屈折率は０．０１５高く、第１及び第２ガイド層４、６の屈折率は０．１６６高く、エッチング停止層８の屈折率は０．２０５高くなる。
【００３１】
このように半導体基板１側となる第１クラッド層２の屈折率を高くしたことにより、本実施形態に係る半導体レーザ素子では、光を半導体基板１側に強く引き込むことが可能となり、リッジ１２の幅を狭くして高さを低くしたとしてもコンタクト層１５側へ向かう光量が減少し、コンタクト層１５による吸収損失を低減することができる。
【００３２】
［実施形態の効果］
次に、本実施形態に係る半導体レーザ素子及び半導体レーザ素子の製造方法による効果を説明する。
【００３３】
従来では、特許文献１に開示されているように、ｎ型のクラッド層を２層構造として、活性層から遠いほうのｎ型クラッド層の屈折率が、近いほうのクラッド層よりも大きくなるように組成を変化させ、屈折率の大きい外側のクラッド層のほうへ光を引き込むことによって、ｐ型クラッド層の側へ向かう光量を減らして吸収損失を抑えていた。
【００３４】
このような従来の半導体レーザ素子の構造及び屈折率分布を図３に示す。図３（ｂ）は図３（ａ）に示す各層の屈折率差を示すものであり、各屈折率差はそれぞれ真横に示す各層にそれぞれ対応する。
【００３５】
図３に示すように第２ｎ型クラッド層の屈折率よりも第１ｎ型クラッド層の屈折率のほうが０．００９高くなるように設定されている。また、リッジ領域の幅は４．０μｍに設定されている。
【００３６】
ここで、図３に示す構造の半導体レーザ素子における基本導波モードの基板の表面に対して水平な方向成分の電界強度分布についてシミュレーションした結果を図４に示す。図４は図３に示すリッジを左右に二分する縦中心線における電界強度分布を示すものである。例えば、図４に示す「第２ｐ型クラッド層」は図３（ａ）に示す「第２ｐ型クラッド層」に対応し、図４の「第２ｐ型クラッド層」よりも上側の領域は図３（ａ）に示す「第２ｐ型クラッド層」よりも上側の領域（例えば障壁緩和層）を示す。なお、図５についても同様である。
【００３７】
図４に示すように、このシミュレーション結果では、第２ｐ型クラッド層の上部界面、すなわちコンタクト層側の界面における強度が最大値の１．０％以下となっており、良好な結果となっていることが分かる。
【００３８】
しかしながら、キンク特性を改善するために図３と同じ構造及び屈折率のままでリッジの幅を３．０μｍに狭め、電気抵抗と熱抵抗の増大を抑えるためにリッジの高さを０．７５μｍに調整すると、そのシミュレーション結果は図５に示すような結果となる。
【００３９】
図５に示すシミュレーション結果では、第２ｐ型クラッド層の上部界面において、電界強度は１．０％以上で約１．３％近くになっている。したがって、リッジの幅を狭めて高さを低くすると、コンタクト層側へ向かう光量が増加してコンタクト層による吸収損失が増大してしまうことが分かる。したがって、従来ではキンク特性を改善することは困難であった。
【００４０】
これに対して、本実施形態に係る半導体レーザ素子では、（ＡｌxＧａ1-x）yＩｎ1-yＰの組成からなる第１クラッド層２と（ＡｌzＧａ1-z）yＩｎ1-yＰの組成からなる第２クラッド層３において、ｘがｚより０．０５以上小さくなるように設定し、（ＡｌuＧａ1-u）yＩｎ1-yＰの組成からなる第１ガイド層４において、ｕがｚより０．５以上小さくなるように設定したので、光を半導体基板１側に強く引き込むことが可能となり、リッジ１２の幅を狭くして高さを低くしたとしてもコンタクト層１５による吸収損失を低減することができる。
【００４１】
例えば、図２に示すように第２及び第３クラッド層３、７の厚さが０．１６５μｍ、第１及び第２ガイド層４、６の厚さが０．０３３μｍ、活性層５を構成する量子井戸層とバリア層の厚さがいずれも０．０７μｍ、エッチング停止層８の厚さが０．０３０μｍであり、リッジ１２の高さとなる第４クラッド層９の厚さを０．７５μｍに下げ、リッジ１２の幅を３．０μｍに狭めた場合についてシミュレーションを行うと、その結果は図６に示すようになる。図６は、図２に示す構造の半導体レーザ素子における基本導波モードの基板の表面に対して水平な方向成分の電解強度分布についてシミュレーションした結果を示すものであり、図２に示すリッジを左右に二分する縦中心線における電界強度分布を示すものである。例えば、図６に示す「第４クラッド層」は図２（ａ）に示す「第４クラッド層９」に対応し、図６の「第４クラッド層」よりも上側の領域は図２（ａ）に示す「第４クラッド層」よりも上側の領域（例えば障壁緩和層１０）を示す。
【００４２】
図６に示すシミュレーション結果では、第４クラッド層９の上部界面において、電界強度は０．９％となり、図５と比較して低下している。したがって、図６の場合にはリッジ１２の幅を狭めて高さを低くした場合であってもコンタクト層１５側へ向かう光量は減少し、コンタクト層１５による吸収損失を低く抑えることができる。これにより、本実施形態に係る半導体レーザ素子では電気抵抗と熱抵抗の増大を引き起こすことなくキンク特性を改善できることが分かる。
【００４３】
なお、上述の実施形態は本発明の一例である。このため、本発明は、上述の実施形態に限定されることはなく、この実施形態以外の形態であっても、本発明に係る技術的思想を逸脱しない範囲であれば、設計などに応じて種々の変更が可能であることは勿論である。
【符号の説明】
【００４４】
１ 半導体基板
２ 第１クラッド層
３ 第２クラッド層
４ 第１ガイド層
５ 活性層
６ 第２ガイド層
７ 第３クラッド層
８ エッチング停止層
９ 第４クラッド層
１０ 障壁緩和層
１１ ＳｉＯ2マスク
１２ リッジ
１３ 電流ブロック層
１４ 保護層
１５ コンタクト層
【特許請求の範囲】
【請求項１】
第１導電型のIII−Ｖ族化合物半導体からなる半導体基板と、
前記半導体基板上に設けられ、第１導電型で（ＡｌxＧａ1-x）yＩｎ1-yＰの組成からなる第１クラッド層と、
前記第１クラッド層上に設けられて第１導電型で（ＡｌｚＧａ1-z）yＩｎ1-yＰの組成からなり、ｘがｚより０．０５以上小さくなる第２クラッド層と、
前記第２クラッド層上に設けられて（ＡｌuＧａ1-u）yＩｎ1-yＰの組成からなり、ｕがｚより０．５以上小さくなる第１ガイド層と、
前記第１ガイド層上に設けられたIII−Ｖ族化合物半導体からなる活性層と、
前記活性層上に設けられて（ＡｌuＧａ1-u）yＩｎ1-yＰの組成からなる第２ガイド層と、
前記第２ガイド層上に設けられ、第２導電型で（ＡｌｚＧａ1-z）yＩｎ1-yＰの組成からなる第３クラッド層と、
前記第３クラッド層上に設けられ、第２導電型でIII−Ｖ族化合物半導体からなるエッチング停止層と、
前記エッチング停止層上に設けられて第２導電型で（ＡｌｚＧａ1-z）yＩｎ1-yＰの組成からなり、リッジを形成する第４クラッド層と
を備えていることを特徴とする半導体レーザ素子。
【請求項２】
第１導電型のIII−Ｖ族化合物半導体からなる半導体基板上に第１導電型で（ＡｌxＧａ1-x）yＩｎ1-yＰの組成からなる第１クラッド層を形成する工程と、
前記第１クラッド層上に第１導電型で（ＡｌｚＧａ1-z）yＩｎ1-yＰの組成からなり、ｘがｚより０．０５以上小さくなる第２クラッド層を形成する工程と、
前記第２クラッド層上に（ＡｌuＧａ1-u）yＩｎ1-yＰの組成からなり、ｕがｚより０．５以上小さくなる第１ガイド層を形成する工程と、
前記第１ガイド層上にIII−Ｖ族化合物半導体からなる活性層を形成する工程と、
前記活性層上に（ＡｌuＧａ1-u）yＩｎ1-yＰの組成からなる第２ガイド層を形成する工程と、
前記第２ガイド層上に第２導電型で（ＡｌｚＧａ1-z）yＩｎ1-yＰの組成からなる第３クラッド層を形成する工程と、
前記第３クラッド層上に第２導電型でIII−Ｖ族化合物半導体からなるエッチング停止層を形成する工程と、
前記エッチング停止層上に第２導電型で（ＡｌｚＧａ1-z）yＩｎ1-yＰの組成からなる第４クラッド層を形成する工程と、
前記第４クラッド層上にエッチングマスクを形成し、前記第４クラッド層をウェットエッチングすることによってリッジを形成する工程と
を含むことを特徴とする半導体レーザ素子の製造方法。
【請求項１】
第１導電型のIII−Ｖ族化合物半導体からなる半導体基板と、
前記半導体基板上に設けられ、第１導電型で（ＡｌxＧａ1-x）yＩｎ1-yＰの組成からなる第１クラッド層と、
前記第１クラッド層上に設けられて第１導電型で（ＡｌｚＧａ1-z）yＩｎ1-yＰの組成からなり、ｘがｚより０．０５以上小さくなる第２クラッド層と、
前記第２クラッド層上に設けられて（ＡｌuＧａ1-u）yＩｎ1-yＰの組成からなり、ｕがｚより０．５以上小さくなる第１ガイド層と、
前記第１ガイド層上に設けられたIII−Ｖ族化合物半導体からなる活性層と、
前記活性層上に設けられて（ＡｌuＧａ1-u）yＩｎ1-yＰの組成からなる第２ガイド層と、
前記第２ガイド層上に設けられ、第２導電型で（ＡｌｚＧａ1-z）yＩｎ1-yＰの組成からなる第３クラッド層と、
前記第３クラッド層上に設けられ、第２導電型でIII−Ｖ族化合物半導体からなるエッチング停止層と、
前記エッチング停止層上に設けられて第２導電型で（ＡｌｚＧａ1-z）yＩｎ1-yＰの組成からなり、リッジを形成する第４クラッド層と
を備えていることを特徴とする半導体レーザ素子。
【請求項２】
第１導電型のIII−Ｖ族化合物半導体からなる半導体基板上に第１導電型で（ＡｌxＧａ1-x）yＩｎ1-yＰの組成からなる第１クラッド層を形成する工程と、
前記第１クラッド層上に第１導電型で（ＡｌｚＧａ1-z）yＩｎ1-yＰの組成からなり、ｘがｚより０．０５以上小さくなる第２クラッド層を形成する工程と、
前記第２クラッド層上に（ＡｌuＧａ1-u）yＩｎ1-yＰの組成からなり、ｕがｚより０．５以上小さくなる第１ガイド層を形成する工程と、
前記第１ガイド層上にIII−Ｖ族化合物半導体からなる活性層を形成する工程と、
前記活性層上に（ＡｌuＧａ1-u）yＩｎ1-yＰの組成からなる第２ガイド層を形成する工程と、
前記第２ガイド層上に第２導電型で（ＡｌｚＧａ1-z）yＩｎ1-yＰの組成からなる第３クラッド層を形成する工程と、
前記第３クラッド層上に第２導電型でIII−Ｖ族化合物半導体からなるエッチング停止層を形成する工程と、
前記エッチング停止層上に第２導電型で（ＡｌｚＧａ1-z）yＩｎ1-yＰの組成からなる第４クラッド層を形成する工程と、
前記第４クラッド層上にエッチングマスクを形成し、前記第４クラッド層をウェットエッチングすることによってリッジを形成する工程と
を含むことを特徴とする半導体レーザ素子の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２０１２−２３０９９９（Ｐ２０１２−２３０９９９Ａ）
【公開日】平成２４年１１月２２日（２０１２．１１．２２）
【国際特許分類】
【出願番号】特願２０１１−９８０８４（Ｐ２０１１−９８０８４）
【出願日】平成２３年４月２６日（２０１１．４．２６）
【出願人】（３０８０３６４０２）株式会社ＪＶＣケンウッド (1,152)
【Ｆターム（参考）】
【公開日】平成２４年１１月２２日（２０１２．１１．２２）
【国際特許分類】
【出願日】平成２３年４月２６日（２０１１．４．２６）
【出願人】（３０８０３６４０２）株式会社ＪＶＣケンウッド (1,152)
【Ｆターム（参考）】
[ Back to top ]