説明

半導体基板のブレイク方法

【課題】半導体基板を格子状にスクライブ及びブレイクによって分断する場合に、割断面の突起や割れを小さくすること。
【解決手段】半導体基板10に対してスクライブ及びブレイクしてチップに分断する場合に、あらかじめスクライブ予定ラインの下方にV字形の溝12を形成する。そしてスクライブ予定ラインに沿ってスクライブライン14を形成し、ブレイク装置によって分断する。こうすれば半導体チップの裏面に突起や割れが生じにくく、垂直断面性を向上させることができる。

【発明の詳細な説明】
【技術分野】
【0001】
本発明は半導体基板をブレイクするブレイク方法に関するものである。
【背景技術】
【0002】
従来半導体基板、例えばシリコン基板やSiC基板等を所定サイズのチップに格子状にブレイクする場合には、通常は格子状にダイサーを用いて分断することが考えられる。しかしチップサイズが小さい場合など、用途によってはダイサーを用いることが好ましくない場合もある。この場合シリコン基板にあらかじめ特許文献1等に示されるスクライブ装置によってスクライブラインを形成する。その後スクライブラインに沿ってブレイク装置によってブレイクして分離をすることができる。シリコン基板は割断面の結晶方位を(110)面とすることにより、スクライブ及びブレイクによって短時間で容易に割断することができる。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開2011−148098号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
図1(a),(b)はこの方法でシリコン基板101に対してスクライブ装置でスクライビングホイール102を圧接し転動させてスクライブライン103を形成し、その後スクライブライン103に沿ってブレイクする手順を示している。しかしながらこの方法でブレイクする場合には、図1(c)に示すようにへき開面104の下端、即ちシリコン基板101の裏面部に、へき開方向に対して不規則な斜め方向の突起105や割れ106などが発生し易く、チップサイズがばらつくことが多いという問題点があった。特にチップサイズが小さい場合には、不規則な突起や割れの影響が大きく、ブレイク後の搬送工程など半導体製造工程に障害になることがあるという問題点もあった。
【0005】
本発明はこのような従来の問題点に着目してなされたものであって、半導体基板をスクライブしブレイクする場合に、基板の裏面に不規則な突起や割れが生じることがなく、ブレイク後の製造工程に障害を与えずに分断できるようにすることを技術的課題とする。
【課題を解決するための手段】
【0006】
この課題を解決するために、本発明の半導体基板のブレイク方法は、半導体基板の表面にスクライブラインを形成し、該スクライブラインに沿って前記半導体基板をブレイクする半導体基板のブレイク方法であって、前記半導体基板の裏面にスクライブ予定ラインに沿って溝を形成し、前記半導体基板の表面にスクライブ予定ラインに沿ってスクライブラインを形成し、前記半導体基板を前記スクライブラインに沿ってブレイクするものである。
【0007】
ここで前記半導体基板に形成する溝は、断面がV字形の溝としてもよい。
【0008】
ここで前記半導体基板に形成する溝は、断面がU字形の溝としてもよい。
【0009】
ここで前記半導体基板はシリコン基板であり、前記割断面の結晶方位が(110)面としてもよい。
【発明の効果】
【0010】
このような特徴を有する本発明によれば、半導体基板の裏面にスクライブ予定ラインに沿ってあらかじめ溝を形成するようにしているため、ブレイクした後にスクライブ面の反対方向に不規則な斜め割れが生じにくく、分離性や垂直断面の直線性が向上する。又突起や割れが小さくなりチップサイズの寸法のばらつきも小さくなるため、搬送などの後の工程での作業性を向上させるという優れた効果が得られる。
【図面の簡単な説明】
【0011】
【図1】図1は従来のシリコン基板をスクライブし分断する場合の処理を示す図である。
【図2】図2は本発明の実施の形態による分断前のシリコン基板を示す図である。
【図3】図3は本発明の実施の形態によるシリコン基板の分断の工程を示す図である。
【図4】図4は実施例の分断後の半導体チップとその側面の突起や割れを示す図である。
【図5】図5は本発明の実施例及び比較例の突起の最大値、最小値及び平均値の一例を示すグラフである。
【図6】図6は本発明の実施例及び比較例による突起のばらつきの変化を示すグラフである。
【発明を実施するための形態】
【0012】
図2は本発明の実施の形態によるブレイク方法でブレイクする前のシリコン基板の上面を示す図である。図3(a)はシリコン基板10の側面図である。このシリコン基板10には中央の正方形の部分11に格子状に所定の半導体回路パターンが形成された多数の機能領域を有し、図示のようにスクライブ予定ラインに沿って各機能領域をチップ状に分断するものとする。図3(a)において、シリコン基板10の結晶方位は表面が(100)面であり、割断面(xz面及びyz面)の結晶方位を(110)面とする。そして図3(b)に断面図を示すように、この断面の上面中央のy軸に平行なラインをスクライブ予定のラインとし、このラインに沿って基板10の裏面にダイサーを用いてV字形の溝12を形成する。このとき図2に示すように、y軸方向だけでなくx軸方向にも平行な多数の溝12を順次形成する。
【0013】
次に図3(c)に示すように、シリコン基板10の表面からスクライブ装置によってスクライビングホイール13を圧接し転動させてスクライブライン14を形成する。この場合も図2に示すx軸方向,y軸方向に平行な多数のスクライブライン14を順次形成する。基板やスクライビングホイールの種類等にもよるが、スクライブ時にはスクライブ荷重は例えば1〜5Nとすることが好ましく、又スクライブ速度は50〜300mm/秒程度とすることが好ましい。スクライビングホイールの刃先の角度が小さい場合やシリコン基板10の厚さが薄い場合にはスクライブ荷重も小さくする必要があり、例えば刃先角度100〜120°ではスクライブ荷重は1〜2Nとすることが考えられる。例えば刃先角度130〜150°ではスクライブ荷重は2〜4Nとすることが考えられる。
【0014】
次に図3(d)に示すようにブレイク装置によりこのスクライブライン14に沿ってブレイクする。ブレイク時にはシリコン基板10の裏面に粘着シート15を貼り付け、シリコン基板10を反転させてスクライブライン14の左右を支持部16a,16bで保持しつつ上部よりブレード17を押し当ててブレイクする。このブレイクには例えば特開2010−173251号に記載のブレイク装置を用いることができる。こうすれば分離性や分離品質が向上し、チップサイズの直線性が改善される。
【0015】
尚この実施の形態ではシリコン基板の裏面に溝を形成し、その後表面よりスクライブラインを形成しているが、先に表面にスクライブラインを形成し、次いでその裏面に溝を形成してブレイクするようにしてもよい。
【0016】
又この実施の形態ではあらかじめシリコン基板の裏面に形成する溝はV字形としているが、U字形の溝を形成してもよく、溝の底のみがV字形の溝であってもよい。
【0017】
更にこの実施の形態はシリコン基板を対象としているが、本発明はSiC基板など他の半導体基板にも適用することができる。本発明はチップサイズの小さい半導体基板、例えば5mm以下のチップサイズのものに特に有効である。
【実施例】
【0018】
(実施例1)
実施例1では分断する基板として0.4mmの厚さのシリコン基板を用いた。このシリコン基板の表面は結晶方位が(100)面とし、スクライブ予定ラインの裏面に深さ50μmのV字形の溝を形成した。その後、外径が2mmφ、刃先角度145°のノーマル刃先のスクライビングホイールを用いて、スクライブを行った。スクライブ荷重は2〜3N、スクライブ速度は100mm/sであった。次にブレイクを行い、1.5mm×1.5mmの正方形の多数のチップに分断した。
【0019】
こうしてブレイクして得られた20サンプルチップについての突起や割れを測定した。この測定では図4(a)に示すように分断した後のシリコン基板チップ20について四方からその両端の分断に伴う突起や割れを測定した。実施例1では裏面にあらかじめV字形の溝が形成されているため、下方の溝部分を考慮せず、図4(b)に示すように割断面から突出する部分aや割断面より内側に割れが生じた部分bについて測定し、その絶対値を評価対象とした。こうして図4(b)〜(d)に示すように1つの半導体チップについて4方向から見て夫々左右2つの割断面の下端、即ちa,bとc,dとe,fとg,hの8つの割断面における突起や割れの絶対値を断面直線性として測定した。そして20サンプルチップの測定結果の平均値、最高値、最低値を算出した。このとき断面垂直性は最低値は3μm、最高値は29μmであり、平均値は16.4μmであった。又ばらつき3σは17.9μmであった。
【0020】
(実施例2)
実施例2は前述した実施例1と同一の条件で溝形状のみをU字形に変更したものである。その他は実施例1と同様であり、この場合も20サンプルチップについて測定した。こうして測定した20サンプルチップの断面垂直性は、最低値は6μm、最高値は36μmであり、平均値は21.5μmであった。又ばらつき3σは17.5μmであった。
【0021】
(実施例3)
実施例3はチップサイズを2.0mmとしたものであり、溝形状をV字形とした。その他は実施例1と同様であり、この場合も20サンプルチップについて測定した。測定した20サンプルチップの断面垂直性は、最低値は4μm、最高値は28μmであり、平均値は11.1μmであった。又ばらつき3σは14.7μmであった。
【0022】
(比較例1)
比較例1は実施例1と同一のシリコン基板について、溝を形成せずに実施例1と同様のスクライブ及びブレイクを行った。この場合も20サンプルチップについて測定した。このとき20サンプルチップの断面垂直性の最低値は15μm、最高値は60μm、平均値は30.9μmであった。又このばらつき3σは28.4μmであった。
【0023】
(比較例2)
比較例2は実施例3と同一のシリコン基板について、溝を形成せずに実施例3と同様のスクライブ及びブレイクを行った。この場合も20サンプルチップについて測定した。測定した20サンプルチップの断面垂直性は、最低値は10μm、最高値は42μm、平均値は24.8μmであった。又このばらつき3σは22.5μmであった。
【0024】
この実施例1〜3,比較例1,2の結果をまとめて図5及び図6に示す。尚図5の小円は平均値を示している。これらの実施例及び比較例から示されるように、V字形もしくはU字形の溝を裏面に設けた場合には、断面垂直性を向上させることができる。又ばらつき3σを小さくすることができるという効果が得られる。
【産業上の利用可能性】
【0025】
本発明は半導体基板をスクライブ及びブレイクして格子状に分断する場合にあらかじめ溝加工を施しておくことによって断面垂直性を向上させることができ、半導体基板の製造工程に有用である。
【符号の説明】
【0026】
10 シリコン基板
12 V字形溝
13 スクライビングホイール
14 スクライブライン
15 粘着シート
16a,16b 支持部
17 ブレイド

【特許請求の範囲】
【請求項1】
半導体基板の表面にスクライブラインを形成し、該スクライブラインに沿って前記半導体基板をブレイクする半導体基板のブレイク方法であって、
前記半導体基板の裏面にスクライブ予定ラインに沿って溝を形成し、
前記半導体基板の表面にスクライブ予定ラインに沿ってスクライブラインを形成し、
前記半導体基板を前記スクライブラインに沿ってブレイクする半導体基板のブレイク方法。
【請求項2】
前記半導体基板に形成する溝は、断面がV字形の溝である請求項1記載の半導体基板のブレイク方法。
【請求項3】
前記半導体基板に形成する溝は、断面がU字形の溝である請求項1記載の半導体基板のブレイク方法。
【請求項4】
前記半導体基板はシリコン基板であり、前記割断面の結晶方位が(110)面である請求項1記載の半導体基板のブレイク方法。

【図1】
image rotate

【図2】
image rotate

【図3】
image rotate

【図4】
image rotate

【図5】
image rotate

【図6】
image rotate


【公開番号】特開2013−89622(P2013−89622A)
【公開日】平成25年5月13日(2013.5.13)
【国際特許分類】
【出願番号】特願2011−225684(P2011−225684)
【出願日】平成23年10月13日(2011.10.13)
【出願人】(390000608)三星ダイヤモンド工業株式会社 (383)
【Fターム(参考)】