半導体素子の製造方法
【課題】本発明は、チッピングの発生を抑制してウエハを研削できる半導体素子の製造方法を提供することを目的とする。
【解決手段】本願の発明に係る半導体素子の製造方法は、回転させた研削砥石により、ウエハ外周部の内側に沿って該ウエハの主面とのなす角が75°以上90°未満の斜面を、既に形成された斜面と該研削砥石の間に間隙を設けた状態で形成しつつ、該斜面に囲まれた部分に該外周部よりも薄い薄化部を形成するウエハ研削工程と、該薄化部に半導体素子を形成する工程と、を備えたことを特徴とする。
【解決手段】本願の発明に係る半導体素子の製造方法は、回転させた研削砥石により、ウエハ外周部の内側に沿って該ウエハの主面とのなす角が75°以上90°未満の斜面を、既に形成された斜面と該研削砥石の間に間隙を設けた状態で形成しつつ、該斜面に囲まれた部分に該外周部よりも薄い薄化部を形成するウエハ研削工程と、該薄化部に半導体素子を形成する工程と、を備えたことを特徴とする。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、例えば産業用モータや自動車用モータの制御などに用いられる半導体素子の製造方法に関する。
【背景技術】
【0002】
特許文献1には、中央部を研削砥石で研削し外周部は厚いままとしたウエハが開示されている。ウエハ中央部を研削するのは、半導体素子を所望の厚さとするためである。ウエハ外周部を厚いままとするのは、ウエハの強度を確保するためである。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開2009−279661号公報
【特許文献2】特開2007−19379号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
研削砥石でウエハを研削すると研削屑が生じる。研削屑が研削砥石とウエハの間に挟まれた状態で研削を進めると、ウエハが局所的に欠ける場合がある。この「欠け」はチッピングと呼ばれる。チッピングは、ウエハ割れの起点となったり、薬液等がウエハ表面に残留する原因となったりする。
【0005】
本発明は、上述のような課題を解決するためになされたもので、チッピングの発生を抑制してウエハを研削できる半導体素子の製造方法を提供することを目的とする。
【課題を解決するための手段】
【0006】
本願の発明に係る半導体素子の製造方法は、回転させた研削砥石により、ウエハ外周部の内側に沿って該ウエハの主面とのなす角が75°以上90°未満の斜面を、既に形成された斜面と該研削砥石の間に間隙を設けた状態で形成しつつ、該斜面に囲まれた部分に該外周部よりも薄い薄化部を形成するウエハ研削工程と、該薄化部に半導体素子を形成する工程と、を備えたことを特徴とする。
【発明の効果】
【0007】
本発明によれば、研削屑を外部に排出しながらウエハの研削を進めるので、チッピングの発生を抑制できる。
【図面の簡単な説明】
【0008】
【図1】研削前のウエハの断面図である。
【図2】ウエハをウエハ研削装置のステージに固定したことを示す図である。
【図3】図2の研削砥石を斜め下方からみた斜視図である。
【図4】ウエハ研削装置でウエハを研削することを示す図である。
【図5】研削工程後のウエハを示す断面図である。
【図6】図5の平面図である。
【図7】薄化部に半導体素子を形成したことを示す断面図である。
【図8】比較例の半導体素子の製造方法を示す断面図である。
【図9】比較例の方法で研削及びその後の処理が実施されたウエハを示す断面図である。
【図10】図9の平面図である。
【図11】チッピングの数、しみの数、及び薄化部の厚みばらつきのθ(ウエハの主面と斜面のなす角)依存性を示すグラフである。
【発明を実施するための形態】
【0009】
実施の形態.
本発明の実施の形態に係る半導体素子の製造方法について、図を参照しつつ説明する。図1は、研削前のウエハの断面図である。ウエハ10は、例えば、FZ法で作成されたシリコンで形成されている。ウエハ10は、裏面10aと表面10bを有している。表面10bには、例えば、トランジスタや配線構造などの半導体素子構造を形成する。そして、ウエハの裏面10aを上向きにして、ウエハ10の表面10bに保護テープ12を貼り付ける。
【0010】
次いで、ウエハ10をウエハ研削装置のステージに固定する。図2は、ウエハをウエハ研削装置のステージに固定したことを示す図である。保護テープ12をステージ20に吸着させ、ウエハ10をステージ20に固定する。ウエハ研削装置はステージ20の上方に、研削ホイール22及びこれに固定された研削砥石24を備えている。研削砥石24の形状について説明する。図3は、図2の研削砥石を斜め下方からみた斜視図である。研削砥石24は、全体として環状に形成されている。研削砥石24は、角部24aと底面24bを有している。
【0011】
次いで、研削工程を実施する。図4は、ウエハ研削装置でウエハを研削することを示す図である。研削工程では、例えば、ステージ20を図4に示す方向に回転させつつ、研削ホイール22及び研削砥石24をステージ20と反対方向に回転させる。そして、研削砥石24をウエハ10と接触させてウエハ10を研削する。研削砥石24は、図4のx-y平面と平行方向の移動とz方向の移動を交互に繰り返す。この研削によりウエハ10に、斜面25と薄化部26を形成する。但し、ステージ20と研削砥石24の回転方向は必ずしも逆方向である必要はない。
【0012】
斜面25は、ウエハ10外周部の内側に沿ってウエハの主面(裏面10aのことをいう、以下同じ)とのなす角が75°以上90°未満となるように形成する。図4には、ウエハ10の主面と斜面25のなす角の例として、これが80°であることが示されている。斜面25は、既に形成された斜面25と研削砥石24の間に間隙を設けた状態でウエハ10の厚み方向に順次形成していく。このとき、主として研削砥石24の角部24aが斜面25を形成していく。なお、図4には、研削で生じる研削屑29が前述の間隙を通って外部に排出されることを示す。
【0013】
一方、薄化部26は、斜面25に囲まれた部分に外周部よりも薄くなるように形成する。薄化部26は、研削砥石24の主として底面24bをウエハに面接触させることで形成する。薄化部26は平坦な面となっている。薄化部26の厚みは、例えば60μm程度である。
【0014】
図5は、研削工程後のウエハを示す断面図である。ウエハ10の中央部30には斜面25及び薄化部26が形成されている。ウエハの中央部30は、研削されていない外周部32に囲まれている。研削されていない外周部32は、リブ構造と呼ばれる。図6は、図5の平面図である。外周部32はウエハ10の外周に沿って環状に設けられている。
【0015】
次いで、研削工程で生じたウエハの加工歪みを除去するためにウェットエッチング又はドライエッチングを実施する。また、適当な時期に保護テープ12を剥離する。次いで、薄化部に半導体素子を形成する。図7は、薄化部に半導体素子を形成したことを示す断面図である。前述のとおり、ウエハ10の表面10bには、半導体素子構造が形成されているので、この工程では主として薄化部26の裏面10aに必要な処理を施して半導体素子を形成する。具体的には、フォトリソグラフィ工程、イオン注入工程、熱拡散工程、スパッタ等による成膜工程、及びエッチング工程を適宜実施する。また、薄化部26の表面10bに第1の電極27を形成し、裏面10aに第2の電極28を形成する。半導体素子がIGBTである場合、第1の電極27はエミッタ電極であり、第2の電極28はコレクタ電極である。断面図である図7には、薄化部26に形成された6つの半導体素子D1〜D6が示されている。
【0016】
ここで、本発明の意義の説明に先立って、比較例について説明する。図8は、比較例の半導体素子の製造方法を示す断面図である。比較例では、ウエハ40の外周部44の側面44aが、主面40aに対して垂直となるようにウエハ40の研削が進められる。すなわち、外周部44の側面44aとウエハの主面40aとのなす角が90°となっている。この場合、研削屑29が側面44aと研削砥石24に挟まれて、側面44aにチッピングが生じる。研削後には、本発明の実施の形態と同様の工程で半導体素子が形成される。
【0017】
図9は、比較例の方法で研削及びその後の処理が実施されたウエハを示す断面図である。図10は、図9の平面図である。側面44aには複数のチッピング50が見られる。よってウエハのハンドリングの際に、チッピング50を起点としてウエハ40が割れるおそれがある。また薄化部42にはしみ52が見られる。しみ52は、ウエハ研削後のウェット処理や写真製版処理で用いる薬液、フォトレジスト、現像液などがチッピング内に残留し、スピン乾燥でも除去できず薄化部42に付着することで生じる。しみ52を有する薄化部42に電極を形成すると、しみ52が抵抗層となり半導体素子の特性が変動するおそれがある。
【0018】
ところが本発明の実施の形態に係る半導体素子の製造方法によれば、チッピングの発生を抑制しつつウエハの中央部を研削できる。つまり、既に形成された斜面25と研削砥石24の間に間隙を設けた状態で斜面25の形成を進めるので、研削屑は当該間隙を通って外部に排出される。よって、チッピングの発生を抑制できる。
【0019】
また、ウエハの研削は、ウエハの主面とのなす角が75°以上90°未満となる斜面25を形成しながら進められる。斜面25があるため、研削砥石の回転運動によって弾き飛ばされた研削屑29が前述の間隙を通って外部に排出されやすくなる。また、本発明の実施の形態では、斜面25と接するのは、主として研削砥石24の角部24aである。よって、本発明の実施の形態によれば、比較例のように側面44aと研削砥石24が面接触する場合と比較して、容易に研削屑29を外部に排出できる。
【0020】
ここで、ウエハ10の主面に対し75°以上90°未満の角度をなすように斜面25を形成することの意義を説明する。図11は、チッピングの数、しみの数、及び薄化部の厚みばらつきのθ(ウエハの主面と斜面のなす角)依存性を示すグラフである。このグラフは、薄化部が50μmとなるように研削したウエハをサンプルとして作成したものである。チッピングの数、及びしみの数は、θが90°になると急上昇する。これは、θが90°であると、比較例のように研削屑の外部への排出が困難になることが原因と考えられる。本発明の実施の形態に係る半導体素子の製造方法では、θは90°未満であるので斜面25に沿って研削屑39を外部に排出し、チッピングの数、及びしみの数を抑制できる。
【0021】
例えばIGBTやMOSFETなどの半導体素子では薄化部の厚み方向に電流を流すため、薄化部の厚みがばらつくと半導体素子の特性もばらつく。よって、薄化部の厚みばらつきはできるだけ低減することが好ましい。図11を参照すると、薄化部の厚みばらつきはθが75°未満となると上昇することが分かる。本発明の実施の形態に係る半導体素子の製造方法ではθは75°以上とするので、薄化部の厚みばらつきを低減できる。ところで、θが75°未満となる斜面を形成するためには、研削砥石のウエハ主面平行方向の移動量を増加させなければならない。そのため、研削砥石とウエハ主面の平行度が悪化し、薄化部の厚みばらつきが上昇すると考えられる。
【0022】
本発明の実施の形態に係る半導体素子の製造方法は、本発明の特徴を失わない範囲において様々な変形が可能である。
【符号の説明】
【0023】
10 ウエハ、 20 ステージ、 22 研削ホイール、 24 研削砥石、 24a 角部、 24b 底面、 25 斜面、 26 薄化部、 29 研削屑、 30 中央部、 32 外周部、 50 チッピング、 52 しみ
【技術分野】
【0001】
本発明は、例えば産業用モータや自動車用モータの制御などに用いられる半導体素子の製造方法に関する。
【背景技術】
【0002】
特許文献1には、中央部を研削砥石で研削し外周部は厚いままとしたウエハが開示されている。ウエハ中央部を研削するのは、半導体素子を所望の厚さとするためである。ウエハ外周部を厚いままとするのは、ウエハの強度を確保するためである。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開2009−279661号公報
【特許文献2】特開2007−19379号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
研削砥石でウエハを研削すると研削屑が生じる。研削屑が研削砥石とウエハの間に挟まれた状態で研削を進めると、ウエハが局所的に欠ける場合がある。この「欠け」はチッピングと呼ばれる。チッピングは、ウエハ割れの起点となったり、薬液等がウエハ表面に残留する原因となったりする。
【0005】
本発明は、上述のような課題を解決するためになされたもので、チッピングの発生を抑制してウエハを研削できる半導体素子の製造方法を提供することを目的とする。
【課題を解決するための手段】
【0006】
本願の発明に係る半導体素子の製造方法は、回転させた研削砥石により、ウエハ外周部の内側に沿って該ウエハの主面とのなす角が75°以上90°未満の斜面を、既に形成された斜面と該研削砥石の間に間隙を設けた状態で形成しつつ、該斜面に囲まれた部分に該外周部よりも薄い薄化部を形成するウエハ研削工程と、該薄化部に半導体素子を形成する工程と、を備えたことを特徴とする。
【発明の効果】
【0007】
本発明によれば、研削屑を外部に排出しながらウエハの研削を進めるので、チッピングの発生を抑制できる。
【図面の簡単な説明】
【0008】
【図1】研削前のウエハの断面図である。
【図2】ウエハをウエハ研削装置のステージに固定したことを示す図である。
【図3】図2の研削砥石を斜め下方からみた斜視図である。
【図4】ウエハ研削装置でウエハを研削することを示す図である。
【図5】研削工程後のウエハを示す断面図である。
【図6】図5の平面図である。
【図7】薄化部に半導体素子を形成したことを示す断面図である。
【図8】比較例の半導体素子の製造方法を示す断面図である。
【図9】比較例の方法で研削及びその後の処理が実施されたウエハを示す断面図である。
【図10】図9の平面図である。
【図11】チッピングの数、しみの数、及び薄化部の厚みばらつきのθ(ウエハの主面と斜面のなす角)依存性を示すグラフである。
【発明を実施するための形態】
【0009】
実施の形態.
本発明の実施の形態に係る半導体素子の製造方法について、図を参照しつつ説明する。図1は、研削前のウエハの断面図である。ウエハ10は、例えば、FZ法で作成されたシリコンで形成されている。ウエハ10は、裏面10aと表面10bを有している。表面10bには、例えば、トランジスタや配線構造などの半導体素子構造を形成する。そして、ウエハの裏面10aを上向きにして、ウエハ10の表面10bに保護テープ12を貼り付ける。
【0010】
次いで、ウエハ10をウエハ研削装置のステージに固定する。図2は、ウエハをウエハ研削装置のステージに固定したことを示す図である。保護テープ12をステージ20に吸着させ、ウエハ10をステージ20に固定する。ウエハ研削装置はステージ20の上方に、研削ホイール22及びこれに固定された研削砥石24を備えている。研削砥石24の形状について説明する。図3は、図2の研削砥石を斜め下方からみた斜視図である。研削砥石24は、全体として環状に形成されている。研削砥石24は、角部24aと底面24bを有している。
【0011】
次いで、研削工程を実施する。図4は、ウエハ研削装置でウエハを研削することを示す図である。研削工程では、例えば、ステージ20を図4に示す方向に回転させつつ、研削ホイール22及び研削砥石24をステージ20と反対方向に回転させる。そして、研削砥石24をウエハ10と接触させてウエハ10を研削する。研削砥石24は、図4のx-y平面と平行方向の移動とz方向の移動を交互に繰り返す。この研削によりウエハ10に、斜面25と薄化部26を形成する。但し、ステージ20と研削砥石24の回転方向は必ずしも逆方向である必要はない。
【0012】
斜面25は、ウエハ10外周部の内側に沿ってウエハの主面(裏面10aのことをいう、以下同じ)とのなす角が75°以上90°未満となるように形成する。図4には、ウエハ10の主面と斜面25のなす角の例として、これが80°であることが示されている。斜面25は、既に形成された斜面25と研削砥石24の間に間隙を設けた状態でウエハ10の厚み方向に順次形成していく。このとき、主として研削砥石24の角部24aが斜面25を形成していく。なお、図4には、研削で生じる研削屑29が前述の間隙を通って外部に排出されることを示す。
【0013】
一方、薄化部26は、斜面25に囲まれた部分に外周部よりも薄くなるように形成する。薄化部26は、研削砥石24の主として底面24bをウエハに面接触させることで形成する。薄化部26は平坦な面となっている。薄化部26の厚みは、例えば60μm程度である。
【0014】
図5は、研削工程後のウエハを示す断面図である。ウエハ10の中央部30には斜面25及び薄化部26が形成されている。ウエハの中央部30は、研削されていない外周部32に囲まれている。研削されていない外周部32は、リブ構造と呼ばれる。図6は、図5の平面図である。外周部32はウエハ10の外周に沿って環状に設けられている。
【0015】
次いで、研削工程で生じたウエハの加工歪みを除去するためにウェットエッチング又はドライエッチングを実施する。また、適当な時期に保護テープ12を剥離する。次いで、薄化部に半導体素子を形成する。図7は、薄化部に半導体素子を形成したことを示す断面図である。前述のとおり、ウエハ10の表面10bには、半導体素子構造が形成されているので、この工程では主として薄化部26の裏面10aに必要な処理を施して半導体素子を形成する。具体的には、フォトリソグラフィ工程、イオン注入工程、熱拡散工程、スパッタ等による成膜工程、及びエッチング工程を適宜実施する。また、薄化部26の表面10bに第1の電極27を形成し、裏面10aに第2の電極28を形成する。半導体素子がIGBTである場合、第1の電極27はエミッタ電極であり、第2の電極28はコレクタ電極である。断面図である図7には、薄化部26に形成された6つの半導体素子D1〜D6が示されている。
【0016】
ここで、本発明の意義の説明に先立って、比較例について説明する。図8は、比較例の半導体素子の製造方法を示す断面図である。比較例では、ウエハ40の外周部44の側面44aが、主面40aに対して垂直となるようにウエハ40の研削が進められる。すなわち、外周部44の側面44aとウエハの主面40aとのなす角が90°となっている。この場合、研削屑29が側面44aと研削砥石24に挟まれて、側面44aにチッピングが生じる。研削後には、本発明の実施の形態と同様の工程で半導体素子が形成される。
【0017】
図9は、比較例の方法で研削及びその後の処理が実施されたウエハを示す断面図である。図10は、図9の平面図である。側面44aには複数のチッピング50が見られる。よってウエハのハンドリングの際に、チッピング50を起点としてウエハ40が割れるおそれがある。また薄化部42にはしみ52が見られる。しみ52は、ウエハ研削後のウェット処理や写真製版処理で用いる薬液、フォトレジスト、現像液などがチッピング内に残留し、スピン乾燥でも除去できず薄化部42に付着することで生じる。しみ52を有する薄化部42に電極を形成すると、しみ52が抵抗層となり半導体素子の特性が変動するおそれがある。
【0018】
ところが本発明の実施の形態に係る半導体素子の製造方法によれば、チッピングの発生を抑制しつつウエハの中央部を研削できる。つまり、既に形成された斜面25と研削砥石24の間に間隙を設けた状態で斜面25の形成を進めるので、研削屑は当該間隙を通って外部に排出される。よって、チッピングの発生を抑制できる。
【0019】
また、ウエハの研削は、ウエハの主面とのなす角が75°以上90°未満となる斜面25を形成しながら進められる。斜面25があるため、研削砥石の回転運動によって弾き飛ばされた研削屑29が前述の間隙を通って外部に排出されやすくなる。また、本発明の実施の形態では、斜面25と接するのは、主として研削砥石24の角部24aである。よって、本発明の実施の形態によれば、比較例のように側面44aと研削砥石24が面接触する場合と比較して、容易に研削屑29を外部に排出できる。
【0020】
ここで、ウエハ10の主面に対し75°以上90°未満の角度をなすように斜面25を形成することの意義を説明する。図11は、チッピングの数、しみの数、及び薄化部の厚みばらつきのθ(ウエハの主面と斜面のなす角)依存性を示すグラフである。このグラフは、薄化部が50μmとなるように研削したウエハをサンプルとして作成したものである。チッピングの数、及びしみの数は、θが90°になると急上昇する。これは、θが90°であると、比較例のように研削屑の外部への排出が困難になることが原因と考えられる。本発明の実施の形態に係る半導体素子の製造方法では、θは90°未満であるので斜面25に沿って研削屑39を外部に排出し、チッピングの数、及びしみの数を抑制できる。
【0021】
例えばIGBTやMOSFETなどの半導体素子では薄化部の厚み方向に電流を流すため、薄化部の厚みがばらつくと半導体素子の特性もばらつく。よって、薄化部の厚みばらつきはできるだけ低減することが好ましい。図11を参照すると、薄化部の厚みばらつきはθが75°未満となると上昇することが分かる。本発明の実施の形態に係る半導体素子の製造方法ではθは75°以上とするので、薄化部の厚みばらつきを低減できる。ところで、θが75°未満となる斜面を形成するためには、研削砥石のウエハ主面平行方向の移動量を増加させなければならない。そのため、研削砥石とウエハ主面の平行度が悪化し、薄化部の厚みばらつきが上昇すると考えられる。
【0022】
本発明の実施の形態に係る半導体素子の製造方法は、本発明の特徴を失わない範囲において様々な変形が可能である。
【符号の説明】
【0023】
10 ウエハ、 20 ステージ、 22 研削ホイール、 24 研削砥石、 24a 角部、 24b 底面、 25 斜面、 26 薄化部、 29 研削屑、 30 中央部、 32 外周部、 50 チッピング、 52 しみ
【特許請求の範囲】
【請求項1】
回転させた研削砥石により、ウエハ外周部の内側に沿って前記ウエハの主面とのなす角が75°以上90°未満の斜面を、既に形成された斜面と前記研削砥石の間に間隙を設けた状態で形成しつつ、前記斜面に囲まれた部分に前記外周部よりも薄い薄化部を形成するウエハ研削工程と、
前記薄化部に半導体素子を形成する工程と、
を備えたことを特徴とする半導体素子の製造方法。
【請求項2】
前記半導体素子を形成する工程は、フォトリソグラフィ工程、イオン注入工程、熱拡散工程、成膜工程、又はエッチング工程を有することを特徴とする請求項1に記載の半導体素子の製造方法。
【請求項3】
前記半導体素子を形成する工程では、前記薄化部の表面に第1の電極を形成し、前記薄化部の裏面に第2の電極を形成することを特徴とする請求項1に記載の半導体素子の製造方法。
【請求項1】
回転させた研削砥石により、ウエハ外周部の内側に沿って前記ウエハの主面とのなす角が75°以上90°未満の斜面を、既に形成された斜面と前記研削砥石の間に間隙を設けた状態で形成しつつ、前記斜面に囲まれた部分に前記外周部よりも薄い薄化部を形成するウエハ研削工程と、
前記薄化部に半導体素子を形成する工程と、
を備えたことを特徴とする半導体素子の製造方法。
【請求項2】
前記半導体素子を形成する工程は、フォトリソグラフィ工程、イオン注入工程、熱拡散工程、成膜工程、又はエッチング工程を有することを特徴とする請求項1に記載の半導体素子の製造方法。
【請求項3】
前記半導体素子を形成する工程では、前記薄化部の表面に第1の電極を形成し、前記薄化部の裏面に第2の電極を形成することを特徴とする請求項1に記載の半導体素子の製造方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【公開番号】特開2013−45998(P2013−45998A)
【公開日】平成25年3月4日(2013.3.4)
【国際特許分類】
【出願番号】特願2011−184441(P2011−184441)
【出願日】平成23年8月26日(2011.8.26)
【出願人】(000006013)三菱電機株式会社 (33,312)
【Fターム(参考)】
【公開日】平成25年3月4日(2013.3.4)
【国際特許分類】
【出願日】平成23年8月26日(2011.8.26)
【出願人】(000006013)三菱電機株式会社 (33,312)
【Fターム(参考)】
[ Back to top ]