半導体素子の製造方法
【目的】 水素化工程を改善した半導体素子の製造方法を提供する。
【構成】 本発明の半導体素子の製造方法は、基板１上にソース３、ドレイン４、活性層５、ゲート絶縁層６、ゲート７、絶縁層１０、電極８および電極９を形成する第１工程と、前記第１工程で形成された層の上面にプラズマ窒化物層１１を形成する第２工程と、プラズマ窒化物層１１の上面にキャップ層１２を形成する第３工程と、前記第３工程によりキャップ層１２の形成されたトランジスタにプラズマ窒化物層１１から発生する水素が拡散されて入るように熱処理する第４工程とを含む。水素拡散係数の低い材料からなるキャップ層１２により、前記第４工程時に外部へ逃げる水素の量が少なくなり内部に拡散する水素の量が多くなるため水素化効果が増大する。
【構成】 本発明の半導体素子の製造方法は、基板１上にソース３、ドレイン４、活性層５、ゲート絶縁層６、ゲート７、絶縁層１０、電極８および電極９を形成する第１工程と、前記第１工程で形成された層の上面にプラズマ窒化物層１１を形成する第２工程と、プラズマ窒化物層１１の上面にキャップ層１２を形成する第３工程と、前記第３工程によりキャップ層１２の形成されたトランジスタにプラズマ窒化物層１１から発生する水素が拡散されて入るように熱処理する第４工程とを含む。水素拡散係数の低い材料からなるキャップ層１２により、前記第４工程時に外部へ逃げる水素の量が少なくなり内部に拡散する水素の量が多くなるため水素化効果が増大する。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体素子の製造方法に係り、詳細にはＳＯＩ（Silicon On Insulator）素子や薄膜トランジスタ（ＴＦＴ；Thin Film Transistor）やＭＯＳＦＥＴ（metal-oxide semiconductor field-effect transistor)などのＩＣ用のトランジスタを製造する際にトランジスタの特性向上のために行われる水素化工程を改善した半導体素子の製造方法に関する。
【０００２】
【従来の技術】半導体素子の製造方法における水素化方法として、r.f.プラズマ水素化、ＥＣＲ（electron cyclotron resonance）水素化、熱水素化、プラズマ窒化物（plasma nitride；ａ−ＳｉＮx ：Ｈ）を使用した水素化などの方法がある。図１は従来のプラズマ窒化物を使用した薄膜トランジスタにおける水素化工程を示す熱処理工程の断面図、図３は従来のプラズマ窒化物を使用したＭＯＳＦＥＴにおける水素化工程を示した熱処理工程の断面図である。
【０００３】図１に示す薄膜トランジスタの構造は次の通りである。基板１上にバッファ用の酸化物層２が積層されており、酸化物層２の上面には活性層５が積層されている。活性層５の両端にはドーパントが注入されてソース３とドレイン４とがそれぞれ形成され、その間は通電用のチャネルになっている。前記チャネルの上部にはゲート絶縁層６を介して前記チャネルと電気的に絶縁されるゲート７が形成されている。そして、ゲート７の両側に層間の絶縁のための絶縁層１０が形成されており、絶縁層１０に形成された窓を通じてソース電極８およびドレイン電極９が形成されている。
【０００４】この薄膜トランジスタを水素化する水素化工程は、基板１上に各素子の層を形成する第１工程と、該第１工程で形成された層の上面にプラズマ窒化物層１１を形成する第２工程と、そして該第２工程により形成されたプラズマ窒化物層１１から下部のトランジスタの各層へ水素が拡散されて入るように熱処理する第３工程とからなる。
【０００５】また、図３に示すＭＯＳＦＥＴにおいて、２１は基板、２２はソース、２３はドレイン、２４は酸化物層、２５はゲート、２６はソース電極、２７はドレイン電極、２８は絶縁層、そして２９はプラズマ窒化物を示す。このＭＯＳＦＥＴにおいても、図１に示す薄膜トランジスタと同様の方法によって水素化工程が行われる。
【０００６】
この水素化工程によって次のような効果が得られる。
（１）順方向のゲート電圧が印加される時のターンオン電流が増加する。
（２）逆方向のゲート電圧が印加される時のターンオフ電流が減少する。
（３）サブスレショルドスロープ（subthreshold slope）が大きくなる。
（４）スレショルド電圧が低くなる。
（５）キャリア移動度が大きくなる。
【０００７】
【発明が解決しようとする課題】ところが、このような効果があるにもかかわらず、従来のプラズマ窒化物を使用した水素化工程では、図１および図３に示すように、水素化熱処理時に外部へ拡散（out-diffusion)して抜けていく水素の量が多く、十分な水素化が成されないため上記の効果が十分に得られないという問題がある。また、水素の拡散効果が最も高い時間が短いため工程の安定性に欠けるという問題がある。
【０００８】本発明は、上記のような問題点を解決するためになされたものであり、その目的は、水素化工程の熱処理時に外部へ拡散されて抜けていく水素の量を減少させて水素化効果を増大させた半導体素子の製造方法を提供することにある。
【０００９】
【課題を解決するための手段】前記の目的を達成するために、本発明による半導体素子の製造方法は、基板上に、ソースとドレインおよび前記ソースと前記ドレインの間に通電用のチャネルを形成する活性層、前記活性層を電気的に絶縁するゲート絶縁層、前記ゲート絶縁層上に形成されるゲート、各トランジスタ素子間を絶縁する絶縁層、および、前記ソースと前記ドレインにそれぞれ電極を形成する第１工程と、前記第１工程で形成された層の上面にプラズマ窒化物層を形成する第２工程と、前記第２工程で形成された前記プラズマ窒化物層の上面にキャップ層を形成する第３工程と、前記第３工程により前記キャップ層の形成されたトランジスタに前記第２工程によって形成された前記プラズマ窒化物層から発生する水素が拡散されて入るように熱処理する第４工程と、を含むことを特徴とする。
【００１０】本発明は、前記キャップ層を水素拡散係数の小さい物質で、あるいは耐熱性の金属で形成するのが望ましい。
【００１１】
【作用】プラズマ窒化物を使用した水素化工程時に水素拡散係数の低いキャップ層を使用して水素化熱処理を行うことにより、水素化工程の熱処理時に外部へ拡散されて抜けていく水素の量が減少し、水素化効果が増大する。これにより、順方向ゲート電圧が印加される時にターンオン電流が増加し、逆方向ゲート電圧が印加される時にターンオフ電流が減少し、サブスレショルドスロープが大きくなり、スレショルド電圧が低くなり、キャリア移動度が大きくなる。
【００１２】
【実施例】以下、添付した図面に基づき、本発明による半導体素子の製造方法をより詳細に説明する。
（第１実施例）本発明の第１実施例を図２に示す。この第１実施例は、本発明の半導体素子の製造方法を薄膜トランジスタに適用した例である。
【００１３】ガラスや水晶などからなる基板１上にバッファ用の酸化物層２を形成し、ソース３、ドレイン４およびソース３とドレイン４との間に形成される通電のための活性層５、活性層５を電気的に絶縁するためのゲート絶縁層６、ゲート絶縁層６上に形成されるゲート７、各トランジスタ素子間の絶縁のための絶縁層１０、そしてソース電極８およびドレイン電極９など、トランジスタの基本構造を形成する第１工程を行う。
【００１４】次に、前記第１工程で形成された層の上面にプラズマ窒化物層１１を形成する第２工程を行ったのちに、前記第２工程で形成されたプラズマ窒化物層１１の上面にキャップ層１２を形成する第３工程を行う。次いで、前記第２工程によって形成されたプラズマ窒化物層１１から水素が発生して第１工程によって形成されたトランジスタの基本構造の中へ拡散されて入るように熱処理する第４工程を行うことにより、本発明による水素化効果を増大させた半導体素子の製造が終わる。
【００１５】このように、キャップ層１２を形成してから水素拡散のための熱処理を行うことにより、プラズマ窒化物１１（例えば、ａ−ＳｉＮx ：Ｈ）から発生する水素が外部へほとんど抜け出ずトランジスタの内部へ拡散されて入るようになり水素化の効果が増大する。また、キャップ層１２は、プラズマシリコン（ａ−Ｓｉ：Ｈ :plasma amorphous silicon)や耐熱性の金属など水素の拡散係数の小さい物質で形成することにより、外部へ拡散され抜け出る水素の量を減らして内部における水素拡散量を増大させ、高い濃度の勾配を長い間維持して工程上の再現性と容易性とを増大させる効果がある。
【００１６】特に、水素拡散係数の小さいプラズマシリコン（ａ−Ｓｉ：Ｈ）をキャップ層１２として使用すると、多くのダングリングボンドが生じて、水素の外部への拡散に対する効果的な障壁となることができ、水素発生源としても作用できるだけでなく、プラズマ窒化物１１の蒸着後に in situ成長でプラズマシリコン層を蒸着することができ、製造工程が簡単になる。また、耐熱性の水素拡散係数の小さい金属材料をキャップ層に用いることもできる。
【００１７】（第２実施例）本発明の第２実施例を図４に示す。この第２実施例は、本発明の半導体素子の製造方法をＭＯＳＦＥＴに適用した例である。図４に示したようなＭＯＳＦＥＴに対する水素化方法は、図２に示したようなＴＦＴに対する水素化方法と同様である。ここで、図４のＭＯＳＦＥＴは、図３のＭＯＳＦＥＴ構造と同様の構造である。キャップ層３０を除いた他の部材は図３と同一の部材番号で示した。
【００１８】このように、キャップ層３０を形成してから水素拡散のための熱処理を行うことにより、第１実施例と同様にプラズマ窒化物２９（例えば、ａ−ＳｉＮx ：Ｈ）から発生する水素が外部へほとんど抜け出ずトランジスタの内部へ拡散されて入るようになり水素化の効果が増大する。このようなプラズマ窒化物を使用した水素化工程において、キャップ層の使用の有無による水素の拡散深さの差を図５および図６に示す。
【００１９】図５および図６は、水素化時間（t<t'<t''<t''')によるプラズマ窒化物層から半導体素子の内外への水素拡散濃度を示す特性図である。図５はキャップ層を使用していない場合、図６はキャップ層を使用した場合の水素の拡散深さを示す。キャップ層を使用することにより、トランジスタ内部への水素拡散量が多くなり拡散深さが深くなっていることが判る。
【００２０】また、キャップ層を使用した場合と、使用していない場合との水素化時間に対する水素化効果を図８R>８に示す。図８において、ａはキャップ層を使用した場合、ｂはキャップ層を使用しない場合である。キャップ層を使用した場合のほうが水素化時間に対する水素化効果が高くなっていることが判る。プラズマ窒化物を使用した薄膜トランジスタにおける水素化を４５０℃で３０分間施した際に、キャップ層を使用した場合と、使用していない場合との薄膜トランジスタのゲート電圧−ドレイン電流（Vgs-Ids)の特性曲線を図７に示す。図７において、ａはキャップ層を使用した場合、ｂはキャップ層を使用しない場合である。キャップ層を使用した場合にはキャップ層を使用しない場合に比べてさらに良い水素化効果が現れることが判る。
【００２１】
【発明の効果】プラズマ窒化物を使用した水素化工程時に、水素拡散係数の低いキャップ層を使用して水素化熱処理を行うことにより、水素化工程の熱処理時に外部へ拡散されて抜けていく水素の量が減少し、水素化効果が増大する。これにより、順方向ゲート電圧が印加される時にターンオン電流が増加し、逆方向ゲート電圧が印加される時にターンオフ電流が減少し、サブスレショルドスロープが大きくなり、スレショルド電圧が低くなり、キャリア移動度が大きくなる効果がある。
【図面の簡単な説明】
【図１】従来技術による薄膜トランジスタの熱処理工程を示す断面図である。
【図２】本発明による薄膜トランジスタの熱処理工程を示す断面図である。
【図３】従来技術によるＭＯＳＦＥＴの熱処理工程を示す断面図である。
【図４】本発明によるＭＯＳＦＥＴの熱処理工程を示す断面図である。
【図５】従来技術による工程と水素濃度分布の変化を示す特性図である。
【図６】本発明による工程と水素濃度分布の変化を示す特性図である。
【図７】キャップ層を使用した場合と使用しない場合との薄膜トランジスタのVgs-Idsの特性曲線の比較グラフである。
【図８】キャップ層を使用した場合と使用しない場合との工程と水素化効果の変化を比較して示す特性図である。
【符号の説明】
１ 基板
２ 酸化物層
３ ソース
４ ドレイン
５ 活性層
６ ゲート絶縁層
７ ゲート
８ ソース電極
９ ドレイン電極
１０ 絶縁層
１１ プラズマ窒化物層
１２ キャップ層
２１ 基板
２２ ソース
２３ ドレイン
２４ 酸化物層
２５ ゲート
２６ ソース電極
２７ ドレイン電極
２８ 絶縁層
２９ プラズマ窒化物
３０ キャップ層
【０００１】
【産業上の利用分野】本発明は、半導体素子の製造方法に係り、詳細にはＳＯＩ（Silicon On Insulator）素子や薄膜トランジスタ（ＴＦＴ；Thin Film Transistor）やＭＯＳＦＥＴ（metal-oxide semiconductor field-effect transistor)などのＩＣ用のトランジスタを製造する際にトランジスタの特性向上のために行われる水素化工程を改善した半導体素子の製造方法に関する。
【０００２】
【従来の技術】半導体素子の製造方法における水素化方法として、r.f.プラズマ水素化、ＥＣＲ（electron cyclotron resonance）水素化、熱水素化、プラズマ窒化物（plasma nitride；ａ−ＳｉＮx ：Ｈ）を使用した水素化などの方法がある。図１は従来のプラズマ窒化物を使用した薄膜トランジスタにおける水素化工程を示す熱処理工程の断面図、図３は従来のプラズマ窒化物を使用したＭＯＳＦＥＴにおける水素化工程を示した熱処理工程の断面図である。
【０００３】図１に示す薄膜トランジスタの構造は次の通りである。基板１上にバッファ用の酸化物層２が積層されており、酸化物層２の上面には活性層５が積層されている。活性層５の両端にはドーパントが注入されてソース３とドレイン４とがそれぞれ形成され、その間は通電用のチャネルになっている。前記チャネルの上部にはゲート絶縁層６を介して前記チャネルと電気的に絶縁されるゲート７が形成されている。そして、ゲート７の両側に層間の絶縁のための絶縁層１０が形成されており、絶縁層１０に形成された窓を通じてソース電極８およびドレイン電極９が形成されている。
【０００４】この薄膜トランジスタを水素化する水素化工程は、基板１上に各素子の層を形成する第１工程と、該第１工程で形成された層の上面にプラズマ窒化物層１１を形成する第２工程と、そして該第２工程により形成されたプラズマ窒化物層１１から下部のトランジスタの各層へ水素が拡散されて入るように熱処理する第３工程とからなる。
【０００５】また、図３に示すＭＯＳＦＥＴにおいて、２１は基板、２２はソース、２３はドレイン、２４は酸化物層、２５はゲート、２６はソース電極、２７はドレイン電極、２８は絶縁層、そして２９はプラズマ窒化物を示す。このＭＯＳＦＥＴにおいても、図１に示す薄膜トランジスタと同様の方法によって水素化工程が行われる。
【０００６】
この水素化工程によって次のような効果が得られる。
（１）順方向のゲート電圧が印加される時のターンオン電流が増加する。
（２）逆方向のゲート電圧が印加される時のターンオフ電流が減少する。
（３）サブスレショルドスロープ（subthreshold slope）が大きくなる。
（４）スレショルド電圧が低くなる。
（５）キャリア移動度が大きくなる。
【０００７】
【発明が解決しようとする課題】ところが、このような効果があるにもかかわらず、従来のプラズマ窒化物を使用した水素化工程では、図１および図３に示すように、水素化熱処理時に外部へ拡散（out-diffusion)して抜けていく水素の量が多く、十分な水素化が成されないため上記の効果が十分に得られないという問題がある。また、水素の拡散効果が最も高い時間が短いため工程の安定性に欠けるという問題がある。
【０００８】本発明は、上記のような問題点を解決するためになされたものであり、その目的は、水素化工程の熱処理時に外部へ拡散されて抜けていく水素の量を減少させて水素化効果を増大させた半導体素子の製造方法を提供することにある。
【０００９】
【課題を解決するための手段】前記の目的を達成するために、本発明による半導体素子の製造方法は、基板上に、ソースとドレインおよび前記ソースと前記ドレインの間に通電用のチャネルを形成する活性層、前記活性層を電気的に絶縁するゲート絶縁層、前記ゲート絶縁層上に形成されるゲート、各トランジスタ素子間を絶縁する絶縁層、および、前記ソースと前記ドレインにそれぞれ電極を形成する第１工程と、前記第１工程で形成された層の上面にプラズマ窒化物層を形成する第２工程と、前記第２工程で形成された前記プラズマ窒化物層の上面にキャップ層を形成する第３工程と、前記第３工程により前記キャップ層の形成されたトランジスタに前記第２工程によって形成された前記プラズマ窒化物層から発生する水素が拡散されて入るように熱処理する第４工程と、を含むことを特徴とする。
【００１０】本発明は、前記キャップ層を水素拡散係数の小さい物質で、あるいは耐熱性の金属で形成するのが望ましい。
【００１１】
【作用】プラズマ窒化物を使用した水素化工程時に水素拡散係数の低いキャップ層を使用して水素化熱処理を行うことにより、水素化工程の熱処理時に外部へ拡散されて抜けていく水素の量が減少し、水素化効果が増大する。これにより、順方向ゲート電圧が印加される時にターンオン電流が増加し、逆方向ゲート電圧が印加される時にターンオフ電流が減少し、サブスレショルドスロープが大きくなり、スレショルド電圧が低くなり、キャリア移動度が大きくなる。
【００１２】
【実施例】以下、添付した図面に基づき、本発明による半導体素子の製造方法をより詳細に説明する。
（第１実施例）本発明の第１実施例を図２に示す。この第１実施例は、本発明の半導体素子の製造方法を薄膜トランジスタに適用した例である。
【００１３】ガラスや水晶などからなる基板１上にバッファ用の酸化物層２を形成し、ソース３、ドレイン４およびソース３とドレイン４との間に形成される通電のための活性層５、活性層５を電気的に絶縁するためのゲート絶縁層６、ゲート絶縁層６上に形成されるゲート７、各トランジスタ素子間の絶縁のための絶縁層１０、そしてソース電極８およびドレイン電極９など、トランジスタの基本構造を形成する第１工程を行う。
【００１４】次に、前記第１工程で形成された層の上面にプラズマ窒化物層１１を形成する第２工程を行ったのちに、前記第２工程で形成されたプラズマ窒化物層１１の上面にキャップ層１２を形成する第３工程を行う。次いで、前記第２工程によって形成されたプラズマ窒化物層１１から水素が発生して第１工程によって形成されたトランジスタの基本構造の中へ拡散されて入るように熱処理する第４工程を行うことにより、本発明による水素化効果を増大させた半導体素子の製造が終わる。
【００１５】このように、キャップ層１２を形成してから水素拡散のための熱処理を行うことにより、プラズマ窒化物１１（例えば、ａ−ＳｉＮx ：Ｈ）から発生する水素が外部へほとんど抜け出ずトランジスタの内部へ拡散されて入るようになり水素化の効果が増大する。また、キャップ層１２は、プラズマシリコン（ａ−Ｓｉ：Ｈ :plasma amorphous silicon)や耐熱性の金属など水素の拡散係数の小さい物質で形成することにより、外部へ拡散され抜け出る水素の量を減らして内部における水素拡散量を増大させ、高い濃度の勾配を長い間維持して工程上の再現性と容易性とを増大させる効果がある。
【００１６】特に、水素拡散係数の小さいプラズマシリコン（ａ−Ｓｉ：Ｈ）をキャップ層１２として使用すると、多くのダングリングボンドが生じて、水素の外部への拡散に対する効果的な障壁となることができ、水素発生源としても作用できるだけでなく、プラズマ窒化物１１の蒸着後に in situ成長でプラズマシリコン層を蒸着することができ、製造工程が簡単になる。また、耐熱性の水素拡散係数の小さい金属材料をキャップ層に用いることもできる。
【００１７】（第２実施例）本発明の第２実施例を図４に示す。この第２実施例は、本発明の半導体素子の製造方法をＭＯＳＦＥＴに適用した例である。図４に示したようなＭＯＳＦＥＴに対する水素化方法は、図２に示したようなＴＦＴに対する水素化方法と同様である。ここで、図４のＭＯＳＦＥＴは、図３のＭＯＳＦＥＴ構造と同様の構造である。キャップ層３０を除いた他の部材は図３と同一の部材番号で示した。
【００１８】このように、キャップ層３０を形成してから水素拡散のための熱処理を行うことにより、第１実施例と同様にプラズマ窒化物２９（例えば、ａ−ＳｉＮx ：Ｈ）から発生する水素が外部へほとんど抜け出ずトランジスタの内部へ拡散されて入るようになり水素化の効果が増大する。このようなプラズマ窒化物を使用した水素化工程において、キャップ層の使用の有無による水素の拡散深さの差を図５および図６に示す。
【００１９】図５および図６は、水素化時間（t<t'<t''<t''')によるプラズマ窒化物層から半導体素子の内外への水素拡散濃度を示す特性図である。図５はキャップ層を使用していない場合、図６はキャップ層を使用した場合の水素の拡散深さを示す。キャップ層を使用することにより、トランジスタ内部への水素拡散量が多くなり拡散深さが深くなっていることが判る。
【００２０】また、キャップ層を使用した場合と、使用していない場合との水素化時間に対する水素化効果を図８R>８に示す。図８において、ａはキャップ層を使用した場合、ｂはキャップ層を使用しない場合である。キャップ層を使用した場合のほうが水素化時間に対する水素化効果が高くなっていることが判る。プラズマ窒化物を使用した薄膜トランジスタにおける水素化を４５０℃で３０分間施した際に、キャップ層を使用した場合と、使用していない場合との薄膜トランジスタのゲート電圧−ドレイン電流（Vgs-Ids)の特性曲線を図７に示す。図７において、ａはキャップ層を使用した場合、ｂはキャップ層を使用しない場合である。キャップ層を使用した場合にはキャップ層を使用しない場合に比べてさらに良い水素化効果が現れることが判る。
【００２１】
【発明の効果】プラズマ窒化物を使用した水素化工程時に、水素拡散係数の低いキャップ層を使用して水素化熱処理を行うことにより、水素化工程の熱処理時に外部へ拡散されて抜けていく水素の量が減少し、水素化効果が増大する。これにより、順方向ゲート電圧が印加される時にターンオン電流が増加し、逆方向ゲート電圧が印加される時にターンオフ電流が減少し、サブスレショルドスロープが大きくなり、スレショルド電圧が低くなり、キャリア移動度が大きくなる効果がある。
【図面の簡単な説明】
【図１】従来技術による薄膜トランジスタの熱処理工程を示す断面図である。
【図２】本発明による薄膜トランジスタの熱処理工程を示す断面図である。
【図３】従来技術によるＭＯＳＦＥＴの熱処理工程を示す断面図である。
【図４】本発明によるＭＯＳＦＥＴの熱処理工程を示す断面図である。
【図５】従来技術による工程と水素濃度分布の変化を示す特性図である。
【図６】本発明による工程と水素濃度分布の変化を示す特性図である。
【図７】キャップ層を使用した場合と使用しない場合との薄膜トランジスタのVgs-Idsの特性曲線の比較グラフである。
【図８】キャップ層を使用した場合と使用しない場合との工程と水素化効果の変化を比較して示す特性図である。
【符号の説明】
１ 基板
２ 酸化物層
３ ソース
４ ドレイン
５ 活性層
６ ゲート絶縁層
７ ゲート
８ ソース電極
９ ドレイン電極
１０ 絶縁層
１１ プラズマ窒化物層
１２ キャップ層
２１ 基板
２２ ソース
２３ ドレイン
２４ 酸化物層
２５ ゲート
２６ ソース電極
２７ ドレイン電極
２８ 絶縁層
２９ プラズマ窒化物
３０ キャップ層
【特許請求の範囲】
【請求項１】 基板上に、ソースとドレインおよび前記ソースと前記ドレインの間に通電用のチャネルを形成する活性層、前記活性層を電気的に絶縁するゲート絶縁層、前記ゲート絶縁層上に形成されるゲート、各トランジスタ素子間を絶縁する絶縁層、および、前記ソースと前記ドレインにそれぞれ電極を形成する第１工程と、前記第１工程で形成された層の上面にプラズマ窒化物層を形成する第２工程と、前記第２工程で形成された前記プラズマ窒化物層の上面にキャップ層を形成する第３工程と、前記第３工程により前記キャップ層の形成されたトランジスタに前記第２工程によって形成された前記プラズマ窒化物層から発生する水素が拡散されて入るように熱処理する第４工程と、を含むことを特徴とする半導体素子の製造方法。
【請求項２】 前記キャップ層を水素拡散係数の小さい物質で形成することを特徴とする請求項１項記載の半導体素子の製造方法。
【請求項３】 前記キャップ層を耐熱性の金属で形成することを特徴とする請求項２項記載の半導体素子の製造方法。
【請求項４】 前記キャップ層をａ−Ｓｉ：Ｈで形成することを特徴とする請求項２項記載の半導体素子の製造方法。
【請求項１】 基板上に、ソースとドレインおよび前記ソースと前記ドレインの間に通電用のチャネルを形成する活性層、前記活性層を電気的に絶縁するゲート絶縁層、前記ゲート絶縁層上に形成されるゲート、各トランジスタ素子間を絶縁する絶縁層、および、前記ソースと前記ドレインにそれぞれ電極を形成する第１工程と、前記第１工程で形成された層の上面にプラズマ窒化物層を形成する第２工程と、前記第２工程で形成された前記プラズマ窒化物層の上面にキャップ層を形成する第３工程と、前記第３工程により前記キャップ層の形成されたトランジスタに前記第２工程によって形成された前記プラズマ窒化物層から発生する水素が拡散されて入るように熱処理する第４工程と、を含むことを特徴とする半導体素子の製造方法。
【請求項２】 前記キャップ層を水素拡散係数の小さい物質で形成することを特徴とする請求項１項記載の半導体素子の製造方法。
【請求項３】 前記キャップ層を耐熱性の金属で形成することを特徴とする請求項２項記載の半導体素子の製造方法。
【請求項４】 前記キャップ層をａ−Ｓｉ：Ｈで形成することを特徴とする請求項２項記載の半導体素子の製造方法。
【図１】
【図２】
【図４】
【図３】
【図５】
【図６】
【図７】
【図８】
【図２】
【図４】
【図３】
【図５】
【図６】
【図７】
【図８】
【公開番号】特開平７−２１１９２１
【公開日】平成７年（１９９５）８月１１日
【国際特許分類】
【出願番号】特願平６−３２７３６７
【出願日】平成６年（１９９４）１２月２８日
【出願人】（３９００１９８３９）三星電子株式会社 (8,520)
【公開日】平成７年（１９９５）８月１１日
【国際特許分類】
【出願日】平成６年（１９９４）１２月２８日
【出願人】（３９００１９８３９）三星電子株式会社 (8,520)
[ Back to top ]