半導体装置およびその製造方法
【課題】半導体チップがフリップチップ実装された半導体装置において、十分なバンプ接合強度と良好な高周波特性を実現する。
【解決手段】半導体装置（４０）は、実装基板（４１）と、前記実装基板に導体バンプ（４３Ａ、４３Ｂ）を介して実装される半導体チップ（５０）とを含み、前記導体バンプは、前記半導体チップと接合される内側部分（４２ａ）と、前記内側部分を覆う外側部分（４２ｂ）とを有し、前記内側部分はＣｕ又はＡｌであり、前記外側部分は、前記内側部分よりも硬度の高い導電材料、たとえばＣｕ合金めっき膜又はＡｇ合金めっき膜である。
【解決手段】半導体装置（４０）は、実装基板（４１）と、前記実装基板に導体バンプ（４３Ａ、４３Ｂ）を介して実装される半導体チップ（５０）とを含み、前記導体バンプは、前記半導体チップと接合される内側部分（４２ａ）と、前記内側部分を覆う外側部分（４２ｂ）とを有し、前記内側部分はＣｕ又はＡｌであり、前記外側部分は、前記内側部分よりも硬度の高い導電材料、たとえばＣｕ合金めっき膜又はＡｇ合金めっき膜である。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、広くは半導体の技術分野に関し、特に、半導体チップをパッケージ基板に実装した半導体装置とその製造方法に関する。
【背景技術】
【０００２】
いわゆる高周波モジュールと呼ばれる高周波用途の半導体装置では、ＧａＡｓなどの化合物半導体チップが、モジュール基板などの実装基板にフリップチップ実装され、ＭＭＩＣ（monolithic microwave integrated circuit）を構成する。高周波用途の半導体装置の製造工程では、半導体チップ上に低抵抗のＡｕバンプを形成し、フリップチップ実装の際にＡｕバンプを、実装基板上の対応するＡｕ電極パッドに接合する（たとえば、特許文献１および２参照）。
【０００３】
チップ実装の際のＡｕバンプとＡｕ電極パッドの接合は、一般に、熱圧着や、接着剤を使った圧接、さらには超音波接合などにより行われる。熱圧着を行う場合には、３００℃〜４００℃の温度での熱処理が必要となる。従来は、高周波の半導体装置の実装基板にセラミック基板を用いていたので、熱圧着法を用いることができたが、最近では、低コスト化の要請に応じて、樹脂基板の使用へと移行しつつある。樹脂基板を使用する場合は、３００℃〜４００℃の温度での熱圧着を行うことはできない。
【０００４】
一方、接着剤を用いて半導体チップを実装基板に接合する場合は、熱処理は必要なく、実装基板の耐熱性に問題が生じることはない。しかし、接着剤でＡｕバンプとＡｕ電極パッドを接合した場合、導体同士は機械的に接触しているだけであり、衝撃や熱サイクルにより、抵抗の増大や断線などの問題が発生しやすい。
【０００５】
このような事情から、低温でＡｕバンプとＡｕ電極パッドを凝着できる超音波接合技術が重要になってきている。
【特許文献１】特開２００２−７６８３２号公報
【特許文献２】特開２００１−１２７１０２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
そこで、図１に示すように、超音波接合により、ＧａＡｓなどの化合物半導体チップ１１をモジュール基板１４に実装する場合を考える。半導体チップ１１の一方の面には、配線パターン１２ａを含む樹脂封止層１２が形成され、樹脂封止層１２で取り囲まれるバンプ用電極１２Ａ、１２Ｂ上に、Ａｕバンプ１３Ａ、１３Ｂが配置されている。樹脂封止層１２の表面は保護膜１７で覆われている。
【０００７】
一方、モジュール基板１４には、チップ側のＡｕバンプ１３Ａ、１３Ｂと対応する位置に、電極パッド１５Ａ、１５Ｂが設けられている。電極パッド１５Ａは、Ｃｕ電極パターン１５ａと、これを覆う無電解Ｎｉめっき膜１５ｂと、さらにＮｉ膜１５ｂを覆う無電解Ａｕめっき膜１５ｃで構成される。電極パッド１５Ｂも同様に、Ｃｕ電極パターン１５ｄ、無電解Ｎｉめっき膜１５ｆ、および無電解Ａｕめっき膜１５ｅで構成される。
【０００８】
超音波接合によってフリップチップ実装を行う場合、接合される金属部材が柔らかいほど、すなわち硬度が小さいほど、強固な接合が得られる。金（Ａｕ）材料の場合、バルクＡｕが最も柔らかく（ビッカース硬度２０〜６０）、電解Ａｕ（ビッカース硬度５０以上）、無電解Ａｕ（ビッカース硬度１００以上）の順で硬度が増す。
【０００９】
半導体チップ１１のＡｕバンプ１３Ａ、１３Ｂは、一般に電解めっきで形成される。超音波による固相接合で適切な摩擦を得るのに印加される荷重は５０ＭＰａ程度であるが、電解Ａｕめっき材料では、信頼性を確保するために十分な接合強度（引張強度）を得るのが困難である。そこで、Ａｕバンプ１３Ａ、１３Ｂを、電解めっきではなく、より硬度の小さい（柔らかい）バルクＡｕで形成して、接合強度を高めることが考えられる。
【００１０】
しかし、たとえば４０μｍ径のバルクＡｕバンプ１３Ａ、１３Ｂが、２００μｍ程度の間隔で配置される実装構造を考えると、モジュール基板１４への超音波接合の際に、柔らかいＡｕスタッドバンプ１３Ａ、１３Ｂが潰れて変形し、バンプ幅が拡がってしまう。その場合、Ａｕバンプ１３Ａ、１３Ｂの変形に伴う表面形状や表面状態の劣化（バレル状の膨らみや表面荒れ）により、高周波伝送特性が劣化する。また、スタッドバンプ１３Ａ、１３Ｂの過剰な変形により半導体チップ１１とモジュール基板１４の間の距離を適正に維持できなくなり、熱膨張率のミスマッチに起因する応力が、バンプ１３Ａ、１３Ｂの接合界面に集中し、接合信頼性が低下する。
【００１１】
そこで、本発明は、半導体チップを実装基板上に超音波接合する際に、十分なバンプ接合強度と良好な高周波特性の双方を満足することのできる半導体装置の構成を提供することを課題とする。また、そのような半導体装置の製造方法の提供を課題とする。
【課題を解決するための手段】
【００１２】
上記課題を解決するために、本発明では接合バンプの本体を硬度の小さい導体で形成して接合強度を確保し、接合バンプの表面を本体部分よりも硬度の高い導体で被覆して、形状保持機能を高める。
【００１３】
より具体的には、第１の側面では、半導体装置は、実装基板と、前記実装基板に、導体バンプを介して実装される半導体チップとを含み、
前記導体バンプは、前記半導体チップと接合される内側部分と、前記内側部分を覆う外側部分とを有し、
前記内側部分はＣｕ又はＡｌであり、前記外側部分は、前記内側部分よりも硬度の高い導電材料であることを特徴とする。
【００１４】
好ましい実施例では、前記外側部分は、Ｃｕ合金、及び／又はＡｇ合金である。ひとつの構成例として、前記外側部分はめっき析出膜である。
【００１５】
第２の側面では、半導体装置の製造方法を提供する。この方法は、
実装基板上に、導電性皮膜で覆われたＣｕ又はＡｌのバンプを形成し、
前記バンプに半導体チップを超音波接合する、
工程を含み、前記導電性皮膜として、前記Ｃｕ又はＡｌよりも硬度が高い材料を選択することを特徴とする。
【００１６】
好ましい実施例では、前記バンプを、Ｃｕ合金又はＡｇ合金のめっき皮膜で覆された前記Ｃｕ又はＡｌの線材を用いて形成する。
【００１７】
また別の例では、前記バンプは、前記実装基板上に前記Ｃｕ又はＡｌのスタッドを形成し、前記スタッド上に、Ｃｕ合金またはＡｇ合金のめっき膜を形成することによって形成する。
【発明の効果】
【００１８】
上記構成と製造方法により、半導体チップを実装基板上に超音波接合する際に、接合強度を保ちつつ、過度のバンプ変形による伝送損失の低下を防止し、接合の信頼性と高周波特性の双方を満足することができる。
【発明を実施するための最良の形態】
【００１９】
以下、添付図面を参照して、本発明の良好な実施形態を説明する。
<第１実施形態>
【００２０】
図２〜図７は、本発明の第１実施形態による半導体装置の製造工程を示す概略断面図である。
【００２１】
図２において、実装基板４１の基板電極４１Ａ、４１Ｂ上に、チップ搭載用の接合電極を形成する。より具体的には、ガラスエポキシなどの樹脂実装基板４１上に、基板電極４１Ａ、４１Ｂが配置されている。基板電極４１Ａ、４１Ｂの各々は、Ｃｕ配線パターン４１ａと、その表面に形成される膜厚３μｍのＮｉ膜４１ｂと、膜厚０．５μｍのＡｕ膜４１ｃで構成される。Ｎｉ膜４１ｂとＡｕ膜４１ｃは、たとえば、無電解めっき膜である。この基板電極４１Ａ、４１Ｂに、接合電極となるスタッドバンプを形成する。
【００２２】
図２の例では、直径３０μｍのＣｕワイヤ４２ａの表面を、膜厚２μｍのＣｕ合金めっき皮膜４２ｂで被覆した皮膜ワイヤ４２Ａ、４２Ｂをスタッドバンプの材料として用いるが、Ｃｕ合金めっき皮膜４２ｂの膜厚は、めっき条件を調整することで、１μｍ〜５μｍの範囲内で制御可能である。内側のＣｕワイヤ４２ａは、バルクＣｕであり、その硬度は、外側の皮膜４２ｂの硬度よりも小さい。内側のワイヤ４２ａは、バルクＣｕに代えて、Ａｌを用いてもよい。外側の皮膜４２ｂを、電解めっきで析出するＣｕ合金めっき膜に代えて、電解めっきで析出するＡｇ合金めっき膜としてもよいし、無電解めっきで析出される金属めっき膜等、内側のワイヤ４２ａよりも硬度が高い任意の導体皮膜材料を用いることができる。このような皮膜ワイヤ４２Ａ、４２Ｂを、ワイヤボンダで基板電極４１Ａ、４１Ｂ上に溶接する。
【００２３】
図３は、皮膜ワイヤ４２Ａ、４２Ｂを、実装基板４１の基板電極４１Ａ、４１Ｂにワイヤボンディングした状態を示す。ワイヤボンディングにより、基板電極４１Ａ、４１Ｂ上に、それぞれ径が４０μｍのスタッドバンプ４３Ａ、４３Ｂが形成される。なお、断面形状が一辺３０μｍのスクエア皮膜ワイヤ４２を用いた場合は、スタッドバンプ４３は一辺４０μｍのバンプとなる。こうして形成されたスタッドバンプ４３Ａ、４３Ｂが、半導体チップとの間の接合電極となる。
【００２４】
スタッドバンプ４３Ａ、４３Ｂの本体部分は、Ｃｕワイヤ４２ａを構成するバルクＣｕであり、その粒径は、５〜１０μｍ、ビッカース硬度は、４０〜７０である。一方、Ｃｕ合金めっき皮膜４２ｂは、より緻密な析出層であり、その粒径は、５μｍ以下、ビッカース硬度は、１５０以上である。
【００２５】
次に、図４に示すように、スタッドバンプ４３Ａ、４３Ｂの先端部分をレベリングしてＣｕワイヤ４２ａを露出する。レベリングは、切削或いは空潰しにより行う。空潰しの場合は、平坦なレベリング部材（不図示）を押圧する方法でもよいし、後述するように、実装される半導体チップを押圧することにより行ってもよい。
【００２６】
次に、図５に示すように、図示しないボンディングツールにより、半導体チップ５０を接着面が下になるように（フリップチップで）保持して、実装基板４１に対して位置合わせする。半導体チップ５０は、ＧａＡｓやＩｎＧａＡｓなどの化合物半導体チップ基板５１で構成されるＭＭＩＣであり、接合面（図５では下面）に樹脂封止層５２が形成されている。樹脂封止層５２には、多層の配線パターン５２Ａが形成されており、配線パターン５２Ａは、保護膜５３中で露出するパッド電極５３Ａ，５３Ｂに接続されている。パッド電極５３Ａ、５３Ｂは、たとえばＡｕ電極である。
【００２７】
次に、図６に示すように、半導体チップ５０のパッド電極５３Ａ、５３Ｂを、実装基板４１のスタッドバンプ４３Ａ、４３ＢのＣｕワイヤ４２ａの露出面に接触させて、超音波接合する。超音波接合では、図６の下方の矢印で示すように、半導体チップ５０を実装基板４１に対してたとえば５０ＭＰａの荷重で押圧する。この５０ＭＰａの荷重は、バルクＣｕワイヤ４２ａで構成されるスタッドバンプ本体と、Ａｕパッド電極５３Ａ、５３Ｂとの超音波接合において、最大接合強度が得られる荷重である。なお、前述したように、スタッドバンプ４３Ａ、４３Ｂの先端部のレベリングを、この荷重工程で行うことも可能である。
【００２８】
荷重をかけた状態で、ジグザグ矢印で示すように、半導体チップ５０に超音波を印加する。超音波の周波数はたとえば６０ｋＨｚ、最大振幅は２．５μｍである。荷重下での超音波振動により、半導体チップ５０のパッド電極５３Ａ、５３Ｂが、それぞれ対応するスタッドバンプ４３Ａ、４３Ｂに固相接合される。
【００２９】
次に、図７に示すように、任意で半導体チップ５０と実装基板４１の隙間にアンダーフィル材を充填し、例えば１５０℃の温度で硬化して、樹脂封止層５２を形成して、半導体装置４０が完成する。樹脂封止層５２は、半導体チップ５０とスタッドバンプ４３Ａ、４３Ｂとの間の接合強度をさらに補強する。
【００３０】
実施形態のように、バルクＣｕを主要材料とするスタッドバンプ４３Ａ、４３Ｂで接合することにより、これまで不安定であった、めっきバンプと基板電極との界面の接合強度（引張強度）を、１２ＭＰａから１５ＭＰａに増大することができる。
【００３１】
また、スタッドバンプ４３Ａ、４３Ｂ表面を覆うＣｕ合金めっき皮膜４２ｂにより、超音波接合時のバンプの潰れ過ぎを防止して、高周波伝搬損失を低減することができる。上述した実施形態のように、厚さ２μｍのＣｕ合金めっき皮膜４２ｂでバルクＣｕワイヤ４２ａを覆った場合、接合前のスタッドバンプ４３（図５参照）の径は４０μｍ、超音波接合後のスタッドバンプ４３（図７参照）の径は４７μｍ〜５０μｍとなり、１７．５％〜２５％の直径増加の範囲に抑えることができる。外側のＣｕ合金めっき皮膜４２ｂの膜厚を、２μｍ（接合前のバンプ径の５％）よりも厚く設定すると、バンプ径の増大比率はさらに小さく抑制できる。
【００３２】
これは、従来の電解Ａｕめっきバンプを用いた超音波接合と比較して、すぐれた伝搬損失抑制効果が得られることを意味する。従来のＡｕめっきバンプで、最適な接合強度を得るための加圧で超音波接合すると、接合後のバンプ径は、接合前と比較して３０％以上も拡がってしまう。また、めっき皮膜４２ｂのないバルク金属材料（バルクＡｕ、バルクＣｕ等）のみのバンプを形成すると、最適な接合強度を得るための荷重は低減されるが、その硬度の小ささ故に、荷重下での超音波振動による変形が著しく、バンプ径の拡がりは３２．５％にもなり、深刻な伝搬損失が生じる。
【００３３】
接合後のバンプ径が２５％を越えて増大すると、ミリ波帯域のモジュールでは、反射特性が−１０ｄＢ以上、損失が５ｄＢ以上となり、高周波特性が劣化する。これに対して、実施形態では、より硬度の小さい（接合強度の強い）バルクＣｕワイヤ４２ａを用いているにもかかわらず、外側にＣｕ合金めっき皮膜４２ｂを設けたので、最適な接合強度を得るための加圧振動下でも、バンプ形状が良好に維持される。
【００３４】
さらに、超音波接合後のスタッドバンプ４３で、最も直径の大きい部分が、最も直径の小さい部分の１．３倍以下となるように接合変形を抑制することで、反射特性の劣化を防止し、伝搬損失を５ｄＢよりも小さくすることができる。これを実現するのに、たとえば超音波の振動方向と直交するバンプ面のめっき皮膜４２ｂの厚さを、超音波の振動方向と平行なバンプ面のめっき皮膜４２ｂの厚さよりも大きく設定する等が考えられる。
【００３５】
このようにして作製された半導体装置４０の信頼性を確認するために、−５５℃から１５０℃の間で熱サイクル試験を行った。その結果、３０００サイクルを越えてもなお、各バンプ４３と導体パターン（チップ側および基板側）との間のコンタクト抵抗の上昇は１０％以下であり、十分な接続信頼性が得られることが確認された。
【００３６】
変形例として、外側の導体皮膜４２ｂを、膜厚５μｍのＣｕ合金またはＡｇ合金のめっき皮膜で構成する。すなわち、膜厚５μｍの導体皮膜で覆われたワイヤ（バルクＣｕ又はバルクＡｌの線材）を、基板電極４１Ａおよび４１Ｂ上にワイヤボンディングして、平均径が４０μｍのスタッドバンプを形成し、図５のようにレベリングして、図６のように半導体チップを超音波接合した。超音波接合により得られた界面接合強度は１５ＭＰａ、接合後のバンプ径は４５μｍ〜４７μｍとなり、バンプ径の増加率は１７．５％以下に抑制された。この例によっても、実施形態の構成および方法により、十分な接合強度と、高周波損失の抑制の両方が実現されることがわかる。
<第２実施形態>
【００３７】
図８および図９は、本発明の第２実施形態の半導体装置の製造工程図である。第１実施形態では、あらかじめ硬度の大きい導体で皮膜（Ｃｕ合金めっき皮膜等）されたバルクワイヤを用いたが、第２実施形態では、スタッド形成後に、表面皮膜を形成する。
【００３８】
図８において、実装基板４１上の基板電極４１Ａ、４１Ｂ上に、Ｃｕ線材をワイヤボンディングしてバルクＣｕスタッド６２ａを形成する。基板電極４１Ａ、４１Ｂの各々は、第１実施形態と同様に、配線パターン４１ａを無電解Ｎｉめっき膜４１ｂと無電解Ａｕめっき膜４１ｃで被覆したものである。Ｃｕ線材に代えて、バルク金属材料であるＡｌ線材を用いてスタッド６２ａを形成してもよい。
【００３９】
次に、図９において、実装基板４１を、基板電極４１のＡｕ膜４１ｃの高さに達する膜厚のめっきレジスト（不図示）で覆い、電解めっきによりスタッド６２ａの表面に、Ｃｕ合金皮膜またはＡｇ合金被膜６２ｂを形成して、スタッドバンプ６３Ａ、６３Ｂを形成する。導体皮膜６２ｂは、Ａｇ合金めっき皮膜やＣｕ合金めっき皮膜に代えて、電解めっきや無電解めっきにより、スタッド６２ａよりも硬度の大きな任意の導体皮膜を形成してもよい。この場合、導体皮膜６２ａの硬度は、超音波接合後のスタッドバンプ４３Ａ、４３Ｂの最大径が、最少径の１．３倍以内となるように選択されるのが望ましい。
【００４０】
この後、図４のようにスタッドバンプ４３Ａ、４３Ｂの先端部分をレベリングし、図５および図６に示すように、フリップ状態で保持された半導体チップ５０の電極パッド５３Ａ、５３Ｂを対応するスタッドバンプ６３Ａ、６３Ｂに超音波接合し、図７のようにアンダーフィル材を充填して半導体装置４０を完成する。
【００４１】
この方法によっても、従来のＡｕめっきバンプと比較して、界面接合強度が２５％以上向上し、超音波接合後のバンプ径太りを２５％以下に抑制することができる。
【００４２】
以上、第１実施形態、第２実施形態を例示にとって述べたように、超音波接合後のスタッドバンプの平均径の５％〜１１％の膜厚で、バンプ本体（内側部分）よりも硬度の大きい外側導体皮膜を配置することによって、接合の信頼性も、高周波動作の信頼性も向上する。特に、超音波接合によるバンプ径太りが２５％以下に抑制された半導体装置４０は、７６ＧＨｚ帯のミリ波信号や、マイクロ波帯域の高周波信号の伝送に好適である。
【００４３】
実施形態では、バルクＣｕ又はバルクＡｌで構成されるバンプ本体（内側部分）に対して、より硬度の高い外側皮膜を一層だけ配置したが、たとえば、Ｃｕ合金めっき膜とＡｇ合金めっき膜の２層で、外側皮膜（４２ｂ、６２ｂ）を構成してもよい。この場合も接合強度とバンプ形状維持の効果が良好に得られる。
【００４４】
最後に、以上の説明に関して、以下の付記を開示する。
【図面の簡単な説明】
【００４５】
【図１】本発明に至る過程で考えられる半導体チップの超音波接合を示す概略断面図である。
【図２】本発明の第１実施形態による半導体装置の製造工程図（その１）である。
【図３】本発明の第１実施形態による半導体装置の製造工程図（その２）である。
【図４】本発明の第１実施形態による半導体装置の製造工程図（その３）である。
【図５】本発明の第１実施形態による半導体装置の製造工程図（その４）である。
【図６】本発明の第１実施形態による半導体装置の製造工程図（その５）である。
【図７】本発明の第１実施形態による半導体装置の製造工程図（その６）である。
【図８】本発明の第２実施形態による半導体装置の製造工程図（その１）である。
【図９】本発明の第２実施形態による半導体装置の製造工程図（その２）である。
【符号の説明】
【００４６】
４０ 半導体装置
４１ 実装基板
４１Ａ、４１Ｂ 基板電極
４１ａ 配線パターン
４１ｂ Ｎｉ膜
４１ｃ Ａｕ膜
４２Ａ、４２Ｂ 皮膜ワイヤ
４２ａ 内側ワイヤ（バルクＣｕワイヤ）
４２ｂ、６２ｂ Ｃｕ合金めっき皮膜（外側の導体皮膜）
４３Ａ、４３Ｂ、６３Ａ、６３Ｂ スタッドバンプ
５０ 半導体チップ
５１ 半導体チップ基板
５２ 樹脂封止層
５３Ａ、５３Ｂ チップ側パッド電極
６２ａ スタッド
【技術分野】
【０００１】
本発明は、広くは半導体の技術分野に関し、特に、半導体チップをパッケージ基板に実装した半導体装置とその製造方法に関する。
【背景技術】
【０００２】
いわゆる高周波モジュールと呼ばれる高周波用途の半導体装置では、ＧａＡｓなどの化合物半導体チップが、モジュール基板などの実装基板にフリップチップ実装され、ＭＭＩＣ（monolithic microwave integrated circuit）を構成する。高周波用途の半導体装置の製造工程では、半導体チップ上に低抵抗のＡｕバンプを形成し、フリップチップ実装の際にＡｕバンプを、実装基板上の対応するＡｕ電極パッドに接合する（たとえば、特許文献１および２参照）。
【０００３】
チップ実装の際のＡｕバンプとＡｕ電極パッドの接合は、一般に、熱圧着や、接着剤を使った圧接、さらには超音波接合などにより行われる。熱圧着を行う場合には、３００℃〜４００℃の温度での熱処理が必要となる。従来は、高周波の半導体装置の実装基板にセラミック基板を用いていたので、熱圧着法を用いることができたが、最近では、低コスト化の要請に応じて、樹脂基板の使用へと移行しつつある。樹脂基板を使用する場合は、３００℃〜４００℃の温度での熱圧着を行うことはできない。
【０００４】
一方、接着剤を用いて半導体チップを実装基板に接合する場合は、熱処理は必要なく、実装基板の耐熱性に問題が生じることはない。しかし、接着剤でＡｕバンプとＡｕ電極パッドを接合した場合、導体同士は機械的に接触しているだけであり、衝撃や熱サイクルにより、抵抗の増大や断線などの問題が発生しやすい。
【０００５】
このような事情から、低温でＡｕバンプとＡｕ電極パッドを凝着できる超音波接合技術が重要になってきている。
【特許文献１】特開２００２−７６８３２号公報
【特許文献２】特開２００１−１２７１０２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
そこで、図１に示すように、超音波接合により、ＧａＡｓなどの化合物半導体チップ１１をモジュール基板１４に実装する場合を考える。半導体チップ１１の一方の面には、配線パターン１２ａを含む樹脂封止層１２が形成され、樹脂封止層１２で取り囲まれるバンプ用電極１２Ａ、１２Ｂ上に、Ａｕバンプ１３Ａ、１３Ｂが配置されている。樹脂封止層１２の表面は保護膜１７で覆われている。
【０００７】
一方、モジュール基板１４には、チップ側のＡｕバンプ１３Ａ、１３Ｂと対応する位置に、電極パッド１５Ａ、１５Ｂが設けられている。電極パッド１５Ａは、Ｃｕ電極パターン１５ａと、これを覆う無電解Ｎｉめっき膜１５ｂと、さらにＮｉ膜１５ｂを覆う無電解Ａｕめっき膜１５ｃで構成される。電極パッド１５Ｂも同様に、Ｃｕ電極パターン１５ｄ、無電解Ｎｉめっき膜１５ｆ、および無電解Ａｕめっき膜１５ｅで構成される。
【０００８】
超音波接合によってフリップチップ実装を行う場合、接合される金属部材が柔らかいほど、すなわち硬度が小さいほど、強固な接合が得られる。金（Ａｕ）材料の場合、バルクＡｕが最も柔らかく（ビッカース硬度２０〜６０）、電解Ａｕ（ビッカース硬度５０以上）、無電解Ａｕ（ビッカース硬度１００以上）の順で硬度が増す。
【０００９】
半導体チップ１１のＡｕバンプ１３Ａ、１３Ｂは、一般に電解めっきで形成される。超音波による固相接合で適切な摩擦を得るのに印加される荷重は５０ＭＰａ程度であるが、電解Ａｕめっき材料では、信頼性を確保するために十分な接合強度（引張強度）を得るのが困難である。そこで、Ａｕバンプ１３Ａ、１３Ｂを、電解めっきではなく、より硬度の小さい（柔らかい）バルクＡｕで形成して、接合強度を高めることが考えられる。
【００１０】
しかし、たとえば４０μｍ径のバルクＡｕバンプ１３Ａ、１３Ｂが、２００μｍ程度の間隔で配置される実装構造を考えると、モジュール基板１４への超音波接合の際に、柔らかいＡｕスタッドバンプ１３Ａ、１３Ｂが潰れて変形し、バンプ幅が拡がってしまう。その場合、Ａｕバンプ１３Ａ、１３Ｂの変形に伴う表面形状や表面状態の劣化（バレル状の膨らみや表面荒れ）により、高周波伝送特性が劣化する。また、スタッドバンプ１３Ａ、１３Ｂの過剰な変形により半導体チップ１１とモジュール基板１４の間の距離を適正に維持できなくなり、熱膨張率のミスマッチに起因する応力が、バンプ１３Ａ、１３Ｂの接合界面に集中し、接合信頼性が低下する。
【００１１】
そこで、本発明は、半導体チップを実装基板上に超音波接合する際に、十分なバンプ接合強度と良好な高周波特性の双方を満足することのできる半導体装置の構成を提供することを課題とする。また、そのような半導体装置の製造方法の提供を課題とする。
【課題を解決するための手段】
【００１２】
上記課題を解決するために、本発明では接合バンプの本体を硬度の小さい導体で形成して接合強度を確保し、接合バンプの表面を本体部分よりも硬度の高い導体で被覆して、形状保持機能を高める。
【００１３】
より具体的には、第１の側面では、半導体装置は、実装基板と、前記実装基板に、導体バンプを介して実装される半導体チップとを含み、
前記導体バンプは、前記半導体チップと接合される内側部分と、前記内側部分を覆う外側部分とを有し、
前記内側部分はＣｕ又はＡｌであり、前記外側部分は、前記内側部分よりも硬度の高い導電材料であることを特徴とする。
【００１４】
好ましい実施例では、前記外側部分は、Ｃｕ合金、及び／又はＡｇ合金である。ひとつの構成例として、前記外側部分はめっき析出膜である。
【００１５】
第２の側面では、半導体装置の製造方法を提供する。この方法は、
実装基板上に、導電性皮膜で覆われたＣｕ又はＡｌのバンプを形成し、
前記バンプに半導体チップを超音波接合する、
工程を含み、前記導電性皮膜として、前記Ｃｕ又はＡｌよりも硬度が高い材料を選択することを特徴とする。
【００１６】
好ましい実施例では、前記バンプを、Ｃｕ合金又はＡｇ合金のめっき皮膜で覆された前記Ｃｕ又はＡｌの線材を用いて形成する。
【００１７】
また別の例では、前記バンプは、前記実装基板上に前記Ｃｕ又はＡｌのスタッドを形成し、前記スタッド上に、Ｃｕ合金またはＡｇ合金のめっき膜を形成することによって形成する。
【発明の効果】
【００１８】
上記構成と製造方法により、半導体チップを実装基板上に超音波接合する際に、接合強度を保ちつつ、過度のバンプ変形による伝送損失の低下を防止し、接合の信頼性と高周波特性の双方を満足することができる。
【発明を実施するための最良の形態】
【００１９】
以下、添付図面を参照して、本発明の良好な実施形態を説明する。
<第１実施形態>
【００２０】
図２〜図７は、本発明の第１実施形態による半導体装置の製造工程を示す概略断面図である。
【００２１】
図２において、実装基板４１の基板電極４１Ａ、４１Ｂ上に、チップ搭載用の接合電極を形成する。より具体的には、ガラスエポキシなどの樹脂実装基板４１上に、基板電極４１Ａ、４１Ｂが配置されている。基板電極４１Ａ、４１Ｂの各々は、Ｃｕ配線パターン４１ａと、その表面に形成される膜厚３μｍのＮｉ膜４１ｂと、膜厚０．５μｍのＡｕ膜４１ｃで構成される。Ｎｉ膜４１ｂとＡｕ膜４１ｃは、たとえば、無電解めっき膜である。この基板電極４１Ａ、４１Ｂに、接合電極となるスタッドバンプを形成する。
【００２２】
図２の例では、直径３０μｍのＣｕワイヤ４２ａの表面を、膜厚２μｍのＣｕ合金めっき皮膜４２ｂで被覆した皮膜ワイヤ４２Ａ、４２Ｂをスタッドバンプの材料として用いるが、Ｃｕ合金めっき皮膜４２ｂの膜厚は、めっき条件を調整することで、１μｍ〜５μｍの範囲内で制御可能である。内側のＣｕワイヤ４２ａは、バルクＣｕであり、その硬度は、外側の皮膜４２ｂの硬度よりも小さい。内側のワイヤ４２ａは、バルクＣｕに代えて、Ａｌを用いてもよい。外側の皮膜４２ｂを、電解めっきで析出するＣｕ合金めっき膜に代えて、電解めっきで析出するＡｇ合金めっき膜としてもよいし、無電解めっきで析出される金属めっき膜等、内側のワイヤ４２ａよりも硬度が高い任意の導体皮膜材料を用いることができる。このような皮膜ワイヤ４２Ａ、４２Ｂを、ワイヤボンダで基板電極４１Ａ、４１Ｂ上に溶接する。
【００２３】
図３は、皮膜ワイヤ４２Ａ、４２Ｂを、実装基板４１の基板電極４１Ａ、４１Ｂにワイヤボンディングした状態を示す。ワイヤボンディングにより、基板電極４１Ａ、４１Ｂ上に、それぞれ径が４０μｍのスタッドバンプ４３Ａ、４３Ｂが形成される。なお、断面形状が一辺３０μｍのスクエア皮膜ワイヤ４２を用いた場合は、スタッドバンプ４３は一辺４０μｍのバンプとなる。こうして形成されたスタッドバンプ４３Ａ、４３Ｂが、半導体チップとの間の接合電極となる。
【００２４】
スタッドバンプ４３Ａ、４３Ｂの本体部分は、Ｃｕワイヤ４２ａを構成するバルクＣｕであり、その粒径は、５〜１０μｍ、ビッカース硬度は、４０〜７０である。一方、Ｃｕ合金めっき皮膜４２ｂは、より緻密な析出層であり、その粒径は、５μｍ以下、ビッカース硬度は、１５０以上である。
【００２５】
次に、図４に示すように、スタッドバンプ４３Ａ、４３Ｂの先端部分をレベリングしてＣｕワイヤ４２ａを露出する。レベリングは、切削或いは空潰しにより行う。空潰しの場合は、平坦なレベリング部材（不図示）を押圧する方法でもよいし、後述するように、実装される半導体チップを押圧することにより行ってもよい。
【００２６】
次に、図５に示すように、図示しないボンディングツールにより、半導体チップ５０を接着面が下になるように（フリップチップで）保持して、実装基板４１に対して位置合わせする。半導体チップ５０は、ＧａＡｓやＩｎＧａＡｓなどの化合物半導体チップ基板５１で構成されるＭＭＩＣであり、接合面（図５では下面）に樹脂封止層５２が形成されている。樹脂封止層５２には、多層の配線パターン５２Ａが形成されており、配線パターン５２Ａは、保護膜５３中で露出するパッド電極５３Ａ，５３Ｂに接続されている。パッド電極５３Ａ、５３Ｂは、たとえばＡｕ電極である。
【００２７】
次に、図６に示すように、半導体チップ５０のパッド電極５３Ａ、５３Ｂを、実装基板４１のスタッドバンプ４３Ａ、４３ＢのＣｕワイヤ４２ａの露出面に接触させて、超音波接合する。超音波接合では、図６の下方の矢印で示すように、半導体チップ５０を実装基板４１に対してたとえば５０ＭＰａの荷重で押圧する。この５０ＭＰａの荷重は、バルクＣｕワイヤ４２ａで構成されるスタッドバンプ本体と、Ａｕパッド電極５３Ａ、５３Ｂとの超音波接合において、最大接合強度が得られる荷重である。なお、前述したように、スタッドバンプ４３Ａ、４３Ｂの先端部のレベリングを、この荷重工程で行うことも可能である。
【００２８】
荷重をかけた状態で、ジグザグ矢印で示すように、半導体チップ５０に超音波を印加する。超音波の周波数はたとえば６０ｋＨｚ、最大振幅は２．５μｍである。荷重下での超音波振動により、半導体チップ５０のパッド電極５３Ａ、５３Ｂが、それぞれ対応するスタッドバンプ４３Ａ、４３Ｂに固相接合される。
【００２９】
次に、図７に示すように、任意で半導体チップ５０と実装基板４１の隙間にアンダーフィル材を充填し、例えば１５０℃の温度で硬化して、樹脂封止層５２を形成して、半導体装置４０が完成する。樹脂封止層５２は、半導体チップ５０とスタッドバンプ４３Ａ、４３Ｂとの間の接合強度をさらに補強する。
【００３０】
実施形態のように、バルクＣｕを主要材料とするスタッドバンプ４３Ａ、４３Ｂで接合することにより、これまで不安定であった、めっきバンプと基板電極との界面の接合強度（引張強度）を、１２ＭＰａから１５ＭＰａに増大することができる。
【００３１】
また、スタッドバンプ４３Ａ、４３Ｂ表面を覆うＣｕ合金めっき皮膜４２ｂにより、超音波接合時のバンプの潰れ過ぎを防止して、高周波伝搬損失を低減することができる。上述した実施形態のように、厚さ２μｍのＣｕ合金めっき皮膜４２ｂでバルクＣｕワイヤ４２ａを覆った場合、接合前のスタッドバンプ４３（図５参照）の径は４０μｍ、超音波接合後のスタッドバンプ４３（図７参照）の径は４７μｍ〜５０μｍとなり、１７．５％〜２５％の直径増加の範囲に抑えることができる。外側のＣｕ合金めっき皮膜４２ｂの膜厚を、２μｍ（接合前のバンプ径の５％）よりも厚く設定すると、バンプ径の増大比率はさらに小さく抑制できる。
【００３２】
これは、従来の電解Ａｕめっきバンプを用いた超音波接合と比較して、すぐれた伝搬損失抑制効果が得られることを意味する。従来のＡｕめっきバンプで、最適な接合強度を得るための加圧で超音波接合すると、接合後のバンプ径は、接合前と比較して３０％以上も拡がってしまう。また、めっき皮膜４２ｂのないバルク金属材料（バルクＡｕ、バルクＣｕ等）のみのバンプを形成すると、最適な接合強度を得るための荷重は低減されるが、その硬度の小ささ故に、荷重下での超音波振動による変形が著しく、バンプ径の拡がりは３２．５％にもなり、深刻な伝搬損失が生じる。
【００３３】
接合後のバンプ径が２５％を越えて増大すると、ミリ波帯域のモジュールでは、反射特性が−１０ｄＢ以上、損失が５ｄＢ以上となり、高周波特性が劣化する。これに対して、実施形態では、より硬度の小さい（接合強度の強い）バルクＣｕワイヤ４２ａを用いているにもかかわらず、外側にＣｕ合金めっき皮膜４２ｂを設けたので、最適な接合強度を得るための加圧振動下でも、バンプ形状が良好に維持される。
【００３４】
さらに、超音波接合後のスタッドバンプ４３で、最も直径の大きい部分が、最も直径の小さい部分の１．３倍以下となるように接合変形を抑制することで、反射特性の劣化を防止し、伝搬損失を５ｄＢよりも小さくすることができる。これを実現するのに、たとえば超音波の振動方向と直交するバンプ面のめっき皮膜４２ｂの厚さを、超音波の振動方向と平行なバンプ面のめっき皮膜４２ｂの厚さよりも大きく設定する等が考えられる。
【００３５】
このようにして作製された半導体装置４０の信頼性を確認するために、−５５℃から１５０℃の間で熱サイクル試験を行った。その結果、３０００サイクルを越えてもなお、各バンプ４３と導体パターン（チップ側および基板側）との間のコンタクト抵抗の上昇は１０％以下であり、十分な接続信頼性が得られることが確認された。
【００３６】
変形例として、外側の導体皮膜４２ｂを、膜厚５μｍのＣｕ合金またはＡｇ合金のめっき皮膜で構成する。すなわち、膜厚５μｍの導体皮膜で覆われたワイヤ（バルクＣｕ又はバルクＡｌの線材）を、基板電極４１Ａおよび４１Ｂ上にワイヤボンディングして、平均径が４０μｍのスタッドバンプを形成し、図５のようにレベリングして、図６のように半導体チップを超音波接合した。超音波接合により得られた界面接合強度は１５ＭＰａ、接合後のバンプ径は４５μｍ〜４７μｍとなり、バンプ径の増加率は１７．５％以下に抑制された。この例によっても、実施形態の構成および方法により、十分な接合強度と、高周波損失の抑制の両方が実現されることがわかる。
<第２実施形態>
【００３７】
図８および図９は、本発明の第２実施形態の半導体装置の製造工程図である。第１実施形態では、あらかじめ硬度の大きい導体で皮膜（Ｃｕ合金めっき皮膜等）されたバルクワイヤを用いたが、第２実施形態では、スタッド形成後に、表面皮膜を形成する。
【００３８】
図８において、実装基板４１上の基板電極４１Ａ、４１Ｂ上に、Ｃｕ線材をワイヤボンディングしてバルクＣｕスタッド６２ａを形成する。基板電極４１Ａ、４１Ｂの各々は、第１実施形態と同様に、配線パターン４１ａを無電解Ｎｉめっき膜４１ｂと無電解Ａｕめっき膜４１ｃで被覆したものである。Ｃｕ線材に代えて、バルク金属材料であるＡｌ線材を用いてスタッド６２ａを形成してもよい。
【００３９】
次に、図９において、実装基板４１を、基板電極４１のＡｕ膜４１ｃの高さに達する膜厚のめっきレジスト（不図示）で覆い、電解めっきによりスタッド６２ａの表面に、Ｃｕ合金皮膜またはＡｇ合金被膜６２ｂを形成して、スタッドバンプ６３Ａ、６３Ｂを形成する。導体皮膜６２ｂは、Ａｇ合金めっき皮膜やＣｕ合金めっき皮膜に代えて、電解めっきや無電解めっきにより、スタッド６２ａよりも硬度の大きな任意の導体皮膜を形成してもよい。この場合、導体皮膜６２ａの硬度は、超音波接合後のスタッドバンプ４３Ａ、４３Ｂの最大径が、最少径の１．３倍以内となるように選択されるのが望ましい。
【００４０】
この後、図４のようにスタッドバンプ４３Ａ、４３Ｂの先端部分をレベリングし、図５および図６に示すように、フリップ状態で保持された半導体チップ５０の電極パッド５３Ａ、５３Ｂを対応するスタッドバンプ６３Ａ、６３Ｂに超音波接合し、図７のようにアンダーフィル材を充填して半導体装置４０を完成する。
【００４１】
この方法によっても、従来のＡｕめっきバンプと比較して、界面接合強度が２５％以上向上し、超音波接合後のバンプ径太りを２５％以下に抑制することができる。
【００４２】
以上、第１実施形態、第２実施形態を例示にとって述べたように、超音波接合後のスタッドバンプの平均径の５％〜１１％の膜厚で、バンプ本体（内側部分）よりも硬度の大きい外側導体皮膜を配置することによって、接合の信頼性も、高周波動作の信頼性も向上する。特に、超音波接合によるバンプ径太りが２５％以下に抑制された半導体装置４０は、７６ＧＨｚ帯のミリ波信号や、マイクロ波帯域の高周波信号の伝送に好適である。
【００４３】
実施形態では、バルクＣｕ又はバルクＡｌで構成されるバンプ本体（内側部分）に対して、より硬度の高い外側皮膜を一層だけ配置したが、たとえば、Ｃｕ合金めっき膜とＡｇ合金めっき膜の２層で、外側皮膜（４２ｂ、６２ｂ）を構成してもよい。この場合も接合強度とバンプ形状維持の効果が良好に得られる。
【００４４】
最後に、以上の説明に関して、以下の付記を開示する。
【図面の簡単な説明】
【００４５】
【図１】本発明に至る過程で考えられる半導体チップの超音波接合を示す概略断面図である。
【図２】本発明の第１実施形態による半導体装置の製造工程図（その１）である。
【図３】本発明の第１実施形態による半導体装置の製造工程図（その２）である。
【図４】本発明の第１実施形態による半導体装置の製造工程図（その３）である。
【図５】本発明の第１実施形態による半導体装置の製造工程図（その４）である。
【図６】本発明の第１実施形態による半導体装置の製造工程図（その５）である。
【図７】本発明の第１実施形態による半導体装置の製造工程図（その６）である。
【図８】本発明の第２実施形態による半導体装置の製造工程図（その１）である。
【図９】本発明の第２実施形態による半導体装置の製造工程図（その２）である。
【符号の説明】
【００４６】
４０ 半導体装置
４１ 実装基板
４１Ａ、４１Ｂ 基板電極
４１ａ 配線パターン
４１ｂ Ｎｉ膜
４１ｃ Ａｕ膜
４２Ａ、４２Ｂ 皮膜ワイヤ
４２ａ 内側ワイヤ（バルクＣｕワイヤ）
４２ｂ、６２ｂ Ｃｕ合金めっき皮膜（外側の導体皮膜）
４３Ａ、４３Ｂ、６３Ａ、６３Ｂ スタッドバンプ
５０ 半導体チップ
５１ 半導体チップ基板
５２ 樹脂封止層
５３Ａ、５３Ｂ チップ側パッド電極
６２ａ スタッド
【特許請求の範囲】
【請求項１】
実装基板と、
前記実装基板に、導体バンプを介して実装される半導体チップと
を含む半導体装置において、
前記導体バンプは、前記半導体チップと接合される内側部分と、前記内側部分を覆う外側部分とを有し、
前記内側部分はＣｕ又はＡｌであり、前記外側部分は、前記内側部分よりも硬度の高い導電材料であることを特徴とする半導体装置。
【請求項２】
前記外側部分は、Ｃｕ合金、及び／又はＡｇ合金であることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記外側部分はめっき析出膜であることを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
実装基板上に、導電性皮膜で覆われたＣｕ又はＡｌのバンプを形成し、
前記バンプに半導体チップを超音波接合する、
工程を含み、前記導電性皮膜として、前記Ｃｕ又はＡｌよりも硬度が高い材料を選択することを特徴とする半導体装置の製造方法。
【請求項５】
前記バンプは、Ｃｕ合金又はＡｇ合金のめっき皮膜で覆われた前記Ｃｕ又はＡｌの線材を用いて形成されることを特徴とする請求項４に記載の半導体装置の製造方法。
【請求項６】
前記バンプは、前記実装基板上に前記Ｃｕ又はＡｌのスタッドを形成し、前記スタッド上に、Ｃｕ合金またはＡｇ合金のめっき膜を形成することによって形成されることを特徴とする請求項４又は５に記載の半導体装置の製造方法。
【請求項１】
実装基板と、
前記実装基板に、導体バンプを介して実装される半導体チップと
を含む半導体装置において、
前記導体バンプは、前記半導体チップと接合される内側部分と、前記内側部分を覆う外側部分とを有し、
前記内側部分はＣｕ又はＡｌであり、前記外側部分は、前記内側部分よりも硬度の高い導電材料であることを特徴とする半導体装置。
【請求項２】
前記外側部分は、Ｃｕ合金、及び／又はＡｇ合金であることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記外側部分はめっき析出膜であることを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
実装基板上に、導電性皮膜で覆われたＣｕ又はＡｌのバンプを形成し、
前記バンプに半導体チップを超音波接合する、
工程を含み、前記導電性皮膜として、前記Ｃｕ又はＡｌよりも硬度が高い材料を選択することを特徴とする半導体装置の製造方法。
【請求項５】
前記バンプは、Ｃｕ合金又はＡｇ合金のめっき皮膜で覆われた前記Ｃｕ又はＡｌの線材を用いて形成されることを特徴とする請求項４に記載の半導体装置の製造方法。
【請求項６】
前記バンプは、前記実装基板上に前記Ｃｕ又はＡｌのスタッドを形成し、前記スタッド上に、Ｃｕ合金またはＡｇ合金のめっき膜を形成することによって形成されることを特徴とする請求項４又は５に記載の半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２００９−４３７８１（Ｐ２００９−４３７８１Ａ）
【公開日】平成２１年２月２６日（２００９．２．２６）
【国際特許分類】
【出願番号】特願２００７−２０４３７５（Ｐ２００７−２０４３７５）
【出願日】平成１９年８月６日（２００７．８．６）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
【公開日】平成２１年２月２６日（２００９．２．２６）
【国際特許分類】
【出願日】平成１９年８月６日（２００７．８．６）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
[ Back to top ]