半導体装置の製造方法及び半導体装置
【課題】半導体素子と基板との接合強度のばらつきを抑制し、得られる製品の歩留まりを向上させる。
【解決手段】半導体素子１と、少なくとも表面の主元素をＣｕとする基板２と、前記半導体素子より小さな形状のＺｎＡｌ共晶はんだチップ３’と、をそれぞれ準備する工程と、前記半導体素子と前記基板とをそれぞれの接合面が対向するように配置して、これら基板と半導体素子との間に前記ＺｎＡｌ共晶はんだチップを挟む工程と、前記基板と前記半導体素子との間に挟んだ前記ＺｎＡｌ共晶はんだチップに荷重３１をかけながら昇温して、前記ＺｎＡｌ共晶はんだチップを融解させてＺｎＡｌはんだ層３を形成する工程と、前記ＺｎＡｌはんだ層に荷重をかけながら降温する工程と、を備える。
【解決手段】半導体素子１と、少なくとも表面の主元素をＣｕとする基板２と、前記半導体素子より小さな形状のＺｎＡｌ共晶はんだチップ３’と、をそれぞれ準備する工程と、前記半導体素子と前記基板とをそれぞれの接合面が対向するように配置して、これら基板と半導体素子との間に前記ＺｎＡｌ共晶はんだチップを挟む工程と、前記基板と前記半導体素子との間に挟んだ前記ＺｎＡｌ共晶はんだチップに荷重３１をかけながら昇温して、前記ＺｎＡｌ共晶はんだチップを融解させてＺｎＡｌはんだ層３を形成する工程と、前記ＺｎＡｌはんだ層に荷重をかけながら降温する工程と、を備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子と基板とを亜鉛アルミニウム系接合材で接合する半導体装置の製造方法及びこれにより得られる半導体装置に関するものである。
【背景技術】
【０００２】
炭化珪素（ＳｉＣ）やチッ化ガリウム（ＧａＮ）、ダイヤモンド（Ｃ）等のワイドバンドギャップ半導体は、高い動作電圧で大電流を扱うことが可能であるため、はんだによる接合部分に対しても高い耐熱性が要求される。このため、パワー半導体装置などの高温動作デバイスの接合材として、亜鉛アルミニウム系ＺｎＡｌ共晶はんだが提案されている（特許文献１）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−１２５７５３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、本願発明者らが上記特許文献１に開示された接合方法でパワー半導体素子と基板との接合を試みたところ、接合強度が大きくばらつくことが確認された。
【０００５】
本発明の目的は、半導体素子と基板との接合強度のばらつきを抑制し、得られる製品の歩留まりを向上させることである。
【課題を解決するための手段】
【０００６】
本発明は、半導体素子と表面の主元素をＣｕとする基板との間に挟んだＺｎＡｌ共晶はんだに荷重をかけながら昇温して融解させたのち、荷重をかけながら降温することによって、上記目的を達成する。
【発明の効果】
【０００７】
本発明によれば、ＺｎＡｌ共晶相組織がＺｎＡｌ共析相組織へと変化し、ＺｎＡｌはんだ層はＺｎＡｌ共晶相が少なく、Ｚｎ相及びＺｎＡｌ共析相が多い組織になる。これにより、相界面における応力差が抑制され、その結果、接合強度のばらつきが抑制され、得られる製品の歩留まりが向上する。
【図面の簡単な説明】
【０００８】
【図１】本発明の一実施の形態に係る半導体装置を示す断面図である。
【図２】図１の半導体装置の製造方法を説明するための断面図である。
【図３】特許文献１に記載の方法で作製した半導体装置の断面の走査電子顕微鏡写真である。
【図４】図２の半導体装置の製造方法で作成した半導体装置の断面の走査電子顕微鏡写真である。
【図５】図２の半導体装置の製造方法で作成した半導体装置のシェア強度の温度特性を示すグラフである。
【発明を実施するための形態】
【０００９】
本発明の一実施の形態に係る半導体装置の構造を、図１の断面図を参照して説明する。図１に示す半導体素子１／ＺｎＡｌはんだ層３／基板２の構造を本例の半導体装置と称する。なお、図１および図２は、本発明の理解を容易にするために模式的に示した図面であって、厚さと平面寸法との関係や各層の厚さの比率などは誇張して記載している個所もある。
【００１０】
また、以下の説明においては、半導体素子としてＳｉＣパワー素子を使用し、基板としてＳｉＮセラミック板の両面にＣｕ板を貼り付けた基板を使用した場合を例にして本発明を具体的に説明するが、これは一例であって、半導体素子としてはＧａＮ素子、ダイヤモンド素子、ＺｎＯ素子等の他のワイドバンドギャップ半導体素子や高温用途を目的としたＳｉ半導体素子（ＳＯＩ素子やセンサ素子）でも等しく適用できる。また、基板がＳｉＮセラミック板に貼り付けたＣｕに限られず、他の種類のセラミック基板に貼り付けたＣｕ基板でもよいし、他の種類のセラミック基板（Ａｌ２Ｏ３やＡｌＮなど）や絶縁体に貼り付けたＣｕ以外の金属基板（ＡｌやＣｕＭｏなど）でもよく、さらには、ＣｕまたはＣｕ以外の金属単体（セラミック板や絶縁板なし）からなる単純な金属板でもよい。
【００１１】
符号１は炭化珪素（ＳｉＣ）パワー半導体素子であって、裏面にはオーミックコンタクト１１が形成され、オーミックコンタクト１１の表面には、はんだの濡れ性の改善、はんだの侵入の防止、付着力の向上などを目的として実装電極１２が被覆されている。実装電極１２は、たとえばＴｉ／Ｎｉ／Ａｇ積層蒸着膜（Ｔｉがオーミックコンタクト１１に接触し、Ａｇが最表面となる層構造）を挙げることができる。
【００１２】
符号２は基板である。本例の基板２は、ＳｉＮセラミック板２０の少なくとも片面にＣｕやＡｌ等の金属板２１をロウ付け等で貼り付けた構造とされている。金属板２１の表面は、はんだに対して濡れ性、接着性、バリヤ性を備えた金属、たとえば、ＮｉやＰｔ、Ｐｄかこれらを含む金属膜２２で覆われている。さらに金属膜２２の表面には、厚さ２０ｎｍ〜２００ｎｍのＣｕを主要元素とするＣｕ系金属膜２３が被膜形成されている。
【００１３】
前記半導体素子１と基板２との間には、ＺｎＡｌはんだ層３が挟持されている。本例のＺｎＡｌはんだ層３のＺｎとＡｌとの組成は、共晶組成（Ａｌ濃度＝５質量％）、あるいは、ほぼ共晶組成（Ａｌ濃度＝５±２質量％以内）であることが好ましい。また、ＺｎＡｌはんだ層３には、はんだ材の硬さ、接合時の濡れ性、融液の粘度を改善するために、Ｇｅ、Ｐその他の元素を微量（１質量％以下）含んでもよい。本発明の半導体装置では、ＺｎＡｌはんだ層３の厚さは特に限定されないが、実用上は概ね１００μｍ以下であることが好ましく、より好ましくは５０μｍ以下、最も好ましくは３０μｍ以下である。
【００１４】
本例のＺｎＡｌはんだ層３の組成は、共晶組成あるいはほぼ共晶組成であるにも拘わらず、その組織構造には共晶組織を全く含有しないか、含有していても２０％以下であるというのが本例に係るＺｎＡｌはんだ層３の構造的特徴である。この点については後述する。
【００１５】
次に、上記構造の半導体装置の製造方法を説明する。まず、以下の仕様の前駆材料Ａ〜Ｃを用意する。
【００１６】
前駆材料Ａは、上述した図１に示す炭化珪素（ＳｉＣ）製のパワー半導体素子１である。市販されている炭化珪素（ＳｉＣ）パワー半導体素子１は事実上ほとんど図１に示す構造であるから、これらを用いる限り本発明を実施するために特段の改変は必要としない。
【００１７】
前駆材料Ｂは、上述した図１に示す基板２である。基板２の表面に配設したＣｕは、融解したＺｎＡｌはんだのＺｎ成分と合金化しやすい性質がある。このため、融解したＺｎＡｌ共晶はんだが濡れ広がるのを促進して、リフロー時間の短縮化に貢献すると同時に、形成されたＺｎＡｌはんだ層３の厚さを薄化させる作用がある。なおこの基板２は広く市販されているから入手はいたって容易である。
【００１８】
前駆材料Ｃは、共晶組成（Ａｌ濃度＝５質量％）あるいはほぼ共晶組成（Ａｌ濃度＝５±２質量％以内）に調製されたチップ状のＺｎＡｌはんだチップ３’である。ＺｎＡｌはんだチップ３’の寸法は、上記半導体素子１のダイの寸法より小さくする。本例においては、ＺｎＡｌはんだチップ３’の厚さは好ましくは５０μｍ以下、より好ましくは３０μｍである。なお、ＺｎＡｌはんだチップ３’は接合前に大気に晒されているので自然酸化膜が当然表面に形成されている。しかし、本例においては、このようなＺｎＡｌはんだチップ３’であっても半導体装置を問題なく製作することができる。
【００１９】
前駆材料Ａ〜Ｃの準備ができたら、アセトンやイソプロピルアルコールなどの溶剤を用いて有機洗浄を行い、これら前駆材料の表面に付着している汚染物を除去する。
【００２０】
続いて、前駆材料Ａ〜Ｃを減圧リフロー装置に設置する。減圧リフロー装置は５ミリバール程度まで減圧できる排気能力を有し、純度９９．９９％以上の不活性ガス（窒素やアルゴンガス）が導入可能に構成されている。
【００２１】
図２は減圧リフロー装置の試料室（リフロー台３０が置かれているチャンバ）に設置された前駆材料Ａ〜Ｃを示す断面図であって、同図に示すように、リフロー台３０の上に基板２を置き、基板２の上の接合させるべき部位に照準させてＺｎＡｌはんだチップ３’と接合面を下に向けた半導体素子１を重ね合わせ、その上に荷重部材３１を置く。
【００２２】
ここで本例の半導体装置の製造に極めて重要なポイントがある。第１のポイントは、ＺｎＡｌはんだチップ３’の置き方である。ＺｎＡｌはんだチップ３’と半導体素子１とを重ね合わせた時、ＺｎＡｌはんだチップ３’が半導体素子１の外周よりはみ出さないように置くことが肝要である。ＺｎＡｌはんだチップ３’の寸法を半導体素子１の寸法より小さくして、半導体素子１の外周にはみ出さないように置いて荷重をかけつつ融解させると、ＺｎＡｌはんだ融液を包んでいるＺｎやＡｌの自然酸化膜の包皮が一瞬で粉砕し、融液と基板２および融液と半導体素子１との接合反応を短時間にかつ再現性よく起こさせることができる。また、出来上がったＺｎＡｌはんだ層３を薄くかつ厚さを一定に制御することができる。
【００２３】
第２のポイントは、静的荷重部材３１を使うことである。本例においては良好な接合を形成するために、はんだ融解時に半導体素子１に穏やかな圧力を加える。必要な荷重は、好ましくは０．１ｇ／ｃｍ２以上、より好ましくは０．３ｇ／ｃｍ２以上である。たとえば、４ｍｍ２の半導体素子１に対しては、好ましくは０．４ｇ以上、より好ましくは１．２ｇ以上の荷重を用いればよい。特に、０．３ｇ／ｃｍ２以上の荷重を適用した場合には、ＺｎＡｌはんだ層３の厚さが更に薄くなり、共晶相組織ができ難い性質を有する厚さである５０μｍ以下にすることができる。
【００２４】
上記準備ができたらリフロー工程を実行する。
はじめに減圧リフロー装置の試料室の排気を行う。試料室内の圧力が５ミリバール以下になったら、不活性ガスを導入する。この操作を数回行い、試料室内の空気を不活性ガスで置換する。これにより、試料室は不活性ガスで充満することになる。
【００２５】
そして、リフロー台３０または試料室全体を加熱して、上記前駆材料群Ａ〜Ｃの温度を概ね２００℃に昇温し、約２分間この温度を保持する。このとき、蟻酸蒸気を含む不活性ガスを導入して汚染有機物の除去を促進してもよい。
【００２６】
つづいて、不活性ガス導入を停止し、排気を再開して試料室を５ミリバール以下に減圧するとともに、リフロー台３０または試料室全体をさらに加熱して、前駆材料群Ａ〜Ｃを、ＺｎＡｌはんだチップ３’の液相線温度〜４２０℃の温度領域で定められた所定の温度まで昇温させ、保持する。保持時間は長くとも５分あれば十分である。所定の温度を４１５℃とする場合の典型的な保持時間は１分である。融点（３８２℃）を超えるとＺｎＡｌはんだチップ３’は融液となって荷重部材３１の荷重によって押し潰され、半導体素子１の周囲の基板２に放射状に濡れ拡がる。
【００２７】
つぎに、試料室に不活性ガスを導入し、所定の圧力まで上昇したら、ただちにリフロー台３０又は試料室全体の降温を開始する。ここで、温度がＺｎＡｌ合金の共析温度２７５℃を下回ったところで、温度を一旦保持するか徐冷しながら数分〜数１０分アニールすることが好ましい。このアニール工程はＺｎＡｌはんだ層３に含有される有害で熱的に不安定なＺｎＡｌ共晶相組織をＺｎＡｌ共析相組織とＺｎ相組織に転換するのに効果的に作用する。換言すれば、アニール工程は、ＺｎＡｌ共晶はんだ融液を急速凝固したとき発生する共晶相組織を消滅させる効果がある。ただし、リフロー時に０．３ｇ／ｃｍ２以上の荷重部材３１を用いる場合には、この転換は非常に短時間に進むので、このアニール工程を省略することができる。
【００２８】
その後、リフロー台３０または試料室全体を室温まで冷却すると、本例の半導体装置が完成する。
【００２９】
さて、特許文献１に記載されたＺｎＡｌ共晶はんだを用いた半導体装置は、接合強度が大きくばらつき、実用的なものを製造することが困難であった。本願発明者らは、これらの多数の不良サンプルを仔細に観察した結果、その理由をつぎのように解明するに至った。
【００３０】
詳しく説明すると、ＺｎＡｌ共晶はんだ３’を用いた半導体素子１／ＺｎＡｌはんだ層３／基板２のＺｎＡｌはんだ層３には、通常、高濃度のＺｎＡｌ共晶相組織が形成されていて、図３の断面ＳＥＭ（走査電子顕微鏡）写真に示すように、この共晶相組織（真珠貝の貝殻の縞のように見える領域）と他の組織、すなわちＺｎ相組織（白い一様なコントラストの領域）とＺｎＡｌ共析相組織（小さな黒いコントラストの点が分散している領域）、との界面に無数のマイクロクラックが発生していた。
【００３１】
そして、共晶相組織の含有率が２０％を越えるようになると、マイクロクラックが急速に連なって、共晶相組織の界面に大きなクラックが走りやすくなり、その結果、接合強度が著しく低下するようになる。このクラックの走り方がばらつくので、接合強度もばらつくものと推察される。これは、通常、複数の組織が存在するため、その界面において応力差が生じ、結果としてマイクロクラックが発生すると考えられる。
【００３２】
そこで、ＺｎＡｌ共晶相組織の形成を２０％以下にすればよいと着想した本発明者等は実行可能な製造方法を探究し、上述した製造方法でこのような構造を実際に形成することに成功するとともに、上記組織構造とすることにより、十分な接合強度の半導体装置が製造できることを確認した。図４は、上述した本例の製造方法により作製した炭化珪素半導体素子１／ＺｎＡｌはんだ層３／基板２のＺｎＡｌはんだ層３の断面ＳＥＭ写真である。
【００３３】
図示するサンプルのＺｎＡｌはんだ層３は、Ｚｎ相組織とＺｎＡｌ共析相組織だけから構成され、共晶相組織は全く含まれないことが分かる。なお、この写真はＺｎＡｌはんだ層３の厚さを５０μｍ以下にしたサンプルの典型的な断面ＳＥＭ写真であるが、ＺｎＡｌはんだ層３の厚さを５０μｍより厚くしたサンプルも基本的にこの写真と同じ断面構造（はんだ層３の厚みが厚い点だけ相違）を有していることが確認された。
【００３４】
併せて、本例の炭化珪素半導体素子１／ＺｎＡｌはんだ層３／基板２の構造を有する半導体装置の接合強度をダイシェア（せん断）試験で評価した。このときの炭化珪素半導体素子１のサイズは２×２ｍｍ２であった。図５は、横軸の試験温度を室温から３００℃まで変化させて接合強度を測定し、得られた接合強度の平均値を試験温度に対してプロットしたグラフである。
【００３５】
同図から分かるように、室温の接合強度（平均値）は約１２０ＭＰａであり、この値は半導体装置の接合強度に関して定められた国際規格（ＩＥＣ６０７４９−１９）の約２０倍に相当する極めて良好な値である。また、同図から分かるように、試験温度が上昇するにつれて接合強度は徐々に低下するものの、３００℃においても、依然、規格の約７倍の強度を有していることが確認された。
【００３６】
以上のとおり、本例の半導体装置のはんだ層３は、ＺｎＡｌ共晶はんだで構成したので、その融点（＝液相線温度＝固相線温度＝共晶温度）は３８２℃付近と低く、その結果、４２０℃以下の温度×５分以内のはんだ付け処理で半導体装置を製造することができる。そして、このような短時間のはんだ付け処理で起こる半導体装置の劣化は無視できる程度である。すなわち、本例によれば、はんだ接合時に半導体装置が熱的に耐えられなくなり故障する不具合を抑制することができる。
【００３７】
また、はんだ層３を周知の単純なＺｎＡｌ共晶はんだで構成したので、特殊膜付加工の必要はなく、はんだ材を製造するためのコストの増大は生じない。すなわち、本例によれば、易還元金属（Ｃｕ、Ａｇ、Ａｕ）を被覆させた特殊ＺｎＡｌはんだ材を製作する必要がなく、ＺｎＡｌはんだの製造原価も廉価なものとなる。
【００３８】
さらに、本例によれば、図５に示すように、十分な接合強度を呈する半導体装置を製造することができる。特に、本例の接合工程は、雰囲気の酸素濃度に鈍感な接合工程であって、ＰｂＳｎはんだの接合で普及している汎用減圧リフロー装置及びガスを用いて難なく達成することができる。その結果、防爆機能等を備えた基板加熱手段を装備した高度リフロー装置など、専用のリフロー装置は必要としない。
【００３９】
本例によれば、ＺｎＡｌはんだ層３の厚さを好ましくは５０μｍ以下、より好ましくは、３０μｍ以下とすることで、ＺｎＡｌはんだ層３が非常に薄く形成され、その結果、ＺｎＡｌはんだ層３の熱伝導の熱抵抗が低減できるという効果を奏する。
【００４０】
また本例によれば、少なくとも表面の主元素をＣｕとする基板２を採用することで、融解したＺｎＡｌ共晶はんだが濡れ広がるのを促進して、リフロー時間の短縮化に貢献すると同時に、形成したＺｎＡｌはんだ層３の厚さを薄化させる作用がある。
【００４１】
また本例によれば、半導体素子１より小さな形状のＺｎＡｌ共晶はんだチップ３’を用い、静的荷重をかけつつ溶融するので、ＺｎＡｌはんだ融液を包んでいるＺｎやＡｌの自然酸化膜の包皮が一瞬で粉砕し、融液と基板２、融液と半導体素子１との接合反応を短時間にかつ再現性よく起こさせることができる。また、出来上がったＺｎＡｌはんだ層３を薄くかつ厚さを一定に制御することもできる。特に、半導体素子１より小さな形状のＺｎＡｌ共晶はんだチップ３’を半導体素子１の外周からはみ出さないように設置することで、自然酸化膜の包皮の粉砕が均一に助長され、上述した効果がより高くなる。
【００４２】
また本例によれば、組成がＺｎＡｌ共晶組成又はほぼ共晶組成であるＺｎＡｌ共晶はんだチップ３’に荷重をかけながら昇温して融解したのち降温することで、ＺｎＡｌ共晶相組織がＺｎＡｌ共析相組織へと変化し、ＺｎＡｌはんだ層はＺｎＡｌ共晶相が少なく、Ｚｎ相及びＺｎＡｌ共析相が多い組織になる。これにより、相界面における応力差が抑制され、その結果、接合強度のばらつきが抑制され、得られる製品の歩留まりが向上する。
【００４３】
また本例によれば、降温時のＺｎＡｌはんだ層の共析温度直下の温度で保温または徐冷することにより、ＺｎＡｌはんだ層３に含有される有害で熱的に不安定なＺｎＡｌ共晶相組織をＺｎＡｌ共析相組織とＺｎ相組織に転換するのに効果的に作用する。
【００４４】
本例において、静的荷重を０．１ｇ／ｍｍ２以上、好ましくは０．３ｇ／ｍｍ２以上とすることでＺｎＡｌはんだ層３の厚さが更に薄くなり、共晶相組織ができ難い性質を有する厚さである５０μｍ以下にすることができる。
【符号の説明】
【００４５】
１：炭化珪素半導体装置
２：金属基板
３：ＺｎＡｌはんだ層
１１：オーミックコンタクト
１２：実装電極
２０：セラミック板
２１：金属板
２２：金属膜
２３：Ｃｕ系金属膜
３’：ＺｎＡｌはんだチップ
３０：リフロー台
３１：荷重
【技術分野】
【０００１】
本発明は、半導体素子と基板とを亜鉛アルミニウム系接合材で接合する半導体装置の製造方法及びこれにより得られる半導体装置に関するものである。
【背景技術】
【０００２】
炭化珪素（ＳｉＣ）やチッ化ガリウム（ＧａＮ）、ダイヤモンド（Ｃ）等のワイドバンドギャップ半導体は、高い動作電圧で大電流を扱うことが可能であるため、はんだによる接合部分に対しても高い耐熱性が要求される。このため、パワー半導体装置などの高温動作デバイスの接合材として、亜鉛アルミニウム系ＺｎＡｌ共晶はんだが提案されている（特許文献１）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−１２５７５３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、本願発明者らが上記特許文献１に開示された接合方法でパワー半導体素子と基板との接合を試みたところ、接合強度が大きくばらつくことが確認された。
【０００５】
本発明の目的は、半導体素子と基板との接合強度のばらつきを抑制し、得られる製品の歩留まりを向上させることである。
【課題を解決するための手段】
【０００６】
本発明は、半導体素子と表面の主元素をＣｕとする基板との間に挟んだＺｎＡｌ共晶はんだに荷重をかけながら昇温して融解させたのち、荷重をかけながら降温することによって、上記目的を達成する。
【発明の効果】
【０００７】
本発明によれば、ＺｎＡｌ共晶相組織がＺｎＡｌ共析相組織へと変化し、ＺｎＡｌはんだ層はＺｎＡｌ共晶相が少なく、Ｚｎ相及びＺｎＡｌ共析相が多い組織になる。これにより、相界面における応力差が抑制され、その結果、接合強度のばらつきが抑制され、得られる製品の歩留まりが向上する。
【図面の簡単な説明】
【０００８】
【図１】本発明の一実施の形態に係る半導体装置を示す断面図である。
【図２】図１の半導体装置の製造方法を説明するための断面図である。
【図３】特許文献１に記載の方法で作製した半導体装置の断面の走査電子顕微鏡写真である。
【図４】図２の半導体装置の製造方法で作成した半導体装置の断面の走査電子顕微鏡写真である。
【図５】図２の半導体装置の製造方法で作成した半導体装置のシェア強度の温度特性を示すグラフである。
【発明を実施するための形態】
【０００９】
本発明の一実施の形態に係る半導体装置の構造を、図１の断面図を参照して説明する。図１に示す半導体素子１／ＺｎＡｌはんだ層３／基板２の構造を本例の半導体装置と称する。なお、図１および図２は、本発明の理解を容易にするために模式的に示した図面であって、厚さと平面寸法との関係や各層の厚さの比率などは誇張して記載している個所もある。
【００１０】
また、以下の説明においては、半導体素子としてＳｉＣパワー素子を使用し、基板としてＳｉＮセラミック板の両面にＣｕ板を貼り付けた基板を使用した場合を例にして本発明を具体的に説明するが、これは一例であって、半導体素子としてはＧａＮ素子、ダイヤモンド素子、ＺｎＯ素子等の他のワイドバンドギャップ半導体素子や高温用途を目的としたＳｉ半導体素子（ＳＯＩ素子やセンサ素子）でも等しく適用できる。また、基板がＳｉＮセラミック板に貼り付けたＣｕに限られず、他の種類のセラミック基板に貼り付けたＣｕ基板でもよいし、他の種類のセラミック基板（Ａｌ２Ｏ３やＡｌＮなど）や絶縁体に貼り付けたＣｕ以外の金属基板（ＡｌやＣｕＭｏなど）でもよく、さらには、ＣｕまたはＣｕ以外の金属単体（セラミック板や絶縁板なし）からなる単純な金属板でもよい。
【００１１】
符号１は炭化珪素（ＳｉＣ）パワー半導体素子であって、裏面にはオーミックコンタクト１１が形成され、オーミックコンタクト１１の表面には、はんだの濡れ性の改善、はんだの侵入の防止、付着力の向上などを目的として実装電極１２が被覆されている。実装電極１２は、たとえばＴｉ／Ｎｉ／Ａｇ積層蒸着膜（Ｔｉがオーミックコンタクト１１に接触し、Ａｇが最表面となる層構造）を挙げることができる。
【００１２】
符号２は基板である。本例の基板２は、ＳｉＮセラミック板２０の少なくとも片面にＣｕやＡｌ等の金属板２１をロウ付け等で貼り付けた構造とされている。金属板２１の表面は、はんだに対して濡れ性、接着性、バリヤ性を備えた金属、たとえば、ＮｉやＰｔ、Ｐｄかこれらを含む金属膜２２で覆われている。さらに金属膜２２の表面には、厚さ２０ｎｍ〜２００ｎｍのＣｕを主要元素とするＣｕ系金属膜２３が被膜形成されている。
【００１３】
前記半導体素子１と基板２との間には、ＺｎＡｌはんだ層３が挟持されている。本例のＺｎＡｌはんだ層３のＺｎとＡｌとの組成は、共晶組成（Ａｌ濃度＝５質量％）、あるいは、ほぼ共晶組成（Ａｌ濃度＝５±２質量％以内）であることが好ましい。また、ＺｎＡｌはんだ層３には、はんだ材の硬さ、接合時の濡れ性、融液の粘度を改善するために、Ｇｅ、Ｐその他の元素を微量（１質量％以下）含んでもよい。本発明の半導体装置では、ＺｎＡｌはんだ層３の厚さは特に限定されないが、実用上は概ね１００μｍ以下であることが好ましく、より好ましくは５０μｍ以下、最も好ましくは３０μｍ以下である。
【００１４】
本例のＺｎＡｌはんだ層３の組成は、共晶組成あるいはほぼ共晶組成であるにも拘わらず、その組織構造には共晶組織を全く含有しないか、含有していても２０％以下であるというのが本例に係るＺｎＡｌはんだ層３の構造的特徴である。この点については後述する。
【００１５】
次に、上記構造の半導体装置の製造方法を説明する。まず、以下の仕様の前駆材料Ａ〜Ｃを用意する。
【００１６】
前駆材料Ａは、上述した図１に示す炭化珪素（ＳｉＣ）製のパワー半導体素子１である。市販されている炭化珪素（ＳｉＣ）パワー半導体素子１は事実上ほとんど図１に示す構造であるから、これらを用いる限り本発明を実施するために特段の改変は必要としない。
【００１７】
前駆材料Ｂは、上述した図１に示す基板２である。基板２の表面に配設したＣｕは、融解したＺｎＡｌはんだのＺｎ成分と合金化しやすい性質がある。このため、融解したＺｎＡｌ共晶はんだが濡れ広がるのを促進して、リフロー時間の短縮化に貢献すると同時に、形成されたＺｎＡｌはんだ層３の厚さを薄化させる作用がある。なおこの基板２は広く市販されているから入手はいたって容易である。
【００１８】
前駆材料Ｃは、共晶組成（Ａｌ濃度＝５質量％）あるいはほぼ共晶組成（Ａｌ濃度＝５±２質量％以内）に調製されたチップ状のＺｎＡｌはんだチップ３’である。ＺｎＡｌはんだチップ３’の寸法は、上記半導体素子１のダイの寸法より小さくする。本例においては、ＺｎＡｌはんだチップ３’の厚さは好ましくは５０μｍ以下、より好ましくは３０μｍである。なお、ＺｎＡｌはんだチップ３’は接合前に大気に晒されているので自然酸化膜が当然表面に形成されている。しかし、本例においては、このようなＺｎＡｌはんだチップ３’であっても半導体装置を問題なく製作することができる。
【００１９】
前駆材料Ａ〜Ｃの準備ができたら、アセトンやイソプロピルアルコールなどの溶剤を用いて有機洗浄を行い、これら前駆材料の表面に付着している汚染物を除去する。
【００２０】
続いて、前駆材料Ａ〜Ｃを減圧リフロー装置に設置する。減圧リフロー装置は５ミリバール程度まで減圧できる排気能力を有し、純度９９．９９％以上の不活性ガス（窒素やアルゴンガス）が導入可能に構成されている。
【００２１】
図２は減圧リフロー装置の試料室（リフロー台３０が置かれているチャンバ）に設置された前駆材料Ａ〜Ｃを示す断面図であって、同図に示すように、リフロー台３０の上に基板２を置き、基板２の上の接合させるべき部位に照準させてＺｎＡｌはんだチップ３’と接合面を下に向けた半導体素子１を重ね合わせ、その上に荷重部材３１を置く。
【００２２】
ここで本例の半導体装置の製造に極めて重要なポイントがある。第１のポイントは、ＺｎＡｌはんだチップ３’の置き方である。ＺｎＡｌはんだチップ３’と半導体素子１とを重ね合わせた時、ＺｎＡｌはんだチップ３’が半導体素子１の外周よりはみ出さないように置くことが肝要である。ＺｎＡｌはんだチップ３’の寸法を半導体素子１の寸法より小さくして、半導体素子１の外周にはみ出さないように置いて荷重をかけつつ融解させると、ＺｎＡｌはんだ融液を包んでいるＺｎやＡｌの自然酸化膜の包皮が一瞬で粉砕し、融液と基板２および融液と半導体素子１との接合反応を短時間にかつ再現性よく起こさせることができる。また、出来上がったＺｎＡｌはんだ層３を薄くかつ厚さを一定に制御することができる。
【００２３】
第２のポイントは、静的荷重部材３１を使うことである。本例においては良好な接合を形成するために、はんだ融解時に半導体素子１に穏やかな圧力を加える。必要な荷重は、好ましくは０．１ｇ／ｃｍ２以上、より好ましくは０．３ｇ／ｃｍ２以上である。たとえば、４ｍｍ２の半導体素子１に対しては、好ましくは０．４ｇ以上、より好ましくは１．２ｇ以上の荷重を用いればよい。特に、０．３ｇ／ｃｍ２以上の荷重を適用した場合には、ＺｎＡｌはんだ層３の厚さが更に薄くなり、共晶相組織ができ難い性質を有する厚さである５０μｍ以下にすることができる。
【００２４】
上記準備ができたらリフロー工程を実行する。
はじめに減圧リフロー装置の試料室の排気を行う。試料室内の圧力が５ミリバール以下になったら、不活性ガスを導入する。この操作を数回行い、試料室内の空気を不活性ガスで置換する。これにより、試料室は不活性ガスで充満することになる。
【００２５】
そして、リフロー台３０または試料室全体を加熱して、上記前駆材料群Ａ〜Ｃの温度を概ね２００℃に昇温し、約２分間この温度を保持する。このとき、蟻酸蒸気を含む不活性ガスを導入して汚染有機物の除去を促進してもよい。
【００２６】
つづいて、不活性ガス導入を停止し、排気を再開して試料室を５ミリバール以下に減圧するとともに、リフロー台３０または試料室全体をさらに加熱して、前駆材料群Ａ〜Ｃを、ＺｎＡｌはんだチップ３’の液相線温度〜４２０℃の温度領域で定められた所定の温度まで昇温させ、保持する。保持時間は長くとも５分あれば十分である。所定の温度を４１５℃とする場合の典型的な保持時間は１分である。融点（３８２℃）を超えるとＺｎＡｌはんだチップ３’は融液となって荷重部材３１の荷重によって押し潰され、半導体素子１の周囲の基板２に放射状に濡れ拡がる。
【００２７】
つぎに、試料室に不活性ガスを導入し、所定の圧力まで上昇したら、ただちにリフロー台３０又は試料室全体の降温を開始する。ここで、温度がＺｎＡｌ合金の共析温度２７５℃を下回ったところで、温度を一旦保持するか徐冷しながら数分〜数１０分アニールすることが好ましい。このアニール工程はＺｎＡｌはんだ層３に含有される有害で熱的に不安定なＺｎＡｌ共晶相組織をＺｎＡｌ共析相組織とＺｎ相組織に転換するのに効果的に作用する。換言すれば、アニール工程は、ＺｎＡｌ共晶はんだ融液を急速凝固したとき発生する共晶相組織を消滅させる効果がある。ただし、リフロー時に０．３ｇ／ｃｍ２以上の荷重部材３１を用いる場合には、この転換は非常に短時間に進むので、このアニール工程を省略することができる。
【００２８】
その後、リフロー台３０または試料室全体を室温まで冷却すると、本例の半導体装置が完成する。
【００２９】
さて、特許文献１に記載されたＺｎＡｌ共晶はんだを用いた半導体装置は、接合強度が大きくばらつき、実用的なものを製造することが困難であった。本願発明者らは、これらの多数の不良サンプルを仔細に観察した結果、その理由をつぎのように解明するに至った。
【００３０】
詳しく説明すると、ＺｎＡｌ共晶はんだ３’を用いた半導体素子１／ＺｎＡｌはんだ層３／基板２のＺｎＡｌはんだ層３には、通常、高濃度のＺｎＡｌ共晶相組織が形成されていて、図３の断面ＳＥＭ（走査電子顕微鏡）写真に示すように、この共晶相組織（真珠貝の貝殻の縞のように見える領域）と他の組織、すなわちＺｎ相組織（白い一様なコントラストの領域）とＺｎＡｌ共析相組織（小さな黒いコントラストの点が分散している領域）、との界面に無数のマイクロクラックが発生していた。
【００３１】
そして、共晶相組織の含有率が２０％を越えるようになると、マイクロクラックが急速に連なって、共晶相組織の界面に大きなクラックが走りやすくなり、その結果、接合強度が著しく低下するようになる。このクラックの走り方がばらつくので、接合強度もばらつくものと推察される。これは、通常、複数の組織が存在するため、その界面において応力差が生じ、結果としてマイクロクラックが発生すると考えられる。
【００３２】
そこで、ＺｎＡｌ共晶相組織の形成を２０％以下にすればよいと着想した本発明者等は実行可能な製造方法を探究し、上述した製造方法でこのような構造を実際に形成することに成功するとともに、上記組織構造とすることにより、十分な接合強度の半導体装置が製造できることを確認した。図４は、上述した本例の製造方法により作製した炭化珪素半導体素子１／ＺｎＡｌはんだ層３／基板２のＺｎＡｌはんだ層３の断面ＳＥＭ写真である。
【００３３】
図示するサンプルのＺｎＡｌはんだ層３は、Ｚｎ相組織とＺｎＡｌ共析相組織だけから構成され、共晶相組織は全く含まれないことが分かる。なお、この写真はＺｎＡｌはんだ層３の厚さを５０μｍ以下にしたサンプルの典型的な断面ＳＥＭ写真であるが、ＺｎＡｌはんだ層３の厚さを５０μｍより厚くしたサンプルも基本的にこの写真と同じ断面構造（はんだ層３の厚みが厚い点だけ相違）を有していることが確認された。
【００３４】
併せて、本例の炭化珪素半導体素子１／ＺｎＡｌはんだ層３／基板２の構造を有する半導体装置の接合強度をダイシェア（せん断）試験で評価した。このときの炭化珪素半導体素子１のサイズは２×２ｍｍ２であった。図５は、横軸の試験温度を室温から３００℃まで変化させて接合強度を測定し、得られた接合強度の平均値を試験温度に対してプロットしたグラフである。
【００３５】
同図から分かるように、室温の接合強度（平均値）は約１２０ＭＰａであり、この値は半導体装置の接合強度に関して定められた国際規格（ＩＥＣ６０７４９−１９）の約２０倍に相当する極めて良好な値である。また、同図から分かるように、試験温度が上昇するにつれて接合強度は徐々に低下するものの、３００℃においても、依然、規格の約７倍の強度を有していることが確認された。
【００３６】
以上のとおり、本例の半導体装置のはんだ層３は、ＺｎＡｌ共晶はんだで構成したので、その融点（＝液相線温度＝固相線温度＝共晶温度）は３８２℃付近と低く、その結果、４２０℃以下の温度×５分以内のはんだ付け処理で半導体装置を製造することができる。そして、このような短時間のはんだ付け処理で起こる半導体装置の劣化は無視できる程度である。すなわち、本例によれば、はんだ接合時に半導体装置が熱的に耐えられなくなり故障する不具合を抑制することができる。
【００３７】
また、はんだ層３を周知の単純なＺｎＡｌ共晶はんだで構成したので、特殊膜付加工の必要はなく、はんだ材を製造するためのコストの増大は生じない。すなわち、本例によれば、易還元金属（Ｃｕ、Ａｇ、Ａｕ）を被覆させた特殊ＺｎＡｌはんだ材を製作する必要がなく、ＺｎＡｌはんだの製造原価も廉価なものとなる。
【００３８】
さらに、本例によれば、図５に示すように、十分な接合強度を呈する半導体装置を製造することができる。特に、本例の接合工程は、雰囲気の酸素濃度に鈍感な接合工程であって、ＰｂＳｎはんだの接合で普及している汎用減圧リフロー装置及びガスを用いて難なく達成することができる。その結果、防爆機能等を備えた基板加熱手段を装備した高度リフロー装置など、専用のリフロー装置は必要としない。
【００３９】
本例によれば、ＺｎＡｌはんだ層３の厚さを好ましくは５０μｍ以下、より好ましくは、３０μｍ以下とすることで、ＺｎＡｌはんだ層３が非常に薄く形成され、その結果、ＺｎＡｌはんだ層３の熱伝導の熱抵抗が低減できるという効果を奏する。
【００４０】
また本例によれば、少なくとも表面の主元素をＣｕとする基板２を採用することで、融解したＺｎＡｌ共晶はんだが濡れ広がるのを促進して、リフロー時間の短縮化に貢献すると同時に、形成したＺｎＡｌはんだ層３の厚さを薄化させる作用がある。
【００４１】
また本例によれば、半導体素子１より小さな形状のＺｎＡｌ共晶はんだチップ３’を用い、静的荷重をかけつつ溶融するので、ＺｎＡｌはんだ融液を包んでいるＺｎやＡｌの自然酸化膜の包皮が一瞬で粉砕し、融液と基板２、融液と半導体素子１との接合反応を短時間にかつ再現性よく起こさせることができる。また、出来上がったＺｎＡｌはんだ層３を薄くかつ厚さを一定に制御することもできる。特に、半導体素子１より小さな形状のＺｎＡｌ共晶はんだチップ３’を半導体素子１の外周からはみ出さないように設置することで、自然酸化膜の包皮の粉砕が均一に助長され、上述した効果がより高くなる。
【００４２】
また本例によれば、組成がＺｎＡｌ共晶組成又はほぼ共晶組成であるＺｎＡｌ共晶はんだチップ３’に荷重をかけながら昇温して融解したのち降温することで、ＺｎＡｌ共晶相組織がＺｎＡｌ共析相組織へと変化し、ＺｎＡｌはんだ層はＺｎＡｌ共晶相が少なく、Ｚｎ相及びＺｎＡｌ共析相が多い組織になる。これにより、相界面における応力差が抑制され、その結果、接合強度のばらつきが抑制され、得られる製品の歩留まりが向上する。
【００４３】
また本例によれば、降温時のＺｎＡｌはんだ層の共析温度直下の温度で保温または徐冷することにより、ＺｎＡｌはんだ層３に含有される有害で熱的に不安定なＺｎＡｌ共晶相組織をＺｎＡｌ共析相組織とＺｎ相組織に転換するのに効果的に作用する。
【００４４】
本例において、静的荷重を０．１ｇ／ｍｍ２以上、好ましくは０．３ｇ／ｍｍ２以上とすることでＺｎＡｌはんだ層３の厚さが更に薄くなり、共晶相組織ができ難い性質を有する厚さである５０μｍ以下にすることができる。
【符号の説明】
【００４５】
１：炭化珪素半導体装置
２：金属基板
３：ＺｎＡｌはんだ層
１１：オーミックコンタクト
１２：実装電極
２０：セラミック板
２１：金属板
２２：金属膜
２３：Ｃｕ系金属膜
３’：ＺｎＡｌはんだチップ
３０：リフロー台
３１：荷重
【特許請求の範囲】
【請求項１】
半導体素子と、少なくとも表面の主元素をＣｕとする基板と、前記半導体素子より小さな形状のＺｎＡｌ共晶はんだチップと、をそれぞれ準備する工程と、
前記半導体素子と前記基板とをそれぞれの接合面が対向するように配置して、これら基板と半導体素子との間に前記ＺｎＡｌ共晶はんだチップを挟む工程と、
前記基板と前記半導体素子との間に挟んだ前記ＺｎＡｌ共晶はんだチップに荷重をかけながら昇温して、前記ＺｎＡｌ共晶はんだチップを融解させてＺｎＡｌはんだ層を形成する工程と、
前記ＺｎＡｌはんだ層に荷重をかけながら降温する工程と、を備える半導体装置の製造方法。
【請求項２】
前記降温する工程は、前記ＺｎＡｌはんだ層の共析温度直下の温度で保温または徐冷する工程を含む請求項１に記載の半導体装置の製造方法。
【請求項３】
前記荷重は、０．１ｇ／ｍｍ２以上である請求項１又は２に記載の半導体装置の製造方法。
【請求項４】
前記ＺｎＡｌ共晶はんだチップの最大融解温度は、前記ＺｎＡｌ共晶はんだチップの液相線温度以上、４２０℃以下である請求項１〜３のいずれか一項に記載の半導体装置の製造方法。
【請求項５】
前記最大融解温度に保持する時間は５分以下である請求項４に記載の半導体装置の製造方法。
【請求項６】
半導体素子と基板との間にＺｎＡｌはんだ層を挟持した半導体装置において、
前記ＺｎＡｌはんだ層全体に占める共晶相組織の含有率が２０％以下である半導体装置。
【請求項７】
前記半導体素子が、炭化珪素（ＳｉＣ）、窒化ガリウム（ＧａＮ）、ダイヤモンド（Ｃ）を含むワイドバンドギャップ半導体を基体とした半導体素子である請求項６に記載の半導体装置。
【請求項１】
半導体素子と、少なくとも表面の主元素をＣｕとする基板と、前記半導体素子より小さな形状のＺｎＡｌ共晶はんだチップと、をそれぞれ準備する工程と、
前記半導体素子と前記基板とをそれぞれの接合面が対向するように配置して、これら基板と半導体素子との間に前記ＺｎＡｌ共晶はんだチップを挟む工程と、
前記基板と前記半導体素子との間に挟んだ前記ＺｎＡｌ共晶はんだチップに荷重をかけながら昇温して、前記ＺｎＡｌ共晶はんだチップを融解させてＺｎＡｌはんだ層を形成する工程と、
前記ＺｎＡｌはんだ層に荷重をかけながら降温する工程と、を備える半導体装置の製造方法。
【請求項２】
前記降温する工程は、前記ＺｎＡｌはんだ層の共析温度直下の温度で保温または徐冷する工程を含む請求項１に記載の半導体装置の製造方法。
【請求項３】
前記荷重は、０．１ｇ／ｍｍ２以上である請求項１又は２に記載の半導体装置の製造方法。
【請求項４】
前記ＺｎＡｌ共晶はんだチップの最大融解温度は、前記ＺｎＡｌ共晶はんだチップの液相線温度以上、４２０℃以下である請求項１〜３のいずれか一項に記載の半導体装置の製造方法。
【請求項５】
前記最大融解温度に保持する時間は５分以下である請求項４に記載の半導体装置の製造方法。
【請求項６】
半導体素子と基板との間にＺｎＡｌはんだ層を挟持した半導体装置において、
前記ＺｎＡｌはんだ層全体に占める共晶相組織の含有率が２０％以下である半導体装置。
【請求項７】
前記半導体素子が、炭化珪素（ＳｉＣ）、窒化ガリウム（ＧａＮ）、ダイヤモンド（Ｃ）を含むワイドバンドギャップ半導体を基体とした半導体素子である請求項６に記載の半導体装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図２】
【図３】
【図４】
【図５】
【公開番号】特開２０１３−３０６０７（Ｐ２０１３−３０６０７Ａ）
【公開日】平成２５年２月７日（２０１３．２．７）
【国際特許分類】
【出願番号】特願２０１１−１６５５０８（Ｐ２０１１−１６５５０８）
【出願日】平成２３年７月２８日（２０１１．７．２８）
【国等の委託研究の成果に係る記載事項】（出願人による申告）平成２３年度、独立行政法人新エネルギー・産業技術総合開発機構からの委託研究「次世代パワーエレクトロニクス技術開発」、産業技術力強化法第１９条の適用を受ける特許出願
【出願人】（０００００３９９７）日産自動車株式会社 (16,386)
【出願人】（０００１８３３０３）住友金属鉱山株式会社 (2,015)
【出願人】（０００１０６２７６）サンケン電気株式会社 (982)
【出願人】（０００００５２３４）富士電機株式会社 (3,146)
【Ｆターム（参考）】
【公開日】平成２５年２月７日（２０１３．２．７）
【国際特許分類】
【出願日】平成２３年７月２８日（２０１１．７．２８）
【国等の委託研究の成果に係る記載事項】（出願人による申告）平成２３年度、独立行政法人新エネルギー・産業技術総合開発機構からの委託研究「次世代パワーエレクトロニクス技術開発」、産業技術力強化法第１９条の適用を受ける特許出願
【出願人】（０００００３９９７）日産自動車株式会社 (16,386)
【出願人】（０００１８３３０３）住友金属鉱山株式会社 (2,015)
【出願人】（０００１０６２７６）サンケン電気株式会社 (982)
【出願人】（０００００５２３４）富士電機株式会社 (3,146)
【Ｆターム（参考）】
[ Back to top ]