半導体装置の製造方法
【課題】 ソケットに設けられるコンタクトピンの数を削減することによって、ソケットおよびバーンインボードを低価格化して、安価な半導体装置を製造する方法を提供する。また、半田ボールに形成される接触痕を低減して、外観検査工程での測定誤差を小さくすることのできる半導体装置の製造方法を提供する。
【解決手段】 バーンイン回路５に入力されたバーンイン入力信号６は、セレクタ７を通って内部回路８に伝達される。セレクタ７は、バーイン回路５からの制御信号９によって、バーンイン入力信号６と、内部回路を動作させる入力信号１０とのいずれか一方を選択する。バーンイン試験では、出力信号１１の一部をモニターすることによって、内部回路８の劣化の状態が判定される。
【解決手段】 バーンイン回路５に入力されたバーンイン入力信号６は、セレクタ７を通って内部回路８に伝達される。セレクタ７は、バーイン回路５からの制御信号９によって、バーンイン入力信号６と、内部回路を動作させる入力信号１０とのいずれか一方を選択する。バーンイン試験では、出力信号１１の一部をモニターすることによって、内部回路８の劣化の状態が判定される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、より詳しくはバーンイン試験を行う工程を有する半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体装置の製造工程で行われるバーンイン試験では、バーンイン試験装置から半導体素子に電気信号を与える必要がある。このため、バーンイン試験装置と半導体素子とは、ソケットを介して電気的に接続される（例えば、特許文献１および２参照。）。
【０００３】
【特許文献１】特開２００４−１５２４９５号公報
【特許文献２】特開２００３−１５７９４６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、半導体装置の高機能化により、半導体素子の端子は多ピン化する傾向にあり、これに伴ってソケットも多ピン化している。また、半導体素子の高集積化により、パッケージの小型化も進んでいる。このため、リードや半田ボールなどを小型化および狭ピッチ化する必要からソケットの微細化加工が要求されており、これによってソケットは高価格化するようになっている。
【０００５】
また、従来法においては、ソケットは、半導体素子の全ての端子とコンタクトピンを介して電気的に接続していた。そして、ソケットをバーンインボードに実装する場合、コンタクトピンのリードは、バーンインボードの表面側からスルーホールを貫通して裏面側に半田付けされていた。このため、バーンインボードを作製する際には、全てのコンタクトピンに対応するスルーホールを設ける必要があった。また、多ピン化に伴い配線数が多くなっている上に、コンタクトピンの狭ピッチ化によりスルーホール間の距離が非常に狭くなっているために、バーンインボードを作製する際の配線の形成が困難となっていた。こうしたことから、バーンインボードのコストアップや製作工期の長期化を招いていた。
【０００６】
さらに、ソケットがコンタクトすることにより半田ボールに形成される接触痕は、パッケージに設けられた半田ボールが小さくなると目立ち易くなる。このため、製品を出荷する前に行う外観検査工程で、この接触痕がしばしば支障となって測定誤差を招いていた。
【０００７】
こうした問題は、特に、ボール端子を有するＢＧＡパッケージで発生し易い。ここで、ＢＧＡパッケージに接続するソケットで使用されるコンタクトピンには、半田ボールを挟み込むようにして接触するタイプと、半田ボールの下面に押し付けられるようにして接触するタイプとがある。上記の外観検査工程で問題となる接触痕は、特に後者のタイプで発生し易い。
【０００８】
本発明はこのような問題点に鑑みてなされたものである。即ち、本発明の目的は、ソケットに設けられるコンタクトピンの数を削減することによって、ソケットおよびバーンインボードを低価格化して、安価な半導体装置を製造する方法を提供することにある。
【０００９】
また、本発明の目的は、半田ボールに形成される接触痕を低減して、外観検査工程での測定誤差を小さくすることのできる半導体装置の製造方法を提供することにある。
【００１０】
本発明の他の目的および利点は、以下の記載から明らかとなるであろう。
【課題を解決するための手段】
【００１１】
本発明は、バーンイン試験装置と、このバーンイン試験装置を用いて試験される半導体素子と、この半導体素子に設けられた端子の総数より少ない数のコンタクトピンを有する第１のソケットが設けられたバーンインボードとを準備する工程と、端子の一部をコンタクトピンに電気的に接続する工程と、バーンイン試験装置から半導体素子にバーンイン入力信号を供給してバーンイン試験を行う工程とを備えることを特徴とする半導体装置の製造方法に関する。
【発明の効果】
【００１２】
本発明によれば、半導体素子に設けられた端子の総数より少ない数のコンタクトピンを有するソケットを用いてバーンイン試験を行うので、安価な半導体装置を製造する方法を提供することができる。また、半田ボールに形成される接触痕を低減できるので、外観検査工程での測定誤差を小さくすることも可能となる。
【発明を実施するための最良の形態】
【００１３】
図１は、本実施の形態における半導体装置の製造工程の一例を示すフローチャートである。
【００１４】
まず、半導体チップを配線基板にダイボンディングした後（工程１）、半導体チップのボンディングパッドを配線基板のリード電極にワイヤボンディングする（工程２）。次いで、半導体チップを樹脂封止した後（工程３）、配線基板の裏面に半田ボールを設けてから（工程４）、個片化する（工程５）。その後、バーンイン試験を行う（工程６）。
【００１５】
図２は、本実施の形態に適用可能なバーンイン試験装置の一例である。尚、図のソケット１は、本発明における第１のソケットである。
【００１６】
図２において、ソケット１が取り付けられたバーンインボード２には、バーンイン信号発生装置３からバーンイン入力信号４が送られる。したがって、ソケット１に半導体素子（図示せず）を接続することによって、半導体素子のバーンイン試験を行うことができる。また、バーンイン試験装置には、複数のバーンインボード２が設けられていて、同時に多数の半導体素子について試験可能となっている。
【００１７】
図３は、バーンイン試験を行う際の半導体装置の動作図である。
【００１８】
バーンイン回路５に入力されたバーンイン入力信号６は、セレクタ７を通って内部回路８に伝達される。セレクタ７は、バーイン回路５からの制御信号９によって、バーンイン入力信号６と、内部回路を動作させる入力信号１０とのいずれか一方を選択するものである。そして、バーンイン試験では、出力信号１１の一部をモニターすることによって、内部回路８の劣化の状態が判定される。
【００１９】
本実施の形態においては、バーンイン試験の際に、入力信号１０用の端子および出力信号１１用の端子の大部分については用いていない。また、半導体素子の機械的強度などを考慮して設けられる補強用の端子（図示せず）についても、バーンイン試験時に用いる必要はない。すなわち、ソケット１には、半導体装置に設けられた端子の総数よりも少ない数のコンタクトピンが設けられていることになる。
【００２０】
換言すると、本実施の形態では、バーンイン入力信号６用の端子、出力信号１１用の端子の一部、電源電圧１２用の端子、および、接地電圧１３用の端子のみを用いてバーンイン試験を行うので、これらの端子にのみ接続するコンタクトピンがソケット１に設けられていればよい。これにより、半導体素子の全ての端子に接続するコンタクトピンを必要としていた従来のソケットに比較して、コンタクトピンの数を削減することが可能となる。したがって、本発明によれば、ソケットを低価格化できるとともに、バーンインボードに設けるスルーホールの数を少なくすることもできるので、バーンインボードを容易に形成することが可能となる。尚、本発明においては、コンタクトピンが挿通されるスルーホールの数は、コンタクトピンの数と同じとすることができる。
【００２１】
図４は、半導体素子に設けられた端子の配置図の一例である。この例によれば、バーンイン信号入力端子１５が５個、電源端子１６が８個、接地端子１７が８個、入出力端子１８が９６個配置されている。また、四隅には、実装確認用の無接続端子１９が配置されている。尚、本実施の形態においては、入出力端子に代えて、入力端子と出力端子を用いてもよい。
【００２２】
実使用状態、すなわち、半田ボールを介してマザーボードなどの配線基板上に電気的および機械的に固定された状態では、半導体素子の四隅の端子に非常に大きな応力が掛かるため、これらの端子は他の端子に比較して破損しやすい。そこで、四隅の端子については、これらが破損して電気的接続が得られなくなった状態であっても、半導体素子の機能自体に大きな影響を及ぼさないような機能を割り当てることが好ましい。このような端子機能の例としては、本実施の形態で採用する無接続端子、すなわち、半導体チップとの電気的接続を持たない端子の他に、他の端子と配線基板内の配線で互いに接続する接地電位用端子または電源電位用端子などが挙げられる。
【００２３】
従来法では、図４に示す全ての端子に接続するコンタクトピンをソケットに設けるとともに、対応するスルーホールをバーンインボードに形成する必要があった。しかしながら、本発明によれば、これらの内のバーンイン信号入力端子１５、電源端子１６および接地端子１７に加えて、モニター用出力端子２０にのみ接続するコンタクトピンがあればよい。すなわち、図４で、斜線を付した入出力端子１８および無接続端子１９には、コンタクトピンを接続する必要がない。したがって、従来に比較して、コンタクトピンの数を少なくすることができるので、簡単且つ簡便にソケットおよび基板を準備して半導体装置を製造することが可能となる。
【００２４】
図４の例では、半導体素子に設けられた端子の総数１２１個に対して、バーンインの際にコンタクトピンに接続する端子は２２個でよい。一方、従来は１２１個の端子の全てにコンタクトピンを接続していたので、本発明を適用することにより８０％以上のコンタクトピンを削減できることになる。
【００２５】
また、図４では、入出力端子１８の内の１つをモニター用出力端子２０として用いることができる。すなわち、バーンイン試験の際には、入出力端子を出力用に切り替えてモニター用出力端子とし、観測される出力信号から内部回路の劣化の状態を判定する。尚、モニター用出力端子は少なくとも１個あればよいが、仕様やバーンイン試験の条件などに応じて適宜増やすこともできる。
【００２６】
図５は、図４のＡ−Ａ´線に沿う断面図である。
【００２７】
半導体素子３１は、配線基板３２と、配線基板３２の上に配置された半導体チップ３３と、配線基板３２および半導体チップ３３を電気的に接続するボンディングワイヤ３４と、半導体チップ３３およびボンディングワイヤ３４を封止する樹脂封止部３５と、配線基板３２の裏面上に形成され、配線基板３２内の配線およびボンディングワイヤ３４を介して半導体チップ３３と電気的に接続し、半導体素子３１の外部端子として機能する半田ボール３６とを有する。
【００２８】
また、バーンイン装置は、半導体素子３１を保持するソケット３８と、ソケット３８を介して半導体素子３１に電気的に接続するバーンインボード３９とを有する。ここで、ソケット３８は、樹脂製の筐体４０と、筐体４０に形成された複数の貫通孔４１と、貫通孔４１の内部に配置され且つ半田ボール３６に電気的に接続する複数のコンタクトピン４２とを有する。
【００２９】
コンタクトピン４２の形状は、特に限定されるものではないが、半田ボール３６を挟み込む形状とすることが、コンタクト痕に起因する外観検査時の不良発生を抑制できることから好ましい。
【００３０】
コンタクトピン４２の数は、バーンイン時にコンタクトが必要な数、すなわち、図４の例では２２個となっている。尚、図５では、この内の３個のコンタクトピン４２のみが示されている。各コンタクトピン４２は、バーンインボード３９に形成されたスルーホール内の電極４３に電気的に接続され、また、半田４４によって固定されている。
【００３１】
一方、バーンイン試験の際に、電源電位の供給や信号の入出力に使用されない半田ボール、すなわち、本実施の形態においては、１２１個の半田ボールの内の９９個の半田ボールに対応する箇所については、前述の通り、コンタクトピンが配置されておらず（図４）、また、バーンインボードのスルーホールも形成されていない（図５）。そして、このようにすることによって、バーンイン試験の際に電源電位の供給や信号の入出力に使用されない半田ボールに対応する箇所のバーンインボード上に、様々な配線を形成できるので、バーンインボードの設計自由度の向上を実現することが可能となる。
【００３２】
また、ソケットの筐体４０については、バーンイン試験の際に、電源電位の供給や信号の入出力に使用されない半田ボール３６に対応する箇所を含め、全ての半田ボール３６に対応する箇所に貫通孔４１が設けられている。本実施の形態における筐体４０の形態は、これに限られるものではない。しかし、図５のように、全ての半田ボール３６に対応する箇所に、コンタクトピン４２を収容可能な貫通孔４１を設けておくことによって、筐体４０の汎用性を向上させることができる。
【００３３】
図１でバーンイン試験を終えた後は、電気的特性を調べるための試験を行う（工程７）。
【００３４】
図６は、電気的特性試験装置の一例である。尚、図のソケット２１は、本発明における第２のソケットである。
【００３５】
ソケット２１が設けられた試験用基板２２には、ＩＣテスタ２３から試験用の入力信号２４が送られる。したがって、ソケット２１に半導体素子（図示せず）を接続し、半導体素子からの出力信号２５をＩＣテスタ２３で測定することによって、半導体素子の電気的特性を調べることができる。ここで、ソケット２１は、試験用基板２２の作製を容易にするためにポゴピン方式とすることができる。
【００３６】
より詳しくは、図３で、電源電圧１２および接地電圧１３が送られた内部回路８に、セレクタ７を通って入力信号１０が伝達される。そして、内部回路８からの出力信号１１をモニターすることによって、内部回路８の電気的特性を調べることができる。
【００３７】
ここで、電気的特性を調べるための試験では、半導体素子の各端子について試験を行う必要がある。このため、基本的には、バーンイン試験のときのように、特定の端子にのみコンタクトピンを接続することはできない。しかしながら、ＢＧＡパッケージでは、図４に示すように、基板の四隅に実装確認用の無接続端子が配置されることが多い。そこで、このような場合には、半導体素子の無接続端子に対応するコンタクトピンを不要とすることが可能である。
【００３８】
すなわち、本実施の形態においては、ソケット２１に、半導体素子に設けられた端子の総数よりも少ない数のコンタクトピンを設けることが可能である。尚、上記のＢＧＡパッケージに用いられる無接続端子に限らず、半導体素子の動作に関与しない端子であれば、ソケット２１に設けるコンタクトピンが接続する端子から除くことができる。
【００３９】
図７は、半導体素子に設けられた端子の配置図であり、テスト工程においてコンタクトピンによる接続がされないピンが網掛け表示によって図示されている。テスト工程においては、四隅の無接続端子１９のみが、ソケットのコンタクトピンによる接続がされない状態となる。
【００４０】
図８は、図７のＢ−Ｂ´線に沿う断面図である。尚、図８において、図５と同じ符号を付した個所は同じものであることを示している。
【００４１】
図８に示すように、テストボード４５の無接続端子１９に対応する個所（図の両端部の半田ボール３２に対応する個所）には、スルーホールが設けられていない。一方、他の端子に対応する個所にはスルーホールが設けられている。そして、このスルーホール内の電極４６に電気的に接続し且つ半田４７で固定されたコンタクトピン４８が、配線基板３２の裏面に設けられた半田ボール３６に電気的に接続する。
【００４２】
図１で、電気的特性を調べるための試験を終えた後は外観検査を行う（工程８）。例えば、図９に示すように、基板２６に半導体素子（図示せず）が搭載されたＢＧＡパッケージにおいて、基板２６の裏面２６ａに光源２７より光２８を照射し、その反射光を複数のカメラ２９で測定して基板２６の平坦度を調べる。ここで、バーンイン試験の際に、基板２６に設けられた、突起電極としての半田ボール３０にコンタクトピン（図示せず）が接触すると、半田ボール３０の表面に接触痕が形成されて光２８が乱反射してしまう。このため、このような接触痕を有する半田ボール３０が多くなると、カメラ２９で反射光を測定するのが困難となって誤差も大きくなる。
【００４３】
本発明によれば、バーンイン試験の際に接続するコンタクトピンの数を従来より少なくすることができるので、接触痕が形成される半田ボールの数を少なくして、測定誤差を小さくすることができる。尚、半田ボールへのダメージをより少なくするためには、半田ボールを挟み込むことによって電気的に接触するタイプのコンタクトピンを使用することが好ましい。
【００４４】
また、外観検査工程においては、半導体素子の四隅に位置する半田ボール３０の検査精度の確保が重要となる（図９）。これは、四隅に位置する半田ボール３０の位置を正確に把握することにより、半導体素子全体の反りや歪みの大きさを的確に判定できるからである。本発明においては、バーンイン工程および電気特性試験工程の何れか一方、より好ましくは、その両方において、四隅の半田ボール３０にコンタクトピンを接触させないソケットを用いるので、四隅の半田ボール３０の表面に接触痕が形成されるのを防ぐことができる。したがって、外観検査工程における認識不良を防ぐことができるという効果が得られる。
【００４５】
以上の工程１〜８を終えた後に良品とされた半導体装置が出荷される（図１）。
【００４６】
本実施の形態においては、半導体素子にバーンイン試験時のモード設計を盛り込むこともできる。例えば、モード設定するために必要な外部入力信号が固定電圧でよい場合には、切り離し可能な回路を有するプルアップ抵抗またはプルダウン抵抗を半導体素子の入力バッファに設けてもよい。このようにすることによって、バーンイン試験の際に、電源端子または接地端子から電荷を供給可能な回路ができるので、バーンイン試験で使用する端子の数をさらに減らすことが可能になる。
【００４７】
上記の場合において、例えば、カスタム半導体装置のように品種によって特定の端子レイアウトが決定され、且つ、パッケージが共通である場合には、１）テスト回路への入力端子を共通として、２）電源端子および接地端子は極力共通のレイアウトとすることが好ましい。但し、接地端子若しくは入力端子を電源端子と共用できない場合、電源端子若しくは入力端子を接地端子と共用できない場合、または、電源端子若しくは接地端子を入力端子と共用できないなどの制約がある場合には、これらを考慮して回路設計することが必要となる。
【００４８】
尚、本発明は上記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内において、種々変形して実施することができる。
【図面の簡単な説明】
【００４９】
【図１】本実施の形態における半導体装置の製造工程の一例を示す図である。
【図２】本実施の形態に適用可能なバーンイン試験装置の一例である。
【図３】本実施の形態において、バーンイン試験を行う際の半導体素子の動作図である。
【図４】本実施の形態において、半導体素子に設けられた端子の配置図の一例である。
【図５】図４のＡ−Ａ’線に沿う断面図である。
【図６】本実施の形態における電気的試験装置の一例である。
【図７】本実施の形態において、半導体素子に設けられた端子の配置図の一例である。
【図８】図７のＢ−Ｂ’線に沿う断面図である。
【図９】本実施の形態における半導体装置の外観検査の説明図である。
【符号の説明】
【００５０】
１，２１，３８ ソケット
２，３９ バーンインボード
３ バーンイン信号発生装置
４ バーンイン入力信号
１５ バーンイン信号入力端子
１６ 電源端子
１７ 接地端子
１８ 入出力端子
１９ 無接続端子
２０ モニター用出力端子
２２ 試験用基板
２３ ＩＣテスタ
２４ 入力信号
２５ 出力信号
２６ 基板
２７ 光源
２８ 光
２９ カメラ
３０，３６ 半田ボール
３１ 半導体素子
３２ 配線基板
３３ 半導体チップ
３４ ボンディングワイヤ
３５ 樹脂封止部
４０ 筐体
４１ 貫通孔
４２ コンタクトピン
４３，４６ 電極
４４，４７ 半田
４５ テストボード
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、より詳しくはバーンイン試験を行う工程を有する半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体装置の製造工程で行われるバーンイン試験では、バーンイン試験装置から半導体素子に電気信号を与える必要がある。このため、バーンイン試験装置と半導体素子とは、ソケットを介して電気的に接続される（例えば、特許文献１および２参照。）。
【０００３】
【特許文献１】特開２００４−１５２４９５号公報
【特許文献２】特開２００３−１５７９４６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、半導体装置の高機能化により、半導体素子の端子は多ピン化する傾向にあり、これに伴ってソケットも多ピン化している。また、半導体素子の高集積化により、パッケージの小型化も進んでいる。このため、リードや半田ボールなどを小型化および狭ピッチ化する必要からソケットの微細化加工が要求されており、これによってソケットは高価格化するようになっている。
【０００５】
また、従来法においては、ソケットは、半導体素子の全ての端子とコンタクトピンを介して電気的に接続していた。そして、ソケットをバーンインボードに実装する場合、コンタクトピンのリードは、バーンインボードの表面側からスルーホールを貫通して裏面側に半田付けされていた。このため、バーンインボードを作製する際には、全てのコンタクトピンに対応するスルーホールを設ける必要があった。また、多ピン化に伴い配線数が多くなっている上に、コンタクトピンの狭ピッチ化によりスルーホール間の距離が非常に狭くなっているために、バーンインボードを作製する際の配線の形成が困難となっていた。こうしたことから、バーンインボードのコストアップや製作工期の長期化を招いていた。
【０００６】
さらに、ソケットがコンタクトすることにより半田ボールに形成される接触痕は、パッケージに設けられた半田ボールが小さくなると目立ち易くなる。このため、製品を出荷する前に行う外観検査工程で、この接触痕がしばしば支障となって測定誤差を招いていた。
【０００７】
こうした問題は、特に、ボール端子を有するＢＧＡパッケージで発生し易い。ここで、ＢＧＡパッケージに接続するソケットで使用されるコンタクトピンには、半田ボールを挟み込むようにして接触するタイプと、半田ボールの下面に押し付けられるようにして接触するタイプとがある。上記の外観検査工程で問題となる接触痕は、特に後者のタイプで発生し易い。
【０００８】
本発明はこのような問題点に鑑みてなされたものである。即ち、本発明の目的は、ソケットに設けられるコンタクトピンの数を削減することによって、ソケットおよびバーンインボードを低価格化して、安価な半導体装置を製造する方法を提供することにある。
【０００９】
また、本発明の目的は、半田ボールに形成される接触痕を低減して、外観検査工程での測定誤差を小さくすることのできる半導体装置の製造方法を提供することにある。
【００１０】
本発明の他の目的および利点は、以下の記載から明らかとなるであろう。
【課題を解決するための手段】
【００１１】
本発明は、バーンイン試験装置と、このバーンイン試験装置を用いて試験される半導体素子と、この半導体素子に設けられた端子の総数より少ない数のコンタクトピンを有する第１のソケットが設けられたバーンインボードとを準備する工程と、端子の一部をコンタクトピンに電気的に接続する工程と、バーンイン試験装置から半導体素子にバーンイン入力信号を供給してバーンイン試験を行う工程とを備えることを特徴とする半導体装置の製造方法に関する。
【発明の効果】
【００１２】
本発明によれば、半導体素子に設けられた端子の総数より少ない数のコンタクトピンを有するソケットを用いてバーンイン試験を行うので、安価な半導体装置を製造する方法を提供することができる。また、半田ボールに形成される接触痕を低減できるので、外観検査工程での測定誤差を小さくすることも可能となる。
【発明を実施するための最良の形態】
【００１３】
図１は、本実施の形態における半導体装置の製造工程の一例を示すフローチャートである。
【００１４】
まず、半導体チップを配線基板にダイボンディングした後（工程１）、半導体チップのボンディングパッドを配線基板のリード電極にワイヤボンディングする（工程２）。次いで、半導体チップを樹脂封止した後（工程３）、配線基板の裏面に半田ボールを設けてから（工程４）、個片化する（工程５）。その後、バーンイン試験を行う（工程６）。
【００１５】
図２は、本実施の形態に適用可能なバーンイン試験装置の一例である。尚、図のソケット１は、本発明における第１のソケットである。
【００１６】
図２において、ソケット１が取り付けられたバーンインボード２には、バーンイン信号発生装置３からバーンイン入力信号４が送られる。したがって、ソケット１に半導体素子（図示せず）を接続することによって、半導体素子のバーンイン試験を行うことができる。また、バーンイン試験装置には、複数のバーンインボード２が設けられていて、同時に多数の半導体素子について試験可能となっている。
【００１７】
図３は、バーンイン試験を行う際の半導体装置の動作図である。
【００１８】
バーンイン回路５に入力されたバーンイン入力信号６は、セレクタ７を通って内部回路８に伝達される。セレクタ７は、バーイン回路５からの制御信号９によって、バーンイン入力信号６と、内部回路を動作させる入力信号１０とのいずれか一方を選択するものである。そして、バーンイン試験では、出力信号１１の一部をモニターすることによって、内部回路８の劣化の状態が判定される。
【００１９】
本実施の形態においては、バーンイン試験の際に、入力信号１０用の端子および出力信号１１用の端子の大部分については用いていない。また、半導体素子の機械的強度などを考慮して設けられる補強用の端子（図示せず）についても、バーンイン試験時に用いる必要はない。すなわち、ソケット１には、半導体装置に設けられた端子の総数よりも少ない数のコンタクトピンが設けられていることになる。
【００２０】
換言すると、本実施の形態では、バーンイン入力信号６用の端子、出力信号１１用の端子の一部、電源電圧１２用の端子、および、接地電圧１３用の端子のみを用いてバーンイン試験を行うので、これらの端子にのみ接続するコンタクトピンがソケット１に設けられていればよい。これにより、半導体素子の全ての端子に接続するコンタクトピンを必要としていた従来のソケットに比較して、コンタクトピンの数を削減することが可能となる。したがって、本発明によれば、ソケットを低価格化できるとともに、バーンインボードに設けるスルーホールの数を少なくすることもできるので、バーンインボードを容易に形成することが可能となる。尚、本発明においては、コンタクトピンが挿通されるスルーホールの数は、コンタクトピンの数と同じとすることができる。
【００２１】
図４は、半導体素子に設けられた端子の配置図の一例である。この例によれば、バーンイン信号入力端子１５が５個、電源端子１６が８個、接地端子１７が８個、入出力端子１８が９６個配置されている。また、四隅には、実装確認用の無接続端子１９が配置されている。尚、本実施の形態においては、入出力端子に代えて、入力端子と出力端子を用いてもよい。
【００２２】
実使用状態、すなわち、半田ボールを介してマザーボードなどの配線基板上に電気的および機械的に固定された状態では、半導体素子の四隅の端子に非常に大きな応力が掛かるため、これらの端子は他の端子に比較して破損しやすい。そこで、四隅の端子については、これらが破損して電気的接続が得られなくなった状態であっても、半導体素子の機能自体に大きな影響を及ぼさないような機能を割り当てることが好ましい。このような端子機能の例としては、本実施の形態で採用する無接続端子、すなわち、半導体チップとの電気的接続を持たない端子の他に、他の端子と配線基板内の配線で互いに接続する接地電位用端子または電源電位用端子などが挙げられる。
【００２３】
従来法では、図４に示す全ての端子に接続するコンタクトピンをソケットに設けるとともに、対応するスルーホールをバーンインボードに形成する必要があった。しかしながら、本発明によれば、これらの内のバーンイン信号入力端子１５、電源端子１６および接地端子１７に加えて、モニター用出力端子２０にのみ接続するコンタクトピンがあればよい。すなわち、図４で、斜線を付した入出力端子１８および無接続端子１９には、コンタクトピンを接続する必要がない。したがって、従来に比較して、コンタクトピンの数を少なくすることができるので、簡単且つ簡便にソケットおよび基板を準備して半導体装置を製造することが可能となる。
【００２４】
図４の例では、半導体素子に設けられた端子の総数１２１個に対して、バーンインの際にコンタクトピンに接続する端子は２２個でよい。一方、従来は１２１個の端子の全てにコンタクトピンを接続していたので、本発明を適用することにより８０％以上のコンタクトピンを削減できることになる。
【００２５】
また、図４では、入出力端子１８の内の１つをモニター用出力端子２０として用いることができる。すなわち、バーンイン試験の際には、入出力端子を出力用に切り替えてモニター用出力端子とし、観測される出力信号から内部回路の劣化の状態を判定する。尚、モニター用出力端子は少なくとも１個あればよいが、仕様やバーンイン試験の条件などに応じて適宜増やすこともできる。
【００２６】
図５は、図４のＡ−Ａ´線に沿う断面図である。
【００２７】
半導体素子３１は、配線基板３２と、配線基板３２の上に配置された半導体チップ３３と、配線基板３２および半導体チップ３３を電気的に接続するボンディングワイヤ３４と、半導体チップ３３およびボンディングワイヤ３４を封止する樹脂封止部３５と、配線基板３２の裏面上に形成され、配線基板３２内の配線およびボンディングワイヤ３４を介して半導体チップ３３と電気的に接続し、半導体素子３１の外部端子として機能する半田ボール３６とを有する。
【００２８】
また、バーンイン装置は、半導体素子３１を保持するソケット３８と、ソケット３８を介して半導体素子３１に電気的に接続するバーンインボード３９とを有する。ここで、ソケット３８は、樹脂製の筐体４０と、筐体４０に形成された複数の貫通孔４１と、貫通孔４１の内部に配置され且つ半田ボール３６に電気的に接続する複数のコンタクトピン４２とを有する。
【００２９】
コンタクトピン４２の形状は、特に限定されるものではないが、半田ボール３６を挟み込む形状とすることが、コンタクト痕に起因する外観検査時の不良発生を抑制できることから好ましい。
【００３０】
コンタクトピン４２の数は、バーンイン時にコンタクトが必要な数、すなわち、図４の例では２２個となっている。尚、図５では、この内の３個のコンタクトピン４２のみが示されている。各コンタクトピン４２は、バーンインボード３９に形成されたスルーホール内の電極４３に電気的に接続され、また、半田４４によって固定されている。
【００３１】
一方、バーンイン試験の際に、電源電位の供給や信号の入出力に使用されない半田ボール、すなわち、本実施の形態においては、１２１個の半田ボールの内の９９個の半田ボールに対応する箇所については、前述の通り、コンタクトピンが配置されておらず（図４）、また、バーンインボードのスルーホールも形成されていない（図５）。そして、このようにすることによって、バーンイン試験の際に電源電位の供給や信号の入出力に使用されない半田ボールに対応する箇所のバーンインボード上に、様々な配線を形成できるので、バーンインボードの設計自由度の向上を実現することが可能となる。
【００３２】
また、ソケットの筐体４０については、バーンイン試験の際に、電源電位の供給や信号の入出力に使用されない半田ボール３６に対応する箇所を含め、全ての半田ボール３６に対応する箇所に貫通孔４１が設けられている。本実施の形態における筐体４０の形態は、これに限られるものではない。しかし、図５のように、全ての半田ボール３６に対応する箇所に、コンタクトピン４２を収容可能な貫通孔４１を設けておくことによって、筐体４０の汎用性を向上させることができる。
【００３３】
図１でバーンイン試験を終えた後は、電気的特性を調べるための試験を行う（工程７）。
【００３４】
図６は、電気的特性試験装置の一例である。尚、図のソケット２１は、本発明における第２のソケットである。
【００３５】
ソケット２１が設けられた試験用基板２２には、ＩＣテスタ２３から試験用の入力信号２４が送られる。したがって、ソケット２１に半導体素子（図示せず）を接続し、半導体素子からの出力信号２５をＩＣテスタ２３で測定することによって、半導体素子の電気的特性を調べることができる。ここで、ソケット２１は、試験用基板２２の作製を容易にするためにポゴピン方式とすることができる。
【００３６】
より詳しくは、図３で、電源電圧１２および接地電圧１３が送られた内部回路８に、セレクタ７を通って入力信号１０が伝達される。そして、内部回路８からの出力信号１１をモニターすることによって、内部回路８の電気的特性を調べることができる。
【００３７】
ここで、電気的特性を調べるための試験では、半導体素子の各端子について試験を行う必要がある。このため、基本的には、バーンイン試験のときのように、特定の端子にのみコンタクトピンを接続することはできない。しかしながら、ＢＧＡパッケージでは、図４に示すように、基板の四隅に実装確認用の無接続端子が配置されることが多い。そこで、このような場合には、半導体素子の無接続端子に対応するコンタクトピンを不要とすることが可能である。
【００３８】
すなわち、本実施の形態においては、ソケット２１に、半導体素子に設けられた端子の総数よりも少ない数のコンタクトピンを設けることが可能である。尚、上記のＢＧＡパッケージに用いられる無接続端子に限らず、半導体素子の動作に関与しない端子であれば、ソケット２１に設けるコンタクトピンが接続する端子から除くことができる。
【００３９】
図７は、半導体素子に設けられた端子の配置図であり、テスト工程においてコンタクトピンによる接続がされないピンが網掛け表示によって図示されている。テスト工程においては、四隅の無接続端子１９のみが、ソケットのコンタクトピンによる接続がされない状態となる。
【００４０】
図８は、図７のＢ−Ｂ´線に沿う断面図である。尚、図８において、図５と同じ符号を付した個所は同じものであることを示している。
【００４１】
図８に示すように、テストボード４５の無接続端子１９に対応する個所（図の両端部の半田ボール３２に対応する個所）には、スルーホールが設けられていない。一方、他の端子に対応する個所にはスルーホールが設けられている。そして、このスルーホール内の電極４６に電気的に接続し且つ半田４７で固定されたコンタクトピン４８が、配線基板３２の裏面に設けられた半田ボール３６に電気的に接続する。
【００４２】
図１で、電気的特性を調べるための試験を終えた後は外観検査を行う（工程８）。例えば、図９に示すように、基板２６に半導体素子（図示せず）が搭載されたＢＧＡパッケージにおいて、基板２６の裏面２６ａに光源２７より光２８を照射し、その反射光を複数のカメラ２９で測定して基板２６の平坦度を調べる。ここで、バーンイン試験の際に、基板２６に設けられた、突起電極としての半田ボール３０にコンタクトピン（図示せず）が接触すると、半田ボール３０の表面に接触痕が形成されて光２８が乱反射してしまう。このため、このような接触痕を有する半田ボール３０が多くなると、カメラ２９で反射光を測定するのが困難となって誤差も大きくなる。
【００４３】
本発明によれば、バーンイン試験の際に接続するコンタクトピンの数を従来より少なくすることができるので、接触痕が形成される半田ボールの数を少なくして、測定誤差を小さくすることができる。尚、半田ボールへのダメージをより少なくするためには、半田ボールを挟み込むことによって電気的に接触するタイプのコンタクトピンを使用することが好ましい。
【００４４】
また、外観検査工程においては、半導体素子の四隅に位置する半田ボール３０の検査精度の確保が重要となる（図９）。これは、四隅に位置する半田ボール３０の位置を正確に把握することにより、半導体素子全体の反りや歪みの大きさを的確に判定できるからである。本発明においては、バーンイン工程および電気特性試験工程の何れか一方、より好ましくは、その両方において、四隅の半田ボール３０にコンタクトピンを接触させないソケットを用いるので、四隅の半田ボール３０の表面に接触痕が形成されるのを防ぐことができる。したがって、外観検査工程における認識不良を防ぐことができるという効果が得られる。
【００４５】
以上の工程１〜８を終えた後に良品とされた半導体装置が出荷される（図１）。
【００４６】
本実施の形態においては、半導体素子にバーンイン試験時のモード設計を盛り込むこともできる。例えば、モード設定するために必要な外部入力信号が固定電圧でよい場合には、切り離し可能な回路を有するプルアップ抵抗またはプルダウン抵抗を半導体素子の入力バッファに設けてもよい。このようにすることによって、バーンイン試験の際に、電源端子または接地端子から電荷を供給可能な回路ができるので、バーンイン試験で使用する端子の数をさらに減らすことが可能になる。
【００４７】
上記の場合において、例えば、カスタム半導体装置のように品種によって特定の端子レイアウトが決定され、且つ、パッケージが共通である場合には、１）テスト回路への入力端子を共通として、２）電源端子および接地端子は極力共通のレイアウトとすることが好ましい。但し、接地端子若しくは入力端子を電源端子と共用できない場合、電源端子若しくは入力端子を接地端子と共用できない場合、または、電源端子若しくは接地端子を入力端子と共用できないなどの制約がある場合には、これらを考慮して回路設計することが必要となる。
【００４８】
尚、本発明は上記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内において、種々変形して実施することができる。
【図面の簡単な説明】
【００４９】
【図１】本実施の形態における半導体装置の製造工程の一例を示す図である。
【図２】本実施の形態に適用可能なバーンイン試験装置の一例である。
【図３】本実施の形態において、バーンイン試験を行う際の半導体素子の動作図である。
【図４】本実施の形態において、半導体素子に設けられた端子の配置図の一例である。
【図５】図４のＡ−Ａ’線に沿う断面図である。
【図６】本実施の形態における電気的試験装置の一例である。
【図７】本実施の形態において、半導体素子に設けられた端子の配置図の一例である。
【図８】図７のＢ−Ｂ’線に沿う断面図である。
【図９】本実施の形態における半導体装置の外観検査の説明図である。
【符号の説明】
【００５０】
１，２１，３８ ソケット
２，３９ バーンインボード
３ バーンイン信号発生装置
４ バーンイン入力信号
１５ バーンイン信号入力端子
１６ 電源端子
１７ 接地端子
１８ 入出力端子
１９ 無接続端子
２０ モニター用出力端子
２２ 試験用基板
２３ ＩＣテスタ
２４ 入力信号
２５ 出力信号
２６ 基板
２７ 光源
２８ 光
２９ カメラ
３０，３６ 半田ボール
３１ 半導体素子
３２ 配線基板
３３ 半導体チップ
３４ ボンディングワイヤ
３５ 樹脂封止部
４０ 筐体
４１ 貫通孔
４２ コンタクトピン
４３，４６ 電極
４４，４７ 半田
４５ テストボード
【特許請求の範囲】
【請求項１】
バーンイン試験装置と、前記バーンイン試験装置を用いて試験される半導体素子と、前記半導体素子に設けられた端子の総数より少ない数のコンタクトピンを有する第１のソケットが設けられたバーンインボードとを準備する工程と、
前記端子の一部を前記コンタクトピンに電気的に接続する工程と、
前記バーンイン試験装置から前記半導体素子にバーンイン入力信号を供給してバーンイン試験を行う工程とを備えることを特徴とする半導体装置の製造方法。
【請求項２】
前記バーンインボードには、前記コンタクトピンが挿通されるスルーホールが設けられていて、該スルーホールの数は前記端子の総数より少ない請求項１に記載の半導体装置の製造方法。
【請求項３】
前記半導体素子には、前記バーンイン試験を行うのに使用されるテスト回路が設けられている請求項１または２に記載の半導体装置の製造方法。
【請求項４】
前記テスト回路は、前記半導体素子の出力バッファに設けられて切り離し可能なプルアップ抵抗またはプルダウン抵抗である請求項３に記載の半導体装置の製造方法。
【請求項５】
前記コンタクトピンの数は、前記半導体素子に設けられたバーンイン用入力端子、電源端子、接地端子およびモニター用の出力端子の数に一致する請求項１〜４に記載の半導体装置の製造方法。
【請求項６】
前記バーンイン試験を終えた後に、電気的特性試験装置と、前記端子の総数より少ない数のコンタクトピンを有する第２のソケットが設けられた試験用基板とを準備する工程と、
前記端子の一部を前記コンタクトピンに電気的に接続する工程と、
前記電気的特性試験装置から前記半導体素子に入力信号を供給して電気的特性試験を行う工程とをさらに備える請求項１〜５に記載の半導体装置の製造方法。
【請求項７】
前記第２のソケットの前記コンタクトピンはポゴピン方式である請求項６に記載の半導体装置の製造方法。
【請求項８】
前記半導体素子は基板に搭載されてＢＧＡパッケージを構成する請求項１〜７に記載の半導体装置の製造方法。
【請求項９】
前記コンタクトピンは、前記基板に設けられた突起電極を挟み込むことによって電気的に接触するものである請求項８に記載の半導体装置の製造方法。
【請求項１０】
前記基板の四隅には無接続端子が設けられていて、前記第１のソケットは、該無接続端子に接続するコンタクトピンを有しない請求項８または９に記載の半導体装置の製造方法。
【請求項１１】
前記第２のソケットは、前記無接続端子に接続するコンタクトピンを有しない請求項１０に記載の半導体装置の製造方法。
【請求項１】
バーンイン試験装置と、前記バーンイン試験装置を用いて試験される半導体素子と、前記半導体素子に設けられた端子の総数より少ない数のコンタクトピンを有する第１のソケットが設けられたバーンインボードとを準備する工程と、
前記端子の一部を前記コンタクトピンに電気的に接続する工程と、
前記バーンイン試験装置から前記半導体素子にバーンイン入力信号を供給してバーンイン試験を行う工程とを備えることを特徴とする半導体装置の製造方法。
【請求項２】
前記バーンインボードには、前記コンタクトピンが挿通されるスルーホールが設けられていて、該スルーホールの数は前記端子の総数より少ない請求項１に記載の半導体装置の製造方法。
【請求項３】
前記半導体素子には、前記バーンイン試験を行うのに使用されるテスト回路が設けられている請求項１または２に記載の半導体装置の製造方法。
【請求項４】
前記テスト回路は、前記半導体素子の出力バッファに設けられて切り離し可能なプルアップ抵抗またはプルダウン抵抗である請求項３に記載の半導体装置の製造方法。
【請求項５】
前記コンタクトピンの数は、前記半導体素子に設けられたバーンイン用入力端子、電源端子、接地端子およびモニター用の出力端子の数に一致する請求項１〜４に記載の半導体装置の製造方法。
【請求項６】
前記バーンイン試験を終えた後に、電気的特性試験装置と、前記端子の総数より少ない数のコンタクトピンを有する第２のソケットが設けられた試験用基板とを準備する工程と、
前記端子の一部を前記コンタクトピンに電気的に接続する工程と、
前記電気的特性試験装置から前記半導体素子に入力信号を供給して電気的特性試験を行う工程とをさらに備える請求項１〜５に記載の半導体装置の製造方法。
【請求項７】
前記第２のソケットの前記コンタクトピンはポゴピン方式である請求項６に記載の半導体装置の製造方法。
【請求項８】
前記半導体素子は基板に搭載されてＢＧＡパッケージを構成する請求項１〜７に記載の半導体装置の製造方法。
【請求項９】
前記コンタクトピンは、前記基板に設けられた突起電極を挟み込むことによって電気的に接触するものである請求項８に記載の半導体装置の製造方法。
【請求項１０】
前記基板の四隅には無接続端子が設けられていて、前記第１のソケットは、該無接続端子に接続するコンタクトピンを有しない請求項８または９に記載の半導体装置の製造方法。
【請求項１１】
前記第２のソケットは、前記無接続端子に接続するコンタクトピンを有しない請求項１０に記載の半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２００６−２８４２７４（Ｐ２００６−２８４２７４Ａ）
【公開日】平成１８年１０月１９日（２００６．１０．１９）
【国際特許分類】
【出願番号】特願２００５−１０２３３９（Ｐ２００５−１０２３３９）
【出願日】平成１７年３月３１日（２００５．３．３１）
【出願人】（５０３１２１１０３）株式会社ルネサステクノロジ (4,790)
【Ｆターム（参考）】
【公開日】平成１８年１０月１９日（２００６．１０．１９）
【国際特許分類】
【出願日】平成１７年３月３１日（２００５．３．３１）
【出願人】（５０３１２１１０３）株式会社ルネサステクノロジ (4,790)
【Ｆターム（参考）】
[ Back to top ]