半導体装置の製造方法
【課題】 半導体ウェハ外周部近傍にめっき膜を形成せず、かつ、パーティクルやシール不良などの不具合の発生を防止することができる半導体装置の製造方法を実現する。
【解決手段】 ＳＯＩ基板１０の素子形成基板１０ａの表面に、フォトレジストにより、素子形成領域１０ｆを囲む遮断部材１３を突出形成する。これにより、めっき液Ｌの素子形成基板１０ａの面方向への移動を遮断し、遮断部材１３に囲まれた領域にのみめっき液Ｌを接触させて電気めっきを行うことができるため、素子形成領域１０ｆにのみＣｕめっき膜Ｍを形成することができる。遮断部材１３は、素子形成基板１０ａ上に形成されているため、めっき装置２０からＳＯＩ基板１０を取り外すときに、遮断部材１３に付着したＣｕめっき膜Ｍがめっき槽２１に落下するおそれがない。
【解決手段】 ＳＯＩ基板１０の素子形成基板１０ａの表面に、フォトレジストにより、素子形成領域１０ｆを囲む遮断部材１３を突出形成する。これにより、めっき液Ｌの素子形成基板１０ａの面方向への移動を遮断し、遮断部材１３に囲まれた領域にのみめっき液Ｌを接触させて電気めっきを行うことができるため、素子形成領域１０ｆにのみＣｕめっき膜Ｍを形成することができる。遮断部材１３は、素子形成基板１０ａ上に形成されているため、めっき装置２０からＳＯＩ基板１０を取り外すときに、遮断部材１３に付着したＣｕめっき膜Ｍがめっき槽２１に落下するおそれがない。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体素子が形成された素子形成基板を備えた半導体ウェハについて、当該素子形成基板表面にめっき液を接触させて電気めっきを行うめっき工程を有する半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来より、半導体素子が形成された素子形成基板を備えた半導体ウェハに、素子間を電気的に接続する配線などを行うためのめっき膜を形成する方法として、カップ式めっき装置を用いる電気めっき方法が知られている。
カップ式めっき装置は、カップ状に形成されためっき槽上部に半導体ウェハを載置し、めっき槽の下方からめっき液を供給して、半導体ウェハのめっき面にめっき液を接触させながら電気めっき処理を行う装置である。
ここで、半導体ウェハの外周部近傍は、半導体素子が形成されないため、形状精度が高く形成されていないため、めっき膜がきちんと成膜されずに、めっき膜の剥離などの不良が生じることがある。
特に、半導体ウェハとしてＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板を用いた場合には、素子形成基板の端部にテラス部と呼ばれる段差が存在することがあり、上述した傾向が特に顕著に表れることがある。
そのため、半導体ウェハの外周部近傍にめっきされないようにするために、例えば、特許文献１では、半導体ウェハにリング状のシール部材を接触させて、半導体ウェハの端面にめっき液が接触しないようにシールする技術が開示されている。
【特許文献１】特開平５−２４７６９２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかし、上述の技術では、シール部材にめっき膜が付着し、めっき処理が終了した後に半導体ウェハとシール部材とを離す際に、シール部材に付着しためっき膜がめっき槽に落下してパーティクルの原因となったり、シール部に残留して、次に半導体ウェハにめっき処理を行う場合にシール不良が生じたりするという問題があった。これにより、歩留まりの低下や設備メンテ頻度の増大という問題も生じる。
【０００４】
そこで、本発明は、半導体ウェハ外周部近傍にめっき膜を形成せず、かつ、パーティクルやシール不良などの不具合の発生を防止することができる半導体装置の製造方法を実現することを目的とする。
【課題を解決するための手段】
【０００５】
この発明は、上記目的を達成するため、請求項１に記載の発明では、半導体素子が形成された素子形成基板を備えた半導体ウェハについて、当該素子形成基板表面にめっき液を接触させて電気めっきを行うめっき工程を有する半導体装置の製造方法において、前記めっき工程は、前記半導体素子が形成された素子形成領域を囲んで突出形成され、前記めっき液の前記素子形成基板の面方向への移動を遮断する遮断部材を備えた前記半導体ウェハを用意し、前記遮断部材に囲まれた領域にのみ前記めっき液を接触させて電気めっきを行う、という技術的手段を用いる。
【０００６】
請求項１に記載の発明によれば、半導体素子が形成された素子形成領域を囲んで突出形成された遮断部材により、めっき液の素子形成基板の面方向への移動を遮断し、遮断部材に囲まれた領域にのみめっき液を接触させて電気めっきを行うため、素子形成領域以外にめっきされないようにすることができる。
また、遮断部材は、半導体ウェハ上に形成されているため、めっき装置から半導体ウェハを取り外すときに、遮断部材に付着しためっきがめっき槽に落下したり、シール不良が生じたりするおそれがない。
【０００７】
請求項２に記載の発明では、請求項１に記載の半導体装置の製造方法において、前記半導体ウェハは、前記素子形成基板と支持基板とを埋め込み絶縁膜を挟んで貼り合わせて形成されるＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板である、という技術的手段を用いる。
【０００８】
請求項２に記載の発明のように、本発明は、ＳＯＩ基板に好適に適用することができる。ＳＯＩ基板は、素子形成基板の端部にテラス部と呼ばれる段差が存在するため、めっき不良が発生しやすいが、本発明を適用することにより、遮断部材によりテラス部にめっきしないようにすることができる。
【０００９】
請求項３に記載の発明では、請求項１または請求項２に記載の半導体装置の製造方法において、前記遮断部材は、フォトレジストにより形成されている、という技術的手段を用いる。
【００１０】
請求項３に記載の発明によれば、遮断部材は、フォトレジストにより形成されているため、フォトリソグラフィ法により所望の位置に正確かつ容易に形成することができる。
【発明を実施するための最良の形態】
【００１１】
この発明に係る半導体装置の製造方法について、図を参照して説明する。ここでは、半導体素子が形成されているＳＯＩ基板に、各半導体素子を電気的に接続するための金属配線を、カップ式めっき装置を用いた電気めっき法により形成する場合を例に説明する。
図１は、本実施形態で用いる半導体ウェハの構造を示す説明図である。図１（Ａ）は、素子形成基板側から見た平面図であり、図１（Ｂ）は、図１（Ａ）のＡ−Ａ矢視断面説明図である。図２は、本実施形態に係る半導体装置の製造方法におけるめっき工程の説明図である。図２（Ａ）は、ＳＯＩ基板が載置されためっき装置の断面説明図であり、図２（Ｂ）は、図２（Ａ）の破線部の拡大説明図である。図３は、本実施形態に係る半導体装置の製造方法におけるめっき工程の説明図である。図４及び図５は、遮蔽部材の変更例を示す説明図である。
なお、各図では、説明のために一部を拡大して誇張して示している。
【００１２】
まず、図１（Ａ）及び（Ｂ）に示すように、ＭＯＳＦＥＴなどの半導体素子（図示略）が形成されたＳＯＩ基板１０を用意する。ＳＯＩ基板１０は、半導体素子が形成された素子形成基板１０ａと、Ｓｉなどからなる支持基板１０ｂとが、埋め込み酸化膜１０ｃを介して接着されて形成されている。素子形成基板１０ａの表面には、Ｃｕの拡散を防止するバリアメタル膜１１と、電気めっきの電極として作用するＣｕシード膜１２とが積層形成されている。
本実施形態で用いるＳＯＩ基板１０の外周部には、素子形成基板１０ａに対して支持基板１０ｂが外側に張り出したテラス部１０ｄと、素子形成基板１０ａの端部近傍からテラス部１０ｄにかけて傾斜した傾斜部１０ｅと、が形成されている。
【００１３】
次に、素子形成基板１０ａの表面に、フォトレジストを用いてフォトリソグラフィ法により、半導体素子が形成されている素子形成領域１０ｆを囲む遮断部材１３を突出形成する。遮断部材１３は、フォトレジストにより形成されているため、フォトリソグラフィ法により所望の位置に正確かつ容易に形成することができる。
ここで、遮断部材１３は、少なくとも素子形成領域１０ｆと傾斜部１０ｅとの間には存在するように、かつ、後に形成するめっき膜Ｍ（図３）の厚さよりも高くなるように形成する。これにより、素子形成領域１０ｆとＳＯＩ基板１０の外周部とが遮断部材１３により区画される。
本実施形態では、遮断部材１３は、傾斜部１０ｅの全面を覆って、一部がテラス部１０ｄにかかるように形成されている。
【００１４】
続いて、図２（Ａ）及び（Ｂ）に示すように、カップ式のめっき装置２０の支持部２３に、素子形成基板１０ａを下にしてＳＯＩ基板１０を載置する。
めっき装置２０は、めっき液Ｌを貯留するカップ状のめっき槽２１と、めっき槽２１の底部中央からめっき液Ｌを供給する供給部２２と、めっき槽２１の上部に設けられ、ＳＯＩ基板１０を外周部において支持する支持部２３と、支持部２３に設けられ、ＳＯＩ基板１０にめっき電流を供給するカソード電極２４と、支持部２３の下方に形成され、めっき液Ｌをめっき槽２１から排出するための排出部２５と、めっき槽２１内部に素子形成基板１０ａと対向する位置に配置されたアノード電極２６と、を備えている。
【００１５】
支持部２３にＳＯＩ基板１０を載置すると、ＳＯＩ基板１０は遮断部材１３より外側で支持されるとともに、カソード電極２４がＣｕシード膜１２に接触する。つまり、カソード電極２４は遮断部材１３よりも外側の領域においてＣｕシード膜１２に接触し、素子形成基板１０ａにめっき電流を供給することができるようになる。
【００１６】
続いて、供給部２２よりめっき槽２１内にめっき液Ｌを供給する。本実施形態では、めっき液Ｌには硫酸銅溶液を用いた。
めっき液Ｌはめっき槽２１内を上昇して、まず、素子形成基板１０ａの素子形成領域１０ｆに接触し、続いて素子形成基板１０ａの面方向に沿って外周方向に向かって流れ、素子形成領域１０ｆの全面と接触し、排出部２５からめっき槽２１の外部に排出される。ここで、素子形成基板１０ａの外周部には遮断部材１３が形成されているので、図２（Ｂ）に示すように、遮断部材１３よりも外側の領域にめっき液Ｌが接触することを防ぐことができる。
【００１７】
この状態で、カソード電極２４からＣｕシード膜１２にめっき電流を供給し、アノード電極２６との間で通電することにより、電気めっきを行うことができる。これにより、遮断部材１３よりも内側の素子形成領域１０ｆにのみＣｕめっき膜Ｍが形成される。
Ｃｕめっき膜Ｍは下方に成長するが、遮断部材１３は形成するめっき膜Ｍの厚さよりも高くなるように形成されているため、Ｃｕめっき膜Ｍを形成した後も遮断部材１３よりも外側の領域にめっき液Ｌが接触することはない。
【００１８】
続いて、図３（Ａ）に示すように、ＳＯＩ基板１０にめっき処理を施した後に、遮断部材１３を除去することにより、素子形成領域１０ｆにのみＣｕめっき膜Ｍを形成した構造を得ることができる。ここで、Ｃｕめっき膜Ｍの端部は、遮断部材１３に向かってせり上がった形状をしている。
【００１９】
そして、図３（Ｂ）に示すように、Ｃｕシード膜１２とバリアメタル膜１１とをエッチングにより除去した後に、所定の形状にパターニングすることにより、所望のＣｕ配線１４を形成することができる。このとき、Ｃｕめっき膜Ｍの端部のせり上がった部分もエッチングされて除去される。
【００２０】
以上のように、遮断部材１３は、素子形成基板１０ａ上に形成されているため、めっき装置２０からＳＯＩ基板１０を取り外すときに、遮断部材１３に付着したＣｕめっき膜Ｍがめっき槽２１に落下するおそれがない。また、ＳＯＩ基板１０毎に遮断部材１３が形成されているため、従来のシール部材を繰り返し使用した場合のように、シール不良が生じるおそれもない。
【００２１】
（変更例）
遮断部材１３は種々の形状に形成することができる。例えば、図４（Ａ）に示すように、素子形成領域１０ｆにパターン形成してもよい。これによれば、めっき処理を行うだけで、エッチングを行うことなく、Ｃｕを所望のパターンで成膜することができる。
また、本実施形態では、遮断部材１３は、傾斜部１０ｅの全面を覆って、一部がテラス部１０ｄにかかるように形成されているが、図４（Ｂ）に示すように、素子形成領域１０ｆにのみ形成してもよい。これによれば、遮断部材１３を段差部に形成するよりも均一に形成することができる。
【００２２】
図５（Ａ）及び（Ｂ）に示すように、遮断部材１３の先端部をＲ状に形成することもできる。これによれば、めっき液Ｌが遮断部材１３に遮断された後の流れをスムースにすることができる。
図５（Ｃ）に示すように、先端部を断面三角形状に形成しても、図５（Ａ）及び（Ｂ）に示す構成と同様の効果が得られる。
【００２３】
［最良の形態の効果］
（１）素子形成領域１０ｆを囲んで突出形成された遮断部材１３により、めっき液Ｌの素子形成基板１０ａの面方向への移動を遮断し、遮断部材１３に囲まれた領域にのみめっき液Ｌを接触させて電気めっきを行うため、素子形成領域１０ｆにのみＣｕめっき膜Ｍを形成することができる。
【００２４】
（２）遮断部材１３は、素子形成基板１０ａ上に形成されているため、めっき装置２０からＳＯＩ基板１０を取り外すときに、遮断部材１３に付着したＣｕめっき膜Ｍがめっき槽２１に落下するおそれがない。また、ＳＯＩ基板１０毎に遮断部材１３が形成されているため、従来のシール部材を繰り返し使用した場合のように、シール不良が生じるおそれもない。
【００２５】
[その他の実施形態]
（１）上述した実施形態では、遮断部材１３はフォトレジストを用いて形成したが、めっき液Ｌを遮断することができれば、他の材料を用いて形成してもよい。例えば、ポリイミドを用いることができる。ポリイミドはフォトレジストに比べて堅牢であるため、めっき液Ｌの流れによる力で遮断部材１３が破壊されるおそれがない。
【００２６】
（２）本発明は、ＳＯＩ基板１０以外の基板、例えば、シリコンのみで構成された半導体ウェハにも適用することができる。
【図面の簡単な説明】
【００２７】
【図１】本実施形態で用いる半導体ウェハの構造を示す説明図である。図１（Ａ）は、素子形成基板側から見た平面図であり、図１（Ｂ）は、図１（Ａ）のＡ−Ａ矢視断面説明図である。
【図２】本実施形態に係る半導体装置の製造方法におけるめっき工程の説明図である。図２（Ａ）は、ＳＯＩ基板が載置されためっき装置の断面説明図であり、図２（Ｂ）は、図２（Ａ）の破線部の拡大説明図である。
【図３】本実施形態に係る半導体装置の製造方法におけるめっき工程の説明図である。
【図４】遮蔽部材の変更例を示す説明図である。
【図５】遮蔽部材の変更例を示す説明図である。
【符号の説明】
【００２８】
１０ ＳＯＩ基板
１０ａ 素子形成基板
１０ｄ テラス部
１０ｅ 傾斜部
１０ｆ 素子形成領域
１２ Ｃｕシード膜
１３ 遮蔽部材
２０ めっき装置
２１ めっき槽
２３ 支持部
２４ カソード電極
【技術分野】
【０００１】
この発明は、半導体素子が形成された素子形成基板を備えた半導体ウェハについて、当該素子形成基板表面にめっき液を接触させて電気めっきを行うめっき工程を有する半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来より、半導体素子が形成された素子形成基板を備えた半導体ウェハに、素子間を電気的に接続する配線などを行うためのめっき膜を形成する方法として、カップ式めっき装置を用いる電気めっき方法が知られている。
カップ式めっき装置は、カップ状に形成されためっき槽上部に半導体ウェハを載置し、めっき槽の下方からめっき液を供給して、半導体ウェハのめっき面にめっき液を接触させながら電気めっき処理を行う装置である。
ここで、半導体ウェハの外周部近傍は、半導体素子が形成されないため、形状精度が高く形成されていないため、めっき膜がきちんと成膜されずに、めっき膜の剥離などの不良が生じることがある。
特に、半導体ウェハとしてＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板を用いた場合には、素子形成基板の端部にテラス部と呼ばれる段差が存在することがあり、上述した傾向が特に顕著に表れることがある。
そのため、半導体ウェハの外周部近傍にめっきされないようにするために、例えば、特許文献１では、半導体ウェハにリング状のシール部材を接触させて、半導体ウェハの端面にめっき液が接触しないようにシールする技術が開示されている。
【特許文献１】特開平５−２４７６９２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかし、上述の技術では、シール部材にめっき膜が付着し、めっき処理が終了した後に半導体ウェハとシール部材とを離す際に、シール部材に付着しためっき膜がめっき槽に落下してパーティクルの原因となったり、シール部に残留して、次に半導体ウェハにめっき処理を行う場合にシール不良が生じたりするという問題があった。これにより、歩留まりの低下や設備メンテ頻度の増大という問題も生じる。
【０００４】
そこで、本発明は、半導体ウェハ外周部近傍にめっき膜を形成せず、かつ、パーティクルやシール不良などの不具合の発生を防止することができる半導体装置の製造方法を実現することを目的とする。
【課題を解決するための手段】
【０００５】
この発明は、上記目的を達成するため、請求項１に記載の発明では、半導体素子が形成された素子形成基板を備えた半導体ウェハについて、当該素子形成基板表面にめっき液を接触させて電気めっきを行うめっき工程を有する半導体装置の製造方法において、前記めっき工程は、前記半導体素子が形成された素子形成領域を囲んで突出形成され、前記めっき液の前記素子形成基板の面方向への移動を遮断する遮断部材を備えた前記半導体ウェハを用意し、前記遮断部材に囲まれた領域にのみ前記めっき液を接触させて電気めっきを行う、という技術的手段を用いる。
【０００６】
請求項１に記載の発明によれば、半導体素子が形成された素子形成領域を囲んで突出形成された遮断部材により、めっき液の素子形成基板の面方向への移動を遮断し、遮断部材に囲まれた領域にのみめっき液を接触させて電気めっきを行うため、素子形成領域以外にめっきされないようにすることができる。
また、遮断部材は、半導体ウェハ上に形成されているため、めっき装置から半導体ウェハを取り外すときに、遮断部材に付着しためっきがめっき槽に落下したり、シール不良が生じたりするおそれがない。
【０００７】
請求項２に記載の発明では、請求項１に記載の半導体装置の製造方法において、前記半導体ウェハは、前記素子形成基板と支持基板とを埋め込み絶縁膜を挟んで貼り合わせて形成されるＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板である、という技術的手段を用いる。
【０００８】
請求項２に記載の発明のように、本発明は、ＳＯＩ基板に好適に適用することができる。ＳＯＩ基板は、素子形成基板の端部にテラス部と呼ばれる段差が存在するため、めっき不良が発生しやすいが、本発明を適用することにより、遮断部材によりテラス部にめっきしないようにすることができる。
【０００９】
請求項３に記載の発明では、請求項１または請求項２に記載の半導体装置の製造方法において、前記遮断部材は、フォトレジストにより形成されている、という技術的手段を用いる。
【００１０】
請求項３に記載の発明によれば、遮断部材は、フォトレジストにより形成されているため、フォトリソグラフィ法により所望の位置に正確かつ容易に形成することができる。
【発明を実施するための最良の形態】
【００１１】
この発明に係る半導体装置の製造方法について、図を参照して説明する。ここでは、半導体素子が形成されているＳＯＩ基板に、各半導体素子を電気的に接続するための金属配線を、カップ式めっき装置を用いた電気めっき法により形成する場合を例に説明する。
図１は、本実施形態で用いる半導体ウェハの構造を示す説明図である。図１（Ａ）は、素子形成基板側から見た平面図であり、図１（Ｂ）は、図１（Ａ）のＡ−Ａ矢視断面説明図である。図２は、本実施形態に係る半導体装置の製造方法におけるめっき工程の説明図である。図２（Ａ）は、ＳＯＩ基板が載置されためっき装置の断面説明図であり、図２（Ｂ）は、図２（Ａ）の破線部の拡大説明図である。図３は、本実施形態に係る半導体装置の製造方法におけるめっき工程の説明図である。図４及び図５は、遮蔽部材の変更例を示す説明図である。
なお、各図では、説明のために一部を拡大して誇張して示している。
【００１２】
まず、図１（Ａ）及び（Ｂ）に示すように、ＭＯＳＦＥＴなどの半導体素子（図示略）が形成されたＳＯＩ基板１０を用意する。ＳＯＩ基板１０は、半導体素子が形成された素子形成基板１０ａと、Ｓｉなどからなる支持基板１０ｂとが、埋め込み酸化膜１０ｃを介して接着されて形成されている。素子形成基板１０ａの表面には、Ｃｕの拡散を防止するバリアメタル膜１１と、電気めっきの電極として作用するＣｕシード膜１２とが積層形成されている。
本実施形態で用いるＳＯＩ基板１０の外周部には、素子形成基板１０ａに対して支持基板１０ｂが外側に張り出したテラス部１０ｄと、素子形成基板１０ａの端部近傍からテラス部１０ｄにかけて傾斜した傾斜部１０ｅと、が形成されている。
【００１３】
次に、素子形成基板１０ａの表面に、フォトレジストを用いてフォトリソグラフィ法により、半導体素子が形成されている素子形成領域１０ｆを囲む遮断部材１３を突出形成する。遮断部材１３は、フォトレジストにより形成されているため、フォトリソグラフィ法により所望の位置に正確かつ容易に形成することができる。
ここで、遮断部材１３は、少なくとも素子形成領域１０ｆと傾斜部１０ｅとの間には存在するように、かつ、後に形成するめっき膜Ｍ（図３）の厚さよりも高くなるように形成する。これにより、素子形成領域１０ｆとＳＯＩ基板１０の外周部とが遮断部材１３により区画される。
本実施形態では、遮断部材１３は、傾斜部１０ｅの全面を覆って、一部がテラス部１０ｄにかかるように形成されている。
【００１４】
続いて、図２（Ａ）及び（Ｂ）に示すように、カップ式のめっき装置２０の支持部２３に、素子形成基板１０ａを下にしてＳＯＩ基板１０を載置する。
めっき装置２０は、めっき液Ｌを貯留するカップ状のめっき槽２１と、めっき槽２１の底部中央からめっき液Ｌを供給する供給部２２と、めっき槽２１の上部に設けられ、ＳＯＩ基板１０を外周部において支持する支持部２３と、支持部２３に設けられ、ＳＯＩ基板１０にめっき電流を供給するカソード電極２４と、支持部２３の下方に形成され、めっき液Ｌをめっき槽２１から排出するための排出部２５と、めっき槽２１内部に素子形成基板１０ａと対向する位置に配置されたアノード電極２６と、を備えている。
【００１５】
支持部２３にＳＯＩ基板１０を載置すると、ＳＯＩ基板１０は遮断部材１３より外側で支持されるとともに、カソード電極２４がＣｕシード膜１２に接触する。つまり、カソード電極２４は遮断部材１３よりも外側の領域においてＣｕシード膜１２に接触し、素子形成基板１０ａにめっき電流を供給することができるようになる。
【００１６】
続いて、供給部２２よりめっき槽２１内にめっき液Ｌを供給する。本実施形態では、めっき液Ｌには硫酸銅溶液を用いた。
めっき液Ｌはめっき槽２１内を上昇して、まず、素子形成基板１０ａの素子形成領域１０ｆに接触し、続いて素子形成基板１０ａの面方向に沿って外周方向に向かって流れ、素子形成領域１０ｆの全面と接触し、排出部２５からめっき槽２１の外部に排出される。ここで、素子形成基板１０ａの外周部には遮断部材１３が形成されているので、図２（Ｂ）に示すように、遮断部材１３よりも外側の領域にめっき液Ｌが接触することを防ぐことができる。
【００１７】
この状態で、カソード電極２４からＣｕシード膜１２にめっき電流を供給し、アノード電極２６との間で通電することにより、電気めっきを行うことができる。これにより、遮断部材１３よりも内側の素子形成領域１０ｆにのみＣｕめっき膜Ｍが形成される。
Ｃｕめっき膜Ｍは下方に成長するが、遮断部材１３は形成するめっき膜Ｍの厚さよりも高くなるように形成されているため、Ｃｕめっき膜Ｍを形成した後も遮断部材１３よりも外側の領域にめっき液Ｌが接触することはない。
【００１８】
続いて、図３（Ａ）に示すように、ＳＯＩ基板１０にめっき処理を施した後に、遮断部材１３を除去することにより、素子形成領域１０ｆにのみＣｕめっき膜Ｍを形成した構造を得ることができる。ここで、Ｃｕめっき膜Ｍの端部は、遮断部材１３に向かってせり上がった形状をしている。
【００１９】
そして、図３（Ｂ）に示すように、Ｃｕシード膜１２とバリアメタル膜１１とをエッチングにより除去した後に、所定の形状にパターニングすることにより、所望のＣｕ配線１４を形成することができる。このとき、Ｃｕめっき膜Ｍの端部のせり上がった部分もエッチングされて除去される。
【００２０】
以上のように、遮断部材１３は、素子形成基板１０ａ上に形成されているため、めっき装置２０からＳＯＩ基板１０を取り外すときに、遮断部材１３に付着したＣｕめっき膜Ｍがめっき槽２１に落下するおそれがない。また、ＳＯＩ基板１０毎に遮断部材１３が形成されているため、従来のシール部材を繰り返し使用した場合のように、シール不良が生じるおそれもない。
【００２１】
（変更例）
遮断部材１３は種々の形状に形成することができる。例えば、図４（Ａ）に示すように、素子形成領域１０ｆにパターン形成してもよい。これによれば、めっき処理を行うだけで、エッチングを行うことなく、Ｃｕを所望のパターンで成膜することができる。
また、本実施形態では、遮断部材１３は、傾斜部１０ｅの全面を覆って、一部がテラス部１０ｄにかかるように形成されているが、図４（Ｂ）に示すように、素子形成領域１０ｆにのみ形成してもよい。これによれば、遮断部材１３を段差部に形成するよりも均一に形成することができる。
【００２２】
図５（Ａ）及び（Ｂ）に示すように、遮断部材１３の先端部をＲ状に形成することもできる。これによれば、めっき液Ｌが遮断部材１３に遮断された後の流れをスムースにすることができる。
図５（Ｃ）に示すように、先端部を断面三角形状に形成しても、図５（Ａ）及び（Ｂ）に示す構成と同様の効果が得られる。
【００２３】
［最良の形態の効果］
（１）素子形成領域１０ｆを囲んで突出形成された遮断部材１３により、めっき液Ｌの素子形成基板１０ａの面方向への移動を遮断し、遮断部材１３に囲まれた領域にのみめっき液Ｌを接触させて電気めっきを行うため、素子形成領域１０ｆにのみＣｕめっき膜Ｍを形成することができる。
【００２４】
（２）遮断部材１３は、素子形成基板１０ａ上に形成されているため、めっき装置２０からＳＯＩ基板１０を取り外すときに、遮断部材１３に付着したＣｕめっき膜Ｍがめっき槽２１に落下するおそれがない。また、ＳＯＩ基板１０毎に遮断部材１３が形成されているため、従来のシール部材を繰り返し使用した場合のように、シール不良が生じるおそれもない。
【００２５】
[その他の実施形態]
（１）上述した実施形態では、遮断部材１３はフォトレジストを用いて形成したが、めっき液Ｌを遮断することができれば、他の材料を用いて形成してもよい。例えば、ポリイミドを用いることができる。ポリイミドはフォトレジストに比べて堅牢であるため、めっき液Ｌの流れによる力で遮断部材１３が破壊されるおそれがない。
【００２６】
（２）本発明は、ＳＯＩ基板１０以外の基板、例えば、シリコンのみで構成された半導体ウェハにも適用することができる。
【図面の簡単な説明】
【００２７】
【図１】本実施形態で用いる半導体ウェハの構造を示す説明図である。図１（Ａ）は、素子形成基板側から見た平面図であり、図１（Ｂ）は、図１（Ａ）のＡ−Ａ矢視断面説明図である。
【図２】本実施形態に係る半導体装置の製造方法におけるめっき工程の説明図である。図２（Ａ）は、ＳＯＩ基板が載置されためっき装置の断面説明図であり、図２（Ｂ）は、図２（Ａ）の破線部の拡大説明図である。
【図３】本実施形態に係る半導体装置の製造方法におけるめっき工程の説明図である。
【図４】遮蔽部材の変更例を示す説明図である。
【図５】遮蔽部材の変更例を示す説明図である。
【符号の説明】
【００２８】
１０ ＳＯＩ基板
１０ａ 素子形成基板
１０ｄ テラス部
１０ｅ 傾斜部
１０ｆ 素子形成領域
１２ Ｃｕシード膜
１３ 遮蔽部材
２０ めっき装置
２１ めっき槽
２３ 支持部
２４ カソード電極
【特許請求の範囲】
【請求項１】
半導体素子が形成された素子形成基板を備えた半導体ウェハについて、当該素子形成基板表面にめっき液を接触させて電気めっきを行うめっき工程を有する半導体装置の製造方法において、
前記めっき工程は、前記半導体素子が形成された素子形成領域を囲んで突出形成され、前記めっき液の前記素子形成基板の面方向への移動を遮断する遮断部材を備えた前記半導体ウェハを用意し、前記遮断部材に囲まれた領域にのみ前記めっき液を接触させて電気めっきを行うことを特徴とする半導体装置の製造方法。
【請求項２】
前記半導体ウェハは、前記素子形成基板と支持基板とを埋め込み絶縁膜を挟んで貼り合わせて形成されるＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板であることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記遮断部材は、フォトレジストにより形成されていることを特徴とする請求項１または請求項２に記載の半導体装置の製造方法。
【請求項１】
半導体素子が形成された素子形成基板を備えた半導体ウェハについて、当該素子形成基板表面にめっき液を接触させて電気めっきを行うめっき工程を有する半導体装置の製造方法において、
前記めっき工程は、前記半導体素子が形成された素子形成領域を囲んで突出形成され、前記めっき液の前記素子形成基板の面方向への移動を遮断する遮断部材を備えた前記半導体ウェハを用意し、前記遮断部材に囲まれた領域にのみ前記めっき液を接触させて電気めっきを行うことを特徴とする半導体装置の製造方法。
【請求項２】
前記半導体ウェハは、前記素子形成基板と支持基板とを埋め込み絶縁膜を挟んで貼り合わせて形成されるＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板であることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記遮断部材は、フォトレジストにより形成されていることを特徴とする請求項１または請求項２に記載の半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図２】
【図３】
【図４】
【図５】
【公開番号】特開２００８−２８３１２１（Ｐ２００８−２８３１２１Ａ）
【公開日】平成２０年１１月２０日（２００８．１１．２０）
【国際特許分類】
【出願番号】特願２００７−１２８０２６（Ｐ２００７−１２８０２６）
【出願日】平成１９年５月１４日（２００７．５．１４）
【出願人】（０００００４２６０）株式会社デンソー (27,639)
【Ｆターム（参考）】
【公開日】平成２０年１１月２０日（２００８．１１．２０）
【国際特許分類】
【出願日】平成１９年５月１４日（２００７．５．１４）
【出願人】（０００００４２６０）株式会社デンソー (27,639)
【Ｆターム（参考）】
[ Back to top ]