半導体装置の製造方法
【課題】第1基板上の複数の半導体層から選択した半導体層を第2基板に高精度かつ少ない不良率で移設する方法を提供する。
【解決手段】第1基板1の上に犠牲層2を介して形成された半導体層3を複数の領域に分割する工程と、複数の領域のうち、第1領域において、半導体層の上面の一部にフォトレジスト5が残存し、第2領域において、犠牲層の側面をすべて覆うようにフォトレジストが残存し、かつ、第1領域の半導体層の上面に残存するフォトレジストの厚さは、第2領域の半導体層の上面に残存するフォトレジストの厚さよりも大きくなるようにフォトレジストを露光し、パターニングする工程と、第1領域の半導体層の上面に残存するフォトレジストに移設用基板を接合させた状態で第1領域の犠牲層をエッチングすることで第1領域の半導体層を第1基板から分離し、当該分離された第1領域の半導体層を第2基板に移設する工程とを含む半導体装置の製造方法。
【解決手段】第1基板1の上に犠牲層2を介して形成された半導体層3を複数の領域に分割する工程と、複数の領域のうち、第1領域において、半導体層の上面の一部にフォトレジスト5が残存し、第2領域において、犠牲層の側面をすべて覆うようにフォトレジストが残存し、かつ、第1領域の半導体層の上面に残存するフォトレジストの厚さは、第2領域の半導体層の上面に残存するフォトレジストの厚さよりも大きくなるようにフォトレジストを露光し、パターニングする工程と、第1領域の半導体層の上面に残存するフォトレジストに移設用基板を接合させた状態で第1領域の犠牲層をエッチングすることで第1領域の半導体層を第1基板から分離し、当該分離された第1領域の半導体層を第2基板に移設する工程とを含む半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体装置を製造する方法に関する。特に、第1基板上に形成した複数の半導体層から選択した半導体層を第2基板に転写することにより半導体装置を製造する方法に関する。
【背景技術】
【0002】
半導体装置を効率的に製造する方法として、例えば、特許文献1及び特許文献2が提案されている。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開2003−203898号公報
【特許文献2】特開2003−174041号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
しかし、特許文献1記載の方法では、上記の半導体素子を最終基板に転写する工程において、フィルムを変形させて半導体素子を押しつけるため、転写の精度を確保する上での問題となりうる。また、フィルムの複数の箇所を一度に押しつけると、押しつける箇所の間のフィルムが変形する。そのため、フィルムの変形箇所で最終基板に転写しないはずの半導体素子が最終基板に転写されたり、損傷したりする可能性がある。したがって、この方法は一度に複数の半導体素子を転写する場合には適さない。
【0005】
また、特許文献2の方法では、接着剤を所定のチップ上あるいは実装用基板の所定の位置に塗布する際、接着力が十分に得られ、かつ所定の半導体素子に隣接する半導体素子に接着剤が付着しないように、接着剤の塗布量や位置を精密に管理しなくてはならない。したがって、半導体素子が非常に小さなものである場合、あるいは各々の半導体素子間が狭い場合には、この方法を用いることが困難になる。
【0006】
そこで、本発明は、第1基板上に形成した複数の半導体層から選択した半導体層を第2基板に転写することにより半導体装置を製造する方法において、高精度かつ不良品の発生率の少ない方法を提供することを目的とする。
【課題を解決するための手段】
【0007】
上記目的を達成するため、本発明によれば、半導体装置の製造方法であって、第1基板の上に犠牲層を介して形成された半導体層を前記犠牲層と共に複数の領域に分割する工程と、前記複数の領域における前記半導体層の上面と前記半導体層及び前記犠牲層の側面をすべて覆うようにフォトレジストを塗布する工程と、前記複数の領域のうち1つの第1領域において、前記半導体層の上面の一部に前記フォトレジストが残存し、前記複数の領域の前記第1領域以外の第2領域において、前記犠牲層の側面をすべて覆うように前記フォトレジストが残存し、かつ、前記第1領域の前記半導体層の上面に残存する前記フォトレジストの厚さは、前記第2領域の前記半導体層の上面に残存する前記フォトレジストの厚さよりも大きくなるように前記フォトレジストを露光し、パターニングする工程と、前記第1領域の前記半導体層の上面に残存する前記フォトレジストに移設用基板を接合させた状態で前記第1領域の前記犠牲層をエッチングすることで前記第1領域の前記半導体層を前記第1基板から分離し、当該分離された前記第1領域の前記半導体層を第2基板に移設する工程とを含むことを特徴とする方法が提供される。
【発明の効果】
【0008】
本発明によれば、第1基板上に形成した複数の半導体層から選択した半導体層を第2基板に転写することにより半導体装置を製造する方法において、高精度かつ不良品の発生率の少ない方法を提供することができる。
【図面の簡単な説明】
【0009】
【図1】本発明の一実施形態の第1工程を示す図。
【図2】本発明の一実施形態の第2工程を示す図。
【図3】本発明の一実施形態の第3工程を示す図。
【図4】本発明の一実施形態の第4工程を示す図。
【図5】本発明の一実施形態の第5工程を示す図。
【図6】本発明の一実施形態の第6工程を示す図。
【図7】本発明の一実施形態の第7工程を示す図。
【図8】本発明の一実施形態の第8工程を示す図。
【図9】本発明の一実施形態の第9工程を示す図。
【図10】第9工程後にフォトレジストを除去した第1基板の状態を示す図。
【図11】フォトレジストを再塗布した第1基板の状態を示す図。
【図12】(a)再塗布したフォトレジストを露光する工程を示す図、及び(b)パターニング後の第1基板の状態を示す図。
【発明を実施するための形態】
【0010】
以下添付図面を参照して本発明を適用できる好適な実施例について、さらに具体的かつ詳細に説明する。なお、既に説明した部分には同一符号を付し重複説明を省略する。
【0011】
<第1工程>
第1工程では、GaAsにより形成された第1基板1上にAlAsからなる犠牲層2を形成し、その上にAlGaAsからなる半導体層3を形成する。犠牲層2及び半導体層3を形成した第1基板1の断面の一部を図1に示す。犠牲層2及び半導体層3はそれぞれの材料をエピタキシャル成長させることにより得られる。ここで、第1基板1はGaAsに限らずサファイヤ、Si等を、犠牲層2はAlAsに限らず、InGaP等の、フッ酸、希フッ酸又は塩酸等によるウェットエッチングあるいはドライエッチングにより除去することができる膜を材料として用いることができる。また、半導体層3はAlGaAsに限らず、GaAs、GaN等の光デバイス用半導体薄膜の他、高電子移動度トランジスタ(HEMT)とすることができる。
【0012】
<第2工程>
第2工程では、図2(a)に示すように、第1基板1の上に犠牲層2を介して形成された半導体層3を犠牲層2と共に複数の領域Aに分割する。具体的には、パターニングされたレジストをマスクとし、ウェットエッチング又はドライエッチングで、半導体層3及び犠牲層2を貫通して第1基板1に達する溝4を設ける。また、本実施形態の他に、フォトリソグラフィ、あるいはダイシングにより溝4を設けることもできる。
【0013】
このようにして、犠牲層2及び半導体層3は必要な形状に分割されて、第1基板1上に領域Aが複数形成される。この状態での第1基板1の各層が形成された面から見た図を図2(b)に示す。本実施形態では、各々の領域Aは同一、かつ第1基板の表面に平行な第1方向DR1に沿ってピッチP1で等間隔に配列されている。この構成は、後述する半導体装置の量産において効率的な構成であり、詳しくは同図中の拡大図を参照しながら後述する。しかし、これに限られず、各領域は異なる形状あってもよく、また、隣り合う領域の間隔は各々異なっていてもよい。
【0014】
<第3工程>
第3工程では、図3に示すように、第1基板1上の領域Aにおける半導体層3の上面と半導体層3及び犠牲層2の側面をすべて覆うようにフォトレジスト5を塗布する。ここで、塗布したフォトレジスト5の表面が平坦であれば、後の工程において、フォトレジスト5と移設用基板6との密着性が向上する。具体的には、第1基板1に、スピンコーティング法、スプレーコーティング法等の方法でフォトレジスト5を塗布する。また、フォトレジスト5は後述の犠牲層2のエッチングにおけるエッチング液に耐性のあるものが望ましく、本実施形態においてはフッ酸耐性のあるものが望ましい。
【0015】
<第4工程>
第4工程では、後の工程において、複数の領域Aのうち第1領域A1の半導体層3を第1基板1から分離し、第2領域A2の半導体層3を第1基板1に保持させるための構造を後述のパターニングにより形成するため、塗布したフォトレジスト5を露光する。具体的な露光方法に関して図4を参照しながら以下に説明する。
【0016】
第1領域A1のフォトレジスト5を残存させる部分には単位面積あたり第1の累積露光量exp1になるように露光する。第2の領域A2のフォトレジスト5を残存させる部分及び半導体層3を含む部分には単位面積あたり第2の累積露光量exp2になるように露光する。第1及び第2の累積露光量exp1及びexp2になるように露光する部分以外のフォトレジスト5が塗布された部分には単位面積あたり第3の累積露光量exp3になるように露光する。ここで、第2の累積露光量exp2は第1の累積露光量exp1よりも大きく、第3の累積露光量exp3が小さい(すなわち、exp1<exp2<exp3)。さらに、第3の累積露光量exp3で露光する部分においては、後術のパターニング後にフォトレジスト5が残らないように露光する。本実施形態においては第1の累積露光量exp1で露光する部分に対しては遮光している(すなわち、exp1=0)が、上記の各領域における露光量の関係(exp1<exp2<exp3)を満たしていれば、必ずしも遮光する必要はない。
【0017】
また、各露光部の露光量を調整する方法は、第1、第2及び第3の累積露光量exp1、exp2、exp3で露光する部分に露光光の透過率tr1、tr2、tr3が異なるマスクMを用いて露光を行う。本実施形態では、tr1=0%、tr2=50%、tr3=100%であるが、tr1<tr2<tr3の関係を満たしていれば、この値には限られない。また、露光量を調整できる方法であればこれに限らず、例えば、第1、第2及び第3の累積露光量exp1、exp2、exp3で露光する部分によって露光時間又は露光回数が異なるように露光する方法もある。この場合、上記のように露光する部分によって透過率の異なるマスクMを作製する必要がなくコストの低減をすることができる。
【0018】
<第5工程>
第5工程では、露光した基板を剥離液に浸漬し、露光により変化したフォトレジスト5を2.38wt%水酸化テトラメチルアンモニウム(TMAH)水溶液等に溶解し、除去することでパターニング処理をする。なお、剥離液はこれに限らず、さらに、フォトレジスト5の性質によってはガスに曝露することでパターニング処理することもできる。
【0019】
パターニングにより形成された基板の様子について、図5を参照しながら説明する。複数の領域Aのうち1つの第1領域A1において、半導体層3の上面の一部にフォトレジスト5が残存する。複数の領域Aのうち第1領域A1以外の第2領域A2において、犠牲層2の側面をすべて覆うようにフォトレジスト5が残存する。なお、本実施形態では、第2領域A2における半導体層3の上面と側面をすべて覆うようにフォトレジスト5が残存させるが、半導体層3は露出していてもよい。また、第1領域A1の半導体層3の上面に残存するフォトレジスト5の厚さは、第2領域A2の半導体層3の上面に残存するフォトレジスト5の厚さよりも大きくなる(すなわちh1>h2)。ここで、本実施形態では、図に示す通り、第2領域A2の半導体層3は全てがフォトレジスト5で覆われているが、その必要はなく、一部が露出していても構わない。
【0020】
<第6工程>
第6工程では、図6に示すように、第1基板1のパターニングされた面と粘着材が付与された移設用基板6が対向するように第1基板1を移設用基板6に接合させ、第1領域A1の半導体層3の上面に残存するフォトレジスト5に移設用基板6を接合させる。ここで、上述の通りh1>h2であるため、第2領域A2の半導体層3は移設用基板6に接合されない。この際、各層あるいは基板の変形により移設用基板6と第2の領域A2の半導体層3あるいはフォトレジスト5と接触しないように、及び流路7の空間を確保出来るよう、移設用基板6と第1基板1を適切な圧力で張り合わせる。なお、移設用基板6はフォトレジスト5を十分に保持できるものであれば、本実施形態のように粘着材を付与しなくてもよい。また、移設用基板6の材質は固く耐エッチング性があるものが良く、ガラスなどの透明な基板であると、移設用基板6上の半導体層3を転写する後述の工程において、アライメントが容易である。
【0021】
<第7工程>
第7工程では、この状態で流路7へフッ酸等のエッチング液を流し込み、流路7に露出している第1領域A1の犠牲層2をエッチングすることで第1領域A1の半導体層3を第1基板1から分離する。なお、エッチング液は第1領域A1の長手方向に流すことで、基板内に気泡が残ることを防止できる。さらに、本実施形態ではウェットエッチングにより犠牲層2を除去しているが、犠牲層2の材料によってはドライエッチングでもよい。
【0022】
これにより、図7(a)に示すように、第1領域A1の半導体層3は第1基板1から移設用基板6に移設される。ここで、移設後の移設用基板6の半導体層3が形成された面の状態を図7(b)に示す。
【0023】
<第8工程>
第8工程では、第1基板1から分離された第1領域A1の半導体層3をSiを含む第2基板8に移設する。具体的には、図8に示すように、移設用基板6の第1領域A1の半導体層3が形成された面が第2基板8の半導体層3を実装させる面と対向するように、移設用基板6と第2基板8を貼り合わせる。第2基板8には接着剤が塗布されており、加熱加圧により接着剤の硬化を行うことで、第1領域A1の半導体層3と第2基板8とが接着される。
【0024】
接着した後、半導体層3と移設用基板6を分離し、第1領域A1の半導体層3の第2基板8への移設が完了する。なお、本実施形態では、第2基板8はプリント配線されたSi基板であるが、これに限らず、フェノール樹脂や、樹脂フィルムを基材とするフレキシブル基板でもよい。
【0025】
<第9工程>
第9工程では、移設用基板6と半導体層3とを分離し、N−メチル−2−ピロリドン(NMP)を高圧でスプレーする等の方法で、半導体層3上に残ったフォトレジスト5を除去し、第1領域A1の半導体層3の第2基板8への転写は完了する。半導体層3が移設された第2基板8の断面を図9(a)に、半導体層3が形成された面から見た図を図9(b)に示す。
【0026】
<同一基板を複数製造する工程>
さらに、半導体層3が形成された第2基板8を複数製造する工程を以下に述べる。なお、本実施形態では同一基板を複数製造するが、各々が異なる基板を複数製造する構成とすることも可能である。
【0027】
ここで、下記の工程を効率的に行うための各領域の配列について述べる。まず、上記の犠牲層2及び半導体層3を分割する工程において記述した通り、複数の領域Aは、図2(b)の拡大図に示すように、第1基板1の上で第1基板1の表面に平行な第1方向DR1に沿って等間隔で配列される。第2基板8に移設された半導体層3は、第2基板8の上で第1方向DR1と平行な方向に沿って等間隔P2で配列される。複数の領域AのピッチをP1とし、移設された半導体層のピッチをP2とするとき、P2=nP1(ただし、nは2以上の自然数で、以下の本実施形態ではn=3)の関係となる。この構成により、上記工程も含め、半導体層3をn回移設させることで、第2基板8をn個製造できる。
【0028】
まず、第1領域A1の半導体層3を分離した第1基板1の上の第2領域A2に残存するフォトレジスト5を除去する。具体的には、第1基板1に、N−メチル−2−ピロリドン(NMP)を高圧スプレーする等の方法により行う。フォトレジスト5を除去した第1基板1の断面を図10(a)に半導体層3が形成された面を図10(b)示す。
【0029】
次に、本実施形態においては、図11に示すように、第1基板1上に再度フォトレジスト5を塗布する。その後、図12(a)に示すように、第4工程で用いたマスクMを用いて、同工程における露光を行う。その際、マスクMは第4工程のアライメントに対して第1方向DR1に沿ってP1移動させる。上記の方法にて、図12(b)に示すような第1領域A1に隣接する第21領域A21及び、第22領域A22を形成するようにパターニングし、第21領域A21の半導体層3を第2基板8に移設する。すなわち、上記の第3工程から第9工程と同様の工程を行う。
【0030】
本工程後、図9(a)、(b)に示した第2基板8が得られる。なお、半導体層3を移設用基板6に移設する際に、移設用基板6を第1方向DR1の方向にP1、又は第2基板8に移設する際に、移設用基板6を第1方向DR1と反対の方向にP1、前の移設におけるアライメントに対してずらして貼り合わせる必要がある。
【0031】
この工程の後、移設用基板6に移設するための半導体層3を分離した第1基板1上に残存するフォトレジスト5を除去する工程、フォトレジスト5を塗布する工程、フォトレジスト5を露光し、パターニングする工程、及び移設する工程、を含むサイクルを繰り返し行う。すなわち、上記の第3工程から第9工程、を含むサイクルをn回繰り返し行うことで、第2基板8をn個製造する(本実施形態においてはn=3である)ことができる。ただし、n個目の製造工程においては、第1基板1に残った全ての半導体層3を移設すればよい。
【0032】
<基板上の回路との接続>
さらに、第2基板8等の基板に移設された半導体層3は、基板上の配線との電気的接続を行う為、半導体層3及び基板のエッチング、メタライジング、シンタリング等を行い、電気的接続を行うことにより、LED等の素子となる。
【0033】
<上記実施形態の効果>
以上のように本実施形態によれば、パターニング(第5工程)後、半導体層3上に残ったフォトレジスト5の高さが第1領域A1と第2領域A2とで異なる。それにより、移設用基板を貼り合わせたとき、フォトレジスト5が高く残存している(本実施形態では第1領域A1)半導体層3が移設用基板に接合し、選択的にピックアップされる。
一般的に露光工程は、接着剤の塗布や機械的に半導体層3をピックアップする工程に比べて精度が高いため、半導体層3が非常に小さなものであっても少ない不良品の発生率で半導体装置を製造することが可能となる。さらに、本実施形態の方法では、専用の構成を有する移設用基板や治具等を必要とせず、少量多品種での製造にも対応できる。
【符号の説明】
【0034】
1 第1基板
2 犠牲層
3 半導体層
5 フォトレジスト
6 移設用基板
8 第2基板
M マスク
【技術分野】
【0001】
本発明は、半導体装置を製造する方法に関する。特に、第1基板上に形成した複数の半導体層から選択した半導体層を第2基板に転写することにより半導体装置を製造する方法に関する。
【背景技術】
【0002】
半導体装置を効率的に製造する方法として、例えば、特許文献1及び特許文献2が提案されている。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開2003−203898号公報
【特許文献2】特開2003−174041号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
しかし、特許文献1記載の方法では、上記の半導体素子を最終基板に転写する工程において、フィルムを変形させて半導体素子を押しつけるため、転写の精度を確保する上での問題となりうる。また、フィルムの複数の箇所を一度に押しつけると、押しつける箇所の間のフィルムが変形する。そのため、フィルムの変形箇所で最終基板に転写しないはずの半導体素子が最終基板に転写されたり、損傷したりする可能性がある。したがって、この方法は一度に複数の半導体素子を転写する場合には適さない。
【0005】
また、特許文献2の方法では、接着剤を所定のチップ上あるいは実装用基板の所定の位置に塗布する際、接着力が十分に得られ、かつ所定の半導体素子に隣接する半導体素子に接着剤が付着しないように、接着剤の塗布量や位置を精密に管理しなくてはならない。したがって、半導体素子が非常に小さなものである場合、あるいは各々の半導体素子間が狭い場合には、この方法を用いることが困難になる。
【0006】
そこで、本発明は、第1基板上に形成した複数の半導体層から選択した半導体層を第2基板に転写することにより半導体装置を製造する方法において、高精度かつ不良品の発生率の少ない方法を提供することを目的とする。
【課題を解決するための手段】
【0007】
上記目的を達成するため、本発明によれば、半導体装置の製造方法であって、第1基板の上に犠牲層を介して形成された半導体層を前記犠牲層と共に複数の領域に分割する工程と、前記複数の領域における前記半導体層の上面と前記半導体層及び前記犠牲層の側面をすべて覆うようにフォトレジストを塗布する工程と、前記複数の領域のうち1つの第1領域において、前記半導体層の上面の一部に前記フォトレジストが残存し、前記複数の領域の前記第1領域以外の第2領域において、前記犠牲層の側面をすべて覆うように前記フォトレジストが残存し、かつ、前記第1領域の前記半導体層の上面に残存する前記フォトレジストの厚さは、前記第2領域の前記半導体層の上面に残存する前記フォトレジストの厚さよりも大きくなるように前記フォトレジストを露光し、パターニングする工程と、前記第1領域の前記半導体層の上面に残存する前記フォトレジストに移設用基板を接合させた状態で前記第1領域の前記犠牲層をエッチングすることで前記第1領域の前記半導体層を前記第1基板から分離し、当該分離された前記第1領域の前記半導体層を第2基板に移設する工程とを含むことを特徴とする方法が提供される。
【発明の効果】
【0008】
本発明によれば、第1基板上に形成した複数の半導体層から選択した半導体層を第2基板に転写することにより半導体装置を製造する方法において、高精度かつ不良品の発生率の少ない方法を提供することができる。
【図面の簡単な説明】
【0009】
【図1】本発明の一実施形態の第1工程を示す図。
【図2】本発明の一実施形態の第2工程を示す図。
【図3】本発明の一実施形態の第3工程を示す図。
【図4】本発明の一実施形態の第4工程を示す図。
【図5】本発明の一実施形態の第5工程を示す図。
【図6】本発明の一実施形態の第6工程を示す図。
【図7】本発明の一実施形態の第7工程を示す図。
【図8】本発明の一実施形態の第8工程を示す図。
【図9】本発明の一実施形態の第9工程を示す図。
【図10】第9工程後にフォトレジストを除去した第1基板の状態を示す図。
【図11】フォトレジストを再塗布した第1基板の状態を示す図。
【図12】(a)再塗布したフォトレジストを露光する工程を示す図、及び(b)パターニング後の第1基板の状態を示す図。
【発明を実施するための形態】
【0010】
以下添付図面を参照して本発明を適用できる好適な実施例について、さらに具体的かつ詳細に説明する。なお、既に説明した部分には同一符号を付し重複説明を省略する。
【0011】
<第1工程>
第1工程では、GaAsにより形成された第1基板1上にAlAsからなる犠牲層2を形成し、その上にAlGaAsからなる半導体層3を形成する。犠牲層2及び半導体層3を形成した第1基板1の断面の一部を図1に示す。犠牲層2及び半導体層3はそれぞれの材料をエピタキシャル成長させることにより得られる。ここで、第1基板1はGaAsに限らずサファイヤ、Si等を、犠牲層2はAlAsに限らず、InGaP等の、フッ酸、希フッ酸又は塩酸等によるウェットエッチングあるいはドライエッチングにより除去することができる膜を材料として用いることができる。また、半導体層3はAlGaAsに限らず、GaAs、GaN等の光デバイス用半導体薄膜の他、高電子移動度トランジスタ(HEMT)とすることができる。
【0012】
<第2工程>
第2工程では、図2(a)に示すように、第1基板1の上に犠牲層2を介して形成された半導体層3を犠牲層2と共に複数の領域Aに分割する。具体的には、パターニングされたレジストをマスクとし、ウェットエッチング又はドライエッチングで、半導体層3及び犠牲層2を貫通して第1基板1に達する溝4を設ける。また、本実施形態の他に、フォトリソグラフィ、あるいはダイシングにより溝4を設けることもできる。
【0013】
このようにして、犠牲層2及び半導体層3は必要な形状に分割されて、第1基板1上に領域Aが複数形成される。この状態での第1基板1の各層が形成された面から見た図を図2(b)に示す。本実施形態では、各々の領域Aは同一、かつ第1基板の表面に平行な第1方向DR1に沿ってピッチP1で等間隔に配列されている。この構成は、後述する半導体装置の量産において効率的な構成であり、詳しくは同図中の拡大図を参照しながら後述する。しかし、これに限られず、各領域は異なる形状あってもよく、また、隣り合う領域の間隔は各々異なっていてもよい。
【0014】
<第3工程>
第3工程では、図3に示すように、第1基板1上の領域Aにおける半導体層3の上面と半導体層3及び犠牲層2の側面をすべて覆うようにフォトレジスト5を塗布する。ここで、塗布したフォトレジスト5の表面が平坦であれば、後の工程において、フォトレジスト5と移設用基板6との密着性が向上する。具体的には、第1基板1に、スピンコーティング法、スプレーコーティング法等の方法でフォトレジスト5を塗布する。また、フォトレジスト5は後述の犠牲層2のエッチングにおけるエッチング液に耐性のあるものが望ましく、本実施形態においてはフッ酸耐性のあるものが望ましい。
【0015】
<第4工程>
第4工程では、後の工程において、複数の領域Aのうち第1領域A1の半導体層3を第1基板1から分離し、第2領域A2の半導体層3を第1基板1に保持させるための構造を後述のパターニングにより形成するため、塗布したフォトレジスト5を露光する。具体的な露光方法に関して図4を参照しながら以下に説明する。
【0016】
第1領域A1のフォトレジスト5を残存させる部分には単位面積あたり第1の累積露光量exp1になるように露光する。第2の領域A2のフォトレジスト5を残存させる部分及び半導体層3を含む部分には単位面積あたり第2の累積露光量exp2になるように露光する。第1及び第2の累積露光量exp1及びexp2になるように露光する部分以外のフォトレジスト5が塗布された部分には単位面積あたり第3の累積露光量exp3になるように露光する。ここで、第2の累積露光量exp2は第1の累積露光量exp1よりも大きく、第3の累積露光量exp3が小さい(すなわち、exp1<exp2<exp3)。さらに、第3の累積露光量exp3で露光する部分においては、後術のパターニング後にフォトレジスト5が残らないように露光する。本実施形態においては第1の累積露光量exp1で露光する部分に対しては遮光している(すなわち、exp1=0)が、上記の各領域における露光量の関係(exp1<exp2<exp3)を満たしていれば、必ずしも遮光する必要はない。
【0017】
また、各露光部の露光量を調整する方法は、第1、第2及び第3の累積露光量exp1、exp2、exp3で露光する部分に露光光の透過率tr1、tr2、tr3が異なるマスクMを用いて露光を行う。本実施形態では、tr1=0%、tr2=50%、tr3=100%であるが、tr1<tr2<tr3の関係を満たしていれば、この値には限られない。また、露光量を調整できる方法であればこれに限らず、例えば、第1、第2及び第3の累積露光量exp1、exp2、exp3で露光する部分によって露光時間又は露光回数が異なるように露光する方法もある。この場合、上記のように露光する部分によって透過率の異なるマスクMを作製する必要がなくコストの低減をすることができる。
【0018】
<第5工程>
第5工程では、露光した基板を剥離液に浸漬し、露光により変化したフォトレジスト5を2.38wt%水酸化テトラメチルアンモニウム(TMAH)水溶液等に溶解し、除去することでパターニング処理をする。なお、剥離液はこれに限らず、さらに、フォトレジスト5の性質によってはガスに曝露することでパターニング処理することもできる。
【0019】
パターニングにより形成された基板の様子について、図5を参照しながら説明する。複数の領域Aのうち1つの第1領域A1において、半導体層3の上面の一部にフォトレジスト5が残存する。複数の領域Aのうち第1領域A1以外の第2領域A2において、犠牲層2の側面をすべて覆うようにフォトレジスト5が残存する。なお、本実施形態では、第2領域A2における半導体層3の上面と側面をすべて覆うようにフォトレジスト5が残存させるが、半導体層3は露出していてもよい。また、第1領域A1の半導体層3の上面に残存するフォトレジスト5の厚さは、第2領域A2の半導体層3の上面に残存するフォトレジスト5の厚さよりも大きくなる(すなわちh1>h2)。ここで、本実施形態では、図に示す通り、第2領域A2の半導体層3は全てがフォトレジスト5で覆われているが、その必要はなく、一部が露出していても構わない。
【0020】
<第6工程>
第6工程では、図6に示すように、第1基板1のパターニングされた面と粘着材が付与された移設用基板6が対向するように第1基板1を移設用基板6に接合させ、第1領域A1の半導体層3の上面に残存するフォトレジスト5に移設用基板6を接合させる。ここで、上述の通りh1>h2であるため、第2領域A2の半導体層3は移設用基板6に接合されない。この際、各層あるいは基板の変形により移設用基板6と第2の領域A2の半導体層3あるいはフォトレジスト5と接触しないように、及び流路7の空間を確保出来るよう、移設用基板6と第1基板1を適切な圧力で張り合わせる。なお、移設用基板6はフォトレジスト5を十分に保持できるものであれば、本実施形態のように粘着材を付与しなくてもよい。また、移設用基板6の材質は固く耐エッチング性があるものが良く、ガラスなどの透明な基板であると、移設用基板6上の半導体層3を転写する後述の工程において、アライメントが容易である。
【0021】
<第7工程>
第7工程では、この状態で流路7へフッ酸等のエッチング液を流し込み、流路7に露出している第1領域A1の犠牲層2をエッチングすることで第1領域A1の半導体層3を第1基板1から分離する。なお、エッチング液は第1領域A1の長手方向に流すことで、基板内に気泡が残ることを防止できる。さらに、本実施形態ではウェットエッチングにより犠牲層2を除去しているが、犠牲層2の材料によってはドライエッチングでもよい。
【0022】
これにより、図7(a)に示すように、第1領域A1の半導体層3は第1基板1から移設用基板6に移設される。ここで、移設後の移設用基板6の半導体層3が形成された面の状態を図7(b)に示す。
【0023】
<第8工程>
第8工程では、第1基板1から分離された第1領域A1の半導体層3をSiを含む第2基板8に移設する。具体的には、図8に示すように、移設用基板6の第1領域A1の半導体層3が形成された面が第2基板8の半導体層3を実装させる面と対向するように、移設用基板6と第2基板8を貼り合わせる。第2基板8には接着剤が塗布されており、加熱加圧により接着剤の硬化を行うことで、第1領域A1の半導体層3と第2基板8とが接着される。
【0024】
接着した後、半導体層3と移設用基板6を分離し、第1領域A1の半導体層3の第2基板8への移設が完了する。なお、本実施形態では、第2基板8はプリント配線されたSi基板であるが、これに限らず、フェノール樹脂や、樹脂フィルムを基材とするフレキシブル基板でもよい。
【0025】
<第9工程>
第9工程では、移設用基板6と半導体層3とを分離し、N−メチル−2−ピロリドン(NMP)を高圧でスプレーする等の方法で、半導体層3上に残ったフォトレジスト5を除去し、第1領域A1の半導体層3の第2基板8への転写は完了する。半導体層3が移設された第2基板8の断面を図9(a)に、半導体層3が形成された面から見た図を図9(b)に示す。
【0026】
<同一基板を複数製造する工程>
さらに、半導体層3が形成された第2基板8を複数製造する工程を以下に述べる。なお、本実施形態では同一基板を複数製造するが、各々が異なる基板を複数製造する構成とすることも可能である。
【0027】
ここで、下記の工程を効率的に行うための各領域の配列について述べる。まず、上記の犠牲層2及び半導体層3を分割する工程において記述した通り、複数の領域Aは、図2(b)の拡大図に示すように、第1基板1の上で第1基板1の表面に平行な第1方向DR1に沿って等間隔で配列される。第2基板8に移設された半導体層3は、第2基板8の上で第1方向DR1と平行な方向に沿って等間隔P2で配列される。複数の領域AのピッチをP1とし、移設された半導体層のピッチをP2とするとき、P2=nP1(ただし、nは2以上の自然数で、以下の本実施形態ではn=3)の関係となる。この構成により、上記工程も含め、半導体層3をn回移設させることで、第2基板8をn個製造できる。
【0028】
まず、第1領域A1の半導体層3を分離した第1基板1の上の第2領域A2に残存するフォトレジスト5を除去する。具体的には、第1基板1に、N−メチル−2−ピロリドン(NMP)を高圧スプレーする等の方法により行う。フォトレジスト5を除去した第1基板1の断面を図10(a)に半導体層3が形成された面を図10(b)示す。
【0029】
次に、本実施形態においては、図11に示すように、第1基板1上に再度フォトレジスト5を塗布する。その後、図12(a)に示すように、第4工程で用いたマスクMを用いて、同工程における露光を行う。その際、マスクMは第4工程のアライメントに対して第1方向DR1に沿ってP1移動させる。上記の方法にて、図12(b)に示すような第1領域A1に隣接する第21領域A21及び、第22領域A22を形成するようにパターニングし、第21領域A21の半導体層3を第2基板8に移設する。すなわち、上記の第3工程から第9工程と同様の工程を行う。
【0030】
本工程後、図9(a)、(b)に示した第2基板8が得られる。なお、半導体層3を移設用基板6に移設する際に、移設用基板6を第1方向DR1の方向にP1、又は第2基板8に移設する際に、移設用基板6を第1方向DR1と反対の方向にP1、前の移設におけるアライメントに対してずらして貼り合わせる必要がある。
【0031】
この工程の後、移設用基板6に移設するための半導体層3を分離した第1基板1上に残存するフォトレジスト5を除去する工程、フォトレジスト5を塗布する工程、フォトレジスト5を露光し、パターニングする工程、及び移設する工程、を含むサイクルを繰り返し行う。すなわち、上記の第3工程から第9工程、を含むサイクルをn回繰り返し行うことで、第2基板8をn個製造する(本実施形態においてはn=3である)ことができる。ただし、n個目の製造工程においては、第1基板1に残った全ての半導体層3を移設すればよい。
【0032】
<基板上の回路との接続>
さらに、第2基板8等の基板に移設された半導体層3は、基板上の配線との電気的接続を行う為、半導体層3及び基板のエッチング、メタライジング、シンタリング等を行い、電気的接続を行うことにより、LED等の素子となる。
【0033】
<上記実施形態の効果>
以上のように本実施形態によれば、パターニング(第5工程)後、半導体層3上に残ったフォトレジスト5の高さが第1領域A1と第2領域A2とで異なる。それにより、移設用基板を貼り合わせたとき、フォトレジスト5が高く残存している(本実施形態では第1領域A1)半導体層3が移設用基板に接合し、選択的にピックアップされる。
一般的に露光工程は、接着剤の塗布や機械的に半導体層3をピックアップする工程に比べて精度が高いため、半導体層3が非常に小さなものであっても少ない不良品の発生率で半導体装置を製造することが可能となる。さらに、本実施形態の方法では、専用の構成を有する移設用基板や治具等を必要とせず、少量多品種での製造にも対応できる。
【符号の説明】
【0034】
1 第1基板
2 犠牲層
3 半導体層
5 フォトレジスト
6 移設用基板
8 第2基板
M マスク
【特許請求の範囲】
【請求項1】
半導体装置の製造方法であって、
第1基板の上に犠牲層を介して形成された半導体層を前記犠牲層と共に複数の領域に分割する工程と、
前記複数の領域における前記半導体層の上面と前記半導体層及び前記犠牲層の側面をすべて覆うようにフォトレジストを塗布する工程と、
前記複数の領域のうち1つの第1領域において、前記半導体層の上面の一部に前記フォトレジストが残存し、前記複数の領域の前記第1領域以外の第2領域において、前記犠牲層の側面をすべて覆うように前記フォトレジストが残存し、かつ、前記第1領域の前記半導体層の上面に残存する前記フォトレジストの厚さは、前記第2領域の前記半導体層の上面に残存する前記フォトレジストの厚さよりも大きくなるように前記フォトレジストを露光し、パターニングする工程と、
前記第1領域の前記半導体層の上面に残存する前記フォトレジストに移設用基板を接合させた状態で前記第1領域の前記犠牲層をエッチングすることで前記第1領域の前記半導体層を前記第1基板から分離し、当該分離された前記第1領域の前記半導体層を第2基板に移設する工程と
を含むことを特徴とする方法。
【請求項2】
前記フォトレジストを露光し、パターニングする工程において、前記第2領域における前記半導体層の上面と側面をすべて覆うように前記フォトレジストを残存させることを特徴とする請求項1に記載の方法。
【請求項3】
前記移設用基板に移設するための前記半導体層を分離した前記第1基板上に残存する前記フォトレジストを除去する工程、前記フォトレジストを塗布する工程、前記フォトレジストを露光し、パターニングする工程、及び前記移設する工程を含むサイクルを繰り返し行うことを特徴とする請求項1又は2に記載の方法。
【請求項4】
前記第1領域の前記フォトレジストを残存させる部分には単位面積あたり第1の累積露光量になるように露光し、前記第2の領域の前記フォトレジストを残存させる部分及び前記半導体層を含む部分には単位面積あたり第2の累積露光量になるように露光し、前記第1及び第2の累積露光量になるように露光する部分以外の前記フォトレジストが塗布された部分には単位面積あたり第3の累積露光量になるように露光し、前記第2の累積露光量は前記第1の累積露光量よりも大きく、前記第3の累積露光量よりも小さいことを特徴とする請求項1乃至3の何れか1項に記載の方法。
【請求項5】
前記第1、第2及び第3の累積露光量で露光する部分に露光光の透過率が異なるマスクを用いることを特徴とする請求項4に記載の方法。
【請求項6】
前記第1、第2及び第3の累積露光量で露光する部分によって露光時間が異なることを特徴とする請求項4に記載の方法。
【請求項7】
前記複数の領域は、前記第1基板の上で当該第1基板の表面に平行な第1方向に沿って等間隔で配列され、前記移設された前記半導体層は、前記第2基板の上で前記第1方向と平行な方向に沿って等間隔で配列され、前記複数の領域のピッチをP1とし、前記移設された前記半導体層のピッチをP2とするとき、P2=nP1(ただし、nは2以上の自然数)の関係となることを特徴とする請求項1乃至6の何れか1項に記載の方法。
【請求項8】
前記第1領域の前記半導体層と前記第2基板とが接着されることを特徴とする請求項1乃至7の何れか1項に記載の方法。
【請求項9】
前記第1基板はGaAsで形成され、前記第2基板はSiを含み、前記半導体層はAlGaAs又はGaAsで形成されることを特徴とする請求項1乃至8の何れか1項に記載の方法。
【請求項1】
半導体装置の製造方法であって、
第1基板の上に犠牲層を介して形成された半導体層を前記犠牲層と共に複数の領域に分割する工程と、
前記複数の領域における前記半導体層の上面と前記半導体層及び前記犠牲層の側面をすべて覆うようにフォトレジストを塗布する工程と、
前記複数の領域のうち1つの第1領域において、前記半導体層の上面の一部に前記フォトレジストが残存し、前記複数の領域の前記第1領域以外の第2領域において、前記犠牲層の側面をすべて覆うように前記フォトレジストが残存し、かつ、前記第1領域の前記半導体層の上面に残存する前記フォトレジストの厚さは、前記第2領域の前記半導体層の上面に残存する前記フォトレジストの厚さよりも大きくなるように前記フォトレジストを露光し、パターニングする工程と、
前記第1領域の前記半導体層の上面に残存する前記フォトレジストに移設用基板を接合させた状態で前記第1領域の前記犠牲層をエッチングすることで前記第1領域の前記半導体層を前記第1基板から分離し、当該分離された前記第1領域の前記半導体層を第2基板に移設する工程と
を含むことを特徴とする方法。
【請求項2】
前記フォトレジストを露光し、パターニングする工程において、前記第2領域における前記半導体層の上面と側面をすべて覆うように前記フォトレジストを残存させることを特徴とする請求項1に記載の方法。
【請求項3】
前記移設用基板に移設するための前記半導体層を分離した前記第1基板上に残存する前記フォトレジストを除去する工程、前記フォトレジストを塗布する工程、前記フォトレジストを露光し、パターニングする工程、及び前記移設する工程を含むサイクルを繰り返し行うことを特徴とする請求項1又は2に記載の方法。
【請求項4】
前記第1領域の前記フォトレジストを残存させる部分には単位面積あたり第1の累積露光量になるように露光し、前記第2の領域の前記フォトレジストを残存させる部分及び前記半導体層を含む部分には単位面積あたり第2の累積露光量になるように露光し、前記第1及び第2の累積露光量になるように露光する部分以外の前記フォトレジストが塗布された部分には単位面積あたり第3の累積露光量になるように露光し、前記第2の累積露光量は前記第1の累積露光量よりも大きく、前記第3の累積露光量よりも小さいことを特徴とする請求項1乃至3の何れか1項に記載の方法。
【請求項5】
前記第1、第2及び第3の累積露光量で露光する部分に露光光の透過率が異なるマスクを用いることを特徴とする請求項4に記載の方法。
【請求項6】
前記第1、第2及び第3の累積露光量で露光する部分によって露光時間が異なることを特徴とする請求項4に記載の方法。
【請求項7】
前記複数の領域は、前記第1基板の上で当該第1基板の表面に平行な第1方向に沿って等間隔で配列され、前記移設された前記半導体層は、前記第2基板の上で前記第1方向と平行な方向に沿って等間隔で配列され、前記複数の領域のピッチをP1とし、前記移設された前記半導体層のピッチをP2とするとき、P2=nP1(ただし、nは2以上の自然数)の関係となることを特徴とする請求項1乃至6の何れか1項に記載の方法。
【請求項8】
前記第1領域の前記半導体層と前記第2基板とが接着されることを特徴とする請求項1乃至7の何れか1項に記載の方法。
【請求項9】
前記第1基板はGaAsで形成され、前記第2基板はSiを含み、前記半導体層はAlGaAs又はGaAsで形成されることを特徴とする請求項1乃至8の何れか1項に記載の方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【公開番号】特開2013−4633(P2013−4633A)
【公開日】平成25年1月7日(2013.1.7)
【国際特許分類】
【出願番号】特願2011−132689(P2011−132689)
【出願日】平成23年6月14日(2011.6.14)
【出願人】(000104629)キヤノン・コンポーネンツ株式会社 (49)
【Fターム(参考)】
【公開日】平成25年1月7日(2013.1.7)
【国際特許分類】
【出願日】平成23年6月14日(2011.6.14)
【出願人】(000104629)キヤノン・コンポーネンツ株式会社 (49)
【Fターム(参考)】
[ Back to top ]