半導体装置及び半導体装置の製造方法
【課題】より容易に半導体装置を製造すること。
【解決手段】薄型化した基板１５の下面に支持フィルム１９を貼付し、その支持フィルム１９をフレーム４０に貼付することで、損傷しやすい基板１５をフレーム４０ごと取り扱うことを可能にして、基板１５の搬送や基板１５に対する加工を行ない易くした。また、その基板１５に再配線２７、柱状電極２０、半田端子２３や、基板１５の上面及び側面を被覆する封止膜９を形成した後、ダイシングにより個片化した際、基板１５に貼付した支持フィルム１９をそのまま下面を被覆する樹脂膜とすることで、半導体装置１をより容易に製造することとした。
【解決手段】薄型化した基板１５の下面に支持フィルム１９を貼付し、その支持フィルム１９をフレーム４０に貼付することで、損傷しやすい基板１５をフレーム４０ごと取り扱うことを可能にして、基板１５の搬送や基板１５に対する加工を行ない易くした。また、その基板１５に再配線２７、柱状電極２０、半田端子２３や、基板１５の上面及び側面を被覆する封止膜９を形成した後、ダイシングにより個片化した際、基板１５に貼付した支持フィルム１９をそのまま下面を被覆する樹脂膜とすることで、半導体装置１をより容易に製造することとした。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及び半導体装置の製造方法に関する。
【背景技術】
【０００２】
ＩＣチップのパッケージ方法として、いわゆるＷＬＰ（Wafer Level Package）法がある。ＷＬＰ法はウエハ状態でウエハに封止膜や配線の形成を行った後、そのウエハをチップサイズに切り出して個片化した半導体装置を製造する方法である。これにより、内蔵するＩＣチップとほぼ同じサイズの小型パッケージ（チップサイズパッケージ）を製造することができる。
【０００３】
例えば、従来の小型パッケージである半導体装置は、最終工程でウエハの切断（ダイシング）を行なって個々の半導体装置に個片化するため、半導体装置の基板の主面は樹脂封止されているが、基板の側面は切断面が剥き出しのままであるものがあった。剥き出しの状態の基板の側面は損傷しやすく、また、その側面から半導体装置の内部に向かって酸化などの腐食が進んでしまうことがあった。
これに対し、個片化された段階で、基板の主面に加え、基板の側面と裏面も樹脂で被覆した半導体装置を製造する技術が知られている（例えば、特許文献１参照。）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第４１０３８９６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記特許文献１の場合、半導体装置を製造する過程で、ウエハの天地を逆にしたり元に戻したり、ダイシングテープを貼り付けたり剥離したりする工程が煩雑であり手間が掛かるため、製造コストの上昇を招くという問題があった。
【０００６】
本発明の課題は、より容易に半導体装置を製造することである。
【課題を解決するための手段】
【０００７】
以上の課題を解決するため、本発明の一の態様は、半導体装置の製造方法であって、
半導体基板及び前記半導体基板の一方の面に形成された複数の接続端子を備えた基板の前記接続端子に再配線の一端部が接続される半導体装置の製造方法において、
前記基板の下面に支持フィルムを貼付するとともに、その基板の周囲を囲うフレームに前記支持フィルムを貼付する支持フィルム貼付工程と、
前記基板の上面側から前記支持フィルムに達する溝を形成する基板切断工程と、
を備えることを特徴としている。
前記再配線の他端部に接続される柱状電極を形成する柱状電極形成工程を備えてもよい。
前記柱状電極の側面並びに上面を被覆する封止膜を形成する封止膜形成工程を備えてもよい。
前記封止膜の上面の位置は、前記フレームの上面の位置より高いことが好ましい。
前記封止膜及び前記柱状電極を研削する研削工程を備えてもよい。
前記研削工程後の前記封止膜の上面の位置は、前記フレームの上面の位置より高いことが好ましい。
前記封止膜形成工程は、前記封止膜を前記溝内に充填することが好ましい。
前記溝内の前記封止膜を分断するように、前記封止膜と前記支持フィルムを切断して、複数の半導体装置に個片化する個片化工程を備えてもよい。
前記柱状電極上に半田端子を形成する半田端子形成層工程を備えてもよい。
前記半導体基板の裏面を研削して、その厚みを薄くする基板薄型化工程を備えてもよい。
上記半導体装置の製造方法によって製造される半導体装置であって、
前記支持フィルムは、前記半導体基板と同調するように熱膨張及び収縮が可能な熱膨張率を有する材料を有することを特徴としている。
上記半導体装置の製造方法によって製造される半導体装置であって、
前記支持フィルムの熱膨張率は、前記封止膜の熱膨張率より小さく、前記封止膜の熱膨張率に比べて前記半導体基板の熱膨張率に近い値を有することを特徴としている。
【発明の効果】
【０００８】
本発明によれば、より容易に半導体装置を製造することができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の実施形態に係る半導体装置を示す断面図である。
【図２】半導体装置の製造方法を示す説明図である。
【図３】半導体装置の製造方法を示す説明図である。
【図４】半導体装置の製造方法を示す説明図である。
【図５】半導体装置の製造方法を示す説明図である。
【図６】半導体装置の製造方法を示す説明図である。
【図７】図６の矢印VII方向からの矢視図である。
【図８】半導体装置の製造方法を示す説明図である。
【図９】半導体装置の製造方法を示す説明図である。
【図１０】半導体装置の製造方法を示す説明図である。
【図１１】半導体装置の製造方法を示す説明図である。
【図１２】半導体装置の製造方法を示す説明図である。
【図１３】半導体装置の熱変形に関する説明図であり、常温時の状態（ａ）と、高温時の状態（ｂ）を示している。
【発明を実施するための形態】
【００１０】
以下に、本発明を実施するための好ましい形態について図面を用いて説明する。但し、以下に述べる実施形態には、本発明を実施するために技術的に好ましい種々の限定が付されているが、発明の範囲を以下の実施形態及び図示例に限定するものではない。
【００１１】
図１は、本発明の実施形態１に係る半導体装置１を示す断面図である。
半導体装置１は、図１に示すように、基板１５の一方の面側に再配線１７、柱状電極２０、半田端子２３等を形成してなる。半導体装置１は、その上面および側面が封止膜９で覆われ、下面が接着剤層１８を介して支持フィルム１９で覆われたパッケージ構造を成している。
【００１２】
基板１５は、図１に示すように、半導体デバイスウェハ１０に絶縁膜１４が積層されてなる。
半導体デバイスウェハ１０は、図１に示すように、シリコン等からなる半導体基板１１と、金属等の導電性材料からなる複数の接続パッド（接続端子）１２と、酸化シリコン等の絶縁性材料からなるパッシベーション膜１３等を備えている。
【００１３】
半導体基板１１の内部や表面には、トランジスタ等の電気素子や配線等が形成されている。接続パッド１２は半導体基板１１上の配線と接続されている。パッシベーション膜１３は半導体基板１１の表面に形成され、電気素子や配線等を被覆する。また、パッシベーション膜１３には、接続パッド１２を露出させる開口１３ａが設けられている。図１に示すように、開口１３ａは接続パッド１２よりも小さい。
【００１４】
パッシベーション膜１３の表面には、エポキシ系樹脂やポリイミド系樹脂等からなる絶縁膜１４が形成されている。絶縁膜１４には、ポリイミド（ＰＩ）、ポリベンゾオキサゾール（ＰＢＯ）等の高機能プラスチック材料、エポキシ系、フェノール系、シリコン系等のプラスチック材料、またはこれらの複合材料等を用いることができる。
絶縁膜１４には、接続パッド１２を露出させる開口１４ａが設けられている。開口１４ａは例えばレーザにより形成することができる。図１に示すように、絶縁膜１４の開口１４ａはパッシベーション膜１３の開口１３ａよりも小さく、開口１４ａの外周部で接続パッド１２と絶縁膜１４とが密着している。
【００１５】
再配線２７は、電解めっき用シード層１６及び主層１７を有している。電解めっき用シード層１６は、銅、チタン等の金属を含み、絶縁膜１４の表面の一部及び開口１４ａから露出した接続パッド１２の上部に形成されている。電解めっき用シード層１６は、２００ｎｍ〜２０００ｎｍの厚さが好ましい。電解めっき用シード層１６の一端部は、開口１３ａと開口１４ａを通じて接続パッド１２に接続されている。
電解めっき用シード層１６の表面には銅等の導電性材料からなる主層１７が形成されている。主層１７は１μｍ〜１０μｍの厚さが好ましい。再配線２７の一端部２７ａは電解めっき用シード層１６を介して接続パッド１２に接続されている。
【００１６】
再配線１７の他端部２７ｂの上面には、銅等からなる柱状電極２０が形成されている。
その柱状電極２０の側面を被覆するとともに、再配線２７と絶縁膜１４を被覆する封止膜９が、基板１５の上面から側面に亘って設けられている。封止膜９の表面が柱状電極２０の上端面と略面一となることで柱状電極２０が封止膜９から露出されている。封止膜９は、エポキシ系やポリイミド系の絶縁性樹脂からなる。
柱状電極２０の上端面には、略球形状の半田端子２３が設けられている。
【００１７】
基板１５の下面側である半導体基板１１の裏面には、接着剤層１８を介して支持フィルム１９が設けられている。
接着剤層１８は、例えば、エポキシ系の樹脂材料からなる接着剤が硬化してなり、支持フィルム１９を基板１５に接着している。
支持フィルム１９は、例えば、ガラス繊維からなる布、シリカフィラー、或いはアラミド繊維等の低熱膨張率の添加材を含有した、エポキシ系やポリイミド系等の樹脂のフィルム材であり、例えば１５μｍ〜５０μｍの厚さを有する。
支持フィルム１９の熱膨張率は、好ましくは１０［ｐｐｍ／℃］未満、例えば６［ｐｐｍ／℃］であり、半導体基板１１を構成するシリコンの熱膨張率に近似した或いは同じ値を有していることが好ましい。支持フィルム１９の熱膨張率は、含有する低熱膨張率の添加材の割合等を調整することによって所望する値に調整されている。特に、支持フィルム１９の熱膨張率は、封止膜９の熱膨張率（例えば、１０〜１２［ｐｐｍ／℃］）より小さく調整されている。
【００１８】
次に、半導体装置１の製造方法について、図２〜図１２を用いて説明する。
【００１９】
まず、図２に示すように、半導体デバイスウェハ１０の表面に絶縁膜１４を設け、その絶縁膜１４にフォトリソグラフィでパターニングを施して接続パッド１２に対応する位置に開口１４ａを形成し、基板１５を形成する。
【００２０】
次に、スパッタ等の気相堆積法により基板１５における絶縁膜１４の全面及び接続パッド１２の全面を覆う電解めっき用シード層１６を形成する。次いで、電解めっき用シード層１６上の再配線２７を形成しない位置及びアライメントマークを形成しない位置（半導体デバイスウェハ１０の周縁部の複数箇所）に再配線レジスト（図示省略）を形成し、電解めっき用シード層１６を陰極とする電解めっきにより再配線レジスト（図示省略）が形成されていない部分に銅メッキを施し、主層１７を堆積することで再配線２７を形成する（図３参照）。
再配線レジストを除去した後、再配線２７上の柱状電極２０を形成する位置に開口を有し、それ以外の再配線２７及び電解めっき用シード層１６を覆う８０〜１２０μｍの厚さの電極形成用レジストマスク（図示省略）を形成する。次いで、電解めっき用シード層１６を陰極とする電解めっきにより電極用レジスト（図示省略）の開口内に銅メッキを施し、再配線２７上に柱状電極２０を形成する（図３参照）。
その後、図３に示すように、電極形成用レジストマスクを除去し、さらにソフトエッチングによって再配線２７が形成されていない部分の電解めっき用シード層１６を除去する。なお、このとき柱状電極２０及び再配線２７の一部もエッチングされるが、柱状電極２０及び再配線２７は電解めっき用シード層１６と比較して充分に厚いため影響はない。
【００２１】
次に、図４に示すように、半導体デバイスウェハ１０における半導体基板１１の裏面を、汎用のウエハグラインディング装置により研削して、半導体基板１１の厚みを例えば５０μｍ程度に薄くする。なお、基板１５（半導体デバイスウェハ１０）に再配線２７及び柱状電極２０を形成した段階では、基板１５に反りを生じさせてしまう構成（例えば、熱硬化する封止樹脂層）は無く、基板１５は平面性を保っているので、半導体基板１１を容易に研削することができ、基板１５を薄型化することができる。
【００２２】
次に、図５、図６に示すように、基板１５（半導体デバイスウェハ１０）の周囲に基板１５より十分厚く、基板１５より強度の強い金属製のフレーム４０を配置してから、上面に接着剤１８ａが塗布された支持フィルム１９を基板１５及びフレーム４０の下面側に配置する。次いで、基板１５及びフレーム４０を下方向に移動するか、或いは支持フィルム１９を上方向に移動して支持フィルム１９の接着剤１８ａに基板１５及びフレーム４０を貼付する。フレーム４０は、基板１５を搬送する治具である。図７は、図６の矢印VII方向からの矢視図である。
この接着剤１８ａが熱硬化することで接着剤層１８になる。
そして、接着剤層１８は、基板１５に封止膜１９を取り付けるばかりでなく、中央において基板１５を固定し、基板１５の外周においてフレーム４０に固定することで、薄型化された基板１５をフレーム４０と一体的に取り扱うことが可能になる。つまり、基板１５のみでは薄すぎて、後工程で例えば基板１５の周縁等を接触によって損傷しやすくまた変形により取り扱いにくいことがあるが、薄型化された基板１５が支持フィルム１９と接着剤層１８を介してフレーム４０に固定されていることで、基板１５をフレーム４０ごと取り扱うことができ、基板１５を保護しながら基板１５の搬送や基板１５に対する加工を容易に行なうことができるようになる。
また、ここで熱硬化する構成は接着剤層１８のみであり、接着剤層１８は、支持フィルム１９に比べて極めて薄く形成されているので接着剤１８ａが熱硬化する際に、接着剤１８ａが硬化収縮による応力は小さく、また基板１５の周囲の外では、剛直なフレーム４０が接着剤１８ａを固定しているため、基板１５の下面に位置する接着剤１８ａの収縮を抑え、ひいては収縮の応力による基板１５の反りを抑える。
【００２３】
次に、図８に示すように、基板１５を個片化する際のダイシングラインに沿い、第１のダイシングブレードを用いて基板１５を切削する第１のダイシングを施す。第１のダイシングによって、基板１５の上面側から接着剤層１８に達する溝８を形成する。
この溝８が形成された基板１５は、絶縁膜１４から半導体基板１１まで切断されているが、切断されたそれぞれの基板１５が接着剤層１８によって支持フィルム１９に固着された状態になっている。つまり、各基板１５は、フレーム４０に貼着された支持フィルム１９と一体に加工処理が進められる。
【００２４】
次に、図９に示すように、基板１５の上面に封止膜９となる樹脂材料を塗布して熱硬化させることで、溝８内を充塞するとともに、絶縁膜１４と再配線２７と柱状電極２０を被覆する封止膜９を形成する。このとき、封止膜９の上面の位置は、フレーム４０の上面の位置より高い。
次に、図１０に示すように、封止膜９の上面と柱状電極２０の上端面が略面一となるように封止膜９と柱状電極２０をグラインダーで研削して、柱状電極２０の上端面を露出させるとともに、各柱状電極２０の高さを均等にする。研削時にグラインダーの下面が摺動するが、このとき、グラインダーがフレーム４０に接触しないように、封止膜９の上面及び柱状電極２０の上端面が、フレーム４０の上面より高い位置で研削を終了する。
次に、図１１に示すように、封止膜９の表面に露出した柱状電極２０の上端面に、略球形状の半田端子２３を形成する。
【００２５】
次に、図１２に示すように、所定のダイシングラインに相当する溝８に沿い、封止膜９部分を切断する第２のダイシングを施して、複数の半導体装置１に個片化する。
第２のダイシングは、第１のダイシングブレードより薄い第２のダイシングブレードを用いることで、溝８内の封止膜９部分を分断するように、封止膜９と支持フィルム１９と接着剤層１８を切断して、半導体基板１１の側面に封止膜９の層を残すように、半導体装置１を個片化する工程である。第２のダイシングブレードは、シリコン等の半導体基板１１のように硬質の部材を切断する必要がないので薄くても十分切断することができる。
このように、第２のダイシングによって、基板１５を複数の半導体装置１に個片化することで、半導体装置１が製造される。
【００２６】
以上のように、本実施形態によれば、第２のダイシングにより半導体装置１が個片化された段階で、基板１５の上面及び側面は封止膜９で被覆され、基板１５の下面は支持フィルム１９と接着剤層１８で被覆されている。つまり、絶縁性の樹脂膜（封止膜９、支持フィルム１９および接着剤層１８）を介してフレーム４０と一体であった基板１５を個片化することで、基板１５の全面を樹脂膜で被覆したパッケージ構造の半導体装置１を容易に製造することができる。
特に、基板１５を支持フィルム１９に貼付してフレーム４０に固定し、その基板１５をフレーム４０ごと取り扱うことを可能にすることで、基板１５の搬送や基板１５に対する加工を容易に行なうことができる。また、基板１５に貼付した支持フィルム１９をそのまま下面側の樹脂膜とすることで、半導体装置１をより一層容易に製造することができる。
【００２７】
また、基板１５に反りが生じない段階で半導体基板１１を容易に研削して薄型化することができるので、その薄型化された基板１５を備える半導体装置１の薄型化を図ることができる。
なお、薄型化された基板１５のみでは基板１５が損傷しやすく取り扱いにくいことがあるが、その薄型化された基板１５を支持フィルム１９に貼付してフレーム４０と一体に取り扱うことで、半導体装置１の製造が容易になる。
【００２８】
また、半導体装置１において、基板１５の下面である半導体基板１１に貼付された支持フィルム１９の熱膨張率は、半導体基板１１を構成するシリコンの熱膨張率に近似した或いは同等の値を有しているので、半導体装置１が使用される環境温度に変化がある場合でも、支持フィルム１９は半導体基板１１と同調するように熱膨張及び収縮することによって、半導体装置１の熱変形を妨げることがない。
具体的に、半導体装置１における封止膜９は熱硬化して形成される際に硬化収縮するので、半導体装置１はその上面側が縮み、下面（支持フィルム１９）側が凸に反る形状を呈しやすくなっている。一方、封止膜９は、半導体基板１１と支持フィルム１９よりも熱膨張率が大きいので高温時には膨張して、半導体装置１は下面（支持フィルム１９）側が凹に反る形状を呈しやすくなっている。
そして、例えば、図１３（ａ）に示すように、メイン回路基板Ｐに実装された半導体装置１は、常温時に支持フィルム１９側が僅かに凸に反った形状を呈している。これに対し、図１３（ｂ）に示すように、高温時にメイン回路基板Ｐが熱膨張する際、封止膜９も熱膨張し、半導体装置１は支持フィルム１９側が僅かに凹に反った形状に熱変形する。この熱膨張に伴う半導体装置１の熱変形によって、半導体装置１の封止膜９側がメイン回路基板Ｐの膨張に追従し、半田端子２３の接合を維持することができる。また、常温に下がる際には、半導体装置１がメイン回路基板Ｐの収縮に追従して、図１３（ａ）に示す状態に戻る。ここで例えば、支持フィルム１９の熱膨張率が半導体基板１１よりも大きく、封止膜９と同等の値を有すると、高温時に支持フィルム１９も熱膨張してしまうので、封止膜９が膨張することに伴って半導体装置１の支持フィルム１９側が凹に反る熱変形が妨げられてしまうのである。
このように、支持フィルム１９の熱膨張率が半導体基板１１の熱膨張率に近いので、支持フィルム１９は半導体基板１１と同調するように熱膨張及び収縮することができ、封止膜９の膨張や収縮を妨げることはなく、半導体装置１の熱変形を妨げることがない。つまり、半導体装置１をメイン回路基板Ｐにリフローして実装する際の高温時とその前後の常温時に、半導体装置１は好適に膨張、収縮するので、支持フィルム１９は、半導体装置１がメイン回路基板Ｐの膨張と収縮に追従する熱応力緩和機構を妨げることがない。
そして、半導体装置１がメイン回路基板Ｐの膨張と収縮に追従することで、半田端子２３と柱状電極２０にかかる応力は好適に緩和されるので、半田端子２３と柱状電極２０は破断しにくく半導体装置１の製品安定性が向上する。
【００２９】
また、第１のダイシングでは主に半導体基板１１を切削し、第２のダイシングでは主に封止膜９と支持フィルム１９の樹脂を切削するので、それぞれの材料を切削することに適したブレードを選択して使用することができる。
なお、第２のダイシング時に、半導体基板１１は封止膜９で保護されているので、支持フィルム１９を切削する際に飛散するガラス片が半導体基板１１に付着してしまうことはない。
【００３０】
なお、本発明の適用は上述した実施形態に限定されることなく、本発明の趣旨を逸脱しない範囲で適宜変更可能である。
【符号の説明】
【００３１】
１ 半導体装置
１０ 半導体デバイスウェハ
１１ 半導体基板
１２ 接続パッド（接続端子）
１３ パッシベーション膜
１４ 絶縁膜
１５ 基板
１６ 電解めっき用シード層
１７ 再配線
１８ 接着剤層
１９ 支持フィルム
２０ 柱状電極
２３ 半田端子
８ 溝
９ 封止膜
４０ フレーム
Ｐ メイン基板
【技術分野】
【０００１】
本発明は、半導体装置及び半導体装置の製造方法に関する。
【背景技術】
【０００２】
ＩＣチップのパッケージ方法として、いわゆるＷＬＰ（Wafer Level Package）法がある。ＷＬＰ法はウエハ状態でウエハに封止膜や配線の形成を行った後、そのウエハをチップサイズに切り出して個片化した半導体装置を製造する方法である。これにより、内蔵するＩＣチップとほぼ同じサイズの小型パッケージ（チップサイズパッケージ）を製造することができる。
【０００３】
例えば、従来の小型パッケージである半導体装置は、最終工程でウエハの切断（ダイシング）を行なって個々の半導体装置に個片化するため、半導体装置の基板の主面は樹脂封止されているが、基板の側面は切断面が剥き出しのままであるものがあった。剥き出しの状態の基板の側面は損傷しやすく、また、その側面から半導体装置の内部に向かって酸化などの腐食が進んでしまうことがあった。
これに対し、個片化された段階で、基板の主面に加え、基板の側面と裏面も樹脂で被覆した半導体装置を製造する技術が知られている（例えば、特許文献１参照。）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第４１０３８９６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記特許文献１の場合、半導体装置を製造する過程で、ウエハの天地を逆にしたり元に戻したり、ダイシングテープを貼り付けたり剥離したりする工程が煩雑であり手間が掛かるため、製造コストの上昇を招くという問題があった。
【０００６】
本発明の課題は、より容易に半導体装置を製造することである。
【課題を解決するための手段】
【０００７】
以上の課題を解決するため、本発明の一の態様は、半導体装置の製造方法であって、
半導体基板及び前記半導体基板の一方の面に形成された複数の接続端子を備えた基板の前記接続端子に再配線の一端部が接続される半導体装置の製造方法において、
前記基板の下面に支持フィルムを貼付するとともに、その基板の周囲を囲うフレームに前記支持フィルムを貼付する支持フィルム貼付工程と、
前記基板の上面側から前記支持フィルムに達する溝を形成する基板切断工程と、
を備えることを特徴としている。
前記再配線の他端部に接続される柱状電極を形成する柱状電極形成工程を備えてもよい。
前記柱状電極の側面並びに上面を被覆する封止膜を形成する封止膜形成工程を備えてもよい。
前記封止膜の上面の位置は、前記フレームの上面の位置より高いことが好ましい。
前記封止膜及び前記柱状電極を研削する研削工程を備えてもよい。
前記研削工程後の前記封止膜の上面の位置は、前記フレームの上面の位置より高いことが好ましい。
前記封止膜形成工程は、前記封止膜を前記溝内に充填することが好ましい。
前記溝内の前記封止膜を分断するように、前記封止膜と前記支持フィルムを切断して、複数の半導体装置に個片化する個片化工程を備えてもよい。
前記柱状電極上に半田端子を形成する半田端子形成層工程を備えてもよい。
前記半導体基板の裏面を研削して、その厚みを薄くする基板薄型化工程を備えてもよい。
上記半導体装置の製造方法によって製造される半導体装置であって、
前記支持フィルムは、前記半導体基板と同調するように熱膨張及び収縮が可能な熱膨張率を有する材料を有することを特徴としている。
上記半導体装置の製造方法によって製造される半導体装置であって、
前記支持フィルムの熱膨張率は、前記封止膜の熱膨張率より小さく、前記封止膜の熱膨張率に比べて前記半導体基板の熱膨張率に近い値を有することを特徴としている。
【発明の効果】
【０００８】
本発明によれば、より容易に半導体装置を製造することができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の実施形態に係る半導体装置を示す断面図である。
【図２】半導体装置の製造方法を示す説明図である。
【図３】半導体装置の製造方法を示す説明図である。
【図４】半導体装置の製造方法を示す説明図である。
【図５】半導体装置の製造方法を示す説明図である。
【図６】半導体装置の製造方法を示す説明図である。
【図７】図６の矢印VII方向からの矢視図である。
【図８】半導体装置の製造方法を示す説明図である。
【図９】半導体装置の製造方法を示す説明図である。
【図１０】半導体装置の製造方法を示す説明図である。
【図１１】半導体装置の製造方法を示す説明図である。
【図１２】半導体装置の製造方法を示す説明図である。
【図１３】半導体装置の熱変形に関する説明図であり、常温時の状態（ａ）と、高温時の状態（ｂ）を示している。
【発明を実施するための形態】
【００１０】
以下に、本発明を実施するための好ましい形態について図面を用いて説明する。但し、以下に述べる実施形態には、本発明を実施するために技術的に好ましい種々の限定が付されているが、発明の範囲を以下の実施形態及び図示例に限定するものではない。
【００１１】
図１は、本発明の実施形態１に係る半導体装置１を示す断面図である。
半導体装置１は、図１に示すように、基板１５の一方の面側に再配線１７、柱状電極２０、半田端子２３等を形成してなる。半導体装置１は、その上面および側面が封止膜９で覆われ、下面が接着剤層１８を介して支持フィルム１９で覆われたパッケージ構造を成している。
【００１２】
基板１５は、図１に示すように、半導体デバイスウェハ１０に絶縁膜１４が積層されてなる。
半導体デバイスウェハ１０は、図１に示すように、シリコン等からなる半導体基板１１と、金属等の導電性材料からなる複数の接続パッド（接続端子）１２と、酸化シリコン等の絶縁性材料からなるパッシベーション膜１３等を備えている。
【００１３】
半導体基板１１の内部や表面には、トランジスタ等の電気素子や配線等が形成されている。接続パッド１２は半導体基板１１上の配線と接続されている。パッシベーション膜１３は半導体基板１１の表面に形成され、電気素子や配線等を被覆する。また、パッシベーション膜１３には、接続パッド１２を露出させる開口１３ａが設けられている。図１に示すように、開口１３ａは接続パッド１２よりも小さい。
【００１４】
パッシベーション膜１３の表面には、エポキシ系樹脂やポリイミド系樹脂等からなる絶縁膜１４が形成されている。絶縁膜１４には、ポリイミド（ＰＩ）、ポリベンゾオキサゾール（ＰＢＯ）等の高機能プラスチック材料、エポキシ系、フェノール系、シリコン系等のプラスチック材料、またはこれらの複合材料等を用いることができる。
絶縁膜１４には、接続パッド１２を露出させる開口１４ａが設けられている。開口１４ａは例えばレーザにより形成することができる。図１に示すように、絶縁膜１４の開口１４ａはパッシベーション膜１３の開口１３ａよりも小さく、開口１４ａの外周部で接続パッド１２と絶縁膜１４とが密着している。
【００１５】
再配線２７は、電解めっき用シード層１６及び主層１７を有している。電解めっき用シード層１６は、銅、チタン等の金属を含み、絶縁膜１４の表面の一部及び開口１４ａから露出した接続パッド１２の上部に形成されている。電解めっき用シード層１６は、２００ｎｍ〜２０００ｎｍの厚さが好ましい。電解めっき用シード層１６の一端部は、開口１３ａと開口１４ａを通じて接続パッド１２に接続されている。
電解めっき用シード層１６の表面には銅等の導電性材料からなる主層１７が形成されている。主層１７は１μｍ〜１０μｍの厚さが好ましい。再配線２７の一端部２７ａは電解めっき用シード層１６を介して接続パッド１２に接続されている。
【００１６】
再配線１７の他端部２７ｂの上面には、銅等からなる柱状電極２０が形成されている。
その柱状電極２０の側面を被覆するとともに、再配線２７と絶縁膜１４を被覆する封止膜９が、基板１５の上面から側面に亘って設けられている。封止膜９の表面が柱状電極２０の上端面と略面一となることで柱状電極２０が封止膜９から露出されている。封止膜９は、エポキシ系やポリイミド系の絶縁性樹脂からなる。
柱状電極２０の上端面には、略球形状の半田端子２３が設けられている。
【００１７】
基板１５の下面側である半導体基板１１の裏面には、接着剤層１８を介して支持フィルム１９が設けられている。
接着剤層１８は、例えば、エポキシ系の樹脂材料からなる接着剤が硬化してなり、支持フィルム１９を基板１５に接着している。
支持フィルム１９は、例えば、ガラス繊維からなる布、シリカフィラー、或いはアラミド繊維等の低熱膨張率の添加材を含有した、エポキシ系やポリイミド系等の樹脂のフィルム材であり、例えば１５μｍ〜５０μｍの厚さを有する。
支持フィルム１９の熱膨張率は、好ましくは１０［ｐｐｍ／℃］未満、例えば６［ｐｐｍ／℃］であり、半導体基板１１を構成するシリコンの熱膨張率に近似した或いは同じ値を有していることが好ましい。支持フィルム１９の熱膨張率は、含有する低熱膨張率の添加材の割合等を調整することによって所望する値に調整されている。特に、支持フィルム１９の熱膨張率は、封止膜９の熱膨張率（例えば、１０〜１２［ｐｐｍ／℃］）より小さく調整されている。
【００１８】
次に、半導体装置１の製造方法について、図２〜図１２を用いて説明する。
【００１９】
まず、図２に示すように、半導体デバイスウェハ１０の表面に絶縁膜１４を設け、その絶縁膜１４にフォトリソグラフィでパターニングを施して接続パッド１２に対応する位置に開口１４ａを形成し、基板１５を形成する。
【００２０】
次に、スパッタ等の気相堆積法により基板１５における絶縁膜１４の全面及び接続パッド１２の全面を覆う電解めっき用シード層１６を形成する。次いで、電解めっき用シード層１６上の再配線２７を形成しない位置及びアライメントマークを形成しない位置（半導体デバイスウェハ１０の周縁部の複数箇所）に再配線レジスト（図示省略）を形成し、電解めっき用シード層１６を陰極とする電解めっきにより再配線レジスト（図示省略）が形成されていない部分に銅メッキを施し、主層１７を堆積することで再配線２７を形成する（図３参照）。
再配線レジストを除去した後、再配線２７上の柱状電極２０を形成する位置に開口を有し、それ以外の再配線２７及び電解めっき用シード層１６を覆う８０〜１２０μｍの厚さの電極形成用レジストマスク（図示省略）を形成する。次いで、電解めっき用シード層１６を陰極とする電解めっきにより電極用レジスト（図示省略）の開口内に銅メッキを施し、再配線２７上に柱状電極２０を形成する（図３参照）。
その後、図３に示すように、電極形成用レジストマスクを除去し、さらにソフトエッチングによって再配線２７が形成されていない部分の電解めっき用シード層１６を除去する。なお、このとき柱状電極２０及び再配線２７の一部もエッチングされるが、柱状電極２０及び再配線２７は電解めっき用シード層１６と比較して充分に厚いため影響はない。
【００２１】
次に、図４に示すように、半導体デバイスウェハ１０における半導体基板１１の裏面を、汎用のウエハグラインディング装置により研削して、半導体基板１１の厚みを例えば５０μｍ程度に薄くする。なお、基板１５（半導体デバイスウェハ１０）に再配線２７及び柱状電極２０を形成した段階では、基板１５に反りを生じさせてしまう構成（例えば、熱硬化する封止樹脂層）は無く、基板１５は平面性を保っているので、半導体基板１１を容易に研削することができ、基板１５を薄型化することができる。
【００２２】
次に、図５、図６に示すように、基板１５（半導体デバイスウェハ１０）の周囲に基板１５より十分厚く、基板１５より強度の強い金属製のフレーム４０を配置してから、上面に接着剤１８ａが塗布された支持フィルム１９を基板１５及びフレーム４０の下面側に配置する。次いで、基板１５及びフレーム４０を下方向に移動するか、或いは支持フィルム１９を上方向に移動して支持フィルム１９の接着剤１８ａに基板１５及びフレーム４０を貼付する。フレーム４０は、基板１５を搬送する治具である。図７は、図６の矢印VII方向からの矢視図である。
この接着剤１８ａが熱硬化することで接着剤層１８になる。
そして、接着剤層１８は、基板１５に封止膜１９を取り付けるばかりでなく、中央において基板１５を固定し、基板１５の外周においてフレーム４０に固定することで、薄型化された基板１５をフレーム４０と一体的に取り扱うことが可能になる。つまり、基板１５のみでは薄すぎて、後工程で例えば基板１５の周縁等を接触によって損傷しやすくまた変形により取り扱いにくいことがあるが、薄型化された基板１５が支持フィルム１９と接着剤層１８を介してフレーム４０に固定されていることで、基板１５をフレーム４０ごと取り扱うことができ、基板１５を保護しながら基板１５の搬送や基板１５に対する加工を容易に行なうことができるようになる。
また、ここで熱硬化する構成は接着剤層１８のみであり、接着剤層１８は、支持フィルム１９に比べて極めて薄く形成されているので接着剤１８ａが熱硬化する際に、接着剤１８ａが硬化収縮による応力は小さく、また基板１５の周囲の外では、剛直なフレーム４０が接着剤１８ａを固定しているため、基板１５の下面に位置する接着剤１８ａの収縮を抑え、ひいては収縮の応力による基板１５の反りを抑える。
【００２３】
次に、図８に示すように、基板１５を個片化する際のダイシングラインに沿い、第１のダイシングブレードを用いて基板１５を切削する第１のダイシングを施す。第１のダイシングによって、基板１５の上面側から接着剤層１８に達する溝８を形成する。
この溝８が形成された基板１５は、絶縁膜１４から半導体基板１１まで切断されているが、切断されたそれぞれの基板１５が接着剤層１８によって支持フィルム１９に固着された状態になっている。つまり、各基板１５は、フレーム４０に貼着された支持フィルム１９と一体に加工処理が進められる。
【００２４】
次に、図９に示すように、基板１５の上面に封止膜９となる樹脂材料を塗布して熱硬化させることで、溝８内を充塞するとともに、絶縁膜１４と再配線２７と柱状電極２０を被覆する封止膜９を形成する。このとき、封止膜９の上面の位置は、フレーム４０の上面の位置より高い。
次に、図１０に示すように、封止膜９の上面と柱状電極２０の上端面が略面一となるように封止膜９と柱状電極２０をグラインダーで研削して、柱状電極２０の上端面を露出させるとともに、各柱状電極２０の高さを均等にする。研削時にグラインダーの下面が摺動するが、このとき、グラインダーがフレーム４０に接触しないように、封止膜９の上面及び柱状電極２０の上端面が、フレーム４０の上面より高い位置で研削を終了する。
次に、図１１に示すように、封止膜９の表面に露出した柱状電極２０の上端面に、略球形状の半田端子２３を形成する。
【００２５】
次に、図１２に示すように、所定のダイシングラインに相当する溝８に沿い、封止膜９部分を切断する第２のダイシングを施して、複数の半導体装置１に個片化する。
第２のダイシングは、第１のダイシングブレードより薄い第２のダイシングブレードを用いることで、溝８内の封止膜９部分を分断するように、封止膜９と支持フィルム１９と接着剤層１８を切断して、半導体基板１１の側面に封止膜９の層を残すように、半導体装置１を個片化する工程である。第２のダイシングブレードは、シリコン等の半導体基板１１のように硬質の部材を切断する必要がないので薄くても十分切断することができる。
このように、第２のダイシングによって、基板１５を複数の半導体装置１に個片化することで、半導体装置１が製造される。
【００２６】
以上のように、本実施形態によれば、第２のダイシングにより半導体装置１が個片化された段階で、基板１５の上面及び側面は封止膜９で被覆され、基板１５の下面は支持フィルム１９と接着剤層１８で被覆されている。つまり、絶縁性の樹脂膜（封止膜９、支持フィルム１９および接着剤層１８）を介してフレーム４０と一体であった基板１５を個片化することで、基板１５の全面を樹脂膜で被覆したパッケージ構造の半導体装置１を容易に製造することができる。
特に、基板１５を支持フィルム１９に貼付してフレーム４０に固定し、その基板１５をフレーム４０ごと取り扱うことを可能にすることで、基板１５の搬送や基板１５に対する加工を容易に行なうことができる。また、基板１５に貼付した支持フィルム１９をそのまま下面側の樹脂膜とすることで、半導体装置１をより一層容易に製造することができる。
【００２７】
また、基板１５に反りが生じない段階で半導体基板１１を容易に研削して薄型化することができるので、その薄型化された基板１５を備える半導体装置１の薄型化を図ることができる。
なお、薄型化された基板１５のみでは基板１５が損傷しやすく取り扱いにくいことがあるが、その薄型化された基板１５を支持フィルム１９に貼付してフレーム４０と一体に取り扱うことで、半導体装置１の製造が容易になる。
【００２８】
また、半導体装置１において、基板１５の下面である半導体基板１１に貼付された支持フィルム１９の熱膨張率は、半導体基板１１を構成するシリコンの熱膨張率に近似した或いは同等の値を有しているので、半導体装置１が使用される環境温度に変化がある場合でも、支持フィルム１９は半導体基板１１と同調するように熱膨張及び収縮することによって、半導体装置１の熱変形を妨げることがない。
具体的に、半導体装置１における封止膜９は熱硬化して形成される際に硬化収縮するので、半導体装置１はその上面側が縮み、下面（支持フィルム１９）側が凸に反る形状を呈しやすくなっている。一方、封止膜９は、半導体基板１１と支持フィルム１９よりも熱膨張率が大きいので高温時には膨張して、半導体装置１は下面（支持フィルム１９）側が凹に反る形状を呈しやすくなっている。
そして、例えば、図１３（ａ）に示すように、メイン回路基板Ｐに実装された半導体装置１は、常温時に支持フィルム１９側が僅かに凸に反った形状を呈している。これに対し、図１３（ｂ）に示すように、高温時にメイン回路基板Ｐが熱膨張する際、封止膜９も熱膨張し、半導体装置１は支持フィルム１９側が僅かに凹に反った形状に熱変形する。この熱膨張に伴う半導体装置１の熱変形によって、半導体装置１の封止膜９側がメイン回路基板Ｐの膨張に追従し、半田端子２３の接合を維持することができる。また、常温に下がる際には、半導体装置１がメイン回路基板Ｐの収縮に追従して、図１３（ａ）に示す状態に戻る。ここで例えば、支持フィルム１９の熱膨張率が半導体基板１１よりも大きく、封止膜９と同等の値を有すると、高温時に支持フィルム１９も熱膨張してしまうので、封止膜９が膨張することに伴って半導体装置１の支持フィルム１９側が凹に反る熱変形が妨げられてしまうのである。
このように、支持フィルム１９の熱膨張率が半導体基板１１の熱膨張率に近いので、支持フィルム１９は半導体基板１１と同調するように熱膨張及び収縮することができ、封止膜９の膨張や収縮を妨げることはなく、半導体装置１の熱変形を妨げることがない。つまり、半導体装置１をメイン回路基板Ｐにリフローして実装する際の高温時とその前後の常温時に、半導体装置１は好適に膨張、収縮するので、支持フィルム１９は、半導体装置１がメイン回路基板Ｐの膨張と収縮に追従する熱応力緩和機構を妨げることがない。
そして、半導体装置１がメイン回路基板Ｐの膨張と収縮に追従することで、半田端子２３と柱状電極２０にかかる応力は好適に緩和されるので、半田端子２３と柱状電極２０は破断しにくく半導体装置１の製品安定性が向上する。
【００２９】
また、第１のダイシングでは主に半導体基板１１を切削し、第２のダイシングでは主に封止膜９と支持フィルム１９の樹脂を切削するので、それぞれの材料を切削することに適したブレードを選択して使用することができる。
なお、第２のダイシング時に、半導体基板１１は封止膜９で保護されているので、支持フィルム１９を切削する際に飛散するガラス片が半導体基板１１に付着してしまうことはない。
【００３０】
なお、本発明の適用は上述した実施形態に限定されることなく、本発明の趣旨を逸脱しない範囲で適宜変更可能である。
【符号の説明】
【００３１】
１ 半導体装置
１０ 半導体デバイスウェハ
１１ 半導体基板
１２ 接続パッド（接続端子）
１３ パッシベーション膜
１４ 絶縁膜
１５ 基板
１６ 電解めっき用シード層
１７ 再配線
１８ 接着剤層
１９ 支持フィルム
２０ 柱状電極
２３ 半田端子
８ 溝
９ 封止膜
４０ フレーム
Ｐ メイン基板
【特許請求の範囲】
【請求項１】
半導体基板及び前記半導体基板の一方の面に形成された複数の接続端子を備えた基板の前記接続端子に再配線の一端部が接続される半導体装置の製造方法において、
前記基板の下面に支持フィルムを貼付するとともに、その基板の周囲を囲うフレームに前記支持フィルムを貼付する支持フィルム貼付工程と、
前記基板の上面側から前記支持フィルムに達する溝を形成する基板切断工程と、
を備えることを特徴とする半導体装置の製造方法。
【請求項２】
前記再配線の他端部に接続される柱状電極を形成する柱状電極形成工程を備えることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記柱状電極の側面並びに上面を被覆する封止膜を形成する封止膜形成工程を備えることを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項４】
前記封止膜の上面の位置は、前記フレームの上面の位置より高いことを特徴とする請求項３に記載の半導体装置の製造方法。
【請求項５】
前記封止膜及び前記柱状電極を研削する研削工程を備えることを特徴とする請求項３又は４に記載の半導体装置の製造方法。
【請求項６】
前記研削工程後の前記封止膜の上面の位置は、前記フレームの上面の位置より高いことを特徴とする請求項５に記載の半導体装置の製造方法。
【請求項７】
前記封止膜形成工程は、前記封止膜を前記溝内に充填することを特徴とする請求項３〜６の何れか一項に記載の半導体装置の製造方法。
【請求項８】
前記溝内の前記封止膜を分断するように、前記封止膜と前記支持フィルムを切断して、複数の半導体装置に個片化する個片化工程を備えることを特徴とする請求項３〜７の何れか一項に記載の半導体装置の製造方法。
【請求項９】
前記柱状電極上に半田端子を形成する半田端子形成層工程を備えることを特徴とする請求項２〜８の何れか一項に記載の半導体装置の製造方法。
【請求項１０】
前記半導体基板の裏面を研削して、その厚みを薄くする基板薄型化工程を備えることを特徴とする請求項１〜９の何れか一項に記載の半導体装置の製造方法。
【請求項１１】
請求項１〜１０の何れかに記載の半導体装置の製造方法によって製造される半導体装置であって、
前記支持フィルムは、前記半導体基板と同調するように熱膨張及び収縮が可能な熱膨張率を有する材料を有することを特徴とする半導体装置。
【請求項１２】
請求項３〜１０の何れかに記載の半導体装置の製造方法によって製造される半導体装置であって、
前記支持フィルムの熱膨張率は、前記封止膜の熱膨張率より小さく、前記封止膜の熱膨張率に比べて前記半導体基板の熱膨張率に近い値を有することを特徴とする半導体装置。
【請求項１】
半導体基板及び前記半導体基板の一方の面に形成された複数の接続端子を備えた基板の前記接続端子に再配線の一端部が接続される半導体装置の製造方法において、
前記基板の下面に支持フィルムを貼付するとともに、その基板の周囲を囲うフレームに前記支持フィルムを貼付する支持フィルム貼付工程と、
前記基板の上面側から前記支持フィルムに達する溝を形成する基板切断工程と、
を備えることを特徴とする半導体装置の製造方法。
【請求項２】
前記再配線の他端部に接続される柱状電極を形成する柱状電極形成工程を備えることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記柱状電極の側面並びに上面を被覆する封止膜を形成する封止膜形成工程を備えることを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項４】
前記封止膜の上面の位置は、前記フレームの上面の位置より高いことを特徴とする請求項３に記載の半導体装置の製造方法。
【請求項５】
前記封止膜及び前記柱状電極を研削する研削工程を備えることを特徴とする請求項３又は４に記載の半導体装置の製造方法。
【請求項６】
前記研削工程後の前記封止膜の上面の位置は、前記フレームの上面の位置より高いことを特徴とする請求項５に記載の半導体装置の製造方法。
【請求項７】
前記封止膜形成工程は、前記封止膜を前記溝内に充填することを特徴とする請求項３〜６の何れか一項に記載の半導体装置の製造方法。
【請求項８】
前記溝内の前記封止膜を分断するように、前記封止膜と前記支持フィルムを切断して、複数の半導体装置に個片化する個片化工程を備えることを特徴とする請求項３〜７の何れか一項に記載の半導体装置の製造方法。
【請求項９】
前記柱状電極上に半田端子を形成する半田端子形成層工程を備えることを特徴とする請求項２〜８の何れか一項に記載の半導体装置の製造方法。
【請求項１０】
前記半導体基板の裏面を研削して、その厚みを薄くする基板薄型化工程を備えることを特徴とする請求項１〜９の何れか一項に記載の半導体装置の製造方法。
【請求項１１】
請求項１〜１０の何れかに記載の半導体装置の製造方法によって製造される半導体装置であって、
前記支持フィルムは、前記半導体基板と同調するように熱膨張及び収縮が可能な熱膨張率を有する材料を有することを特徴とする半導体装置。
【請求項１２】
請求項３〜１０の何れかに記載の半導体装置の製造方法によって製造される半導体装置であって、
前記支持フィルムの熱膨張率は、前記封止膜の熱膨張率より小さく、前記封止膜の熱膨張率に比べて前記半導体基板の熱膨張率に近い値を有することを特徴とする半導体装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【公開番号】特開２０１１−１８１８５８（Ｐ２０１１−１８１８５８Ａ）
【公開日】平成２３年９月１５日（２０１１．９．１５）
【国際特許分類】
【出願番号】特願２０１０−４７２９２（Ｐ２０１０−４７２９２）
【出願日】平成２２年３月４日（２０１０．３．４）
【出願人】（０００００１４４３）カシオ計算機株式会社 (8,748)
【Ｆターム（参考）】
【公開日】平成２３年９月１５日（２０１１．９．１５）
【国際特許分類】
【出願日】平成２２年３月４日（２０１０．３．４）
【出願人】（０００００１４４３）カシオ計算機株式会社 (8,748)
【Ｆターム（参考）】
[ Back to top ]