半導体装置
【課題】 半導体レーザがファイスダウン実装される場合においても、さらに半導体層と電極とがオーミック接続された領域以外の領域において絶縁膜や保護膜等が介在している場合においても、電極材料との良好な密着性を得ることにより、電極の剥がれ等を防止して、信頼性が高く、低電圧化及び高輝度化を実現することができる半導体装置を提供することを目的とする。
【解決手段】 半導体層上に電気的に接続された電極を有する半導体装置であって、前記半導体層と電極との間の一部の領域において、誘電体膜と縮退半導体からなる密着膜とがこの順に積層され、かつ該密着膜が電極と接触するように介在してなる半導体装置。
【解決手段】 半導体層上に電気的に接続された電極を有する半導体装置であって、前記半導体層と電極との間の一部の領域において、誘電体膜と縮退半導体からなる密着膜とがこの順に積層され、かつ該密着膜が電極と接触するように介在してなる半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、より詳細には、半導体レーザ素子の電極部分における電極と半導体層及び誘電体膜との密着膜を確保し得る半導体装置に関する。
【背景技術】
【０００２】
近年、半導体装置、特に半導体レーザ素子は、小型、軽量、高信頼性及び高出力化が進み、パーソナルコンピュータ、ＤＶＤ等の電子機器や医療機器等の光源に利用されている。なかでも、III−Ｖ族窒化物半導体は、比較的短波長の発光が可能であるため、盛んに研究されている。
【０００３】
例えば、窒化物半導体を用いた半導体レーザは、図５に示すように、サファイア基板３０上に、中間層３１を介して、ｎ型ＧａＮ層等からなるｎ型半導体層３２、ＩｎＧａＮ多重量子井戸からなる活性層３５及び表面にリッジが形成されたｐ型ＡｌＧａＮ層等からなるｐ型半導体層３６がこの順に積層されて構成されている。ｎ型半導体層３２上にはｎオーミック電極３３及びｎパッド電極３４が形成されている。ｐ型半導体層３６上にはリッジ上面以外の表面が絶縁膜３８で覆われ、リッジ上面においてｐ型半導体層３６にオーミック接続されたｐオーミック電極３９が形成されている。さらに、ｐオーミック電極３９上の一部の領域を除いて、ｎ型半導体層３２、活性層３５及びｐ型半導体層３６の表面には、保護膜３７が形成されており、保護膜３７上に、ｐオーミック電極３９と電気的に接続されたｐパッド電極４０が配置している。
【０００４】
このような半導体レーザでは、特定の電極材料を選択したり（例えば、特許文献１及び２）、ｐ型半導体層の不純物濃度を調整したりして（例えば、特許文献３）、半導体層と電極とのオーミック接続をより低抵抗化して、駆動電圧の低減及び発光効率の向上を図っている。
【特許文献１】特開平５−２９１６２１号公報
【特許文献２】特開平６−２７５８６８号公報
【特許文献３】特開平１０−３０３５０４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、上述したような種々の方法により、半導体層と電極とのオーミック接続を確保したとしても、その効果は十分でない。特に、半導体レーザがファイスダウン実装される場合には、半導体レーザ素子がバンプ電極等を介してヒートシンク、ステム等にダイボンディングされ、そのダイボンディング時の熱が直接バンプ電極、保護膜３７等に伝わることから、それに起因して、半導体レーザの特性に悪影響を及ぼす。つまり、熱で溶解されたバンプ電極等の材料（例えば、Ａｕ−Ｓｎ共晶材等）が固まる際に、熱による残留応力が発生し、歪みが生じる。その歪みが密着力の弱い部分に集中し、その結果、ｐパッド電極と絶縁膜との間、絶縁膜とｐオーミック電極との間などに剥がれを生じさせる。
【０００６】
また、半導体層とｐオーミック電極との間に、絶縁膜、保護膜等が介在している場合には、これらの絶縁膜等と電極材料との密着性の悪さに起因して、半導体装置の製造工程で、電極の半導体層へのオーミック接続が損なわれたり、電極自体が剥がれたりするという課題があった。
【０００７】
本発明は、上記課題に鑑みなされたものであり、半導体レーザがファイスダウン実装される場合においても、さらに半導体層と電極とがオーミック接続された領域以外の領域において絶縁膜や保護膜等が介在している場合においても、電極材料との良好な密着性を得ることにより、電極の剥がれ等を防止して、信頼性が高く、低電圧化及び高輝度化を実現することができる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の第１の半導体装置は、半導体層上に電気的に接続された電極を有する半導体装置であって、前記半導体層と電極との間の一部の領域において、誘電体膜と縮退半導体からなる密着膜とがこの順に積層され、かつ該密着膜が電極と接触するように介在してなることを特徴とする。
【０００９】
これにより、電極材料の半導体層及び保護膜（誘電体膜）への良好な密着性を得ることができ、電極の剥がれ等を防止することができる。通常、半導体層がｐ型の窒化物半導体からなる場合、ｐ型の窒化物半導体と電極との接続はオーミック接触を得るのが困難であり、かつ電極と半導体層との間又は半導体層を保護するための絶縁膜等と電極との密着性が弱い。したがって、このような場合に、本発明の効果を特に有効に発揮することができる。
【００１０】
また、上記半導体装置は、密着膜がＩＴＯ、ＩＺＯ、ＧＺＯ、ＡＺＯからなる群から選択される少なくとも１種であるか、誘電体膜がＺｒＯ2、ＳｉＯ2、ＨｆＯ2からなる群から選択される少なくとも１種であるか、電極が少なくともニッケル又はその合金を含む層から構成されていることが好ましい。
これら材料の組み合わせが相まって、より密着性を強固にすることができ、その結果、半導体装置の特性をより向上させることができる。
さらに、誘電体膜と同一材質の膜を含んでなり、半導体層の側面から半導体層上に配置する前記誘電体膜の端部を被覆する保護膜が形成されていることが好ましい。
これにより、フェイスダウン実装を行った場合においても、誘電体膜と保護膜との強固な密着性に起因して、実装時の応力を十分に緩和することができ、両者の剥がれを有効に防止することができる。
【００１１】
半導体層表面にストライプ状のリッジが形成されており、かつ半導体層の側面から半導体層上に配置する前記誘電体膜の端部を被覆する保護膜を有し、該保護膜の上面が前記リッジ上面より高い位置に配置されてなるか、保護膜が多層構造で形成されてなることが好ましい。
これにより、フェイスダウン実装を行った場合においても、保護膜によるクッション作用により、リッジやリッジ周辺の膜の損傷や剥がれ等を有効に防止することができる。
【００１２】
また、本発明の第２の半導体装置は、表面にストライプ状のリッジが形成された半導体層上に電気的に接続された電極を有する半導体装置であって、前記半導体層と電極との間の一部の領域において、第１絶縁膜が形成されており、前記半導体層の側面から半導体層上に配置され、前記第１絶縁膜と接触するように第２絶縁膜が形成されており、前記第１絶縁膜の少なくとも一部を被覆するように密着膜が形成されており、前記電極は、少なくとも半導体層と対向する面側に、半導体層側に突出する凸部を有し、かつ前記密着膜と接触するように配置されてなることを特徴とする。
これにより、半導体装置の平面積を増大させずに、密着膜と電極との接触面積を最大限に確保することができ、上述した第１の半導体装置の効果を発揮させることができる。
上記半導体装置は、第２絶縁膜の一部を第１絶縁膜が被覆していることが好ましい。
これにより、密着膜と接する余分な界面がないため、第２の絶縁膜と密着性の相性がよくない材料の密着膜も採用可能となる。
また、半導体層上に第２絶縁膜、第１絶縁膜、密着膜がこの順に積層されている領域を有することが好ましい。
これにより、密着膜と接する余分な界面がないため、第２の絶縁膜と密着性の相性がよくない材料の密着膜も採用可能となる。
【００１３】
さらに、電極が形成された領域において、第２絶縁膜の上面がリッジ上面より高い位置に配置されてなることが好ましい。
これにより、クッション作用を得ることができ、リッジやリッジ周辺の膜の損傷や剥がれ等を有効に防止することができる。
さらに、本発明の第３の半導体装置は、表面にストライプ状のリッジが形成された半導体層上に電気的に接続された電極を有する半導体装置であって、前記半導体層と電極との間の一部の領域において、第１絶縁膜が形成されており、前記半導体層の側面から半導体層上に配置され、前記第１絶縁膜と接触するように第２絶縁膜が形成されており、前記第１絶縁膜の少なくとも一部を被覆し、その上面の一部がリッジ上面よりも高い位置に配置するように密着膜が形成されており、前記半導体層上に第２絶縁膜、第１絶縁膜、密着膜がこの順に積層されている領域を有し、前記電極は、少なくとも半導体層と対向する面側に、半導体層側に突出する凸部を有し、かつ前記密着膜と接触するように配置されてなることを特徴とする。
これにより、半導体装置の平面積を増大させずに、密着膜と電極との接触面積を最大限に確保することができ、上述した第１の半導体装置の効果を発揮させることができる。
【００１４】
また、第２絶縁膜が、第１絶縁膜と同一材質の膜を含んでなることが好ましい。
これにより、第１絶縁膜と第２絶縁膜との強固な密着性に起因して、実装時の応力を十分に緩和することができ、両者の剥がれを有効に防止することができる。
【００１５】
さらに、密着膜が、縮退半導体又は白金族系金属からなることが好ましい。
これにより、電極と半導体層又は絶縁膜等との密着性をより強固にすることができる。
また、電極が、第１絶縁膜上から第２絶縁膜上にかけて、密着膜を介して配置されていてもよい。
これにより、密着膜との密着面積を大きくすることができる。
さらに、フェイスダウン実装用であることが好ましい。
これにより、より、放熱性を確保することが可能となり、高性能の半導体装置を得ることができる。
【発明の効果】
【００１６】
本発明によれば、半導体装置がファイスダウン実装される場合においても、さらに半導体層と電極とがオーミック接続された領域以外の領域において絶縁膜や保護膜等が介在している場合においても、電極材料との良好な密着性を得ることにより、電極の剥がれ等を防止して、信頼性が高く、低電圧化及び高輝度化を実現することができる。
【発明を実施するための最良の形態】
【００１７】
本発明の第１の半導体装置は、主として、半導体層、その上に形成される誘電体膜、密着膜及び電極から構成される。
ここで、本発明の半導体装置としては、半導体層をその構成の一部に含む装置の全てを包含する。例えば、発光素子、受光素子、ＣＣＤ、トランジスタ、キャパシタ、抵抗、サイリスタ、光電変換装置等の変換装置、半導体レーザ及びこれらを２以上組み合わせた回路等が挙げられる。なかでも半導体レーザを構成する半導体層であることが適当である。
【００１８】
誘電体膜としては、具体的には、ＳｉＯ2、ＳｉＮx、ＡｌＮ、Ａｌ2Ｏ3、Ｔａ2Ｏ5、ＺｒＯ2、ＳｉＯＮ、ＨｆＯ2、Ｓｃ2Ｏ3、Ｙ2Ｏ3、ＭｇＯ等の単層又は積層層が挙げられる。なかでも、ＺｒＯ2、ＳｉＯ2、ＨｆＯ2が好ましい。これにより、後述する密着膜等の材料との組み合わせによって、より密着性を確保することができる。これらの膜は、例えば、スパッタリング法、ＥＣＲスパッタリング法、ＣＶＤ法、ＥＣＲ−ＣＶＤ法、ＥＣＲ−プラズマＣＶＤ法、蒸着法、ＥＢ法等の公知の方法で形成することができる。膜厚は、用いる材料等により適宜調整することができ、例えば、４００〜２５００オングストローム程度、好ましくは４００〜１０００オングストローム程度が挙げられる。
【００１９】
誘電体膜は、半導体層上の一部の領域を露出させるように、半導体層の表面に形成することが好ましい。この誘電体膜を一部の領域を露出させるように形成するのは、後述するように、半導体層上に電極を接続させる領域を確保するとともに、誘電体膜によって電極との接続領域以外の半導体層表面を絶縁、保護等するためである。一部の領域を露出させるように誘電体膜を形成する方法としては、半導体層上全面に、誘電体膜を積層した後、当該分野で公知の方法、例えば、フォトリソグラフィ及びエッチング工程により所望の形状のマスクを形成し、このマスクを用いて誘電体膜をエッチングする方法が挙げられる。あるいは、リフトオフ法等を利用してもよい。
【００２０】
密着膜は、誘電体膜上に形成されており、縮退半導体からなる。縮退半導体としては、例えば、ＩＴＯ、ＩＺＯ、ＧＺＯ、ＡＺＯ等の少なくとも１種が挙げられる。また、別の観点から、透明導電膜、例えば、３８０〜７８０ｎｍの光の透過率が８０％程度以上の膜から構成されていてもよい。さらに、電気伝導度が高い（例えば、比抵抗が１×１０-3Ω・ｃｍ程度以下）膜から構成されていてもよい。なお、密着膜としては、縮退半導体以外の材料、例えば、白金系金属（例えば、Ｐｄ、Ｒｈ、Ｒｕ、Ｏｓ、Ｉｒ、Ｐｔ等）又はこの酸化物を含む単層又は多層構造であってもよい。なかでも、縮退半導体の単層構造であることが好ましく、さらに、ＩＴＯ、ＩＺＯがより好ましい。つまり、本来、誘電体膜、保護膜等（後述する第１及び第２絶縁膜を含む）の材料との密着性が良好とならない電極材料を用いる場合、および密着性が良好とならない形状又は位置で電極が形成される場合であっても、電極材料等に応じて、電極のより強固な密着性を確保するように、密着膜を設けることを意図する。
【００２１】
なお、密着膜は、少なくとも誘電体膜上の一部を被覆するように形成されていることが必要であり、誘電体膜の全表面を被覆するように形成されていることが好ましい。つまり、少なくとも後述する電極が誘電体膜とは直接接触することなく、密着膜にのみ接触するように、密着膜が配置されていることが好ましい。したがって、密着膜は、誘電体膜上の一部のみに形成されていてもよいし、誘電体膜上の全部に、誘電体膜と同じ大きさ及び形状で形成されていてもよいし、誘電体膜の一部の上から半導体層上の一部の上にわたって形成されていてもよいし、誘電体膜よりも大きく、誘電体膜上の全表面を被覆し、かつ半導体層と直接接触するように形成されていてもよい。
【００２２】
密着膜は、上述した誘電体膜と同様に、当該分野で公知の方法によって形成することができ、所定の形状にパターニングする場合には、上述したように、フォトリソグラフィ及びエッチング法、リフトオフ法等を利用することができる。パターニングは密着膜の形状によっては、上述した誘電体膜と同時に行ってもよい。密着膜の膜厚は、用いる材料等により適宜調整することができ、例えば、５０〜５００オングストローム程度、好ましくは１００〜３００オングストローム程度が挙げられる。
【００２３】
電極は、電気的に接続させる領域以外においては、保護膜、密着膜、誘電体膜等を介して半導体層上に配置される。電極は、導電性材料により形成されているのであれば、その材料は特に限定されるものではなく、半導体層に対するオーミック接触が得られるが得られる材料であることが好ましい。
【００２４】
例えば、電極を形成する半導体層が、後述するようにｐ型であれば、パラジウム、白金、ニッケル、金、チタン、タングステン、銅、銀、亜鉛、錫、インジウム、アルミニウム等の金属又は合金の単層膜又は積層膜により形成することができる。具体的には、Ｎｉ−Ａｕ系、Ｎｉ−Ａｕ−Ｐｔ系、Ｐｄ−Ｐｔ系、Ｎｉ−Ｐｔ系、Ｐｔ−Ａｕ系、ＩＴＯ系等が挙げられる。より具体的には、ｐ電極として、ＩＴＯ、Ｎｉ／ＩＴＯ、ＩＴＯ／Ｐｔ、ＩＴＯ／Ｒｈ、Ｎｉ／Ａｕ、Ｎｉ／Ａｕ／Ｐｔ、Ｐｄ／Ｐｔ、Ｒｈ／Ｉｒ／Ｐｔ、Ｐｔ／Ａｕ、Ｉｒ／Ａｕ、Ｉｒ／Ｐｔ等が挙げられる。なかでも、ニッケル又はその合金を含む単層膜、あるいは密着膜と接触する側においてニッケル又はその合金を含む層が配置された積層膜であることが好ましい。これにより、電極を強固に半導体層及び／又は絶縁膜、保護膜等に密着させることができる。電極の膜厚は、用いる材料等により適宜調整することができ、例えば、５００〜１５００オングストローム程度が適当である。
【００２５】
また、この電極上に、通常パッド電極を形成してもよい。パッド電極（好ましくは、ｐパッド電極）は、多層構造であることが好ましい。これにより、電極剥がれを抑制することができる。
【００２６】
パッド電極を構成し、電極に接触する第１層は、パラジウム、白金、ニッケル、金、チタン、タングステン、銅、銀、亜鉛、錫、インジウム、アルミニウムから選択されることが好ましい。第１層上に積層される第２層は、パラジウム、ルテニウム、ロジウム、白金、タングステン、モリブデンから選択されることが好ましい。さらに第２層上には第３層が積層されることが好ましく、この層は、Ａｕなどの一般的なバンプ電極と密着性のよい材料から選択することが好ましい。また、パッド電極の各層の間に別の材料層を有していてもよい。
【００２７】
パッド電極の具体例は、Ｔｉ−Ｐｔ−Ａｕ、Ｔｉ−Ｐｄ−Ａｕ、Ｗ−Ｐｔ−Ａｕ、Ｗ−Ｐｄ−Ａｕの多層膜が挙げられる。このような多層膜は、第１層を有することで、第１層より上の材料が電極に拡散し、それに起因して剥がれが生じることを防止する。また、第２層を有することで、Ａｕ−Ｓｎなどのメタライズ層が拡散してパッド電極が剥がれてしまうことを防止する。
【００２８】
また、電極を形成する半導体層が、後述するようにｎ型であれば、Ｔｉ−Ａｌ系、Ｖ−Ｐｔ系、Ｔｉ−Ａｌ−Ｔｉ−Ｐｔ系、Ｗ−Ａｌ−Ｗ系、Ｔｉ−Ｍｏ−Ｔｉ−Ｐｔ系、Ｔｉ−Ｐｔ系等が挙げられる。この場合の電極の膜厚は、例えば、１００ｎｍ〜１０μｍ程度であることが好ましい。
【００２９】
電極材料は、例えば、誘電体膜と同様に、当該分野で公知の方法等により形成することができる。電極材料は、半導体層上のほぼ全面に形成した後、フォトリソグラフィ及びエッチング工程、リフトオフ法、ＥＢ法等によりパターニングする。なお、電極は、少なくとも半導体層上にのみ形成していればよいが、半導体層の一部とオーミック接続するとともに、密着膜上において密着膜と強固に密着した状態で配置させることが好ましい。また、この際、電極が誘電体膜とは直接接触しないように形成することが重要である。
【００３０】
本発明の半導体装置を構成する半導体層としては、例えば、シリコン、ゲルマニウム等の元素半導体層、ＧａＡｓ、ＡｌＮ、ＩｎＰ、ＧａＮ、ＡｌＧａＮ、ＡｌＩｎＧａＮ、ＩｎＮ等のIII−Ｖ族化合物半導体層、ＺｎＳｅ、ＣｄＴｅ、ＣｄＳ等のII−VI族化合物半導体層等、種々の半導体層が挙げられる。なかでも、窒化物半導体、つまり、ＧａＮ、ＡｌＮ、ＩｎＮ又はこれらの混晶（例えば、ＩｎxＡｌyＧａ1-x-yＮ、０≦ｘ、０≦ｙ、ｘ＋ｙ≦１）等が好ましい。半導体層は、ｐ型不純物（例えば、Ｍｇ、Ｚｎ、Ｃｄ、Ｂｅ、Ｃａ、Ｂａ等）又はｎ型不純物（例えば、Ｓｉ、Ｓｎ、Ｇｅ、Ｓｅ、Ｃ、Ｔｉ等）をドープされていてもよい。ドーピング濃度は、例えば、１×１０16〜１０19ｃｍ-3程度が挙げられる。特に、ｐ型不純物を含有した窒化物半導体層がより好ましい。
【００３１】
これらの半導体層は、ＭＯＶＰＥ、ＭＯＣＶＤ（有機金属化学気相成長法）、ＨＶＰＥ（ハライド気相成長法）、ＭＢＥ（分子線気相成長法）等、当該分野で公知の方法のいずれによっても形成することができる。
【００３２】
本発明の半導体装置は、例えば、基板上に、ｎ型半導体層、活性層、ｐ型半導体層がこの順に積層されて形成されることが好ましい。
基板としては、半導体層とは異なる半導体、例えば、窒化物半導体と異なる材質からなる異種基板を用いることができる。例えば、Ｃ面、Ｒ面及びＡ面のいずれかを主面とするサファイア、スピネル（ＭｇＡｌ2Ｏ4）、ＧａＡｓのような基板、窒化物半導体と格子整合する酸化物基板、ＺｎＳ、ＺｎＯ、Ｓｉ、ＳｉＣ、ＡｌＮ、ＧａＮ等の導電性基板等が挙げられる。好ましくは、異種基板上に結晶欠陥の少ない下地層（例えば、転位数が１×１０7個／ｃｍ2以下、好ましくは１×１０6個／ｃｍ2以下）を成長させた擬似基板であることが好ましい。また、これら擬似基板から異種基板を除去した半導体基板、窒化物半導体基板等であってもよい。これら擬似基板の下地層、半導体基板又は窒化物半導体基板は、ｎ型不純物を含有していることが好ましい。
【００３３】
なお、絶縁性基板を最終的に取り除かない場合、後述する、ｐ電極およびｎ電極はいずれも半導体層上の同一面側に形成されることになり、フェイスアップ実装、すなわち半導体層側を主光取出し面とすることができる。また、フリップチップ実装、すなわち絶縁性基板側を主光取出し面としてもよい。この場合、ｐ電極及びｎ電極の上には、外部電極等と接続させるためのメタライズ層（バンプ：Ａｇ、Ａｕ、Ｓｎ、Ｉｎ、Ｂｉ、Ｃｕ、Ｚｎの金属又は合金及び半田等、特に、半田、Ａｕ−Ｓｎ共晶材、Ａｇペースト、Ｉｎ合金等が好ましく、さらにボンディング強度の強い及び／又は放熱性の良いものがより好ましい）がそれぞれ形成され、このメタライズ層がサブマウント上に設けられた正負一対の外部電極とそれぞれ接続される。さらにサブマウントに対してワイアなどが配線される。また、最終的に基板を除去して、フェイスアップ実装又はフリップチップ実装のいずれに用いてもよい。さらに、基板に対して対向して（基板の両側に）、ｐ電極及びｎ電極が配置してもよい。
【００３４】
特に、投入電力を大きくして高出力のビームを得ようとするレーザ素子について、出力の増大に伴ってより放熱性を増大させたり、保護膜又は誘電体膜等の膜厚を増大させることが必要であるが、このような場合においても、装置中で最も熱の発生しやすい箇所にヒートシンクを設けるなどのファイスダウン実装を行う際の、電極と半導体層又は絶縁膜等との間の密着性を確保することにより、フェイスダウン実装をより確実に行うことが可能となる。また、絶縁膜等の膜厚の増大に起因する電極の剥がれ等も同時に解消することが可能となる。その結果、放熱性を確保することが可能となり、より高性能の半導体装置を提供することができる。
【００３５】
また、基板は、積層半導体層の内部に微細なクラックの発生を防止するために、一面又は両面に、０．０１〜０．３°程度又は０．０５〜２°程度のオフアングル角で、ステップ状にオフアングルしたものを用いることが好ましい。オフアングル角をこのような角度にすることにより、横方向に成長する半導体層の内部の微細なクラックの発生を防止することができる。また、選択成長する半導体層の面状態がステップ状にならず、その上に素子構造を形成しても、ステップが強調されることなく、素子自体のショートや閾値の上昇を招くことがなく、よって、寿命特性を向上させることが可能となる。
【００３６】
基板上には、半導体層等を形成する前に、バッファ層、下地層等の半導体層を成長させてもよい。また、これらの層を形成した後、基板を研磨などの方法により薄膜化、除去又はオフアングル角を導入してもよいし、素子構造を形成した後に薄膜化又は除去してもよい。
【００３７】
特に、バッファ層を介することにより、基板と積層半導体層との間の格子定数の不整を緩和して、その上に形成される積層半導体層の転位を効率よく低減させることができる。バッファ層としては、低温、例えば２００〜９００℃程度で成長させたものが好ましく、例えば、ＡｌＮ、ＧａＮ、ＡｌＧａＮ及びＩｎＧａＮ等が挙げられる。バッファ層の膜厚は、数十〜数百オングストローム程度が適当である。
【００３８】
バッファ層上に、ラテラル成長による下地層を形成する場合には、さらに転位を低減させることができる。この下地層は、表面に凹凸を有する基板を用いるか、あるいは、バッファ層表面に周期的なストライプ状、格子状、網目状又は島状等の半導体層による成長核を形成し、さらに成長核を起点として、半導体層を、互いに接合するまで横方向に成長させることにより形成することができる。このような基板又はバッファ層を用いることにより、基板と下地層との界面に発生する応力を緩和することができ、半導体層等の歪み、転位などの欠陥を防止することができる。
【００３９】
また、基板上にパターン化された保護膜を成長させ、保護膜上に半導体層を成長させた後、横方向成長を停止することにより周期配列されたＴ字状断面を有する半導体層を形成する。この半導体層には横方向に成長した領域に低欠陥領域が形成される。さらに、この半導体層の上面又は上面及び横方向成長した側面を成長核として、再度半導体層を、互いに接合するまで成長させ、基板の全面を被覆する半導体層を形成する。これにより、半導体層が互いに接合した部分の直下は空洞が形成され、接合部には転位が集中することなく低転位領域が広範囲で形成される。具体的な転位数は、上述したとおりである。
【００４０】
ここでの保護膜としては、この膜の表面に半導体層が成長しないか、成長しにくい性質を有する膜であることが適当であり、例えば、酸化ケイ素、窒化ケイ素、酸化チタン、酸化ジルコニウム等の酸化物；窒化チタン等の窒化物；これらの積層膜；タングステン、チタン、タンタル等の１２００℃以上の融点を有する高融点金属等の膜が挙げられる。なかでも、酸化ケイ素及び窒化ケイ素が好ましい。これらの膜をパターン化して形成する方法として、フォトリソグラフィ技術を用いて所定形状のマスクを形成し、そのマスクを介して、例えば、蒸着、スパッタ法、ＣＶＤ法等の気相成膜技術を用いて成膜する方法が挙げられる。保護膜のパターン化形状は、例えば、ドット状、ストライプ状、碁盤面状、メッシュ状等が挙げられ、なかでもストライプ状が好ましく、さらに、ストライプがオリエンテーションフラット面（例えば、サファイア面のＡ面）に垂直に配置する形状がより好ましい。
【００４１】
本発明における半導体層を構成する活性層は、例えば、第１導電型半導体層と第２導電型半導体層との接合面に平行な面内であって、その内部においてストライプ状に電流が狭窄された領域、いわゆる導波路を有している。活性層は、単一の材料（元素又は化合物等、以下同義）での単層又は多層構造であってもよいが、異なる材料（組成元素が異なる化合物、組成元素の種類が同じで組成比が異なる化合物等、以下同義）での多層構造、特に量子井戸構造（単一量子又は多重量子井戸）であることが好ましい。なお、半導体層が下地層の上に形成されている場合には、導波路領域の下方の領域における下地層は、上述したような低転位領域が配置していることが好ましい。活性層は、単一の材料（元素又は化合物等、以下同義）での単層又は多層構造であってもよいが、異なる材料（組成元素が異なる化合物、組成元素の種類が同じで組成比が異なる化合物、以下同義）での多層構造、特に量子井戸構造（単一量子又は多重量子井戸）であることが好ましい。
【００４２】
第１導電型半導体層及び第２導電型半導体層は、活性層をサンドイッチするように配置しており、例えば、それぞれｎ型及びｐ型のクラッド層として形成されていることが適当である。また、クラッド層の他に、第１導電型半導体層としては、クラッド層と活性層との間あるいはクラッド層の活性層とは反対側に、光ガイド層、クラック防止層、コンタクト層、キャップ層等が、第２導電型半導体層としては、活性層とクラッド層との間あるいはクラッド層の活性層とは反対側に、電子閉じ込め層、光ガイド層、キャップ層、コンタクト層等が、１種又は２種以上組み合わせられて設けられていてもよい。
【００４３】
本発明における半導体層の具体的例としては、基板上に、下地層、ｎ型不純物ドープ窒化物半導体層からなるｎ型コンタクト層、ｎ型不純物ドープＩｎaＧａ1-aＮ（０．０５≦ａ≦０．２）からなるクラック防止層（省略可能）、ＡｌbＧａ1-bＮ（０．０５≦ｂ＜０．３）を含んでなる超格子多層膜構造のｎ型クラッド層、クラッド層よりもバンドギャップエネルギーの小さい窒化物半導体層（ＩｎＡｌＧａＮ）からなるｎ型ガイド層、ＩｎcＧａ1-cＮ（０≦ｃ＜１）からなる多重量子井戸構造の活性層、ｐ型不純物ドープＡｌdＧａ1-dＮ（０＜ｄ≦１）からなる少なくとも１層以上のｐ型電子閉じ込め層（省略可能）、クラッド層よりもバンドギャップエネルギーの小さい窒化物半導体層（ＩｎＡｌＧａＮ）からなるｐ型ガイド層、ＡｌeＧａ1-eＮ（０．０５≦ｅ＜０．３）を含んでなる超格子多層膜構造のｐ型クラッド層、ｐ型不純物ドープ窒化物半導体層からなるｐ型コンタクト層からなるストライプ形状のリッジを有する窒化物半導体層の積層構造が挙げられる。
【００４４】
基板自体が導電性を有していれば、下地層、ｎ型コンタクト層等を省略し、基板の裏面側（活性層等が形成されていない側）に直接電極を形成してもよい。
第２導電型半導体層の表面には、ストライプ状のリッジが形成されていることが好ましい。リッジの幅は特に限定されるものではないが、０．１〜１０μｍ程度、さらに０．５〜５μｍ程度が適当であり、１．５〜５μｍ程度がより好ましい。リッジの高さは、第２導電型半導体層の膜厚に依存して適宜調整することができ、例えば、０．２〜３μｍ程度が挙げられ、０．３〜０．５μｍ程度が好ましい。
【００４５】
また、第２導電型半導体層、活性層及び第１導電型半導体層の一部は、例えば、リッジの一方向側において、通常、膜厚方向に一部除去されることにより第１導電型半導体層の上面の一部が露出されているが、これとは反対側、つまりリッジの他方側において、第２導電型半導体層の一部又は全部が、第２導電型半導体層と活性層の一部又は全部とが、第２導電型半導体層と活性層と第１導電型半導体層の一部又は全部とが膜厚方向に除去されていてもよい。これにより、活性層−第２導電型半導体層間（あるいは、さらに活性層−第１導電型半導体層間）の容量を小さくすることができ、ひいては、駆動初期のインピーダンスを安定化させ、より迅速にレーザ光を発振させることができるとともに、ウォーミングアップを短くし、タイムロスなく応答速度の速い装置を得ることが可能となる。
【００４６】
本発明の半導体装置においては、さらに、保護膜が形成されていてもよい。保護膜は、少なくとも密着膜の一部を被覆していればよく、誘電体膜の一部を被覆していてもよい。誘電体膜を被覆する場合の形態は特に限定されるものではないが、半導体層上面、つまり、活性層における導波路領域の上方における光の閉じ込め効果を損ねずに十分な制御をすることができることが必要である。例えば、リッジが形成されている場合に、そのリッジの端部から５〜１５μｍ程度離れたところまで、また別の観点から、半導体層（例えば、第２導電型半導体層）の幅にかかわらず、半導体層上面の６０％程度以上、好ましくは８０％程度以上被覆するように形成されていてもよい。保護膜の形成により、特にフェイスダウン実装時の保護膜／誘電体膜の界面における応力の十分に緩和することができ、両者の剥がれを有効に防止することができる。
【００４７】
保護膜は、誘電体と同一材料（材質）の膜を含んで形成されていることが好ましい。ここで同一材料とは、例えば、誘電体膜がＺｒ酸化物によって形成されている場合には、保護膜もＺｒ酸化物を含んで形成されていることを意味する。なお、製造方法等によって、組成に若干の差異が生じていてもよい。また、誘電体膜がＺｒ単層膜で形成されている場合には、保護膜はＺｒ単層膜であってもよく、少なくともＺｒ酸化物をその中に含む積層膜であってもよい。例えば、誘電体膜と接触する側において、Ｚｒ酸化物からなる膜が配置した積層膜が好ましく、Ｚｒ酸化物を下層のみに含むＳｉ酸化物膜との２層構造積層膜（Ｚｒ酸化物／Ｓｉ酸化物膜等）、Ｚｒ酸化物膜をＳｉ酸化物膜の上下に配置した３層構造膜（Ｚｒ酸化物／Ｓｉ酸化物／Ｚｒ酸化物膜等）等が挙げられる。また、別の観点から、保護膜は、Ｔｉ、Ｗとの密着性がよいＳｉＮなどの窒化物を用いてもよいし、酸化物と窒化物との積層膜（例えばＳｉＯ2及びＳｉＮの積層膜）としてもよい。
【００４８】
保護膜は、実質的に誘電体膜よりも厚膜、つまり、少なくとも半導体層の側面を種々のダメージ、作用等から保護するのに十分な膜厚を有していることが好ましい。具体的には、２０００〜７０００Å程度が適当であり、４０００〜５０００Å程度が挙げられる。特にＳｉ酸化物とＺｒ酸化物との積層膜では、Ｚｒ酸化物／Ｓｉ酸化物膜の膜厚が２００〜１３００／１０００〜４００００Å程度、Ｚｒ酸化物／Ｓｉ酸化物／Ｚｒ酸化物膜の膜厚が２００〜１３００／１０００〜４０００／２００〜１３００Å程度、総膜厚が４０００〜５０００Å程度が挙げられる。
【００４９】
なお、半導体層がリッジを有している場合には、保護膜の上面は、リッジ上面よりも高い位置に配置していることが好ましい。これにより、リッジに対するクッション作用を発揮することができ、リッジやリッジ周辺の応力を緩和させることができる。
【００５０】
また、本発明の第２及び３の半導体装置は、
（１）半導体層表面にストライプ状のリッジが形成されており、
（２）半導体層と電極との間の一部の領域において、第１絶縁膜が形成されており、
（３）半導体層の側面から半導体層上に配置され、第１絶縁膜と接触するように第２絶縁膜が形成されており、
（４）第１絶縁膜の少なくとも一部を被覆するように密着膜が形成されており、
（５）電極は、少なくとも半導体層と接続された面側に、半導体層側に突出する凸部を有し、かつ前記密着膜と接触するように配置されている以外は、実質的に第１の半導体装置
と同様の構成、部分又はこれに準じた構成を有し、同様又はこれに準じて機能する。このような構成を採用することにより、半導体装置の平面積を増大させずに、密着膜と電極との接触面積を最大限に確保することができる。
【００５１】
ここで、第１絶縁膜は、上述した誘電体膜と、形状及び形成位置が一部異なることを除いて、同様の材料及び方法等で形成することができる。第１絶縁膜は、少なくとも後述する第２絶縁膜に接触しており、第１絶縁膜の一部が、後述する第２絶縁膜の少なくとも一部を被覆するように形成されていることが好ましい。これにより、密着膜と接する余分な界面がないため、第２の絶縁膜と密着性の相性がよくない材料の密着膜も採用可能となる。同時に、第１絶縁膜の一部は、半導体層の一部を被覆するように形成されていることが好ましい。
【００５２】
また、第２絶縁膜は、上述した保護膜と、形状及び形成位置が一部異なることを除いて、同様の材料及び方法等で形成することができる。第２絶縁膜は、半導体層の上面の一部を直接被覆するように配置していること好ましい。これにより、半導体層上に第２絶縁膜及び第１絶縁膜がこの順に積層されている領域を有することができる。また、第２絶縁膜は、電極が形成された領域において、その上面がリッジ上面より高い位置に配置されるように形成されていることが好ましい。これにより、リッジに対するクッション作用を発揮することができ、リッジやリッジ周辺の応力を緩和させることができる。なお、第２絶縁膜は、第１絶縁膜と同一材質の膜を含んで形成されていることが好ましい。これにより、強固な密着性を確保することができる。
【００５３】
密着膜は、主として、第１絶縁膜及び／又は第２絶縁膜と電極との密着性を確保するために形成される膜であり、実質的に上述したものと同様に形成することができる。特に、半導体基板上に、第２絶縁膜、第１絶縁膜及び密着膜がこの順に形成された領域（図３中の矢印ａ参照）が確保されるように、密着膜が配置していることが好ましい。これにより、密着膜と接する余分な界面がないため、第２の絶縁膜と密着性の相性がよくない材料の密着膜も採用可能となる。また、密着膜は、その上面の一部がリッジ上面よりも高い位置に配置するように形成されていることが好ましい（図３参照）。これによりクッション作用を確保することができる。
【００５４】
電極は、少なくとも半導体層と対向する面側に、半導体層側に突出する凸部を有し、かつ密着膜と接触するように配置されていることが好ましい。この場合の凸部は、図３に示したように、リッジの両側において、一旦半導体層側に突出し、その両端で突出が戻るような形状であることを意味し、図２のp電極１７に示したように、リッジの両側において一旦半導体層側に突出したままその両端が戻らないような形状、単にリッジの両側において屈曲したのみのものは含まれない。このような形状により、電極と密着膜との接触面を最大限に確保することができる。
【００５５】
なお、この電極は、第１絶縁膜上に密着膜を介して配置されるのみならず、図４に示したように、第１絶縁膜上から第２絶縁膜上にかけて、密着膜を介して配置されていてもよい。これにより、密着膜との密着面積が大きくなるため、密着力が向上する。
【００５６】
以下に、本発明の半導体装置の実施例を詳細に説明する。
実施例１
本発明の半導体装置は、図１に示すように、サファイア基板１０上に、ＧａＮによるバッファ層及びアンドープＧａＮ層からなる下地層１１が形成されている。下地層１１上には、Ｓｉを１×１０18／ｃｍ3ドープさせたＧａＮからなるｎ型コンタクト層、Ｉｎ0.06Ｇａ0.94Ｎからなるクラック防止層、アンドープのＡｌＧａＮからなるＡ層とＳｉを５×１０18／ｃｍ3ドープしたＧａＮからなるＢ層とを交互積層させたｎ型クラッド層、ｎ型光ガイド層によって、ｎ型半導体層１２が形成されている。さらに、ｎ型半導体層１２上には、Ｓｉを５×１０18／ｃｍ3ドープしたＩｎ0.05Ｇａ0.95Ｎからなる障壁層とアンドープＩｎ0.1Ｇａ0.9Ｎからなる井戸層とを交互３回積層させ、その上に障壁層を積層させた多重量子井戸構造（ＭＱＷ）の活性層１３が形成されている。活性層１３上には、Ｍｇを１×１０19／ｃｍ3ドープしたＡｌＧａＮからなるｐ型電子閉じ込め層、アンドープのＧａＮからなるｐ型光ガイド層、アンドープＡｌ0.16Ｇａ0.84Ｎからなる層とＭｇドープＧａＮからなる層とを交互積層させた超格子層からなるｐ型クラッド層、Ｍｇを１×１０20／ｃｍ3ドープしたｐ型ＧａＮからなるｐ型コンタクト層によって、ｐ型半導体層１４が形成されている。
【００５７】
これらｐ型半導体層、活性層及びｎ型半導体層のうち、ｐ型半導体層、活性層及びｎ型半導体層の一部が除去されて、ｎ型コンタクト層の表面を露出されており、この露出したｎ型コンタクト層上に、Ｔｉ−Ａｌからなるｎ電極２０が形成されている。
また、ｐ型コンタクト層表面には、例えば、２μｍ程度の幅を有するストライプ状のリッジ１４ａが形成されており、リッジ１４ａ上面を除くｐ型コンタクト層上面全面に、膜厚６００オングストロームのＺｒＯ2からなる誘電体膜１５が形成され、誘電体膜１５の一部上に膜厚１００オングストロームのＩＴＯからなる密着膜１６が形成されている。
【００５８】
リッジ１４ａ上面から、その側面における密着膜１６上にわたって、Ｎｉ−Ａｕ−Ｐｔからなるｐ電極１７が形成されており、リッジ１４ａ上面において、ｐ電極は半導体層とオーミック接続されている。
さらに、ｐ電極１７及びｎ電極２０の上には、これらｐ電極１７とｎ電極２０との一部と、半導体層の上面及び側面とを被覆するＳｉＯ2からなる保護膜１８が形成されており、ｐ電極１７及びｎ電極２０に接続されるように、Ｎｉ−Ｔｉ−Ａｕからなるｐパッド電極１９及びｎパッド電極２１が形成されている。
【００５９】
また、このように構成された半導体装置との比較のために、密着膜１６を形成しない以外、上述した半導体装置を同様の半導体装置を形成した。
得られた双方の半導体装置の特性検査としてＶｆを測定したところ、常温では、本発明の半導体装置は、密着膜であるＩＴＯ膜を形成していないものに比較して、約０．１Ｖの低減傾向が認められた。具体的には、Ｖｆは３．９Ｖ以下であった。
【００６０】
また、本発明の半導体装置と、比較のための半導体装置とについて、１００チップずつ、ボールシェア試験を行った。その結果、本発明の半導体装置においては、ｐ電極／密着膜／誘電体膜の界面での電極剥がれが認められたものはなかった。一方、比較例における半導体装置では、１００チップ中２６チップで電極剥がれが認められた。
【００６１】
さらに、本発明の半導体装置と、比較のための半導体装置とについて、１００チップずつ、ダイシェア試験を行った。その結果、本発明の半導体装置においては、ｐ電極／密着膜／誘電体膜の界面での電極剥がれが認められたものはなかった。一方、比較例における半導体装置では、１００チップ中３２チップで電極剥がれが認められた。
【００６２】
なお、ボールシェア試験は、ワイヤとパッドとが接触しているワイヤのボール部を、治具を用い、この治具を水平方向に移動させた場合に、物理的にボール部が剥がれるか否かを観察することにより行った。また、ダイシェア試験は、治具を水平に移動させた際のチップの接合力を測定することにより行った。
【００６３】
また、サファイア基板１０の上にバッファ層及び下地層１１を形成した後、サファイア基板１０を除去して導電性基板とし、ｎ電極２０を導電性基板の下側に形成し、フェイスダウン実装を行った以外は、上記と同様の半導体装置を形成した。
得られた半導体装置において、上記と同様のボールシェア試験及びダイシェア試験のいずれにおいても、上記と同様に電極の剥がれが認められなかった。また、Ｖｆも同様に低減傾向が認められた。
【００６４】
実施例２
この実施例は、図２に示したように、基板として、窒化物半導体からなる下地層１１のみを用い、この下地層１１の裏面側にｎ電極２０を配置した以外は、実質的に実施例１と同様の構成である。
このような構造によっても、実施例１と同様の効果が得られる。
【００６５】
実施例３
この実施例は、図３に示したように、ｐ型半導体層１４の表面の一部と側面とを被覆する第２絶縁膜２８が形成されており、この第２絶縁膜２８の一部上からリッジ側面にかけて第１絶縁膜２が形成されており、この第１絶縁膜２５の一部上を被覆する密着膜２６が形成されている以外、実施例１と実質的に同様の構成である。
なお、この半導体装置においては、ｐ型半導体層１４上の一部領域において、第２絶縁膜２８、第１絶縁膜２５及び密着膜２６がこの順に形成されている（矢印ａ）。また、密着膜２６の上面の一部が、リッジ１４ａ上面より高い位置に配置されている。
【００６６】
さらに、電極２７は、通常のｐ電極及びパッド電極とが一体化されて形成されたものであって、ｐ型半導体層１４と対向する面側に、ｐ型半導体層１４側に突出する凸部を有している。
このような構成により、実施例１と同等又はより以上に、密着膜と電極との強固な接着性を得ることができ、電極剥がれを防止することができる。
【産業上の利用可能性】
【００６７】
本発明は、半導体層をその構成の一部に含む装置、例えば、発光素子、受光素子、ＣＣＤ、トランジスタ、キャパシタ、抵抗、サイリスタ、光電変換装置等の変換装置、半導体レーザ及びこれらを２以上組み合わせた回路等の全てに対して適用することができる。
【図面の簡単な説明】
【００６８】
【図１】本発明の半導体装置の一実施形態を示す概略断面図である。
【図２】本発明の半導体装置の別の実施形態を示す概略断面図である。
【図３】本発明の半導体装置のさらに別の実施形態を示す概略断面図である。
【図４】本発明の半導体装置の別の実施形態を示す概略断面図である。
【図５】従来の半導体装置である半導体レーザを示す概略断面図である。
【符号の説明】
【００６９】
１０ サファイア基板
１１ 下地層
１２ ｎ型半導体層
１３ 活性層
１４ ｐ型半導体層
１４ａ リッジ
１５ 誘電体膜
１６、２６ 密着膜
１７ ｐ電極
１８ 保護膜
１９ ｐパッド電極
２０ ｎ電極
２１ ｎパッド電極
２５ 第１絶縁膜
２７ 電極
２８ 第２絶縁膜
【技術分野】
【０００１】
本発明は、半導体装置に関し、より詳細には、半導体レーザ素子の電極部分における電極と半導体層及び誘電体膜との密着膜を確保し得る半導体装置に関する。
【背景技術】
【０００２】
近年、半導体装置、特に半導体レーザ素子は、小型、軽量、高信頼性及び高出力化が進み、パーソナルコンピュータ、ＤＶＤ等の電子機器や医療機器等の光源に利用されている。なかでも、III−Ｖ族窒化物半導体は、比較的短波長の発光が可能であるため、盛んに研究されている。
【０００３】
例えば、窒化物半導体を用いた半導体レーザは、図５に示すように、サファイア基板３０上に、中間層３１を介して、ｎ型ＧａＮ層等からなるｎ型半導体層３２、ＩｎＧａＮ多重量子井戸からなる活性層３５及び表面にリッジが形成されたｐ型ＡｌＧａＮ層等からなるｐ型半導体層３６がこの順に積層されて構成されている。ｎ型半導体層３２上にはｎオーミック電極３３及びｎパッド電極３４が形成されている。ｐ型半導体層３６上にはリッジ上面以外の表面が絶縁膜３８で覆われ、リッジ上面においてｐ型半導体層３６にオーミック接続されたｐオーミック電極３９が形成されている。さらに、ｐオーミック電極３９上の一部の領域を除いて、ｎ型半導体層３２、活性層３５及びｐ型半導体層３６の表面には、保護膜３７が形成されており、保護膜３７上に、ｐオーミック電極３９と電気的に接続されたｐパッド電極４０が配置している。
【０００４】
このような半導体レーザでは、特定の電極材料を選択したり（例えば、特許文献１及び２）、ｐ型半導体層の不純物濃度を調整したりして（例えば、特許文献３）、半導体層と電極とのオーミック接続をより低抵抗化して、駆動電圧の低減及び発光効率の向上を図っている。
【特許文献１】特開平５−２９１６２１号公報
【特許文献２】特開平６−２７５８６８号公報
【特許文献３】特開平１０−３０３５０４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、上述したような種々の方法により、半導体層と電極とのオーミック接続を確保したとしても、その効果は十分でない。特に、半導体レーザがファイスダウン実装される場合には、半導体レーザ素子がバンプ電極等を介してヒートシンク、ステム等にダイボンディングされ、そのダイボンディング時の熱が直接バンプ電極、保護膜３７等に伝わることから、それに起因して、半導体レーザの特性に悪影響を及ぼす。つまり、熱で溶解されたバンプ電極等の材料（例えば、Ａｕ−Ｓｎ共晶材等）が固まる際に、熱による残留応力が発生し、歪みが生じる。その歪みが密着力の弱い部分に集中し、その結果、ｐパッド電極と絶縁膜との間、絶縁膜とｐオーミック電極との間などに剥がれを生じさせる。
【０００６】
また、半導体層とｐオーミック電極との間に、絶縁膜、保護膜等が介在している場合には、これらの絶縁膜等と電極材料との密着性の悪さに起因して、半導体装置の製造工程で、電極の半導体層へのオーミック接続が損なわれたり、電極自体が剥がれたりするという課題があった。
【０００７】
本発明は、上記課題に鑑みなされたものであり、半導体レーザがファイスダウン実装される場合においても、さらに半導体層と電極とがオーミック接続された領域以外の領域において絶縁膜や保護膜等が介在している場合においても、電極材料との良好な密着性を得ることにより、電極の剥がれ等を防止して、信頼性が高く、低電圧化及び高輝度化を実現することができる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の第１の半導体装置は、半導体層上に電気的に接続された電極を有する半導体装置であって、前記半導体層と電極との間の一部の領域において、誘電体膜と縮退半導体からなる密着膜とがこの順に積層され、かつ該密着膜が電極と接触するように介在してなることを特徴とする。
【０００９】
これにより、電極材料の半導体層及び保護膜（誘電体膜）への良好な密着性を得ることができ、電極の剥がれ等を防止することができる。通常、半導体層がｐ型の窒化物半導体からなる場合、ｐ型の窒化物半導体と電極との接続はオーミック接触を得るのが困難であり、かつ電極と半導体層との間又は半導体層を保護するための絶縁膜等と電極との密着性が弱い。したがって、このような場合に、本発明の効果を特に有効に発揮することができる。
【００１０】
また、上記半導体装置は、密着膜がＩＴＯ、ＩＺＯ、ＧＺＯ、ＡＺＯからなる群から選択される少なくとも１種であるか、誘電体膜がＺｒＯ2、ＳｉＯ2、ＨｆＯ2からなる群から選択される少なくとも１種であるか、電極が少なくともニッケル又はその合金を含む層から構成されていることが好ましい。
これら材料の組み合わせが相まって、より密着性を強固にすることができ、その結果、半導体装置の特性をより向上させることができる。
さらに、誘電体膜と同一材質の膜を含んでなり、半導体層の側面から半導体層上に配置する前記誘電体膜の端部を被覆する保護膜が形成されていることが好ましい。
これにより、フェイスダウン実装を行った場合においても、誘電体膜と保護膜との強固な密着性に起因して、実装時の応力を十分に緩和することができ、両者の剥がれを有効に防止することができる。
【００１１】
半導体層表面にストライプ状のリッジが形成されており、かつ半導体層の側面から半導体層上に配置する前記誘電体膜の端部を被覆する保護膜を有し、該保護膜の上面が前記リッジ上面より高い位置に配置されてなるか、保護膜が多層構造で形成されてなることが好ましい。
これにより、フェイスダウン実装を行った場合においても、保護膜によるクッション作用により、リッジやリッジ周辺の膜の損傷や剥がれ等を有効に防止することができる。
【００１２】
また、本発明の第２の半導体装置は、表面にストライプ状のリッジが形成された半導体層上に電気的に接続された電極を有する半導体装置であって、前記半導体層と電極との間の一部の領域において、第１絶縁膜が形成されており、前記半導体層の側面から半導体層上に配置され、前記第１絶縁膜と接触するように第２絶縁膜が形成されており、前記第１絶縁膜の少なくとも一部を被覆するように密着膜が形成されており、前記電極は、少なくとも半導体層と対向する面側に、半導体層側に突出する凸部を有し、かつ前記密着膜と接触するように配置されてなることを特徴とする。
これにより、半導体装置の平面積を増大させずに、密着膜と電極との接触面積を最大限に確保することができ、上述した第１の半導体装置の効果を発揮させることができる。
上記半導体装置は、第２絶縁膜の一部を第１絶縁膜が被覆していることが好ましい。
これにより、密着膜と接する余分な界面がないため、第２の絶縁膜と密着性の相性がよくない材料の密着膜も採用可能となる。
また、半導体層上に第２絶縁膜、第１絶縁膜、密着膜がこの順に積層されている領域を有することが好ましい。
これにより、密着膜と接する余分な界面がないため、第２の絶縁膜と密着性の相性がよくない材料の密着膜も採用可能となる。
【００１３】
さらに、電極が形成された領域において、第２絶縁膜の上面がリッジ上面より高い位置に配置されてなることが好ましい。
これにより、クッション作用を得ることができ、リッジやリッジ周辺の膜の損傷や剥がれ等を有効に防止することができる。
さらに、本発明の第３の半導体装置は、表面にストライプ状のリッジが形成された半導体層上に電気的に接続された電極を有する半導体装置であって、前記半導体層と電極との間の一部の領域において、第１絶縁膜が形成されており、前記半導体層の側面から半導体層上に配置され、前記第１絶縁膜と接触するように第２絶縁膜が形成されており、前記第１絶縁膜の少なくとも一部を被覆し、その上面の一部がリッジ上面よりも高い位置に配置するように密着膜が形成されており、前記半導体層上に第２絶縁膜、第１絶縁膜、密着膜がこの順に積層されている領域を有し、前記電極は、少なくとも半導体層と対向する面側に、半導体層側に突出する凸部を有し、かつ前記密着膜と接触するように配置されてなることを特徴とする。
これにより、半導体装置の平面積を増大させずに、密着膜と電極との接触面積を最大限に確保することができ、上述した第１の半導体装置の効果を発揮させることができる。
【００１４】
また、第２絶縁膜が、第１絶縁膜と同一材質の膜を含んでなることが好ましい。
これにより、第１絶縁膜と第２絶縁膜との強固な密着性に起因して、実装時の応力を十分に緩和することができ、両者の剥がれを有効に防止することができる。
【００１５】
さらに、密着膜が、縮退半導体又は白金族系金属からなることが好ましい。
これにより、電極と半導体層又は絶縁膜等との密着性をより強固にすることができる。
また、電極が、第１絶縁膜上から第２絶縁膜上にかけて、密着膜を介して配置されていてもよい。
これにより、密着膜との密着面積を大きくすることができる。
さらに、フェイスダウン実装用であることが好ましい。
これにより、より、放熱性を確保することが可能となり、高性能の半導体装置を得ることができる。
【発明の効果】
【００１６】
本発明によれば、半導体装置がファイスダウン実装される場合においても、さらに半導体層と電極とがオーミック接続された領域以外の領域において絶縁膜や保護膜等が介在している場合においても、電極材料との良好な密着性を得ることにより、電極の剥がれ等を防止して、信頼性が高く、低電圧化及び高輝度化を実現することができる。
【発明を実施するための最良の形態】
【００１７】
本発明の第１の半導体装置は、主として、半導体層、その上に形成される誘電体膜、密着膜及び電極から構成される。
ここで、本発明の半導体装置としては、半導体層をその構成の一部に含む装置の全てを包含する。例えば、発光素子、受光素子、ＣＣＤ、トランジスタ、キャパシタ、抵抗、サイリスタ、光電変換装置等の変換装置、半導体レーザ及びこれらを２以上組み合わせた回路等が挙げられる。なかでも半導体レーザを構成する半導体層であることが適当である。
【００１８】
誘電体膜としては、具体的には、ＳｉＯ2、ＳｉＮx、ＡｌＮ、Ａｌ2Ｏ3、Ｔａ2Ｏ5、ＺｒＯ2、ＳｉＯＮ、ＨｆＯ2、Ｓｃ2Ｏ3、Ｙ2Ｏ3、ＭｇＯ等の単層又は積層層が挙げられる。なかでも、ＺｒＯ2、ＳｉＯ2、ＨｆＯ2が好ましい。これにより、後述する密着膜等の材料との組み合わせによって、より密着性を確保することができる。これらの膜は、例えば、スパッタリング法、ＥＣＲスパッタリング法、ＣＶＤ法、ＥＣＲ−ＣＶＤ法、ＥＣＲ−プラズマＣＶＤ法、蒸着法、ＥＢ法等の公知の方法で形成することができる。膜厚は、用いる材料等により適宜調整することができ、例えば、４００〜２５００オングストローム程度、好ましくは４００〜１０００オングストローム程度が挙げられる。
【００１９】
誘電体膜は、半導体層上の一部の領域を露出させるように、半導体層の表面に形成することが好ましい。この誘電体膜を一部の領域を露出させるように形成するのは、後述するように、半導体層上に電極を接続させる領域を確保するとともに、誘電体膜によって電極との接続領域以外の半導体層表面を絶縁、保護等するためである。一部の領域を露出させるように誘電体膜を形成する方法としては、半導体層上全面に、誘電体膜を積層した後、当該分野で公知の方法、例えば、フォトリソグラフィ及びエッチング工程により所望の形状のマスクを形成し、このマスクを用いて誘電体膜をエッチングする方法が挙げられる。あるいは、リフトオフ法等を利用してもよい。
【００２０】
密着膜は、誘電体膜上に形成されており、縮退半導体からなる。縮退半導体としては、例えば、ＩＴＯ、ＩＺＯ、ＧＺＯ、ＡＺＯ等の少なくとも１種が挙げられる。また、別の観点から、透明導電膜、例えば、３８０〜７８０ｎｍの光の透過率が８０％程度以上の膜から構成されていてもよい。さらに、電気伝導度が高い（例えば、比抵抗が１×１０-3Ω・ｃｍ程度以下）膜から構成されていてもよい。なお、密着膜としては、縮退半導体以外の材料、例えば、白金系金属（例えば、Ｐｄ、Ｒｈ、Ｒｕ、Ｏｓ、Ｉｒ、Ｐｔ等）又はこの酸化物を含む単層又は多層構造であってもよい。なかでも、縮退半導体の単層構造であることが好ましく、さらに、ＩＴＯ、ＩＺＯがより好ましい。つまり、本来、誘電体膜、保護膜等（後述する第１及び第２絶縁膜を含む）の材料との密着性が良好とならない電極材料を用いる場合、および密着性が良好とならない形状又は位置で電極が形成される場合であっても、電極材料等に応じて、電極のより強固な密着性を確保するように、密着膜を設けることを意図する。
【００２１】
なお、密着膜は、少なくとも誘電体膜上の一部を被覆するように形成されていることが必要であり、誘電体膜の全表面を被覆するように形成されていることが好ましい。つまり、少なくとも後述する電極が誘電体膜とは直接接触することなく、密着膜にのみ接触するように、密着膜が配置されていることが好ましい。したがって、密着膜は、誘電体膜上の一部のみに形成されていてもよいし、誘電体膜上の全部に、誘電体膜と同じ大きさ及び形状で形成されていてもよいし、誘電体膜の一部の上から半導体層上の一部の上にわたって形成されていてもよいし、誘電体膜よりも大きく、誘電体膜上の全表面を被覆し、かつ半導体層と直接接触するように形成されていてもよい。
【００２２】
密着膜は、上述した誘電体膜と同様に、当該分野で公知の方法によって形成することができ、所定の形状にパターニングする場合には、上述したように、フォトリソグラフィ及びエッチング法、リフトオフ法等を利用することができる。パターニングは密着膜の形状によっては、上述した誘電体膜と同時に行ってもよい。密着膜の膜厚は、用いる材料等により適宜調整することができ、例えば、５０〜５００オングストローム程度、好ましくは１００〜３００オングストローム程度が挙げられる。
【００２３】
電極は、電気的に接続させる領域以外においては、保護膜、密着膜、誘電体膜等を介して半導体層上に配置される。電極は、導電性材料により形成されているのであれば、その材料は特に限定されるものではなく、半導体層に対するオーミック接触が得られるが得られる材料であることが好ましい。
【００２４】
例えば、電極を形成する半導体層が、後述するようにｐ型であれば、パラジウム、白金、ニッケル、金、チタン、タングステン、銅、銀、亜鉛、錫、インジウム、アルミニウム等の金属又は合金の単層膜又は積層膜により形成することができる。具体的には、Ｎｉ−Ａｕ系、Ｎｉ−Ａｕ−Ｐｔ系、Ｐｄ−Ｐｔ系、Ｎｉ−Ｐｔ系、Ｐｔ−Ａｕ系、ＩＴＯ系等が挙げられる。より具体的には、ｐ電極として、ＩＴＯ、Ｎｉ／ＩＴＯ、ＩＴＯ／Ｐｔ、ＩＴＯ／Ｒｈ、Ｎｉ／Ａｕ、Ｎｉ／Ａｕ／Ｐｔ、Ｐｄ／Ｐｔ、Ｒｈ／Ｉｒ／Ｐｔ、Ｐｔ／Ａｕ、Ｉｒ／Ａｕ、Ｉｒ／Ｐｔ等が挙げられる。なかでも、ニッケル又はその合金を含む単層膜、あるいは密着膜と接触する側においてニッケル又はその合金を含む層が配置された積層膜であることが好ましい。これにより、電極を強固に半導体層及び／又は絶縁膜、保護膜等に密着させることができる。電極の膜厚は、用いる材料等により適宜調整することができ、例えば、５００〜１５００オングストローム程度が適当である。
【００２５】
また、この電極上に、通常パッド電極を形成してもよい。パッド電極（好ましくは、ｐパッド電極）は、多層構造であることが好ましい。これにより、電極剥がれを抑制することができる。
【００２６】
パッド電極を構成し、電極に接触する第１層は、パラジウム、白金、ニッケル、金、チタン、タングステン、銅、銀、亜鉛、錫、インジウム、アルミニウムから選択されることが好ましい。第１層上に積層される第２層は、パラジウム、ルテニウム、ロジウム、白金、タングステン、モリブデンから選択されることが好ましい。さらに第２層上には第３層が積層されることが好ましく、この層は、Ａｕなどの一般的なバンプ電極と密着性のよい材料から選択することが好ましい。また、パッド電極の各層の間に別の材料層を有していてもよい。
【００２７】
パッド電極の具体例は、Ｔｉ−Ｐｔ−Ａｕ、Ｔｉ−Ｐｄ−Ａｕ、Ｗ−Ｐｔ−Ａｕ、Ｗ−Ｐｄ−Ａｕの多層膜が挙げられる。このような多層膜は、第１層を有することで、第１層より上の材料が電極に拡散し、それに起因して剥がれが生じることを防止する。また、第２層を有することで、Ａｕ−Ｓｎなどのメタライズ層が拡散してパッド電極が剥がれてしまうことを防止する。
【００２８】
また、電極を形成する半導体層が、後述するようにｎ型であれば、Ｔｉ−Ａｌ系、Ｖ−Ｐｔ系、Ｔｉ−Ａｌ−Ｔｉ−Ｐｔ系、Ｗ−Ａｌ−Ｗ系、Ｔｉ−Ｍｏ−Ｔｉ−Ｐｔ系、Ｔｉ−Ｐｔ系等が挙げられる。この場合の電極の膜厚は、例えば、１００ｎｍ〜１０μｍ程度であることが好ましい。
【００２９】
電極材料は、例えば、誘電体膜と同様に、当該分野で公知の方法等により形成することができる。電極材料は、半導体層上のほぼ全面に形成した後、フォトリソグラフィ及びエッチング工程、リフトオフ法、ＥＢ法等によりパターニングする。なお、電極は、少なくとも半導体層上にのみ形成していればよいが、半導体層の一部とオーミック接続するとともに、密着膜上において密着膜と強固に密着した状態で配置させることが好ましい。また、この際、電極が誘電体膜とは直接接触しないように形成することが重要である。
【００３０】
本発明の半導体装置を構成する半導体層としては、例えば、シリコン、ゲルマニウム等の元素半導体層、ＧａＡｓ、ＡｌＮ、ＩｎＰ、ＧａＮ、ＡｌＧａＮ、ＡｌＩｎＧａＮ、ＩｎＮ等のIII−Ｖ族化合物半導体層、ＺｎＳｅ、ＣｄＴｅ、ＣｄＳ等のII−VI族化合物半導体層等、種々の半導体層が挙げられる。なかでも、窒化物半導体、つまり、ＧａＮ、ＡｌＮ、ＩｎＮ又はこれらの混晶（例えば、ＩｎxＡｌyＧａ1-x-yＮ、０≦ｘ、０≦ｙ、ｘ＋ｙ≦１）等が好ましい。半導体層は、ｐ型不純物（例えば、Ｍｇ、Ｚｎ、Ｃｄ、Ｂｅ、Ｃａ、Ｂａ等）又はｎ型不純物（例えば、Ｓｉ、Ｓｎ、Ｇｅ、Ｓｅ、Ｃ、Ｔｉ等）をドープされていてもよい。ドーピング濃度は、例えば、１×１０16〜１０19ｃｍ-3程度が挙げられる。特に、ｐ型不純物を含有した窒化物半導体層がより好ましい。
【００３１】
これらの半導体層は、ＭＯＶＰＥ、ＭＯＣＶＤ（有機金属化学気相成長法）、ＨＶＰＥ（ハライド気相成長法）、ＭＢＥ（分子線気相成長法）等、当該分野で公知の方法のいずれによっても形成することができる。
【００３２】
本発明の半導体装置は、例えば、基板上に、ｎ型半導体層、活性層、ｐ型半導体層がこの順に積層されて形成されることが好ましい。
基板としては、半導体層とは異なる半導体、例えば、窒化物半導体と異なる材質からなる異種基板を用いることができる。例えば、Ｃ面、Ｒ面及びＡ面のいずれかを主面とするサファイア、スピネル（ＭｇＡｌ2Ｏ4）、ＧａＡｓのような基板、窒化物半導体と格子整合する酸化物基板、ＺｎＳ、ＺｎＯ、Ｓｉ、ＳｉＣ、ＡｌＮ、ＧａＮ等の導電性基板等が挙げられる。好ましくは、異種基板上に結晶欠陥の少ない下地層（例えば、転位数が１×１０7個／ｃｍ2以下、好ましくは１×１０6個／ｃｍ2以下）を成長させた擬似基板であることが好ましい。また、これら擬似基板から異種基板を除去した半導体基板、窒化物半導体基板等であってもよい。これら擬似基板の下地層、半導体基板又は窒化物半導体基板は、ｎ型不純物を含有していることが好ましい。
【００３３】
なお、絶縁性基板を最終的に取り除かない場合、後述する、ｐ電極およびｎ電極はいずれも半導体層上の同一面側に形成されることになり、フェイスアップ実装、すなわち半導体層側を主光取出し面とすることができる。また、フリップチップ実装、すなわち絶縁性基板側を主光取出し面としてもよい。この場合、ｐ電極及びｎ電極の上には、外部電極等と接続させるためのメタライズ層（バンプ：Ａｇ、Ａｕ、Ｓｎ、Ｉｎ、Ｂｉ、Ｃｕ、Ｚｎの金属又は合金及び半田等、特に、半田、Ａｕ−Ｓｎ共晶材、Ａｇペースト、Ｉｎ合金等が好ましく、さらにボンディング強度の強い及び／又は放熱性の良いものがより好ましい）がそれぞれ形成され、このメタライズ層がサブマウント上に設けられた正負一対の外部電極とそれぞれ接続される。さらにサブマウントに対してワイアなどが配線される。また、最終的に基板を除去して、フェイスアップ実装又はフリップチップ実装のいずれに用いてもよい。さらに、基板に対して対向して（基板の両側に）、ｐ電極及びｎ電極が配置してもよい。
【００３４】
特に、投入電力を大きくして高出力のビームを得ようとするレーザ素子について、出力の増大に伴ってより放熱性を増大させたり、保護膜又は誘電体膜等の膜厚を増大させることが必要であるが、このような場合においても、装置中で最も熱の発生しやすい箇所にヒートシンクを設けるなどのファイスダウン実装を行う際の、電極と半導体層又は絶縁膜等との間の密着性を確保することにより、フェイスダウン実装をより確実に行うことが可能となる。また、絶縁膜等の膜厚の増大に起因する電極の剥がれ等も同時に解消することが可能となる。その結果、放熱性を確保することが可能となり、より高性能の半導体装置を提供することができる。
【００３５】
また、基板は、積層半導体層の内部に微細なクラックの発生を防止するために、一面又は両面に、０．０１〜０．３°程度又は０．０５〜２°程度のオフアングル角で、ステップ状にオフアングルしたものを用いることが好ましい。オフアングル角をこのような角度にすることにより、横方向に成長する半導体層の内部の微細なクラックの発生を防止することができる。また、選択成長する半導体層の面状態がステップ状にならず、その上に素子構造を形成しても、ステップが強調されることなく、素子自体のショートや閾値の上昇を招くことがなく、よって、寿命特性を向上させることが可能となる。
【００３６】
基板上には、半導体層等を形成する前に、バッファ層、下地層等の半導体層を成長させてもよい。また、これらの層を形成した後、基板を研磨などの方法により薄膜化、除去又はオフアングル角を導入してもよいし、素子構造を形成した後に薄膜化又は除去してもよい。
【００３７】
特に、バッファ層を介することにより、基板と積層半導体層との間の格子定数の不整を緩和して、その上に形成される積層半導体層の転位を効率よく低減させることができる。バッファ層としては、低温、例えば２００〜９００℃程度で成長させたものが好ましく、例えば、ＡｌＮ、ＧａＮ、ＡｌＧａＮ及びＩｎＧａＮ等が挙げられる。バッファ層の膜厚は、数十〜数百オングストローム程度が適当である。
【００３８】
バッファ層上に、ラテラル成長による下地層を形成する場合には、さらに転位を低減させることができる。この下地層は、表面に凹凸を有する基板を用いるか、あるいは、バッファ層表面に周期的なストライプ状、格子状、網目状又は島状等の半導体層による成長核を形成し、さらに成長核を起点として、半導体層を、互いに接合するまで横方向に成長させることにより形成することができる。このような基板又はバッファ層を用いることにより、基板と下地層との界面に発生する応力を緩和することができ、半導体層等の歪み、転位などの欠陥を防止することができる。
【００３９】
また、基板上にパターン化された保護膜を成長させ、保護膜上に半導体層を成長させた後、横方向成長を停止することにより周期配列されたＴ字状断面を有する半導体層を形成する。この半導体層には横方向に成長した領域に低欠陥領域が形成される。さらに、この半導体層の上面又は上面及び横方向成長した側面を成長核として、再度半導体層を、互いに接合するまで成長させ、基板の全面を被覆する半導体層を形成する。これにより、半導体層が互いに接合した部分の直下は空洞が形成され、接合部には転位が集中することなく低転位領域が広範囲で形成される。具体的な転位数は、上述したとおりである。
【００４０】
ここでの保護膜としては、この膜の表面に半導体層が成長しないか、成長しにくい性質を有する膜であることが適当であり、例えば、酸化ケイ素、窒化ケイ素、酸化チタン、酸化ジルコニウム等の酸化物；窒化チタン等の窒化物；これらの積層膜；タングステン、チタン、タンタル等の１２００℃以上の融点を有する高融点金属等の膜が挙げられる。なかでも、酸化ケイ素及び窒化ケイ素が好ましい。これらの膜をパターン化して形成する方法として、フォトリソグラフィ技術を用いて所定形状のマスクを形成し、そのマスクを介して、例えば、蒸着、スパッタ法、ＣＶＤ法等の気相成膜技術を用いて成膜する方法が挙げられる。保護膜のパターン化形状は、例えば、ドット状、ストライプ状、碁盤面状、メッシュ状等が挙げられ、なかでもストライプ状が好ましく、さらに、ストライプがオリエンテーションフラット面（例えば、サファイア面のＡ面）に垂直に配置する形状がより好ましい。
【００４１】
本発明における半導体層を構成する活性層は、例えば、第１導電型半導体層と第２導電型半導体層との接合面に平行な面内であって、その内部においてストライプ状に電流が狭窄された領域、いわゆる導波路を有している。活性層は、単一の材料（元素又は化合物等、以下同義）での単層又は多層構造であってもよいが、異なる材料（組成元素が異なる化合物、組成元素の種類が同じで組成比が異なる化合物等、以下同義）での多層構造、特に量子井戸構造（単一量子又は多重量子井戸）であることが好ましい。なお、半導体層が下地層の上に形成されている場合には、導波路領域の下方の領域における下地層は、上述したような低転位領域が配置していることが好ましい。活性層は、単一の材料（元素又は化合物等、以下同義）での単層又は多層構造であってもよいが、異なる材料（組成元素が異なる化合物、組成元素の種類が同じで組成比が異なる化合物、以下同義）での多層構造、特に量子井戸構造（単一量子又は多重量子井戸）であることが好ましい。
【００４２】
第１導電型半導体層及び第２導電型半導体層は、活性層をサンドイッチするように配置しており、例えば、それぞれｎ型及びｐ型のクラッド層として形成されていることが適当である。また、クラッド層の他に、第１導電型半導体層としては、クラッド層と活性層との間あるいはクラッド層の活性層とは反対側に、光ガイド層、クラック防止層、コンタクト層、キャップ層等が、第２導電型半導体層としては、活性層とクラッド層との間あるいはクラッド層の活性層とは反対側に、電子閉じ込め層、光ガイド層、キャップ層、コンタクト層等が、１種又は２種以上組み合わせられて設けられていてもよい。
【００４３】
本発明における半導体層の具体的例としては、基板上に、下地層、ｎ型不純物ドープ窒化物半導体層からなるｎ型コンタクト層、ｎ型不純物ドープＩｎaＧａ1-aＮ（０．０５≦ａ≦０．２）からなるクラック防止層（省略可能）、ＡｌbＧａ1-bＮ（０．０５≦ｂ＜０．３）を含んでなる超格子多層膜構造のｎ型クラッド層、クラッド層よりもバンドギャップエネルギーの小さい窒化物半導体層（ＩｎＡｌＧａＮ）からなるｎ型ガイド層、ＩｎcＧａ1-cＮ（０≦ｃ＜１）からなる多重量子井戸構造の活性層、ｐ型不純物ドープＡｌdＧａ1-dＮ（０＜ｄ≦１）からなる少なくとも１層以上のｐ型電子閉じ込め層（省略可能）、クラッド層よりもバンドギャップエネルギーの小さい窒化物半導体層（ＩｎＡｌＧａＮ）からなるｐ型ガイド層、ＡｌeＧａ1-eＮ（０．０５≦ｅ＜０．３）を含んでなる超格子多層膜構造のｐ型クラッド層、ｐ型不純物ドープ窒化物半導体層からなるｐ型コンタクト層からなるストライプ形状のリッジを有する窒化物半導体層の積層構造が挙げられる。
【００４４】
基板自体が導電性を有していれば、下地層、ｎ型コンタクト層等を省略し、基板の裏面側（活性層等が形成されていない側）に直接電極を形成してもよい。
第２導電型半導体層の表面には、ストライプ状のリッジが形成されていることが好ましい。リッジの幅は特に限定されるものではないが、０．１〜１０μｍ程度、さらに０．５〜５μｍ程度が適当であり、１．５〜５μｍ程度がより好ましい。リッジの高さは、第２導電型半導体層の膜厚に依存して適宜調整することができ、例えば、０．２〜３μｍ程度が挙げられ、０．３〜０．５μｍ程度が好ましい。
【００４５】
また、第２導電型半導体層、活性層及び第１導電型半導体層の一部は、例えば、リッジの一方向側において、通常、膜厚方向に一部除去されることにより第１導電型半導体層の上面の一部が露出されているが、これとは反対側、つまりリッジの他方側において、第２導電型半導体層の一部又は全部が、第２導電型半導体層と活性層の一部又は全部とが、第２導電型半導体層と活性層と第１導電型半導体層の一部又は全部とが膜厚方向に除去されていてもよい。これにより、活性層−第２導電型半導体層間（あるいは、さらに活性層−第１導電型半導体層間）の容量を小さくすることができ、ひいては、駆動初期のインピーダンスを安定化させ、より迅速にレーザ光を発振させることができるとともに、ウォーミングアップを短くし、タイムロスなく応答速度の速い装置を得ることが可能となる。
【００４６】
本発明の半導体装置においては、さらに、保護膜が形成されていてもよい。保護膜は、少なくとも密着膜の一部を被覆していればよく、誘電体膜の一部を被覆していてもよい。誘電体膜を被覆する場合の形態は特に限定されるものではないが、半導体層上面、つまり、活性層における導波路領域の上方における光の閉じ込め効果を損ねずに十分な制御をすることができることが必要である。例えば、リッジが形成されている場合に、そのリッジの端部から５〜１５μｍ程度離れたところまで、また別の観点から、半導体層（例えば、第２導電型半導体層）の幅にかかわらず、半導体層上面の６０％程度以上、好ましくは８０％程度以上被覆するように形成されていてもよい。保護膜の形成により、特にフェイスダウン実装時の保護膜／誘電体膜の界面における応力の十分に緩和することができ、両者の剥がれを有効に防止することができる。
【００４７】
保護膜は、誘電体と同一材料（材質）の膜を含んで形成されていることが好ましい。ここで同一材料とは、例えば、誘電体膜がＺｒ酸化物によって形成されている場合には、保護膜もＺｒ酸化物を含んで形成されていることを意味する。なお、製造方法等によって、組成に若干の差異が生じていてもよい。また、誘電体膜がＺｒ単層膜で形成されている場合には、保護膜はＺｒ単層膜であってもよく、少なくともＺｒ酸化物をその中に含む積層膜であってもよい。例えば、誘電体膜と接触する側において、Ｚｒ酸化物からなる膜が配置した積層膜が好ましく、Ｚｒ酸化物を下層のみに含むＳｉ酸化物膜との２層構造積層膜（Ｚｒ酸化物／Ｓｉ酸化物膜等）、Ｚｒ酸化物膜をＳｉ酸化物膜の上下に配置した３層構造膜（Ｚｒ酸化物／Ｓｉ酸化物／Ｚｒ酸化物膜等）等が挙げられる。また、別の観点から、保護膜は、Ｔｉ、Ｗとの密着性がよいＳｉＮなどの窒化物を用いてもよいし、酸化物と窒化物との積層膜（例えばＳｉＯ2及びＳｉＮの積層膜）としてもよい。
【００４８】
保護膜は、実質的に誘電体膜よりも厚膜、つまり、少なくとも半導体層の側面を種々のダメージ、作用等から保護するのに十分な膜厚を有していることが好ましい。具体的には、２０００〜７０００Å程度が適当であり、４０００〜５０００Å程度が挙げられる。特にＳｉ酸化物とＺｒ酸化物との積層膜では、Ｚｒ酸化物／Ｓｉ酸化物膜の膜厚が２００〜１３００／１０００〜４００００Å程度、Ｚｒ酸化物／Ｓｉ酸化物／Ｚｒ酸化物膜の膜厚が２００〜１３００／１０００〜４０００／２００〜１３００Å程度、総膜厚が４０００〜５０００Å程度が挙げられる。
【００４９】
なお、半導体層がリッジを有している場合には、保護膜の上面は、リッジ上面よりも高い位置に配置していることが好ましい。これにより、リッジに対するクッション作用を発揮することができ、リッジやリッジ周辺の応力を緩和させることができる。
【００５０】
また、本発明の第２及び３の半導体装置は、
（１）半導体層表面にストライプ状のリッジが形成されており、
（２）半導体層と電極との間の一部の領域において、第１絶縁膜が形成されており、
（３）半導体層の側面から半導体層上に配置され、第１絶縁膜と接触するように第２絶縁膜が形成されており、
（４）第１絶縁膜の少なくとも一部を被覆するように密着膜が形成されており、
（５）電極は、少なくとも半導体層と接続された面側に、半導体層側に突出する凸部を有し、かつ前記密着膜と接触するように配置されている以外は、実質的に第１の半導体装置
と同様の構成、部分又はこれに準じた構成を有し、同様又はこれに準じて機能する。このような構成を採用することにより、半導体装置の平面積を増大させずに、密着膜と電極との接触面積を最大限に確保することができる。
【００５１】
ここで、第１絶縁膜は、上述した誘電体膜と、形状及び形成位置が一部異なることを除いて、同様の材料及び方法等で形成することができる。第１絶縁膜は、少なくとも後述する第２絶縁膜に接触しており、第１絶縁膜の一部が、後述する第２絶縁膜の少なくとも一部を被覆するように形成されていることが好ましい。これにより、密着膜と接する余分な界面がないため、第２の絶縁膜と密着性の相性がよくない材料の密着膜も採用可能となる。同時に、第１絶縁膜の一部は、半導体層の一部を被覆するように形成されていることが好ましい。
【００５２】
また、第２絶縁膜は、上述した保護膜と、形状及び形成位置が一部異なることを除いて、同様の材料及び方法等で形成することができる。第２絶縁膜は、半導体層の上面の一部を直接被覆するように配置していること好ましい。これにより、半導体層上に第２絶縁膜及び第１絶縁膜がこの順に積層されている領域を有することができる。また、第２絶縁膜は、電極が形成された領域において、その上面がリッジ上面より高い位置に配置されるように形成されていることが好ましい。これにより、リッジに対するクッション作用を発揮することができ、リッジやリッジ周辺の応力を緩和させることができる。なお、第２絶縁膜は、第１絶縁膜と同一材質の膜を含んで形成されていることが好ましい。これにより、強固な密着性を確保することができる。
【００５３】
密着膜は、主として、第１絶縁膜及び／又は第２絶縁膜と電極との密着性を確保するために形成される膜であり、実質的に上述したものと同様に形成することができる。特に、半導体基板上に、第２絶縁膜、第１絶縁膜及び密着膜がこの順に形成された領域（図３中の矢印ａ参照）が確保されるように、密着膜が配置していることが好ましい。これにより、密着膜と接する余分な界面がないため、第２の絶縁膜と密着性の相性がよくない材料の密着膜も採用可能となる。また、密着膜は、その上面の一部がリッジ上面よりも高い位置に配置するように形成されていることが好ましい（図３参照）。これによりクッション作用を確保することができる。
【００５４】
電極は、少なくとも半導体層と対向する面側に、半導体層側に突出する凸部を有し、かつ密着膜と接触するように配置されていることが好ましい。この場合の凸部は、図３に示したように、リッジの両側において、一旦半導体層側に突出し、その両端で突出が戻るような形状であることを意味し、図２のp電極１７に示したように、リッジの両側において一旦半導体層側に突出したままその両端が戻らないような形状、単にリッジの両側において屈曲したのみのものは含まれない。このような形状により、電極と密着膜との接触面を最大限に確保することができる。
【００５５】
なお、この電極は、第１絶縁膜上に密着膜を介して配置されるのみならず、図４に示したように、第１絶縁膜上から第２絶縁膜上にかけて、密着膜を介して配置されていてもよい。これにより、密着膜との密着面積が大きくなるため、密着力が向上する。
【００５６】
以下に、本発明の半導体装置の実施例を詳細に説明する。
実施例１
本発明の半導体装置は、図１に示すように、サファイア基板１０上に、ＧａＮによるバッファ層及びアンドープＧａＮ層からなる下地層１１が形成されている。下地層１１上には、Ｓｉを１×１０18／ｃｍ3ドープさせたＧａＮからなるｎ型コンタクト層、Ｉｎ0.06Ｇａ0.94Ｎからなるクラック防止層、アンドープのＡｌＧａＮからなるＡ層とＳｉを５×１０18／ｃｍ3ドープしたＧａＮからなるＢ層とを交互積層させたｎ型クラッド層、ｎ型光ガイド層によって、ｎ型半導体層１２が形成されている。さらに、ｎ型半導体層１２上には、Ｓｉを５×１０18／ｃｍ3ドープしたＩｎ0.05Ｇａ0.95Ｎからなる障壁層とアンドープＩｎ0.1Ｇａ0.9Ｎからなる井戸層とを交互３回積層させ、その上に障壁層を積層させた多重量子井戸構造（ＭＱＷ）の活性層１３が形成されている。活性層１３上には、Ｍｇを１×１０19／ｃｍ3ドープしたＡｌＧａＮからなるｐ型電子閉じ込め層、アンドープのＧａＮからなるｐ型光ガイド層、アンドープＡｌ0.16Ｇａ0.84Ｎからなる層とＭｇドープＧａＮからなる層とを交互積層させた超格子層からなるｐ型クラッド層、Ｍｇを１×１０20／ｃｍ3ドープしたｐ型ＧａＮからなるｐ型コンタクト層によって、ｐ型半導体層１４が形成されている。
【００５７】
これらｐ型半導体層、活性層及びｎ型半導体層のうち、ｐ型半導体層、活性層及びｎ型半導体層の一部が除去されて、ｎ型コンタクト層の表面を露出されており、この露出したｎ型コンタクト層上に、Ｔｉ−Ａｌからなるｎ電極２０が形成されている。
また、ｐ型コンタクト層表面には、例えば、２μｍ程度の幅を有するストライプ状のリッジ１４ａが形成されており、リッジ１４ａ上面を除くｐ型コンタクト層上面全面に、膜厚６００オングストロームのＺｒＯ2からなる誘電体膜１５が形成され、誘電体膜１５の一部上に膜厚１００オングストロームのＩＴＯからなる密着膜１６が形成されている。
【００５８】
リッジ１４ａ上面から、その側面における密着膜１６上にわたって、Ｎｉ−Ａｕ−Ｐｔからなるｐ電極１７が形成されており、リッジ１４ａ上面において、ｐ電極は半導体層とオーミック接続されている。
さらに、ｐ電極１７及びｎ電極２０の上には、これらｐ電極１７とｎ電極２０との一部と、半導体層の上面及び側面とを被覆するＳｉＯ2からなる保護膜１８が形成されており、ｐ電極１７及びｎ電極２０に接続されるように、Ｎｉ−Ｔｉ−Ａｕからなるｐパッド電極１９及びｎパッド電極２１が形成されている。
【００５９】
また、このように構成された半導体装置との比較のために、密着膜１６を形成しない以外、上述した半導体装置を同様の半導体装置を形成した。
得られた双方の半導体装置の特性検査としてＶｆを測定したところ、常温では、本発明の半導体装置は、密着膜であるＩＴＯ膜を形成していないものに比較して、約０．１Ｖの低減傾向が認められた。具体的には、Ｖｆは３．９Ｖ以下であった。
【００６０】
また、本発明の半導体装置と、比較のための半導体装置とについて、１００チップずつ、ボールシェア試験を行った。その結果、本発明の半導体装置においては、ｐ電極／密着膜／誘電体膜の界面での電極剥がれが認められたものはなかった。一方、比較例における半導体装置では、１００チップ中２６チップで電極剥がれが認められた。
【００６１】
さらに、本発明の半導体装置と、比較のための半導体装置とについて、１００チップずつ、ダイシェア試験を行った。その結果、本発明の半導体装置においては、ｐ電極／密着膜／誘電体膜の界面での電極剥がれが認められたものはなかった。一方、比較例における半導体装置では、１００チップ中３２チップで電極剥がれが認められた。
【００６２】
なお、ボールシェア試験は、ワイヤとパッドとが接触しているワイヤのボール部を、治具を用い、この治具を水平方向に移動させた場合に、物理的にボール部が剥がれるか否かを観察することにより行った。また、ダイシェア試験は、治具を水平に移動させた際のチップの接合力を測定することにより行った。
【００６３】
また、サファイア基板１０の上にバッファ層及び下地層１１を形成した後、サファイア基板１０を除去して導電性基板とし、ｎ電極２０を導電性基板の下側に形成し、フェイスダウン実装を行った以外は、上記と同様の半導体装置を形成した。
得られた半導体装置において、上記と同様のボールシェア試験及びダイシェア試験のいずれにおいても、上記と同様に電極の剥がれが認められなかった。また、Ｖｆも同様に低減傾向が認められた。
【００６４】
実施例２
この実施例は、図２に示したように、基板として、窒化物半導体からなる下地層１１のみを用い、この下地層１１の裏面側にｎ電極２０を配置した以外は、実質的に実施例１と同様の構成である。
このような構造によっても、実施例１と同様の効果が得られる。
【００６５】
実施例３
この実施例は、図３に示したように、ｐ型半導体層１４の表面の一部と側面とを被覆する第２絶縁膜２８が形成されており、この第２絶縁膜２８の一部上からリッジ側面にかけて第１絶縁膜２が形成されており、この第１絶縁膜２５の一部上を被覆する密着膜２６が形成されている以外、実施例１と実質的に同様の構成である。
なお、この半導体装置においては、ｐ型半導体層１４上の一部領域において、第２絶縁膜２８、第１絶縁膜２５及び密着膜２６がこの順に形成されている（矢印ａ）。また、密着膜２６の上面の一部が、リッジ１４ａ上面より高い位置に配置されている。
【００６６】
さらに、電極２７は、通常のｐ電極及びパッド電極とが一体化されて形成されたものであって、ｐ型半導体層１４と対向する面側に、ｐ型半導体層１４側に突出する凸部を有している。
このような構成により、実施例１と同等又はより以上に、密着膜と電極との強固な接着性を得ることができ、電極剥がれを防止することができる。
【産業上の利用可能性】
【００６７】
本発明は、半導体層をその構成の一部に含む装置、例えば、発光素子、受光素子、ＣＣＤ、トランジスタ、キャパシタ、抵抗、サイリスタ、光電変換装置等の変換装置、半導体レーザ及びこれらを２以上組み合わせた回路等の全てに対して適用することができる。
【図面の簡単な説明】
【００６８】
【図１】本発明の半導体装置の一実施形態を示す概略断面図である。
【図２】本発明の半導体装置の別の実施形態を示す概略断面図である。
【図３】本発明の半導体装置のさらに別の実施形態を示す概略断面図である。
【図４】本発明の半導体装置の別の実施形態を示す概略断面図である。
【図５】従来の半導体装置である半導体レーザを示す概略断面図である。
【符号の説明】
【００６９】
１０ サファイア基板
１１ 下地層
１２ ｎ型半導体層
１３ 活性層
１４ ｐ型半導体層
１４ａ リッジ
１５ 誘電体膜
１６、２６ 密着膜
１７ ｐ電極
１８ 保護膜
１９ ｐパッド電極
２０ ｎ電極
２１ ｎパッド電極
２５ 第１絶縁膜
２７ 電極
２８ 第２絶縁膜
【特許請求の範囲】
【請求項１】
半導体層上に電気的に接続された電極を有する半導体装置であって、前記半導体層と電極との間の一部の領域において、誘電体膜と縮退半導体からなる密着膜とがこの順に積層され、かつ該密着膜が電極と接触するように介在してなることを特徴とする半導体装置。
【請求項２】
半導体層がｐ型の窒化物半導体からなる請求項１に記載の装置。
【請求項３】
密着膜がＩＴＯ、ＩＺＯ、ＧＺＯ、ＡＺＯからなる群から選択される少なくとも１種である請求項１又は２に記載の装置。
【請求項４】
誘電体膜がＺｒＯ2、ＳｉＯ2、ＨｆＯ2からなる群から選択される少なくとも１種である請求項１〜３のいずれか１つに記載の装置。
【請求項５】
電極が少なくともニッケル又はその合金を含む層からなる請求項１〜４のいずれか１つに記載の装置。
【請求項６】
さらに、誘電体膜と同一材質の膜を含んでなり、半導体層の側面から半導体層上に配置する前記誘電体膜の端部を被覆する保護膜が形成されてなる請求項１〜５のいずれか１つに記載の装置。
【請求項７】
半導体層表面にストライプ状のリッジが形成されており、かつ半導体層の側面から半導体層上に配置する前記誘電体膜の端部を被覆する保護膜を有し、該保護膜の上面が前記リッジ上面より高い位置に配置されてなる請求項１〜５のいずれか１つに記載の装置。
【請求項８】
保護膜が多層構造で形成されてなる請求項６又は７に記載の装置。
【請求項９】
表面にストライプ状のリッジが形成された半導体層上に電気的に接続された電極を有する半導体装置であって、
前記半導体層と電極との間の一部の領域において、第１絶縁膜が形成されており、
前記半導体層の側面から半導体層上に配置され、前記第１絶縁膜と接触するように第２絶縁膜が形成されており、
前記第１絶縁膜の少なくとも一部を被覆するように密着膜が形成されており、
前記電極は、少なくとも半導体層と対向する面側に、半導体層側に突出する凸部を有し、かつ前記密着膜と接触するように配置されてなることを特徴とする半導体装置。
【請求項１０】
第２絶縁膜の一部を第１絶縁膜が被覆してなる請求項９に記載の装置。
【請求項１１】
半導体層上に第２絶縁膜、第１絶縁膜、密着膜がこの順に積層されている領域を有する請求項９又は１０に記載の装置。
【請求項１２】
電極が形成された領域において、第２絶縁膜の上面がリッジ上面より高い位置に配置されてなる請求項９〜１１のいずれか１つに記載の装置。
【請求項１３】
表面にストライプ状のリッジが形成された半導体層上に電気的に接続された電極を有する半導体装置であって、
前記半導体層と電極との間の一部の領域において、第１絶縁膜が形成されており、
前記半導体層の側面から半導体層上に配置され、前記第１絶縁膜と接触するように第２絶縁膜が形成されており、
前記第１絶縁膜の少なくとも一部を被覆し、その上面の一部がリッジ上面よりも高い位置に配置するように密着膜が形成されており、
前記半導体層上に第２絶縁膜、第１絶縁膜、密着膜がこの順に積層されている領域を有し、
前記電極は、少なくとも半導体層と対向する面側に、半導体層側に突出する凸部を有し、かつ前記密着膜と接触するように配置されてなることを特徴とする半導体装置。
【請求項１４】
第２絶縁膜が、第１絶縁膜と同一材質の膜を含んでなる請求項９〜１３のいずれか１つに記載の装置。
【請求項１５】
密着膜が、縮退半導体又は白金族系金属からなる請求項９〜１４のいずれか１つに記載の装置。
【請求項１６】
電極が、第１絶縁膜上から第２絶縁膜上にかけて、密着膜を介して配置されてなる請求項９〜１５のいずれか１つに記載の装置。
【請求項１７】
フェイスダウン実装用である請求項１〜１６のいずれか１つに記載の装置。
【請求項１】
半導体層上に電気的に接続された電極を有する半導体装置であって、前記半導体層と電極との間の一部の領域において、誘電体膜と縮退半導体からなる密着膜とがこの順に積層され、かつ該密着膜が電極と接触するように介在してなることを特徴とする半導体装置。
【請求項２】
半導体層がｐ型の窒化物半導体からなる請求項１に記載の装置。
【請求項３】
密着膜がＩＴＯ、ＩＺＯ、ＧＺＯ、ＡＺＯからなる群から選択される少なくとも１種である請求項１又は２に記載の装置。
【請求項４】
誘電体膜がＺｒＯ2、ＳｉＯ2、ＨｆＯ2からなる群から選択される少なくとも１種である請求項１〜３のいずれか１つに記載の装置。
【請求項５】
電極が少なくともニッケル又はその合金を含む層からなる請求項１〜４のいずれか１つに記載の装置。
【請求項６】
さらに、誘電体膜と同一材質の膜を含んでなり、半導体層の側面から半導体層上に配置する前記誘電体膜の端部を被覆する保護膜が形成されてなる請求項１〜５のいずれか１つに記載の装置。
【請求項７】
半導体層表面にストライプ状のリッジが形成されており、かつ半導体層の側面から半導体層上に配置する前記誘電体膜の端部を被覆する保護膜を有し、該保護膜の上面が前記リッジ上面より高い位置に配置されてなる請求項１〜５のいずれか１つに記載の装置。
【請求項８】
保護膜が多層構造で形成されてなる請求項６又は７に記載の装置。
【請求項９】
表面にストライプ状のリッジが形成された半導体層上に電気的に接続された電極を有する半導体装置であって、
前記半導体層と電極との間の一部の領域において、第１絶縁膜が形成されており、
前記半導体層の側面から半導体層上に配置され、前記第１絶縁膜と接触するように第２絶縁膜が形成されており、
前記第１絶縁膜の少なくとも一部を被覆するように密着膜が形成されており、
前記電極は、少なくとも半導体層と対向する面側に、半導体層側に突出する凸部を有し、かつ前記密着膜と接触するように配置されてなることを特徴とする半導体装置。
【請求項１０】
第２絶縁膜の一部を第１絶縁膜が被覆してなる請求項９に記載の装置。
【請求項１１】
半導体層上に第２絶縁膜、第１絶縁膜、密着膜がこの順に積層されている領域を有する請求項９又は１０に記載の装置。
【請求項１２】
電極が形成された領域において、第２絶縁膜の上面がリッジ上面より高い位置に配置されてなる請求項９〜１１のいずれか１つに記載の装置。
【請求項１３】
表面にストライプ状のリッジが形成された半導体層上に電気的に接続された電極を有する半導体装置であって、
前記半導体層と電極との間の一部の領域において、第１絶縁膜が形成されており、
前記半導体層の側面から半導体層上に配置され、前記第１絶縁膜と接触するように第２絶縁膜が形成されており、
前記第１絶縁膜の少なくとも一部を被覆し、その上面の一部がリッジ上面よりも高い位置に配置するように密着膜が形成されており、
前記半導体層上に第２絶縁膜、第１絶縁膜、密着膜がこの順に積層されている領域を有し、
前記電極は、少なくとも半導体層と対向する面側に、半導体層側に突出する凸部を有し、かつ前記密着膜と接触するように配置されてなることを特徴とする半導体装置。
【請求項１４】
第２絶縁膜が、第１絶縁膜と同一材質の膜を含んでなる請求項９〜１３のいずれか１つに記載の装置。
【請求項１５】
密着膜が、縮退半導体又は白金族系金属からなる請求項９〜１４のいずれか１つに記載の装置。
【請求項１６】
電極が、第１絶縁膜上から第２絶縁膜上にかけて、密着膜を介して配置されてなる請求項９〜１５のいずれか１つに記載の装置。
【請求項１７】
フェイスダウン実装用である請求項１〜１６のいずれか１つに記載の装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図２】
【図３】
【図４】
【図５】
【公開番号】特開２００６−１２８６２２（Ｐ２００６−１２８６２２Ａ）
【公開日】平成１８年５月１８日（２００６．５．１８）
【国際特許分類】
【出願番号】特願２００５−２１３９１７（Ｐ２００５−２１３９１７）
【出願日】平成１７年７月２５日（２００５．７．２５）
【出願人】（０００２２６０５７）日亜化学工業株式会社 (993)
【Ｆターム（参考）】
【公開日】平成１８年５月１８日（２００６．５．１８）
【国際特許分類】
【出願日】平成１７年７月２５日（２００５．７．２５）
【出願人】（０００２２６０５７）日亜化学工業株式会社 (993)
【Ｆターム（参考）】
[ Back to top ]