半導体装置
【課題】ＳＯＩ基板を用いた場合、ＳＯＩ基板層と支持基板の間に、埋め込み酸化膜が有るために、簡単に裏面の支持基板に外部取り出し電極を形成することが出来ない。
【解決手段】ＳＯＩ層にコンタクト孔及び埋め込み絶縁膜にコンタクト孔を形成し、デバイスを形成後、通常の配線行程を行うことにより、１方の信号を支持基盤に電気的に接続する。他方の信号は、多層配線の最終層までに接続し、ＳＯＩ基板上に形成した場合においても、両面接続構造を持つ無線ＩＣタグを作成することが可能となる。
【解決手段】ＳＯＩ層にコンタクト孔及び埋め込み絶縁膜にコンタクト孔を形成し、デバイスを形成後、通常の配線行程を行うことにより、１方の信号を支持基盤に電気的に接続する。他方の信号は、多層配線の最終層までに接続し、ＳＯＩ基板上に形成した場合においても、両面接続構造を持つ無線ＩＣタグを作成することが可能となる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＩＣチップを搭載した非接触ＩＣタグ、ＩＣカードに関する。
【背景技術】
【０００２】
通常のＳｉ基板に無線によるデータを送受信するICチップを形成した場合に、ＩＣチップ表面及び裏面から信号を取り出す構造に関する技術が開示されている（例えば、特許文献１参照）。以下、図４を用いて説明する。図４(a)の下部基板２７０には第一の導体２６０が形成されており、上部基板２００には第二の導体２３０が形成されている。第一の導体２６０と第二の導体２３０の間には、上部電極２２０と下部電極２５０をもつ無線ＩＣチップ２１０がサンドイッチ状に挟まれている。また、第一の導体２６０と第二の導体２３０により、アンテナが構成される。導体接続部２４０では、第一の導体２６０と第二の導体２３０が接続されており、同電位になっている。以上により、ＩＣの両面接続構造の無線ＩＣタグを作成する。
【０００３】
【特許文献１】特開２００４−１２７２３０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
背景技術で示すような、通常のＳｉ基板に無線によるデータを送受信するICチップを形成した場合は、裏面から簡単に外部取り出し電極を形成することが可能である。しかし、本発明のように、ＳＯＩ基板を用いた場合、ＳＯＩ基板層と支持基板の間に、埋め込み酸化膜が有るために、簡単に裏面の支持基板に外部取り出し電極を形成することができない。
本発明は、ＳＯＩ基板を用いた場合における、裏面に外部取り出し電極を形成し、ＩＣの両面接続構造の無線ＩＣタグを作成することである。
【課題を解決するための手段】
【０００５】
ＳＯＩ基板上に形成した、無線によるデータを送受信するICチップの、表面及び裏面から、信号取り出し端子を設ける為に、ICチップの裏面の取り出し端子を形成する場所のＳＯＩ基板層の周辺にアイソレーションを設けて絶縁し、ＳＯＩ層コンタクト孔及び埋め込み絶縁膜コンタクト孔を形成する。その後、通常の半導体プロセスを用いて、デバイスを形成し、層間絶縁膜にコンタクト孔を形成し、第１層配線を形成して１方の信号を支持基盤に電気的に接続する。他方の信号は、多層配線の最終層までに接続し、最終層の配線をＩＣチップの表面に形成する。 信号の１方が、ＳＯＩ基板のものは、ＳＯＩ層コンタクト孔内に一部露出させ、第１層配線を形成した時に支持基盤と電気的に接続して、ＩＣチップの表面及び裏面に信号取り出し電極を設けることが可能となる。
【０００６】
支持基盤と第１層配線との接続抵抗を低減するために、ＳＯＩ層コンタクト孔及び埋め込み絶縁膜コンタクト孔を形成後、ソース及びドレインを形成する際に拡散層を形成し、コンタクト抵抗を低減する。
【発明の効果】
【０００７】
ＳＯＩ基板に、無線によるデータを送受信するICチップを形成しても、従来の単結晶Ｓｉ基板を用いた時と同様に、ICチップの表面及び裏面に信号取り出し電極を設けることが可能である。また、従来の単結晶Ｓｉ基板を用いた場合は、１方の信号がＳｉ基板になる回路形式が必須であったが、本発明では、どんな回路形式で設計したICチップでも表面及び裏面に信号取り出し電極を設けることが可能となる。
【実施例１】
【０００８】
図１(a)(b)に第１層配線形成後及び第２層配線形成後のチップの平面図を示した。図１(c)(d)にＡ−Ａ‘断面、Ｂ−Ｂ’断面を示した。本実施例では、ＳＯＩ(Silicon on Insulator)基板を用いているため、従来のpn接合で分離する方法に比べ、素子の間を絶縁材料で隔てているため、近接して素子を作成してもリーク電流が小さく、動作速度の向上やＩＣの高密度化、低消費電力化が可能となる。しかし、従来のＳｉ基板と違い、ＳＯＩ基板は、支持基盤１０、埋め込み絶縁膜２０、ＳＯＩ基板層３０で形成されており、デバイスを形成するＳＯＩ基板層３０と支持基板１０とは、埋め込み絶縁膜２０により完全に絶縁されている。前記により、背景技術のＩＣの両面接続構造を実現できない。本実施例は、それを解決するものである。以下本実施例の図１を用いて説明する。
【０００９】
通常の半導体プロセスのアイソレーション行程時に、図１(a)信号１接続端子１３５の周辺にアイソレーション膜５０を形成し、タグ回路形成領域４０と絶縁する。その後、通常のＣＭＯＳプロセスを用いてデバイスを作成する。信号１接続端子１３５を支持基板１０に接続するために、図１(c)ＳＯＩ基板層コンタクト孔３５を形成し、その後埋め込み絶縁膜コンタクト孔２５を形成し、層間膜７０を堆積する。信号１取り出し端子１１０、信号２取り出し端子１２０、コンタクト孔５５、その他各デバイスの接続部のコンタクト孔を形成する。次に、第１層配線８０を形成し、電気的な接続を行う。信号１取り出し端子１１０は、信号１取り出し配線１３０で信号１接続端子１３５に接続することにより、支持基板から信号を取り出すことが可能となる。他方の信号２取り出し端子１２０は、信号２取り出し配線１４０で信号１接続端子１４５に接続する。その後、層間膜２を堆積し、スルーホール９５を形成する。その後、第２層配線１００を形成して、信号２をＩＣチップ表面に取り出す構造が完成する。その結果、従来の通常のＳｉ基板に形成したタグと同様に、ＩＣチップの両面接続構造を持つ無線ICタグを形成する。
【００１０】
上記実施例１では、２層配線構造を例に述べたが、配線の層が増えた場合は、信号１は、最終配線層の１つ前までに信号１接続端子１３５に接続する。信号１接続端子１３５の部分は、最終配線層の１つ前まで配線層を重ねて接続する構造とする。同様に、信号２は、最終配線層までに信号１接続端子１４５に接続する構造とし、最終配線層をＩＣチップ表面に形成し、信号１、信号２をＩＣチップの表面及び裏面から取り出す構造とする。
【００１１】
また、上記でＳＯＩ基板層コンタクト孔３５の部分のＳＯＩ基板層を残し、ＳＯＩ基板層に孔を開ける構造としたが、ＳＯＩ基板層コンタクト孔３５の部分も、アイソレーション膜５０として、ＳＯＩ基板層コンタクト孔３５と埋め込み絶縁膜コンタクト孔２５の部分もＳｉＯ２にして、同時に孔を開けても良い。前記により，Ｓｉをエッチッグする行程を省くことができるため，行程簡略化が実現できる。
【実施例２】
【００１２】
図２(a)に、第２層配線形成後のチップの平面図を示した。図２(b)(c)にＡ−Ａ‘断面、Ｂ−Ｂ’断面を示した。本実施例は、タグ回路が、信号１をＳＯＩ基板層３０から取り出す構造に適用するものである。アイソレーション行程時に、ＳＯＩ基板接続部１５０、を除き、信号１接続端子１３５部及び前記周辺にアイソレーション膜５０を形成し、タグ回路形成領域４０と絶縁する。その後、通常のＣＭＯＳプロセスを用いてデバイスを作成する。この後の行程は、実施例１同様に形成し、ＳＯＩ基板層３０を支持基板１０に電気的に接続し、ＩＣチップの両面接続構造を持つ無線ICタグを形成する。前記は，ＳＯＩ基板が接地端子で，コンタクト孔を形成する際に，自動的にＳＯＩ基板と支持基板を接続できる構造を形成できる。
【実施例３】
【００１３】
図３(a)に、第２層配線形成後のチップの平面図を示した。図３(b)(c)にＡ−Ａ‘断面、Ｂ−Ｂ’断面を示した。本実施の形態は、実施例１の信号１接続端子１３５の接続抵抗を小さくすることを目的としている。
【００１４】
通常の半導体プロセスのアイソレーション行程時に、図３(a)信号１接続端子１３５の周辺にアイソレーション膜５０を形成し、タグ回路形成領域４０と絶縁する。その後、通常のＣＭＯＳプロセスを用いてデバイスを作成する。信号１接続端子１３５を支持基板１０に接続するために、図３(b)ＳＯＩ基板層コンタクト孔３５を形成し、その後埋め込み絶縁膜コンタクト孔２５を形成し、通常の半導体プロセスのゲート酸化、ゲート形成、ソース、ドレインの拡散層形成を行う時に、ソース、ドレインの拡散層形成時に、拡散層２（１６０）を形成する。この後の行程は、実施例１同様に形成し、信号１接続端子１３５の接続抵抗を小さくした、ＩＣチップの両面接続構造を持つ無線ICタグを形成する。
【産業上の利用可能性】
【００１５】
本発明は、少なくとも、ＩＣチップを搭載した非接触ＩＣタグ、ＩＣカード、に係り、特に低価格を必要とする非接触ＩＣカード及びＩＣタグに利用可能である。
【図面の簡単な説明】
【００１６】
【図１】発明の実施例１を説明する構成概念図。
【図２】発明の実施例２を説明する構成概念図。
【図３】発明の実施例３を説明する別の構成概念図。
【図４】発明の背景技術を説明する構成概念図。
【符号の説明】
【００１７】
１０ ：支持基板
２０ ：埋め込み絶縁膜（ＢＯＸ層）
２５ ：埋め込み絶縁膜コンタクト孔
３０ ：ＳＯＩ基板
３５ ：ＳＯＩ基板層コンタクト孔
４０ ：タグ回路形成領域
５０ ：アイソレーション膜
５５ ：コンタクト孔
６０ ：拡散層
７０ ：層間膜
８０ ：第１層配線
９０ ：層間膜２
９５ ：スルーホール
１００：第２層配線
１１０：信号１取り出し端子
１２０：信号２取り出し端子
１３０：信号１取り出し配線
１３５：信号１接続端子
１４０：信号２取り出し配線
１４５：信号２接続端子
１５０：ＳＯＩ基板接続部
１６０：拡散層２
２００：上側基板
２１０：無線ＩＣチップ
２２０：上側電極
２３０：第１の導体
２４０：導体接続部
２５０：下側電極
２６０：第２の導体
２７０：下側基板。
【技術分野】
【０００１】
本発明は、ＩＣチップを搭載した非接触ＩＣタグ、ＩＣカードに関する。
【背景技術】
【０００２】
通常のＳｉ基板に無線によるデータを送受信するICチップを形成した場合に、ＩＣチップ表面及び裏面から信号を取り出す構造に関する技術が開示されている（例えば、特許文献１参照）。以下、図４を用いて説明する。図４(a)の下部基板２７０には第一の導体２６０が形成されており、上部基板２００には第二の導体２３０が形成されている。第一の導体２６０と第二の導体２３０の間には、上部電極２２０と下部電極２５０をもつ無線ＩＣチップ２１０がサンドイッチ状に挟まれている。また、第一の導体２６０と第二の導体２３０により、アンテナが構成される。導体接続部２４０では、第一の導体２６０と第二の導体２３０が接続されており、同電位になっている。以上により、ＩＣの両面接続構造の無線ＩＣタグを作成する。
【０００３】
【特許文献１】特開２００４−１２７２３０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
背景技術で示すような、通常のＳｉ基板に無線によるデータを送受信するICチップを形成した場合は、裏面から簡単に外部取り出し電極を形成することが可能である。しかし、本発明のように、ＳＯＩ基板を用いた場合、ＳＯＩ基板層と支持基板の間に、埋め込み酸化膜が有るために、簡単に裏面の支持基板に外部取り出し電極を形成することができない。
本発明は、ＳＯＩ基板を用いた場合における、裏面に外部取り出し電極を形成し、ＩＣの両面接続構造の無線ＩＣタグを作成することである。
【課題を解決するための手段】
【０００５】
ＳＯＩ基板上に形成した、無線によるデータを送受信するICチップの、表面及び裏面から、信号取り出し端子を設ける為に、ICチップの裏面の取り出し端子を形成する場所のＳＯＩ基板層の周辺にアイソレーションを設けて絶縁し、ＳＯＩ層コンタクト孔及び埋め込み絶縁膜コンタクト孔を形成する。その後、通常の半導体プロセスを用いて、デバイスを形成し、層間絶縁膜にコンタクト孔を形成し、第１層配線を形成して１方の信号を支持基盤に電気的に接続する。他方の信号は、多層配線の最終層までに接続し、最終層の配線をＩＣチップの表面に形成する。 信号の１方が、ＳＯＩ基板のものは、ＳＯＩ層コンタクト孔内に一部露出させ、第１層配線を形成した時に支持基盤と電気的に接続して、ＩＣチップの表面及び裏面に信号取り出し電極を設けることが可能となる。
【０００６】
支持基盤と第１層配線との接続抵抗を低減するために、ＳＯＩ層コンタクト孔及び埋め込み絶縁膜コンタクト孔を形成後、ソース及びドレインを形成する際に拡散層を形成し、コンタクト抵抗を低減する。
【発明の効果】
【０００７】
ＳＯＩ基板に、無線によるデータを送受信するICチップを形成しても、従来の単結晶Ｓｉ基板を用いた時と同様に、ICチップの表面及び裏面に信号取り出し電極を設けることが可能である。また、従来の単結晶Ｓｉ基板を用いた場合は、１方の信号がＳｉ基板になる回路形式が必須であったが、本発明では、どんな回路形式で設計したICチップでも表面及び裏面に信号取り出し電極を設けることが可能となる。
【実施例１】
【０００８】
図１(a)(b)に第１層配線形成後及び第２層配線形成後のチップの平面図を示した。図１(c)(d)にＡ−Ａ‘断面、Ｂ−Ｂ’断面を示した。本実施例では、ＳＯＩ(Silicon on Insulator)基板を用いているため、従来のpn接合で分離する方法に比べ、素子の間を絶縁材料で隔てているため、近接して素子を作成してもリーク電流が小さく、動作速度の向上やＩＣの高密度化、低消費電力化が可能となる。しかし、従来のＳｉ基板と違い、ＳＯＩ基板は、支持基盤１０、埋め込み絶縁膜２０、ＳＯＩ基板層３０で形成されており、デバイスを形成するＳＯＩ基板層３０と支持基板１０とは、埋め込み絶縁膜２０により完全に絶縁されている。前記により、背景技術のＩＣの両面接続構造を実現できない。本実施例は、それを解決するものである。以下本実施例の図１を用いて説明する。
【０００９】
通常の半導体プロセスのアイソレーション行程時に、図１(a)信号１接続端子１３５の周辺にアイソレーション膜５０を形成し、タグ回路形成領域４０と絶縁する。その後、通常のＣＭＯＳプロセスを用いてデバイスを作成する。信号１接続端子１３５を支持基板１０に接続するために、図１(c)ＳＯＩ基板層コンタクト孔３５を形成し、その後埋め込み絶縁膜コンタクト孔２５を形成し、層間膜７０を堆積する。信号１取り出し端子１１０、信号２取り出し端子１２０、コンタクト孔５５、その他各デバイスの接続部のコンタクト孔を形成する。次に、第１層配線８０を形成し、電気的な接続を行う。信号１取り出し端子１１０は、信号１取り出し配線１３０で信号１接続端子１３５に接続することにより、支持基板から信号を取り出すことが可能となる。他方の信号２取り出し端子１２０は、信号２取り出し配線１４０で信号１接続端子１４５に接続する。その後、層間膜２を堆積し、スルーホール９５を形成する。その後、第２層配線１００を形成して、信号２をＩＣチップ表面に取り出す構造が完成する。その結果、従来の通常のＳｉ基板に形成したタグと同様に、ＩＣチップの両面接続構造を持つ無線ICタグを形成する。
【００１０】
上記実施例１では、２層配線構造を例に述べたが、配線の層が増えた場合は、信号１は、最終配線層の１つ前までに信号１接続端子１３５に接続する。信号１接続端子１３５の部分は、最終配線層の１つ前まで配線層を重ねて接続する構造とする。同様に、信号２は、最終配線層までに信号１接続端子１４５に接続する構造とし、最終配線層をＩＣチップ表面に形成し、信号１、信号２をＩＣチップの表面及び裏面から取り出す構造とする。
【００１１】
また、上記でＳＯＩ基板層コンタクト孔３５の部分のＳＯＩ基板層を残し、ＳＯＩ基板層に孔を開ける構造としたが、ＳＯＩ基板層コンタクト孔３５の部分も、アイソレーション膜５０として、ＳＯＩ基板層コンタクト孔３５と埋め込み絶縁膜コンタクト孔２５の部分もＳｉＯ２にして、同時に孔を開けても良い。前記により，Ｓｉをエッチッグする行程を省くことができるため，行程簡略化が実現できる。
【実施例２】
【００１２】
図２(a)に、第２層配線形成後のチップの平面図を示した。図２(b)(c)にＡ−Ａ‘断面、Ｂ−Ｂ’断面を示した。本実施例は、タグ回路が、信号１をＳＯＩ基板層３０から取り出す構造に適用するものである。アイソレーション行程時に、ＳＯＩ基板接続部１５０、を除き、信号１接続端子１３５部及び前記周辺にアイソレーション膜５０を形成し、タグ回路形成領域４０と絶縁する。その後、通常のＣＭＯＳプロセスを用いてデバイスを作成する。この後の行程は、実施例１同様に形成し、ＳＯＩ基板層３０を支持基板１０に電気的に接続し、ＩＣチップの両面接続構造を持つ無線ICタグを形成する。前記は，ＳＯＩ基板が接地端子で，コンタクト孔を形成する際に，自動的にＳＯＩ基板と支持基板を接続できる構造を形成できる。
【実施例３】
【００１３】
図３(a)に、第２層配線形成後のチップの平面図を示した。図３(b)(c)にＡ−Ａ‘断面、Ｂ−Ｂ’断面を示した。本実施の形態は、実施例１の信号１接続端子１３５の接続抵抗を小さくすることを目的としている。
【００１４】
通常の半導体プロセスのアイソレーション行程時に、図３(a)信号１接続端子１３５の周辺にアイソレーション膜５０を形成し、タグ回路形成領域４０と絶縁する。その後、通常のＣＭＯＳプロセスを用いてデバイスを作成する。信号１接続端子１３５を支持基板１０に接続するために、図３(b)ＳＯＩ基板層コンタクト孔３５を形成し、その後埋め込み絶縁膜コンタクト孔２５を形成し、通常の半導体プロセスのゲート酸化、ゲート形成、ソース、ドレインの拡散層形成を行う時に、ソース、ドレインの拡散層形成時に、拡散層２（１６０）を形成する。この後の行程は、実施例１同様に形成し、信号１接続端子１３５の接続抵抗を小さくした、ＩＣチップの両面接続構造を持つ無線ICタグを形成する。
【産業上の利用可能性】
【００１５】
本発明は、少なくとも、ＩＣチップを搭載した非接触ＩＣタグ、ＩＣカード、に係り、特に低価格を必要とする非接触ＩＣカード及びＩＣタグに利用可能である。
【図面の簡単な説明】
【００１６】
【図１】発明の実施例１を説明する構成概念図。
【図２】発明の実施例２を説明する構成概念図。
【図３】発明の実施例３を説明する別の構成概念図。
【図４】発明の背景技術を説明する構成概念図。
【符号の説明】
【００１７】
１０ ：支持基板
２０ ：埋め込み絶縁膜（ＢＯＸ層）
２５ ：埋め込み絶縁膜コンタクト孔
３０ ：ＳＯＩ基板
３５ ：ＳＯＩ基板層コンタクト孔
４０ ：タグ回路形成領域
５０ ：アイソレーション膜
５５ ：コンタクト孔
６０ ：拡散層
７０ ：層間膜
８０ ：第１層配線
９０ ：層間膜２
９５ ：スルーホール
１００：第２層配線
１１０：信号１取り出し端子
１２０：信号２取り出し端子
１３０：信号１取り出し配線
１３５：信号１接続端子
１４０：信号２取り出し配線
１４５：信号２接続端子
１５０：ＳＯＩ基板接続部
１６０：拡散層２
２００：上側基板
２１０：無線ＩＣチップ
２２０：上側電極
２３０：第１の導体
２４０：導体接続部
２５０：下側電極
２６０：第２の導体
２７０：下側基板。
【特許請求の範囲】
【請求項１】
ＳＯＩ基板上に形成したICチップであって、２つの信号端子の外部取り出し電極を有し、
１の上記外部取り出し電極を上記ＳＯＩ基板の支持基盤に接続して、該ICチップの表面及び裏面から外部取り出し電極の接続を可能とすることを特徴とする半導体装置。
【請求項２】
上記取り出し電極部の下のＳＯＩ基板及び埋め込み絶縁膜に貫通孔を形成し、該支持基盤と上記１の信号取り出し電極の配線とを電気的に接続することを特徴とする請求項１記載の半導体装置。
【請求項３】
上記貫通孔底部に拡散層を有することを特徴とする請求項２記載の半導体装置。
【請求項４】
上記貫通孔中のＳＯＩ基板の一部を露出していることを特徴とする請求項２又は３記載の半導体装置。
【請求項１】
ＳＯＩ基板上に形成したICチップであって、２つの信号端子の外部取り出し電極を有し、
１の上記外部取り出し電極を上記ＳＯＩ基板の支持基盤に接続して、該ICチップの表面及び裏面から外部取り出し電極の接続を可能とすることを特徴とする半導体装置。
【請求項２】
上記取り出し電極部の下のＳＯＩ基板及び埋め込み絶縁膜に貫通孔を形成し、該支持基盤と上記１の信号取り出し電極の配線とを電気的に接続することを特徴とする請求項１記載の半導体装置。
【請求項３】
上記貫通孔底部に拡散層を有することを特徴とする請求項２記載の半導体装置。
【請求項４】
上記貫通孔中のＳＯＩ基板の一部を露出していることを特徴とする請求項２又は３記載の半導体装置。
【図１】
【図２】
【図３】
【図４】
【図２】
【図３】
【図４】
【公開番号】特開２００６−２９３８７３（Ｐ２００６−２９３８７３Ａ）
【公開日】平成１８年１０月２６日（２００６．１０．２６）
【国際特許分類】
【出願番号】特願２００５−１１６３９６（Ｐ２００５−１１６３９６）
【出願日】平成１７年４月１４日（２００５．４．１４）
【出願人】（０００００５１０８）株式会社日立製作所 (27,607)
【Ｆターム（参考）】
【公開日】平成１８年１０月２６日（２００６．１０．２６）
【国際特許分類】
【出願日】平成１７年４月１４日（２００５．４．１４）
【出願人】（０００００５１０８）株式会社日立製作所 (27,607)
【Ｆターム（参考）】
[ Back to top ]