半導体装置
【課題】樹脂６とリードフレームの界面はく離に起因したボンディングワイヤ４の断線防止と接続強度の向上を、簡単な加工で安価に製造できる装置で実現する。
【解決手段】ソースリード１４上にダボ加工により突起７を設け、突起７上にボンディングワイヤ４を接続する際に超音波の減衰を防止する目的で、ソースリード１４の裏側の凹部２０に支柱１６を設けることで、ボンディングワイヤ４とソースリード１４の接続強度不足を防ぐ。また、ソースリード１４とボンディングワイヤ４との接続部を取り囲むように、突起７上に連続的な段差１７を設け、樹脂６とソースリード１４のはく離に起因したボンディングワイヤ４の断線を防止する。
【解決手段】ソースリード１４上にダボ加工により突起７を設け、突起７上にボンディングワイヤ４を接続する際に超音波の減衰を防止する目的で、ソースリード１４の裏側の凹部２０に支柱１６を設けることで、ボンディングワイヤ４とソースリード１４の接続強度不足を防ぐ。また、ソースリード１４とボンディングワイヤ４との接続部を取り囲むように、突起７上に連続的な段差１７を設け、樹脂６とソースリード１４のはく離に起因したボンディングワイヤ４の断線を防止する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に係わり、特に、パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、バイポーラパワートランジスター素子を樹脂封止した半導体装置に適用して有効な技術に関するものである。
【背景技術】
【０００２】
携帯電話やビデオカメラなどの充電器、オフィスオートメーション（ＯＡ）機器などの電源回路および自動車電装機器などに使用される電源用トランジスタとして、低電圧駆動用パワートランジスタが知られている。
【０００３】
近年、この種のパワー半導体装置はより一層高出力化の傾向にあり、半導体チップからの放熱性を確保するため、半導体チップを搭載したダイパッド（フレーム）を一部露出させた半導体装置が提案されている（例えば、特許文献１）。
【０００４】
この半導体装置は図１に示すような形状をしている。図１は従来の一般的な半導体装置９の内部構造を示す側面図であり、半導体装置９は基板８の上面にはんだリフロー工程により実装された状態であり、樹脂６は二点鎖線で外形を示している。図１において、リードフレーム１に半導体チップ２が搭載され、突起７ａが設けられている。半導体チップ２の端子（図示しない）は、一方のボンディングワイヤ４で突起７ａと接続され、他方のボンディングワイヤ３でリード端子５に接続されている。これらを樹脂６により、半導体チップ２を搭載したリードフレーム１の裏面の一部を露出させて封止することにより半導体装置９を構成している。
【０００５】
この半導体装置９では、突起７ａを設けることで、はんだリフロー工程における熱負荷により、樹脂６とリードフレーム１の熱膨張係数差に起因した界面のはく離を防止し、このはく離によって引き起こされるボンディングワイヤ４の断線やはく離を防止している。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平７−１９３１７３号
【発明の概要】
【発明が解決しようとする課題】
【０００７】
上記した特許文献１の半導体装置９における突起７ａは、現実的にリードフレーム１上に形成することが困難である。例えばリードフレーム１上に切削加工で突起７ａを形成したり、突起７ａを別部品としてリードフレーム１に例えばはんだなどで接続したりすることも考えられるが、リードフレーム１の製造コストや大量生産の面で不利である。
【０００８】
また、例えばリードフレームの裏面側からダボ加工（ハーフスタンピング）により突起を形成し、ワイヤボンディングを行なうことも考えられるが、ダボ加工で突起を形成するだけでは、突起の裏面側の凹部に空隙ができるため、ボンディングワイヤ接続時に超音波エネルギーが減衰され、ボンディングワイヤとリードフレームの接続強度が十分に得られない恐れがある。
【０００９】
従って、はんだリフロー工程の熱負荷により、樹脂とリードフレームの熱膨張係数差に起因した界面はく離によって、ボンディングワイヤとリードフレームの接続部に過度な応力が加わり、ボンディングワイヤの断線やはく離を引き起こしてしまうことが懸念される。
【００１０】
本発明の目的は、リードフレーム上にボンディングワイヤを接続した構造を有する半導体装置において、ボンディングワイヤとリードフレームの接続強度を向上させ、さらに、樹脂とリードフレームの界面はく離に起因したボンディングワイヤの断線やはく離を未然に防止できる、信頼度の高い半導体装置を簡単な加工で安価に提供することにある。
【００１１】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１２】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１３】
本発明の半導体装置は、
ダイパッド部および前記ダイパッド部の近傍に配置された第１リードを有するリードフレームと、
前記ダイパッド部上に搭載された半導体チップと、
前記半導体チップの表面に形成された電極と前記第１リードとを電気的に接続するボンディングワイヤと、
前記半導体チップ、前記リードフレーム、前記第１リードおよび前記ボンディングワイヤを封止する樹脂と、
を有する半導体装置において、
前記第１リードと前記ボンディングワイヤとの接続面において、前記第１リードの上面に、前記ボンディングワイヤのボンディング部となる突起が設けられ、前記突起の裏側の一部に凹部が形成され、
前記第１リードの前記凹部内であって前記ボンディング部の真下に位置し、前記突起の裏面から前記第１リードの裏面と同じ高さにまで達する、前記第１リードの一部から成る支柱がダボ加工により形成されているものである。
【発明の効果】
【００１４】
本願において開示される発明のうち、代表的なものの一実施の形態によって得られる効果を簡単に説明すれば以下のとおりである。
【００１５】
リードフレーム上に形成した突起の裏側凹部に支柱を設けることで、ボンディングワイヤ接続時の超音波の減衰を防ぐことができ、ボンディングワイヤとリードフレームを強固に接続することが可能となる。
【００１６】
また、リードフレームとボンディングワイヤ接続部周辺に連続的な突起を設けることで、はんだリフロー工程の熱負荷による樹脂とリードフレームの界面はく離およびそれに起因したボンディングワイヤの断線を未然に防ぐことができる。
【００１７】
さらにまた、ボンディング部の突起はリードフレームをプレスすることで形成されるので、簡単な加工で安価に形成することができる。
【図面の簡単な説明】
【００１８】
【図１】従来の半導体装置の内部構造を示す側面図である。
【図２】図３のＡ−Ａ線に沿った断面図である。
【図３】本発明の実施の形態１である半導体装置の内部構造を示す平面図である。
【図４】本発明の実施の形態１である半導体装置の上面からの外観を示す平面図である。
【図５】本発明の実施の形態１である半導体装置の下面からの外観を示す平面図である。
【図６】本発明の半導体装置に組み込まれる半導体チップの外観を示す側面図である。
【図７】図８のＢ−Ｂ線に沿った断面図である。
【図８】本発明の実施の形態２である半導体装置の内部構造を示す平面図である。
【図９】本発明の実施の形態２である半導体装置の上面からの外観を示す平面図である。
【図１０】本発明の実施の形態２である半導体装置の下面からの外観を示す平面図である。
【図１１】図１２のＣ−Ｃ線に沿った断面図である。
【図１２】本発明の実施の形態３である半導体装置の内部構造を示す平面図である。
【図１３】本発明の実施の形態３である半導体装置の上面からの外観を示す平面図である。
【図１４】本発明の実施の形態３である半導体装置の下面からの外観を示す平面図である。
【図１５】図１５のＥ−Ｅ線に沿った断面図である。
【図１６】本発明の実施の形態４である半導体装置の内部構造を示す平面図である。
【図１７】本発明の実施の形態４である半導体装置の上面からの外観を示す平面図である。
【図１８】本発明の実施の形態４である半導体装置の下面からの外観を示す平面図である。
【図１９】本発明の実施の形態４である半導体装置の製造方法を示す断面図である。
【発明を実施するための形態】
【００１９】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
【００２０】
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。
【００２１】
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。また、実施の形態等において構成要素等について、「Ａからなる」、「Ａよりなる」と言うときは、特にその要素のみである旨明示した場合等を除き、それ以外の要素を排除するものでないことは言うまでもない。
【００２２】
同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００２３】
また、材料等について言及するときは、特にそうでない旨明記したとき、または、原理的または状況的にそうでないときを除き、特定した材料は主要な材料であって、副次的要素、添加物、付加要素等を排除するものではない。たとえば、シリコン部材は特に明示した場合等を除き、純粋なシリコンの場合だけでなく、添加不純物、シリコンを主要な要素とする２元、３元等の合金（たとえばＳｉＧｅ）等を含むものとする。
【００２４】
また、以下の実施の形態を説明するための全図において同一機能を有するものは原則として同一の符号を付し、その繰り返しの説明は省略する。
【００２５】
また、以下の実施の形態で用いる図面においては、平面図であっても図面を見易くするために部分的にハッチングを付す場合がある。
【００２６】
（実施の形態１）
本実施の形態はパワーＭＯＳＦＥＴのパッケージの製造に適用したものであり、図２〜図６を用いて説明する。
【００２７】
図２は、図３のＡ−Ａ線に沿った断面図であり、本実施の形態の半導体装置９の内部構造を示している。図３は図２の半導体装置９の内部構造を示す平面図であり、樹脂６の外形を二点鎖線で示している。また、図４および図５は、本実施の形態における半導体装置９の外観形状である。図４は半導体装置９の上面平面図であり、図５は半導体装置９の下面平面図である。
【００２８】
本実施の形態は、本発明を縦型パワートランジスタに適用した例である。すなわち、ドレイン電極Ｄ、ソース電極Ｓ、ゲート電極Ｇを有する電界効果トランジスタを組み込んだ半導体チップ２が半導体装置９に組み込まれている。
【００２９】
半導体チップ２は、例えば縦型パワーＭＯＳＦＥＴが形成され、図６に示すように下面（裏面）にはドレイン電極１１を有し、上面（主面）にはソース電極１２とゲート電極１３を有している。半導体チップ２は、図２に示すように、ドレインリードを兼ねたダイパッド１９に搭載されている。
【００３０】
このとき、ダイパッド１９に半導体チップ２のドレイン電極１１を接続する接着材（図示しない）は、例えばはんだもしくは導電性の接着材を使用することができる。
【００３１】
ソース電極１２とゲート電極１３は、ボンディングワイヤ４および３により、それぞれ、ソースリード１４とゲートリード１５に接続される。このとき、比較的大電流が流れるソース側のボンディングワイヤ４には、例えばＡｌワイヤを使用する。ただし、ボンディングワイヤ４は、半導体装置９に流れる電流値によって材料や断面積を変えてもよく、Ａｌワイヤの代わりに例えばＡｕワイヤやＣｕワイヤまたはＡｌリボンを使用しても良い。
【００３２】
一方、比較的少ない電流が流れるゲート側のボンディングワイヤ３には、例えばＡｕワイヤを使用する。もちろん、Ａｕワイヤの代わりにＡｌワイヤやＣｕワイヤまたはＡｌリボンを使用しても良い。
【００３３】
これらを樹脂６により、半導体チップ２を搭載したダイパッド１９やソースリード１４およびゲートリード１５の一部を露出させて封止することにより半導体装置９を構成する。
【００３４】
このとき、比較的大電流が流れるソースリード１４上には突起７が設けられている。この突起７は、例えばダボ加工によって形成され、例えばプレス機によってソースリード１４の裏面側からハーフスタンピングで形成される。
【００３５】
この突起７を設けることで、アンカー（ロック）効果により、樹脂６とソースリード１４の密着性を向上させ、半導体装置９を基板に実装する際のはんだリフロー工程における熱負荷によって、樹脂６とソースリード１４がはく離することを抑制している。
【００３６】
ここで、突起７を形成する工程において、突起７の裏側の凹部２０には支柱１６が形成される。この支柱１６は、本発明が解決しようする課題であるボンディングワイヤ４とソースリード１４を接続する際の超音波減衰を防止するためのものである。つまり、ダボ加工によりソースリード１４に突起７を設けると、突起７の裏側に凹部２０が形成されるが、凹部２０に支柱１６が無い場合、例えば超音波でボンディングワイヤ４をソースリード１４に接続する際に、凹部２０には支えが無いため突起７が振動し、超音波のエネルギーが減衰して、ボンディングワイヤ４とソースリード１４の接続強度が低下してしまう問題がある。そこで、突起７の裏側の凹部２０に支柱１６を形成することで、超音波エネルギーの減衰を抑制し、ボンディングワイヤ４とソースリード１４を強固に接続することが可能となる。
【００３７】
これにより、ボンディングワイヤ４とソースリード１４の接続強度が大きく向上し、半導体装置９を基板に実装する際のはんだリフロー工程における熱負荷によって、樹脂６とソースリード１４の熱膨張係数差に起因した界面はく離によって引き起こされるボンディングワイヤ４の断線やはく離を未然に防止し、ボンディングワイヤ４とソースリード１４の接続強度を低下させずに、信頼度の高い半導体装置９の提供が可能となる。また、本実施の形態における突起７および支柱１６はプレス機によって容易に形成できるため、安価な原材料費及び加工費で形成することができる。
【００３８】
また、突起７および支柱１６は、ソースリード１４に接続されるボンディングワイヤ４の本数に合わせて複数設けても良く、それぞれ独立したものでも良い。さらに、１つの突起７および支柱１６に、複数のボンディングワイヤ４を接続しても良い。
【００３９】
さらに、突起７および支柱１６は、ゲートリード１５にも形成しても良く、この場合も、ボンディングワイヤ３とゲートリード１５の接続強度を向上させることが可能である。
【００４０】
（実施の形態２）
本実施の形態はパワーＭＯＳＦＥＴのパッケージの製造に適用したものであり、図７〜図１０を用いて説明する。
【００４１】
図７は、図８のＢ−Ｂ線に沿った断面図であり、本実施の形態の半導体装置９の内部構造を示している。図８は図７の半導体装置９の内部構造を示す平面図であり、樹脂６の外形を二点鎖線で示している。また、図９および図１０は、本実施の形態における半導体装置９の外観形状である。図９は半導体装置９の上面平面図であり、図１０は半導体装置９の下面平面図である。
【００４２】
図７に示すように、本実施の形態の半導体装置９は、実施の形態１における半導体装置９において、突起７のボンディング部周辺に、ボンディング部を取り囲むように連続的に段差１７を設けたものである。
【００４３】
本実施の形態の半導体装置９では、ソースリード１４のボンディングワイヤ４との接続部である突起７の周辺に連続的に段差１７が形成されている。この突起７および段差１７は、例えばダボ加工によって形成され、例えばプレス機によってソースリード１４の裏面側からハーフスタンピングで形成される。
【００４４】
この段差１７は、本発明が解決しようとする課題である樹脂６とソースリード１４の界面はく離を防止するためのものである。つまり、ソースリード１４上の突起７に接続されたボンディングワイヤ４の周辺を取り囲むように連続的に段差１７を設けることで、アンカー（ロック）効果により樹脂６とソースリード１４の密着性をより大きく向上させ、樹脂６とソースリード１４の界面はく離を防止することができる。特に、段差１７は、ボンディングワイヤ４とソースリード１４の接続部であるボンディング部の周辺を取り囲むように連続的に設けられているため、あらゆる方向から負荷される機械的ストレスに対して、ボンディング部を保護することが可能となる。すなわち、半導体装置９を基板に実装する際のはんだリフロー工程における熱負荷によって、樹脂６とソースリード１４の熱膨張係数差に起因した界面はく離によって引き起こされるボンディングワイヤ４の断線およびはく離を未然に防ぐことが可能となる。
【００４５】
さらに、実施の形態１と同様、突起７の裏側の凹部２０に支柱１６を形成しているため、ボンディングワイヤ４をソースリード１４に接続する際に、超音波のエネルギーが減衰することを防ぐことができる。また、本実施の形態における突起７、支柱１６および段差１７はプレス機によって容易に形成できるため、安価な原材料費及び加工費で形成することができる。
【００４６】
これにより、ボンディングワイヤ４とソースリード１４の接続信頼性が大きく向上し、信頼度の高い半導体装置９の提供が可能となる。
【００４７】
（実施の形態３）
本実施の形態はパワーＭＯＳＦＥＴのパッケージの製造に適用したものであり、図１１〜図１４を用いて説明する。
【００４８】
図１１は、図１２のＣ−Ｃ線に沿った断面図であり、本実施の形態の半導体装置９の内部構造を示している。図１２は図１１の半導体装置９の内部構造を示す平面図であり、樹脂６の外形を二点鎖線で示している。また、図１３および図１４は、本実施の形態における半導体装置９の外観形状である。図１３は半導体装置９の上面平面図であり、図１４は半導体装置９の下面平面図である。
【００４９】
本実施の形態の半導体装置９は、実施の形態１における半導体装置９において、突起７および支柱１６に代わり、ボンディング部周辺にボンディング部を取り囲むように連続的な周辺突起１８を設けたものである。
【００５０】
本実施の形態の半導体装置９では、ソースリード１４のボンディングワイヤ４との接続部周辺に連続的に周辺突起１８が形成されている。この周辺突起１８は、例えばダボ加工によって形成され、例えばプレス機によってソースリード１４の裏面側からハーフスタンピングで形成される。
【００５１】
この周辺突起１８は、本発明が解決しようとする課題である樹脂６とソースリード１４の界面はく離を防止するためのものである。つまり、ソースリード１４上に接続されたボンディングワイヤ４の周辺を取り囲むように連続的に周辺突起１８を設けることで、アンカー（ロック）効果により樹脂６とソースリード１４の密着性を大きく向上させ、樹脂６とソースリード１４の界面はく離を防止するものである。特に、周辺突起１８は、ボンディングワイヤ４とソースリード１４の接続部であるボンディング部の周辺を取り囲むように連続的に設けられているため、あらゆる方向から負荷される機械的ストレスに対して、ボンディング部を保護することが可能となる。すなわち、半導体装置９を基板に実装する際のはんだリフロー工程における熱負荷によって、樹脂６とソースリード１４の熱膨張係数差に起因した界面はく離によって引き起こされるボンディングワイヤ４の断線およびはく離を未然に防ぐことが可能となる。また、本実施の形態における周辺突起１８はプレス機によって容易に形成できるため、安価な原材料費及び加工費で形成することができる。
【００５２】
これにより、ボンディングワイヤ４とソースリード１４の接続信頼性が大きく向上し、信頼度の高い半導体装置９の提供が可能となる。
【００５３】
（実施の形態４）
本実施の形態はパワーＭＯＳＦＥＴのパッケージの製造に適用したものであり、図１５〜図１９を用いて説明する。
【００５４】
図１５は、図１６のＥ−Ｅ線に沿った断面図であり、本実施の形態の半導体装置９の内部構造を示している。図１６は図１５の半導体装置９の内部構造を示す平面図であり、樹脂６の外形を二点鎖線で示している。また、図１７および図１８は、本実施の形態における半導体装置９の外観形状である。図１７は半導体装置９の上面平面図であり、図１８は半導体装置９の下面平面図である。図１９は、製造工程中の本実施の形態の半導体装置９を示す断面図である。
【００５５】
本実施の形態における半導体装置９は、実施の形態１における半導体装置９において、突起７の裏面に支柱１６を設けずに、凹部２０のみを形成したものである。
【００５６】
本実施の形態の半導体装置９では、ソースリード１４のボンディングワイヤ４との接続部に突起７が形成されている。この突起７およびソースリード１４裏面の凹部２０は、例えばダボ加工によって形成され、例えばプレス機によってソースリード１４の裏面側からハーフスタンピングで形成される。
【００５７】
この突起７を設けることで、アンカー効果により、樹脂６とソースリード１４の密着性を向上させ、半導体装置９を基板に実装する際のはんだリフロー工程における熱負荷によって、樹脂６とソースリード１４がはく離することを抑制することができる。
【００５８】
このとき、突起７の裏側の凹部２０には、実施の形態１における支柱１６が形成されていない。本実施の形態では、本発明が解決しようする課題であるボンディングワイヤ４とソースリード１４を接続する際の超音波減衰を防止するために、図１９に示すように、樹脂６で半導体装置９を封止する前の工程の、ボンディングワイヤ４をソースリード１４に接続する工程において、半導体装置９を設置する台として、あらかじめ凹部２０の底面に達する突起２１を備えた台２２を使用する。
【００５９】
これにより、例えばボンディングワイヤ４をソースリード１４に接続する際に、キャピラリー２３の先端から超音波をボンディングワイヤ４に加えても、凹部２０の下部に支えとなる突起２１があるため、突起７が振動して超音波のエネルギーが減衰することによって起こるボンディングワイヤ４とソースリード１４との間の接続強度の低下を防ぐことができる。
【００６０】
すなわち、実施の形態１における支柱１６の代わりとなる突起２１を備えた台２２を使用することで、突起２１が突起７の支えとなり、超音波エネルギーの減衰を抑制し、ボンディングワイヤ４とソースリード１４を強固に接続することが可能となる。また、本実施の形態における突起７および凹部２０はプレス機によって容易に形成できるため、安価な原材料費及び加工費で形成することができる。
【００６１】
これにより、ボンディングワイヤ４とソースリード１４の接続信頼性が大きく向上し、信頼度の高い半導体装置９の提供が可能となる。
【００６２】
なお、図１９におけるワイヤボンディングはボールボンディングによる接続を例として説明したが、キャピラリー２３を使用せず、ウェッジツールを使用したウェッジボンディングによってボンディングワイヤ４に超音波を加えてソースリード１４に接続してもよい。
【００６３】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【産業上の利用可能性】
【００６４】
本発明は、パワーＭＯＳＦＥＴ、ＩＧＢＴ、バイポーラパワートランジスター等、ワイヤボンディングによりリードフレームと電気的に接続した素子を樹脂封止する半導体装置の製造に適用に適用することができる。
【符号の説明】
【００６５】
１ リードフレーム
２ 半導体チップ
３ ボンディングワイヤ
４ ボンディングワイヤ
５ リード端子
６ 樹脂
７ 突起
７ａ 突起
８ 基板
９ 半導体装置
１１ ドレイン電極
１２ ソース電極
１３ ゲート電極
１４ ソースリード
１５ ゲートリード
１６ 支柱
１７ 段差
１８ 周辺突起
１９ ダイパッド
２０ 凹部
２１ 突起
２２ 台
２３ キャピラリー
Ｄ ドレイン電極
Ｓ ソース電極
Ｇ ゲート電極
【技術分野】
【０００１】
本発明は、半導体装置に係わり、特に、パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、バイポーラパワートランジスター素子を樹脂封止した半導体装置に適用して有効な技術に関するものである。
【背景技術】
【０００２】
携帯電話やビデオカメラなどの充電器、オフィスオートメーション（ＯＡ）機器などの電源回路および自動車電装機器などに使用される電源用トランジスタとして、低電圧駆動用パワートランジスタが知られている。
【０００３】
近年、この種のパワー半導体装置はより一層高出力化の傾向にあり、半導体チップからの放熱性を確保するため、半導体チップを搭載したダイパッド（フレーム）を一部露出させた半導体装置が提案されている（例えば、特許文献１）。
【０００４】
この半導体装置は図１に示すような形状をしている。図１は従来の一般的な半導体装置９の内部構造を示す側面図であり、半導体装置９は基板８の上面にはんだリフロー工程により実装された状態であり、樹脂６は二点鎖線で外形を示している。図１において、リードフレーム１に半導体チップ２が搭載され、突起７ａが設けられている。半導体チップ２の端子（図示しない）は、一方のボンディングワイヤ４で突起７ａと接続され、他方のボンディングワイヤ３でリード端子５に接続されている。これらを樹脂６により、半導体チップ２を搭載したリードフレーム１の裏面の一部を露出させて封止することにより半導体装置９を構成している。
【０００５】
この半導体装置９では、突起７ａを設けることで、はんだリフロー工程における熱負荷により、樹脂６とリードフレーム１の熱膨張係数差に起因した界面のはく離を防止し、このはく離によって引き起こされるボンディングワイヤ４の断線やはく離を防止している。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平７−１９３１７３号
【発明の概要】
【発明が解決しようとする課題】
【０００７】
上記した特許文献１の半導体装置９における突起７ａは、現実的にリードフレーム１上に形成することが困難である。例えばリードフレーム１上に切削加工で突起７ａを形成したり、突起７ａを別部品としてリードフレーム１に例えばはんだなどで接続したりすることも考えられるが、リードフレーム１の製造コストや大量生産の面で不利である。
【０００８】
また、例えばリードフレームの裏面側からダボ加工（ハーフスタンピング）により突起を形成し、ワイヤボンディングを行なうことも考えられるが、ダボ加工で突起を形成するだけでは、突起の裏面側の凹部に空隙ができるため、ボンディングワイヤ接続時に超音波エネルギーが減衰され、ボンディングワイヤとリードフレームの接続強度が十分に得られない恐れがある。
【０００９】
従って、はんだリフロー工程の熱負荷により、樹脂とリードフレームの熱膨張係数差に起因した界面はく離によって、ボンディングワイヤとリードフレームの接続部に過度な応力が加わり、ボンディングワイヤの断線やはく離を引き起こしてしまうことが懸念される。
【００１０】
本発明の目的は、リードフレーム上にボンディングワイヤを接続した構造を有する半導体装置において、ボンディングワイヤとリードフレームの接続強度を向上させ、さらに、樹脂とリードフレームの界面はく離に起因したボンディングワイヤの断線やはく離を未然に防止できる、信頼度の高い半導体装置を簡単な加工で安価に提供することにある。
【００１１】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１２】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１３】
本発明の半導体装置は、
ダイパッド部および前記ダイパッド部の近傍に配置された第１リードを有するリードフレームと、
前記ダイパッド部上に搭載された半導体チップと、
前記半導体チップの表面に形成された電極と前記第１リードとを電気的に接続するボンディングワイヤと、
前記半導体チップ、前記リードフレーム、前記第１リードおよび前記ボンディングワイヤを封止する樹脂と、
を有する半導体装置において、
前記第１リードと前記ボンディングワイヤとの接続面において、前記第１リードの上面に、前記ボンディングワイヤのボンディング部となる突起が設けられ、前記突起の裏側の一部に凹部が形成され、
前記第１リードの前記凹部内であって前記ボンディング部の真下に位置し、前記突起の裏面から前記第１リードの裏面と同じ高さにまで達する、前記第１リードの一部から成る支柱がダボ加工により形成されているものである。
【発明の効果】
【００１４】
本願において開示される発明のうち、代表的なものの一実施の形態によって得られる効果を簡単に説明すれば以下のとおりである。
【００１５】
リードフレーム上に形成した突起の裏側凹部に支柱を設けることで、ボンディングワイヤ接続時の超音波の減衰を防ぐことができ、ボンディングワイヤとリードフレームを強固に接続することが可能となる。
【００１６】
また、リードフレームとボンディングワイヤ接続部周辺に連続的な突起を設けることで、はんだリフロー工程の熱負荷による樹脂とリードフレームの界面はく離およびそれに起因したボンディングワイヤの断線を未然に防ぐことができる。
【００１７】
さらにまた、ボンディング部の突起はリードフレームをプレスすることで形成されるので、簡単な加工で安価に形成することができる。
【図面の簡単な説明】
【００１８】
【図１】従来の半導体装置の内部構造を示す側面図である。
【図２】図３のＡ−Ａ線に沿った断面図である。
【図３】本発明の実施の形態１である半導体装置の内部構造を示す平面図である。
【図４】本発明の実施の形態１である半導体装置の上面からの外観を示す平面図である。
【図５】本発明の実施の形態１である半導体装置の下面からの外観を示す平面図である。
【図６】本発明の半導体装置に組み込まれる半導体チップの外観を示す側面図である。
【図７】図８のＢ−Ｂ線に沿った断面図である。
【図８】本発明の実施の形態２である半導体装置の内部構造を示す平面図である。
【図９】本発明の実施の形態２である半導体装置の上面からの外観を示す平面図である。
【図１０】本発明の実施の形態２である半導体装置の下面からの外観を示す平面図である。
【図１１】図１２のＣ−Ｃ線に沿った断面図である。
【図１２】本発明の実施の形態３である半導体装置の内部構造を示す平面図である。
【図１３】本発明の実施の形態３である半導体装置の上面からの外観を示す平面図である。
【図１４】本発明の実施の形態３である半導体装置の下面からの外観を示す平面図である。
【図１５】図１５のＥ−Ｅ線に沿った断面図である。
【図１６】本発明の実施の形態４である半導体装置の内部構造を示す平面図である。
【図１７】本発明の実施の形態４である半導体装置の上面からの外観を示す平面図である。
【図１８】本発明の実施の形態４である半導体装置の下面からの外観を示す平面図である。
【図１９】本発明の実施の形態４である半導体装置の製造方法を示す断面図である。
【発明を実施するための形態】
【００１９】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
【００２０】
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。
【００２１】
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。また、実施の形態等において構成要素等について、「Ａからなる」、「Ａよりなる」と言うときは、特にその要素のみである旨明示した場合等を除き、それ以外の要素を排除するものでないことは言うまでもない。
【００２２】
同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００２３】
また、材料等について言及するときは、特にそうでない旨明記したとき、または、原理的または状況的にそうでないときを除き、特定した材料は主要な材料であって、副次的要素、添加物、付加要素等を排除するものではない。たとえば、シリコン部材は特に明示した場合等を除き、純粋なシリコンの場合だけでなく、添加不純物、シリコンを主要な要素とする２元、３元等の合金（たとえばＳｉＧｅ）等を含むものとする。
【００２４】
また、以下の実施の形態を説明するための全図において同一機能を有するものは原則として同一の符号を付し、その繰り返しの説明は省略する。
【００２５】
また、以下の実施の形態で用いる図面においては、平面図であっても図面を見易くするために部分的にハッチングを付す場合がある。
【００２６】
（実施の形態１）
本実施の形態はパワーＭＯＳＦＥＴのパッケージの製造に適用したものであり、図２〜図６を用いて説明する。
【００２７】
図２は、図３のＡ−Ａ線に沿った断面図であり、本実施の形態の半導体装置９の内部構造を示している。図３は図２の半導体装置９の内部構造を示す平面図であり、樹脂６の外形を二点鎖線で示している。また、図４および図５は、本実施の形態における半導体装置９の外観形状である。図４は半導体装置９の上面平面図であり、図５は半導体装置９の下面平面図である。
【００２８】
本実施の形態は、本発明を縦型パワートランジスタに適用した例である。すなわち、ドレイン電極Ｄ、ソース電極Ｓ、ゲート電極Ｇを有する電界効果トランジスタを組み込んだ半導体チップ２が半導体装置９に組み込まれている。
【００２９】
半導体チップ２は、例えば縦型パワーＭＯＳＦＥＴが形成され、図６に示すように下面（裏面）にはドレイン電極１１を有し、上面（主面）にはソース電極１２とゲート電極１３を有している。半導体チップ２は、図２に示すように、ドレインリードを兼ねたダイパッド１９に搭載されている。
【００３０】
このとき、ダイパッド１９に半導体チップ２のドレイン電極１１を接続する接着材（図示しない）は、例えばはんだもしくは導電性の接着材を使用することができる。
【００３１】
ソース電極１２とゲート電極１３は、ボンディングワイヤ４および３により、それぞれ、ソースリード１４とゲートリード１５に接続される。このとき、比較的大電流が流れるソース側のボンディングワイヤ４には、例えばＡｌワイヤを使用する。ただし、ボンディングワイヤ４は、半導体装置９に流れる電流値によって材料や断面積を変えてもよく、Ａｌワイヤの代わりに例えばＡｕワイヤやＣｕワイヤまたはＡｌリボンを使用しても良い。
【００３２】
一方、比較的少ない電流が流れるゲート側のボンディングワイヤ３には、例えばＡｕワイヤを使用する。もちろん、Ａｕワイヤの代わりにＡｌワイヤやＣｕワイヤまたはＡｌリボンを使用しても良い。
【００３３】
これらを樹脂６により、半導体チップ２を搭載したダイパッド１９やソースリード１４およびゲートリード１５の一部を露出させて封止することにより半導体装置９を構成する。
【００３４】
このとき、比較的大電流が流れるソースリード１４上には突起７が設けられている。この突起７は、例えばダボ加工によって形成され、例えばプレス機によってソースリード１４の裏面側からハーフスタンピングで形成される。
【００３５】
この突起７を設けることで、アンカー（ロック）効果により、樹脂６とソースリード１４の密着性を向上させ、半導体装置９を基板に実装する際のはんだリフロー工程における熱負荷によって、樹脂６とソースリード１４がはく離することを抑制している。
【００３６】
ここで、突起７を形成する工程において、突起７の裏側の凹部２０には支柱１６が形成される。この支柱１６は、本発明が解決しようする課題であるボンディングワイヤ４とソースリード１４を接続する際の超音波減衰を防止するためのものである。つまり、ダボ加工によりソースリード１４に突起７を設けると、突起７の裏側に凹部２０が形成されるが、凹部２０に支柱１６が無い場合、例えば超音波でボンディングワイヤ４をソースリード１４に接続する際に、凹部２０には支えが無いため突起７が振動し、超音波のエネルギーが減衰して、ボンディングワイヤ４とソースリード１４の接続強度が低下してしまう問題がある。そこで、突起７の裏側の凹部２０に支柱１６を形成することで、超音波エネルギーの減衰を抑制し、ボンディングワイヤ４とソースリード１４を強固に接続することが可能となる。
【００３７】
これにより、ボンディングワイヤ４とソースリード１４の接続強度が大きく向上し、半導体装置９を基板に実装する際のはんだリフロー工程における熱負荷によって、樹脂６とソースリード１４の熱膨張係数差に起因した界面はく離によって引き起こされるボンディングワイヤ４の断線やはく離を未然に防止し、ボンディングワイヤ４とソースリード１４の接続強度を低下させずに、信頼度の高い半導体装置９の提供が可能となる。また、本実施の形態における突起７および支柱１６はプレス機によって容易に形成できるため、安価な原材料費及び加工費で形成することができる。
【００３８】
また、突起７および支柱１６は、ソースリード１４に接続されるボンディングワイヤ４の本数に合わせて複数設けても良く、それぞれ独立したものでも良い。さらに、１つの突起７および支柱１６に、複数のボンディングワイヤ４を接続しても良い。
【００３９】
さらに、突起７および支柱１６は、ゲートリード１５にも形成しても良く、この場合も、ボンディングワイヤ３とゲートリード１５の接続強度を向上させることが可能である。
【００４０】
（実施の形態２）
本実施の形態はパワーＭＯＳＦＥＴのパッケージの製造に適用したものであり、図７〜図１０を用いて説明する。
【００４１】
図７は、図８のＢ−Ｂ線に沿った断面図であり、本実施の形態の半導体装置９の内部構造を示している。図８は図７の半導体装置９の内部構造を示す平面図であり、樹脂６の外形を二点鎖線で示している。また、図９および図１０は、本実施の形態における半導体装置９の外観形状である。図９は半導体装置９の上面平面図であり、図１０は半導体装置９の下面平面図である。
【００４２】
図７に示すように、本実施の形態の半導体装置９は、実施の形態１における半導体装置９において、突起７のボンディング部周辺に、ボンディング部を取り囲むように連続的に段差１７を設けたものである。
【００４３】
本実施の形態の半導体装置９では、ソースリード１４のボンディングワイヤ４との接続部である突起７の周辺に連続的に段差１７が形成されている。この突起７および段差１７は、例えばダボ加工によって形成され、例えばプレス機によってソースリード１４の裏面側からハーフスタンピングで形成される。
【００４４】
この段差１７は、本発明が解決しようとする課題である樹脂６とソースリード１４の界面はく離を防止するためのものである。つまり、ソースリード１４上の突起７に接続されたボンディングワイヤ４の周辺を取り囲むように連続的に段差１７を設けることで、アンカー（ロック）効果により樹脂６とソースリード１４の密着性をより大きく向上させ、樹脂６とソースリード１４の界面はく離を防止することができる。特に、段差１７は、ボンディングワイヤ４とソースリード１４の接続部であるボンディング部の周辺を取り囲むように連続的に設けられているため、あらゆる方向から負荷される機械的ストレスに対して、ボンディング部を保護することが可能となる。すなわち、半導体装置９を基板に実装する際のはんだリフロー工程における熱負荷によって、樹脂６とソースリード１４の熱膨張係数差に起因した界面はく離によって引き起こされるボンディングワイヤ４の断線およびはく離を未然に防ぐことが可能となる。
【００４５】
さらに、実施の形態１と同様、突起７の裏側の凹部２０に支柱１６を形成しているため、ボンディングワイヤ４をソースリード１４に接続する際に、超音波のエネルギーが減衰することを防ぐことができる。また、本実施の形態における突起７、支柱１６および段差１７はプレス機によって容易に形成できるため、安価な原材料費及び加工費で形成することができる。
【００４６】
これにより、ボンディングワイヤ４とソースリード１４の接続信頼性が大きく向上し、信頼度の高い半導体装置９の提供が可能となる。
【００４７】
（実施の形態３）
本実施の形態はパワーＭＯＳＦＥＴのパッケージの製造に適用したものであり、図１１〜図１４を用いて説明する。
【００４８】
図１１は、図１２のＣ−Ｃ線に沿った断面図であり、本実施の形態の半導体装置９の内部構造を示している。図１２は図１１の半導体装置９の内部構造を示す平面図であり、樹脂６の外形を二点鎖線で示している。また、図１３および図１４は、本実施の形態における半導体装置９の外観形状である。図１３は半導体装置９の上面平面図であり、図１４は半導体装置９の下面平面図である。
【００４９】
本実施の形態の半導体装置９は、実施の形態１における半導体装置９において、突起７および支柱１６に代わり、ボンディング部周辺にボンディング部を取り囲むように連続的な周辺突起１８を設けたものである。
【００５０】
本実施の形態の半導体装置９では、ソースリード１４のボンディングワイヤ４との接続部周辺に連続的に周辺突起１８が形成されている。この周辺突起１８は、例えばダボ加工によって形成され、例えばプレス機によってソースリード１４の裏面側からハーフスタンピングで形成される。
【００５１】
この周辺突起１８は、本発明が解決しようとする課題である樹脂６とソースリード１４の界面はく離を防止するためのものである。つまり、ソースリード１４上に接続されたボンディングワイヤ４の周辺を取り囲むように連続的に周辺突起１８を設けることで、アンカー（ロック）効果により樹脂６とソースリード１４の密着性を大きく向上させ、樹脂６とソースリード１４の界面はく離を防止するものである。特に、周辺突起１８は、ボンディングワイヤ４とソースリード１４の接続部であるボンディング部の周辺を取り囲むように連続的に設けられているため、あらゆる方向から負荷される機械的ストレスに対して、ボンディング部を保護することが可能となる。すなわち、半導体装置９を基板に実装する際のはんだリフロー工程における熱負荷によって、樹脂６とソースリード１４の熱膨張係数差に起因した界面はく離によって引き起こされるボンディングワイヤ４の断線およびはく離を未然に防ぐことが可能となる。また、本実施の形態における周辺突起１８はプレス機によって容易に形成できるため、安価な原材料費及び加工費で形成することができる。
【００５２】
これにより、ボンディングワイヤ４とソースリード１４の接続信頼性が大きく向上し、信頼度の高い半導体装置９の提供が可能となる。
【００５３】
（実施の形態４）
本実施の形態はパワーＭＯＳＦＥＴのパッケージの製造に適用したものであり、図１５〜図１９を用いて説明する。
【００５４】
図１５は、図１６のＥ−Ｅ線に沿った断面図であり、本実施の形態の半導体装置９の内部構造を示している。図１６は図１５の半導体装置９の内部構造を示す平面図であり、樹脂６の外形を二点鎖線で示している。また、図１７および図１８は、本実施の形態における半導体装置９の外観形状である。図１７は半導体装置９の上面平面図であり、図１８は半導体装置９の下面平面図である。図１９は、製造工程中の本実施の形態の半導体装置９を示す断面図である。
【００５５】
本実施の形態における半導体装置９は、実施の形態１における半導体装置９において、突起７の裏面に支柱１６を設けずに、凹部２０のみを形成したものである。
【００５６】
本実施の形態の半導体装置９では、ソースリード１４のボンディングワイヤ４との接続部に突起７が形成されている。この突起７およびソースリード１４裏面の凹部２０は、例えばダボ加工によって形成され、例えばプレス機によってソースリード１４の裏面側からハーフスタンピングで形成される。
【００５７】
この突起７を設けることで、アンカー効果により、樹脂６とソースリード１４の密着性を向上させ、半導体装置９を基板に実装する際のはんだリフロー工程における熱負荷によって、樹脂６とソースリード１４がはく離することを抑制することができる。
【００５８】
このとき、突起７の裏側の凹部２０には、実施の形態１における支柱１６が形成されていない。本実施の形態では、本発明が解決しようする課題であるボンディングワイヤ４とソースリード１４を接続する際の超音波減衰を防止するために、図１９に示すように、樹脂６で半導体装置９を封止する前の工程の、ボンディングワイヤ４をソースリード１４に接続する工程において、半導体装置９を設置する台として、あらかじめ凹部２０の底面に達する突起２１を備えた台２２を使用する。
【００５９】
これにより、例えばボンディングワイヤ４をソースリード１４に接続する際に、キャピラリー２３の先端から超音波をボンディングワイヤ４に加えても、凹部２０の下部に支えとなる突起２１があるため、突起７が振動して超音波のエネルギーが減衰することによって起こるボンディングワイヤ４とソースリード１４との間の接続強度の低下を防ぐことができる。
【００６０】
すなわち、実施の形態１における支柱１６の代わりとなる突起２１を備えた台２２を使用することで、突起２１が突起７の支えとなり、超音波エネルギーの減衰を抑制し、ボンディングワイヤ４とソースリード１４を強固に接続することが可能となる。また、本実施の形態における突起７および凹部２０はプレス機によって容易に形成できるため、安価な原材料費及び加工費で形成することができる。
【００６１】
これにより、ボンディングワイヤ４とソースリード１４の接続信頼性が大きく向上し、信頼度の高い半導体装置９の提供が可能となる。
【００６２】
なお、図１９におけるワイヤボンディングはボールボンディングによる接続を例として説明したが、キャピラリー２３を使用せず、ウェッジツールを使用したウェッジボンディングによってボンディングワイヤ４に超音波を加えてソースリード１４に接続してもよい。
【００６３】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【産業上の利用可能性】
【００６４】
本発明は、パワーＭＯＳＦＥＴ、ＩＧＢＴ、バイポーラパワートランジスター等、ワイヤボンディングによりリードフレームと電気的に接続した素子を樹脂封止する半導体装置の製造に適用に適用することができる。
【符号の説明】
【００６５】
１ リードフレーム
２ 半導体チップ
３ ボンディングワイヤ
４ ボンディングワイヤ
５ リード端子
６ 樹脂
７ 突起
７ａ 突起
８ 基板
９ 半導体装置
１１ ドレイン電極
１２ ソース電極
１３ ゲート電極
１４ ソースリード
１５ ゲートリード
１６ 支柱
１７ 段差
１８ 周辺突起
１９ ダイパッド
２０ 凹部
２１ 突起
２２ 台
２３ キャピラリー
Ｄ ドレイン電極
Ｓ ソース電極
Ｇ ゲート電極
【特許請求の範囲】
【請求項１】
ダイパッド部および前記ダイパッド部の近傍に配置された第１リードを有するリードフレームと、
前記ダイパッド部上に搭載された半導体チップと、
前記半導体チップの表面に形成された電極と前記第１リードとを電気的に接続するボンディングワイヤと、
前記半導体チップ、前記リードフレーム、前記第１リードおよび前記ボンディングワイヤを封止する樹脂と、
を有する半導体装置において、
前記第１リードと前記ボンディングワイヤとの接続面において、前記第１リードの上面に、前記ボンディングワイヤのボンディング部となる突起が設けられ、前記突起の裏側の一部に凹部が形成されていることを特徴とする半導体装置。
【請求項２】
前記突起および前記凹部は、ダボ加工により形成されていることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記第１リードの前記凹部内であって前記ボンディング部の真下に位置し、前記突起の裏面から前記第１リードの裏面と同じ高さにまで達する、前記第１リードの一部から成る支柱がダボ加工により形成されていることを特徴とする請求項１記載の半導体装置。
【請求項４】
前記突起の上面に、前記ボンディング部を取り囲むように、連続的または不連続的に段差がダボ加工により形成されていることを特徴とする請求項１記載の半導体装置。
【請求項５】
前記ボンディングワイヤは、Ａｌからなることを特徴とする請求項１記載の半導体装置。
【請求項６】
前記半導体チップは、はんだを介して前記ダイパッド部に接合されていることを特徴とする請求項１記載の半導体装置。
【請求項７】
前記半導体チップにはパワーＭＯＳＦＥＴが形成され、前記ダイパッド部は、前記パワーＭＯＳＦＥＴのソース電極を構成していることを特徴とする請求項１記載の半導体装置。
【請求項８】
前記ダイパッド部を有する前記リードフレームの裏側は一部露出されており、前記ダイパッド部および前記リードフレームが放熱板を兼用することを特徴とする請求項１記載の半導体装置。
【請求項９】
ダイパッド部および前記ダイパッド部の近傍に配置された第１リードを有するリードフレームと、
前記ダイパッド部上に搭載された半導体チップと、
前記半導体チップの表面に形成された電極と前記第１リードとを電気的に接続するボンディングワイヤと、
前記半導体チップ、前記リードフレーム、前記第１リードおよび前記ボンディングワイヤを封止する樹脂と、
を有する半導体装置において、
前記第１リードと前記ボンディングワイヤとの接続面において、前記リードフレームの上面に前記ボンディングワイヤのボンディング部を取り囲むように、連続的または不連続的に突起が設けられ、前記段差の裏側の一部に凹部が形成されていることを特徴とする半導体装置。
【請求項１０】
前記突起および前記凹部はダボ加工により形成されていることを特徴とする請求項９記載の半導体装置。
【請求項１１】
前記ボンディングワイヤは、Ａｌからなることを特徴とする請求項９記載の半導体装置。
【請求項１２】
前記半導体チップは、はんだを介して前記ダイパッド部に接合されていることを特徴とする請求項９記載の半導体装置。
【請求項１３】
前記半導体チップにはパワーＭＯＳＦＥＴが形成され、前記ダイパッド部は、前記パワーＭＯＳＦＥＴのソース電極を構成していることを特徴とする請求項９記載の半導体装置。
【請求項１４】
前記ダイパッド部を有する前記リードフレームの裏側は一部露出されており、前記リードフレームは放熱板を兼用することを特徴とする請求項９記載の半導体装置。
【請求項１】
ダイパッド部および前記ダイパッド部の近傍に配置された第１リードを有するリードフレームと、
前記ダイパッド部上に搭載された半導体チップと、
前記半導体チップの表面に形成された電極と前記第１リードとを電気的に接続するボンディングワイヤと、
前記半導体チップ、前記リードフレーム、前記第１リードおよび前記ボンディングワイヤを封止する樹脂と、
を有する半導体装置において、
前記第１リードと前記ボンディングワイヤとの接続面において、前記第１リードの上面に、前記ボンディングワイヤのボンディング部となる突起が設けられ、前記突起の裏側の一部に凹部が形成されていることを特徴とする半導体装置。
【請求項２】
前記突起および前記凹部は、ダボ加工により形成されていることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記第１リードの前記凹部内であって前記ボンディング部の真下に位置し、前記突起の裏面から前記第１リードの裏面と同じ高さにまで達する、前記第１リードの一部から成る支柱がダボ加工により形成されていることを特徴とする請求項１記載の半導体装置。
【請求項４】
前記突起の上面に、前記ボンディング部を取り囲むように、連続的または不連続的に段差がダボ加工により形成されていることを特徴とする請求項１記載の半導体装置。
【請求項５】
前記ボンディングワイヤは、Ａｌからなることを特徴とする請求項１記載の半導体装置。
【請求項６】
前記半導体チップは、はんだを介して前記ダイパッド部に接合されていることを特徴とする請求項１記載の半導体装置。
【請求項７】
前記半導体チップにはパワーＭＯＳＦＥＴが形成され、前記ダイパッド部は、前記パワーＭＯＳＦＥＴのソース電極を構成していることを特徴とする請求項１記載の半導体装置。
【請求項８】
前記ダイパッド部を有する前記リードフレームの裏側は一部露出されており、前記ダイパッド部および前記リードフレームが放熱板を兼用することを特徴とする請求項１記載の半導体装置。
【請求項９】
ダイパッド部および前記ダイパッド部の近傍に配置された第１リードを有するリードフレームと、
前記ダイパッド部上に搭載された半導体チップと、
前記半導体チップの表面に形成された電極と前記第１リードとを電気的に接続するボンディングワイヤと、
前記半導体チップ、前記リードフレーム、前記第１リードおよび前記ボンディングワイヤを封止する樹脂と、
を有する半導体装置において、
前記第１リードと前記ボンディングワイヤとの接続面において、前記リードフレームの上面に前記ボンディングワイヤのボンディング部を取り囲むように、連続的または不連続的に突起が設けられ、前記段差の裏側の一部に凹部が形成されていることを特徴とする半導体装置。
【請求項１０】
前記突起および前記凹部はダボ加工により形成されていることを特徴とする請求項９記載の半導体装置。
【請求項１１】
前記ボンディングワイヤは、Ａｌからなることを特徴とする請求項９記載の半導体装置。
【請求項１２】
前記半導体チップは、はんだを介して前記ダイパッド部に接合されていることを特徴とする請求項９記載の半導体装置。
【請求項１３】
前記半導体チップにはパワーＭＯＳＦＥＴが形成され、前記ダイパッド部は、前記パワーＭＯＳＦＥＴのソース電極を構成していることを特徴とする請求項９記載の半導体装置。
【請求項１４】
前記ダイパッド部を有する前記リードフレームの裏側は一部露出されており、前記リードフレームは放熱板を兼用することを特徴とする請求項９記載の半導体装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【公開番号】特開２０１０−１７１１８１（Ｐ２０１０−１７１１８１Ａ）
【公開日】平成２２年８月５日（２０１０．８．５）
【国際特許分類】
【出願番号】特願２００９−１１９３８（Ｐ２００９−１１９３８）
【出願日】平成２１年１月２２日（２００９．１．２２）
【出願人】（５０３１２１１０３）株式会社ルネサステクノロジ (4,790)
【Ｆターム（参考）】
【公開日】平成２２年８月５日（２０１０．８．５）
【国際特許分類】
【出願日】平成２１年１月２２日（２００９．１．２２）
【出願人】（５０３１２１１０３）株式会社ルネサステクノロジ (4,790)
【Ｆターム（参考）】
[ Back to top ]