半導体集積回路装置およびその動作方法
【課題】レプリカ・ビット線を使用したメモリの記憶容量が大容量化しても、センスアンプイネーブル信号の生成タイミングの変動を軽減する。
【解決手段】半導体集積回路装置は、複数のワード線wl[0]〜、複数のビット線bt[0]、bb[0]〜、複数の通常・メモリセルMEMCELL、アクセス制御回路WD、CTRL、複数のセンスアンプSA、第1と第2のレプリカ・ビット線rplbt[0]、[1]、第1と第2のレプリカ・メモリセルRPLCELL、第1と第2の論理回路INV0、1とを具備する。第1および第2のレプリカ・ビット線に第1および第2のレプリカ・メモリセルがそれぞれ接続され、第1および第2のレプリカ・ビット線rplbt[0]、[1]に第1および第2の論理回路INV0、1の入力がそれぞれ接続され、第2の論理回路の出力からセンスアンプイネーブル信号saeが生成され、この信号saeが複数のセンスアンプSAに供給される。
【解決手段】半導体集積回路装置は、複数のワード線wl[0]〜、複数のビット線bt[0]、bb[0]〜、複数の通常・メモリセルMEMCELL、アクセス制御回路WD、CTRL、複数のセンスアンプSA、第1と第2のレプリカ・ビット線rplbt[0]、[1]、第1と第2のレプリカ・メモリセルRPLCELL、第1と第2の論理回路INV0、1とを具備する。第1および第2のレプリカ・ビット線に第1および第2のレプリカ・メモリセルがそれぞれ接続され、第1および第2のレプリカ・ビット線rplbt[0]、[1]に第1および第2の論理回路INV0、1の入力がそれぞれ接続され、第2の論理回路の出力からセンスアンプイネーブル信号saeが生成され、この信号saeが複数のセンスアンプSAに供給される。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体集積回路装置およびその動作方法に関するもので、特にレプリカ・ビット線(RBL)を使用した内蔵半導体メモリの記憶容量が大容量化しても、センスアンプイネーブル信号の生成タイミングの変動を軽減するのに有益な技術に関する。
【背景技術】
【0002】
半導体集積回路装置に内蔵されるSRAM(スティック・ランダム・アクセスメモリ)を高速、低消費電力の読み出しとするために、微小振幅ビット線(BL)とクロックドセンスアンプが使用される。しかしながら、高速で確実な動作とするために、センスアンプイネーブル(SAE)信号は微小振幅ビット線(BL)でのグローバルかつローカルなプロセス、電圧および温度(PVT)の遅延変動を追跡しなければならない。もしも差動ビット線信号がセンスアンプオフセットを超過する以前にセンスアンプイネーブル(SAE)信号が活性化されると、センスアンプ出力で読み出し誤りが生じてしまう。逆に、センスアンプイネーブル(SAE)信号の活性化が遅れすぎると、アクセス時間と消費電力とが不必要に増加する。
【0003】
下記非特許文献1には、グローバル(PVT)スキューに関してレプリカ・ビット線(RBL)は単純なバッファチェインよりもビット線(BL)の遅延を良好に追跡するので、SRAMにおいてレプリカ・ビット線(RBL)を使用してセンスアンプイネーブル(SAE)信号のセルフ・タイミングを設定することが記載されている。このSRAMは、ワードデコーダーとセンスアンプとの間にレプリカ・ワード線(RWL)とレプリカ・メモリセルとレプリカ・ビット線(RBL)とダミー・メモリセルとインバータとが配置されている。読み出し動作でクロック信号に応答してワードデコーダーから生成されるレプリカ・ワード線(RWL)がアサートされ、複数のレプリカ・メモリセルがオンとなって負荷のダミー・メモリセルが接続されたレプリカ・ビット線(RBL)を放電する。フル振幅レプリカ・ビット線(RBL)信号がインバータによって反転されてバッファされることによって生成されるセンスアンプイネーブル(SAE)信号が、センスアンプに供給される。ビット線振幅の制限と電力節約のためのワード線の非活性化に、レプリカ・ビット線(RBL)信号が同様に使用される。グローバルなPVT変動によって同一の半導体ダイのメモリセルの読み出し電流の変動が相関するものとなり、レプリカ・ビット線(RBL)の遅延とビット線(BL)の遅延との良好な追跡が可能となるものである。
【0004】
【非特許文献1】Umut Arslan et al, “Variation−Tolerant SRAM Sense−Amplifier Timing Using”Configurable Replica Bitlines, IEEE 2008 Custom Integrated Circuits Conference (CICC) 21−24 Sept, 2008, PP.415〜418.
【発明の開示】
【発明が解決しようとする課題】
【0005】
本発明者等は本発明に先立って多数の知的財産権(IP)コアと多数のIPコアに対応する多種のメモリとを内蔵するシステムオンチップ(SoC)と呼ばれるシステムLSIの研究・開発に従事した。
【0006】
半導体製造プロセスの微細化によってメモリセルのセルサイズが縮小され、より大容量のメモリをSoCに内蔵することが可能となっている。その一方では、プロセスの微細化によって、半導体製造プロセスでのローカル遅延変動が増加している。このような半導体製造プロセスのローカル遅延変動による内蔵SRAMのビット線(BL)の遅延の追跡のためには、上記非特許文献1に記載されたレプリカ・ビット線(RBL)を使用するセンスアンプイネーブル(SAE)信号のセルフ・タイミング設定は、有効な技術である。
【0007】
図1は、本発明に先立って上記非特許文献1に記載の技術に基づいて本発明者等によって検討されたレプリカ・ビット線(RBL)を使用するSRAMの構成を示す図である。
【0008】
図1に示したSRAMは、ワードドライバ(WD)と、デコード制御回路(CTRL)と、レプリカ・ワード線(rplwl)と、複数個(j個、j>1)のレプリカ・メモリセル(RPLCELL)と、レプリカ・ビット線(rplbt)と、複数個(k個、k>1)のダミー・メモリセル(DMYCELL)と、プリチャージトランジスタ(PCH)と、インバータ(INV)と、バッファ(BUF)とを含んでいる。更に、図1に示したSRAMは、複数(n+1>1)のワード線(wl[0]〜[n])と、複数(m+1>1)のビット線・反転ビット線対(bt[0]、bb[0]〜bt[m]、bb[m])と、複数個((n+1)×(m+1))のSRAM・メモリセル(MEMCELL)と、複数個(m+1>1)のセンスアンプ(SA)を含んでいる。
【0009】
デコード制御回路CTRLにはクロックCLKとアドレス信号[0]〜[h]とが供給されることによって、デコード制御回路CTRLからワードドライバWDにデコーダ信号dec[0]〜[i]が供給され、デコード制御回路CTRLからプリチャージトランジスタPCHと複数個(j個)のレプリカ・メモリセルRPLCELLにレプリカ・ワード線信号rplwlが供給される。プリチャージトランジスタPCHとしてのPチャンネルMOSトランジスタP0のソースは電源電圧VDDに接続される一方、トランジスタP0のドレインはレプリカ・ビット線rplbtに接続されている。このレプリカ・ビット線rplbtは、複数個(k個>1)のダミー・メモリセルDMYCELLと複数個(j個>1)のレプリカ・メモリセルRPLCELLとインバータINVの入力端子に接続される。インバータINVの出力端子から生成される反転レプリカ・ビット線rplbtnはデコード制御回路CTRLとバッファBUFの入力端子とに供給され、バッファBUFの出力端子からセンスアンプイネーブル信号saeが生成され、複数個(m+1>1)のセンスアンプSAに供給される。複数(m+1>1)のビット線・反転ビット線対bt[0]、bb[0]〜bt[m]、bb[m]からのSRAMセル読み出し信号が複数個のセンスアンプSAの差動入力端子に供給されることによって、複数個のセンスアンプSAの出力端子から読み出しデータq[0]〜[m]が生成される。
【0010】
図2は、図1に示すSRAMの動作を説明するための図1に示すSRAMの各部の波形図である。
【0011】
図2に示すように、クロック信号CLKの立ち上がりに同期して変化するアドレス信号[0]〜[h]に応答してデコーダ信号dec[0]〜[i]の選択された1つの信号が立ち下る。wl[0]〜[n]のワードラインのうちでアドレス信号に対応する一本のワードラインが選択されて立ち上がる。立ち上がった選択ワードラインが接続されている複数ビット(m+1)のメモリセルの記憶保持状態に応答して複数(m+1>1)のビット線・反転ビット線対bt[0]、bb[0]〜bt[m]、bb[m]の各ビット線・反転ビット線対の一方のビット線の電荷が引き抜かれ始める。尚、レプリカ・ワード線rplwlがローレベルの間には、レプリカ・ビット線rplbtはプリチャージトランジスタPCHであるPチャンネルMOSトランジスタP0によってハイレベルである電源電圧VDDにプリチャージされている。
【0012】
一方、クロック信号CLKの立ち上がりに応答して、レプリカ・ワード線rplwlの電位がハイレベルに立ち上る。複数個(j個)のレプリカ・メモリセルRPLCELLの内部では、PチャンネルMOSトランジスタP11とNチャンネルMOSトランジスタN11とによって構成されたCMOSインバータの入力端子にはハイレベルの電源電圧VDDが供給されているので、このCMOSインバータの出力端子は接地電位GNDに維持されている。レプリカ・ワード線rplwlの電位がハイレベルに立ち上ることによって、複数個(j個)のレプリカ・メモリセルRPLCELLの内部の転送トランジスタとしてのNチャンネルMOSトランジスタN12がオンとなるので、レプリカ・ビット線rplbtのプリチャージ電荷は複数個(j個)のレプリカ・メモリセルRPLCELLの内部の複数個(j個)の転送トランジスタN12を介して接地電位GNDに放電されるようになる。この放電によってレプリカ・ビット線rplbtの電位がインバータINVの論理しきい値より低いレベルに低下すると、インバータINVの出力はハイレベルとなり反転レプリカ・ビット線rplbtnの電位が立ち上がる。反転レプリカ・ビット線rplbtn の信号はバッファBUFの入力端子に供給され、バッファBUFの出力端子から生成されるセンスアンプイネーブル信号saeが複数個(m+1>1)のセンスアンプSAに供給される。センスアンプイネーブル信号saeの立ち上がりのタイミングの複数(m+1>1)のビット線・反転ビット線対(bt[0]、bb[0]〜bt[m]、bb[m])の電位差ΔVが複数個(m+1>1)のセンスアンプSAによって増幅されて読み出しデータq[0]〜[m]が出力されるものとなる。このビット線・反転ビット線対の電位差ΔVがセンスアンプSAの入力電位差のオフセット分より小さいと、データの読み出しに失敗する。ワードラインwl[0]〜[n]のいずれかの選択ワードラインの電位が立ち上がり複数(m+1>1)のビット線・反転ビット線の電位差ΔVがセンスアンプSAの入力電位差のオフセット分よりも大きくなるタイミングと、レプリカ・ワード線rplwlが立ち上がりレプリカ・ビット線rplblが立ち下がりセンスアンプイネーブル信号saeが立ち上がるタイミングとが略同時となるようにタイミングの調整が実行される。センスアンプイネーブル信号saeの電位の立ち上がりタイミングの調整は、レプリカ・ビット線rplbtに接続されるレプリカ・メモリセルRPLCELLの個数(j個)の調整により実行可能となる。すなわち、レプリカ・メモリセルRPLCELLの個数(j個)の増減によって、レプリカ・ビット線rplbtのプリチャージ電荷の接地電位GNDへの放電速度が増減されて、センスアンプイネーブル信号saeの電位の立ち上がりタイミングの調整が可能となる。
【0013】
以上のようにして、上記非特許文献1に記載されたレプリカ・ビット線(RBL)を使用するセンスアンプイネーブル信号のセルフ・タイミングの設定技術を採用することによって、半導体製造プロセスのローカル遅延変動による内蔵SRAMのビット線(BL)の遅延追跡を実現することが可能である。
【0014】
しかし、図1および図2に説明した上記非特許文献1に記載の技術に基づいて本発明に先立って本発明者等によって検討されたレプリカ・ビット線を使用するSRAMでのセンスアンプイネーブル信号のセルフ・タイミングの設定技術は、下記のような問題を有することが明らかとなった。
【0015】
それは、SoCに内蔵される内蔵メモリの記憶容量の大容量化によるワード数の増加によってレプリカ・ビット線rplbtの遅延が大きくなる場合に、問題が発生するものである。すなわち、記憶容量の大容量化によるワード数の増加によってレプリカ・ビット線rplbtの遅延が大きくなると、レプリカ・ビット線rplbtのプリチャージ電荷を接地電位GNDへ放電する複数(j個)のレプリカ・メモリセルRPLCELLのローカル変動によるセル電流の変動によってレプリカ・ビット線rplbtの遅延変動が増大する。また更に、記憶容量の大容量化によって、レプリカ・ビット線rplbtの信号が供給されるインバータINVの論理しきい値のローカル変動が増大する。その結果、レプリカ・ビット線rplbtの遅延変動とインバータINVの論理しきい値のローカル変動によって、センスアンプイネーブル信号saeの生成タイミング(立ち上がりタイミング)の変動が増大すると言う問題が明らかとされた。この変動は、センスアンプSAの出力端子でのデータの読み出しの失敗の原因となる。
【0016】
図17は、図1および図2に説明した本発明に先立って本発明者等によって検討されたレプリカ・ビット線を使用するSRAMのレプリカ・ビット線rplbtの遅延変動とインバータINVの論理しきい値のローカル変動とによるセンスアンプイネーブル信号saeの生成タイミング(立ち上がりタイミング)の変動の様子を示す図である。
【0017】
図17の例では、SRAMのワード線(wl[0]〜[n])の本数は1024本であり、レプリカ・ビット線rplbtの信号はt_saeの経過時間で略1ボルトの振幅変化を生じる。このレプリカ・ビット線rplbtの振幅変化でも、レプリカ・ビット線rplbtの遅延が小さく高速振幅変化特性rplbt_ftとなる場合と、レプリカ・ビット線rplbtの遅延が大きく低速振幅変化特性rplbt_slとなる場合とがある。一方、レプリカ・ビット線rplbtの信号が供給されるインバータINVの論理しきい値が高論理しきい値電圧VLth_highとなる場合と、低論理しきい値電圧VLth_lowとなる場合とがある。従って、高速振幅変化特性rplbt_ftと高論理しきい値電圧VLth_highとのクロスオーバーによって、センスアンプイネーブル信号saeの小さな遅延sae_ftの生成タイミングが決定される。また、低速振幅変化特性rplbt_slと低速振幅変化特性rplbt_slとのクロスオーバーによって、センスアンプイネーブル信号saeの大きな遅延sae_slの生成タイミングが決定される。その結果、センスアンプイネーブル信号saeの生成タイミングの変動幅Δt_saeは、全体の8%と大きなものとなることが判明した。
【0018】
本発明は、以上のような本発明に先立った本発明者等の検討の結果、なされたものである。
【0019】
従って、本発明の目的とするところは、半導体集積回路装置に内蔵されてレプリカ・ビット線(RBL)を使用した半導体メモリの記憶容量が大容量化しても、センスアンプイネーブル信号の生成タイミングの変動を軽減することにある。
【0020】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【0021】
本願において開示される発明のうちの代表的なものについて簡単に説明すれば下記のとおりである。
【0022】
すなわち、本発明の代表的な発明の代表的な実施の形態による半導体集積回路装置は、複数のワード線(wl[0]〜wl[n])と、複数のビット線(bt[0]、bb[0]〜bt[m]、bb[m])と、複数の通常・メモリセル(MEMCELL)と、アクセス制御回路(WD、CTRL)と、複数のセンスアンプ(SA)と、第1のレプリカ・ビット線(rplbt[0])と、第2のレプリカ・ビット線(rplbt[1])と、第1のレプリカ・メモリセル(RPLCELL])と、第2のレプリカ・メモリセル(RPLCELL)と、第1の論理回路(INV0)と、第2の論理回路(INV1)とを具備する。
【0023】
前記第1のレプリカ・ビット線に前記第1レプリカ・メモリセルが接続され、前記第2のレプリカ・ビット線に前記第2のレプリカ・メモリセルが接続されている。前記第1のレプリカ・ビット線に前記第1の論理回路の入力端子が接続され、前記第1の論理回路の出力端子は前記第2のレプリカ・ビット線に接続されている。前記第2のレプリカ・ビット線に前記第2の論理回路の入力端子が接続され、前記第2の論理回路の出力端子からセンスアンプイネーブル信号(sae)が生成される(図3参照)。
【0024】
前記センスアンプイネーブル信号(sae)が前記複数のセンスアンプ(SA)に供給されることによって、前記複数のビット線の複数の読み出し信号が前記複数のセンスアンプにより増幅され、前記複数のセンスアンプの複数の出力端子から複数の読み出しデータ(q[0]〜q[m])が生成されることを特徴とする(図4参照)。
【発明の効果】
【0025】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。すなわち、レプリカ・ビット線(RBL)を使用した半導体メモリの記憶容量が大容量化しても、センスアンプイネーブル信号の生成タイミングの変動を軽減することができる。
【発明を実施するための最良の形態】
【0026】
《代表的な実施の形態》
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。
【0027】
〔1〕本発明の代表的な実施の形態は、
行方向に略平行に配置された複数のワード線(wl[0]〜wl[n])と、
列方向に略平行に配置された複数のビット線(bt[0]、bb[0]〜bt[m]、bb[m])と、
前記複数のワード線と前記複数のビット線とに接続された複数の通常・メモリセル(MEMCELL)と、
アドレス信号(a[0]〜a[h])に応答して前記複数のワード線の任意の1つのワード線を選択することが可能なアクセス制御回路(WD、CTRL)と、
前記複数のビット線に接続された複数のセンスアンプ(SA)とを具備する半導体集積回路装置である。
【0028】
前記半導体集積回路装置は、第1のレプリカ・ビット線(rplbt[0])と、第2のレプリカ・ビット線(rplbt[1])と、第1のレプリカ・メモリセル(RPLCELL])と、第2のレプリカ・メモリセル(RPLCELL)と、第1の論理回路(INV0)と、第2の論理回路(INV1)とを更に具備する。
【0029】
前記第1のレプリカ・ビット線に前記第1レプリカ・メモリセルが接続されており、前記第2のレプリカ・ビット線に前記第2のレプリカ・メモリセルが接続されている。
【0030】
前記第1のレプリカ・ビット線に前記第1の論理回路の入力端子が接続されており、前記第1の論理回路の出力端子は前記第2のレプリカ・ビット線に接続されている。
【0031】
前記第2のレプリカ・ビット線に前記第2の論理回路の入力端子が接続されており、前記第2の論理回路の出力端子からセンスアンプイネーブル信号(sae)が生成される(図3参照)。
【0032】
前記センスアンプイネーブル信号(sae)が前記複数のセンスアンプ(SA)に供給されることによって、前記複数のビット線の複数の読み出し信号が前記複数のセンスアンプにより増幅され、前記複数のセンスアンプの複数の出力端子から複数の読み出しデータ(q[0]〜q[m])が生成されることを特徴とする(図4参照)。
【0033】
前記実施の形態によれば、レプリカ・ビット線は複数のレプリカ・ビット線に分割されているので、分割された各レプリカ・ビット線の遅延量が軽減される。分割された各レプリカ・ビット線の遅延量が軽減されることによって、分割された各レプリカ・ビット線の遅延変動が軽減される。従って、各レプリカ・ビット線の軽減された遅延変動と第1および第2の論理回路(INV0、INV1)の論理しきい値のローカル変動によるセンスアンプイネーブル信号(sae)の生成タイミングの変動が軽減されることができる(図18参照)。
【0034】
好適な実施の形態による半導体集積回路装置は、第1のプリチャージトランジスタ(PCH0)と第2のプリチャージトランジスタ(PCH1)とを更に具備する。
【0035】
前記第1のプリチャージトランジスタは前記第1のレプリカ・ビット線(rplbt[0])に接続されており、前記第2のプリチャージトランジスタは前記第2のレプリカ・ビット線(rplbt[1])に接続されている。
【0036】
前記センスアンプイネーブル信号に応答して前記複数のセンスアンプの前記複数の出力端子から複数の読み出しデータが生成される以前に、前記第1のプリチャージトランジスタと前記第2のプリチャージトランジスタとは前記第1のレプリカ・ビット線と前記第2のレプリカ・ビット線をそれぞれ所定のプリチャージ電位(VDD)に設定することを特徴とする(図4参照)。
【0037】
他の好適な実施の形態による半導体集積回路装置は、第1のダミー・メモリセル(DMYCELL)と第2のダミー・メモリセル(DMYCELL)とを更に具備する。
【0038】
前記第1のダミー・メモリセルは前記第1のレプリカ・ビット線(rplbt[0])に接続されており、前記第2のダミー・メモリセルは前記第2のレプリカ・ビット線(rplbt[1])に接続されていることを特徴とする(図3参照)。
【0039】
更に他の好適な実施の形態による半導体集積回路装置は、前記アクセス制御回路に含まれるワードドライバ(WD)は複数のCMOSワードドライバ…、(K−1、CMOS_Drv)、(K、CMOS_Drv)、(K+1、CMOS_Drv)、(K+2、CMOS_Drv)、…を含む。
【0040】
前記複数のCMOSワードドライバは前記列方向に配置され、前記複数のCMOSワードドライバのうちの互いに近接した2個のCMOSワードドライバ((K、CMOS_Drv)、(K+1、CMOS_Drv))はその間に中間領域(611、612、613、621、622)を含む。前記第1のプリチャージトランジスタ(PCH0)と前記第1の論理回路(INV0)とは、前記中間領域の内部に形成されていることを特徴とする(図5、図6参照)。
【0041】
より好適な実施の形態による半導体集積回路装置では、前記第1の論理回路(701)は第1のCMOS・メモリセル(INVCELL)によって形成されており、前記第1のプリチャージトランジスタ(702)は第2のCMOS・メモリセル(PCHCELL)によって形成されていることを特徴とする(図7、図8、図9参照)。
【0042】
更により好適な実施の形態による半導体集積回路装置では、前記第1の論理回路を形成する前記第1のCMOS・メモリセルと前記第1のプリチャージトランジスタを形成する前記第2のCMOS・メモリセルとは前記第1のレプリカ・ビット線(rplbt[0])に接続された前記第1のダミー・メモリセル(DMYCELL)と前記第2のレプリカ・ビット線(rplbt[1])に接続された前記第2のレプリカ・メモリセル(RPLCELL)との中間に形成されていることを特徴とする(図7参照)。
【0043】
具体的な一つの実施の形態による半導体集積回路(1)では、前記第1のレプリカ・ビット線(rplbt[0])に接続された前記第1のダミー・メモリセル(703)は第3のCMOS・メモリセル(DMYCELL)によって形成されており、前記第2のレプリカ・ビット線(rplbt[1])に接続された前記第2のダミー・メモリセル(703)は第4のCMOS・メモリセル(DMYCELL)によって形成されていることを特徴とする(図7、図10〜図14参照)。
【0044】
より具体的な一つの実施の形態は、前記複数の通常・メモリセル(MEMCELL)は、SRAM・メモリセルであることを特徴とする(図3照)。
【0045】
〔2〕本発明の別の観点の代表的な実施の形態による本発明の代表的な実施の形態は、
行方向に略平行に配置された複数のワード線(wl[0]〜wl[n])と、
列方向に略平行に配置された複数のビット線(bt[0]、bb[0]〜bt[m]、bb[m])と、
前記複数のワード線と前記複数のビット線とに接続された複数の通常・メモリセル(MEMCELL)と、
アドレス信号(a[0]〜a[h])に応答して前記複数のワード線の任意の1つのワード線を選択することが可能なアクセス制御回路(WD、CTRL)と、
前記複数のビット線に接続された複数のセンスアンプ(SA)とを具備する半導体集積回路装置の動作方法である。
【0046】
前記半導体集積回路装置は、第1のレプリカ・ビット線(rplbt[0])と、第2のレプリカ・ビット線(rplbt[1])と、第1のレプリカ・メモリセル(RPLCELL])と、第2のレプリカ・メモリセル(RPLCELL)と、第1の論理回路(INV0)と、第2の論理回路(INV1)とを更に具備する。
【0047】
前記第1のレプリカ・ビット線に前記第1レプリカ・メモリセルが接続されており、前記第2のレプリカ・ビット線に前記第2のレプリカ・メモリセルが接続されている。
【0048】
前記第1のレプリカ・ビット線に前記第1の論理回路の入力端子が接続されており、前記第1の論理回路の出力端子は前記第2のレプリカ・ビット線に接続されている。
【0049】
前記第2のレプリカ・ビット線に前記第2の論理回路の入力端子が接続されており、前記第2の論理回路の出力端子からセンスアンプイネーブル信号(sae)が生成される(図3参照)。
【0050】
前記センスアンプイネーブル信号(sae)が前記複数のセンスアンプ(SA)に供給されることによって、前記複数のビット線の複数の読み出し信号が前記複数のセンスアンプにより増幅され、前記複数のセンスアンプの複数の出力端子から複数の読み出しデータ(q[0]〜q[m])が生成されることを特徴とする(図4参照)。
【0051】
《実施の形態の説明》
次に、実施の形態について更に詳述する。尚、発明を実施するための最良の形態を説明するための全図において、前記の図と同一の機能を有する部品には同一の符号を付して、その繰り返しの説明は省略する。
【0052】
[実施の形態1]
《SRAMの構成》
図3は、本発明の実施の形態1によるレプリカ・ビット線(RBL)を使用するSRAMの構成を示す図である。
【0053】
図3に示すSRAMが図1に示すSRAMと基本的に相違するのは、図1に示したSRAMの1本のレプリカ・ビット線rplbtが図3に示すSRAMでは複数のレプリカ・ビット線rplbt[0]、rplbt[1]に分割されることによって、レプリカ・ビット線での遅延量が軽減されていることである。
【0054】
図3に示すSRAMも、図1に示したSRAMと同様に、ワードドライバ(WD)と、デコード制御回路(CTRL)と、複数(n+1>1)のワード線(wl[0]〜[n])と、複数(m+1>1)のビット線・反転ビット線対(bt[0]、bb[0]〜bt[m]、bb[m])と、複数個((n+1)×(m+1))のSRAM・メモリセル(MEMCELL)と、複数個(m+1>1)のセンスアンプ(SA)とを含んでいる。
【0055】
図3に示すSRAMが、図1に示したSRAMと相違するのは、第1のレプリカ・ワード線(rplwl[0])および第2のレプリカ・ワード線(rplwl[1])と、第1のレプリカ・ビット線(rplbt[0])および第2のレプリカ・ビット線(rplbt[1])と、第1のプリチャージトランジスタPCH0(PチャンネルMOSトランジスタP0)および第2のプリチャージトランジスタPCH1(PチャンネルMOSトランジスタP1)と、第1のインバータ(INV0)および第2のインバータ(INV1)と、第1のレプリカ・メモリセル(RPLCELL)および第2のレプリカ・メモリセル(RPLCELL)と、第1のダミー・メモリセル(DMYCELL)および第2のダミー・メモリセル(DMYCELL)を含んでいる。
【0056】
デコード制御回路CTRLにはクロックCLKとアドレス信号[0]〜[h]とが供給されることによって、デコード制御回路CTRLからワードドライバWDにデコーダ信号dec[0]〜[i]が供給され、デコード制御回路CTRLから第1のプリチャージトランジスタPCH0と複数個(p個、p>1)の第1のレプリカ・メモリセルRPLCELLに第1のレプリカ・ワード線信号rplwl[0]が供給される。第1のプリチャージトランジスタPCH0としてのPチャンネルMOSトランジスタP0のソースは電源電圧VDDに接続される一方、トランジスタP0のドレインは第1のレプリカ・ビット線rplbt[0]に接続されている。この第1のレプリカ・ビット線rplbt[0]は、複数個(p個>1)の第1のレプリカ・メモリセルRPLCELLと複数個(q個>1)の第1のダミー・メモリセルDMYCELLと第1のインバータINV0の入力端子とに接続される。この第1のインバータINV0の出力端子から生成される第2のレプリカ・ワード線信号rplwl[1]は第2のプリチャージトランジスタPCH1と複数個(r個、r>1)の第2のレプリカ・メモリセルRPLCELLに供給される。第2のプリチャージトランジスタPCH1としてのPチャンネルMOSトランジスタP1のソースは電源電圧VDDに接続される一方、トランジスタP1のドレインは第2のレプリカ・ビット線rplbt[1]に接続されている。この第2のレプリカ・ビット線rplbt[1]は、複数個(r個、r>1)の第2のレプリカ・メモリセルRPLCELLと複数個(s個>1)の第2のダミー・メモリセルDMYCELLと第2のインバータINV1の入力端子とに接続される。この第2のインバータINV1の出力端子から生成される反転レプリカ・ビット線rplbtnはデコード制御回路CTRLとバッファBUFの入力端子とに供給され、バッファBUFの出力端子からセンスアンプイネーブル信号saeが生成され、複数個(m+1>1)のセンスアンプSAに供給される。複数(m+1>1)のビット線・反転ビット線対bt[0]、bb[0]〜bt[m]、bb[m]からのSRAMセル読み出し信号が複数個のセンスアンプSAの差動入力端子に供給されることによって、複数個のセンスアンプSAの出力端子から読み出しデータq[0]〜[m]が生成される。
【0057】
《SRAMの動作》
図4は、図3に示す本発明の実施の形態1によるSRAMの動作を説明するための図3に示すSRAMの各部の波形図である。
【0058】
図4に示すように、クロック信号CLKの立ち上がりに同期して変化するアドレス信号[0]〜[h]に応答してデコーダ信号dec[0]〜[i]の選択された1つの信号が立ち下る。wl[0]〜[n]のワードラインのうちでアドレス信号に対応する一本のワードラインが選択されて立ち上がる。立ち上がった選択ワードラインが接続されている複数ビット(m+1)のメモリセルの記憶保持状態に応答して複数(m+1>1)のビット線・反転ビット線対bt[0]、bb[0]〜bt[m]、bb[m]の各ビット線・反転ビット線対の一方のビット線の電荷が引き抜かれ始める。尚、第1のレプリカ・ワード線rplwl[0]がローレベルの間には、第1のレプリカ・ビット線rplbt[0]は第1のプリチャージトランジスタPCH0であるPチャンネルMOSトランジスタP0によってハイレベルである電源電圧VDDにプリチャージされている。従って、第1のレプリカ・ビット線rplbt[0]のハイレベルに応答して、第1のインバータ(INV0)の出力端子の第2のレプリカ・ワード線(rplwl[1])はローレベルとなる。その結果、第2のレプリカ・ワード線(rplwl[1])のローレベルに応答して、第2のプリチャージトランジスタPCH1(PチャンネルMOSトランジスタP1)のドレインの第2のレプリカ・ビット線(rplbt[1])はハイレベルである。従って、第2のレプリカ・ビット線(rplbt[1])のハイレベルに応答して、第2のインバータ(INV1)の出力端子の反転レプリカ・ビット線rplbtnとバッファBUFの出力端子のセンスアンプイネーブル信号saeとはそれぞれローレベルとなっている。
【0059】
一方、クロック信号CLKの立ち上がりに応答して、第1のレプリカ・ワード線rplwl[0]の電位がハイレベルに立ち上る。複数個(p個>1)の第1のレプリカ・メモリセルRPLCELLの内部では、PチャンネルMOSトランジスタP11とNチャンネルMOSトランジスタN11とによって構成されたCMOSインバータの入力端子にはハイレベルの電源電圧VDDが供給されているので、このCMOSインバータの出力端子は接地電位GNDに維持されている。第1のレプリカ・ワード線rplwl[0]の電位がハイレベルに立ち上ることによって、複数個(p個>1)の第1のレプリカ・メモリセルRPLCELLの内部の転送トランジスタとしてのNチャンネルMOSトランジスタN12がオンとなるので、第1のレプリカ・ビット線rplbt[0]のプリチャージ電荷は複数個(p個>1)の第1のレプリカ・メモリセルRPLCELL内部の複数個(p個)の転送トランジスタN12を介して接地電位GNDに放電されるようになる。この放電によって第1のレプリカ・ビット線rplbt[0]の電位が第1のインバータINV0の論理しきい値より低いレベルに低下すると、第1のインバータINV0の出力の第2のレプリカ・ワード線rplwl[1]はハイレベルとなる。そうすると複数個(r個>1)の第2のレプリカ・メモリセルRPLCELLの内部の転送トランジスタとしてのNチャンネルMOSトランジスタN12がオンとなるので、第2のレプリカ・ビット線rplbt[1]のプリチャージ電荷は複数個(r個>1)の第2のレプリカ・メモリセルRPLCELL内部の複数個(r個)の転送トランジスタN12を介して接地電位GNDに放電されるようになる。この放電によって第2のレプリカ・ビット線rplbt[1]の電位が第2のインバータINV1の論理しきい値より低いレベルに低下すると、第2のインバータINV1の出力の反転レプリカ・ビット線rplbtnの電位が立ち上がる。反転レプリカ・ビット線rplbtn の信号はバッファBUFの入力端子に供給され、バッファBUFの出力端子から生成されるセンスアンプイネーブル信号saeが複数個(m+1>1)のセンスアンプSAに供給される。センスアンプイネーブル信号saeの立ち上がりのタイミングの複数(m+1>1)のビット線・反転ビット線対(bt[0]、bb[0]〜bt[m]、bb[m])の電位差ΔVが複数個(m+1>1)のセンスアンプSAによって増幅されて読み出しデータq[0]〜[m]が出力されるものとなる。このビット線・反転ビット線対の電位差ΔVがセンスアンプSAの入力電位差のオフセット分より小さいと、データの読み出しに失敗する。ワードラインwl[0]〜[n]のいずれかの選択ワードラインの電位が立ち上がり複数(m+1>1)のビット線・反転ビット線の電位差ΔVがセンスアンプSAの入力電位差のオフセット分よりも大きくなるタイミングと、第1および第2のレプリカ・ワード線rplwl[0]、rplwl[1]が立ち上がり第1および第2のレプリカ・ビット線rplbt[0]、rplbt[1])が立ち下がりセンスアンプイネーブル信号saeが立ち上がるタイミングとが略同時となるようにタイミングの調整が実行される。センスアンプイネーブル信号saeの電位の立ち上がりタイミングの調整は、第1のレプリカ・ビット線rplbt[0]に接続される第1のレプリカ・メモリセルRPLCELLの個数(p個)および第2のレプリカ・ビット線rplbt[1]に接続される第2のレプリカ・メモリセルRPLCELLの個数(r個)の調整により実行可能となる。
【0060】
図3に示した本発明の実施の形態1によるSRAMでは、レプリカ・ビット線は複数のレプリカ・ビット線rplbt[0]、rplbt[1]に分割されているので、分割された各レプリカ・ビット線rplbt[0]、[1]の遅延量が軽減される。分割された各レプリカ・ビット線rplbt[0]、[1]の遅延量が軽減されることによって、分割された各レプリカ・ビット線rplbt[0]、[1]の遅延変動が軽減される。その結果、各レプリカ・ビット線rplbt[0]、[1]の軽減された遅延変動と第1および第2のインバータINV0、INV1の論理しきい値のローカル変動によるセンスアンプイネーブル信号saeの生成タイミングの変動が軽減されることができる。
【0061】
図18は、図3および図4に説明した本発明の実施の形態1によるSRAMのレプリカ・ビット線の遅延変動とインバータの論理しきい値のローカル変動とによるセンスアンプイネーブル信号saeの生成タイミング(立ち上がりタイミング)の変動の様子を示す図である。
【0062】
図18の例で、SRAMのワード線(wl[0]〜[n])の本数は1024本であり、具体的にはレプリカ・ビット線は8本のレプリカ・ビット線rplbtに分割されている。従って、分割された各レプリカ・ビット線rplbtの負荷容量と遅延量は著しく軽減されている。すなわち、図17と比較すると、8分割の場合には図18の左に示すように8分割された各レプリカ・ビット線rplbtの遅延量は略1/8に軽減される。その際に、図17と同様に、図18の左に示すように8分割された場合でも、レプリカ・ビット線rplbtの遅延が小さく高速振幅変化特性rplbt_ftとなる場合とレプリカ・ビット線rplbtの遅延が大きく低速振幅変化特性rplbt_slとなる場合とがある。一方、8分割された各レプリカ・ビット線rplbtの信号が供給されるインバータINVの論理しきい値が、高論理しきい値電圧VLth_highとなる場合と低論理しきい値電圧VLth_lowとなる場合とがある。高速振幅変化特性rplbt_ftと高論理しきい値電圧VLth_highとのクロスオーバーによってセンスアンプイネーブル信号saeの小さな遅延sae_ftの生成タイミングが決定され、低速振幅変化特性rplbt_slと低速振幅変化特性rplbt_slのクロスオーバーによってセンスアンプイネーブル信号saeの大きな遅延sae_slの生成タイミングが決定される。しかし、図18の左に示すように8分割された場合の8分割された各レプリカ・ビット線の遅延変動とインバータINVの論理しきい値電圧の変動によるセンスアンプイネーブル信号saeの生成タイミングの変動幅Δt_saeは、図17と比較すると、略1/8に軽減される。具体的には、図18の左に示すように8分割された場合ではセンスアンプイネーブル信号saeの生成タイミングの変動幅Δt_sae=t_sae×1/8×8%≒t_sae×1%と極めて小さな値に低減されるものとなる。
【0063】
具体的には、8分割された各レプリカ・ビット線rplbtと各インバータINVとの直列接続によって図3に示した本発明の実施の形態1のSRAMのセンスアンプイネーブル信号saeのトータルの生成タイミングの変動幅ΣΔt_saeが決定される。1個目のレプリカ・ビット線rplbtと1個目のインバータINVとの1個目の直列接続による1個目の生成タイミングの変動幅Δt_saeから8個目のレプリカ・ビット線rplbtと8個目のインバータINVとの8個目の直列接続による8個目の生成タイミングの変動幅Δt_saeまでにおいて、各変動幅Δt_saeは正の変動値から負の変動値の値に略正規分布するものとなる。すなわち、8分割の場合のトータルの生成タイミングの変動幅ΣΔt_saeは、ΣΔt_sae=Δt_sae×√8≒t_sae×3%となる。図3に示した本発明の実施の形態1のレプリカ・ビット線(RBL)が8分割の場合のSRAMにおける図18の左に示したセンスアンプイネーブル信号saeのトータルの生成タイミングの変動幅ΣΔt_saeのt_sae×3%は、図1の本発明に先立って本発明者等によって検討されたSRAMにおける図17に示した生成タイミングの変動幅Δt_saeのt_sae×8%の半分以下に低減することが可能となる。
【0064】
[実施の形態2]
本発明の実施の形態2は、本発明の実施の形態1による図3に示したSRAMのインバータINV0、INV1およびレプリカ・ビット線プリチャージトランジスタPCH0、PCH1のレイアウトに関するものである。
【0065】
図5は、本発明の実施の形態2によるSRAMの構成を示す図である。
【0066】
図5では、図3に示した本発明の実施の形態1によるSRAMのワードドライバ(WD)の内部構成が詳細に示されている。ワードドライバ(WD)は複数個のCMOSワードドライバ…、(K−1、CMOS_Drv)、(K、CMOS_Drv)、(K+1、CMOS_Drv)、(K+2、CMOS_Drv)、…を含み、CMOSワードドライバ(K−1、CMOS_Drv)の出力端子はワード線wl[K−1]に接続され、CMOSワードドライバ(K、CMOS_Drv)の出力端子はワード線wl[K]に接続され、CMOSワードドライバ(K+1、CMOS_Drv)の出力端子はワード線wl[K+1]に接続され、CMOSワードドライバ(K+2、CMOS_Drv)の出力端子はワード線wl[K+2]に接続されている。複数のワード線wl[K−1]、wl[K]、wl[K+1]、wl[K+1]には、複数のSRAM・メモリセル(MEMCELL)が接続されている。第1のダミー・メモリセル(DMYCELL)が接続された第1のレプリカ・ビット線(rplbt[0])は第1のインバータINV0の入力端子に接続されており、この第1のインバータINV0の出力端子は第2のプリチャージトランジスタPCH1と第2のレプリカ・メモリセル(RPLCELL)が接続された第2のレプリカ・ワード線(rplbt[0])が接続されている。
【0067】
図6は、図5に示した本発明の実施の形態1によるSRAMを半導体集積回路のチップに形成する際のデバイスの平面レイアウトを示す図である。
【0068】
図6には、CMOSデバイスのためのN型ウェル領域61とP型ウェル領域62とが示されている。
【0069】
N型ウェル領域61には、4個のCMOSワードドライバ…、(K−1、CMOS_Drv)、(K、CMOS_Drv)、(K+1、CMOS_Drv)、(K+2、CMOS_Drv)、…の4個のPチャンネルMOSトランジスタが形成されている。この4個のPチャンネルMOSトランジスタはチャンネル長Lのゲート電極とチャンネル幅Wpのソース・ドレイン不純物領域(S、D)を含み、N型ウェル領域61内部に形成された2個目と3個目のPチャンネルMOSトランジスタの間にはN型ウェル基板給電コンタクト領域611が形成されている。このN型ウェル基板給電コンタクト領域611には、金属配線を介して例えば電源電圧VDD等の高レベル電圧が供給される。N型ウェル基板給電コンタクト領域611の右に、2個のPチャンネルMOSトランジスタ612、613が形成され、一方のトランジスタ612は第2のプリチャージトランジスタPCH1として使用され、他方のトランジスタは第1のインバータINV0を構成するPチャンネルMOSトランジスタとして使用される。尚、N型ウェル基板給電コンタクト領域611のレイアウト高さは、2個のPチャンネルMOSトランジスタ612、613のレイアウト高さと略同一に設定されている。また、N型ウェル基板給電コンタクト領域611と2個のPチャンネルMOSトランジスタ612、613のレイアウト幅の合計は、PチャンネルMOSトランジスタのチャンネル幅Wpと略等しく設定されている。
【0070】
P型ウェル領域62には、4個のCMOSワードドライバ…、(K−1、CMOS_Drv)、(K、CMOS_Drv)、(K+1、CMOS_Drv)、(K+2、CMOS_Drv)、…の4個のNチャンネルMOSトランジスタが形成されている。この4個のNチャンネルMOSトランジスタはチャンネル長Lのゲート電極とチャンネル幅Wnのソース・ドレイン不純物領域(S、D)を含み、P型ウェル領域62内部に形成された2個目と3個目のNチャンネルMOSトランジスタの間にはP型ウェル基板給電コンタクト領域621が形成されている。このP型ウェル基板給電コンタクト領域621には、金属配線を介して接地電位GND等の低レベル電圧が供給される。P型ウェル基板給電コンタクト領域621の左に1個のNチャンネルMOSトランジスタ622が形成され、このトランジスタ622は第1のインバータINV0を構成するNチャンネルMOSトランジスタとして使用される。尚、P型ウェル基板給電コンタクト領域621のレイアウト高さは、1個のNチャンネルMOSトランジスタ622のレイアウト高さと略同一に設定されている。また、P型ウェル基板給電コンタクト領域621と1個のNチャンネルMOSトランジスタ622のレイアウト幅の合計は、NチャンネルMOSトランジスタのチャンネル幅Wnと略等しく設定されている。
【0071】
[実施の形態3]
本発明の実施の形態3は、本発明の実施の形態1のSRAMに含まれたインバータINV0、INV1およびレプリカ・ビット線rplbt[0]、[1]のプリチャージトランジスタPCH0、PCH1を、SRAMメモリセルMEMCELL、レプリカ・メモリセルRPLCELL、ダミー・メモリセルDMYCELLを使用して形成するものである。
【0072】
図7は、本発明の実施の形態3によるSRAMの構成を示す図である。
【0073】
図3に示す本発明の実施の形態1のSRAMに含まれたインバータINV0、INV1は図7に示す本発明の実施の形態3のSRAMのインバータセル(INVCELL)701に置換され、図3に示す本発明の実施の形態1のSRAMに含まれたプリチャージトランジスタPCH0、PCH1は図7に示す本発明の実施の形態3のSRAMのプリチャージセル(PCHCELL)702に置換されている。尚、図7に示して本発明の実施の形態3のSRAMは、図3に示す本発明の実施の形態1のSRAMと同様にダミー・メモリセル(DMYCELL)703とレプリカ・メモリセル(RPLCELL)704とを含んでいる。
【0074】
図8は、図7に示した本発明の実施の形態3によるSRAMのインバータセル(INVCELL)701の構成を示す図である。
【0075】
図8に示すインバータセル(INVCELL)701は、図3に示す本発明の実施の形態1のSRAMに含まれるSRAMメモリセル(MEMCELL)、レプリカ・メモリセル(RPLCELL)、ダミー・メモリセル(DMYCELL)と同様に、2個のPチャンネルMOSトランジスタpll80、plr80と4個のNチャンネルMOSトランジスタnpl80、ndl80、ndr80、npr80を含んでいる。図8に示すインバータセル(INVCELL)701では、レプリカ・ビット線rplbt[0]の入力信号はPチャンネルMOSトランジスタnpr80とNチャンネルMOSトランジスタndr80とによって構成されるCMOSインバータによって反転されて、レプリカ・ワード線信号rplwl[1]が生成される。尚、図8に示すインバータセル(INVCELL)701の駆動能力は、並列接続されるメモリセルの個数によって調整されることも可能である。
【0076】
図9は、図7に示した本発明の実施の形態3によるSRAMのプリチャージセル(PCHCELL)702の構成を示す図である。
【0077】
図9に示すプリチャージセル(PCHCELL)702は、図3に示した本発明の実施の形態1のSRAMに含まれるSRAMメモリセル(MEMCELL)、レプリカ・メモリセル(RPLCELL)、ダミー・メモリセル(DMYCELL)と同様に、2個のPチャンネルMOSトランジスタpll90、plr90と4個のNチャンネルMOSトランジスタnpl90、ndl90、ndr90、npr90とを含んでいる。図9に示すプリチャージセル(PCHCELL)702では、入力信号としてのレプリカ・ワード線信号rplwl[0]がPチャンネルMOSトランジスタpll90のゲートに供給されることによって、トランジスタpll90のドレインからレプリカ・ビット線rplbt[0]の出力信号が生成される。レプリカ・ワード線信号rplwl[0]がローレベルの場合には、PチャンネルMOSトランジスタpll90がオンとなって、レプリカ・ビット線rplbt[0]の電位は電源電圧VDDのハイレベルにプリチャージされる。レプリカ・ワード線信号rplwl[0]がハイレベルの場合には、PチャンネルMOSトランジスタpll90がオフとなって、レプリカ・ビット線rplbt[0]はレプリカ・メモリセル(RPLCELL)によって接地電位GNDへ放電される。また、図9に示すプリチャージセル(PCHCELL)702のプリチャージ駆動能力は、並列接続されるメモリセルの個数によって調整されることも可能である。
【0078】
[実施の形態4]
本発明の実施の形態4は、図7に示した本発明の実施の形態3のSRAMに含まれるダミー・メモリセル(DMYCELL)703のトランジスタノードの接続状態を変更することによってレプリカ・ビット線rplbt[0]、[1]の負荷容量を調整するものである。
【0079】
図10は、本発明の実施の形態4によるSRAMに含まれるダミー・メモリセル(DMYCELL)703の構成を示す図である。
【0080】
図10に示すダミー・メモリセル(DMYCELL)703は、2個のPチャンネルMOSトランジスタpll100、plr100と4個のNチャンネルMOSトランジスタnpl100、ndl100、ndr100、npr100とを含んでいる。図10に示すダミー・メモリセル(DMYCELL)703では、NチャンネルMOSトランジスタnpll100のドレインに追加して、NチャンネルMOSトランジスタnprl100のドレインがレプリカ・ビット線rplbt[0]に接続されることで、レプリカ・ビット線rplbt[0]の負荷容量が増加されることが可能となる。
【0081】
図11も、本発明の実施の形態4によるSRAMに含まれるダミー・メモリセル(DMYCELL)703の構成を示す図である。
【0082】
図11に示すダミー・メモリセル(DMYCELL)703は、2個のPチャンネルMOSトランジスタpll110、plr110と4個のNチャンネルMOSトランジスタnpl110、ndl110、ndr110、npr110とを含んでいる。図11に示すダミー・メモリセル(DMYCELL)703では、セルの内部配線L703によってNチャンネルMOSトランジスタ npl110のドレインとソースが共通にレプリカ・ビット線rplbt[0]に接続されることで、レプリカ・ビット線rplbt[0]の負荷容量が増加されることが可能となる。
【0083】
図12も、本発明の実施の形態4によるSRAMに含まれるダミー・メモリセル(DMYCELL)703の構成を示す図である。
【0084】
図12に示すダミー・メモリセル(DMYCELL)703は、2個のPチャンネルMOSトランジスタpll120、plr120と4個のNチャンネルMOSトランジスタnpl120、ndl120、ndr120、npr120とを含んでいる。図12に示すダミー・メモリセル(DMYCELL)703では、2個のNチャンネルMOSトランジスタnpl120、npr120のゲート容量がレプリカ・ビット線rplbt[0]に接続されることで、レプリカ・ビット線rplbt[0]での負荷容量が増加されることが可能となる。
【0085】
図13も、本発明の実施の形態4によるSRAMに含まれるダミー・メモリセル(DMYCELL)703の構成を示す図である。
【0086】
図13に示すダミー・メモリセル(DMYCELL)703は、2個のPチャンネルMOSトランジスタpll150、plr150と4個のNチャンネルMOSトランジスタnpl150、ndl150、ndr150、npr150とを含んでいる。図13に示すダミー・メモリセル(DMYCELL)703で、レプリカ・ビット線rplbt[0]にPチャンネルMOSトランジスタpll150のゲート容量とNチャンネルMOSトランジスタndl150のゲート容量とPチャンネルMOSトランジスタplr150のソース・ドレイン容量とが接続されることで、レプリカ・ビット線rplbt[0]の負荷容量が増加されることが可能となる。
【0087】
以上、説明した図10〜図13のダミー・メモリセル(DMYCELL)703の構成は、状況に応じて、相互に組み合わせて使用されることも可能である。
【0088】
[実施の形態5]
本発明の実施の形態5は、ダミー・メモリセルのリーク電流の影響をレプリカ・ビット線の引き抜き遅延に反映させるものである。
【0089】
図14は、本発明の実施の形態5によるSRAMに含まれる一部のダミー・メモリセル(DMYCELL)703の構成を示す図である。
【0090】
図3に示した本発明の実施の形態1によるSRAMに含まれる複数のダミー・メモリセル(DMYCELL)の全ての内部では、PチャンネルMOSトランジスタP11とNチャンネルMOSトランジスタN11によって構成されたCMOSインバータの入力端子にはハイレベルの電源電圧VDDが供給され、このCMOSインバータの出力端子は接地電位GNDに維持されている。接地電位GNDによって複数のダミー・メモリセル(DMYCELL)の全ての転送トランジスタとしてのNチャンネルMOSトランジスタN12がオフとなるので、レプリカ・ビット線rplbt[0]、rplbt[1]のプリチャージ電荷は複数のダミー・メモリセル(DMYCELL)の全ての内部の複数個の転送トランジスタN12を介して接地電位GNDに放電される。
【0091】
それに対して、図14に示す本発明の実施の形態5によるSRAMに含まれる一部のダミー・メモリセル(DMYCELL)703の内部では、他方のPチャンネルMOSトランジスタplr140と他方のNチャンネルMOSトランジスタndr140とによって構成された他方のCMOSインバータの入力端子にはハイレベルの電源電圧VDDが供給され、他方のCMOSインバータの出力端子は接地電位GNDに維持されている。従って、一方のPチャンネルMOSトランジスタpll140と一方のNチャンネルMOSトランジスタndl140によって構成された一方のCMOSインバータの入力端子には接地電位GNDが供給され、このCMOSインバータの出力端子はハイレベルの電源電圧VDDに維持されている。その結果、図14に示した一部のダミー・メモリセル(DMYCELL)703の内部では、オフ状態の転送NチャンネルMOSトランジスタN12のリーク電流によってレプリカ・ビット線rplbt[0]、rplbt[1]はハイレベルの電源電圧VDDに向かって充電される。従って、他のダミー・メモリセル(DMYCELL)によるレプリカ・ビット線rplbt[0]、rplbt[1]の放電と一部のダミー・メモリセル(DMYCELL)703のレプリカ・ビット線rplbt[0]、rplbt[1]の充電の能力差によって、レプリカ・ビット線rplbt[0]、rplbt[1]の引き抜き遅延量を調整することが可能となる。
【0092】
[実施の形態6]
本発明の実施の形態6は、図3乃至図14に示した本発明の実施の形態1乃至実施の形態5のSRAMを内蔵メモリとして含むシステムオンチップ(SoC)のシステムLSIに関するものである。
【0093】
図15は、本発明の実施の形態6によるシステムLSIの構成を示す図である。
【0094】
図15に示すシステムオンチップ(SoC)のシステムLSIの半導体チップ150には、知的財産権(IP)コアとして中央処理ニユット(CPU)151、152、153、2次元画像信号処理エンジン154、3次元画像信号処理エンジン155、動画処理エンジン156、音声信号処理ユニット157、液晶表示コントローラ158、インターフェースコントローラ159を含んでいる。
【0095】
図15に示す半導体チップ150に集積化された各IPコア151〜159は、その内部に内蔵SRAMを含んでいる。各IPコア151〜159は、その機能と性能とに応じてその内蔵SRAMの記憶容量は様々なものとなる。その際に、記憶容量の極めて大きな内蔵SRAMに、上述の図3乃至図14に示した本発明の実施の形態1乃至実施の形態5のSRAMを採用することができる。更に、図15に示す半導体チップ150には、複数のIPコア151〜159が共有して使用する大容量の共有内蔵SRAMを含むこともことが可能である。これらの大容量の内蔵SRAMと種々の記憶容量の内蔵SRAMとの設計に、コンパイルドRAM(CRAM)の設計手法が利用されることができる。
【0096】
図16は、本発明の実施の形態6によるシステムLSIの半導体チップ150に内蔵される内蔵SRAMの設計に利用されるコンパイルドRAM(CRAM)の設計手法を説明する図である。
【0097】
メモリコンパイラー160はエンジニアリングワークステーション等の電子計算機上の設計ツールであり、内蔵SRAMの基本的なメモリデバイス構造の電子データ161と種々の記憶容量の内蔵SRAMのための入力データ162とがメモリコンパイラー160に供給される。入力データ162は、種々の内蔵SRAMの配置部品データ、回路部品データ、ライブラリデータ、配置接続データを含んでいる。
【0098】
メモリコンパイラー160は、供給されたメモリデバイス構造の電子データ161と内蔵SRAMのための入力データ162とから、自動設計された内蔵SRAMの出力データ163を生成する。この出力データ163は、配置データ、回路データ、メモリライブラリデータ、ネットリストデータを含んでいる。
【0099】
特に、図16に示す本発明の実施の形態6のコンパイルドRAMの設計手法のメモリコンパイラー160は、自動設計される種々の記憶容量の内蔵SRAMのそれぞれで適切なセンスアンプイネーブル信号の生成タイミングを出力するように構成されている。
【0100】
すなわち、メモリコンパイラー160から自動生成される出力データ163には、レプリカ・ビット線の分割数、各分割されたレプリカ・ビット線に接続されるレプリカ・メモリセルの個数とダミー・メモリセルの個数等のセンスアンプイネーブル信号の生成タイミングに関する節制情報が含まれるものである。
【0101】
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【0102】
例えば、本発明の実施の形態による半導体集積回路装置に内蔵される内蔵メモリとしてはSRAMに限定されるものではなく、DRAM(ダイナミックランダムアクセスメモリ)やEEPROM(電気的に消去・書き込み可能なリードオンリメモリ)または一括消去型のフラッシュメモリ等の不揮発性メモリに適用することができる。
【0103】
また、本発明は、システムオンチップ(SoC)と呼ばれるシステムLSI以外にも、DRAMやEEPROMやフラッシュメモリ等の不揮発性メモリの半導体メモリのみの専用機能を有する半導体メモリ集積回路装置に適用することが可能である。
【図面の簡単な説明】
【0104】
【図1】図1は、本発明に先立って非特許文献1に記載の技術に基づいて本発明者等によって検討されたレプリカ・ビット線を使用するSRAMの構成を示す図である。
【図2】図2は、図1に示すSRAMの動作を説明するための図1に示すSRAMの各部の波形図である。()
【図3】図3は、本発明の実施の形態1によるレプリカ・ビット線を使用するSRAMの構成を示す図である。
【図4】図4は、図3に示す本発明の実施の形態1によるSRAMの動作を説明するための図3に示すSRAMの各部の波形図である。
【図5】図5は、本発明の実施の形態2によるSRAMの構成を示す図である。
【図6】図6は、図5に示した本発明の実施の形態2によるSRAMを半導体集積回路のチップに形成する際のデバイスの平面レイアウトを示す図である。
【図7】図7は、本発明の実施の形態3によるSRAMの構成を示す図である。
【図8】図8は、図7に示した本発明の実施の形態3によるSRAMのインバータセルの構成を示す図である。
【図9】図9は、図7に示した本発明の実施の形態3によるSRAMのプリチャージセルの構成を示す図である。
【図10】図10は、本発明の実施の形態4によるSRAMに含まれるダミー・メモリセルの構成を示す図である。
【図11】図11も、本発明の実施の形態4によるSRAMに含まれるダミー・メモリセルの構成を示す図である。
【図12】図12も、本発明の実施の形態4によるSRAMに含まれる一部のダミー・メモリセルの構成を示す図である。
【図13】図13は、図12に示した本発明の1つの実施の形態による半導体集積回路を構成する種々のデバイスのレイアウトを示すシリコンチップの平面図である。
【図14】図14は、本発明の実施の形態5によるSRAMに含まれるダミー・メモリセルの構成を示す図である。
【図15】図15は、本発明の実施の形態6によるシステムLSIの構成を示す図である。
【図16】図16は、本発明の実施の形態6によるシステムLSIの半導体チップ150に内蔵される内蔵SRAMの設計に利用されるコンパイルドRAMの設計手法を説明する図である。
【図17】図17は、図1および図2に説明した本発明に先立って本発明者等によって検討されたレプリカ・ビット線を使用するSRAMのレプリカ・ビット線の遅延変動とインバータの論理しきい値のローカル変動とによるセンスアンプイネーブル信号の生成タイミングの変動の様子を示す図である。
【図18】図18は、図3および図4に説明した本発明の実施の形態1によるSRAMのレプリカ・ビット線の遅延変動とインバータの論理しきい値のローカル変動とによるセンスアンプイネーブル信号の生成タイミングの変動の様子を示す図である。
【符号の説明】
【0105】
WD ワードドライバ
CNTL デコード制御回路
wl[0]〜wl[n] ワード線
bt[0]、bb[0]〜bt[m]、bb[m] ビット線
rplwl[0]、rplwl[1] レプリカ・ワード線
rplbt[0]、rplbt[1] レプリカ・ビット線
MEMCELL SRAM・メモリセル
RPLCELL レプリカ・メモリセル
DMYCELL ダミー・メモリセル
PCH0、PCH1 プリチャージトランジスタ
INV0、INV1 インバータ
BUF バッファ
SA センスアンプ
CLK クロック
a[0]〜a[h] アドレス信号
dec[0]〜dec[j] デコーダ信号
sae センスアンプイネーブル信号
q[0]〜q[m] 読み出しデータ
【技術分野】
【0001】
本発明は、半導体集積回路装置およびその動作方法に関するもので、特にレプリカ・ビット線(RBL)を使用した内蔵半導体メモリの記憶容量が大容量化しても、センスアンプイネーブル信号の生成タイミングの変動を軽減するのに有益な技術に関する。
【背景技術】
【0002】
半導体集積回路装置に内蔵されるSRAM(スティック・ランダム・アクセスメモリ)を高速、低消費電力の読み出しとするために、微小振幅ビット線(BL)とクロックドセンスアンプが使用される。しかしながら、高速で確実な動作とするために、センスアンプイネーブル(SAE)信号は微小振幅ビット線(BL)でのグローバルかつローカルなプロセス、電圧および温度(PVT)の遅延変動を追跡しなければならない。もしも差動ビット線信号がセンスアンプオフセットを超過する以前にセンスアンプイネーブル(SAE)信号が活性化されると、センスアンプ出力で読み出し誤りが生じてしまう。逆に、センスアンプイネーブル(SAE)信号の活性化が遅れすぎると、アクセス時間と消費電力とが不必要に増加する。
【0003】
下記非特許文献1には、グローバル(PVT)スキューに関してレプリカ・ビット線(RBL)は単純なバッファチェインよりもビット線(BL)の遅延を良好に追跡するので、SRAMにおいてレプリカ・ビット線(RBL)を使用してセンスアンプイネーブル(SAE)信号のセルフ・タイミングを設定することが記載されている。このSRAMは、ワードデコーダーとセンスアンプとの間にレプリカ・ワード線(RWL)とレプリカ・メモリセルとレプリカ・ビット線(RBL)とダミー・メモリセルとインバータとが配置されている。読み出し動作でクロック信号に応答してワードデコーダーから生成されるレプリカ・ワード線(RWL)がアサートされ、複数のレプリカ・メモリセルがオンとなって負荷のダミー・メモリセルが接続されたレプリカ・ビット線(RBL)を放電する。フル振幅レプリカ・ビット線(RBL)信号がインバータによって反転されてバッファされることによって生成されるセンスアンプイネーブル(SAE)信号が、センスアンプに供給される。ビット線振幅の制限と電力節約のためのワード線の非活性化に、レプリカ・ビット線(RBL)信号が同様に使用される。グローバルなPVT変動によって同一の半導体ダイのメモリセルの読み出し電流の変動が相関するものとなり、レプリカ・ビット線(RBL)の遅延とビット線(BL)の遅延との良好な追跡が可能となるものである。
【0004】
【非特許文献1】Umut Arslan et al, “Variation−Tolerant SRAM Sense−Amplifier Timing Using”Configurable Replica Bitlines, IEEE 2008 Custom Integrated Circuits Conference (CICC) 21−24 Sept, 2008, PP.415〜418.
【発明の開示】
【発明が解決しようとする課題】
【0005】
本発明者等は本発明に先立って多数の知的財産権(IP)コアと多数のIPコアに対応する多種のメモリとを内蔵するシステムオンチップ(SoC)と呼ばれるシステムLSIの研究・開発に従事した。
【0006】
半導体製造プロセスの微細化によってメモリセルのセルサイズが縮小され、より大容量のメモリをSoCに内蔵することが可能となっている。その一方では、プロセスの微細化によって、半導体製造プロセスでのローカル遅延変動が増加している。このような半導体製造プロセスのローカル遅延変動による内蔵SRAMのビット線(BL)の遅延の追跡のためには、上記非特許文献1に記載されたレプリカ・ビット線(RBL)を使用するセンスアンプイネーブル(SAE)信号のセルフ・タイミング設定は、有効な技術である。
【0007】
図1は、本発明に先立って上記非特許文献1に記載の技術に基づいて本発明者等によって検討されたレプリカ・ビット線(RBL)を使用するSRAMの構成を示す図である。
【0008】
図1に示したSRAMは、ワードドライバ(WD)と、デコード制御回路(CTRL)と、レプリカ・ワード線(rplwl)と、複数個(j個、j>1)のレプリカ・メモリセル(RPLCELL)と、レプリカ・ビット線(rplbt)と、複数個(k個、k>1)のダミー・メモリセル(DMYCELL)と、プリチャージトランジスタ(PCH)と、インバータ(INV)と、バッファ(BUF)とを含んでいる。更に、図1に示したSRAMは、複数(n+1>1)のワード線(wl[0]〜[n])と、複数(m+1>1)のビット線・反転ビット線対(bt[0]、bb[0]〜bt[m]、bb[m])と、複数個((n+1)×(m+1))のSRAM・メモリセル(MEMCELL)と、複数個(m+1>1)のセンスアンプ(SA)を含んでいる。
【0009】
デコード制御回路CTRLにはクロックCLKとアドレス信号[0]〜[h]とが供給されることによって、デコード制御回路CTRLからワードドライバWDにデコーダ信号dec[0]〜[i]が供給され、デコード制御回路CTRLからプリチャージトランジスタPCHと複数個(j個)のレプリカ・メモリセルRPLCELLにレプリカ・ワード線信号rplwlが供給される。プリチャージトランジスタPCHとしてのPチャンネルMOSトランジスタP0のソースは電源電圧VDDに接続される一方、トランジスタP0のドレインはレプリカ・ビット線rplbtに接続されている。このレプリカ・ビット線rplbtは、複数個(k個>1)のダミー・メモリセルDMYCELLと複数個(j個>1)のレプリカ・メモリセルRPLCELLとインバータINVの入力端子に接続される。インバータINVの出力端子から生成される反転レプリカ・ビット線rplbtnはデコード制御回路CTRLとバッファBUFの入力端子とに供給され、バッファBUFの出力端子からセンスアンプイネーブル信号saeが生成され、複数個(m+1>1)のセンスアンプSAに供給される。複数(m+1>1)のビット線・反転ビット線対bt[0]、bb[0]〜bt[m]、bb[m]からのSRAMセル読み出し信号が複数個のセンスアンプSAの差動入力端子に供給されることによって、複数個のセンスアンプSAの出力端子から読み出しデータq[0]〜[m]が生成される。
【0010】
図2は、図1に示すSRAMの動作を説明するための図1に示すSRAMの各部の波形図である。
【0011】
図2に示すように、クロック信号CLKの立ち上がりに同期して変化するアドレス信号[0]〜[h]に応答してデコーダ信号dec[0]〜[i]の選択された1つの信号が立ち下る。wl[0]〜[n]のワードラインのうちでアドレス信号に対応する一本のワードラインが選択されて立ち上がる。立ち上がった選択ワードラインが接続されている複数ビット(m+1)のメモリセルの記憶保持状態に応答して複数(m+1>1)のビット線・反転ビット線対bt[0]、bb[0]〜bt[m]、bb[m]の各ビット線・反転ビット線対の一方のビット線の電荷が引き抜かれ始める。尚、レプリカ・ワード線rplwlがローレベルの間には、レプリカ・ビット線rplbtはプリチャージトランジスタPCHであるPチャンネルMOSトランジスタP0によってハイレベルである電源電圧VDDにプリチャージされている。
【0012】
一方、クロック信号CLKの立ち上がりに応答して、レプリカ・ワード線rplwlの電位がハイレベルに立ち上る。複数個(j個)のレプリカ・メモリセルRPLCELLの内部では、PチャンネルMOSトランジスタP11とNチャンネルMOSトランジスタN11とによって構成されたCMOSインバータの入力端子にはハイレベルの電源電圧VDDが供給されているので、このCMOSインバータの出力端子は接地電位GNDに維持されている。レプリカ・ワード線rplwlの電位がハイレベルに立ち上ることによって、複数個(j個)のレプリカ・メモリセルRPLCELLの内部の転送トランジスタとしてのNチャンネルMOSトランジスタN12がオンとなるので、レプリカ・ビット線rplbtのプリチャージ電荷は複数個(j個)のレプリカ・メモリセルRPLCELLの内部の複数個(j個)の転送トランジスタN12を介して接地電位GNDに放電されるようになる。この放電によってレプリカ・ビット線rplbtの電位がインバータINVの論理しきい値より低いレベルに低下すると、インバータINVの出力はハイレベルとなり反転レプリカ・ビット線rplbtnの電位が立ち上がる。反転レプリカ・ビット線rplbtn の信号はバッファBUFの入力端子に供給され、バッファBUFの出力端子から生成されるセンスアンプイネーブル信号saeが複数個(m+1>1)のセンスアンプSAに供給される。センスアンプイネーブル信号saeの立ち上がりのタイミングの複数(m+1>1)のビット線・反転ビット線対(bt[0]、bb[0]〜bt[m]、bb[m])の電位差ΔVが複数個(m+1>1)のセンスアンプSAによって増幅されて読み出しデータq[0]〜[m]が出力されるものとなる。このビット線・反転ビット線対の電位差ΔVがセンスアンプSAの入力電位差のオフセット分より小さいと、データの読み出しに失敗する。ワードラインwl[0]〜[n]のいずれかの選択ワードラインの電位が立ち上がり複数(m+1>1)のビット線・反転ビット線の電位差ΔVがセンスアンプSAの入力電位差のオフセット分よりも大きくなるタイミングと、レプリカ・ワード線rplwlが立ち上がりレプリカ・ビット線rplblが立ち下がりセンスアンプイネーブル信号saeが立ち上がるタイミングとが略同時となるようにタイミングの調整が実行される。センスアンプイネーブル信号saeの電位の立ち上がりタイミングの調整は、レプリカ・ビット線rplbtに接続されるレプリカ・メモリセルRPLCELLの個数(j個)の調整により実行可能となる。すなわち、レプリカ・メモリセルRPLCELLの個数(j個)の増減によって、レプリカ・ビット線rplbtのプリチャージ電荷の接地電位GNDへの放電速度が増減されて、センスアンプイネーブル信号saeの電位の立ち上がりタイミングの調整が可能となる。
【0013】
以上のようにして、上記非特許文献1に記載されたレプリカ・ビット線(RBL)を使用するセンスアンプイネーブル信号のセルフ・タイミングの設定技術を採用することによって、半導体製造プロセスのローカル遅延変動による内蔵SRAMのビット線(BL)の遅延追跡を実現することが可能である。
【0014】
しかし、図1および図2に説明した上記非特許文献1に記載の技術に基づいて本発明に先立って本発明者等によって検討されたレプリカ・ビット線を使用するSRAMでのセンスアンプイネーブル信号のセルフ・タイミングの設定技術は、下記のような問題を有することが明らかとなった。
【0015】
それは、SoCに内蔵される内蔵メモリの記憶容量の大容量化によるワード数の増加によってレプリカ・ビット線rplbtの遅延が大きくなる場合に、問題が発生するものである。すなわち、記憶容量の大容量化によるワード数の増加によってレプリカ・ビット線rplbtの遅延が大きくなると、レプリカ・ビット線rplbtのプリチャージ電荷を接地電位GNDへ放電する複数(j個)のレプリカ・メモリセルRPLCELLのローカル変動によるセル電流の変動によってレプリカ・ビット線rplbtの遅延変動が増大する。また更に、記憶容量の大容量化によって、レプリカ・ビット線rplbtの信号が供給されるインバータINVの論理しきい値のローカル変動が増大する。その結果、レプリカ・ビット線rplbtの遅延変動とインバータINVの論理しきい値のローカル変動によって、センスアンプイネーブル信号saeの生成タイミング(立ち上がりタイミング)の変動が増大すると言う問題が明らかとされた。この変動は、センスアンプSAの出力端子でのデータの読み出しの失敗の原因となる。
【0016】
図17は、図1および図2に説明した本発明に先立って本発明者等によって検討されたレプリカ・ビット線を使用するSRAMのレプリカ・ビット線rplbtの遅延変動とインバータINVの論理しきい値のローカル変動とによるセンスアンプイネーブル信号saeの生成タイミング(立ち上がりタイミング)の変動の様子を示す図である。
【0017】
図17の例では、SRAMのワード線(wl[0]〜[n])の本数は1024本であり、レプリカ・ビット線rplbtの信号はt_saeの経過時間で略1ボルトの振幅変化を生じる。このレプリカ・ビット線rplbtの振幅変化でも、レプリカ・ビット線rplbtの遅延が小さく高速振幅変化特性rplbt_ftとなる場合と、レプリカ・ビット線rplbtの遅延が大きく低速振幅変化特性rplbt_slとなる場合とがある。一方、レプリカ・ビット線rplbtの信号が供給されるインバータINVの論理しきい値が高論理しきい値電圧VLth_highとなる場合と、低論理しきい値電圧VLth_lowとなる場合とがある。従って、高速振幅変化特性rplbt_ftと高論理しきい値電圧VLth_highとのクロスオーバーによって、センスアンプイネーブル信号saeの小さな遅延sae_ftの生成タイミングが決定される。また、低速振幅変化特性rplbt_slと低速振幅変化特性rplbt_slとのクロスオーバーによって、センスアンプイネーブル信号saeの大きな遅延sae_slの生成タイミングが決定される。その結果、センスアンプイネーブル信号saeの生成タイミングの変動幅Δt_saeは、全体の8%と大きなものとなることが判明した。
【0018】
本発明は、以上のような本発明に先立った本発明者等の検討の結果、なされたものである。
【0019】
従って、本発明の目的とするところは、半導体集積回路装置に内蔵されてレプリカ・ビット線(RBL)を使用した半導体メモリの記憶容量が大容量化しても、センスアンプイネーブル信号の生成タイミングの変動を軽減することにある。
【0020】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【0021】
本願において開示される発明のうちの代表的なものについて簡単に説明すれば下記のとおりである。
【0022】
すなわち、本発明の代表的な発明の代表的な実施の形態による半導体集積回路装置は、複数のワード線(wl[0]〜wl[n])と、複数のビット線(bt[0]、bb[0]〜bt[m]、bb[m])と、複数の通常・メモリセル(MEMCELL)と、アクセス制御回路(WD、CTRL)と、複数のセンスアンプ(SA)と、第1のレプリカ・ビット線(rplbt[0])と、第2のレプリカ・ビット線(rplbt[1])と、第1のレプリカ・メモリセル(RPLCELL])と、第2のレプリカ・メモリセル(RPLCELL)と、第1の論理回路(INV0)と、第2の論理回路(INV1)とを具備する。
【0023】
前記第1のレプリカ・ビット線に前記第1レプリカ・メモリセルが接続され、前記第2のレプリカ・ビット線に前記第2のレプリカ・メモリセルが接続されている。前記第1のレプリカ・ビット線に前記第1の論理回路の入力端子が接続され、前記第1の論理回路の出力端子は前記第2のレプリカ・ビット線に接続されている。前記第2のレプリカ・ビット線に前記第2の論理回路の入力端子が接続され、前記第2の論理回路の出力端子からセンスアンプイネーブル信号(sae)が生成される(図3参照)。
【0024】
前記センスアンプイネーブル信号(sae)が前記複数のセンスアンプ(SA)に供給されることによって、前記複数のビット線の複数の読み出し信号が前記複数のセンスアンプにより増幅され、前記複数のセンスアンプの複数の出力端子から複数の読み出しデータ(q[0]〜q[m])が生成されることを特徴とする(図4参照)。
【発明の効果】
【0025】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。すなわち、レプリカ・ビット線(RBL)を使用した半導体メモリの記憶容量が大容量化しても、センスアンプイネーブル信号の生成タイミングの変動を軽減することができる。
【発明を実施するための最良の形態】
【0026】
《代表的な実施の形態》
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。
【0027】
〔1〕本発明の代表的な実施の形態は、
行方向に略平行に配置された複数のワード線(wl[0]〜wl[n])と、
列方向に略平行に配置された複数のビット線(bt[0]、bb[0]〜bt[m]、bb[m])と、
前記複数のワード線と前記複数のビット線とに接続された複数の通常・メモリセル(MEMCELL)と、
アドレス信号(a[0]〜a[h])に応答して前記複数のワード線の任意の1つのワード線を選択することが可能なアクセス制御回路(WD、CTRL)と、
前記複数のビット線に接続された複数のセンスアンプ(SA)とを具備する半導体集積回路装置である。
【0028】
前記半導体集積回路装置は、第1のレプリカ・ビット線(rplbt[0])と、第2のレプリカ・ビット線(rplbt[1])と、第1のレプリカ・メモリセル(RPLCELL])と、第2のレプリカ・メモリセル(RPLCELL)と、第1の論理回路(INV0)と、第2の論理回路(INV1)とを更に具備する。
【0029】
前記第1のレプリカ・ビット線に前記第1レプリカ・メモリセルが接続されており、前記第2のレプリカ・ビット線に前記第2のレプリカ・メモリセルが接続されている。
【0030】
前記第1のレプリカ・ビット線に前記第1の論理回路の入力端子が接続されており、前記第1の論理回路の出力端子は前記第2のレプリカ・ビット線に接続されている。
【0031】
前記第2のレプリカ・ビット線に前記第2の論理回路の入力端子が接続されており、前記第2の論理回路の出力端子からセンスアンプイネーブル信号(sae)が生成される(図3参照)。
【0032】
前記センスアンプイネーブル信号(sae)が前記複数のセンスアンプ(SA)に供給されることによって、前記複数のビット線の複数の読み出し信号が前記複数のセンスアンプにより増幅され、前記複数のセンスアンプの複数の出力端子から複数の読み出しデータ(q[0]〜q[m])が生成されることを特徴とする(図4参照)。
【0033】
前記実施の形態によれば、レプリカ・ビット線は複数のレプリカ・ビット線に分割されているので、分割された各レプリカ・ビット線の遅延量が軽減される。分割された各レプリカ・ビット線の遅延量が軽減されることによって、分割された各レプリカ・ビット線の遅延変動が軽減される。従って、各レプリカ・ビット線の軽減された遅延変動と第1および第2の論理回路(INV0、INV1)の論理しきい値のローカル変動によるセンスアンプイネーブル信号(sae)の生成タイミングの変動が軽減されることができる(図18参照)。
【0034】
好適な実施の形態による半導体集積回路装置は、第1のプリチャージトランジスタ(PCH0)と第2のプリチャージトランジスタ(PCH1)とを更に具備する。
【0035】
前記第1のプリチャージトランジスタは前記第1のレプリカ・ビット線(rplbt[0])に接続されており、前記第2のプリチャージトランジスタは前記第2のレプリカ・ビット線(rplbt[1])に接続されている。
【0036】
前記センスアンプイネーブル信号に応答して前記複数のセンスアンプの前記複数の出力端子から複数の読み出しデータが生成される以前に、前記第1のプリチャージトランジスタと前記第2のプリチャージトランジスタとは前記第1のレプリカ・ビット線と前記第2のレプリカ・ビット線をそれぞれ所定のプリチャージ電位(VDD)に設定することを特徴とする(図4参照)。
【0037】
他の好適な実施の形態による半導体集積回路装置は、第1のダミー・メモリセル(DMYCELL)と第2のダミー・メモリセル(DMYCELL)とを更に具備する。
【0038】
前記第1のダミー・メモリセルは前記第1のレプリカ・ビット線(rplbt[0])に接続されており、前記第2のダミー・メモリセルは前記第2のレプリカ・ビット線(rplbt[1])に接続されていることを特徴とする(図3参照)。
【0039】
更に他の好適な実施の形態による半導体集積回路装置は、前記アクセス制御回路に含まれるワードドライバ(WD)は複数のCMOSワードドライバ…、(K−1、CMOS_Drv)、(K、CMOS_Drv)、(K+1、CMOS_Drv)、(K+2、CMOS_Drv)、…を含む。
【0040】
前記複数のCMOSワードドライバは前記列方向に配置され、前記複数のCMOSワードドライバのうちの互いに近接した2個のCMOSワードドライバ((K、CMOS_Drv)、(K+1、CMOS_Drv))はその間に中間領域(611、612、613、621、622)を含む。前記第1のプリチャージトランジスタ(PCH0)と前記第1の論理回路(INV0)とは、前記中間領域の内部に形成されていることを特徴とする(図5、図6参照)。
【0041】
より好適な実施の形態による半導体集積回路装置では、前記第1の論理回路(701)は第1のCMOS・メモリセル(INVCELL)によって形成されており、前記第1のプリチャージトランジスタ(702)は第2のCMOS・メモリセル(PCHCELL)によって形成されていることを特徴とする(図7、図8、図9参照)。
【0042】
更により好適な実施の形態による半導体集積回路装置では、前記第1の論理回路を形成する前記第1のCMOS・メモリセルと前記第1のプリチャージトランジスタを形成する前記第2のCMOS・メモリセルとは前記第1のレプリカ・ビット線(rplbt[0])に接続された前記第1のダミー・メモリセル(DMYCELL)と前記第2のレプリカ・ビット線(rplbt[1])に接続された前記第2のレプリカ・メモリセル(RPLCELL)との中間に形成されていることを特徴とする(図7参照)。
【0043】
具体的な一つの実施の形態による半導体集積回路(1)では、前記第1のレプリカ・ビット線(rplbt[0])に接続された前記第1のダミー・メモリセル(703)は第3のCMOS・メモリセル(DMYCELL)によって形成されており、前記第2のレプリカ・ビット線(rplbt[1])に接続された前記第2のダミー・メモリセル(703)は第4のCMOS・メモリセル(DMYCELL)によって形成されていることを特徴とする(図7、図10〜図14参照)。
【0044】
より具体的な一つの実施の形態は、前記複数の通常・メモリセル(MEMCELL)は、SRAM・メモリセルであることを特徴とする(図3照)。
【0045】
〔2〕本発明の別の観点の代表的な実施の形態による本発明の代表的な実施の形態は、
行方向に略平行に配置された複数のワード線(wl[0]〜wl[n])と、
列方向に略平行に配置された複数のビット線(bt[0]、bb[0]〜bt[m]、bb[m])と、
前記複数のワード線と前記複数のビット線とに接続された複数の通常・メモリセル(MEMCELL)と、
アドレス信号(a[0]〜a[h])に応答して前記複数のワード線の任意の1つのワード線を選択することが可能なアクセス制御回路(WD、CTRL)と、
前記複数のビット線に接続された複数のセンスアンプ(SA)とを具備する半導体集積回路装置の動作方法である。
【0046】
前記半導体集積回路装置は、第1のレプリカ・ビット線(rplbt[0])と、第2のレプリカ・ビット線(rplbt[1])と、第1のレプリカ・メモリセル(RPLCELL])と、第2のレプリカ・メモリセル(RPLCELL)と、第1の論理回路(INV0)と、第2の論理回路(INV1)とを更に具備する。
【0047】
前記第1のレプリカ・ビット線に前記第1レプリカ・メモリセルが接続されており、前記第2のレプリカ・ビット線に前記第2のレプリカ・メモリセルが接続されている。
【0048】
前記第1のレプリカ・ビット線に前記第1の論理回路の入力端子が接続されており、前記第1の論理回路の出力端子は前記第2のレプリカ・ビット線に接続されている。
【0049】
前記第2のレプリカ・ビット線に前記第2の論理回路の入力端子が接続されており、前記第2の論理回路の出力端子からセンスアンプイネーブル信号(sae)が生成される(図3参照)。
【0050】
前記センスアンプイネーブル信号(sae)が前記複数のセンスアンプ(SA)に供給されることによって、前記複数のビット線の複数の読み出し信号が前記複数のセンスアンプにより増幅され、前記複数のセンスアンプの複数の出力端子から複数の読み出しデータ(q[0]〜q[m])が生成されることを特徴とする(図4参照)。
【0051】
《実施の形態の説明》
次に、実施の形態について更に詳述する。尚、発明を実施するための最良の形態を説明するための全図において、前記の図と同一の機能を有する部品には同一の符号を付して、その繰り返しの説明は省略する。
【0052】
[実施の形態1]
《SRAMの構成》
図3は、本発明の実施の形態1によるレプリカ・ビット線(RBL)を使用するSRAMの構成を示す図である。
【0053】
図3に示すSRAMが図1に示すSRAMと基本的に相違するのは、図1に示したSRAMの1本のレプリカ・ビット線rplbtが図3に示すSRAMでは複数のレプリカ・ビット線rplbt[0]、rplbt[1]に分割されることによって、レプリカ・ビット線での遅延量が軽減されていることである。
【0054】
図3に示すSRAMも、図1に示したSRAMと同様に、ワードドライバ(WD)と、デコード制御回路(CTRL)と、複数(n+1>1)のワード線(wl[0]〜[n])と、複数(m+1>1)のビット線・反転ビット線対(bt[0]、bb[0]〜bt[m]、bb[m])と、複数個((n+1)×(m+1))のSRAM・メモリセル(MEMCELL)と、複数個(m+1>1)のセンスアンプ(SA)とを含んでいる。
【0055】
図3に示すSRAMが、図1に示したSRAMと相違するのは、第1のレプリカ・ワード線(rplwl[0])および第2のレプリカ・ワード線(rplwl[1])と、第1のレプリカ・ビット線(rplbt[0])および第2のレプリカ・ビット線(rplbt[1])と、第1のプリチャージトランジスタPCH0(PチャンネルMOSトランジスタP0)および第2のプリチャージトランジスタPCH1(PチャンネルMOSトランジスタP1)と、第1のインバータ(INV0)および第2のインバータ(INV1)と、第1のレプリカ・メモリセル(RPLCELL)および第2のレプリカ・メモリセル(RPLCELL)と、第1のダミー・メモリセル(DMYCELL)および第2のダミー・メモリセル(DMYCELL)を含んでいる。
【0056】
デコード制御回路CTRLにはクロックCLKとアドレス信号[0]〜[h]とが供給されることによって、デコード制御回路CTRLからワードドライバWDにデコーダ信号dec[0]〜[i]が供給され、デコード制御回路CTRLから第1のプリチャージトランジスタPCH0と複数個(p個、p>1)の第1のレプリカ・メモリセルRPLCELLに第1のレプリカ・ワード線信号rplwl[0]が供給される。第1のプリチャージトランジスタPCH0としてのPチャンネルMOSトランジスタP0のソースは電源電圧VDDに接続される一方、トランジスタP0のドレインは第1のレプリカ・ビット線rplbt[0]に接続されている。この第1のレプリカ・ビット線rplbt[0]は、複数個(p個>1)の第1のレプリカ・メモリセルRPLCELLと複数個(q個>1)の第1のダミー・メモリセルDMYCELLと第1のインバータINV0の入力端子とに接続される。この第1のインバータINV0の出力端子から生成される第2のレプリカ・ワード線信号rplwl[1]は第2のプリチャージトランジスタPCH1と複数個(r個、r>1)の第2のレプリカ・メモリセルRPLCELLに供給される。第2のプリチャージトランジスタPCH1としてのPチャンネルMOSトランジスタP1のソースは電源電圧VDDに接続される一方、トランジスタP1のドレインは第2のレプリカ・ビット線rplbt[1]に接続されている。この第2のレプリカ・ビット線rplbt[1]は、複数個(r個、r>1)の第2のレプリカ・メモリセルRPLCELLと複数個(s個>1)の第2のダミー・メモリセルDMYCELLと第2のインバータINV1の入力端子とに接続される。この第2のインバータINV1の出力端子から生成される反転レプリカ・ビット線rplbtnはデコード制御回路CTRLとバッファBUFの入力端子とに供給され、バッファBUFの出力端子からセンスアンプイネーブル信号saeが生成され、複数個(m+1>1)のセンスアンプSAに供給される。複数(m+1>1)のビット線・反転ビット線対bt[0]、bb[0]〜bt[m]、bb[m]からのSRAMセル読み出し信号が複数個のセンスアンプSAの差動入力端子に供給されることによって、複数個のセンスアンプSAの出力端子から読み出しデータq[0]〜[m]が生成される。
【0057】
《SRAMの動作》
図4は、図3に示す本発明の実施の形態1によるSRAMの動作を説明するための図3に示すSRAMの各部の波形図である。
【0058】
図4に示すように、クロック信号CLKの立ち上がりに同期して変化するアドレス信号[0]〜[h]に応答してデコーダ信号dec[0]〜[i]の選択された1つの信号が立ち下る。wl[0]〜[n]のワードラインのうちでアドレス信号に対応する一本のワードラインが選択されて立ち上がる。立ち上がった選択ワードラインが接続されている複数ビット(m+1)のメモリセルの記憶保持状態に応答して複数(m+1>1)のビット線・反転ビット線対bt[0]、bb[0]〜bt[m]、bb[m]の各ビット線・反転ビット線対の一方のビット線の電荷が引き抜かれ始める。尚、第1のレプリカ・ワード線rplwl[0]がローレベルの間には、第1のレプリカ・ビット線rplbt[0]は第1のプリチャージトランジスタPCH0であるPチャンネルMOSトランジスタP0によってハイレベルである電源電圧VDDにプリチャージされている。従って、第1のレプリカ・ビット線rplbt[0]のハイレベルに応答して、第1のインバータ(INV0)の出力端子の第2のレプリカ・ワード線(rplwl[1])はローレベルとなる。その結果、第2のレプリカ・ワード線(rplwl[1])のローレベルに応答して、第2のプリチャージトランジスタPCH1(PチャンネルMOSトランジスタP1)のドレインの第2のレプリカ・ビット線(rplbt[1])はハイレベルである。従って、第2のレプリカ・ビット線(rplbt[1])のハイレベルに応答して、第2のインバータ(INV1)の出力端子の反転レプリカ・ビット線rplbtnとバッファBUFの出力端子のセンスアンプイネーブル信号saeとはそれぞれローレベルとなっている。
【0059】
一方、クロック信号CLKの立ち上がりに応答して、第1のレプリカ・ワード線rplwl[0]の電位がハイレベルに立ち上る。複数個(p個>1)の第1のレプリカ・メモリセルRPLCELLの内部では、PチャンネルMOSトランジスタP11とNチャンネルMOSトランジスタN11とによって構成されたCMOSインバータの入力端子にはハイレベルの電源電圧VDDが供給されているので、このCMOSインバータの出力端子は接地電位GNDに維持されている。第1のレプリカ・ワード線rplwl[0]の電位がハイレベルに立ち上ることによって、複数個(p個>1)の第1のレプリカ・メモリセルRPLCELLの内部の転送トランジスタとしてのNチャンネルMOSトランジスタN12がオンとなるので、第1のレプリカ・ビット線rplbt[0]のプリチャージ電荷は複数個(p個>1)の第1のレプリカ・メモリセルRPLCELL内部の複数個(p個)の転送トランジスタN12を介して接地電位GNDに放電されるようになる。この放電によって第1のレプリカ・ビット線rplbt[0]の電位が第1のインバータINV0の論理しきい値より低いレベルに低下すると、第1のインバータINV0の出力の第2のレプリカ・ワード線rplwl[1]はハイレベルとなる。そうすると複数個(r個>1)の第2のレプリカ・メモリセルRPLCELLの内部の転送トランジスタとしてのNチャンネルMOSトランジスタN12がオンとなるので、第2のレプリカ・ビット線rplbt[1]のプリチャージ電荷は複数個(r個>1)の第2のレプリカ・メモリセルRPLCELL内部の複数個(r個)の転送トランジスタN12を介して接地電位GNDに放電されるようになる。この放電によって第2のレプリカ・ビット線rplbt[1]の電位が第2のインバータINV1の論理しきい値より低いレベルに低下すると、第2のインバータINV1の出力の反転レプリカ・ビット線rplbtnの電位が立ち上がる。反転レプリカ・ビット線rplbtn の信号はバッファBUFの入力端子に供給され、バッファBUFの出力端子から生成されるセンスアンプイネーブル信号saeが複数個(m+1>1)のセンスアンプSAに供給される。センスアンプイネーブル信号saeの立ち上がりのタイミングの複数(m+1>1)のビット線・反転ビット線対(bt[0]、bb[0]〜bt[m]、bb[m])の電位差ΔVが複数個(m+1>1)のセンスアンプSAによって増幅されて読み出しデータq[0]〜[m]が出力されるものとなる。このビット線・反転ビット線対の電位差ΔVがセンスアンプSAの入力電位差のオフセット分より小さいと、データの読み出しに失敗する。ワードラインwl[0]〜[n]のいずれかの選択ワードラインの電位が立ち上がり複数(m+1>1)のビット線・反転ビット線の電位差ΔVがセンスアンプSAの入力電位差のオフセット分よりも大きくなるタイミングと、第1および第2のレプリカ・ワード線rplwl[0]、rplwl[1]が立ち上がり第1および第2のレプリカ・ビット線rplbt[0]、rplbt[1])が立ち下がりセンスアンプイネーブル信号saeが立ち上がるタイミングとが略同時となるようにタイミングの調整が実行される。センスアンプイネーブル信号saeの電位の立ち上がりタイミングの調整は、第1のレプリカ・ビット線rplbt[0]に接続される第1のレプリカ・メモリセルRPLCELLの個数(p個)および第2のレプリカ・ビット線rplbt[1]に接続される第2のレプリカ・メモリセルRPLCELLの個数(r個)の調整により実行可能となる。
【0060】
図3に示した本発明の実施の形態1によるSRAMでは、レプリカ・ビット線は複数のレプリカ・ビット線rplbt[0]、rplbt[1]に分割されているので、分割された各レプリカ・ビット線rplbt[0]、[1]の遅延量が軽減される。分割された各レプリカ・ビット線rplbt[0]、[1]の遅延量が軽減されることによって、分割された各レプリカ・ビット線rplbt[0]、[1]の遅延変動が軽減される。その結果、各レプリカ・ビット線rplbt[0]、[1]の軽減された遅延変動と第1および第2のインバータINV0、INV1の論理しきい値のローカル変動によるセンスアンプイネーブル信号saeの生成タイミングの変動が軽減されることができる。
【0061】
図18は、図3および図4に説明した本発明の実施の形態1によるSRAMのレプリカ・ビット線の遅延変動とインバータの論理しきい値のローカル変動とによるセンスアンプイネーブル信号saeの生成タイミング(立ち上がりタイミング)の変動の様子を示す図である。
【0062】
図18の例で、SRAMのワード線(wl[0]〜[n])の本数は1024本であり、具体的にはレプリカ・ビット線は8本のレプリカ・ビット線rplbtに分割されている。従って、分割された各レプリカ・ビット線rplbtの負荷容量と遅延量は著しく軽減されている。すなわち、図17と比較すると、8分割の場合には図18の左に示すように8分割された各レプリカ・ビット線rplbtの遅延量は略1/8に軽減される。その際に、図17と同様に、図18の左に示すように8分割された場合でも、レプリカ・ビット線rplbtの遅延が小さく高速振幅変化特性rplbt_ftとなる場合とレプリカ・ビット線rplbtの遅延が大きく低速振幅変化特性rplbt_slとなる場合とがある。一方、8分割された各レプリカ・ビット線rplbtの信号が供給されるインバータINVの論理しきい値が、高論理しきい値電圧VLth_highとなる場合と低論理しきい値電圧VLth_lowとなる場合とがある。高速振幅変化特性rplbt_ftと高論理しきい値電圧VLth_highとのクロスオーバーによってセンスアンプイネーブル信号saeの小さな遅延sae_ftの生成タイミングが決定され、低速振幅変化特性rplbt_slと低速振幅変化特性rplbt_slのクロスオーバーによってセンスアンプイネーブル信号saeの大きな遅延sae_slの生成タイミングが決定される。しかし、図18の左に示すように8分割された場合の8分割された各レプリカ・ビット線の遅延変動とインバータINVの論理しきい値電圧の変動によるセンスアンプイネーブル信号saeの生成タイミングの変動幅Δt_saeは、図17と比較すると、略1/8に軽減される。具体的には、図18の左に示すように8分割された場合ではセンスアンプイネーブル信号saeの生成タイミングの変動幅Δt_sae=t_sae×1/8×8%≒t_sae×1%と極めて小さな値に低減されるものとなる。
【0063】
具体的には、8分割された各レプリカ・ビット線rplbtと各インバータINVとの直列接続によって図3に示した本発明の実施の形態1のSRAMのセンスアンプイネーブル信号saeのトータルの生成タイミングの変動幅ΣΔt_saeが決定される。1個目のレプリカ・ビット線rplbtと1個目のインバータINVとの1個目の直列接続による1個目の生成タイミングの変動幅Δt_saeから8個目のレプリカ・ビット線rplbtと8個目のインバータINVとの8個目の直列接続による8個目の生成タイミングの変動幅Δt_saeまでにおいて、各変動幅Δt_saeは正の変動値から負の変動値の値に略正規分布するものとなる。すなわち、8分割の場合のトータルの生成タイミングの変動幅ΣΔt_saeは、ΣΔt_sae=Δt_sae×√8≒t_sae×3%となる。図3に示した本発明の実施の形態1のレプリカ・ビット線(RBL)が8分割の場合のSRAMにおける図18の左に示したセンスアンプイネーブル信号saeのトータルの生成タイミングの変動幅ΣΔt_saeのt_sae×3%は、図1の本発明に先立って本発明者等によって検討されたSRAMにおける図17に示した生成タイミングの変動幅Δt_saeのt_sae×8%の半分以下に低減することが可能となる。
【0064】
[実施の形態2]
本発明の実施の形態2は、本発明の実施の形態1による図3に示したSRAMのインバータINV0、INV1およびレプリカ・ビット線プリチャージトランジスタPCH0、PCH1のレイアウトに関するものである。
【0065】
図5は、本発明の実施の形態2によるSRAMの構成を示す図である。
【0066】
図5では、図3に示した本発明の実施の形態1によるSRAMのワードドライバ(WD)の内部構成が詳細に示されている。ワードドライバ(WD)は複数個のCMOSワードドライバ…、(K−1、CMOS_Drv)、(K、CMOS_Drv)、(K+1、CMOS_Drv)、(K+2、CMOS_Drv)、…を含み、CMOSワードドライバ(K−1、CMOS_Drv)の出力端子はワード線wl[K−1]に接続され、CMOSワードドライバ(K、CMOS_Drv)の出力端子はワード線wl[K]に接続され、CMOSワードドライバ(K+1、CMOS_Drv)の出力端子はワード線wl[K+1]に接続され、CMOSワードドライバ(K+2、CMOS_Drv)の出力端子はワード線wl[K+2]に接続されている。複数のワード線wl[K−1]、wl[K]、wl[K+1]、wl[K+1]には、複数のSRAM・メモリセル(MEMCELL)が接続されている。第1のダミー・メモリセル(DMYCELL)が接続された第1のレプリカ・ビット線(rplbt[0])は第1のインバータINV0の入力端子に接続されており、この第1のインバータINV0の出力端子は第2のプリチャージトランジスタPCH1と第2のレプリカ・メモリセル(RPLCELL)が接続された第2のレプリカ・ワード線(rplbt[0])が接続されている。
【0067】
図6は、図5に示した本発明の実施の形態1によるSRAMを半導体集積回路のチップに形成する際のデバイスの平面レイアウトを示す図である。
【0068】
図6には、CMOSデバイスのためのN型ウェル領域61とP型ウェル領域62とが示されている。
【0069】
N型ウェル領域61には、4個のCMOSワードドライバ…、(K−1、CMOS_Drv)、(K、CMOS_Drv)、(K+1、CMOS_Drv)、(K+2、CMOS_Drv)、…の4個のPチャンネルMOSトランジスタが形成されている。この4個のPチャンネルMOSトランジスタはチャンネル長Lのゲート電極とチャンネル幅Wpのソース・ドレイン不純物領域(S、D)を含み、N型ウェル領域61内部に形成された2個目と3個目のPチャンネルMOSトランジスタの間にはN型ウェル基板給電コンタクト領域611が形成されている。このN型ウェル基板給電コンタクト領域611には、金属配線を介して例えば電源電圧VDD等の高レベル電圧が供給される。N型ウェル基板給電コンタクト領域611の右に、2個のPチャンネルMOSトランジスタ612、613が形成され、一方のトランジスタ612は第2のプリチャージトランジスタPCH1として使用され、他方のトランジスタは第1のインバータINV0を構成するPチャンネルMOSトランジスタとして使用される。尚、N型ウェル基板給電コンタクト領域611のレイアウト高さは、2個のPチャンネルMOSトランジスタ612、613のレイアウト高さと略同一に設定されている。また、N型ウェル基板給電コンタクト領域611と2個のPチャンネルMOSトランジスタ612、613のレイアウト幅の合計は、PチャンネルMOSトランジスタのチャンネル幅Wpと略等しく設定されている。
【0070】
P型ウェル領域62には、4個のCMOSワードドライバ…、(K−1、CMOS_Drv)、(K、CMOS_Drv)、(K+1、CMOS_Drv)、(K+2、CMOS_Drv)、…の4個のNチャンネルMOSトランジスタが形成されている。この4個のNチャンネルMOSトランジスタはチャンネル長Lのゲート電極とチャンネル幅Wnのソース・ドレイン不純物領域(S、D)を含み、P型ウェル領域62内部に形成された2個目と3個目のNチャンネルMOSトランジスタの間にはP型ウェル基板給電コンタクト領域621が形成されている。このP型ウェル基板給電コンタクト領域621には、金属配線を介して接地電位GND等の低レベル電圧が供給される。P型ウェル基板給電コンタクト領域621の左に1個のNチャンネルMOSトランジスタ622が形成され、このトランジスタ622は第1のインバータINV0を構成するNチャンネルMOSトランジスタとして使用される。尚、P型ウェル基板給電コンタクト領域621のレイアウト高さは、1個のNチャンネルMOSトランジスタ622のレイアウト高さと略同一に設定されている。また、P型ウェル基板給電コンタクト領域621と1個のNチャンネルMOSトランジスタ622のレイアウト幅の合計は、NチャンネルMOSトランジスタのチャンネル幅Wnと略等しく設定されている。
【0071】
[実施の形態3]
本発明の実施の形態3は、本発明の実施の形態1のSRAMに含まれたインバータINV0、INV1およびレプリカ・ビット線rplbt[0]、[1]のプリチャージトランジスタPCH0、PCH1を、SRAMメモリセルMEMCELL、レプリカ・メモリセルRPLCELL、ダミー・メモリセルDMYCELLを使用して形成するものである。
【0072】
図7は、本発明の実施の形態3によるSRAMの構成を示す図である。
【0073】
図3に示す本発明の実施の形態1のSRAMに含まれたインバータINV0、INV1は図7に示す本発明の実施の形態3のSRAMのインバータセル(INVCELL)701に置換され、図3に示す本発明の実施の形態1のSRAMに含まれたプリチャージトランジスタPCH0、PCH1は図7に示す本発明の実施の形態3のSRAMのプリチャージセル(PCHCELL)702に置換されている。尚、図7に示して本発明の実施の形態3のSRAMは、図3に示す本発明の実施の形態1のSRAMと同様にダミー・メモリセル(DMYCELL)703とレプリカ・メモリセル(RPLCELL)704とを含んでいる。
【0074】
図8は、図7に示した本発明の実施の形態3によるSRAMのインバータセル(INVCELL)701の構成を示す図である。
【0075】
図8に示すインバータセル(INVCELL)701は、図3に示す本発明の実施の形態1のSRAMに含まれるSRAMメモリセル(MEMCELL)、レプリカ・メモリセル(RPLCELL)、ダミー・メモリセル(DMYCELL)と同様に、2個のPチャンネルMOSトランジスタpll80、plr80と4個のNチャンネルMOSトランジスタnpl80、ndl80、ndr80、npr80を含んでいる。図8に示すインバータセル(INVCELL)701では、レプリカ・ビット線rplbt[0]の入力信号はPチャンネルMOSトランジスタnpr80とNチャンネルMOSトランジスタndr80とによって構成されるCMOSインバータによって反転されて、レプリカ・ワード線信号rplwl[1]が生成される。尚、図8に示すインバータセル(INVCELL)701の駆動能力は、並列接続されるメモリセルの個数によって調整されることも可能である。
【0076】
図9は、図7に示した本発明の実施の形態3によるSRAMのプリチャージセル(PCHCELL)702の構成を示す図である。
【0077】
図9に示すプリチャージセル(PCHCELL)702は、図3に示した本発明の実施の形態1のSRAMに含まれるSRAMメモリセル(MEMCELL)、レプリカ・メモリセル(RPLCELL)、ダミー・メモリセル(DMYCELL)と同様に、2個のPチャンネルMOSトランジスタpll90、plr90と4個のNチャンネルMOSトランジスタnpl90、ndl90、ndr90、npr90とを含んでいる。図9に示すプリチャージセル(PCHCELL)702では、入力信号としてのレプリカ・ワード線信号rplwl[0]がPチャンネルMOSトランジスタpll90のゲートに供給されることによって、トランジスタpll90のドレインからレプリカ・ビット線rplbt[0]の出力信号が生成される。レプリカ・ワード線信号rplwl[0]がローレベルの場合には、PチャンネルMOSトランジスタpll90がオンとなって、レプリカ・ビット線rplbt[0]の電位は電源電圧VDDのハイレベルにプリチャージされる。レプリカ・ワード線信号rplwl[0]がハイレベルの場合には、PチャンネルMOSトランジスタpll90がオフとなって、レプリカ・ビット線rplbt[0]はレプリカ・メモリセル(RPLCELL)によって接地電位GNDへ放電される。また、図9に示すプリチャージセル(PCHCELL)702のプリチャージ駆動能力は、並列接続されるメモリセルの個数によって調整されることも可能である。
【0078】
[実施の形態4]
本発明の実施の形態4は、図7に示した本発明の実施の形態3のSRAMに含まれるダミー・メモリセル(DMYCELL)703のトランジスタノードの接続状態を変更することによってレプリカ・ビット線rplbt[0]、[1]の負荷容量を調整するものである。
【0079】
図10は、本発明の実施の形態4によるSRAMに含まれるダミー・メモリセル(DMYCELL)703の構成を示す図である。
【0080】
図10に示すダミー・メモリセル(DMYCELL)703は、2個のPチャンネルMOSトランジスタpll100、plr100と4個のNチャンネルMOSトランジスタnpl100、ndl100、ndr100、npr100とを含んでいる。図10に示すダミー・メモリセル(DMYCELL)703では、NチャンネルMOSトランジスタnpll100のドレインに追加して、NチャンネルMOSトランジスタnprl100のドレインがレプリカ・ビット線rplbt[0]に接続されることで、レプリカ・ビット線rplbt[0]の負荷容量が増加されることが可能となる。
【0081】
図11も、本発明の実施の形態4によるSRAMに含まれるダミー・メモリセル(DMYCELL)703の構成を示す図である。
【0082】
図11に示すダミー・メモリセル(DMYCELL)703は、2個のPチャンネルMOSトランジスタpll110、plr110と4個のNチャンネルMOSトランジスタnpl110、ndl110、ndr110、npr110とを含んでいる。図11に示すダミー・メモリセル(DMYCELL)703では、セルの内部配線L703によってNチャンネルMOSトランジスタ npl110のドレインとソースが共通にレプリカ・ビット線rplbt[0]に接続されることで、レプリカ・ビット線rplbt[0]の負荷容量が増加されることが可能となる。
【0083】
図12も、本発明の実施の形態4によるSRAMに含まれるダミー・メモリセル(DMYCELL)703の構成を示す図である。
【0084】
図12に示すダミー・メモリセル(DMYCELL)703は、2個のPチャンネルMOSトランジスタpll120、plr120と4個のNチャンネルMOSトランジスタnpl120、ndl120、ndr120、npr120とを含んでいる。図12に示すダミー・メモリセル(DMYCELL)703では、2個のNチャンネルMOSトランジスタnpl120、npr120のゲート容量がレプリカ・ビット線rplbt[0]に接続されることで、レプリカ・ビット線rplbt[0]での負荷容量が増加されることが可能となる。
【0085】
図13も、本発明の実施の形態4によるSRAMに含まれるダミー・メモリセル(DMYCELL)703の構成を示す図である。
【0086】
図13に示すダミー・メモリセル(DMYCELL)703は、2個のPチャンネルMOSトランジスタpll150、plr150と4個のNチャンネルMOSトランジスタnpl150、ndl150、ndr150、npr150とを含んでいる。図13に示すダミー・メモリセル(DMYCELL)703で、レプリカ・ビット線rplbt[0]にPチャンネルMOSトランジスタpll150のゲート容量とNチャンネルMOSトランジスタndl150のゲート容量とPチャンネルMOSトランジスタplr150のソース・ドレイン容量とが接続されることで、レプリカ・ビット線rplbt[0]の負荷容量が増加されることが可能となる。
【0087】
以上、説明した図10〜図13のダミー・メモリセル(DMYCELL)703の構成は、状況に応じて、相互に組み合わせて使用されることも可能である。
【0088】
[実施の形態5]
本発明の実施の形態5は、ダミー・メモリセルのリーク電流の影響をレプリカ・ビット線の引き抜き遅延に反映させるものである。
【0089】
図14は、本発明の実施の形態5によるSRAMに含まれる一部のダミー・メモリセル(DMYCELL)703の構成を示す図である。
【0090】
図3に示した本発明の実施の形態1によるSRAMに含まれる複数のダミー・メモリセル(DMYCELL)の全ての内部では、PチャンネルMOSトランジスタP11とNチャンネルMOSトランジスタN11によって構成されたCMOSインバータの入力端子にはハイレベルの電源電圧VDDが供給され、このCMOSインバータの出力端子は接地電位GNDに維持されている。接地電位GNDによって複数のダミー・メモリセル(DMYCELL)の全ての転送トランジスタとしてのNチャンネルMOSトランジスタN12がオフとなるので、レプリカ・ビット線rplbt[0]、rplbt[1]のプリチャージ電荷は複数のダミー・メモリセル(DMYCELL)の全ての内部の複数個の転送トランジスタN12を介して接地電位GNDに放電される。
【0091】
それに対して、図14に示す本発明の実施の形態5によるSRAMに含まれる一部のダミー・メモリセル(DMYCELL)703の内部では、他方のPチャンネルMOSトランジスタplr140と他方のNチャンネルMOSトランジスタndr140とによって構成された他方のCMOSインバータの入力端子にはハイレベルの電源電圧VDDが供給され、他方のCMOSインバータの出力端子は接地電位GNDに維持されている。従って、一方のPチャンネルMOSトランジスタpll140と一方のNチャンネルMOSトランジスタndl140によって構成された一方のCMOSインバータの入力端子には接地電位GNDが供給され、このCMOSインバータの出力端子はハイレベルの電源電圧VDDに維持されている。その結果、図14に示した一部のダミー・メモリセル(DMYCELL)703の内部では、オフ状態の転送NチャンネルMOSトランジスタN12のリーク電流によってレプリカ・ビット線rplbt[0]、rplbt[1]はハイレベルの電源電圧VDDに向かって充電される。従って、他のダミー・メモリセル(DMYCELL)によるレプリカ・ビット線rplbt[0]、rplbt[1]の放電と一部のダミー・メモリセル(DMYCELL)703のレプリカ・ビット線rplbt[0]、rplbt[1]の充電の能力差によって、レプリカ・ビット線rplbt[0]、rplbt[1]の引き抜き遅延量を調整することが可能となる。
【0092】
[実施の形態6]
本発明の実施の形態6は、図3乃至図14に示した本発明の実施の形態1乃至実施の形態5のSRAMを内蔵メモリとして含むシステムオンチップ(SoC)のシステムLSIに関するものである。
【0093】
図15は、本発明の実施の形態6によるシステムLSIの構成を示す図である。
【0094】
図15に示すシステムオンチップ(SoC)のシステムLSIの半導体チップ150には、知的財産権(IP)コアとして中央処理ニユット(CPU)151、152、153、2次元画像信号処理エンジン154、3次元画像信号処理エンジン155、動画処理エンジン156、音声信号処理ユニット157、液晶表示コントローラ158、インターフェースコントローラ159を含んでいる。
【0095】
図15に示す半導体チップ150に集積化された各IPコア151〜159は、その内部に内蔵SRAMを含んでいる。各IPコア151〜159は、その機能と性能とに応じてその内蔵SRAMの記憶容量は様々なものとなる。その際に、記憶容量の極めて大きな内蔵SRAMに、上述の図3乃至図14に示した本発明の実施の形態1乃至実施の形態5のSRAMを採用することができる。更に、図15に示す半導体チップ150には、複数のIPコア151〜159が共有して使用する大容量の共有内蔵SRAMを含むこともことが可能である。これらの大容量の内蔵SRAMと種々の記憶容量の内蔵SRAMとの設計に、コンパイルドRAM(CRAM)の設計手法が利用されることができる。
【0096】
図16は、本発明の実施の形態6によるシステムLSIの半導体チップ150に内蔵される内蔵SRAMの設計に利用されるコンパイルドRAM(CRAM)の設計手法を説明する図である。
【0097】
メモリコンパイラー160はエンジニアリングワークステーション等の電子計算機上の設計ツールであり、内蔵SRAMの基本的なメモリデバイス構造の電子データ161と種々の記憶容量の内蔵SRAMのための入力データ162とがメモリコンパイラー160に供給される。入力データ162は、種々の内蔵SRAMの配置部品データ、回路部品データ、ライブラリデータ、配置接続データを含んでいる。
【0098】
メモリコンパイラー160は、供給されたメモリデバイス構造の電子データ161と内蔵SRAMのための入力データ162とから、自動設計された内蔵SRAMの出力データ163を生成する。この出力データ163は、配置データ、回路データ、メモリライブラリデータ、ネットリストデータを含んでいる。
【0099】
特に、図16に示す本発明の実施の形態6のコンパイルドRAMの設計手法のメモリコンパイラー160は、自動設計される種々の記憶容量の内蔵SRAMのそれぞれで適切なセンスアンプイネーブル信号の生成タイミングを出力するように構成されている。
【0100】
すなわち、メモリコンパイラー160から自動生成される出力データ163には、レプリカ・ビット線の分割数、各分割されたレプリカ・ビット線に接続されるレプリカ・メモリセルの個数とダミー・メモリセルの個数等のセンスアンプイネーブル信号の生成タイミングに関する節制情報が含まれるものである。
【0101】
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【0102】
例えば、本発明の実施の形態による半導体集積回路装置に内蔵される内蔵メモリとしてはSRAMに限定されるものではなく、DRAM(ダイナミックランダムアクセスメモリ)やEEPROM(電気的に消去・書き込み可能なリードオンリメモリ)または一括消去型のフラッシュメモリ等の不揮発性メモリに適用することができる。
【0103】
また、本発明は、システムオンチップ(SoC)と呼ばれるシステムLSI以外にも、DRAMやEEPROMやフラッシュメモリ等の不揮発性メモリの半導体メモリのみの専用機能を有する半導体メモリ集積回路装置に適用することが可能である。
【図面の簡単な説明】
【0104】
【図1】図1は、本発明に先立って非特許文献1に記載の技術に基づいて本発明者等によって検討されたレプリカ・ビット線を使用するSRAMの構成を示す図である。
【図2】図2は、図1に示すSRAMの動作を説明するための図1に示すSRAMの各部の波形図である。()
【図3】図3は、本発明の実施の形態1によるレプリカ・ビット線を使用するSRAMの構成を示す図である。
【図4】図4は、図3に示す本発明の実施の形態1によるSRAMの動作を説明するための図3に示すSRAMの各部の波形図である。
【図5】図5は、本発明の実施の形態2によるSRAMの構成を示す図である。
【図6】図6は、図5に示した本発明の実施の形態2によるSRAMを半導体集積回路のチップに形成する際のデバイスの平面レイアウトを示す図である。
【図7】図7は、本発明の実施の形態3によるSRAMの構成を示す図である。
【図8】図8は、図7に示した本発明の実施の形態3によるSRAMのインバータセルの構成を示す図である。
【図9】図9は、図7に示した本発明の実施の形態3によるSRAMのプリチャージセルの構成を示す図である。
【図10】図10は、本発明の実施の形態4によるSRAMに含まれるダミー・メモリセルの構成を示す図である。
【図11】図11も、本発明の実施の形態4によるSRAMに含まれるダミー・メモリセルの構成を示す図である。
【図12】図12も、本発明の実施の形態4によるSRAMに含まれる一部のダミー・メモリセルの構成を示す図である。
【図13】図13は、図12に示した本発明の1つの実施の形態による半導体集積回路を構成する種々のデバイスのレイアウトを示すシリコンチップの平面図である。
【図14】図14は、本発明の実施の形態5によるSRAMに含まれるダミー・メモリセルの構成を示す図である。
【図15】図15は、本発明の実施の形態6によるシステムLSIの構成を示す図である。
【図16】図16は、本発明の実施の形態6によるシステムLSIの半導体チップ150に内蔵される内蔵SRAMの設計に利用されるコンパイルドRAMの設計手法を説明する図である。
【図17】図17は、図1および図2に説明した本発明に先立って本発明者等によって検討されたレプリカ・ビット線を使用するSRAMのレプリカ・ビット線の遅延変動とインバータの論理しきい値のローカル変動とによるセンスアンプイネーブル信号の生成タイミングの変動の様子を示す図である。
【図18】図18は、図3および図4に説明した本発明の実施の形態1によるSRAMのレプリカ・ビット線の遅延変動とインバータの論理しきい値のローカル変動とによるセンスアンプイネーブル信号の生成タイミングの変動の様子を示す図である。
【符号の説明】
【0105】
WD ワードドライバ
CNTL デコード制御回路
wl[0]〜wl[n] ワード線
bt[0]、bb[0]〜bt[m]、bb[m] ビット線
rplwl[0]、rplwl[1] レプリカ・ワード線
rplbt[0]、rplbt[1] レプリカ・ビット線
MEMCELL SRAM・メモリセル
RPLCELL レプリカ・メモリセル
DMYCELL ダミー・メモリセル
PCH0、PCH1 プリチャージトランジスタ
INV0、INV1 インバータ
BUF バッファ
SA センスアンプ
CLK クロック
a[0]〜a[h] アドレス信号
dec[0]〜dec[j] デコーダ信号
sae センスアンプイネーブル信号
q[0]〜q[m] 読み出しデータ
【特許請求の範囲】
【請求項1】
行方向に略平行に配置された複数のワード線と、
列方向に略平行に配置された複数のビット線と、
前記複数のワード線と前記複数のビット線とに接続された複数の通常・メモリセルと、
アドレス信号に応答して前記複数のワード線の任意の1つのワード線を選択することが可能なアクセス制御回路と、
前記複数のビット線に接続された複数のセンスアンプとを具備する半導体集積回路装置であって、
前記半導体集積回路装置は、第1のレプリカ・ビット線と、第2のレプリカ・ビット線と、第1のレプリカ・メモリセルと、第2のレプリカ・メモリセルと、第1の論理回路と、第2の論理回路とを更に具備して、
前記第1のレプリカ・ビット線に前記第1レプリカ・メモリセルが接続されており、前記第2のレプリカ・ビット線に前記第2のレプリカ・メモリセルが接続されており、
前記第1のレプリカ・ビット線に前記第1の論理回路の入力端子が接続されており、前記第1の論理回路の出力端子は前記第2のレプリカ・ビット線に接続されており、
前記第2のレプリカ・ビット線に前記第2の論理回路の入力端子が接続されており、前記第2の論理回路の出力端子からセンスアンプイネーブル信号が生成され、
前記センスアンプイネーブル信号が前記複数のセンスアンプに供給されることによって、前記複数のビット線の複数の読み出し信号が前記複数のセンスアンプにより増幅され、前記複数のセンスアンプの複数の出力端子から複数の読み出しデータが生成されることを特徴とする半導体集積回路装置。
【請求項2】
第1のプリチャージトランジスタと第2のプリチャージトランジスタとを更に具備して、
前記第1のプリチャージトランジスタは前記第1のレプリカ・ビット線に接続されており、前記第2のプリチャージトランジスタは前記第2のレプリカ・ビット線に接続されており、
前記センスアンプイネーブル信号に応答して前記複数のセンスアンプの前記複数の出力端子から複数の読み出しデータが生成される以前に、前記第1のプリチャージトランジスタと前記第2のプリチャージトランジスタとは前記第1のレプリカ・ビット線と前記第2のレプリカ・ビット線をそれぞれ所定のプリチャージ電位に設定することを特徴とする請求項1に記載の半導体集積回路装置。
【請求項3】
第1のダミー・メモリセルと第2のダミー・メモリセルとを更に具備して、
前記第1のダミー・メモリセルは前記第1のレプリカ・ビット線に接続されており、前記第2のダミー・メモリセルは前記第2のレプリカ・ビット線に接続されていることを特徴とする請求項2に記載の半導体集積回路装置。
【請求項4】
前記アクセス制御回路に含まれるワードドライバは複数のCMOSワードドライバを含み、
前記複数のCMOSワードドライバは前記列方向に配置され、前記複数のCMOSワードドライバのうちの互いに近接した2個のCMOSワードドライバはその間に中間領域を含み、
前記第1のプリチャージトランジスタと前記第1の論理回路とは、前記中間領域の内部に形成されていることを特徴とする請求項3に記載の半導体集積回路装置。
【請求項5】
前記第1の論理回路は第1のCMOS・メモリセルによって形成されており、前記第1のプリチャージトランジスタは第2のCMOS・メモリセルによって形成されていることを特徴とする請求項3に記載の半導体集積回路装置。
【請求項6】
前記第1の論理回路を形成する前記第1のCMOS・メモリセルと前記第1のプリチャージトランジスタを形成する前記第2のCMOS・メモリセルとは前記第1のレプリカ・ビット線に接続された前記第1のダミー・メモリセルと前記第2のレプリカ・ビット線に接続された前記第2のレプリカ・メモリセルとの中間に形成されていることを特徴とする請求項5に記載の半導体集積回路装置。
【請求項7】
前記第1のレプリカ・ビット線に接続された前記第1のダミー・メモリセルは第3のCMOS・メモリセルによって形成されており、
前記第2のレプリカ・ビット線に接続された前記第2のダミー・メモリセルは第4のCMOS・メモリセルによって形成されていることを特徴とする請求項6に記載の半導体集積回路装置。
【請求項8】
前記複数の通常・メモリセルは、SRAM・メモリセルであることを特徴とする請求項4乃至請求項7のいずれかに記載の半導体集積回路装置。
【請求項9】
行方向に略平行に配置された複数のワード線と、
列方向に略平行に配置された複数のビット線と、
前記複数のワード線と前記複数のビット線とに接続された複数の通常・メモリセルと、
アドレス信号に応答して前記複数のワード線の任意の1つのワード線を選択することが可能なアクセス制御回路と、
前記複数のビット線に接続された複数のセンスアンプとを具備する半導体集積回路装置の動作方法であって、
前記半導体集積回路装置は、第1のレプリカ・ビット線と、第2のレプリカ・ビット線と、第1のレプリカ・メモリセルと、第2のレプリカ・メモリセルと、第1の論理回路と、第2の論理回路とを更に具備して、
前記第1のレプリカ・ビット線に前記第1レプリカ・メモリセルが接続されており、前記第2のレプリカ・ビット線に前記第2のレプリカ・メモリセルが接続されており、
前記第1のレプリカ・ビット線に前記第1の論理回路の入力端子が接続されており、前記第1の論理回路の出力端子は前記第2のレプリカ・ビット線に接続されており、
前記第2のレプリカ・ビット線に前記第2の論理回路の入力端子が接続されており、前記第2の論理回路の出力端子からセンスアンプイネーブル信号が生成され、
前記センスアンプイネーブル信号が前記複数のセンスアンプに供給されることによって、前記複数のビット線の複数の読み出し信号が前記複数のセンスアンプにより増幅され、前記複数のセンスアンプの複数の出力端子から複数の読み出しデータが生成されることを特徴とする半導体集積回路装置の動作方法。
【請求項10】
第1のプリチャージトランジスタと第2のプリチャージトランジスタとを更に具備して、
前記第1のプリチャージトランジスタは前記第1のレプリカ・ビット線に接続されており、前記第2のプリチャージトランジスタは前記第2のレプリカ・ビット線に接続されており、
前記センスアンプイネーブル信号に応答して前記複数のセンスアンプの前記複数の出力端子から複数の読み出しデータが生成される以前に、前記第1のプリチャージトランジスタと前記第2のプリチャージトランジスタとは前記第1のレプリカ・ビット線と前記第2のレプリカ・ビット線をそれぞれ所定のプリチャージ電位に設定することを特徴とする請求項9に記載の半導体集積回路装置の動作方法。
【請求項11】
第1のダミー・メモリセルと第2のダミー・メモリセルとを更に具備して、
前記第1のダミー・メモリセルは前記第1のレプリカ・ビット線に接続されており、前記第2のダミー・メモリセルは前記第2のレプリカ・ビット線に接続されていることを特徴とする請求項10に記載の半導体集積回路装置の動作方法。
【請求項12】
前記アクセス制御回路に含まれるワードドライバは複数のCMOSワードドライバを含み、
前記複数のCMOSワードドライバは前記列方向に配置され、前記複数のCMOSワードドライバのうちの互いに近接した2個のCMOSワードドライバはその間に中間領域を含み、
前記第1のプリチャージトランジスタと前記第1の論理回路とは、前記中間領域の内部に形成されていることを特徴とする請求項11に記載の半導体集積回路装置の動作方法。
【請求項13】
前記第1の論理回路は第1のCMOS・メモリセルによって形成されており、前記第1のプリチャージトランジスタは第2のCMOS・メモリセルによって形成されていることを特徴とする請求項11に記載の半導体集積回路装置の動作方法。
【請求項14】
前記第1の論理回路を形成する前記第1のCMOS・メモリセルと前記第1のプリチャージトランジスタを形成する前記第2のCMOS・メモリセルとは前記第1のレプリカ・ビット線に接続された前記第1のダミー・メモリセルと前記第2のレプリカ・ビット線に接続された前記第2のレプリカ・メモリセルとの中間に形成されていることを特徴とする請求項13に記載の半導体集積回路装置の動作方法。
【請求項15】
前記第1のレプリカ・ビット線に接続された前記第1のダミー・メモリセルは第3のCMOS・メモリセルによって形成されており、
前記第2のレプリカ・ビット線に接続された前記第2のダミー・メモリセルは第4のCMOS・メモリセルによって形成されていることを特徴とする請求項14に記載の半導体集積回路装置の動作方法。
【請求項16】
前記複数の通常・メモリセルは、SRAM・メモリセルであることを特徴とする請求項12乃至請求項15のいずれかに記載の半導体集積回路装置の動作方法。
【請求項1】
行方向に略平行に配置された複数のワード線と、
列方向に略平行に配置された複数のビット線と、
前記複数のワード線と前記複数のビット線とに接続された複数の通常・メモリセルと、
アドレス信号に応答して前記複数のワード線の任意の1つのワード線を選択することが可能なアクセス制御回路と、
前記複数のビット線に接続された複数のセンスアンプとを具備する半導体集積回路装置であって、
前記半導体集積回路装置は、第1のレプリカ・ビット線と、第2のレプリカ・ビット線と、第1のレプリカ・メモリセルと、第2のレプリカ・メモリセルと、第1の論理回路と、第2の論理回路とを更に具備して、
前記第1のレプリカ・ビット線に前記第1レプリカ・メモリセルが接続されており、前記第2のレプリカ・ビット線に前記第2のレプリカ・メモリセルが接続されており、
前記第1のレプリカ・ビット線に前記第1の論理回路の入力端子が接続されており、前記第1の論理回路の出力端子は前記第2のレプリカ・ビット線に接続されており、
前記第2のレプリカ・ビット線に前記第2の論理回路の入力端子が接続されており、前記第2の論理回路の出力端子からセンスアンプイネーブル信号が生成され、
前記センスアンプイネーブル信号が前記複数のセンスアンプに供給されることによって、前記複数のビット線の複数の読み出し信号が前記複数のセンスアンプにより増幅され、前記複数のセンスアンプの複数の出力端子から複数の読み出しデータが生成されることを特徴とする半導体集積回路装置。
【請求項2】
第1のプリチャージトランジスタと第2のプリチャージトランジスタとを更に具備して、
前記第1のプリチャージトランジスタは前記第1のレプリカ・ビット線に接続されており、前記第2のプリチャージトランジスタは前記第2のレプリカ・ビット線に接続されており、
前記センスアンプイネーブル信号に応答して前記複数のセンスアンプの前記複数の出力端子から複数の読み出しデータが生成される以前に、前記第1のプリチャージトランジスタと前記第2のプリチャージトランジスタとは前記第1のレプリカ・ビット線と前記第2のレプリカ・ビット線をそれぞれ所定のプリチャージ電位に設定することを特徴とする請求項1に記載の半導体集積回路装置。
【請求項3】
第1のダミー・メモリセルと第2のダミー・メモリセルとを更に具備して、
前記第1のダミー・メモリセルは前記第1のレプリカ・ビット線に接続されており、前記第2のダミー・メモリセルは前記第2のレプリカ・ビット線に接続されていることを特徴とする請求項2に記載の半導体集積回路装置。
【請求項4】
前記アクセス制御回路に含まれるワードドライバは複数のCMOSワードドライバを含み、
前記複数のCMOSワードドライバは前記列方向に配置され、前記複数のCMOSワードドライバのうちの互いに近接した2個のCMOSワードドライバはその間に中間領域を含み、
前記第1のプリチャージトランジスタと前記第1の論理回路とは、前記中間領域の内部に形成されていることを特徴とする請求項3に記載の半導体集積回路装置。
【請求項5】
前記第1の論理回路は第1のCMOS・メモリセルによって形成されており、前記第1のプリチャージトランジスタは第2のCMOS・メモリセルによって形成されていることを特徴とする請求項3に記載の半導体集積回路装置。
【請求項6】
前記第1の論理回路を形成する前記第1のCMOS・メモリセルと前記第1のプリチャージトランジスタを形成する前記第2のCMOS・メモリセルとは前記第1のレプリカ・ビット線に接続された前記第1のダミー・メモリセルと前記第2のレプリカ・ビット線に接続された前記第2のレプリカ・メモリセルとの中間に形成されていることを特徴とする請求項5に記載の半導体集積回路装置。
【請求項7】
前記第1のレプリカ・ビット線に接続された前記第1のダミー・メモリセルは第3のCMOS・メモリセルによって形成されており、
前記第2のレプリカ・ビット線に接続された前記第2のダミー・メモリセルは第4のCMOS・メモリセルによって形成されていることを特徴とする請求項6に記載の半導体集積回路装置。
【請求項8】
前記複数の通常・メモリセルは、SRAM・メモリセルであることを特徴とする請求項4乃至請求項7のいずれかに記載の半導体集積回路装置。
【請求項9】
行方向に略平行に配置された複数のワード線と、
列方向に略平行に配置された複数のビット線と、
前記複数のワード線と前記複数のビット線とに接続された複数の通常・メモリセルと、
アドレス信号に応答して前記複数のワード線の任意の1つのワード線を選択することが可能なアクセス制御回路と、
前記複数のビット線に接続された複数のセンスアンプとを具備する半導体集積回路装置の動作方法であって、
前記半導体集積回路装置は、第1のレプリカ・ビット線と、第2のレプリカ・ビット線と、第1のレプリカ・メモリセルと、第2のレプリカ・メモリセルと、第1の論理回路と、第2の論理回路とを更に具備して、
前記第1のレプリカ・ビット線に前記第1レプリカ・メモリセルが接続されており、前記第2のレプリカ・ビット線に前記第2のレプリカ・メモリセルが接続されており、
前記第1のレプリカ・ビット線に前記第1の論理回路の入力端子が接続されており、前記第1の論理回路の出力端子は前記第2のレプリカ・ビット線に接続されており、
前記第2のレプリカ・ビット線に前記第2の論理回路の入力端子が接続されており、前記第2の論理回路の出力端子からセンスアンプイネーブル信号が生成され、
前記センスアンプイネーブル信号が前記複数のセンスアンプに供給されることによって、前記複数のビット線の複数の読み出し信号が前記複数のセンスアンプにより増幅され、前記複数のセンスアンプの複数の出力端子から複数の読み出しデータが生成されることを特徴とする半導体集積回路装置の動作方法。
【請求項10】
第1のプリチャージトランジスタと第2のプリチャージトランジスタとを更に具備して、
前記第1のプリチャージトランジスタは前記第1のレプリカ・ビット線に接続されており、前記第2のプリチャージトランジスタは前記第2のレプリカ・ビット線に接続されており、
前記センスアンプイネーブル信号に応答して前記複数のセンスアンプの前記複数の出力端子から複数の読み出しデータが生成される以前に、前記第1のプリチャージトランジスタと前記第2のプリチャージトランジスタとは前記第1のレプリカ・ビット線と前記第2のレプリカ・ビット線をそれぞれ所定のプリチャージ電位に設定することを特徴とする請求項9に記載の半導体集積回路装置の動作方法。
【請求項11】
第1のダミー・メモリセルと第2のダミー・メモリセルとを更に具備して、
前記第1のダミー・メモリセルは前記第1のレプリカ・ビット線に接続されており、前記第2のダミー・メモリセルは前記第2のレプリカ・ビット線に接続されていることを特徴とする請求項10に記載の半導体集積回路装置の動作方法。
【請求項12】
前記アクセス制御回路に含まれるワードドライバは複数のCMOSワードドライバを含み、
前記複数のCMOSワードドライバは前記列方向に配置され、前記複数のCMOSワードドライバのうちの互いに近接した2個のCMOSワードドライバはその間に中間領域を含み、
前記第1のプリチャージトランジスタと前記第1の論理回路とは、前記中間領域の内部に形成されていることを特徴とする請求項11に記載の半導体集積回路装置の動作方法。
【請求項13】
前記第1の論理回路は第1のCMOS・メモリセルによって形成されており、前記第1のプリチャージトランジスタは第2のCMOS・メモリセルによって形成されていることを特徴とする請求項11に記載の半導体集積回路装置の動作方法。
【請求項14】
前記第1の論理回路を形成する前記第1のCMOS・メモリセルと前記第1のプリチャージトランジスタを形成する前記第2のCMOS・メモリセルとは前記第1のレプリカ・ビット線に接続された前記第1のダミー・メモリセルと前記第2のレプリカ・ビット線に接続された前記第2のレプリカ・メモリセルとの中間に形成されていることを特徴とする請求項13に記載の半導体集積回路装置の動作方法。
【請求項15】
前記第1のレプリカ・ビット線に接続された前記第1のダミー・メモリセルは第3のCMOS・メモリセルによって形成されており、
前記第2のレプリカ・ビット線に接続された前記第2のダミー・メモリセルは第4のCMOS・メモリセルによって形成されていることを特徴とする請求項14に記載の半導体集積回路装置の動作方法。
【請求項16】
前記複数の通常・メモリセルは、SRAM・メモリセルであることを特徴とする請求項12乃至請求項15のいずれかに記載の半導体集積回路装置の動作方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【公開番号】特開2010−165415(P2010−165415A)
【公開日】平成22年7月29日(2010.7.29)
【国際特許分類】
【出願番号】特願2009−6887(P2009−6887)
【出願日】平成21年1月15日(2009.1.15)
【出願人】(503121103)株式会社ルネサステクノロジ (4,790)
【Fターム(参考)】
【公開日】平成22年7月29日(2010.7.29)
【国際特許分類】
【出願日】平成21年1月15日(2009.1.15)
【出願人】(503121103)株式会社ルネサステクノロジ (4,790)
【Fターム(参考)】
[ Back to top ]