同期回路
【課題】基準信号に異常が発生した場合でも大きな位相ずれ量が発生しない同期信号（タイミング信号）を出力する同期回路を提供する。
【解決手段】同期回路１は、発振器クロック信号を発生する電圧制御発振器１６と、第１の基準クロック信号及び第２の基準クロック信号を含む複数の基準クロック信号と前記発振器クロック信号との間のそれぞれの位相ずれ量を検出する位相ずれ量検出部１２と、前記複数の基準クロック信号の状態に応じた制御信号に基づいて同期信号を出力する同期信号処理部１３，１４と、前記同期信号と前記発振器クロック信号との間の位相ずれ量に応じて電圧制御発振器１６のコントロール電圧を生成するコントロール電圧生成部１５とを備える。
【解決手段】同期回路１は、発振器クロック信号を発生する電圧制御発振器１６と、第１の基準クロック信号及び第２の基準クロック信号を含む複数の基準クロック信号と前記発振器クロック信号との間のそれぞれの位相ずれ量を検出する位相ずれ量検出部１２と、前記複数の基準クロック信号の状態に応じた制御信号に基づいて同期信号を出力する同期信号処理部１３，１４と、前記同期信号と前記発振器クロック信号との間の位相ずれ量に応じて電圧制御発振器１６のコントロール電圧を生成するコントロール電圧生成部１５とを備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、同期信号を出力する同期回路に関するものである。
【背景技術】
【０００２】
一般に、クロック信号、又はタイミング信号（ＧＰＳ、ＩＥＥＥ１５８８、Ｓｙｎｃ−Ｅなど）を装置に供給し、その信号に同期させる回路（例えばＰＬＬ回路）を実装することにより、装置間の同期を実現することができる。また、信頼性や拡張性の観点から、基準信号を１つだけでなく複数設けておくことにより、プライマリの基準信号に同期したシステムにおいて、プライマリの基準信号の入力が切断しても、セカンダリの基準信号に同期させて、同期を維持することができる。
【０００３】
しかし、プライマリの基準信号は予想もせず突然切断されることから、セカンダリの基準信号へ同期源をシフトした場合、大きな位相差を発生させてしまうといった問題があった。また、逆にセカンダリの基準信号に同期させ起動させていたシステムにおいて、プライマリの基準信号が復帰したとき、同様に大きな位相差を発生させてしまうという問題があった。そこで、かかる問題を解決するために、基準信号の切り替えが行われる際に生じる位相差を少なくし、再引き込みの動作での出力位相変動を小さくする技法が知られている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平０８−２２８１４９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、特許文献１に記載の技法では、全ての基準信号が入力されなくなった場合を想定しておらず、この場合には再引き込み動作時に大きな位相差が発生してしまう。
【０００６】
また、プライマリの基準信号の入力が切断されたとき、セカンダリの基準信号の位相が合うまで非同期となる区間、すなわち、セカンダリの基準信号に同期する前に基準信号がなくなる区間が発生するという問題がある。
【０００７】
また、切り替えまでに長時間要してしまう状況などで、温度が急激に変動してしまったとき、周波数ずれという観点ではそれほどずれないが、その周波数を用いてタイミング信号を生成する場合には、位相ずれ量が大きくなるという問題があった。
【０００８】
本発明の目的は、上記問題を解決するため、基準信号に異常が発生した場合でも大きな位相ずれ量が発生しない同期信号（タイミング信号）を出力する同期回路を提供することにある。
【課題を解決するための手段】
【０００９】
上記課題を解決するため、本発明に係る同期回路は、発振器クロック信号を発生する電圧制御発振器と、第１の基準クロック信号及び第２の基準クロック信号を含む複数の基準クロック信号と前記発振器クロック信号との間のそれぞれの位相ずれ量を検出する位相ずれ量検出部と、前記複数の基準クロック信号の状態に応じた制御信号に基づいて同期信号を出力する同期信号処理部(タイミング信号生成部及びタイミング信号制御部)と、前記同期信号と前記発振器クロック信号との間の位相ずれ量に応じて前記電圧制御発振器のコントロール電圧を生成するコントロール電圧生成部と、を備えることを特徴とする。
【００１０】
また、本発明に係る同期回路において、前記同期信号処理部は、前記第１の基準クロック信号が正常で、且つ、前記第２の基準クロック信号が正常である場合には、第１の制御信号を生成し、前記第１の制御信号を受けて、前記第２の基準クロック信号の位相を前記第１の基準クロック信号の位相に一致させた第１のタイミング信号を前記同期信号として生成することを特徴とする。
【００１１】
また、本発明に係る同期回路において、前記同期信号処理部は、前記第１の基準クロック信号が正常で、且つ、前記第２の基準クロック信号が異常になった場合には、第２の制御信号を生成し、前記第２の制御信号を受けて、前記第１の基準クロック信号を前記同期信号とすることを特徴とする。
【００１２】
また、本発明に係る同期回路において、前記同期信号処理部は、前記第２の基準クロック信号が正常で、且つ、前記第１の基準クロック信号が異常になった場合には、第３の制御信号を生成し、前記第３の制御信号を受けて、前記第２の基準クロック信号の位相を前記第１の基準クロック信号の異常直前の位相に一致させた第２のタイミング信号を生成し、前記第１のタイミング信号と前記第２の基準クロック信号の位相差が少なくなるように制御し、該位相差が閾値を超える場合には前記第１のタイミング信号を前記同期信号とし、該位相差が閾値以下となった場合には前記第２の基準クロック信号を前記同期信号とすることを特徴とする。
【００１３】
また、本発明に係る同期回路において、前記同期信号処理部は、前記第２の基準クロック信号が正常で、且つ、前記第１の基準クロック信号が異常から正常に復帰した場合には、第４の制御信号を生成し、前記第４の制御信号を受けて、前記第１の基準クロック信号と前記第２の基準クロック信号との位相差が所定の閾値以下の場合には、前記第２の基準クロック信号の位相を前記第１の基準クロック信号の位相に一致させた第１のタイミング信号を前記同期信号として生成し、前記第１の基準クロック信号と前記第２の基準クロック信号の位相差が閾値を超える場合には、前記第２の基準クロック信号の位相を前記第１の基準クロック信号の位相に一致するように徐々にずらした信号を前記同期信号として生成することを特徴とする。
【００１４】
また、本発明に係る同期回路において、前記同期信号処理部は、前記第１の基準クロック信号が異常で、且つ、前記第２の基準クロック信号が異常である場合には、第５の制御信号を生成し、前記第５の制御信号を受けて、前記発振器クロック信号に基づいて第３のタイミング信号を前記同期信号として生成することを特徴とする。
【００１５】
また、本発明に係る同期回路において、前記同期信号処理部は、前記第１の基準クロック信号が異常で、且つ、前記第２の基準クロック信号が異常から正常に復帰した場合には、第６の制御信号を生成し、前記第６の制御信号を受けて、前記第３のタイミング信号と前記第２の基準クロック信号との位相差が閾値以下の場合には、前記第３のタイミング信号を前記同期信号とし、該位相差が閾値を超える場合には前記第３のタイミング信号の位相が前記第２の基準クロック信号の位相に徐々に近づく第４のタイミング信号を前記同期信号として生成することを特徴とする。
【００１６】
また、本発明に係る同期回路において、前記同期信号処理部は、前記第２の基準クロック信号が異常で、且つ、前記第１の基準クロック信号が異常から正常に復帰した場合には、第７の制御信号を生成し、前記第７の制御信号を受けて、前記第３のタイミング信号と前記第１の基準クロック信号との位相差が閾値以下の場合には、前記第３のタイミング信号を前記同期信号とし、該位相差が閾値を超える場合には前記第３のタイミング信号の位相が前記第１の基準クロック信号の位相に徐々に近づく第５のタイミング信号を前記同期信号として生成することを特徴とする。
【発明の効果】
【００１７】
本発明によれば、同期源が正常に動作しているか否かに応じて、同期信号を制御するための制御信号を生成し、該制御信号に基づいて同期信号の位相を調整することにより、基準信号に異常が発生した場合でも大きな位相ずれ量が発生しない同期信号を出力することができるようになる。
【図面の簡単な説明】
【００１８】
【図１】本発明による一実施形態の同期回路の概略構成を示す機能ブロック図である。
【図２】本発明による一実施形態の同期回路の動作を示すフローチャートである。
【図３】本発明による一実施形態の同期回路の動作を説明するタイミングチャートである。
【図４】本発明による一実施形態の同期回路の第１の処理動作を示すフローチャートである。
【図５】本発明による一実施形態の同期回路の第２の処理動作を示すフローチャートである。
【図６】本発明による一実施形態の同期回路の第３の処理動作を示すフローチャートである。
【図７】本発明による一実施形態の同期回路の第４の処理動作を示すフローチャートである。
【図８】本発明による一実施形態の同期回路の第５の処理動作を示すフローチャートである。
【図９】本発明による一実施形態の同期回路の第６の処理動作を示すフローチャートである。
【図１０】本発明による一実施形態の同期回路の第７の処理動作を示すフローチャートである。
【発明を実施するための形態】
【００１９】
以下、本発明による同期回路の実施形態について、図面を参照して詳細に説明する。
【００２０】
図１は、本発明による一実施形態の同期回路の概略構成を示す機能ブロック図である。同期回路１は、複数の同期源１０（１０−１，１０−２）と、記憶部１１と、位相ずれ量検出部１２と、タイミング信号生成部１３と、タイミング信号制御部１４と、コントロール電圧生成部１５と、電圧制御発振器１６とを備える。
【００２１】
同期源１０は、基準クロック信号を発生し、位相ずれ量検出部１２及びタイミング信号生成部１３に供給する。以下では、同期源１０が、プライマリ同期源１０−１と、セカンダリ同期源１０−２の２つの場合について説明する。
【００２２】
位相ずれ量検出部１２は、同期源１０から入力される基準クロック信号と電圧制御発振器１６から入力される発振器クロック信号との間の位相ずれ量を検出する。
【００２３】
記憶部１１は、位相ずれ量検出部１２で検出した位相ずれ量を記憶する。
【００２４】
タイミング信号制御部１４は、同期源１０が正常に動作しているか否かを監視し、動作状況に応じて、タイミング信号を制御するための制御信号を生成し、タイミング信号生成部１３にタイミング信号を生成するための処理を指示する。
【００２５】
タイミング信号生成部１３は、タイミング信号制御部１４から入力される制御信号に基づき、位相ずれ量検出部１２から入力される位相ずれ量と、同期源１０から入力される基準クロック信号とから、タイミング信号(同期信号)を生成する。また、生成したタイミング信号と電圧制御発振器１６から入力される発振器クロック信号との間の位相ずれ量を検出する。なお、生成したタイミング信号を位相ずれ量検出部１２に出力し、位相ずれ量検出部１２により、タイミング信号と電圧制御発振器１６から入力される発振器クロック信号との間の位相ずれ量を検出するようにしてもよい。
【００２６】
コントロール電圧生成部１５は、タイミング信号生成部１３から入力される位相ずれ量を、位相ずれ量に応じたコントロール電圧に変換し、電圧制御発振器１６へ出力する。なお、コントロール電圧生成部１５は、位相ずれ量検出部１２から直接位相ずれ量を入力するようにしてもよい。
【００２７】
電圧制御発振器１６は、ＶＣＯ（Voltage Controlled Oscillators）又はＶＣＸＯ（Voltage Controlled Crystal Oscillator）であり、コントロール電圧生成部１５から入力される電圧により周波数が制御される。電圧制御発振器１６は、周波数制御された発振器クロック信号を、位相ずれ量検出部１２及びタイミング信号生成部１３にフィードバックする。
【００２８】
このように構成される同期回路１の動作について、図２〜図１０を参照して説明する。図２は、タイミング信号制御部１４の動作を示すフローチャートである。タイミング信号制御部１４からの指示に応じた処理１〜７の各フローについては、それぞれ図４〜図１０を参照して詳述する。
【００２９】
まず、タイミング信号制御部１４により、プライマリ同期源１０−１が正常であるか否かを判定する（ステップＳ１）。ステップＳ１においてプライマリ同期源１０−１が正常であると判定した場合には、セカンダリ同期源１０−２が正常であるか否かを判定する（ステップＳ２）。ステップＳ２においてセカンダリ同期源１０−２も正常であると判定した場合には、処理１を実行させる（ステップＳ３）。その後、フラグαを１に設定し（ステップＳ４）、プライマリ同期源１０−１が正常であるか否かの判定に戻る（ステップＳ１）。
【００３０】
ステップＳ２においてセカンダリ同期源１０−２が異常であると判定した場合には、処理２を実行させ（ステップＳ５）、その後、フラグαを０に戻し（ステップＳ６）、プライマリ同期源１０−１が正常であるか否かのループに戻る（ステップＳ１）。
【００３１】
ステップＳ１においてプライマリ同期源１０−１が異常であると判定した場合には、フラグαが１であるか否かの判定を行う（ステップＳ７）。ステップＳ７においてα＝１であると判定した場合には、セカンダリ同期源１０−２が正常であるか否かを判定する（ステップＳ８）。ステップＳ８においてセカンダリ同期源１０−２が正常であると判定した場合には、プライマリ同期源１０−１が異常であるか否かを判定する（ステップＳ９）。ステップＳ９においてプライマリ同期源１０−１が異常であると判定した場合には、処理３を実行させ（ステップＳ１０）、セカンダリ同期源１０−２が正常である限り、このループを繰り返す。このループ中にプライマリ同期源１０−１が正常であると判定された場合には（ステップＳ９）、処理４を実行させ（ステップＳ１１）、その後、フラグαを０に戻し（ステップＳ１２）、プライマリ同期源１０−１が正常であるか否かのループに戻る（ステップＳ１）。
【００３２】
ステップＳ７においてフラグαが０であると判定した場合、又はステップＳ８においてセカンダリ同期源１０−２が異常であると判定した場合には、処理５を実行させる（ステップＳ１３）。プライマリ同期源１０−１が異常であり（ステップＳ１４）、且つ、セカンダリ同期源１０−２が異常である限り（ステップＳ１５）、処理５を実行させる（ステップＳ１３）。
【００３３】
プライマリ同期源１０−１が異常で、且つ、セカンダリ同期源１０−２が正常となった場合には、処理６を行い（ステップＳ１６）、セカンダリ同期源１０−２が正常であるか否かのループに戻る（ステップＳ８）。プライマリ同期源１０−１が正常となった場合には、処理７を実行させる（ステップＳ１７）。その後、フラグαを０に戻し（ステップＳ１８）、プライマリ同期源１０−１が正常であるか否かのループに戻る（ステップＳ１）。
【００３４】
以下、処理１〜７の各説明を、次の信号及び位相ずれ量を用いて説明する。
・プライマリ同期源１０−１が出力する第１の基準クロック信号ＣＬＫ−Ａ
・セカンダリ同期源１０−２が出力する第２の基準クロック信号ＣＬＫ−Ｂ
・電圧制御発振器１６が出力する発振器クロック信号ＣＬＫ−Ｚ
・第１の基準クロック信号ＣＬＫ−Ａと発振器クロック信号ＣＬＫ−Ｚとの間の位相ずれ量ａ
・第２の基準クロック信号ＣＬＫ−Ｂと発振器クロック信号ＣＬＫ−Ｚとの間の位相ずれ量ｂ
・位相ずれ量ｂと位相ずれ量ａとの差分量である位相ずれ量（ｂ−ａ）
・第２の基準クロック信号ＣＬＫ−Ｂの位相を位相ずれ量（ｂ−ａ）だけずらした第１のタイミング信号ＴＭＧ−Ｃ
・第１のタイミング信号ＴＭＧ−Ｃと発振器クロック信号ＣＬＫ−Ｚとの間の位相ずれ量ｃ
・発振器クロック信号ＣＬＫ−Ｚをカウントし、自身で生成した第２のタイミング信号ＴＭＧ−Ｄ
【００３５】
図３は、同期源１０−１が発生する第１の基準クロック信号ＣＬＫ−Ａ、同期源１０−２が発生する第２の基準クロック信号ＣＬＫ−Ｂ、及びタイミング信号生成部１３が生成する第１のタイミング信号ＴＭＧ−Ｃのタイミングチャートである。同期回路１は、基準クロック信号とは別にタイミング信号を生成し、タイミング信号の位相ずれ量を最小にする。
【００３６】
図４は、本実施形態の同期回路１の処理１の動作を示すフローチャートである。まず、位相ずれ量検出部１２により、位相ずれ量ａ及び位相ずれ量ｂを検出し、第１の基準クロック信号ＣＬＫ−Ａ、第２の基準クロック信号ＣＬＫ−Ｂ、及び位相ずれ量（ｂ−ａ）をタイミング信号生成部１３へ出力する（ステップＳ１０１）。このとき、位相ずれ量（ｂ−ａ）を随時、記憶部１１に記憶する。次に、タイミング信号生成部１３により、第２の基準クロック信号ＣＬＫ−Ｂの位相を位相ずれ量（ｂ−ａ）だけずらした、つまり第１の基準クロック信号ＣＬＫ−Ａに位相を一致させた第１のタイミング信号ＴＭＧ−Ｃを生成する（ステップＳ１０２）。ここで、位相をずらす、位相を一致させるといった場合の位相とは、立ち上がりエッジの位相をいう。よって、図３に示すように、第１の基準クロック信号ＣＬＫ−Ａと第１のタイミング信号ＴＭＧ−Ｃとは、少なくとも立ち上がりエッジの位相が一致していればよい。
【００３７】
次に、タイミング信号生成部１３により、第１のタイミング信号ＴＭＧ−Ｃと発振器クロック信号ＣＬＫ−Ｚとの間の位相ずれ量ｃを検出する（ステップＳ１０３）。次に、タイミング信号生成部１３により、第１のタイミング信号ＴＭＧ−Ｃを外部へ出力し、位相ずれ量ｃをコントロール電圧生成部１５へ出力する（ステップＳ１０４）。最後に、コントロール電圧生成部１５により、タイミング信号生成部１３から供給される位相ずれ量をコントロール電圧に変換し、電圧制御発振器１６へ出力する（ステップＳ１０５）。
【００３８】
図５は、本実施形態の同期回路１の処理２の動作を示すフローチャートである。まず、位相ずれ量検出部１２により、位相ずれ量ａを検出し、第１の基準クロック信号ＣＬＫ−Ａ、及び位相ずれ量ａをタイミング信号生成部１３へ出力する（ステップＳ２０１）。このとき、位相ずれ量ａを記憶部１１に記憶する。次に、タイミング信号生成部１３により、第１の基準クロック信号ＣＬＫ−Ａを外部へ出力し、位相ずれ量ａをコントロール電圧生成部１５へ出力する（ステップＳ２０２）。最後に、コントロール電圧生成部１５により、タイミング信号生成部１３から供給される位相ずれ量をコントロール電圧に変換し、電圧制御発振器１６へ出力する（ステップＳ２０３）。
【００３９】
図６は、本実施形態の同期回路１の処理３の動作を示すフローチャートである。まず、位相ずれ量検出部１２により、記憶部１１に記憶された最後の（異常直前の）位相ずれ量（ｂ−ａ）を読み出し、第２の基準クロック信号ＣＬＫ−Ｂ及び位相ずれ量（ｂ−ａ）をタイミング信号生成部１３へ出力する（ステップＳ３０１）。次に、タイミング信号生成部１３により、第２の基準クロック信号ＣＬＫ−Ｂの位相を位相ずれ量（ｂ−ａ）だけずらした第１のタイミング信号ＴＭＧ−Ｃを生成する（ステップＳ３０２）。
【００４０】
次に、タイミング信号生成部１３により、生成した第１のタイミング信号ＴＭＧ−Ｃと第２の基準クロック信号ＣＬＫ−Ｂとが時間の経過とともに近づくように、位相ずれ量（ｂ−ａ）を制御する（ステップＳ３０３）。上記処理と並行して、タイミング信号生成部１３により、第１のタイミング信号ＴＭＧ−Ｃと発振器クロック信号ＣＬＫ−Ｚとの位相ずれ量ｃを検出する。その後、タイミング信号生成部１３により、第１のタイミング信号ＴＭＧ−Ｃと第２の基準クロック信号ＣＬＫ−Ｂとの間の位相差が閾値以下であるか否かを判定する（ステップＳ３０４）。
【００４１】
ステップＳ３０４の判定結果がＹＥＳである場合には、タイミング信号生成部１３は、第２の基準クロック信号ＣＬＫ−Ｂを外部へ出力し、位相ずれ量ｂをコントロール電圧生成部１５へ出力する（ステップＳ３０５）。ステップＳ３０４の判定結果がＮＯである場合には、タイミング信号生成部１３は、第１のタイミング信号ＴＭＧ−Ｃを外部へ出力し、位相ずれ量ｃをコントロール電圧生成部１５へ出力する（ステップＳ３０６）。最後に、コントロール電圧生成部１５は、タイミング信号生成部１３から供給される位相ずれ量をコントロール電圧に変換し、電圧制御発振器１６へ出力する（ステップＳ３０７）。
【００４２】
図７は、本実施形態の同期回路１の処理４の動作を示すフローチャートである。まず、位相ずれ量検出部１２により、第２の基準クロック信号ＣＬＫ−Ｂと第１の基準クロック信号ＣＬＫ−Ａと（又は、第１のタイミング信号ＴＭＧ−Ｃと第１の基準クロック信号ＣＬＫ−Ａ）の位相を比較する（ステップＳ４０１）。この時の位相ずれ量をｄとする。次に、第２の基準クロック信号ＣＬＫ−Ｂと第１の基準クロック信号ＣＬＫ−Ａとの位相関係（又は、第１のタイミング信号ＴＭＧ−Ｃと第１の基準クロック信号ＣＬＫ−Ａとの位相関係）が、位相ずれと許容できる閾値以下であるか否か（すなわち、ほぼ同じであるか否か）を判定する（ステップＳ４０２）。ステップＳ４０２における判定結果がＹＥＳである場合には、上述した処理１を行う（ステップＳ４０３）。
【００４３】
ステップＳ４０２における判定結果がＮＯである場合には、外部へ出力しているタイミング信号が第２の基準クロック信号ＣＬＫ−Ｂであるか否かを判定する（ステップＳ４０４）。ステップＳ４０４における判定結果がＹＥＳである場合には、位相ずれ量検出部１２により、位相ずれ量ａ，ｂを検出し、第１の基準クロック信号ＣＬＫ−Ａ、第２の基準クロック信号ＣＬＫ−Ｂ、及び位相ずれ量（ｂ−ａ）をタイミング信号生成部１３へ出力する（ステップＳ４０５）。このとき、位相ずれ量（ｂ−ａ）を記憶部１１に記憶する。次に、タイミング信号生成部１３により、出力していた第２の基準クロック信号ＣＬＫ−Ｂが、新規に位相ずれ量検出部１２から供給された位相ずれ量（ｂ−ａ）を加えたタイミング信号になるよう、徐々に変更する（ステップＳ４０６）。すなわち、変更中の位相ずれ量をｄとすると、位相ずれ量ｄを位相ずれ量（ｂ−ａ）に近づける処理を行う。そして、随時、を第２の基準クロック信号ＣＬＫ−Ｂの位相を位相ずれ量ｄだけずらした第１のタイミング信号ＴＭＧ−Ｃを生成する。また、位相ずれ量検出部１２により、第１のタイミング信号ＴＭＧ−Ｃと発振器クロック信号ＣＬＫ−Ｚとの位相ずれ量ｃを検出する。
【００４４】
次に、タイミング信号生成部１３は、第１のタイミング信号ＴＭＧ−Ｃを外部へ出力し、位相ずれ量ｃをコントロール電圧生成部１５へ出力する（ステップＳ４０７）。次に、コントロール電圧生成部１５により、タイミング信号生成部１３から供給される位相ずれ量をコントロール電圧に変換し、電圧制御発振器１６へ出力する（ステップＳ４０８）。次に、位相ずれ量ｄ＝（ｂ−ａ）であるか否かを判定する（ステップＳ４０９）。判定結果がＮＯである場合には、再度位相ずれ量ｄを調整し、位相ずれ量ｄ＝（ｂ−ａ）となるまで、この処理を繰り返し行う。
【００４５】
ステップＳ４０４における判定結果がＮＯである場合、すなわち、外部へ出力しているタイミング信号が第１のタイミング信号ＴＭＧ−Ｃである場合には、位相ずれ量検出部１２により、位相ずれ量ａ，ｂを検出し、第１の基準クロック信号ＣＬＫ−Ａ、第２の基準クロック信号ＣＬＫ−Ｂ、及び位相ずれ量（ｂ−ａ）をタイミング信号生成部１３へ出力する（ステップＳ４１０）。このとき、位相ずれ量（ｂ−ａ）を記憶部１１に記憶する。次に、タイミング信号生成部１３により、第１のタイミング信号ＴＭＧ−Ｃを第２の基準クロック信号ＣＬＫ−Ｂに近づけようとしていた処理を停止し（この時の位相ずれ量をｄとする）、位相ずれ量ｄが新規に供給された位相ずれ量（ｂ−ａ）になるよう、制御を変更する（ステップＳ４１１）。そして、随時、第２の基準クロック信号ＣＬＫ−Ｂの位相を位相ずれ量ｄだけずらした第１のタイミング信号ＴＭＧ−Ｃを生成する。また、タイミング信号生成部１３により、第１のタイミング信号ＴＭＧ−Ｃと発振器クロック信号ＣＬＫ−Ｚとの位相ずれ量ｃを検出する。
【００４６】
次に、タイミング信号生成部１３は、第１のタイミング信号ＴＭＧ−Ｃを外部へ出力し、位相ずれ量ｃをコントロール電圧生成部１５へ出力する（ステップＳ４１２）。次に、コントロール電圧生成部１５により、タイミング信号生成部１３から供給される位相ずれ量をコントロール電圧に変換し、電圧制御発振器１６へ出力する（ステップＳ４１３）。次に、タイミング信号生成部１３により、位相ずれ量ｄ＝（ｂ−ａ）であるか否かを判定する。判定結果がＮＯである場合には、再度位相ずれ量を調整し、イコールとなるまでこの処理を繰り返し行う（ステップＳ４１４）。
【００４７】
ステップＳ４０９又はステップＳ４１４における判定結果がＹＥＳである場合、すなわち位相ずれ量ｄ＝（ｂ−ａ）となった場合には、タイミング信号生成部１３により、第２の基準クロック信号ＣＬＫ−Ｂの位相を位相ずれ量（ｂ−ａ）だけずらした第１のタイミング信号ＴＭＧ−Ｃを生成する（ステップＳ４１５）。次に、タイミング信号生成部１３は、第１のタイミング信号ＴＭＧ−Ｃを外部へ出力し、位相ずれ量ｃをコントロール電圧生成部１５へ出力する（ステップＳ４１６）。最後に、コントロール電圧生成部１５により、タイミング信号生成部１３から供給される位相ずれ量をコントロール電圧に変換し、電圧制御発振器１６へ出力する（ステップＳ４１７）。
【００４８】
図８は、本実施形態の同期回路１の処理５の動作を示すフローチャートである。まず、タイミング信号生成部１３により、位相ずれ量検出部１２から入力された最後の位相ずれ量を保持し、コントロール電圧生成部１５へ出力する。また、プライマリ同期源１０−１及びプライマリ同期源１０−２が異常であるため、発振器クロック信号ＣＬＫ−Ｚをカウントし、自身で生成した第２のタイミング信号ＴＭＧ−Ｄを外部へ出力する（ステップＳ５０１）。最後に、コントロール電圧生成部１５により、タイミング信号生成部１３から供給される位相ずれ量をコントロール電圧に変換し、電圧制御発振器１６へ出力する（ステップＳ５０２）。
【００４９】
図９は、本実施形態の同期回路１の処理６の動作を示すフローチャートである。まず、タイミング信号生成部１３により、第２のタイミング信号ＴＭＧ−Ｄと第２の基準クロック信号ＣＬＫ−Ｂとの位相を比較し、位相ずれ量ｄを検出する（ステップＳ６０１）。次に、タイミング信号生成部１３により、第２のタイミング信号ＴＭＧ−Ｄと第２の基準クロック信号ＣＬＫ−Ｂとの位相関係が位相ずれと許容できる閾値以下であるか否か（すなわち、ほぼ同じであるか否か）を判定する（ステップＳ６０２）。ステップＳ６０２における判定結果がＹＥＳである場合には、タイミング信号生成部１３は、出力するタイミング信号を第２の基準クロック信号ＣＬＫ−Ｂに変更する（ステップＳ６０３）。
【００５０】
ステップＳ６０２における判定結果がＮＯである場合には、タイミング信号生成部１３により、自走していた第２のタイミング信号ＴＭＧ−Ｄと第２の基準クロック信号ＣＬＫ−Ｂとが徐々に同じ位相になるように、随時、第２のタイミング信号ＴＭＧ−Ｄの位相を補正位相量ｐだけずらし、第３のタイミング信号ＴＭＧ−Ｅを生成する（ステップＳ６０４）。そして、タイミング信号生成部１３により、生成される第３のタイミング信号ＴＭＧ−Ｅと発振器クロック信号ＣＬＫ−Ｚとの位相ずれ量ｅを検出する。
【００５１】
次に、タイミング信号生成部１３は、第３のタイミング信号ＴＭＧ−Ｅを外部へ出力し、位相ずれ量ｅをコントロール電圧生成部１５へ出力する（ステップＳ６０５）。次に、コントロール電圧生成部１５により、タイミング信号生成部１３から供給される位相ずれ量をコントロール電圧に変換し、電圧制御発振器１６へ出力する（ステップＳ６０６）。
【００５２】
次に、タイミング信号生成部１３により、位相ずれ量ｄ＝ｅであるか否かを判定する（ステップＳ６０７）。ステップＳ６０７における判定結果がＮＯである場合には、イコールとなるまでこの処理を繰り返し行う。ステップＳ６０７における判定結果がＹＥＳとなった場合には、タイミング信号生成部１３は、第２の基準クロック信号ＣＬＫ−Ｂを外部へ出力し、位相ずれ量ｂをコントロール電圧生成部１５へ出力する（ステップＳ６０８）。最後に、コントロール電圧生成部１５により、タイミング信号生成部１３から供給される位相ずれ量をコントロール電圧に変換し、電圧制御発振器１６へ出力する（ステップＳ６０９）。
【００５３】
図１０は、本実施形態の同期回路１の処理７の動作を示すフローチャートである。まず、タイミング信号生成部１３により、第２のタイミング信号ＴＭＧ−Ｄと第１の基準クロック信号ＣＬＫ−Ａとの位相を比較し、位相ずれ量ｄを検出する（ステップＳ７０１）。次に、タイミング信号生成部１３により、第２のタイミング信号ＴＭＧ−Ｄと第１の基準クロック信号ＣＬＫ−Ａとの位相関係が位相ずれと許容できる閾値以下であるか否か（すなわち、ほぼ同じであるか否か）を判定する（ステップＳ７０２）。ステップＳ７０２における判定結果がＹＥＳである場合には、タイミング信号生成部１３は、出力するタイミング信号を第１の基準クロック信号ＣＬＫ−Ａに変更する（ステップＳ７０３）。
【００５４】
ステップＳ７０２における判定結果がＮＯである場合には、タイミング信号生成部１３により、自走していた第２のタイミング信号ＴＭＧ−Ｄと第１の基準クロック信号ＣＬＫ−Ａとが徐々に同じ位相になるように、随時、第２のタイミング信号ＴＭＧ−Ｄの位相を補正位相値ｐだけずらし、第３のタイミング信号ＴＭＧ−Ｅを生成する（ステップＳ７０４）。そして、タイミング信号生成部１３により、生成される第３のタイミング信号ＴＭＧ−Ｅと発振器クロック信号ＣＬＫ−Ｚとの位相ずれ量ｅを検出する。
【００５５】
次に、タイミング信号生成部１３は、第３のタイミング信号ＴＭＧ−Ｅを外部へ出力し、位相ずれ量ｅをコントロール電圧生成部１５へ出力する（ステップＳ７０５）。次に、コントロール電圧生成部１５により、タイミング信号生成部１３から供給される位相ずれ量をコントロール電圧に変換し、電圧制御発振器１６へ出力する（ステップＳ７０６）。
【００５６】
次に、タイミング信号生成部１３により、位相ずれ量ｄ＝ｅであるか否かを判定する（ステップＳ７０７）。ステップＳ７０７における判定結果がＮＯである場合には、イコールとなるまでこの処理を繰り返し行う。ステップＳ７０７における判定結果がＹＥＳとなった場合には、タイミング信号生成部１３は、第１の基準クロック信号ＣＬＫ−Ａを外部へ出力し、位相ずれ量ａをコントロール電圧生成部１５へ出力する（ステップＳ７０８）。最後に、コントロール電圧生成部１５により、タイミング信号生成部１３から供給される位相ずれ量をコントロール電圧に変換し、電圧制御発振器１６へ出力する（ステップＳ７０９）。
【００５７】
このように、本実施形態の同期回路１によれば、同期源１０の動作状況を随時確認でき、その状況に応じた最適な制御を行うことで、ある同期源１０に異常が発生した際の他の同期源１０へのシフト時や再引き込み時に、位相ずれを最小とすることができるようになる。
【００５８】
上述の実施形態は、代表的な例として説明したが、本発明の趣旨及び範囲内で、多くの変更及び置換ができることは当業者に明らかである。従って、本発明は、上述の実施形態によって制限するものと解するべきではなく、特許請求の範囲から逸脱することなく、種々の変形や変更が可能である。
【符号の説明】
【００５９】
１ 同期回路
１０（１０−１，１０−２） 同期源
１１ 記憶部
１２ 位相ずれ量検出部
１３ タイミング信号生成部
１４ タイミング信号制御部
１５ コントロール電圧生成部
１６ 電圧制御発振器
【技術分野】
【０００１】
本発明は、同期信号を出力する同期回路に関するものである。
【背景技術】
【０００２】
一般に、クロック信号、又はタイミング信号（ＧＰＳ、ＩＥＥＥ１５８８、Ｓｙｎｃ−Ｅなど）を装置に供給し、その信号に同期させる回路（例えばＰＬＬ回路）を実装することにより、装置間の同期を実現することができる。また、信頼性や拡張性の観点から、基準信号を１つだけでなく複数設けておくことにより、プライマリの基準信号に同期したシステムにおいて、プライマリの基準信号の入力が切断しても、セカンダリの基準信号に同期させて、同期を維持することができる。
【０００３】
しかし、プライマリの基準信号は予想もせず突然切断されることから、セカンダリの基準信号へ同期源をシフトした場合、大きな位相差を発生させてしまうといった問題があった。また、逆にセカンダリの基準信号に同期させ起動させていたシステムにおいて、プライマリの基準信号が復帰したとき、同様に大きな位相差を発生させてしまうという問題があった。そこで、かかる問題を解決するために、基準信号の切り替えが行われる際に生じる位相差を少なくし、再引き込みの動作での出力位相変動を小さくする技法が知られている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平０８−２２８１４９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、特許文献１に記載の技法では、全ての基準信号が入力されなくなった場合を想定しておらず、この場合には再引き込み動作時に大きな位相差が発生してしまう。
【０００６】
また、プライマリの基準信号の入力が切断されたとき、セカンダリの基準信号の位相が合うまで非同期となる区間、すなわち、セカンダリの基準信号に同期する前に基準信号がなくなる区間が発生するという問題がある。
【０００７】
また、切り替えまでに長時間要してしまう状況などで、温度が急激に変動してしまったとき、周波数ずれという観点ではそれほどずれないが、その周波数を用いてタイミング信号を生成する場合には、位相ずれ量が大きくなるという問題があった。
【０００８】
本発明の目的は、上記問題を解決するため、基準信号に異常が発生した場合でも大きな位相ずれ量が発生しない同期信号（タイミング信号）を出力する同期回路を提供することにある。
【課題を解決するための手段】
【０００９】
上記課題を解決するため、本発明に係る同期回路は、発振器クロック信号を発生する電圧制御発振器と、第１の基準クロック信号及び第２の基準クロック信号を含む複数の基準クロック信号と前記発振器クロック信号との間のそれぞれの位相ずれ量を検出する位相ずれ量検出部と、前記複数の基準クロック信号の状態に応じた制御信号に基づいて同期信号を出力する同期信号処理部(タイミング信号生成部及びタイミング信号制御部)と、前記同期信号と前記発振器クロック信号との間の位相ずれ量に応じて前記電圧制御発振器のコントロール電圧を生成するコントロール電圧生成部と、を備えることを特徴とする。
【００１０】
また、本発明に係る同期回路において、前記同期信号処理部は、前記第１の基準クロック信号が正常で、且つ、前記第２の基準クロック信号が正常である場合には、第１の制御信号を生成し、前記第１の制御信号を受けて、前記第２の基準クロック信号の位相を前記第１の基準クロック信号の位相に一致させた第１のタイミング信号を前記同期信号として生成することを特徴とする。
【００１１】
また、本発明に係る同期回路において、前記同期信号処理部は、前記第１の基準クロック信号が正常で、且つ、前記第２の基準クロック信号が異常になった場合には、第２の制御信号を生成し、前記第２の制御信号を受けて、前記第１の基準クロック信号を前記同期信号とすることを特徴とする。
【００１２】
また、本発明に係る同期回路において、前記同期信号処理部は、前記第２の基準クロック信号が正常で、且つ、前記第１の基準クロック信号が異常になった場合には、第３の制御信号を生成し、前記第３の制御信号を受けて、前記第２の基準クロック信号の位相を前記第１の基準クロック信号の異常直前の位相に一致させた第２のタイミング信号を生成し、前記第１のタイミング信号と前記第２の基準クロック信号の位相差が少なくなるように制御し、該位相差が閾値を超える場合には前記第１のタイミング信号を前記同期信号とし、該位相差が閾値以下となった場合には前記第２の基準クロック信号を前記同期信号とすることを特徴とする。
【００１３】
また、本発明に係る同期回路において、前記同期信号処理部は、前記第２の基準クロック信号が正常で、且つ、前記第１の基準クロック信号が異常から正常に復帰した場合には、第４の制御信号を生成し、前記第４の制御信号を受けて、前記第１の基準クロック信号と前記第２の基準クロック信号との位相差が所定の閾値以下の場合には、前記第２の基準クロック信号の位相を前記第１の基準クロック信号の位相に一致させた第１のタイミング信号を前記同期信号として生成し、前記第１の基準クロック信号と前記第２の基準クロック信号の位相差が閾値を超える場合には、前記第２の基準クロック信号の位相を前記第１の基準クロック信号の位相に一致するように徐々にずらした信号を前記同期信号として生成することを特徴とする。
【００１４】
また、本発明に係る同期回路において、前記同期信号処理部は、前記第１の基準クロック信号が異常で、且つ、前記第２の基準クロック信号が異常である場合には、第５の制御信号を生成し、前記第５の制御信号を受けて、前記発振器クロック信号に基づいて第３のタイミング信号を前記同期信号として生成することを特徴とする。
【００１５】
また、本発明に係る同期回路において、前記同期信号処理部は、前記第１の基準クロック信号が異常で、且つ、前記第２の基準クロック信号が異常から正常に復帰した場合には、第６の制御信号を生成し、前記第６の制御信号を受けて、前記第３のタイミング信号と前記第２の基準クロック信号との位相差が閾値以下の場合には、前記第３のタイミング信号を前記同期信号とし、該位相差が閾値を超える場合には前記第３のタイミング信号の位相が前記第２の基準クロック信号の位相に徐々に近づく第４のタイミング信号を前記同期信号として生成することを特徴とする。
【００１６】
また、本発明に係る同期回路において、前記同期信号処理部は、前記第２の基準クロック信号が異常で、且つ、前記第１の基準クロック信号が異常から正常に復帰した場合には、第７の制御信号を生成し、前記第７の制御信号を受けて、前記第３のタイミング信号と前記第１の基準クロック信号との位相差が閾値以下の場合には、前記第３のタイミング信号を前記同期信号とし、該位相差が閾値を超える場合には前記第３のタイミング信号の位相が前記第１の基準クロック信号の位相に徐々に近づく第５のタイミング信号を前記同期信号として生成することを特徴とする。
【発明の効果】
【００１７】
本発明によれば、同期源が正常に動作しているか否かに応じて、同期信号を制御するための制御信号を生成し、該制御信号に基づいて同期信号の位相を調整することにより、基準信号に異常が発生した場合でも大きな位相ずれ量が発生しない同期信号を出力することができるようになる。
【図面の簡単な説明】
【００１８】
【図１】本発明による一実施形態の同期回路の概略構成を示す機能ブロック図である。
【図２】本発明による一実施形態の同期回路の動作を示すフローチャートである。
【図３】本発明による一実施形態の同期回路の動作を説明するタイミングチャートである。
【図４】本発明による一実施形態の同期回路の第１の処理動作を示すフローチャートである。
【図５】本発明による一実施形態の同期回路の第２の処理動作を示すフローチャートである。
【図６】本発明による一実施形態の同期回路の第３の処理動作を示すフローチャートである。
【図７】本発明による一実施形態の同期回路の第４の処理動作を示すフローチャートである。
【図８】本発明による一実施形態の同期回路の第５の処理動作を示すフローチャートである。
【図９】本発明による一実施形態の同期回路の第６の処理動作を示すフローチャートである。
【図１０】本発明による一実施形態の同期回路の第７の処理動作を示すフローチャートである。
【発明を実施するための形態】
【００１９】
以下、本発明による同期回路の実施形態について、図面を参照して詳細に説明する。
【００２０】
図１は、本発明による一実施形態の同期回路の概略構成を示す機能ブロック図である。同期回路１は、複数の同期源１０（１０−１，１０−２）と、記憶部１１と、位相ずれ量検出部１２と、タイミング信号生成部１３と、タイミング信号制御部１４と、コントロール電圧生成部１５と、電圧制御発振器１６とを備える。
【００２１】
同期源１０は、基準クロック信号を発生し、位相ずれ量検出部１２及びタイミング信号生成部１３に供給する。以下では、同期源１０が、プライマリ同期源１０−１と、セカンダリ同期源１０−２の２つの場合について説明する。
【００２２】
位相ずれ量検出部１２は、同期源１０から入力される基準クロック信号と電圧制御発振器１６から入力される発振器クロック信号との間の位相ずれ量を検出する。
【００２３】
記憶部１１は、位相ずれ量検出部１２で検出した位相ずれ量を記憶する。
【００２４】
タイミング信号制御部１４は、同期源１０が正常に動作しているか否かを監視し、動作状況に応じて、タイミング信号を制御するための制御信号を生成し、タイミング信号生成部１３にタイミング信号を生成するための処理を指示する。
【００２５】
タイミング信号生成部１３は、タイミング信号制御部１４から入力される制御信号に基づき、位相ずれ量検出部１２から入力される位相ずれ量と、同期源１０から入力される基準クロック信号とから、タイミング信号(同期信号)を生成する。また、生成したタイミング信号と電圧制御発振器１６から入力される発振器クロック信号との間の位相ずれ量を検出する。なお、生成したタイミング信号を位相ずれ量検出部１２に出力し、位相ずれ量検出部１２により、タイミング信号と電圧制御発振器１６から入力される発振器クロック信号との間の位相ずれ量を検出するようにしてもよい。
【００２６】
コントロール電圧生成部１５は、タイミング信号生成部１３から入力される位相ずれ量を、位相ずれ量に応じたコントロール電圧に変換し、電圧制御発振器１６へ出力する。なお、コントロール電圧生成部１５は、位相ずれ量検出部１２から直接位相ずれ量を入力するようにしてもよい。
【００２７】
電圧制御発振器１６は、ＶＣＯ（Voltage Controlled Oscillators）又はＶＣＸＯ（Voltage Controlled Crystal Oscillator）であり、コントロール電圧生成部１５から入力される電圧により周波数が制御される。電圧制御発振器１６は、周波数制御された発振器クロック信号を、位相ずれ量検出部１２及びタイミング信号生成部１３にフィードバックする。
【００２８】
このように構成される同期回路１の動作について、図２〜図１０を参照して説明する。図２は、タイミング信号制御部１４の動作を示すフローチャートである。タイミング信号制御部１４からの指示に応じた処理１〜７の各フローについては、それぞれ図４〜図１０を参照して詳述する。
【００２９】
まず、タイミング信号制御部１４により、プライマリ同期源１０−１が正常であるか否かを判定する（ステップＳ１）。ステップＳ１においてプライマリ同期源１０−１が正常であると判定した場合には、セカンダリ同期源１０−２が正常であるか否かを判定する（ステップＳ２）。ステップＳ２においてセカンダリ同期源１０−２も正常であると判定した場合には、処理１を実行させる（ステップＳ３）。その後、フラグαを１に設定し（ステップＳ４）、プライマリ同期源１０−１が正常であるか否かの判定に戻る（ステップＳ１）。
【００３０】
ステップＳ２においてセカンダリ同期源１０−２が異常であると判定した場合には、処理２を実行させ（ステップＳ５）、その後、フラグαを０に戻し（ステップＳ６）、プライマリ同期源１０−１が正常であるか否かのループに戻る（ステップＳ１）。
【００３１】
ステップＳ１においてプライマリ同期源１０−１が異常であると判定した場合には、フラグαが１であるか否かの判定を行う（ステップＳ７）。ステップＳ７においてα＝１であると判定した場合には、セカンダリ同期源１０−２が正常であるか否かを判定する（ステップＳ８）。ステップＳ８においてセカンダリ同期源１０−２が正常であると判定した場合には、プライマリ同期源１０−１が異常であるか否かを判定する（ステップＳ９）。ステップＳ９においてプライマリ同期源１０−１が異常であると判定した場合には、処理３を実行させ（ステップＳ１０）、セカンダリ同期源１０−２が正常である限り、このループを繰り返す。このループ中にプライマリ同期源１０−１が正常であると判定された場合には（ステップＳ９）、処理４を実行させ（ステップＳ１１）、その後、フラグαを０に戻し（ステップＳ１２）、プライマリ同期源１０−１が正常であるか否かのループに戻る（ステップＳ１）。
【００３２】
ステップＳ７においてフラグαが０であると判定した場合、又はステップＳ８においてセカンダリ同期源１０−２が異常であると判定した場合には、処理５を実行させる（ステップＳ１３）。プライマリ同期源１０−１が異常であり（ステップＳ１４）、且つ、セカンダリ同期源１０−２が異常である限り（ステップＳ１５）、処理５を実行させる（ステップＳ１３）。
【００３３】
プライマリ同期源１０−１が異常で、且つ、セカンダリ同期源１０−２が正常となった場合には、処理６を行い（ステップＳ１６）、セカンダリ同期源１０−２が正常であるか否かのループに戻る（ステップＳ８）。プライマリ同期源１０−１が正常となった場合には、処理７を実行させる（ステップＳ１７）。その後、フラグαを０に戻し（ステップＳ１８）、プライマリ同期源１０−１が正常であるか否かのループに戻る（ステップＳ１）。
【００３４】
以下、処理１〜７の各説明を、次の信号及び位相ずれ量を用いて説明する。
・プライマリ同期源１０−１が出力する第１の基準クロック信号ＣＬＫ−Ａ
・セカンダリ同期源１０−２が出力する第２の基準クロック信号ＣＬＫ−Ｂ
・電圧制御発振器１６が出力する発振器クロック信号ＣＬＫ−Ｚ
・第１の基準クロック信号ＣＬＫ−Ａと発振器クロック信号ＣＬＫ−Ｚとの間の位相ずれ量ａ
・第２の基準クロック信号ＣＬＫ−Ｂと発振器クロック信号ＣＬＫ−Ｚとの間の位相ずれ量ｂ
・位相ずれ量ｂと位相ずれ量ａとの差分量である位相ずれ量（ｂ−ａ）
・第２の基準クロック信号ＣＬＫ−Ｂの位相を位相ずれ量（ｂ−ａ）だけずらした第１のタイミング信号ＴＭＧ−Ｃ
・第１のタイミング信号ＴＭＧ−Ｃと発振器クロック信号ＣＬＫ−Ｚとの間の位相ずれ量ｃ
・発振器クロック信号ＣＬＫ−Ｚをカウントし、自身で生成した第２のタイミング信号ＴＭＧ−Ｄ
【００３５】
図３は、同期源１０−１が発生する第１の基準クロック信号ＣＬＫ−Ａ、同期源１０−２が発生する第２の基準クロック信号ＣＬＫ−Ｂ、及びタイミング信号生成部１３が生成する第１のタイミング信号ＴＭＧ−Ｃのタイミングチャートである。同期回路１は、基準クロック信号とは別にタイミング信号を生成し、タイミング信号の位相ずれ量を最小にする。
【００３６】
図４は、本実施形態の同期回路１の処理１の動作を示すフローチャートである。まず、位相ずれ量検出部１２により、位相ずれ量ａ及び位相ずれ量ｂを検出し、第１の基準クロック信号ＣＬＫ−Ａ、第２の基準クロック信号ＣＬＫ−Ｂ、及び位相ずれ量（ｂ−ａ）をタイミング信号生成部１３へ出力する（ステップＳ１０１）。このとき、位相ずれ量（ｂ−ａ）を随時、記憶部１１に記憶する。次に、タイミング信号生成部１３により、第２の基準クロック信号ＣＬＫ−Ｂの位相を位相ずれ量（ｂ−ａ）だけずらした、つまり第１の基準クロック信号ＣＬＫ−Ａに位相を一致させた第１のタイミング信号ＴＭＧ−Ｃを生成する（ステップＳ１０２）。ここで、位相をずらす、位相を一致させるといった場合の位相とは、立ち上がりエッジの位相をいう。よって、図３に示すように、第１の基準クロック信号ＣＬＫ−Ａと第１のタイミング信号ＴＭＧ−Ｃとは、少なくとも立ち上がりエッジの位相が一致していればよい。
【００３７】
次に、タイミング信号生成部１３により、第１のタイミング信号ＴＭＧ−Ｃと発振器クロック信号ＣＬＫ−Ｚとの間の位相ずれ量ｃを検出する（ステップＳ１０３）。次に、タイミング信号生成部１３により、第１のタイミング信号ＴＭＧ−Ｃを外部へ出力し、位相ずれ量ｃをコントロール電圧生成部１５へ出力する（ステップＳ１０４）。最後に、コントロール電圧生成部１５により、タイミング信号生成部１３から供給される位相ずれ量をコントロール電圧に変換し、電圧制御発振器１６へ出力する（ステップＳ１０５）。
【００３８】
図５は、本実施形態の同期回路１の処理２の動作を示すフローチャートである。まず、位相ずれ量検出部１２により、位相ずれ量ａを検出し、第１の基準クロック信号ＣＬＫ−Ａ、及び位相ずれ量ａをタイミング信号生成部１３へ出力する（ステップＳ２０１）。このとき、位相ずれ量ａを記憶部１１に記憶する。次に、タイミング信号生成部１３により、第１の基準クロック信号ＣＬＫ−Ａを外部へ出力し、位相ずれ量ａをコントロール電圧生成部１５へ出力する（ステップＳ２０２）。最後に、コントロール電圧生成部１５により、タイミング信号生成部１３から供給される位相ずれ量をコントロール電圧に変換し、電圧制御発振器１６へ出力する（ステップＳ２０３）。
【００３９】
図６は、本実施形態の同期回路１の処理３の動作を示すフローチャートである。まず、位相ずれ量検出部１２により、記憶部１１に記憶された最後の（異常直前の）位相ずれ量（ｂ−ａ）を読み出し、第２の基準クロック信号ＣＬＫ−Ｂ及び位相ずれ量（ｂ−ａ）をタイミング信号生成部１３へ出力する（ステップＳ３０１）。次に、タイミング信号生成部１３により、第２の基準クロック信号ＣＬＫ−Ｂの位相を位相ずれ量（ｂ−ａ）だけずらした第１のタイミング信号ＴＭＧ−Ｃを生成する（ステップＳ３０２）。
【００４０】
次に、タイミング信号生成部１３により、生成した第１のタイミング信号ＴＭＧ−Ｃと第２の基準クロック信号ＣＬＫ−Ｂとが時間の経過とともに近づくように、位相ずれ量（ｂ−ａ）を制御する（ステップＳ３０３）。上記処理と並行して、タイミング信号生成部１３により、第１のタイミング信号ＴＭＧ−Ｃと発振器クロック信号ＣＬＫ−Ｚとの位相ずれ量ｃを検出する。その後、タイミング信号生成部１３により、第１のタイミング信号ＴＭＧ−Ｃと第２の基準クロック信号ＣＬＫ−Ｂとの間の位相差が閾値以下であるか否かを判定する（ステップＳ３０４）。
【００４１】
ステップＳ３０４の判定結果がＹＥＳである場合には、タイミング信号生成部１３は、第２の基準クロック信号ＣＬＫ−Ｂを外部へ出力し、位相ずれ量ｂをコントロール電圧生成部１５へ出力する（ステップＳ３０５）。ステップＳ３０４の判定結果がＮＯである場合には、タイミング信号生成部１３は、第１のタイミング信号ＴＭＧ−Ｃを外部へ出力し、位相ずれ量ｃをコントロール電圧生成部１５へ出力する（ステップＳ３０６）。最後に、コントロール電圧生成部１５は、タイミング信号生成部１３から供給される位相ずれ量をコントロール電圧に変換し、電圧制御発振器１６へ出力する（ステップＳ３０７）。
【００４２】
図７は、本実施形態の同期回路１の処理４の動作を示すフローチャートである。まず、位相ずれ量検出部１２により、第２の基準クロック信号ＣＬＫ−Ｂと第１の基準クロック信号ＣＬＫ−Ａと（又は、第１のタイミング信号ＴＭＧ−Ｃと第１の基準クロック信号ＣＬＫ−Ａ）の位相を比較する（ステップＳ４０１）。この時の位相ずれ量をｄとする。次に、第２の基準クロック信号ＣＬＫ−Ｂと第１の基準クロック信号ＣＬＫ−Ａとの位相関係（又は、第１のタイミング信号ＴＭＧ−Ｃと第１の基準クロック信号ＣＬＫ−Ａとの位相関係）が、位相ずれと許容できる閾値以下であるか否か（すなわち、ほぼ同じであるか否か）を判定する（ステップＳ４０２）。ステップＳ４０２における判定結果がＹＥＳである場合には、上述した処理１を行う（ステップＳ４０３）。
【００４３】
ステップＳ４０２における判定結果がＮＯである場合には、外部へ出力しているタイミング信号が第２の基準クロック信号ＣＬＫ−Ｂであるか否かを判定する（ステップＳ４０４）。ステップＳ４０４における判定結果がＹＥＳである場合には、位相ずれ量検出部１２により、位相ずれ量ａ，ｂを検出し、第１の基準クロック信号ＣＬＫ−Ａ、第２の基準クロック信号ＣＬＫ−Ｂ、及び位相ずれ量（ｂ−ａ）をタイミング信号生成部１３へ出力する（ステップＳ４０５）。このとき、位相ずれ量（ｂ−ａ）を記憶部１１に記憶する。次に、タイミング信号生成部１３により、出力していた第２の基準クロック信号ＣＬＫ−Ｂが、新規に位相ずれ量検出部１２から供給された位相ずれ量（ｂ−ａ）を加えたタイミング信号になるよう、徐々に変更する（ステップＳ４０６）。すなわち、変更中の位相ずれ量をｄとすると、位相ずれ量ｄを位相ずれ量（ｂ−ａ）に近づける処理を行う。そして、随時、を第２の基準クロック信号ＣＬＫ−Ｂの位相を位相ずれ量ｄだけずらした第１のタイミング信号ＴＭＧ−Ｃを生成する。また、位相ずれ量検出部１２により、第１のタイミング信号ＴＭＧ−Ｃと発振器クロック信号ＣＬＫ−Ｚとの位相ずれ量ｃを検出する。
【００４４】
次に、タイミング信号生成部１３は、第１のタイミング信号ＴＭＧ−Ｃを外部へ出力し、位相ずれ量ｃをコントロール電圧生成部１５へ出力する（ステップＳ４０７）。次に、コントロール電圧生成部１５により、タイミング信号生成部１３から供給される位相ずれ量をコントロール電圧に変換し、電圧制御発振器１６へ出力する（ステップＳ４０８）。次に、位相ずれ量ｄ＝（ｂ−ａ）であるか否かを判定する（ステップＳ４０９）。判定結果がＮＯである場合には、再度位相ずれ量ｄを調整し、位相ずれ量ｄ＝（ｂ−ａ）となるまで、この処理を繰り返し行う。
【００４５】
ステップＳ４０４における判定結果がＮＯである場合、すなわち、外部へ出力しているタイミング信号が第１のタイミング信号ＴＭＧ−Ｃである場合には、位相ずれ量検出部１２により、位相ずれ量ａ，ｂを検出し、第１の基準クロック信号ＣＬＫ−Ａ、第２の基準クロック信号ＣＬＫ−Ｂ、及び位相ずれ量（ｂ−ａ）をタイミング信号生成部１３へ出力する（ステップＳ４１０）。このとき、位相ずれ量（ｂ−ａ）を記憶部１１に記憶する。次に、タイミング信号生成部１３により、第１のタイミング信号ＴＭＧ−Ｃを第２の基準クロック信号ＣＬＫ−Ｂに近づけようとしていた処理を停止し（この時の位相ずれ量をｄとする）、位相ずれ量ｄが新規に供給された位相ずれ量（ｂ−ａ）になるよう、制御を変更する（ステップＳ４１１）。そして、随時、第２の基準クロック信号ＣＬＫ−Ｂの位相を位相ずれ量ｄだけずらした第１のタイミング信号ＴＭＧ−Ｃを生成する。また、タイミング信号生成部１３により、第１のタイミング信号ＴＭＧ−Ｃと発振器クロック信号ＣＬＫ−Ｚとの位相ずれ量ｃを検出する。
【００４６】
次に、タイミング信号生成部１３は、第１のタイミング信号ＴＭＧ−Ｃを外部へ出力し、位相ずれ量ｃをコントロール電圧生成部１５へ出力する（ステップＳ４１２）。次に、コントロール電圧生成部１５により、タイミング信号生成部１３から供給される位相ずれ量をコントロール電圧に変換し、電圧制御発振器１６へ出力する（ステップＳ４１３）。次に、タイミング信号生成部１３により、位相ずれ量ｄ＝（ｂ−ａ）であるか否かを判定する。判定結果がＮＯである場合には、再度位相ずれ量を調整し、イコールとなるまでこの処理を繰り返し行う（ステップＳ４１４）。
【００４７】
ステップＳ４０９又はステップＳ４１４における判定結果がＹＥＳである場合、すなわち位相ずれ量ｄ＝（ｂ−ａ）となった場合には、タイミング信号生成部１３により、第２の基準クロック信号ＣＬＫ−Ｂの位相を位相ずれ量（ｂ−ａ）だけずらした第１のタイミング信号ＴＭＧ−Ｃを生成する（ステップＳ４１５）。次に、タイミング信号生成部１３は、第１のタイミング信号ＴＭＧ−Ｃを外部へ出力し、位相ずれ量ｃをコントロール電圧生成部１５へ出力する（ステップＳ４１６）。最後に、コントロール電圧生成部１５により、タイミング信号生成部１３から供給される位相ずれ量をコントロール電圧に変換し、電圧制御発振器１６へ出力する（ステップＳ４１７）。
【００４８】
図８は、本実施形態の同期回路１の処理５の動作を示すフローチャートである。まず、タイミング信号生成部１３により、位相ずれ量検出部１２から入力された最後の位相ずれ量を保持し、コントロール電圧生成部１５へ出力する。また、プライマリ同期源１０−１及びプライマリ同期源１０−２が異常であるため、発振器クロック信号ＣＬＫ−Ｚをカウントし、自身で生成した第２のタイミング信号ＴＭＧ−Ｄを外部へ出力する（ステップＳ５０１）。最後に、コントロール電圧生成部１５により、タイミング信号生成部１３から供給される位相ずれ量をコントロール電圧に変換し、電圧制御発振器１６へ出力する（ステップＳ５０２）。
【００４９】
図９は、本実施形態の同期回路１の処理６の動作を示すフローチャートである。まず、タイミング信号生成部１３により、第２のタイミング信号ＴＭＧ−Ｄと第２の基準クロック信号ＣＬＫ−Ｂとの位相を比較し、位相ずれ量ｄを検出する（ステップＳ６０１）。次に、タイミング信号生成部１３により、第２のタイミング信号ＴＭＧ−Ｄと第２の基準クロック信号ＣＬＫ−Ｂとの位相関係が位相ずれと許容できる閾値以下であるか否か（すなわち、ほぼ同じであるか否か）を判定する（ステップＳ６０２）。ステップＳ６０２における判定結果がＹＥＳである場合には、タイミング信号生成部１３は、出力するタイミング信号を第２の基準クロック信号ＣＬＫ−Ｂに変更する（ステップＳ６０３）。
【００５０】
ステップＳ６０２における判定結果がＮＯである場合には、タイミング信号生成部１３により、自走していた第２のタイミング信号ＴＭＧ−Ｄと第２の基準クロック信号ＣＬＫ−Ｂとが徐々に同じ位相になるように、随時、第２のタイミング信号ＴＭＧ−Ｄの位相を補正位相量ｐだけずらし、第３のタイミング信号ＴＭＧ−Ｅを生成する（ステップＳ６０４）。そして、タイミング信号生成部１３により、生成される第３のタイミング信号ＴＭＧ−Ｅと発振器クロック信号ＣＬＫ−Ｚとの位相ずれ量ｅを検出する。
【００５１】
次に、タイミング信号生成部１３は、第３のタイミング信号ＴＭＧ−Ｅを外部へ出力し、位相ずれ量ｅをコントロール電圧生成部１５へ出力する（ステップＳ６０５）。次に、コントロール電圧生成部１５により、タイミング信号生成部１３から供給される位相ずれ量をコントロール電圧に変換し、電圧制御発振器１６へ出力する（ステップＳ６０６）。
【００５２】
次に、タイミング信号生成部１３により、位相ずれ量ｄ＝ｅであるか否かを判定する（ステップＳ６０７）。ステップＳ６０７における判定結果がＮＯである場合には、イコールとなるまでこの処理を繰り返し行う。ステップＳ６０７における判定結果がＹＥＳとなった場合には、タイミング信号生成部１３は、第２の基準クロック信号ＣＬＫ−Ｂを外部へ出力し、位相ずれ量ｂをコントロール電圧生成部１５へ出力する（ステップＳ６０８）。最後に、コントロール電圧生成部１５により、タイミング信号生成部１３から供給される位相ずれ量をコントロール電圧に変換し、電圧制御発振器１６へ出力する（ステップＳ６０９）。
【００５３】
図１０は、本実施形態の同期回路１の処理７の動作を示すフローチャートである。まず、タイミング信号生成部１３により、第２のタイミング信号ＴＭＧ−Ｄと第１の基準クロック信号ＣＬＫ−Ａとの位相を比較し、位相ずれ量ｄを検出する（ステップＳ７０１）。次に、タイミング信号生成部１３により、第２のタイミング信号ＴＭＧ−Ｄと第１の基準クロック信号ＣＬＫ−Ａとの位相関係が位相ずれと許容できる閾値以下であるか否か（すなわち、ほぼ同じであるか否か）を判定する（ステップＳ７０２）。ステップＳ７０２における判定結果がＹＥＳである場合には、タイミング信号生成部１３は、出力するタイミング信号を第１の基準クロック信号ＣＬＫ−Ａに変更する（ステップＳ７０３）。
【００５４】
ステップＳ７０２における判定結果がＮＯである場合には、タイミング信号生成部１３により、自走していた第２のタイミング信号ＴＭＧ−Ｄと第１の基準クロック信号ＣＬＫ−Ａとが徐々に同じ位相になるように、随時、第２のタイミング信号ＴＭＧ−Ｄの位相を補正位相値ｐだけずらし、第３のタイミング信号ＴＭＧ−Ｅを生成する（ステップＳ７０４）。そして、タイミング信号生成部１３により、生成される第３のタイミング信号ＴＭＧ−Ｅと発振器クロック信号ＣＬＫ−Ｚとの位相ずれ量ｅを検出する。
【００５５】
次に、タイミング信号生成部１３は、第３のタイミング信号ＴＭＧ−Ｅを外部へ出力し、位相ずれ量ｅをコントロール電圧生成部１５へ出力する（ステップＳ７０５）。次に、コントロール電圧生成部１５により、タイミング信号生成部１３から供給される位相ずれ量をコントロール電圧に変換し、電圧制御発振器１６へ出力する（ステップＳ７０６）。
【００５６】
次に、タイミング信号生成部１３により、位相ずれ量ｄ＝ｅであるか否かを判定する（ステップＳ７０７）。ステップＳ７０７における判定結果がＮＯである場合には、イコールとなるまでこの処理を繰り返し行う。ステップＳ７０７における判定結果がＹＥＳとなった場合には、タイミング信号生成部１３は、第１の基準クロック信号ＣＬＫ−Ａを外部へ出力し、位相ずれ量ａをコントロール電圧生成部１５へ出力する（ステップＳ７０８）。最後に、コントロール電圧生成部１５により、タイミング信号生成部１３から供給される位相ずれ量をコントロール電圧に変換し、電圧制御発振器１６へ出力する（ステップＳ７０９）。
【００５７】
このように、本実施形態の同期回路１によれば、同期源１０の動作状況を随時確認でき、その状況に応じた最適な制御を行うことで、ある同期源１０に異常が発生した際の他の同期源１０へのシフト時や再引き込み時に、位相ずれを最小とすることができるようになる。
【００５８】
上述の実施形態は、代表的な例として説明したが、本発明の趣旨及び範囲内で、多くの変更及び置換ができることは当業者に明らかである。従って、本発明は、上述の実施形態によって制限するものと解するべきではなく、特許請求の範囲から逸脱することなく、種々の変形や変更が可能である。
【符号の説明】
【００５９】
１ 同期回路
１０（１０−１，１０−２） 同期源
１１ 記憶部
１２ 位相ずれ量検出部
１３ タイミング信号生成部
１４ タイミング信号制御部
１５ コントロール電圧生成部
１６ 電圧制御発振器
【特許請求の範囲】
【請求項１】
発振器クロック信号を発生する電圧制御発振器と、
第１の基準クロック信号及び第２の基準クロック信号を含む複数の基準クロック信号と前記発振器クロック信号との間のそれぞれの位相ずれ量を検出する位相ずれ量検出部と、
前記複数の基準クロック信号の状態に応じた制御信号に基づいて同期信号を出力する同期信号処理部と、
前記同期信号と前記発振器クロック信号との間の位相ずれ量に応じて前記電圧制御発振器のコントロール電圧を生成するコントロール電圧生成部と、
を備えることを特徴とする同期回路。
【請求項２】
前記同期信号処理部は、前記第１の基準クロック信号が正常で、且つ、前記第２の基準クロック信号が正常である場合には、第１の制御信号を生成し、
前記第１の制御信号を受けて、前記第２の基準クロック信号の位相を前記第１の基準クロック信号の位相に一致させた第１のタイミング信号を前記同期信号として生成することを特徴とする、請求項１に記載の同期回路。
【請求項３】
前記同期信号処理部は、前記第１の基準クロック信号が正常で、且つ、前記第２の基準クロック信号が異常になった場合には、第２の制御信号を生成し、
前記第２の制御信号を受けて、前記第１の基準クロック信号を前記同期信号とすることを特徴とする、請求項１又は２に記載の同期回路。
【請求項４】
前記同期信号処理部は、前記第２の基準クロック信号が正常で、且つ、前記第１の基準クロック信号が異常になった場合には、第３の制御信号を生成し、
前記第３の制御信号を受けて、前記第２の基準クロック信号の位相を前記第１の基準クロック信号の異常直前の位相に一致させた第２のタイミング信号を生成し、前記第１のタイミング信号と前記第２の基準クロック信号の位相差が少なくなるように制御し、該位相差が閾値を超える場合には前記第１のタイミング信号を前記同期信号とし、該位相差が閾値以下となった場合には前記第２の基準クロック信号を前記同期信号とすることを特徴とする、請求項１〜３のいずれか一項に記載の同期回路。
【請求項５】
前記同期信号処理部は、前記第２の基準クロック信号が正常で、且つ、前記第１の基準クロック信号が異常から正常に復帰した場合には、第４の制御信号を生成し、
前記第４の制御信号を受けて、前記第１の基準クロック信号と前記第２の基準クロック信号との位相差が所定の閾値以下の場合には、前記第２の基準クロック信号の位相を前記第１の基準クロック信号の位相に一致させた第１のタイミング信号を前記同期信号として生成し、前記第１の基準クロック信号と前記第２の基準クロック信号の位相差が閾値を超える場合には、前記第２の基準クロック信号の位相を前記第１の基準クロック信号の位相に一致するように徐々にずらした信号を前記同期信号として生成することを特徴とする、請求項４に記載の同期回路。
【請求項６】
前記同期信号処理部は、前記第１の基準クロック信号が異常で、且つ、前記第２の基準クロック信号が異常である場合には、第５の制御信号を生成し、
前記第５の制御信号を受けて、前記発振器クロック信号に基づいて第３のタイミング信号を前記同期信号として生成することを特徴とする、請求項１〜５のいずれか一項に記載の同期回路。
【請求項７】
前記同期信号処理部は、前記第１の基準クロック信号が異常で、且つ、前記第２の基準クロック信号が異常から正常に復帰した場合には、第６の制御信号を生成し、
前記第６の制御信号を受けて、前記第３のタイミング信号と前記第２の基準クロック信号との位相差が閾値以下の場合には、前記第３のタイミング信号を前記同期信号とし、該位相差が閾値を超える場合には前記第３のタイミング信号の位相が前記第２の基準クロック信号の位相に徐々に近づく第４のタイミング信号を前記同期信号として生成することを特徴とする、請求項６に記載の同期回路。
【請求項８】
前記同期信号処理部は、前記第２の基準クロック信号が異常で、且つ、前記第１の基準クロック信号が異常から正常に復帰した場合には、第７の制御信号を生成し、
前記第７の制御信号を受けて、前記第３のタイミング信号と前記第１の基準クロック信号との位相差が閾値以下の場合には、前記第３のタイミング信号を前記同期信号とし、該位相差が閾値を超える場合には前記第３のタイミング信号の位相が前記第１の基準クロック信号の位相に徐々に近づく第５のタイミング信号を前記同期信号として生成することを特徴とする、請求項６又は７に記載の同期回路。
【請求項１】
発振器クロック信号を発生する電圧制御発振器と、
第１の基準クロック信号及び第２の基準クロック信号を含む複数の基準クロック信号と前記発振器クロック信号との間のそれぞれの位相ずれ量を検出する位相ずれ量検出部と、
前記複数の基準クロック信号の状態に応じた制御信号に基づいて同期信号を出力する同期信号処理部と、
前記同期信号と前記発振器クロック信号との間の位相ずれ量に応じて前記電圧制御発振器のコントロール電圧を生成するコントロール電圧生成部と、
を備えることを特徴とする同期回路。
【請求項２】
前記同期信号処理部は、前記第１の基準クロック信号が正常で、且つ、前記第２の基準クロック信号が正常である場合には、第１の制御信号を生成し、
前記第１の制御信号を受けて、前記第２の基準クロック信号の位相を前記第１の基準クロック信号の位相に一致させた第１のタイミング信号を前記同期信号として生成することを特徴とする、請求項１に記載の同期回路。
【請求項３】
前記同期信号処理部は、前記第１の基準クロック信号が正常で、且つ、前記第２の基準クロック信号が異常になった場合には、第２の制御信号を生成し、
前記第２の制御信号を受けて、前記第１の基準クロック信号を前記同期信号とすることを特徴とする、請求項１又は２に記載の同期回路。
【請求項４】
前記同期信号処理部は、前記第２の基準クロック信号が正常で、且つ、前記第１の基準クロック信号が異常になった場合には、第３の制御信号を生成し、
前記第３の制御信号を受けて、前記第２の基準クロック信号の位相を前記第１の基準クロック信号の異常直前の位相に一致させた第２のタイミング信号を生成し、前記第１のタイミング信号と前記第２の基準クロック信号の位相差が少なくなるように制御し、該位相差が閾値を超える場合には前記第１のタイミング信号を前記同期信号とし、該位相差が閾値以下となった場合には前記第２の基準クロック信号を前記同期信号とすることを特徴とする、請求項１〜３のいずれか一項に記載の同期回路。
【請求項５】
前記同期信号処理部は、前記第２の基準クロック信号が正常で、且つ、前記第１の基準クロック信号が異常から正常に復帰した場合には、第４の制御信号を生成し、
前記第４の制御信号を受けて、前記第１の基準クロック信号と前記第２の基準クロック信号との位相差が所定の閾値以下の場合には、前記第２の基準クロック信号の位相を前記第１の基準クロック信号の位相に一致させた第１のタイミング信号を前記同期信号として生成し、前記第１の基準クロック信号と前記第２の基準クロック信号の位相差が閾値を超える場合には、前記第２の基準クロック信号の位相を前記第１の基準クロック信号の位相に一致するように徐々にずらした信号を前記同期信号として生成することを特徴とする、請求項４に記載の同期回路。
【請求項６】
前記同期信号処理部は、前記第１の基準クロック信号が異常で、且つ、前記第２の基準クロック信号が異常である場合には、第５の制御信号を生成し、
前記第５の制御信号を受けて、前記発振器クロック信号に基づいて第３のタイミング信号を前記同期信号として生成することを特徴とする、請求項１〜５のいずれか一項に記載の同期回路。
【請求項７】
前記同期信号処理部は、前記第１の基準クロック信号が異常で、且つ、前記第２の基準クロック信号が異常から正常に復帰した場合には、第６の制御信号を生成し、
前記第６の制御信号を受けて、前記第３のタイミング信号と前記第２の基準クロック信号との位相差が閾値以下の場合には、前記第３のタイミング信号を前記同期信号とし、該位相差が閾値を超える場合には前記第３のタイミング信号の位相が前記第２の基準クロック信号の位相に徐々に近づく第４のタイミング信号を前記同期信号として生成することを特徴とする、請求項６に記載の同期回路。
【請求項８】
前記同期信号処理部は、前記第２の基準クロック信号が異常で、且つ、前記第１の基準クロック信号が異常から正常に復帰した場合には、第７の制御信号を生成し、
前記第７の制御信号を受けて、前記第３のタイミング信号と前記第１の基準クロック信号との位相差が閾値以下の場合には、前記第３のタイミング信号を前記同期信号とし、該位相差が閾値を超える場合には前記第３のタイミング信号の位相が前記第１の基準クロック信号の位相に徐々に近づく第５のタイミング信号を前記同期信号として生成することを特徴とする、請求項６又は７に記載の同期回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【公開番号】特開２０１２−１５６６８９（Ｐ２０１２−１５６６８９Ａ）
【公開日】平成２４年８月１６日（２０１２．８．１６）
【国際特許分類】
【出願番号】特願２０１１−１２９３０（Ｐ２０１１−１２９３０）
【出願日】平成２３年１月２５日（２０１１．１．２５）
【出願人】（０００００６６３３）京セラ株式会社 (13,660)
【Ｆターム（参考）】
【公開日】平成２４年８月１６日（２０１２．８．１６）
【国際特許分類】
【出願日】平成２３年１月２５日（２０１１．１．２５）
【出願人】（０００００６６３３）京セラ株式会社 (13,660)
【Ｆターム（参考）】
[ Back to top ]