周辺装置およびその動作方法
【課題】 電源ラインを有する外部バスに接続された周辺装置における電力消費を低減する。
【解決手段】信号ライン監視部を動作させて、外部バスの信号ラインの状態を監視し、信号ラインにおける信号の消失を検出したとき、電源装置から主装置への電力の供給を停止する一方で、外部バスの電源ラインを介した電力の供給・停止に従って、電源装置から信号ライン監視部への電力の供給をオン・オフする。従って、外部バスを介した信号のやり取りがなくなれば、主装置への電力の供給は停止され、しかも外部バスの電源ラインを介した電力の供給が停止されれば、信号ライン監視部への電力供給さえもオフとされる。
【解決手段】信号ライン監視部を動作させて、外部バスの信号ラインの状態を監視し、信号ラインにおける信号の消失を検出したとき、電源装置から主装置への電力の供給を停止する一方で、外部バスの電源ラインを介した電力の供給・停止に従って、電源装置から信号ライン監視部への電力の供給をオン・オフする。従って、外部バスを介した信号のやり取りがなくなれば、主装置への電力の供給は停止され、しかも外部バスの電源ラインを介した電力の供給が停止されれば、信号ライン監視部への電力供給さえもオフとされる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、バスを介して信号のやり取りを行なう周辺回路およびその動作方法に関する。
【背景技術】
【０００２】
従来、コンピュータの外部バス、例えばＵＳＢにハードディスクやＤＶＤドライバ、あるいはスキャナ、携帯型メディアプレーヤー等の周辺装置を接続し、コンピュータとの間で情報の交換を行なうことが行なわれている。こうした外部バスでは、接続される周辺装置に電力を供給可能に、電源ラインを含んでいるものが存在する。上述したＵＳＢは、その代表的なものであり、信号ラインＤ＋、Ｄ−の他、電源ラインＶＢＵＳが備えられている。
【０００３】
こうした外部バスの電源ラインへの電源供給は、マスタとなる機器が用意するものとされているが、マスタとなる機器が、例えばコンピュータの場合、その動作状態に応じて、電源ラインの状態がどのように遷移するかは、必ずしも一様ではない。特にコンピュータがスリープ状態になる場合に、外部バスの電源ラインを維持するかどうかは、機種により様々であった。また、外部に接続された機器の状態によって、例えばコンピュータがスリープ状態になる場合の電源供給の状態を決定するといった構成も提案されている（例えば下記特許文献１など）。
【０００４】
外部バスに電源ラインが存在する場合、周辺装置が、この電源ラインを介して供給される電力を利用して動作できるようになっていれば、周辺装置を使用する上での利便性は高くなる。とはいえ、外部バスの電源ラインが供給し得る電力（パスパワー）には限界があるため、周辺装置は、独自の電力供給系を持つことが少なくない。多くの場合、電力供給は、ＡＣ／ＤＣアダプタにより行なわれる。こうした場合には、外部バスの電源ラインから供給される電力と、ＡＣ／ＤＣアダプタなどから供給される電力とを使い分ける設計が必要となる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００９−３０２８３１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
従って、電源ラインを備えた外部バスに接続して使用される周辺装置においては、外部バスの電源ラインと独自の電源装置の電源ラインの使い分けと、更には、外部バスに電力を供給している機器（例えば、コンピュータ）の動作状態と電源ラインの状態との多様な関係への対応、といった複雑な設計上の課題を解決する必要があった。
【０００７】
特に、外部バスに電力を供給する機器がコンピュータであり、動作を一時的に中止するいわゆるスリープ状態を有するコンピュータの場合には、スリープ状態での外部バスの電力ラインの状態に対応する必要がある。スリープ状態では、電源ラインへの電力の供給を停止するコンピュータもあれば、そのまま電力の供給を継続するコンピュータも存在するからである。後者の場合、周辺装置が、外部バスの電力ラインから供給される電力で動作するタイプのものであれば、そのまま動作状態を継続し、コンピュータ側からの電力を無駄に消費してしまう可能性がある。こうした電力の消費は、例えばコンピュータがバッテリのみで動作している場合は、特に問題になることも考えられた。
【課題を解決するための手段】
【０００８】
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態又は適用例として実現することが可能である。
【０００９】
［適用例１］
情報の伝達が可能な信号ラインと電源供給が可能な電源ラインとを備えた外部バスに接続されて動作する周辺装置であって、
前記外部バスの前記電源ラインの電力とは別に当該周辺装置の動作用電力を供給する電源装置と、
前記電源装置からの電力の供給を受けて動作し、前記信号ラインを介してやり取りされる情報を処理する主装置と、
前記外部バスの前記信号ラインの状態を監視し、前記信号ラインにおける信号の消失を検出したとき、前記電源装置から前記主装置への電力の供給を停止する信号ライン監視部と、
前記外部バスの前記電源ラインを介した電力の供給・停止に従って、前記電源装置から前記信号ライン監視部への電力の供給をオン・オフする電源制御回路と
を備えた周辺装置。
【００１０】
かかる周辺装置では、通常、信号ライン監視部を動作させて、外部バスの信号ラインの状態を監視し、信号ラインにおける信号の消失を検出したとき、電源装置から主装置への電力の供給を停止する一方で、外部バスの電源ラインを介した電力の供給・停止に従って、電源装置から信号ライン監視部への電力の供給をオン・オフする。従って、外部バスを介した信号のやり取りがなくなれば、主装置への電力の供給は停止され、しかも外部バスの電源ラインを介した電力の供給が停止されれば、信号ライン監視部への電力供給さえもオフとされ、無駄な電力消費が確実に抑制される。
【００１１】
［適用例２］
前記外部バスは、ユニバーサルシステムバスである適用例１記載の周辺装置。
かかる周辺装置は、外部バスとしてＵＳＢを用いる。従って、極めて汎用性の高い周辺装置を構成することができる。
【００１２】
［適用例３］
前記外部バスは、ケーブルを用いてコンピュータに備えられたコネクタに接続されたとき、前記コンピュータとの間の情報のやり取りを媒介する外部バスである適用例１または適用例２記載の周辺装置。
かかる周辺装置は、コンピュータとの間で情報のやり取りが可能なうえ、スリープを含めたコンピュータの動作状態によらず、確実に電力消費を低減することができる。
【００１３】
［適用例４］
前記電源制御回路は、ＦＥＴを備え、
前記ＦＥＴのドレイン−ソースが、前記電源装置から電力を供給する回路に、介装され、
該ＦＥＴのゲートに、前記外部バスの前記電源ラインの電圧に対応したオン・オフ信号が入力される
適用例１ないし３のいずれか記載の周辺装置。
【００１４】
かかる周辺装置は、ＦＥＴを用いた簡易な回路構成により、確実に電源装置から信号ライン監視部への電力供給を遮断することができる。ＦＥＴは、オフ抵抗が高いので、リーク電流はほぼゼロとすることができる。しかも、動作させるための電力もほとんど必要ないので、それ自身の動作のために消費する電力も極僅かに留めることができる。なお、ＦＥＴは、チャンネルの異なる２つのＦＥＴを組み合わせても良いし、ゲートに入力される信号はトランジスタなど他の回路素子を用いて生成しても良い。
【００１５】
［適用例５］
前記主装置は、情報を不揮発的に記憶する記憶装置である適用例１ないし４のいずれか記載の周辺装置。
かかる周辺装置は、情報を不揮発的に記憶する。従って、電源供給が失われても情報の記憶を継続することができ、外部バスの状態に応じた柔軟な電力制御に対応することができる。こうした記憶装置としては、ハードディスク、フラッシュメモリなどを用いたＳＳＤ、ＤＶＤドライブ、ＭＯドライブ、ＣＤドライブなどがある。ＤＶＤドライブやＣＤドライブ、読出専用の構成であっても良いが、書き込みが一度または何度でも可能なタイプの装置構成であっても差し支えない。また、メモリカードリーダなどの装置も主装置として採用可能である。
【００１６】
［適用例６］
前記信号ライン監視部は、前記外部バスの前記信号ラインを介した前記情報のやり取りとを司るＣＰＵを備え、該ＣＰＵは、前記信号ラインにおける信号の消失を検出すると共に、前記情報を前記記憶装置との間で仲介する処理を行なう適用例５記載の周辺装置。
【００１７】
かかる構成の周辺装置では、記憶装置との間で情報を仲介する処理を行なうＣＰＵが、信号ライン監視部としても動作することにより、構成を簡略化することができる。
【００１８】
［適用例７］
コンピュータに外部バスを介して接続された周辺装置を動作させる方法であって、
前記外部バスにおける信号ラインの状態を信号ライン監視部により監視し、前記信号ラインにおける前記コンピュータからの信号の消失を検出したとき、電源装置からの電力の供給を受けて動作する主装置への電力の供給を停止し、
前記外部バスに備えられた電源ラインを監視し、該電源ラインによる電力の供給・停止に従って、前記電源装置から前記信号ライン監視部への電力の供給をオン・オフし、
前記外部バスの前記信号ラインを介して前記コンピュータから信号が入力されている場合には、前記電源装置から前記主装置への電力の供給を行なって、前記信号ラインを介して入力される情報を、前記主装置により処理させる
周辺装置の動作方法。
【００１９】
かかる周辺装置の動作方法では、通常、信号ライン監視部を動作させて、外部バスの信号ラインの状態を監視し、信号ラインにおける信号の消失を検出したとき、電源装置から主装置への電力の供給を停止する一方で、外部バスの電源ラインを介した電力の供給・停止に従って、電源装置から信号ライン監視部への電力の供給をオン・オフする。従って、外部バスを介した信号のやり取りがなくなれば、主装置への電力の供給は停止され、しかも外部バスの電源ラインを介した電力の供給が停止されれば、信号ライン監視部への電力供給さえもオフとされ、無駄な電力消費が確実に抑制される。
【００２０】
［適用例８］
前記信号ライン監視部が、前記信号ラインにおける前記コンピュータからの信号の消失を検出した場合でも、前記主装置が動作を完了するまでは、前記電源装置から前記主装置への電力供給を継続する適用例７記載の周辺装置の動作方法。
かかる構成によれば、主装置の動作を確実に完了させることができる。
【図面の簡単な説明】
【００２１】
【図１】周辺装置であるハードディスク装置の概略構成図である。
【図２】実施例のハードディスク装置の内部構成を示す回路図である。
【図３】ハードディスク装置に内蔵されたコントローラの処理の一例を示すフローチャートである。
【図４】スリープモードを有しないコンピュータとハードディスク装置の電源の遷移状態の一例を示す説明図である。
【図５】スリープモードを有しないコンピュータとハードディスク装置の電源の遷移状態の他の例を示す説明図である。
【図６】スリープモードを有するコンピュータとハードディスク装置の電源の遷移状態を示す説明図である。
【発明を実施するための形態】
【００２２】
本発明の実施例を以下説明する。図１は、本発明の周辺装置の実施例としてのハードディスク装置１０の概略構成を示す概略構成図である。図示するように、このハードディスク装置１０は、コンピュータＰＣに、ＵＳＢケーブル１５を用いて接続されている。コンピュータＰＣからのＵＳＢケーブル１５は、ハードディスク装置１０に設けられたＵＳＢコネクタ１８に接続されている。ＵＳＢは、周知の汎用外部バスであり、そのＵＳＢケーブル１５は、シリアル通信によりデータを送受信する信号線Ｄ＋、Ｄ−と、５ボルト５００ミリアンペアの電力を供給する電源ラインＶＢＵＳと、その接地線ＧＮＤとの４本のラインを備える。
【００２３】
ハードディスク装置１０は、商用交流を直流電圧１２ボルトに変換するＡＣ／ＤＣコンバータであるＡＣアダプタ２０から電力の供給を受けて動作する。ＡＣアダプタ２０のＤＣ側電源ケーブル２１の先端には、プラグ２２が設けられており、ハードディスク装置１０に用意された電源コネクタ２４に装着される。電源コネクタ２４からは、直流１２ボルトの電源ラインがハードディスク装置１０内部に引き回されており、電源制御回路３０に電力を供給している。電源制御回路３０内では、更に直流５ボルトの電力が作られているが、その構成等については、後で詳しく説明する。
【００２４】
ハードディスク装置１０には、この電源制御回路３０の他、データを磁気的に記憶するハードディスクユニット（以下、ＨＤユニットと呼ぶ）４０や、ハードディスク装置１０の制御全般を司るコントローラ５０等を備える。このＨＤユニット４０は、ＳＡＴＡ（シリアルＡＴＡ）規格のものであり、ＳＡＴＡ規格の内部バス４５を介してＳＡＴＡ規格の信号を受け取り、この信号から取りだしたデータを、内部の磁気ディスクに書き込み、あるいは磁気ディスクから読み出す。
【００２５】
コントローラ５０は、マイクロコンピュータを内蔵し、大きくは次の３つの処理を行なう。
（Ａ）コントローラ５０は、ＵＳＢコネクタ１８の信号線に接続されており、ＵＳＢの信号線Ｄ＋、Ｄ−の信号を読み取って、コンピュータＰＣとの間のデータのやり取りを処理する。
（Ｂ）コントローラ５０は、ＳＡＴＡ（シリアルＡＴＡ）規格のＨＤユニット４０とＳＡＴＡ規格の内部バス４５により接続されており、ＳＡＴＡバスの信号を処理して、ＨＤユニット４０との間のデータのやり取りを処理する。
（Ｃ）コントローラ５０は、ＵＳＢコネクタの電源ラインＶＢＵＳにも接続されており、電源ラインＶＢＵＳの状態に基づいて、電源制御回路３０内のスイッチング素子を制御する処理を行なう。
【００２６】
次に、電源制御回路３０の内部構成について、図２に拠って説明する。電源制御回路３０は、図２に示したように、第１スイッチング回路（以下、第１ＳＷ回路と呼ぶ）３１と、第２スイッチング回路（以下、第２ＳＷ回路と呼ぶ）３２と、ＤＣ／ＤＣコンバータ３５とから構成されている。ＤＣ／ＤＣコンバータ３５は、ＡＣアダプタ２０から供給される直流１２ボルトから直流５ボルトの直流電源を作り出している。直流５ボルトの直流電源は、コントローラ５０やＨＤユニット４０で用いられる。
【００２７】
第１ＳＷ回路３１は、図示するように、Ｎチャンネル電界効果トランジスタ（以下、ＮＦＥＴと略称する）６１とＰチャンネル電界効果トランジスタ（以下、ＰＦＥＴと略称する）７１と分圧抵抗器Ｒ１１，Ｒ１２とから、構成されている。ＮＦＥＴ６１のゲートＧには、ＵＳＢコネクタ１８の電源ラインＶＢＵＳが接続されており、ＮＦＥＴ６１のドレインＤには、分圧抵抗器Ｒ１１，Ｒ１２を介して、直流１２ボルトが印加されている。ＮＦＥＴ６１のソースＳは接地されている。従って、ＵＳＢの電源ラインＶＢＵＳに電力が供給されている場合には、その電圧により、ＮＦＥＴ６１はターンオンし、そのドレインＤ−ソースＳ間は導通状態となる。の結果、分圧抵抗器Ｒ１１，Ｒ１２の中点がゲートＧに接続されたＰＦＥＴ７１もターンオンし、そのソースＳ−ドレインＤ間も導通状態となる。一般に電界効果トランジスタのオン抵抗はほぼゼロなので、この結果、電源コネクタ２４に供給される直流１２ボルトは、そのままＤＣ／ＤＣコンバータ３５と第２ＳＷ回路３２へと出力される。この結果、ＤＣ／ＤＣコンバータ３５が動作し、直流５ボルトがコントローラ５０に供給されることになる。
【００２８】
第２ＳＷ回路３２には、上述した第１ＳＷ回路３１に備えられた電界効果トランジスタを用いたスイッチング回路が２組設けられている。２組のスイッチング回路のＮＦＥＴ６２，６３のゲートＧには、コントローラ５０からの制御信号ＣＮＴＬが接続されている。また、ＰＦＥＴ７２のソースＳには、第１ＳＷ回路３１から出力される直流１２ボルトの電力ラインが接続され、ＰＦＥＴ７３のソースＳには、ＤＣ／ＤＣコンバータ３５から出力される直流５ボルトの電源ラインが、それぞれ接続されている。従って、コントローラ５０からの制御信号ＣＮＴＬがアクティブ（５ボルト）となると、第２ＳＷ回路３２の２つのＰＦＥＴ７２，７３はいずれも導通状態となり、直流１２ボルトと５ボルトが、ＨＤユニット４０に供給されることになる。
【００２９】
そこで、次に、コントローラ５０の動作について説明する。図３は、コントローラ５０に内蔵されたマイクロコンピュータの処理を例示するフローチャートである。図示するように、コントローラ５０は、第１ＳＷ回路３１が作動して、直流１２ボルトがＤＣ／ＤＣコンバータ３５に供給されて、直流５ボルトがこのＤＣ／ＤＣコンバータ３５から出力されると起動し、まずＵＳＢコネクタ１８の信号線Ｄ＋，Ｄ−の状態を読み取り（ステップＳ１００）、ＵＳＢの信号線Ｄ＋，Ｄ−に信号が入力しているか否かを判断する（ステップＳ１１０）。ＵＳＢの信号線Ｄ＋，Ｄ−に信号が入っていなければ、所定時間が経過したか否かを判断し（ステップＳ１２０）、所定時間が経過するまでは、信号線Ｄ＋，Ｄ−の読み取りと判断を繰り返す。
【００３０】
所定時間が経過するまでに、ＵＳＢの信号線Ｄ＋，Ｄ−に信号が入力されれば、これを読み取り（ステップＳ１３０）、電源制御処理（ステップＳ１４０）とＨＤユニット４０の制御処理（ステップＳ１５０）とを行なう。電源制御処理（ステップＳ１４０）とは、それまで信号線Ｄ＋，Ｄ−に信号が入力しておらず、制御信号ＣＮＴＬをオフにしていたのであれば、これをハイレベル（５ボルト）として、第２ＳＷ回路３２の２つのＰＦＥＴ７２，７３を導通状態とする処理であり、既に制御信号ＣＮＴＬをオンにしているのであれば、その状態を保持する処理である。また、ＨＤユニット４０の制御処理とは、ＵＳＢの信号線Ｄ＋，Ｄ−に入力した信号が、ＨＤユニット４０との間のデータのやり取りを示すものであることを認識し、その内容に応じて、データをＨＤユニット４０に書き込み、あるいはＨＤユニット４０から読み出すといった処理である。
【００３１】
他方、所定時間が経過するまで、信号線Ｄ＋，Ｄ−に何の信号も入力して来ない場合には（ステップＳ１００、１１０、１２０）、外部バスであるＵＳＢは現在使用されていないとして、制御信号ＣＮＴＬをオフとする（ステップＳ１６０）。この結果、第２ＳＷ回路３２の２つのＰＦＥＴ７２，７３はいずれも非導通状態となり、ＨＤユニット４０への電力の供給は絶たれることになる。
【００３２】
引き続き、ＵＳＢコネクタ１８の信号線Ｄ＋，Ｄ−の状態を読み取り（ステップＳ１７０）、ＵＳＢの信号線Ｄ＋，Ｄ−に信号が入力しているか否かを判断する（ステップＳ１８０）。ＵＳＢの信号線Ｄ＋，Ｄ−に信号が入ってくるまで、信号線Ｄ＋，Ｄ−の読み取り（ステップＳ１７０）と判断（ステップＳ１８０）とを繰り返す。ＵＳＢの信号線Ｄ＋，Ｄ−に信号が入ってきた場合には、上述した信号線Ｄ＋，Ｄ−からの信号の読み取り（ステップＳ１３０）以下の処理を実行する。信号線Ｄ＋，Ｄ−からの信号の読み取り（ステップＳ１３０）、上述した電源制御処理（ステップＳ１４０）およびＨＤユニット４０の制御処理（ステップＳ１５０）を行なった後は、ステップＳ１００に戻り、上述した処理を繰り返す。
【００３３】
以上説明した回路構成（図２）およびコントローラ５０による上記処理（図３）を採用した結果、本実施例のハードディスク装置１０は、次のように動作する。
（１）ＵＳＢケーブル１５を介して接続されたコンピュータＰＣが動作しており、電源ラインＶＢＵＳを介した電力の供給を行なっている場合：
第１ＳＷ回路３１のＰＦＥＴ７１は導通状態となり、ＤＣ／ＤＣコンバータ３５は動作する。そして、ＵＳＢの信号線Ｄ＋，Ｄ−に信号が入力されれば、ハードディスク装置１０のコントローラ５０は、制御信号ＣＮＴＬをオンとして、第２ＳＷ回路３２の２つのＰＦＥＴ７２，７３をいずれも導通状態とする。従って、ＨＤユニット４０は動作し、ハードディスク装置１０は、コンピュータＰＣとの間でデータをやり取りし、必要なデータをＨＤユニット４０に書き込み、また読み出す。この状態を図４に状態ＡＣとして示した。この状態ＡＣでは、ハードディスク装置１０は通常の動作に必要な電力を、ＡＣアダプタ２０から得て、これを消費する。
【００３４】
（２）ＵＳＢケーブル１５を介して接続されたコンピュータＰＣが停止しているものの、電源ラインＶＢＵＳを介した電力の供給を維持している場合：
第１ＳＷ回路３１のＰＦＥＴ７１は導通状態となり、ＤＣ／ＤＣコンバータ３５は動作する。しかしコンピュータＰＣは停止しているので、ＵＳＢの信号線Ｄ＋，Ｄ−に信号は入力されず、ハードディスク装置１０のコントローラ５０は、制御信号ＣＮＴＬをオフとして、第２ＳＷ回路３２の２つのＰＦＥＴ７２，７３をいずれも非導通状態とする。従って、ＨＤユニット４０は停止し、ハードディスク装置１０での電力消費は生じない。ＤＣ／ＤＣコンバータ３５とコントローラ５０は動作し、僅かな電力を消費する。この状態を図４に状態ＳＴ１として示した。
【００３５】
（３）ＵＳＢケーブル１５を介して接続されたコンピュータＰＣが停止し、電源ラインＶＢＵＳを介した電力の供給も停止している場合：
第１ＳＷ回路３１のＰＦＥＴ７１は非導通状態となり、ＤＣ／ＤＣコンバータ３５の動作も停止する。この結果、コントローラ５０も停止し、第２ＳＷ回路３２の２つのＰＦＥＴ７２，７３はいずれも非導通状態となる。従って、ＨＤユニット４０、ＤＣ／ＤＣコンバータ３５、コントローラ５０のすべてが停止し、ハードディスク装置１０の電力消費はゼロとなる。この状態を、図５に、状態ＳＴ２として示した。
【００３６】
（４）ＵＳＢケーブル１５を介して接続されたコンピュータＰＣがスリープ状態となり、電源ラインＶＢＵＳを介した電力の供給は継続している場合：
この場合は、上述した（２）と同一の状態となる。この状態を、図６に、状態ＺＺとして示した。
（５）ＵＳＢケーブル１５を介して接続されたコンピュータＰＣがスリープ状態となり、電源ラインＶＢＵＳを介した電力の供給が停止している場合：
この場合は、上述した（３）と同一の状態となる。
【００３７】
上述した状態遷移をまとめたのが、図４ないし図６である。図４は、コンピュータＰＣが、上記（１）と（２）、つまり状態ＡＣと状態ＳＴ１との間で遷移する場合の電力消費の状態を示す説明図であり、図５は、コンピュータＰＣが上記（１）と（３）、つまり状態ＡＣと状態ＳＴ２の間で遷移する場合の電力消費の状態を示す説明図である。また、図６は、コンピュータＰＣが上記（１）と（３）と（４）、つまり状態ＡＣと状態ＳＴ２と状態ＺＺとの間で遷移する場合の電力消費の状態を示す説明図である。
【００３８】
図示したように、コンピュータＰＣが停止またはスリープした場合、ＵＳＢバスの電源ラインＶＢＵＳをどのような状態に維持しているとしても、周辺装置の一つであるハードディスク装置１０が、コンピュータＰＣ側の電力を消費することはない。また、ハードディスク装置１０側の電力消費もゼロかあるいはＤＣ／ＤＣコンバータ３５とコントローラ５０の動作電流程度に抑えることができる。しかも、コンピュータＰＣがスリープ状態にあって短時間の内に動作状態に復するような場合には、コントローラ５０は信号線Ｄ＋，Ｄ−の監視を続けているので、コンピュータＰＣが起動すると、直ちにこれを検出して、ＨＤユニット４０を動作状態とすることができる。
【００３９】
従って、本実施例のハードディスク装置１０は、無駄な電力消費を抑制し、しかもレスポンスの良い動作を実現することができる。また、電力制御回路の第１，第２ＳＷ回路３１，３２には、電界効果トランジスタを用いているので、その動作のために消費するＵＳＢ側の電力を極めて小さく（ほぼゼロ）とすることができる。このため、仮にコンピュータＰＣがバッテリ動作をしつつ、スリープ状態でもＵＳＢの電源ラインＶＢＵＳに電力を供給していたとしても、コンピュータＰＣのバッテリを、ＵＳＢに接続されたハードディスク装置１０のために消尽するということがない。
【００４０】
以上、周辺装置としてハードディスク装置１０を用いた構成について説明したが、周辺装置としては、他の記憶装置やスキャナ、各種メディアプレーヤー、音源の取込あるいは出力装置など、種々の構成を取りうることは、もちろんである。また、また、外部バスとして、ＵＳＢのみならず、ＨＤＭＬなどのバスなどにも適用することができることはもちろんである。
【００４１】
上述した実施例では、ＲＡＭなどの半導体メモリについては説明しなかったが、ハードディスク装置などの不揮発性記録を行なう装置には、データを一時的に記憶する半導体メモリをバッファとして設けることも差し支えない。こうしたはバッファは、高速な書き込みが可能なので、コンピュータＰＣから見たハードディスク装置などの見かけ上の書き込み速度を高くすることができる。バッファを備える場合には、ＵＳＢの信号線Ｄ＋，Ｄ−の信号が検出できなくなったらすぐにＨＤユニット４０への電力供給を停止するのではなく、バッファからＨＤユニット４０への書き込み時間だけ遅延してから、制御信号ＣＮＴＬをオフとすることもデータの確実な書き込みを保証するという点で有効である。もとより、コンピュータＰＣがスリープや停止状態となる直前に、コンピュータＰＣ側からハードディスク装置に、キャッシュフラッシュなどのコマンドを送り、バッファに記憶されたデータをＨＤユニット４０に書き込む動作を意図的に行なわせる構成としても差し支えない。
【００４２】
更に、上記実施例では、ＵＳＢの信号線Ｄ＋，Ｄ−に信号が入力したか否かは、マイクロコンピュータを内蔵したコントローラ５０により判断する構成としたが、ディスクリートな回路により判断するものとしても良い。また、上記実施例では、電源ラインＶＢＵＳに電力が供給されたままコンピュータＰＣがスリープしているような状態では、コントローラ５０は、繰り返し信号線Ｄ＋，Ｄ−の読み取り（ステップＳ１７０）と判断（ステップＳ１８０）とを繰り返すものとしたが、一度判断を行なうと所定期間コントローラ５０を休止状態とすることも差し支えない。こうすれば、ハードディスク装置１０での電力消費を更に低減することができる。
【００４３】
以上本発明の実施例について説明したが、本発明は、こうした実施例に何ら限定されるものではなく、本発明の要旨を逸脱しない範囲内において、種々の態様で実施し得ることはもちろんである。
【符号の説明】
【００４４】
１０…ハードディスク装置
１５…ＵＳＢケーブル
１８…ＵＳＢコネクタ
２０…ＡＣアダプタ
２１…ＤＣ側電源ケーブル
２２…プラグ
２４…電源コネクタ
３０…電源制御回路
３１…第１ＳＷ回路
３２…第２ＳＷ回路
３５…ＤＣ／ＤＣコンバータ
４０…ＨＤユニット
４５…内部バス（ＳＡＴＡバス）
５０…コントローラ
６１〜６３…ＮＦＥＴ
７１〜７３…ＰＦＥＴ
ＣＮＴＬ…制御信号
Ｄ…ドレイン
Ｄ＋、Ｄ−…信号ライン
Ｇ…ゲート
ＧＮＤ…接地線
ＰＣ…コンピュータ
Ｒ１１，Ｒ１２，Ｒ２１，Ｒ２２，Ｒ３１，Ｒ３２…分圧抵抗器
Ｓ…ソース
ＶＢＵＳ…電源ライン
【技術分野】
【０００１】
本発明は、バスを介して信号のやり取りを行なう周辺回路およびその動作方法に関する。
【背景技術】
【０００２】
従来、コンピュータの外部バス、例えばＵＳＢにハードディスクやＤＶＤドライバ、あるいはスキャナ、携帯型メディアプレーヤー等の周辺装置を接続し、コンピュータとの間で情報の交換を行なうことが行なわれている。こうした外部バスでは、接続される周辺装置に電力を供給可能に、電源ラインを含んでいるものが存在する。上述したＵＳＢは、その代表的なものであり、信号ラインＤ＋、Ｄ−の他、電源ラインＶＢＵＳが備えられている。
【０００３】
こうした外部バスの電源ラインへの電源供給は、マスタとなる機器が用意するものとされているが、マスタとなる機器が、例えばコンピュータの場合、その動作状態に応じて、電源ラインの状態がどのように遷移するかは、必ずしも一様ではない。特にコンピュータがスリープ状態になる場合に、外部バスの電源ラインを維持するかどうかは、機種により様々であった。また、外部に接続された機器の状態によって、例えばコンピュータがスリープ状態になる場合の電源供給の状態を決定するといった構成も提案されている（例えば下記特許文献１など）。
【０００４】
外部バスに電源ラインが存在する場合、周辺装置が、この電源ラインを介して供給される電力を利用して動作できるようになっていれば、周辺装置を使用する上での利便性は高くなる。とはいえ、外部バスの電源ラインが供給し得る電力（パスパワー）には限界があるため、周辺装置は、独自の電力供給系を持つことが少なくない。多くの場合、電力供給は、ＡＣ／ＤＣアダプタにより行なわれる。こうした場合には、外部バスの電源ラインから供給される電力と、ＡＣ／ＤＣアダプタなどから供給される電力とを使い分ける設計が必要となる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００９−３０２８３１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
従って、電源ラインを備えた外部バスに接続して使用される周辺装置においては、外部バスの電源ラインと独自の電源装置の電源ラインの使い分けと、更には、外部バスに電力を供給している機器（例えば、コンピュータ）の動作状態と電源ラインの状態との多様な関係への対応、といった複雑な設計上の課題を解決する必要があった。
【０００７】
特に、外部バスに電力を供給する機器がコンピュータであり、動作を一時的に中止するいわゆるスリープ状態を有するコンピュータの場合には、スリープ状態での外部バスの電力ラインの状態に対応する必要がある。スリープ状態では、電源ラインへの電力の供給を停止するコンピュータもあれば、そのまま電力の供給を継続するコンピュータも存在するからである。後者の場合、周辺装置が、外部バスの電力ラインから供給される電力で動作するタイプのものであれば、そのまま動作状態を継続し、コンピュータ側からの電力を無駄に消費してしまう可能性がある。こうした電力の消費は、例えばコンピュータがバッテリのみで動作している場合は、特に問題になることも考えられた。
【課題を解決するための手段】
【０００８】
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態又は適用例として実現することが可能である。
【０００９】
［適用例１］
情報の伝達が可能な信号ラインと電源供給が可能な電源ラインとを備えた外部バスに接続されて動作する周辺装置であって、
前記外部バスの前記電源ラインの電力とは別に当該周辺装置の動作用電力を供給する電源装置と、
前記電源装置からの電力の供給を受けて動作し、前記信号ラインを介してやり取りされる情報を処理する主装置と、
前記外部バスの前記信号ラインの状態を監視し、前記信号ラインにおける信号の消失を検出したとき、前記電源装置から前記主装置への電力の供給を停止する信号ライン監視部と、
前記外部バスの前記電源ラインを介した電力の供給・停止に従って、前記電源装置から前記信号ライン監視部への電力の供給をオン・オフする電源制御回路と
を備えた周辺装置。
【００１０】
かかる周辺装置では、通常、信号ライン監視部を動作させて、外部バスの信号ラインの状態を監視し、信号ラインにおける信号の消失を検出したとき、電源装置から主装置への電力の供給を停止する一方で、外部バスの電源ラインを介した電力の供給・停止に従って、電源装置から信号ライン監視部への電力の供給をオン・オフする。従って、外部バスを介した信号のやり取りがなくなれば、主装置への電力の供給は停止され、しかも外部バスの電源ラインを介した電力の供給が停止されれば、信号ライン監視部への電力供給さえもオフとされ、無駄な電力消費が確実に抑制される。
【００１１】
［適用例２］
前記外部バスは、ユニバーサルシステムバスである適用例１記載の周辺装置。
かかる周辺装置は、外部バスとしてＵＳＢを用いる。従って、極めて汎用性の高い周辺装置を構成することができる。
【００１２】
［適用例３］
前記外部バスは、ケーブルを用いてコンピュータに備えられたコネクタに接続されたとき、前記コンピュータとの間の情報のやり取りを媒介する外部バスである適用例１または適用例２記載の周辺装置。
かかる周辺装置は、コンピュータとの間で情報のやり取りが可能なうえ、スリープを含めたコンピュータの動作状態によらず、確実に電力消費を低減することができる。
【００１３】
［適用例４］
前記電源制御回路は、ＦＥＴを備え、
前記ＦＥＴのドレイン−ソースが、前記電源装置から電力を供給する回路に、介装され、
該ＦＥＴのゲートに、前記外部バスの前記電源ラインの電圧に対応したオン・オフ信号が入力される
適用例１ないし３のいずれか記載の周辺装置。
【００１４】
かかる周辺装置は、ＦＥＴを用いた簡易な回路構成により、確実に電源装置から信号ライン監視部への電力供給を遮断することができる。ＦＥＴは、オフ抵抗が高いので、リーク電流はほぼゼロとすることができる。しかも、動作させるための電力もほとんど必要ないので、それ自身の動作のために消費する電力も極僅かに留めることができる。なお、ＦＥＴは、チャンネルの異なる２つのＦＥＴを組み合わせても良いし、ゲートに入力される信号はトランジスタなど他の回路素子を用いて生成しても良い。
【００１５】
［適用例５］
前記主装置は、情報を不揮発的に記憶する記憶装置である適用例１ないし４のいずれか記載の周辺装置。
かかる周辺装置は、情報を不揮発的に記憶する。従って、電源供給が失われても情報の記憶を継続することができ、外部バスの状態に応じた柔軟な電力制御に対応することができる。こうした記憶装置としては、ハードディスク、フラッシュメモリなどを用いたＳＳＤ、ＤＶＤドライブ、ＭＯドライブ、ＣＤドライブなどがある。ＤＶＤドライブやＣＤドライブ、読出専用の構成であっても良いが、書き込みが一度または何度でも可能なタイプの装置構成であっても差し支えない。また、メモリカードリーダなどの装置も主装置として採用可能である。
【００１６】
［適用例６］
前記信号ライン監視部は、前記外部バスの前記信号ラインを介した前記情報のやり取りとを司るＣＰＵを備え、該ＣＰＵは、前記信号ラインにおける信号の消失を検出すると共に、前記情報を前記記憶装置との間で仲介する処理を行なう適用例５記載の周辺装置。
【００１７】
かかる構成の周辺装置では、記憶装置との間で情報を仲介する処理を行なうＣＰＵが、信号ライン監視部としても動作することにより、構成を簡略化することができる。
【００１８】
［適用例７］
コンピュータに外部バスを介して接続された周辺装置を動作させる方法であって、
前記外部バスにおける信号ラインの状態を信号ライン監視部により監視し、前記信号ラインにおける前記コンピュータからの信号の消失を検出したとき、電源装置からの電力の供給を受けて動作する主装置への電力の供給を停止し、
前記外部バスに備えられた電源ラインを監視し、該電源ラインによる電力の供給・停止に従って、前記電源装置から前記信号ライン監視部への電力の供給をオン・オフし、
前記外部バスの前記信号ラインを介して前記コンピュータから信号が入力されている場合には、前記電源装置から前記主装置への電力の供給を行なって、前記信号ラインを介して入力される情報を、前記主装置により処理させる
周辺装置の動作方法。
【００１９】
かかる周辺装置の動作方法では、通常、信号ライン監視部を動作させて、外部バスの信号ラインの状態を監視し、信号ラインにおける信号の消失を検出したとき、電源装置から主装置への電力の供給を停止する一方で、外部バスの電源ラインを介した電力の供給・停止に従って、電源装置から信号ライン監視部への電力の供給をオン・オフする。従って、外部バスを介した信号のやり取りがなくなれば、主装置への電力の供給は停止され、しかも外部バスの電源ラインを介した電力の供給が停止されれば、信号ライン監視部への電力供給さえもオフとされ、無駄な電力消費が確実に抑制される。
【００２０】
［適用例８］
前記信号ライン監視部が、前記信号ラインにおける前記コンピュータからの信号の消失を検出した場合でも、前記主装置が動作を完了するまでは、前記電源装置から前記主装置への電力供給を継続する適用例７記載の周辺装置の動作方法。
かかる構成によれば、主装置の動作を確実に完了させることができる。
【図面の簡単な説明】
【００２１】
【図１】周辺装置であるハードディスク装置の概略構成図である。
【図２】実施例のハードディスク装置の内部構成を示す回路図である。
【図３】ハードディスク装置に内蔵されたコントローラの処理の一例を示すフローチャートである。
【図４】スリープモードを有しないコンピュータとハードディスク装置の電源の遷移状態の一例を示す説明図である。
【図５】スリープモードを有しないコンピュータとハードディスク装置の電源の遷移状態の他の例を示す説明図である。
【図６】スリープモードを有するコンピュータとハードディスク装置の電源の遷移状態を示す説明図である。
【発明を実施するための形態】
【００２２】
本発明の実施例を以下説明する。図１は、本発明の周辺装置の実施例としてのハードディスク装置１０の概略構成を示す概略構成図である。図示するように、このハードディスク装置１０は、コンピュータＰＣに、ＵＳＢケーブル１５を用いて接続されている。コンピュータＰＣからのＵＳＢケーブル１５は、ハードディスク装置１０に設けられたＵＳＢコネクタ１８に接続されている。ＵＳＢは、周知の汎用外部バスであり、そのＵＳＢケーブル１５は、シリアル通信によりデータを送受信する信号線Ｄ＋、Ｄ−と、５ボルト５００ミリアンペアの電力を供給する電源ラインＶＢＵＳと、その接地線ＧＮＤとの４本のラインを備える。
【００２３】
ハードディスク装置１０は、商用交流を直流電圧１２ボルトに変換するＡＣ／ＤＣコンバータであるＡＣアダプタ２０から電力の供給を受けて動作する。ＡＣアダプタ２０のＤＣ側電源ケーブル２１の先端には、プラグ２２が設けられており、ハードディスク装置１０に用意された電源コネクタ２４に装着される。電源コネクタ２４からは、直流１２ボルトの電源ラインがハードディスク装置１０内部に引き回されており、電源制御回路３０に電力を供給している。電源制御回路３０内では、更に直流５ボルトの電力が作られているが、その構成等については、後で詳しく説明する。
【００２４】
ハードディスク装置１０には、この電源制御回路３０の他、データを磁気的に記憶するハードディスクユニット（以下、ＨＤユニットと呼ぶ）４０や、ハードディスク装置１０の制御全般を司るコントローラ５０等を備える。このＨＤユニット４０は、ＳＡＴＡ（シリアルＡＴＡ）規格のものであり、ＳＡＴＡ規格の内部バス４５を介してＳＡＴＡ規格の信号を受け取り、この信号から取りだしたデータを、内部の磁気ディスクに書き込み、あるいは磁気ディスクから読み出す。
【００２５】
コントローラ５０は、マイクロコンピュータを内蔵し、大きくは次の３つの処理を行なう。
（Ａ）コントローラ５０は、ＵＳＢコネクタ１８の信号線に接続されており、ＵＳＢの信号線Ｄ＋、Ｄ−の信号を読み取って、コンピュータＰＣとの間のデータのやり取りを処理する。
（Ｂ）コントローラ５０は、ＳＡＴＡ（シリアルＡＴＡ）規格のＨＤユニット４０とＳＡＴＡ規格の内部バス４５により接続されており、ＳＡＴＡバスの信号を処理して、ＨＤユニット４０との間のデータのやり取りを処理する。
（Ｃ）コントローラ５０は、ＵＳＢコネクタの電源ラインＶＢＵＳにも接続されており、電源ラインＶＢＵＳの状態に基づいて、電源制御回路３０内のスイッチング素子を制御する処理を行なう。
【００２６】
次に、電源制御回路３０の内部構成について、図２に拠って説明する。電源制御回路３０は、図２に示したように、第１スイッチング回路（以下、第１ＳＷ回路と呼ぶ）３１と、第２スイッチング回路（以下、第２ＳＷ回路と呼ぶ）３２と、ＤＣ／ＤＣコンバータ３５とから構成されている。ＤＣ／ＤＣコンバータ３５は、ＡＣアダプタ２０から供給される直流１２ボルトから直流５ボルトの直流電源を作り出している。直流５ボルトの直流電源は、コントローラ５０やＨＤユニット４０で用いられる。
【００２７】
第１ＳＷ回路３１は、図示するように、Ｎチャンネル電界効果トランジスタ（以下、ＮＦＥＴと略称する）６１とＰチャンネル電界効果トランジスタ（以下、ＰＦＥＴと略称する）７１と分圧抵抗器Ｒ１１，Ｒ１２とから、構成されている。ＮＦＥＴ６１のゲートＧには、ＵＳＢコネクタ１８の電源ラインＶＢＵＳが接続されており、ＮＦＥＴ６１のドレインＤには、分圧抵抗器Ｒ１１，Ｒ１２を介して、直流１２ボルトが印加されている。ＮＦＥＴ６１のソースＳは接地されている。従って、ＵＳＢの電源ラインＶＢＵＳに電力が供給されている場合には、その電圧により、ＮＦＥＴ６１はターンオンし、そのドレインＤ−ソースＳ間は導通状態となる。の結果、分圧抵抗器Ｒ１１，Ｒ１２の中点がゲートＧに接続されたＰＦＥＴ７１もターンオンし、そのソースＳ−ドレインＤ間も導通状態となる。一般に電界効果トランジスタのオン抵抗はほぼゼロなので、この結果、電源コネクタ２４に供給される直流１２ボルトは、そのままＤＣ／ＤＣコンバータ３５と第２ＳＷ回路３２へと出力される。この結果、ＤＣ／ＤＣコンバータ３５が動作し、直流５ボルトがコントローラ５０に供給されることになる。
【００２８】
第２ＳＷ回路３２には、上述した第１ＳＷ回路３１に備えられた電界効果トランジスタを用いたスイッチング回路が２組設けられている。２組のスイッチング回路のＮＦＥＴ６２，６３のゲートＧには、コントローラ５０からの制御信号ＣＮＴＬが接続されている。また、ＰＦＥＴ７２のソースＳには、第１ＳＷ回路３１から出力される直流１２ボルトの電力ラインが接続され、ＰＦＥＴ７３のソースＳには、ＤＣ／ＤＣコンバータ３５から出力される直流５ボルトの電源ラインが、それぞれ接続されている。従って、コントローラ５０からの制御信号ＣＮＴＬがアクティブ（５ボルト）となると、第２ＳＷ回路３２の２つのＰＦＥＴ７２，７３はいずれも導通状態となり、直流１２ボルトと５ボルトが、ＨＤユニット４０に供給されることになる。
【００２９】
そこで、次に、コントローラ５０の動作について説明する。図３は、コントローラ５０に内蔵されたマイクロコンピュータの処理を例示するフローチャートである。図示するように、コントローラ５０は、第１ＳＷ回路３１が作動して、直流１２ボルトがＤＣ／ＤＣコンバータ３５に供給されて、直流５ボルトがこのＤＣ／ＤＣコンバータ３５から出力されると起動し、まずＵＳＢコネクタ１８の信号線Ｄ＋，Ｄ−の状態を読み取り（ステップＳ１００）、ＵＳＢの信号線Ｄ＋，Ｄ−に信号が入力しているか否かを判断する（ステップＳ１１０）。ＵＳＢの信号線Ｄ＋，Ｄ−に信号が入っていなければ、所定時間が経過したか否かを判断し（ステップＳ１２０）、所定時間が経過するまでは、信号線Ｄ＋，Ｄ−の読み取りと判断を繰り返す。
【００３０】
所定時間が経過するまでに、ＵＳＢの信号線Ｄ＋，Ｄ−に信号が入力されれば、これを読み取り（ステップＳ１３０）、電源制御処理（ステップＳ１４０）とＨＤユニット４０の制御処理（ステップＳ１５０）とを行なう。電源制御処理（ステップＳ１４０）とは、それまで信号線Ｄ＋，Ｄ−に信号が入力しておらず、制御信号ＣＮＴＬをオフにしていたのであれば、これをハイレベル（５ボルト）として、第２ＳＷ回路３２の２つのＰＦＥＴ７２，７３を導通状態とする処理であり、既に制御信号ＣＮＴＬをオンにしているのであれば、その状態を保持する処理である。また、ＨＤユニット４０の制御処理とは、ＵＳＢの信号線Ｄ＋，Ｄ−に入力した信号が、ＨＤユニット４０との間のデータのやり取りを示すものであることを認識し、その内容に応じて、データをＨＤユニット４０に書き込み、あるいはＨＤユニット４０から読み出すといった処理である。
【００３１】
他方、所定時間が経過するまで、信号線Ｄ＋，Ｄ−に何の信号も入力して来ない場合には（ステップＳ１００、１１０、１２０）、外部バスであるＵＳＢは現在使用されていないとして、制御信号ＣＮＴＬをオフとする（ステップＳ１６０）。この結果、第２ＳＷ回路３２の２つのＰＦＥＴ７２，７３はいずれも非導通状態となり、ＨＤユニット４０への電力の供給は絶たれることになる。
【００３２】
引き続き、ＵＳＢコネクタ１８の信号線Ｄ＋，Ｄ−の状態を読み取り（ステップＳ１７０）、ＵＳＢの信号線Ｄ＋，Ｄ−に信号が入力しているか否かを判断する（ステップＳ１８０）。ＵＳＢの信号線Ｄ＋，Ｄ−に信号が入ってくるまで、信号線Ｄ＋，Ｄ−の読み取り（ステップＳ１７０）と判断（ステップＳ１８０）とを繰り返す。ＵＳＢの信号線Ｄ＋，Ｄ−に信号が入ってきた場合には、上述した信号線Ｄ＋，Ｄ−からの信号の読み取り（ステップＳ１３０）以下の処理を実行する。信号線Ｄ＋，Ｄ−からの信号の読み取り（ステップＳ１３０）、上述した電源制御処理（ステップＳ１４０）およびＨＤユニット４０の制御処理（ステップＳ１５０）を行なった後は、ステップＳ１００に戻り、上述した処理を繰り返す。
【００３３】
以上説明した回路構成（図２）およびコントローラ５０による上記処理（図３）を採用した結果、本実施例のハードディスク装置１０は、次のように動作する。
（１）ＵＳＢケーブル１５を介して接続されたコンピュータＰＣが動作しており、電源ラインＶＢＵＳを介した電力の供給を行なっている場合：
第１ＳＷ回路３１のＰＦＥＴ７１は導通状態となり、ＤＣ／ＤＣコンバータ３５は動作する。そして、ＵＳＢの信号線Ｄ＋，Ｄ−に信号が入力されれば、ハードディスク装置１０のコントローラ５０は、制御信号ＣＮＴＬをオンとして、第２ＳＷ回路３２の２つのＰＦＥＴ７２，７３をいずれも導通状態とする。従って、ＨＤユニット４０は動作し、ハードディスク装置１０は、コンピュータＰＣとの間でデータをやり取りし、必要なデータをＨＤユニット４０に書き込み、また読み出す。この状態を図４に状態ＡＣとして示した。この状態ＡＣでは、ハードディスク装置１０は通常の動作に必要な電力を、ＡＣアダプタ２０から得て、これを消費する。
【００３４】
（２）ＵＳＢケーブル１５を介して接続されたコンピュータＰＣが停止しているものの、電源ラインＶＢＵＳを介した電力の供給を維持している場合：
第１ＳＷ回路３１のＰＦＥＴ７１は導通状態となり、ＤＣ／ＤＣコンバータ３５は動作する。しかしコンピュータＰＣは停止しているので、ＵＳＢの信号線Ｄ＋，Ｄ−に信号は入力されず、ハードディスク装置１０のコントローラ５０は、制御信号ＣＮＴＬをオフとして、第２ＳＷ回路３２の２つのＰＦＥＴ７２，７３をいずれも非導通状態とする。従って、ＨＤユニット４０は停止し、ハードディスク装置１０での電力消費は生じない。ＤＣ／ＤＣコンバータ３５とコントローラ５０は動作し、僅かな電力を消費する。この状態を図４に状態ＳＴ１として示した。
【００３５】
（３）ＵＳＢケーブル１５を介して接続されたコンピュータＰＣが停止し、電源ラインＶＢＵＳを介した電力の供給も停止している場合：
第１ＳＷ回路３１のＰＦＥＴ７１は非導通状態となり、ＤＣ／ＤＣコンバータ３５の動作も停止する。この結果、コントローラ５０も停止し、第２ＳＷ回路３２の２つのＰＦＥＴ７２，７３はいずれも非導通状態となる。従って、ＨＤユニット４０、ＤＣ／ＤＣコンバータ３５、コントローラ５０のすべてが停止し、ハードディスク装置１０の電力消費はゼロとなる。この状態を、図５に、状態ＳＴ２として示した。
【００３６】
（４）ＵＳＢケーブル１５を介して接続されたコンピュータＰＣがスリープ状態となり、電源ラインＶＢＵＳを介した電力の供給は継続している場合：
この場合は、上述した（２）と同一の状態となる。この状態を、図６に、状態ＺＺとして示した。
（５）ＵＳＢケーブル１５を介して接続されたコンピュータＰＣがスリープ状態となり、電源ラインＶＢＵＳを介した電力の供給が停止している場合：
この場合は、上述した（３）と同一の状態となる。
【００３７】
上述した状態遷移をまとめたのが、図４ないし図６である。図４は、コンピュータＰＣが、上記（１）と（２）、つまり状態ＡＣと状態ＳＴ１との間で遷移する場合の電力消費の状態を示す説明図であり、図５は、コンピュータＰＣが上記（１）と（３）、つまり状態ＡＣと状態ＳＴ２の間で遷移する場合の電力消費の状態を示す説明図である。また、図６は、コンピュータＰＣが上記（１）と（３）と（４）、つまり状態ＡＣと状態ＳＴ２と状態ＺＺとの間で遷移する場合の電力消費の状態を示す説明図である。
【００３８】
図示したように、コンピュータＰＣが停止またはスリープした場合、ＵＳＢバスの電源ラインＶＢＵＳをどのような状態に維持しているとしても、周辺装置の一つであるハードディスク装置１０が、コンピュータＰＣ側の電力を消費することはない。また、ハードディスク装置１０側の電力消費もゼロかあるいはＤＣ／ＤＣコンバータ３５とコントローラ５０の動作電流程度に抑えることができる。しかも、コンピュータＰＣがスリープ状態にあって短時間の内に動作状態に復するような場合には、コントローラ５０は信号線Ｄ＋，Ｄ−の監視を続けているので、コンピュータＰＣが起動すると、直ちにこれを検出して、ＨＤユニット４０を動作状態とすることができる。
【００３９】
従って、本実施例のハードディスク装置１０は、無駄な電力消費を抑制し、しかもレスポンスの良い動作を実現することができる。また、電力制御回路の第１，第２ＳＷ回路３１，３２には、電界効果トランジスタを用いているので、その動作のために消費するＵＳＢ側の電力を極めて小さく（ほぼゼロ）とすることができる。このため、仮にコンピュータＰＣがバッテリ動作をしつつ、スリープ状態でもＵＳＢの電源ラインＶＢＵＳに電力を供給していたとしても、コンピュータＰＣのバッテリを、ＵＳＢに接続されたハードディスク装置１０のために消尽するということがない。
【００４０】
以上、周辺装置としてハードディスク装置１０を用いた構成について説明したが、周辺装置としては、他の記憶装置やスキャナ、各種メディアプレーヤー、音源の取込あるいは出力装置など、種々の構成を取りうることは、もちろんである。また、また、外部バスとして、ＵＳＢのみならず、ＨＤＭＬなどのバスなどにも適用することができることはもちろんである。
【００４１】
上述した実施例では、ＲＡＭなどの半導体メモリについては説明しなかったが、ハードディスク装置などの不揮発性記録を行なう装置には、データを一時的に記憶する半導体メモリをバッファとして設けることも差し支えない。こうしたはバッファは、高速な書き込みが可能なので、コンピュータＰＣから見たハードディスク装置などの見かけ上の書き込み速度を高くすることができる。バッファを備える場合には、ＵＳＢの信号線Ｄ＋，Ｄ−の信号が検出できなくなったらすぐにＨＤユニット４０への電力供給を停止するのではなく、バッファからＨＤユニット４０への書き込み時間だけ遅延してから、制御信号ＣＮＴＬをオフとすることもデータの確実な書き込みを保証するという点で有効である。もとより、コンピュータＰＣがスリープや停止状態となる直前に、コンピュータＰＣ側からハードディスク装置に、キャッシュフラッシュなどのコマンドを送り、バッファに記憶されたデータをＨＤユニット４０に書き込む動作を意図的に行なわせる構成としても差し支えない。
【００４２】
更に、上記実施例では、ＵＳＢの信号線Ｄ＋，Ｄ−に信号が入力したか否かは、マイクロコンピュータを内蔵したコントローラ５０により判断する構成としたが、ディスクリートな回路により判断するものとしても良い。また、上記実施例では、電源ラインＶＢＵＳに電力が供給されたままコンピュータＰＣがスリープしているような状態では、コントローラ５０は、繰り返し信号線Ｄ＋，Ｄ−の読み取り（ステップＳ１７０）と判断（ステップＳ１８０）とを繰り返すものとしたが、一度判断を行なうと所定期間コントローラ５０を休止状態とすることも差し支えない。こうすれば、ハードディスク装置１０での電力消費を更に低減することができる。
【００４３】
以上本発明の実施例について説明したが、本発明は、こうした実施例に何ら限定されるものではなく、本発明の要旨を逸脱しない範囲内において、種々の態様で実施し得ることはもちろんである。
【符号の説明】
【００４４】
１０…ハードディスク装置
１５…ＵＳＢケーブル
１８…ＵＳＢコネクタ
２０…ＡＣアダプタ
２１…ＤＣ側電源ケーブル
２２…プラグ
２４…電源コネクタ
３０…電源制御回路
３１…第１ＳＷ回路
３２…第２ＳＷ回路
３５…ＤＣ／ＤＣコンバータ
４０…ＨＤユニット
４５…内部バス（ＳＡＴＡバス）
５０…コントローラ
６１〜６３…ＮＦＥＴ
７１〜７３…ＰＦＥＴ
ＣＮＴＬ…制御信号
Ｄ…ドレイン
Ｄ＋、Ｄ−…信号ライン
Ｇ…ゲート
ＧＮＤ…接地線
ＰＣ…コンピュータ
Ｒ１１，Ｒ１２，Ｒ２１，Ｒ２２，Ｒ３１，Ｒ３２…分圧抵抗器
Ｓ…ソース
ＶＢＵＳ…電源ライン
【特許請求の範囲】
【請求項１】
情報の伝達が可能な信号ラインと電源供給が可能な電源ラインとを備えた外部バスに接続されて動作する周辺装置であって、
前記外部バスの前記電源ラインの電力とは別に当該周辺装置の動作用電力を供給する電源装置と、
前記電源装置からの電力の供給を受けて動作し、前記信号ラインを介してやり取りされる情報を処理する主装置と、
前記外部バスの前記信号ラインの状態を監視し、前記信号ラインにおける信号の消失を検出したとき、前記電源装置から前記主装置への電力の供給を停止する信号ライン監視部と、
前記外部バスの前記電源ラインを介した電力の供給・停止に従って、前記電源装置から前記信号ライン監視部への電力の供給をオン・オフする電源制御回路と
を備えた周辺装置。
【請求項２】
前記外部バスは、ユニバーサルシステムバスである請求項１記載の周辺装置。
【請求項３】
前記外部バスは、ケーブルを用いてコンピュータに備えられたコネクタに接続されたとき、前記コンピュータとの間の情報のやり取りを媒介する外部バスである請求項１または請求項２記載の周辺装置。
【請求項４】
前記電源制御回路は、ＦＥＴを備え、
前記ＦＥＴのドレイン−ソースが、前記電源装置から電力を供給する回路に、介装され、
該ＦＥＴのゲートに、前記外部バスの前記電源ラインの電圧に対応したオン・オフ信号が入力される
請求項１ないし３のいずれか記載の周辺装置。
【請求項５】
前記主装置は、情報を不揮発的に記憶する記憶装置である請求項１ないし請求項４のいずれか記載の周辺装置。
【請求項６】
前記信号ライン監視回路は、前記外部バスの前記信号ラインを介した前記情報のやり取りとを司るＣＰＵを備え、該ＣＰＵは、前記信号ラインにおける信号の消失を検出すると共に、前記情報を前記記憶装置との間で仲介する処理を行なう請求項５記載の周辺装置。
【請求項７】
コンピュータに外部バスを介して接続された周辺装置を動作させる方法であって、
前記外部バスにおける信号ラインの状態を信号ライン監視部により監視し、前記信号ラインにおける前記コンピュータからの信号の消失を検出したとき、電源装置からの電力の供給を受けて動作する主装置への電力の供給を停止し、
前記外部バスに備えられた電源ラインを監視し、該電源ラインによる電力の供給・停止に従って、前記電源装置から前記信号ライン監視部への電力の供給をオン・オフし、
前記外部バスの前記信号ラインを介して前記コンピュータから信号が入力されている場合には、前記電源装置から前記主装置への電力の供給を行なって、前記信号ラインを介して入力される情報を、前記主装置により処理させる
周辺装置の動作方法。
【請求項８】
前記信号ライン監視部が、前記信号ラインにおける前記コンピュータからの信号の消失を検出した場合でも、前記主装置が動作を完了するまでは、前記電源装置から前記主装置への電力供給を継続する請求項７記載の周辺装置の動作方法。
【請求項１】
情報の伝達が可能な信号ラインと電源供給が可能な電源ラインとを備えた外部バスに接続されて動作する周辺装置であって、
前記外部バスの前記電源ラインの電力とは別に当該周辺装置の動作用電力を供給する電源装置と、
前記電源装置からの電力の供給を受けて動作し、前記信号ラインを介してやり取りされる情報を処理する主装置と、
前記外部バスの前記信号ラインの状態を監視し、前記信号ラインにおける信号の消失を検出したとき、前記電源装置から前記主装置への電力の供給を停止する信号ライン監視部と、
前記外部バスの前記電源ラインを介した電力の供給・停止に従って、前記電源装置から前記信号ライン監視部への電力の供給をオン・オフする電源制御回路と
を備えた周辺装置。
【請求項２】
前記外部バスは、ユニバーサルシステムバスである請求項１記載の周辺装置。
【請求項３】
前記外部バスは、ケーブルを用いてコンピュータに備えられたコネクタに接続されたとき、前記コンピュータとの間の情報のやり取りを媒介する外部バスである請求項１または請求項２記載の周辺装置。
【請求項４】
前記電源制御回路は、ＦＥＴを備え、
前記ＦＥＴのドレイン−ソースが、前記電源装置から電力を供給する回路に、介装され、
該ＦＥＴのゲートに、前記外部バスの前記電源ラインの電圧に対応したオン・オフ信号が入力される
請求項１ないし３のいずれか記載の周辺装置。
【請求項５】
前記主装置は、情報を不揮発的に記憶する記憶装置である請求項１ないし請求項４のいずれか記載の周辺装置。
【請求項６】
前記信号ライン監視回路は、前記外部バスの前記信号ラインを介した前記情報のやり取りとを司るＣＰＵを備え、該ＣＰＵは、前記信号ラインにおける信号の消失を検出すると共に、前記情報を前記記憶装置との間で仲介する処理を行なう請求項５記載の周辺装置。
【請求項７】
コンピュータに外部バスを介して接続された周辺装置を動作させる方法であって、
前記外部バスにおける信号ラインの状態を信号ライン監視部により監視し、前記信号ラインにおける前記コンピュータからの信号の消失を検出したとき、電源装置からの電力の供給を受けて動作する主装置への電力の供給を停止し、
前記外部バスに備えられた電源ラインを監視し、該電源ラインによる電力の供給・停止に従って、前記電源装置から前記信号ライン監視部への電力の供給をオン・オフし、
前記外部バスの前記信号ラインを介して前記コンピュータから信号が入力されている場合には、前記電源装置から前記主装置への電力の供給を行なって、前記信号ラインを介して入力される情報を、前記主装置により処理させる
周辺装置の動作方法。
【請求項８】
前記信号ライン監視部が、前記信号ラインにおける前記コンピュータからの信号の消失を検出した場合でも、前記主装置が動作を完了するまでは、前記電源装置から前記主装置への電力供給を継続する請求項７記載の周辺装置の動作方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２０１１−１６４９０４（Ｐ２０１１−１６４９０４Ａ）
【公開日】平成２３年８月２５日（２０１１．８．２５）
【国際特許分類】
【出願番号】特願２０１０−２６６２４（Ｐ２０１０−２６６２４）
【出願日】平成２２年２月９日（２０１０．２．９）
【出願人】（３９００４０１８７）株式会社バッファロー (378)
【Ｆターム（参考）】
【公開日】平成２３年８月２５日（２０１１．８．２５）
【国際特許分類】
【出願日】平成２２年２月９日（２０１０．２．９）
【出願人】（３９００４０１８７）株式会社バッファロー (378)
【Ｆターム（参考）】
[ Back to top ]