回路基板及び電子デバイス
【課題】導体間接続を、低い溶解温度で実現することができ、しかも、接続後は融点が高く、熱的安定性に優れた導体接続構造を持ち、コストの安価な三次元配置の回路基板、電子デバイス及び製造方法を提供すること。
【解決手段】第１導体は基板に設けられており、第２導体は、Ｓｎ合金を含有し、接合膜を介して、第１導体と接合されている。接合膜は、Ｓｎ合金よりも高融点の金属であって、第２導体中に拡散して合金領域を生じさせている。この構成は、基板に形成された第１導体の上に、Ｓｎ合金よりも高融点の融点を持つ金属材料でなる接合膜を形成し、次に、接合膜の上に、第２導体となる溶融Ｓｎ合金を供給し、接合膜の金属成分を、その融点よりも低い温度で、第Ｓｎ合金中に熱拡散させ、溶融Ｓｎ合金の硬化後は高融点化することによって得られる。
【解決手段】第１導体は基板に設けられており、第２導体は、Ｓｎ合金を含有し、接合膜を介して、第１導体と接合されている。接合膜は、Ｓｎ合金よりも高融点の金属であって、第２導体中に拡散して合金領域を生じさせている。この構成は、基板に形成された第１導体の上に、Ｓｎ合金よりも高融点の融点を持つ金属材料でなる接合膜を形成し、次に、接合膜の上に、第２導体となる溶融Ｓｎ合金を供給し、接合膜の金属成分を、その融点よりも低い温度で、第Ｓｎ合金中に熱拡散させ、溶融Ｓｎ合金の硬化後は高融点化することによって得られる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路基板及び電子デバイスに関する。
【背景技術】
【０００２】
電子デバイスの例としては、例えば、各種スケールの集積回路、各種半導体素子もしくはそのチップ等を挙げることができる。
【０００３】
この種の電子デバイスにおいては、これまで、回路基板上に半導体チップを平面的に配置し、その間を配線で接続する方法がとられてきた。しかし、この方法では、実装面積が半導体チップの数とともに増加するとともに、配線長も増加してしまうので、電子デバイスの小型大容量化、高性能化及び低消費電力化を実現することが困難である。微細化技術が極限まで進んだ現状では、半導体チップの微細化、小型化をとおして、大容量化、高性能化及び低消費電力化を実現することは、限界に来ている。
【０００４】
そこで、電子デバイスの小型大容量化、高性能化及び低消費電力化の実現に向けて、半導体チップを積層し、チップ間を貫通電極で接続する三次元配置の電子デバイスの開発が進められている。
【０００５】
三次元配置の電子デバイスを実現する代表的な技術は、めっき技術の適用によって、貫通電極を形成する方法である。しかし、めっき技術は工程数が多く、平面配置に比べて、コスト高になる。しかも、めっき膜の内部に空洞などを生じ易い。これらは、従来の平面配置から三次元配置への移行を妨げる大きな障害となる。
【０００６】
めっき技術に代わるものとして、特許文献１は、微細空間を持つ例えばシリコン基板を、真空圧に減圧した真空チャンバー内で溶融金属槽に挿入し、シリコン基板が溶融金属とほぼ同じ温度に達した後、真空チャンバー内を例えば大気圧以上に加圧して、溶融金属を微細空間に充填する技術を開示している。貫通電極を構成する金属材料としては、錫、インジウムなどが例示されている。
【０００７】
この技術によれば、高アスペクト比の微細空間に対しても金属充填が可能となり、鬆（す）などの空隙の生じない金属充填を行なうことができ、また、貫通電極のための貫通した微細空間に金属充填を行なう場合は、空隙のない良好な貫通電極を作成しえるとされている。
【０００８】
ところで、溶融金属を貫通孔内に充填して、貫通電極を形成するので、既に半導体回路要素が形成されている半導体チップに対して貫通電極を形成する場合、半導体回路要素の溶融熱による劣化を回避しなければならない。溶融熱による半導体回路要素の劣化を回避するという観点からは、融点の低い金属材料を用いればよいが、そうすると、今度は、耐熱性が低くなってしまう。
【０００９】
特許文献１において、貫通電極を構成する金属材料として例示されている錫、インジウムは、融点が低いので、貫通電極形成時の溶融熱による半導体回路要素の劣化を回避するという点では評価できるが、融点が低いために、熱的信頼性を欠いてしまう。
【００１０】
さらに、もう一つの問題として、貫通電極が接続されるべき導体パターンの酸化による接続不良の問題がある。貫通電極は、その機能上、少なくとも一端が、基板に設けられた導体パターンに接続されなければならない。その場合に、導体パターンの表面が酸化されていると、貫通電極と、導体パターンとの接続が不完全になる。特許文献１は、この問題点についての指摘がないし、当然のこととして、解決手段については言及がない。
【００１１】
上述した酸化の問題を解決する一般的な手段としては、フラックスの還元作用を利用して、導体パターンの酸化膜を還元することが考えられる。
【００１２】
しかし、微細空間内に、溶融金属材料とともにフラックスを注入すると、フラックスガスが発生する。この種の電子デバイスにおいて、微細空間は、その孔径が、例えば数十μｍ以下の極微小孔であり、しかも、アスペクト比がかなり高くなっている。このような形状の微細空間内でフラックスガスが発生すると、そのガス抜けが当然悪くなり、貫通電極の周りに、フラックスガスに起因するボイドが発生し、貫通電極の断面積の減少、電気抵抗の増大、更には導体パターンに対する接続不良、接合抵抗の増大などを招いてしまう。
【００１３】
上述した問題は、貫通電極を形成する場合に限らない。三次元配置を実現するに当たって、多数の回路基板を積層してゆく場合にも、回路基板相互間を接続するターミナルの接続不良、電気抵抗の増大、接合抵抗の増大などを招いてしまうことがある。
【先行技術文献】
【特許文献】
【００１４】
【特許文献１】特開２００２−１５８１９１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１５】
本発明の課題は、コストの安価な三次元配置の回路基板、電子デバイス及びそれらの製造に適した製造方法を提供することである。
【００１６】
本発明のもう一つの課題は、導体間接続を、低い温度で実現することができ、しかも、接続後は融点が高く、熱的安定性に優れた導体接続構造を持つ回路基板、電子デバイス及び製造方法を提供することである。
【００１７】
本発明のさらにもう一つの課題は、導体断面積の減少、電気抵抗の増大、更には導体間接続不良、接合抵抗の増大などを回避した回路基板、電子デバイス及びそれらの製造方法を提供することである。
【課題を解決するための手段】
【００１８】
１．回路基板
上述した課題の少なくとも１つを解決するため、本発明に係る回路基板は、基板と、第１導体と、第２導体と、接合膜とを含む。前記第１導体は、前記基板に設けられており、前記第２導体は、Sn合金を含有し、前記接合膜を介して、前記第１導体に接合されている。前記接合膜は、Sn合金よりも高融点の金属でなり、前記第２導体中に拡散して合金領域を生じさせている。
【００１９】
本発明に係る回路基板は、接合膜を構成する金属に第２導体を構成する溶融金属を供給し、冷却するという簡単な工程で、製造することができる。従って、めっき技術の場合と比べて、工程数及び工程時間が著しく簡素化、短縮化される。このため、コストの安価な三次元配置の回路基板を実現することができる。
【００２０】
しかも、接合膜を構成する高融点の金属が、Sn合金を含有する溶融金属中に溶解し、拡散し、合金領域を生成する過程は、周知の状態図に従って説明される。状態図によれば、Sn合金よりも高融点の金属微粒子であっても、２５０℃以下の温度で溶解する。従って、第１導体に対する第２導体の接続を、低い温度で実現することができ、回路基板に含まれることのある半導体回路要素の熱的ダメージを回避し得る。
【００２１】
しかも、接合膜を構成する高融点の金属が、Sn合金を含有する第２導体中に拡散して生じた合金領域は、熱拡散時の融点よりも、その融点が高くなるので、熱的安定性に優れた導体接続構造が得られる。
【００２２】
接合膜を構成する高融点の金属は、溶解工程において還元されるので、フラックス還元工程が不要である。このため、フラックスに起因するボイド発生を抑制し、第２導体の断面積の減少、電気抵抗の増大、更には第１導体に対する接続不良、接合抵抗の増大などを回避した回路基板を実現することができる。
【００２３】
２．電子デバイス
本発明に係る電子デバイスは、基本的には、上述した回路基板の複数枚を積層した三次元配置を有する。もっとも、一枚の回路基板であっても、例えば、半導体回路要素などの電子回路要素が既に形成されている場合には、電子デバイスと観念できることもある。
【００２４】
なお、本明細書において、「金属」という用語は、単一元素からなる金属のほか、２種以上の金属元素を含む合金をも含む概念として用いられることがある。
【００２５】
本発明の他の目的、構成及び利点については、添付図面を参照し、更に詳しく説明する。但し、添付図面は、単なる例示に過ぎない。
【図面の簡単な説明】
【００２６】
【図１】本発明に係る回路基板の一例を概略的に示す断面図である。
【図２】図１に示した回路基板の製造工程を示す図である。
【図３】図２に示した工程の後の工程を示す図である。
【図４】図３に示した工程の後の工程を示す図である。
【図５】図４に示した工程の後の工程を示す図である。
【図６】図５に示した工程の後の工程を示す図である。
【図７】本発明に係る回路基板の別の製造方法を示すである。
【図８】図７に示した工程の後の工程を示す図である。
【図９】図８に示した工程の後の工程を示す図である。
【図１０】本発明に係る回路基板の更に別の実施形態を示す図である。
【図１１】図１０に示した回路基板の製造方法を示す図である。
【図１２】図１１に示した工程の後の工程を示す図である。
【図１３】比較例としての従来の回路基板のSEM像である。
【図１４】図１３に示したSEM像を拡大して示す図である。
【図１５】本発明に係る回路基板のSEM像である。
【図１６】図１５に示したSEM像を拡大して示す図である。
【図１７】図１５に示したSEM像を更に拡大して示す図である。
【図１８】本発明に係る回路基板の別の例を示すである。
【図１９】図１８に示した回路基板の製造工程を示す図である。
【図２０】図１９に示した工程の後の工程を示す図である。
【図２１】図１８に示した回路基板の別の製造工程を示す図である。
【図２２】図２１に示した工程の後の工程を示す図である。
【図２３】本発明に係る回路基板の他の実施形態を示す図である。
【図２４】図２３に示した回路基板の製造方法を示す図である。
【図２５】図２４に示した工程の後の工程を示す図である。
【図２６】本発明に係る回路基板の別の実施例を示す図である。
【図２７】図２６に示した回路基板の製造工程を示す図である。
【図２８】図２７に示した工程の後の工程を示す図である。
【図２９】図２３に示した回路基板の別の製造方法を示す図である。
【図３０】図２９に示した工程の後の工程を示す図である。
【図３１】本発明に係る多層回路基板の分解図である。
【図３２】図３１に示した多層回路基板の完成状態を示す図である。
【図３３】本発明に係る電子デバイスの一例を示す図である。
【発明を実施するための形態】
【００２７】
１．回路基板の実施形態１
（１）回路基板
図１を参照すると、第１導体２は、基板１の表面上に平面状に設けられており、第２導体３は、接合膜４を間に挟んで第１導体２の表面に積層されている。即ち、平面的な導体配置となっている。
【００２８】
図１には、簡単な構成の回路基板が示されているのみであるが、実際には、回路基板の種類に応じた機能、及び、構造を満たすべく、より複雑な構造がとられる。図示された回路基板は、基板１と、第１導体２と、第２導体３と、接合膜４とを含んでいる。この回路基板は、ウエハであってもよいし、ウエハから切り出されたチップであってもよい。
【００２９】
基板１は、一定の耐熱性を有するものであれば、金属、合金、金属酸化物、セラミックス、ガラス、プラスチックもしくはそれらの複合材、又は、それらの積層体の別を問わず、広く用いることができる。基板１の物性、構造などは、対象とするデバイスの種類によって異なる。例えば、半導体デバイスの場合には、Si、SiC又はSOI等が用いられる。受動電子回路デバイスの場合には、誘電体、磁性体又はそれらの複合体の形態をとることがある。MRAM（Magnetoresistive Random Access Memory）、MEMS（Micro Electro Mechanical Systems）、光デバイス、太陽電池、または、ＥＬディスプレイ、液晶ディスプレイもしくはプラズマディスプレイなどの平面状ディスプレイを実現する場合も、その要求に沿った物性及び構造を持つウエハが用いられる。基板１が半導体基板である場合は、半導体回路要素が既に形成されていてもよい。
【００３０】
第１導体２は、平面状の薄膜であって、基板１の一面上に設けられている。基板1がシリコンウエハであって、半導体回路要素が既に形成されている場合は、第１導体２は、この半導体回路要素のリード導体となることがある。第１導体２は、要求される機能に応じて、種々の平面パターンをとる。第１導体２の周りは、必要に応じ、絶縁膜によって埋められていてもよい。第１導体２は、公知の材料、例えばCuを主成分とする金属材料によって構成される。必要に応じて、Zn（亜鉛）、Al（アルミニウム）又はTi（チタン)などを含有していてもよい。この第１導体２は、CVD法やスパッタ法等の薄膜形成技術によって形成することができる。
【００３１】
第２導体３は、Sn合金を主成分とする金属材料によって構成される。具体的には、Snと、In、Al、Biなどの少なくとも一種を含有する。更には、酸化防止として有用なGaを含んでいてもよい。図示の第２導体３は、平面状の薄膜であって、接合膜４を介して、第１導体２の表面に積層されている。
【００３２】
接合膜４は、Sn合金よりも高融点の金属材料でなり、少なくとも、第１導体２と第２導体３との間に介在して両者を接合し、その金属元素が、第２導体３中に拡散して合金領域ＡＬを生じさせている。金属元素の含有量（拡散量）は、図１に模式的に表示するように、接合膜４から離れるに従って低くなる濃度勾配をもって拡散している。図１において、合金領域ＡＬは、一点鎖線によって、画定された領域のように表示されているが、これは説明のための便宜的表示に過ぎない。実際には、明確な境界があるわけではない。接合膜４は、Sn合金よりも高融点の金属であればよい。具体的には、Cu、Ag、Al、Au又はZnなどを例示することができる。
【００３３】
図１に図示された回路基板は、その多数枚を積層した三次元配置構造を有する電子デバイスを実現するため、及び、回路基板に各種スケールの集積回路などの能動部品や、受働部品を実装して電子デバイスを実現するために好適なものである。
【００３４】
（２）製造方法
次に、図２〜図１０を参照し、図１に示した回路基板の製造方法１〜３について説明する。
Ａ．製造方法１
まず、図２に図示するように、表面に第１導体２を有する基板１を準備する。次に、図３に図示するように、第１導体２の上に金属微粒子４０を供給する。金属微粒子４０は、接合膜４（図１参照）となるものであって、Sn合金よりも高融点の金属、例えばCu、Ag、Al、Au又はZnなどである。金属微粒子４０は、粒径が１μｍ以下のナノオーダのナノコンポジット構造を有するものが好ましい。コンポジット構造とは、結晶の集合体、または、結晶とアモルファスとの集合体を言う。結晶粒径は２００ｎｍ以下であることが好ましい。このようなナノコンポジット構造の金属微粒子４０は、ナノ化による融点低下効果を奏する。
【００３５】
次に、図４に図示するように、金属微粒子４０の上にSn合金を含有する溶融金属Ｍを供給する。これにより、金属微粒子４０に含まれる金属元素が、溶融金属Ｍに含まれるSn合金中に熱拡散し、冷却・硬化後は、図５に図示するように、合金領域ＡＬが生じ、第１導体２及び第２導体３が、接合膜４を介して、強く接合されることになる。第２導体３は、溶融金属Ｍの硬化によるものであり、接合膜４は金属微粒子４０が硬化したものである。
【００３６】
溶融金属Ｍの冷却・硬化後、第１導体２のない領域において、基板１の表面に接している接合膜４及び第２導体３をエッチングまたはリフト・オフ法など、周知の技術によって除去することにより、図１に示した本発明に係る回路基板が得られる。
【００３７】
上述したように、第１導体２の上にSn合金よりも高融点の金属微粒子４０を供給し、次に、金属微粒子４０の上にSn合金を含有する溶融金属Ｍを供給するので、めっき技術の場合と比べて、工程数及び工程時間が著しく簡素化、短縮化される。このため、コストの安価な三次元配置の回路基板を実現することができる。
【００３８】
また、第１の形態に係る製造方法によれば、金属微粒子４０が、Sn合金を含有する溶融金属Ｍ中に溶解し、拡散する。この場合の溶解・拡散は、周知の状態図に従って説明される。状態図によれば、Sn合金よりも高融点の金属微粒子４０であっても、２５０℃以下の温度で溶解する。従って、第１導体に対する第２導体の接続を、低い温度で実現することができ、回路基板に含まれることのある半導体回路要素の熱的ダメージを回避し得る。
【００３９】
しかも、接合膜４を組成する金属が、Sn合金を含有する第２導体３中に拡散して生じた合金領域ＡＬは、熱拡散時の融点よりも、その融点が高くなるので、熱的安定性に優れた導体接続構造が得られる。
【００４０】
金属微粒子４０は、溶解工程において還元されるので、フラックス還元工程が不要である。このため、フラックスに起因するボイド発生を抑制し、第２導体３の断面積の減少、電気抵抗の増大、更には第１導体２に対する接続不良、接合抵抗の増大などを回避した回路基板を実現することができる。
【００４１】
そして、上述した製造方法の利点が、そのまま、回路基板の優位点として現れる。
【００４２】
Ｂ．製造方法２
上記とは別の製造方法２では、図６に図示するように、表面に第１導体２を有する基板１を準備し、第１導体２の上に、Sn合金よりも高融点の金属膜４１を付着させる。金属膜４１は、スパッタ成膜法によって形成することができる。金属膜４１は、先に述べた金属微粒子と同じ材料を用いることができる。
【００４３】
次に、図７に図示するように、金属膜４１の上にSn合金を含有する溶融金属Ｍを供給する。この後、溶融金属Ｍを冷却し硬化させる。そして、第１導体２のない領域において、基板１の表面に接している金属膜４１及び第２導体３を除去する。これにより、金属膜４１より転化した接合膜４が、第１導体２と第２導体３との間に介在して両者を接合し、その金属元素が、第２導体３中に拡散して合金領域ＡＬを生じさせた回路基板が得られる。
【００４４】
金属膜４１を付着させる工程は、めっき法における下地膜形成工程に相当するものであるが、図６及び図７に示した製造方法では、この後、めっきするのではなく、金属膜４１の上にSn合金を含有する溶融金属Ｍを供給する。溶融金属Ｍの供給工程は、めっき成膜工程に比較して、その工程数及び工程時間が著しく短縮される。このため、めっき技術の場合と比べて、工程数及び工程時間が著しく簡素化、短縮化される。従って、コストの安価な三次元配置の回路基板を実現することができる。
【００４５】
重複説明は省略するが、この製造方法２も、製造方法１で述べた作用効果を奏する。
【００４６】
Ｃ．製造方法３
更に、製造方法３では、図８に図示するように、まず、表面に第１導体２を有する基板１を準備する。そして、第１導体の上に、Sn合金よりも高融点の金属材料でなる金属薄体４２を重ねる。金属薄板４２も、先に述べた金属微粒子と同じ材料を用いることができる。
【００４７】
次に、図９に図示するように、金属薄体４２の上にSn合金を含有する溶融金属Ｍを供給する。これにより、金属薄体４２を組成する金属が、溶融金属Ｍに含まれるSn合金中に熱拡散し、合金領域が生じ、第１導体２及び第２導体３が、金属薄体４２から転じた接合膜４を介して、強く接合されることになる。
【００４８】
この後、溶融金属Ｍを冷却し硬化させる。そして、第１導体２のない領域において、基板１の表面に接している接合膜４及び第２導体３を除去することにより、図１に示した本発明に係る回路基板が得られる。
【００４９】
製造方法３も、製造方法１で述べた作用効果を奏する。
【００５０】
２．回路基板の実施形態２
（１）回路基板
図１０を参照すると、第２導体３は、基板１の一面からその厚み方向に延びる微細空間３０の内部に充填されている。第２導体３の一端側は、微細空間３０の底部において、接合膜４を介して、第１導体２の膜面と向き合っている。
【００５１】
第１導体２、第２導体３及び接合膜４の詳細は、第１の形態に係る回路基板の説明において、既に、述べたところである。図１０において、第２導体３は、１つの第１導体２に対して１つだけ備えられている場合を例示しているが、これに限定する趣旨ではない。１つの第１導体２に対して複数の第２導体３を備えていてもよい。
【００５２】
第２導体３によって満たされた微細空間３０は、一般には、貫通孔、非貫通孔（盲孔）又はビア・ホールと称される。この微細空間３０は、例えば、孔径が６０μｍ以下である。ウエハ自体の厚みは、通常、数十μｍである。したがって、微細空間３０はかなり高いアスペクト比を持つことになる。
【００５３】
（２）製造方法
次に、上述した回路基板の製造方法について説明する。
Ａ．製造方法１
まず、例えば、誘導結合型高密度プラズマ装置などを用いた化学反応エッチング又はレーザ穿孔法等により、図１１に図示するように、基板１の厚み方向にエッチングされた微細空間３０を形成する。微細空間３０の形状は、化学反応エッチングの特性に従うもので、図示の形状には限らない。
【００５４】
次に、微細空間３０の内部に、例えばスクリーン印刷法などの手段によって、金属微粒子４０を供給する。金属微粒子４０の具体例については、既に述べたとおりである。金属微粒子４０は、例えば、第１導体２の表面に１〜３層程度の金属微粒子層ができる程度の微量でよい。
【００５５】
次に、図１２に示すように、微細空間３０内に、Sn合金を含有する溶融金属Ｍを注入して第２導体３を形成する。この溶融金属注入工程において、微細空間３０内の金属微粒子４０が、Sn合金を含有する溶融金属Ｍ中に溶解し、拡散する。そして、冷却・硬化により、接合膜４が、第１導体２と第２導体３との間に介在して両者を接合し、接合膜４中の金属元素が、第２導体３中に拡散することによる合金領域ＡＬが生じる（図１０参照）。
【００５６】
次に、上述した製造方法による効果を、図１３〜図１７の実験データを参照し、従来の回路基板（電子デバイスといってもよい）と比較しながら、具体的に説明する。図１３は、比較例としての従来の回路基板のSEM像、図１４は、図１３に示したSEM像を拡大して示す図である。図１５は、本発明に係る回路基板のSEM像、図１６は、図１５に示したSEM像を拡大して示す図、図１７は、図１５に示したSEM像を更に拡大して示す図である。
【００５７】
図１３及び図１４に図示された回路基板は、シリコンでなる基板１の一面にCuを主成分とする第１導体２を形成し、第２導体３の一端を第１導体２に直接に接合した構造となっている。第１導体２の表面の酸化膜を還元するため、フラックスを用いて、溶融したSn合金を主成分とする溶融した電極材料を、微細空間３０の内部に充填して第２導体３を形成したものである。
【００５８】
図１３及び図１４から明らかなように、第２導体３の外周と、微細空間３０の内壁面との間には、かなり大きなボイド（Void)が生じている。フラックス還元技術を適用した場合には、第１導体２の表面の酸化膜を還元することができるが、微細空間３０内に、溶融金属材料とともにフラックスを注入すると、フラックスガスが発生する。この種の電子デバイスにおいて、微細空間３０は、その孔径が、例えば数十μｍの極微小孔であり、しかも、アスペクト比がかなり高くなっている。このような形状の微細空間３０内でフラックスガスが発生すると、そのガス抜けが当然悪くなる。このため、第２導体３の周りに、フラックスガスに起因するボイド（Void）が発生し、第２導体３の断面積の減少、電気抵抗の増大、更には第１導体２に対する接続不良、接合抵抗の増大などを招いてしまうのである。
【００５９】
これに対して、本発明に係る回路基板では、図１５〜図１７に図示するように、第２導体３の外周面が、基板１に設けられた微細空間３０の内壁面に密着しており、両者間には殆どボイド（Void)が見られない。第１導体２と第２導体３との接触面との間に、ボイド（Void)のような影が見えるが、これは、SEM像をとるに当たって研磨した際に生じた欠けであり、ボイド（Void)ではない。
【００６０】
３．回路基板の実施形態３
（１）回路基板
図１８は、本発明に係る回路基板の別の実施形態を示す図である。図において、図１０に現れた構成部分と対応する構成部分については、同一の参照符号を付し、重複説明は省略する。この実施の形態の特徴は、接合膜４が、微細空間３０の内部において、第２導体３の外周面のほぼ全面に接合していることである。接合膜４は、スパッタなどの薄膜形成技術によって形成される。
【００６１】
図１８に示した実施の形態では、接合膜４に含まれる金属元素が、第２導体３の外周面の全面において、第２導体３中に拡散して合金領域ＡＬを生じさせるので、図１０に図示された実施例との対比では、第１導体２、第２導体３、及び、基板１の相互的な接合強度がさらに向上する。
【００６２】
次に、図１８に示した回路基板の製造方法について説明する。
（２）製造方法
Ａ．製造方法１
例えば、誘導結合型高密度プラズマ装置などを用いた化学反応エッチング又はレーザ穿孔法等により、基板１の厚み方向にエッチングされた微細空間３０を形成した後、図１９に図示するように、微細空間３０の内壁面、及び、基板１の表面に、接合膜４を付着させる。接合膜４は、スパッタ成膜法によって形成することができる。
【００６３】
次に、図２０に図示するように、微細空間３０の内壁面に付着している接合膜４によって囲まれた空間内に、Sn合金を含有する溶融金属Ｍを供給する。この後、溶融金属Ｍを冷却し硬化させることにより、図１８に示した本発明に係る回路基板が得られる。
【００６４】
基板１の微細空間３０の内壁面に、接合膜４を形成する工程は、めっき法の場合も適用されるものであるが、本発明では、上述したように、めっきするのではなく、微細空間３０内に、Sn合金を含有する溶融金属Ｍを注入して第２導体３を形成する。溶融金属Ｍの供給工程は、めっき成膜工程に比較して、その工程数及び工程時間が著しく短縮される。このため、めっき技術の場合と比べて、工程数及び工程時間が著しく簡素化、短縮化される。従って、コストの安価な三次元配置の回路基板を実現することができる。
【００６５】
Ｂ．製造方法２
図１８に示した回路基板は、図２１、図２２に図示した工程によっても製造することができる。まず、図２１に図示するように、誘導結合型高密度プラズマ装置などの化学反応エッチング又はレーザ穿孔法等により形成した微細空間３０の開口する基板１の一面上に、金属薄体４２を配置した後、図２２に図示するように、金属薄体４２の上に、溶融金属Ｍを供給する。溶融金属Ｍの供給により、金属薄体４２に含まれる金属元素が、溶融金属Ｍを構成するSn合金中に拡散して、合金領域を生成する。この後、溶融金属Ｍを冷却し硬化させることにより、図１８に示したように、接合膜４が、微細空間３０の内部において、第２導体３の外周面のほぼ全面に接合する回路基板が得られる。
【００６６】
４．回路基板の実施形態４
（１）回路基板
次に、半導体基板を用いた回路基板について説明する。Si、SiC又はSOI等の半導体基板を用いて、三次元配置の電子デバイスを実現するには、半導体基板（チップ）を積層し、基板間を貫通電極で接続する必要がある。その場合に、貫通電極は、半導体基板から電気的に絶縁する必要がある。
【００６７】
図２３は、このような三次元配置の電子デバイスを実現するのに好適な回路基板の一例を示している。図２３を参照すると、半導体でなる基板１に設けられた微細空間３０の内側面の全面に、絶縁膜３１が付着されており、絶縁膜３１によって囲まれた微細空間３０の内側に、Sn合金を含有する第２導体３及び接合膜４が配置されている。絶縁膜３１は、微細空間３０の底面には存在していない。絶縁膜３１は、通常は、高分子絶縁膜として形成される。
【００６８】
接合膜４は、Sn合金よりも高融点の金属でなり、微細空間３０の底面において、第１導体２と第２導体３との間に介在して両者を接合し、金属元素が、第２導体３中に拡散して合金領域ＡＬを生じさせている。図２３の参照符号５１は、微細空間３０を形成する際に用いられたSiO2等でなるマスクであり、最終形態としては、除去される。
【００６９】
（２）製造方法
図２３に示した回路基板は、例えば、図２４、図２５に例示する製造方法によって製造することができる。まず、図２４に図示するように、誘導結合型高密度プラズマ装置（ICP）等を用いて、基板１に、内周面が保護膜３１によって覆われた微細空間３０を形成する。微細空間３０の底部には保護膜３１が存在せず、第１導体２の表面が露出している。
【００７０】
次に、微細空間３０の内部に、例えばスクリーン印刷法などの手段によって、金属微粒子４０を供給する。
【００７１】
次に、図２５に示すように、微細空間３０内に、Sn合金を含有する溶融金属Ｍを注入して第２導体３を形成する。この溶融金属Ｍの注入工程において、微細空間内の金属微粒子４０が、Sn合金を含有する溶融金属Ｍ中に溶解し、拡散する。冷却後は、金属微粒子４０による接合膜４が、第１導体２と第２導体３との間に介在して両者を接合し、接合膜４中の金属元素が、第２導体３中に拡散することによる合金領域ＡＬが生じる。これにより、図２３に図示する回路基板が得られる。
【００７２】
５．回路基板の実施形態５
（１）回路基板
図２６は三次元配置の半導体デバイスを実現するのに好適な回路基板の別の実施形態を示している。図２６を参照すると、半導体でなる基板１に設けられた微細空間３０の内側面の全面に、絶縁膜３１が付着されており、絶縁膜３１の内側面に、接合膜４が付着されている。そして、接合膜４によって囲まれた空間内に、Sn合金を含有する第２導体３が配置されている。絶縁膜３１は、微細空間３０の底面には存在していないので、接合膜４は、第１導体２に直接接触し、接合されている。絶縁膜３１は、通常は、高分子絶縁膜として形成される。
【００７３】
接合膜４は、微細空間３０の底面において、第１導体２と直接接触し、接合されとともに、底面及び内側面が第２導体３の底面及び外周面の全面に直接接触する。従って、第２導体３の底面及び外周面の全面において、接合膜４中の金属が、第２導体３中に拡散することによる合金領域ＡＬが生じる。
【００７４】
（２）製造方法
Ａ．製造方法１
図２７、図２８は、図２６に示した半導体回路基板の製造方法を示している。図示の製造方法は、内側面が保護膜３１で覆われた微細空間３０を得る工程を実行した後、図２７に図示するように、スパッタなどの手段によって、接合膜４を形成する。接合膜４は、保護膜３１の全面のみならず、微細空間３０の底部に露出する第１導体２の表面にも付着する。接合膜４と第１導体２は、物理的、電気的に互いに密着した状態で接合されることになる。
【００７５】
次に、図２８に示すように、微細空間３０内に、Sn合金を含有する溶融金属Ｍを注入し、冷却することにより、第２導体３を形成する。溶融金属Ｍの注入工程は、めっき成膜工程に比較して、その工程数及び工程時間が著しく短縮される。このため、めっき技術の場合と比べて、工程数及び工程時間が著しく簡素化、短縮化される。従って、コストの安価な三次元配置の回路基板を実現することができる。
【００７６】
また、第１導体３に対する第２導体３の接続を、低い温度で実現することができ、回路基板に含まれることのある半導体回路要素の熱的ダメージを回避し得る。
【００７７】
しかも、合金領域は、熱拡散時の融点よりも、その融点が高くなるので、熱的安定性に優れた導体接続構造が得られる。
【００７８】
接合膜４は、溶解工程において還元されるので、フラックス還元工程が不要である。このため、微細空間３０内におけるボイド発生を抑制し、第２導体３の断面積の減少、電気抵抗の増大、更には第１導体に対する接続不良、接合抵抗の増大などを回避した回路基板を実現することができる。
【００７９】
Ｂ．製造方法２
図２９、図３０は、本発明に係る製造方法の別の実施形態を示している。図示の製造方法は、図２９に図示するように、内側面が保護膜３１で覆われた微細空間３０を得る工程を実行した後、図３２に図示するように、微細空間３０の開口する半導体基板１の一面上に、金属薄板４を配置する。
【００８０】
次に、図３０に図示するように、金属薄体４２の上にSn合金を含有する溶融金属Ｍを供給する。これにより、金属薄体４２に含まれる金属元素が、溶融金属Ｍに含まれるSn合金中に熱拡散し、合金領域が生じ、硬化後は、第１導体２及び第２導体３が、接合膜４を介して、強く接合されることになる。
【００８１】
この後、溶融金属Ｍを冷却し硬化させる。そして、第１導体２のない領域において、基板１の表面に接している接合膜４及び第２導体３を、除去することにより、図２６に示した本発明に係る回路基板が得られる。
【００８２】
６．多層回路基板
本発明は、更に、多層回路基板にも適用できる。図３１及び図３２に図示された多層回路基板は、任意数の回路基板Ａ１〜Ａ６を、順次に積層した構造となっている。そのうちの少なくとも１層は、第１導体２、第２導体３及び接合膜４を含んでいる構造を採用する。第２導体３がSn合金を含有し、接合膜４がSn合金よりも高融点の金属材料でなることは、前述したとおりである。第１導体２は、基板１の一面に所定のパターンで設けられた平面状の導体膜であり、第２導体３は、基板１の厚み方向に設けられた微細空間内に充填されている。接合膜４は、微細空間内において、第２導体３の外周面に隣接し、更に第１導体２に隣接し、第１導体２及び第２導体３を接合している。接合膜４を組成する金属元素が、第２導体３の外周面において、その内部に拡散し、合金領域を形成している。
【００８３】
図示の実施例では、回路基板Ａ１〜Ａ６のそれぞれが、基板１に、第１導体２、第２導体３及び接合膜４を設けた構造となっている。第１導体２は、回路基板Ａ１〜Ａ６のそれぞれの一面に形成されている。また、第１導体２のいくつかは、隣接する複数の第２導体３にまたがって配置されている。
【００８４】
回路基板Ａ１〜Ａ６は、積層界面において接合されている。図では、第２導体３は、回路基板Ａ１〜Ａ６の間において、全て連なっているが、回路構成によっては連ならない場合もあり得る。
【００８５】
最外側の回路基板Ａ１、Ａ６には、バンプ（取出電極）６０〜６９が設けられる。バンプ６０〜６９に関しては、図１で説明した回路基板の構造を適用することができる。更には、第１導体２についても、図１で説明した回路基板の構造を適用することができる。
【００８６】
図３１及び図３２に示した多層積層構造は、複雑な三次元回路を有する回路基板を実現するのに適している。もっとも、それ自体で、電子デバイスとし評価しえることもある。例えば、回路基板Ａ１〜Ａ６の少なくとも１つに、半導体回路要素が形成されている場合には、多層回路基板と称するよりも、むしろに、電子デバイスと呼ぶのに相応しい。
【００８７】
７．電子デバイス
本発明に係る電子デバイスには、センサーモジュル、光電気モジュール、ユニポーラトランジスタ、MOS FET、CMOS FET、メモリーセル、FC(Field Complementary)のチップ、もしくは、それらの集積回路部品（IC）、各種スケールのLSI、MRAM （Magnetoresistive Random Access Memory）、MEMS （Micro Electro Mechanical Systems）、光デバイス、光デバイス、太陽電池、または、ELディスプレイ、液晶ディスプレイもしくはプラズマディスプレイなど、凡そ、電子回路を機能要素とするほとんどのものが含まれ得る。
【００８８】
特に、本発明に係る基板を、インターポーザとして用いた集積回路LSIが、その代表例として、好適である。本発明において、集積回路LSIと称する場合、小規模集積回路、中規模集積回路、大規模集積回路、超大規模集積回路VLSI、ULSI等の全てを含む。
【００８９】
図３３を参照すると、本発明に係る回路基板を利用した第１のインターポーザInT1の一面上に、回路機能部としての第１の集積回路LSI1が実装されており、第１の集積回路LSI1の一面上に、本発明に係る基板を利用した第２のインターポーザInT2が実装されており、第２のインターポーザInT2の一面上に、第２の集積回路LSI2が実装されている。
【００９０】
もっとも、第１及び第２のインターポーザInT1、InT2の数、内部配線、厚み、形状などは任意である。第１及び第２の集積回路LSI1、LSI2も同様である。
【００９１】
第１の集積回路LSI1から上部の第２の集積回路LSI2への信号は、バンプと呼ばれる接続部分を通して第２のインターポーズInT2に伝達される。第２のインターポーズInT2の内部では、内部の配線である第１導体２、接合膜４及び第２導体３を通じて、目的のバンプ６５〜６９まで伝達し、バンプ６５〜６９を通じて、第２の集積回路LSI2に信号を伝える。下部の第１の集積回路LSI1への信号伝達も同様に行うことができる。
【００９２】
図３３に示したように、本発明に係る回路基板を、第１及び第２のインターポーザInT1、InT2とし、これに第１及び第２の集積回路LSI1、LSI2を重ねて一つのチップとして動作させることにより、ＩＴ機器の心臓となる電子回路の超小型実装と、第１及び第２の集積回路LSI1、LSI2間の高速信号伝送を実現することができる。
【００９３】
しかも、第２のインターポーザInT2は、第１及び第２の集積回路LSI1、LSI2を重ねた層間に配置し、高密度・高速の信号伝達を可能にする。
【００９４】
また、集積回路の内部クロックは、最近のCPUでは数GHzと高速であるのに対し、チップの外との信号伝達クロックは数百MHzであることから、配線遅延が大きな問題となっているが、本発明に係る回路基板を、第１及び第２のインターポーザInT1、InT2として用いることにより、配線長を最小化し、配線遅延に起因する問題を解決することができる。
【００９５】
更に、外部に信号を出すためのバッファ回路での遅れと、駆動のための消費電力も無視できないが、本発明に係る基板を、第１及び第２のインターポーザInT1、InT2として用いることにより、消費電力も低減することができる。
【００９６】
図３３では、本発明に係る回路基板を、第１及び第２の集積回路LSI1、LSI2から独立するものとして構成してあるが、第１及び第２の集積回路LSI1、LSI2の内部構造、特に、そのローカル配線部に本発明を適用することもできる。また、能動回路素子に限らず、受動回路素子の内部配線構造にも適用が可能である。
【００９７】
更に、図３３では、第１及び第２のインターポーザInT1、InT2の貫通電極部分に本発明が適用されているが、第１及び第２の集積回路LSI1、LSI2との接続部分となるバンプ６５〜６９、及び、第１導体２についても、図１で説明した構造を適用することができる。
【００９８】
以上、好ましい実施例を参照して本発明の内容を具体的に説明したが、本発明の基本的技術思想及び教示に基づいて、当業者であれば、種々の変形形態及び説明されない他の適用技術分野を想到しえることは自明である。
【符号の説明】
【００９９】
１ 基板
２ 第１導体
３ 第２導体
４ 接合膜
AL 合金領域
【技術分野】
【０００１】
本発明は、回路基板及び電子デバイスに関する。
【背景技術】
【０００２】
電子デバイスの例としては、例えば、各種スケールの集積回路、各種半導体素子もしくはそのチップ等を挙げることができる。
【０００３】
この種の電子デバイスにおいては、これまで、回路基板上に半導体チップを平面的に配置し、その間を配線で接続する方法がとられてきた。しかし、この方法では、実装面積が半導体チップの数とともに増加するとともに、配線長も増加してしまうので、電子デバイスの小型大容量化、高性能化及び低消費電力化を実現することが困難である。微細化技術が極限まで進んだ現状では、半導体チップの微細化、小型化をとおして、大容量化、高性能化及び低消費電力化を実現することは、限界に来ている。
【０００４】
そこで、電子デバイスの小型大容量化、高性能化及び低消費電力化の実現に向けて、半導体チップを積層し、チップ間を貫通電極で接続する三次元配置の電子デバイスの開発が進められている。
【０００５】
三次元配置の電子デバイスを実現する代表的な技術は、めっき技術の適用によって、貫通電極を形成する方法である。しかし、めっき技術は工程数が多く、平面配置に比べて、コスト高になる。しかも、めっき膜の内部に空洞などを生じ易い。これらは、従来の平面配置から三次元配置への移行を妨げる大きな障害となる。
【０００６】
めっき技術に代わるものとして、特許文献１は、微細空間を持つ例えばシリコン基板を、真空圧に減圧した真空チャンバー内で溶融金属槽に挿入し、シリコン基板が溶融金属とほぼ同じ温度に達した後、真空チャンバー内を例えば大気圧以上に加圧して、溶融金属を微細空間に充填する技術を開示している。貫通電極を構成する金属材料としては、錫、インジウムなどが例示されている。
【０００７】
この技術によれば、高アスペクト比の微細空間に対しても金属充填が可能となり、鬆（す）などの空隙の生じない金属充填を行なうことができ、また、貫通電極のための貫通した微細空間に金属充填を行なう場合は、空隙のない良好な貫通電極を作成しえるとされている。
【０００８】
ところで、溶融金属を貫通孔内に充填して、貫通電極を形成するので、既に半導体回路要素が形成されている半導体チップに対して貫通電極を形成する場合、半導体回路要素の溶融熱による劣化を回避しなければならない。溶融熱による半導体回路要素の劣化を回避するという観点からは、融点の低い金属材料を用いればよいが、そうすると、今度は、耐熱性が低くなってしまう。
【０００９】
特許文献１において、貫通電極を構成する金属材料として例示されている錫、インジウムは、融点が低いので、貫通電極形成時の溶融熱による半導体回路要素の劣化を回避するという点では評価できるが、融点が低いために、熱的信頼性を欠いてしまう。
【００１０】
さらに、もう一つの問題として、貫通電極が接続されるべき導体パターンの酸化による接続不良の問題がある。貫通電極は、その機能上、少なくとも一端が、基板に設けられた導体パターンに接続されなければならない。その場合に、導体パターンの表面が酸化されていると、貫通電極と、導体パターンとの接続が不完全になる。特許文献１は、この問題点についての指摘がないし、当然のこととして、解決手段については言及がない。
【００１１】
上述した酸化の問題を解決する一般的な手段としては、フラックスの還元作用を利用して、導体パターンの酸化膜を還元することが考えられる。
【００１２】
しかし、微細空間内に、溶融金属材料とともにフラックスを注入すると、フラックスガスが発生する。この種の電子デバイスにおいて、微細空間は、その孔径が、例えば数十μｍ以下の極微小孔であり、しかも、アスペクト比がかなり高くなっている。このような形状の微細空間内でフラックスガスが発生すると、そのガス抜けが当然悪くなり、貫通電極の周りに、フラックスガスに起因するボイドが発生し、貫通電極の断面積の減少、電気抵抗の増大、更には導体パターンに対する接続不良、接合抵抗の増大などを招いてしまう。
【００１３】
上述した問題は、貫通電極を形成する場合に限らない。三次元配置を実現するに当たって、多数の回路基板を積層してゆく場合にも、回路基板相互間を接続するターミナルの接続不良、電気抵抗の増大、接合抵抗の増大などを招いてしまうことがある。
【先行技術文献】
【特許文献】
【００１４】
【特許文献１】特開２００２−１５８１９１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１５】
本発明の課題は、コストの安価な三次元配置の回路基板、電子デバイス及びそれらの製造に適した製造方法を提供することである。
【００１６】
本発明のもう一つの課題は、導体間接続を、低い温度で実現することができ、しかも、接続後は融点が高く、熱的安定性に優れた導体接続構造を持つ回路基板、電子デバイス及び製造方法を提供することである。
【００１７】
本発明のさらにもう一つの課題は、導体断面積の減少、電気抵抗の増大、更には導体間接続不良、接合抵抗の増大などを回避した回路基板、電子デバイス及びそれらの製造方法を提供することである。
【課題を解決するための手段】
【００１８】
１．回路基板
上述した課題の少なくとも１つを解決するため、本発明に係る回路基板は、基板と、第１導体と、第２導体と、接合膜とを含む。前記第１導体は、前記基板に設けられており、前記第２導体は、Sn合金を含有し、前記接合膜を介して、前記第１導体に接合されている。前記接合膜は、Sn合金よりも高融点の金属でなり、前記第２導体中に拡散して合金領域を生じさせている。
【００１９】
本発明に係る回路基板は、接合膜を構成する金属に第２導体を構成する溶融金属を供給し、冷却するという簡単な工程で、製造することができる。従って、めっき技術の場合と比べて、工程数及び工程時間が著しく簡素化、短縮化される。このため、コストの安価な三次元配置の回路基板を実現することができる。
【００２０】
しかも、接合膜を構成する高融点の金属が、Sn合金を含有する溶融金属中に溶解し、拡散し、合金領域を生成する過程は、周知の状態図に従って説明される。状態図によれば、Sn合金よりも高融点の金属微粒子であっても、２５０℃以下の温度で溶解する。従って、第１導体に対する第２導体の接続を、低い温度で実現することができ、回路基板に含まれることのある半導体回路要素の熱的ダメージを回避し得る。
【００２１】
しかも、接合膜を構成する高融点の金属が、Sn合金を含有する第２導体中に拡散して生じた合金領域は、熱拡散時の融点よりも、その融点が高くなるので、熱的安定性に優れた導体接続構造が得られる。
【００２２】
接合膜を構成する高融点の金属は、溶解工程において還元されるので、フラックス還元工程が不要である。このため、フラックスに起因するボイド発生を抑制し、第２導体の断面積の減少、電気抵抗の増大、更には第１導体に対する接続不良、接合抵抗の増大などを回避した回路基板を実現することができる。
【００２３】
２．電子デバイス
本発明に係る電子デバイスは、基本的には、上述した回路基板の複数枚を積層した三次元配置を有する。もっとも、一枚の回路基板であっても、例えば、半導体回路要素などの電子回路要素が既に形成されている場合には、電子デバイスと観念できることもある。
【００２４】
なお、本明細書において、「金属」という用語は、単一元素からなる金属のほか、２種以上の金属元素を含む合金をも含む概念として用いられることがある。
【００２５】
本発明の他の目的、構成及び利点については、添付図面を参照し、更に詳しく説明する。但し、添付図面は、単なる例示に過ぎない。
【図面の簡単な説明】
【００２６】
【図１】本発明に係る回路基板の一例を概略的に示す断面図である。
【図２】図１に示した回路基板の製造工程を示す図である。
【図３】図２に示した工程の後の工程を示す図である。
【図４】図３に示した工程の後の工程を示す図である。
【図５】図４に示した工程の後の工程を示す図である。
【図６】図５に示した工程の後の工程を示す図である。
【図７】本発明に係る回路基板の別の製造方法を示すである。
【図８】図７に示した工程の後の工程を示す図である。
【図９】図８に示した工程の後の工程を示す図である。
【図１０】本発明に係る回路基板の更に別の実施形態を示す図である。
【図１１】図１０に示した回路基板の製造方法を示す図である。
【図１２】図１１に示した工程の後の工程を示す図である。
【図１３】比較例としての従来の回路基板のSEM像である。
【図１４】図１３に示したSEM像を拡大して示す図である。
【図１５】本発明に係る回路基板のSEM像である。
【図１６】図１５に示したSEM像を拡大して示す図である。
【図１７】図１５に示したSEM像を更に拡大して示す図である。
【図１８】本発明に係る回路基板の別の例を示すである。
【図１９】図１８に示した回路基板の製造工程を示す図である。
【図２０】図１９に示した工程の後の工程を示す図である。
【図２１】図１８に示した回路基板の別の製造工程を示す図である。
【図２２】図２１に示した工程の後の工程を示す図である。
【図２３】本発明に係る回路基板の他の実施形態を示す図である。
【図２４】図２３に示した回路基板の製造方法を示す図である。
【図２５】図２４に示した工程の後の工程を示す図である。
【図２６】本発明に係る回路基板の別の実施例を示す図である。
【図２７】図２６に示した回路基板の製造工程を示す図である。
【図２８】図２７に示した工程の後の工程を示す図である。
【図２９】図２３に示した回路基板の別の製造方法を示す図である。
【図３０】図２９に示した工程の後の工程を示す図である。
【図３１】本発明に係る多層回路基板の分解図である。
【図３２】図３１に示した多層回路基板の完成状態を示す図である。
【図３３】本発明に係る電子デバイスの一例を示す図である。
【発明を実施するための形態】
【００２７】
１．回路基板の実施形態１
（１）回路基板
図１を参照すると、第１導体２は、基板１の表面上に平面状に設けられており、第２導体３は、接合膜４を間に挟んで第１導体２の表面に積層されている。即ち、平面的な導体配置となっている。
【００２８】
図１には、簡単な構成の回路基板が示されているのみであるが、実際には、回路基板の種類に応じた機能、及び、構造を満たすべく、より複雑な構造がとられる。図示された回路基板は、基板１と、第１導体２と、第２導体３と、接合膜４とを含んでいる。この回路基板は、ウエハであってもよいし、ウエハから切り出されたチップであってもよい。
【００２９】
基板１は、一定の耐熱性を有するものであれば、金属、合金、金属酸化物、セラミックス、ガラス、プラスチックもしくはそれらの複合材、又は、それらの積層体の別を問わず、広く用いることができる。基板１の物性、構造などは、対象とするデバイスの種類によって異なる。例えば、半導体デバイスの場合には、Si、SiC又はSOI等が用いられる。受動電子回路デバイスの場合には、誘電体、磁性体又はそれらの複合体の形態をとることがある。MRAM（Magnetoresistive Random Access Memory）、MEMS（Micro Electro Mechanical Systems）、光デバイス、太陽電池、または、ＥＬディスプレイ、液晶ディスプレイもしくはプラズマディスプレイなどの平面状ディスプレイを実現する場合も、その要求に沿った物性及び構造を持つウエハが用いられる。基板１が半導体基板である場合は、半導体回路要素が既に形成されていてもよい。
【００３０】
第１導体２は、平面状の薄膜であって、基板１の一面上に設けられている。基板1がシリコンウエハであって、半導体回路要素が既に形成されている場合は、第１導体２は、この半導体回路要素のリード導体となることがある。第１導体２は、要求される機能に応じて、種々の平面パターンをとる。第１導体２の周りは、必要に応じ、絶縁膜によって埋められていてもよい。第１導体２は、公知の材料、例えばCuを主成分とする金属材料によって構成される。必要に応じて、Zn（亜鉛）、Al（アルミニウム）又はTi（チタン)などを含有していてもよい。この第１導体２は、CVD法やスパッタ法等の薄膜形成技術によって形成することができる。
【００３１】
第２導体３は、Sn合金を主成分とする金属材料によって構成される。具体的には、Snと、In、Al、Biなどの少なくとも一種を含有する。更には、酸化防止として有用なGaを含んでいてもよい。図示の第２導体３は、平面状の薄膜であって、接合膜４を介して、第１導体２の表面に積層されている。
【００３２】
接合膜４は、Sn合金よりも高融点の金属材料でなり、少なくとも、第１導体２と第２導体３との間に介在して両者を接合し、その金属元素が、第２導体３中に拡散して合金領域ＡＬを生じさせている。金属元素の含有量（拡散量）は、図１に模式的に表示するように、接合膜４から離れるに従って低くなる濃度勾配をもって拡散している。図１において、合金領域ＡＬは、一点鎖線によって、画定された領域のように表示されているが、これは説明のための便宜的表示に過ぎない。実際には、明確な境界があるわけではない。接合膜４は、Sn合金よりも高融点の金属であればよい。具体的には、Cu、Ag、Al、Au又はZnなどを例示することができる。
【００３３】
図１に図示された回路基板は、その多数枚を積層した三次元配置構造を有する電子デバイスを実現するため、及び、回路基板に各種スケールの集積回路などの能動部品や、受働部品を実装して電子デバイスを実現するために好適なものである。
【００３４】
（２）製造方法
次に、図２〜図１０を参照し、図１に示した回路基板の製造方法１〜３について説明する。
Ａ．製造方法１
まず、図２に図示するように、表面に第１導体２を有する基板１を準備する。次に、図３に図示するように、第１導体２の上に金属微粒子４０を供給する。金属微粒子４０は、接合膜４（図１参照）となるものであって、Sn合金よりも高融点の金属、例えばCu、Ag、Al、Au又はZnなどである。金属微粒子４０は、粒径が１μｍ以下のナノオーダのナノコンポジット構造を有するものが好ましい。コンポジット構造とは、結晶の集合体、または、結晶とアモルファスとの集合体を言う。結晶粒径は２００ｎｍ以下であることが好ましい。このようなナノコンポジット構造の金属微粒子４０は、ナノ化による融点低下効果を奏する。
【００３５】
次に、図４に図示するように、金属微粒子４０の上にSn合金を含有する溶融金属Ｍを供給する。これにより、金属微粒子４０に含まれる金属元素が、溶融金属Ｍに含まれるSn合金中に熱拡散し、冷却・硬化後は、図５に図示するように、合金領域ＡＬが生じ、第１導体２及び第２導体３が、接合膜４を介して、強く接合されることになる。第２導体３は、溶融金属Ｍの硬化によるものであり、接合膜４は金属微粒子４０が硬化したものである。
【００３６】
溶融金属Ｍの冷却・硬化後、第１導体２のない領域において、基板１の表面に接している接合膜４及び第２導体３をエッチングまたはリフト・オフ法など、周知の技術によって除去することにより、図１に示した本発明に係る回路基板が得られる。
【００３７】
上述したように、第１導体２の上にSn合金よりも高融点の金属微粒子４０を供給し、次に、金属微粒子４０の上にSn合金を含有する溶融金属Ｍを供給するので、めっき技術の場合と比べて、工程数及び工程時間が著しく簡素化、短縮化される。このため、コストの安価な三次元配置の回路基板を実現することができる。
【００３８】
また、第１の形態に係る製造方法によれば、金属微粒子４０が、Sn合金を含有する溶融金属Ｍ中に溶解し、拡散する。この場合の溶解・拡散は、周知の状態図に従って説明される。状態図によれば、Sn合金よりも高融点の金属微粒子４０であっても、２５０℃以下の温度で溶解する。従って、第１導体に対する第２導体の接続を、低い温度で実現することができ、回路基板に含まれることのある半導体回路要素の熱的ダメージを回避し得る。
【００３９】
しかも、接合膜４を組成する金属が、Sn合金を含有する第２導体３中に拡散して生じた合金領域ＡＬは、熱拡散時の融点よりも、その融点が高くなるので、熱的安定性に優れた導体接続構造が得られる。
【００４０】
金属微粒子４０は、溶解工程において還元されるので、フラックス還元工程が不要である。このため、フラックスに起因するボイド発生を抑制し、第２導体３の断面積の減少、電気抵抗の増大、更には第１導体２に対する接続不良、接合抵抗の増大などを回避した回路基板を実現することができる。
【００４１】
そして、上述した製造方法の利点が、そのまま、回路基板の優位点として現れる。
【００４２】
Ｂ．製造方法２
上記とは別の製造方法２では、図６に図示するように、表面に第１導体２を有する基板１を準備し、第１導体２の上に、Sn合金よりも高融点の金属膜４１を付着させる。金属膜４１は、スパッタ成膜法によって形成することができる。金属膜４１は、先に述べた金属微粒子と同じ材料を用いることができる。
【００４３】
次に、図７に図示するように、金属膜４１の上にSn合金を含有する溶融金属Ｍを供給する。この後、溶融金属Ｍを冷却し硬化させる。そして、第１導体２のない領域において、基板１の表面に接している金属膜４１及び第２導体３を除去する。これにより、金属膜４１より転化した接合膜４が、第１導体２と第２導体３との間に介在して両者を接合し、その金属元素が、第２導体３中に拡散して合金領域ＡＬを生じさせた回路基板が得られる。
【００４４】
金属膜４１を付着させる工程は、めっき法における下地膜形成工程に相当するものであるが、図６及び図７に示した製造方法では、この後、めっきするのではなく、金属膜４１の上にSn合金を含有する溶融金属Ｍを供給する。溶融金属Ｍの供給工程は、めっき成膜工程に比較して、その工程数及び工程時間が著しく短縮される。このため、めっき技術の場合と比べて、工程数及び工程時間が著しく簡素化、短縮化される。従って、コストの安価な三次元配置の回路基板を実現することができる。
【００４５】
重複説明は省略するが、この製造方法２も、製造方法１で述べた作用効果を奏する。
【００４６】
Ｃ．製造方法３
更に、製造方法３では、図８に図示するように、まず、表面に第１導体２を有する基板１を準備する。そして、第１導体の上に、Sn合金よりも高融点の金属材料でなる金属薄体４２を重ねる。金属薄板４２も、先に述べた金属微粒子と同じ材料を用いることができる。
【００４７】
次に、図９に図示するように、金属薄体４２の上にSn合金を含有する溶融金属Ｍを供給する。これにより、金属薄体４２を組成する金属が、溶融金属Ｍに含まれるSn合金中に熱拡散し、合金領域が生じ、第１導体２及び第２導体３が、金属薄体４２から転じた接合膜４を介して、強く接合されることになる。
【００４８】
この後、溶融金属Ｍを冷却し硬化させる。そして、第１導体２のない領域において、基板１の表面に接している接合膜４及び第２導体３を除去することにより、図１に示した本発明に係る回路基板が得られる。
【００４９】
製造方法３も、製造方法１で述べた作用効果を奏する。
【００５０】
２．回路基板の実施形態２
（１）回路基板
図１０を参照すると、第２導体３は、基板１の一面からその厚み方向に延びる微細空間３０の内部に充填されている。第２導体３の一端側は、微細空間３０の底部において、接合膜４を介して、第１導体２の膜面と向き合っている。
【００５１】
第１導体２、第２導体３及び接合膜４の詳細は、第１の形態に係る回路基板の説明において、既に、述べたところである。図１０において、第２導体３は、１つの第１導体２に対して１つだけ備えられている場合を例示しているが、これに限定する趣旨ではない。１つの第１導体２に対して複数の第２導体３を備えていてもよい。
【００５２】
第２導体３によって満たされた微細空間３０は、一般には、貫通孔、非貫通孔（盲孔）又はビア・ホールと称される。この微細空間３０は、例えば、孔径が６０μｍ以下である。ウエハ自体の厚みは、通常、数十μｍである。したがって、微細空間３０はかなり高いアスペクト比を持つことになる。
【００５３】
（２）製造方法
次に、上述した回路基板の製造方法について説明する。
Ａ．製造方法１
まず、例えば、誘導結合型高密度プラズマ装置などを用いた化学反応エッチング又はレーザ穿孔法等により、図１１に図示するように、基板１の厚み方向にエッチングされた微細空間３０を形成する。微細空間３０の形状は、化学反応エッチングの特性に従うもので、図示の形状には限らない。
【００５４】
次に、微細空間３０の内部に、例えばスクリーン印刷法などの手段によって、金属微粒子４０を供給する。金属微粒子４０の具体例については、既に述べたとおりである。金属微粒子４０は、例えば、第１導体２の表面に１〜３層程度の金属微粒子層ができる程度の微量でよい。
【００５５】
次に、図１２に示すように、微細空間３０内に、Sn合金を含有する溶融金属Ｍを注入して第２導体３を形成する。この溶融金属注入工程において、微細空間３０内の金属微粒子４０が、Sn合金を含有する溶融金属Ｍ中に溶解し、拡散する。そして、冷却・硬化により、接合膜４が、第１導体２と第２導体３との間に介在して両者を接合し、接合膜４中の金属元素が、第２導体３中に拡散することによる合金領域ＡＬが生じる（図１０参照）。
【００５６】
次に、上述した製造方法による効果を、図１３〜図１７の実験データを参照し、従来の回路基板（電子デバイスといってもよい）と比較しながら、具体的に説明する。図１３は、比較例としての従来の回路基板のSEM像、図１４は、図１３に示したSEM像を拡大して示す図である。図１５は、本発明に係る回路基板のSEM像、図１６は、図１５に示したSEM像を拡大して示す図、図１７は、図１５に示したSEM像を更に拡大して示す図である。
【００５７】
図１３及び図１４に図示された回路基板は、シリコンでなる基板１の一面にCuを主成分とする第１導体２を形成し、第２導体３の一端を第１導体２に直接に接合した構造となっている。第１導体２の表面の酸化膜を還元するため、フラックスを用いて、溶融したSn合金を主成分とする溶融した電極材料を、微細空間３０の内部に充填して第２導体３を形成したものである。
【００５８】
図１３及び図１４から明らかなように、第２導体３の外周と、微細空間３０の内壁面との間には、かなり大きなボイド（Void)が生じている。フラックス還元技術を適用した場合には、第１導体２の表面の酸化膜を還元することができるが、微細空間３０内に、溶融金属材料とともにフラックスを注入すると、フラックスガスが発生する。この種の電子デバイスにおいて、微細空間３０は、その孔径が、例えば数十μｍの極微小孔であり、しかも、アスペクト比がかなり高くなっている。このような形状の微細空間３０内でフラックスガスが発生すると、そのガス抜けが当然悪くなる。このため、第２導体３の周りに、フラックスガスに起因するボイド（Void）が発生し、第２導体３の断面積の減少、電気抵抗の増大、更には第１導体２に対する接続不良、接合抵抗の増大などを招いてしまうのである。
【００５９】
これに対して、本発明に係る回路基板では、図１５〜図１７に図示するように、第２導体３の外周面が、基板１に設けられた微細空間３０の内壁面に密着しており、両者間には殆どボイド（Void)が見られない。第１導体２と第２導体３との接触面との間に、ボイド（Void)のような影が見えるが、これは、SEM像をとるに当たって研磨した際に生じた欠けであり、ボイド（Void)ではない。
【００６０】
３．回路基板の実施形態３
（１）回路基板
図１８は、本発明に係る回路基板の別の実施形態を示す図である。図において、図１０に現れた構成部分と対応する構成部分については、同一の参照符号を付し、重複説明は省略する。この実施の形態の特徴は、接合膜４が、微細空間３０の内部において、第２導体３の外周面のほぼ全面に接合していることである。接合膜４は、スパッタなどの薄膜形成技術によって形成される。
【００６１】
図１８に示した実施の形態では、接合膜４に含まれる金属元素が、第２導体３の外周面の全面において、第２導体３中に拡散して合金領域ＡＬを生じさせるので、図１０に図示された実施例との対比では、第１導体２、第２導体３、及び、基板１の相互的な接合強度がさらに向上する。
【００６２】
次に、図１８に示した回路基板の製造方法について説明する。
（２）製造方法
Ａ．製造方法１
例えば、誘導結合型高密度プラズマ装置などを用いた化学反応エッチング又はレーザ穿孔法等により、基板１の厚み方向にエッチングされた微細空間３０を形成した後、図１９に図示するように、微細空間３０の内壁面、及び、基板１の表面に、接合膜４を付着させる。接合膜４は、スパッタ成膜法によって形成することができる。
【００６３】
次に、図２０に図示するように、微細空間３０の内壁面に付着している接合膜４によって囲まれた空間内に、Sn合金を含有する溶融金属Ｍを供給する。この後、溶融金属Ｍを冷却し硬化させることにより、図１８に示した本発明に係る回路基板が得られる。
【００６４】
基板１の微細空間３０の内壁面に、接合膜４を形成する工程は、めっき法の場合も適用されるものであるが、本発明では、上述したように、めっきするのではなく、微細空間３０内に、Sn合金を含有する溶融金属Ｍを注入して第２導体３を形成する。溶融金属Ｍの供給工程は、めっき成膜工程に比較して、その工程数及び工程時間が著しく短縮される。このため、めっき技術の場合と比べて、工程数及び工程時間が著しく簡素化、短縮化される。従って、コストの安価な三次元配置の回路基板を実現することができる。
【００６５】
Ｂ．製造方法２
図１８に示した回路基板は、図２１、図２２に図示した工程によっても製造することができる。まず、図２１に図示するように、誘導結合型高密度プラズマ装置などの化学反応エッチング又はレーザ穿孔法等により形成した微細空間３０の開口する基板１の一面上に、金属薄体４２を配置した後、図２２に図示するように、金属薄体４２の上に、溶融金属Ｍを供給する。溶融金属Ｍの供給により、金属薄体４２に含まれる金属元素が、溶融金属Ｍを構成するSn合金中に拡散して、合金領域を生成する。この後、溶融金属Ｍを冷却し硬化させることにより、図１８に示したように、接合膜４が、微細空間３０の内部において、第２導体３の外周面のほぼ全面に接合する回路基板が得られる。
【００６６】
４．回路基板の実施形態４
（１）回路基板
次に、半導体基板を用いた回路基板について説明する。Si、SiC又はSOI等の半導体基板を用いて、三次元配置の電子デバイスを実現するには、半導体基板（チップ）を積層し、基板間を貫通電極で接続する必要がある。その場合に、貫通電極は、半導体基板から電気的に絶縁する必要がある。
【００６７】
図２３は、このような三次元配置の電子デバイスを実現するのに好適な回路基板の一例を示している。図２３を参照すると、半導体でなる基板１に設けられた微細空間３０の内側面の全面に、絶縁膜３１が付着されており、絶縁膜３１によって囲まれた微細空間３０の内側に、Sn合金を含有する第２導体３及び接合膜４が配置されている。絶縁膜３１は、微細空間３０の底面には存在していない。絶縁膜３１は、通常は、高分子絶縁膜として形成される。
【００６８】
接合膜４は、Sn合金よりも高融点の金属でなり、微細空間３０の底面において、第１導体２と第２導体３との間に介在して両者を接合し、金属元素が、第２導体３中に拡散して合金領域ＡＬを生じさせている。図２３の参照符号５１は、微細空間３０を形成する際に用いられたSiO2等でなるマスクであり、最終形態としては、除去される。
【００６９】
（２）製造方法
図２３に示した回路基板は、例えば、図２４、図２５に例示する製造方法によって製造することができる。まず、図２４に図示するように、誘導結合型高密度プラズマ装置（ICP）等を用いて、基板１に、内周面が保護膜３１によって覆われた微細空間３０を形成する。微細空間３０の底部には保護膜３１が存在せず、第１導体２の表面が露出している。
【００７０】
次に、微細空間３０の内部に、例えばスクリーン印刷法などの手段によって、金属微粒子４０を供給する。
【００７１】
次に、図２５に示すように、微細空間３０内に、Sn合金を含有する溶融金属Ｍを注入して第２導体３を形成する。この溶融金属Ｍの注入工程において、微細空間内の金属微粒子４０が、Sn合金を含有する溶融金属Ｍ中に溶解し、拡散する。冷却後は、金属微粒子４０による接合膜４が、第１導体２と第２導体３との間に介在して両者を接合し、接合膜４中の金属元素が、第２導体３中に拡散することによる合金領域ＡＬが生じる。これにより、図２３に図示する回路基板が得られる。
【００７２】
５．回路基板の実施形態５
（１）回路基板
図２６は三次元配置の半導体デバイスを実現するのに好適な回路基板の別の実施形態を示している。図２６を参照すると、半導体でなる基板１に設けられた微細空間３０の内側面の全面に、絶縁膜３１が付着されており、絶縁膜３１の内側面に、接合膜４が付着されている。そして、接合膜４によって囲まれた空間内に、Sn合金を含有する第２導体３が配置されている。絶縁膜３１は、微細空間３０の底面には存在していないので、接合膜４は、第１導体２に直接接触し、接合されている。絶縁膜３１は、通常は、高分子絶縁膜として形成される。
【００７３】
接合膜４は、微細空間３０の底面において、第１導体２と直接接触し、接合されとともに、底面及び内側面が第２導体３の底面及び外周面の全面に直接接触する。従って、第２導体３の底面及び外周面の全面において、接合膜４中の金属が、第２導体３中に拡散することによる合金領域ＡＬが生じる。
【００７４】
（２）製造方法
Ａ．製造方法１
図２７、図２８は、図２６に示した半導体回路基板の製造方法を示している。図示の製造方法は、内側面が保護膜３１で覆われた微細空間３０を得る工程を実行した後、図２７に図示するように、スパッタなどの手段によって、接合膜４を形成する。接合膜４は、保護膜３１の全面のみならず、微細空間３０の底部に露出する第１導体２の表面にも付着する。接合膜４と第１導体２は、物理的、電気的に互いに密着した状態で接合されることになる。
【００７５】
次に、図２８に示すように、微細空間３０内に、Sn合金を含有する溶融金属Ｍを注入し、冷却することにより、第２導体３を形成する。溶融金属Ｍの注入工程は、めっき成膜工程に比較して、その工程数及び工程時間が著しく短縮される。このため、めっき技術の場合と比べて、工程数及び工程時間が著しく簡素化、短縮化される。従って、コストの安価な三次元配置の回路基板を実現することができる。
【００７６】
また、第１導体３に対する第２導体３の接続を、低い温度で実現することができ、回路基板に含まれることのある半導体回路要素の熱的ダメージを回避し得る。
【００７７】
しかも、合金領域は、熱拡散時の融点よりも、その融点が高くなるので、熱的安定性に優れた導体接続構造が得られる。
【００７８】
接合膜４は、溶解工程において還元されるので、フラックス還元工程が不要である。このため、微細空間３０内におけるボイド発生を抑制し、第２導体３の断面積の減少、電気抵抗の増大、更には第１導体に対する接続不良、接合抵抗の増大などを回避した回路基板を実現することができる。
【００７９】
Ｂ．製造方法２
図２９、図３０は、本発明に係る製造方法の別の実施形態を示している。図示の製造方法は、図２９に図示するように、内側面が保護膜３１で覆われた微細空間３０を得る工程を実行した後、図３２に図示するように、微細空間３０の開口する半導体基板１の一面上に、金属薄板４を配置する。
【００８０】
次に、図３０に図示するように、金属薄体４２の上にSn合金を含有する溶融金属Ｍを供給する。これにより、金属薄体４２に含まれる金属元素が、溶融金属Ｍに含まれるSn合金中に熱拡散し、合金領域が生じ、硬化後は、第１導体２及び第２導体３が、接合膜４を介して、強く接合されることになる。
【００８１】
この後、溶融金属Ｍを冷却し硬化させる。そして、第１導体２のない領域において、基板１の表面に接している接合膜４及び第２導体３を、除去することにより、図２６に示した本発明に係る回路基板が得られる。
【００８２】
６．多層回路基板
本発明は、更に、多層回路基板にも適用できる。図３１及び図３２に図示された多層回路基板は、任意数の回路基板Ａ１〜Ａ６を、順次に積層した構造となっている。そのうちの少なくとも１層は、第１導体２、第２導体３及び接合膜４を含んでいる構造を採用する。第２導体３がSn合金を含有し、接合膜４がSn合金よりも高融点の金属材料でなることは、前述したとおりである。第１導体２は、基板１の一面に所定のパターンで設けられた平面状の導体膜であり、第２導体３は、基板１の厚み方向に設けられた微細空間内に充填されている。接合膜４は、微細空間内において、第２導体３の外周面に隣接し、更に第１導体２に隣接し、第１導体２及び第２導体３を接合している。接合膜４を組成する金属元素が、第２導体３の外周面において、その内部に拡散し、合金領域を形成している。
【００８３】
図示の実施例では、回路基板Ａ１〜Ａ６のそれぞれが、基板１に、第１導体２、第２導体３及び接合膜４を設けた構造となっている。第１導体２は、回路基板Ａ１〜Ａ６のそれぞれの一面に形成されている。また、第１導体２のいくつかは、隣接する複数の第２導体３にまたがって配置されている。
【００８４】
回路基板Ａ１〜Ａ６は、積層界面において接合されている。図では、第２導体３は、回路基板Ａ１〜Ａ６の間において、全て連なっているが、回路構成によっては連ならない場合もあり得る。
【００８５】
最外側の回路基板Ａ１、Ａ６には、バンプ（取出電極）６０〜６９が設けられる。バンプ６０〜６９に関しては、図１で説明した回路基板の構造を適用することができる。更には、第１導体２についても、図１で説明した回路基板の構造を適用することができる。
【００８６】
図３１及び図３２に示した多層積層構造は、複雑な三次元回路を有する回路基板を実現するのに適している。もっとも、それ自体で、電子デバイスとし評価しえることもある。例えば、回路基板Ａ１〜Ａ６の少なくとも１つに、半導体回路要素が形成されている場合には、多層回路基板と称するよりも、むしろに、電子デバイスと呼ぶのに相応しい。
【００８７】
７．電子デバイス
本発明に係る電子デバイスには、センサーモジュル、光電気モジュール、ユニポーラトランジスタ、MOS FET、CMOS FET、メモリーセル、FC(Field Complementary)のチップ、もしくは、それらの集積回路部品（IC）、各種スケールのLSI、MRAM （Magnetoresistive Random Access Memory）、MEMS （Micro Electro Mechanical Systems）、光デバイス、光デバイス、太陽電池、または、ELディスプレイ、液晶ディスプレイもしくはプラズマディスプレイなど、凡そ、電子回路を機能要素とするほとんどのものが含まれ得る。
【００８８】
特に、本発明に係る基板を、インターポーザとして用いた集積回路LSIが、その代表例として、好適である。本発明において、集積回路LSIと称する場合、小規模集積回路、中規模集積回路、大規模集積回路、超大規模集積回路VLSI、ULSI等の全てを含む。
【００８９】
図３３を参照すると、本発明に係る回路基板を利用した第１のインターポーザInT1の一面上に、回路機能部としての第１の集積回路LSI1が実装されており、第１の集積回路LSI1の一面上に、本発明に係る基板を利用した第２のインターポーザInT2が実装されており、第２のインターポーザInT2の一面上に、第２の集積回路LSI2が実装されている。
【００９０】
もっとも、第１及び第２のインターポーザInT1、InT2の数、内部配線、厚み、形状などは任意である。第１及び第２の集積回路LSI1、LSI2も同様である。
【００９１】
第１の集積回路LSI1から上部の第２の集積回路LSI2への信号は、バンプと呼ばれる接続部分を通して第２のインターポーズInT2に伝達される。第２のインターポーズInT2の内部では、内部の配線である第１導体２、接合膜４及び第２導体３を通じて、目的のバンプ６５〜６９まで伝達し、バンプ６５〜６９を通じて、第２の集積回路LSI2に信号を伝える。下部の第１の集積回路LSI1への信号伝達も同様に行うことができる。
【００９２】
図３３に示したように、本発明に係る回路基板を、第１及び第２のインターポーザInT1、InT2とし、これに第１及び第２の集積回路LSI1、LSI2を重ねて一つのチップとして動作させることにより、ＩＴ機器の心臓となる電子回路の超小型実装と、第１及び第２の集積回路LSI1、LSI2間の高速信号伝送を実現することができる。
【００９３】
しかも、第２のインターポーザInT2は、第１及び第２の集積回路LSI1、LSI2を重ねた層間に配置し、高密度・高速の信号伝達を可能にする。
【００９４】
また、集積回路の内部クロックは、最近のCPUでは数GHzと高速であるのに対し、チップの外との信号伝達クロックは数百MHzであることから、配線遅延が大きな問題となっているが、本発明に係る回路基板を、第１及び第２のインターポーザInT1、InT2として用いることにより、配線長を最小化し、配線遅延に起因する問題を解決することができる。
【００９５】
更に、外部に信号を出すためのバッファ回路での遅れと、駆動のための消費電力も無視できないが、本発明に係る基板を、第１及び第２のインターポーザInT1、InT2として用いることにより、消費電力も低減することができる。
【００９６】
図３３では、本発明に係る回路基板を、第１及び第２の集積回路LSI1、LSI2から独立するものとして構成してあるが、第１及び第２の集積回路LSI1、LSI2の内部構造、特に、そのローカル配線部に本発明を適用することもできる。また、能動回路素子に限らず、受動回路素子の内部配線構造にも適用が可能である。
【００９７】
更に、図３３では、第１及び第２のインターポーザInT1、InT2の貫通電極部分に本発明が適用されているが、第１及び第２の集積回路LSI1、LSI2との接続部分となるバンプ６５〜６９、及び、第１導体２についても、図１で説明した構造を適用することができる。
【００９８】
以上、好ましい実施例を参照して本発明の内容を具体的に説明したが、本発明の基本的技術思想及び教示に基づいて、当業者であれば、種々の変形形態及び説明されない他の適用技術分野を想到しえることは自明である。
【符号の説明】
【００９９】
１ 基板
２ 第１導体
３ 第２導体
４ 接合膜
AL 合金領域
【特許請求の範囲】
【請求項１】
基板と、第１導体と、第２導体と、接合膜とを含む回路基板であって、
前記第１導体は、前記基板に設けられており、
前記第２導体は、Ｓｎ合金を含有し、前記接合膜を介して、前記第１導体と接合されており、
前記接合膜は、前記Ｓｎ合金よりも高融点の金属であって、前記第２導体中に拡散して合金領域を生じさせている。
【請求項２】
請求項１に記載された回路基板であって、前記第１導体は前記基板の表面上に平面状に設けられており、前記第２導体は、前記接合膜を間に挟んで前記第１導体の表面に積層されている。
【請求項３】
請求項１に記載された回路基板であって、前記第２導体は、前記基板の厚み方向に沿って前記基板の内部に設けられ、一端が前記接合膜を間に挟んで前記第１導体の膜面と向き合っている。
【請求項４】
請求項３に記載された回路基板であって、前記接合膜は、前記第２導体の外周面に隣接する。
【請求項５】
回路基板を含む電子デバイスであって、
前記回路基板は、請求項１乃至４の何れかに記載されたものである。
【請求項６】
基板に形成された第１導体の上に、Ｓｎ合金よりも高融点の融点を持つ金属材料でなる接合膜を形成し、
次に、前記接合膜の上に、第２導体となる溶融Ｓｎ合金を供給し、
前記接合膜の金属成分を、その融点よりも低い温度で、前記溶融Ｓｎ合金中に熱拡散させ、前記溶融Ｓｎ合金の硬化後は高融点化する、
回路基板の製造方法。
【請求項１】
基板と、第１導体と、第２導体と、接合膜とを含む回路基板であって、
前記第１導体は、前記基板に設けられており、
前記第２導体は、Ｓｎ合金を含有し、前記接合膜を介して、前記第１導体と接合されており、
前記接合膜は、前記Ｓｎ合金よりも高融点の金属であって、前記第２導体中に拡散して合金領域を生じさせている。
【請求項２】
請求項１に記載された回路基板であって、前記第１導体は前記基板の表面上に平面状に設けられており、前記第２導体は、前記接合膜を間に挟んで前記第１導体の表面に積層されている。
【請求項３】
請求項１に記載された回路基板であって、前記第２導体は、前記基板の厚み方向に沿って前記基板の内部に設けられ、一端が前記接合膜を間に挟んで前記第１導体の膜面と向き合っている。
【請求項４】
請求項３に記載された回路基板であって、前記接合膜は、前記第２導体の外周面に隣接する。
【請求項５】
回路基板を含む電子デバイスであって、
前記回路基板は、請求項１乃至４の何れかに記載されたものである。
【請求項６】
基板に形成された第１導体の上に、Ｓｎ合金よりも高融点の融点を持つ金属材料でなる接合膜を形成し、
次に、前記接合膜の上に、第２導体となる溶融Ｓｎ合金を供給し、
前記接合膜の金属成分を、その融点よりも低い温度で、前記溶融Ｓｎ合金中に熱拡散させ、前記溶融Ｓｎ合金の硬化後は高融点化する、
回路基板の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【公開番号】特開２０１１−２３４９７（Ｐ２０１１−２３４９７Ａ）
【公開日】平成２３年２月３日（２０１１．２．３）
【国際特許分類】
【出願番号】特願２００９−１６６４２６（Ｐ２００９−１６６４２６）
【出願日】平成２１年７月１５日（２００９．７．１５）
【特許番号】特許第４５８００２７号（Ｐ４５８００２７）
【特許公報発行日】平成２２年１１月１０日（２０１０．１１．１０）
【出願人】（５０４０３４５８５）有限会社ナプラ (55)
【Ｆターム（参考）】
【公開日】平成２３年２月３日（２０１１．２．３）
【国際特許分類】
【出願日】平成２１年７月１５日（２００９．７．１５）
【特許番号】特許第４５８００２７号（Ｐ４５８００２７）
【特許公報発行日】平成２２年１１月１０日（２０１０．１１．１０）
【出願人】（５０４０３４５８５）有限会社ナプラ (55)
【Ｆターム（参考）】
[ Back to top ]