回路素子
【課題】回路素子の向きを簡単な構成で認識しやすくすることにより、実装ミスの低減を図る回路素子を提供する。
【解決手段】複数の接続パッド３１ａ及び３１ｂの一部である接続パッド３１ａと基板３２との間に設けられた成膜層３３は、基板３２側の配線３３ｂ上に保護膜３３ｃ側の配線３３ａが直接重ねられ、複数の接続パッド３１ａ及び３１ｂの残りと基板３２との間に設けられた成膜層３３は、２層の配線３３ａ、３３ｂ間に絶縁層３３ｅが設けられている。そして、これにより接続パッド３１ａと基板３２との間に設けられた成膜層３３の膜厚ｄ1と、複数の接続パッド３１ｂと基板３２との間に設けられた成膜層３３の膜厚ｄ2と、を互いに異ならせて、互いに色が異なるように視認させる。
【解決手段】複数の接続パッド３１ａ及び３１ｂの一部である接続パッド３１ａと基板３２との間に設けられた成膜層３３は、基板３２側の配線３３ｂ上に保護膜３３ｃ側の配線３３ａが直接重ねられ、複数の接続パッド３１ａ及び３１ｂの残りと基板３２との間に設けられた成膜層３３は、２層の配線３３ａ、３３ｂ間に絶縁層３３ｅが設けられている。そして、これにより接続パッド３１ａと基板３２との間に設けられた成膜層３３の膜厚ｄ1と、複数の接続パッド３１ｂと基板３２との間に設けられた成膜層３３の膜厚ｄ2と、を互いに異ならせて、互いに色が異なるように視認させる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路素子に関するものである。
【背景技術】
【０００２】
上述した回路素子を組み込んだ半導体装置として例えば図８に示されたようなものが知られている（特許文献１）。同図に示すように、半導体装置１は、リードフレーム２と、回路素子としての半導体チップ３と、図示しない封止部材と、ワイヤ４と、を備えている。リードフレーム２は、外部接続用の例えば８つのリード２１と、半導体チップ３を搭載するダイパッド２２と、が設けられている。
【０００３】
上記半導体チップ３は、表面に例えば６つの接続パッド３１が設けられている。半導体チップ３は、裏面がダイパッド２２の表面と対向するようにダイパッド２２上に搭載されている。上記図示しない封止部材は、樹脂などから構成され、リード２１の先端を外部に露出させた状態でリードフレーム２、半導体チップ３及びワイヤ４を封止する。上記ワイヤ４は、半導体チップ３の接続パッド３１とリード２１の表面とにワイヤボンダされ、半導体チップ３とリード２１とを電気的に接続している。
【０００４】
上述した半導体チップ３は、図８に示すように、接続パッド３１が点対称に設けられている。このため、半導体チップ３の向きの識別が困難となり、半導体チップ３を図８中の上下逆さまにダイパッド２２に搭載してしまい、ワイヤ４を本来接続すべきリード２１とは異なるリード２１に誤接続してしまう実装ミスが生じる恐れがあった。そこで、半導体チップ３の表面に半導体チップ３の向きを識別する識別文字５を設けていた。
【０００５】
しかしながら、半導体チップ３の集積性向上に伴い半導体チップ３のサイズが小さくなるため、識別文字５を設けるのが困難になってきた。また、半導体チップ３の小型化に伴って識別文字５を小さくすると、特に海外にて人がワイヤボンダ作業を行う場合に向きの識別に顕微鏡が必要となり著しく作業性が悪化する、という問題があった。
【０００６】
そこで、例えば図９に示すように、半導体チップ３の接続パッド３１を非点対称に設けることが考えられている。図９に示す半導体チップ３によれば、識別文字５を確認しなくても接続パッド３１を見て容易に半導体チップ３の向きを識別することができる。しかしながら、接続パッド３１を非点対称に設けると、ワイヤボンダ時に接続パッド３１を通じて半導体チップ３に伝わる力が不均一となり、半導体チップ３の歪みを起こしこれは信頼性低下と特性変動のつながり、困難になった。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平１１−７４３２３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
そこで、本発明は、回路素子の向きを簡単な構成で認識しやすくすることにより、実装ミスの低減を図る回路素子を提供することを課題とする。
【課題を解決するための手段】
【０００９】
上述した課題を解決するためになされた請求項１記載の発明は、基板と、前記基板上に配置された配線と前記配線を覆う保護膜とが少なくも設けられた前記基板上に成膜された成膜層と、前記配線の一部を前記保護膜から露出させて設けた複数の接続パッドと、を備え、前記複数の接続パッドが点対称になるように配置された回路素子において、前記複数の接続パッドのうちの一部と前記基板との間に設けられた前記成膜層の膜厚と、前記複数の接続パッドのうちの残りと前記基板との間に設けられた前記成膜層の膜厚と、を互いに異ならせることを特徴とする回路素子に存する。
【００１０】
請求項２記載の発明は、前記複数の接続パッドのうちの一部と前記基板との間に設けられた前記成膜層は、前記配線が２層直接重ねられて設けられ、前記複数の接続パッドのうちの残りと前記基板との間に設けられた前記成膜層は、２層の前記配線間に絶縁層が設けられ、前記絶縁層には、貫通穴と、該貫通穴内に設けられた前記２層の配線を接続するコンタクトと、が設けられていることを特徴とする請求項１に記載の回路素子に存する。
【００１１】
請求項３記載の発明は、基板と、前記基板上に配置された配線と前記配線を覆う保護膜とが少なくも設けられた前記基板上に成膜された成膜層と、前記配線の一部を前記保護膜から露出させて設けた複数の接続パッドと、を備え、前記複数の接続パッドが点対称になるように配置された回路素子において、前記複数の接続パッドの向きが識別できるように、前記複数の接続パッドを除いた部分と前記基板との間に設けられた前記成膜層のうちの一部の膜厚と、前記複数の接続パッドを除いた部分と前記基板との間に設けられた前記成膜層のうちの残りの膜厚と、を互いに異ならせることを特徴とする回路素子に存する。
【００１２】
請求項４記載の発明は、前記複数の接続パッドを除いた部分と前記基板との間に設けられた前記成膜層のうちの一部の前記保護膜の膜厚と、前記複数の接続パッドを除いた部分と前記基板との間に設けられた前記成膜層のうちの残りの前記保護膜の膜厚と、を互いに異ならせることを特徴とする請求項３に記載の回路素子に存する。
【発明の効果】
【００１３】
光の干渉により成膜層の膜厚を変化させると、回路素子の表面の色が変わる。このことに着目し、請求項１記載の発明によれば、複数の接続パッドのうちの一部と基板との間に設けられた成膜層の膜厚と、複数の接続パッドのうちの残りと基板との間に設けられた成膜層の膜厚と、を互いに異ならせることにより、接続パッドの一部と残りとの色が互いに異なるように視認されるため、簡単な構成で回路素子の向きが認識しやすくなり、実装ミスの低減を図ることができる。
【００１４】
請求項２記載の発明によれば、２層の配線間の絶縁層を設けるか、設けないかだけで簡単に絶縁層の厚み分、複数の接続パッドのうちの一部と基板との間に設けられた成膜層の膜厚と、複数の接続パッドのうちの残りと基板との間に設けられた成膜層の膜厚と、互いに異ならせることができる。さらに、絶縁層に貫通穴とコンタクトとを設けることにより、絶縁層に凹凸ができて光が乱反射するため、接続パッドの一部と残りとの色が互いにより一層異なるように視認される。
【００１５】
請求項３記載の発明によれば、光の干渉により成膜層の膜厚変化させると、回路素子の表面の色が変わる。複数の接続パッドの向きが識別できるように、複数の接続パッドを除いた部分と基板との間に設けられた成膜層のうちの一部の膜厚と、複数の接続パッドを除いた部分と基板との間に設けられた成膜層のうちの残りの膜厚と、を互いに異ならせることにより、接続パッドを除いた部分の一部と残りとの色が互いに異なるように視認されるため、簡単な構成で回路素子の向きが認識しやすくなり、実装ミスの低減を図ることができる。
【００１６】
請求項４記載の発明によれば、保護膜の厚さを部分的に変えるだけで簡単に複数の接続パッドを除いた部分と基板との間に設けられた成膜層の一部の膜厚と、複数の接続パッドを除いた部分と基板との間に設けられた成膜層の残りの膜厚と、を互いに異ならせることができる。
【図面の簡単な説明】
【００１７】
【図１】第１実施形態における本発明の回路素子を組み込んだ半導体装置を示す概略上面図である。
【図２】（Ａ）は図１のＡ−Ａ線部分断面図であり、（Ｂ）は図１のＢ−Ｂ線部分断面図である。
【図３】（Ａ）は第２実施形態における図１のＡ−Ａ線部分断面図であり、（Ｂ）は第２実施形態における図１のＢ−Ｂ線部分断面図である。
【図４】（Ａ）は第２実施形態の変形例における図１のＡ−Ａ線部分断面図であり、（Ｂ）は第２実施形態の変形例における図１のＢ−Ｂ線部分断面図である。
【図５】（Ａ）は第２実施形態の変形例における図１のＡ−Ａ線部分断面図であり、（Ｂ）は第２実施形態の変形例における図１のＢ−Ｂ線部分断面図である。
【図６】第３実施形態における本発明の回路素子を組み込んだ半導体装置を示す概略上面図である。
【図７】（Ａ）は図６のＣ−Ｃ線部分断面図であり、（Ｂ）は図６のＤ−Ｄ線部分断面図である。
【図８】従来の回路素子を組み込んだ半導体装置の一例を示す概略図である。
【図９】従来の回路素子を組み込んだ半導体装置の一例を示す概略図である。
【発明を実施するための形態】
【００１８】
第１実施形態
以下、第１実施形態における本発明の回路素子について、図１及び図２を参照して説明する。図１は、第１実施形態における本発明の回路素子を組み込んだ半導体装置を示す概略上面図である。尚、図１において後述する封止部材は省略されている。図２（Ａ）は第１実施形態における図１のＡ−Ａ線部分断面図であり、図２（Ｂ）は第１実施形態における図１のＢ−Ｂ線部分断面図である。同図に示すように、半導体装置１は、リードフレーム２と、回路素子としての半導体チップ３と、図示しない封止部材と、ワイヤ４と、を備えている。リードフレーム２は、外部接続用の例えば８つのリード２１と、半導体チップ３を搭載するダイパッド２２と、が設けられている。
【００１９】
上記半導体チップ３は、表面に例えば６つの接続パッド３１ａ及び３１ｂが設けられている。上述した半導体チップ３は、接続パッド３１ａ及び３１ｂが点対称に配置されている。また、半導体チップ３は、裏面がダイパッド２２の表面と対向するようにダイパッド２２上に搭載されている。上記図示しない封止部材は、樹脂などから構成され、リード２１の先端を外部に露出させた状態でリードフレーム２、半導体チップ３及びワイヤ４を封止する。上記ワイヤ４は、半導体チップ３の接続パッド３１ａ及び３１ｂとリード２１の表面とにワイヤボンダされ、半導体チップ３とリード２１とを電気的に接続している。
【００２０】
上記概略で説明した半導体チップ３の詳細な構造について図２を参照して説明する。同図に示すように、半導体チップ３は、基板３２と、基板３２上に成膜された成膜層３３と、を備えている。上記成膜層３３には、基板３２上に配置された２層の配線３３ａ、３３ｂと、配線３３ａを覆う絶縁性の保護膜３３ｃと、配線３３ｂ、基板３２間に設けられた絶縁層３３ｄと、が設けられている。上記成膜層３３は、非常に薄く設けられていて、配線３３ａ、３３ｂのような金属でも光を透過する。上記接続パッド３１ａ及び３１ｂは、上記配線３３ａの一部を保護膜３３ｃから露出させて設けられる。
【００２１】
また、図２（Ａ）に示すように、接続パッド３１ａと基板３２との間に設けられた成膜層３３は、配線３３ｂの上に配線３３ａが直接重ねられている。これに対して、図２（Ｂ）に示すように、接続パッド３１ｂと基板３２との間に設けられた成膜層３３は、２層の配線３３ａ及び３３ｂの間に絶縁層３３ｅが設けられている。なお、絶縁層３３ｅにはスルーホール３３ｆ（貫通穴）が設けられていて、このスルーホール３３ｆ内に導電部材から成るコンタクト３３ｇを設けることにより、配線３３ａと配線３３ｂとを電気的に接続している。
【００２２】
これにより、接続パッド３１ａと基板３２との間に設けられた成膜層３３の膜厚ｄ1と、接続パッド３１ｂと基板３２との間に設けられた成膜層３３の膜厚ｄ2と、を互いに異ならせることができる。なお、接続パッド３１ａが請求項中の複数の接続パッドのうちの一部に相当し、接続パッド３１ｂが請求項中の複数の接続パッドのうちの残りに相当する。
【００２３】
ところで、光の干渉により上記成膜層３３の膜厚を変化させると、半導体チップ３の表面の色が変わる。このことに着目し、上述した半導体装置１によれば、接続パッド３１ａと基板３２との間に設けられた成膜層３３の膜厚ｄ1と、複数の接続パッド３１ｂと基板３２との間に設けられた成膜層３３の膜厚ｄ2と、を互いに異ならせることにより、図１中斜線で示す接続パッド３１ａと接続パッド３１ｂとの色が互いに異なるように視認されるため、簡単な構成で半導体チップ３の向きが認識しやすくなり、実装ミスの低減を図ることができる。
【００２４】
また、上述した半導体装置１によれば、２層の配線３３ａ及び３３ｂ間に絶縁層３３ｅを設けるか、設けないかだけで簡単に絶縁層３３ｅの厚み分、接続パッド３１ａと基板３２との間に設けられた成膜層３３の膜厚ｄ1と、接続パッド３１ｂと基板３２との間に設けられた成膜層３３の膜厚ｄ2と、を互いに異ならせることができる。さらに、絶縁層３３ｅにスルーホール３３ｆとコンタクト３３ｇとを設けることにより、絶縁層３３ｅに凹凸ができて光が乱反射するため、接続パッド３１ａと接続パッド３１ｂとの色が互いにより一層異なるように視認される。
【００２５】
なお、上述した第１実施形態によれば、２層の配線３３ａ及び３３ｂ間に絶縁層３３ｅを設けるか、設けないかにより膜厚を異ならせていたが（ｄ1≠ｄ2）、本発明はこれに限ったものではない。例えば、絶縁層３３ｅを厚さを互いに異ならせることで、接続パッド３１ａと基板３２との間に設けた成膜層３３の膜厚と、接続パッド３１ｂと基板３２との間に設けた成膜層３３の膜厚と、を互いに異ならせるようにしてもよい。
【００２６】
また、上述した実施形態によれば、図１中の図面上側の３つの接続パッド３１ａと、図面下側の３つの接続パッド３１ｂと、の色が互いに異なって視認されるように半導体チップ３を設けていたが、本発明はこれに限ったものではない。本発明は、接続パッド３１ａ及び３１ｂの一部と残りとが互いに異なる色に視認されるように設ければよく、例えば、６つの接続パッド３１ａ及び３１ｂの１つと、残りと、の色が互いに異なって視認されるように半導体チップ３を設けても良い。
【００２７】
第２実施形態
次に、第２実施形態における本発明の回路素子について、図３〜図５を参照して説明する。図３（Ａ）は第２実施形態における図１のＡ−Ａ線部分断面図であり、図３（Ａ）は第２実施形態における図１のＢ−Ｂ線部分断面図である。同図において、図１及び図２について上述した第１実施形態で説明した半導体装置１と同一の部分には同一符号を付してその詳細な説明を省略する。第１実施形態と第２実施形態とで大きく異なる点は、半導体チップ３の構造である。図３に示すように、半導体チップ３は、基板３２と、基板３２上に成膜された成膜層３３と、を備えている。
【００２８】
上述した第１実施形態では成膜層３３が配線３３ａ、３３ｂの２層設けられていたが、第２実施形態では配線３３ａの１層設けられた場合について説明する。この場合、接続パッド３３ａと基板３２との間に設けられた絶縁層３３ｄの厚さｄ3と、接続パッド３３ｂと基板３２との間に設けられた絶縁層３３ｄの厚さｄ4と、を互いに異ならせることにより、図１中斜線で示す接続パッド３１ａと接続パッド３１ｂとの色が互いに異なるように視認させることができる。
【００２９】
また、１層配線としては、図４に示された半導体チップ３も知られている。図４（Ａ）は第２実施形態の変形例における図１のＡ−Ａ線部分断面図であり、図４（Ｂ）は第２実施形態の変形例における図１のＢ−Ｂ線部分断面図である。この場合、基板３２には、その基板３２と濃度、キャリアの異なる半導体層３３ｈが設けられている。なお、絶縁層３３ｄにはスルーホール３３ｆが設けられていて、このスルーホール３３ｆ内に導電部材から成るコンタクト３３ｇを設けることにより、配線３３ａと半導体層３３ｈとを電気的に接続している。
【００３０】
この場合も、図４に示すように、接続パッド３３ａと基板３２との間に設けられた絶縁層３３ｄの厚さｄ3と、接続パッド３３ｂと基板３２との間に設けられた絶縁層３３ｄの厚さｄ4と、を互いに異ならせることにより、図１中の斜線で示す絶縁パッド３３ａと絶縁パッド３３ｂとの色が互いに異なるように視認させることができる。
【００３１】
また、上述した図３と図４に示す配線を混在させた例として、例えば図５に示すＮ型ＭＯＳＦＥＴがあるが、この場合も接続パッド３３ａと基板３２との間に設けられた絶縁層３３ｄの厚さｄ3と、接続パッド３３ｂと基板３２との間に設けられた絶縁層３３dの厚さｄ４と、を互いに異ならせることにより、図１中の斜線で示す絶縁パッド３３ａと絶縁パッド３３ｂとの色が互いに異なるように視認させることができる。
【００３２】
第３実施形態
次に、第３実施形態における本発明の回路素子について、図６及び図７を参照して説明する。図６は、第３実施形態における本発明の回路素子を組み込んだ半導体装置１を示す概略上面図である。尚、図６において後述する封止部材は省略されている。図７（Ａ）は図６のＣ−Ｃ線部分断面図であり、（Ｂ）は図６のＤ−Ｄ線部分断面図である。
【００３３】
同図において、図１及び図２について上述した第１実施形態で説明した半導体装置１と同一の部分には同一符号を付してその詳細な説明を省略する。第１実施形態と第３実施形態とで大きく異なる点は、半導体チップ３の構造である。図７に示すように、半導体チップ３は、基板３２と、基板３２上に成膜された成膜層３３と、を備えている。上記成膜層３３には、第１実施形態と同様に、基板３２上に配置された２つの配線３３ａ、３３ｂと、配線３３ａを覆う絶縁性の保護膜３３ｃと、配線３３ａ、基板３２間に設けられた絶縁層３３ｄと、２つの配線３３ａ、３３ｂ間に設けられた絶縁層３３ｅと、が設けられている。
【００３４】
上述した第１実施形態では、接続パッド３１ａと、接続パッド３１ｂと、の色が互いに異なるように視認させていたが、第２実施形態では、図７に示すように、接続パッド３１ａ及び３１ｂを除いた部分と基板３２との間に設けられた成膜層３３のうち一部（図６中斜線で示す領域）の保護膜３３ｃの膜厚ｄ5と、接続パッド３１ａ及び３１ｂを除いた部分と基板３２との間に設けられた成膜層３３のうち残りの保護膜３３ｃの膜厚ｄ6と、を互いに異ならせている。なお、斜線で示す一部の領域は、点対称にならないように設けられている。これにより、接続パッド３１ａ及び３１ｂを除いた部分の斜線で示す一部と残りとの成膜層３３の膜厚が異なり、色が互いに異なるように視認されるため、簡単な構成で半導体チップ３の向きが認識しやすくなり、実装ミスの低減を図ることができる。
【００３５】
なお、上述した第３実施形態によれば、保護膜３３ｃの膜厚を部分的に変えるだけで簡単に複数の接続パッド３１ａ及び３１ｂを除いた部分と基板３２との間に設けられた成膜層３３の斜線に示す一部の膜厚と、複数の接続パッド３１ａ及び３１ｂを除いた部分と基板３２との間に設けられた成膜層３３の残りの膜厚と、を互いに異ならせることができる。
【００３６】
また、上述した第３実施形態によれば、接続パッド３１ａ及び３１ｂを除いた成膜層３３と基板３２との間に設けられた成膜層３３の保護膜３３ｃの厚さを部分的に変えていたが、本発明はこれに限ったものではない。例えば、接続パッド３１ａ及び３１ｂを除いた成膜層３３と基板３２との間に設けられた成膜層３３の絶縁層３３ｄ、３３ｅの膜厚を部分的に変えるようにしてもよい。
【００３７】
また、前述した実施形態は本発明の代表的な形態を示したに過ぎず、本発明は、実施形態に限定されるものではない。即ち、本発明の骨子を逸脱しない範囲で種々変形して実施することができる。
【符号の説明】
【００３８】
３１ａ 接続パッド（複数の接続パッドのうちの一部）
３１ｂ 接続パッド（複数の接続パッドのうちの残り）
３２ 基板
３３ 成膜層
３３ａ 配線
３３ｂ 配線
３３ｃ 保護膜
３３ｅ 絶縁層
３３ｆ スルーホール（貫通穴）
３３ｇ コンタクト
【技術分野】
【０００１】
本発明は、回路素子に関するものである。
【背景技術】
【０００２】
上述した回路素子を組み込んだ半導体装置として例えば図８に示されたようなものが知られている（特許文献１）。同図に示すように、半導体装置１は、リードフレーム２と、回路素子としての半導体チップ３と、図示しない封止部材と、ワイヤ４と、を備えている。リードフレーム２は、外部接続用の例えば８つのリード２１と、半導体チップ３を搭載するダイパッド２２と、が設けられている。
【０００３】
上記半導体チップ３は、表面に例えば６つの接続パッド３１が設けられている。半導体チップ３は、裏面がダイパッド２２の表面と対向するようにダイパッド２２上に搭載されている。上記図示しない封止部材は、樹脂などから構成され、リード２１の先端を外部に露出させた状態でリードフレーム２、半導体チップ３及びワイヤ４を封止する。上記ワイヤ４は、半導体チップ３の接続パッド３１とリード２１の表面とにワイヤボンダされ、半導体チップ３とリード２１とを電気的に接続している。
【０００４】
上述した半導体チップ３は、図８に示すように、接続パッド３１が点対称に設けられている。このため、半導体チップ３の向きの識別が困難となり、半導体チップ３を図８中の上下逆さまにダイパッド２２に搭載してしまい、ワイヤ４を本来接続すべきリード２１とは異なるリード２１に誤接続してしまう実装ミスが生じる恐れがあった。そこで、半導体チップ３の表面に半導体チップ３の向きを識別する識別文字５を設けていた。
【０００５】
しかしながら、半導体チップ３の集積性向上に伴い半導体チップ３のサイズが小さくなるため、識別文字５を設けるのが困難になってきた。また、半導体チップ３の小型化に伴って識別文字５を小さくすると、特に海外にて人がワイヤボンダ作業を行う場合に向きの識別に顕微鏡が必要となり著しく作業性が悪化する、という問題があった。
【０００６】
そこで、例えば図９に示すように、半導体チップ３の接続パッド３１を非点対称に設けることが考えられている。図９に示す半導体チップ３によれば、識別文字５を確認しなくても接続パッド３１を見て容易に半導体チップ３の向きを識別することができる。しかしながら、接続パッド３１を非点対称に設けると、ワイヤボンダ時に接続パッド３１を通じて半導体チップ３に伝わる力が不均一となり、半導体チップ３の歪みを起こしこれは信頼性低下と特性変動のつながり、困難になった。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平１１−７４３２３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
そこで、本発明は、回路素子の向きを簡単な構成で認識しやすくすることにより、実装ミスの低減を図る回路素子を提供することを課題とする。
【課題を解決するための手段】
【０００９】
上述した課題を解決するためになされた請求項１記載の発明は、基板と、前記基板上に配置された配線と前記配線を覆う保護膜とが少なくも設けられた前記基板上に成膜された成膜層と、前記配線の一部を前記保護膜から露出させて設けた複数の接続パッドと、を備え、前記複数の接続パッドが点対称になるように配置された回路素子において、前記複数の接続パッドのうちの一部と前記基板との間に設けられた前記成膜層の膜厚と、前記複数の接続パッドのうちの残りと前記基板との間に設けられた前記成膜層の膜厚と、を互いに異ならせることを特徴とする回路素子に存する。
【００１０】
請求項２記載の発明は、前記複数の接続パッドのうちの一部と前記基板との間に設けられた前記成膜層は、前記配線が２層直接重ねられて設けられ、前記複数の接続パッドのうちの残りと前記基板との間に設けられた前記成膜層は、２層の前記配線間に絶縁層が設けられ、前記絶縁層には、貫通穴と、該貫通穴内に設けられた前記２層の配線を接続するコンタクトと、が設けられていることを特徴とする請求項１に記載の回路素子に存する。
【００１１】
請求項３記載の発明は、基板と、前記基板上に配置された配線と前記配線を覆う保護膜とが少なくも設けられた前記基板上に成膜された成膜層と、前記配線の一部を前記保護膜から露出させて設けた複数の接続パッドと、を備え、前記複数の接続パッドが点対称になるように配置された回路素子において、前記複数の接続パッドの向きが識別できるように、前記複数の接続パッドを除いた部分と前記基板との間に設けられた前記成膜層のうちの一部の膜厚と、前記複数の接続パッドを除いた部分と前記基板との間に設けられた前記成膜層のうちの残りの膜厚と、を互いに異ならせることを特徴とする回路素子に存する。
【００１２】
請求項４記載の発明は、前記複数の接続パッドを除いた部分と前記基板との間に設けられた前記成膜層のうちの一部の前記保護膜の膜厚と、前記複数の接続パッドを除いた部分と前記基板との間に設けられた前記成膜層のうちの残りの前記保護膜の膜厚と、を互いに異ならせることを特徴とする請求項３に記載の回路素子に存する。
【発明の効果】
【００１３】
光の干渉により成膜層の膜厚を変化させると、回路素子の表面の色が変わる。このことに着目し、請求項１記載の発明によれば、複数の接続パッドのうちの一部と基板との間に設けられた成膜層の膜厚と、複数の接続パッドのうちの残りと基板との間に設けられた成膜層の膜厚と、を互いに異ならせることにより、接続パッドの一部と残りとの色が互いに異なるように視認されるため、簡単な構成で回路素子の向きが認識しやすくなり、実装ミスの低減を図ることができる。
【００１４】
請求項２記載の発明によれば、２層の配線間の絶縁層を設けるか、設けないかだけで簡単に絶縁層の厚み分、複数の接続パッドのうちの一部と基板との間に設けられた成膜層の膜厚と、複数の接続パッドのうちの残りと基板との間に設けられた成膜層の膜厚と、互いに異ならせることができる。さらに、絶縁層に貫通穴とコンタクトとを設けることにより、絶縁層に凹凸ができて光が乱反射するため、接続パッドの一部と残りとの色が互いにより一層異なるように視認される。
【００１５】
請求項３記載の発明によれば、光の干渉により成膜層の膜厚変化させると、回路素子の表面の色が変わる。複数の接続パッドの向きが識別できるように、複数の接続パッドを除いた部分と基板との間に設けられた成膜層のうちの一部の膜厚と、複数の接続パッドを除いた部分と基板との間に設けられた成膜層のうちの残りの膜厚と、を互いに異ならせることにより、接続パッドを除いた部分の一部と残りとの色が互いに異なるように視認されるため、簡単な構成で回路素子の向きが認識しやすくなり、実装ミスの低減を図ることができる。
【００１６】
請求項４記載の発明によれば、保護膜の厚さを部分的に変えるだけで簡単に複数の接続パッドを除いた部分と基板との間に設けられた成膜層の一部の膜厚と、複数の接続パッドを除いた部分と基板との間に設けられた成膜層の残りの膜厚と、を互いに異ならせることができる。
【図面の簡単な説明】
【００１７】
【図１】第１実施形態における本発明の回路素子を組み込んだ半導体装置を示す概略上面図である。
【図２】（Ａ）は図１のＡ−Ａ線部分断面図であり、（Ｂ）は図１のＢ−Ｂ線部分断面図である。
【図３】（Ａ）は第２実施形態における図１のＡ−Ａ線部分断面図であり、（Ｂ）は第２実施形態における図１のＢ−Ｂ線部分断面図である。
【図４】（Ａ）は第２実施形態の変形例における図１のＡ−Ａ線部分断面図であり、（Ｂ）は第２実施形態の変形例における図１のＢ−Ｂ線部分断面図である。
【図５】（Ａ）は第２実施形態の変形例における図１のＡ−Ａ線部分断面図であり、（Ｂ）は第２実施形態の変形例における図１のＢ−Ｂ線部分断面図である。
【図６】第３実施形態における本発明の回路素子を組み込んだ半導体装置を示す概略上面図である。
【図７】（Ａ）は図６のＣ−Ｃ線部分断面図であり、（Ｂ）は図６のＤ−Ｄ線部分断面図である。
【図８】従来の回路素子を組み込んだ半導体装置の一例を示す概略図である。
【図９】従来の回路素子を組み込んだ半導体装置の一例を示す概略図である。
【発明を実施するための形態】
【００１８】
第１実施形態
以下、第１実施形態における本発明の回路素子について、図１及び図２を参照して説明する。図１は、第１実施形態における本発明の回路素子を組み込んだ半導体装置を示す概略上面図である。尚、図１において後述する封止部材は省略されている。図２（Ａ）は第１実施形態における図１のＡ−Ａ線部分断面図であり、図２（Ｂ）は第１実施形態における図１のＢ−Ｂ線部分断面図である。同図に示すように、半導体装置１は、リードフレーム２と、回路素子としての半導体チップ３と、図示しない封止部材と、ワイヤ４と、を備えている。リードフレーム２は、外部接続用の例えば８つのリード２１と、半導体チップ３を搭載するダイパッド２２と、が設けられている。
【００１９】
上記半導体チップ３は、表面に例えば６つの接続パッド３１ａ及び３１ｂが設けられている。上述した半導体チップ３は、接続パッド３１ａ及び３１ｂが点対称に配置されている。また、半導体チップ３は、裏面がダイパッド２２の表面と対向するようにダイパッド２２上に搭載されている。上記図示しない封止部材は、樹脂などから構成され、リード２１の先端を外部に露出させた状態でリードフレーム２、半導体チップ３及びワイヤ４を封止する。上記ワイヤ４は、半導体チップ３の接続パッド３１ａ及び３１ｂとリード２１の表面とにワイヤボンダされ、半導体チップ３とリード２１とを電気的に接続している。
【００２０】
上記概略で説明した半導体チップ３の詳細な構造について図２を参照して説明する。同図に示すように、半導体チップ３は、基板３２と、基板３２上に成膜された成膜層３３と、を備えている。上記成膜層３３には、基板３２上に配置された２層の配線３３ａ、３３ｂと、配線３３ａを覆う絶縁性の保護膜３３ｃと、配線３３ｂ、基板３２間に設けられた絶縁層３３ｄと、が設けられている。上記成膜層３３は、非常に薄く設けられていて、配線３３ａ、３３ｂのような金属でも光を透過する。上記接続パッド３１ａ及び３１ｂは、上記配線３３ａの一部を保護膜３３ｃから露出させて設けられる。
【００２１】
また、図２（Ａ）に示すように、接続パッド３１ａと基板３２との間に設けられた成膜層３３は、配線３３ｂの上に配線３３ａが直接重ねられている。これに対して、図２（Ｂ）に示すように、接続パッド３１ｂと基板３２との間に設けられた成膜層３３は、２層の配線３３ａ及び３３ｂの間に絶縁層３３ｅが設けられている。なお、絶縁層３３ｅにはスルーホール３３ｆ（貫通穴）が設けられていて、このスルーホール３３ｆ内に導電部材から成るコンタクト３３ｇを設けることにより、配線３３ａと配線３３ｂとを電気的に接続している。
【００２２】
これにより、接続パッド３１ａと基板３２との間に設けられた成膜層３３の膜厚ｄ1と、接続パッド３１ｂと基板３２との間に設けられた成膜層３３の膜厚ｄ2と、を互いに異ならせることができる。なお、接続パッド３１ａが請求項中の複数の接続パッドのうちの一部に相当し、接続パッド３１ｂが請求項中の複数の接続パッドのうちの残りに相当する。
【００２３】
ところで、光の干渉により上記成膜層３３の膜厚を変化させると、半導体チップ３の表面の色が変わる。このことに着目し、上述した半導体装置１によれば、接続パッド３１ａと基板３２との間に設けられた成膜層３３の膜厚ｄ1と、複数の接続パッド３１ｂと基板３２との間に設けられた成膜層３３の膜厚ｄ2と、を互いに異ならせることにより、図１中斜線で示す接続パッド３１ａと接続パッド３１ｂとの色が互いに異なるように視認されるため、簡単な構成で半導体チップ３の向きが認識しやすくなり、実装ミスの低減を図ることができる。
【００２４】
また、上述した半導体装置１によれば、２層の配線３３ａ及び３３ｂ間に絶縁層３３ｅを設けるか、設けないかだけで簡単に絶縁層３３ｅの厚み分、接続パッド３１ａと基板３２との間に設けられた成膜層３３の膜厚ｄ1と、接続パッド３１ｂと基板３２との間に設けられた成膜層３３の膜厚ｄ2と、を互いに異ならせることができる。さらに、絶縁層３３ｅにスルーホール３３ｆとコンタクト３３ｇとを設けることにより、絶縁層３３ｅに凹凸ができて光が乱反射するため、接続パッド３１ａと接続パッド３１ｂとの色が互いにより一層異なるように視認される。
【００２５】
なお、上述した第１実施形態によれば、２層の配線３３ａ及び３３ｂ間に絶縁層３３ｅを設けるか、設けないかにより膜厚を異ならせていたが（ｄ1≠ｄ2）、本発明はこれに限ったものではない。例えば、絶縁層３３ｅを厚さを互いに異ならせることで、接続パッド３１ａと基板３２との間に設けた成膜層３３の膜厚と、接続パッド３１ｂと基板３２との間に設けた成膜層３３の膜厚と、を互いに異ならせるようにしてもよい。
【００２６】
また、上述した実施形態によれば、図１中の図面上側の３つの接続パッド３１ａと、図面下側の３つの接続パッド３１ｂと、の色が互いに異なって視認されるように半導体チップ３を設けていたが、本発明はこれに限ったものではない。本発明は、接続パッド３１ａ及び３１ｂの一部と残りとが互いに異なる色に視認されるように設ければよく、例えば、６つの接続パッド３１ａ及び３１ｂの１つと、残りと、の色が互いに異なって視認されるように半導体チップ３を設けても良い。
【００２７】
第２実施形態
次に、第２実施形態における本発明の回路素子について、図３〜図５を参照して説明する。図３（Ａ）は第２実施形態における図１のＡ−Ａ線部分断面図であり、図３（Ａ）は第２実施形態における図１のＢ−Ｂ線部分断面図である。同図において、図１及び図２について上述した第１実施形態で説明した半導体装置１と同一の部分には同一符号を付してその詳細な説明を省略する。第１実施形態と第２実施形態とで大きく異なる点は、半導体チップ３の構造である。図３に示すように、半導体チップ３は、基板３２と、基板３２上に成膜された成膜層３３と、を備えている。
【００２８】
上述した第１実施形態では成膜層３３が配線３３ａ、３３ｂの２層設けられていたが、第２実施形態では配線３３ａの１層設けられた場合について説明する。この場合、接続パッド３３ａと基板３２との間に設けられた絶縁層３３ｄの厚さｄ3と、接続パッド３３ｂと基板３２との間に設けられた絶縁層３３ｄの厚さｄ4と、を互いに異ならせることにより、図１中斜線で示す接続パッド３１ａと接続パッド３１ｂとの色が互いに異なるように視認させることができる。
【００２９】
また、１層配線としては、図４に示された半導体チップ３も知られている。図４（Ａ）は第２実施形態の変形例における図１のＡ−Ａ線部分断面図であり、図４（Ｂ）は第２実施形態の変形例における図１のＢ−Ｂ線部分断面図である。この場合、基板３２には、その基板３２と濃度、キャリアの異なる半導体層３３ｈが設けられている。なお、絶縁層３３ｄにはスルーホール３３ｆが設けられていて、このスルーホール３３ｆ内に導電部材から成るコンタクト３３ｇを設けることにより、配線３３ａと半導体層３３ｈとを電気的に接続している。
【００３０】
この場合も、図４に示すように、接続パッド３３ａと基板３２との間に設けられた絶縁層３３ｄの厚さｄ3と、接続パッド３３ｂと基板３２との間に設けられた絶縁層３３ｄの厚さｄ4と、を互いに異ならせることにより、図１中の斜線で示す絶縁パッド３３ａと絶縁パッド３３ｂとの色が互いに異なるように視認させることができる。
【００３１】
また、上述した図３と図４に示す配線を混在させた例として、例えば図５に示すＮ型ＭＯＳＦＥＴがあるが、この場合も接続パッド３３ａと基板３２との間に設けられた絶縁層３３ｄの厚さｄ3と、接続パッド３３ｂと基板３２との間に設けられた絶縁層３３dの厚さｄ４と、を互いに異ならせることにより、図１中の斜線で示す絶縁パッド３３ａと絶縁パッド３３ｂとの色が互いに異なるように視認させることができる。
【００３２】
第３実施形態
次に、第３実施形態における本発明の回路素子について、図６及び図７を参照して説明する。図６は、第３実施形態における本発明の回路素子を組み込んだ半導体装置１を示す概略上面図である。尚、図６において後述する封止部材は省略されている。図７（Ａ）は図６のＣ−Ｃ線部分断面図であり、（Ｂ）は図６のＤ−Ｄ線部分断面図である。
【００３３】
同図において、図１及び図２について上述した第１実施形態で説明した半導体装置１と同一の部分には同一符号を付してその詳細な説明を省略する。第１実施形態と第３実施形態とで大きく異なる点は、半導体チップ３の構造である。図７に示すように、半導体チップ３は、基板３２と、基板３２上に成膜された成膜層３３と、を備えている。上記成膜層３３には、第１実施形態と同様に、基板３２上に配置された２つの配線３３ａ、３３ｂと、配線３３ａを覆う絶縁性の保護膜３３ｃと、配線３３ａ、基板３２間に設けられた絶縁層３３ｄと、２つの配線３３ａ、３３ｂ間に設けられた絶縁層３３ｅと、が設けられている。
【００３４】
上述した第１実施形態では、接続パッド３１ａと、接続パッド３１ｂと、の色が互いに異なるように視認させていたが、第２実施形態では、図７に示すように、接続パッド３１ａ及び３１ｂを除いた部分と基板３２との間に設けられた成膜層３３のうち一部（図６中斜線で示す領域）の保護膜３３ｃの膜厚ｄ5と、接続パッド３１ａ及び３１ｂを除いた部分と基板３２との間に設けられた成膜層３３のうち残りの保護膜３３ｃの膜厚ｄ6と、を互いに異ならせている。なお、斜線で示す一部の領域は、点対称にならないように設けられている。これにより、接続パッド３１ａ及び３１ｂを除いた部分の斜線で示す一部と残りとの成膜層３３の膜厚が異なり、色が互いに異なるように視認されるため、簡単な構成で半導体チップ３の向きが認識しやすくなり、実装ミスの低減を図ることができる。
【００３５】
なお、上述した第３実施形態によれば、保護膜３３ｃの膜厚を部分的に変えるだけで簡単に複数の接続パッド３１ａ及び３１ｂを除いた部分と基板３２との間に設けられた成膜層３３の斜線に示す一部の膜厚と、複数の接続パッド３１ａ及び３１ｂを除いた部分と基板３２との間に設けられた成膜層３３の残りの膜厚と、を互いに異ならせることができる。
【００３６】
また、上述した第３実施形態によれば、接続パッド３１ａ及び３１ｂを除いた成膜層３３と基板３２との間に設けられた成膜層３３の保護膜３３ｃの厚さを部分的に変えていたが、本発明はこれに限ったものではない。例えば、接続パッド３１ａ及び３１ｂを除いた成膜層３３と基板３２との間に設けられた成膜層３３の絶縁層３３ｄ、３３ｅの膜厚を部分的に変えるようにしてもよい。
【００３７】
また、前述した実施形態は本発明の代表的な形態を示したに過ぎず、本発明は、実施形態に限定されるものではない。即ち、本発明の骨子を逸脱しない範囲で種々変形して実施することができる。
【符号の説明】
【００３８】
３１ａ 接続パッド（複数の接続パッドのうちの一部）
３１ｂ 接続パッド（複数の接続パッドのうちの残り）
３２ 基板
３３ 成膜層
３３ａ 配線
３３ｂ 配線
３３ｃ 保護膜
３３ｅ 絶縁層
３３ｆ スルーホール（貫通穴）
３３ｇ コンタクト
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に配置された配線と前記配線を覆う保護膜とが少なくも設けられた前記基板上に成膜された成膜層と、
前記配線の一部を前記保護膜から露出させて設けた複数の接続パッドと、を備え、
前記複数の接続パッドが点対称になるように配置された回路素子において、
前記複数の接続パッドのうちの一部と前記基板との間に設けられた前記成膜層の膜厚と、前記複数の接続パッドのうちの残りと前記基板との間に設けられた前記成膜層の膜厚と、を互いに異ならせる
ことを特徴とする回路素子。
【請求項２】
前記複数の接続パッドのうちの一部と前記基板との間に設けられた前記成膜層は、前記配線が２層直接重ねられて設けられ、
前記複数の接続パッドのうちの残りと前記基板との間に設けられた前記成膜層は、２層の前記配線間に絶縁層が設けられ、
前記絶縁層には、貫通穴と、該貫通穴内に設けられた前記２層の配線を接続するコンタクトと、が設けられている
ことを特徴とする請求項１に記載の回路素子。
【請求項３】
基板と、
前記基板上に配置された配線と前記配線を覆う保護膜とが少なくも設けられた前記基板上に成膜された成膜層と、
前記配線の一部を前記保護膜から露出させて設けた複数の接続パッドと、を備え、
前記複数の接続パッドが点対称になるように配置された回路素子において、
前記複数の接続パッドの向きが識別できるように、前記複数の接続パッドを除いた部分と前記基板との間に設けられた前記成膜層のうちの一部の膜厚と、前記複数の接続パッドを除いた部分と前記基板との間に設けられた前記成膜層のうちの残りの膜厚と、を互いに異ならせる
ことを特徴とする回路素子。
【請求項４】
前記複数の接続パッドを除いた部分と前記基板との間に設けられた前記成膜層のうちの一部の前記保護膜の膜厚と、前記複数の接続パッドを除いた部分と前記基板との間に設けられた前記成膜層のうちの残りの前記保護膜の膜厚と、を互いに異ならせる
ことを特徴とする請求項３に記載の回路素子。
【請求項１】
基板と、
前記基板上に配置された配線と前記配線を覆う保護膜とが少なくも設けられた前記基板上に成膜された成膜層と、
前記配線の一部を前記保護膜から露出させて設けた複数の接続パッドと、を備え、
前記複数の接続パッドが点対称になるように配置された回路素子において、
前記複数の接続パッドのうちの一部と前記基板との間に設けられた前記成膜層の膜厚と、前記複数の接続パッドのうちの残りと前記基板との間に設けられた前記成膜層の膜厚と、を互いに異ならせる
ことを特徴とする回路素子。
【請求項２】
前記複数の接続パッドのうちの一部と前記基板との間に設けられた前記成膜層は、前記配線が２層直接重ねられて設けられ、
前記複数の接続パッドのうちの残りと前記基板との間に設けられた前記成膜層は、２層の前記配線間に絶縁層が設けられ、
前記絶縁層には、貫通穴と、該貫通穴内に設けられた前記２層の配線を接続するコンタクトと、が設けられている
ことを特徴とする請求項１に記載の回路素子。
【請求項３】
基板と、
前記基板上に配置された配線と前記配線を覆う保護膜とが少なくも設けられた前記基板上に成膜された成膜層と、
前記配線の一部を前記保護膜から露出させて設けた複数の接続パッドと、を備え、
前記複数の接続パッドが点対称になるように配置された回路素子において、
前記複数の接続パッドの向きが識別できるように、前記複数の接続パッドを除いた部分と前記基板との間に設けられた前記成膜層のうちの一部の膜厚と、前記複数の接続パッドを除いた部分と前記基板との間に設けられた前記成膜層のうちの残りの膜厚と、を互いに異ならせる
ことを特徴とする回路素子。
【請求項４】
前記複数の接続パッドを除いた部分と前記基板との間に設けられた前記成膜層のうちの一部の前記保護膜の膜厚と、前記複数の接続パッドを除いた部分と前記基板との間に設けられた前記成膜層のうちの残りの前記保護膜の膜厚と、を互いに異ならせる
ことを特徴とする請求項３に記載の回路素子。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２０１１−１２４３５９（Ｐ２０１１−１２４３５９Ａ）
【公開日】平成２３年６月２３日（２０１１．６．２３）
【国際特許分類】
【出願番号】特願２００９−２８０１９８（Ｐ２００９−２８０１９８）
【出願日】平成２１年１２月１０日（２００９．１２．１０）
【出願人】（５０９０９６９６８）佳帆電子株式会社 (5)
【Ｆターム（参考）】
【公開日】平成２３年６月２３日（２０１１．６．２３）
【国際特許分類】
【出願日】平成２１年１２月１０日（２００９．１２．１０）
【出願人】（５０９０９６９６８）佳帆電子株式会社 (5)
【Ｆターム（参考）】
[ Back to top ]