固体撮像素子および固体撮像装置
【課題】垂直ｎ画素、水平ｎ画素の画素信号を加算する場合に、ｎが偶数の場合でも加算画素の空間位置を均等に制御することが可能な固体撮像素子を提供する。
【解決手段】画素２５は光電変換部２１とリセット部２４と読み出し部２３と信号蓄積部２２とを有し、固体撮像素子３は複数の画素２５に蓄積された画素信号を加算する加算手段２８を有し、複数の画素２５は複数の画素２５からなる主画素群２６を含み、主画素群２６は同数の複数の画素２５を含む第１の副画素群２７１を含む複数の副画素群を含み、固体撮像素子３は、同じ副画素群に含まれる複数の画素２５の露光時間が少なくとも２種類以上となるように、同じ副画素群に含まれる複数の画素２５におけるリセット部２４および読み出し部２３の少なくとも一つを個別に制御して画素２５の露光時間を制御し、加算手段２８は、同じ副画素群に含まれる露光時間の異なる複数の画素２５の画素信号を加算する。
【解決手段】画素２５は光電変換部２１とリセット部２４と読み出し部２３と信号蓄積部２２とを有し、固体撮像素子３は複数の画素２５に蓄積された画素信号を加算する加算手段２８を有し、複数の画素２５は複数の画素２５からなる主画素群２６を含み、主画素群２６は同数の複数の画素２５を含む第１の副画素群２７１を含む複数の副画素群を含み、固体撮像素子３は、同じ副画素群に含まれる複数の画素２５の露光時間が少なくとも２種類以上となるように、同じ副画素群に含まれる複数の画素２５におけるリセット部２４および読み出し部２３の少なくとも一つを個別に制御して画素２５の露光時間を制御し、加算手段２８は、同じ副画素群に含まれる露光時間の異なる複数の画素２５の画素信号を加算する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画素加算を行うことができる固体撮像素子および固体撮像装置に関し、特に加算後の信号に対応する加算画素の空間位置が均等になるように制御できる固体撮像素子および固体撮像装置に関する。
【背景技術】
【０００２】
近年、ＣＣＤイメージセンサやＭＯＳイメージセンサの画素数が増大し、ＨＤＴＶやＰＣのモニターが採用する画素数を大きく上回る高精細なイメージセンサ（固体撮像素子）が実用化されている。そのような中で、上記イメージセンサを搭載したデジタルスチルカメラにおいては、カメラに保存できる画像枚数を多くするためや、印刷目的ではなく主にモニター上で閲覧する目的のために、必ずしもその最大画素数で画像を記録せず、画素数を減少させて画像を記録することが行われている。
【０００３】
画素数を減少させるための方法の一つは、イメージセンサの一部の画素の信号（画素信号）を選択的に読み出して残りの画素の信号を破棄する、いわゆる「画素間引き」である。例えば、通常のＣＣＤイメージセンサでは、画素信号を垂直方向に転送する垂直ＣＣＤを構成する複数の転送ゲート電極の一部或いはすべてが画素信号の読み出しゲート電極も兼ねているため、ある特定の読み出しゲート電極に読み出し信号を与えないことで、その読み出しゲート電極に対応する画素信号を間引くことが可能である。この方法は、特別な構造的変更を加えることなく転送ゲート電極に与える駆動パルスの制御のみで実現できるため、撮影前の構図を確認するためにカメラに内蔵されている比較的画素数が少ない液晶モニター等に映像を表示する際や、３０ｆｐｓ程度の動画記録に使用されている。
【０００４】
その他の方法として、画素信号を破棄せずに加算することで画素数を減少させる方法がある。この方法は、加算後の１画素当たりの信号（加算後の信号）の信号量が増大するためＳＮが向上するメリットがあり、液晶モニターへの表示だけでなく静止画の記録モードの一つとしても利用されている。特許文献１の固体撮像素子は、同一の色フィルタを有する画素（同色画素）の画素信号を垂直ＣＣＤ内で列方向に加算し、さらに水平ＣＣＤ内で行方向に加算することにより水平２画素、垂直２画素の計４画素の信号を加算することにより、画素数を１／４に減少させることが可能である。垂直ＣＣＤ内での列方向の画素信号の加算は、垂直ＣＣＤの転送ゲート電極の繰り返し単位内に同一色フィルタを有する複数の画素を含む構造であれば、読み出しゲート電極に与える駆動パルスの制御により容易に実現可能である。水平ＣＣＤ内での行方向の画素信号の加算は、垂直ＣＣＤと水平ＣＣＤとの間に特定の列の画素信号を選択的に水平ＣＣＤに転送する転送ゲート電極を設けることにより実現可能である。
【０００５】
また、ＭＯＳイメージセンサにおいても、特許文献２に記載されるように、行走査手段によって選択制御された行の単位画素から列信号線を介して出力されるアナログ信号をデジタル信号に変換し、かつ得られたデジタル信号を複数の単位画素の信号（画素信号）間で加算して出力するアナログ−デジタル変換手段により、複数行、複数列の画素信号を加算して、画素数を減少させることが可能である。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０００−３５００９９号公報
【特許文献２】特開２００５−２７８１３５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、特開２００３−２３００５４号公報にも記載されているように、同色画素が１画素置きに配列されているベイヤー配列で同色画素の画素信号同士を等間隔に垂直ｎ画素、水平ｎ画素について加算するとき（ｎは自然数）、ｎが奇数の場合は加算画素の空間位置は均等（加算された画素の重心が等間隔）であるが、ｎが偶数の場合は加算画素の空間位置は不均等（加算された画素の重心が不等間隔）になる。このため、ｎが偶数の場合に加算後の信号を表示デバイスに表示させたり、記録した画像を印刷したりする場合、不均一な空間位置の画素情報が均等な空間位置に再配列されるため、画素数の減少以上に解像度が劣化し、本来の被写体とは異なる色や輝度成分によってモアレなどの偽信号が発生して非常に見苦しい画像となる。
【０００８】
そこで、本発明では、垂直ｎ画素、水平ｎ画素の画素信号を加算する場合に、ｎが偶数の場合でも加算画素の空間位置を均等に制御することが可能な固体撮像素子および固体撮像装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
前記の目的を達成するため、本発明の一態様に係る固体撮像装置は、被写体の光学像を画素信号に光電変換する複数の画素が行列状に２次元配置される固体撮像素子であって、前記画素は、光電変換により画素信号を生成する光電変換部と、前記光電変換部の画素信号をリセットするリセット部と、画素信号を前記光電変換部から読み出す読み出し部と、前記読み出し部により読み出された画素信号を蓄積する信号蓄積部とを有し、前記固体撮像素子は、複数の前記画素に蓄積された画素信号を加算する加算部を有し、複数の前記画素は、複数の前記画素からなる主画素群を含み、前記主画素群は、同数の複数の前記画素を含む複数の副画素群を含み、前記固体撮像素子は、同じ前記副画素群に含まれる複数の前記画素の露光時間が少なくとも２種類以上となるように、同じ前記副画素群に含まれる複数の前記画素における前記リセット部および前記読み出し部の少なくとも一つを個別に制御して前記画素の露光時間を制御し、前記加算部は、同じ前記副画素群に含まれる露光時間の異なる複数の前記画素の画素信号を加算することを特徴とする（第１の構成）。
【００１０】
本態様によれば、同じ副画素群内の画素の露光時間を画素毎に制御して同じ副画素群内の画素信号に対して重み付け加算することができる。その結果、垂直ｎ画素、水平ｎ画素の画素信号を加算する場合に、ｎが偶数の場合でも加算画素の空間位置を均等に制御することができる。
【００１１】
前記第１の構成において、前記主画素群は、行方向に隣接する４ｎ（ｎは１以上の整数）個の前記画素を列方向に隣接する４ｎ行分並べて構成された合計４ｎ×４ｎ個の前記画素を含み、かつ４つの前記副画素群で構成され、４つの前記副画素群のそれぞれは、行方向に１画素置きの２ｎ個の前記画素を列方向に１行置きの２ｎ行分並べて構成された合計２ｎ×２ｎ個の前記画素を含むことが好ましい（第２の構成）。
【００１２】
前記第１〜２のいずれかの構成において、前記固体撮像素子は、前記加算により生成された信号に対応する加算画素の空間位置が均等になるように、前記リセット部および前記読み出し部の少なくとも一つを制御して前記画素の露光時間を制御し、かつ前記加算部を制御して画素信号が加算される前記画素を選択することが好ましい（第３の構成）。
【００１３】
前記第１〜３のいずれかの構成において、異なる前記副画素群の２個の前記画素であって、前記主画素群の重心を通り行方向または列方向に沿う直線に対して線対称をなす前記２個の画素において、前記リセット部または前記読み出し部が共通であることも望ましい（第４の構成）。
【００１４】
前記第１〜３のいずれかの構成において、異なる前記副画素群の２個の前記画素であって、前記主画素群の重心を通り行方向または列方向に沿う直線に対して線対称をなす前記２個の画素において、前記リセット部が共通であり、かつ、異なる前記副画素群の２個の前記画素であって、前記直線の方向と直交する方向の直線に対して線対称をなす前記２個の画素において、前記読み出し部が共通であることも望ましい（第５の構成）。
【００１５】
前記第１〜３のいずれかの構成において、前記リセット部は、前記主画素群の全ての前記画素で共通に設けられていることも望ましい（第６の構成）。
【００１６】
前記第１〜３のいずれかの構成において、前記読み出し部は、前記主画素群の全ての前記画素で共通に設けられていることも望ましい（第７の構成）。
【００１７】
前記第１〜３のいずれかの構成において、前記固体撮像素子は、前記信号蓄積部に蓄積された画素信号を破棄する機能を有することも望ましい（第８の構成）。
【００１８】
前記第１〜８のいずれかの構成において、前記画素は、所定の波長の光を透過させる色フィルタを有し、同じ前記副画素群に含まれる複数の前記画素には、同じ波長の光を透過させる色フィルタが設けられ、異なる前記副画素群に含まれる前記画素には、異なる波長の光を透過させる色フィルタが設けられることが好ましい（第９の構成）。
【００１９】
前記第９の構成において、複数の前記画素の色フィルタは、行方向に隣接する２個の前記画素を列方向に隣接する２行分並べて構成された合計４個の前記画素に設けられた色フィルタを１単位とし、繰り返し配置されることが好ましい（第１０の構成）。
【００２０】
前記第１０の構成において、１単位の前記色フィルタが設けられた４個の前記画素では、一の対角線上の２個の前記画素に第１の色フィルタが設けられ、他の対角線上の２個の前記画素に第２の色フィルタおよび第３の色フィルタが設けられ、前記第１の色フィルタ、前記第２の色フィルタおよび前記第３の色フィルタは、異なる波長の光を透過させることも好ましい（第１１の構成）。
【００２１】
前記第３の構成において、前記画素は、所定の波長の光を透過させる色フィルタを有し、同じ前記副画素群に含まれる複数の前記画素には、同じ波長の光を透過させる色フィルタが設けられ、異なる前記副画素群に含まれる前記画素には、異なる波長の光を透過させる色フィルタが設けられ、異なる色フィルタが設けられた複数の前記画素の配列は、異なる色フィルタが設けられた複数の前記副画素群の前記加算画素の配列と同じであることも好ましい（第１２の構成）。
【発明の効果】
【００２２】
本発明によれば、画素信号を加算する各画素の露光時間を個別に制御することができるため、加算後の信号に対応する加算画素の空間位置をほぼ均等に調整することができる。その結果、解像度劣化の少ない加算画像を取得できる。
【図面の簡単な説明】
【００２３】
【図１】本発明の実施形態に係る固体撮像装置の構成を示すブロック図である。
【図２】本発明の実施形態に係る固体撮像素子の詳細な構成を示す平面図である。
【図３Ａ】本発明の実施形態に係る固体撮像素子の第１の副画素群の構成を示す平面図である。
【図３Ｂ】本発明の実施形態に係る固体撮像素子の第２の副画素群の構成を示す平面図である。
【図３Ｃ】本発明の実施形態に係る固体撮像素子の第３の副画素群の構成を示す平面図である。
【図３Ｄ】本発明の実施形態に係る固体撮像素子の第４の副画素群の構成を示す平面図である。
【図４】本発明の実施形態に係る固体撮像素子の副画素群の画素の信号強度を示す図である。
【図５】本発明の実施形態に係る固体撮像素子の副画素群の加算画素の座標を示すｘ、ｙ空間の座標図である。
【図６Ａ】本発明の実施形態に係る固体撮像素子の色フィルタ配列およびこれに対応する各画素の座標を示す平面図である。
【図６Ｂ】重み付け係数１で加算した場合の加算画素の座標を示す平面図である。
【図６Ｃ】本発明の実施形態に係る加算画素の空間位置が均等になる重み付け加算を行った場合の加算画素の座標を示す平面図である。
【図７Ａ】本発明の実施形態に係る固体撮像素子における重み付け加算の動作を説明するタイミングチャートである。
【図７Ｂ】本発明の実施形態に係る固体撮像素子における重み付け加算の動作を説明するタイミングチャートである。
【図７Ｃ】本発明の実施形態に係る固体撮像素子における重み付け加算の動作を説明するタイミングチャートである。
【図７Ｄ】本発明の実施形態に係る固体撮像素子における重み付け加算の動作を説明するタイミングチャートである。
【図８Ａ】本発明の実施形態に係る固体撮像素子における重み付け加算の動作の制御と信号の増減とを説明する状態遷移図である。
【図８Ｂ】本発明の実施形態に係る固体撮像素子における重み付け加算の動作の制御と信号の増減とを説明する状態遷移図である。
【図８Ｃ】本発明の実施形態に係る固体撮像素子における重み付け加算の動作の制御と信号の増減とを説明する状態遷移図である。
【図８Ｄ】本発明の実施形態に係る固体撮像素子における重み付け加算の動作の制御と信号の増減とを説明する状態遷移図である。
【図９】本発明の実施形態に係る固体撮像素子の変形例における重み付け加算の動作を説明するタイミングチャートである。
【図１０】本発明の実施形態に係る固体撮像素子の変形例における重み付け加算の動作の制御と信号の増減とを説明する状態遷移図である。
【図１１】本発明の実施形態の実施例１に係るＣＣＤ型固体撮像素子の構成を示す図である。
【図１２】本発明の実施形態の実施例１に係るＣＣＤ型固体撮像素子のゲート電極および配線構造を示す図である。
【図１３】本発明の実施形態の実施例２に係るＭＯＳ型固体撮像素子の構成を示す図である。
【図１４】本発明の実施形態の実施例２に係るＭＯＳ型固体撮像素子の画素の詳細な構成を示す図である。
【発明を実施するための形態】
【００２４】
以下、図面を参照して本発明の実施形態について詳細に説明する。なお、以下で説明する実施の形態は、いずれも本発明の好ましい一具体例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置および接続形態、ステップ、ステップの順序などは、一例であり、本発明を限定する主旨ではない。本発明は、特許請求の範囲だけによって限定される。よって、以下の実施の形態における構成要素のうち、本発明の最上位概念を示す独立請求項に記載されていない構成要素については、本発明の課題を達成するのに必ずしも必要ではないが、より好ましい形態を構成するものとして説明される。また、図面において、実質的に同一の構成、動作、および効果を表す要素については、同一の符号を付す。
【００２５】
＜固体撮像装置の全体概要＞
図１は、本発明の実施形態に係る固体撮像装置（デジタルカメラ）の構成を示すブロック図である。
【００２６】
この固体撮像装置は、固体撮像素子を用いたデジタルカメラであり、レンズ１、固体撮像素子３への被写体の光学像の取り込みを制御するメカ（機械式）シャッタ２、固体撮像素子３、ドライバ４、画像処理部５、制御部（カメラ制御部）１１、入力部１２および出力部１３から構成される。
【００２７】
レンズ１は、メカシャッタ２を介して、被写体を固体撮像素子３の撮像面上に結像する。メカシャッタ２は、制御部１１からの信号により開閉が制御される。メカシャッタ２が開いているときには、被写体からの光が固体撮像素子３上に到達し、メカシャッタ２が閉じているときには被写体からの光が固体撮像素子３上へ到達する前に遮られる。
【００２８】
制御部１１は、入力部１２からの信号を基にして、メカシャッタ２、ドライバ４及び画像処理部５を制御する。また、制御部１１は、記録画像やモニター表示の画像フォーマットの切り替え制御も行う。
【００２９】
ドライバ４は、制御部１１の信号に応じて固体撮像素子３の動作を制御する。固体撮像素子３は、被写体からの入射光量に応じて画像信号を生成し、画像処理部５に出力する。画像処理部５は、Ａ／Ｄ変換器（アナログデジタルコンバータ）６と、デジタル画像処理回路７とを有する。画像処理部５は、画像信号のメモリーへの記録やモニターへの出力を行う出力部１３に接続される。
【００３０】
固体撮像素子３は、ドライバ４により制御され、撮像面上に結像された光学像を画素信号に変換し、Ａ／Ｄ変換器６に出力する。Ａ／Ｄ変換器６は、固体撮像素子３から供給されたアナログ信号をデジタル信号に変換し、デジタル画像処理回路７にデジタル信号を入力する。デジタル画像処理回路７は、画素の並べ替えやホワイトバランス調整、輪郭強調などのディテール処理などのデジタル画像処理を行う。
【００３１】
なお、図１の固体撮像素子３としてはＣＣＤ型固体撮像素子あるいはＭＯＳ型固体撮像素子を用いることができる。また、Ａ／Ｄ変換器６と画像処理部５の一部および全機能とを固体撮像素子３に内蔵する構成も可能である。
【００３２】
＜固体撮像素子の構成＞
図２は、本発明の実施形態に係る固体撮像素子３の詳細な構成を示す平面図である。
【００３３】
この固体撮像素子３は、被写体の光学像を画素信号に光電変換する複数の画素２５が行列状に２次元配置される固体撮像素子であって、画素２５は、光電変換により画素信号を生成する光電変換部２１と、光電変換部２１の画素信号をリセット（初期化）するリセット部２４と、画素信号を光電変換部２１から読み出す読み出し部（読み出しゲート）２３と、読み出し部２３により読み出された画素信号を蓄積する信号蓄積部２２とを有し、固体撮像素子３は、複数の画素２５に蓄積された画素信号を加算する加算手段２８を有し、複数の画素２５は、複数の画素２５からなる主画素群２６を含み、主画素群２６は、同数の複数の画素２５を含む第１の副画素群２７１を含む複数の副画素群を含み、固体撮像素子３は、同じ副画素群に含まれる複数の画素２５の露光時間が少なくとも２種類以上となるように、同じ副画素群に含まれる複数の画素２５におけるリセット部２４および読み出し部２３の少なくとも一つを個別に制御して画素２５の露光時間を制御し、加算手段２８は、同じ副画素群に含まれる露光時間の異なる複数の画素２５の画素信号を加算する。
【００３４】
ここで、主画素群２６は、行方向に隣接する４ｎ（ｎは１以上の整数）個の画素２５を列方向に隣接する４ｎ行分並べて構成された合計４ｎ×４ｎ個の画素２５を含み、かつ４つの副画素群で構成され、４つの副画素群のそれぞれは、行方向に１画素置きの２ｎ個の画素２５を列方向に１行置きの２ｎ行分並べて構成された合計２ｎ×２ｎ個の画素２５を含む。
【００３５】
また、固体撮像素子３は、加算により生成された信号に対応する加算画素の空間位置が均等になるように、リセット部２４および読み出し部２３の少なくとも一つを制御して画素２５の露光時間を制御し、かつ加算手段２８を制御して画素信号が加算される画素２５を選択する。
【００３６】
また、異なる副画素群の２個の画素２５であって、主画素群２６の重心を通り行方向または列方向に沿う直線に対して線対称をなす２個の画素２５において、リセット部２４または読み出し部２３が共通である。なお、「共通」とは共通の駆動パルスが供給されることを示し、「独立」とは異なる駆動パルスが供給されることを示す。
【００３７】
また、異なる副画素群の２個の画素２５であって、主画素群２６の重心を通り行方向または列方向に沿う直線に対して線対称をなす２個の画素２５において、リセット部２４が共通であり、かつ、異なる副画素群の２個の画素２５であって、前記直線の方向と直交する方向の直線に対して線対称をなす２個の画素２５において、読み出し部２３が共通である。
【００３８】
画素２５は、所定の波長の光を透過させる色フィルタ（カラー画像を生成するための色フィルタ）を有し、同じ副画素群に含まれる複数の画素２５には、同じ波長の光を透過させる色フィルタが設けられ、異なる副画素群に含まれる画素２５には、異なる波長の光を透過させる色フィルタが設けられる。このとき、複数の画素２５の色フィルタは、行方向に隣接する２個の画素２５を列方向に隣接する２行分並べて構成された合計４個の画素２５に設けられた色フィルタを１単位とし、繰り返し配置される。さらに、１単位の色フィルタが設けられた４個の画素２５では、一の対角線上の２個の画素２５に第１の色フィルタが設けられ、他の対角線上の２個の画素２５に第２の色フィルタおよび第３の色フィルタが設けられ、第１の色フィルタ、第２の色フィルタおよび第３の色フィルタは、異なる波長の光を透過させる。
【００３９】
画素２５は、所定の波長の光を透過させる色フィルタを有し、同じ副画素群に含まれる複数の画素２５には、同じ波長の光を透過させる色フィルタが設けられ、異なる副画素群に含まれる画素２５には、異なる波長の光を透過させる色フィルタが設けられ、異なる色フィルタが設けられた複数の画素２５の配列は、異なる色フィルタが設けられた複数の副画素群の加算画素の配列と同じ（相似）である。つまり、色フィルタがベイヤー配列である場合には、青色フィルタが設けられた副画素群の加算画素が青色フィルタ、赤色フィルタが設けられた副画素群の加算画素が赤色フィルタ、緑色フィルタが設けられた副画素群の加算画素が緑色フィルタに対応するとして、加算画素も同じ並び順のベイヤー配列で配列される。
【００４０】
固体撮像素子３は、複数の画素２５を備える。画素２５は、光電変換により電気信号を生成する光電変換部２１と、光電変換部２１が生成する信号（信号電荷）を蓄積するための信号蓄積部２２と、光電変換部２１で生成された信号を信号蓄積部２２に読み出すための読み出し部２３と、信号蓄積部２２の電位をリセットし、光電変換部２１が生成する信号をリセットするためのリセット部２４とを備える。
【００４１】
主画素群２６は、行方向に４ｎ個の画素２５、列方向に４ｎ個の画素２５の合計４ｎ×４ｎ個の画素２５からなる画素群である。
【００４２】
以下、図２を用いてｎ＝１の場合の主画素群２６について説明する。画素ｋｌ（ｋ、ｌは０以上３以下の整数）は、左から（ｋ＋１）番目、上から（ｌ＋１）番目の画素２５を示し、画素００（ｋ＝０、ｌ＝０）は主画素群２６の左上の画素２５を示す。主画素群２６は、行方向および列方向に１画素置きの２×２個の画素２５をセットとする第１の副画素群２７１を含む４つの副画素群からなり、同じ副画素群に含まれる画素２５から信号蓄積部２２に読み出された信号は加算手段２８によりすべてまたは一部が加算されるか、または加算されずに出力部２９から出力される。
【００４３】
図３Ａは、主画素群２６を構成する第１の副画素群２７１に含まれる画素ｋｌの位置関係を表す平面図である。図３Ｂは、第２の副画素群２７２に含まれる画素ｋｌの位置関係を表す平面図である。図３Ｃは、第３の副画素群２７３に含まれる画素ｋｌの位置関係を表す平面図である。図３Ｄは、第４の副画素群２７４に含まれる画素ｋｌの位置関係を表す平面図である。
【００４４】
第１の副画素群２７１は画素００、画素０２、画素２０および画素２２からなり、第２の副画素群２７２は画素０１、画素２１、画素０３および画素２３からなり、第３の副画素群２７３は画素１０、画素３０、画素１２および画素３２からなり、第４の副画素群２７４は画素１１、画素３１、画素１３および画素３３からなる。
【００４５】
第１の副画素群２７１に属する画素００、画素０２、画素２０および画素２２は各画素２５で独立に読み出しおよびリセットが制御可能な読み出し部２３およびリセット部２４を有する。具体的に、画素００は読み出し部１とリセット部１を、画素０２は読み出し部２とリセット部２を、画素２０は読み出し部３とリセット部３を、画素２２は読み出し部４とリセット部４をそれぞれ有し、画素２５単位で読み出し部２３とリセット部２４とを独立に制御できる構成となっている。
【００４６】
第２の副画素群２７２に属する画素０１、画素２１、画素０３および画素２３は各画素２５で独立に読み出しおよびリセットが制御可能な読み出し部２３およびリセット部２４を有する。具体的に、画素０１、画素２１、画素０３および画素２３の読み出し部２３およびリセット部２４は、主画素群２６の重心を通る行方向に沿う直線に対して線対称な位置にある第１の副画素群２７１の各画素２５の読み出し部２３およびリセット部２４と同じ構成となっている。
【００４７】
第３の副画素群２７３に属する画素１０、画素３０、画素１２および画素３２は各画素２５で独立に読み出しおよびリセットが制御可能な読み出し部２３およびリセット部２４を有する。具体的に、画素１０、画素３０、画素１２および画素３２の読み出し部２３およびリセット部２４は、主画素群２６の重心を通る列方向に沿う直線に対して線対称な位置にある第１の副画素群２７１の各画素２５の読み出し部２３およびリセット部２４と同じ構成となっている。
【００４８】
第４の副画素群２７４に属する画素１１、画素３１、画素１３および画素３３は各画素２５で独立に読み出しおよびリセットが制御可能な読み出し部２３およびリセット部２４を有する。具体的に、画素１１、画素３１、画素１３および画素３３の読み出し部２３およびリセット部２４は、主画素群２６の重心を通る列方向に沿う直線に対して線対称な位置にある第２の副画素群２７２の各画素２５の読み出し部２３およびリセット部２４と同じ構成となっている。あるいは、主画素群２６の重心を通る行方向に沿う直線に対して線対称な位置にある第３の副画素群２７３の各画素２５の読み出し部２３およびリセット部２４と同じ構成となっている。
【００４９】
上記構成により、信号蓄積部２２に読み出される信号の生成時間（露光時間）を同じ副画素群に属する画素２５間で独立に設定することが可能である。例えば、第１の副画素群２７１において、画素００の露光時間を１とした時に、画素０２と画素２０の露光時間を１／３とし、画素２２の露光時間を１／９とするような、各画素２５への露光時間の重み付け処理が可能である。これにより、信号蓄積部２２に読み出された各画素２５の信号を加算手段２８により加算したときに、画素２５毎に重み付け加算をすることが可能となる。
【００５０】
一般に、４つの画素２５が正方形の４頂点に配列された時、図４に示すように４つの実画素２５の座標を（０，０）、（０，２）、（２，０）、（２，２）、各画素２５の信号強度をＳ（０，０）、Ｓ（０，２）、Ｓ（２，０）、Ｓ（２，２）とした場合に、その内部の任意の座標（ｘ，ｙ）における仮想画素の信号強度（座標（ｘ，ｙ）での信号強度）であるＳ（ｘ，ｙ）は、双一次近似式を用いて、次の式１で与えられる。
【００５１】
Ｓ（ｘ,ｙ）＝１／４＊｛（２−ｘ）＊（２−ｙ）＊Ｓ（０,０）＋（ｘ−０）＊（２−ｙ）＊Ｓ（０,２）＋（２−ｘ）＊（ｙ−０）＊Ｓ（２,０）＋（ｘ−０）＊（ｙ−０）＊Ｓ（２,２）｝・・・式１
（但し、０≦ｘ≦２、０≦ｙ≦２）
【００５２】
式１により、座標（１，１）における信号強度は、次の式２で与えられ、４つの実画素２５の信号強度の平均値となる。
【００５３】
Ｓ（１，１）＝１／４＊｛Ｓ（０,０）＋Ｓ（０,２）＋Ｓ（２,０）＋Ｓ（２,２）｝・・・式２
【００５４】
一方、座標（０．５，０．５）における信号強度は、次の式３で与えられる。
【００５５】
Ｓ（０．５，０．５）＝９／６４＊｛１＊Ｓ（０,０）＋１／３＊Ｓ（０,２）＋１／３＊Ｓ（２,０）＋１／９＊Ｓ（２,２）｝・・・式３
【００５６】
したがって、図５の「○」に示すように、４つの画素２５の画素信号を同じ露光時間で加算した場合、すなわち重み付け係数１で加算した場合、加算画素の座標は（１，１）となることがわかる。
【００５７】
また、各画素２５の露光時間の比率を画素００：画素０２：画素２０：画素２２＝１：１／３：１／３：１／９とした場合、すなわち重み付け係数１、１／３、１／３、１／９で加算した場合、図５の「●」に示すように、加算画素の座標は（０．５，０．５）となることがわかる。
【００５８】
図６Ａはデジタルスチルカメラの色フィルタ配列として一般的なベイヤー配列を４つ並べたフィルタが設けられた４×４画素の主画素群２６を示す平面図である。なお、図６Ａでは、Ｂは青色フィルタが設けられた画素２５、Ｒは赤色フィルタが設けられた画素２５、ＧｒおよびＧｂは緑色フィルタが設けられた画素２５を表し、ＧｒおよびＧｂは一の対角線上に配列され、他の対角線上にＢおよびＲが配列されている。
【００５９】
図６Ｂは図３Ａ〜図３Ｄに示したような４つの副画素群の構成に対して、同じ副画素群に属する４つの画素２５の露光時間が同一な場合の加算画素の座標を示す平面図である。この場合、４つの副画素群の各加算画素の座標は（１，１）、（１，２）、（２，１）、（２，２）となる。この時、同じ主画素群２６における加算画素同士の間隔は１であるが、隣接する異なる主画素群２６の加算画素同士の間隔は３となるため、この信号を基にモニターやプリンターに画像を出力すると、加算による画素数減少以上に解像度の劣化が生じ、モアレや偽信号が生じる。
【００６０】
図６Ｃは図３Ａ〜図３Ｄに示したような４つの副画素群の構成に対して、各画素の露光時間の比率を以下のように設定した場合の加算画素の座標を示す平面図である。
【００６１】
第１の副画素群２７１
画素００：画素０２：画素２０：画素２２＝１：１／３：１／３：１／９
第２の副画素群２７２
画素０１：画素０３：画素２１：画素２３＝１／３：１：１／９：１／３
第３の副画素群２７３
画素１０：画素１２：画素３０：画素３２＝１／３：１／９：１：１／３
第４の副画素群２７４
画素１１：画素１３：画素３１：画素３３＝１／９：１／３：１／３：１
【００６２】
図３Ａ〜図３Ｄに示したような４つの副画素群の構成に対して、上記のような重み付け加算を行うことにより、第１の副画素群２７１の加算画素の座標を（０．５，０．５）、第２の副画素群２７２の加算画素の座標を（０．５，２．５）、第３の副画素群２７３の加算画素の座標を（２．５，０．５）、第４の副画素群２７４の加算画素の座標を（２．５，２．５）とすることができる。この時、同じ主画素群２６における加算画素同士の間隔も、隣接する異なる主画素群２６の加算画素同士の間隔も２となり、加算画素が均等に配列されるため、同じ副画素群の画素２５の露光時間が同一な場合に比べて、加算による画素数減少以上に解像度の劣化が生じることがない。
【００６３】
上記実施形態では、ｎ＝１の時を例に説明したが、ｎ＝２以上の時、すなわち行方向に４ｎ個の画素２５、列方向に４ｎ個の画素２５の合計４ｎ×４ｎ個の画素２５からなる主画素群２６において、１画素おきの行方向に２ｎ個の画素２５と列方向に２ｎ個の画素２５からなる４つの副画素群の画素２５を加算する場合においても、各画素２５の読み出し部２３とリセット部２４とを独立に制御することにより露光時間を独立に設定できることができる。したがって、露光時間を適切に設定することにより、同じ主画素群２６における加算画素同士の間隔も、隣接する異なる主画素群２６の加算画素同士の間隔も２ｎにすることができる。その結果、加算画素が均等に配列されるため、加算による画素数減少以上の解像度劣化を防ぐことができる。
【００６４】
なお、図６Ａではフィルタ配列をベイヤー配列としたが、フィルタを配置しない場合にも有効である。
【００６５】
また、上記実施形態では主画素群２６は同一の色フィルタ配列の繰り返しで構成され、同じ副画素群の画素２５は同色の色フィルタが設けられていることも望ましい構成である。このとき、同じ副画素群の各画素２５を重み付け加算することにより、加算画素を均等に配列することが可能である。
【００６６】
また、上記実施形態では、１つの画素２５には１色の色フィルタが設けられ、色フィルタ配列は行方向に２個の画素２５と列方向に２個の画素２５からなる４個の画素２５を最小の単位として繰り返されて配列されることも望ましい構成である。
【００６７】
＜固体撮像素子の動作＞
図７Ａ〜図７Ｄは本発明の実施形態に係る固体撮像素子３における動作を説明するタイミングチャートである。図８Ａ〜図８Ｄは同固体撮像素子３における図７Ａ〜図７Ｄの各タイミングの動作（信号の流れ）を詳細に示す状態遷移図である。なお、固体撮像素子３としては、ＣＣＤ型およびＭＯＳ型などの特定の構成に限定されるものではない。
【００６８】
最初に、図７Ａおよび図８Ａの動作について説明する。なお、図７Ａおよび図８Ａは、リセット部２４により第１の副画素群２７１内の全ての画素２５の光電変換部２１を同時刻にリセットすることにより光電変換部２１の露光を同時刻に開始し、読み出し部２３により第１の副画素群２７１内の画素２５毎に個別の時刻に光電変換部２１の信号を信号蓄積部２２へ読み出すことにより、露光時間を画素２５毎に個別に設定する場合の動作を示している。この場合、第１の副画素群２７１内の全ての画素２５の読み出し部２３が独立に制御可能であることが必要となる。
【００６９】
まず、時刻ｔ１において、画素００のリセット部１、画素０２のリセット部２、画素２０のリセット部３および画素２２のリセット部４を同時に制御して画素００、画素０２、画素２０および画素２２の光電変換部２１をリセットし、画素００、画素０２、画素２０および画素２２の露光を開始する。
【００７０】
次に、時刻ｔ２において、時刻ｔ１から時刻ｔ２の間に画素２２の光電変換部２１に蓄積された画素信号を読み出し部４によりこれに隣接する信号蓄積部２２に読み出す。
【００７１】
次に、時刻ｔ３において、時刻ｔ１から時刻ｔ３の間に画素０２および画素２０の光電変換部２１に蓄積された画素信号を読み出し部２および読み出し部３によりこれらのそれぞれに隣接する信号蓄積部２２に読み出す。
【００７２】
さらに、時刻ｔ４において、時刻ｔ１から時刻ｔ４の間に画素００の光電変換部２１に蓄積された画素信号を読み出し部１によりこれに隣接する信号蓄積部２２に読み出す。
【００７３】
そして、時刻ｔ６において、列方向に隣接する画素００および画素０２の信号蓄積部２２に蓄積された画素信号を加算手段１１１により加算し、また、列方向に隣接する画素２０および画素２２の信号蓄積部２２に蓄積された画素信号を加算手段１１２により加算する。
【００７４】
さらに、時刻ｔ７において、画素００および画素０２の加算信号と画素２０および画素２２の加算信号とを加算手段１１３により加算する。なお、加算手段１１１、１１２および１１３は加算手段２８を構成する。
【００７５】
以上の時刻ｔ１から時刻ｔ７までの動作により、画素２２の露光時間ｅ２２をｔ２−ｔ１、画素０２の露光時間ｅ０２と画素２０の露光時間ｅ２０とをｔ３−ｔ１、画素００の露光時間ｅ００をｔ４−ｔ１にそれぞれ個別に設定できる。この時、ｅ００：ｅ０２：ｅ２０：ｅ２２＝１：１／３：１／３：１／９に制御することにより、前述のように加算画素の空間位置を均等に配列することができる。
【００７６】
なお、信号蓄積部２２は光が入射して新たな信号が混入しないように十分な遮光が施されていることが望ましい。
【００７７】
また、加算手段１１１、１１２および１１３は、イメージセンサの製造者ならば、ＣＣＤイメージセンサにおいては垂直ＣＣＤまたは水平ＣＣＤにより容易に実現できる。
【００７８】
また、図７Ａおよび図８Ａの動作ではリセットが第１の副画素群２７１内の全ての画素２５で同時に行われるため、リセット部２４は主画素群２６つまり第１の副画素群２７１の全ての画素２５で共通に設けられていてもよい。
【００７９】
次に、図７Ｂおよび図８Ｂの動作について説明する。なお、図７Ｂおよび図８Ｂは、リセット部２４により光電変換部２１を第１の副画素群２７１内の画素２５毎に個別の時刻にリセットすることにより光電変換部２１の露光を個別の時刻に開始し、読み出し部２３により同時刻に第１の副画素群２７１内の全画素２５の光電変換部２１の信号を信号蓄積部２２へ読み出すことにより、露光時間を画素２５毎に個別に設定する場合の動作を示している。この場合、第１の副画素群２７１内の全ての画素２５のリセット部２４が独立に制御可能であることが必要となる。
【００８０】
まず、時刻ｔ１において、画素００のリセット部１、画素０２のリセット部２、画素２０のリセット部３および画素２２のリセット部４を同時に制御して画素００、画素０２、画素２０および画素２２の光電変換部２１を同時にリセットし、画素００の露光を開始する。
【００８１】
次に、時刻ｔ２において、時刻ｔ１から時刻ｔ２の間に画素０２および画素２０の光電変換部２１に蓄積された信号をリセット部２およびリセット部３によりリセットし、画素０２および画素２０の露光を開始する。
【００８２】
次に、時刻ｔ３において、時刻ｔ１から時刻ｔ３の間に画素２２の光電変換部２１に蓄積された信号をリセット部４によりリセットし、画素２２の露光を開始する。
【００８３】
そして、時刻ｔ４において、画素００、画素０２、画素２０および画素２２のそれぞれの露光開始時刻（時刻ｔ１、時刻ｔ２、時刻ｔ３）から時刻ｔ４の間に画素００、画素０２、画素２０および画素２２の光電変換部２１に蓄積された画素信号を読み出し部１、読み出し部２、読み出し部３、および読み出し部４により対応する読み出し部に隣接する信号蓄積部２２に同時に読み出す。
【００８４】
そして、時刻ｔ６において、列方向に隣接する画素００および画素０２の信号蓄積部２２に蓄積された画素信号を加算手段１１１により加算し、また、列方向に隣接する画素２０および画素２２の信号蓄積部２２に蓄積された画素信号を加算手段１１２により加算する。
【００８５】
さらに、時刻ｔ７において、画素００および画素０２の加算信号と画素００および画素０２の加算信号とを加算手段１１３により加算する。
【００８６】
以上の時刻ｔ１から時刻ｔ７までの動作により、画素００の露光時間ｅ００をｔ４−ｔ１、画素０２の露光時間ｅ０２と画素２０の露光時間ｅ２０とをｔ４−ｔ２、画素２２の露光時間ｅ２２をｔ４−ｔ３にそれぞれ個別に設定できる。この時、ｅ００：ｅ０２：ｅ２０：ｅ２２＝１：１／３：１／３：１／９に制御することにより、前述のように加算画素の空間位置を均等に配列することができる。
【００８７】
なお、図７Ｂおよび図８Ｂの動作では画素信号の読み出しが第１の副画素群２７１内の全ての画素２５で同時に行われるため、読み出し部２３は主画素群２６つまり第１の副画素群２７１の全ての画素２５で共通に設けられていてもよい。
【００８８】
次に、図７Ｃおよび図８Ｃの動作について説明する。なお、図７Ｃおよび図８Ｃは、第１の副画素群２７１内の全画素２５において、読み出し部２３により光電変換部２１から信号蓄積部２２へ同時に信号を読み出し、その信号を破棄することにより光電変換部２１の露光を同時刻に開始し、読み出し部２３により第１の副画素群２７１内の画素２５毎に個別の時刻に光電変換部２１の信号を信号蓄積部２２へ読み出すことにより、露光時間を画素２５毎に個別に設定する場合の動作を示している。この場合、第１の副画素群２７１内の全ての画素２５の読み出し部２３が独立に制御可能であり、固体撮像素子３は、信号蓄積部２２に蓄積された画素信号を破棄する機能を有することが必要となる。例えば一般的なＣＣＤ型固体撮像素子では、信号蓄積部２２を構成する垂直ＣＣＤを高速転送して信号蓄積部２２の画素信号を水平ＣＣＤに排出することで画素信号の破棄を実現可能である。
【００８９】
まず、時刻ｔ１において、画素００の読み出し部１、画素０２の読み出し部２、画素２０の読み出し部３および画素２２の読み出し部４を同時に制御して画素００、画素０２、画素２０および画素２２の光電変換部２１の画素信号を信号蓄積部２２に読み出し、画素００、画素０２、画素２０および画素２２の露光を開始する。そして、次の時刻ｔ２までに、信号蓄積部２２の信号を破棄する。
【００９０】
次に、時刻ｔ２において、時刻ｔ１から時刻ｔ２の間に画素２２の光電変換部２１に蓄積された画素信号を読み出し部４によりこれに隣接する信号蓄積部２２に読み出す。
【００９１】
次に、時刻ｔ３において、時刻ｔ１から時刻ｔ３の間に画素０２および画素２０の光電変換部２１に蓄積された画素信号を読み出し部２および読み出し部３によりこれらのそれぞれに隣接する信号蓄積部２２に読み出す。
【００９２】
さらに、時刻ｔ４において、時刻ｔ１から時刻ｔ４の間に画素００の光電変換部２１に蓄積された信号を読み出し部１によりこれに隣接する信号蓄積部２２に読み出す。
【００９３】
そして、時刻ｔ６において、列方向に隣接する画素００および画素０２の信号蓄積部２２に蓄積された画素信号を加算手段１１１により加算し、また、列方向に隣接する画素２０および画素２２の信号蓄積部２２に蓄積された画素信号を加算手段１１２により加算する。
【００９４】
さらに、時刻ｔ７において、画素００および画素０２の加算信号と画素００および画素０２の加算信号とを加算手段１１３により加算する。
【００９５】
以上の時刻ｔ１から時刻ｔ７までの動作により、画素２２の露光時間ｅ２２をｔ２−ｔ１、画素０２の露光時間ｅ０２と画素２０の露光時間ｅ２０とをｔ３−ｔ１、画素００の露光時間ｅ００をｔ４−ｔ１にそれぞれ個別に設定できる。この時、ｅ００：ｅ０２：ｅ２０：ｅ２２＝１：１／３：１／３：１／９に制御することにより、前述のように加算画素の空間位置を均等に配列することができる。
【００９６】
次に、図７Ｄおよび図８Ｄの動作について説明する。なお、図７Ｄおよび図８Ｄは、第１の副画素群２７１内の各画素２５において、読み出し部２３により光電変換部２１の信号を個別に信号蓄積部２２に読み出すことにより光電変換部２１の露光を個別に開始し、メカシャッタを閉じることにより露光を一斉に終了し、露光前に信号蓄積部２２に既に読み出された不要信号を加算手段１１１、１１２および１１３により破棄した後に、読み出し部２３により各画素２５の光電変換部２１の信号を信号蓄積部２２へ読み出すことにより、露光時間を画素２５毎に個別に設定する場合の動作を示している。
【００９７】
まず、時刻ｔ１において、画素００のリセット部１、画素０２のリセット部２、画素２０のリセット部３および画素２２のリセット部４を同時に制御して画素００、画素０２、画素２０および画素２２の光電変換部２１をリセットし、画素００の露光を開始する。
【００９８】
次に、時刻ｔ２において、時刻ｔ１から時刻ｔ２の間に画素０２および画素２０の光電変換部２１に蓄積された画素信号を読み出し部２および読み出し部３により信号蓄積部２２に読み出し、画素０２および画素２０の露光を開始する。
【００９９】
次に、時刻ｔ３において、時刻ｔ１から時刻ｔ３の間に画素２２の光電変換部２１に蓄積された画素信号を読み出し部４により信号蓄積部２２に読み出し、画素２２の露光を開始する。
【０１００】
そして、時刻ｔ４において、メカシャッタを閉じて画素００、画素０２、画素２０および画素２２の露光を終了する。
【０１０１】
その後、時刻ｔ５において、信号蓄積部２２に読み出された不要信号を加算手段１１１、１１２および１１３により破棄する。
【０１０２】
そして、時刻ｔ６において、画素００、画素０２、画素２０および画素２２のそれぞれの露光開始時刻（時刻ｔ１、時刻ｔ２、時刻ｔ３）から時刻ｔ４の間に光電変換部２１に蓄積された画素信号を読み出し部１、読み出し部２、読み出し部３、および読み出し部４によりこれらに隣接する信号蓄積部２２に読み出す。
【０１０３】
そして、時刻ｔ７において、列方向に隣接する画素００および画素０２の信号蓄積部２２に蓄積された画素信号を加算手段１１１により加算し、また、列方向に隣接する画素２０および画素２２の信号蓄積部２２に蓄積された画素信号を加算手段１１２により加算する。
【０１０４】
さらに、時刻ｔ８において、画素００および画素０２の加算信号と画素００および画素０２の加算信号とを加算手段１１３により加算する。
【０１０５】
以上の時刻ｔ１から時刻ｔ８までの動作により、画素００の露光時間ｅ００をｔ４−ｔ１、画素０２の露光時間ｅ０２と画素２０の露光時間ｅ２０とをｔ４−ｔ２、画素２２の露光時間ｅ２２をｔ４−ｔ３にそれぞれ個別に設定できる。この時、ｅ００：ｅ０２：ｅ２０：ｅ２２＝１：１／３：１／３：１／９に制御することにより、前述のように加算画素の空間位置を均等に配列することができる。
【０１０６】
なお、上記実施形態では、副画素群の全ての画素についてリセット部２４および読み出し部２３が独立に制御可能であるとした。しかし、リセット部２４および読み出し部２３のいずれかのみが独立に制御可能であってもよい。また、副画素群の少なくとも２つの画素２５のリセット部２４又は読み出し部２３が独立に制御可能であれば、副画素群内にはリセット部２４および読み出し部２３の少なくともいずれかが共通である画素２５が含まれてもよい。この場合の動作について、図９〜図１０を用いて説明する。
【０１０７】
図９は本発明の実施形態に係る固体撮像素子３の変形例における動作を説明するタイミングチャートである。図１０は同固体撮像素子３の変形例における図１０の各タイミングの動作（信号の流れ）を詳細に示す状態遷移図である。
【０１０８】
なお、図９および図１０は、第１の副画素群２７１内の各画素２５において、リセット部２４が行方向に並ぶ画素２５で共通かつ列方向に並ぶ画素２５で独立であり、読み出し部２３が列方向に並ぶ画素２５で共通かつ行方向に並ぶ画素２５で独立である構成において、リセット部２４の動作と読み出し部２３の動作との組合せにより、露光時間を画素２５毎に個別に設定する場合の動作を示している。また、図１０においてリセット部１は画素００および画素２０に対し共通であり、リセット部２は画素０２および画素２２に対し共通である。また、読み出し部１は画素００および画素０２に共通に対し共通であり、読み出し部３は画素２０および画素２２に対し共通である。
【０１０９】
まず、時刻ｔ１において、リセット部１およびリセット部２を同時に制御して画素００、画素０２、画素２０および画素２２の光電変換部２１をリセットし、画素００および画素２０の露光を開始する。
【０１１０】
次に、時刻ｔ２において、画素０２および画素２２に対し共通なリセット部２を制御して画素０２および画素２２の光電変換部２１をリセットし、画素２２の露光を開始する。
【０１１１】
次に、時刻ｔ３において、画素２０および画素２２に対し共通な読み出し部３を制御して画素２０および画素２２の光電変換部２１の信号を信号蓄積部２２に読み出し、画素２０および画素２２の露光を終了する。
【０１１２】
次に、時刻ｔ４において、画素０２および画素２２に対し共通なリセット部２を制御して画素０２および画素２２の光電変換部２１をリセットし、画素０２の露光を開始する。
【０１１３】
さらに、時刻ｔ５において、画素００および画素０２に対し共通な読み出し部１を制御して画素００および画素０２の光電変換部２１の信号を信号蓄積部２２に読み出し、画素００および画素０２の露光を終了する。
【０１１４】
そして、時刻ｔ６において、列方向に隣接する画素００および画素０２の信号蓄積部２２に蓄積された画素信号を加算手段１１１により加算し、また、列方向に隣接する画素２０および画素２２の画素信号を加算手段１１２により加算する。
【０１１５】
さらに、時刻ｔ７において、画素００および画素０２の加算信号と画素００および画素０２の加算信号とを加算手段１１３により加算する。
【０１１６】
以上の時刻ｔ１から時刻ｔ７までの動作により、画素２２の露光時間ｅ２２をｔ３−ｔ２、画素２０の露光時間ｅ２０をｔ３−ｔ１、画素０２の露光時間ｅ０２をｔ５−ｔ４、画素００の露光時間ｅ００をｔ５−ｔ１にそれぞれ個別に設定できる。この時、ｅ００：ｅ０２：ｅ２０：ｅ２２＝１：１／３：１／３：１／９に制御することにより、前述のように加算画素の空間位置を均等に配列することができる。
【０１１７】
なお、ｅ００＞ｅ０２＋ｅ２０、かつ、ｅ２０＞ｅ２２が成り立つならば、各露光時間は任意に設定できる。ｅ００≦ｅ０２＋ｅ２０の場合は、ｅ０２＋ｅ２０＝ｅ００＋ｅ２２を満たす露光時間に設定することができる。
【０１１８】
（実施例１）
図１１は本実施形態の実施例１に係るＣＣＤ型固体撮像素子の構成を示す図である。なお、図１１の図２および図３Ａ〜図３Ｄと共通の機能を有する構成要素は同じ番号を付して説明を省略する。
【０１１９】
実施例１に係るＣＣＤ型固体撮像素子では、図１１に示すように、第１の副画素群２７１を構成する４つの各画素が、互いに独立に垂直ＣＣＤ７５に信号を読み出すことができる読み出し部７１、７２、７３および７４を有している。また、第２の副画素群の各画素は、主画素群２６の重心を含み行方向に沿う直線に対して線対称な位置にある第１の副画素群２７１の各画素と同じ構成となっている。さらに、第３の副画素群の各画素は、主画素群２６の重心を含む列方向に沿う直線に対して線対称な位置にある第１の副画素群２７１の各画素と同じ構成となっている。さらに第４の副画素群の各画素は、主画素群２６の重心を含む列方向に沿う直線に対して線対称な位置にある第２の副画素群の各画素と同じ構成となっている。
【０１２０】
なお、読み出し部７１、７２、７３および７４は本実施形態の読み出し部２３に対応し、垂直ＣＣＤ７５は本実施形態の信号蓄積部２２に対応する。また、読み出し部７１、７２、７３および７４のいずれかとこれに隣接する光電変換部２１および垂直ＣＣＤ７５の一部が本実施形態の画素２５に対応する。
【０１２１】
光電変換部２１は半導体基板表面に形成された埋め込みフォトダイオードであり、図示しないが、半導体基板には半導体基板に所定の電圧を印加することにより光電変換部２１の信号を基板方向に引き抜くことができるオーバーフロードレインも形成されている。このオーバーフロードレインは、基板電圧を制御することにより、各画素の光電変換部２１の信号を同時にリセットする本実施形態のリセット部２４として機能する。
【０１２２】
加算手段２８は、垂直ＣＣＤ７５と水平ＣＣＤ７６との間に存在し、垂直ＣＣＤ７５に読み出された画素信号を、同じ副画素群の画素間で加算する機能を有する。
【０１２３】
上記の構成により、同じ副画素群の各画素の露光時間を画素別に制御することができるため、露光時間を前述のように適切に設定することにより、図６Ｃに示すように加算画素の空間位置が均等に配列され、解像度の劣化を抑制することができる。
【０１２４】
図１２は図１１の読み出し部７１、７２、７３および７４を制御するゲート電極および配線構造を示す図である。
【０１２５】
図１２に示すように、各読み出し部７１、７２、７３および７４上には、独立なゲート電極８１が配置され、１行の画素に対して２本のゲート配線８２が水平方向に配線されている。ゲート電極８１とゲート配線８２とはコンタクト８３により接続されており、共通な読み出し部のゲート電極８１に対しては共通なゲート配線８２が接続されている。このような構成により、例えば第１の副画素群２７１について、ゲート配線Ｖ１ａ、Ｖ３ａ、Ｖ１ｂおよびＶ３ｂを制御することにより読み出し部７１、７２、７３および７４を個別に制御して画素の露光時間を調整し、画素信号の重み付け加算を行うことができる。
【０１２６】
（実施例２）
図１３は本実施形態の実施例２に係るＭＯＳ型固体撮像素子の構成を示す図である。なお、図１３の図２および図３Ａ〜図３Ｄと共通の機能を有する構成要素は同じ番号を付して説明を省略する。
【０１２７】
実施例２に係るＭＯＳ型固体撮像素子は、図１３に示すように、行列方向にマトリクス配置された複数の画素２５から構成される画素領域と、２系統のリセット配線９１および９２と、行選択線９３と、画素領域外に設けられリセット配線９１および９２と行選択線９３とを駆動するために駆動パルスを供給する垂直走査部９４と、垂直信号線９５と、画素２５の画素信号を画素２５の列単位でＡＤ変換を行うカラムＡＤ回路９６と、カラムＡＤ回路９６内にあって複数行の画素２５の画素信号を加算する垂直加算手段９７と、列選択線９８と、列選択線９８を駆動する水平走査部９９と、カラムＡＤ回路９６のデジタル信号の出力線である２系統の水平信号線９１０および９１１と、水平信号線９１０および９１１のデジタル信号を演算処理するデジタル演算部９１２と、デジタル演算部９１２の内部にあって複数列の画素２５の画素信号を加算する水平加算手段９１３と、出力部２９とで構成されている。
【０１２８】
ここで、２系統のリセット配線９１および９２は、それぞれ行方向に隣接する２画素単位で交互に接続されているため、垂直走査部９４によりリセット配線９１および９２を介して１画素置きの画素２５の信号レベルを個別の時刻にリセットすることができる。これにより、例えば第１の副画素群２７１の各画素９１４、９１５、９１６および９１７の露光時間を個別に設定することができる。
【０１２９】
また、第２の副画素群の各画素は、主画素群２６の重心を含み行方向に沿う直線に対して線対称な位置にある第１の副画素群２７１の各画素と同じ構成となっている。さらに、第３の副画素群の各画素は、主画素群２６の重心を含む列方向に沿う直線に対して線対称な位置にある第１の副画素群２７１の各画素と同じ構成となっている。さらにまた、第４の副画素群の各画素は、主画素群２６の重心を含む列方向に沿う直線に対して線対称な位置にある第２の副画素群の各画素と同じ構成となっている。
【０１３０】
図１４は、図１３の画素２５の詳細な構成を示す図である。
【０１３１】
画素２５は、図１４に示すように、フォトダイオードで構成される光電変換部２１、ＭＯＳトランジスタである転送トランジスタ１０２、リセットトランジスタ３６、増幅用トランジスタ４２および行選択トランジスタ４０と、フローティングディフュージョン（ＦＤ）である信号蓄積部２２とから構成される。転送トランジスタ１０２のゲートには読み出しゲート配線１０１が接続され、リセットトランジスタ３６のゲートには２系統のリセット配線９１および９２のいずれかが接続される。行選択トランジスタ４０のゲートには行選択線９３が接続される。
【０１３２】
なお、転送トランジスタ１０２は本実施形態の読み出し部２３に対応し、リセットトランジスタ３６は本実施形態のリセット部２４に対応する。
【０１３３】
このような構成により、リセットトランジスタ３６をＯＮ状態にし、かつ転送トランジスタ１０２をＯＮ状態にすることにより光電変換部２１と信号蓄積部２２とをリセットすると同時に露光を開始することができる。そして、リセットトランジスタ３６をＯＦＦ状態にし、かつ転送トランジスタ１０２をＯＮ状態にすることにより信号蓄積部２２に画素信号を読み出して露光を終了することができる。リセットトランジスタ３６には画素２５によって異なる系統のリセット配線が接続されているため、同一行の画素２５の露光時間を個別に設定することができる。
【０１３４】
個別の露光時間で蓄積された画素信号は、所定のタイミングで行選択トランジスタ４０をＯＮ状態にすることにより増幅用トランジスタ４２を介して垂直信号線９５に非破壊に読み出され、カラムＡＤ回路９６でデジタルデータに変換される。カラムＡＤ回路９６では内部の垂直加算手段９７により同じ副画素群で同じ列の画素２５の信号同士が加算される。さらに、加算された信号は、２系統の水平信号線９１０および９１１に読み出されて水平信号線毎にデジタル演算部の水平加算手段９１３により同じ副画素群で同じ行の画素２５の信号同士が加算される。これにより、同じ副画素群の各画素の露光時間を個々に調整することにより得られる任意の係数で、同じ副画素群の各画素の信号を重み付け加算することができる。
【０１３５】
以上、本発明の固体撮像素子および固体撮像装置について、実施形態に基づいて説明したが、本発明は、この実施の形態に限定されるものではない。本発明の要旨を逸脱しない範囲内で当業者が思いつく各種変形を施したものも本発明の範囲内に含まれる。また、発明の趣旨を逸脱しない範囲で、複数の実施の形態における各構成要素を任意に組み合わせてもよい。
【０１３６】
例えば、上記実施形態において、可視光を入力する固体撮像素子を対象として説明したが、画素に代えて光や放射線などの外部から入力される電磁波に対して感応性をする単位構成要素を画素としてライン状もしくはマトリクス状に複数個配列してなる物理量分布検知用の撮像装置の全てに、上記実施形態が適用できることは言うまでもない。
【０１３７】
また、上記実施形態では加算画素の空間位置を均等に配列（均等配列）するために重み付け係数の比として１：１／３：１／３：１／９を挙げたが、この比の近似値を用いることで読み出し部やリセット部の制御を簡略化しても良い。また、重み付け係数を可変することにより各画素の露光時間を調整して、加算画素の座標を均等配列から意図的にずらすことにより、撮影シーンに合わせて解像度を調整したり、輪郭強調を行ったりする画像処理を行っても良い。
【０１３８】
また、画素配列が不均等なモニター表示装置、プリンターの場合、固体撮像素子の各画素の露光時間を調整して加算画素配列が出力装置の画素配列に近くなるようにすることで、解像度を最適化することも望ましい。
【０１３９】
また、上記実施形態では露光を最初に開始する手段と露光を最後に終了する手段として、リセット部または読み出し部の制御を主に用いたが、制御信号によるメカシャッタの開閉の制御を用いても良い。
【産業上の利用可能性】
【０１４０】
本発明は、記録画素数を減少させるモードに対応するために垂直ｎ画素、水平ｎ画素を加算する場合に、ｎが偶数の場合でも加算画素の空間位置を均等に制御する固体撮像素子および固体撮像装置に有用である。
【符号の説明】
【０１４１】
１ レンズ
２ メカシャッタ
３ 固体撮像素子
４ ドライバ
５ 画像処理部
６ Ａ／Ｄ変換器
７ デジタル画像処理回路
１１ 制御部
１２ 入力部
１３ 出力部
２１ 光電変換部
２２ 信号蓄積部
２３、７１、７２、７３、７４ 読み出し部
２４ リセット部
２５、９１４、９１５、９１６、９１７ 画素
２６ 主画素群
２８、１１１、１１２、１１３ 加算手段
２９ 出力部
３６ リセットトランジスタ
４０ 行選択トランジスタ
４２ 増幅用トランジスタ
７５ 垂直ＣＣＤ
７６ 水平ＣＣＤ
８１ ゲート電極
８２ ゲート配線
８３ コンタクト
９１、９２ リセット配線
９３ 行選択線
９４ 垂直走査部
９５ 垂直信号線
９６ カラムＡＤ回路
９７ 垂直加算手段
９８ 列選択線
９９ 水平走査部
１０１ 読み出しゲート配線
１０２ 転送トランジスタ
９１０、９１１ 水平信号線
９１２ デジタル演算部
９１３ 水平加算手段
２７１ 第１の副画素群
２７２ 第２の副画素群
２７３ 第３の副画素群
２７４ 第４の副画素群
【技術分野】
【０００１】
本発明は、画素加算を行うことができる固体撮像素子および固体撮像装置に関し、特に加算後の信号に対応する加算画素の空間位置が均等になるように制御できる固体撮像素子および固体撮像装置に関する。
【背景技術】
【０００２】
近年、ＣＣＤイメージセンサやＭＯＳイメージセンサの画素数が増大し、ＨＤＴＶやＰＣのモニターが採用する画素数を大きく上回る高精細なイメージセンサ（固体撮像素子）が実用化されている。そのような中で、上記イメージセンサを搭載したデジタルスチルカメラにおいては、カメラに保存できる画像枚数を多くするためや、印刷目的ではなく主にモニター上で閲覧する目的のために、必ずしもその最大画素数で画像を記録せず、画素数を減少させて画像を記録することが行われている。
【０００３】
画素数を減少させるための方法の一つは、イメージセンサの一部の画素の信号（画素信号）を選択的に読み出して残りの画素の信号を破棄する、いわゆる「画素間引き」である。例えば、通常のＣＣＤイメージセンサでは、画素信号を垂直方向に転送する垂直ＣＣＤを構成する複数の転送ゲート電極の一部或いはすべてが画素信号の読み出しゲート電極も兼ねているため、ある特定の読み出しゲート電極に読み出し信号を与えないことで、その読み出しゲート電極に対応する画素信号を間引くことが可能である。この方法は、特別な構造的変更を加えることなく転送ゲート電極に与える駆動パルスの制御のみで実現できるため、撮影前の構図を確認するためにカメラに内蔵されている比較的画素数が少ない液晶モニター等に映像を表示する際や、３０ｆｐｓ程度の動画記録に使用されている。
【０００４】
その他の方法として、画素信号を破棄せずに加算することで画素数を減少させる方法がある。この方法は、加算後の１画素当たりの信号（加算後の信号）の信号量が増大するためＳＮが向上するメリットがあり、液晶モニターへの表示だけでなく静止画の記録モードの一つとしても利用されている。特許文献１の固体撮像素子は、同一の色フィルタを有する画素（同色画素）の画素信号を垂直ＣＣＤ内で列方向に加算し、さらに水平ＣＣＤ内で行方向に加算することにより水平２画素、垂直２画素の計４画素の信号を加算することにより、画素数を１／４に減少させることが可能である。垂直ＣＣＤ内での列方向の画素信号の加算は、垂直ＣＣＤの転送ゲート電極の繰り返し単位内に同一色フィルタを有する複数の画素を含む構造であれば、読み出しゲート電極に与える駆動パルスの制御により容易に実現可能である。水平ＣＣＤ内での行方向の画素信号の加算は、垂直ＣＣＤと水平ＣＣＤとの間に特定の列の画素信号を選択的に水平ＣＣＤに転送する転送ゲート電極を設けることにより実現可能である。
【０００５】
また、ＭＯＳイメージセンサにおいても、特許文献２に記載されるように、行走査手段によって選択制御された行の単位画素から列信号線を介して出力されるアナログ信号をデジタル信号に変換し、かつ得られたデジタル信号を複数の単位画素の信号（画素信号）間で加算して出力するアナログ−デジタル変換手段により、複数行、複数列の画素信号を加算して、画素数を減少させることが可能である。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０００−３５００９９号公報
【特許文献２】特開２００５−２７８１３５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、特開２００３−２３００５４号公報にも記載されているように、同色画素が１画素置きに配列されているベイヤー配列で同色画素の画素信号同士を等間隔に垂直ｎ画素、水平ｎ画素について加算するとき（ｎは自然数）、ｎが奇数の場合は加算画素の空間位置は均等（加算された画素の重心が等間隔）であるが、ｎが偶数の場合は加算画素の空間位置は不均等（加算された画素の重心が不等間隔）になる。このため、ｎが偶数の場合に加算後の信号を表示デバイスに表示させたり、記録した画像を印刷したりする場合、不均一な空間位置の画素情報が均等な空間位置に再配列されるため、画素数の減少以上に解像度が劣化し、本来の被写体とは異なる色や輝度成分によってモアレなどの偽信号が発生して非常に見苦しい画像となる。
【０００８】
そこで、本発明では、垂直ｎ画素、水平ｎ画素の画素信号を加算する場合に、ｎが偶数の場合でも加算画素の空間位置を均等に制御することが可能な固体撮像素子および固体撮像装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
前記の目的を達成するため、本発明の一態様に係る固体撮像装置は、被写体の光学像を画素信号に光電変換する複数の画素が行列状に２次元配置される固体撮像素子であって、前記画素は、光電変換により画素信号を生成する光電変換部と、前記光電変換部の画素信号をリセットするリセット部と、画素信号を前記光電変換部から読み出す読み出し部と、前記読み出し部により読み出された画素信号を蓄積する信号蓄積部とを有し、前記固体撮像素子は、複数の前記画素に蓄積された画素信号を加算する加算部を有し、複数の前記画素は、複数の前記画素からなる主画素群を含み、前記主画素群は、同数の複数の前記画素を含む複数の副画素群を含み、前記固体撮像素子は、同じ前記副画素群に含まれる複数の前記画素の露光時間が少なくとも２種類以上となるように、同じ前記副画素群に含まれる複数の前記画素における前記リセット部および前記読み出し部の少なくとも一つを個別に制御して前記画素の露光時間を制御し、前記加算部は、同じ前記副画素群に含まれる露光時間の異なる複数の前記画素の画素信号を加算することを特徴とする（第１の構成）。
【００１０】
本態様によれば、同じ副画素群内の画素の露光時間を画素毎に制御して同じ副画素群内の画素信号に対して重み付け加算することができる。その結果、垂直ｎ画素、水平ｎ画素の画素信号を加算する場合に、ｎが偶数の場合でも加算画素の空間位置を均等に制御することができる。
【００１１】
前記第１の構成において、前記主画素群は、行方向に隣接する４ｎ（ｎは１以上の整数）個の前記画素を列方向に隣接する４ｎ行分並べて構成された合計４ｎ×４ｎ個の前記画素を含み、かつ４つの前記副画素群で構成され、４つの前記副画素群のそれぞれは、行方向に１画素置きの２ｎ個の前記画素を列方向に１行置きの２ｎ行分並べて構成された合計２ｎ×２ｎ個の前記画素を含むことが好ましい（第２の構成）。
【００１２】
前記第１〜２のいずれかの構成において、前記固体撮像素子は、前記加算により生成された信号に対応する加算画素の空間位置が均等になるように、前記リセット部および前記読み出し部の少なくとも一つを制御して前記画素の露光時間を制御し、かつ前記加算部を制御して画素信号が加算される前記画素を選択することが好ましい（第３の構成）。
【００１３】
前記第１〜３のいずれかの構成において、異なる前記副画素群の２個の前記画素であって、前記主画素群の重心を通り行方向または列方向に沿う直線に対して線対称をなす前記２個の画素において、前記リセット部または前記読み出し部が共通であることも望ましい（第４の構成）。
【００１４】
前記第１〜３のいずれかの構成において、異なる前記副画素群の２個の前記画素であって、前記主画素群の重心を通り行方向または列方向に沿う直線に対して線対称をなす前記２個の画素において、前記リセット部が共通であり、かつ、異なる前記副画素群の２個の前記画素であって、前記直線の方向と直交する方向の直線に対して線対称をなす前記２個の画素において、前記読み出し部が共通であることも望ましい（第５の構成）。
【００１５】
前記第１〜３のいずれかの構成において、前記リセット部は、前記主画素群の全ての前記画素で共通に設けられていることも望ましい（第６の構成）。
【００１６】
前記第１〜３のいずれかの構成において、前記読み出し部は、前記主画素群の全ての前記画素で共通に設けられていることも望ましい（第７の構成）。
【００１７】
前記第１〜３のいずれかの構成において、前記固体撮像素子は、前記信号蓄積部に蓄積された画素信号を破棄する機能を有することも望ましい（第８の構成）。
【００１８】
前記第１〜８のいずれかの構成において、前記画素は、所定の波長の光を透過させる色フィルタを有し、同じ前記副画素群に含まれる複数の前記画素には、同じ波長の光を透過させる色フィルタが設けられ、異なる前記副画素群に含まれる前記画素には、異なる波長の光を透過させる色フィルタが設けられることが好ましい（第９の構成）。
【００１９】
前記第９の構成において、複数の前記画素の色フィルタは、行方向に隣接する２個の前記画素を列方向に隣接する２行分並べて構成された合計４個の前記画素に設けられた色フィルタを１単位とし、繰り返し配置されることが好ましい（第１０の構成）。
【００２０】
前記第１０の構成において、１単位の前記色フィルタが設けられた４個の前記画素では、一の対角線上の２個の前記画素に第１の色フィルタが設けられ、他の対角線上の２個の前記画素に第２の色フィルタおよび第３の色フィルタが設けられ、前記第１の色フィルタ、前記第２の色フィルタおよび前記第３の色フィルタは、異なる波長の光を透過させることも好ましい（第１１の構成）。
【００２１】
前記第３の構成において、前記画素は、所定の波長の光を透過させる色フィルタを有し、同じ前記副画素群に含まれる複数の前記画素には、同じ波長の光を透過させる色フィルタが設けられ、異なる前記副画素群に含まれる前記画素には、異なる波長の光を透過させる色フィルタが設けられ、異なる色フィルタが設けられた複数の前記画素の配列は、異なる色フィルタが設けられた複数の前記副画素群の前記加算画素の配列と同じであることも好ましい（第１２の構成）。
【発明の効果】
【００２２】
本発明によれば、画素信号を加算する各画素の露光時間を個別に制御することができるため、加算後の信号に対応する加算画素の空間位置をほぼ均等に調整することができる。その結果、解像度劣化の少ない加算画像を取得できる。
【図面の簡単な説明】
【００２３】
【図１】本発明の実施形態に係る固体撮像装置の構成を示すブロック図である。
【図２】本発明の実施形態に係る固体撮像素子の詳細な構成を示す平面図である。
【図３Ａ】本発明の実施形態に係る固体撮像素子の第１の副画素群の構成を示す平面図である。
【図３Ｂ】本発明の実施形態に係る固体撮像素子の第２の副画素群の構成を示す平面図である。
【図３Ｃ】本発明の実施形態に係る固体撮像素子の第３の副画素群の構成を示す平面図である。
【図３Ｄ】本発明の実施形態に係る固体撮像素子の第４の副画素群の構成を示す平面図である。
【図４】本発明の実施形態に係る固体撮像素子の副画素群の画素の信号強度を示す図である。
【図５】本発明の実施形態に係る固体撮像素子の副画素群の加算画素の座標を示すｘ、ｙ空間の座標図である。
【図６Ａ】本発明の実施形態に係る固体撮像素子の色フィルタ配列およびこれに対応する各画素の座標を示す平面図である。
【図６Ｂ】重み付け係数１で加算した場合の加算画素の座標を示す平面図である。
【図６Ｃ】本発明の実施形態に係る加算画素の空間位置が均等になる重み付け加算を行った場合の加算画素の座標を示す平面図である。
【図７Ａ】本発明の実施形態に係る固体撮像素子における重み付け加算の動作を説明するタイミングチャートである。
【図７Ｂ】本発明の実施形態に係る固体撮像素子における重み付け加算の動作を説明するタイミングチャートである。
【図７Ｃ】本発明の実施形態に係る固体撮像素子における重み付け加算の動作を説明するタイミングチャートである。
【図７Ｄ】本発明の実施形態に係る固体撮像素子における重み付け加算の動作を説明するタイミングチャートである。
【図８Ａ】本発明の実施形態に係る固体撮像素子における重み付け加算の動作の制御と信号の増減とを説明する状態遷移図である。
【図８Ｂ】本発明の実施形態に係る固体撮像素子における重み付け加算の動作の制御と信号の増減とを説明する状態遷移図である。
【図８Ｃ】本発明の実施形態に係る固体撮像素子における重み付け加算の動作の制御と信号の増減とを説明する状態遷移図である。
【図８Ｄ】本発明の実施形態に係る固体撮像素子における重み付け加算の動作の制御と信号の増減とを説明する状態遷移図である。
【図９】本発明の実施形態に係る固体撮像素子の変形例における重み付け加算の動作を説明するタイミングチャートである。
【図１０】本発明の実施形態に係る固体撮像素子の変形例における重み付け加算の動作の制御と信号の増減とを説明する状態遷移図である。
【図１１】本発明の実施形態の実施例１に係るＣＣＤ型固体撮像素子の構成を示す図である。
【図１２】本発明の実施形態の実施例１に係るＣＣＤ型固体撮像素子のゲート電極および配線構造を示す図である。
【図１３】本発明の実施形態の実施例２に係るＭＯＳ型固体撮像素子の構成を示す図である。
【図１４】本発明の実施形態の実施例２に係るＭＯＳ型固体撮像素子の画素の詳細な構成を示す図である。
【発明を実施するための形態】
【００２４】
以下、図面を参照して本発明の実施形態について詳細に説明する。なお、以下で説明する実施の形態は、いずれも本発明の好ましい一具体例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置および接続形態、ステップ、ステップの順序などは、一例であり、本発明を限定する主旨ではない。本発明は、特許請求の範囲だけによって限定される。よって、以下の実施の形態における構成要素のうち、本発明の最上位概念を示す独立請求項に記載されていない構成要素については、本発明の課題を達成するのに必ずしも必要ではないが、より好ましい形態を構成するものとして説明される。また、図面において、実質的に同一の構成、動作、および効果を表す要素については、同一の符号を付す。
【００２５】
＜固体撮像装置の全体概要＞
図１は、本発明の実施形態に係る固体撮像装置（デジタルカメラ）の構成を示すブロック図である。
【００２６】
この固体撮像装置は、固体撮像素子を用いたデジタルカメラであり、レンズ１、固体撮像素子３への被写体の光学像の取り込みを制御するメカ（機械式）シャッタ２、固体撮像素子３、ドライバ４、画像処理部５、制御部（カメラ制御部）１１、入力部１２および出力部１３から構成される。
【００２７】
レンズ１は、メカシャッタ２を介して、被写体を固体撮像素子３の撮像面上に結像する。メカシャッタ２は、制御部１１からの信号により開閉が制御される。メカシャッタ２が開いているときには、被写体からの光が固体撮像素子３上に到達し、メカシャッタ２が閉じているときには被写体からの光が固体撮像素子３上へ到達する前に遮られる。
【００２８】
制御部１１は、入力部１２からの信号を基にして、メカシャッタ２、ドライバ４及び画像処理部５を制御する。また、制御部１１は、記録画像やモニター表示の画像フォーマットの切り替え制御も行う。
【００２９】
ドライバ４は、制御部１１の信号に応じて固体撮像素子３の動作を制御する。固体撮像素子３は、被写体からの入射光量に応じて画像信号を生成し、画像処理部５に出力する。画像処理部５は、Ａ／Ｄ変換器（アナログデジタルコンバータ）６と、デジタル画像処理回路７とを有する。画像処理部５は、画像信号のメモリーへの記録やモニターへの出力を行う出力部１３に接続される。
【００３０】
固体撮像素子３は、ドライバ４により制御され、撮像面上に結像された光学像を画素信号に変換し、Ａ／Ｄ変換器６に出力する。Ａ／Ｄ変換器６は、固体撮像素子３から供給されたアナログ信号をデジタル信号に変換し、デジタル画像処理回路７にデジタル信号を入力する。デジタル画像処理回路７は、画素の並べ替えやホワイトバランス調整、輪郭強調などのディテール処理などのデジタル画像処理を行う。
【００３１】
なお、図１の固体撮像素子３としてはＣＣＤ型固体撮像素子あるいはＭＯＳ型固体撮像素子を用いることができる。また、Ａ／Ｄ変換器６と画像処理部５の一部および全機能とを固体撮像素子３に内蔵する構成も可能である。
【００３２】
＜固体撮像素子の構成＞
図２は、本発明の実施形態に係る固体撮像素子３の詳細な構成を示す平面図である。
【００３３】
この固体撮像素子３は、被写体の光学像を画素信号に光電変換する複数の画素２５が行列状に２次元配置される固体撮像素子であって、画素２５は、光電変換により画素信号を生成する光電変換部２１と、光電変換部２１の画素信号をリセット（初期化）するリセット部２４と、画素信号を光電変換部２１から読み出す読み出し部（読み出しゲート）２３と、読み出し部２３により読み出された画素信号を蓄積する信号蓄積部２２とを有し、固体撮像素子３は、複数の画素２５に蓄積された画素信号を加算する加算手段２８を有し、複数の画素２５は、複数の画素２５からなる主画素群２６を含み、主画素群２６は、同数の複数の画素２５を含む第１の副画素群２７１を含む複数の副画素群を含み、固体撮像素子３は、同じ副画素群に含まれる複数の画素２５の露光時間が少なくとも２種類以上となるように、同じ副画素群に含まれる複数の画素２５におけるリセット部２４および読み出し部２３の少なくとも一つを個別に制御して画素２５の露光時間を制御し、加算手段２８は、同じ副画素群に含まれる露光時間の異なる複数の画素２５の画素信号を加算する。
【００３４】
ここで、主画素群２６は、行方向に隣接する４ｎ（ｎは１以上の整数）個の画素２５を列方向に隣接する４ｎ行分並べて構成された合計４ｎ×４ｎ個の画素２５を含み、かつ４つの副画素群で構成され、４つの副画素群のそれぞれは、行方向に１画素置きの２ｎ個の画素２５を列方向に１行置きの２ｎ行分並べて構成された合計２ｎ×２ｎ個の画素２５を含む。
【００３５】
また、固体撮像素子３は、加算により生成された信号に対応する加算画素の空間位置が均等になるように、リセット部２４および読み出し部２３の少なくとも一つを制御して画素２５の露光時間を制御し、かつ加算手段２８を制御して画素信号が加算される画素２５を選択する。
【００３６】
また、異なる副画素群の２個の画素２５であって、主画素群２６の重心を通り行方向または列方向に沿う直線に対して線対称をなす２個の画素２５において、リセット部２４または読み出し部２３が共通である。なお、「共通」とは共通の駆動パルスが供給されることを示し、「独立」とは異なる駆動パルスが供給されることを示す。
【００３７】
また、異なる副画素群の２個の画素２５であって、主画素群２６の重心を通り行方向または列方向に沿う直線に対して線対称をなす２個の画素２５において、リセット部２４が共通であり、かつ、異なる副画素群の２個の画素２５であって、前記直線の方向と直交する方向の直線に対して線対称をなす２個の画素２５において、読み出し部２３が共通である。
【００３８】
画素２５は、所定の波長の光を透過させる色フィルタ（カラー画像を生成するための色フィルタ）を有し、同じ副画素群に含まれる複数の画素２５には、同じ波長の光を透過させる色フィルタが設けられ、異なる副画素群に含まれる画素２５には、異なる波長の光を透過させる色フィルタが設けられる。このとき、複数の画素２５の色フィルタは、行方向に隣接する２個の画素２５を列方向に隣接する２行分並べて構成された合計４個の画素２５に設けられた色フィルタを１単位とし、繰り返し配置される。さらに、１単位の色フィルタが設けられた４個の画素２５では、一の対角線上の２個の画素２５に第１の色フィルタが設けられ、他の対角線上の２個の画素２５に第２の色フィルタおよび第３の色フィルタが設けられ、第１の色フィルタ、第２の色フィルタおよび第３の色フィルタは、異なる波長の光を透過させる。
【００３９】
画素２５は、所定の波長の光を透過させる色フィルタを有し、同じ副画素群に含まれる複数の画素２５には、同じ波長の光を透過させる色フィルタが設けられ、異なる副画素群に含まれる画素２５には、異なる波長の光を透過させる色フィルタが設けられ、異なる色フィルタが設けられた複数の画素２５の配列は、異なる色フィルタが設けられた複数の副画素群の加算画素の配列と同じ（相似）である。つまり、色フィルタがベイヤー配列である場合には、青色フィルタが設けられた副画素群の加算画素が青色フィルタ、赤色フィルタが設けられた副画素群の加算画素が赤色フィルタ、緑色フィルタが設けられた副画素群の加算画素が緑色フィルタに対応するとして、加算画素も同じ並び順のベイヤー配列で配列される。
【００４０】
固体撮像素子３は、複数の画素２５を備える。画素２５は、光電変換により電気信号を生成する光電変換部２１と、光電変換部２１が生成する信号（信号電荷）を蓄積するための信号蓄積部２２と、光電変換部２１で生成された信号を信号蓄積部２２に読み出すための読み出し部２３と、信号蓄積部２２の電位をリセットし、光電変換部２１が生成する信号をリセットするためのリセット部２４とを備える。
【００４１】
主画素群２６は、行方向に４ｎ個の画素２５、列方向に４ｎ個の画素２５の合計４ｎ×４ｎ個の画素２５からなる画素群である。
【００４２】
以下、図２を用いてｎ＝１の場合の主画素群２６について説明する。画素ｋｌ（ｋ、ｌは０以上３以下の整数）は、左から（ｋ＋１）番目、上から（ｌ＋１）番目の画素２５を示し、画素００（ｋ＝０、ｌ＝０）は主画素群２６の左上の画素２５を示す。主画素群２６は、行方向および列方向に１画素置きの２×２個の画素２５をセットとする第１の副画素群２７１を含む４つの副画素群からなり、同じ副画素群に含まれる画素２５から信号蓄積部２２に読み出された信号は加算手段２８によりすべてまたは一部が加算されるか、または加算されずに出力部２９から出力される。
【００４３】
図３Ａは、主画素群２６を構成する第１の副画素群２７１に含まれる画素ｋｌの位置関係を表す平面図である。図３Ｂは、第２の副画素群２７２に含まれる画素ｋｌの位置関係を表す平面図である。図３Ｃは、第３の副画素群２７３に含まれる画素ｋｌの位置関係を表す平面図である。図３Ｄは、第４の副画素群２７４に含まれる画素ｋｌの位置関係を表す平面図である。
【００４４】
第１の副画素群２７１は画素００、画素０２、画素２０および画素２２からなり、第２の副画素群２７２は画素０１、画素２１、画素０３および画素２３からなり、第３の副画素群２７３は画素１０、画素３０、画素１２および画素３２からなり、第４の副画素群２７４は画素１１、画素３１、画素１３および画素３３からなる。
【００４５】
第１の副画素群２７１に属する画素００、画素０２、画素２０および画素２２は各画素２５で独立に読み出しおよびリセットが制御可能な読み出し部２３およびリセット部２４を有する。具体的に、画素００は読み出し部１とリセット部１を、画素０２は読み出し部２とリセット部２を、画素２０は読み出し部３とリセット部３を、画素２２は読み出し部４とリセット部４をそれぞれ有し、画素２５単位で読み出し部２３とリセット部２４とを独立に制御できる構成となっている。
【００４６】
第２の副画素群２７２に属する画素０１、画素２１、画素０３および画素２３は各画素２５で独立に読み出しおよびリセットが制御可能な読み出し部２３およびリセット部２４を有する。具体的に、画素０１、画素２１、画素０３および画素２３の読み出し部２３およびリセット部２４は、主画素群２６の重心を通る行方向に沿う直線に対して線対称な位置にある第１の副画素群２７１の各画素２５の読み出し部２３およびリセット部２４と同じ構成となっている。
【００４７】
第３の副画素群２７３に属する画素１０、画素３０、画素１２および画素３２は各画素２５で独立に読み出しおよびリセットが制御可能な読み出し部２３およびリセット部２４を有する。具体的に、画素１０、画素３０、画素１２および画素３２の読み出し部２３およびリセット部２４は、主画素群２６の重心を通る列方向に沿う直線に対して線対称な位置にある第１の副画素群２７１の各画素２５の読み出し部２３およびリセット部２４と同じ構成となっている。
【００４８】
第４の副画素群２７４に属する画素１１、画素３１、画素１３および画素３３は各画素２５で独立に読み出しおよびリセットが制御可能な読み出し部２３およびリセット部２４を有する。具体的に、画素１１、画素３１、画素１３および画素３３の読み出し部２３およびリセット部２４は、主画素群２６の重心を通る列方向に沿う直線に対して線対称な位置にある第２の副画素群２７２の各画素２５の読み出し部２３およびリセット部２４と同じ構成となっている。あるいは、主画素群２６の重心を通る行方向に沿う直線に対して線対称な位置にある第３の副画素群２７３の各画素２５の読み出し部２３およびリセット部２４と同じ構成となっている。
【００４９】
上記構成により、信号蓄積部２２に読み出される信号の生成時間（露光時間）を同じ副画素群に属する画素２５間で独立に設定することが可能である。例えば、第１の副画素群２７１において、画素００の露光時間を１とした時に、画素０２と画素２０の露光時間を１／３とし、画素２２の露光時間を１／９とするような、各画素２５への露光時間の重み付け処理が可能である。これにより、信号蓄積部２２に読み出された各画素２５の信号を加算手段２８により加算したときに、画素２５毎に重み付け加算をすることが可能となる。
【００５０】
一般に、４つの画素２５が正方形の４頂点に配列された時、図４に示すように４つの実画素２５の座標を（０，０）、（０，２）、（２，０）、（２，２）、各画素２５の信号強度をＳ（０，０）、Ｓ（０，２）、Ｓ（２，０）、Ｓ（２，２）とした場合に、その内部の任意の座標（ｘ，ｙ）における仮想画素の信号強度（座標（ｘ，ｙ）での信号強度）であるＳ（ｘ，ｙ）は、双一次近似式を用いて、次の式１で与えられる。
【００５１】
Ｓ（ｘ,ｙ）＝１／４＊｛（２−ｘ）＊（２−ｙ）＊Ｓ（０,０）＋（ｘ−０）＊（２−ｙ）＊Ｓ（０,２）＋（２−ｘ）＊（ｙ−０）＊Ｓ（２,０）＋（ｘ−０）＊（ｙ−０）＊Ｓ（２,２）｝・・・式１
（但し、０≦ｘ≦２、０≦ｙ≦２）
【００５２】
式１により、座標（１，１）における信号強度は、次の式２で与えられ、４つの実画素２５の信号強度の平均値となる。
【００５３】
Ｓ（１，１）＝１／４＊｛Ｓ（０,０）＋Ｓ（０,２）＋Ｓ（２,０）＋Ｓ（２,２）｝・・・式２
【００５４】
一方、座標（０．５，０．５）における信号強度は、次の式３で与えられる。
【００５５】
Ｓ（０．５，０．５）＝９／６４＊｛１＊Ｓ（０,０）＋１／３＊Ｓ（０,２）＋１／３＊Ｓ（２,０）＋１／９＊Ｓ（２,２）｝・・・式３
【００５６】
したがって、図５の「○」に示すように、４つの画素２５の画素信号を同じ露光時間で加算した場合、すなわち重み付け係数１で加算した場合、加算画素の座標は（１，１）となることがわかる。
【００５７】
また、各画素２５の露光時間の比率を画素００：画素０２：画素２０：画素２２＝１：１／３：１／３：１／９とした場合、すなわち重み付け係数１、１／３、１／３、１／９で加算した場合、図５の「●」に示すように、加算画素の座標は（０．５，０．５）となることがわかる。
【００５８】
図６Ａはデジタルスチルカメラの色フィルタ配列として一般的なベイヤー配列を４つ並べたフィルタが設けられた４×４画素の主画素群２６を示す平面図である。なお、図６Ａでは、Ｂは青色フィルタが設けられた画素２５、Ｒは赤色フィルタが設けられた画素２５、ＧｒおよびＧｂは緑色フィルタが設けられた画素２５を表し、ＧｒおよびＧｂは一の対角線上に配列され、他の対角線上にＢおよびＲが配列されている。
【００５９】
図６Ｂは図３Ａ〜図３Ｄに示したような４つの副画素群の構成に対して、同じ副画素群に属する４つの画素２５の露光時間が同一な場合の加算画素の座標を示す平面図である。この場合、４つの副画素群の各加算画素の座標は（１，１）、（１，２）、（２，１）、（２，２）となる。この時、同じ主画素群２６における加算画素同士の間隔は１であるが、隣接する異なる主画素群２６の加算画素同士の間隔は３となるため、この信号を基にモニターやプリンターに画像を出力すると、加算による画素数減少以上に解像度の劣化が生じ、モアレや偽信号が生じる。
【００６０】
図６Ｃは図３Ａ〜図３Ｄに示したような４つの副画素群の構成に対して、各画素の露光時間の比率を以下のように設定した場合の加算画素の座標を示す平面図である。
【００６１】
第１の副画素群２７１
画素００：画素０２：画素２０：画素２２＝１：１／３：１／３：１／９
第２の副画素群２７２
画素０１：画素０３：画素２１：画素２３＝１／３：１：１／９：１／３
第３の副画素群２７３
画素１０：画素１２：画素３０：画素３２＝１／３：１／９：１：１／３
第４の副画素群２７４
画素１１：画素１３：画素３１：画素３３＝１／９：１／３：１／３：１
【００６２】
図３Ａ〜図３Ｄに示したような４つの副画素群の構成に対して、上記のような重み付け加算を行うことにより、第１の副画素群２７１の加算画素の座標を（０．５，０．５）、第２の副画素群２７２の加算画素の座標を（０．５，２．５）、第３の副画素群２７３の加算画素の座標を（２．５，０．５）、第４の副画素群２７４の加算画素の座標を（２．５，２．５）とすることができる。この時、同じ主画素群２６における加算画素同士の間隔も、隣接する異なる主画素群２６の加算画素同士の間隔も２となり、加算画素が均等に配列されるため、同じ副画素群の画素２５の露光時間が同一な場合に比べて、加算による画素数減少以上に解像度の劣化が生じることがない。
【００６３】
上記実施形態では、ｎ＝１の時を例に説明したが、ｎ＝２以上の時、すなわち行方向に４ｎ個の画素２５、列方向に４ｎ個の画素２５の合計４ｎ×４ｎ個の画素２５からなる主画素群２６において、１画素おきの行方向に２ｎ個の画素２５と列方向に２ｎ個の画素２５からなる４つの副画素群の画素２５を加算する場合においても、各画素２５の読み出し部２３とリセット部２４とを独立に制御することにより露光時間を独立に設定できることができる。したがって、露光時間を適切に設定することにより、同じ主画素群２６における加算画素同士の間隔も、隣接する異なる主画素群２６の加算画素同士の間隔も２ｎにすることができる。その結果、加算画素が均等に配列されるため、加算による画素数減少以上の解像度劣化を防ぐことができる。
【００６４】
なお、図６Ａではフィルタ配列をベイヤー配列としたが、フィルタを配置しない場合にも有効である。
【００６５】
また、上記実施形態では主画素群２６は同一の色フィルタ配列の繰り返しで構成され、同じ副画素群の画素２５は同色の色フィルタが設けられていることも望ましい構成である。このとき、同じ副画素群の各画素２５を重み付け加算することにより、加算画素を均等に配列することが可能である。
【００６６】
また、上記実施形態では、１つの画素２５には１色の色フィルタが設けられ、色フィルタ配列は行方向に２個の画素２５と列方向に２個の画素２５からなる４個の画素２５を最小の単位として繰り返されて配列されることも望ましい構成である。
【００６７】
＜固体撮像素子の動作＞
図７Ａ〜図７Ｄは本発明の実施形態に係る固体撮像素子３における動作を説明するタイミングチャートである。図８Ａ〜図８Ｄは同固体撮像素子３における図７Ａ〜図７Ｄの各タイミングの動作（信号の流れ）を詳細に示す状態遷移図である。なお、固体撮像素子３としては、ＣＣＤ型およびＭＯＳ型などの特定の構成に限定されるものではない。
【００６８】
最初に、図７Ａおよび図８Ａの動作について説明する。なお、図７Ａおよび図８Ａは、リセット部２４により第１の副画素群２７１内の全ての画素２５の光電変換部２１を同時刻にリセットすることにより光電変換部２１の露光を同時刻に開始し、読み出し部２３により第１の副画素群２７１内の画素２５毎に個別の時刻に光電変換部２１の信号を信号蓄積部２２へ読み出すことにより、露光時間を画素２５毎に個別に設定する場合の動作を示している。この場合、第１の副画素群２７１内の全ての画素２５の読み出し部２３が独立に制御可能であることが必要となる。
【００６９】
まず、時刻ｔ１において、画素００のリセット部１、画素０２のリセット部２、画素２０のリセット部３および画素２２のリセット部４を同時に制御して画素００、画素０２、画素２０および画素２２の光電変換部２１をリセットし、画素００、画素０２、画素２０および画素２２の露光を開始する。
【００７０】
次に、時刻ｔ２において、時刻ｔ１から時刻ｔ２の間に画素２２の光電変換部２１に蓄積された画素信号を読み出し部４によりこれに隣接する信号蓄積部２２に読み出す。
【００７１】
次に、時刻ｔ３において、時刻ｔ１から時刻ｔ３の間に画素０２および画素２０の光電変換部２１に蓄積された画素信号を読み出し部２および読み出し部３によりこれらのそれぞれに隣接する信号蓄積部２２に読み出す。
【００７２】
さらに、時刻ｔ４において、時刻ｔ１から時刻ｔ４の間に画素００の光電変換部２１に蓄積された画素信号を読み出し部１によりこれに隣接する信号蓄積部２２に読み出す。
【００７３】
そして、時刻ｔ６において、列方向に隣接する画素００および画素０２の信号蓄積部２２に蓄積された画素信号を加算手段１１１により加算し、また、列方向に隣接する画素２０および画素２２の信号蓄積部２２に蓄積された画素信号を加算手段１１２により加算する。
【００７４】
さらに、時刻ｔ７において、画素００および画素０２の加算信号と画素２０および画素２２の加算信号とを加算手段１１３により加算する。なお、加算手段１１１、１１２および１１３は加算手段２８を構成する。
【００７５】
以上の時刻ｔ１から時刻ｔ７までの動作により、画素２２の露光時間ｅ２２をｔ２−ｔ１、画素０２の露光時間ｅ０２と画素２０の露光時間ｅ２０とをｔ３−ｔ１、画素００の露光時間ｅ００をｔ４−ｔ１にそれぞれ個別に設定できる。この時、ｅ００：ｅ０２：ｅ２０：ｅ２２＝１：１／３：１／３：１／９に制御することにより、前述のように加算画素の空間位置を均等に配列することができる。
【００７６】
なお、信号蓄積部２２は光が入射して新たな信号が混入しないように十分な遮光が施されていることが望ましい。
【００７７】
また、加算手段１１１、１１２および１１３は、イメージセンサの製造者ならば、ＣＣＤイメージセンサにおいては垂直ＣＣＤまたは水平ＣＣＤにより容易に実現できる。
【００７８】
また、図７Ａおよび図８Ａの動作ではリセットが第１の副画素群２７１内の全ての画素２５で同時に行われるため、リセット部２４は主画素群２６つまり第１の副画素群２７１の全ての画素２５で共通に設けられていてもよい。
【００７９】
次に、図７Ｂおよび図８Ｂの動作について説明する。なお、図７Ｂおよび図８Ｂは、リセット部２４により光電変換部２１を第１の副画素群２７１内の画素２５毎に個別の時刻にリセットすることにより光電変換部２１の露光を個別の時刻に開始し、読み出し部２３により同時刻に第１の副画素群２７１内の全画素２５の光電変換部２１の信号を信号蓄積部２２へ読み出すことにより、露光時間を画素２５毎に個別に設定する場合の動作を示している。この場合、第１の副画素群２７１内の全ての画素２５のリセット部２４が独立に制御可能であることが必要となる。
【００８０】
まず、時刻ｔ１において、画素００のリセット部１、画素０２のリセット部２、画素２０のリセット部３および画素２２のリセット部４を同時に制御して画素００、画素０２、画素２０および画素２２の光電変換部２１を同時にリセットし、画素００の露光を開始する。
【００８１】
次に、時刻ｔ２において、時刻ｔ１から時刻ｔ２の間に画素０２および画素２０の光電変換部２１に蓄積された信号をリセット部２およびリセット部３によりリセットし、画素０２および画素２０の露光を開始する。
【００８２】
次に、時刻ｔ３において、時刻ｔ１から時刻ｔ３の間に画素２２の光電変換部２１に蓄積された信号をリセット部４によりリセットし、画素２２の露光を開始する。
【００８３】
そして、時刻ｔ４において、画素００、画素０２、画素２０および画素２２のそれぞれの露光開始時刻（時刻ｔ１、時刻ｔ２、時刻ｔ３）から時刻ｔ４の間に画素００、画素０２、画素２０および画素２２の光電変換部２１に蓄積された画素信号を読み出し部１、読み出し部２、読み出し部３、および読み出し部４により対応する読み出し部に隣接する信号蓄積部２２に同時に読み出す。
【００８４】
そして、時刻ｔ６において、列方向に隣接する画素００および画素０２の信号蓄積部２２に蓄積された画素信号を加算手段１１１により加算し、また、列方向に隣接する画素２０および画素２２の信号蓄積部２２に蓄積された画素信号を加算手段１１２により加算する。
【００８５】
さらに、時刻ｔ７において、画素００および画素０２の加算信号と画素００および画素０２の加算信号とを加算手段１１３により加算する。
【００８６】
以上の時刻ｔ１から時刻ｔ７までの動作により、画素００の露光時間ｅ００をｔ４−ｔ１、画素０２の露光時間ｅ０２と画素２０の露光時間ｅ２０とをｔ４−ｔ２、画素２２の露光時間ｅ２２をｔ４−ｔ３にそれぞれ個別に設定できる。この時、ｅ００：ｅ０２：ｅ２０：ｅ２２＝１：１／３：１／３：１／９に制御することにより、前述のように加算画素の空間位置を均等に配列することができる。
【００８７】
なお、図７Ｂおよび図８Ｂの動作では画素信号の読み出しが第１の副画素群２７１内の全ての画素２５で同時に行われるため、読み出し部２３は主画素群２６つまり第１の副画素群２７１の全ての画素２５で共通に設けられていてもよい。
【００８８】
次に、図７Ｃおよび図８Ｃの動作について説明する。なお、図７Ｃおよび図８Ｃは、第１の副画素群２７１内の全画素２５において、読み出し部２３により光電変換部２１から信号蓄積部２２へ同時に信号を読み出し、その信号を破棄することにより光電変換部２１の露光を同時刻に開始し、読み出し部２３により第１の副画素群２７１内の画素２５毎に個別の時刻に光電変換部２１の信号を信号蓄積部２２へ読み出すことにより、露光時間を画素２５毎に個別に設定する場合の動作を示している。この場合、第１の副画素群２７１内の全ての画素２５の読み出し部２３が独立に制御可能であり、固体撮像素子３は、信号蓄積部２２に蓄積された画素信号を破棄する機能を有することが必要となる。例えば一般的なＣＣＤ型固体撮像素子では、信号蓄積部２２を構成する垂直ＣＣＤを高速転送して信号蓄積部２２の画素信号を水平ＣＣＤに排出することで画素信号の破棄を実現可能である。
【００８９】
まず、時刻ｔ１において、画素００の読み出し部１、画素０２の読み出し部２、画素２０の読み出し部３および画素２２の読み出し部４を同時に制御して画素００、画素０２、画素２０および画素２２の光電変換部２１の画素信号を信号蓄積部２２に読み出し、画素００、画素０２、画素２０および画素２２の露光を開始する。そして、次の時刻ｔ２までに、信号蓄積部２２の信号を破棄する。
【００９０】
次に、時刻ｔ２において、時刻ｔ１から時刻ｔ２の間に画素２２の光電変換部２１に蓄積された画素信号を読み出し部４によりこれに隣接する信号蓄積部２２に読み出す。
【００９１】
次に、時刻ｔ３において、時刻ｔ１から時刻ｔ３の間に画素０２および画素２０の光電変換部２１に蓄積された画素信号を読み出し部２および読み出し部３によりこれらのそれぞれに隣接する信号蓄積部２２に読み出す。
【００９２】
さらに、時刻ｔ４において、時刻ｔ１から時刻ｔ４の間に画素００の光電変換部２１に蓄積された信号を読み出し部１によりこれに隣接する信号蓄積部２２に読み出す。
【００９３】
そして、時刻ｔ６において、列方向に隣接する画素００および画素０２の信号蓄積部２２に蓄積された画素信号を加算手段１１１により加算し、また、列方向に隣接する画素２０および画素２２の信号蓄積部２２に蓄積された画素信号を加算手段１１２により加算する。
【００９４】
さらに、時刻ｔ７において、画素００および画素０２の加算信号と画素００および画素０２の加算信号とを加算手段１１３により加算する。
【００９５】
以上の時刻ｔ１から時刻ｔ７までの動作により、画素２２の露光時間ｅ２２をｔ２−ｔ１、画素０２の露光時間ｅ０２と画素２０の露光時間ｅ２０とをｔ３−ｔ１、画素００の露光時間ｅ００をｔ４−ｔ１にそれぞれ個別に設定できる。この時、ｅ００：ｅ０２：ｅ２０：ｅ２２＝１：１／３：１／３：１／９に制御することにより、前述のように加算画素の空間位置を均等に配列することができる。
【００９６】
次に、図７Ｄおよび図８Ｄの動作について説明する。なお、図７Ｄおよび図８Ｄは、第１の副画素群２７１内の各画素２５において、読み出し部２３により光電変換部２１の信号を個別に信号蓄積部２２に読み出すことにより光電変換部２１の露光を個別に開始し、メカシャッタを閉じることにより露光を一斉に終了し、露光前に信号蓄積部２２に既に読み出された不要信号を加算手段１１１、１１２および１１３により破棄した後に、読み出し部２３により各画素２５の光電変換部２１の信号を信号蓄積部２２へ読み出すことにより、露光時間を画素２５毎に個別に設定する場合の動作を示している。
【００９７】
まず、時刻ｔ１において、画素００のリセット部１、画素０２のリセット部２、画素２０のリセット部３および画素２２のリセット部４を同時に制御して画素００、画素０２、画素２０および画素２２の光電変換部２１をリセットし、画素００の露光を開始する。
【００９８】
次に、時刻ｔ２において、時刻ｔ１から時刻ｔ２の間に画素０２および画素２０の光電変換部２１に蓄積された画素信号を読み出し部２および読み出し部３により信号蓄積部２２に読み出し、画素０２および画素２０の露光を開始する。
【００９９】
次に、時刻ｔ３において、時刻ｔ１から時刻ｔ３の間に画素２２の光電変換部２１に蓄積された画素信号を読み出し部４により信号蓄積部２２に読み出し、画素２２の露光を開始する。
【０１００】
そして、時刻ｔ４において、メカシャッタを閉じて画素００、画素０２、画素２０および画素２２の露光を終了する。
【０１０１】
その後、時刻ｔ５において、信号蓄積部２２に読み出された不要信号を加算手段１１１、１１２および１１３により破棄する。
【０１０２】
そして、時刻ｔ６において、画素００、画素０２、画素２０および画素２２のそれぞれの露光開始時刻（時刻ｔ１、時刻ｔ２、時刻ｔ３）から時刻ｔ４の間に光電変換部２１に蓄積された画素信号を読み出し部１、読み出し部２、読み出し部３、および読み出し部４によりこれらに隣接する信号蓄積部２２に読み出す。
【０１０３】
そして、時刻ｔ７において、列方向に隣接する画素００および画素０２の信号蓄積部２２に蓄積された画素信号を加算手段１１１により加算し、また、列方向に隣接する画素２０および画素２２の信号蓄積部２２に蓄積された画素信号を加算手段１１２により加算する。
【０１０４】
さらに、時刻ｔ８において、画素００および画素０２の加算信号と画素００および画素０２の加算信号とを加算手段１１３により加算する。
【０１０５】
以上の時刻ｔ１から時刻ｔ８までの動作により、画素００の露光時間ｅ００をｔ４−ｔ１、画素０２の露光時間ｅ０２と画素２０の露光時間ｅ２０とをｔ４−ｔ２、画素２２の露光時間ｅ２２をｔ４−ｔ３にそれぞれ個別に設定できる。この時、ｅ００：ｅ０２：ｅ２０：ｅ２２＝１：１／３：１／３：１／９に制御することにより、前述のように加算画素の空間位置を均等に配列することができる。
【０１０６】
なお、上記実施形態では、副画素群の全ての画素についてリセット部２４および読み出し部２３が独立に制御可能であるとした。しかし、リセット部２４および読み出し部２３のいずれかのみが独立に制御可能であってもよい。また、副画素群の少なくとも２つの画素２５のリセット部２４又は読み出し部２３が独立に制御可能であれば、副画素群内にはリセット部２４および読み出し部２３の少なくともいずれかが共通である画素２５が含まれてもよい。この場合の動作について、図９〜図１０を用いて説明する。
【０１０７】
図９は本発明の実施形態に係る固体撮像素子３の変形例における動作を説明するタイミングチャートである。図１０は同固体撮像素子３の変形例における図１０の各タイミングの動作（信号の流れ）を詳細に示す状態遷移図である。
【０１０８】
なお、図９および図１０は、第１の副画素群２７１内の各画素２５において、リセット部２４が行方向に並ぶ画素２５で共通かつ列方向に並ぶ画素２５で独立であり、読み出し部２３が列方向に並ぶ画素２５で共通かつ行方向に並ぶ画素２５で独立である構成において、リセット部２４の動作と読み出し部２３の動作との組合せにより、露光時間を画素２５毎に個別に設定する場合の動作を示している。また、図１０においてリセット部１は画素００および画素２０に対し共通であり、リセット部２は画素０２および画素２２に対し共通である。また、読み出し部１は画素００および画素０２に共通に対し共通であり、読み出し部３は画素２０および画素２２に対し共通である。
【０１０９】
まず、時刻ｔ１において、リセット部１およびリセット部２を同時に制御して画素００、画素０２、画素２０および画素２２の光電変換部２１をリセットし、画素００および画素２０の露光を開始する。
【０１１０】
次に、時刻ｔ２において、画素０２および画素２２に対し共通なリセット部２を制御して画素０２および画素２２の光電変換部２１をリセットし、画素２２の露光を開始する。
【０１１１】
次に、時刻ｔ３において、画素２０および画素２２に対し共通な読み出し部３を制御して画素２０および画素２２の光電変換部２１の信号を信号蓄積部２２に読み出し、画素２０および画素２２の露光を終了する。
【０１１２】
次に、時刻ｔ４において、画素０２および画素２２に対し共通なリセット部２を制御して画素０２および画素２２の光電変換部２１をリセットし、画素０２の露光を開始する。
【０１１３】
さらに、時刻ｔ５において、画素００および画素０２に対し共通な読み出し部１を制御して画素００および画素０２の光電変換部２１の信号を信号蓄積部２２に読み出し、画素００および画素０２の露光を終了する。
【０１１４】
そして、時刻ｔ６において、列方向に隣接する画素００および画素０２の信号蓄積部２２に蓄積された画素信号を加算手段１１１により加算し、また、列方向に隣接する画素２０および画素２２の画素信号を加算手段１１２により加算する。
【０１１５】
さらに、時刻ｔ７において、画素００および画素０２の加算信号と画素００および画素０２の加算信号とを加算手段１１３により加算する。
【０１１６】
以上の時刻ｔ１から時刻ｔ７までの動作により、画素２２の露光時間ｅ２２をｔ３−ｔ２、画素２０の露光時間ｅ２０をｔ３−ｔ１、画素０２の露光時間ｅ０２をｔ５−ｔ４、画素００の露光時間ｅ００をｔ５−ｔ１にそれぞれ個別に設定できる。この時、ｅ００：ｅ０２：ｅ２０：ｅ２２＝１：１／３：１／３：１／９に制御することにより、前述のように加算画素の空間位置を均等に配列することができる。
【０１１７】
なお、ｅ００＞ｅ０２＋ｅ２０、かつ、ｅ２０＞ｅ２２が成り立つならば、各露光時間は任意に設定できる。ｅ００≦ｅ０２＋ｅ２０の場合は、ｅ０２＋ｅ２０＝ｅ００＋ｅ２２を満たす露光時間に設定することができる。
【０１１８】
（実施例１）
図１１は本実施形態の実施例１に係るＣＣＤ型固体撮像素子の構成を示す図である。なお、図１１の図２および図３Ａ〜図３Ｄと共通の機能を有する構成要素は同じ番号を付して説明を省略する。
【０１１９】
実施例１に係るＣＣＤ型固体撮像素子では、図１１に示すように、第１の副画素群２７１を構成する４つの各画素が、互いに独立に垂直ＣＣＤ７５に信号を読み出すことができる読み出し部７１、７２、７３および７４を有している。また、第２の副画素群の各画素は、主画素群２６の重心を含み行方向に沿う直線に対して線対称な位置にある第１の副画素群２７１の各画素と同じ構成となっている。さらに、第３の副画素群の各画素は、主画素群２６の重心を含む列方向に沿う直線に対して線対称な位置にある第１の副画素群２７１の各画素と同じ構成となっている。さらに第４の副画素群の各画素は、主画素群２６の重心を含む列方向に沿う直線に対して線対称な位置にある第２の副画素群の各画素と同じ構成となっている。
【０１２０】
なお、読み出し部７１、７２、７３および７４は本実施形態の読み出し部２３に対応し、垂直ＣＣＤ７５は本実施形態の信号蓄積部２２に対応する。また、読み出し部７１、７２、７３および７４のいずれかとこれに隣接する光電変換部２１および垂直ＣＣＤ７５の一部が本実施形態の画素２５に対応する。
【０１２１】
光電変換部２１は半導体基板表面に形成された埋め込みフォトダイオードであり、図示しないが、半導体基板には半導体基板に所定の電圧を印加することにより光電変換部２１の信号を基板方向に引き抜くことができるオーバーフロードレインも形成されている。このオーバーフロードレインは、基板電圧を制御することにより、各画素の光電変換部２１の信号を同時にリセットする本実施形態のリセット部２４として機能する。
【０１２２】
加算手段２８は、垂直ＣＣＤ７５と水平ＣＣＤ７６との間に存在し、垂直ＣＣＤ７５に読み出された画素信号を、同じ副画素群の画素間で加算する機能を有する。
【０１２３】
上記の構成により、同じ副画素群の各画素の露光時間を画素別に制御することができるため、露光時間を前述のように適切に設定することにより、図６Ｃに示すように加算画素の空間位置が均等に配列され、解像度の劣化を抑制することができる。
【０１２４】
図１２は図１１の読み出し部７１、７２、７３および７４を制御するゲート電極および配線構造を示す図である。
【０１２５】
図１２に示すように、各読み出し部７１、７２、７３および７４上には、独立なゲート電極８１が配置され、１行の画素に対して２本のゲート配線８２が水平方向に配線されている。ゲート電極８１とゲート配線８２とはコンタクト８３により接続されており、共通な読み出し部のゲート電極８１に対しては共通なゲート配線８２が接続されている。このような構成により、例えば第１の副画素群２７１について、ゲート配線Ｖ１ａ、Ｖ３ａ、Ｖ１ｂおよびＶ３ｂを制御することにより読み出し部７１、７２、７３および７４を個別に制御して画素の露光時間を調整し、画素信号の重み付け加算を行うことができる。
【０１２６】
（実施例２）
図１３は本実施形態の実施例２に係るＭＯＳ型固体撮像素子の構成を示す図である。なお、図１３の図２および図３Ａ〜図３Ｄと共通の機能を有する構成要素は同じ番号を付して説明を省略する。
【０１２７】
実施例２に係るＭＯＳ型固体撮像素子は、図１３に示すように、行列方向にマトリクス配置された複数の画素２５から構成される画素領域と、２系統のリセット配線９１および９２と、行選択線９３と、画素領域外に設けられリセット配線９１および９２と行選択線９３とを駆動するために駆動パルスを供給する垂直走査部９４と、垂直信号線９５と、画素２５の画素信号を画素２５の列単位でＡＤ変換を行うカラムＡＤ回路９６と、カラムＡＤ回路９６内にあって複数行の画素２５の画素信号を加算する垂直加算手段９７と、列選択線９８と、列選択線９８を駆動する水平走査部９９と、カラムＡＤ回路９６のデジタル信号の出力線である２系統の水平信号線９１０および９１１と、水平信号線９１０および９１１のデジタル信号を演算処理するデジタル演算部９１２と、デジタル演算部９１２の内部にあって複数列の画素２５の画素信号を加算する水平加算手段９１３と、出力部２９とで構成されている。
【０１２８】
ここで、２系統のリセット配線９１および９２は、それぞれ行方向に隣接する２画素単位で交互に接続されているため、垂直走査部９４によりリセット配線９１および９２を介して１画素置きの画素２５の信号レベルを個別の時刻にリセットすることができる。これにより、例えば第１の副画素群２７１の各画素９１４、９１５、９１６および９１７の露光時間を個別に設定することができる。
【０１２９】
また、第２の副画素群の各画素は、主画素群２６の重心を含み行方向に沿う直線に対して線対称な位置にある第１の副画素群２７１の各画素と同じ構成となっている。さらに、第３の副画素群の各画素は、主画素群２６の重心を含む列方向に沿う直線に対して線対称な位置にある第１の副画素群２７１の各画素と同じ構成となっている。さらにまた、第４の副画素群の各画素は、主画素群２６の重心を含む列方向に沿う直線に対して線対称な位置にある第２の副画素群の各画素と同じ構成となっている。
【０１３０】
図１４は、図１３の画素２５の詳細な構成を示す図である。
【０１３１】
画素２５は、図１４に示すように、フォトダイオードで構成される光電変換部２１、ＭＯＳトランジスタである転送トランジスタ１０２、リセットトランジスタ３６、増幅用トランジスタ４２および行選択トランジスタ４０と、フローティングディフュージョン（ＦＤ）である信号蓄積部２２とから構成される。転送トランジスタ１０２のゲートには読み出しゲート配線１０１が接続され、リセットトランジスタ３６のゲートには２系統のリセット配線９１および９２のいずれかが接続される。行選択トランジスタ４０のゲートには行選択線９３が接続される。
【０１３２】
なお、転送トランジスタ１０２は本実施形態の読み出し部２３に対応し、リセットトランジスタ３６は本実施形態のリセット部２４に対応する。
【０１３３】
このような構成により、リセットトランジスタ３６をＯＮ状態にし、かつ転送トランジスタ１０２をＯＮ状態にすることにより光電変換部２１と信号蓄積部２２とをリセットすると同時に露光を開始することができる。そして、リセットトランジスタ３６をＯＦＦ状態にし、かつ転送トランジスタ１０２をＯＮ状態にすることにより信号蓄積部２２に画素信号を読み出して露光を終了することができる。リセットトランジスタ３６には画素２５によって異なる系統のリセット配線が接続されているため、同一行の画素２５の露光時間を個別に設定することができる。
【０１３４】
個別の露光時間で蓄積された画素信号は、所定のタイミングで行選択トランジスタ４０をＯＮ状態にすることにより増幅用トランジスタ４２を介して垂直信号線９５に非破壊に読み出され、カラムＡＤ回路９６でデジタルデータに変換される。カラムＡＤ回路９６では内部の垂直加算手段９７により同じ副画素群で同じ列の画素２５の信号同士が加算される。さらに、加算された信号は、２系統の水平信号線９１０および９１１に読み出されて水平信号線毎にデジタル演算部の水平加算手段９１３により同じ副画素群で同じ行の画素２５の信号同士が加算される。これにより、同じ副画素群の各画素の露光時間を個々に調整することにより得られる任意の係数で、同じ副画素群の各画素の信号を重み付け加算することができる。
【０１３５】
以上、本発明の固体撮像素子および固体撮像装置について、実施形態に基づいて説明したが、本発明は、この実施の形態に限定されるものではない。本発明の要旨を逸脱しない範囲内で当業者が思いつく各種変形を施したものも本発明の範囲内に含まれる。また、発明の趣旨を逸脱しない範囲で、複数の実施の形態における各構成要素を任意に組み合わせてもよい。
【０１３６】
例えば、上記実施形態において、可視光を入力する固体撮像素子を対象として説明したが、画素に代えて光や放射線などの外部から入力される電磁波に対して感応性をする単位構成要素を画素としてライン状もしくはマトリクス状に複数個配列してなる物理量分布検知用の撮像装置の全てに、上記実施形態が適用できることは言うまでもない。
【０１３７】
また、上記実施形態では加算画素の空間位置を均等に配列（均等配列）するために重み付け係数の比として１：１／３：１／３：１／９を挙げたが、この比の近似値を用いることで読み出し部やリセット部の制御を簡略化しても良い。また、重み付け係数を可変することにより各画素の露光時間を調整して、加算画素の座標を均等配列から意図的にずらすことにより、撮影シーンに合わせて解像度を調整したり、輪郭強調を行ったりする画像処理を行っても良い。
【０１３８】
また、画素配列が不均等なモニター表示装置、プリンターの場合、固体撮像素子の各画素の露光時間を調整して加算画素配列が出力装置の画素配列に近くなるようにすることで、解像度を最適化することも望ましい。
【０１３９】
また、上記実施形態では露光を最初に開始する手段と露光を最後に終了する手段として、リセット部または読み出し部の制御を主に用いたが、制御信号によるメカシャッタの開閉の制御を用いても良い。
【産業上の利用可能性】
【０１４０】
本発明は、記録画素数を減少させるモードに対応するために垂直ｎ画素、水平ｎ画素を加算する場合に、ｎが偶数の場合でも加算画素の空間位置を均等に制御する固体撮像素子および固体撮像装置に有用である。
【符号の説明】
【０１４１】
１ レンズ
２ メカシャッタ
３ 固体撮像素子
４ ドライバ
５ 画像処理部
６ Ａ／Ｄ変換器
７ デジタル画像処理回路
１１ 制御部
１２ 入力部
１３ 出力部
２１ 光電変換部
２２ 信号蓄積部
２３、７１、７２、７３、７４ 読み出し部
２４ リセット部
２５、９１４、９１５、９１６、９１７ 画素
２６ 主画素群
２８、１１１、１１２、１１３ 加算手段
２９ 出力部
３６ リセットトランジスタ
４０ 行選択トランジスタ
４２ 増幅用トランジスタ
７５ 垂直ＣＣＤ
７６ 水平ＣＣＤ
８１ ゲート電極
８２ ゲート配線
８３ コンタクト
９１、９２ リセット配線
９３ 行選択線
９４ 垂直走査部
９５ 垂直信号線
９６ カラムＡＤ回路
９７ 垂直加算手段
９８ 列選択線
９９ 水平走査部
１０１ 読み出しゲート配線
１０２ 転送トランジスタ
９１０、９１１ 水平信号線
９１２ デジタル演算部
９１３ 水平加算手段
２７１ 第１の副画素群
２７２ 第２の副画素群
２７３ 第３の副画素群
２７４ 第４の副画素群
【特許請求の範囲】
【請求項１】
被写体の光学像を画素信号に光電変換する複数の画素が行列状に２次元配置される固体撮像素子であって、
前記画素は、光電変換により画素信号を生成する光電変換部と、前記光電変換部の画素信号をリセットするリセット部と、画素信号を前記光電変換部から読み出す読み出し部と、前記読み出し部により読み出された画素信号を蓄積する信号蓄積部とを有し、
前記固体撮像素子は、複数の前記画素に蓄積された画素信号を加算する加算部を有し、
複数の前記画素は、複数の前記画素からなる主画素群を含み、
前記主画素群は、同数の複数の前記画素を含む複数の副画素群を含み、
前記固体撮像素子は、同じ前記副画素群に含まれる複数の前記画素の露光時間が少なくとも２種類以上となるように、同じ前記副画素群に含まれる複数の前記画素における前記リセット部および前記読み出し部の少なくとも一つを個別に制御して前記画素の露光時間を制御し、
前記加算部は、同じ前記副画素群に含まれる露光時間の異なる複数の前記画素の画素信号を加算する
固体撮像素子。
【請求項２】
前記主画素群は、行方向に隣接する４ｎ（ｎは１以上の整数）個の前記画素を列方向に隣接する４ｎ行分並べて構成された合計４ｎ×４ｎ個の前記画素を含み、かつ４つの前記副画素群で構成され、
４つの前記副画素群のそれぞれは、行方向に１画素置きの２ｎ個の前記画素を列方向に１行置きの２ｎ行分並べて構成された合計２ｎ×２ｎ個の前記画素を含む
請求項１に記載の固体撮像素子。
【請求項３】
前記固体撮像素子は、前記加算により生成された信号に対応する加算画素の空間位置が均等になるように、前記リセット部および前記読み出し部の少なくとも一つを制御して前記画素の露光時間を制御し、かつ前記加算部を制御して画素信号が加算される前記画素を選択する
請求項１又は２に記載の固体撮像素子。
【請求項４】
異なる前記副画素群の２個の前記画素であって、前記主画素群の重心を通り行方向または列方向に沿う直線に対して線対称をなす前記２個の画素において、前記リセット部または前記読み出し部が共通である
請求項１〜３のいずれか１項に記載の固体撮像素子。
【請求項５】
異なる前記副画素群の２個の前記画素であって、前記主画素群の重心を通り行方向または列方向に沿う直線に対して線対称をなす前記２個の画素において、前記リセット部が共通であり、かつ、
異なる前記副画素群の２個の前記画素であって、前記直線の方向と直交する方向の直線に対して線対称をなす前記２個の画素において、前記読み出し部が共通である
請求項１〜３のいずれか１項に記載の固体撮像素子。
【請求項６】
前記リセット部は、前記主画素群の全ての前記画素で共通に設けられている
請求項１〜３のいずれか１項に記載の固体撮像素子。
【請求項７】
前記読み出し部は、前記主画素群の全ての前記画素で共通に設けられている
請求項１〜３のいずれか１項に記載の固体撮像素子。
【請求項８】
前記固体撮像素子は、前記信号蓄積部に蓄積された画素信号を破棄する機能を有する
請求項１〜３のいずれか１項に記載の固体撮像素子。
【請求項９】
前記画素は、所定の波長の光を透過させる色フィルタを有し、
同じ前記副画素群に含まれる複数の前記画素には、同じ波長の光を透過させる色フィルタが設けられ、
異なる前記副画素群に含まれる前記画素には、異なる波長の光を透過させる色フィルタが設けられる
請求項１〜８のいずれか１項に記載の固体撮像素子。
【請求項１０】
複数の前記画素の色フィルタは、行方向に隣接する２個の前記画素を列方向に隣接する２行分並べて構成された合計４個の前記画素に設けられた色フィルタを１単位とし、繰り返し配置される
請求項９に記載の固体撮像素子。
【請求項１１】
１単位の前記色フィルタが設けられた４個の前記画素では、一の対角線上の２個の前記画素に第１の色フィルタが設けられ、他の対角線上の２個の前記画素に第２の色フィルタおよび第３の色フィルタが設けられ、
前記第１の色フィルタ、前記第２の色フィルタおよび前記第３の色フィルタは、異なる波長の光を透過させる
請求項１０に記載の固体撮像素子。
【請求項１２】
前記画素は、所定の波長の光を透過させる色フィルタを有し、
同じ前記副画素群に含まれる複数の前記画素には、同じ波長の光を透過させる色フィルタが設けられ、
異なる前記副画素群に含まれる前記画素には、異なる波長の光を透過させる色フィルタが設けられ、
異なる色フィルタが設けられた複数の前記画素の配列は、異なる色フィルタが設けられた複数の前記副画素群の前記加算画素の配列と同じである
請求項３に記載の固体撮像素子。
【請求項１３】
請求項１〜１２のいずれか１項に記載の固体撮像素子と、
前記固体撮像素子への被写体の光学像の取り込みを制御するシャッタとを備える
固体撮像装置。
【請求項１】
被写体の光学像を画素信号に光電変換する複数の画素が行列状に２次元配置される固体撮像素子であって、
前記画素は、光電変換により画素信号を生成する光電変換部と、前記光電変換部の画素信号をリセットするリセット部と、画素信号を前記光電変換部から読み出す読み出し部と、前記読み出し部により読み出された画素信号を蓄積する信号蓄積部とを有し、
前記固体撮像素子は、複数の前記画素に蓄積された画素信号を加算する加算部を有し、
複数の前記画素は、複数の前記画素からなる主画素群を含み、
前記主画素群は、同数の複数の前記画素を含む複数の副画素群を含み、
前記固体撮像素子は、同じ前記副画素群に含まれる複数の前記画素の露光時間が少なくとも２種類以上となるように、同じ前記副画素群に含まれる複数の前記画素における前記リセット部および前記読み出し部の少なくとも一つを個別に制御して前記画素の露光時間を制御し、
前記加算部は、同じ前記副画素群に含まれる露光時間の異なる複数の前記画素の画素信号を加算する
固体撮像素子。
【請求項２】
前記主画素群は、行方向に隣接する４ｎ（ｎは１以上の整数）個の前記画素を列方向に隣接する４ｎ行分並べて構成された合計４ｎ×４ｎ個の前記画素を含み、かつ４つの前記副画素群で構成され、
４つの前記副画素群のそれぞれは、行方向に１画素置きの２ｎ個の前記画素を列方向に１行置きの２ｎ行分並べて構成された合計２ｎ×２ｎ個の前記画素を含む
請求項１に記載の固体撮像素子。
【請求項３】
前記固体撮像素子は、前記加算により生成された信号に対応する加算画素の空間位置が均等になるように、前記リセット部および前記読み出し部の少なくとも一つを制御して前記画素の露光時間を制御し、かつ前記加算部を制御して画素信号が加算される前記画素を選択する
請求項１又は２に記載の固体撮像素子。
【請求項４】
異なる前記副画素群の２個の前記画素であって、前記主画素群の重心を通り行方向または列方向に沿う直線に対して線対称をなす前記２個の画素において、前記リセット部または前記読み出し部が共通である
請求項１〜３のいずれか１項に記載の固体撮像素子。
【請求項５】
異なる前記副画素群の２個の前記画素であって、前記主画素群の重心を通り行方向または列方向に沿う直線に対して線対称をなす前記２個の画素において、前記リセット部が共通であり、かつ、
異なる前記副画素群の２個の前記画素であって、前記直線の方向と直交する方向の直線に対して線対称をなす前記２個の画素において、前記読み出し部が共通である
請求項１〜３のいずれか１項に記載の固体撮像素子。
【請求項６】
前記リセット部は、前記主画素群の全ての前記画素で共通に設けられている
請求項１〜３のいずれか１項に記載の固体撮像素子。
【請求項７】
前記読み出し部は、前記主画素群の全ての前記画素で共通に設けられている
請求項１〜３のいずれか１項に記載の固体撮像素子。
【請求項８】
前記固体撮像素子は、前記信号蓄積部に蓄積された画素信号を破棄する機能を有する
請求項１〜３のいずれか１項に記載の固体撮像素子。
【請求項９】
前記画素は、所定の波長の光を透過させる色フィルタを有し、
同じ前記副画素群に含まれる複数の前記画素には、同じ波長の光を透過させる色フィルタが設けられ、
異なる前記副画素群に含まれる前記画素には、異なる波長の光を透過させる色フィルタが設けられる
請求項１〜８のいずれか１項に記載の固体撮像素子。
【請求項１０】
複数の前記画素の色フィルタは、行方向に隣接する２個の前記画素を列方向に隣接する２行分並べて構成された合計４個の前記画素に設けられた色フィルタを１単位とし、繰り返し配置される
請求項９に記載の固体撮像素子。
【請求項１１】
１単位の前記色フィルタが設けられた４個の前記画素では、一の対角線上の２個の前記画素に第１の色フィルタが設けられ、他の対角線上の２個の前記画素に第２の色フィルタおよび第３の色フィルタが設けられ、
前記第１の色フィルタ、前記第２の色フィルタおよび前記第３の色フィルタは、異なる波長の光を透過させる
請求項１０に記載の固体撮像素子。
【請求項１２】
前記画素は、所定の波長の光を透過させる色フィルタを有し、
同じ前記副画素群に含まれる複数の前記画素には、同じ波長の光を透過させる色フィルタが設けられ、
異なる前記副画素群に含まれる前記画素には、異なる波長の光を透過させる色フィルタが設けられ、
異なる色フィルタが設けられた複数の前記画素の配列は、異なる色フィルタが設けられた複数の前記副画素群の前記加算画素の配列と同じである
請求項３に記載の固体撮像素子。
【請求項１３】
請求項１〜１２のいずれか１項に記載の固体撮像素子と、
前記固体撮像素子への被写体の光学像の取り込みを制御するシャッタとを備える
固体撮像装置。
【図１】
【図２】
【図３Ａ】
【図３Ｂ】
【図３Ｃ】
【図３Ｄ】
【図４】
【図５】
【図６Ａ】
【図６Ｂ】
【図６Ｃ】
【図７Ａ】
【図７Ｂ】
【図７Ｃ】
【図７Ｄ】
【図８Ａ】
【図８Ｂ】
【図８Ｃ】
【図８Ｄ】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図２】
【図３Ａ】
【図３Ｂ】
【図３Ｃ】
【図３Ｄ】
【図４】
【図５】
【図６Ａ】
【図６Ｂ】
【図６Ｃ】
【図７Ａ】
【図７Ｂ】
【図７Ｃ】
【図７Ｄ】
【図８Ａ】
【図８Ｂ】
【図８Ｃ】
【図８Ｄ】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【公開番号】特開２０１３−７０１８０（Ｐ２０１３−７０１８０Ａ）
【公開日】平成２５年４月１８日（２０１３．４．１８）
【国際特許分類】
【出願番号】特願２０１１−２０６３５９（Ｐ２０１１−２０６３５９）
【出願日】平成２３年９月２１日（２０１１．９．２１）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
【公開日】平成２５年４月１８日（２０１３．４．１８）
【国際特許分類】
【出願日】平成２３年９月２１日（２０１１．９．２１）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
[ Back to top ]