固体撮像素子
【課題】 従来よりも受光感度が向上する固体撮像素子を提供する。
【解決手段】 固体撮像素子において、半導体基板10と、半導体基板10の表面及びその近傍に形成された第1のウエル13と、半導体基板10の表面及びその近傍に第1のウエル13を囲って形成された第2のウエル12と、半導体基板10の表面及びその近傍に第2のウエル12を囲って形成された第3のウエル11と、少なくとも第1〜第3のウエル13〜11のいずれかの表面から突出する細長形状部15と、細長形状部15が突出する表面及びその近傍に、細長形状部15に離間して形成されたドレイン16と、を備えている。細長形状部15は、その先端部に設けられたソース33と、細長形状部15が突出する表面とソース33との間の領域にソース33に離間して設けられたゲート31と、を有する。
【解決手段】 固体撮像素子において、半導体基板10と、半導体基板10の表面及びその近傍に形成された第1のウエル13と、半導体基板10の表面及びその近傍に第1のウエル13を囲って形成された第2のウエル12と、半導体基板10の表面及びその近傍に第2のウエル12を囲って形成された第3のウエル11と、少なくとも第1〜第3のウエル13〜11のいずれかの表面から突出する細長形状部15と、細長形状部15が突出する表面及びその近傍に、細長形状部15に離間して形成されたドレイン16と、を備えている。細長形状部15は、その先端部に設けられたソース33と、細長形状部15が突出する表面とソース33との間の領域にソース33に離間して設けられたゲート31と、を有する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、光電変換により発生した電荷の数をカウントして出力するフォトンカウンタ型の固体撮像素子に関する。
【背景技術】
【0002】
フルカラー画像を単板で撮像する撮像装置に用いられる固体撮像素子の一例が特許文献1及び2に開示されている。
特許文献1及び2に開示されている固体撮像素子は、R(赤色),G(緑色),B(青色)の光をそれぞれ受光する受光領域を画素毎に有し、各色の光がこれらに対応する受光領域で光電変換されることにより発生した電荷をカウントするものであり、フォトンカウンタ型の固体撮像素子と称す。
フォトンカウンタ型の固体撮像素子は、電荷を1つずつカウントすることができるので、電荷を電流値として検知する電流検知方式の固体撮像素子よりも受光感度を向上させることができる。
【0003】
特許文献1に開示されている固体撮像素子は、非常に小さい容量の容量部に電荷を導き、それをポテンシャルの変化として検出するものである。
特許文献2に開示されている固体撮像素子は、アバランシェ・フォトダイオードを用いて電荷を増幅させ、それを抵抗部に流して電圧の変化として検出するものである。
【0004】
ところで、各色の受光領域にこれらに対応するカラーフィルタを配置する場合、各色の受光領域を各カラーフィルタに対応させて別々に形成しなければならないので、各色の受光領域の面積がそれぞれ小さくなり各色の受光感度が悪化するため、その改善が望まれている。
【0005】
カラーフィルタを用いない固体撮像素子の一例が特許文献3に開示されている。
特許文献3に開示されている固体撮像素子は、各色の受光領域を基板の厚さ方向に形成した3重ウエル構造を有するものである。3重ウエルは各色の受光領域の深さが各色の光の波長に応じて設定されている。各色の受光領域の光電変換により発生した電荷は電流として検出される。
3重ウエル構造を有する固体撮像素子では、各色の受光領域をそれらの深さ方向に各色の光の波長に応じて重ねて形成するため、各色の受光領域の面積をそれぞれ大きくすることができる。そのため、カラーフィルタを用いた固体撮像素子よりも受光感度を向上させることができる。
【先行技術文献】
【特許文献】
【0006】
【特許文献1】特開2006−5312号公報
【特許文献2】特公平7−99868号公報
【特許文献3】特表2002−513145号公報
【発明の概要】
【発明が解決しようとする課題】
【0007】
そこで、フォトンカウンタ型の固体撮像素子に3重ウエル構造を組み合わせたときの課題について説明する。
【0008】
3重ウエル構造において、最も内側のウエルは外側の他の2つのウエルに囲まれているため、この最も内側のウエルで発生した電荷を取り出すことは難しい。同様に、最も内側のウエルを囲う中央のウエルはその外側のウエルに囲まれているため、この中央のウエルで発生した電荷を取り出すことは難しい。即ち、従来の3重ウエル構造において電荷が取り出せるのは最も外側のウエルのみである。
従って、特許文献1に開示されている固体撮像素子では、電荷を検出するフォトン検出部が受光領域の外側に形成されているので、これに特許文献3に開示されている3重ウエル構造を単に組み合わせただけでは各ウエルで発生した電荷を取り出すことは難しい。
【0009】
一方、特許文献2に開示されている固体撮像素子では、各ウエルで発生した電荷を取り出すことは可能であるが、アバランシェ・フォトダイオードは高電界を用いるので、3重ウエル構造の各ウエルに高電界を形成すると互いに隣接するウエル間でブレークダウンしてしまう。そのため、特許文献2に開示されている固体撮像素子に特許文献3に開示されている3重ウエル構造を組み合わせることは難しい。
【0010】
そこで、本発明は、上述した課題に鑑みてなされたものであり、従来よりも受光感度が向上する固体撮像素子を提供することにある。
【課題を解決するための手段】
【0011】
上記の課題を解決するために、本発明は次の固体撮像素子を提供する。
1)半導体基板(10)と、前記半導体基板の表面及びその近傍に形成された第1のウエル(13)と、前記半導体基板の表面及びその近傍に前記第1のウエルを囲って形成された第2のウエル(12)と、前記半導体基板の表面及びその近傍に前記第2のウエルを囲って形成された第3のウエル(11)と、少なくとも前記第1のウエル,前記第2のウエル,及び前記第3のウエルのいずれかの表面から突出する細長形状部(15)と、前記細長形状部が突出する表面及びその近傍に、前記細長形状部に離間して形成されたドレイン(16)と、を備え、前記細長形状部は、その先端部に設けられたソース(33)と、前記細長形状部が突出する表面と前記ソースとの間の領域に前記ソースに離間して設けられたゲート(31)と、を有することを特徴とする固体撮像素子(1)。
2)複数の画素が規則的に配列された画素領域(2)を有し、前記第1のウエル,前記第2のウエル,前記第3のウエル,前記細長形状部,前記ドレインは、前記画素領域に前記画素毎に設けられていることを特徴とする1)記載の固体撮像素子。
3)前記第1のウエルは外部から前記第1のウエルに入射した光の青色成分を光電変換する領域であり、前記第2のウエルは外部から前記第2のウエルに入射した光の緑色成分を光電変換する領域であり、前記第3のウエルは外部から前記第3のウエルに入射した光の赤色成分を光電変換する領域であることを特徴とする1)または2)に記載の固体撮像素子。
4)前記第2のウエルは、前記画素毎に複数の領域に分割されて設けられていることを特徴とする2)記載の固体撮像素子。
【発明の効果】
【0012】
本発明によれば、従来の固体撮像素子よりも受光感度が向上するという効果を奏する。
【図面の簡単な説明】
【0013】
【図1】本発明に係る固体撮像素子の実施例1における全体構成図である。
【図2】実施例1の固体撮像素子の画素領域における1画素の構成を模式的に示す平面図である。
【図3】実施例1の固体撮像素子の画素領域における1画素の構成を模式的に示す断面図であり、図3(a)は図2中のA1−A2線における断面図、図3(b)は図2中のB1−B2線における断面図である。
【図4】実施例1の固体撮像素子における各センサ部の構成を模式的に示す断面図であり、図4(a)は赤色(R)光用センサ部、図4(b)は緑色(G)光用センサ部、図4(c)は青色(B)光用センサ部の構成をそれぞれ示す断面図である。
【図5】実施例1の固体撮像素子におけるG光用センサ部の不純物プロファイルを示す図である。
【図6】図5に示した不純物プロファイルにおいて、電荷集中領域(ゲート)にホール(電荷)がある場合とない場合とのソース電圧とソース電流との関係を示す図である。
【図7】実施例1の固体撮像素子の電荷集中領域(ゲート)におけるソース電圧とホール数との関係を示す図である。
【図8】実施例1の固体撮像素子におけるGセンサ回路の回路構成とGセンサ回路に接続される各配線とG光用センサ部との関係を示す模式的回路図である。
【図9】実施例1の固体撮像素子におけるGセンサ回路の動作方法を説明するためのタイミングチャートである。
【図10】実施例1の固体撮像素子におけるGセンサ回路の動作によってG光用センサ部のゲートがリセットされたときのリセット特性を示すものである。
【図11】実施例1の固体撮像素子の製造方法を説明するための模式式断面図である。
【図12】実施例1の固体撮像素子の製造方法を説明するための模式式断面図である。
【図13】実施例1の固体撮像素子の製造方法を説明するための模式式断面図である。
【図14】実施例1の固体撮像素子の製造方法を説明するための模式式断面図である。
【図15】実施例1の固体撮像素子の製造方法を説明するための模式式断面図である。
【図16】実施例1の固体撮像素子の製造方法を説明するための模式式断面図である。
【図17】実施例1の固体撮像素子の製造方法を説明するための模式式断面図である。
【図18】実施例1の固体撮像素子の製造方法を説明するための模式式断面図である。
【図19】実施例2の固体撮像素子の画素領域における1画素の構成を模式的に示す平面図である。
【図20】実施例2の固体撮像素子の画素領域における1画素の構成を模式的に示す断面図である。
【図21】実施例3の固体撮像素子の画素領域における1画素の構成を模式的に示す平面図である。
【発明を実施するための形態】
【0014】
本発明の実施の形態を、好ましい実施例である実施例1〜3により図1〜図21を用いて説明する。
【0015】
[実施例1]
本発明に係る固体撮像素子の実施例1について図1〜図18を用いて説明する。
【0016】
図1に示すように、固体撮像素子1は、複数の画素がマトリクス状に配置された画素領域2と、画素領域2から出力される各画素信号を処理する信号処理回路部3と、信号処理回路部3で処理された信号を外部に出力する出力回路部4と、画素領域2の各画素を駆動するドライバ部5と、電源及び電源の出力を制御する制御回路を含む電源部6と、を有して構成されている。
【0017】
図2及び図3に示すように、画素領域2は、p型の半導体基板10の表面及びその近傍に形成されている。また、画素領域2は、1画素毎に、n型の第1ウエル11、p型の第2ウエル12、及びn型の第3ウエル13を有する。
第2ウエル12は第3ウエル13を囲うように形成されており、第1ウエル11は第2ウエル12を囲うように形成されている。
第1ウエル11〜第3ウエル13のうち、半導体基板10の表面から最も深い位置までの領域に形成されている第1ウエル11は、赤色(R)光,緑色(G)光,及び青色(B)光のうち最も波長の長いR光を受光してこれを光電変換するR光用の光電変換領域である。
また、半導体基板10の表面から最も浅い位置に形成されている第3ウエル13は、最も波長の短いB光を受光してこれを光電変換するB光用の光電変換領域である。
また、第1ウエル11と第3ウエル13との間に形成されている第2ウエル12は、波長がR光よりも短くB光よりも長いG光を受光してこれを光電変換するG光用の光電変換領域である。
【0018】
第1ウエル11の表面及びその近傍には、第1細長形状部15と、第1細長形状部15に離間して設けられたp+型の第1アキュムレーション層16とを有するR光用センサ部17が形成されている。
第2ウエル12の表面及びその近傍には、第2細長形状部19と、第2細長形状部19に離間して設けられたn+型の第2アキュムレーション層20とを有するG光用センサ部21が形成されている。
第3ウエル13の表面及びその近傍には、第3細長形状部23と、第2細長形状部23に離間して設けられたp+型の第3アキュムレーション層24とを有するB光用センサ部25が形成されている。
【0019】
また、画素領域2は、1画素毎に、上述した第1ウエル11,第2ウエル12,及び第3ウエル13が形成されている領域とは異なる領域に、Rセンサ回路27,Gセンサ回路28,及びBセンサ回路29が形成されている。
【0020】
図4(a)に示すように、第1細長形状部15は、第1ウエル11上に順次形成された、第1のシリコン部30、p+型の電荷集中領域であるゲート31、第2のシリコン部32、及びソース33を有する。
第1アキュムレーション層16は、R光用センサ部17のドレインとして機能し、R光用センサ部17は、ゲート31,ソース33,及びドレイン(第1アキュムレーション層)16により、ジャンクションFET(Field effect transistor)として機能する。
【0021】
図4(b)に示すように、第2細長形状部19は、第2ウエル12上に順次形成された、第1のシリコン部40、p+型の電荷集中領域であるゲート41、第2のシリコン部42、及びソース43を有する。
第2アキュムレーション層20は、G光用センサ部21のドレインとして機能し、G光用センサ部21は、ゲート41,ソース43,及びドレイン(第2アキュムレーション層)20により、ジャンクションFETとして機能する。
【0022】
図4(c)に示すように、第3細長形状部23は、第3ウエル13上に順次形成された、第1のシリコン部50、p+型の電荷集中領域であるゲート51、第2のシリコン部52、及びソース53を有する。
第3アキュムレーション層24は、B光用センサ部25のドレインとして機能し、B光用センサ部25は、ゲート51,ソース53,及びドレイン(第3アキュムレーション層)24により、ジャンクションFETとして機能する。
【0023】
実施例1では、第1細長形状部15の長さL15,第2細長形状部19の長さL19,及び第3細長形状部23の長さL23をそれぞれ0.2μmとし、第1細長形状部15の幅W15,第2細長形状部19の幅W19,及び第3細長形状部23の幅W23をそれぞれ0.01μmとした。また、第2のシリコン部32,42,52の長さL32,L42,L52をそれぞれ0.1μmとした。また、第1アキュムレーション層16の厚さt16,第2アキュムレーション層20の厚さt20,及び第3アキュムレーション層24の厚さt24をそれぞれ0.1μmとした。
【0024】
ここで、固体撮像素子1のR光用センサ部17,G光用センサ部21,及びB光用センサ部25のうち、代表例として、G光用センサ部21の不純物プロファイルを図5に示す。
図5は、G光用センサ部21の不純物プロファイル(シミュレーション値)を示す図であり、縦軸は不純物濃度を示し、横軸は第2細長形状部19の先端を0(ゼロ)基準としてその長手方向の位置を示す。なお、図5の縦軸において、例えば“1.0e+12”の表記は“1.0×1012(cm−3)”を簡略化して表したものであり、“1.0e+16”の表記は“1.0×1016(cm−3)”を簡略化して表したものである。また、シミュレーションの条件(ソース用の不純物注入条件)として、ソース用不純物(ドーパント)を砒素(As)、加速電圧を50KeV,ドーズ量を1×1014cm−2とし、電荷集中領域(ゲート)41の不純物濃度を2×1018cm−3としている。
【0025】
次に、上述した不純物プロファイルにおいて、電荷集中領域(ゲート)41にホール(電荷)がある場合とない場合とのソース電圧とソース電流との関係を図6に示す。
図6は、図5に示した不純物プロファイルにおいて、電荷集中領域(ゲート)にホール(電荷)がある場合とない場合とのソース電圧とソース電流との関係を示す図である。なお、図6の縦軸において、例えば“1.E−22”の表記は“1.0×10−22(A)”を簡略化して表したものであり、“1.E−16”の表記は“1.0×10−16(A)”を簡略化して表したものである。
図6に示すように、ソースにマイナスの電圧を印加するとソース電流が発生する。ホール(電荷)がある場合はホールがない場合に比べてソース電流の値が約5桁大きくなり、大きな増幅率が得られることがわかる。
【0026】
次に、電荷集中領域(ゲート)41におけるソース電圧とホール数との関係を図7に示す。
図7は、電荷集中領域(ゲート)におけるソース電圧とホール数との関係を示す図である。ホール数は、電荷集中領域の体積と電荷集中領域における電荷濃度とから電荷集中領域における全電荷量を算出し、それをホール1個の電荷量で除算することにより算出したものである。
なお、ホール数は、通常、正の整数(自然数)で表されるが、図7ではソース電圧とホール数との関係をわかりするために小数点以下を四捨五入せずに表している。
図7に示すように、ホール数は、ソース電圧が−0.2V〜−2.18Vの範囲内では2個以下になり、ソース電圧が−1.3V〜−2.05Vの範囲内では1個以下になる。
【0027】
以上、G光用センサ部21について詳細に説明したが、R光用センサ部17及びB光用センサ部25についても、G光用センサ部21に対して、p型とn型の導電型を逆にし、印加する電圧の方向を逆にすることにより、G光用センサ部21と同様の効果を得ることができる。
【0028】
従って、上述した固体撮像素子1によれば、電荷集中領域(ゲート)におけるホール数が1個や2個といった非常に少ないホール数(電荷量)の場合においても、高い増幅率で大きなソース電流を得ることができる。
【0029】
次に、固体撮像素子1のRセンサ回路27,Gセンサ回路28,及びBセンサ回路29のうち、代表例としてGセンサ回路28の回路構成及びその動作方法について図8及び図9を用いて説明する。
図8は、固体撮像素子1のGセンサ回路28の回路構成とGセンサ回路28に接続される各配線とG光用センサ部21との関係を模式的に示す回路図である。図9は、Gセンサ回路28の動作方法を説明するためのタイミングチャートである。
【0030】
図8に示すように、Gセンサ回路28は、コンデンサC1,第1〜第3のスイッチSW1〜SW3,p型MOSFET{Metal-Oxide-Semiconductor Field-Effect Transistor(電界効果トランジスタの一種)}61,n型MOSFET62,デジタル信号処理回路63,及びアンプ64を有して構成されている。
第1のスイッチSW1は、セットスイッチであり、G光用センサ部21{図4(b)参照}のソース43の電位を所定の電圧(例えば0V)にするためのスイッチである。
第2のスイッチSW2は、リセットスイッチであり、ソース43に所定の電圧(例えば−5V)を印加してゲート41の電荷を排出するためのスイッチである。
p型MOSFET61及びn型MOSFET62は、これらでインバータの機能を有し、電荷の有無の結果を後段のデジタル信号処理回路63で処理できるようにパルス信号に変換するものである。
デジタル信号処理回路63は、パルス信号を例えばカウンタ回路等によりデジタル化してこれをメモリに記憶するものである。なお、デジタル信号処理回路63を単に1ビット以上のメモリとしてもよい。
第3のスイッチSW3は、選択スイッチであり、第3のスイッチSW3により選択された画素信号がアンプ64を介して出力線65に出力される。
【0031】
G光用センサ部21のソース43は、コンデンサC1,第1のスイッチSW1,及び第2のスイッチSW2の各一端側,並びにインバータを構成しているp型MOSFET61及びn型MOSFET62のゲート共通接続点に接続されている。
また、G光用センサ部21のドレイン(第2アキュムレーション層)20は、画素外からこのドレイン20に例えば0.6Vの電圧が印加される配線に接続されている。
【0032】
コンデンサC1の容量は例えば1×10−18Fであり、他端側は接地されている。
第1のスイッチSW1の他端側は例えば0Vの配線に接続されており、第2のスイッチSW2の他端側は例えば−5Vの電圧が印加される配線に接続されている。また、第1のスイッチSW1はセット配線に、第2のスイッチSW2はリセット配線にそれぞれ接続されており、セット配線に画素外から電圧を印加することによって第1のスイッチSW1をオン状態(またはオフ状態)にすることができ、リセット配線に外部から電圧を印加することによって第2のスイッチSW2をオン状態(またはオフ状態)にすることができる。
【0033】
インバータの出力端子であるp型MOSFET61及びn型MOSFET62の各ドレイン共通接続点はデジタル信号処理回路(メモリ)63に接続されており、p型MOSFET61のソースは例えば1.2Vの電圧が印加される配線に接続されており、n型MOSFET62のソースは接地されている。
デジタル信号処理回路63からの出力信号は第3のスイッチSW3とアンプ118とを直列に介して出力線65より画素外に出力される。
【0034】
次に、上述したGセンサ回路28の動作について、図8と共に図9のタイミングチャートを用いて説明する。ここでは説明をわかりやすくするために、デジタル信号処理回路63を単純な1ビットのメモリとする。
【0035】
まず、図9(A),(F)にハイレベルで模式的に示すように、第1のスイッチSW1をオン状態にしてG光用センサ部21のソース43を0Vにセットする。
この状態のときに光電変換領域(第2ウエル)12に光が入射すると光電変換により電荷が発生する。この電荷はドレイン(第2アキュムレーション層)20に吸収され、ホールがG光用センサ部21のゲート41に向かって移動する。このホール数に応じた電荷がコンデンサC1に蓄積される。
【0036】
図9(C)に示すように、電荷の蓄積によってソース電圧Vsは0Vから0.6Vに増大していく。
ソース電圧Vsが所定の電圧(例えば0.4V)に達すると、インバータを構成しているp型MOSFET61がオン状態からオフ状態に反転し、n型MOSFET62がオフ状態からオン状態に反転する。
【0037】
その結果、図9(D)に示すように出力電圧Voは1.2Vから0Vに変化する。デジタル信号としては「1」から「0」に変化する。この「0」をデジタル信号処理回路(メモリ)63に記憶させる。
【0038】
所定の時間後、図9(B)にハイレベルで模式的に示すように第2のスイッチSW2をオン状態にしてソース43に−5Vの電圧を印加すると、図9(C)に示すようにソース電圧Vsが−5Vになり、ゲート41に蓄積されているホールはソース43に排出されてゲート41がリセットされる。
このとき、p型MOSFET61がオフ状態からオン状態に反転し、n型MOSFET62がオン状態からオフ状態に反転する。その結果、図9(D)に示すように出力電圧Voは0Vから1.2Vに変化する。
【0039】
その後、図9(E)にハイレベルで模式的に示すように、第3のスイッチSW3をオン状態にして、デジタル信号処理回路63に記憶されているデータをアンプ64及び出力線65を介して画素外へデジタル信号として出力する。
【0040】
なお、図9(F)にローレベルで模式的に示すように第1のスイッチSW1をオフ状態にしてから、図9(G)にハイレベルで模式的に示すように第2のスイッチSW2をオン状態にするまでの期間内に電荷の発生がない場合は、G光用センサ部21のゲート41へ移動するホールが存在しないため、インバータが反転せず、出力電圧Voは図9(I)に示すように一定のままであり、デジタル信号処理回路63には「1」として記憶される。
【0041】
図10は、上述したGセンサ回路28の動作によってG光用センサ部21のゲート41がリセットされるときのリセット特性を示すものである。
ソース43に−5Vを印加すると、ソース43とゲート41との間のバリアが0.1V程度と小さくなるため、ゲート41に蓄積されているホールはソース43に容易に排出される。
【0042】
以上、Gセンサ回路28の動作について詳細に説明したが、Rセンサ回路27の動作及びBセンサ回路29の動作についても、Gセンサ回路28に対して、印加する電圧の極性を逆にすることにより、Gセンサ回路28と同様の効果を得ることができる。
【0043】
次に、上述した固体撮像素子1の製造方法、特にその主要構成部であるR光用センサ部17,G光用センサ部21,及びB光用センサ部25のうちのG光用センサ部21における第1細長形状部15の製造方法の実施例について、図11〜図18を用いて説明する。
図11〜図18は、固体撮像素子1の製造方法、特にその主要構成部である各センサ部のうちのG光用センサ部における細長形状部(第1細長形状部)の製造方法の実施例を説明するための模式的断面図であり、各図はその製造過程の状態をそれぞれ示すものである。
【0044】
まず、半導体基板{例えばシリコン(Si)基板}10の表面及びその近傍に、n型の第1ウエル11,p型の第2ウエル12,n型の第3ウエル13,第1アキュムレーション層16,第2アキュムレーション層20,第3アキュムレーション層24,Rセンサ回路27,Gセンサ回路28,及びBセンサ回路29(以上、図2及び図3参照)を、周知の半導体プロセスにより形成する。
【0045】
次に、上記工程を経た半導体基板10上に、図11に示すように、第1の絶縁膜70を例えばCVD(Chemical Vapor Deposition)法を用いて形成する。
実施例1では、第1の絶縁膜70としてシリコン窒化膜(SiN)を用い、厚さt70を0.2μmとした。
【0046】
次に、図12に示すように、第1の絶縁膜70に、例えばフォトリソグラフィ法を用いて、第2ウエル12を露出させる第1の穴71を形成する。
実施例1では、第1の穴71の直径D71を0.09μmとした。
【0047】
次に、図13に示すように、第1の絶縁膜70上に、第1の穴71の少なくとも壁面を覆うように第2の絶縁膜72を形成する。
実施例1では、第2の絶縁膜72としてシリコン酸化膜(SiO2)を用い、厚さt72を0.04μmとした。
【0048】
次に、図14に示すように、第2の絶縁膜72を、例えば異方性ドライエッチング法を用いてエッチバック処理する。このエッチバック処理により、第2の絶縁膜72からなり第1の穴71の壁面を覆うサイドスペーサ73が形成されると共に、第2ウエル12を露出させる。
サイドスペーサ73が形成された第1の穴71の内径D73は0.01μmに小径化される。
即ち、サイドスペーサ73は、第1の穴71を小径化するためのものであり、後述するシリコン柱部74をより細く形成するためのものである。
【0049】
次に、図15に示すように、サイドスペーサ73が形成された第1の穴71を埋めるようにシリコンを選択的に結晶成長させて、細長形状を有するシリコン柱部74を形成する。
【0050】
次に、図16に示すように、シリコン柱部74にイオン注入を行うことにより、シリコン柱部74の長手方向の略中央部にp+型の電荷集中領域であるゲート41を形成する。
実施例では、ゲート41を形成するためのイオン注入の条件として、注入イオンをボロン(B)、加速電圧を30KeV,ドーズ量を5×1012cm−2とした。
【0051】
これにより、シリコン柱部74は、ゲート41によって分割されて、ゲート41と、ゲート41と第2ウエル12との間の領域である第1のシリコン部40と、ゲート41上の領域である第2のシリコン部42とを備えた柱状部75となる。
【0052】
次に、図17に示すように、柱状部75上,サイドスペーサ73上,及び第1の絶縁膜70上にn+型のポリシリコン膜を成膜し、このポリシリコン膜をフォトリソグラフィ法を用いてパターン化することにより、第2のシリコン部42と接続するソース43を形成する。
その後、ソース43に例えば1000℃で30秒間の熱処理を施すことにより、ソース43中の不純物イオンが活性化するため、ソース43は安定した導電性が得られる。
なお、図17における第1のシリコン部40,ゲート41,第2のシリコン部42,及びソース43は、図4(b)における第1のシリコン部40,ゲート41,第2のシリコン部42,及びソース43にそれぞれ対応するものである。
【0053】
次に、図18に示すように、ソース43上及び第1の絶縁膜70上に第3の絶縁膜77を形成する。
その後、第3の絶縁膜77及び第1の絶縁膜70を貫通してドレイン20を露出させる第2の穴78、及び第3の絶縁膜77を貫通してソース43を露出させる第3の穴79をそれぞれ形成する。
さらに、第3の絶縁膜77上に、第2の穴78及び第3の穴79を埋めてパターン化された金属配線層80を形成する。
これら第3の絶縁膜77,第2の穴78,第3の穴79,及び金属配線層80は周知の方法を用いて形成することができる。
【0054】
上述した手順により、半導体基板10の表面及びその近傍に、画素毎にG光用センサ部21を一度に形成することができる。
【0055】
以上、G光用センサ部21の第2細長形状部19の製造方法について詳細に説明したが、R光用センサ部17の第1細長形状部15及びB光用センサ部25の第3細長形状部23についても、G光用センサ部21に対して、p型とn型の導電型を逆にすれば同様に形成することができる。
【0056】
上記手順により製造された固体撮像素子1によれば、特にゲート41,51,61とソース43,53,63との間に第2のシリコン部42,52,62が介在しているので、ゲート41,51,61とソース43,53,63とが直接接触しているものに比べて、ゲート/ソース間の容量を小さくすることができる。
これにより、ゲート/ソース間のポテンシャルの変化を小さくすることができるので、R光用センサ部17,G光用センサ部21,及びB光用センサ部25の各電荷検出感度をゲートとソースとが直接接触しているものよりも向上させることができる。
【0057】
また、上記手順により製造された固体撮像素子1によれば、特に電荷集中領域であるゲート41,51,61が細長形状部15,21,25に形成されているため、電荷集中領域の体積を容易に小さくすることができるので、電荷集中領域41,51,61の各容量を小さくすることができる。
【0058】
[実施例2]
本発明に係る固体撮像素子の実施例2について図19及び図20を用いて説明する。図19は実施例2の固体撮像素子の画素領域における1画素の構成を模式的に示す平面図であり、図20は図19中のB3−B4線における模式的断面図である。また、図19は図2に対応するものであり、図20は図3(b)に対応するものである。
なお、説明をわかりやすくするために、実施例1と同じ構成部には同じ符号を付す。
【0059】
図19及び図20に示すように、実施例2の固体撮像素子は、実施例1の固体撮像素子1の第2ウエル12を2つの第2ウエル12a,12bに分割したものである。
一方の第2ウエル12aの表面及びその近傍には、第2細長形状部19aと、第2細長形状部19aに離間して設けられたn+型の第2アキュムレーション層20aとを有するG光用センサ部21aが形成されている。
他方の第2ウエル12bの表面及びその近傍には、第2細長形状部19bと、第2細長形状部19bに離間して設けられたn+型の第2アキュムレーション層20bとを有するG光用センサ部21bが形成されている。
実施例2の第2細長形状部19a,19bの構成及び製造方法は、実施例1の第2細長形状部19の構成及び製造方法と同じである。
また、実施例2の第2アキュムレーション層20a,20bの構成及び製造方法は、実施例1の第2アキュムレーション層20の構成及び製造方法と同じである。
また、画素領域2は、1画素毎に、上述した第1ウエル11、2つの第2ウエル12a,12b、及び第3ウエル13が形成されている領域とは異なる領域に、Rセンサ回路27、2つのGセンサ回路28a,28b、及びBセンサ回路29が形成されている。実施例2のGセンサ回路28a,28bの構成及び製造方法は、実施例1のGセンサ回路28の構成及び製造方法と同じである。
【0060】
ところで、一般的に、撮像装置では、R,G,Bの色情報において輝度に最も大きな影響を及ぼすものはG情報である。
そこで、実施例2では、1画素当たり、2つのG光用センサ部21a,21bと2つのGセンサ回路28a,28bとを備えた構成にすることにより、実施例1よりもさらに解像度を向上させることができる。
【0061】
[実施例3]
本発明に係る固体撮像素子の実施例3について図21を用いて説明する。図21は実施例3の固体撮像素子の画素領域における1画素の構成を模式的に示す平面図であり、実施例1の図2及び実施例2の図19にそれぞれ対応するものである。
なお、説明をわかりやすくするために、実施例1及び実施例2と同じ構成部には同じ符号を付す。
【0062】
図21に示すように、実施例3の固体撮像素子は、実施例1の固体撮像素子1の第2ウエル12を4つの第2ウエル12c,12d,12e,12fに分割したものである。
第2ウエル12cの表面及びその近傍には、第2細長形状部19cと、第2細長形状部19cに離間して設けられたn+型の第2アキュムレーション層20cとを有するG光用センサ部21cが形成されている。
第2ウエル12dの表面及びその近傍には、第2細長形状部19dと、第2細長形状部19dに離間して設けられたn+型の第2アキュムレーション層20dとを有するG光用センサ部21dが形成されている。
第2ウエル12eの表面及びその近傍には、第2細長形状部19eと、第2細長形状部19eに離間して設けられたn+型の第2アキュムレーション層20eとを有するG光用センサ部21eが形成されている。
第2ウエル12fの表面及びその近傍には、第2細長形状部19fと、第2細長形状部19fに離間して設けられたn+型の第2アキュムレーション層20fとを有するG光用センサ部21fが形成されている。
実施例3の第2細長形状部19c,19d,19e,19eの構成及び製造方法は、実施例1の第2細長形状部19の構成及び製造方法と同じである。
また、実施例3の第2アキュムレーション層20c,20d,20e,20fの構成及び製造方法は、実施例1の第2アキュムレーション層20の構成及び製造方法と同じである。
また、画素領域2は、1画素毎に、上述した第1ウエル11、4つの第2ウエル12c,12d,12e,12f、及び第3ウエル13が形成されている領域とは異なる領域に、Rセンサ回路27、3つのGセンサ回路28c,28d,28e,28f、及びBセンサ回路29が形成されている。実施例3のGセンサ回路28c,28d,28e,28fの構成及び製造方法は、実施例1のGセンサ回路28の構成及び製造方法と同じである。
【0063】
実施例3では、1画素当たり、4つのG光用センサ部21a,21bと4つのGセンサ回路28a,28bとを備えた構成にすることにより、上述した理由と同様の理由によって実施例1及び実施例2よりもさらに解像度を向上させることができる。
【0064】
本発明の実施例は、上述した構成及び手順に限定されるものではなく、本発明の要旨を逸脱しない範囲において変形例としてもよいのは言うまでもない。
【符号の説明】
【0065】
1_固体撮像素子、 2_画素領域、 3_信号処理回路部、 4_出力回路部、 5_ドライバ部、 6_電源部、 10_半導体基板、 11_第1ウエル、 12_第2ウエル、 13_第3ウエル、 15_第1細長形状部、 16_第1アキュムレーション層、 17_R光用センサ部、 19_第2細長形状部、 20_第2アキュムレーション層、 21_G光用センサ部、 23_第3細長形状部、 24_第3アキュムレーション層、 25_B光用センサ部、 27_Rセンサ回路、 28_Gセンサ回路、 29_Bセンサ回路、 30,40,50_第1のシリコン部、 31,41,51_ゲート、 32,42,52_第2のシリコン部、 33,43,53_ソース、 L15,L19,L23,L32,L42,L52_長さ、 W15,W19,W23_幅、 t16,t20,t24_厚さ
【技術分野】
【0001】
本発明は、光電変換により発生した電荷の数をカウントして出力するフォトンカウンタ型の固体撮像素子に関する。
【背景技術】
【0002】
フルカラー画像を単板で撮像する撮像装置に用いられる固体撮像素子の一例が特許文献1及び2に開示されている。
特許文献1及び2に開示されている固体撮像素子は、R(赤色),G(緑色),B(青色)の光をそれぞれ受光する受光領域を画素毎に有し、各色の光がこれらに対応する受光領域で光電変換されることにより発生した電荷をカウントするものであり、フォトンカウンタ型の固体撮像素子と称す。
フォトンカウンタ型の固体撮像素子は、電荷を1つずつカウントすることができるので、電荷を電流値として検知する電流検知方式の固体撮像素子よりも受光感度を向上させることができる。
【0003】
特許文献1に開示されている固体撮像素子は、非常に小さい容量の容量部に電荷を導き、それをポテンシャルの変化として検出するものである。
特許文献2に開示されている固体撮像素子は、アバランシェ・フォトダイオードを用いて電荷を増幅させ、それを抵抗部に流して電圧の変化として検出するものである。
【0004】
ところで、各色の受光領域にこれらに対応するカラーフィルタを配置する場合、各色の受光領域を各カラーフィルタに対応させて別々に形成しなければならないので、各色の受光領域の面積がそれぞれ小さくなり各色の受光感度が悪化するため、その改善が望まれている。
【0005】
カラーフィルタを用いない固体撮像素子の一例が特許文献3に開示されている。
特許文献3に開示されている固体撮像素子は、各色の受光領域を基板の厚さ方向に形成した3重ウエル構造を有するものである。3重ウエルは各色の受光領域の深さが各色の光の波長に応じて設定されている。各色の受光領域の光電変換により発生した電荷は電流として検出される。
3重ウエル構造を有する固体撮像素子では、各色の受光領域をそれらの深さ方向に各色の光の波長に応じて重ねて形成するため、各色の受光領域の面積をそれぞれ大きくすることができる。そのため、カラーフィルタを用いた固体撮像素子よりも受光感度を向上させることができる。
【先行技術文献】
【特許文献】
【0006】
【特許文献1】特開2006−5312号公報
【特許文献2】特公平7−99868号公報
【特許文献3】特表2002−513145号公報
【発明の概要】
【発明が解決しようとする課題】
【0007】
そこで、フォトンカウンタ型の固体撮像素子に3重ウエル構造を組み合わせたときの課題について説明する。
【0008】
3重ウエル構造において、最も内側のウエルは外側の他の2つのウエルに囲まれているため、この最も内側のウエルで発生した電荷を取り出すことは難しい。同様に、最も内側のウエルを囲う中央のウエルはその外側のウエルに囲まれているため、この中央のウエルで発生した電荷を取り出すことは難しい。即ち、従来の3重ウエル構造において電荷が取り出せるのは最も外側のウエルのみである。
従って、特許文献1に開示されている固体撮像素子では、電荷を検出するフォトン検出部が受光領域の外側に形成されているので、これに特許文献3に開示されている3重ウエル構造を単に組み合わせただけでは各ウエルで発生した電荷を取り出すことは難しい。
【0009】
一方、特許文献2に開示されている固体撮像素子では、各ウエルで発生した電荷を取り出すことは可能であるが、アバランシェ・フォトダイオードは高電界を用いるので、3重ウエル構造の各ウエルに高電界を形成すると互いに隣接するウエル間でブレークダウンしてしまう。そのため、特許文献2に開示されている固体撮像素子に特許文献3に開示されている3重ウエル構造を組み合わせることは難しい。
【0010】
そこで、本発明は、上述した課題に鑑みてなされたものであり、従来よりも受光感度が向上する固体撮像素子を提供することにある。
【課題を解決するための手段】
【0011】
上記の課題を解決するために、本発明は次の固体撮像素子を提供する。
1)半導体基板(10)と、前記半導体基板の表面及びその近傍に形成された第1のウエル(13)と、前記半導体基板の表面及びその近傍に前記第1のウエルを囲って形成された第2のウエル(12)と、前記半導体基板の表面及びその近傍に前記第2のウエルを囲って形成された第3のウエル(11)と、少なくとも前記第1のウエル,前記第2のウエル,及び前記第3のウエルのいずれかの表面から突出する細長形状部(15)と、前記細長形状部が突出する表面及びその近傍に、前記細長形状部に離間して形成されたドレイン(16)と、を備え、前記細長形状部は、その先端部に設けられたソース(33)と、前記細長形状部が突出する表面と前記ソースとの間の領域に前記ソースに離間して設けられたゲート(31)と、を有することを特徴とする固体撮像素子(1)。
2)複数の画素が規則的に配列された画素領域(2)を有し、前記第1のウエル,前記第2のウエル,前記第3のウエル,前記細長形状部,前記ドレインは、前記画素領域に前記画素毎に設けられていることを特徴とする1)記載の固体撮像素子。
3)前記第1のウエルは外部から前記第1のウエルに入射した光の青色成分を光電変換する領域であり、前記第2のウエルは外部から前記第2のウエルに入射した光の緑色成分を光電変換する領域であり、前記第3のウエルは外部から前記第3のウエルに入射した光の赤色成分を光電変換する領域であることを特徴とする1)または2)に記載の固体撮像素子。
4)前記第2のウエルは、前記画素毎に複数の領域に分割されて設けられていることを特徴とする2)記載の固体撮像素子。
【発明の効果】
【0012】
本発明によれば、従来の固体撮像素子よりも受光感度が向上するという効果を奏する。
【図面の簡単な説明】
【0013】
【図1】本発明に係る固体撮像素子の実施例1における全体構成図である。
【図2】実施例1の固体撮像素子の画素領域における1画素の構成を模式的に示す平面図である。
【図3】実施例1の固体撮像素子の画素領域における1画素の構成を模式的に示す断面図であり、図3(a)は図2中のA1−A2線における断面図、図3(b)は図2中のB1−B2線における断面図である。
【図4】実施例1の固体撮像素子における各センサ部の構成を模式的に示す断面図であり、図4(a)は赤色(R)光用センサ部、図4(b)は緑色(G)光用センサ部、図4(c)は青色(B)光用センサ部の構成をそれぞれ示す断面図である。
【図5】実施例1の固体撮像素子におけるG光用センサ部の不純物プロファイルを示す図である。
【図6】図5に示した不純物プロファイルにおいて、電荷集中領域(ゲート)にホール(電荷)がある場合とない場合とのソース電圧とソース電流との関係を示す図である。
【図7】実施例1の固体撮像素子の電荷集中領域(ゲート)におけるソース電圧とホール数との関係を示す図である。
【図8】実施例1の固体撮像素子におけるGセンサ回路の回路構成とGセンサ回路に接続される各配線とG光用センサ部との関係を示す模式的回路図である。
【図9】実施例1の固体撮像素子におけるGセンサ回路の動作方法を説明するためのタイミングチャートである。
【図10】実施例1の固体撮像素子におけるGセンサ回路の動作によってG光用センサ部のゲートがリセットされたときのリセット特性を示すものである。
【図11】実施例1の固体撮像素子の製造方法を説明するための模式式断面図である。
【図12】実施例1の固体撮像素子の製造方法を説明するための模式式断面図である。
【図13】実施例1の固体撮像素子の製造方法を説明するための模式式断面図である。
【図14】実施例1の固体撮像素子の製造方法を説明するための模式式断面図である。
【図15】実施例1の固体撮像素子の製造方法を説明するための模式式断面図である。
【図16】実施例1の固体撮像素子の製造方法を説明するための模式式断面図である。
【図17】実施例1の固体撮像素子の製造方法を説明するための模式式断面図である。
【図18】実施例1の固体撮像素子の製造方法を説明するための模式式断面図である。
【図19】実施例2の固体撮像素子の画素領域における1画素の構成を模式的に示す平面図である。
【図20】実施例2の固体撮像素子の画素領域における1画素の構成を模式的に示す断面図である。
【図21】実施例3の固体撮像素子の画素領域における1画素の構成を模式的に示す平面図である。
【発明を実施するための形態】
【0014】
本発明の実施の形態を、好ましい実施例である実施例1〜3により図1〜図21を用いて説明する。
【0015】
[実施例1]
本発明に係る固体撮像素子の実施例1について図1〜図18を用いて説明する。
【0016】
図1に示すように、固体撮像素子1は、複数の画素がマトリクス状に配置された画素領域2と、画素領域2から出力される各画素信号を処理する信号処理回路部3と、信号処理回路部3で処理された信号を外部に出力する出力回路部4と、画素領域2の各画素を駆動するドライバ部5と、電源及び電源の出力を制御する制御回路を含む電源部6と、を有して構成されている。
【0017】
図2及び図3に示すように、画素領域2は、p型の半導体基板10の表面及びその近傍に形成されている。また、画素領域2は、1画素毎に、n型の第1ウエル11、p型の第2ウエル12、及びn型の第3ウエル13を有する。
第2ウエル12は第3ウエル13を囲うように形成されており、第1ウエル11は第2ウエル12を囲うように形成されている。
第1ウエル11〜第3ウエル13のうち、半導体基板10の表面から最も深い位置までの領域に形成されている第1ウエル11は、赤色(R)光,緑色(G)光,及び青色(B)光のうち最も波長の長いR光を受光してこれを光電変換するR光用の光電変換領域である。
また、半導体基板10の表面から最も浅い位置に形成されている第3ウエル13は、最も波長の短いB光を受光してこれを光電変換するB光用の光電変換領域である。
また、第1ウエル11と第3ウエル13との間に形成されている第2ウエル12は、波長がR光よりも短くB光よりも長いG光を受光してこれを光電変換するG光用の光電変換領域である。
【0018】
第1ウエル11の表面及びその近傍には、第1細長形状部15と、第1細長形状部15に離間して設けられたp+型の第1アキュムレーション層16とを有するR光用センサ部17が形成されている。
第2ウエル12の表面及びその近傍には、第2細長形状部19と、第2細長形状部19に離間して設けられたn+型の第2アキュムレーション層20とを有するG光用センサ部21が形成されている。
第3ウエル13の表面及びその近傍には、第3細長形状部23と、第2細長形状部23に離間して設けられたp+型の第3アキュムレーション層24とを有するB光用センサ部25が形成されている。
【0019】
また、画素領域2は、1画素毎に、上述した第1ウエル11,第2ウエル12,及び第3ウエル13が形成されている領域とは異なる領域に、Rセンサ回路27,Gセンサ回路28,及びBセンサ回路29が形成されている。
【0020】
図4(a)に示すように、第1細長形状部15は、第1ウエル11上に順次形成された、第1のシリコン部30、p+型の電荷集中領域であるゲート31、第2のシリコン部32、及びソース33を有する。
第1アキュムレーション層16は、R光用センサ部17のドレインとして機能し、R光用センサ部17は、ゲート31,ソース33,及びドレイン(第1アキュムレーション層)16により、ジャンクションFET(Field effect transistor)として機能する。
【0021】
図4(b)に示すように、第2細長形状部19は、第2ウエル12上に順次形成された、第1のシリコン部40、p+型の電荷集中領域であるゲート41、第2のシリコン部42、及びソース43を有する。
第2アキュムレーション層20は、G光用センサ部21のドレインとして機能し、G光用センサ部21は、ゲート41,ソース43,及びドレイン(第2アキュムレーション層)20により、ジャンクションFETとして機能する。
【0022】
図4(c)に示すように、第3細長形状部23は、第3ウエル13上に順次形成された、第1のシリコン部50、p+型の電荷集中領域であるゲート51、第2のシリコン部52、及びソース53を有する。
第3アキュムレーション層24は、B光用センサ部25のドレインとして機能し、B光用センサ部25は、ゲート51,ソース53,及びドレイン(第3アキュムレーション層)24により、ジャンクションFETとして機能する。
【0023】
実施例1では、第1細長形状部15の長さL15,第2細長形状部19の長さL19,及び第3細長形状部23の長さL23をそれぞれ0.2μmとし、第1細長形状部15の幅W15,第2細長形状部19の幅W19,及び第3細長形状部23の幅W23をそれぞれ0.01μmとした。また、第2のシリコン部32,42,52の長さL32,L42,L52をそれぞれ0.1μmとした。また、第1アキュムレーション層16の厚さt16,第2アキュムレーション層20の厚さt20,及び第3アキュムレーション層24の厚さt24をそれぞれ0.1μmとした。
【0024】
ここで、固体撮像素子1のR光用センサ部17,G光用センサ部21,及びB光用センサ部25のうち、代表例として、G光用センサ部21の不純物プロファイルを図5に示す。
図5は、G光用センサ部21の不純物プロファイル(シミュレーション値)を示す図であり、縦軸は不純物濃度を示し、横軸は第2細長形状部19の先端を0(ゼロ)基準としてその長手方向の位置を示す。なお、図5の縦軸において、例えば“1.0e+12”の表記は“1.0×1012(cm−3)”を簡略化して表したものであり、“1.0e+16”の表記は“1.0×1016(cm−3)”を簡略化して表したものである。また、シミュレーションの条件(ソース用の不純物注入条件)として、ソース用不純物(ドーパント)を砒素(As)、加速電圧を50KeV,ドーズ量を1×1014cm−2とし、電荷集中領域(ゲート)41の不純物濃度を2×1018cm−3としている。
【0025】
次に、上述した不純物プロファイルにおいて、電荷集中領域(ゲート)41にホール(電荷)がある場合とない場合とのソース電圧とソース電流との関係を図6に示す。
図6は、図5に示した不純物プロファイルにおいて、電荷集中領域(ゲート)にホール(電荷)がある場合とない場合とのソース電圧とソース電流との関係を示す図である。なお、図6の縦軸において、例えば“1.E−22”の表記は“1.0×10−22(A)”を簡略化して表したものであり、“1.E−16”の表記は“1.0×10−16(A)”を簡略化して表したものである。
図6に示すように、ソースにマイナスの電圧を印加するとソース電流が発生する。ホール(電荷)がある場合はホールがない場合に比べてソース電流の値が約5桁大きくなり、大きな増幅率が得られることがわかる。
【0026】
次に、電荷集中領域(ゲート)41におけるソース電圧とホール数との関係を図7に示す。
図7は、電荷集中領域(ゲート)におけるソース電圧とホール数との関係を示す図である。ホール数は、電荷集中領域の体積と電荷集中領域における電荷濃度とから電荷集中領域における全電荷量を算出し、それをホール1個の電荷量で除算することにより算出したものである。
なお、ホール数は、通常、正の整数(自然数)で表されるが、図7ではソース電圧とホール数との関係をわかりするために小数点以下を四捨五入せずに表している。
図7に示すように、ホール数は、ソース電圧が−0.2V〜−2.18Vの範囲内では2個以下になり、ソース電圧が−1.3V〜−2.05Vの範囲内では1個以下になる。
【0027】
以上、G光用センサ部21について詳細に説明したが、R光用センサ部17及びB光用センサ部25についても、G光用センサ部21に対して、p型とn型の導電型を逆にし、印加する電圧の方向を逆にすることにより、G光用センサ部21と同様の効果を得ることができる。
【0028】
従って、上述した固体撮像素子1によれば、電荷集中領域(ゲート)におけるホール数が1個や2個といった非常に少ないホール数(電荷量)の場合においても、高い増幅率で大きなソース電流を得ることができる。
【0029】
次に、固体撮像素子1のRセンサ回路27,Gセンサ回路28,及びBセンサ回路29のうち、代表例としてGセンサ回路28の回路構成及びその動作方法について図8及び図9を用いて説明する。
図8は、固体撮像素子1のGセンサ回路28の回路構成とGセンサ回路28に接続される各配線とG光用センサ部21との関係を模式的に示す回路図である。図9は、Gセンサ回路28の動作方法を説明するためのタイミングチャートである。
【0030】
図8に示すように、Gセンサ回路28は、コンデンサC1,第1〜第3のスイッチSW1〜SW3,p型MOSFET{Metal-Oxide-Semiconductor Field-Effect Transistor(電界効果トランジスタの一種)}61,n型MOSFET62,デジタル信号処理回路63,及びアンプ64を有して構成されている。
第1のスイッチSW1は、セットスイッチであり、G光用センサ部21{図4(b)参照}のソース43の電位を所定の電圧(例えば0V)にするためのスイッチである。
第2のスイッチSW2は、リセットスイッチであり、ソース43に所定の電圧(例えば−5V)を印加してゲート41の電荷を排出するためのスイッチである。
p型MOSFET61及びn型MOSFET62は、これらでインバータの機能を有し、電荷の有無の結果を後段のデジタル信号処理回路63で処理できるようにパルス信号に変換するものである。
デジタル信号処理回路63は、パルス信号を例えばカウンタ回路等によりデジタル化してこれをメモリに記憶するものである。なお、デジタル信号処理回路63を単に1ビット以上のメモリとしてもよい。
第3のスイッチSW3は、選択スイッチであり、第3のスイッチSW3により選択された画素信号がアンプ64を介して出力線65に出力される。
【0031】
G光用センサ部21のソース43は、コンデンサC1,第1のスイッチSW1,及び第2のスイッチSW2の各一端側,並びにインバータを構成しているp型MOSFET61及びn型MOSFET62のゲート共通接続点に接続されている。
また、G光用センサ部21のドレイン(第2アキュムレーション層)20は、画素外からこのドレイン20に例えば0.6Vの電圧が印加される配線に接続されている。
【0032】
コンデンサC1の容量は例えば1×10−18Fであり、他端側は接地されている。
第1のスイッチSW1の他端側は例えば0Vの配線に接続されており、第2のスイッチSW2の他端側は例えば−5Vの電圧が印加される配線に接続されている。また、第1のスイッチSW1はセット配線に、第2のスイッチSW2はリセット配線にそれぞれ接続されており、セット配線に画素外から電圧を印加することによって第1のスイッチSW1をオン状態(またはオフ状態)にすることができ、リセット配線に外部から電圧を印加することによって第2のスイッチSW2をオン状態(またはオフ状態)にすることができる。
【0033】
インバータの出力端子であるp型MOSFET61及びn型MOSFET62の各ドレイン共通接続点はデジタル信号処理回路(メモリ)63に接続されており、p型MOSFET61のソースは例えば1.2Vの電圧が印加される配線に接続されており、n型MOSFET62のソースは接地されている。
デジタル信号処理回路63からの出力信号は第3のスイッチSW3とアンプ118とを直列に介して出力線65より画素外に出力される。
【0034】
次に、上述したGセンサ回路28の動作について、図8と共に図9のタイミングチャートを用いて説明する。ここでは説明をわかりやすくするために、デジタル信号処理回路63を単純な1ビットのメモリとする。
【0035】
まず、図9(A),(F)にハイレベルで模式的に示すように、第1のスイッチSW1をオン状態にしてG光用センサ部21のソース43を0Vにセットする。
この状態のときに光電変換領域(第2ウエル)12に光が入射すると光電変換により電荷が発生する。この電荷はドレイン(第2アキュムレーション層)20に吸収され、ホールがG光用センサ部21のゲート41に向かって移動する。このホール数に応じた電荷がコンデンサC1に蓄積される。
【0036】
図9(C)に示すように、電荷の蓄積によってソース電圧Vsは0Vから0.6Vに増大していく。
ソース電圧Vsが所定の電圧(例えば0.4V)に達すると、インバータを構成しているp型MOSFET61がオン状態からオフ状態に反転し、n型MOSFET62がオフ状態からオン状態に反転する。
【0037】
その結果、図9(D)に示すように出力電圧Voは1.2Vから0Vに変化する。デジタル信号としては「1」から「0」に変化する。この「0」をデジタル信号処理回路(メモリ)63に記憶させる。
【0038】
所定の時間後、図9(B)にハイレベルで模式的に示すように第2のスイッチSW2をオン状態にしてソース43に−5Vの電圧を印加すると、図9(C)に示すようにソース電圧Vsが−5Vになり、ゲート41に蓄積されているホールはソース43に排出されてゲート41がリセットされる。
このとき、p型MOSFET61がオフ状態からオン状態に反転し、n型MOSFET62がオン状態からオフ状態に反転する。その結果、図9(D)に示すように出力電圧Voは0Vから1.2Vに変化する。
【0039】
その後、図9(E)にハイレベルで模式的に示すように、第3のスイッチSW3をオン状態にして、デジタル信号処理回路63に記憶されているデータをアンプ64及び出力線65を介して画素外へデジタル信号として出力する。
【0040】
なお、図9(F)にローレベルで模式的に示すように第1のスイッチSW1をオフ状態にしてから、図9(G)にハイレベルで模式的に示すように第2のスイッチSW2をオン状態にするまでの期間内に電荷の発生がない場合は、G光用センサ部21のゲート41へ移動するホールが存在しないため、インバータが反転せず、出力電圧Voは図9(I)に示すように一定のままであり、デジタル信号処理回路63には「1」として記憶される。
【0041】
図10は、上述したGセンサ回路28の動作によってG光用センサ部21のゲート41がリセットされるときのリセット特性を示すものである。
ソース43に−5Vを印加すると、ソース43とゲート41との間のバリアが0.1V程度と小さくなるため、ゲート41に蓄積されているホールはソース43に容易に排出される。
【0042】
以上、Gセンサ回路28の動作について詳細に説明したが、Rセンサ回路27の動作及びBセンサ回路29の動作についても、Gセンサ回路28に対して、印加する電圧の極性を逆にすることにより、Gセンサ回路28と同様の効果を得ることができる。
【0043】
次に、上述した固体撮像素子1の製造方法、特にその主要構成部であるR光用センサ部17,G光用センサ部21,及びB光用センサ部25のうちのG光用センサ部21における第1細長形状部15の製造方法の実施例について、図11〜図18を用いて説明する。
図11〜図18は、固体撮像素子1の製造方法、特にその主要構成部である各センサ部のうちのG光用センサ部における細長形状部(第1細長形状部)の製造方法の実施例を説明するための模式的断面図であり、各図はその製造過程の状態をそれぞれ示すものである。
【0044】
まず、半導体基板{例えばシリコン(Si)基板}10の表面及びその近傍に、n型の第1ウエル11,p型の第2ウエル12,n型の第3ウエル13,第1アキュムレーション層16,第2アキュムレーション層20,第3アキュムレーション層24,Rセンサ回路27,Gセンサ回路28,及びBセンサ回路29(以上、図2及び図3参照)を、周知の半導体プロセスにより形成する。
【0045】
次に、上記工程を経た半導体基板10上に、図11に示すように、第1の絶縁膜70を例えばCVD(Chemical Vapor Deposition)法を用いて形成する。
実施例1では、第1の絶縁膜70としてシリコン窒化膜(SiN)を用い、厚さt70を0.2μmとした。
【0046】
次に、図12に示すように、第1の絶縁膜70に、例えばフォトリソグラフィ法を用いて、第2ウエル12を露出させる第1の穴71を形成する。
実施例1では、第1の穴71の直径D71を0.09μmとした。
【0047】
次に、図13に示すように、第1の絶縁膜70上に、第1の穴71の少なくとも壁面を覆うように第2の絶縁膜72を形成する。
実施例1では、第2の絶縁膜72としてシリコン酸化膜(SiO2)を用い、厚さt72を0.04μmとした。
【0048】
次に、図14に示すように、第2の絶縁膜72を、例えば異方性ドライエッチング法を用いてエッチバック処理する。このエッチバック処理により、第2の絶縁膜72からなり第1の穴71の壁面を覆うサイドスペーサ73が形成されると共に、第2ウエル12を露出させる。
サイドスペーサ73が形成された第1の穴71の内径D73は0.01μmに小径化される。
即ち、サイドスペーサ73は、第1の穴71を小径化するためのものであり、後述するシリコン柱部74をより細く形成するためのものである。
【0049】
次に、図15に示すように、サイドスペーサ73が形成された第1の穴71を埋めるようにシリコンを選択的に結晶成長させて、細長形状を有するシリコン柱部74を形成する。
【0050】
次に、図16に示すように、シリコン柱部74にイオン注入を行うことにより、シリコン柱部74の長手方向の略中央部にp+型の電荷集中領域であるゲート41を形成する。
実施例では、ゲート41を形成するためのイオン注入の条件として、注入イオンをボロン(B)、加速電圧を30KeV,ドーズ量を5×1012cm−2とした。
【0051】
これにより、シリコン柱部74は、ゲート41によって分割されて、ゲート41と、ゲート41と第2ウエル12との間の領域である第1のシリコン部40と、ゲート41上の領域である第2のシリコン部42とを備えた柱状部75となる。
【0052】
次に、図17に示すように、柱状部75上,サイドスペーサ73上,及び第1の絶縁膜70上にn+型のポリシリコン膜を成膜し、このポリシリコン膜をフォトリソグラフィ法を用いてパターン化することにより、第2のシリコン部42と接続するソース43を形成する。
その後、ソース43に例えば1000℃で30秒間の熱処理を施すことにより、ソース43中の不純物イオンが活性化するため、ソース43は安定した導電性が得られる。
なお、図17における第1のシリコン部40,ゲート41,第2のシリコン部42,及びソース43は、図4(b)における第1のシリコン部40,ゲート41,第2のシリコン部42,及びソース43にそれぞれ対応するものである。
【0053】
次に、図18に示すように、ソース43上及び第1の絶縁膜70上に第3の絶縁膜77を形成する。
その後、第3の絶縁膜77及び第1の絶縁膜70を貫通してドレイン20を露出させる第2の穴78、及び第3の絶縁膜77を貫通してソース43を露出させる第3の穴79をそれぞれ形成する。
さらに、第3の絶縁膜77上に、第2の穴78及び第3の穴79を埋めてパターン化された金属配線層80を形成する。
これら第3の絶縁膜77,第2の穴78,第3の穴79,及び金属配線層80は周知の方法を用いて形成することができる。
【0054】
上述した手順により、半導体基板10の表面及びその近傍に、画素毎にG光用センサ部21を一度に形成することができる。
【0055】
以上、G光用センサ部21の第2細長形状部19の製造方法について詳細に説明したが、R光用センサ部17の第1細長形状部15及びB光用センサ部25の第3細長形状部23についても、G光用センサ部21に対して、p型とn型の導電型を逆にすれば同様に形成することができる。
【0056】
上記手順により製造された固体撮像素子1によれば、特にゲート41,51,61とソース43,53,63との間に第2のシリコン部42,52,62が介在しているので、ゲート41,51,61とソース43,53,63とが直接接触しているものに比べて、ゲート/ソース間の容量を小さくすることができる。
これにより、ゲート/ソース間のポテンシャルの変化を小さくすることができるので、R光用センサ部17,G光用センサ部21,及びB光用センサ部25の各電荷検出感度をゲートとソースとが直接接触しているものよりも向上させることができる。
【0057】
また、上記手順により製造された固体撮像素子1によれば、特に電荷集中領域であるゲート41,51,61が細長形状部15,21,25に形成されているため、電荷集中領域の体積を容易に小さくすることができるので、電荷集中領域41,51,61の各容量を小さくすることができる。
【0058】
[実施例2]
本発明に係る固体撮像素子の実施例2について図19及び図20を用いて説明する。図19は実施例2の固体撮像素子の画素領域における1画素の構成を模式的に示す平面図であり、図20は図19中のB3−B4線における模式的断面図である。また、図19は図2に対応するものであり、図20は図3(b)に対応するものである。
なお、説明をわかりやすくするために、実施例1と同じ構成部には同じ符号を付す。
【0059】
図19及び図20に示すように、実施例2の固体撮像素子は、実施例1の固体撮像素子1の第2ウエル12を2つの第2ウエル12a,12bに分割したものである。
一方の第2ウエル12aの表面及びその近傍には、第2細長形状部19aと、第2細長形状部19aに離間して設けられたn+型の第2アキュムレーション層20aとを有するG光用センサ部21aが形成されている。
他方の第2ウエル12bの表面及びその近傍には、第2細長形状部19bと、第2細長形状部19bに離間して設けられたn+型の第2アキュムレーション層20bとを有するG光用センサ部21bが形成されている。
実施例2の第2細長形状部19a,19bの構成及び製造方法は、実施例1の第2細長形状部19の構成及び製造方法と同じである。
また、実施例2の第2アキュムレーション層20a,20bの構成及び製造方法は、実施例1の第2アキュムレーション層20の構成及び製造方法と同じである。
また、画素領域2は、1画素毎に、上述した第1ウエル11、2つの第2ウエル12a,12b、及び第3ウエル13が形成されている領域とは異なる領域に、Rセンサ回路27、2つのGセンサ回路28a,28b、及びBセンサ回路29が形成されている。実施例2のGセンサ回路28a,28bの構成及び製造方法は、実施例1のGセンサ回路28の構成及び製造方法と同じである。
【0060】
ところで、一般的に、撮像装置では、R,G,Bの色情報において輝度に最も大きな影響を及ぼすものはG情報である。
そこで、実施例2では、1画素当たり、2つのG光用センサ部21a,21bと2つのGセンサ回路28a,28bとを備えた構成にすることにより、実施例1よりもさらに解像度を向上させることができる。
【0061】
[実施例3]
本発明に係る固体撮像素子の実施例3について図21を用いて説明する。図21は実施例3の固体撮像素子の画素領域における1画素の構成を模式的に示す平面図であり、実施例1の図2及び実施例2の図19にそれぞれ対応するものである。
なお、説明をわかりやすくするために、実施例1及び実施例2と同じ構成部には同じ符号を付す。
【0062】
図21に示すように、実施例3の固体撮像素子は、実施例1の固体撮像素子1の第2ウエル12を4つの第2ウエル12c,12d,12e,12fに分割したものである。
第2ウエル12cの表面及びその近傍には、第2細長形状部19cと、第2細長形状部19cに離間して設けられたn+型の第2アキュムレーション層20cとを有するG光用センサ部21cが形成されている。
第2ウエル12dの表面及びその近傍には、第2細長形状部19dと、第2細長形状部19dに離間して設けられたn+型の第2アキュムレーション層20dとを有するG光用センサ部21dが形成されている。
第2ウエル12eの表面及びその近傍には、第2細長形状部19eと、第2細長形状部19eに離間して設けられたn+型の第2アキュムレーション層20eとを有するG光用センサ部21eが形成されている。
第2ウエル12fの表面及びその近傍には、第2細長形状部19fと、第2細長形状部19fに離間して設けられたn+型の第2アキュムレーション層20fとを有するG光用センサ部21fが形成されている。
実施例3の第2細長形状部19c,19d,19e,19eの構成及び製造方法は、実施例1の第2細長形状部19の構成及び製造方法と同じである。
また、実施例3の第2アキュムレーション層20c,20d,20e,20fの構成及び製造方法は、実施例1の第2アキュムレーション層20の構成及び製造方法と同じである。
また、画素領域2は、1画素毎に、上述した第1ウエル11、4つの第2ウエル12c,12d,12e,12f、及び第3ウエル13が形成されている領域とは異なる領域に、Rセンサ回路27、3つのGセンサ回路28c,28d,28e,28f、及びBセンサ回路29が形成されている。実施例3のGセンサ回路28c,28d,28e,28fの構成及び製造方法は、実施例1のGセンサ回路28の構成及び製造方法と同じである。
【0063】
実施例3では、1画素当たり、4つのG光用センサ部21a,21bと4つのGセンサ回路28a,28bとを備えた構成にすることにより、上述した理由と同様の理由によって実施例1及び実施例2よりもさらに解像度を向上させることができる。
【0064】
本発明の実施例は、上述した構成及び手順に限定されるものではなく、本発明の要旨を逸脱しない範囲において変形例としてもよいのは言うまでもない。
【符号の説明】
【0065】
1_固体撮像素子、 2_画素領域、 3_信号処理回路部、 4_出力回路部、 5_ドライバ部、 6_電源部、 10_半導体基板、 11_第1ウエル、 12_第2ウエル、 13_第3ウエル、 15_第1細長形状部、 16_第1アキュムレーション層、 17_R光用センサ部、 19_第2細長形状部、 20_第2アキュムレーション層、 21_G光用センサ部、 23_第3細長形状部、 24_第3アキュムレーション層、 25_B光用センサ部、 27_Rセンサ回路、 28_Gセンサ回路、 29_Bセンサ回路、 30,40,50_第1のシリコン部、 31,41,51_ゲート、 32,42,52_第2のシリコン部、 33,43,53_ソース、 L15,L19,L23,L32,L42,L52_長さ、 W15,W19,W23_幅、 t16,t20,t24_厚さ
【特許請求の範囲】
【請求項1】
半導体基板と、
前記半導体基板の表面及びその近傍に形成された第1のウエルと、
前記半導体基板の表面及びその近傍に前記第1のウエルを囲って形成された第2のウエルと、
前記半導体基板の表面及びその近傍に前記第2のウエルを囲って形成された第3のウエルと、
少なくとも前記第1のウエル,前記第2のウエル,及び前記第3のウエルのいずれかの表面から突出する細長形状部と、
前記細長形状部が突出する表面及びその近傍に、前記細長形状部に離間して形成されたドレインと、
を備え、
前記細長形状部は、その先端部に設けられたソースと、前記細長形状部が突出する表面と前記ソースとの間の領域に前記ソースに離間して設けられたゲートと、を有することを特徴とする固体撮像素子。
【請求項2】
複数の画素が規則的に配列された画素領域を有し、
前記第1のウエル,前記第2のウエル,前記第3のウエル,前記細長形状部,前記ドレインは、前記画素領域に前記画素毎に設けられていることを特徴とする請求項1記載の固体撮像素子。
【請求項3】
前記第1のウエルは外部から前記第1のウエルに入射した光の青色成分を光電変換する領域であり、前記第2のウエルは外部から前記第2のウエルに入射した光の緑色成分を光電変換する領域であり、前記第3のウエルは外部から前記第3のウエルに入射した光の赤色成分を光電変換する領域であることを特徴とする請求項1または2に記載の固体撮像素子。
【請求項4】
前記第2のウエルは、前記画素毎に複数の領域に分割されて設けられていることを特徴とする請求項2記載の固体撮像素子。
【請求項1】
半導体基板と、
前記半導体基板の表面及びその近傍に形成された第1のウエルと、
前記半導体基板の表面及びその近傍に前記第1のウエルを囲って形成された第2のウエルと、
前記半導体基板の表面及びその近傍に前記第2のウエルを囲って形成された第3のウエルと、
少なくとも前記第1のウエル,前記第2のウエル,及び前記第3のウエルのいずれかの表面から突出する細長形状部と、
前記細長形状部が突出する表面及びその近傍に、前記細長形状部に離間して形成されたドレインと、
を備え、
前記細長形状部は、その先端部に設けられたソースと、前記細長形状部が突出する表面と前記ソースとの間の領域に前記ソースに離間して設けられたゲートと、を有することを特徴とする固体撮像素子。
【請求項2】
複数の画素が規則的に配列された画素領域を有し、
前記第1のウエル,前記第2のウエル,前記第3のウエル,前記細長形状部,前記ドレインは、前記画素領域に前記画素毎に設けられていることを特徴とする請求項1記載の固体撮像素子。
【請求項3】
前記第1のウエルは外部から前記第1のウエルに入射した光の青色成分を光電変換する領域であり、前記第2のウエルは外部から前記第2のウエルに入射した光の緑色成分を光電変換する領域であり、前記第3のウエルは外部から前記第3のウエルに入射した光の赤色成分を光電変換する領域であることを特徴とする請求項1または2に記載の固体撮像素子。
【請求項4】
前記第2のウエルは、前記画素毎に複数の領域に分割されて設けられていることを特徴とする請求項2記載の固体撮像素子。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【公開番号】特開2010−232435(P2010−232435A)
【公開日】平成22年10月14日(2010.10.14)
【国際特許分類】
【出願番号】特願2009−78534(P2009−78534)
【出願日】平成21年3月27日(2009.3.27)
【出願人】(000004329)日本ビクター株式会社 (3,896)
【Fターム(参考)】
【公開日】平成22年10月14日(2010.10.14)
【国際特許分類】
【出願日】平成21年3月27日(2009.3.27)
【出願人】(000004329)日本ビクター株式会社 (3,896)
【Fターム(参考)】
[ Back to top ]