増幅回路ならびにそれを用いた送信装置および通信装置
【課題】 デューティ比が変化する入力信号を高効率で増幅することが可能な増幅回路ならびにそれを用いた送信装置および通信装置を提供する。
【解決手段】 デューティ比が変化するパルス波状の第１信号が入力されて、第１信号を増幅した第２信号を出力するトランジスタ回路10と、第２信号が入力されて、第１信号の基本波と周波数が等しい第３信号を出力する出力回路30とを有しており、出力回路30は、第１信号の基本波の周波数を含む通過帯域を有するとともに、第１信号のデューティ比が小さくなるにつれて通過帯域の幅が大きくなる帯域通過フィルタ31と、帯域通過フィルタ31とトランジスタ回路10とのインピーダンスを整合させる整合回路とを有する増幅回路ならびにそれを用いた送信装置および通信装置とする。デューティ比が変化する入力信号を高効率で増幅できる増幅回路ならびに消費電力が小さい送信装置および通信装置を得ることができる。
【解決手段】 デューティ比が変化するパルス波状の第１信号が入力されて、第１信号を増幅した第２信号を出力するトランジスタ回路10と、第２信号が入力されて、第１信号の基本波と周波数が等しい第３信号を出力する出力回路30とを有しており、出力回路30は、第１信号の基本波の周波数を含む通過帯域を有するとともに、第１信号のデューティ比が小さくなるにつれて通過帯域の幅が大きくなる帯域通過フィルタ31と、帯域通過フィルタ31とトランジスタ回路10とのインピーダンスを整合させる整合回路とを有する増幅回路ならびにそれを用いた送信装置および通信装置とする。デューティ比が変化する入力信号を高効率で増幅できる増幅回路ならびに消費電力が小さい送信装置および通信装置を得ることができる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、効率の高い増幅回路ならびにそれを用いた送信装置および通信装置に関するものである。
【背景技術】
【０００２】
入力信号の増幅を行うトランジスタ回路の出力側に整合回路を設けた増幅回路が知られている（例えば、特許文献１を参照。）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開昭63−153904
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来の増幅回路においては、整合回路が固定されているため、デューティ比が変化する入力信号を増幅する場合に、入力信号のデューティ比が小さくなるにつれて効率が低下するという問題があった。
【０００５】
本発明はこのような従来の技術における問題点に鑑みて案出されたものであり、その目的は、デューティ比が変化する入力信号を高効率で増幅することが可能な増幅回路ならびにそれを用いた送信装置および通信装置を提供することにある。
【課題を解決するための手段】
【０００６】
本発明の第１の増幅回路は、デューティ比が変化するパルス波状の第１信号が入力されて、該第１信号を増幅した第２信号を出力するトランジスタ回路と、前記第２信号が入力されて、前記第１信号の基本波と周波数が等しい第３信号を出力する出力回路とを有しており、該出力回路は、前記第１信号の基本波の周波数を含む通過帯域を有するとともに、前記第１信号のデューティ比が小さくなるにつれて前記通過帯域の幅が大きくなる帯域通過フィルタと、該帯域通過フィルタと前記トランジスタ回路とのインピーダンスを整合させる整合回路とを有していることを特徴とするものである。
【０００７】
本発明の第２の増幅回路は、前記第１の増幅回路において、前記第１信号のデューティ比に応じて前記帯域通過フィルタの前記通過帯域の幅を変化させる制御回路をさらに備えることを特徴とするものである。
【０００８】
本発明の第３の増幅回路は、前記第１の増幅回路において、包絡線変動を有する第４信号が入力されて、該第４信号の振幅に応じて互いの位相差が変化する定包絡線信号である第５信号および第６信号を出力する変換回路と、ソース端子に前記第５信号が入力されるとともにゲート端子に前記第６信号と同相の信号が入力される第１のトランジスタと、ソース端子に前記第６信号が入力されるとともにゲート端子に前記第５信号と同相の信号が入力される第２のトランジスタとをさらに備え、前記第１のトランジスタのドレイン端子から出力される信号が前記第１信号として前記トランジスタ回路に入力されることを特徴とするものである。
【０００９】
本発明の送信装置は、送信回路と、前記第３の増幅回路と、該第３の増幅回路を介して前記送信回路に接続されたアンテナとを備えることを特徴とするものである。
【００１０】
本発明の通信装置は、送信回路と、前記第３の増幅回路と、該第３の増幅回路を介して前記送信回路に接続されたアンテナと、該アンテナに接続された受信回路とを備えることを特徴とするものである。
【００１１】
なお、本発明において、パルス波状の信号とは、理想的な方形波の信号だけでなく、例えば半波整流波のような信号も含むものである。また、信号のデューティ比とは、パルス波状の信号がＨｉｇｈレベルである期間（０でない期間）の周期に対する割合のことである。例えば、１周期の半分において信号がＨｉｇｈレベルである場合には、信号のデューティ比は0.5になる。
【発明の効果】
【００１２】
本発明の増幅回路によれば、デューティ比が変化する入力信号を高効率で増幅することが可能な増幅回路を得ることができる。
【００１３】
本発明の送信装置によれば、消費電力が小さい送信装置を得ることができる。
【００１４】
本発明の通信装置によれば、消費電力が小さい通信装置を得ることができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の実施の形態の第１の例の増幅回路を模式的に示す回路図である。
【図２】図１に示す増幅回路における帯域通過フィルタの第１の例を模式的に示す回路図である。
【図３】図１に示す増幅回路における制御回路の一例を模式的に示す回路図である。
【図４】図１に示す増幅回路における帯域通過フィルタの第２の例を模式的に示す回路図である。
【図５】図１に示す増幅回路における帯域通過フィルタの第３の例を模式的に示す回路図である。
【図６】本発明の実施の形態の第２の例の増幅回路を模式的に示すブロック図である。
【図７】本発明の実施の形態の第３の例の送信装置を模式的に示すブロック図である。
【図８】本発明の実施の形態の第４の例の通信装置を模式的に示すブロック図である。
【図９】本発明の第１の実施例の増幅回路および第１の比較例の増幅回路のドレイン効率のシミュレーション結果を示すグラフである。
【図１０】本発明の第２の実施例の増幅回路および第２の比較例の増幅回路のドレイン効率のシミュレーション結果を示すグラフである。
【図１１】本発明の第３の実施例の増幅回路および第３の比較例の増幅回路のドレイン効率のシミュレーション結果を示すグラフである。
【発明を実施するための形態】
【００１６】
以下、本発明の増幅回路を添付の図面を参照しつつ詳細に説明する。
【００１７】
（実施の形態の第１の例）
図１は本発明の実施の形態の第１の例の増幅回路を示す回路図である。本例の増幅回路は、図１に示すように、トランジスタ回路10と、出力回路30と、制御回路50と、端子41，42とを備えている。また、出力回路30は、帯域通過フィルタ31と整合回路20とを備えている。
【００１８】
トランジスタ回路10は、端子41および出力回路30に接続されており、端子41から入力さ
れたデューティ比が変化するパルス波状の第１信号を、Ｂ級またはＡＢ級バイアス状態でスイッチング増幅した第２信号を出力回路30へ出力する。よって、第１信号の基本波の周波数と第２信号の基本波の周波数とは等しくなる。また、トランジスタ回路10は、ＦＥＴ（Field-Effect Transistor：電界効果トランジスタ）11と、チョークコイル12とを備え
ている。
【００１９】
ＦＥＴ11は、ゲート端子が端子41に接続されており、ドレイン端子が整合回路20に接続されるとともにチョークコイル12を介して電源電位Ｖｄｄに接続されており、ソース端子が基準電位（グランド電位）に接続されている。そして、端子41から入力された第１信号がゲート端子に入力されるとともに、増幅後の信号である第２信号がドレイン端子から整合回路20へ出力される。また、図示は省略しているが、ＦＥＴ11のゲート端子にはチョークインダクタを介してＢ級またはＡＢ級のバイアスが与えられる。
【００２０】
出力回路30は、トランジスタ回路10および端子42に接続されており、トランジスタ回路10から出力された第２信号が入力されて、第１信号および第２信号の基本波と周波数が等しい第３信号を出力する。また、出力回路30は、帯域通過フィルタ31と整合回路20とを備えている。
【００２１】
整合回路20は、トランジスタ回路10と帯域通過フィルタ31との間に直列に接続されており、帯域通過フィルタ31とトランジスタ回路10とのインピーダンスを整合させる機能を有する。また、整合回路20は、キャパシタ21，23と、インダクタ22とを備えている。
【００２２】
帯域通過フィルタ31は、整合回路20と端子42との間に直列に接続されており、さらに制御回路50に接続されている。そして、制御回路50からの制御信号によって、第１信号の基本波の周波数を含む通過帯域を有するとともに、第１信号のデューティ比が小さくなるにつれて通過帯域の幅が大きくなるように制御される。
【００２３】
制御回路50は、端子51が端子41に接続されており、端子52が帯域通過フィルタ31に接続されている。そして、制御回路50は、第１信号のデューティ比に応じて帯域通過フィルタ31の通過帯域の幅を変化させる制御信号を帯域通過フィルタ31へ出力する。
【００２４】
図２は、図１に示す増幅回路における帯域通過フィルタの第１の例を模式的に示す回路図である。図２に示す帯域通過フィルタ31は、端子32，33間を接続している、キャパシタ93および可変インダクタ94からなるＬＣ直列回路と、端子32およびキャパシタ93とグランド電位とを接続する、可変キャパシタ91およびインダクタ92からなるＬＣ並列回路と、互いに並列に接続されているとともに、端子33および可変インダクタ94とグランド電位とを接続する、可変キャパシタ95およびインダクタ96からなるＬＣ並列回路とを備えるＬＣフィルタである。
【００２５】
このような構成を備える帯域通過フィルタ31は、可変インダクタ94，可変キャパシタ91，可変キャパシタ95の素子値を変化させることによって、良好な帯域通過特性を維持したままで通過帯域の幅を変化させることができる。なお、大まかには、可変インダクタ94のインダクタンス値を変化させることによって２つのＬＣ並列回路間の結合を変化させて通過帯域の幅を変化させるとともに、可変キャパシタ91，95のキャパシタンスを変化させることによって、ＬＣ並列共振回路の共振周波数を変化させて帯域通過フィルタの中心周波数の変化を補正する。
【００２６】
図３は図１に示す増幅回路における制御回路の一例を模式的に示す回路図である。図３に示す制御回路50は、端子51に接続されたＲＩＳＣコントローラ60と、ＲＩＳＣコントローラ60および端子52に接続されたＤＡコンバータ53とを備えている。また、ＲＩＳＣコン
トローラ60は、Ｉ／Ｏポート61と、タイマ・カウンタ62と、システムクロック63と、割り込みコントローラ64と、ＣＰＵコア65と、ＥＥＰＲＯＭ66と、ＲＡＭ67と、ＲＯＭ68とを備えている。
【００２７】
このような構成を備える制御回路50は、例えば、端子41から第１信号が入力されると、まず、タイマ・カウンタ62によって、第１信号がＨｉｇｈレベルである時間を測定する。次に、予めＲＯＭ68に蓄積されている、第１信号のデューティ比とＨｉｇｈレベルである時間との対応表を参照して、第１信号のデューティ比を求める。次に、予めＲＯＭ68に蓄積されている、第１信号のデューティ比と可変インダクタ94に与える制御電圧との対応表を参照して、可変インダクタ94に与える制御電圧の値を求める。同様に、第１信号のデューティ比と可変キャパシタ91，95に与える制御電圧との対応表を参照して、可変キャパシタ91，95に与える制御電圧の値を求める。次に、可変インダクタ94に与える制御電圧の値および可変キャパシタ91，95に与える制御電圧の値をＤＡコンバータ53でアナログ変換して、所定の制御電圧を有する制御信号を端子52から可変インダクタ94および可変キャパシタ91，95へ出力する。なお、端子52は、複数の端子を１つにまとめて示したものであり、端子52に含まれる異なる端子から可変キャパシタ91，95および可変インダクタ94へ制御信号が出力される。このようにして、第１信号のデューティ比が小さくなるにつれて通過帯域の幅が大きくなるように帯域通過フィルタ31を制御することができる。
【００２８】
このような構成を備える本例の増幅回路によれば、帯域通過フィルタ31は、入力される第１信号のデューティ比が小さくなるにつれて通過帯域の幅が大きくなるように制御されることにより、第１信号のデューティ比が小さいときにも、高効率で増幅することができる。よって、デューティ比が変化する入力信号を高効率で増幅することが可能な増幅回路を得ることができる。この効果が得られるメカニズムの詳細は未だ判明していないが、通過帯域の幅の変化に基づく帯域通過フィルタ31の通過損失の変化によって第１信号の基本波の周波数の信号の通過損失が変化することが影響を与えているのではないかと考えられる。また、通過帯域の幅を変化させることによる帯域通過フィルタ31のインピーダンスの変化が何らかの影響を与えている可能性もある。
【００２９】
本例の増幅回路における可変インダクタ94としては、例えば、複数の線路間の接続をスイッチで切り替えることによってインダクタンスを変化させるものや、コイルに近接して配置した磁性体を動かすことによってインダクタンスを変化させるもの等の、従来知られている可変インダクタを使用することができる。本例の増幅回路における可変キャパシタとしては、周知の可変キャパシタを使用することができる。
【００３０】
図４は、図１に示す増幅回路における帯域通過フィルタの第２の例を模式的に示す回路図である。図４に示す帯域通過フィルタ31は、図２に示したＬＣフィルタにおけるキャパシタ93および可変インダクタ94からなるＬＣ直列回路に対して、インダクタ101およびキ
ャパシタ102からなるＬＣ並列回路を並列に接続した構成を備えている。これにより、通
過帯域外に減衰極を形成することができるので、より優れた通過特性を有する帯域通過フィルタ31が得られる。このような図４に示したＬＣフィルタも、図２に示したＬＣフィルタと同様に、可変キャパシタ91，95および可変インダクタ94に加える制御信号の電圧を変化させることによって、第１信号のデューティ比が小さくなるにつれて通過帯域の幅が大きくなるように制御することができる。
【００３１】
図５は、図１に示す増幅回路における帯域通過フィルタの第３の例を模式的に示す回路図である。図５に示す帯域通過フィルタ31は、端子32，33間を接続している可変キャパシタ103と、端子32および可変キャパシタ103とグランド電位とを接続する、可変キャパシタ91およびストリップライン104からなる並列回路と、端子33および可変キャパシタ103とグランド電位とを接続する、可変キャパシタ95およびストリップライン105からなる並列回
路とを備えるストリップラインフィルタである。このような図５に示したストリップラインフィルタも、図２，図４に示したＬＣフィルタと同様に、可変キャパシタ91，95，103
に加える制御信号の電圧を変化させることによって、第１信号のデューティ比が小さくなるにつれて通過帯域の幅が大きくなるように制御することができる。
【００３２】
（実施の形態の第２の例）
図６は本発明の実施の形態の第２の例の増幅回路を示す回路図である。本例の増幅回路70は、図６に示すように、変換回路71と、ＦＥＴ72，73と、図１に示した増幅回路74と、端子75，76とを備えている。
【００３３】
変換回路71は、端子75から入力された、包絡線変動を有する信号である第４信号が入力されて、第４信号と同じ周波数を有するとともに第４信号の振幅に応じて互いの位相差が変化する２つの定包絡線信号である第５信号および第６信号を出力する。よって、第４信号における振幅の変化が、第５信号および第６信号の位相差の変化に置換される。なお、このような変換回路71としては、従来周知の種々の定包絡線信号生成回路が使用できる。
【００３４】
ＦＥＴ72は、ソース端子が変換回路71に接続されているとともに、ドレイン端子が増幅回路74の端子41に接続されており、ソース端子に第５信号が入力されるとともにゲート端子に第６信号が入力される。ＦＥＴ73は、ソース端子が変換回路71に接続されているとともに、ドレイン端子が図示せぬ所定のインピーダンスで終端されており、ソース端子に第６信号が入力されるとともにゲート端子に第５信号が入力される。なお、図示は省略しているが、ＦＥＴ72，73のゲート端子にはチョークコイルを介してＢ級またはＡＢ級のバイアスが印加されている。よって、それぞれのゲート端子に加えるバイアスによって調整できるため、ＦＥＴ72のゲート端子に入力される信号は、第６信号と同相の信号であればよく、ＦＥＴ73のゲート端子に入力される信号は、第５信号と同相の信号であればよい。
【００３５】
このようにして、ＦＥＴ72，73によってトランスファーゲート回路が構成されており、ＦＥＴ72は、第６信号の電圧がＯＮ電圧よりも大きいときのみ第５信号を通過させる。ＦＥＴ72から出力されるパルス波状の信号は、第１信号として、増幅回路74の端子41を介して、トランジスタ回路10のＦＥＴ11のゲート端子に入力される。よって、トランジスタ回路10のＦＥＴ11は、第５信号および第６信号が共にＯＮ電圧より大きい期間だけＯＮ状態になり、ＯＮ状態の時間は、第５信号および第６信号の位相差に応じて変化する。よって、第５信号および第６信号の位相差の変化が、ＦＥＴ11から出力される第２信号のパルス幅の変化に置換される。
【００３６】
ＦＥＴ11がＯＮ状態になる基本周期は、第５信号および第６信号がともにＯＮ電圧より大きくなる基本周期に一致するため、ＦＥＴ11のドレイン端子から出力される第２信号の基本波は、第５信号および第６信号と同じ周波数、すなわち、第４信号と同じ周波数になる。よって、第２信号から基本波成分が抽出された信号である第３信号は、第４信号と同じ周波数の信号となる。また、第３信号の振幅は、第２信号のパルス幅に応じて変化するため、第４信号の振幅に応じて変化する。このように、第３信号は、第４信号と同じ周波数と、第４信号の振幅に応じて変化する振幅とを備えており、第４信号が増幅された信号となっている。
【００３７】
このような構成を備える本例の増幅回路70によれば、包絡線変動を有する入力信号を高効率で増幅することが可能な増幅回路を得ることができる。
【００３８】
（実施の形態の第３の例）
図７は本発明の実施の形態の第３の例の送信装置を示すブロック図である。本例の送信装置は、図７に示すように、送信回路81と、増幅回路70と、増幅回路70を介して送信回路
81に接続されたアンテナ82とを備えている。なお、増幅回路70の端子75が送信回路81に接続されるとともに端子76がアンテナ82に接続されている。このような構成を有する本例の送信装置によれば、送信回路81から出力された包絡線変動を有する送信信号を、高効率な増幅回路70を用いて増幅することができるので、消費電力が小さい送信装置を得ることができる。
【００３９】
（実施の形態の第４の例）
図８は本発明の実施の形態の第４の例の通信装置を示すブロック図である。本例の通信装置は、図８に示すように、送信回路81と、増幅回路70と、増幅回路70を介して送信回路81に接続されたアンテナ82と、アンテナ82に接続された受信回路83とを備えている。また、アンテナ82と増幅回路70および受信回路83との間にはアンテナ共用回路84が挿入されている。なお、増幅回路70の端子75が送信回路81に接続されるとともに端子76がアンテナ82に接続されている。このような構成を有する本例の通信装置によれば、送信回路81から出力された包絡線変動を有する送信信号を、高効率な増幅回路70を用いて増幅することができるので、消費電力が小さい通信装置を得ることができる。
【００４０】
（変形例）
本発明は、上述した実施の形態の例に限定されることなく、種々の変更・改良が可能である。
【００４１】
例えば、上述した実施の形態の例においては、帯域通過フィルタ31として、ＬＣフィルタおよびストリップラインフィルタを用いる例を示したが、これに限定されるものではない。例えば、同軸共振器を用いた帯域通過フィルタや、ＳＡＷ共振器を用いた帯域通過フィルタ等、他の帯域通過フィルタを用いても構わない。
【００４２】
また、上述した実施の形態の第４の例においては、通信装置がアンテナ共用回路84を備える例を示したが、これに限定されるものではなく、アンテナ共用回路84を備えない通信装置としても構わない。
【実施例】
【００４３】
次に、本発明の増幅回路の具体例について説明する。図１に示した本発明の実施の形態の第１の例の増幅回路で、図２に示した第１の例の帯域通過フィルタ31において、インダクタ92，96およびキャパシタ93の素子値も可変にした帯域通過フィルタ31を用いるとともに、第１信号のデューティ比が小さくなるにつれて帯域通過フィルタ31の通過帯域の幅が大きくなるようにした第１の実施例の増幅回路におけるドレイン効率をシミュレーションによって算出した。
【００４４】
このシミュレーションにおいて、ＦＥＴ11はガリウム砒素ＦＥＴとし、ゲート端子にチョークインダクタを介して−2.5Ｖの電源を接続してＡＢ級バイアスで動作するようにし
た。Ｖｄｄは4.5Ｖとした。入力される第１信号の周波数は１ＧＨｚの矩形波とした。キ
ャパシタ21の容量は8ｐＦとし、キャパシタ23の容量は10ｐＦとし、インダクタ22の値は2.7ｎＨとした。また、帯域通過フィルタ31において、第１信号のデューティ比が小さくなるにつれて帯域通過フィルタ31の通過帯域の幅が大きくなるようにした。詳細には、第１信号のデューティ比（％）が、50，25，10，6.25と変化するにつれて、帯域通過フィルタ31の通過帯域の幅（ＭＨｚ）が、120，210，310，340と変化するようにした。このとき、可変キャパシタ91，95のキャパシタンス（ｐＦ）は、27.4，15.6，10.6，9.7と変化させ
るとともに、可変インダクタ94のインダクタンス（ｎＨ）は、76.1，43.5，29.5，26.9と変化させた。なお、このとき、キャパシタ93のキャパシタンス（ｐＦ）を、0.33，0.58，0.86，0.94と変化させるとともに、インダクタ92，96のインダクタンス（ｎＨ）を、0.93，1.62，2.39，2.62と変化させて調整を行った。
【００４５】
このシミュレーション結果を図９のグラフに示す。また、デューティ比が0.5のときに
おける値に各素子の素子値を固定して、デューティ比が0.5のときの通過帯域の幅に固定
にした第１の比較例の増幅回路のシミュレーション結果も併せて図９のグラフに示す。グラフにおいて、横軸は第１信号のデューティ比であり、縦軸は増幅回路の効率（ドレイン効率）である。また、第１の実施例の増幅回路のシミュレーション結果を実線で示し、第１の比較例の増幅回路のシミュレーション結果を破線で示す。
【００４６】
図９のグラフから明らかなように、第１の比較例の増幅回路は、入力される第１信号のデューティ比の低下にともなって効率が顕著に低下してしまう。これに対して、第１の実施例の増幅回路においては、デューティ比が３％程度に小さくなるまで、第１の比較例の増幅回路に対して非常に高い効率が維持されている。これにより本発明の有効性が確認できた。
【００４７】
次に、図１に示した本発明の実施の形態の第１の例の増幅回路で、図４に示した第２の例の帯域通過フィルタ31を用いるとともに、第１信号のデューティ比が小さくなるにつれて帯域通過フィルタ31の通過帯域の幅が大きくなるようにした第２の実施例の増幅回路と、帯域通過フィルタ31の通過帯域の幅をデューティ比が0.5のときの値に固定にした第２
の比較例の増幅回路におけるドレイン効率をシミュレーションによって算出した。その結果を図10のグラフに示す。
【００４８】
さらに、図１に示した本発明の実施の形態の第１の例の増幅回路で、図５に示した第３の例の帯域通過フィルタ31を用いるとともに、第１信号のデューティ比が小さくなるにつれて帯域通過フィルタ31の通過帯域の幅が大きくなるようにした第３の実施例の増幅回路と、帯域通過フィルタ31の通過帯域の幅をデューティ比が0.5のときの値に固定にした第
３の比較例の増幅回路におけるドレイン効率をシミュレーションによって算出した。その結果を図11のグラフに示す。
【００４９】
なお、これらのシミュレーションにおいても、第２，第３の実施例の増幅回路は、第１信号のデューティ比（％）が、50，25，10，6.25と変化するにつれて、帯域通過フィルタ31の通過帯域の幅（ＭＨｚ）が、120，210，310，340と変化するようにした。
【００５０】
図10および図11のグラフにおいて、横軸は第１信号のデューティ比であり、縦軸は増幅回路の効率（ドレイン効率）である。また、第２，第３の実施例の増幅回路のシミュレーション結果を実線で示し、第２，第３の比較例の増幅回路のシミュレーション結果を破線で示す。図10および図11のグラフから明らかなように、第２，第３の実施例の増幅回路は、デューティ比が小さくなっても、第２，第３の比較例の増幅回路に対して高い効率が維持されている。これにより本発明の有効性が確認できた。
【符号の説明】
【００５１】
10：トランジスタ回路
11，72，73：ＦＥＴ
20：整合回路
30：出力回路
31：帯域通過フィルタ
21：可変キャパシタ
22：可変インダクタ
70，74：増幅回路
71：変換回路
81：送信回路
82：アンテナ
83：受信回路
【技術分野】
【０００１】
本発明は、効率の高い増幅回路ならびにそれを用いた送信装置および通信装置に関するものである。
【背景技術】
【０００２】
入力信号の増幅を行うトランジスタ回路の出力側に整合回路を設けた増幅回路が知られている（例えば、特許文献１を参照。）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開昭63−153904
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来の増幅回路においては、整合回路が固定されているため、デューティ比が変化する入力信号を増幅する場合に、入力信号のデューティ比が小さくなるにつれて効率が低下するという問題があった。
【０００５】
本発明はこのような従来の技術における問題点に鑑みて案出されたものであり、その目的は、デューティ比が変化する入力信号を高効率で増幅することが可能な増幅回路ならびにそれを用いた送信装置および通信装置を提供することにある。
【課題を解決するための手段】
【０００６】
本発明の第１の増幅回路は、デューティ比が変化するパルス波状の第１信号が入力されて、該第１信号を増幅した第２信号を出力するトランジスタ回路と、前記第２信号が入力されて、前記第１信号の基本波と周波数が等しい第３信号を出力する出力回路とを有しており、該出力回路は、前記第１信号の基本波の周波数を含む通過帯域を有するとともに、前記第１信号のデューティ比が小さくなるにつれて前記通過帯域の幅が大きくなる帯域通過フィルタと、該帯域通過フィルタと前記トランジスタ回路とのインピーダンスを整合させる整合回路とを有していることを特徴とするものである。
【０００７】
本発明の第２の増幅回路は、前記第１の増幅回路において、前記第１信号のデューティ比に応じて前記帯域通過フィルタの前記通過帯域の幅を変化させる制御回路をさらに備えることを特徴とするものである。
【０００８】
本発明の第３の増幅回路は、前記第１の増幅回路において、包絡線変動を有する第４信号が入力されて、該第４信号の振幅に応じて互いの位相差が変化する定包絡線信号である第５信号および第６信号を出力する変換回路と、ソース端子に前記第５信号が入力されるとともにゲート端子に前記第６信号と同相の信号が入力される第１のトランジスタと、ソース端子に前記第６信号が入力されるとともにゲート端子に前記第５信号と同相の信号が入力される第２のトランジスタとをさらに備え、前記第１のトランジスタのドレイン端子から出力される信号が前記第１信号として前記トランジスタ回路に入力されることを特徴とするものである。
【０００９】
本発明の送信装置は、送信回路と、前記第３の増幅回路と、該第３の増幅回路を介して前記送信回路に接続されたアンテナとを備えることを特徴とするものである。
【００１０】
本発明の通信装置は、送信回路と、前記第３の増幅回路と、該第３の増幅回路を介して前記送信回路に接続されたアンテナと、該アンテナに接続された受信回路とを備えることを特徴とするものである。
【００１１】
なお、本発明において、パルス波状の信号とは、理想的な方形波の信号だけでなく、例えば半波整流波のような信号も含むものである。また、信号のデューティ比とは、パルス波状の信号がＨｉｇｈレベルである期間（０でない期間）の周期に対する割合のことである。例えば、１周期の半分において信号がＨｉｇｈレベルである場合には、信号のデューティ比は0.5になる。
【発明の効果】
【００１２】
本発明の増幅回路によれば、デューティ比が変化する入力信号を高効率で増幅することが可能な増幅回路を得ることができる。
【００１３】
本発明の送信装置によれば、消費電力が小さい送信装置を得ることができる。
【００１４】
本発明の通信装置によれば、消費電力が小さい通信装置を得ることができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の実施の形態の第１の例の増幅回路を模式的に示す回路図である。
【図２】図１に示す増幅回路における帯域通過フィルタの第１の例を模式的に示す回路図である。
【図３】図１に示す増幅回路における制御回路の一例を模式的に示す回路図である。
【図４】図１に示す増幅回路における帯域通過フィルタの第２の例を模式的に示す回路図である。
【図５】図１に示す増幅回路における帯域通過フィルタの第３の例を模式的に示す回路図である。
【図６】本発明の実施の形態の第２の例の増幅回路を模式的に示すブロック図である。
【図７】本発明の実施の形態の第３の例の送信装置を模式的に示すブロック図である。
【図８】本発明の実施の形態の第４の例の通信装置を模式的に示すブロック図である。
【図９】本発明の第１の実施例の増幅回路および第１の比較例の増幅回路のドレイン効率のシミュレーション結果を示すグラフである。
【図１０】本発明の第２の実施例の増幅回路および第２の比較例の増幅回路のドレイン効率のシミュレーション結果を示すグラフである。
【図１１】本発明の第３の実施例の増幅回路および第３の比較例の増幅回路のドレイン効率のシミュレーション結果を示すグラフである。
【発明を実施するための形態】
【００１６】
以下、本発明の増幅回路を添付の図面を参照しつつ詳細に説明する。
【００１７】
（実施の形態の第１の例）
図１は本発明の実施の形態の第１の例の増幅回路を示す回路図である。本例の増幅回路は、図１に示すように、トランジスタ回路10と、出力回路30と、制御回路50と、端子41，42とを備えている。また、出力回路30は、帯域通過フィルタ31と整合回路20とを備えている。
【００１８】
トランジスタ回路10は、端子41および出力回路30に接続されており、端子41から入力さ
れたデューティ比が変化するパルス波状の第１信号を、Ｂ級またはＡＢ級バイアス状態でスイッチング増幅した第２信号を出力回路30へ出力する。よって、第１信号の基本波の周波数と第２信号の基本波の周波数とは等しくなる。また、トランジスタ回路10は、ＦＥＴ（Field-Effect Transistor：電界効果トランジスタ）11と、チョークコイル12とを備え
ている。
【００１９】
ＦＥＴ11は、ゲート端子が端子41に接続されており、ドレイン端子が整合回路20に接続されるとともにチョークコイル12を介して電源電位Ｖｄｄに接続されており、ソース端子が基準電位（グランド電位）に接続されている。そして、端子41から入力された第１信号がゲート端子に入力されるとともに、増幅後の信号である第２信号がドレイン端子から整合回路20へ出力される。また、図示は省略しているが、ＦＥＴ11のゲート端子にはチョークインダクタを介してＢ級またはＡＢ級のバイアスが与えられる。
【００２０】
出力回路30は、トランジスタ回路10および端子42に接続されており、トランジスタ回路10から出力された第２信号が入力されて、第１信号および第２信号の基本波と周波数が等しい第３信号を出力する。また、出力回路30は、帯域通過フィルタ31と整合回路20とを備えている。
【００２１】
整合回路20は、トランジスタ回路10と帯域通過フィルタ31との間に直列に接続されており、帯域通過フィルタ31とトランジスタ回路10とのインピーダンスを整合させる機能を有する。また、整合回路20は、キャパシタ21，23と、インダクタ22とを備えている。
【００２２】
帯域通過フィルタ31は、整合回路20と端子42との間に直列に接続されており、さらに制御回路50に接続されている。そして、制御回路50からの制御信号によって、第１信号の基本波の周波数を含む通過帯域を有するとともに、第１信号のデューティ比が小さくなるにつれて通過帯域の幅が大きくなるように制御される。
【００２３】
制御回路50は、端子51が端子41に接続されており、端子52が帯域通過フィルタ31に接続されている。そして、制御回路50は、第１信号のデューティ比に応じて帯域通過フィルタ31の通過帯域の幅を変化させる制御信号を帯域通過フィルタ31へ出力する。
【００２４】
図２は、図１に示す増幅回路における帯域通過フィルタの第１の例を模式的に示す回路図である。図２に示す帯域通過フィルタ31は、端子32，33間を接続している、キャパシタ93および可変インダクタ94からなるＬＣ直列回路と、端子32およびキャパシタ93とグランド電位とを接続する、可変キャパシタ91およびインダクタ92からなるＬＣ並列回路と、互いに並列に接続されているとともに、端子33および可変インダクタ94とグランド電位とを接続する、可変キャパシタ95およびインダクタ96からなるＬＣ並列回路とを備えるＬＣフィルタである。
【００２５】
このような構成を備える帯域通過フィルタ31は、可変インダクタ94，可変キャパシタ91，可変キャパシタ95の素子値を変化させることによって、良好な帯域通過特性を維持したままで通過帯域の幅を変化させることができる。なお、大まかには、可変インダクタ94のインダクタンス値を変化させることによって２つのＬＣ並列回路間の結合を変化させて通過帯域の幅を変化させるとともに、可変キャパシタ91，95のキャパシタンスを変化させることによって、ＬＣ並列共振回路の共振周波数を変化させて帯域通過フィルタの中心周波数の変化を補正する。
【００２６】
図３は図１に示す増幅回路における制御回路の一例を模式的に示す回路図である。図３に示す制御回路50は、端子51に接続されたＲＩＳＣコントローラ60と、ＲＩＳＣコントローラ60および端子52に接続されたＤＡコンバータ53とを備えている。また、ＲＩＳＣコン
トローラ60は、Ｉ／Ｏポート61と、タイマ・カウンタ62と、システムクロック63と、割り込みコントローラ64と、ＣＰＵコア65と、ＥＥＰＲＯＭ66と、ＲＡＭ67と、ＲＯＭ68とを備えている。
【００２７】
このような構成を備える制御回路50は、例えば、端子41から第１信号が入力されると、まず、タイマ・カウンタ62によって、第１信号がＨｉｇｈレベルである時間を測定する。次に、予めＲＯＭ68に蓄積されている、第１信号のデューティ比とＨｉｇｈレベルである時間との対応表を参照して、第１信号のデューティ比を求める。次に、予めＲＯＭ68に蓄積されている、第１信号のデューティ比と可変インダクタ94に与える制御電圧との対応表を参照して、可変インダクタ94に与える制御電圧の値を求める。同様に、第１信号のデューティ比と可変キャパシタ91，95に与える制御電圧との対応表を参照して、可変キャパシタ91，95に与える制御電圧の値を求める。次に、可変インダクタ94に与える制御電圧の値および可変キャパシタ91，95に与える制御電圧の値をＤＡコンバータ53でアナログ変換して、所定の制御電圧を有する制御信号を端子52から可変インダクタ94および可変キャパシタ91，95へ出力する。なお、端子52は、複数の端子を１つにまとめて示したものであり、端子52に含まれる異なる端子から可変キャパシタ91，95および可変インダクタ94へ制御信号が出力される。このようにして、第１信号のデューティ比が小さくなるにつれて通過帯域の幅が大きくなるように帯域通過フィルタ31を制御することができる。
【００２８】
このような構成を備える本例の増幅回路によれば、帯域通過フィルタ31は、入力される第１信号のデューティ比が小さくなるにつれて通過帯域の幅が大きくなるように制御されることにより、第１信号のデューティ比が小さいときにも、高効率で増幅することができる。よって、デューティ比が変化する入力信号を高効率で増幅することが可能な増幅回路を得ることができる。この効果が得られるメカニズムの詳細は未だ判明していないが、通過帯域の幅の変化に基づく帯域通過フィルタ31の通過損失の変化によって第１信号の基本波の周波数の信号の通過損失が変化することが影響を与えているのではないかと考えられる。また、通過帯域の幅を変化させることによる帯域通過フィルタ31のインピーダンスの変化が何らかの影響を与えている可能性もある。
【００２９】
本例の増幅回路における可変インダクタ94としては、例えば、複数の線路間の接続をスイッチで切り替えることによってインダクタンスを変化させるものや、コイルに近接して配置した磁性体を動かすことによってインダクタンスを変化させるもの等の、従来知られている可変インダクタを使用することができる。本例の増幅回路における可変キャパシタとしては、周知の可変キャパシタを使用することができる。
【００３０】
図４は、図１に示す増幅回路における帯域通過フィルタの第２の例を模式的に示す回路図である。図４に示す帯域通過フィルタ31は、図２に示したＬＣフィルタにおけるキャパシタ93および可変インダクタ94からなるＬＣ直列回路に対して、インダクタ101およびキ
ャパシタ102からなるＬＣ並列回路を並列に接続した構成を備えている。これにより、通
過帯域外に減衰極を形成することができるので、より優れた通過特性を有する帯域通過フィルタ31が得られる。このような図４に示したＬＣフィルタも、図２に示したＬＣフィルタと同様に、可変キャパシタ91，95および可変インダクタ94に加える制御信号の電圧を変化させることによって、第１信号のデューティ比が小さくなるにつれて通過帯域の幅が大きくなるように制御することができる。
【００３１】
図５は、図１に示す増幅回路における帯域通過フィルタの第３の例を模式的に示す回路図である。図５に示す帯域通過フィルタ31は、端子32，33間を接続している可変キャパシタ103と、端子32および可変キャパシタ103とグランド電位とを接続する、可変キャパシタ91およびストリップライン104からなる並列回路と、端子33および可変キャパシタ103とグランド電位とを接続する、可変キャパシタ95およびストリップライン105からなる並列回
路とを備えるストリップラインフィルタである。このような図５に示したストリップラインフィルタも、図２，図４に示したＬＣフィルタと同様に、可変キャパシタ91，95，103
に加える制御信号の電圧を変化させることによって、第１信号のデューティ比が小さくなるにつれて通過帯域の幅が大きくなるように制御することができる。
【００３２】
（実施の形態の第２の例）
図６は本発明の実施の形態の第２の例の増幅回路を示す回路図である。本例の増幅回路70は、図６に示すように、変換回路71と、ＦＥＴ72，73と、図１に示した増幅回路74と、端子75，76とを備えている。
【００３３】
変換回路71は、端子75から入力された、包絡線変動を有する信号である第４信号が入力されて、第４信号と同じ周波数を有するとともに第４信号の振幅に応じて互いの位相差が変化する２つの定包絡線信号である第５信号および第６信号を出力する。よって、第４信号における振幅の変化が、第５信号および第６信号の位相差の変化に置換される。なお、このような変換回路71としては、従来周知の種々の定包絡線信号生成回路が使用できる。
【００３４】
ＦＥＴ72は、ソース端子が変換回路71に接続されているとともに、ドレイン端子が増幅回路74の端子41に接続されており、ソース端子に第５信号が入力されるとともにゲート端子に第６信号が入力される。ＦＥＴ73は、ソース端子が変換回路71に接続されているとともに、ドレイン端子が図示せぬ所定のインピーダンスで終端されており、ソース端子に第６信号が入力されるとともにゲート端子に第５信号が入力される。なお、図示は省略しているが、ＦＥＴ72，73のゲート端子にはチョークコイルを介してＢ級またはＡＢ級のバイアスが印加されている。よって、それぞれのゲート端子に加えるバイアスによって調整できるため、ＦＥＴ72のゲート端子に入力される信号は、第６信号と同相の信号であればよく、ＦＥＴ73のゲート端子に入力される信号は、第５信号と同相の信号であればよい。
【００３５】
このようにして、ＦＥＴ72，73によってトランスファーゲート回路が構成されており、ＦＥＴ72は、第６信号の電圧がＯＮ電圧よりも大きいときのみ第５信号を通過させる。ＦＥＴ72から出力されるパルス波状の信号は、第１信号として、増幅回路74の端子41を介して、トランジスタ回路10のＦＥＴ11のゲート端子に入力される。よって、トランジスタ回路10のＦＥＴ11は、第５信号および第６信号が共にＯＮ電圧より大きい期間だけＯＮ状態になり、ＯＮ状態の時間は、第５信号および第６信号の位相差に応じて変化する。よって、第５信号および第６信号の位相差の変化が、ＦＥＴ11から出力される第２信号のパルス幅の変化に置換される。
【００３６】
ＦＥＴ11がＯＮ状態になる基本周期は、第５信号および第６信号がともにＯＮ電圧より大きくなる基本周期に一致するため、ＦＥＴ11のドレイン端子から出力される第２信号の基本波は、第５信号および第６信号と同じ周波数、すなわち、第４信号と同じ周波数になる。よって、第２信号から基本波成分が抽出された信号である第３信号は、第４信号と同じ周波数の信号となる。また、第３信号の振幅は、第２信号のパルス幅に応じて変化するため、第４信号の振幅に応じて変化する。このように、第３信号は、第４信号と同じ周波数と、第４信号の振幅に応じて変化する振幅とを備えており、第４信号が増幅された信号となっている。
【００３７】
このような構成を備える本例の増幅回路70によれば、包絡線変動を有する入力信号を高効率で増幅することが可能な増幅回路を得ることができる。
【００３８】
（実施の形態の第３の例）
図７は本発明の実施の形態の第３の例の送信装置を示すブロック図である。本例の送信装置は、図７に示すように、送信回路81と、増幅回路70と、増幅回路70を介して送信回路
81に接続されたアンテナ82とを備えている。なお、増幅回路70の端子75が送信回路81に接続されるとともに端子76がアンテナ82に接続されている。このような構成を有する本例の送信装置によれば、送信回路81から出力された包絡線変動を有する送信信号を、高効率な増幅回路70を用いて増幅することができるので、消費電力が小さい送信装置を得ることができる。
【００３９】
（実施の形態の第４の例）
図８は本発明の実施の形態の第４の例の通信装置を示すブロック図である。本例の通信装置は、図８に示すように、送信回路81と、増幅回路70と、増幅回路70を介して送信回路81に接続されたアンテナ82と、アンテナ82に接続された受信回路83とを備えている。また、アンテナ82と増幅回路70および受信回路83との間にはアンテナ共用回路84が挿入されている。なお、増幅回路70の端子75が送信回路81に接続されるとともに端子76がアンテナ82に接続されている。このような構成を有する本例の通信装置によれば、送信回路81から出力された包絡線変動を有する送信信号を、高効率な増幅回路70を用いて増幅することができるので、消費電力が小さい通信装置を得ることができる。
【００４０】
（変形例）
本発明は、上述した実施の形態の例に限定されることなく、種々の変更・改良が可能である。
【００４１】
例えば、上述した実施の形態の例においては、帯域通過フィルタ31として、ＬＣフィルタおよびストリップラインフィルタを用いる例を示したが、これに限定されるものではない。例えば、同軸共振器を用いた帯域通過フィルタや、ＳＡＷ共振器を用いた帯域通過フィルタ等、他の帯域通過フィルタを用いても構わない。
【００４２】
また、上述した実施の形態の第４の例においては、通信装置がアンテナ共用回路84を備える例を示したが、これに限定されるものではなく、アンテナ共用回路84を備えない通信装置としても構わない。
【実施例】
【００４３】
次に、本発明の増幅回路の具体例について説明する。図１に示した本発明の実施の形態の第１の例の増幅回路で、図２に示した第１の例の帯域通過フィルタ31において、インダクタ92，96およびキャパシタ93の素子値も可変にした帯域通過フィルタ31を用いるとともに、第１信号のデューティ比が小さくなるにつれて帯域通過フィルタ31の通過帯域の幅が大きくなるようにした第１の実施例の増幅回路におけるドレイン効率をシミュレーションによって算出した。
【００４４】
このシミュレーションにおいて、ＦＥＴ11はガリウム砒素ＦＥＴとし、ゲート端子にチョークインダクタを介して−2.5Ｖの電源を接続してＡＢ級バイアスで動作するようにし
た。Ｖｄｄは4.5Ｖとした。入力される第１信号の周波数は１ＧＨｚの矩形波とした。キ
ャパシタ21の容量は8ｐＦとし、キャパシタ23の容量は10ｐＦとし、インダクタ22の値は2.7ｎＨとした。また、帯域通過フィルタ31において、第１信号のデューティ比が小さくなるにつれて帯域通過フィルタ31の通過帯域の幅が大きくなるようにした。詳細には、第１信号のデューティ比（％）が、50，25，10，6.25と変化するにつれて、帯域通過フィルタ31の通過帯域の幅（ＭＨｚ）が、120，210，310，340と変化するようにした。このとき、可変キャパシタ91，95のキャパシタンス（ｐＦ）は、27.4，15.6，10.6，9.7と変化させ
るとともに、可変インダクタ94のインダクタンス（ｎＨ）は、76.1，43.5，29.5，26.9と変化させた。なお、このとき、キャパシタ93のキャパシタンス（ｐＦ）を、0.33，0.58，0.86，0.94と変化させるとともに、インダクタ92，96のインダクタンス（ｎＨ）を、0.93，1.62，2.39，2.62と変化させて調整を行った。
【００４５】
このシミュレーション結果を図９のグラフに示す。また、デューティ比が0.5のときに
おける値に各素子の素子値を固定して、デューティ比が0.5のときの通過帯域の幅に固定
にした第１の比較例の増幅回路のシミュレーション結果も併せて図９のグラフに示す。グラフにおいて、横軸は第１信号のデューティ比であり、縦軸は増幅回路の効率（ドレイン効率）である。また、第１の実施例の増幅回路のシミュレーション結果を実線で示し、第１の比較例の増幅回路のシミュレーション結果を破線で示す。
【００４６】
図９のグラフから明らかなように、第１の比較例の増幅回路は、入力される第１信号のデューティ比の低下にともなって効率が顕著に低下してしまう。これに対して、第１の実施例の増幅回路においては、デューティ比が３％程度に小さくなるまで、第１の比較例の増幅回路に対して非常に高い効率が維持されている。これにより本発明の有効性が確認できた。
【００４７】
次に、図１に示した本発明の実施の形態の第１の例の増幅回路で、図４に示した第２の例の帯域通過フィルタ31を用いるとともに、第１信号のデューティ比が小さくなるにつれて帯域通過フィルタ31の通過帯域の幅が大きくなるようにした第２の実施例の増幅回路と、帯域通過フィルタ31の通過帯域の幅をデューティ比が0.5のときの値に固定にした第２
の比較例の増幅回路におけるドレイン効率をシミュレーションによって算出した。その結果を図10のグラフに示す。
【００４８】
さらに、図１に示した本発明の実施の形態の第１の例の増幅回路で、図５に示した第３の例の帯域通過フィルタ31を用いるとともに、第１信号のデューティ比が小さくなるにつれて帯域通過フィルタ31の通過帯域の幅が大きくなるようにした第３の実施例の増幅回路と、帯域通過フィルタ31の通過帯域の幅をデューティ比が0.5のときの値に固定にした第
３の比較例の増幅回路におけるドレイン効率をシミュレーションによって算出した。その結果を図11のグラフに示す。
【００４９】
なお、これらのシミュレーションにおいても、第２，第３の実施例の増幅回路は、第１信号のデューティ比（％）が、50，25，10，6.25と変化するにつれて、帯域通過フィルタ31の通過帯域の幅（ＭＨｚ）が、120，210，310，340と変化するようにした。
【００５０】
図10および図11のグラフにおいて、横軸は第１信号のデューティ比であり、縦軸は増幅回路の効率（ドレイン効率）である。また、第２，第３の実施例の増幅回路のシミュレーション結果を実線で示し、第２，第３の比較例の増幅回路のシミュレーション結果を破線で示す。図10および図11のグラフから明らかなように、第２，第３の実施例の増幅回路は、デューティ比が小さくなっても、第２，第３の比較例の増幅回路に対して高い効率が維持されている。これにより本発明の有効性が確認できた。
【符号の説明】
【００５１】
10：トランジスタ回路
11，72，73：ＦＥＴ
20：整合回路
30：出力回路
31：帯域通過フィルタ
21：可変キャパシタ
22：可変インダクタ
70，74：増幅回路
71：変換回路
81：送信回路
82：アンテナ
83：受信回路
【特許請求の範囲】
【請求項１】
デューティ比が変化するパルス波状の第１信号が入力されて、該第１信号を増幅した第２信号を出力するトランジスタ回路と、
前記第２信号が入力されて、前記第１信号の基本波と周波数が等しい第３信号を出力する出力回路とを有しており、
該出力回路は、前記第１信号の基本波の周波数を含む通過帯域を有するとともに、前記第１信号のデューティ比が小さくなるにつれて前記通過帯域の幅が大きくなる帯域通過フィルタと、該帯域通過フィルタと前記トランジスタ回路とのインピーダンスを整合させる整合回路とを有していることを特徴とする増幅回路。
【請求項２】
前記第１信号のデューティ比に応じて前記帯域通過フィルタの前記通過帯域の幅を変化させる制御回路をさらに備えることを特徴とする請求項１に記載の増幅回路。
【請求項３】
包絡線変動を有する第４信号が入力されて、該第４信号の振幅に応じて互いの位相差が変化する定包絡線信号である第５信号および第６信号を出力する変換回路と、
ソース端子に前記第５信号が入力されるとともにゲート端子に前記第６信号と同相の信号が入力される第１のトランジスタと、
ソース端子に前記第６信号が入力されるとともにゲート端子に前記第５信号と同相の信号が入力される第２のトランジスタとをさらに備え、
前記第１のトランジスタのドレイン端子から出力される信号が前記第１信号として前記トランジスタ回路に入力されることを特徴とする請求項１に記載の増幅回路。
【請求項４】
送信回路と、請求項３に記載の増幅回路と、該増幅回路を介して前記送信回路に接続されたアンテナとを備えることを特徴とする送信装置。
【請求項５】
送信回路と、請求項３に記載の増幅回路と、該増幅回路を介して前記送信回路に接続されたアンテナと、該アンテナに接続された受信回路とを備えることを特徴とする通信装置。
【請求項１】
デューティ比が変化するパルス波状の第１信号が入力されて、該第１信号を増幅した第２信号を出力するトランジスタ回路と、
前記第２信号が入力されて、前記第１信号の基本波と周波数が等しい第３信号を出力する出力回路とを有しており、
該出力回路は、前記第１信号の基本波の周波数を含む通過帯域を有するとともに、前記第１信号のデューティ比が小さくなるにつれて前記通過帯域の幅が大きくなる帯域通過フィルタと、該帯域通過フィルタと前記トランジスタ回路とのインピーダンスを整合させる整合回路とを有していることを特徴とする増幅回路。
【請求項２】
前記第１信号のデューティ比に応じて前記帯域通過フィルタの前記通過帯域の幅を変化させる制御回路をさらに備えることを特徴とする請求項１に記載の増幅回路。
【請求項３】
包絡線変動を有する第４信号が入力されて、該第４信号の振幅に応じて互いの位相差が変化する定包絡線信号である第５信号および第６信号を出力する変換回路と、
ソース端子に前記第５信号が入力されるとともにゲート端子に前記第６信号と同相の信号が入力される第１のトランジスタと、
ソース端子に前記第６信号が入力されるとともにゲート端子に前記第５信号と同相の信号が入力される第２のトランジスタとをさらに備え、
前記第１のトランジスタのドレイン端子から出力される信号が前記第１信号として前記トランジスタ回路に入力されることを特徴とする請求項１に記載の増幅回路。
【請求項４】
送信回路と、請求項３に記載の増幅回路と、該増幅回路を介して前記送信回路に接続されたアンテナとを備えることを特徴とする送信装置。
【請求項５】
送信回路と、請求項３に記載の増幅回路と、該増幅回路を介して前記送信回路に接続されたアンテナと、該アンテナに接続された受信回路とを備えることを特徴とする通信装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【公開番号】特開２０１２−２４９１１４（Ｐ２０１２−２４９１１４Ａ）
【公開日】平成２４年１２月１３日（２０１２．１２．１３）
【国際特許分類】
【出願番号】特願２０１１−１１９８１０（Ｐ２０１１−１１９８１０）
【出願日】平成２３年５月２８日（２０１１．５．２８）
【出願人】（０００００６６３３）京セラ株式会社 (13,660)
【Ｆターム（参考）】
【公開日】平成２４年１２月１３日（２０１２．１２．１３）
【国際特許分類】
【出願日】平成２３年５月２８日（２０１１．５．２８）
【出願人】（０００００６６３３）京セラ株式会社 (13,660)
【Ｆターム（参考）】
[ Back to top ]