完全な差動ボイスコイルモータ制御のための、オンチップ補償
差動ボイスコイルモータ制御機能を備えるディスクドライブコントローラが開示される。差動ボイスコイルモータ制御機能は、内部制御ループのための、直列接続された１以上のＭＯＳトランジスタから成る抵抗器を含む、オンチップ補償ネットワークを備える。補償ネットワークにおけるＭＯＳトランジスタのゲートは、調整電流に基づいてバイアス電圧で駆動される。調整電流は、集積回路における過程及び温度変化、例えばオンチップコンデンサ内の変化などに伴って変化するよう、得られる。オンチップ補償ネットワークは、内部制御ループを適切に補償するよう、ディスクドライブ内のボイスコイルモータの駆動において所望の周波数応答を与えるよう、十分正確に調整可能である。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はモータ制御の領域内にあって、より具体的には、ディスクドライブシステムにおけるボイスコイルモータの制御へと向けられている。
【０００２】
発明の背景
本発明はモータ制御の領域内にあって、より具体的には、ディスクドライブシステムにおけるボイスコイルモータの制御へと向けられている。
【０００３】
磁気ディスクドライブ技術は、最新のパーソナルコンピュータシステムにおいて支配的な不揮発性大容量記録技術であって、例えばポータブルデジタルオーディオプレーヤのような他の装置における大容量記録アプリケーションにとって重要な記録技術であり続けている。磁気ディスクドライブの領域において基本的であるように、ディスク円盤状記録媒体表面に配置された強磁性材料の層における、ある場所（「ドメイン」）を磁化することによって、データは書き込まれる。各々の磁化されたドメインは磁気双極子を形成し、その双極子の向きに対応する記録されたデータ値を有する。データビットのドメインへの「書き込み」は、物理的に磁気ディスクの近くに配置された小さな電磁石コイルへ電流を流すことによって、典型的には達成されるのであり、コイルを通るその電流の極性が、誘導される磁気双極子の向きを決定し、そしてディスクに書き込まれるデータ状態を決定する。最新のディスクドライブにおいて、磁気抵抗素子は、ディスク表面の選択された場所における磁気双極子の向きを感知し、そして記録されたデータ状態を読み出すために用いられる。典型的に、その書き込みコイルと磁気抵抗素子とは、読み出し／書き込み「ヘッド」の内部に、物理的に置かれる。
【０００４】
従来のディスクドライブシステムにおいては、スピンドルモータがディスク円盤状記録媒体を回転させ、そして「ボイスコイル」モータが、モータからの遠位端において、読み出し／書き込みヘッドがその上に搭載されたアクチュエータアームを動かす。ボイスコイルモータはそのようにして、所望のアドレスに対応するディスク表面のトラックへと読み出し／書き込みヘッドを動かす。ディスク表面上の位置インジケータが感知され、そして所望の場所へのアクチュエータアーム位置の調節のために制御ループへとフィードバックされるという点において、従来のボイスコイルモータはサーボ制御されていた。典型的に、「外部」制御ループは、フィードバック位置信号をアクチュエータの所望の位置と比較するのであり、そしてこれらの値の差から、トルク指令値が得られる。所望の方向へアクチュエータアームを動かすためのモータトルクを生み出すボイスコイルモータへの駆動電流を生み出すために、トルク指令は用いられる。従来のボイスコイルモータ制御回路には、「内部」制御ループも併せて備えられており、そこにおいては、モータへ流される電流が感知され、そしてこのモータ電流の制御のために、フィードバックループに流される。
【０００５】
図１は、ディスクドライブシステムにおけるボイスコイルモータのための従来の駆動回路を図解している。ＶＣＭデジタル／アナログ変換器（ＤＡＣ）２２は、ボイスコイルモータのための「外部」サーボ制御ループからデジタルトルク指令信号ＴＲＱ＿ＣＭＤを受信し、そして抵抗器２３を介して誤差増幅器２４の負入力部へとアナログ信号を生み出す。誤差増幅器２４は、その正入力部において基準電圧ＶＲＥＦを受信する。誤差増幅器２４のシングルエンド出力は出力増幅器２８に印加され、出力増幅器２８は、その出力端子Ｔ３及びＴ４において差動出力電流ｉOUTを発生させる。この出力電流ｉOUTはモータＭへと流され、モータＭは、インダクタＬm及び寄生抵抗Ｒmの形で、インピーダンスを出力増幅器２８に与える。ループには、モータＭと共に感知抵抗器３１が含まれており、そしてこの抵抗器３１を通した電圧は、感知増幅器３２により、端子Ｔ５及びＴ６において感知される。感知増幅器３２の出力は、抵抗器２５を介して、ＶＣＭ ＤＡＣの出力において加算ノードに印加される。そのようなものとして、ＤＡＣ２２の出力部における所望のトルク信号への負のフィードバックとして、感知抵抗器３１を通しての電圧が印加される。回路がバランスされている（すなわち、電流ｉOUTが、トルク指令信号ＴＲＱ＿ＣＭＤに対応する所望の電流に等しい）場合、誤差増幅器２４の負入力部における電圧は基準電圧ＶＲＥＦに一致するであろう。
【０００６】
制御システムの技術分野において基本的であるように、モータＭにより与えられるインピーダンスが、この内部制御ループの応答特性を決定する。具体的には、モータＭのインダクタンスＬmが、システムの応答が周波数と共に変化するようなこのループの周波数応答における「極」を定め、そして振動が起こりうる周波数を定める。その技術分野において既知である通り、制御ループの周波数応答がシステム要件を満たすことができるように、そして動作が不安定になることを回避するために、モータの周波数応答に対する補償を制御ループに実装することが可能である。図１における従来の回路では、そのような補償は、誤差増幅器２４を介して接続されたＲ−Ｃネットワークを経由して実現される。この場合において、補償ネットワークには、抵抗器２６及びコンデンサ２７の直列ネットワークと並列接続されたコンデンサ２５が含まれる。コンデンサ２５、２７及び抵抗器２６の素子値は、モータＭのインダクタンスＬm及び抵抗Ｒmと、そして制御ループの動作周波数に対する所望の帯域幅（すなわち、その範囲に亘って制御ループが適正な応答を有するような周波数範囲）とに基づく。
【０００７】
制御システムの技術分野において周知な通り、コンデンサ２７は制御ループにおける積分器として役立つのであり、それは制御ループの周波数応答において、より低い周波数でのより高い利得を与える。制御ループ応答へと盛り込まれる９０°位相シフト（及び対応しての位相マージンの減少）に対抗するべく、抵抗器２６は、コンデンサ２７を積分し、安定性を改善することにより、応答特性を平坦化する。コンデンサ２５は、所望のカットオフ周波数を超えた高周波数における応答をロールオフする。
【０００８】
図１に示すとおり、（抵抗器２３及び２５のような受動素子に加えて）ＶＣＭ ＤＡＣ２２、誤差増幅器２４、出力増幅器２８、及び感知増幅器３２が、単一の集積回路２０へと実装される。従来のサイズとインピーダンスとであるボイスコイルモータＭのために、コンデンサ２５、２７、及び抵抗器２６の補償ネットワークに対して要求される素子値は、典型的には「オフチップ」で、集積回路２０の外部において、実現されるものである。図１において示される通り、この補償ネットワークは、集積回路２０の端子Ｔ１及びＴ２にまたがって接続されるのであり、また示されている通り、Ｔ１及びＴ２は、誤差増幅器２４の入力及び出力部に接続される。これら素子は外部から接続されるので、それらの値を高精度で選択し、正確な補償を与えることができる。反対に、仮にコンデンサ２５、２７及び抵抗器２６が「オンチップ」で実装されているとすれば、それらの素子値は１０−２０％程度変わりうるであろう。最新のボイスコイルモータ制御ループを適当に補償するためには、それを許容することはできない。
【０００９】
誤差増幅器２４の出力部におけるシングルエンド信号から駆動電流が得られ、シングルエンド入力を擬差動出力増幅器２８へと駆動するという点において、この図１で示される従来のボイスコイル制御回路は、当該技術分野においては「シングルエンド」制御ループと称される。そのようにして、集積回路２０の２つの外部端子にまたがった３つの外部素子によって、外部の補償ネットワークを実現することができる。
【００１０】
しかしながら今日の技術動向においては、最新のディスクドライブシステムにおいてボイスコイルモータを駆動させるために、完全に差動的な電力段を使うことが、多く好まれる。ディスクドライブの（インチごとのトラックで測定される）記録密度は増加し続けており、これによりボイスコイルモータ制御ループのためのノイズ除去能力の改善が要求されている。加えて、ディスクドライブシステムの継続的小型化と共に、そして、例えばディスクドライブベースのポータブルデジタルオーディオプレーヤ中などでのバッテリー電源が好まれる傾向と共に、ディスクドライブコントローラ電子機器の電源電圧もまた低下する傾向にある。このように、電源電圧レベルがより低くなることによって、制御回路における線形スイングの「ヘッドルーム」は低減される。完全に差動的な制御ループ（例えば、差動出力増幅器を駆動する差動誤差増幅器）を使用することにより、電源、基板、または他の回路機能からのノイズ結合が望ましく除去されるであろうし、制御ループにおける全高調波ひずみが減少するであろう。併せて、必要とする線形スイング「ヘッドルーム」は、図１に示されるようなシングルエンドモータドライブに必要とされるそれの２分の１である。
【００１１】
しかしながら、完全に差動的な制御回路のための、従来の外部「オフチップ」補償の実装には、２セットの補償素子が必要とされる。図１を参照すると、コンデンサ２５、２７及び抵抗器２６から成る並列補償ネットワークの２つの実体が、完全な差動段のためには要求されるであろう。これにより当然ながら、シングルエンドの場合に比較して２倍の数の外部素子が必要とされ、そして２つの追加的集積回路端子ピンが必要とされる。素子における追加的経費、及び更に重要な、ピン数及び回路基板スペースにおける追加的経費は、特にデジタルオーディオプレーヤのような小型システムにおいては、禁止的に高額なものとなる可能性がある。
【発明の開示】
【００１２】
発明の概要
従って、本発明の１つの目的は、例えばディスクドライブ中のボイスコイルモータのようなモータのフィードバック制御において、補償ネットワークを制御回路と一体化させることができるような回路、及びその動作方法を与えることである。
【００１３】
本発明の更なる目的は、最適動作のためにオンチップ補償ネットワークを厳密に調整することができるような、回路及び方法を与えることである。
【００１４】
本発明の更なる目的は、変化する製造過程や動作温度に亘って、補償が１次のオーダーまでは一定であるような、回路及び方法を与えることである。
【００１５】
以下の明細書と図面とを併せて参照すれば、当該技術分野において通常の能力を有する者にとって、本発明における他の目的や利点が明らかとなるであろう。
【００１６】
完全な差動的信号経路のために補償ネットワークが与えられるようなフィードバック制御回路へと、本発明を実装することができる。その補償ネットワークは、集積回路コンデンサ、及び直列に繋がれた一対の金属酸化膜半導体（ＭＯＳ）トランジスタを含む。マスタ回路によって生成された電圧に追従する電圧において、ＭＯＳトランジスタのゲートへは共通のゲート電圧が印加される。調整された基準電流を伝導するように、補償ネットワークの装置に適合されゲート電圧で駆動されるＭＯＳトランジスタが、マスタ回路には含まれる。補償ネットワークはそのようにして、変化する製造パラメータや動作温度に亘って少なくとも１次近似までは一定であるような補償を与える。
【発明を実施するための最良の形態】
【００１７】
実施例の詳細な説明
本発明は、その好ましい実施形態に関連して、即ち、コンピュータまたは他のデジタルシステムのためのディスクドライブコントローラに実装されるものとして、説明される。そのようなアプリケーションにおいて用いられたとき、本発明は特に有益であろうと考えられるためである。しかしながら本発明は、本明細書中で説明されたものに限らず、別のアプリケーションにおいても重要な恩恵と利点とを与えうるということも、考慮に入れられている。従って、以下の説明は例示の目的のみにおいて与えられるのであって、請求の範囲に記載された通りである本発明の真の範囲を制限することを意図するものではないということが、理解されるべきである。
【００１８】
図２は、本発明の好ましい実施形態が実装されるような、ディスクドライブシステムを備えたコンピュータの例を図解している。この例において、パーソナルコンピュータまたはワークステーション２は従来のやり方で実現されるのであり、適切な中央演算処理ユニット（ＣＰＵ）、ランダムアクセスメモリ（ＲＡＭ）、ビデオ及びサウンドカードまたは機能、ネットワークインターフェース能力、等を備えている。コンピュータ２の内部にはホストアダプタ３も含まれており、一方の側でコンピュータ２のシステムバスへと、そしてもう一方の側で、ディスクドライブコントローラ７が接続されるバスＢへと、繋がっている。バスＢは好ましくは従来の標準に従って実装されるのであって、その例としては、Ｅｎｈａｎｃｅｄ Ｉｎｔｅｇｒａｔｅｄ Ｄｒｉｖｅ Ｅｌｅｃｔｒｏｎｉｃｓ （ＥＩＤＥ）標準やＳｍａｌｌ Ｃｏｍｐｕｔｅｒ Ｓｙｓｔｅｍ Ｉｎｔｅｒｆａｃｅ （ＳＣＳＩ）標準が含まれる。併せて他のディスク記憶装置（ハードディスクコントローラ、フロッピー（登録商標）ディスクコントローラ等）やその他の周辺機器を、所望される通りに、そして従来のやり方で、バスＢに接続してよい。代替的に、システム２は、例えばポータブルデジタルオーディオプレーヤ等の、よりスケールの小さいシステムであってよい。
【００１９】
この例におけるディスクドライブコントローラ７は、ドライブ電子機器が、コンピュータ２内部のコントローラ基板そのものとしてよりも、ディスクドライブに物理的に実装されるような、ディスクドライブコントローラアーキテクチャに対応する。当然ながら、スケールのより大きいシステムにおいて、コントローラ７はコンピュータ２の内部に実装されていてよい。図１の一般化されたブロック図において、コントローラ７は、コンピュータ２と媒体自身との間のデータ経路中にデータチャネル４を含む、複数の集積回路を備える。ディスクドライブコントローラ７はまた、コントローラ１３を備える。コントローラ１３は、好ましくは、適切なメモリ資源（図示しない）を伴ったデジタルシグナルプロセッサ（ＤＳＰ）、または他のプログラム可能なプロセッサとして実装される。メモリ資源には、典型的には、読み出し専用メモリ（ＲＯＭ）、ランダムアクセスメモリ（ＲＡＭ）、及び、例えばフラッシュメモリのような他の不揮発性記録装置のうちの幾つか、あるいは全てが含まれる。コントローラ１３は、例えばアドレスマッピング、誤り訂正コーディング、及びデコード等のような機能を含む、ディスクドライブシステムの動作を制御する。バスＢとデータチャネル４との間で繋がれたインターフェース回路、及びクロック生成回路等を含む他のカスタム論理回路も併せて、ディスクドライブコントローラ７内に備えることができる。
【００２０】
ディスクドライブシステムのヘッドディスクアセンブリ２０は、磁気的に記録されたデータの書き込みと読み出しとに関わる、電子部品及び機械部品を備える。この例において、ヘッドディスクアセンブリ２０は、スピンドルモータ１４の制御下で自身の軸の周りに回転する強磁性表面を（好ましくは両側に）有するような、１以上のディスク１８を備える。複数の読み出し／書き込みヘッドアセンブリ１５ａ、１５ｂは、アクチュエータアーム１７によって移動させることが可能であり、そして前置増幅器及び書き込みドライバ機能１１に繋がれる。読み出しの側において、前置増幅器及び書き込みドライバ機能１１は、ディスク読み出し動作中に、読み出し／書き込みヘッドアセンブリ１５ａ，１５ｂから感度電流を受信する。そして、これら感度電流に対応する信号を増幅して、ディスクドライブコントローラ７内のデータチャネル回路４へと送る。書き込みの側においては、前置増幅器及び書き込みドライバ機能内の書き込みドライバ回路は、データチャネル４から、ディスク１８の特定の場所に書き込まれるべきデータを受信し、そしてこれらのデータを、読み出し／書き込みヘッドアセンブリ１５ａ，１５ｂを介したディスク１８への書き込みのために適切な信号へと変換する。読み出し／書き込みヘッドアセンブリ１５ａ，１５ｂ内の磁気抵抗読み出しヘッドにＤＣバイアスを印加するための回路を含み、また、一定の浮上高度を維持するために読み出し／書き込みヘッドアセンブリ１５ａ，１５ｂを制御可能に加熱するための浮上高度制御回路（Ｂｌｏｏｄｗｏｒｔｈ等によるＴｅｘａｓ Ｉｎｓｔｒｕｍｅｎｔｓ Ｉｎｃｏｒｐｏｒａｔｅｄに譲渡された出願に基づいて２００５年５月１９日に発行された、米国特許出願公開ＵＳ２００５／０１０５２０４ Ａ１において説明されており、それは参照のためにここに組み込まれている）を併せて含む、他の回路機能を、前置増幅器及び書き込みドライバ機能１１とラベルが付された機能ブロックに、併せて含めることができる。
【００２１】
この例において、ディスクドライブコントローラ７は、スピンドル動作制御機能８及びボイスコイル動作制御機能１０と通信するサーボ制御６を含む。スピンドル動作制御機能８は、サーボ制御６からの制御信号に従ってヘッドディスクアセンブリ２０内のスピンドルモータ１４を駆動し、一方でボイスコイル動作制御機能１０は、そのような制御信号に従ってボイスコイルモータ１２を駆動する。当該技術分野において既知である通り、スピンドルモータ１４はディスク１８をその軸の周りに回転させ、そしてボイスコイルモータ１２はディスク１８におけるアクチュエータアーム１７の半径方向の位置を制御する。このようなやり方によって、データをディスク１８における適切な物理的場所へと書き込むことができるように、またそこから読み出すことができるように、スピンドルモータ１４及びボイスコイルモータ１２は、コントローラ１３により通信されるアドレス値に従って、読み出し／書き込みヘッドアセンブリ１５ａ，１５ｂをディスク１８表面における所望の場所へ配置する。図１に示される通り、電力管理機能９は、コンピュータ２からＰＷＲ線上で電力を受け取るのであり、そして、ディスクドライブコントローラ７内部、及びヘッドディスクアセンブリ２０内部におけるさまざまな電圧を発生させて制御する手段となるような、１以上の電圧調整器を備える。ディスクドライブシステムの小型化のために、及び製造コストを削減するために、サーボ制御６、スピンドル動作制御８、電力管理機能９、及びボイスコイル動作制御１０の機能を単一の集積回路５へと組み込むことができる。
【００２２】
今、図３を参照すると、本発明の好ましい実施形態に従いボイスコイルモータ１２によって推進される動作の制御における、サーボ制御６及びボイスコイル動作制御機能８の構造と動作とが、まさに説明される。本発明におけるこの実施形態に従えば、この制御機能には２つのフィードバックループが伴う。この例において、サーボ制御６は、所望の位置信号に比較しての、アクチュエータアーム１７のディスク表面１８からの相対的位置を監視することにより、「外部」制御ループを管理する。ボイスコイル動作制御機能１０は、サーボ制御６により、その外部ループ制御機能から生み出されるトルク指令信号に比較しての、ボイスコイルモータ１２に印加される電流（及び、ボイスコイルモータ１２によってアクチュエータアーム１７へかけられるトルク）を監視することにより、「内部」制御ループを管理する。
【００２３】
本発明におけるこの実施形態では、サーボ制御６は、ディスクドライブコントローラ７内のコントローラ１３より位置指令信号ＰＯＳ＿ＣＭＤを受信する。ＰＯＳ＿ＣＭＤ信号は、サーボ制御６の詳細な構造に依存して、デジタルまたはアナログ領域のどちらのものであってもよい。サーボ制御６は併せて、ディスク１８におけるアクチュエータアーム１７の現在の半径方向の位置を示す信号を前置増幅器１１から受信する、位置デコーダ３８を備える。当該技術分野において既知である通り、最新のディスクドライブは一般的に、ディスク表面上にさまざまな半径で（例えば各トラックの間に）配置され、半径またはトラック位置を示す、読み出し／書込みヘッド１５への信号を与えるような、位置インジケータを備える。位置デコーダ３８は、その指示信号から、位置指令信号ＰＯＳ＿ＣＭＤと比較するのに適正な形式で役に立つ位置信号をデコードすることができるような、サーボ制御６における回路に相当する。図３の実施形態において、加算機能３５は、位置指令信号ＰＯＳ＿ＣＭＤと位置デコーダ３８により生み出されるフィードバック信号との差に対応する、誤差信号ＰＯＳ＿ＥＲＲを発生させる。誤差信号ＰＯＳ＿ＥＲＲはすなわち、アクチュエータアーム１７の実際の位置と所望の位置との間の、現在の差に対応する。
【００２４】
制御ループ補償機能３６は誤差信号ＰＯＳ＿ＥＲＲを受信し、外部制御ループにおける安定した周波数応答を保証すべく、従来のやり方で、アナログまたはデジタル領域のいずれかにおいて適切に、この信号をフィルターにかけるか、ないしは加工する。制御ループ補償機能３６の出力、併せてサーボ制御６のボイスコイルモータ制御機能１０への出力は、トルク指令ＴＲＱ＿ＣＭＤである。本発明におけるこの実施形態に従えば、トルク指令ＴＲＱ＿ＣＭＤとは、アクチュエータアーム１７をその現在の位置から所望される位置へと動かすために、ボイスコイルモータ１２によってかけられるべきトルクの方向と大きさとを示す、制御信号である。
【００２５】
本発明におけるこの実施形態では、トルク指令信号ＴＲＱ＿ＣＭＤはデジタル信号であり、ＶＣＭ ＤＡＣ４０によって受信されるような信号であり、そしてボイスコイルモータドライバ４２へ印加するために、アナログ領域へと変換される。以下で更なる詳細において説明される通り、ボイスコイルモータドライバ４２は、トルク指令信号ＴＲＱ＿ＣＭＤに応答して、そして感知電圧横断感知抵抗器４４のフィードバック信号に応答して、出力電流ｉOUTを生み出す。感知電圧横断感知抵抗器４４はボイスコイルモータ１２と直列になっており、従って出力電流ｉOUTを伝導する。本発明におけるこの実施形態では、ボイスコイルモータドライバ４２は完全に差動的な駆動段であり、従来のシングルエンドボイスコイルモータドライバよりも低い電源電圧を用いることを可能とし、そしてドライブ回路に要求される線形スイングヘッドルームを低減させる。
【００２６】
図４は、本発明におけるこの好ましい実施形態に従ったボイスコイルモータ制御機能１０の構造を更に詳細に図解している。上述の通り、ＶＣＭ ＤＡＣ４０はデジタルトルク指令信号ＴＲＱ＿ＣＭＤをサーボ制御６から受信し、それをアナログ信号ＤＡＣＯＵＴへと変換する。本発明におけるこの好ましい実施形態に従えば、ＶＣＭ ＤＡＣ４０はまた、基準信号ＤＡＣＭＩＤを生み出す。基準信号ＤＡＣＭＩＤはプログラムされた、または一定の中間レベルないしはヌル信号へと設定された、アナログ信号である。当該技術分野において既知である通り、そしてその機能から明らかである通り、ボイスコイルモータ１２によってかけられるトルクは、アクチュエータアーム１７が移動するべき方向に依存して、いずれの極性であってもよい。従って、デジタルトルク指令信号ＴＲＱ＿ＣＭＤに対応するアナログ信号ＤＡＣＯＵＴは、中間レベルないしはヌルのＤＡＣＭＩＤ信号より上であっても、または下であってもよい。ＤＡＣＯＵＴ、ＤＡＣＭＩＤ信号は、フィードバック信号ＳＮＳ＿Ｎ、ＳＮＳ＿Ｐと同様に、加算ブロック４６へと印加される。
【００２７】
このアナログ信号ＤＡＣＯＵＴの構成によって、ボイスコイルモータドライバ４２の完全に差動的な構造にも関わらず、ＶＣＭ ＤＡＣ４０を、完全に差動的なＤＡＣとしてよりもむしろ、シングルエンドデジタルアナログ変換器として構築することが可能となる。実際に、本発明におけるこの実施形態に従って、ＶＣＭ ＤＡＣ４０を比較的単純に構築することができる。例えば従来の二重抵抗器列ＤＡＣとして構築することができるのであり、その一例は、参照によってここに組み込まれている、１９９９年１１月２日にＴｅｘａｓ Ｉｎｓｔｒｕｍｅｎｔｓ Ｉｎｃｏｒｐｏｒａｔｅｄに対して与えられた米国特許第５，９７７，８９８号において説明されている。中間レベル出力信号ＤＡＣＭＩＤは、単にデジタルアナログ変換回路における固定された中間値として得ることができる。これにより、ＶＣＭ ＤＡＣ４０における回路の複雑さとサイズとは大幅に低減され、そしてボイスコイルモータ制御機能１０のコストと複雑さとが低減される。
【００２８】
図４において示される通り、感知抵抗器４４はボイスコイルモータ１２と直列に接続され、電流ｉOUTを伝導する。ボイスコイル制御機能１０の端子Ｔ５及びＴ６は、感知抵抗器４４をまたいで接続され、感知増幅器５２の入力に使用される。そして感知増幅器５２は、差動信号をＳＮＳ＿Ｎ，ＳＮＳ＿Ｐ線上に駆動する。その信号は、感知抵抗器４４をまたがって感知される電圧に対応し、そしてボイスコイルモータドライバ４２によって駆動される電流ｉOUTに対応する。加算ブロック４６はＳＮＳ＿Ｎ及びＳＮＳ＿Ｐ線上の差動信号を受信し、そして図５ａ及び図５ｂに関連してこれから説明される通り、この信号をＤＡＣＯＵＴ及びＤＡＣＭＩＤ線の差動信号と共に加算する。
【００２９】
図５ａは、本発明の好ましい実施形態に従った加算ブロック４６の構造を図解している。図５ａにおいて示される通り、ｇmセル６０はＤＡＣＯＵＴ及びＤＡＣＭＩＤ線において差動信号を受信し、そしてｇmセル６２は、ＳＮＳＯＵＴ＿Ｐ及びＳＮＳＯＵＴ＿Ｎ線において差動信号を受信する。図５ｂから特に明らかとなる通り、ｇmセル６０及び６２の各々は高い入力インピーダンスを与える。ｇmセル６０の高いインピーダンス入力により、加算ブロック４６を、追加的バッファを必要とせずにＶＣＭ ＤＡＣ４０へ直接接続することが可能となる（あるいは二重抵抗器ＤＡＣのような単純なＤＡＣからの接続であれば、それが必要とされたであろう）。加えて、ｇmセル６２における高いインピーダンス入力により、感知増幅器５２を比較的小さいものとして駆動することが可能となる。ｇmセル６０及び６２の各々における差動出力は、加算ノードＳＵＭＰ及びＳＵＭＮに印加される。ＳＵＭＰ及びＳＵＭＮは、それぞれが抵抗器６１及び６３を介して、各々接地されている。図５ａに示される通り、ｇmセル６０及び６２は各々差動的ｇmセルであり、セル６０及び６２の正出力部は抵抗器６１において加算ノードＳＵＭＰに接続され、そしてセル６０及び６２の負出力部は抵抗器６３において加算ノードＳＵＭＮに接続される。
【００３０】
上述の通り、ＶＣＭ ＤＡＣ４０は実質的にシングルエンドＤＡＣであり、その出力ＤＡＣＯＵＴは、中間レベル基準信号ＤＡＣＭＩＤから相対的に異なって与えられる。そのような、ＶＣＭ ＤＡＣ４０の差動出力の強度は、ＳＮＳ＿Ｐ及びＳＮＳ＿Ｎ線における差動信号の範囲の実質的に半分である。従って、ｇmセル６０の相互コンダクタンスは、ｇmセル６２におけるそれの２倍であるように構成される。この例においては、抵抗器６１及び６３の抵抗値をＲとして、ｇmセル６０を相互コンダクタンス１／Ｒを有するよう構築することができるのであり、ｇmセル６２を相互コンダクタンス１／２Ｒを有するよう構築することができる。
【００３１】
図５ｂは、本発明の好ましい実施形態に従い、加算ブロック４６におけるｇmセル６０及び６２の構造の特定の例を示す。本発明の範囲内において、他のｇmセル回路構成を代わりに用いることによるｇmセル６０及び６２の実現が可能であるということを、理解すべきである。
【００３２】
本発明のこの実施形態において、ｇmセル６０は１組の差動レッグを有する。１つのレッグは、そのゲートにおいて信号線ＤＡＣＯＵＴを受けるｎ型ＭＯＳトランジスタ６６ａを備え、もう１つのレッグは、そのゲートにおいて信号線ＤＡＣＭＩＤを受けるｎ型ＭＯＳトランジスタ６６ｂを備える。トランジスタ６６ａのドレインは電流ソース６７1から電流ｉ1を受けるよう接続されており、そしてそのソースとこの装置のボディノードとは電流ソース６８ａに接続されており、電流ソース６８ａは電流ｉ1よりも大きい電流ｉ2を地面に伝導する。同様に、トランジスタ６６ｂのドレインは電流ソース６７2から電流ｉ1を受け、そしてそのソースとトランジスタ６６ｂにおけるボディノードとは電流ソース６８ｂを通じて接続されており、電流ソース６８ｂは電流ｉ2を地面に伝導する。トランジスタ６６ａのドレインはまた、ｐ型金属酸化膜半導体（ＭＯＳ）トランジスタ６４ａ1及び６４ａ2のゲートに接続されており、それらトランジスタの各々は、電源電圧Ｖddにバイアスされた自身のソースを有する。トランジスタ６４ａ2のドレインはトランジスタ６６ａのソースに接続され、そしてトランジスタ６４ａ1のドレインは、ＳＵＭＰノードにおいて抵抗器６１に接続されている。同様に、トランジスタ６６ｂのドレインはｐ型金属酸化膜半導体（ＭＯＳ）トランジスタ６４ｂ1及び６４ｂ2のゲートに接続され、それらトランジスタの各々は、電源電圧Ｖddにバイアスされた自身のソースを有する。トランジスタ６４ｂ2のドレインはトランジスタ６６ｂのソースに接続され、そしてトランジスタ６４ｂ1のドレインは、ノードＳＵＭＮにおいて抵抗器６３に接続されている。抵抗器６５はそのノードにおいて、トランジスタ６６ａ及び６６ｂのソース間に接続されている。抵抗器６５は抵抗Ｒを有し、それは抵抗器６１及び６３の抵抗Ｒと等しい。加算ノードＳＵＭＮは抵抗器６１を介して接地されており、加算ノードＳＵＭＰは抵抗器６３を介して接地されている。好ましくは、トランジスタ６４及び６６は全て、お互いにサイズが一致する。
【００３３】
図５ｂに示される通り、ｇmセル６２はｇmセル６０と同一に構築されるのであり、ここにおいて詳細な説明はしない。ｇmセル６２において、入力信号線ＳＮＳ＿Ｐ及びＳＮＳ＿Ｎは、２つの差動レッグにおける向かい合ったｎ型ＭＯＳトランジスタのゲートに接続される。これらｎ型装置のソース間に接続された抵抗器６９を備え、抵抗器６９の抵抗が２Ｒ、すなわち抵抗器６５，６１，及び６３における抵抗の２倍であるということにおいてのみ、ｇmセルの構造が異なる。このようにして、ｇmセル６０の利得はｇmセル６２の利得の２倍となり、それにより、ｇmセル６２に印加される完全に差動的な入力信号ＳＮＳ＿Ｐ及びＳＮＳ＿Ｎとは反対に、入力信号ＤＡＣＯＵＴにおける（固定された中間レベルＤＡＣＭＩＤに比較しての）シングルエンドの性質が補償される。
【００３４】
動作において、トランジスタ６６ａ及び６６ｂの各々が、そのソースに接続されたボディノードを有するため、そしてトランジスタ６６ａ及び６６ｂの各々が、その対応する電流ソース６７1及び６７2から電流ｉ1を伝導しなければならないため、トランジスタ６６ａ及び６６ｂの各々におけるゲート−ソース電圧（Ｖgs）は一定に留まらなければならない。そのようにして、信号線ＤＡＣＯＵＴ及びＤＡＣＭＩＤの電圧における如何なる違いをも、必然的に、抵抗器６５をまたいで発現される。信号線ＤＡＣＯＵＴにおける電圧が信号線ＤＡＣＭＩＤにおける電圧に一致する、バランスされた状態において、抵抗器６５をまたいでの電圧は発現しないのであり、従って、電流は抵抗器６５を通じて伝導されない。トランジスタ６４ａ2を通じて伝導される電流は、従って、電流ｉ2と電流ｉ1との間の差（すなわちｉ2−ｉ1）に対応するのであり、トランジスタ６４ｂ2によって伝導される電流もまた、このバランスされた状態においては電流差ｉ2−ｉ1である。
【００３５】
しかしながら、信号線ＤＡＣＯＵＴ及びＤＡＣＭＩＤにおいてゼロでない差動電圧が印加される場合、この差動電圧は抵抗器６５をまたいで反映され、抵抗器に、対応する電流Δｉを伝導させる。この電流Δｉは当然ながら、電流ソース６８ａ及び６８ｂの影響を伝導固定電流ｉ2として考慮に入れて、トランジスタ６４ａ2及び６４ｂ2によって伝導される電流に反映されなければならない。例えば、ＤＡＣＯＵＴ線における電圧がＤＡＣＭＩＤ線における中間レベル電圧よりも高い場合、電流Δｉは図５ｂにおいて、抵抗器６５をまたいで左から右へと伝導されるであろう。トランジスタ６４ａ2はこうして、電流［（ｉ2−ｉ1）＋Δｉ］を伝導するであろうし、一方のトランジスタ６４ｂ2は電流［（ｉ2−ｉ1）−Δｉ］を伝導するであろう。トランジスタ６４ａ1はトランジスタ６４ａ2を通じての電流を映し出し、トランジスタ６４ｂ1はトランジスタ６４ｂ2を通じての電流を映し出すので、２つの差電流［（ｉ2−ｉ1）＋Δｉ］及び［（ｉ2−ｉ1）−Δｉ］は加算ノードＳＵＭＰ及びＳＵＭＮにそれぞれ印加され、抵抗器６１及び６３をまたいだ対応差動電圧を発現させる。ｇmセル６２の動作も、その信号線入力ＳＮＳ＿Ｐ及びＳＮＳ＿Ｎにおける差動電圧が結果的に抵抗器６１及び６３へと同様のやり方で印加される差動電流となるような、同様の動作である。しかしながら、抵抗器６９はｇmセル６０における抵抗器６５の２倍の抵抗を与えるので、ｇmセルによって生み出される差動電流は、同じ差動入力電圧に対してｇmセル６０により生み出される電流の２分の１であろう。従って、ｇmセル６０及び６２から抵抗器６１への電流の合計は加算ノードＳＵＭＰにおける電圧を決定し、そしてｇmセル６０及び６２から抵抗器６３への電流の合計はまた、加算ノードＳＵＭＮにおける電圧を決定するであろう。そしてノードＳＵＭＰ及びＳＵＭＮにおける差動電圧は、本発明のこの実施形態に従うところのｇmセル６０及び６２への差動入力電圧の合計、を反映するであろう。
【００３６】
ｇmセル６０及び６２からのこれら差動電流がお互いにバランスするようなバランス条件を、以下のように表すことができる：
１／２＊（ＳＮＳ＿Ｐ−ＳＮＳ＿Ｎ）＝（ＤＡＣＯＵＴ−ＤＡＣＭＩＤ）
すなわち、ｇmセル６０の利得はｇmセル６２の利得の２倍だからである。
加算ブロック４６のこの構造は、ＶＣＭ ＤＡＣ４０として用いられる典型的なシングルエンドＤＡＣの構造と互換性があり、感知増幅器５２における出力電圧スイングは典型的に、ＤＡＣＭＩＤ線上の中間レベル値についての出力電圧スイングの２倍である。
こうして、加算ノードＳＵＭＰ及びＳＵＭＮの間の差動電圧においての加算ブロック４６の伝達関数を、以下のように表すことができる：
ＳＵＭＰ−ＳＵＭＮ＝２（ＤＡＣＯＵＴ−ＤＡＣＭＩＤ）−（ＳＮＳ＿Ｐ−ＳＮＳ＿Ｎ）
この表現から明らかな通り、装置が適切に適合されている限り（同じ集積回路において実装することによりそれらは適合されるであろう）、加算ブロック４６の伝達関数は抵抗値及び他の素子値から独立している。
【００３７】
図４に戻ると、ＳＵＭＰ及びＳＵＭＮ線への差動電圧としての加算ブロック４６の出力は、調整可能なｇmセル４８に印加され、ｇmセル４８は出力部ＯＵＴＰ及びＯＵＴＮにおいて、出力部ＯＵＴＰ及びＯＵＴＮにおける差動電圧に対応する差動電流を生み出す。本発明における、この好ましい実施形態に従えば、調整可能なｇmセル４８は、回路中の別の場所において発生される利得調整電流ｉgmTUNEに応答して、ループ帯域幅を、その相互コンダクタンスｇmの関数として設定できるという意味で、調整可能である。
【００３８】
図４において示される通り、利得調整電流ｉgmTUNEは、ディスクドライブコントローラ７内部のプログラム可能な電流ソース４７によって発生される。プログラム可能な電流ソース４７は、基準電流ｉgmTUNE(REF)に応答して、そして電流ｉgmTUNEの基準電流ｉgmTUNE(REF)への比率を選択するデジタル指令ｇｍ＿ＴＵＮＥ＿ＣＭＤに応答して、アナログ電流ｉgmTUNEを発生させるための従来の回路である。本発明における、この好ましい実施形態に従えば、この基準電流ｉgmTUNE(REF)、及び利得調整電流ｉgmTUNEは、好ましくは、この内部制御ループの周波数応答及び帯域幅が、過程及び動作温度の変化に亘って少なくとも１次のオーダーまでは一定であるようにと、調整可能なｇmセル４８と同じ集積回路内のコンデンサの電気容量と共に変化する。以下で説明される通り、調整電流ｉgmTUNEのレベルは、調整可能なｇmセル４８の相互コンダクタンスｇmを制御し、そしてこの相互コンダクタンスｇmは、ボイスコイル動作制御機能１０のループ帯域幅における強力な因子である。このように、本発明における、この実施形態に従えば、この内部制御ループの性能を最適化できるように、利得調整電流ｉgmTUNEのレベルはデジタル指令ｇｍ＿ＴＵＮＥ＿ＣＭＤを手段として調整可能であることが好ましい。制御ループの帯域幅は、調整電流ｉgmTUNEがプリセットされるようにと、しかしながらファームウェアの変更により、調整電流ｉgmTUNEを公称レベルから所望される通りに調節することができるようにと、典型的には公称レベルにプリセットされるであろうと考えられる。当業者であれば、図４に図解されているプログラム可能な電流ソース４７のバリエーション、及びその代わりとなるものを、この利得調整電流ｉgmTUNEを発生させるために、導くことができる。
【００３９】
図６を参照して、本発明の好ましい実施形態に従うところの調整可能なｇmセル４８の構造が説明される。ｇmセル４８の構造への、さまざまな従来型アプローチを代わりに用いることが可能であろうと考えられるが、しかしながら、図６において示される特定の構造は、それが調整可能であることに加えて、製造及び温度変化に亘るその安定性から、特に有利であると考えられる。調整可能なｇmセル４８はマスタ回路６６を備え、マスタ回路６６は、ｎ型ＭＯＳトランジスタ７６におけるテール電流と、スレーブ回路６８内のｎ型ＭＯＳトランジスタ８２における対応するテール電流を制御する。スレーブ回路６８は加算ノードＳＵＭＰ及びＳＵＭＮから差動電圧を受け取り、それに応じて、信号線ＯＵＴＰ及びＯＵＴＮ上に出力差動電流を発生させる。
【００４０】
マスタ回路６６は、ソースがＶdd電源電圧にバイアスされ、そしてゲートとドレインとがｎｐｎ型バイポーラトランジスタ７２ａのコレクタに接続された、ｐ型ＭＯＳトランジスタ７０ａを含む、差動的ｇmセルを備える。この電流ミラーの第２のレッグは、ソースがＶddであって、ゲートがトランジスタ７０ａのゲート及びドレインに接続されている、ｐ型ＭＯＳトランジスタ７０ｂを備える。トランジスタ７０ｂのドレインはｎｐｎ型バイポーラトランジスタ７２ｂのコレクタに接続されており、ｎｐｎ型バイポーラトランジスタ７２ｂは、トランジスタ７２ａのエミッタと同様にテール電流トランジスタ７６のドレインに接続されたエミッタを有する。トランジスタ７６のソースは接地されている。ｎｐｎ型バイポーラトランジスタ７２ａ及び７２ｂのベースは、後述される通り、調整可能なｇmセル４８の相互コンダクタンスｇmを決定する、固定されているかまたは調節された電圧である差動基準電圧ΔＶを受け取る。トランジスタ７２ａ及び７２ｂは、サイズ、伝導度、及び他の特性がお互いに一致する。
【００４１】
トランジスタ７０ｂのドレインとバイポーラトランジスタ７２ｂのコレクタとにおけるノードは、ｐ型ＭＯＳトランジスタ７５のゲートに接続されており、ｐ型ＭＯＳトランジスタ７５はＶdd電源電圧においてソースを有し、またそのドレインはマスタ回路６６内のトランジスタ７６のゲートに接続されている。このノードはまた、スレーブ回路６８内のｎ型ＭＯＳトランジスタ８２のゲートに接続されており、そしてトランジスタ７５をオン状態に維持するためにバイアス電流ｉBを伝導する電流ソース８１を通じてバイアスされている。コンデンサ７４はトランジスタ７５のドレインとゲートとの間に繋がれている。加えて、トランジスタ７０ｂのドレインとバイポーラトランジスタ７２ｂのコレクタとにおけるこのノードはまた、電流ｉgmTUNEを地面に伝導する電流ソース８５に接続されている。電流ソース８５は、プログラム可能な電流ソース４７（図４）の一部であってよいし、そのような電流を映し出す電流ミラートランジスタであってよいし、または、そのような他の手段で、上述されたこの利得調整電流ｉgmTUNEを提供するために構築されていてよい。このことは、本明細書を参照すれば当業者にとって明らかであろう。
【００４２】
スレーブ回路６８は、お互いにサイズが一致する、そしてそのサイズはマスタ回路６６内のトランジスタ７２ａ及び７２ｂと一致する、ｎｐｎ型トランジスタ８０ａ及び８０ｂの差動的ペアを備える。トランジスタ８０ａ及び８０ｂのエミッタはお互いに接続されており、そして、トランジスタ７６のゲートに接続されたゲートと接地されたソースとを有するｎ型ＭＯＳトランジスタ８２のドレインに接続されている。トランジスタ８０ａのコレクタは出力ノードＯＵＴＮにおいてｐ型ＭＯＳトランジスタ７８ａのドレインに接続されており、そしてトランジスタ８０ｂのコレクタは、出力ノードＯＵＴＰにおいてｐ型トランジスタ７８ｂのドレインに接続されている。トランジスタ７８ａ及び７８ｂのソースはＶdd電源電圧におかれており、それらのゲートは、共通モードフィードバックブロック８４によって制御される。共通モードフィードバックブロック８４は、当該技術分野において知られている通りの、出力ノードＯＵＴＰ及びＯＵＴＮの共通モード電圧がＤＣ動作範囲内で実質的に一定のままであることを保証するための、従来の共通モードフィードバック制御回路である。
【００４３】
動作において、トランジスタ７０ｂのゲート電圧はトランジスタ７０ａにスレーブされていることを考慮し、マスタ回路６６は、差動基準電圧ΔＶに応答して、そのバイポーラトランジスタ７２ａ及び７２ｂを通じて差動電流を発現させる。この差動電圧は、トランジスタ７６により伝導されるテール電流を定めるために、利得調整電流ｉgmTUNEを加算する。利得調整電流ｉgmTUNEがマスタ回路６６における不均衡を引き起こす限りにおいて、トランジスタ７０ｂのドレイン電圧は変調（ｍｏｄｕｌａｔｅ）するであろう。それはトランジスタ７６のゲート電圧を変調し、そしてそれ故に、トランジスタ７６によって伝導されるテール電流を調節する。結局、トランジスタ７６を通じてのテール電流は、差動基準電圧ΔＶにより確立される差動電流が利得調整電流ｉgmTUNEによりバランスされることになるようなバランス条件に達するまで、調節される。このバランス条件において、マスタ回路６６は以下の通り明確に定まった相互コンダクタンスｇmを有する：
【数１】
【００４４】
こうして、この相互コンダクタンスは利得調整電流ｉgmTUNEと基準差動電圧ΔＶとにより定められ、そして以下に更なる詳細が説明される通り、デジタル指令ｇｍ＿ＴＵＮＥ＿ＣＭＤを手段として利得調整電流ｉgmTUNEを制御することにより調整可能である（ΔＶを固定したと仮定している）。
【００４５】
トランジスタ７６及び８２のゲートがお互いに接続されており、そしてトランジスタ７５のドレイン電圧によって制御されるために、このトランジスタ７６により伝導されるテール電流はトランジスタ８２を通じて映し出される。このように、マスタ回路６６により定められるテール電流はまた、スレーブ差動回路６８内のトランジスタ８２により伝導されるテール電流でもある。そして、トランジスタ８０ａ及び８０ｂはトランジスタ７２ａ及び７２ｂと一致するために、スレーブ回路６８の相互コンダクタンスｇmはマスタ回路６６のそれと一致し、従ってまた利得調整電流ｉgmTUNEと基準差動電圧ΔＶとにより定められ、そして利得調整電流ｉgmTUNEを手段として調整可能である。ＳＵＭＰ及びＳＵＭＮ線におけるその差動電圧信号はこうして、上述のマスタ回路６６により設定された相互コンダクタンスにおいてのＯＵＴＰ及びＯＵＴＮ線における差動電流として反映される。
【００４６】
図４に戻ると、調整可能なｇmセル４８の出力部におけるＯＵＴＰ及びＯＵＴＮ線は、出力増幅器５０の差動入力部に接続されている。出力増幅器５０は次に、ボイスコイルモータ１２に端子Ｔ３及びＴ４を介して接続された、その差動出力部において、出力電流ｉOUTを生み出す。ボイスコイルモータ１２はそれから、出力電流ｉOUT（どちらの極性であってもよい）を用いて駆動され、所望のトルク、及びアクチュエータアーム１７における所望の回転並進（ｒｏｔａｔｉｏｎａｌ ｔｒａｎｓｌａｔｉｏｎ）を生み出す。
【００４７】
図４に示されている通りのボイスコイルモータ１２に対する電気的等価物から明らかなように、そして当該技術分野において既知である通り、ボイスコイルモータ１２のインダクタンスＬmは、ボイスコイル動作制御機能１０により制御される内部制御ループへの理想的でない周波数応答を与える。そのようなわけで、図４において示される通り、好ましくはループ補償がボイスコイルモータドライバ４２の内部に備えられるか、またはそれに接続される。
【００４８】
本発明におけるこの好ましい実施形態に従うところの、加算ブロック４６及び調整可能なｇmセル４８を含む完全な差動段としての、ボイスコイルモータドライバ４２の構造があるために、所望の補償をもたらすためには、お互いが直列接続され、そしてコンデンサＣpと並列接続された、抵抗器ＲC及び積分コンデンサＣCの単一の補償ネットワークのみを、差動出力線ＯＵＴＰ及びＯＵＴＮをまたいで利用すればよい。上述の通り、従来の完全な差動ボイスコイルモータドライブ機能は、１つが各々の差動線のためであるような、２つのそのような補償ネットワークを必要とした。本発明におけるこの実施形態に従えば、抵抗器ＲC及びコンデンサＣC，ＣPによる、この補償ネットワークは、ボイスコイルモータドライバ４２へ外部素子を用いて実現できる。この場合において、完全な差動ボイスコイルモータ制御機能の実現コストがこの観点から過度に増大しないようにと、２つの外部端子及びこれら３つの外部素子のみが必要とされるであろう。
【００４９】
当該技術分野において基本的であるように、ボイスコイルモータ１２の周波数応答は、「極」周波数ｆpoleを有するであろう：
【数２】
ここにおいてＲ44は感知抵抗器４４の抵抗である。
従って、この極に対する内部制御ループの適切な補償には、抵抗器ＲC及びコンデンサＣCの直列ＲＣネットワークにより決定される「ゼロ」周波数ｆzeroが含まれるであろう。
【数３】
【００５０】
このゼロ周波数ｆzeroは外部素子により正確に実現可能ではあるが、最新の集積回路における製造のばらつきにより、コンデンサＣCの電気容量がおよそ１０％程度、いずれかの方向へ変化し得るのであるし、そして従来の多結晶シリコンまたは拡散抵抗器Ｒrの抵抗値が、更に幅広く変化し得る。
【００５１】
本発明における好ましい実施形態に従えば、お互いが直列に接続され、そしてコンデンサＣpと並列に接続された、抵抗器ＲC及び積分コンデンサＣCの十分に正確な補償ネットワークは、ボイスコイルモータドライバ４２と共に「オンチップ」で実現可能であり、さらにはディスクドライブシステムの製造コストを削減する。加えて、本発明におけるこの実施形態に従えば、このネットワークにおける抵抗器ＲCを、温度や製造過程の変化に亘って少なくとも１次のオーダーまでは一定であるような周波数応答において「ゼロ」周波数を与えることができるように、実現可能である。
【００５２】
図７は、本発明におけるこの実施形態に従い、お互いが直列に接続され、そしてコンデンサＣpと並列に接続された、抵抗器９１（抵抗ＲCを有する）及び積分コンデンサＣCのオンチップ補償ネットワークの構造を図解している。本発明におけるこの実施形態に従えば、周波数ロールオフコンデンサＣp及び高積分コンデンサＣCは、以下に説明されるような、所望の特性により決定される電気容量値を有する集積回路コンデンサのための、従来のやり方により構築される。カットオフ周波数を超えての所望のロールオフ利得を提供するために、ロールオフコンデンサＣpの値は従来のやり方で選択されるであろう。コンデンサＣpはピコファラッド（ｐｉｃｏｆａｒａｄ， ｐＦ）程度の電気容量を有し、そのようなものはボイスコイルモータドライバ４２と同じ集積回路内部において容易に実現可能と考えられる。本発明の、この実施形態における抵抗器９１は、お互いが直列に接続されており、また積分コンデンサＣCと直列になっているソース−ドレイン経路を有する、ｎ型ＭＯＳトランジスタ９０ａ及び９０ｂのペアで構築される。補償抵抗器９１を実現するために、このやり方で直列に接続されるトランジスタ９０の数は、ボイスコイルモータ１２の特性に依存して変わり得る。トランジスタ９０ａ及び９０ｂのゲートはお互いに共通して接続されており、ゲート電圧Ｖgateにバイアスされている。そのようにして、ゲート電圧Ｖgateは、トランジスタ９０ａ及び９０ｂにより与えられるソース−ドレイン抵抗、そして補償ネットワーク内の抵抗器９１の抵抗ＲCを制御する。
【００５３】
この直列なトランジスタ９０の数はプログラム可能なように、例えば各々のトランジスタ９０に並列に配置されたスイッチングトランジスタを手段として制御できると考えられる。図８は、この代替的なやり方における、抵抗器９１’の構造を図解している。そのやり方においては、３つのトランジスタ９０ａ，９０ｂ，９０ｃが、直列に接続されたソース−ドレイン経路を有し、そしてそれらトランジスタのゲートは、お互いに共通して接続されており、ゲート電圧Ｖgateにバイアスされている。この例において、トランジスタ９０ｂ及び９０ｃは、対応する各々のバイパスｎ型ＭＯＳトランジスタ９３ｂ及び９３ｃのソース／ドレイン経路と並列に接続された、ソース／ドレイン経路を有する。トランジスタ９３ｂ及び９３ｃのゲートは独立デジタル制御信号ＢＹＰ＿Ｂ，ＢＹＰ＿Ｃを受信する。そのようにして、抵抗器９１’の抵抗ＲCは、トランジスタ９３ｂ及び９３ｃのいずれか一方、またはその両方についての調整を行い、各々のトランジスタ９０ｂ及び９０ｃのいずれか一方、またはその両方をショートさせることにより、制御可能である。ゼロでない最小の抵抗値ＲCは、補償のためには常に要求されるであろうと考えられるので、トランジスタ９０ａに並列に接続されているようなバイパストランジスタは存在しない。このようなやり方で、補償ネットワークにおける抵抗器９１’の抵抗ＲCのデジタル制御が、この代替的実装により与えられる。
【００５４】
本発明における好ましい実施形態に従えば、変化する過程及び温度に亘ってゼロ周波数ｆzeroが一定であることを保証するために、ゲート電圧Ｖgateがマスタ−スレーブ回路から発生される。図７に戻ると、このマスタ−スレーブ回路の「マスタ」側には、プログラム可能な電流ソース５７の制御下において調整電流ｉTUNEを伝導する電流ソース９０が備えられている。プログラム可能な電流ソース５７は基準電流ｉTUNE(REF)を受信する。調整電流ｉTUNEは基準電流ｉTUNE(REF)に基づく。プログラム可能な電流ソース５７はまた、調整電流ｉTUNEの基準電流ｉTUNE(REF)に対する比率を制御する、デジタル指令値ＴＵＮＥ＿ＣＭＤを受信する。例えば、調整電流ｉTUNEがプログラム可能な電流ソース５７内部を伝導する電流に比例するようにと、電流ソース９０は電流ミラーに属するかもしれないし、あるいは、プログラム可能な電流ソース５７は、従来のやり方によって電流ソース９０の伝導を制御するために、制御信号（電圧または電流）を発行するかもしれない。本発明における、この好ましい実施形態に従えば、基準電流ｉTUNE(REF)、そして調整電流ｉTUNEは、例えば以下に説明がされるクロック発生器回路５６内のコンデンサのような集積回路コンデンサの電気容量が変わるとともに変化する。変化する過程や温度に亘って、少なくとも１次のオーダーまでは一定であるようなゼロ周波数ｆzeroを得るために、そのようなコンデンサのサイズ及び誘電体における過程変化が電流ソース９０により伝導される電流ｉTUNEに反映されるよう、調整電流ｉTUNEはボイスコイル動作制御機能１０と同一の集積回路内で実現されるコンデンサの電気容量に基づくべきである。
【００５５】
図９は、本発明におけるこの好ましい実施形態に従って、電気容量依存調整基準電流ｉTUNE(REF)を発生させるための、そして、調整可能なｇmセル４８の利得を制御するためにプログラム可能な電流ソース４７（図４）に印加される電気容量依存基準電流ｉgmTUNE(REF)を発生させるための、クロック発生器回路５６の構造を図解する。当然ながら、これらの電流ｉTUNE(REF) 及びｉtmTUNE(REF)を発生させるために別の回路を用いてよいということは想定されているし、実際に、そのような回路がクロック発生器回路である必要はない。本明細書を参照した当業者であれば、そのような代わりの回路を容易に導き出せるであろう。しかしながら、そのようなクロック発生器回路は、ディスクドライブコントローラ７の動作のために他の理由から必要とされるので、本発明に従ってディスクドライブコントローラ機能を実現するときの効率性のためには、電流ｉTUNE(REF) 及びｉtmTUNE(REF)を併せて発生させるためにクロック発生器回路を用いることが特に便利であると考えられる。
【００５６】
クロック発生器回路５６は、調整可能なｇmセル４８及び出力増幅器５０と同じ集積回路内に、本発明におけるこの実施形態に従って実現されるような、集積回路コンデンサ５４、の充電及び放電に基づいて、出力クロック信号ＣＬＫを発生させる。コンデンサ５４はＶCC電源より、電流ソース５０ａ及びスイッチ５１ａを介して（地面に対して）充電され、そしてスイッチ５１ｂ及び電流ソース５０ｂを介して放電される。当該技術分野において既知である通り、この回路におけるスイッチ５１ａ，５１ｂ，及び他のスイッチは、当然ながら従来のトランジスタを経由して実装される。本発明におけるこの実施形態に従えば、電流ソース５０ａ及び５０ｂの各々は、コンデンサ５４を充電または放電し、従ってコンデンサ５４の電気容量に依存するような電流に対応する、電流ＩCを伝導する。この電流ＩCは、出力クロック信号ＣＬＫに基づき、コンデンサ５４の変化する電気容量に亘って所望の周波数のクロック信号ＣＬＫを与えるレベルへと電流ＩCが調節されるよう、電流トリム回路４９によってトリム可能である。
【００５７】
スイッチ５１ａ及び５１ｂは論理回路５８により制御され、相補的に重複しないように動作する。スイッチ５１ａ及び５１ｂが動作する周波数は、コンデンサ５４をまたいだ電圧が実質的には折れ線三角形型波形（ｐｉｅｃｅｗｉｓｅ−ｌｉｎｅａｒ ｔｒｉａｎｇｌｅ ｗａｖｅｆｏｒｍ）となるように、コンデンサ５４が充電されて放電されるＲＣ時定数よりも相当に高いと考えられる。
【００５８】
コンデンサ５４は比較器５５の負入力部へと接続されている。比較器５５は、その正入力部において、抵抗分割器５２から選択された電圧レベルを受け取る。抵抗分割器５２は、基準電圧ＶＲＥＦと地面との間に接続された抵抗器の組として構成されている。抵抗分割器５２内において、高い方の電圧ノードは、スイッチ５３ｈｉを介して、比較器５５の正入力部に接続されており、低い方の電圧ノードはスイッチ５３ｌｏを介して接続されている。スイッチ５３ｈｉ及び５３ｌｏは、相補的であって重複しないようなやり方で、論理回路により制御される。すなわちスイッチ５１ａが閉じられている間にはスイッチ５３ｈｉが閉じられており（コンデンサ５４を充電する）、スイッチ５１ｂが閉じられている間にはスイッチ５３ｌｏが閉じられている（コンデンサ５４を放電する）。このように、比較器５５は実質的に、充電サイクルのために、併せて放電サイクルのために、コンデンサ５４をまたいだ電圧を比較する対象としての、２つの基準レベルを有する。比較器５５はこうして、スイッチ５１ａ及び５１ｂの切り替えの周波数に対応する矩形波信号を実質的に発生させる。この矩形波はバッファ５７へと印加され、バッファ５７はクロック信号ＣＬＫを生成する。クロック信号ＣＬＫはまた、論理回路５８及び電流トリム４９にフィードバックされる。
【００５９】
上述の通り、クロック信号ＣＬＫの周波数が所望の周波数に一致するように、電流トリム４９は、コンデンサ５４が充電され、そして放電される電流ＩCを調節する。すなわち、コンデンサ５４の電気容量が公称よりも高い場合には、電流ＩCは電流トリム４９により増加され、コンデンサ５４の電気容量が公称よりも低い場合には電流ＩCは減少される。従って、電流ＩCはコンデンサ５４の電気容量が変わると共に変化する。
【００６０】
この電流ＩＣは、基準電流ｉTUNE(REF)及び基準電流ｉgmTUNE(REF)を生み出すために、電流ミラー５９を介して、映し出される。従って、これら電流ｉTUNE(REF)及びｉgmTUNE(REF)の各々は、電流ＩＣの固定比率であって、そしてまた、コンデンサ５４の電気容量が変わると共に変化する。電流ｉTUNE(REF)は図７におけるプログラム可能な電流ソース５７へと印加され、プログラム可能な電流ソース５７は次に電流ソース９０を制御し、そして基準電流ｉgmTUNE(REF)が図４におけるプログラム可能な電流ソース４７へと印加されるか、またはこれを制御する。
【００６１】
電流ソース９０は、クロック発生器回路５６の電流ミラー５９の一部と対応してよいし、あるいは、コンデンサ５４の電気容量に基づく調整電流ｉTUNEを伝導するように制御される。この調整電流は、自身のドレインと、そしてペアを成すｎ型ＭＯＳトランジスタ９４のゲートと、に接続されたゲートを有するｎ型ＭＯＳトランジスタ９２のドレインへの、調整電流ｉTUNEであって、トランジスタ９２及び９４のソースは接地されている。この電流の「スレーブ」レッグ内にあるトランジスタ９４のドレインは、自身のドレインが演算増幅器９８によってバイアスされており、自身のゲートが演算増幅器１００によってバイアスされているような、ｎ型ＭＯＳトランジスタ９６のソースに接続されている。好ましくは、本発明におけるこの実施形態に従って、ｎ型ＭＯＳトランジスタ９６は、そのサイズ及び構造がトランジスタ９０ａ及び９０ｂの各々に一致する。演算増幅器９８は、自身の出力部に繋がれた反転入力部と、基準電圧ＶＲＥＦ＋ΔＶ／２を受信する非反転入力部と、を有する。電圧ＶＲＥＦは、実質的には差動出力線ＯＵＴＰ及びＯＵＴＮにおける共通モード電圧に対応する基準電圧であり、電圧ΔＶは数百ミリボルト（ｍＶ：ｍｉｌｌｉｖｏｌｔ）程度の定電圧である。演算増幅器１００は、基準電圧ＶＲＥＦ−ΔＶ／２を受信する非反転入力部と、トランジスタ９６のソース及びトランジスタ９４のドレインにおけるノードに繋がれた反転入力部と、そして電圧Ｖgateを駆動する出力部とを有する。Ｖgateは「スレーブ」レッグ内のトランジスタ９６のゲートに印加され、併せてトランジスタ９０ａ及び９０ｂのゲートに印加される。
【００６２】
動作において、トランジスタ９２によって伝導される電流ｉTUNEは、トランジスタ９６もまた電流ｉTUNEを伝導するようにと、トランジスタ９４に映し出される（非常に高い入力インピーダンスを与える演算増幅器への入力である）。演算増幅器９８は、トランジスタ９６のドレインを基準電圧ＶＲＥＦ＋ΔＶ／２にバイアスする。他方、演算増幅器９８は、基準電圧ＶＲＥＦ−ΔＶ／２と等しくなるトランジスタ９６のソースにおける電圧と結果的に一致するレベルにおいて、ゲート電圧Ｖgateを発現させる。そのようにして、トランジスタ９６のソース−ドレイン電圧は、演算増幅器９８及び１００によって、強制的に電圧ΔＶとされる。そしてトランジスタ９６のソース−ドレイン電流は、トランジスタ９２及び９４の電流ミラーの動作により、強制的に電流ｉTUNEとされる。従って、トランジスタ９４のソース−ドレイン抵抗はΔＶ／ｉTUNEであり、合計で抵抗器９１の抵抗ＲCを成すトランジスタ９０の各々の抵抗と同様である。
【００６３】
電気容量ＣCを、過程及び温度の変化とともに変わる容量値を有するものとして、以下のように考えることができる。
【数４】
ここにおいて、Ｃ0は公称値であり、εは、温度及び過程の変化から生じる、この公称値Ｃ0からのわずかな変化である。既に論じたとおり、電流ｉTUNEは電気容量の変化を反映する基準電流ｉTUNE(REF)に比例して発生するのであり、電流ｉTUNE自身もまた電気容量の変化を反映する。
【数５】
ここにおいて、Ｉ0は電流ｉTUNEに対する公称値である。そのようにして、電流ｉTUNEは、少なくとも１次のオーダーに亘っては、電気容量ＣCの変化と共に変化する。そして上述の通り、電流ｉTUNEは、プログラム可能な電流ソース５７か、または別のそのような回路を用いて調整可能である。
【００６４】
上述の通り、トランジスタ９０ａ及び９０ｂはトランジスタ９６と物理的に一致し、ほぼ同一の動作条件で（電圧ＶＲＥＦはほぼ、差動出力線ＯＵＴＰ及びＯＵＴＮにまたがった共通モード電圧である）、同一のゲート電圧を受信する。トランジスタ９０の各々の実体はこうして、トランジスタ９６におけるソース−ドレイン抵抗ΔＶ／ＩTUNEと同一のソース−ドレイン抵抗を与えるのであって、こうして抵抗ＲCが以下のように得られる：
【数６】
ここにおいてＮは、組を成して抵抗器９１を形成するトランジスタ９０の数である（図７の例においてはＮ＝２であり、図８の例においては、Ｎは１から３へと変化する）。結果として、電流ｉTUNEを調節することにより抵抗ＲCを調整可能であり、そして抵抗ＲCは過程や温度変化に起因して電気容量が変わることに逆比例して、変化する。
【００６５】
既に論じた通り、抵抗器９１及びコンデンサＣCの直列ＲＣネットワークにより決定されるゼロ周波数ｆzeroを導くことができる：
【数７】
または、上述された抵抗ＲC及びコンデンサ電気容量ＣCの表現を参照すれば、以下の通りとなる：
【数８】
【００６６】
この表現から明らかな通り、ゼロ周波数ｆzeroは、過程パラメータまたは動作温度の変化に起因する公称からの変位εからは独立している。図８に関連して上述した通り、ボイルコイルモータ１２の極における大きな変化が求められている場合には、Ｎ個の多数トランジスタ９０を、抵抗器９１’を形成するよう直列にし、それらトランジスタ９０の１以上に対して並列にスイッチング装置９３を与えて、ゼロ周波数ｆzeroがより幅広く（電流ｉTUNEのトリミングまたは調節により達成される調節レベルを超えて）変化するよう構成することが可能である。
【００６７】
システムの周波数応答における極周波数ｆpoleを相殺するよう、ゼロ周波数ｆzeroは選択可能であると仮定し、そしてコンデンサＣpの電気容量がコンデンサＣCのそれと比較して小さいと仮定すれば、内部制御ループ帯域幅ＢＷを以下のように表すことができる：
【数９】
ここでＧ（ｄｒｖ）は出力増幅器５０の利得であり、Ｇ（ｓｎｓ）は感知増幅器５２の利得であり、そしてｇmは調整可能なｇmセル４８の利得である。コンデンサＣCの電気容量は、そのオンチップ構造により固定されていると考えれば、デジタル指令ＴＵＮＥ＿ＣＭＤの値の変化を介して電流ｉgmTUNEを調節することで、調整可能なｇmセル４８の利得を調節することにより、ループ帯域幅は調節可能である。加えて、調整可能なｇmセル４８の利得ｇmは、それ自身がオンチップコンデンサ５４の電気容量に依存する、その調整電流ｉgmTUNEに依存するので、ループ帯域幅ＢＷはまた、少なくとも１次のオーダーでは、過程の変化や動作温度の変化に亘って一定である。この内部制御ループにおけるＤＣ利得Ｇm（ω＝０）は、以下のように表すことができる：
【数１０】
この、ＤＣにおける相互コンダクタンス利得Ｇmは一定値に留まる。
【００６８】
本発明におけるこの実施形態に従えば、たとえボイスコイルモータ制御機能１０が完全に差動的な形式で実現されているとしても、そのボイスコイルモータ制御機能１０の内部制御ループに対してオンチップ補償ネットワークが与えられる。従って、本発明に従えば、線形スイングヘッドルームを低減させ、より低い電源電圧を可能とするという重要な利点が得られるだけでなく、この補償ネットワークのオンチップでの実現により、ディスクドライブコントローラを実装するために要求される外部端子や外部素子の数を減らすことができ、結果として回路基板のスペースも削減される。更には、本発明におけるこの実施形態に従って得られる補償ネットワークはまた、過程や動作温度の変化に亘り、少なくとも１次のオーダーにおいては安定しており、実際にゼロ補償周波数は、比較的単純な回路技法を用いて調整可能である。
【００６９】
本発明の代替的実施形態に従えば、その機能内部への各々の差動線に対してオンチップ補償が与えられるような、完全な差動ボイスコイルモータ制御機能１１０が与えられる。より具体的には、上述の本発明における第１の好ましい実施形態に備えられていたよりも、より単純な加算機能を用いることができる。それは２つの補償ネットワークを必要とするが、しかしながらそこにおいて、これら補償ネットワークはボイスコイルモータ制御機能１１０と共に「オンチップで」実現可能である。本発明におけるこの実施形態の更なる詳細な説明のために、図１０へと注意が向けられる。
【００７０】
本発明におけるこの実施形態に従えば、ＶＣＭ ＤＡＣ１１２の入力部においてデジタルトルク指令ＴＲＱ＿ＣＭＤが受信される。ＴＲＱ＿ＣＭＤは、ボイスコイルモータ１２０によって与えられるべきトルクの所望の極（方向）及び大きさに対応しており、ボイスコイルモータ１２０は前述同様、インダクタンスＬm及びその寄生抵抗Ｒmによって表される。本発明におけるこの実施形態では、ＶＣＭ ＤＡＣ１１２は差動デジタルアナログ変換器であり、差動出力部を有し、加算ノードＳ１及びＳ２に、それぞれ抵抗器１１３ａ及び１１３ｂを介して接続されている。本発明における前述の実施形態と同様、感知抵抗器１２１が、ボイスコイルモータ１２０に直列に備えられている。端子Ｔ５及びＴ６は、感知抵抗器１２１の反対側に接続されている。差動感知増幅器１２２は端子Ｔ５及びＴ６に繋がれた差動入力部を有し、そして、その差動出力部において、感知抵抗器１２１をまたいでの差動電圧に対応して、差動信号を発生させる。感知増幅器１２２からの差動出力線は、抵抗器１１５ａ及び１１５ｂを介して、加算ノードＳ１及びＳ２に繋がれている。
【００７１】
加算ノードＳ１及びＳ２は、差動誤差増幅器１１４のそれぞれの入力部に接続されている。誤差増幅器１１４の差動出力部は、出力増幅器１１８（これも差動増幅器である）の差動入力部に接続されている。出力増幅器１１８の差動出力部は端子Ｔ３に接続されており、そしてボイスコイルモータ１２０にまたがっている。本発明におけるこの実施形態に従えば、端子Ｔ３から端子Ｔ４への電流の極性が、ＶＣＭ ＤＡＣ１１２の出力部における差動信号の極性と同じになるように、差動誤差増幅器１１４と差動出力増幅器１１８との各々は反転している。
【００７２】
動作において、ＶＣＭ ＤＡＣ１１２からの差動出力と、感知増幅器１２２の差動出力とは、加算ノードＳ１及びＳ２において加算される。この例において、先に示唆された極性を考えると、これら差動信号の極性はお互いに反対である。加算ノードＳ１及びＳ２にまたがっての差動電圧は、電流ｉOUTがトルク指令ＴＲＱ＿ＣＭＤによって指令されるレベルに一致するようなバランス条件においてゼロとなるであろう。
【００７３】
本発明におけるこの実施形態に従えば、ボイスコイルモータ１２０のリアクタンスＬmに起因する、制御ループの周波数応答における極に対する補償は、差動誤差増幅器１１４の各々の入力部及び出力部をまたいで接続された補償ネットワークにより影響を受ける。より具体的には、抵抗器１１６ａに直列な積分コンデンサＣCと並列であるような、増幅器１１４の負入力部と増幅器１１４の正出力部との間の補償コンデンサＣpにより、１つのそのような補償ネットワークは実現される。同様に、積分コンデンサＣC及び抵抗器１１６ｂの直列ネットワークと並列であるような補償コンデンサＣpが、差動誤差増幅器１１４の正入力部と負出力部との間に接続されている。抵抗器１１６ａ及び１１６ｂは、直列に接続されたソース−ドレイン経路と、共通に接続され、ゲート電圧Ｖgateにバイアスされたゲートと、を有する１以上のｎ型トランジスタ（そのうちの２つが、この例において示されている）によって、各々実現される。前述同様に、抵抗器１１６ａ及び１１６ｂは代替的に、幾つかのそのような、直列に接続されていて、ソース−ドレイン経路のうち選択されたものを、制御可能かまたはプログラム可能なやり方で、所望される場合にはショートさせるスイッチングトランジスタを有する、トランジスタによって実現されてもよい。
【００７４】
そして本発明におけるこの実施形態に従えば、例えば図７に関連して説明した通り、抵抗器１１６ａ及び１１６ｂの各々が呈する抵抗が基準電圧ΔＶの調整電流ｉTUNEへの比率に対応するよう、ゲート電圧Ｖgateはマスタ／スレーブ回路によって得られる。
ここで調整電流ｉTUNEは、変化する温度及び過程に亘って少なくとも１次のオーダーでは安定するように、電気容量と共に変化する。本発明における、この代替的実施形態に従い、この制御ループの周波数応答へと盛り込まれるゼロ周波数ｆzeroもまた、変化する過程及び温度に亘って１次のオーダーまでは一定である。
【００７５】
更には、上述の通り、これら補償ネットワークによって確立されるゼロ周波数ｆzeroを、抵抗器１１６ａ及び１１６ｂ内部のトランジスタ（上記のやり方で実装されているならば）のｉｎ及びｏｕｔを切り替えることにより、粗い感覚で調整することが可能である。更に、この補償は、外部の補償ネットワークと同程度に正確なやり方で、しかしながらオンチップ素子によって、達成される。結果として、この内部制御ループの安定した正確な補償のために、外部端子または素子は必要とされない。
【００７６】
本発明は、特定の例示的実施形態に従って説明されてきたものではあるが、当然ながら、これら実施形態への、本発明の利点及び恩恵を得られるような修正及び代替が、本明細書及び図面を参照した当業者にとって明らかとなるであろう。そのような修正及び代替は請求の範囲に記載された本発明の範囲に属するものと考えられる。
【図面の簡単な説明】
【００７７】
【図１】図１は、従来のボイスコイルモータ制御及び駆動回路の、結線図形式での電気回路図である。
【図２】図２は、本発明の好ましい実施形態に従って構築されるディスクドライブシステムの、ブロック形式での電気回路図である。
【図３】図３は、本発明の好ましい実施形態に従った、図２のディスクドライブシステムにおけるサーボ制御とボイスコイルモータ制御機能のブロック形式での電気回路図である。
【図４】図４は、本発明の好ましい実施形態に従った、ディスクドライブシステムのためのボイスコイルモータ制御機能の、ブロック形式及び結線図形式での電気回路図である。
【図５】図５ａと図５ｂとは、本発明の好ましい実施形態に従った、図４のボイスコイルモータ制御機能における加算ブロックの、それぞれブロック形式と結線図形式とでの電気回路図である。
【図６】図６は、本発明の好ましい実施形態に従った、図４のボイスコイルモータ制御機能における調整可能なｇmセルの、結線図形式での電気回路図である。
【図７】図７は、本発明の好ましい実施形態に従った、図４のボイスコイルモータ制御機能におけるオンチップ補償ネットワーク中のバイアスを制御するためのマスタ回路の、ブロック形式及び結線図形式での電気回路図である。
【図８】図８は、本発明の好ましい実施形態の別の実装に従った、図４のボイスコイルモータ制御機能における補償ネットワーク中の抵抗器の、結線図形式での電気回路図である。
【図９】図９は、本発明の好ましい実施形態に従った、図４のボイスコイルモータ制御機能におけるオンチップ補償ネットワークのために調整電流を発生させるためのクロック回路の、結線図形式での電気回路図である。
【図１０】図１０は、本発明における別の好ましい実施形態に従った、ディスクドライブシステムのためのボイスコイルモータ制御機能の、ブロック形式及び結線図形式での電気回路図である。
【技術分野】
【０００１】
本発明はモータ制御の領域内にあって、より具体的には、ディスクドライブシステムにおけるボイスコイルモータの制御へと向けられている。
【０００２】
発明の背景
本発明はモータ制御の領域内にあって、より具体的には、ディスクドライブシステムにおけるボイスコイルモータの制御へと向けられている。
【０００３】
磁気ディスクドライブ技術は、最新のパーソナルコンピュータシステムにおいて支配的な不揮発性大容量記録技術であって、例えばポータブルデジタルオーディオプレーヤのような他の装置における大容量記録アプリケーションにとって重要な記録技術であり続けている。磁気ディスクドライブの領域において基本的であるように、ディスク円盤状記録媒体表面に配置された強磁性材料の層における、ある場所（「ドメイン」）を磁化することによって、データは書き込まれる。各々の磁化されたドメインは磁気双極子を形成し、その双極子の向きに対応する記録されたデータ値を有する。データビットのドメインへの「書き込み」は、物理的に磁気ディスクの近くに配置された小さな電磁石コイルへ電流を流すことによって、典型的には達成されるのであり、コイルを通るその電流の極性が、誘導される磁気双極子の向きを決定し、そしてディスクに書き込まれるデータ状態を決定する。最新のディスクドライブにおいて、磁気抵抗素子は、ディスク表面の選択された場所における磁気双極子の向きを感知し、そして記録されたデータ状態を読み出すために用いられる。典型的に、その書き込みコイルと磁気抵抗素子とは、読み出し／書き込み「ヘッド」の内部に、物理的に置かれる。
【０００４】
従来のディスクドライブシステムにおいては、スピンドルモータがディスク円盤状記録媒体を回転させ、そして「ボイスコイル」モータが、モータからの遠位端において、読み出し／書き込みヘッドがその上に搭載されたアクチュエータアームを動かす。ボイスコイルモータはそのようにして、所望のアドレスに対応するディスク表面のトラックへと読み出し／書き込みヘッドを動かす。ディスク表面上の位置インジケータが感知され、そして所望の場所へのアクチュエータアーム位置の調節のために制御ループへとフィードバックされるという点において、従来のボイスコイルモータはサーボ制御されていた。典型的に、「外部」制御ループは、フィードバック位置信号をアクチュエータの所望の位置と比較するのであり、そしてこれらの値の差から、トルク指令値が得られる。所望の方向へアクチュエータアームを動かすためのモータトルクを生み出すボイスコイルモータへの駆動電流を生み出すために、トルク指令は用いられる。従来のボイスコイルモータ制御回路には、「内部」制御ループも併せて備えられており、そこにおいては、モータへ流される電流が感知され、そしてこのモータ電流の制御のために、フィードバックループに流される。
【０００５】
図１は、ディスクドライブシステムにおけるボイスコイルモータのための従来の駆動回路を図解している。ＶＣＭデジタル／アナログ変換器（ＤＡＣ）２２は、ボイスコイルモータのための「外部」サーボ制御ループからデジタルトルク指令信号ＴＲＱ＿ＣＭＤを受信し、そして抵抗器２３を介して誤差増幅器２４の負入力部へとアナログ信号を生み出す。誤差増幅器２４は、その正入力部において基準電圧ＶＲＥＦを受信する。誤差増幅器２４のシングルエンド出力は出力増幅器２８に印加され、出力増幅器２８は、その出力端子Ｔ３及びＴ４において差動出力電流ｉOUTを発生させる。この出力電流ｉOUTはモータＭへと流され、モータＭは、インダクタＬm及び寄生抵抗Ｒmの形で、インピーダンスを出力増幅器２８に与える。ループには、モータＭと共に感知抵抗器３１が含まれており、そしてこの抵抗器３１を通した電圧は、感知増幅器３２により、端子Ｔ５及びＴ６において感知される。感知増幅器３２の出力は、抵抗器２５を介して、ＶＣＭ ＤＡＣの出力において加算ノードに印加される。そのようなものとして、ＤＡＣ２２の出力部における所望のトルク信号への負のフィードバックとして、感知抵抗器３１を通しての電圧が印加される。回路がバランスされている（すなわち、電流ｉOUTが、トルク指令信号ＴＲＱ＿ＣＭＤに対応する所望の電流に等しい）場合、誤差増幅器２４の負入力部における電圧は基準電圧ＶＲＥＦに一致するであろう。
【０００６】
制御システムの技術分野において基本的であるように、モータＭにより与えられるインピーダンスが、この内部制御ループの応答特性を決定する。具体的には、モータＭのインダクタンスＬmが、システムの応答が周波数と共に変化するようなこのループの周波数応答における「極」を定め、そして振動が起こりうる周波数を定める。その技術分野において既知である通り、制御ループの周波数応答がシステム要件を満たすことができるように、そして動作が不安定になることを回避するために、モータの周波数応答に対する補償を制御ループに実装することが可能である。図１における従来の回路では、そのような補償は、誤差増幅器２４を介して接続されたＲ−Ｃネットワークを経由して実現される。この場合において、補償ネットワークには、抵抗器２６及びコンデンサ２７の直列ネットワークと並列接続されたコンデンサ２５が含まれる。コンデンサ２５、２７及び抵抗器２６の素子値は、モータＭのインダクタンスＬm及び抵抗Ｒmと、そして制御ループの動作周波数に対する所望の帯域幅（すなわち、その範囲に亘って制御ループが適正な応答を有するような周波数範囲）とに基づく。
【０００７】
制御システムの技術分野において周知な通り、コンデンサ２７は制御ループにおける積分器として役立つのであり、それは制御ループの周波数応答において、より低い周波数でのより高い利得を与える。制御ループ応答へと盛り込まれる９０°位相シフト（及び対応しての位相マージンの減少）に対抗するべく、抵抗器２６は、コンデンサ２７を積分し、安定性を改善することにより、応答特性を平坦化する。コンデンサ２５は、所望のカットオフ周波数を超えた高周波数における応答をロールオフする。
【０００８】
図１に示すとおり、（抵抗器２３及び２５のような受動素子に加えて）ＶＣＭ ＤＡＣ２２、誤差増幅器２４、出力増幅器２８、及び感知増幅器３２が、単一の集積回路２０へと実装される。従来のサイズとインピーダンスとであるボイスコイルモータＭのために、コンデンサ２５、２７、及び抵抗器２６の補償ネットワークに対して要求される素子値は、典型的には「オフチップ」で、集積回路２０の外部において、実現されるものである。図１において示される通り、この補償ネットワークは、集積回路２０の端子Ｔ１及びＴ２にまたがって接続されるのであり、また示されている通り、Ｔ１及びＴ２は、誤差増幅器２４の入力及び出力部に接続される。これら素子は外部から接続されるので、それらの値を高精度で選択し、正確な補償を与えることができる。反対に、仮にコンデンサ２５、２７及び抵抗器２６が「オンチップ」で実装されているとすれば、それらの素子値は１０−２０％程度変わりうるであろう。最新のボイスコイルモータ制御ループを適当に補償するためには、それを許容することはできない。
【０００９】
誤差増幅器２４の出力部におけるシングルエンド信号から駆動電流が得られ、シングルエンド入力を擬差動出力増幅器２８へと駆動するという点において、この図１で示される従来のボイスコイル制御回路は、当該技術分野においては「シングルエンド」制御ループと称される。そのようにして、集積回路２０の２つの外部端子にまたがった３つの外部素子によって、外部の補償ネットワークを実現することができる。
【００１０】
しかしながら今日の技術動向においては、最新のディスクドライブシステムにおいてボイスコイルモータを駆動させるために、完全に差動的な電力段を使うことが、多く好まれる。ディスクドライブの（インチごとのトラックで測定される）記録密度は増加し続けており、これによりボイスコイルモータ制御ループのためのノイズ除去能力の改善が要求されている。加えて、ディスクドライブシステムの継続的小型化と共に、そして、例えばディスクドライブベースのポータブルデジタルオーディオプレーヤ中などでのバッテリー電源が好まれる傾向と共に、ディスクドライブコントローラ電子機器の電源電圧もまた低下する傾向にある。このように、電源電圧レベルがより低くなることによって、制御回路における線形スイングの「ヘッドルーム」は低減される。完全に差動的な制御ループ（例えば、差動出力増幅器を駆動する差動誤差増幅器）を使用することにより、電源、基板、または他の回路機能からのノイズ結合が望ましく除去されるであろうし、制御ループにおける全高調波ひずみが減少するであろう。併せて、必要とする線形スイング「ヘッドルーム」は、図１に示されるようなシングルエンドモータドライブに必要とされるそれの２分の１である。
【００１１】
しかしながら、完全に差動的な制御回路のための、従来の外部「オフチップ」補償の実装には、２セットの補償素子が必要とされる。図１を参照すると、コンデンサ２５、２７及び抵抗器２６から成る並列補償ネットワークの２つの実体が、完全な差動段のためには要求されるであろう。これにより当然ながら、シングルエンドの場合に比較して２倍の数の外部素子が必要とされ、そして２つの追加的集積回路端子ピンが必要とされる。素子における追加的経費、及び更に重要な、ピン数及び回路基板スペースにおける追加的経費は、特にデジタルオーディオプレーヤのような小型システムにおいては、禁止的に高額なものとなる可能性がある。
【発明の開示】
【００１２】
発明の概要
従って、本発明の１つの目的は、例えばディスクドライブ中のボイスコイルモータのようなモータのフィードバック制御において、補償ネットワークを制御回路と一体化させることができるような回路、及びその動作方法を与えることである。
【００１３】
本発明の更なる目的は、最適動作のためにオンチップ補償ネットワークを厳密に調整することができるような、回路及び方法を与えることである。
【００１４】
本発明の更なる目的は、変化する製造過程や動作温度に亘って、補償が１次のオーダーまでは一定であるような、回路及び方法を与えることである。
【００１５】
以下の明細書と図面とを併せて参照すれば、当該技術分野において通常の能力を有する者にとって、本発明における他の目的や利点が明らかとなるであろう。
【００１６】
完全な差動的信号経路のために補償ネットワークが与えられるようなフィードバック制御回路へと、本発明を実装することができる。その補償ネットワークは、集積回路コンデンサ、及び直列に繋がれた一対の金属酸化膜半導体（ＭＯＳ）トランジスタを含む。マスタ回路によって生成された電圧に追従する電圧において、ＭＯＳトランジスタのゲートへは共通のゲート電圧が印加される。調整された基準電流を伝導するように、補償ネットワークの装置に適合されゲート電圧で駆動されるＭＯＳトランジスタが、マスタ回路には含まれる。補償ネットワークはそのようにして、変化する製造パラメータや動作温度に亘って少なくとも１次近似までは一定であるような補償を与える。
【発明を実施するための最良の形態】
【００１７】
実施例の詳細な説明
本発明は、その好ましい実施形態に関連して、即ち、コンピュータまたは他のデジタルシステムのためのディスクドライブコントローラに実装されるものとして、説明される。そのようなアプリケーションにおいて用いられたとき、本発明は特に有益であろうと考えられるためである。しかしながら本発明は、本明細書中で説明されたものに限らず、別のアプリケーションにおいても重要な恩恵と利点とを与えうるということも、考慮に入れられている。従って、以下の説明は例示の目的のみにおいて与えられるのであって、請求の範囲に記載された通りである本発明の真の範囲を制限することを意図するものではないということが、理解されるべきである。
【００１８】
図２は、本発明の好ましい実施形態が実装されるような、ディスクドライブシステムを備えたコンピュータの例を図解している。この例において、パーソナルコンピュータまたはワークステーション２は従来のやり方で実現されるのであり、適切な中央演算処理ユニット（ＣＰＵ）、ランダムアクセスメモリ（ＲＡＭ）、ビデオ及びサウンドカードまたは機能、ネットワークインターフェース能力、等を備えている。コンピュータ２の内部にはホストアダプタ３も含まれており、一方の側でコンピュータ２のシステムバスへと、そしてもう一方の側で、ディスクドライブコントローラ７が接続されるバスＢへと、繋がっている。バスＢは好ましくは従来の標準に従って実装されるのであって、その例としては、Ｅｎｈａｎｃｅｄ Ｉｎｔｅｇｒａｔｅｄ Ｄｒｉｖｅ Ｅｌｅｃｔｒｏｎｉｃｓ （ＥＩＤＥ）標準やＳｍａｌｌ Ｃｏｍｐｕｔｅｒ Ｓｙｓｔｅｍ Ｉｎｔｅｒｆａｃｅ （ＳＣＳＩ）標準が含まれる。併せて他のディスク記憶装置（ハードディスクコントローラ、フロッピー（登録商標）ディスクコントローラ等）やその他の周辺機器を、所望される通りに、そして従来のやり方で、バスＢに接続してよい。代替的に、システム２は、例えばポータブルデジタルオーディオプレーヤ等の、よりスケールの小さいシステムであってよい。
【００１９】
この例におけるディスクドライブコントローラ７は、ドライブ電子機器が、コンピュータ２内部のコントローラ基板そのものとしてよりも、ディスクドライブに物理的に実装されるような、ディスクドライブコントローラアーキテクチャに対応する。当然ながら、スケールのより大きいシステムにおいて、コントローラ７はコンピュータ２の内部に実装されていてよい。図１の一般化されたブロック図において、コントローラ７は、コンピュータ２と媒体自身との間のデータ経路中にデータチャネル４を含む、複数の集積回路を備える。ディスクドライブコントローラ７はまた、コントローラ１３を備える。コントローラ１３は、好ましくは、適切なメモリ資源（図示しない）を伴ったデジタルシグナルプロセッサ（ＤＳＰ）、または他のプログラム可能なプロセッサとして実装される。メモリ資源には、典型的には、読み出し専用メモリ（ＲＯＭ）、ランダムアクセスメモリ（ＲＡＭ）、及び、例えばフラッシュメモリのような他の不揮発性記録装置のうちの幾つか、あるいは全てが含まれる。コントローラ１３は、例えばアドレスマッピング、誤り訂正コーディング、及びデコード等のような機能を含む、ディスクドライブシステムの動作を制御する。バスＢとデータチャネル４との間で繋がれたインターフェース回路、及びクロック生成回路等を含む他のカスタム論理回路も併せて、ディスクドライブコントローラ７内に備えることができる。
【００２０】
ディスクドライブシステムのヘッドディスクアセンブリ２０は、磁気的に記録されたデータの書き込みと読み出しとに関わる、電子部品及び機械部品を備える。この例において、ヘッドディスクアセンブリ２０は、スピンドルモータ１４の制御下で自身の軸の周りに回転する強磁性表面を（好ましくは両側に）有するような、１以上のディスク１８を備える。複数の読み出し／書き込みヘッドアセンブリ１５ａ、１５ｂは、アクチュエータアーム１７によって移動させることが可能であり、そして前置増幅器及び書き込みドライバ機能１１に繋がれる。読み出しの側において、前置増幅器及び書き込みドライバ機能１１は、ディスク読み出し動作中に、読み出し／書き込みヘッドアセンブリ１５ａ，１５ｂから感度電流を受信する。そして、これら感度電流に対応する信号を増幅して、ディスクドライブコントローラ７内のデータチャネル回路４へと送る。書き込みの側においては、前置増幅器及び書き込みドライバ機能内の書き込みドライバ回路は、データチャネル４から、ディスク１８の特定の場所に書き込まれるべきデータを受信し、そしてこれらのデータを、読み出し／書き込みヘッドアセンブリ１５ａ，１５ｂを介したディスク１８への書き込みのために適切な信号へと変換する。読み出し／書き込みヘッドアセンブリ１５ａ，１５ｂ内の磁気抵抗読み出しヘッドにＤＣバイアスを印加するための回路を含み、また、一定の浮上高度を維持するために読み出し／書き込みヘッドアセンブリ１５ａ，１５ｂを制御可能に加熱するための浮上高度制御回路（Ｂｌｏｏｄｗｏｒｔｈ等によるＴｅｘａｓ Ｉｎｓｔｒｕｍｅｎｔｓ Ｉｎｃｏｒｐｏｒａｔｅｄに譲渡された出願に基づいて２００５年５月１９日に発行された、米国特許出願公開ＵＳ２００５／０１０５２０４ Ａ１において説明されており、それは参照のためにここに組み込まれている）を併せて含む、他の回路機能を、前置増幅器及び書き込みドライバ機能１１とラベルが付された機能ブロックに、併せて含めることができる。
【００２１】
この例において、ディスクドライブコントローラ７は、スピンドル動作制御機能８及びボイスコイル動作制御機能１０と通信するサーボ制御６を含む。スピンドル動作制御機能８は、サーボ制御６からの制御信号に従ってヘッドディスクアセンブリ２０内のスピンドルモータ１４を駆動し、一方でボイスコイル動作制御機能１０は、そのような制御信号に従ってボイスコイルモータ１２を駆動する。当該技術分野において既知である通り、スピンドルモータ１４はディスク１８をその軸の周りに回転させ、そしてボイスコイルモータ１２はディスク１８におけるアクチュエータアーム１７の半径方向の位置を制御する。このようなやり方によって、データをディスク１８における適切な物理的場所へと書き込むことができるように、またそこから読み出すことができるように、スピンドルモータ１４及びボイスコイルモータ１２は、コントローラ１３により通信されるアドレス値に従って、読み出し／書き込みヘッドアセンブリ１５ａ，１５ｂをディスク１８表面における所望の場所へ配置する。図１に示される通り、電力管理機能９は、コンピュータ２からＰＷＲ線上で電力を受け取るのであり、そして、ディスクドライブコントローラ７内部、及びヘッドディスクアセンブリ２０内部におけるさまざまな電圧を発生させて制御する手段となるような、１以上の電圧調整器を備える。ディスクドライブシステムの小型化のために、及び製造コストを削減するために、サーボ制御６、スピンドル動作制御８、電力管理機能９、及びボイスコイル動作制御１０の機能を単一の集積回路５へと組み込むことができる。
【００２２】
今、図３を参照すると、本発明の好ましい実施形態に従いボイスコイルモータ１２によって推進される動作の制御における、サーボ制御６及びボイスコイル動作制御機能８の構造と動作とが、まさに説明される。本発明におけるこの実施形態に従えば、この制御機能には２つのフィードバックループが伴う。この例において、サーボ制御６は、所望の位置信号に比較しての、アクチュエータアーム１７のディスク表面１８からの相対的位置を監視することにより、「外部」制御ループを管理する。ボイスコイル動作制御機能１０は、サーボ制御６により、その外部ループ制御機能から生み出されるトルク指令信号に比較しての、ボイスコイルモータ１２に印加される電流（及び、ボイスコイルモータ１２によってアクチュエータアーム１７へかけられるトルク）を監視することにより、「内部」制御ループを管理する。
【００２３】
本発明におけるこの実施形態では、サーボ制御６は、ディスクドライブコントローラ７内のコントローラ１３より位置指令信号ＰＯＳ＿ＣＭＤを受信する。ＰＯＳ＿ＣＭＤ信号は、サーボ制御６の詳細な構造に依存して、デジタルまたはアナログ領域のどちらのものであってもよい。サーボ制御６は併せて、ディスク１８におけるアクチュエータアーム１７の現在の半径方向の位置を示す信号を前置増幅器１１から受信する、位置デコーダ３８を備える。当該技術分野において既知である通り、最新のディスクドライブは一般的に、ディスク表面上にさまざまな半径で（例えば各トラックの間に）配置され、半径またはトラック位置を示す、読み出し／書込みヘッド１５への信号を与えるような、位置インジケータを備える。位置デコーダ３８は、その指示信号から、位置指令信号ＰＯＳ＿ＣＭＤと比較するのに適正な形式で役に立つ位置信号をデコードすることができるような、サーボ制御６における回路に相当する。図３の実施形態において、加算機能３５は、位置指令信号ＰＯＳ＿ＣＭＤと位置デコーダ３８により生み出されるフィードバック信号との差に対応する、誤差信号ＰＯＳ＿ＥＲＲを発生させる。誤差信号ＰＯＳ＿ＥＲＲはすなわち、アクチュエータアーム１７の実際の位置と所望の位置との間の、現在の差に対応する。
【００２４】
制御ループ補償機能３６は誤差信号ＰＯＳ＿ＥＲＲを受信し、外部制御ループにおける安定した周波数応答を保証すべく、従来のやり方で、アナログまたはデジタル領域のいずれかにおいて適切に、この信号をフィルターにかけるか、ないしは加工する。制御ループ補償機能３６の出力、併せてサーボ制御６のボイスコイルモータ制御機能１０への出力は、トルク指令ＴＲＱ＿ＣＭＤである。本発明におけるこの実施形態に従えば、トルク指令ＴＲＱ＿ＣＭＤとは、アクチュエータアーム１７をその現在の位置から所望される位置へと動かすために、ボイスコイルモータ１２によってかけられるべきトルクの方向と大きさとを示す、制御信号である。
【００２５】
本発明におけるこの実施形態では、トルク指令信号ＴＲＱ＿ＣＭＤはデジタル信号であり、ＶＣＭ ＤＡＣ４０によって受信されるような信号であり、そしてボイスコイルモータドライバ４２へ印加するために、アナログ領域へと変換される。以下で更なる詳細において説明される通り、ボイスコイルモータドライバ４２は、トルク指令信号ＴＲＱ＿ＣＭＤに応答して、そして感知電圧横断感知抵抗器４４のフィードバック信号に応答して、出力電流ｉOUTを生み出す。感知電圧横断感知抵抗器４４はボイスコイルモータ１２と直列になっており、従って出力電流ｉOUTを伝導する。本発明におけるこの実施形態では、ボイスコイルモータドライバ４２は完全に差動的な駆動段であり、従来のシングルエンドボイスコイルモータドライバよりも低い電源電圧を用いることを可能とし、そしてドライブ回路に要求される線形スイングヘッドルームを低減させる。
【００２６】
図４は、本発明におけるこの好ましい実施形態に従ったボイスコイルモータ制御機能１０の構造を更に詳細に図解している。上述の通り、ＶＣＭ ＤＡＣ４０はデジタルトルク指令信号ＴＲＱ＿ＣＭＤをサーボ制御６から受信し、それをアナログ信号ＤＡＣＯＵＴへと変換する。本発明におけるこの好ましい実施形態に従えば、ＶＣＭ ＤＡＣ４０はまた、基準信号ＤＡＣＭＩＤを生み出す。基準信号ＤＡＣＭＩＤはプログラムされた、または一定の中間レベルないしはヌル信号へと設定された、アナログ信号である。当該技術分野において既知である通り、そしてその機能から明らかである通り、ボイスコイルモータ１２によってかけられるトルクは、アクチュエータアーム１７が移動するべき方向に依存して、いずれの極性であってもよい。従って、デジタルトルク指令信号ＴＲＱ＿ＣＭＤに対応するアナログ信号ＤＡＣＯＵＴは、中間レベルないしはヌルのＤＡＣＭＩＤ信号より上であっても、または下であってもよい。ＤＡＣＯＵＴ、ＤＡＣＭＩＤ信号は、フィードバック信号ＳＮＳ＿Ｎ、ＳＮＳ＿Ｐと同様に、加算ブロック４６へと印加される。
【００２７】
このアナログ信号ＤＡＣＯＵＴの構成によって、ボイスコイルモータドライバ４２の完全に差動的な構造にも関わらず、ＶＣＭ ＤＡＣ４０を、完全に差動的なＤＡＣとしてよりもむしろ、シングルエンドデジタルアナログ変換器として構築することが可能となる。実際に、本発明におけるこの実施形態に従って、ＶＣＭ ＤＡＣ４０を比較的単純に構築することができる。例えば従来の二重抵抗器列ＤＡＣとして構築することができるのであり、その一例は、参照によってここに組み込まれている、１９９９年１１月２日にＴｅｘａｓ Ｉｎｓｔｒｕｍｅｎｔｓ Ｉｎｃｏｒｐｏｒａｔｅｄに対して与えられた米国特許第５，９７７，８９８号において説明されている。中間レベル出力信号ＤＡＣＭＩＤは、単にデジタルアナログ変換回路における固定された中間値として得ることができる。これにより、ＶＣＭ ＤＡＣ４０における回路の複雑さとサイズとは大幅に低減され、そしてボイスコイルモータ制御機能１０のコストと複雑さとが低減される。
【００２８】
図４において示される通り、感知抵抗器４４はボイスコイルモータ１２と直列に接続され、電流ｉOUTを伝導する。ボイスコイル制御機能１０の端子Ｔ５及びＴ６は、感知抵抗器４４をまたいで接続され、感知増幅器５２の入力に使用される。そして感知増幅器５２は、差動信号をＳＮＳ＿Ｎ，ＳＮＳ＿Ｐ線上に駆動する。その信号は、感知抵抗器４４をまたがって感知される電圧に対応し、そしてボイスコイルモータドライバ４２によって駆動される電流ｉOUTに対応する。加算ブロック４６はＳＮＳ＿Ｎ及びＳＮＳ＿Ｐ線上の差動信号を受信し、そして図５ａ及び図５ｂに関連してこれから説明される通り、この信号をＤＡＣＯＵＴ及びＤＡＣＭＩＤ線の差動信号と共に加算する。
【００２９】
図５ａは、本発明の好ましい実施形態に従った加算ブロック４６の構造を図解している。図５ａにおいて示される通り、ｇmセル６０はＤＡＣＯＵＴ及びＤＡＣＭＩＤ線において差動信号を受信し、そしてｇmセル６２は、ＳＮＳＯＵＴ＿Ｐ及びＳＮＳＯＵＴ＿Ｎ線において差動信号を受信する。図５ｂから特に明らかとなる通り、ｇmセル６０及び６２の各々は高い入力インピーダンスを与える。ｇmセル６０の高いインピーダンス入力により、加算ブロック４６を、追加的バッファを必要とせずにＶＣＭ ＤＡＣ４０へ直接接続することが可能となる（あるいは二重抵抗器ＤＡＣのような単純なＤＡＣからの接続であれば、それが必要とされたであろう）。加えて、ｇmセル６２における高いインピーダンス入力により、感知増幅器５２を比較的小さいものとして駆動することが可能となる。ｇmセル６０及び６２の各々における差動出力は、加算ノードＳＵＭＰ及びＳＵＭＮに印加される。ＳＵＭＰ及びＳＵＭＮは、それぞれが抵抗器６１及び６３を介して、各々接地されている。図５ａに示される通り、ｇmセル６０及び６２は各々差動的ｇmセルであり、セル６０及び６２の正出力部は抵抗器６１において加算ノードＳＵＭＰに接続され、そしてセル６０及び６２の負出力部は抵抗器６３において加算ノードＳＵＭＮに接続される。
【００３０】
上述の通り、ＶＣＭ ＤＡＣ４０は実質的にシングルエンドＤＡＣであり、その出力ＤＡＣＯＵＴは、中間レベル基準信号ＤＡＣＭＩＤから相対的に異なって与えられる。そのような、ＶＣＭ ＤＡＣ４０の差動出力の強度は、ＳＮＳ＿Ｐ及びＳＮＳ＿Ｎ線における差動信号の範囲の実質的に半分である。従って、ｇmセル６０の相互コンダクタンスは、ｇmセル６２におけるそれの２倍であるように構成される。この例においては、抵抗器６１及び６３の抵抗値をＲとして、ｇmセル６０を相互コンダクタンス１／Ｒを有するよう構築することができるのであり、ｇmセル６２を相互コンダクタンス１／２Ｒを有するよう構築することができる。
【００３１】
図５ｂは、本発明の好ましい実施形態に従い、加算ブロック４６におけるｇmセル６０及び６２の構造の特定の例を示す。本発明の範囲内において、他のｇmセル回路構成を代わりに用いることによるｇmセル６０及び６２の実現が可能であるということを、理解すべきである。
【００３２】
本発明のこの実施形態において、ｇmセル６０は１組の差動レッグを有する。１つのレッグは、そのゲートにおいて信号線ＤＡＣＯＵＴを受けるｎ型ＭＯＳトランジスタ６６ａを備え、もう１つのレッグは、そのゲートにおいて信号線ＤＡＣＭＩＤを受けるｎ型ＭＯＳトランジスタ６６ｂを備える。トランジスタ６６ａのドレインは電流ソース６７1から電流ｉ1を受けるよう接続されており、そしてそのソースとこの装置のボディノードとは電流ソース６８ａに接続されており、電流ソース６８ａは電流ｉ1よりも大きい電流ｉ2を地面に伝導する。同様に、トランジスタ６６ｂのドレインは電流ソース６７2から電流ｉ1を受け、そしてそのソースとトランジスタ６６ｂにおけるボディノードとは電流ソース６８ｂを通じて接続されており、電流ソース６８ｂは電流ｉ2を地面に伝導する。トランジスタ６６ａのドレインはまた、ｐ型金属酸化膜半導体（ＭＯＳ）トランジスタ６４ａ1及び６４ａ2のゲートに接続されており、それらトランジスタの各々は、電源電圧Ｖddにバイアスされた自身のソースを有する。トランジスタ６４ａ2のドレインはトランジスタ６６ａのソースに接続され、そしてトランジスタ６４ａ1のドレインは、ＳＵＭＰノードにおいて抵抗器６１に接続されている。同様に、トランジスタ６６ｂのドレインはｐ型金属酸化膜半導体（ＭＯＳ）トランジスタ６４ｂ1及び６４ｂ2のゲートに接続され、それらトランジスタの各々は、電源電圧Ｖddにバイアスされた自身のソースを有する。トランジスタ６４ｂ2のドレインはトランジスタ６６ｂのソースに接続され、そしてトランジスタ６４ｂ1のドレインは、ノードＳＵＭＮにおいて抵抗器６３に接続されている。抵抗器６５はそのノードにおいて、トランジスタ６６ａ及び６６ｂのソース間に接続されている。抵抗器６５は抵抗Ｒを有し、それは抵抗器６１及び６３の抵抗Ｒと等しい。加算ノードＳＵＭＮは抵抗器６１を介して接地されており、加算ノードＳＵＭＰは抵抗器６３を介して接地されている。好ましくは、トランジスタ６４及び６６は全て、お互いにサイズが一致する。
【００３３】
図５ｂに示される通り、ｇmセル６２はｇmセル６０と同一に構築されるのであり、ここにおいて詳細な説明はしない。ｇmセル６２において、入力信号線ＳＮＳ＿Ｐ及びＳＮＳ＿Ｎは、２つの差動レッグにおける向かい合ったｎ型ＭＯＳトランジスタのゲートに接続される。これらｎ型装置のソース間に接続された抵抗器６９を備え、抵抗器６９の抵抗が２Ｒ、すなわち抵抗器６５，６１，及び６３における抵抗の２倍であるということにおいてのみ、ｇmセルの構造が異なる。このようにして、ｇmセル６０の利得はｇmセル６２の利得の２倍となり、それにより、ｇmセル６２に印加される完全に差動的な入力信号ＳＮＳ＿Ｐ及びＳＮＳ＿Ｎとは反対に、入力信号ＤＡＣＯＵＴにおける（固定された中間レベルＤＡＣＭＩＤに比較しての）シングルエンドの性質が補償される。
【００３４】
動作において、トランジスタ６６ａ及び６６ｂの各々が、そのソースに接続されたボディノードを有するため、そしてトランジスタ６６ａ及び６６ｂの各々が、その対応する電流ソース６７1及び６７2から電流ｉ1を伝導しなければならないため、トランジスタ６６ａ及び６６ｂの各々におけるゲート−ソース電圧（Ｖgs）は一定に留まらなければならない。そのようにして、信号線ＤＡＣＯＵＴ及びＤＡＣＭＩＤの電圧における如何なる違いをも、必然的に、抵抗器６５をまたいで発現される。信号線ＤＡＣＯＵＴにおける電圧が信号線ＤＡＣＭＩＤにおける電圧に一致する、バランスされた状態において、抵抗器６５をまたいでの電圧は発現しないのであり、従って、電流は抵抗器６５を通じて伝導されない。トランジスタ６４ａ2を通じて伝導される電流は、従って、電流ｉ2と電流ｉ1との間の差（すなわちｉ2−ｉ1）に対応するのであり、トランジスタ６４ｂ2によって伝導される電流もまた、このバランスされた状態においては電流差ｉ2−ｉ1である。
【００３５】
しかしながら、信号線ＤＡＣＯＵＴ及びＤＡＣＭＩＤにおいてゼロでない差動電圧が印加される場合、この差動電圧は抵抗器６５をまたいで反映され、抵抗器に、対応する電流Δｉを伝導させる。この電流Δｉは当然ながら、電流ソース６８ａ及び６８ｂの影響を伝導固定電流ｉ2として考慮に入れて、トランジスタ６４ａ2及び６４ｂ2によって伝導される電流に反映されなければならない。例えば、ＤＡＣＯＵＴ線における電圧がＤＡＣＭＩＤ線における中間レベル電圧よりも高い場合、電流Δｉは図５ｂにおいて、抵抗器６５をまたいで左から右へと伝導されるであろう。トランジスタ６４ａ2はこうして、電流［（ｉ2−ｉ1）＋Δｉ］を伝導するであろうし、一方のトランジスタ６４ｂ2は電流［（ｉ2−ｉ1）−Δｉ］を伝導するであろう。トランジスタ６４ａ1はトランジスタ６４ａ2を通じての電流を映し出し、トランジスタ６４ｂ1はトランジスタ６４ｂ2を通じての電流を映し出すので、２つの差電流［（ｉ2−ｉ1）＋Δｉ］及び［（ｉ2−ｉ1）−Δｉ］は加算ノードＳＵＭＰ及びＳＵＭＮにそれぞれ印加され、抵抗器６１及び６３をまたいだ対応差動電圧を発現させる。ｇmセル６２の動作も、その信号線入力ＳＮＳ＿Ｐ及びＳＮＳ＿Ｎにおける差動電圧が結果的に抵抗器６１及び６３へと同様のやり方で印加される差動電流となるような、同様の動作である。しかしながら、抵抗器６９はｇmセル６０における抵抗器６５の２倍の抵抗を与えるので、ｇmセルによって生み出される差動電流は、同じ差動入力電圧に対してｇmセル６０により生み出される電流の２分の１であろう。従って、ｇmセル６０及び６２から抵抗器６１への電流の合計は加算ノードＳＵＭＰにおける電圧を決定し、そしてｇmセル６０及び６２から抵抗器６３への電流の合計はまた、加算ノードＳＵＭＮにおける電圧を決定するであろう。そしてノードＳＵＭＰ及びＳＵＭＮにおける差動電圧は、本発明のこの実施形態に従うところのｇmセル６０及び６２への差動入力電圧の合計、を反映するであろう。
【００３６】
ｇmセル６０及び６２からのこれら差動電流がお互いにバランスするようなバランス条件を、以下のように表すことができる：
１／２＊（ＳＮＳ＿Ｐ−ＳＮＳ＿Ｎ）＝（ＤＡＣＯＵＴ−ＤＡＣＭＩＤ）
すなわち、ｇmセル６０の利得はｇmセル６２の利得の２倍だからである。
加算ブロック４６のこの構造は、ＶＣＭ ＤＡＣ４０として用いられる典型的なシングルエンドＤＡＣの構造と互換性があり、感知増幅器５２における出力電圧スイングは典型的に、ＤＡＣＭＩＤ線上の中間レベル値についての出力電圧スイングの２倍である。
こうして、加算ノードＳＵＭＰ及びＳＵＭＮの間の差動電圧においての加算ブロック４６の伝達関数を、以下のように表すことができる：
ＳＵＭＰ−ＳＵＭＮ＝２（ＤＡＣＯＵＴ−ＤＡＣＭＩＤ）−（ＳＮＳ＿Ｐ−ＳＮＳ＿Ｎ）
この表現から明らかな通り、装置が適切に適合されている限り（同じ集積回路において実装することによりそれらは適合されるであろう）、加算ブロック４６の伝達関数は抵抗値及び他の素子値から独立している。
【００３７】
図４に戻ると、ＳＵＭＰ及びＳＵＭＮ線への差動電圧としての加算ブロック４６の出力は、調整可能なｇmセル４８に印加され、ｇmセル４８は出力部ＯＵＴＰ及びＯＵＴＮにおいて、出力部ＯＵＴＰ及びＯＵＴＮにおける差動電圧に対応する差動電流を生み出す。本発明における、この好ましい実施形態に従えば、調整可能なｇmセル４８は、回路中の別の場所において発生される利得調整電流ｉgmTUNEに応答して、ループ帯域幅を、その相互コンダクタンスｇmの関数として設定できるという意味で、調整可能である。
【００３８】
図４において示される通り、利得調整電流ｉgmTUNEは、ディスクドライブコントローラ７内部のプログラム可能な電流ソース４７によって発生される。プログラム可能な電流ソース４７は、基準電流ｉgmTUNE(REF)に応答して、そして電流ｉgmTUNEの基準電流ｉgmTUNE(REF)への比率を選択するデジタル指令ｇｍ＿ＴＵＮＥ＿ＣＭＤに応答して、アナログ電流ｉgmTUNEを発生させるための従来の回路である。本発明における、この好ましい実施形態に従えば、この基準電流ｉgmTUNE(REF)、及び利得調整電流ｉgmTUNEは、好ましくは、この内部制御ループの周波数応答及び帯域幅が、過程及び動作温度の変化に亘って少なくとも１次のオーダーまでは一定であるようにと、調整可能なｇmセル４８と同じ集積回路内のコンデンサの電気容量と共に変化する。以下で説明される通り、調整電流ｉgmTUNEのレベルは、調整可能なｇmセル４８の相互コンダクタンスｇmを制御し、そしてこの相互コンダクタンスｇmは、ボイスコイル動作制御機能１０のループ帯域幅における強力な因子である。このように、本発明における、この実施形態に従えば、この内部制御ループの性能を最適化できるように、利得調整電流ｉgmTUNEのレベルはデジタル指令ｇｍ＿ＴＵＮＥ＿ＣＭＤを手段として調整可能であることが好ましい。制御ループの帯域幅は、調整電流ｉgmTUNEがプリセットされるようにと、しかしながらファームウェアの変更により、調整電流ｉgmTUNEを公称レベルから所望される通りに調節することができるようにと、典型的には公称レベルにプリセットされるであろうと考えられる。当業者であれば、図４に図解されているプログラム可能な電流ソース４７のバリエーション、及びその代わりとなるものを、この利得調整電流ｉgmTUNEを発生させるために、導くことができる。
【００３９】
図６を参照して、本発明の好ましい実施形態に従うところの調整可能なｇmセル４８の構造が説明される。ｇmセル４８の構造への、さまざまな従来型アプローチを代わりに用いることが可能であろうと考えられるが、しかしながら、図６において示される特定の構造は、それが調整可能であることに加えて、製造及び温度変化に亘るその安定性から、特に有利であると考えられる。調整可能なｇmセル４８はマスタ回路６６を備え、マスタ回路６６は、ｎ型ＭＯＳトランジスタ７６におけるテール電流と、スレーブ回路６８内のｎ型ＭＯＳトランジスタ８２における対応するテール電流を制御する。スレーブ回路６８は加算ノードＳＵＭＰ及びＳＵＭＮから差動電圧を受け取り、それに応じて、信号線ＯＵＴＰ及びＯＵＴＮ上に出力差動電流を発生させる。
【００４０】
マスタ回路６６は、ソースがＶdd電源電圧にバイアスされ、そしてゲートとドレインとがｎｐｎ型バイポーラトランジスタ７２ａのコレクタに接続された、ｐ型ＭＯＳトランジスタ７０ａを含む、差動的ｇmセルを備える。この電流ミラーの第２のレッグは、ソースがＶddであって、ゲートがトランジスタ７０ａのゲート及びドレインに接続されている、ｐ型ＭＯＳトランジスタ７０ｂを備える。トランジスタ７０ｂのドレインはｎｐｎ型バイポーラトランジスタ７２ｂのコレクタに接続されており、ｎｐｎ型バイポーラトランジスタ７２ｂは、トランジスタ７２ａのエミッタと同様にテール電流トランジスタ７６のドレインに接続されたエミッタを有する。トランジスタ７６のソースは接地されている。ｎｐｎ型バイポーラトランジスタ７２ａ及び７２ｂのベースは、後述される通り、調整可能なｇmセル４８の相互コンダクタンスｇmを決定する、固定されているかまたは調節された電圧である差動基準電圧ΔＶを受け取る。トランジスタ７２ａ及び７２ｂは、サイズ、伝導度、及び他の特性がお互いに一致する。
【００４１】
トランジスタ７０ｂのドレインとバイポーラトランジスタ７２ｂのコレクタとにおけるノードは、ｐ型ＭＯＳトランジスタ７５のゲートに接続されており、ｐ型ＭＯＳトランジスタ７５はＶdd電源電圧においてソースを有し、またそのドレインはマスタ回路６６内のトランジスタ７６のゲートに接続されている。このノードはまた、スレーブ回路６８内のｎ型ＭＯＳトランジスタ８２のゲートに接続されており、そしてトランジスタ７５をオン状態に維持するためにバイアス電流ｉBを伝導する電流ソース８１を通じてバイアスされている。コンデンサ７４はトランジスタ７５のドレインとゲートとの間に繋がれている。加えて、トランジスタ７０ｂのドレインとバイポーラトランジスタ７２ｂのコレクタとにおけるこのノードはまた、電流ｉgmTUNEを地面に伝導する電流ソース８５に接続されている。電流ソース８５は、プログラム可能な電流ソース４７（図４）の一部であってよいし、そのような電流を映し出す電流ミラートランジスタであってよいし、または、そのような他の手段で、上述されたこの利得調整電流ｉgmTUNEを提供するために構築されていてよい。このことは、本明細書を参照すれば当業者にとって明らかであろう。
【００４２】
スレーブ回路６８は、お互いにサイズが一致する、そしてそのサイズはマスタ回路６６内のトランジスタ７２ａ及び７２ｂと一致する、ｎｐｎ型トランジスタ８０ａ及び８０ｂの差動的ペアを備える。トランジスタ８０ａ及び８０ｂのエミッタはお互いに接続されており、そして、トランジスタ７６のゲートに接続されたゲートと接地されたソースとを有するｎ型ＭＯＳトランジスタ８２のドレインに接続されている。トランジスタ８０ａのコレクタは出力ノードＯＵＴＮにおいてｐ型ＭＯＳトランジスタ７８ａのドレインに接続されており、そしてトランジスタ８０ｂのコレクタは、出力ノードＯＵＴＰにおいてｐ型トランジスタ７８ｂのドレインに接続されている。トランジスタ７８ａ及び７８ｂのソースはＶdd電源電圧におかれており、それらのゲートは、共通モードフィードバックブロック８４によって制御される。共通モードフィードバックブロック８４は、当該技術分野において知られている通りの、出力ノードＯＵＴＰ及びＯＵＴＮの共通モード電圧がＤＣ動作範囲内で実質的に一定のままであることを保証するための、従来の共通モードフィードバック制御回路である。
【００４３】
動作において、トランジスタ７０ｂのゲート電圧はトランジスタ７０ａにスレーブされていることを考慮し、マスタ回路６６は、差動基準電圧ΔＶに応答して、そのバイポーラトランジスタ７２ａ及び７２ｂを通じて差動電流を発現させる。この差動電圧は、トランジスタ７６により伝導されるテール電流を定めるために、利得調整電流ｉgmTUNEを加算する。利得調整電流ｉgmTUNEがマスタ回路６６における不均衡を引き起こす限りにおいて、トランジスタ７０ｂのドレイン電圧は変調（ｍｏｄｕｌａｔｅ）するであろう。それはトランジスタ７６のゲート電圧を変調し、そしてそれ故に、トランジスタ７６によって伝導されるテール電流を調節する。結局、トランジスタ７６を通じてのテール電流は、差動基準電圧ΔＶにより確立される差動電流が利得調整電流ｉgmTUNEによりバランスされることになるようなバランス条件に達するまで、調節される。このバランス条件において、マスタ回路６６は以下の通り明確に定まった相互コンダクタンスｇmを有する：
【数１】
【００４４】
こうして、この相互コンダクタンスは利得調整電流ｉgmTUNEと基準差動電圧ΔＶとにより定められ、そして以下に更なる詳細が説明される通り、デジタル指令ｇｍ＿ＴＵＮＥ＿ＣＭＤを手段として利得調整電流ｉgmTUNEを制御することにより調整可能である（ΔＶを固定したと仮定している）。
【００４５】
トランジスタ７６及び８２のゲートがお互いに接続されており、そしてトランジスタ７５のドレイン電圧によって制御されるために、このトランジスタ７６により伝導されるテール電流はトランジスタ８２を通じて映し出される。このように、マスタ回路６６により定められるテール電流はまた、スレーブ差動回路６８内のトランジスタ８２により伝導されるテール電流でもある。そして、トランジスタ８０ａ及び８０ｂはトランジスタ７２ａ及び７２ｂと一致するために、スレーブ回路６８の相互コンダクタンスｇmはマスタ回路６６のそれと一致し、従ってまた利得調整電流ｉgmTUNEと基準差動電圧ΔＶとにより定められ、そして利得調整電流ｉgmTUNEを手段として調整可能である。ＳＵＭＰ及びＳＵＭＮ線におけるその差動電圧信号はこうして、上述のマスタ回路６６により設定された相互コンダクタンスにおいてのＯＵＴＰ及びＯＵＴＮ線における差動電流として反映される。
【００４６】
図４に戻ると、調整可能なｇmセル４８の出力部におけるＯＵＴＰ及びＯＵＴＮ線は、出力増幅器５０の差動入力部に接続されている。出力増幅器５０は次に、ボイスコイルモータ１２に端子Ｔ３及びＴ４を介して接続された、その差動出力部において、出力電流ｉOUTを生み出す。ボイスコイルモータ１２はそれから、出力電流ｉOUT（どちらの極性であってもよい）を用いて駆動され、所望のトルク、及びアクチュエータアーム１７における所望の回転並進（ｒｏｔａｔｉｏｎａｌ ｔｒａｎｓｌａｔｉｏｎ）を生み出す。
【００４７】
図４に示されている通りのボイスコイルモータ１２に対する電気的等価物から明らかなように、そして当該技術分野において既知である通り、ボイスコイルモータ１２のインダクタンスＬmは、ボイスコイル動作制御機能１０により制御される内部制御ループへの理想的でない周波数応答を与える。そのようなわけで、図４において示される通り、好ましくはループ補償がボイスコイルモータドライバ４２の内部に備えられるか、またはそれに接続される。
【００４８】
本発明におけるこの好ましい実施形態に従うところの、加算ブロック４６及び調整可能なｇmセル４８を含む完全な差動段としての、ボイスコイルモータドライバ４２の構造があるために、所望の補償をもたらすためには、お互いが直列接続され、そしてコンデンサＣpと並列接続された、抵抗器ＲC及び積分コンデンサＣCの単一の補償ネットワークのみを、差動出力線ＯＵＴＰ及びＯＵＴＮをまたいで利用すればよい。上述の通り、従来の完全な差動ボイスコイルモータドライブ機能は、１つが各々の差動線のためであるような、２つのそのような補償ネットワークを必要とした。本発明におけるこの実施形態に従えば、抵抗器ＲC及びコンデンサＣC，ＣPによる、この補償ネットワークは、ボイスコイルモータドライバ４２へ外部素子を用いて実現できる。この場合において、完全な差動ボイスコイルモータ制御機能の実現コストがこの観点から過度に増大しないようにと、２つの外部端子及びこれら３つの外部素子のみが必要とされるであろう。
【００４９】
当該技術分野において基本的であるように、ボイスコイルモータ１２の周波数応答は、「極」周波数ｆpoleを有するであろう：
【数２】
ここにおいてＲ44は感知抵抗器４４の抵抗である。
従って、この極に対する内部制御ループの適切な補償には、抵抗器ＲC及びコンデンサＣCの直列ＲＣネットワークにより決定される「ゼロ」周波数ｆzeroが含まれるであろう。
【数３】
【００５０】
このゼロ周波数ｆzeroは外部素子により正確に実現可能ではあるが、最新の集積回路における製造のばらつきにより、コンデンサＣCの電気容量がおよそ１０％程度、いずれかの方向へ変化し得るのであるし、そして従来の多結晶シリコンまたは拡散抵抗器Ｒrの抵抗値が、更に幅広く変化し得る。
【００５１】
本発明における好ましい実施形態に従えば、お互いが直列に接続され、そしてコンデンサＣpと並列に接続された、抵抗器ＲC及び積分コンデンサＣCの十分に正確な補償ネットワークは、ボイスコイルモータドライバ４２と共に「オンチップ」で実現可能であり、さらにはディスクドライブシステムの製造コストを削減する。加えて、本発明におけるこの実施形態に従えば、このネットワークにおける抵抗器ＲCを、温度や製造過程の変化に亘って少なくとも１次のオーダーまでは一定であるような周波数応答において「ゼロ」周波数を与えることができるように、実現可能である。
【００５２】
図７は、本発明におけるこの実施形態に従い、お互いが直列に接続され、そしてコンデンサＣpと並列に接続された、抵抗器９１（抵抗ＲCを有する）及び積分コンデンサＣCのオンチップ補償ネットワークの構造を図解している。本発明におけるこの実施形態に従えば、周波数ロールオフコンデンサＣp及び高積分コンデンサＣCは、以下に説明されるような、所望の特性により決定される電気容量値を有する集積回路コンデンサのための、従来のやり方により構築される。カットオフ周波数を超えての所望のロールオフ利得を提供するために、ロールオフコンデンサＣpの値は従来のやり方で選択されるであろう。コンデンサＣpはピコファラッド（ｐｉｃｏｆａｒａｄ， ｐＦ）程度の電気容量を有し、そのようなものはボイスコイルモータドライバ４２と同じ集積回路内部において容易に実現可能と考えられる。本発明の、この実施形態における抵抗器９１は、お互いが直列に接続されており、また積分コンデンサＣCと直列になっているソース−ドレイン経路を有する、ｎ型ＭＯＳトランジスタ９０ａ及び９０ｂのペアで構築される。補償抵抗器９１を実現するために、このやり方で直列に接続されるトランジスタ９０の数は、ボイスコイルモータ１２の特性に依存して変わり得る。トランジスタ９０ａ及び９０ｂのゲートはお互いに共通して接続されており、ゲート電圧Ｖgateにバイアスされている。そのようにして、ゲート電圧Ｖgateは、トランジスタ９０ａ及び９０ｂにより与えられるソース−ドレイン抵抗、そして補償ネットワーク内の抵抗器９１の抵抗ＲCを制御する。
【００５３】
この直列なトランジスタ９０の数はプログラム可能なように、例えば各々のトランジスタ９０に並列に配置されたスイッチングトランジスタを手段として制御できると考えられる。図８は、この代替的なやり方における、抵抗器９１’の構造を図解している。そのやり方においては、３つのトランジスタ９０ａ，９０ｂ，９０ｃが、直列に接続されたソース−ドレイン経路を有し、そしてそれらトランジスタのゲートは、お互いに共通して接続されており、ゲート電圧Ｖgateにバイアスされている。この例において、トランジスタ９０ｂ及び９０ｃは、対応する各々のバイパスｎ型ＭＯＳトランジスタ９３ｂ及び９３ｃのソース／ドレイン経路と並列に接続された、ソース／ドレイン経路を有する。トランジスタ９３ｂ及び９３ｃのゲートは独立デジタル制御信号ＢＹＰ＿Ｂ，ＢＹＰ＿Ｃを受信する。そのようにして、抵抗器９１’の抵抗ＲCは、トランジスタ９３ｂ及び９３ｃのいずれか一方、またはその両方についての調整を行い、各々のトランジスタ９０ｂ及び９０ｃのいずれか一方、またはその両方をショートさせることにより、制御可能である。ゼロでない最小の抵抗値ＲCは、補償のためには常に要求されるであろうと考えられるので、トランジスタ９０ａに並列に接続されているようなバイパストランジスタは存在しない。このようなやり方で、補償ネットワークにおける抵抗器９１’の抵抗ＲCのデジタル制御が、この代替的実装により与えられる。
【００５４】
本発明における好ましい実施形態に従えば、変化する過程及び温度に亘ってゼロ周波数ｆzeroが一定であることを保証するために、ゲート電圧Ｖgateがマスタ−スレーブ回路から発生される。図７に戻ると、このマスタ−スレーブ回路の「マスタ」側には、プログラム可能な電流ソース５７の制御下において調整電流ｉTUNEを伝導する電流ソース９０が備えられている。プログラム可能な電流ソース５７は基準電流ｉTUNE(REF)を受信する。調整電流ｉTUNEは基準電流ｉTUNE(REF)に基づく。プログラム可能な電流ソース５７はまた、調整電流ｉTUNEの基準電流ｉTUNE(REF)に対する比率を制御する、デジタル指令値ＴＵＮＥ＿ＣＭＤを受信する。例えば、調整電流ｉTUNEがプログラム可能な電流ソース５７内部を伝導する電流に比例するようにと、電流ソース９０は電流ミラーに属するかもしれないし、あるいは、プログラム可能な電流ソース５７は、従来のやり方によって電流ソース９０の伝導を制御するために、制御信号（電圧または電流）を発行するかもしれない。本発明における、この好ましい実施形態に従えば、基準電流ｉTUNE(REF)、そして調整電流ｉTUNEは、例えば以下に説明がされるクロック発生器回路５６内のコンデンサのような集積回路コンデンサの電気容量が変わるとともに変化する。変化する過程や温度に亘って、少なくとも１次のオーダーまでは一定であるようなゼロ周波数ｆzeroを得るために、そのようなコンデンサのサイズ及び誘電体における過程変化が電流ソース９０により伝導される電流ｉTUNEに反映されるよう、調整電流ｉTUNEはボイスコイル動作制御機能１０と同一の集積回路内で実現されるコンデンサの電気容量に基づくべきである。
【００５５】
図９は、本発明におけるこの好ましい実施形態に従って、電気容量依存調整基準電流ｉTUNE(REF)を発生させるための、そして、調整可能なｇmセル４８の利得を制御するためにプログラム可能な電流ソース４７（図４）に印加される電気容量依存基準電流ｉgmTUNE(REF)を発生させるための、クロック発生器回路５６の構造を図解する。当然ながら、これらの電流ｉTUNE(REF) 及びｉtmTUNE(REF)を発生させるために別の回路を用いてよいということは想定されているし、実際に、そのような回路がクロック発生器回路である必要はない。本明細書を参照した当業者であれば、そのような代わりの回路を容易に導き出せるであろう。しかしながら、そのようなクロック発生器回路は、ディスクドライブコントローラ７の動作のために他の理由から必要とされるので、本発明に従ってディスクドライブコントローラ機能を実現するときの効率性のためには、電流ｉTUNE(REF) 及びｉtmTUNE(REF)を併せて発生させるためにクロック発生器回路を用いることが特に便利であると考えられる。
【００５６】
クロック発生器回路５６は、調整可能なｇmセル４８及び出力増幅器５０と同じ集積回路内に、本発明におけるこの実施形態に従って実現されるような、集積回路コンデンサ５４、の充電及び放電に基づいて、出力クロック信号ＣＬＫを発生させる。コンデンサ５４はＶCC電源より、電流ソース５０ａ及びスイッチ５１ａを介して（地面に対して）充電され、そしてスイッチ５１ｂ及び電流ソース５０ｂを介して放電される。当該技術分野において既知である通り、この回路におけるスイッチ５１ａ，５１ｂ，及び他のスイッチは、当然ながら従来のトランジスタを経由して実装される。本発明におけるこの実施形態に従えば、電流ソース５０ａ及び５０ｂの各々は、コンデンサ５４を充電または放電し、従ってコンデンサ５４の電気容量に依存するような電流に対応する、電流ＩCを伝導する。この電流ＩCは、出力クロック信号ＣＬＫに基づき、コンデンサ５４の変化する電気容量に亘って所望の周波数のクロック信号ＣＬＫを与えるレベルへと電流ＩCが調節されるよう、電流トリム回路４９によってトリム可能である。
【００５７】
スイッチ５１ａ及び５１ｂは論理回路５８により制御され、相補的に重複しないように動作する。スイッチ５１ａ及び５１ｂが動作する周波数は、コンデンサ５４をまたいだ電圧が実質的には折れ線三角形型波形（ｐｉｅｃｅｗｉｓｅ−ｌｉｎｅａｒ ｔｒｉａｎｇｌｅ ｗａｖｅｆｏｒｍ）となるように、コンデンサ５４が充電されて放電されるＲＣ時定数よりも相当に高いと考えられる。
【００５８】
コンデンサ５４は比較器５５の負入力部へと接続されている。比較器５５は、その正入力部において、抵抗分割器５２から選択された電圧レベルを受け取る。抵抗分割器５２は、基準電圧ＶＲＥＦと地面との間に接続された抵抗器の組として構成されている。抵抗分割器５２内において、高い方の電圧ノードは、スイッチ５３ｈｉを介して、比較器５５の正入力部に接続されており、低い方の電圧ノードはスイッチ５３ｌｏを介して接続されている。スイッチ５３ｈｉ及び５３ｌｏは、相補的であって重複しないようなやり方で、論理回路により制御される。すなわちスイッチ５１ａが閉じられている間にはスイッチ５３ｈｉが閉じられており（コンデンサ５４を充電する）、スイッチ５１ｂが閉じられている間にはスイッチ５３ｌｏが閉じられている（コンデンサ５４を放電する）。このように、比較器５５は実質的に、充電サイクルのために、併せて放電サイクルのために、コンデンサ５４をまたいだ電圧を比較する対象としての、２つの基準レベルを有する。比較器５５はこうして、スイッチ５１ａ及び５１ｂの切り替えの周波数に対応する矩形波信号を実質的に発生させる。この矩形波はバッファ５７へと印加され、バッファ５７はクロック信号ＣＬＫを生成する。クロック信号ＣＬＫはまた、論理回路５８及び電流トリム４９にフィードバックされる。
【００５９】
上述の通り、クロック信号ＣＬＫの周波数が所望の周波数に一致するように、電流トリム４９は、コンデンサ５４が充電され、そして放電される電流ＩCを調節する。すなわち、コンデンサ５４の電気容量が公称よりも高い場合には、電流ＩCは電流トリム４９により増加され、コンデンサ５４の電気容量が公称よりも低い場合には電流ＩCは減少される。従って、電流ＩCはコンデンサ５４の電気容量が変わると共に変化する。
【００６０】
この電流ＩＣは、基準電流ｉTUNE(REF)及び基準電流ｉgmTUNE(REF)を生み出すために、電流ミラー５９を介して、映し出される。従って、これら電流ｉTUNE(REF)及びｉgmTUNE(REF)の各々は、電流ＩＣの固定比率であって、そしてまた、コンデンサ５４の電気容量が変わると共に変化する。電流ｉTUNE(REF)は図７におけるプログラム可能な電流ソース５７へと印加され、プログラム可能な電流ソース５７は次に電流ソース９０を制御し、そして基準電流ｉgmTUNE(REF)が図４におけるプログラム可能な電流ソース４７へと印加されるか、またはこれを制御する。
【００６１】
電流ソース９０は、クロック発生器回路５６の電流ミラー５９の一部と対応してよいし、あるいは、コンデンサ５４の電気容量に基づく調整電流ｉTUNEを伝導するように制御される。この調整電流は、自身のドレインと、そしてペアを成すｎ型ＭＯＳトランジスタ９４のゲートと、に接続されたゲートを有するｎ型ＭＯＳトランジスタ９２のドレインへの、調整電流ｉTUNEであって、トランジスタ９２及び９４のソースは接地されている。この電流の「スレーブ」レッグ内にあるトランジスタ９４のドレインは、自身のドレインが演算増幅器９８によってバイアスされており、自身のゲートが演算増幅器１００によってバイアスされているような、ｎ型ＭＯＳトランジスタ９６のソースに接続されている。好ましくは、本発明におけるこの実施形態に従って、ｎ型ＭＯＳトランジスタ９６は、そのサイズ及び構造がトランジスタ９０ａ及び９０ｂの各々に一致する。演算増幅器９８は、自身の出力部に繋がれた反転入力部と、基準電圧ＶＲＥＦ＋ΔＶ／２を受信する非反転入力部と、を有する。電圧ＶＲＥＦは、実質的には差動出力線ＯＵＴＰ及びＯＵＴＮにおける共通モード電圧に対応する基準電圧であり、電圧ΔＶは数百ミリボルト（ｍＶ：ｍｉｌｌｉｖｏｌｔ）程度の定電圧である。演算増幅器１００は、基準電圧ＶＲＥＦ−ΔＶ／２を受信する非反転入力部と、トランジスタ９６のソース及びトランジスタ９４のドレインにおけるノードに繋がれた反転入力部と、そして電圧Ｖgateを駆動する出力部とを有する。Ｖgateは「スレーブ」レッグ内のトランジスタ９６のゲートに印加され、併せてトランジスタ９０ａ及び９０ｂのゲートに印加される。
【００６２】
動作において、トランジスタ９２によって伝導される電流ｉTUNEは、トランジスタ９６もまた電流ｉTUNEを伝導するようにと、トランジスタ９４に映し出される（非常に高い入力インピーダンスを与える演算増幅器への入力である）。演算増幅器９８は、トランジスタ９６のドレインを基準電圧ＶＲＥＦ＋ΔＶ／２にバイアスする。他方、演算増幅器９８は、基準電圧ＶＲＥＦ−ΔＶ／２と等しくなるトランジスタ９６のソースにおける電圧と結果的に一致するレベルにおいて、ゲート電圧Ｖgateを発現させる。そのようにして、トランジスタ９６のソース−ドレイン電圧は、演算増幅器９８及び１００によって、強制的に電圧ΔＶとされる。そしてトランジスタ９６のソース−ドレイン電流は、トランジスタ９２及び９４の電流ミラーの動作により、強制的に電流ｉTUNEとされる。従って、トランジスタ９４のソース−ドレイン抵抗はΔＶ／ｉTUNEであり、合計で抵抗器９１の抵抗ＲCを成すトランジスタ９０の各々の抵抗と同様である。
【００６３】
電気容量ＣCを、過程及び温度の変化とともに変わる容量値を有するものとして、以下のように考えることができる。
【数４】
ここにおいて、Ｃ0は公称値であり、εは、温度及び過程の変化から生じる、この公称値Ｃ0からのわずかな変化である。既に論じたとおり、電流ｉTUNEは電気容量の変化を反映する基準電流ｉTUNE(REF)に比例して発生するのであり、電流ｉTUNE自身もまた電気容量の変化を反映する。
【数５】
ここにおいて、Ｉ0は電流ｉTUNEに対する公称値である。そのようにして、電流ｉTUNEは、少なくとも１次のオーダーに亘っては、電気容量ＣCの変化と共に変化する。そして上述の通り、電流ｉTUNEは、プログラム可能な電流ソース５７か、または別のそのような回路を用いて調整可能である。
【００６４】
上述の通り、トランジスタ９０ａ及び９０ｂはトランジスタ９６と物理的に一致し、ほぼ同一の動作条件で（電圧ＶＲＥＦはほぼ、差動出力線ＯＵＴＰ及びＯＵＴＮにまたがった共通モード電圧である）、同一のゲート電圧を受信する。トランジスタ９０の各々の実体はこうして、トランジスタ９６におけるソース−ドレイン抵抗ΔＶ／ＩTUNEと同一のソース−ドレイン抵抗を与えるのであって、こうして抵抗ＲCが以下のように得られる：
【数６】
ここにおいてＮは、組を成して抵抗器９１を形成するトランジスタ９０の数である（図７の例においてはＮ＝２であり、図８の例においては、Ｎは１から３へと変化する）。結果として、電流ｉTUNEを調節することにより抵抗ＲCを調整可能であり、そして抵抗ＲCは過程や温度変化に起因して電気容量が変わることに逆比例して、変化する。
【００６５】
既に論じた通り、抵抗器９１及びコンデンサＣCの直列ＲＣネットワークにより決定されるゼロ周波数ｆzeroを導くことができる：
【数７】
または、上述された抵抗ＲC及びコンデンサ電気容量ＣCの表現を参照すれば、以下の通りとなる：
【数８】
【００６６】
この表現から明らかな通り、ゼロ周波数ｆzeroは、過程パラメータまたは動作温度の変化に起因する公称からの変位εからは独立している。図８に関連して上述した通り、ボイルコイルモータ１２の極における大きな変化が求められている場合には、Ｎ個の多数トランジスタ９０を、抵抗器９１’を形成するよう直列にし、それらトランジスタ９０の１以上に対して並列にスイッチング装置９３を与えて、ゼロ周波数ｆzeroがより幅広く（電流ｉTUNEのトリミングまたは調節により達成される調節レベルを超えて）変化するよう構成することが可能である。
【００６７】
システムの周波数応答における極周波数ｆpoleを相殺するよう、ゼロ周波数ｆzeroは選択可能であると仮定し、そしてコンデンサＣpの電気容量がコンデンサＣCのそれと比較して小さいと仮定すれば、内部制御ループ帯域幅ＢＷを以下のように表すことができる：
【数９】
ここでＧ（ｄｒｖ）は出力増幅器５０の利得であり、Ｇ（ｓｎｓ）は感知増幅器５２の利得であり、そしてｇmは調整可能なｇmセル４８の利得である。コンデンサＣCの電気容量は、そのオンチップ構造により固定されていると考えれば、デジタル指令ＴＵＮＥ＿ＣＭＤの値の変化を介して電流ｉgmTUNEを調節することで、調整可能なｇmセル４８の利得を調節することにより、ループ帯域幅は調節可能である。加えて、調整可能なｇmセル４８の利得ｇmは、それ自身がオンチップコンデンサ５４の電気容量に依存する、その調整電流ｉgmTUNEに依存するので、ループ帯域幅ＢＷはまた、少なくとも１次のオーダーでは、過程の変化や動作温度の変化に亘って一定である。この内部制御ループにおけるＤＣ利得Ｇm（ω＝０）は、以下のように表すことができる：
【数１０】
この、ＤＣにおける相互コンダクタンス利得Ｇmは一定値に留まる。
【００６８】
本発明におけるこの実施形態に従えば、たとえボイスコイルモータ制御機能１０が完全に差動的な形式で実現されているとしても、そのボイスコイルモータ制御機能１０の内部制御ループに対してオンチップ補償ネットワークが与えられる。従って、本発明に従えば、線形スイングヘッドルームを低減させ、より低い電源電圧を可能とするという重要な利点が得られるだけでなく、この補償ネットワークのオンチップでの実現により、ディスクドライブコントローラを実装するために要求される外部端子や外部素子の数を減らすことができ、結果として回路基板のスペースも削減される。更には、本発明におけるこの実施形態に従って得られる補償ネットワークはまた、過程や動作温度の変化に亘り、少なくとも１次のオーダーにおいては安定しており、実際にゼロ補償周波数は、比較的単純な回路技法を用いて調整可能である。
【００６９】
本発明の代替的実施形態に従えば、その機能内部への各々の差動線に対してオンチップ補償が与えられるような、完全な差動ボイスコイルモータ制御機能１１０が与えられる。より具体的には、上述の本発明における第１の好ましい実施形態に備えられていたよりも、より単純な加算機能を用いることができる。それは２つの補償ネットワークを必要とするが、しかしながらそこにおいて、これら補償ネットワークはボイスコイルモータ制御機能１１０と共に「オンチップで」実現可能である。本発明におけるこの実施形態の更なる詳細な説明のために、図１０へと注意が向けられる。
【００７０】
本発明におけるこの実施形態に従えば、ＶＣＭ ＤＡＣ１１２の入力部においてデジタルトルク指令ＴＲＱ＿ＣＭＤが受信される。ＴＲＱ＿ＣＭＤは、ボイスコイルモータ１２０によって与えられるべきトルクの所望の極（方向）及び大きさに対応しており、ボイスコイルモータ１２０は前述同様、インダクタンスＬm及びその寄生抵抗Ｒmによって表される。本発明におけるこの実施形態では、ＶＣＭ ＤＡＣ１１２は差動デジタルアナログ変換器であり、差動出力部を有し、加算ノードＳ１及びＳ２に、それぞれ抵抗器１１３ａ及び１１３ｂを介して接続されている。本発明における前述の実施形態と同様、感知抵抗器１２１が、ボイスコイルモータ１２０に直列に備えられている。端子Ｔ５及びＴ６は、感知抵抗器１２１の反対側に接続されている。差動感知増幅器１２２は端子Ｔ５及びＴ６に繋がれた差動入力部を有し、そして、その差動出力部において、感知抵抗器１２１をまたいでの差動電圧に対応して、差動信号を発生させる。感知増幅器１２２からの差動出力線は、抵抗器１１５ａ及び１１５ｂを介して、加算ノードＳ１及びＳ２に繋がれている。
【００７１】
加算ノードＳ１及びＳ２は、差動誤差増幅器１１４のそれぞれの入力部に接続されている。誤差増幅器１１４の差動出力部は、出力増幅器１１８（これも差動増幅器である）の差動入力部に接続されている。出力増幅器１１８の差動出力部は端子Ｔ３に接続されており、そしてボイスコイルモータ１２０にまたがっている。本発明におけるこの実施形態に従えば、端子Ｔ３から端子Ｔ４への電流の極性が、ＶＣＭ ＤＡＣ１１２の出力部における差動信号の極性と同じになるように、差動誤差増幅器１１４と差動出力増幅器１１８との各々は反転している。
【００７２】
動作において、ＶＣＭ ＤＡＣ１１２からの差動出力と、感知増幅器１２２の差動出力とは、加算ノードＳ１及びＳ２において加算される。この例において、先に示唆された極性を考えると、これら差動信号の極性はお互いに反対である。加算ノードＳ１及びＳ２にまたがっての差動電圧は、電流ｉOUTがトルク指令ＴＲＱ＿ＣＭＤによって指令されるレベルに一致するようなバランス条件においてゼロとなるであろう。
【００７３】
本発明におけるこの実施形態に従えば、ボイスコイルモータ１２０のリアクタンスＬmに起因する、制御ループの周波数応答における極に対する補償は、差動誤差増幅器１１４の各々の入力部及び出力部をまたいで接続された補償ネットワークにより影響を受ける。より具体的には、抵抗器１１６ａに直列な積分コンデンサＣCと並列であるような、増幅器１１４の負入力部と増幅器１１４の正出力部との間の補償コンデンサＣpにより、１つのそのような補償ネットワークは実現される。同様に、積分コンデンサＣC及び抵抗器１１６ｂの直列ネットワークと並列であるような補償コンデンサＣpが、差動誤差増幅器１１４の正入力部と負出力部との間に接続されている。抵抗器１１６ａ及び１１６ｂは、直列に接続されたソース−ドレイン経路と、共通に接続され、ゲート電圧Ｖgateにバイアスされたゲートと、を有する１以上のｎ型トランジスタ（そのうちの２つが、この例において示されている）によって、各々実現される。前述同様に、抵抗器１１６ａ及び１１６ｂは代替的に、幾つかのそのような、直列に接続されていて、ソース−ドレイン経路のうち選択されたものを、制御可能かまたはプログラム可能なやり方で、所望される場合にはショートさせるスイッチングトランジスタを有する、トランジスタによって実現されてもよい。
【００７４】
そして本発明におけるこの実施形態に従えば、例えば図７に関連して説明した通り、抵抗器１１６ａ及び１１６ｂの各々が呈する抵抗が基準電圧ΔＶの調整電流ｉTUNEへの比率に対応するよう、ゲート電圧Ｖgateはマスタ／スレーブ回路によって得られる。
ここで調整電流ｉTUNEは、変化する温度及び過程に亘って少なくとも１次のオーダーでは安定するように、電気容量と共に変化する。本発明における、この代替的実施形態に従い、この制御ループの周波数応答へと盛り込まれるゼロ周波数ｆzeroもまた、変化する過程及び温度に亘って１次のオーダーまでは一定である。
【００７５】
更には、上述の通り、これら補償ネットワークによって確立されるゼロ周波数ｆzeroを、抵抗器１１６ａ及び１１６ｂ内部のトランジスタ（上記のやり方で実装されているならば）のｉｎ及びｏｕｔを切り替えることにより、粗い感覚で調整することが可能である。更に、この補償は、外部の補償ネットワークと同程度に正確なやり方で、しかしながらオンチップ素子によって、達成される。結果として、この内部制御ループの安定した正確な補償のために、外部端子または素子は必要とされない。
【００７６】
本発明は、特定の例示的実施形態に従って説明されてきたものではあるが、当然ながら、これら実施形態への、本発明の利点及び恩恵を得られるような修正及び代替が、本明細書及び図面を参照した当業者にとって明らかとなるであろう。そのような修正及び代替は請求の範囲に記載された本発明の範囲に属するものと考えられる。
【図面の簡単な説明】
【００７７】
【図１】図１は、従来のボイスコイルモータ制御及び駆動回路の、結線図形式での電気回路図である。
【図２】図２は、本発明の好ましい実施形態に従って構築されるディスクドライブシステムの、ブロック形式での電気回路図である。
【図３】図３は、本発明の好ましい実施形態に従った、図２のディスクドライブシステムにおけるサーボ制御とボイスコイルモータ制御機能のブロック形式での電気回路図である。
【図４】図４は、本発明の好ましい実施形態に従った、ディスクドライブシステムのためのボイスコイルモータ制御機能の、ブロック形式及び結線図形式での電気回路図である。
【図５】図５ａと図５ｂとは、本発明の好ましい実施形態に従った、図４のボイスコイルモータ制御機能における加算ブロックの、それぞれブロック形式と結線図形式とでの電気回路図である。
【図６】図６は、本発明の好ましい実施形態に従った、図４のボイスコイルモータ制御機能における調整可能なｇmセルの、結線図形式での電気回路図である。
【図７】図７は、本発明の好ましい実施形態に従った、図４のボイスコイルモータ制御機能におけるオンチップ補償ネットワーク中のバイアスを制御するためのマスタ回路の、ブロック形式及び結線図形式での電気回路図である。
【図８】図８は、本発明の好ましい実施形態の別の実装に従った、図４のボイスコイルモータ制御機能における補償ネットワーク中の抵抗器の、結線図形式での電気回路図である。
【図９】図９は、本発明の好ましい実施形態に従った、図４のボイスコイルモータ制御機能におけるオンチップ補償ネットワークのために調整電流を発生させるためのクロック回路の、結線図形式での電気回路図である。
【図１０】図１０は、本発明における別の好ましい実施形態に従った、ディスクドライブシステムのためのボイスコイルモータ制御機能の、ブロック形式及び結線図形式での電気回路図である。
【特許請求の範囲】
【請求項１】
フィードバックパラメータを感知するための、及び差動フィードバック信号を発生させるための、感知増幅器と、
差動入力信号と前記差動フィードバック信号とに対応する差動誤差信号を生み出すための加算回路と、
前記差動誤差信号を受信するための前記加算回路に繋がれた入力部を有し、前記差動誤差信号に応答して中間差動信号を与える１対の出力部を有する、差動利得段と、
前記中間差動信号に応答して差動出力信号を発生させるための差動出力増幅器と、
前記差動利得段における前記１対の出力部に繋がれた第１の補償ネットワークであって、
少なくとも１つのコンデンサと、
前記少なくとも１つのコンデンサに接続された伝導経路を備え、制御端子を備える、少なくとも１つのトランジスタから成る抵抗器と、
を含む、第１の補償ネットワークと、
調整電流を生み出すための調整電流回路と、
前記調整電流に応答して、前記第１の補償ネットワークにおける前記少なくとも１つのトランジスタの前記制御端子をバイアスするための、バイアス回路と、
を含む、差動フィードバック制御回路。
【請求項２】
前記差動利得段、前記差動出力増幅器、前記調整電流回路、前記バイアス回路、及び前記第１の補償ネットワークは、単一の集積回路内において実現され、
前記調整電流回路は、前記単一の集積回路内において形成されるコンデンサにおける変化と共に変化する前記調整電流を生み出す、
請求項１に記載の回路。
【請求項３】
前記調整電流回路は、
コンデンサと、
前記コンデンサに繋がれた制御可能な電流ソースを含む、充電及び放電回路と、
を含む、請求項２に記載の回路。
【請求項４】
前記第１の補償ネットワークの前記抵抗器は、
直列に接続された自己の伝導経路と、共通に接続された自己の制御端子と、を有する複数のトランジスタ、を含み、
前記バイアス回路は、前記調整電流に応答して、前記第１の補償ネットワークにおける前記複数のトランジスタの前記制御端子をバイアスする、
請求項１に記載の回路。
【請求項５】
前記複数のトランジスタは、直列接続された自己のソース−ドレイン経路と、共通に接続され前記バイアス回路によってバイアスされる自己のゲートと、を有するＭＯＳトランジスタである、
請求項４に記載の回路。
【請求項６】
コントローラと、
前記コントローラに繋がれた、前記コントローラからの信号に応答してディスクドライブにおけるアクチュエータアームの所望の動作に対応するトルク指令信号を発生させるためのサーボ制御機能と、
集積回路内のボイスコイル動作制御機能であって、
前記トルク指令信号を差動信号に変換するための入力回路と、
ボイスコイルモータ駆動信号からフィードバックパラメータを感知するための、そして差動フィードバック信号を発生させるための感知増幅器と、
差動入力信号と前記差動フィードバック信号とに対応する差動誤差信号を生み出すための加算回路と、
前記差動誤差信号を受信するための前記加算回路に繋がれた入力部を有し、前記差動誤差信号に応答して中間差動信号を与える１対の出力部を有する、差動利得段と、
前記中間差動信号に応答して、差動ボイスコイルモータ駆動信号を発生させるための差動出力増幅器と、
前記差動利得段における前記１対の出力部に繋がれた第１の補償ネットワークであって、
少なくとも１つのコンデンサと、
前記少なくとも１つのコンデンサに接続された伝導経路を有し、制御端子を有する、少なくとも１つのトランジスタから成る、抵抗器と、
を含む、第１の補償ネットワークと、
を含む、ボイスコイル動作制御機能と、
調整電流を生み出すための調整電流回路と、
前記調整電流に応答して前記第１の補償ネットワークにおける前記少なくとも１つのトランジスタの前記制御端子をバイアスするためのバイアス回路と、
を含む、ディスクドライブコントローラ。
【請求項７】
フィードバックパラメータを感知するための、そして差動フィードバック信号を発生させるための、感知増幅器と、
差動入力信号と前記差動フィードバック信号とに対応する差動誤差信号を生み出すための加算回路と、
前記差動誤差信号を受信するための前記加算回路に繋がれた入力部を有し、前記差動誤差信号に応答して、調整電流に応答して調節可能な利得を有する中間差動信号を与える、１対の出力部を有する、調整可能な差動利得段と、
前記中間差動信号に応答して差動出力信号を発生させるための差動出力増幅器と、
前記調整電流を生み出すための調整電流回路と、
を含む、差動フィードバック制御回路。
【請求項８】
コントローラと、
前記コントローラに繋がれた、前記コントローラからの信号に応答してディスクドライブにおけるアクチュエータアームの所望の動作に対応するトルク指令信号を発生させるためのサーボ制御機能と、
集積回路内のボイスコイル動作制御機能であって、
前記トルク指令信号を受信する入力部を有し、前記トルク指令信号に対応する差動入力信号を与える出力部を有する、デジタルアナログ変換器と、
フィードバックパラメータを感知するための、そして差動フィードバック信号を発生させるための、感知増幅器と、
前記差動入力信号と前記差動フィードバック信号とに対応する差動誤差信号を生み出すための加算回路と、
前記差動誤差信号を受信するための前記加算回路に繋がれた入力部を有し、前記差動誤差信号に応答して、調整電流に応答して調節可能な利得を有する中間差動信号を与える、１対の出力部を有する、調整可能な差動利得段と、
前記中間差動信号に応答して差動出力信号を発生させるための差動出力増幅器と、
前記調整電流を生み出すための調整電流回路と、
を含む、ボイスコイル動作制御機能と、
を含む、ディスクドライブコントローラ。
【請求項１】
フィードバックパラメータを感知するための、及び差動フィードバック信号を発生させるための、感知増幅器と、
差動入力信号と前記差動フィードバック信号とに対応する差動誤差信号を生み出すための加算回路と、
前記差動誤差信号を受信するための前記加算回路に繋がれた入力部を有し、前記差動誤差信号に応答して中間差動信号を与える１対の出力部を有する、差動利得段と、
前記中間差動信号に応答して差動出力信号を発生させるための差動出力増幅器と、
前記差動利得段における前記１対の出力部に繋がれた第１の補償ネットワークであって、
少なくとも１つのコンデンサと、
前記少なくとも１つのコンデンサに接続された伝導経路を備え、制御端子を備える、少なくとも１つのトランジスタから成る抵抗器と、
を含む、第１の補償ネットワークと、
調整電流を生み出すための調整電流回路と、
前記調整電流に応答して、前記第１の補償ネットワークにおける前記少なくとも１つのトランジスタの前記制御端子をバイアスするための、バイアス回路と、
を含む、差動フィードバック制御回路。
【請求項２】
前記差動利得段、前記差動出力増幅器、前記調整電流回路、前記バイアス回路、及び前記第１の補償ネットワークは、単一の集積回路内において実現され、
前記調整電流回路は、前記単一の集積回路内において形成されるコンデンサにおける変化と共に変化する前記調整電流を生み出す、
請求項１に記載の回路。
【請求項３】
前記調整電流回路は、
コンデンサと、
前記コンデンサに繋がれた制御可能な電流ソースを含む、充電及び放電回路と、
を含む、請求項２に記載の回路。
【請求項４】
前記第１の補償ネットワークの前記抵抗器は、
直列に接続された自己の伝導経路と、共通に接続された自己の制御端子と、を有する複数のトランジスタ、を含み、
前記バイアス回路は、前記調整電流に応答して、前記第１の補償ネットワークにおける前記複数のトランジスタの前記制御端子をバイアスする、
請求項１に記載の回路。
【請求項５】
前記複数のトランジスタは、直列接続された自己のソース−ドレイン経路と、共通に接続され前記バイアス回路によってバイアスされる自己のゲートと、を有するＭＯＳトランジスタである、
請求項４に記載の回路。
【請求項６】
コントローラと、
前記コントローラに繋がれた、前記コントローラからの信号に応答してディスクドライブにおけるアクチュエータアームの所望の動作に対応するトルク指令信号を発生させるためのサーボ制御機能と、
集積回路内のボイスコイル動作制御機能であって、
前記トルク指令信号を差動信号に変換するための入力回路と、
ボイスコイルモータ駆動信号からフィードバックパラメータを感知するための、そして差動フィードバック信号を発生させるための感知増幅器と、
差動入力信号と前記差動フィードバック信号とに対応する差動誤差信号を生み出すための加算回路と、
前記差動誤差信号を受信するための前記加算回路に繋がれた入力部を有し、前記差動誤差信号に応答して中間差動信号を与える１対の出力部を有する、差動利得段と、
前記中間差動信号に応答して、差動ボイスコイルモータ駆動信号を発生させるための差動出力増幅器と、
前記差動利得段における前記１対の出力部に繋がれた第１の補償ネットワークであって、
少なくとも１つのコンデンサと、
前記少なくとも１つのコンデンサに接続された伝導経路を有し、制御端子を有する、少なくとも１つのトランジスタから成る、抵抗器と、
を含む、第１の補償ネットワークと、
を含む、ボイスコイル動作制御機能と、
調整電流を生み出すための調整電流回路と、
前記調整電流に応答して前記第１の補償ネットワークにおける前記少なくとも１つのトランジスタの前記制御端子をバイアスするためのバイアス回路と、
を含む、ディスクドライブコントローラ。
【請求項７】
フィードバックパラメータを感知するための、そして差動フィードバック信号を発生させるための、感知増幅器と、
差動入力信号と前記差動フィードバック信号とに対応する差動誤差信号を生み出すための加算回路と、
前記差動誤差信号を受信するための前記加算回路に繋がれた入力部を有し、前記差動誤差信号に応答して、調整電流に応答して調節可能な利得を有する中間差動信号を与える、１対の出力部を有する、調整可能な差動利得段と、
前記中間差動信号に応答して差動出力信号を発生させるための差動出力増幅器と、
前記調整電流を生み出すための調整電流回路と、
を含む、差動フィードバック制御回路。
【請求項８】
コントローラと、
前記コントローラに繋がれた、前記コントローラからの信号に応答してディスクドライブにおけるアクチュエータアームの所望の動作に対応するトルク指令信号を発生させるためのサーボ制御機能と、
集積回路内のボイスコイル動作制御機能であって、
前記トルク指令信号を受信する入力部を有し、前記トルク指令信号に対応する差動入力信号を与える出力部を有する、デジタルアナログ変換器と、
フィードバックパラメータを感知するための、そして差動フィードバック信号を発生させるための、感知増幅器と、
前記差動入力信号と前記差動フィードバック信号とに対応する差動誤差信号を生み出すための加算回路と、
前記差動誤差信号を受信するための前記加算回路に繋がれた入力部を有し、前記差動誤差信号に応答して、調整電流に応答して調節可能な利得を有する中間差動信号を与える、１対の出力部を有する、調整可能な差動利得段と、
前記中間差動信号に応答して差動出力信号を発生させるための差動出力増幅器と、
前記調整電流を生み出すための調整電流回路と、
を含む、ボイスコイル動作制御機能と、
を含む、ディスクドライブコントローラ。
【図１】
【図２】
【図３】
【図４】
【図５ａ】
【図５ｂ】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図２】
【図３】
【図４】
【図５ａ】
【図５ｂ】
【図６】
【図７】
【図８】
【図９】
【図１０】
【公表番号】特表２００９−５３４０１２（Ｐ２００９−５３４０１２Ａ）
【公表日】平成２１年９月１７日（２００９．９．１７）
【国際特許分類】
【出願番号】特願２００９−５０５５７７（Ｐ２００９−５０５５７７）
【出願日】平成１９年４月１０日（２００７．４．１０）
【国際出願番号】ＰＣＴ／ＵＳ２００７／０６６３４３
【国際公開番号】ＷＯ２００７／１２１１８９
【国際公開日】平成１９年１０月２５日（２００７．１０．２５）
【出願人】（５０２２９３６１４）テキサス インスツルメンツ インコーポレイテッド (19)
【Ｆターム（参考）】
【公表日】平成２１年９月１７日（２００９．９．１７）
【国際特許分類】
【出願日】平成１９年４月１０日（２００７．４．１０）
【国際出願番号】ＰＣＴ／ＵＳ２００７／０６６３４３
【国際公開番号】ＷＯ２００７／１２１１８９
【国際公開日】平成１９年１０月２５日（２００７．１０．２５）
【出願人】（５０２２９３６１４）テキサス インスツルメンツ インコーポレイテッド (19)
【Ｆターム（参考）】
[ Back to top ]